半導体装置の配線形成方法
【課題】 デュアルダマシン配線形成において、レジストポイズニングを効果的に抑制し、高精度な配線膜が形成でき、かつ、ビアが形成された第１の絶縁膜上に設けられる２の絶縁膜の材料の選択の自由度が高まるデュアルダマシン配線形成技術を提供することである。
【解決手段】 半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、
前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程
とを具備する半導体装置の配線形成方法。
【解決手段】 半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、
前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程
とを具備する半導体装置の配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の配線形成方法に関する。特に、デュアルダマシン法による配線膜形成技術、中でもビア形成後に設けられる絶縁膜の平坦化が容易に行え、そしてリソグラフィー露光面が平坦化され、リソグラフィー時のレジスト解像特性が向上し、高精度な配線膜が形成できると共に、絶縁膜の選択範囲が広がって材料選択の自由度が増す技術に関する。
【背景技術】
【０００２】
半導体装置における配線形成プロセスでは、絶縁膜に配線溝を形成した後、この配線溝に銅をメッキ手段で埋め込み、そして配線溝から食み出ている余分な銅をＣＭＰ（Chemical Mechanical Polishing）により除去するダマシン法が一般的に用いられている。特に、上下配線間を接続する接続孔（ビア）と上層配線溝を同時に加工するデュアルダマシン法は、プロセスの簡略化、及びビアとの界面における低抵抗化を実現できることから、広く用いられている。このようなデュアルダマシン法の中でも、上層配線と下層配線とを結ぶビアを下層配線層の上に加工した後に上層配線を加工するビアファーストデュアルダマシン法（図３参照）は、リソグラフィープロセスにおける重ね合せ誤差のビア抵抗変動に与える影響が小さい為、半導体製造工程で広く適用されている。
【０００３】
しかしながら、同配線形成方法では次のような課題が有る。例えば、今後更なる高密度配線や高性能化を達成する為、絶縁膜として低誘電率（Low-k）の材を使用しようとすると、上層配線加工時のリソグラフィー工程でレジストパターン解像不良（レジストポイズニング）が発生し易くなる。そこで、このレジストポイズニングの問題を解決する為、ビアを形成した後、加熱工程、薬液による洗浄工程、ＵＶ処理工程、或いはプラズマ処理工程などの工程を追加し、フォトレジストの解像を阻害する絶縁膜由来の不純物、塩基性不純物を除去・失活させるという手法が採用されている。又、今後更なる高密度配線や高性能化を達成する為、高いアスペクト比の微細なビアを高精度に加工する必要が有り、加工の難易度は急激に増して来る。高いアスペクト比の微細なビアを高精度に加工することが困難と言う問題に対して、図４に示す如く、所望の半導体基板上に形成した第１の絶縁膜にビアを形成し、更にその上に第２、第３の絶縁膜を形成した後に配線溝を形成する、所謂、ハイブリッド法が行われている。
【０００４】
例えば、特開２００１−３４５３８０号公報では、所望の形状に表面加工を施された半導体基板上に、第1の絶縁膜を形成する工程と、前記第１の絶縁膜に所望のヴィアホールを形成する工程と、前記ヴィアホールが形成された前記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に第３の絶縁膜を形成する工程と、前記第２の絶縁膜および前記第３の絶縁膜に配線用溝を形成する工程と、前記配線用溝に金属を埋め込む工程と、前記金属を研磨して埋め込み配線を形成する工程とを具備し、前記第１の絶縁膜は低誘電率絶縁膜であり、前記第２の絶縁膜は前記第１の絶縁膜とは異なる材料からなる低誘電率絶縁膜であることを特徴とする半導体装置の製造方法が提案されている。
【特許文献１】特開２００１−３４５３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の技術は、ビアを形成する際、第１の絶縁膜のみを加工する為、高いアスペクト比のビアを加工する必要がないので、微細なビアを高精度に加工できると言う観点においては、一定の効果を奏している。又、配線溝のリソグラフィー工程時には、基板表面に開口部が存在しない為、基板由来の不純物によるレジストポイズニングも発生しないという効果が奏される。
【０００６】
しかしながら、特許文献１の技術は、第１の絶縁膜にビアが形成された状態で、上層絶縁膜を形成する為、ビアの形成された基板上で平坦に絶縁膜を形成できる特定の材料しか使用できず、絶縁膜材料の選択肢が狭いという問題が有る。例えば、第２の絶縁膜をＣＶＤ（化学気相成長方法）で設けた場合、第２の絶縁膜はビアの形状に沿って成長する為、段差が無いように平坦化された絶縁膜は出来ず、続く配線溝のリソグラフィープロセスに悪影響を及ぼす。従って、この手法では第２の絶縁膜としてＣＶＤ膜を使用できない。しかしながら、従来からの一般的な絶縁膜成膜方法として使われているＣＶＤ法が使用できないことは、絶縁膜材料の選択の余地を著しく狭めてしまう。
【０００７】
更に、ビアの平坦化と絶縁膜の形成を同時に行う為、絶縁膜材料には本来の絶縁膜に必須の特性に加えて、平坦化材料としての特性が要求される。しかしながら、このような多くの要望を満たす絶縁膜材料の選定は極めて困難である。
【０００８】
又、特許文献１では、第２の絶縁膜のエッチングレートが第１の絶縁膜のエッチングレートの５倍以上のものを選定することにより、良好な配線溝加工を実現できると謂われている。これは、ビア内に入り込んだ第２の絶縁膜をエッチング工程で除去する際に、第１の絶縁膜がエッチングされ無いようにする為である。従って、第１の絶縁膜のエッチングレートと第２の絶縁膜のエッチングレートとが同程度、又は第１絶縁膜のエッチングレートの方が大きい場合には、所望の加工形状を得られない。
【０００９】
従って、本発明が解決しようとする課題は上記の問題を解決することである。特に、デュアルダマシン配線形成において、レジストポイズニングを効果的に抑制し、高精度な配線膜が形成できるデュアルダマシン配線形成技術を提供することである。かつ、ビアが形成された第１の絶縁膜上に設けられる２の絶縁膜の材料の選択の自由度が高まるデュアルダマシン配線形成技術を提供することである。
【課題を解決するための手段】
【００１０】
前記の課題は、半導体装置の配線形成方法において、
半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、
前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程
とを具備することを特徴とする半導体装置の配線形成方法によって解決される。
【００１１】
又、半導体装置の配線形成方法において、
半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、
前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程
とを具備し、
更に前記配線溝形成工程において、及び／又は前記配線溝形成工程の後において、前記充填工程でビアに充填された材料を除去するビア充填材料除去工程を具備することを特徴とする半導体装置の配線形成方法によって解決される。
【００１２】
又、上記の半導体装置の配線形成方法であって、充填工程の後で、第２絶縁膜形成工程の前において、表面を平坦化する平坦化工程を具備することを特徴とする半導体装置の配線形成方法によって解決される。
【発明の効果】
【００１３】
本発明によれば、第１の絶縁膜に形成されたビアはビア充填材料と第２の絶縁膜とで密閉される為、上層配線と下層配線とを結ぶビアを下層配線の上に加工した後に上層配線を加工するビアファーストデュアルダマシン配線形成方法の如く、形成されたビアの側壁が露出することが無い。従って、ビア形成時に第１の絶縁膜中や側壁に蓄積された不純物が第２の絶縁膜表面まで拡散して来ず、配線加工の為のフォトレジストに影響を及ぼさず、レジストポイズニングが発生しない。
【００１４】
又、第２の絶縁膜を形成する前にビアは充填されて平坦化されている為、第２の絶縁膜として様々な種類の材料を選定できるようになる。すなわち、第２の絶縁膜の形成前に表面が平坦化されている為、様々な絶縁膜形成方法で平坦な絶縁膜を容易に形成することが出来、かつ、充填特性やエッチングレートを考慮する必要がない為、第１絶縁膜や第２絶縁膜の選択肢が拡大し、様々な低誘電率の絶縁膜を第２絶縁膜として使用できるようになる。
【発明を実施するための最良の形態】
【００１５】
本発明は、半導体装置の配線形成方法である。特に、デュアルダマシン法による半導体装置の配線形成方法である。中でもビア形成後に設けられる絶縁膜の平坦化が容易に行え、そしてリソグラフィー露光面が平坦化され、リソグラフィー時のレジスト解像特性が向上し、高精度な配線膜が形成できると共に、絶縁膜の選択範囲が広がって材料選択の自由度が増す配線形成方法である。そして、半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程とを具備する。又、更に、配線溝形成工程において、及び／又は配線溝形成工程の後において、充填工程でビアに充填された材料を除去するビア充填材料除去工程を具備する。又、充填工程の後で、第２絶縁膜形成工程の前において、表面を平坦化する平坦化工程を具備する。
【００１６】
以下、更に詳しく説明する。
図１は、本発明になる半導体装置の配線形成方法の第１実施形態を示すものである。
【００１７】
先ず、図１（ａ）に示される通り、下層配線層（Ｃｕ配線膜１及び下層配線間絶縁膜２）の上に第１の絶縁膜（ビア層）３を設ける。そして、同図（ｂ）に示される通り、フォトリソグラフィー技術を用いて、ビア４を形成する。
【００１８】
この後、形成されたビア４に、特定の材料５を充填し、平坦にする。
ここで、特定の材料とは、後述の第２の絶縁膜６に配線溝８を形成する時あるいは後で選択的に除去され得る耐熱性材料である。尚、耐熱性材料とは、配線形成プロセスにおける種々の熱工程を経た後も、配線形成を行なう上で問題が起きない材料であることを意味する。例えば、ビア４に材料５を充填した後、第２の絶縁膜６が設けられる。この時、ＣＶＤ等の手段が用いられると、基板は３５０〜４００℃程度に加熱される。このような温度に加熱された場合、材料５に耐熱性が無い場合、例えば分解したりする。そうすると、ガスが発生し、第２の絶縁膜６の成膜が妨害され、所望の形態で成膜されないと言うことが生じる又、ガスが発生したりすると、第２の絶縁膜６の密着性が阻害される。従って、材料５充填後から材料５除去前における配線形成プロセスにおいて、問題を引き起こさないものである必要が有る。又、第２の絶縁膜６に配線溝８を形成する時あるいは後で選択的に除去され得る材料とは、文字通り、そのような内容のものであれば良い。例えば、材料５のエッチングレートが第２の絶縁膜６のエッチングレートの５倍程度大きければ、エッチング時に第２の絶縁膜６と同時に除去できる。配線溝８形成後に材料５を除去する例としては、第１の絶縁膜３や第２の絶縁膜６がＣＶＤで形成されたＳｉＯＣ膜に代表される無機材料である場合には、材料５は有機材料が適している。すなわち、このような組み合わせの場合では、プラズマを用いたアッシングによって、有機材料である材料５のみ選択的に除去できる。第１の絶縁膜３や第２の絶縁膜６が有機材料である場合は、材料５は無機材料が適している。すなわち、このような組み合わせの場合では、無機材料を選択的に溶解させる薬液を用いることによって材料５のみ選択的に除去できる。勿論、上記のような例に限られること無く、その他にも適宜な組み合わせが採用できる。
【００１９】
ビア４が上記した特性の材料５で埋められた後、第１の絶縁膜３及び材料５の表面に、上層配線層となる第２の絶縁膜６を設ける。そして、第２の絶縁膜６上にフォトレジスト膜７を設け、露光・現像して、所定パターンのものとする（図１（ｄ））。
【００２０】
上記所定パターンのフォトレジスト膜７をマスクとして第２の絶縁膜６に所定パターンの配線溝８を形成する。そして、配線溝８が形成された後、フォトレジスト膜７を除去する（図１（ｅ））。
この後、ビア４に充填されている材料５を除去する（図１（ｆ））。
【００２１】
材料５の除去後、従来と同様、ＣＶＤ又はＰＶＤによりＣｕシード膜を設け、次いで湿式メッキ手段により所定厚さのＣｕ膜９を設ける（図１（ｇ））。
【００２２】
尚、本発明においては、加工形状の制御や、第２の絶縁膜６の加工時に第１の絶縁膜３を保護する目的で、第１の絶縁膜３と第２の絶縁膜６との間に第３の絶縁膜を積層しても良い。
【００２３】
又、材料５をビア４に埋め込んだ後、表面の平坦性を高める為の平坦化処理を行うことは好ましい。例えば、ＣＭＰによる平坦化処理、或いは材料５が有機材料の場合には加熱リフローによる樹脂の流動性を高めることによる平坦化処理などを適宜採用することは好ましい。又、ビア４内部にのみ材料５を充填する為に、第２の絶縁膜６上に残った余分な材料を除去するようにしても良い。例えば、プラズマや薬液により余分な材料を除去するエッチバック法やスキージなどの工具によるワイピングにより除去する手法が挙げられる。但し、材料５が絶縁膜として配線構造内部に取り込まれても、配線の電気特性や信頼性に影響を及ぼさない材料であれば、第１の絶縁膜３上の材料５は除去しなくても良い。
【００２４】
上記本発明の配線形成方法は、第２の絶縁膜６に配線溝８を加工する際に、先に形成したビア４の側壁が露出していないので、ビア４加工時に絶縁膜中や側壁に蓄積された不純物が第２の絶縁膜６の表面にまで拡散して来ない。従って、不純物が配線溝８の加工の為のフォトレジスト膜７に悪影響を及ぼさないので、レジストポイズニングが発生しない。
【００２５】
又、本発明の配線形成方法においては、第２の絶縁膜６の成膜工程の前にビア４が平坦化（ビア４が材料５で充填）されている為、第２の絶縁膜６として塗布型絶縁膜のみならず従来から多用されているＣＶＤ法による絶縁膜も容易に適用できる。更に、第２の絶縁膜６に配線溝８を加工した後に材料５を除去する為、第２の絶縁膜６のエッチングレートが第１の絶縁膜３のエッチングレートに対して必ずしも大きい必要はない。このように、第１の絶縁膜３及び第２の絶縁膜６に対する制約が少なく、絶縁膜材料の選択肢が広くなる為、従来の方法では適用できなかった低誘電率絶縁膜材料や高機能性材料も用いることが出来るようになる。その結果、高性能な配線構造を形成できるようになる。
【００２６】
図２は、本発明になる半導体装置の配線形成方法の第２実施形態を示すものである。
【００２７】
先ず、図２（ａ）に示される通り、下層配線層（Ｃｕ配線膜１及び下層配線間絶縁膜２）の上に、ＣＶＤにより、第１の絶縁膜（ビア層：ｐ−ＳｉＯＣ）３を設ける。続いて、同図（ｂ）に示される通り、第１の絶縁膜（ｐ−ＳｉＯＣ）３上に、ＣＶＤにより、第３の絶縁膜（ｐ−ＳｉＣＮ）３３を設ける。そして、この後で、同図（ｃ）に示される通り、フォトリソグラフィー技術を用いて、第３の絶縁膜（ｐ−ＳｉＣＮ）３３及び第１の絶縁膜（ｐ−ＳｉＯＣ）３に、ビア４を形成する。
【００２８】
この後、回転塗布法（１０００ｒｐｍ〜２０００ｒｐｍ）により、ポリアリレン系樹脂（第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料）を塗布し、形成されたビア４にポリアリレン系樹脂５を充填する。勿論、この段階では、ビア４以外の部分、即ち、第３の絶縁膜（ｐ−ＳｉＣＮ）３３上にもポリアリレン系樹脂５は塗布されている（図２（ｄ）参照）。
【００２９】
ポリアリレン系樹脂５がビア４に充填された後、加熱焼成し、次いで酸素プラズマによるエッチングを行う。このプラズマエッチングにより、第３の絶縁膜（ｐ−ＳｉＣＮ）３３上のポリアリレン系樹脂５が除去され、ビア４内のポリアリレン系樹脂５のみが残される（図２（ｅ）参照）。
【００３０】
次に、第３の絶縁膜３３及びポリアリレン系樹脂５の表面に、ＣＶＤにより、上層配線層となる第２の絶縁膜（ｐ−ＳｉＯＣ）６を設ける（図２（ｆ）参照）。そして、第２の絶縁膜（ｐ−ＳｉＯＣ）６上にフォトレジスト膜７を設け、露光・現像して、所定パターンのものとする（図２（ｇ）参照）。
【００３１】
上記所定パターンのフォトレジスト膜７をマスクとして第２の絶縁膜６に所定パターンの配線溝８を形成する（図２（ｈ）参照）。そして、配線溝８が形成された後、フォトレジスト膜７を除去すると共に、ビア４に充填されているポリアリレン系樹脂５を除去する為、Ｈ2／Ｈｅによるプラズマアッシングを行った（図２（ｉ）参照）。
【００３２】
Ｈ2／Ｈｅによるプラズマアッシング処理後、従来と同様、ＰＶＤにより、Ｔａ，ＴａＮ等のＣｕ拡散防止バリア膜を、続いてＣｕシード膜を設け、次いで湿式メッキ手段により所定厚さのＣｕ膜９を設ける（図２（ｊ）参照）。そして、ＣＭＰを行って、絶縁膜上の余分な金属を除去すると共に表面を平坦化する（図２（ｋ）参照）。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態の工程説明図
【図２】本発明の第２実施形態の工程説明図
【図３】従来の配線形成方法（ビアファースト法）
【図４】従来の配線形成方法（ハイブリッド法）
【符号の説明】
【００３４】
１ Ｃｕ下層配線膜
２ 下層配線間絶縁膜
３ 第１の絶縁膜（ビア層：ｐ−ＳｉＯＣ）
４ ビア
５ ビア充填材料（ポリアリレン系樹脂）
６ 第２の絶縁膜（ｐ−ＳｉＯＣ）
７ フォトレジスト膜
８ 配線溝
９ Ｃｕ上層配線膜
３３ 第３の絶縁膜（ｐ−ＳｉＣＮ）
特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己
【技術分野】
【０００１】
本発明は、半導体装置の配線形成方法に関する。特に、デュアルダマシン法による配線膜形成技術、中でもビア形成後に設けられる絶縁膜の平坦化が容易に行え、そしてリソグラフィー露光面が平坦化され、リソグラフィー時のレジスト解像特性が向上し、高精度な配線膜が形成できると共に、絶縁膜の選択範囲が広がって材料選択の自由度が増す技術に関する。
【背景技術】
【０００２】
半導体装置における配線形成プロセスでは、絶縁膜に配線溝を形成した後、この配線溝に銅をメッキ手段で埋め込み、そして配線溝から食み出ている余分な銅をＣＭＰ（Chemical Mechanical Polishing）により除去するダマシン法が一般的に用いられている。特に、上下配線間を接続する接続孔（ビア）と上層配線溝を同時に加工するデュアルダマシン法は、プロセスの簡略化、及びビアとの界面における低抵抗化を実現できることから、広く用いられている。このようなデュアルダマシン法の中でも、上層配線と下層配線とを結ぶビアを下層配線層の上に加工した後に上層配線を加工するビアファーストデュアルダマシン法（図３参照）は、リソグラフィープロセスにおける重ね合せ誤差のビア抵抗変動に与える影響が小さい為、半導体製造工程で広く適用されている。
【０００３】
しかしながら、同配線形成方法では次のような課題が有る。例えば、今後更なる高密度配線や高性能化を達成する為、絶縁膜として低誘電率（Low-k）の材を使用しようとすると、上層配線加工時のリソグラフィー工程でレジストパターン解像不良（レジストポイズニング）が発生し易くなる。そこで、このレジストポイズニングの問題を解決する為、ビアを形成した後、加熱工程、薬液による洗浄工程、ＵＶ処理工程、或いはプラズマ処理工程などの工程を追加し、フォトレジストの解像を阻害する絶縁膜由来の不純物、塩基性不純物を除去・失活させるという手法が採用されている。又、今後更なる高密度配線や高性能化を達成する為、高いアスペクト比の微細なビアを高精度に加工する必要が有り、加工の難易度は急激に増して来る。高いアスペクト比の微細なビアを高精度に加工することが困難と言う問題に対して、図４に示す如く、所望の半導体基板上に形成した第１の絶縁膜にビアを形成し、更にその上に第２、第３の絶縁膜を形成した後に配線溝を形成する、所謂、ハイブリッド法が行われている。
【０００４】
例えば、特開２００１−３４５３８０号公報では、所望の形状に表面加工を施された半導体基板上に、第1の絶縁膜を形成する工程と、前記第１の絶縁膜に所望のヴィアホールを形成する工程と、前記ヴィアホールが形成された前記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に第３の絶縁膜を形成する工程と、前記第２の絶縁膜および前記第３の絶縁膜に配線用溝を形成する工程と、前記配線用溝に金属を埋め込む工程と、前記金属を研磨して埋め込み配線を形成する工程とを具備し、前記第１の絶縁膜は低誘電率絶縁膜であり、前記第２の絶縁膜は前記第１の絶縁膜とは異なる材料からなる低誘電率絶縁膜であることを特徴とする半導体装置の製造方法が提案されている。
【特許文献１】特開２００１−３４５３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の技術は、ビアを形成する際、第１の絶縁膜のみを加工する為、高いアスペクト比のビアを加工する必要がないので、微細なビアを高精度に加工できると言う観点においては、一定の効果を奏している。又、配線溝のリソグラフィー工程時には、基板表面に開口部が存在しない為、基板由来の不純物によるレジストポイズニングも発生しないという効果が奏される。
【０００６】
しかしながら、特許文献１の技術は、第１の絶縁膜にビアが形成された状態で、上層絶縁膜を形成する為、ビアの形成された基板上で平坦に絶縁膜を形成できる特定の材料しか使用できず、絶縁膜材料の選択肢が狭いという問題が有る。例えば、第２の絶縁膜をＣＶＤ（化学気相成長方法）で設けた場合、第２の絶縁膜はビアの形状に沿って成長する為、段差が無いように平坦化された絶縁膜は出来ず、続く配線溝のリソグラフィープロセスに悪影響を及ぼす。従って、この手法では第２の絶縁膜としてＣＶＤ膜を使用できない。しかしながら、従来からの一般的な絶縁膜成膜方法として使われているＣＶＤ法が使用できないことは、絶縁膜材料の選択の余地を著しく狭めてしまう。
【０００７】
更に、ビアの平坦化と絶縁膜の形成を同時に行う為、絶縁膜材料には本来の絶縁膜に必須の特性に加えて、平坦化材料としての特性が要求される。しかしながら、このような多くの要望を満たす絶縁膜材料の選定は極めて困難である。
【０００８】
又、特許文献１では、第２の絶縁膜のエッチングレートが第１の絶縁膜のエッチングレートの５倍以上のものを選定することにより、良好な配線溝加工を実現できると謂われている。これは、ビア内に入り込んだ第２の絶縁膜をエッチング工程で除去する際に、第１の絶縁膜がエッチングされ無いようにする為である。従って、第１の絶縁膜のエッチングレートと第２の絶縁膜のエッチングレートとが同程度、又は第１絶縁膜のエッチングレートの方が大きい場合には、所望の加工形状を得られない。
【０００９】
従って、本発明が解決しようとする課題は上記の問題を解決することである。特に、デュアルダマシン配線形成において、レジストポイズニングを効果的に抑制し、高精度な配線膜が形成できるデュアルダマシン配線形成技術を提供することである。かつ、ビアが形成された第１の絶縁膜上に設けられる２の絶縁膜の材料の選択の自由度が高まるデュアルダマシン配線形成技術を提供することである。
【課題を解決するための手段】
【００１０】
前記の課題は、半導体装置の配線形成方法において、
半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、
前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程
とを具備することを特徴とする半導体装置の配線形成方法によって解決される。
【００１１】
又、半導体装置の配線形成方法において、
半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、
前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程
とを具備し、
更に前記配線溝形成工程において、及び／又は前記配線溝形成工程の後において、前記充填工程でビアに充填された材料を除去するビア充填材料除去工程を具備することを特徴とする半導体装置の配線形成方法によって解決される。
【００１２】
又、上記の半導体装置の配線形成方法であって、充填工程の後で、第２絶縁膜形成工程の前において、表面を平坦化する平坦化工程を具備することを特徴とする半導体装置の配線形成方法によって解決される。
【発明の効果】
【００１３】
本発明によれば、第１の絶縁膜に形成されたビアはビア充填材料と第２の絶縁膜とで密閉される為、上層配線と下層配線とを結ぶビアを下層配線の上に加工した後に上層配線を加工するビアファーストデュアルダマシン配線形成方法の如く、形成されたビアの側壁が露出することが無い。従って、ビア形成時に第１の絶縁膜中や側壁に蓄積された不純物が第２の絶縁膜表面まで拡散して来ず、配線加工の為のフォトレジストに影響を及ぼさず、レジストポイズニングが発生しない。
【００１４】
又、第２の絶縁膜を形成する前にビアは充填されて平坦化されている為、第２の絶縁膜として様々な種類の材料を選定できるようになる。すなわち、第２の絶縁膜の形成前に表面が平坦化されている為、様々な絶縁膜形成方法で平坦な絶縁膜を容易に形成することが出来、かつ、充填特性やエッチングレートを考慮する必要がない為、第１絶縁膜や第２絶縁膜の選択肢が拡大し、様々な低誘電率の絶縁膜を第２絶縁膜として使用できるようになる。
【発明を実施するための最良の形態】
【００１５】
本発明は、半導体装置の配線形成方法である。特に、デュアルダマシン法による半導体装置の配線形成方法である。中でもビア形成後に設けられる絶縁膜の平坦化が容易に行え、そしてリソグラフィー露光面が平坦化され、リソグラフィー時のレジスト解像特性が向上し、高精度な配線膜が形成できると共に、絶縁膜の選択範囲が広がって材料選択の自由度が増す配線形成方法である。そして、半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程とを具備する。又、更に、配線溝形成工程において、及び／又は配線溝形成工程の後において、充填工程でビアに充填された材料を除去するビア充填材料除去工程を具備する。又、充填工程の後で、第２絶縁膜形成工程の前において、表面を平坦化する平坦化工程を具備する。
【００１６】
以下、更に詳しく説明する。
図１は、本発明になる半導体装置の配線形成方法の第１実施形態を示すものである。
【００１７】
先ず、図１（ａ）に示される通り、下層配線層（Ｃｕ配線膜１及び下層配線間絶縁膜２）の上に第１の絶縁膜（ビア層）３を設ける。そして、同図（ｂ）に示される通り、フォトリソグラフィー技術を用いて、ビア４を形成する。
【００１８】
この後、形成されたビア４に、特定の材料５を充填し、平坦にする。
ここで、特定の材料とは、後述の第２の絶縁膜６に配線溝８を形成する時あるいは後で選択的に除去され得る耐熱性材料である。尚、耐熱性材料とは、配線形成プロセスにおける種々の熱工程を経た後も、配線形成を行なう上で問題が起きない材料であることを意味する。例えば、ビア４に材料５を充填した後、第２の絶縁膜６が設けられる。この時、ＣＶＤ等の手段が用いられると、基板は３５０〜４００℃程度に加熱される。このような温度に加熱された場合、材料５に耐熱性が無い場合、例えば分解したりする。そうすると、ガスが発生し、第２の絶縁膜６の成膜が妨害され、所望の形態で成膜されないと言うことが生じる又、ガスが発生したりすると、第２の絶縁膜６の密着性が阻害される。従って、材料５充填後から材料５除去前における配線形成プロセスにおいて、問題を引き起こさないものである必要が有る。又、第２の絶縁膜６に配線溝８を形成する時あるいは後で選択的に除去され得る材料とは、文字通り、そのような内容のものであれば良い。例えば、材料５のエッチングレートが第２の絶縁膜６のエッチングレートの５倍程度大きければ、エッチング時に第２の絶縁膜６と同時に除去できる。配線溝８形成後に材料５を除去する例としては、第１の絶縁膜３や第２の絶縁膜６がＣＶＤで形成されたＳｉＯＣ膜に代表される無機材料である場合には、材料５は有機材料が適している。すなわち、このような組み合わせの場合では、プラズマを用いたアッシングによって、有機材料である材料５のみ選択的に除去できる。第１の絶縁膜３や第２の絶縁膜６が有機材料である場合は、材料５は無機材料が適している。すなわち、このような組み合わせの場合では、無機材料を選択的に溶解させる薬液を用いることによって材料５のみ選択的に除去できる。勿論、上記のような例に限られること無く、その他にも適宜な組み合わせが採用できる。
【００１９】
ビア４が上記した特性の材料５で埋められた後、第１の絶縁膜３及び材料５の表面に、上層配線層となる第２の絶縁膜６を設ける。そして、第２の絶縁膜６上にフォトレジスト膜７を設け、露光・現像して、所定パターンのものとする（図１（ｄ））。
【００２０】
上記所定パターンのフォトレジスト膜７をマスクとして第２の絶縁膜６に所定パターンの配線溝８を形成する。そして、配線溝８が形成された後、フォトレジスト膜７を除去する（図１（ｅ））。
この後、ビア４に充填されている材料５を除去する（図１（ｆ））。
【００２１】
材料５の除去後、従来と同様、ＣＶＤ又はＰＶＤによりＣｕシード膜を設け、次いで湿式メッキ手段により所定厚さのＣｕ膜９を設ける（図１（ｇ））。
【００２２】
尚、本発明においては、加工形状の制御や、第２の絶縁膜６の加工時に第１の絶縁膜３を保護する目的で、第１の絶縁膜３と第２の絶縁膜６との間に第３の絶縁膜を積層しても良い。
【００２３】
又、材料５をビア４に埋め込んだ後、表面の平坦性を高める為の平坦化処理を行うことは好ましい。例えば、ＣＭＰによる平坦化処理、或いは材料５が有機材料の場合には加熱リフローによる樹脂の流動性を高めることによる平坦化処理などを適宜採用することは好ましい。又、ビア４内部にのみ材料５を充填する為に、第２の絶縁膜６上に残った余分な材料を除去するようにしても良い。例えば、プラズマや薬液により余分な材料を除去するエッチバック法やスキージなどの工具によるワイピングにより除去する手法が挙げられる。但し、材料５が絶縁膜として配線構造内部に取り込まれても、配線の電気特性や信頼性に影響を及ぼさない材料であれば、第１の絶縁膜３上の材料５は除去しなくても良い。
【００２４】
上記本発明の配線形成方法は、第２の絶縁膜６に配線溝８を加工する際に、先に形成したビア４の側壁が露出していないので、ビア４加工時に絶縁膜中や側壁に蓄積された不純物が第２の絶縁膜６の表面にまで拡散して来ない。従って、不純物が配線溝８の加工の為のフォトレジスト膜７に悪影響を及ぼさないので、レジストポイズニングが発生しない。
【００２５】
又、本発明の配線形成方法においては、第２の絶縁膜６の成膜工程の前にビア４が平坦化（ビア４が材料５で充填）されている為、第２の絶縁膜６として塗布型絶縁膜のみならず従来から多用されているＣＶＤ法による絶縁膜も容易に適用できる。更に、第２の絶縁膜６に配線溝８を加工した後に材料５を除去する為、第２の絶縁膜６のエッチングレートが第１の絶縁膜３のエッチングレートに対して必ずしも大きい必要はない。このように、第１の絶縁膜３及び第２の絶縁膜６に対する制約が少なく、絶縁膜材料の選択肢が広くなる為、従来の方法では適用できなかった低誘電率絶縁膜材料や高機能性材料も用いることが出来るようになる。その結果、高性能な配線構造を形成できるようになる。
【００２６】
図２は、本発明になる半導体装置の配線形成方法の第２実施形態を示すものである。
【００２７】
先ず、図２（ａ）に示される通り、下層配線層（Ｃｕ配線膜１及び下層配線間絶縁膜２）の上に、ＣＶＤにより、第１の絶縁膜（ビア層：ｐ−ＳｉＯＣ）３を設ける。続いて、同図（ｂ）に示される通り、第１の絶縁膜（ｐ−ＳｉＯＣ）３上に、ＣＶＤにより、第３の絶縁膜（ｐ−ＳｉＣＮ）３３を設ける。そして、この後で、同図（ｃ）に示される通り、フォトリソグラフィー技術を用いて、第３の絶縁膜（ｐ−ＳｉＣＮ）３３及び第１の絶縁膜（ｐ−ＳｉＯＣ）３に、ビア４を形成する。
【００２８】
この後、回転塗布法（１０００ｒｐｍ〜２０００ｒｐｍ）により、ポリアリレン系樹脂（第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料）を塗布し、形成されたビア４にポリアリレン系樹脂５を充填する。勿論、この段階では、ビア４以外の部分、即ち、第３の絶縁膜（ｐ−ＳｉＣＮ）３３上にもポリアリレン系樹脂５は塗布されている（図２（ｄ）参照）。
【００２９】
ポリアリレン系樹脂５がビア４に充填された後、加熱焼成し、次いで酸素プラズマによるエッチングを行う。このプラズマエッチングにより、第３の絶縁膜（ｐ−ＳｉＣＮ）３３上のポリアリレン系樹脂５が除去され、ビア４内のポリアリレン系樹脂５のみが残される（図２（ｅ）参照）。
【００３０】
次に、第３の絶縁膜３３及びポリアリレン系樹脂５の表面に、ＣＶＤにより、上層配線層となる第２の絶縁膜（ｐ−ＳｉＯＣ）６を設ける（図２（ｆ）参照）。そして、第２の絶縁膜（ｐ−ＳｉＯＣ）６上にフォトレジスト膜７を設け、露光・現像して、所定パターンのものとする（図２（ｇ）参照）。
【００３１】
上記所定パターンのフォトレジスト膜７をマスクとして第２の絶縁膜６に所定パターンの配線溝８を形成する（図２（ｈ）参照）。そして、配線溝８が形成された後、フォトレジスト膜７を除去すると共に、ビア４に充填されているポリアリレン系樹脂５を除去する為、Ｈ2／Ｈｅによるプラズマアッシングを行った（図２（ｉ）参照）。
【００３２】
Ｈ2／Ｈｅによるプラズマアッシング処理後、従来と同様、ＰＶＤにより、Ｔａ，ＴａＮ等のＣｕ拡散防止バリア膜を、続いてＣｕシード膜を設け、次いで湿式メッキ手段により所定厚さのＣｕ膜９を設ける（図２（ｊ）参照）。そして、ＣＭＰを行って、絶縁膜上の余分な金属を除去すると共に表面を平坦化する（図２（ｋ）参照）。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態の工程説明図
【図２】本発明の第２実施形態の工程説明図
【図３】従来の配線形成方法（ビアファースト法）
【図４】従来の配線形成方法（ハイブリッド法）
【符号の説明】
【００３４】
１ Ｃｕ下層配線膜
２ 下層配線間絶縁膜
３ 第１の絶縁膜（ビア層：ｐ−ＳｉＯＣ）
４ ビア
５ ビア充填材料（ポリアリレン系樹脂）
６ 第２の絶縁膜（ｐ−ＳｉＯＣ）
７ フォトレジスト膜
８ 配線溝
９ Ｃｕ上層配線膜
３３ 第３の絶縁膜（ｐ−ＳｉＣＮ）
特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己
【特許請求の範囲】
【請求項１】
半導体装置の配線形成方法において、
半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、
前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程
とを具備することを特徴とする半導体装置の配線形成方法。
【請求項２】
配線溝形成工程において、及び／又は配線溝形成工程の後において、充填工程でビアに充填された材料を除去するビア充填材料除去工程を具備することを特徴とする請求項１の半導体装置の配線形成方法。
【請求項３】
充填工程の後で、第２絶縁膜形成工程の前において、表面を平坦化する平坦化工程を具備することを特徴とする請求項１又は請求項２の半導体装置の配線形成方法。
【請求項１】
半導体装置の配線形成方法において、
半導体基板上に第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１絶縁膜形成工程で形成された第１の絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程で形成されたビアに、後述の第２の絶縁膜に配線溝を形成する時および／または後で選択的に除去され得る耐熱性材料を充填する充填工程と、
前記充填工程の後、前記第１の絶縁膜の上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記第２絶縁膜形成工程で形成された第２の絶縁膜に配線溝を形成する配線溝形成工程
とを具備することを特徴とする半導体装置の配線形成方法。
【請求項２】
配線溝形成工程において、及び／又は配線溝形成工程の後において、充填工程でビアに充填された材料を除去するビア充填材料除去工程を具備することを特徴とする請求項１の半導体装置の配線形成方法。
【請求項３】
充填工程の後で、第２絶縁膜形成工程の前において、表面を平坦化する平坦化工程を具備することを特徴とする請求項１又は請求項２の半導体装置の配線形成方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００７−２４２９６６（Ｐ２００７−２４２９６６Ａ）
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願番号】特願２００６−６４６７４（Ｐ２００６−６４６７４）
【出願日】平成１８年３月９日（２００６．３．９）
【出願人】（５０４３７１５９４）次世代半導体材料技術研究組合 (82)
【Ｆターム（参考）】
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願日】平成１８年３月９日（２００６．３．９）
【出願人】（５０４３７１５９４）次世代半導体材料技術研究組合 (82)
【Ｆターム（参考）】
[ Back to top ]