半導体装置及びその製造方法
【課題】従来の技術では、回路パターンに対するＴＥＧの面積が大きく、この大きなＴＥＧの面積が半導体装置を微細化する上で妨げとなっていた。
【解決手段】本発明による半導体装置は、半導体基板上に設けられた回路パターン（４）と、前記回路パターンの周囲に配置されたコンタクトホール対（１）と、前記コンタクトホール対が設けられた絶縁膜の上層に前記コンタクトホール対と接続するように設けられた基準配線パターン（２）とを具備している。ここで、前記基準配線パターンは、第１方向に延びる第１部分（２ａ）と、前記第１部分に接続し、前記第１方向と異なる第２方向に延びる第２部分（２ｂ）とを備えている。一対のコンタクトホール及び一つの基準配線パターンを備える単一のＴＥＧによりマスクの異なる２方向の位置ずれが適切に検出されるため、ＴＥＧの面積が縮小され、その結果、半導体装置が微細化される。
【解決手段】本発明による半導体装置は、半導体基板上に設けられた回路パターン（４）と、前記回路パターンの周囲に配置されたコンタクトホール対（１）と、前記コンタクトホール対が設けられた絶縁膜の上層に前記コンタクトホール対と接続するように設けられた基準配線パターン（２）とを具備している。ここで、前記基準配線パターンは、第１方向に延びる第１部分（２ａ）と、前記第１部分に接続し、前記第１方向と異なる第２方向に延びる第２部分（２ｂ）とを備えている。一対のコンタクトホール及び一つの基準配線パターンを備える単一のＴＥＧによりマスクの異なる２方向の位置ずれが適切に検出されるため、ＴＥＧの面積が縮小され、その結果、半導体装置が微細化される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、半導体製造工程におけるマスクの位置ずれの検出に用いて好適な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴って、各層ごとのマスクの位置合わせは高い精度が要求されてきており、マスクの位置ずれを正確に測定することは、半導体装置の製造にとって重要な技術である。
【０００３】
そこで、マスクの位置ずれを検出する方法としてＴＥＧ（ｔｅｓｔ ｅｌｅｍｅｎｔ ｇｒｏｕｐ）を用いた電気的検査が行なわれている。
【０００４】
この方法の一例について、図３を参照して説明する。この方法は、半導体基板上に堆積した絶縁膜に一対のコンタクトホール１０１を形成し、その上層に一対のコンタクトホール１０１が完全に覆われるように基準配線パターン１０２を形成し、このコンタクトホール１０１に接続されるＴＥＧの電気的特性を検出することによって、位置ずれがあるか否かを判別するものである。
【０００５】
しかし、上述の方法では、基準配線パターンがコンタクトホールを完全に覆う状態で形成されるために、基準配線パターンの位置ずれが微小な場合には、コンタクトホールと基準配線パターンとの接続状態が変化せず、ＴＥＧの電気的特性の変化を検出できなかった。
【０００６】
上述の方法には、基準配線パターンの位置ずれが微小な場合であっても、位置ずれをＴＥＧの電気的特性の変化として検出可能なように改良が加えられた。特許文献１はこの改良された方法を開示している。
【０００７】
この改良された方法について図４を用いて説明する。この方法においては、所定の回路パターン１０４の周囲に、マスクの位置ずれを測定するための複数の対のコンタクトホール１０１ａ〜１０１ｈを開口する。そして、各対のコンタクトホール１０１ａ〜１０１ｈの上部に、コンタクトホール１０１ａ〜１０１ｈの径よりも小さい幅の基準配線パターン１０２ａ〜１０２ｈを、コンタクトホール１０１ａ〜１０１ｈの中心に対して回路パターン１０４側にずらして配設する。その後、予め記憶されたコンタクトホール１０１ａ〜１０１ｈと基準配線パターン１０２ａ〜１０２ｈとの位置ずれに対応したコンタクトホール１０１ａ〜１０１ｈに接続されるＴＥＧの電気的的特性と、ＴＥＧの実際の電気的特性とを比較し、比較結果を参照してコンタクトホール１０１ａ〜１０１ｈと基準配線パターン１０２ａ〜１０２ｈとの実際の位置ずれを検出する。
【０００８】
この方法においては、基準配線パターンの幅がコンタクトホールの径よりも小さく、基準配線パターンの長さ方向の中心線がコンタクトホールの中心に対してずれるように基準配線パターンが配設されるため、位置ずれが微小な場合であっても基準配線パターンとコンタクトホールとが断線状態となる。したがって、微小な位置ずれに対してもＴＥＧの電気的導通からマスクの位置ずれを検出することが可能となる。
【特許文献１】特開２００１−１７６７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示された方法では、異なる２方向の位置ずれを検出するために、一対のコンタクトホール及び一つの基準配線パターンを備えるＴＥＧが二つ設けられていた。したがって、回路パターンに対するＴＥＧの面積が大きく、この大きなＴＥＧの面積が半導体装置を微細化する上で妨げとなっていた。
【課題を解決するための手段】
【００１０】
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明による半導体装置は、半導体基板上に設けられた回路パターン（４）と、前記回路パターンの周囲に配置されたコンタクトホール対（１）と、前記コンタクトホール対が設けられた絶縁膜の上層に前記コンタクトホール対と接続するように設けられた基準配線パターン（２）とを具備している。ここで、前記基準配線パターンは、第１方向に延びる第１部分（２ａ）と、前記第１部分に接続し、前記第１方向と異なる第２方向に延びる第２部分（２ｂ）とを備えている。
【００１２】
基準配線パターンが、第１方向に延びる第１部分と、第１部分に接続し、第１方向と異なる第２方向に延びる第２部分とを備えているため、一対のコンタクトホール及び一つの基準配線パターンを備える単一のＴＥＧによりマスクの異なる２方向の位置ずれを適切に検出することが可能となる。
【発明の効果】
【００１３】
本発明による半導体装置及びその製造方法においては、単一のＴＥＧによりマスクの異なる２方向の位置ずれが適切に検出されるため、ＴＥＧの面積が縮小され、その結果、半導体装置が微細化される。
【発明を実施するための最良の形態】
【００１４】
添付図面を参照して、本発明による半導体装置及びその製造方法を実施するための最良の形態を以下に説明する。
【００１５】
図１及び図２は、本発明の実施形態に係る半導体装置を模式的に示す平面図である。図１はコンタクトホール対１と基準配線パターン２とに位置ずれがない場合を示し、図２はコンタクトホール対１と基準配線パターン２とに位置ずれがある場合を示す。
【００１６】
チップ５は、回路パターン４と、複数のチェックトランジスタ３とを備えている。回路パターン４は、チップ５の中央部分に配置され、チェックトランジスタ３は、回路パターン４の周囲に配置されている。
【００１７】
チップ外周枠の第１辺５ａに垂直なＹ方向と、チップ外周枠の第１辺５ａと隣り合うチップ外周枠の第２辺５ｂに垂直なＸ方向とが定義される。
【００１８】
ここで、チェックトランジスタ３を矩形形状のチップ５の四隅に配置することは、マスクの位置ずれを検出するために好適である。
【００１９】
チェックトランジスタ３は、マスクの位置ずれを検出するためのＴＥＧ（ｔｅｓｔ ｅｌｅｍｅｎｎｔ ｇｒｏｕｐ）１１〜１４を備えている。
【００２０】
ＴＥＧ１１〜１４は、第１コンタクトホール１ａと第２コンタクトホール１ｂとを有するコンタクトホール対１と、コンタクトホール対１の上部に設けられたＬ字形状の基準配線パターン２とを備えている。
【００２１】
典型的には、コンタクトホール対１が半導体基板上の絶縁膜に形成され、その上層にコンタクトホール対１と接続するように基準配線パターン２が形成される。
【００２２】
基準配線パターン２は、第１方向に延びる第１部分２ａと、第１部分２ａに接続し、第１方向と異なる第２方向に延びる第２部分２ｂとを備えている。第１部分２ａは第１コンタクトホール１ａに対応して配設され、第２部分２ｂは第２コンタクトホール１ｂに対応して配設されている。
【００２３】
第１方向及び第２方向が互いに垂直であれば、ＴＥＧ１１〜１４により多用な方向の位置ずれを効率良く検出することができる。
【００２４】
本実施形態においては、第１方向とＹ方向が垂直であり、第２方向とＸ方向が垂直である。また、基準配線パターン２は、第１部分中心線２ｃが第１コンタクトホールの中心１ｃに対してＹ方向に沿って回路パターン４側にずれるように、第２部分中心線２ｄが第２コンタクトホールの中心１ｄに対してＸ方向に沿って回路パターン４側にずれるように配置されている。このような配置は、マスクのＸ方向及びＹ方向の位置ずれを検出するために好適である。
【００２５】
さらに、第１部分２ａの幅Ｗ１が第１コンタクトホール１ａの直径Ｄ１より小さく、第２部分２ｂの幅Ｗ２が第２コンタクトホール１ｂの直径Ｄ２より小さいことは、微小な位置ずれを検出することを容易にする。特に、幅Ｗ１を直径Ｄ１の半分とし、幅Ｗ２を直径Ｄ２の半分とし、第１コンタクトホール１ａの半分が第１部分２ａと重なるようにし、第２コンタクトホール１ｂの半分が第２部分２ｂと重なるようにすることは重要である。
【００２６】
なお、コンタクトホール対１の中心に対する基準配線パターン２の中心線のずれ量と、コンタクトホール対１の直径と基準配線パターン２の幅との比率は、検出しようとするマスクの位置ずれ量に応じて任意に設定することができる。
【００２７】
本実施形態に係る半導体装置の位置ずれ検出方法について以下に説明する。
【００２８】
リソグラフィー工程におけるコンタクトホール対１に対する基準配線パターン２のずれが、Ｘ、Ｙ方向へ０、Ｘ方向へ０、±０．０１μｍ、±０．０２μｍ…、Ｙ方向へ０、±０．０１μｍ、±０．０２μｍ…の場合の、ＴＥＧ１１〜１４の電気的特性を理論値で計算するか、又は、測定によって予め求める。
【００２９】
そして、コンタクトホール対１及び基準配線パターン２を備えるＴＥＧ１１〜１４を形成した後、ＴＥＧ１１〜１４の電気的特性を測定して得られる実測値と、予め求めておいた値とを比較することにより、マスクの位置ずれ量を検出する。
【００３０】
例えば、図２に示すようにコンタクトホール対１と基準配線パターン２のマスクがＹ方向にずれた場合には、ＴＥＧ１１及びＴＥＧ１４においては、第２コンタクトホール１ｂと基準配線パターン２とは接続状態にあるが、第１コンタクトホール１ａと基準配線パターン２とが断線状態になる。このとき、ＴＥＧ１１及びＴＥＧ１４の電気的特性が変化し、したがって、コンタクトホール対１と基準配線パターン２のマスクの位置ずれを検出することができる。
【００３１】
本実施形態に係る半導体装置及びその製造方法は、Ｘ、Ｙ方向の位置ずれのみならず、回転θによるずれや、ショットの伸縮、ウェハの伸縮に対しても適用することができる。この場合も、位置ずれに対するＴＥＧの電気的特性を理論値で計算するか、又は、測定によって求め、求めた値と実デバイス上での電気的特性の値とを比較することによってＰＲ工程における位置ずれ量を検出することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本発明の実施形態に係る半導体装置を模式的に示す平面図であり、位置ずれが無い場合を示す図である。
【図２】図２は、本発明の実施形態に係る半導体装置を模式的に示す平面図であり、位置ずれがある場合を示す図である。
【図３】図３は、従来のＴＥＧを模式的に示す平面図である。
【図４】図４は、従来の半導体装置を模式的に示す平面図である。
【符号の説明】
【００３３】
１…コンタクトホール対
１ａ…第１コンタクトホール
１ｂ…第２コンタクトホール
１ｃ…第１コンタクトホールの中心
１ｄ…第２コンタクトホールの中心
２…基準配線パターン
２ａ…第１部分
２ｂ…第２部分
２ｃ…第１部分中心線
２ｄ…第２部分中心線
３…チェックトランジスタ
４…回路パターン
５…チップ
５ａ…チップ外周枠の第１辺
５ｂ…チップ外周枠の第２辺
１１〜１４…ＴＥＧ
１０１、１０１ａ〜１０１ｈ…コンタクトホール
１０２、１０２ａ〜１０２ｈ…基準配線パターン
１０４…回路パターン
Ｘ…Ｘ方向を示す矢印
Ｙ…Ｙ方向を示す矢印
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、半導体製造工程におけるマスクの位置ずれの検出に用いて好適な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴って、各層ごとのマスクの位置合わせは高い精度が要求されてきており、マスクの位置ずれを正確に測定することは、半導体装置の製造にとって重要な技術である。
【０００３】
そこで、マスクの位置ずれを検出する方法としてＴＥＧ（ｔｅｓｔ ｅｌｅｍｅｎｔ ｇｒｏｕｐ）を用いた電気的検査が行なわれている。
【０００４】
この方法の一例について、図３を参照して説明する。この方法は、半導体基板上に堆積した絶縁膜に一対のコンタクトホール１０１を形成し、その上層に一対のコンタクトホール１０１が完全に覆われるように基準配線パターン１０２を形成し、このコンタクトホール１０１に接続されるＴＥＧの電気的特性を検出することによって、位置ずれがあるか否かを判別するものである。
【０００５】
しかし、上述の方法では、基準配線パターンがコンタクトホールを完全に覆う状態で形成されるために、基準配線パターンの位置ずれが微小な場合には、コンタクトホールと基準配線パターンとの接続状態が変化せず、ＴＥＧの電気的特性の変化を検出できなかった。
【０００６】
上述の方法には、基準配線パターンの位置ずれが微小な場合であっても、位置ずれをＴＥＧの電気的特性の変化として検出可能なように改良が加えられた。特許文献１はこの改良された方法を開示している。
【０００７】
この改良された方法について図４を用いて説明する。この方法においては、所定の回路パターン１０４の周囲に、マスクの位置ずれを測定するための複数の対のコンタクトホール１０１ａ〜１０１ｈを開口する。そして、各対のコンタクトホール１０１ａ〜１０１ｈの上部に、コンタクトホール１０１ａ〜１０１ｈの径よりも小さい幅の基準配線パターン１０２ａ〜１０２ｈを、コンタクトホール１０１ａ〜１０１ｈの中心に対して回路パターン１０４側にずらして配設する。その後、予め記憶されたコンタクトホール１０１ａ〜１０１ｈと基準配線パターン１０２ａ〜１０２ｈとの位置ずれに対応したコンタクトホール１０１ａ〜１０１ｈに接続されるＴＥＧの電気的的特性と、ＴＥＧの実際の電気的特性とを比較し、比較結果を参照してコンタクトホール１０１ａ〜１０１ｈと基準配線パターン１０２ａ〜１０２ｈとの実際の位置ずれを検出する。
【０００８】
この方法においては、基準配線パターンの幅がコンタクトホールの径よりも小さく、基準配線パターンの長さ方向の中心線がコンタクトホールの中心に対してずれるように基準配線パターンが配設されるため、位置ずれが微小な場合であっても基準配線パターンとコンタクトホールとが断線状態となる。したがって、微小な位置ずれに対してもＴＥＧの電気的導通からマスクの位置ずれを検出することが可能となる。
【特許文献１】特開２００１−１７６７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示された方法では、異なる２方向の位置ずれを検出するために、一対のコンタクトホール及び一つの基準配線パターンを備えるＴＥＧが二つ設けられていた。したがって、回路パターンに対するＴＥＧの面積が大きく、この大きなＴＥＧの面積が半導体装置を微細化する上で妨げとなっていた。
【課題を解決するための手段】
【００１０】
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明による半導体装置は、半導体基板上に設けられた回路パターン（４）と、前記回路パターンの周囲に配置されたコンタクトホール対（１）と、前記コンタクトホール対が設けられた絶縁膜の上層に前記コンタクトホール対と接続するように設けられた基準配線パターン（２）とを具備している。ここで、前記基準配線パターンは、第１方向に延びる第１部分（２ａ）と、前記第１部分に接続し、前記第１方向と異なる第２方向に延びる第２部分（２ｂ）とを備えている。
【００１２】
基準配線パターンが、第１方向に延びる第１部分と、第１部分に接続し、第１方向と異なる第２方向に延びる第２部分とを備えているため、一対のコンタクトホール及び一つの基準配線パターンを備える単一のＴＥＧによりマスクの異なる２方向の位置ずれを適切に検出することが可能となる。
【発明の効果】
【００１３】
本発明による半導体装置及びその製造方法においては、単一のＴＥＧによりマスクの異なる２方向の位置ずれが適切に検出されるため、ＴＥＧの面積が縮小され、その結果、半導体装置が微細化される。
【発明を実施するための最良の形態】
【００１４】
添付図面を参照して、本発明による半導体装置及びその製造方法を実施するための最良の形態を以下に説明する。
【００１５】
図１及び図２は、本発明の実施形態に係る半導体装置を模式的に示す平面図である。図１はコンタクトホール対１と基準配線パターン２とに位置ずれがない場合を示し、図２はコンタクトホール対１と基準配線パターン２とに位置ずれがある場合を示す。
【００１６】
チップ５は、回路パターン４と、複数のチェックトランジスタ３とを備えている。回路パターン４は、チップ５の中央部分に配置され、チェックトランジスタ３は、回路パターン４の周囲に配置されている。
【００１７】
チップ外周枠の第１辺５ａに垂直なＹ方向と、チップ外周枠の第１辺５ａと隣り合うチップ外周枠の第２辺５ｂに垂直なＸ方向とが定義される。
【００１８】
ここで、チェックトランジスタ３を矩形形状のチップ５の四隅に配置することは、マスクの位置ずれを検出するために好適である。
【００１９】
チェックトランジスタ３は、マスクの位置ずれを検出するためのＴＥＧ（ｔｅｓｔ ｅｌｅｍｅｎｎｔ ｇｒｏｕｐ）１１〜１４を備えている。
【００２０】
ＴＥＧ１１〜１４は、第１コンタクトホール１ａと第２コンタクトホール１ｂとを有するコンタクトホール対１と、コンタクトホール対１の上部に設けられたＬ字形状の基準配線パターン２とを備えている。
【００２１】
典型的には、コンタクトホール対１が半導体基板上の絶縁膜に形成され、その上層にコンタクトホール対１と接続するように基準配線パターン２が形成される。
【００２２】
基準配線パターン２は、第１方向に延びる第１部分２ａと、第１部分２ａに接続し、第１方向と異なる第２方向に延びる第２部分２ｂとを備えている。第１部分２ａは第１コンタクトホール１ａに対応して配設され、第２部分２ｂは第２コンタクトホール１ｂに対応して配設されている。
【００２３】
第１方向及び第２方向が互いに垂直であれば、ＴＥＧ１１〜１４により多用な方向の位置ずれを効率良く検出することができる。
【００２４】
本実施形態においては、第１方向とＹ方向が垂直であり、第２方向とＸ方向が垂直である。また、基準配線パターン２は、第１部分中心線２ｃが第１コンタクトホールの中心１ｃに対してＹ方向に沿って回路パターン４側にずれるように、第２部分中心線２ｄが第２コンタクトホールの中心１ｄに対してＸ方向に沿って回路パターン４側にずれるように配置されている。このような配置は、マスクのＸ方向及びＹ方向の位置ずれを検出するために好適である。
【００２５】
さらに、第１部分２ａの幅Ｗ１が第１コンタクトホール１ａの直径Ｄ１より小さく、第２部分２ｂの幅Ｗ２が第２コンタクトホール１ｂの直径Ｄ２より小さいことは、微小な位置ずれを検出することを容易にする。特に、幅Ｗ１を直径Ｄ１の半分とし、幅Ｗ２を直径Ｄ２の半分とし、第１コンタクトホール１ａの半分が第１部分２ａと重なるようにし、第２コンタクトホール１ｂの半分が第２部分２ｂと重なるようにすることは重要である。
【００２６】
なお、コンタクトホール対１の中心に対する基準配線パターン２の中心線のずれ量と、コンタクトホール対１の直径と基準配線パターン２の幅との比率は、検出しようとするマスクの位置ずれ量に応じて任意に設定することができる。
【００２７】
本実施形態に係る半導体装置の位置ずれ検出方法について以下に説明する。
【００２８】
リソグラフィー工程におけるコンタクトホール対１に対する基準配線パターン２のずれが、Ｘ、Ｙ方向へ０、Ｘ方向へ０、±０．０１μｍ、±０．０２μｍ…、Ｙ方向へ０、±０．０１μｍ、±０．０２μｍ…の場合の、ＴＥＧ１１〜１４の電気的特性を理論値で計算するか、又は、測定によって予め求める。
【００２９】
そして、コンタクトホール対１及び基準配線パターン２を備えるＴＥＧ１１〜１４を形成した後、ＴＥＧ１１〜１４の電気的特性を測定して得られる実測値と、予め求めておいた値とを比較することにより、マスクの位置ずれ量を検出する。
【００３０】
例えば、図２に示すようにコンタクトホール対１と基準配線パターン２のマスクがＹ方向にずれた場合には、ＴＥＧ１１及びＴＥＧ１４においては、第２コンタクトホール１ｂと基準配線パターン２とは接続状態にあるが、第１コンタクトホール１ａと基準配線パターン２とが断線状態になる。このとき、ＴＥＧ１１及びＴＥＧ１４の電気的特性が変化し、したがって、コンタクトホール対１と基準配線パターン２のマスクの位置ずれを検出することができる。
【００３１】
本実施形態に係る半導体装置及びその製造方法は、Ｘ、Ｙ方向の位置ずれのみならず、回転θによるずれや、ショットの伸縮、ウェハの伸縮に対しても適用することができる。この場合も、位置ずれに対するＴＥＧの電気的特性を理論値で計算するか、又は、測定によって求め、求めた値と実デバイス上での電気的特性の値とを比較することによってＰＲ工程における位置ずれ量を検出することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本発明の実施形態に係る半導体装置を模式的に示す平面図であり、位置ずれが無い場合を示す図である。
【図２】図２は、本発明の実施形態に係る半導体装置を模式的に示す平面図であり、位置ずれがある場合を示す図である。
【図３】図３は、従来のＴＥＧを模式的に示す平面図である。
【図４】図４は、従来の半導体装置を模式的に示す平面図である。
【符号の説明】
【００３３】
１…コンタクトホール対
１ａ…第１コンタクトホール
１ｂ…第２コンタクトホール
１ｃ…第１コンタクトホールの中心
１ｄ…第２コンタクトホールの中心
２…基準配線パターン
２ａ…第１部分
２ｂ…第２部分
２ｃ…第１部分中心線
２ｄ…第２部分中心線
３…チェックトランジスタ
４…回路パターン
５…チップ
５ａ…チップ外周枠の第１辺
５ｂ…チップ外周枠の第２辺
１１〜１４…ＴＥＧ
１０１、１０１ａ〜１０１ｈ…コンタクトホール
１０２、１０２ａ〜１０２ｈ…基準配線パターン
１０４…回路パターン
Ｘ…Ｘ方向を示す矢印
Ｙ…Ｙ方向を示す矢印
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた回路パターンと、
前記回路パターンの周囲に配置され、第１コンタクトホールと第２コンタクトホールとを有するコンタクトホール対と、
前記コンタクトホール対が設けられた絶縁膜の上層に前記コンタクトホール対と接続するように設けられた基準配線パターンと
を具備し、
前記基準配線パターンは、第１方向に延びる第１部分と、前記第１部分に接続し、前記第１方向と異なる第２方向に延びる第２部分とを備える
半導体装置。
【請求項２】
前記第１方向は、前記回路パターンを備える矩形状チップの外周枠の第１辺に平行であり、
前記第２方向は、前記第１辺と隣り合う前記外周枠の第２辺に平行であり、
前記基準配線パターンは、前記第１部分の前記第１方向に延びる中心線が前記第１コンタクトホールの中心に対して前記第１方向に垂直な方向に沿って前記回路パターン側にずれるように、且つ、前記第２部分の前記第２方向に延びる中心線が前記第２コンタクトホールの中心に対して前記第２方向に垂直な方向に沿って前記回路パターン側にずれるように配置される
請求項１の半導体装置。
【請求項３】
前記第１部分の第１幅は前記第１コンタクトホールの第１直径より小さく、
前記第２部分の第２幅は前記第２コンタクトホールの第２直径より小さい
請求項１又は２の半導体装置。
【請求項４】
前記第１部分及び前記第２部分はＬ字形状をなすように配置され、
前記第１幅は前記第１直径の半分であり、
前記第２幅は前記第２直径の半分である
請求項３の半導体装置。
【請求項５】
第１コンタクトホールと第２コンタクトホールとを有するコンタクトホール対を、前記コンタクトホール対が所定の回路パターンの周囲に配置されるように開口するコンタクトホール開口ステップと、
第１方向に延びる第１部分と、前記第１部分に接続し、前記第１方向と異なる第２方向に延びる第２部分とを備える基準配線パターンを、前記コンタクトホール対の上に設ける基準配線パターン配設ステップと、
前記コンタクトホール対と、前記基準配線パターンとを備えるＴＥＧ（ｔｅｓｔ ｅｌｅｍｅｎｔ ｇｒｏｕｐ）の電気的特性を測定する測定ステップと、
前記コンタクトホール対と前記基準配線パターンとの位置ずれと、前記電気的特性とを対応づけるデータを参照し、前記測定ステップにおいて測定した前記電気的特性に対応する前記位置ずれを検出する位置ずれ検出ステップと
を含む
半導体装置の製造方法。
【請求項１】
半導体基板上に設けられた回路パターンと、
前記回路パターンの周囲に配置され、第１コンタクトホールと第２コンタクトホールとを有するコンタクトホール対と、
前記コンタクトホール対が設けられた絶縁膜の上層に前記コンタクトホール対と接続するように設けられた基準配線パターンと
を具備し、
前記基準配線パターンは、第１方向に延びる第１部分と、前記第１部分に接続し、前記第１方向と異なる第２方向に延びる第２部分とを備える
半導体装置。
【請求項２】
前記第１方向は、前記回路パターンを備える矩形状チップの外周枠の第１辺に平行であり、
前記第２方向は、前記第１辺と隣り合う前記外周枠の第２辺に平行であり、
前記基準配線パターンは、前記第１部分の前記第１方向に延びる中心線が前記第１コンタクトホールの中心に対して前記第１方向に垂直な方向に沿って前記回路パターン側にずれるように、且つ、前記第２部分の前記第２方向に延びる中心線が前記第２コンタクトホールの中心に対して前記第２方向に垂直な方向に沿って前記回路パターン側にずれるように配置される
請求項１の半導体装置。
【請求項３】
前記第１部分の第１幅は前記第１コンタクトホールの第１直径より小さく、
前記第２部分の第２幅は前記第２コンタクトホールの第２直径より小さい
請求項１又は２の半導体装置。
【請求項４】
前記第１部分及び前記第２部分はＬ字形状をなすように配置され、
前記第１幅は前記第１直径の半分であり、
前記第２幅は前記第２直径の半分である
請求項３の半導体装置。
【請求項５】
第１コンタクトホールと第２コンタクトホールとを有するコンタクトホール対を、前記コンタクトホール対が所定の回路パターンの周囲に配置されるように開口するコンタクトホール開口ステップと、
第１方向に延びる第１部分と、前記第１部分に接続し、前記第１方向と異なる第２方向に延びる第２部分とを備える基準配線パターンを、前記コンタクトホール対の上に設ける基準配線パターン配設ステップと、
前記コンタクトホール対と、前記基準配線パターンとを備えるＴＥＧ（ｔｅｓｔ ｅｌｅｍｅｎｔ ｇｒｏｕｐ）の電気的特性を測定する測定ステップと、
前記コンタクトホール対と前記基準配線パターンとの位置ずれと、前記電気的特性とを対応づけるデータを参照し、前記測定ステップにおいて測定した前記電気的特性に対応する前記位置ずれを検出する位置ずれ検出ステップと
を含む
半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００７−１５８２５７（Ｐ２００７−１５８２５７Ａ）
【公開日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願番号】特願２００５−３５５２４０（Ｐ２００５−３５５２４０）
【出願日】平成１７年１２月８日（２００５．１２．８）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願日】平成１７年１２月８日（２００５．１２．８）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]