半導体装置用のバックエンド工程伝送線路構造（バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法）
【課題】 半導体装置用のバックエンド工程伝送線路構造を提供する。
【解決手段】 半導体装置用の伝送線路構造（３００）を形成する方法は、第１のメタライゼーション層上に層間絶縁膜を形成するステップと、前記層間絶縁膜の一部を除去するステップと、前記層間絶縁膜の一部の除去により生じた一つ以上のボイド（３０８）内に犠牲材を形成するステップとを含む。前記層間絶縁膜上に形成された第２のメタリゼーション層中に信号伝送線路（３０２）が形成され、該信号伝送線路（３０２）は前記犠牲材上に設けられている。前記第２のメタリゼーション層中に含まれる誘電体の一部が除去されて前記犠牲材が露出され、このとき該犠牲材の一部は前記信号伝送線路（３０２）を貫通して形成された複数のアクセスホール（３１０）を介して露出される。前記犠牲材は除去され、それにより前記信号伝送線路（３０２）の下部にエアギャップが形成される。
【解決手段】 半導体装置用の伝送線路構造（３００）を形成する方法は、第１のメタライゼーション層上に層間絶縁膜を形成するステップと、前記層間絶縁膜の一部を除去するステップと、前記層間絶縁膜の一部の除去により生じた一つ以上のボイド（３０８）内に犠牲材を形成するステップとを含む。前記層間絶縁膜上に形成された第２のメタリゼーション層中に信号伝送線路（３０２）が形成され、該信号伝送線路（３０２）は前記犠牲材上に設けられている。前記第２のメタリゼーション層中に含まれる誘電体の一部が除去されて前記犠牲材が露出され、このとき該犠牲材の一部は前記信号伝送線路（３０２）を貫通して形成された複数のアクセスホール（３１０）を介して露出される。前記犠牲材は除去され、それにより前記信号伝送線路（３０２）の下部にエアギャップが形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的には半導体製造プロセスに関し、より具体的には、半導体装置のバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法に関する。
【背景技術】
【０００２】
半導体集積回路は、ＭＯＳ（金属・酸化膜・半導体の三層構造）またはシリコンチップのプレーナ型主表面の表層に集積されるバイポーラ・トランジスタで形成されるものが代表的である。さまざまなトランジスタ間、およびある種のトランジスタとチップ周縁部に沿って配置されたアクセスピン間の電気配線は、従来その典型として二層（またはそれ以上）の配線構造の形態、すなわち互いに平行に配置されかつ適切な絶縁膜によって当該チップのプレーナ型表層から絶縁された二つ（またはそれ以上）の本質的に平坦な表面にそって形成されたメタライゼーション・ストリップとして形成された導電ラインの形態を取ってきた。絶縁膜中の配線ビア（窓）は回路の配線要求に応じてどこでも必要な箇所に形成可能である。
【０００３】
具体的にはマイクロストリップ構造は、主として配線が密でないラジオ波（ＲＦ）ＣＭＯＳ／ＳｉＧｅチップに用いられている。一般にマイクロストリップ構造は、損失の多い下部の基板材料からの信号の絶縁性に優れている。図１に示すように、典型的なマイクロストリップ伝送線路構造１０は信号伝送線路１２、シールド用下地グラウンド面１４、およびこれらの間に配置された層間絶縁材（ＩＬＤ）１６を備えている。シールド材１４と信号伝送線路１２は標準的な配線部品として製作されているので、これらは絶縁材１６により封入されている。このような絶縁材の材料としては、例えば二酸化シリコン（ＳｉＯ２）、ＳｉＣＯＨ、ＳｉＬＫ、ＦＳＧ、ＵＳＧなどが挙げられる。これらの材料の誘電率は概ね、約２．５から約４．１の範囲にある。
【０００４】
一方、コプレーナ導波路は一般に、例えば信号線の下に明示的なリターンパスを形成するのが困難なＣＭＯＳチップといった、配線密度が比較的高いものに用いられている。信号を確実に返送するには、信号線として使われたものと同じルーティング金属層を使用するのが唯一の方法である。それゆえ、図２に示すように、代表的なコプレーナ導波路伝送線路構造２０は信号伝送線路２２と、この信号伝送線路２２と同じ配線層に配置された隣接する２本のシールドライン２４を備えている。コプレーナ導波路構造２０のシリコン基板２６からの距離は一定である。サイドシールドを有するマイクロストリップ伝送線路（すなわちマイクロストリップとコプレーナ構造の双方の特徴を有する）と呼ばれる第３の構造も、従来の伝送線路構造に用いられている。
【０００５】
図３に示すように、代表的なサイドシールドを有するマイクロストリップ伝送構造３０は、信号伝送線路３２、シールド用グラウンド面３４、およびこれらの間に配置された層間絶縁材（ＩＬＤ）３６を備えている。ただしこれらに加え、シールドとしては信号伝送線路３２と同じ配線層に設けられたシールドライン３８も含まれている。シールドライン３８は導体が充填されたビア４０を介して、グラウンド面３４と電気的に接続されている。マイクロストリップ構造１０の場合と同様、従来のコプレーナ素子もＩＬＤ材に封入されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
いずれの例においても、上記のようにＩＬＤ材を使用した場合誘電損失が発生し、ＢＥＯＬ配線の伝送線路のＱ値が低下する。したがって、このようなシールド伝送線路構造を誘電率のより低い材料と組み合わせて製作し、それにより伝送線路の性能を向上させることが望まれる。
【課題を解決するための手段】
【０００７】
従来技術の上述した欠点・欠陥は、以下の半導体装置用の伝送線路構造の形成方法により、克服または軽減される。好適な実施形態において、この方法は第１のメタライゼーション層上に層間絶縁膜を形成するステップと、前記層間絶縁膜の一部を除去するステップと、前記層間絶縁膜の一部の除去により生じた一つ以上のボイド内に犠牲材を形成するステップとを含む。前記層間絶縁膜上に形成された第２のメタライゼーション層中に信号伝送線路が形成され、該信号伝送線路は前記犠牲材上に設けられている。前記第２のメタライゼーション層内に含まれる誘電体の一部が除去されて前記犠牲材が露出され、このとき該犠牲材の一部は前記信号伝送線路を貫通して形成された複数のアクセスホールを介して露出される。前記犠牲材は除去され、それにより前記信号伝送線路の下部にエアギャップが形成される。
【０００８】
他の実施形態において、半導体装置用のバックエンド工程伝送線路構造は、第１のメタライゼーション層上に形成された層間絶縁膜と、前記層間絶縁膜中に形成された一つ以上のボイドとを含む。第２のメタライゼーション層中に信号伝送線路が形成され、該信号伝送線路は前記一つ以上のボイド上に配置されている。前記信号伝送線路は、前記一つ以上のボイドの形成に用いられた犠牲材を除去するためアクセス可能となるよう該信号伝送線路を貫通して形成された複数のアクセスホールをさらに有し、前記一つ以上のボイドは前記信号伝送線路の下部にエアギャップを形成する。
【０００９】
さらに他の実施形態において、バックエンド工程マイクロストリップ伝送線路構造は、ひとつのメタライゼーション層上に形成された信号伝送線路と、他のメタライゼーション層上に形成されたグラウンド面とを含む。エアギャップが前記信号伝送線路と前記グラウンド面との間に設けられ、前記エアギャップは層間絶縁膜内に形成されている。前記信号伝送線路と前記グラウンド面のいずれかは、前記エアギャップの形成に用いられた犠牲材を除去するためアクセス可能となるよう該信号伝送線路または該グラウンド面を貫通して形成された複数のアクセスホールをさらに有する。
【００１０】
さらに他の実施形態において、バックエンド工程コプレーナ導波路伝送線路構造は、第１のメタライゼーション層上に形成された信号伝送線路と、前記第１のメタライゼーション層上の前記信号伝送線路に隣接する一対のコプレーナ・シールドラインとを含む。エアギャップが前記信号伝送線路の下部に設けられ、前記エアギャップは層間絶縁膜内に形成されている。前記信号伝送線路は、前記エアギャップの形成に用いられた犠牲材を除去するためアクセス可能となるよう該信号伝送線路を貫通して形成された複数のアクセスホールをさらに有する。
【発明を実施するための最良の形態】
【００１１】
ここに開示するのは半導体製造のバックエンド工程（ＢＥＯＬ）におけるサスペンデッド伝送線路構造の形成方法であり、その集積スキームは結果として、より誘電損失の低い銅をＢＥＯＬ伝送線路構造として用いることとなる。ただし、ここに記載の方法の実施形態は銅のＢＥＯＬそのものに限定されるものではなく、非限定的に例示するアルミニウム、タングステン、金など種々の材料を用いて製造される他の配線にも適用可能であることを理解されたい。一つの実施形態においては、集積方法は配線の誘電率、ひいてはマイクロ波帯で特に増加する容量性クロストークを低減するため信号線とグラウンド面との間にエアギャップを形成することとなる。さらに、これ以降用いられる「エアギャップ」の語は信号線とグラウンド面との間に空気が存在する状態のみならず、あらゆる気相の物質または真空の存在を記述することを意図するものである。
【００１２】
図４〜図１２全般において、本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程が示されている。まず図４において、シングルダマシン法によってグラウンド面１０２が形成される。具体的には、絶縁膜１０６に形成された開口部内にライナー材１０４（例えば窒化タンタルまたはタンタル）が成膜され、その後ＢＥＯＬメタライゼーション１０８（例えば銅）がライナー材上に（例えば）電気めっき、スパッタリング等により成膜され、その後平坦化される。図５に示すように、グラウンド面１０２はその後、ＢＥＯＬメタライゼーション１０８の一部にリセスエッチングをおこない、もう１層のライナー材を成膜しそれを平坦化してトップライナー部１１０を形成することにより完全に封入される。このように封入されたグラウンド面１０２はメタライゼーション１０８の原子の拡散に対し、また後述する後工程による酸化に対しても耐性を持つ。
【００１３】
好適な実施形態において、配線１０８の上部表面は絶縁膜１０６の上部表面に対し窪んだ位置にある。金属を窪ませるには、時間管理によるウエットエッチングをおこない所望の深さを得る方法がある。例えば、水、酢酸、過酸化水素水（例えば濃度比率をそれぞれ３リットル、１５ミリリットル、９ミリリットルとする）からなる溶液に約２分半浸すと約６００〜約８００オングストローム（Å）の深さが得られる。その後バリアメタル層１１０が成膜され、これは後工程がおこなわれる間、銅を封入し保護する機能を果たす。具体的な実施例としては、膜厚１００Åのタンタル（Ｔａ）層を形成しその後膜厚４００Åの窒化タンタル（ＴａＮ）層を形成する。または、バリアメタル層１１０を誘電体またはいかなる数の他の好適な金属バリアで形成してもよい。
【００１４】
メタライゼーションを封入するさらに他の方法として、導電体を規定するのに使うものと同じマスクを逆極性のフォトレジストとともに使用してブランケットバリア１１０をパターニングし、最表層からバリア層をエッチングしてもよい。配線を封入するのに使用できる他の材料としては、例えばコバルト−タングステン−フォスファー（ＣｏＷＰ）およびＮｉ−Ａｕ合金があり、これらは例えば電気めっきおよび無電解めっきにより成膜できる。
【００１５】
図６はコプレーナ伝送線路の実施形態による層間絶縁（ＩＬＤ）膜１１４内のビア１１２の形成を示す。ＩＬＤ層１１４は例えば窒化シリコン（Ｓｉ３Ｎ４）膜１１６に続いてより厚いＳｉＯ２層１１８を形成し、その後リソグラフィによりビアを規定するパターニングをおこなって形成してもよい。その後、ライナー材とメタライゼーション材は開口部内に形成され、公知の方法で平坦化されて充填されたビア１１２が形成される。
【００１６】
図７においては、平行なトレンチ１２０がＩＬＤ層１１４内のビア１１２の間に形成される。または、元の窒化層１１６をトレンチ１２０の底部に残し、上述のようにグラウンド面を封入・保護させてもよい。トレンチは相互間に絶縁支持部材１２２が形成されるよう配置される。このステップにおけるリソグラフィによるパターニングは、支持部材１２２がグラウンド面１０２の長さ方向に延びる連続したレール状となるよう、または支持部材１２２がグラウンド面１０２の長さ方向に配列された複数の独立のポスト状となるようデザインしてもよい。言い換えれば、支持部材１２２をポスト状としたい場合はトレンチ１２０をグラウンド面１０２の長さ方向（図の奥行き方向）沿いのいくつかの箇所で相互に「連結」されるよう形成するとよい。さらに、支持部材１２２は２本またはそれ以上の平行なレール状として、または一連の個別ポスト状として形成してもよいことを付記する。次に図８においては、トレンチ内に犠牲材１２４が形成され平坦化される。犠牲材１２４は例えば、後にＩＬＤ層およびＢＥＯＬメタライゼーション材に対して選択的に除去可能なものから選ばれた有機低誘電率誘電ポリマーで形成してもよい。
【００１７】
犠牲材として好適に用いられる材料としては、ＳｉＬＫ（Ｒ）、ダイアモンドライク・カーボン（ＤＬＣ）、ポリノルボルネン（ＰＮＢ）などが挙げられる。ＳｉＬＫ（Ｒ）はダウ・ケミカル社が製造する半導体誘電体で、例えばポーラスＳｉＬＫ（Ｒ）などさまざまな組成のものが入手可能である。この独特な誘電体はγ−ブチロラクトン、独占権下のＢステージポリマーおよびメシチレンからなるポリマー樹脂である。この目的に供し得るもう一つの材料はＤＬＣで、これはコーティングを含むアモルファス・カーボンで、炭素原子のうちある割合のものがダイアモンドに類似した結合をなしている。これらの材料は酸化され得る材料が露出していない限り、酸素プラズマの露光により除去することができる。このような有機材料を除去する際に酸化され得る材料が露出する可能性がある場合は、Ｈ２／ＣＯ２／ＣＯ／Ｎ２タイプのプラズマによる除去をおこなってもよい。これらの混合ガスは反応性イオンエッチングの現場に通じた当業者には周知のものである。ポリノルボルネンは約４００〜４２５℃で熱分解する犠牲ポリマーである。したがって、簡単な熱処理により、この犠牲材を除去することができる。
【００１８】
図９は信号線層メタライゼーション構造の形成を示す。図示の通り、ＩＬＤ層１１４の上に別の絶縁膜１２６が形成され、その後信号伝送線路１２８とコプレーナ・シールドライン１３０の形成用に規定された開口部が絶縁膜１２６中に形成される。ただし、図示のごとく、信号伝送線路のパターニングは絶縁膜１２６に複数のプラグ１３２を残すように実行される。したがって、ライナーおよびメタライゼーション材がコプレーナ・シールドライン１３０および信号伝送線路１２８に加えられたとき、その結果形成される信号伝送線路メタライゼーションはその長さ方向に完全に連続した形状とはならない。
【００１９】
グラウンド面１０２の場合と同様、信号伝送線路１２８とコプレーナ・シールドライン１３２用ＢＥＯＬメタライゼーションの一部はその上に形成されて信号線層メタライゼーション構造を封入するトップライナー１３４の形成に備えリセスエッチングされる。これは図１０に示されている。図１１においては、絶縁膜１２６の、信号伝送線路１２８の各側面に隣接する部分を除去するようなパターニング・ステップが実行され、それによりボイド１３６が形成されて犠牲材１２４の外側の端面が露出する。加えて、信号伝送線路１２８のパターニング後残っていた絶縁プラグ１３２も除去されて、アクセスホール１３８が形成される。信号伝送線路１２８に沿っていくつかの箇所でボイド１３６とアクセスホール１３８とを連結することにより、図１２に示すとおり（例えばＯ２プラズマエッチングにより）犠牲材１２４の除去が可能となる。
【００２０】
犠牲材としてＳｉＬＫ（Ｒ）またはＤＬＣが選択された場合、酸素または水素プラズマの露光によりこれらの材料を分解し除去できる。このプロセスに関する更なる詳細は、米国材料学会発行のＪｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌ Ｒｅｓｅａｒｃｈ、１９９６年第６巻第７号１４８４ページ掲載のＡ．ＪｏｓｈｉとＲ．Ｎｉｍｍａｇａｄｄａ著「Ｅｒｏｓｉｏｎ ｏｆ ｄｉａｍｏｎｄ ｆｉｌｍｓ ａｎｄ ｇｒａｐｈｉｔｅ ｉｎ ｏｘｙｇｅｎ ｐｌａｓｍａ」に記載されており、ここに引用することによりその全体を本明細書に組み入れるものとする。ポリノルボルネンについては約４２５℃の熱処理により、信号線を除去することができる。この除去プロセスに関する更なる詳細は、Ｊｏｕｒｎａｌ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ、２００１年第１０巻第３号４００ページに掲載のＤｈａｎａｎｊａｙ Ｂｈｕｓａｒｉらによる「Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ａｉｒ−Ｃｈａｎｎｅｌ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ Ｍｉｃｒｏｆｌｕｉｄｉｃ， Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ， ａｎｄ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ａｐｐｌｉｃａｔｉｏｎｓ」記載されており、ここに引用することによりその全体を本明細書に組み入れるものとする。以上の結果得られる伝送線路構造はこのように、ＩＬＤ層１１４中の信号伝送線路１２８の下部、および信号線層の信号伝送線路１２８に隣接して（ボイド１３６に隣接して）低誘電率（エア）ギャップ１４０を含むものとなる。
【００２１】
図１３はサスペンデッド伝送線路構造のデザインとマスクレイアウトを示す上方からの（平面）図である。アクセスホール１３８のデザインにおいては、信号の確実な伝播を可能とするようその配置に特別な注意が払われる。図１３の実施形態では、アクセスホールは電流障害を最小限とするため導電体の周縁に沿って直交するように配置されている。また、アクセスホール１３８の大きさは犠牲材のサイドエッチングが可能な程度に大きく、かつ信号線の抵抗の増大を最小限に抑えるよう小さくするのがよい。
【００２２】
犠牲材を除去した後、サスペンデッド伝送線路構造を封入するにはポリイミドまたはカプトンのシート（図示せず）を成膜して装置を完全に覆うという方法がある。ポリイミド／カプトン膜は更なるＢＥＯＬ処理に求められるテストパッドとの接触をなすようパターニングされる。
【００２３】
図１８〜図２４は（図１０以降に形成される構造に相当する段階で）実行可能であり、サスペンデッド伝送線路構造をいかにして封入するかの説明に有用な、別のプロセスの実施形態を示す。図１９において、絶縁膜１４２（好ましくはＳｉ３Ｎ４）およびＩＬＤ層１４４（好ましくはＳｉＯ２）が信号線構造上に成膜される。図２０に示すように、リソグラフィによるパターニングおよびエッチングの各ステップにより、信号線１２８の上部にキャビティ１４６が形成される。このキャビティのエッチングの間、絶縁材も、信号線１２８の周囲のキャビティ領域から信号線１２８に含まれる除去孔を通じて除去される。
【００２４】
その後、図２１において、エッチングされた領域は前述のような犠牲材１４８（例えばＳｉＬＫ（Ｒ）またはＤＬＣ）がさらに充填され、平坦化される。この除去プロセスによってすべての犠牲材の層が除去されるように、はじめにその下部に形成された同じ犠牲材がここで再利用される。図２２では、さらに別の絶縁膜１５２が層１５０（層１４２、１４４を一括した層）の上に形成され、この絶縁膜１５２中にビア１５４がパターニングされ、エッチングされる。これらのビア１５４は犠牲材１４８へのアクセスを可能とするもので、図２３に示す集積スキームの最終ステップの間に除去される。最後に、図２４は最終封入ステップを示し、ここでは小さいビア１５４を閉鎖するまた別の絶縁膜１５８の形成もおこなわれ、これによりサスペンデッド伝送線路構造は密封される。
【００２５】
次に図２５〜図２８においては、図１２以降の段階に相当する、サスペンデッド伝送線路構造を封入するさらに別の方法が示され、ここではキャリア基板が封入プロセスに用いられる。キャリア基板の材料としてはＡｌ２Ｏ３、ガラス、シリコンなどが挙げられるが、これらに限定されない。層間絶縁材１６０（例えばＳｉＯ２）が図２６に示すようにこのようなキャリア基板１６２上に成膜される。その後キャリア基板１６２は図２７に示すように、例えば低温ボンディング、共晶ボンディングなど多くの周知の標準的なプロセスのいずれかにより、サスペンデッド伝送線路構造に接合される。
【００２６】
続いてキャリア基板１６２は、例えばウエットエッチング、プラズマエッチング、平坦化、研磨など多くのプロセスのいずれかにより除去される。方法を問わず、キャリア基板１６２の除去は図２８に示すようにＩＬＤ層１６０上で終了させるのがよい。この封入プロセスに続いて、通常のＢＥＯＬ処理をおこなってもよい。
【００２７】
エア誘電体を持つグラウンド面を有するコプレーナ伝送線路構造のみならず、上述のプロセスを他の種類の伝送線路構造の形成に適用することも有用である。例えば、図１４はマイクロストリップ伝送線路構造３００の実施形態を示し、これには封入された信号伝送線路３０２、封入されたグラウンド面３０４、および支持部材３０６が含まれている。上記と同様な方法にてＩＬＤ層と信号線層の双方にボイドを形成することによりエアギャップがさらに形成される。ここにおいても、信号伝送線路３０２はＩＬＤ層にボイドを形成するための犠牲材の除去を可能とする複数のアクセスホール３１０を含んでいる。図１５は反転されたマイクロストリップ伝送線路４００の実施形態を示し、ここでは信号伝送線路４０２はグラウンド面４０４より下部のメタライゼーション層に形成されている。したがって、エアギャップ絶縁体のためのボイド４０８の形成には、アクセスホールは信号伝送線路４０２ではなくグラウンド面４０４にまず形成される。
【００２８】
図１６においては、別のコプレーナ伝送線路５００の実施形態が示され、ここでは信号伝送線路５０４の直下にグラウンド面は設けられていない。その代わりに、コプレーナ・シールドライン５０６は相互に電気的に絶縁されているが、それぞれビア５１０を介して下層ライン５０８と連結されている。図１７はコプレーナ導波路構造６００が示され、ここではグラウンド面はサスペンデッド信号線６０４と同じの２本のシールドライン６０６を含んでいるのみで、下地金属層とは接続されていない。
【００２９】
サスペンデッド信号線の構成のさらに別の実施形態として、図２９〜図３１の工程図に示すようなストリップライン伝送線路がある。図２５〜図２８において規定された封入プロセスの最終段階で得られた構造に対しさらにＢＥＯＬ処理がおこなわれる。図３０において、ビアコンタクト１６４はシングルダマシン集積法を用いて形成され、２本のシールドライン１３０との電気的コンタクトを得る。続いて、図３１においてシングルダマシン集積法にてグラウンド面１６６が形成されるが、ただしビアコンタクト１６４とグラウンド面１６６はデュアルダマシン集積プロセスを用いて形成してもよい。
【００３０】
グラウンド面を含む伝送線路の実施形態においては、かかるグラウンド面は、必ずしも信号伝送線路層の直下または上部のメタライゼーション層に形成する必要はない。言い換えればグラウンド面は、例えば異なるラインインピーダンス値を得るために信号伝送線路から数層下に配置されてもよい。グラウンド面をも含むコプレーナ伝送線路構造の場合は、コプレーナ・シールドラインは多層の配線／ビアを介してグラウンド面と電気的に接続されてもよい。
【００３１】
最後に、図３２〜図３５はマイクロストリップ・エアギャップ伝送線路構造（例えば図１４に示したもの）と、ＳｉＯ２誘電体を有する従来のマイクロストリップ構造とを比較した種々のシミュレーション結果を示す。図３２および図３３に示すとおり、サスペンデッド配線はＳｉＯ２誘電体構造に比べ、マイクロ波帯の広い範囲にわたり低い損失を示している。具体的には、図３２のグラフは挿入損失の大きさと周波数の対応（ＳパラメータＳ２１）をプロットしており、図３３は減衰係数と周波数の対応をプロットしている。図３４にさらに示すとおり、サスペンデッド配線構造は寄生容量はより低く、また図３５に示すようにインピーダンスはより高い。
【００３２】
以上から明らかなように、上述の伝送線路構造の実施形態では、信号線とリターンパスとの間にエアギャップを形成したことにより減衰率が低くまた（ラジオ波／マイクロ波帯では通常高いとされる）誘電損失も低減されている。しかも、配線有効誘電率の減少により容量性クロストーク電圧が低下し、これにより信号伝播の遅延が低減されている。更なる利点として、使用可能な特性インピーダンスの範囲の拡大により信号のブロードバンド帯域が拡大することが挙げられる。損失の多い配線では異なる周波数成分を有する信号は異なるスピードで進行し、それゆえエア誘電体を採用すると散乱も低減される。さらには、大部分空気中に集中する電磁波の伝播からの簡易化された信号モデリングからも利点が得られる。構造的観点からは、エアギャップ構造の伝送特性は半導体表面の状態およびバルク基板の物性の影響を受けにくい。
【００３３】
本発明を好適な実施形態との関連において説明したが、本発明の範囲を逸脱することなくさまざまな変更が可能であり、また各構成要素は均等物によって置き換えうることは、当業者には理解できるところである。また、特定の条件または材料を適用すべく本発明の教示内容に対し多くの改変を本発明の本質的な趣旨を逸脱することなく加えることも可能である。したがって本発明は、その実施のための最良の方法として開示された具体的な実施形態に限定されるものではなく、添付の請求項の範囲に含まれるあらゆる形態を含むものと解すべきである。
【産業上の利用可能性】
【００３４】
本発明は半導体装置の分野に資するものであり、より具体的にはサスペンデッド伝送線路構造の形成工程を含む半導体装置に有用である。
【図面の簡単な説明】
【００３５】
例示的図面において類似の要素には同様の符号を付す。
【００３６】
【図１】従来のマイクロストリップ伝送線路構造の断面図である。
【図２】従来のコプレーナ導波路伝送線路構造の断面図である。
【図３】従来のサイドシールドを有するマイクロストリップ伝送線路構造の断面図である。
【図４】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図５】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図６】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図７】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図８】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図９】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図１０】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図１１】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図１２】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図１３】図４〜図１２の工程により形成されるサスペンデッド伝送線路構造のデザインとマスクレイアウトを示す上方からの平面図である。
【図１４】エアギャップ誘電体を有するマイクロストリップ伝送線路の実施形態の断面図である。
【図１５】エアギャップ誘電体を有する反転されたマイクロストリップ伝送線路の実施形態の断面図である。
【図１６】エアギャップ誘電体を有し、信号線の直下にグラウンド面を有しないコプレーナ伝送線路の実施形態の断面図である。
【図１７】エアギャップ誘電体を有し、下地グラウンド面を有しないコプレーナ導波路伝送線路の実施形態の断面図である。
【図１８】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図１９】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２０】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２１】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２２】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２３】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２４】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２５】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の他の例を示す一連の工程図である。
【図２６】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の他の例を示す一連の工程図である。
【図２７】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の他の例を示す一連の工程図である。
【図２８】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の他の例を示す一連の工程図である。
【図２９】信号線の下部にエアギャップ誘電体を有し、下地および上地グラウンド面を有するストリップライン伝送線路の実施形態の形成方法を示す一連の工程図である。
【図３０】信号線の下部にエアギャップ誘電体を有し、下地および上地グラウンド面を有するストリップライン伝送線路の実施形態の形成方法を示す一連の工程図である。
【図３１】信号線の下部にエアギャップ誘電体を有し、下地および上地グラウンド面を有するストリップライン伝送線路の実施形態の形成方法を示す一連の工程図である。
【図３２】マイクロストリップ・エアギャップ伝送線路構造（例えば図１４）と、ＳｉＯ２誘電体を有する従来のマイクロストリップ構造とを比較した種々のシミュレーション結果を表すグラフである。
【図３３】マイクロストリップ・エアギャップ伝送線路構造（例えば図１４）と、ＳｉＯ２誘電体を有する従来のマイクロストリップ構造とを比較した種々のシミュレーション結果を表すグラフである。
【図３４】マイクロストリップ・エアギャップ伝送線路構造（例えば図１４）と、ＳｉＯ２誘電体を有する従来のマイクロストリップ構造とを比較した種々のシミュレーション結果を表すグラフである。
【図３５】マイクロストリップ・エアギャップ伝送線路構造（例えば図１４）と、ＳｉＯ２誘電体を有する従来のマイクロストリップ構造とを比較した種々のシミュレーション結果を表すグラフである。
【符号の説明】
【００３７】
１０６ 絶縁膜
１０８ ＢＥＯＬメタライゼーション
１１２ ビア
１１４ ＩＬＤ層
１１６ 窒化層
１２０ トレンチ
１２２ 支持部材
１２４ 犠牲材
１２６ 絶縁膜
１２８ 信号伝送線路
１３０ コプレーナ・シールドライン
１３２ 絶縁プラグ
１３４ トップライナー
１４２ 絶縁膜
１４６ キャビティ
１４８ 犠牲材
１５２ 絶縁膜
１５４ ビア
１６０ ＩＬＤ層
３００ 伝送線路構造
３０２ 信号伝送線路
３０４ グラウンド面
３０６ 支持部材
３０８ ボイド
３１０ アクセスホール
４０２ 信号伝送線路
４０４ グラウンド面
４０８ ボイド
５０６ コプレーナ・シールドライン
５１０ ビア
【技術分野】
【０００１】
本発明は一般的には半導体製造プロセスに関し、より具体的には、半導体装置のバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法に関する。
【背景技術】
【０００２】
半導体集積回路は、ＭＯＳ（金属・酸化膜・半導体の三層構造）またはシリコンチップのプレーナ型主表面の表層に集積されるバイポーラ・トランジスタで形成されるものが代表的である。さまざまなトランジスタ間、およびある種のトランジスタとチップ周縁部に沿って配置されたアクセスピン間の電気配線は、従来その典型として二層（またはそれ以上）の配線構造の形態、すなわち互いに平行に配置されかつ適切な絶縁膜によって当該チップのプレーナ型表層から絶縁された二つ（またはそれ以上）の本質的に平坦な表面にそって形成されたメタライゼーション・ストリップとして形成された導電ラインの形態を取ってきた。絶縁膜中の配線ビア（窓）は回路の配線要求に応じてどこでも必要な箇所に形成可能である。
【０００３】
具体的にはマイクロストリップ構造は、主として配線が密でないラジオ波（ＲＦ）ＣＭＯＳ／ＳｉＧｅチップに用いられている。一般にマイクロストリップ構造は、損失の多い下部の基板材料からの信号の絶縁性に優れている。図１に示すように、典型的なマイクロストリップ伝送線路構造１０は信号伝送線路１２、シールド用下地グラウンド面１４、およびこれらの間に配置された層間絶縁材（ＩＬＤ）１６を備えている。シールド材１４と信号伝送線路１２は標準的な配線部品として製作されているので、これらは絶縁材１６により封入されている。このような絶縁材の材料としては、例えば二酸化シリコン（ＳｉＯ２）、ＳｉＣＯＨ、ＳｉＬＫ、ＦＳＧ、ＵＳＧなどが挙げられる。これらの材料の誘電率は概ね、約２．５から約４．１の範囲にある。
【０００４】
一方、コプレーナ導波路は一般に、例えば信号線の下に明示的なリターンパスを形成するのが困難なＣＭＯＳチップといった、配線密度が比較的高いものに用いられている。信号を確実に返送するには、信号線として使われたものと同じルーティング金属層を使用するのが唯一の方法である。それゆえ、図２に示すように、代表的なコプレーナ導波路伝送線路構造２０は信号伝送線路２２と、この信号伝送線路２２と同じ配線層に配置された隣接する２本のシールドライン２４を備えている。コプレーナ導波路構造２０のシリコン基板２６からの距離は一定である。サイドシールドを有するマイクロストリップ伝送線路（すなわちマイクロストリップとコプレーナ構造の双方の特徴を有する）と呼ばれる第３の構造も、従来の伝送線路構造に用いられている。
【０００５】
図３に示すように、代表的なサイドシールドを有するマイクロストリップ伝送構造３０は、信号伝送線路３２、シールド用グラウンド面３４、およびこれらの間に配置された層間絶縁材（ＩＬＤ）３６を備えている。ただしこれらに加え、シールドとしては信号伝送線路３２と同じ配線層に設けられたシールドライン３８も含まれている。シールドライン３８は導体が充填されたビア４０を介して、グラウンド面３４と電気的に接続されている。マイクロストリップ構造１０の場合と同様、従来のコプレーナ素子もＩＬＤ材に封入されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
いずれの例においても、上記のようにＩＬＤ材を使用した場合誘電損失が発生し、ＢＥＯＬ配線の伝送線路のＱ値が低下する。したがって、このようなシールド伝送線路構造を誘電率のより低い材料と組み合わせて製作し、それにより伝送線路の性能を向上させることが望まれる。
【課題を解決するための手段】
【０００７】
従来技術の上述した欠点・欠陥は、以下の半導体装置用の伝送線路構造の形成方法により、克服または軽減される。好適な実施形態において、この方法は第１のメタライゼーション層上に層間絶縁膜を形成するステップと、前記層間絶縁膜の一部を除去するステップと、前記層間絶縁膜の一部の除去により生じた一つ以上のボイド内に犠牲材を形成するステップとを含む。前記層間絶縁膜上に形成された第２のメタライゼーション層中に信号伝送線路が形成され、該信号伝送線路は前記犠牲材上に設けられている。前記第２のメタライゼーション層内に含まれる誘電体の一部が除去されて前記犠牲材が露出され、このとき該犠牲材の一部は前記信号伝送線路を貫通して形成された複数のアクセスホールを介して露出される。前記犠牲材は除去され、それにより前記信号伝送線路の下部にエアギャップが形成される。
【０００８】
他の実施形態において、半導体装置用のバックエンド工程伝送線路構造は、第１のメタライゼーション層上に形成された層間絶縁膜と、前記層間絶縁膜中に形成された一つ以上のボイドとを含む。第２のメタライゼーション層中に信号伝送線路が形成され、該信号伝送線路は前記一つ以上のボイド上に配置されている。前記信号伝送線路は、前記一つ以上のボイドの形成に用いられた犠牲材を除去するためアクセス可能となるよう該信号伝送線路を貫通して形成された複数のアクセスホールをさらに有し、前記一つ以上のボイドは前記信号伝送線路の下部にエアギャップを形成する。
【０００９】
さらに他の実施形態において、バックエンド工程マイクロストリップ伝送線路構造は、ひとつのメタライゼーション層上に形成された信号伝送線路と、他のメタライゼーション層上に形成されたグラウンド面とを含む。エアギャップが前記信号伝送線路と前記グラウンド面との間に設けられ、前記エアギャップは層間絶縁膜内に形成されている。前記信号伝送線路と前記グラウンド面のいずれかは、前記エアギャップの形成に用いられた犠牲材を除去するためアクセス可能となるよう該信号伝送線路または該グラウンド面を貫通して形成された複数のアクセスホールをさらに有する。
【００１０】
さらに他の実施形態において、バックエンド工程コプレーナ導波路伝送線路構造は、第１のメタライゼーション層上に形成された信号伝送線路と、前記第１のメタライゼーション層上の前記信号伝送線路に隣接する一対のコプレーナ・シールドラインとを含む。エアギャップが前記信号伝送線路の下部に設けられ、前記エアギャップは層間絶縁膜内に形成されている。前記信号伝送線路は、前記エアギャップの形成に用いられた犠牲材を除去するためアクセス可能となるよう該信号伝送線路を貫通して形成された複数のアクセスホールをさらに有する。
【発明を実施するための最良の形態】
【００１１】
ここに開示するのは半導体製造のバックエンド工程（ＢＥＯＬ）におけるサスペンデッド伝送線路構造の形成方法であり、その集積スキームは結果として、より誘電損失の低い銅をＢＥＯＬ伝送線路構造として用いることとなる。ただし、ここに記載の方法の実施形態は銅のＢＥＯＬそのものに限定されるものではなく、非限定的に例示するアルミニウム、タングステン、金など種々の材料を用いて製造される他の配線にも適用可能であることを理解されたい。一つの実施形態においては、集積方法は配線の誘電率、ひいてはマイクロ波帯で特に増加する容量性クロストークを低減するため信号線とグラウンド面との間にエアギャップを形成することとなる。さらに、これ以降用いられる「エアギャップ」の語は信号線とグラウンド面との間に空気が存在する状態のみならず、あらゆる気相の物質または真空の存在を記述することを意図するものである。
【００１２】
図４〜図１２全般において、本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程が示されている。まず図４において、シングルダマシン法によってグラウンド面１０２が形成される。具体的には、絶縁膜１０６に形成された開口部内にライナー材１０４（例えば窒化タンタルまたはタンタル）が成膜され、その後ＢＥＯＬメタライゼーション１０８（例えば銅）がライナー材上に（例えば）電気めっき、スパッタリング等により成膜され、その後平坦化される。図５に示すように、グラウンド面１０２はその後、ＢＥＯＬメタライゼーション１０８の一部にリセスエッチングをおこない、もう１層のライナー材を成膜しそれを平坦化してトップライナー部１１０を形成することにより完全に封入される。このように封入されたグラウンド面１０２はメタライゼーション１０８の原子の拡散に対し、また後述する後工程による酸化に対しても耐性を持つ。
【００１３】
好適な実施形態において、配線１０８の上部表面は絶縁膜１０６の上部表面に対し窪んだ位置にある。金属を窪ませるには、時間管理によるウエットエッチングをおこない所望の深さを得る方法がある。例えば、水、酢酸、過酸化水素水（例えば濃度比率をそれぞれ３リットル、１５ミリリットル、９ミリリットルとする）からなる溶液に約２分半浸すと約６００〜約８００オングストローム（Å）の深さが得られる。その後バリアメタル層１１０が成膜され、これは後工程がおこなわれる間、銅を封入し保護する機能を果たす。具体的な実施例としては、膜厚１００Åのタンタル（Ｔａ）層を形成しその後膜厚４００Åの窒化タンタル（ＴａＮ）層を形成する。または、バリアメタル層１１０を誘電体またはいかなる数の他の好適な金属バリアで形成してもよい。
【００１４】
メタライゼーションを封入するさらに他の方法として、導電体を規定するのに使うものと同じマスクを逆極性のフォトレジストとともに使用してブランケットバリア１１０をパターニングし、最表層からバリア層をエッチングしてもよい。配線を封入するのに使用できる他の材料としては、例えばコバルト−タングステン−フォスファー（ＣｏＷＰ）およびＮｉ−Ａｕ合金があり、これらは例えば電気めっきおよび無電解めっきにより成膜できる。
【００１５】
図６はコプレーナ伝送線路の実施形態による層間絶縁（ＩＬＤ）膜１１４内のビア１１２の形成を示す。ＩＬＤ層１１４は例えば窒化シリコン（Ｓｉ３Ｎ４）膜１１６に続いてより厚いＳｉＯ２層１１８を形成し、その後リソグラフィによりビアを規定するパターニングをおこなって形成してもよい。その後、ライナー材とメタライゼーション材は開口部内に形成され、公知の方法で平坦化されて充填されたビア１１２が形成される。
【００１６】
図７においては、平行なトレンチ１２０がＩＬＤ層１１４内のビア１１２の間に形成される。または、元の窒化層１１６をトレンチ１２０の底部に残し、上述のようにグラウンド面を封入・保護させてもよい。トレンチは相互間に絶縁支持部材１２２が形成されるよう配置される。このステップにおけるリソグラフィによるパターニングは、支持部材１２２がグラウンド面１０２の長さ方向に延びる連続したレール状となるよう、または支持部材１２２がグラウンド面１０２の長さ方向に配列された複数の独立のポスト状となるようデザインしてもよい。言い換えれば、支持部材１２２をポスト状としたい場合はトレンチ１２０をグラウンド面１０２の長さ方向（図の奥行き方向）沿いのいくつかの箇所で相互に「連結」されるよう形成するとよい。さらに、支持部材１２２は２本またはそれ以上の平行なレール状として、または一連の個別ポスト状として形成してもよいことを付記する。次に図８においては、トレンチ内に犠牲材１２４が形成され平坦化される。犠牲材１２４は例えば、後にＩＬＤ層およびＢＥＯＬメタライゼーション材に対して選択的に除去可能なものから選ばれた有機低誘電率誘電ポリマーで形成してもよい。
【００１７】
犠牲材として好適に用いられる材料としては、ＳｉＬＫ（Ｒ）、ダイアモンドライク・カーボン（ＤＬＣ）、ポリノルボルネン（ＰＮＢ）などが挙げられる。ＳｉＬＫ（Ｒ）はダウ・ケミカル社が製造する半導体誘電体で、例えばポーラスＳｉＬＫ（Ｒ）などさまざまな組成のものが入手可能である。この独特な誘電体はγ−ブチロラクトン、独占権下のＢステージポリマーおよびメシチレンからなるポリマー樹脂である。この目的に供し得るもう一つの材料はＤＬＣで、これはコーティングを含むアモルファス・カーボンで、炭素原子のうちある割合のものがダイアモンドに類似した結合をなしている。これらの材料は酸化され得る材料が露出していない限り、酸素プラズマの露光により除去することができる。このような有機材料を除去する際に酸化され得る材料が露出する可能性がある場合は、Ｈ２／ＣＯ２／ＣＯ／Ｎ２タイプのプラズマによる除去をおこなってもよい。これらの混合ガスは反応性イオンエッチングの現場に通じた当業者には周知のものである。ポリノルボルネンは約４００〜４２５℃で熱分解する犠牲ポリマーである。したがって、簡単な熱処理により、この犠牲材を除去することができる。
【００１８】
図９は信号線層メタライゼーション構造の形成を示す。図示の通り、ＩＬＤ層１１４の上に別の絶縁膜１２６が形成され、その後信号伝送線路１２８とコプレーナ・シールドライン１３０の形成用に規定された開口部が絶縁膜１２６中に形成される。ただし、図示のごとく、信号伝送線路のパターニングは絶縁膜１２６に複数のプラグ１３２を残すように実行される。したがって、ライナーおよびメタライゼーション材がコプレーナ・シールドライン１３０および信号伝送線路１２８に加えられたとき、その結果形成される信号伝送線路メタライゼーションはその長さ方向に完全に連続した形状とはならない。
【００１９】
グラウンド面１０２の場合と同様、信号伝送線路１２８とコプレーナ・シールドライン１３２用ＢＥＯＬメタライゼーションの一部はその上に形成されて信号線層メタライゼーション構造を封入するトップライナー１３４の形成に備えリセスエッチングされる。これは図１０に示されている。図１１においては、絶縁膜１２６の、信号伝送線路１２８の各側面に隣接する部分を除去するようなパターニング・ステップが実行され、それによりボイド１３６が形成されて犠牲材１２４の外側の端面が露出する。加えて、信号伝送線路１２８のパターニング後残っていた絶縁プラグ１３２も除去されて、アクセスホール１３８が形成される。信号伝送線路１２８に沿っていくつかの箇所でボイド１３６とアクセスホール１３８とを連結することにより、図１２に示すとおり（例えばＯ２プラズマエッチングにより）犠牲材１２４の除去が可能となる。
【００２０】
犠牲材としてＳｉＬＫ（Ｒ）またはＤＬＣが選択された場合、酸素または水素プラズマの露光によりこれらの材料を分解し除去できる。このプロセスに関する更なる詳細は、米国材料学会発行のＪｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌ Ｒｅｓｅａｒｃｈ、１９９６年第６巻第７号１４８４ページ掲載のＡ．ＪｏｓｈｉとＲ．Ｎｉｍｍａｇａｄｄａ著「Ｅｒｏｓｉｏｎ ｏｆ ｄｉａｍｏｎｄ ｆｉｌｍｓ ａｎｄ ｇｒａｐｈｉｔｅ ｉｎ ｏｘｙｇｅｎ ｐｌａｓｍａ」に記載されており、ここに引用することによりその全体を本明細書に組み入れるものとする。ポリノルボルネンについては約４２５℃の熱処理により、信号線を除去することができる。この除去プロセスに関する更なる詳細は、Ｊｏｕｒｎａｌ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ、２００１年第１０巻第３号４００ページに掲載のＤｈａｎａｎｊａｙ Ｂｈｕｓａｒｉらによる「Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ａｉｒ−Ｃｈａｎｎｅｌ Ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ Ｍｉｃｒｏｆｌｕｉｄｉｃ， Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ， ａｎｄ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ａｐｐｌｉｃａｔｉｏｎｓ」記載されており、ここに引用することによりその全体を本明細書に組み入れるものとする。以上の結果得られる伝送線路構造はこのように、ＩＬＤ層１１４中の信号伝送線路１２８の下部、および信号線層の信号伝送線路１２８に隣接して（ボイド１３６に隣接して）低誘電率（エア）ギャップ１４０を含むものとなる。
【００２１】
図１３はサスペンデッド伝送線路構造のデザインとマスクレイアウトを示す上方からの（平面）図である。アクセスホール１３８のデザインにおいては、信号の確実な伝播を可能とするようその配置に特別な注意が払われる。図１３の実施形態では、アクセスホールは電流障害を最小限とするため導電体の周縁に沿って直交するように配置されている。また、アクセスホール１３８の大きさは犠牲材のサイドエッチングが可能な程度に大きく、かつ信号線の抵抗の増大を最小限に抑えるよう小さくするのがよい。
【００２２】
犠牲材を除去した後、サスペンデッド伝送線路構造を封入するにはポリイミドまたはカプトンのシート（図示せず）を成膜して装置を完全に覆うという方法がある。ポリイミド／カプトン膜は更なるＢＥＯＬ処理に求められるテストパッドとの接触をなすようパターニングされる。
【００２３】
図１８〜図２４は（図１０以降に形成される構造に相当する段階で）実行可能であり、サスペンデッド伝送線路構造をいかにして封入するかの説明に有用な、別のプロセスの実施形態を示す。図１９において、絶縁膜１４２（好ましくはＳｉ３Ｎ４）およびＩＬＤ層１４４（好ましくはＳｉＯ２）が信号線構造上に成膜される。図２０に示すように、リソグラフィによるパターニングおよびエッチングの各ステップにより、信号線１２８の上部にキャビティ１４６が形成される。このキャビティのエッチングの間、絶縁材も、信号線１２８の周囲のキャビティ領域から信号線１２８に含まれる除去孔を通じて除去される。
【００２４】
その後、図２１において、エッチングされた領域は前述のような犠牲材１４８（例えばＳｉＬＫ（Ｒ）またはＤＬＣ）がさらに充填され、平坦化される。この除去プロセスによってすべての犠牲材の層が除去されるように、はじめにその下部に形成された同じ犠牲材がここで再利用される。図２２では、さらに別の絶縁膜１５２が層１５０（層１４２、１４４を一括した層）の上に形成され、この絶縁膜１５２中にビア１５４がパターニングされ、エッチングされる。これらのビア１５４は犠牲材１４８へのアクセスを可能とするもので、図２３に示す集積スキームの最終ステップの間に除去される。最後に、図２４は最終封入ステップを示し、ここでは小さいビア１５４を閉鎖するまた別の絶縁膜１５８の形成もおこなわれ、これによりサスペンデッド伝送線路構造は密封される。
【００２５】
次に図２５〜図２８においては、図１２以降の段階に相当する、サスペンデッド伝送線路構造を封入するさらに別の方法が示され、ここではキャリア基板が封入プロセスに用いられる。キャリア基板の材料としてはＡｌ２Ｏ３、ガラス、シリコンなどが挙げられるが、これらに限定されない。層間絶縁材１６０（例えばＳｉＯ２）が図２６に示すようにこのようなキャリア基板１６２上に成膜される。その後キャリア基板１６２は図２７に示すように、例えば低温ボンディング、共晶ボンディングなど多くの周知の標準的なプロセスのいずれかにより、サスペンデッド伝送線路構造に接合される。
【００２６】
続いてキャリア基板１６２は、例えばウエットエッチング、プラズマエッチング、平坦化、研磨など多くのプロセスのいずれかにより除去される。方法を問わず、キャリア基板１６２の除去は図２８に示すようにＩＬＤ層１６０上で終了させるのがよい。この封入プロセスに続いて、通常のＢＥＯＬ処理をおこなってもよい。
【００２７】
エア誘電体を持つグラウンド面を有するコプレーナ伝送線路構造のみならず、上述のプロセスを他の種類の伝送線路構造の形成に適用することも有用である。例えば、図１４はマイクロストリップ伝送線路構造３００の実施形態を示し、これには封入された信号伝送線路３０２、封入されたグラウンド面３０４、および支持部材３０６が含まれている。上記と同様な方法にてＩＬＤ層と信号線層の双方にボイドを形成することによりエアギャップがさらに形成される。ここにおいても、信号伝送線路３０２はＩＬＤ層にボイドを形成するための犠牲材の除去を可能とする複数のアクセスホール３１０を含んでいる。図１５は反転されたマイクロストリップ伝送線路４００の実施形態を示し、ここでは信号伝送線路４０２はグラウンド面４０４より下部のメタライゼーション層に形成されている。したがって、エアギャップ絶縁体のためのボイド４０８の形成には、アクセスホールは信号伝送線路４０２ではなくグラウンド面４０４にまず形成される。
【００２８】
図１６においては、別のコプレーナ伝送線路５００の実施形態が示され、ここでは信号伝送線路５０４の直下にグラウンド面は設けられていない。その代わりに、コプレーナ・シールドライン５０６は相互に電気的に絶縁されているが、それぞれビア５１０を介して下層ライン５０８と連結されている。図１７はコプレーナ導波路構造６００が示され、ここではグラウンド面はサスペンデッド信号線６０４と同じの２本のシールドライン６０６を含んでいるのみで、下地金属層とは接続されていない。
【００２９】
サスペンデッド信号線の構成のさらに別の実施形態として、図２９〜図３１の工程図に示すようなストリップライン伝送線路がある。図２５〜図２８において規定された封入プロセスの最終段階で得られた構造に対しさらにＢＥＯＬ処理がおこなわれる。図３０において、ビアコンタクト１６４はシングルダマシン集積法を用いて形成され、２本のシールドライン１３０との電気的コンタクトを得る。続いて、図３１においてシングルダマシン集積法にてグラウンド面１６６が形成されるが、ただしビアコンタクト１６４とグラウンド面１６６はデュアルダマシン集積プロセスを用いて形成してもよい。
【００３０】
グラウンド面を含む伝送線路の実施形態においては、かかるグラウンド面は、必ずしも信号伝送線路層の直下または上部のメタライゼーション層に形成する必要はない。言い換えればグラウンド面は、例えば異なるラインインピーダンス値を得るために信号伝送線路から数層下に配置されてもよい。グラウンド面をも含むコプレーナ伝送線路構造の場合は、コプレーナ・シールドラインは多層の配線／ビアを介してグラウンド面と電気的に接続されてもよい。
【００３１】
最後に、図３２〜図３５はマイクロストリップ・エアギャップ伝送線路構造（例えば図１４に示したもの）と、ＳｉＯ２誘電体を有する従来のマイクロストリップ構造とを比較した種々のシミュレーション結果を示す。図３２および図３３に示すとおり、サスペンデッド配線はＳｉＯ２誘電体構造に比べ、マイクロ波帯の広い範囲にわたり低い損失を示している。具体的には、図３２のグラフは挿入損失の大きさと周波数の対応（ＳパラメータＳ２１）をプロットしており、図３３は減衰係数と周波数の対応をプロットしている。図３４にさらに示すとおり、サスペンデッド配線構造は寄生容量はより低く、また図３５に示すようにインピーダンスはより高い。
【００３２】
以上から明らかなように、上述の伝送線路構造の実施形態では、信号線とリターンパスとの間にエアギャップを形成したことにより減衰率が低くまた（ラジオ波／マイクロ波帯では通常高いとされる）誘電損失も低減されている。しかも、配線有効誘電率の減少により容量性クロストーク電圧が低下し、これにより信号伝播の遅延が低減されている。更なる利点として、使用可能な特性インピーダンスの範囲の拡大により信号のブロードバンド帯域が拡大することが挙げられる。損失の多い配線では異なる周波数成分を有する信号は異なるスピードで進行し、それゆえエア誘電体を採用すると散乱も低減される。さらには、大部分空気中に集中する電磁波の伝播からの簡易化された信号モデリングからも利点が得られる。構造的観点からは、エアギャップ構造の伝送特性は半導体表面の状態およびバルク基板の物性の影響を受けにくい。
【００３３】
本発明を好適な実施形態との関連において説明したが、本発明の範囲を逸脱することなくさまざまな変更が可能であり、また各構成要素は均等物によって置き換えうることは、当業者には理解できるところである。また、特定の条件または材料を適用すべく本発明の教示内容に対し多くの改変を本発明の本質的な趣旨を逸脱することなく加えることも可能である。したがって本発明は、その実施のための最良の方法として開示された具体的な実施形態に限定されるものではなく、添付の請求項の範囲に含まれるあらゆる形態を含むものと解すべきである。
【産業上の利用可能性】
【００３４】
本発明は半導体装置の分野に資するものであり、より具体的にはサスペンデッド伝送線路構造の形成工程を含む半導体装置に有用である。
【図面の簡単な説明】
【００３５】
例示的図面において類似の要素には同様の符号を付す。
【００３６】
【図１】従来のマイクロストリップ伝送線路構造の断面図である。
【図２】従来のコプレーナ導波路伝送線路構造の断面図である。
【図３】従来のサイドシールドを有するマイクロストリップ伝送線路構造の断面図である。
【図４】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図５】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図６】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図７】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図８】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図９】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図１０】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図１１】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図１２】本発明の実施形態によるバックエンド工程（ＢＥＯＬ）処理におけるサスペンデッド伝送線路構造の形成方法を示す一連の工程図である。
【図１３】図４〜図１２の工程により形成されるサスペンデッド伝送線路構造のデザインとマスクレイアウトを示す上方からの平面図である。
【図１４】エアギャップ誘電体を有するマイクロストリップ伝送線路の実施形態の断面図である。
【図１５】エアギャップ誘電体を有する反転されたマイクロストリップ伝送線路の実施形態の断面図である。
【図１６】エアギャップ誘電体を有し、信号線の直下にグラウンド面を有しないコプレーナ伝送線路の実施形態の断面図である。
【図１７】エアギャップ誘電体を有し、下地グラウンド面を有しないコプレーナ導波路伝送線路の実施形態の断面図である。
【図１８】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図１９】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２０】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２１】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２２】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２３】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２４】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の一例を示す一連の工程図である。
【図２５】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の他の例を示す一連の工程図である。
【図２６】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の他の例を示す一連の工程図である。
【図２７】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の他の例を示す一連の工程図である。
【図２８】本発明の実施形態による、図４〜図１０の工程により形成されるサスペンデッド伝送線路構造を封入する方法の他の例を示す一連の工程図である。
【図２９】信号線の下部にエアギャップ誘電体を有し、下地および上地グラウンド面を有するストリップライン伝送線路の実施形態の形成方法を示す一連の工程図である。
【図３０】信号線の下部にエアギャップ誘電体を有し、下地および上地グラウンド面を有するストリップライン伝送線路の実施形態の形成方法を示す一連の工程図である。
【図３１】信号線の下部にエアギャップ誘電体を有し、下地および上地グラウンド面を有するストリップライン伝送線路の実施形態の形成方法を示す一連の工程図である。
【図３２】マイクロストリップ・エアギャップ伝送線路構造（例えば図１４）と、ＳｉＯ２誘電体を有する従来のマイクロストリップ構造とを比較した種々のシミュレーション結果を表すグラフである。
【図３３】マイクロストリップ・エアギャップ伝送線路構造（例えば図１４）と、ＳｉＯ２誘電体を有する従来のマイクロストリップ構造とを比較した種々のシミュレーション結果を表すグラフである。
【図３４】マイクロストリップ・エアギャップ伝送線路構造（例えば図１４）と、ＳｉＯ２誘電体を有する従来のマイクロストリップ構造とを比較した種々のシミュレーション結果を表すグラフである。
【図３５】マイクロストリップ・エアギャップ伝送線路構造（例えば図１４）と、ＳｉＯ２誘電体を有する従来のマイクロストリップ構造とを比較した種々のシミュレーション結果を表すグラフである。
【符号の説明】
【００３７】
１０６ 絶縁膜
１０８ ＢＥＯＬメタライゼーション
１１２ ビア
１１４ ＩＬＤ層
１１６ 窒化層
１２０ トレンチ
１２２ 支持部材
１２４ 犠牲材
１２６ 絶縁膜
１２８ 信号伝送線路
１３０ コプレーナ・シールドライン
１３２ 絶縁プラグ
１３４ トップライナー
１４２ 絶縁膜
１４６ キャビティ
１４８ 犠牲材
１５２ 絶縁膜
１５４ ビア
１６０ ＩＬＤ層
３００ 伝送線路構造
３０２ 信号伝送線路
３０４ グラウンド面
３０６ 支持部材
３０８ ボイド
３１０ アクセスホール
４０２ 信号伝送線路
４０４ グラウンド面
４０８ ボイド
５０６ コプレーナ・シールドライン
５１０ ビア
【特許請求の範囲】
【請求項１】
第１のメタライゼーション層上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成された一つ以上のボイドと、
第２のメタライゼーション層中に形成された信号伝送線路とを備え、
前記信号伝送線路は前記一つ以上のボイド上に配置され、前記信号伝送線路は、前記一つ以上のボイドの形成に用いられた犠牲材にその除去のためアクセス可能となるよう該信号伝送線路を貫通して形成された複数のアクセスホールをさらに有し、
前記一つ以上のボイドは前記信号伝送線路の下部にエアギャップを形成する、半導体装置用のバックエンド工程伝送線路構造。
【請求項２】
前記信号伝送線路の下部に配置された支持構造をさらに備え、該支持構造は前記層間絶縁膜を構成する材料と同じ材料を含む、請求項１に記載の伝送線路構造。
【請求項３】
前記支持構造は連続したレールをさらに含む、請求項２に記載の伝送線路構造。
【請求項４】
前記支持構造は複数の独立したポストをさらに含む、請求項２に記載の伝送線路構造。
【請求項５】
前記第１のメタライゼーション層内に形成されたグラウンド面をさらに備え、該グラウンド面はライナー材の内部に完全に封入されたバックエンド工程金属材料をさらに含む、請求項１に記載の伝送線路構造。
【請求項６】
前記第２のメタライゼーション層中の前記信号伝送線路に隣接する一対のコプレーナ・シールドラインをさらに備える、請求項５に記載の伝送線路構造。
【請求項７】
前記一対のコプレーナ・シールドラインおよび前記信号伝送線路も、前記ライナー材によって完全に封入されている、請求項６に記載の伝送線路構造。
【請求項８】
前記一対のコプレーナ・シールドラインと前記グラウンド面とを電気的に接続するため前記層間絶縁膜中に形成されたビアをさらに備える、請求項６に記載の伝送線路構造。
【請求項９】
前記犠牲材は有機誘電体を含む、請求項１に記載の伝送線路構造。
【請求項１０】
前記犠牲材はドライプラズマエッチングにより除去される、請求項１に記載の伝送線路構造。
【請求項１】
第１のメタライゼーション層上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成された一つ以上のボイドと、
第２のメタライゼーション層中に形成された信号伝送線路とを備え、
前記信号伝送線路は前記一つ以上のボイド上に配置され、前記信号伝送線路は、前記一つ以上のボイドの形成に用いられた犠牲材にその除去のためアクセス可能となるよう該信号伝送線路を貫通して形成された複数のアクセスホールをさらに有し、
前記一つ以上のボイドは前記信号伝送線路の下部にエアギャップを形成する、半導体装置用のバックエンド工程伝送線路構造。
【請求項２】
前記信号伝送線路の下部に配置された支持構造をさらに備え、該支持構造は前記層間絶縁膜を構成する材料と同じ材料を含む、請求項１に記載の伝送線路構造。
【請求項３】
前記支持構造は連続したレールをさらに含む、請求項２に記載の伝送線路構造。
【請求項４】
前記支持構造は複数の独立したポストをさらに含む、請求項２に記載の伝送線路構造。
【請求項５】
前記第１のメタライゼーション層内に形成されたグラウンド面をさらに備え、該グラウンド面はライナー材の内部に完全に封入されたバックエンド工程金属材料をさらに含む、請求項１に記載の伝送線路構造。
【請求項６】
前記第２のメタライゼーション層中の前記信号伝送線路に隣接する一対のコプレーナ・シールドラインをさらに備える、請求項５に記載の伝送線路構造。
【請求項７】
前記一対のコプレーナ・シールドラインおよび前記信号伝送線路も、前記ライナー材によって完全に封入されている、請求項６に記載の伝送線路構造。
【請求項８】
前記一対のコプレーナ・シールドラインと前記グラウンド面とを電気的に接続するため前記層間絶縁膜中に形成されたビアをさらに備える、請求項６に記載の伝送線路構造。
【請求項９】
前記犠牲材は有機誘電体を含む、請求項１に記載の伝送線路構造。
【請求項１０】
前記犠牲材はドライプラズマエッチングにより除去される、請求項１に記載の伝送線路構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公表番号】特表２００７−５３５８２５（Ｐ２００７−５３５８２５Ａ）
【公表日】平成１９年１２月６日（２００７．１２．６）
【国際特許分類】
【出願番号】特願２００７−５１０９８２（Ｐ２００７−５１０９８２）
【出願日】平成１７年４月２８日（２００５．４．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１４６４５
【国際公開番号】ＷＯ２００５／１１２１０５
【国際公開日】平成１７年１１月２４日（２００５．１１．２４）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公表日】平成１９年１２月６日（２００７．１２．６）
【国際特許分類】
【出願日】平成１７年４月２８日（２００５．４．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１４６４５
【国際公開番号】ＷＯ２００５／１１２１０５
【国際公開日】平成１７年１１月２４日（２００５．１１．２４）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]