半導体装置
【課題】素子サイズの削減が可能な半導体装置を提供すること。
【解決手段】N+型炭化珪素から構成される基板領域1上に形成した炭化珪素半導体基体内において、N−型のドレイン領域2がP型のベース領域3を介してN+型のソース領域4と接し、ドレイン領域2およびソース領域4に絶縁膜5を介して接するゲート電極6と、ドレイン領域2に基板領域1を介して接続するドレイン電極8と、ソース領域4に接続するソース電極7とが設けられ、ソース電極4に接続されドレイン領域2とショットキー接合100を形成するショットキー接合領域9が設けられ、ソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止するショットキー接合120がソース電極7とベース領域3との間に設けられていることを特徴とする半導体装置を構成する。
【解決手段】N+型炭化珪素から構成される基板領域1上に形成した炭化珪素半導体基体内において、N−型のドレイン領域2がP型のベース領域3を介してN+型のソース領域4と接し、ドレイン領域2およびソース領域4に絶縁膜5を介して接するゲート電極6と、ドレイン領域2に基板領域1を介して接続するドレイン電極8と、ソース領域4に接続するソース電極7とが設けられ、ソース電極4に接続されドレイン領域2とショットキー接合100を形成するショットキー接合領域9が設けられ、ソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止するショットキー接合120がソース電極7とベース領域3との間に設けられていることを特徴とする半導体装置を構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置に関する。
【背景技術】
【0002】
本発明の背景となる従来技術としては、例えば下記特許文献1に記載されているように、炭化珪素を材料としたMOSFETに関する技術がある。
【0003】
従来技術においては、炭化珪素基板に形成したMOSFETの一部にショットキーダイオードが内蔵された構造が使用されており、スイッチング損失が小さい双方向導通素子として機能する。順方向導通時にはMOSFETがスイッチ素子として動作し、所謂還流動作となる逆方向導通時はショットキーダイオードが多数キャリア受動素子として動作する。
【0004】
【特許文献1】特開2002−299625号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、従来技術のようにMOSFETにショットキーダイオードを単に内蔵した場合、逆方向導通時に多数キャリア受動素子としてショットキーダイオードが動作するのは、ソース電極とドレイン電極との電位差が、MOSFETのベース領域とドレイン領域とのPN接合の拡散電位である約3V以下であるため、少なくともそれ以下の電位差で所定の電流を還流できるように、ショットキーダイオードの面積を所定以上確保する必要があった。このように、従来技術においては、コストに直結するサイズの削減に課題があった。
【0006】
本発明は、上記のような従来技術の課題を解決するためになされたものであり、素子サイズの削減が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
半導体基体内において第一導電型のドレイン領域が第二導電型のベース領域を介してソース領域と接し、少なくとも前記ドレイン領域およびソース領域に絶縁膜を介して接するゲート電極と、前記ドレイン領域に接続するドレイン電極と、前記ソース領域に接続するソース電極とが設けられている半導体装置において、前記ソース電極に接続され前記ドレイン領域とショットキー接合を形成するショットキー接合領域を有し、さらに、前記ソース電極から前記ベース領域を介して前記ドレイン領域に流れる電流を阻止する整流性接合を前記ソース電極と前記ベース領域との間に有することを特徴とする半導体装置を構成する。
【発明の効果】
【0008】
本発明の実施によって、半導体装置の逆方向導通時において、ベース領域とドレイン領域からなるPN接合の拡散電位差以上の電位差がソース電極とドレイン電極との間に印加されても、ショットキー接合領域とドレイン領域との間で多数キャリア電流が流れ、従来に比べて、小さいショットキー接合領域で多数キャリア電流での導通が可能となるため、素子サイズさらにはコストの低減が可能となり、その結果として、素子サイズの削減が可能な半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【0009】
以下に、本発明を実施するための最良の形態について、図面に基づいて説明する。
【0010】
(実施の形態1)
図1は本発明による半導体装置の第1の実施の形態を示している。図は構造単位セルが2つ対面した形で形成されている半導体装置の断面図である。
【0011】
本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。
【0012】
すなわち、図1においては、例えばポリタイプが4HタイプのN+型である炭化珪素から構成される基板領域1上に形成した炭化珪素半導体基体内において、第一導電型のドレイン領域であるN−型のドレイン領域2が第二導電型のベース領域であるP型のベース領域3を介してN+型のソース領域4と接し、少なくともドレイン領域2およびソース領域4に絶縁膜5を介して接するゲート電極6と、ドレイン領域2に基板領域1を介して接続するドレイン電極8と、ソース領域4に接続するソース電極7とが設けられている半導体装置であって、ソース電極7に接続され、ドレイン領域2とショットキー接合を形成するショットキー接合領域9を有することを特徴とする半導体装置が構成されている。
【0013】
図1に示したように、隣り合ったベース領域3間のドレイン領域2に接するようにショットキー接合領域9が形成されている。つまり、ショットキー接合領域9とN型のドレイン領域2との接合面には、ショットキー接合領域9がアノード側、N型のドレイン領域2がカソード側に対応するショットキー接合100が形成されている。また、ショットキー接合領域9はソース電極7とほぼ同電位となるように接続されている。
【0014】
さらに、本実施の形態においては、ソース領域4とソース電極7との接合面には、オーミック接合110が、ベース領域3とソース電極7との接合面には、P型のベース領域3がアノード側、ソース電極7がカソード側に対応するショットキー接合120が形成されている。このショットキー接合120はソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止する整流性接合となっている。
【0015】
なお、図1においては、ソース電極7とショットキー接合領域9とが別の領域として例示されており、それぞれの領域を異なる金属材料で形成していても良いが、例えばニッケルなどの金属材料を用いることで、同一の材料で形成して製造工程を簡略化することが可能である。
【0016】
また、例えば図2に示すように、ショットキー接合領域9をソース電極7と共通化し、ショットキー接合100とオーミック接合110とショットキー接合120とが接する構造とすれば、パターニングも容易となり、より微細な構造を形成することが可能となる。
【0017】
上記のように、本実施の形態は、絶縁型電界効果トランジスタ(MOSFET)と、多数キャリア受動素子として動作する還流ダイオードとを合わせ持ったスイッチ素子として動作する。そして、MOSFETがスイッチ素子として動作する場合にドレイン領域2に流れる電流の向きと、還流ダイオードの順方向電流の向きとは互いに逆向きの関係にある。
【0018】
次に本実施の形態の動作を説明する。本実施の形態においては、例えばインバータなどの電力変換装置の電力変換素子として用いる場合を想定し、順方向動作ではスイッチ素子として、所謂還流動作である逆方向動作では受動素子として、それぞれ動作する。
【0019】
まず、スイッチ素子として動作する順方向動作について説明する。
【0020】
例えばソース電極7を接地し、ドレイン電極8に正電位を印加した状態で、ゲート電極6を例えば接地電位とした場合、遮断状態が保持される。すなわち、MOSFETのソース領域4とドレイン領域2との間には、ベース領域3によってPN接合による伝導電子に対するエネルギー障壁が形成されているためである。本実施の形態においては、従来技術と異なり、ベース領域3とソース電極7との間にショットキー接合120が形成されているが、ベース領域3の電位は高々ショットキー接合120に生じる拡散電位差程度しか高くならない。つまり、例えば遮断状態を保持できる耐圧が数100V〜数1000Vであるのに対し、ショットキー接合120に生じる拡散電位差はせいぜい数Vであるため、従来と比べてほとんど同等の遮断性を得ることができる。また、ショットキー接合領域9とドレイン領域2との接合間においても、界面に形成されるショットキー接合100によって伝導電子に対するエネルギー障壁が形成されているため、同様に遮断状態を保持できる。
【0021】
次に、遮断状態から導通状態へと転じるべくゲート電極6に所定の正電位を印加した場合、絶縁膜5を介してゲート電界がベース領域3に拡がり、絶縁膜5との界面には伝導電子の反転層が形成される。すると、それまでエネルギー障壁によって遮断されていた伝導電子は、ソース電極7からソース領域4および反転層が形成されたベース領域3を通って、ドレイン領域2へと流れるようになり、導通状態となる。
【0022】
次に導通状態から遮断状態に移行すべく、再びゲート電極6を接地電位とすると、ベース領域3に形成されていた反転層は解除され、再びベース領域3には伝導電子に対するエネルギー障壁が形成され、遮断状態となる。
【0023】
このように、本実施の形態ではスイッチ素子としての機能は従来どおりである。
【0024】
次に、受動素子として動作する逆方向動作について説明する。例えばゲート電極6並びにソース電極7を接地し、ドレイン電極8に所定の負電位を印加すると、ソース電極7とドレイン電極8との間にはショットキー接合領域9を介して逆導通電流が流れる。つまり、ショットキー接合領域9とドレイン領域2とで形成されるダイオードは多数キャリア受動素子として働く。
【0025】
このとき、逆方向導通時においては、形成された受動素子の大きさに対する逆導通電流の大きさによって、ソース電極7とドレイン電極8との間の電位差、つまり、受動素子の動作点が変動する。従来技術のようにMOSFETにショットキーダイオードを単に内蔵した場合では、逆方向導通時に多数キャリア受動素子としてショットキーダイオードが動作するのは、ソース電極とドレイン電極との電位差が、MOSFETのベース領域とドレイン領域とのPN接合の拡散電位である高々3V以下となる。すなわち、ソース電極7とドレイン電極8との間の電位差が、3V程度となると、ベース領域とドレイン領域とのPN接合が動作し、少数キャリアによる電流である正孔電流も流れるようになるためである。よって、従来技術においては、多数キャリア受動素子として動作させるために、少なくともPN接合の拡散電位以下の電位差で所定の電流を還流できるように、ショットキーダイオードの面積を所定以上確保する必要があった。
【0026】
しかし、本実施の形態においては、ベース領域3とソース電極7との間に、ベース領域3がアノード側、ソース電極7がカソード側として動作するショットキー接合120が形成されているため、ドレイン電極8とソース電極7との間に、ベース領域3とドレイン領域2との間のPN接合の拡散電位より大きな電位が印加されても、直ぐにはPNダイオードは動作しない。これは、ショットキー接合120が逆バイアス状態となるため、ショットキー接合120で電圧を保持するためである。
【0027】
このように、本実施の形態の構成にすることにより、多数キャリア電流で逆導通動作する動作領域が従来技術に比べて、ショットキー接合120で保持できる電位分大きくなるため、ショットキー接合領域9で流れる逆導通電流の電流密度を上げることができ、面積を低減することができる。すなわち、スイッチ素子並びに受動素子を兼ね備え、かつより集積化が可能な半導体装置を提供することができる。
【0028】
次に逆方向導通状態から遮断状態に移行すべく、ドレイン電極8に正電位が印加されると、ドレイン領域2とショットキー接合領域9との間に、再び伝導電子に対するエネルギー障壁が形成され、ドレイン領域2とショットキー接合領域9との間で流れていた伝導電子は遮断状態となる。また、逆方向導通時においては、ドレイン領域2には正孔電流がほとんど流れていないため、逆方向導通状態から遮断状態への逆回復電流もほとんど流れず、低損失で高速な逆回復スイッチング動作が得られる。
【0029】
(実施の形態2)
図3は本発明による半導体装置の第2の実施の形態を示している。図は構造単位セルが2つ対面した断面図である。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。
【0030】
すなわち、図3においては、例えばポリタイプが4HタイプのN+型である炭化珪素から構成される基板領域1上に形成した炭化珪素半導体基体内において、第一導電型のドレイン領域であるN−型のドレイン領域2が第二導電型のベース領域であるP型のベース領域3を介してN+型のソース領域4と接し、少なくともドレイン領域2およびソース領域4に絶縁膜5を介して接するゲート電極6と、ドレイン領域2に基板領域1を介して接続するドレイン電極8と、ソース領域4に接続するソース電極7とが設けられている半導体装置であって、ソース電極7に接続され、ドレイン領域2と第一のヘテロ接合200を形成するドレイン領域2とはバンドギャップが異なった第一のヘテロ接合半導体領域10を有することを特徴とする半導体装置を構成する。
【0031】
図3に示したように、隣り合ったベース領域3間のドレイン領域2に接するように、ドレイン領域とはバンドギャップが異なった半導体例えばN型の多結晶シリコンからなる第一のヘテロ接合半導体領域10が形成されている。つまり、ドレイン領域2と第一のヘテロ接合半導体領域10との接合部は、炭化珪素と多結晶シリコンのバンドギャップが異なる材料による第一のヘテロ接合200となっており、その接合界面にはエネルギー障壁が存在している。つまり、後述するように、第一のヘテロ接合半導体領域10とN型のドレイン領域2との接合面には、第一のヘテロ接合半導体領域10がアノード側、N型のドレイン領域2がカソード側に対応するヘテロダイオードが形成されている。
【0032】
さらに、本実施の形態においては、ベース領域3並びにソース領域4が例えばN型の多結晶シリコンからなる第二のヘテロ接合半導体領域11を介してソース電極7と接続されている。このとき、後述するように、ソース領域4並びにベース領域3と第二のヘテロ接合半導体領域11との接合部は、共に炭化珪素と多結晶シリコンのバンドギャップが異なる材料による接合であるものの、ソース領域4と第二のヘテロ接合半導体領域11との間にはオーミック接合210が、ベース領域3と第二のヘテロ接合半導体領域11との間には第二のヘテロ接合220が、それぞれ形成される。この第二のヘテロ接合220はソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止する整流性接合となっている。
【0033】
また、基板領域1はドレイン電極8と接続されており、第一のヘテロ接合半導体領域10はソース電極7とほぼ同電位となるように接続されている。
【0034】
なお、図3においては、第一のヘテロ接合半導体領域10と第二のヘテロ接合半導体領域11とが別の領域として例示されており、それぞれの領域を異なるヘテロ半導体材料で形成していても良いが、本実施の形態のように、多結晶シリコンなど同一の材料で形成して製造工程を簡略化することが可能である。
【0035】
また、例えば図4に示すように、第一のヘテロ接合半導体領域10を第二のヘテロ接合半導体領域11と共通化し、第一のヘテロ接合200とオーミック接合210と第二のヘテロ接合220とが接する構造とすれば、パターニングも容易となり、より微細な構造を形成することが可能となる。
【0036】
さらに、第一のヘテロ接合半導体領域10と第二のヘテロ接合半導体領域11とを同じ材料で構成した場合、および、第一のヘテロ接合半導体領域10と第二のヘテロ接合半導体領域11との両方もしくはいずれか一方をゲート電極6と同じ材料で構成した場合、例えば多結晶シリコン層の成膜やパターニングを同時に行うことができ、製造工程がさらに容易となる。
【0037】
上記のように、本実施の形態は、絶縁型電界効果トランジスタ(MOSFET)と多数キャリア受動素子として動作する還流ダイオードとを合わせ持ったスイッチ素子として動作する。そして、MOSFETがスイッチ素子として動作する場合にドレイン領域2に流れる電流の向きと、還流ダイオードの順方向電流の向きとは互いに逆向きの関係にある。
【0038】
次に動作を説明する。本実施の形態においては、例えばインバータなどの電力変換装置の電力変換素子として用いる場合を想定し、順方向動作ではスイッチ素子として、所謂還流動作である逆方向動作では受動素子として、それぞれ動作する。
【0039】
まず、スイッチ素子として動作する順方向動作について説明する。
【0040】
例えばソース電極7を接地し、ドレイン電極8に正電位を印加した状態で、ゲート電極6を例えば接地電位とした場合、遮断状態を保持する。すなわち、MOSFETのソース領域4とドレイン領域2との間には、ベース領域3によってPN接合による伝導電子に対するエネルギー障壁が形成されているためである。また、第一のヘテロ接合半導体領域10とドレイン領域2との接合間においても、界面に形成される第一のヘテロ接合200によって伝導電子に対するエネルギー障壁が形成される。
【0041】
以下に図11から図15を用いて、多結晶シリコンと炭化珪素とのヘテロ接合の特性を詳細に説明する。
【0042】
図11から15は半導体のエネルギーバンド構造を示す図である。各図中、左側には第一のヘテロ接合半導体領域10もしくは第二のヘテロ接合半導体領域11に対応するN型シリコンのエネルギーバンド構造を、右側にはドレイン領域2、ベース領域3もしくはソース領域4に対応する4Hタイプの炭化珪素のエネルギーバンド構造を示している。なお、図11および図12については、ドレイン領域2に対応するN−型炭化珪素の場合で説明する。
【0043】
なお、本実施の形態においては第一のヘテロ接合半導体領域10および第二のヘテロ接合半導体領域11が多結晶シリコンから成る場合を説明しているが、図11から図15ではシリコンのエネルギーバンド構造を用いて説明する。また、本説明ではヘテロ接合の特性を理解し易くするため、ヘテロ接合界面に界面準位が存在しない場合の理想的な半導体へテロ接合のエネルギー準位について例示している。
【0044】
図11はシリコンおよび炭化珪素の両者が接触していない状態を示している。図11中シリコンの電子親和力をχ1、仕事関数(真空準位からフェルミ準位までのエネルギー)をφ1、フェルミエネルギー(伝導帯からフェルミ準位までのエネルギー)をδ1、バンドギャップをEg1としている。同様に、炭化珪素の電子親和力をχ2、仕事関数をφ2、フェルミエネルギーをδ2、バンドギャップをEg2とする。図11に示すように、シリコンと炭化珪素との接合面には、両者の電子親和力χの違いからエネルギー障壁ΔEcが存在し、その関係は式(1)のように示すことができる。
ΔEc = χ1−χ2 …(1)
また、図12はシリコンおよび炭化珪素の両者を接触させ、シリコンと炭化珪素のヘテロ接合を形成したエネルギーバンド構造である。シリコンおよび炭化珪素の両者を接触後も、エネルギー障壁ΔEcは接触前と同様に存在するため、シリコン側の接合界面には幅W1の電子の蓄積層が形成され、一方で炭化珪素側の接合界面には幅W2の空乏層が形成されると考えられる。ここで、両接合界面に生じる拡散電位をVD、シリコン側の拡散電位成分をV1、炭化珪素側の拡散電位成分をV2とすると、VDは両者のフェルミ準位のエネルギー差であるから、その関係は式(2)から式(4)のように示される。
VD = (δ1+ΔEc−δ2)/q …(2)
VD = V1+V2 …(3)
W2 =((2×ε0×ε2×V2)/(q×N2))1/2 …(4)
ここでε0は真空中の誘電率、ε2は炭化珪素の比誘電率、N2は炭化珪素のイオン化不純物濃度を表す。なおこれらの式は、バンド不連続のモデルとしてAndersonの電子親和力に基づいており、理想的状態でさらに歪みの効果は考慮していない。
【0045】
上記に基づき、図3に示す本実施の形態について、第一のヘテロ接合半導体領域10とドレイン領域2の接合界面において、ソース電極7およびドレイン電極8に電圧を印加しない所謂熱平衡状態におけるエネルギーバンド構造を図13に示す。図13から判るように、ヘテロ接合界面のドレイン領域2側には印加したドレイン電位に応じて空乏層が拡がる。それに対し、第一のヘテロ接合半導体領域10側に存在する伝導電子はエネルギー障壁ΔEcを越えることができず、その接合界面には伝導電子が蓄積するため、炭化珪素側に拡がる空乏層に見合う電気力線が終端し、第一のヘテロ接合半導体領域10側ではドレイン電界がシールドされることになる。このため、第一のヘテロ接合半導体領域10を形成する多結晶シリコンの厚みが例えば20nm程度と非常に薄い構造でも、遮断状態を維持する(耐圧を保持する)ことが可能である。
【0046】
また、図3中、第二のヘテロ接合半導体領域11とソース領域4の接合界面において、ソース電極7およびドレイン電極8に電圧を印加しない所謂熱平衡状態におけるエネルギーバンド構造は図14のようになる。図14から判るように、ソース領域4は不純物濃度が高く形成されているため、接合界面のソース領域4側においてもほとんど空乏層が拡がらず、第二のヘテロ接合半導体領域11側に存在する伝導電子はエネルギー障壁を伝導電子が容易に通過することができるため、オーミック接合210が形成される。つまり、ソース領域4と第二のヘテロ接合半導体領域11の間は低抵抗で電流が流れる。
【0047】
また、図3中、第二のヘテロ接合半導体領域11とベース領域3の接合界面において、ソース電極7およびドレイン電極8に電圧を印加しない所謂熱平衡状態におけるエネルギーバンド構造を示したのが図15である。図15から判るように、ベース領域3がP型であるため、第一のヘテロ接合200とは異なり、ベース領域3側がアノード、第二のヘテロ接合半導体領域11がカソード側に対応するダイオードとして機能する。
【0048】
また、本実施の形態においては、従来技術と異なり、ベース領域3と第二のヘテロ接合半導体領域11との間にヘテロ接合220が形成されているが、ベース領域3の電位は高々ヘテロ接合220に生じる拡散電位差程度しか高くならない。つまり、例えば遮断状態を保持できる耐圧が数100V〜数1000Vであるのに対し、ヘテロ接合220に生じる拡散電位差はせいぜい数Vであるため、従来と比べてほとんど同等の遮断性を得ることができる。
【0049】
次に、遮断状態から導通状態へと転じるべくゲート電極6に所定の正電位を印加した場合、絶縁膜5を介してゲート電界がベース領域3に拡がり、絶縁膜5との界面には伝導電子の反転層が形成される。すると、それまでエネルギー障壁によって遮断されていた伝導電子は、ソース電極7からソース領域4および反転層が形成されたベース領域3を通って、ドレイン領域2へと流れるようになり、導通状態となる。
【0050】
次に導通状態から遮断状態に移行すべく、再びゲート電極6を接地電位とすると、ベース領域3に形成されていた反転層は解除され、再びベース領域3には伝導電子に対するエネルギー障壁が形成され、遮断状態となる。
【0051】
このように、本実施の形態ではスイッチ素子としての機能は従来どおりである。
【0052】
次に、受動素子として動作する逆方向動作について説明する。例えばゲート電極6並びにソース電極7を接地し、ドレイン電極8に所定の負電位を印加すると、ソース電極7とドレイン電極8との間には第一のヘテロ接合半導体領域10を介して逆導通電流が流れる。つまり、第一のヘテロ接合半導体領域10とドレイン領域2とで形成されるダイオードは多数キャリア受動素子として働く。
【0053】
このとき、逆方向導通時においては、形成された受動素子の大きさに対する逆導通電流の大きさによって、ソース電極7とドレイン電極8との間の電位差、つまり、受動素子の動作点が変動する。従来技術のようにMOSFETにショットキーダイオードを単に内蔵した場合では、逆方向導通時に多数キャリア受動素子としてショットキーダイオードが動作するのは、ソース電極とドレイン電極との電位差が、MOSFETのベース領域とドレイン領域とのPN接合の拡散電位である高々3V以下となる。すなわち、ソース電極7とドレイン電極8との間の電位差が、3V程度となると、ベース領域とドレイン領域とのPN接合が動作し、少数キャリアによる電流である正孔電流も流れるようになるためである。よって、従来技術においては、多数キャリア受動素子として動作させるために、少なくともPN接合の拡散電位以下の電位差で所定の電流を還流できるように、ショットキーダイオードの面積を所定以上確保する必要があった。
【0054】
しかし、本実施の形態においては、ベース領域3と第二のヘテロ接合半導体領域11との間に、ベース領域3がアノード側、第二のヘテロ接合半導体領域11がカソード側として動作する第二のヘテロ接合220が形成されているため、ドレイン電極8とソース電極7との間に、ベース領域3とドレイン領域2との間のPN接合の拡散電位より大きな電位が印加されても、直ぐにはPNダイオードは動作しない。これは、第二のヘテロ接合220が逆バイアス状態となるため、第二のヘテロ接合220で電圧を保持するためである。
【0055】
このように、本実施の形態の構成にすることにより、多数キャリア電流で逆導通動作する動作領域が従来技術に比べて、第二のヘテロ接合220で保持できる電位分大きくなるため、第一のヘテロ接合半導体領域10で流れる逆導通電流の電流密度を上げることができ、面積を低減することができる。すなわち、スイッチ素子並びに受動素子を兼ね備え、素子サイズの削減が可能で、より高集積化が可能な半導体装置を提供することができる。
【0056】
次に逆方向導通状態から遮断状態に移行すべく、ドレイン電極8に正電位が印加されると、ドレイン領域2と第一のヘテロ接合半導体領域10との間に、再び伝導電子に対するエネルギー障壁が形成され、ドレイン領域2と第一のヘテロ接合半導体領域10との間で流れていた伝導電子は遮断状態となる。また、逆方向導通時においては、ドレイン領域2には正孔電流がほとんど流れていないため、逆方向導通状態から遮断状態への逆回復電流もほとんど流れず、低損失で高速な逆回復スイッチング動作が得られる。
【0057】
このように、ショットキー接合領域9の代わりに第一のヘテロ接合半導体領域10を用いても、実施の形態1と同様の効果を得ることができる。さらに加えて、第一のヘテロ接合半導体領域10の導電型もしくは不純物濃度を変えることで、ドレイン領域2との間に形成される伝導電子に対するエネルギー障壁を所望の大きさに設定することが可能である。これは、金属材料の仕事関数によって一義的にエネルギー障壁の大きさが決まってしまうショットキー接合にはない特性で、スイッチ素子であるMOSFETの耐圧系に応じた受動素子の最適設計が容易となり、逆方向導通時の拡散電位を抑え単位面積あたりの集積度を向上することが可能となる。さらに加えて、第二のヘテロ接合半導体領域11の導電型もしくは不純物濃度を変えることで、ベース領域3との間に形成される正孔に対するエネルギー障壁を所望の大きさに設定することが可能である。よって、ベース領域3と第二のヘテロ半導体領域11の間の阻止電圧の最適設計が容易となる。
【0058】
以上、実施の形態1ならびに実施の形態2において、本発明の特徴を示してきたが、上記に示した構造以外にも同様の効果を得ることが可能である。
【0059】
(実施の形態3)
図5は実施の形態1の図1に対応した第3の実施の形態の断面図である。図5に示す実施の形態の特長は、図1では、ソース電極7とベース領域3との間をショットキー接合120で形成していた部分を、第二のヘテロ接合半導体領域11を挿入することによって、第二のヘテロ接合220形成している点である。
【0060】
図6は実施の形態2の図3に対応した第3の実施の形態の断面図である。図6に示す実施の形態の特長は、図3では、ソース電極7とベース領域3との間に第二のヘテロ接合半導体領域11を挿入することによって第二のヘテロ接合220で形成していた部分を、ショットキー接合120で形成している点である。
【0061】
図7は実施の形態1の図2に対応した断面図である。図7に示す実施の形態の特長は、図2では、ソース電極7とベース領域3との間をショットキー接合120で接触させていたが、図7中ベース領域12がソース電極7と直接接触しないように、ソース領域13を介して接続されている点である。このような構成にした場合においても、還流動作時においては、ベース領域12からの少数キャリアの注入を、PN接合130によって、制限することができる。このPN接合130はソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止する整流性接合となっている。
【0062】
図8は実施の形態2の図4に対応した断面図である。図8に示す実施の形態の特長は、図4では、第二のヘテロ接合半導体領域11とベース領域3との間をヘテロ接合220で接触させていたが、図8中ベース領域12が第二のヘテロ接合半導体領域11と直接接触しないように、ソース領域13を介して接続されている点である。このような構成にした場合においても、還流動作時においては、ベース領域12からの少数キャリアの注入を、PN接合230によって、制限することができる。このPN接合230はソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止する整流性接合となっている。
【0063】
また、図9および図10に示すように、ドレイン領域2の所定位置に溝を形成し、ショットキー接合100や第一のヘテロ接合200を溝の底部に形成しても良い。図9および図10のように、例えばベース領域3よりショットキー接合100もしくは第一のヘテロ接合200を深く形成することによって、ベース領域3周辺のドレイン電界を緩和することができるため、ベース領域3の電位をより、ソース電極7の電位に近づけることができる。
【0064】
以上、実施の形態1から実施の形態3においては、炭化珪素を基板材料とした半導体装置を一例として説明したが、この場合には、実現可能な一般的な材料で構成しているため、本発明の効果を容易に具現化できる。
【0065】
上記基板材料はシリコン、シリコンゲルマニウム、窒化ガリウム、ダイヤモンド、などその他の半導体材料などであってもかまわない。特に、シリコンよりも広いバンドギャップを有する半導体半導体材料を用いることによって、高耐圧用途において、本発明の効果を容易に具現化できる。
【0066】
また、上記全ての実施の形態において、炭化珪素のポリタイプとして4Hタイプを用いて説明したが、6H、3C等その他のポリタイプであってもよい。
【0067】
また、上記全ての実施の形態において、ドレイン電極8とソース電極7とをドレイン領域2を挟んで対向するように配置し、ドレイン電流を縦方向に流す所謂縦型構造のトランジスタで説明してきたが、例えばドレイン電極8とソース電極7とを同一主面上に配置し、ドレイン電流を横方向に流す所謂横型構造のトランジスタであってもよい。
【0068】
また、上記実施の形態で示したMOSFETは反転型チャネルの場合について説明してきたが、ベース領域3、12の所定領域にN型領域を形成する蓄積型チャネルであってもかまわない。
【0069】
また、第一のヘテロ接合半導体領域10および第二のヘテロ接合半導体領域11に用いる材料として多結晶シリコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する材料であればどの材料でもかまわない。例えば、第一のヘテロ半導体接合領域10と第二のヘテロ半導体接合領域11とのうちの一方または両方が単結晶シリコン、多結晶シリコンもしくはアモルファスシリコンであってもよい。この場合には、ヘテロ半導体接合領域を、広く実用化されている一般的な材料で構成しているため、本発明の効果を容易に具現化できる。
【0070】
また、一例として、ドレイン領域2としてN型の炭化珪素を、第一のヘテロ接合半導体領域10および第二のヘテロ接合半導体領域11として共にN型の多結晶シリコンを用いて説明しているが、N型の炭化珪素とP型の多結晶シリコン、P型の炭化珪素とP型の多結晶シリコン、P型の炭化珪素とN型の多結晶シリコンの如何なる組み合わせでもよい。また、第一のヘテロ接合半導体領域10と第二のヘテロ接合半導体領域11とが異なる導電型、不純物濃度であっても構わない。
【0071】
また、上記実施の形態においては、第一導電型をN型とし、第二導電型をP型としているが、逆に、第一導電型をP型とし、第二導電型をN型とした場合にも、本発明の効果が現われる。
【0072】
さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【図面の簡単な説明】
【0073】
【図1】本発明の第1の実施の形態の断面図である。
【図2】本発明の別の第1の実施の形態の断面図である。
【図3】本発明の第2の実施の形態の断面図である。
【図4】本発明の別の第2の実施の形態の断面図である。
【図5】本発明の第3の実施の形態の断面図である。
【図6】本発明の別の第3の実施の形態の断面図である。
【図7】本発明の別の第3の実施の形態の断面図である。
【図8】本発明の別の第3の実施の形態の断面図である。
【図9】本発明の別の第3の実施の形態の断面図である。
【図10】本発明の別の第3の実施の形態の断面図である。
【図11】本発明の動作原理を説明するエネルギーバンド構造図(接触前)である。
【図12】本発明の動作原理を説明するエネルギーバンド構造図(接触後)である。
【図13】本発明の動作原理を説明するエネルギーバンド構造図である。
【図14】本発明の動作原理を説明するエネルギーバンド構造図である。
【図15】本発明の動作原理を説明するエネルギーバンド構造図である。
【符号の説明】
【0074】
1…基板領域、2…ドレイン領域、3…ベース領域、4…ソース領域、5…絶縁膜、6…ゲート電極、7…ソース電極、8…ドレイン電極、9…ショットキー接合領域、10…第一のヘテロ接合半導体領域、11…第二のヘテロ接合半導体領域、12…ベース領域、13…ソース領域、100…ショットキー接合、110…オーミック接合、120…ショットキー接合、130…PN接合、200…第一のヘテロ接合、210…オーミック接合、220…第二のヘテロ接合、230…PN接合。
【技術分野】
【0001】
本発明は半導体装置に関する。
【背景技術】
【0002】
本発明の背景となる従来技術としては、例えば下記特許文献1に記載されているように、炭化珪素を材料としたMOSFETに関する技術がある。
【0003】
従来技術においては、炭化珪素基板に形成したMOSFETの一部にショットキーダイオードが内蔵された構造が使用されており、スイッチング損失が小さい双方向導通素子として機能する。順方向導通時にはMOSFETがスイッチ素子として動作し、所謂還流動作となる逆方向導通時はショットキーダイオードが多数キャリア受動素子として動作する。
【0004】
【特許文献1】特開2002−299625号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、従来技術のようにMOSFETにショットキーダイオードを単に内蔵した場合、逆方向導通時に多数キャリア受動素子としてショットキーダイオードが動作するのは、ソース電極とドレイン電極との電位差が、MOSFETのベース領域とドレイン領域とのPN接合の拡散電位である約3V以下であるため、少なくともそれ以下の電位差で所定の電流を還流できるように、ショットキーダイオードの面積を所定以上確保する必要があった。このように、従来技術においては、コストに直結するサイズの削減に課題があった。
【0006】
本発明は、上記のような従来技術の課題を解決するためになされたものであり、素子サイズの削減が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
半導体基体内において第一導電型のドレイン領域が第二導電型のベース領域を介してソース領域と接し、少なくとも前記ドレイン領域およびソース領域に絶縁膜を介して接するゲート電極と、前記ドレイン領域に接続するドレイン電極と、前記ソース領域に接続するソース電極とが設けられている半導体装置において、前記ソース電極に接続され前記ドレイン領域とショットキー接合を形成するショットキー接合領域を有し、さらに、前記ソース電極から前記ベース領域を介して前記ドレイン領域に流れる電流を阻止する整流性接合を前記ソース電極と前記ベース領域との間に有することを特徴とする半導体装置を構成する。
【発明の効果】
【0008】
本発明の実施によって、半導体装置の逆方向導通時において、ベース領域とドレイン領域からなるPN接合の拡散電位差以上の電位差がソース電極とドレイン電極との間に印加されても、ショットキー接合領域とドレイン領域との間で多数キャリア電流が流れ、従来に比べて、小さいショットキー接合領域で多数キャリア電流での導通が可能となるため、素子サイズさらにはコストの低減が可能となり、その結果として、素子サイズの削減が可能な半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【0009】
以下に、本発明を実施するための最良の形態について、図面に基づいて説明する。
【0010】
(実施の形態1)
図1は本発明による半導体装置の第1の実施の形態を示している。図は構造単位セルが2つ対面した形で形成されている半導体装置の断面図である。
【0011】
本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。
【0012】
すなわち、図1においては、例えばポリタイプが4HタイプのN+型である炭化珪素から構成される基板領域1上に形成した炭化珪素半導体基体内において、第一導電型のドレイン領域であるN−型のドレイン領域2が第二導電型のベース領域であるP型のベース領域3を介してN+型のソース領域4と接し、少なくともドレイン領域2およびソース領域4に絶縁膜5を介して接するゲート電極6と、ドレイン領域2に基板領域1を介して接続するドレイン電極8と、ソース領域4に接続するソース電極7とが設けられている半導体装置であって、ソース電極7に接続され、ドレイン領域2とショットキー接合を形成するショットキー接合領域9を有することを特徴とする半導体装置が構成されている。
【0013】
図1に示したように、隣り合ったベース領域3間のドレイン領域2に接するようにショットキー接合領域9が形成されている。つまり、ショットキー接合領域9とN型のドレイン領域2との接合面には、ショットキー接合領域9がアノード側、N型のドレイン領域2がカソード側に対応するショットキー接合100が形成されている。また、ショットキー接合領域9はソース電極7とほぼ同電位となるように接続されている。
【0014】
さらに、本実施の形態においては、ソース領域4とソース電極7との接合面には、オーミック接合110が、ベース領域3とソース電極7との接合面には、P型のベース領域3がアノード側、ソース電極7がカソード側に対応するショットキー接合120が形成されている。このショットキー接合120はソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止する整流性接合となっている。
【0015】
なお、図1においては、ソース電極7とショットキー接合領域9とが別の領域として例示されており、それぞれの領域を異なる金属材料で形成していても良いが、例えばニッケルなどの金属材料を用いることで、同一の材料で形成して製造工程を簡略化することが可能である。
【0016】
また、例えば図2に示すように、ショットキー接合領域9をソース電極7と共通化し、ショットキー接合100とオーミック接合110とショットキー接合120とが接する構造とすれば、パターニングも容易となり、より微細な構造を形成することが可能となる。
【0017】
上記のように、本実施の形態は、絶縁型電界効果トランジスタ(MOSFET)と、多数キャリア受動素子として動作する還流ダイオードとを合わせ持ったスイッチ素子として動作する。そして、MOSFETがスイッチ素子として動作する場合にドレイン領域2に流れる電流の向きと、還流ダイオードの順方向電流の向きとは互いに逆向きの関係にある。
【0018】
次に本実施の形態の動作を説明する。本実施の形態においては、例えばインバータなどの電力変換装置の電力変換素子として用いる場合を想定し、順方向動作ではスイッチ素子として、所謂還流動作である逆方向動作では受動素子として、それぞれ動作する。
【0019】
まず、スイッチ素子として動作する順方向動作について説明する。
【0020】
例えばソース電極7を接地し、ドレイン電極8に正電位を印加した状態で、ゲート電極6を例えば接地電位とした場合、遮断状態が保持される。すなわち、MOSFETのソース領域4とドレイン領域2との間には、ベース領域3によってPN接合による伝導電子に対するエネルギー障壁が形成されているためである。本実施の形態においては、従来技術と異なり、ベース領域3とソース電極7との間にショットキー接合120が形成されているが、ベース領域3の電位は高々ショットキー接合120に生じる拡散電位差程度しか高くならない。つまり、例えば遮断状態を保持できる耐圧が数100V〜数1000Vであるのに対し、ショットキー接合120に生じる拡散電位差はせいぜい数Vであるため、従来と比べてほとんど同等の遮断性を得ることができる。また、ショットキー接合領域9とドレイン領域2との接合間においても、界面に形成されるショットキー接合100によって伝導電子に対するエネルギー障壁が形成されているため、同様に遮断状態を保持できる。
【0021】
次に、遮断状態から導通状態へと転じるべくゲート電極6に所定の正電位を印加した場合、絶縁膜5を介してゲート電界がベース領域3に拡がり、絶縁膜5との界面には伝導電子の反転層が形成される。すると、それまでエネルギー障壁によって遮断されていた伝導電子は、ソース電極7からソース領域4および反転層が形成されたベース領域3を通って、ドレイン領域2へと流れるようになり、導通状態となる。
【0022】
次に導通状態から遮断状態に移行すべく、再びゲート電極6を接地電位とすると、ベース領域3に形成されていた反転層は解除され、再びベース領域3には伝導電子に対するエネルギー障壁が形成され、遮断状態となる。
【0023】
このように、本実施の形態ではスイッチ素子としての機能は従来どおりである。
【0024】
次に、受動素子として動作する逆方向動作について説明する。例えばゲート電極6並びにソース電極7を接地し、ドレイン電極8に所定の負電位を印加すると、ソース電極7とドレイン電極8との間にはショットキー接合領域9を介して逆導通電流が流れる。つまり、ショットキー接合領域9とドレイン領域2とで形成されるダイオードは多数キャリア受動素子として働く。
【0025】
このとき、逆方向導通時においては、形成された受動素子の大きさに対する逆導通電流の大きさによって、ソース電極7とドレイン電極8との間の電位差、つまり、受動素子の動作点が変動する。従来技術のようにMOSFETにショットキーダイオードを単に内蔵した場合では、逆方向導通時に多数キャリア受動素子としてショットキーダイオードが動作するのは、ソース電極とドレイン電極との電位差が、MOSFETのベース領域とドレイン領域とのPN接合の拡散電位である高々3V以下となる。すなわち、ソース電極7とドレイン電極8との間の電位差が、3V程度となると、ベース領域とドレイン領域とのPN接合が動作し、少数キャリアによる電流である正孔電流も流れるようになるためである。よって、従来技術においては、多数キャリア受動素子として動作させるために、少なくともPN接合の拡散電位以下の電位差で所定の電流を還流できるように、ショットキーダイオードの面積を所定以上確保する必要があった。
【0026】
しかし、本実施の形態においては、ベース領域3とソース電極7との間に、ベース領域3がアノード側、ソース電極7がカソード側として動作するショットキー接合120が形成されているため、ドレイン電極8とソース電極7との間に、ベース領域3とドレイン領域2との間のPN接合の拡散電位より大きな電位が印加されても、直ぐにはPNダイオードは動作しない。これは、ショットキー接合120が逆バイアス状態となるため、ショットキー接合120で電圧を保持するためである。
【0027】
このように、本実施の形態の構成にすることにより、多数キャリア電流で逆導通動作する動作領域が従来技術に比べて、ショットキー接合120で保持できる電位分大きくなるため、ショットキー接合領域9で流れる逆導通電流の電流密度を上げることができ、面積を低減することができる。すなわち、スイッチ素子並びに受動素子を兼ね備え、かつより集積化が可能な半導体装置を提供することができる。
【0028】
次に逆方向導通状態から遮断状態に移行すべく、ドレイン電極8に正電位が印加されると、ドレイン領域2とショットキー接合領域9との間に、再び伝導電子に対するエネルギー障壁が形成され、ドレイン領域2とショットキー接合領域9との間で流れていた伝導電子は遮断状態となる。また、逆方向導通時においては、ドレイン領域2には正孔電流がほとんど流れていないため、逆方向導通状態から遮断状態への逆回復電流もほとんど流れず、低損失で高速な逆回復スイッチング動作が得られる。
【0029】
(実施の形態2)
図3は本発明による半導体装置の第2の実施の形態を示している。図は構造単位セルが2つ対面した断面図である。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。
【0030】
すなわち、図3においては、例えばポリタイプが4HタイプのN+型である炭化珪素から構成される基板領域1上に形成した炭化珪素半導体基体内において、第一導電型のドレイン領域であるN−型のドレイン領域2が第二導電型のベース領域であるP型のベース領域3を介してN+型のソース領域4と接し、少なくともドレイン領域2およびソース領域4に絶縁膜5を介して接するゲート電極6と、ドレイン領域2に基板領域1を介して接続するドレイン電極8と、ソース領域4に接続するソース電極7とが設けられている半導体装置であって、ソース電極7に接続され、ドレイン領域2と第一のヘテロ接合200を形成するドレイン領域2とはバンドギャップが異なった第一のヘテロ接合半導体領域10を有することを特徴とする半導体装置を構成する。
【0031】
図3に示したように、隣り合ったベース領域3間のドレイン領域2に接するように、ドレイン領域とはバンドギャップが異なった半導体例えばN型の多結晶シリコンからなる第一のヘテロ接合半導体領域10が形成されている。つまり、ドレイン領域2と第一のヘテロ接合半導体領域10との接合部は、炭化珪素と多結晶シリコンのバンドギャップが異なる材料による第一のヘテロ接合200となっており、その接合界面にはエネルギー障壁が存在している。つまり、後述するように、第一のヘテロ接合半導体領域10とN型のドレイン領域2との接合面には、第一のヘテロ接合半導体領域10がアノード側、N型のドレイン領域2がカソード側に対応するヘテロダイオードが形成されている。
【0032】
さらに、本実施の形態においては、ベース領域3並びにソース領域4が例えばN型の多結晶シリコンからなる第二のヘテロ接合半導体領域11を介してソース電極7と接続されている。このとき、後述するように、ソース領域4並びにベース領域3と第二のヘテロ接合半導体領域11との接合部は、共に炭化珪素と多結晶シリコンのバンドギャップが異なる材料による接合であるものの、ソース領域4と第二のヘテロ接合半導体領域11との間にはオーミック接合210が、ベース領域3と第二のヘテロ接合半導体領域11との間には第二のヘテロ接合220が、それぞれ形成される。この第二のヘテロ接合220はソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止する整流性接合となっている。
【0033】
また、基板領域1はドレイン電極8と接続されており、第一のヘテロ接合半導体領域10はソース電極7とほぼ同電位となるように接続されている。
【0034】
なお、図3においては、第一のヘテロ接合半導体領域10と第二のヘテロ接合半導体領域11とが別の領域として例示されており、それぞれの領域を異なるヘテロ半導体材料で形成していても良いが、本実施の形態のように、多結晶シリコンなど同一の材料で形成して製造工程を簡略化することが可能である。
【0035】
また、例えば図4に示すように、第一のヘテロ接合半導体領域10を第二のヘテロ接合半導体領域11と共通化し、第一のヘテロ接合200とオーミック接合210と第二のヘテロ接合220とが接する構造とすれば、パターニングも容易となり、より微細な構造を形成することが可能となる。
【0036】
さらに、第一のヘテロ接合半導体領域10と第二のヘテロ接合半導体領域11とを同じ材料で構成した場合、および、第一のヘテロ接合半導体領域10と第二のヘテロ接合半導体領域11との両方もしくはいずれか一方をゲート電極6と同じ材料で構成した場合、例えば多結晶シリコン層の成膜やパターニングを同時に行うことができ、製造工程がさらに容易となる。
【0037】
上記のように、本実施の形態は、絶縁型電界効果トランジスタ(MOSFET)と多数キャリア受動素子として動作する還流ダイオードとを合わせ持ったスイッチ素子として動作する。そして、MOSFETがスイッチ素子として動作する場合にドレイン領域2に流れる電流の向きと、還流ダイオードの順方向電流の向きとは互いに逆向きの関係にある。
【0038】
次に動作を説明する。本実施の形態においては、例えばインバータなどの電力変換装置の電力変換素子として用いる場合を想定し、順方向動作ではスイッチ素子として、所謂還流動作である逆方向動作では受動素子として、それぞれ動作する。
【0039】
まず、スイッチ素子として動作する順方向動作について説明する。
【0040】
例えばソース電極7を接地し、ドレイン電極8に正電位を印加した状態で、ゲート電極6を例えば接地電位とした場合、遮断状態を保持する。すなわち、MOSFETのソース領域4とドレイン領域2との間には、ベース領域3によってPN接合による伝導電子に対するエネルギー障壁が形成されているためである。また、第一のヘテロ接合半導体領域10とドレイン領域2との接合間においても、界面に形成される第一のヘテロ接合200によって伝導電子に対するエネルギー障壁が形成される。
【0041】
以下に図11から図15を用いて、多結晶シリコンと炭化珪素とのヘテロ接合の特性を詳細に説明する。
【0042】
図11から15は半導体のエネルギーバンド構造を示す図である。各図中、左側には第一のヘテロ接合半導体領域10もしくは第二のヘテロ接合半導体領域11に対応するN型シリコンのエネルギーバンド構造を、右側にはドレイン領域2、ベース領域3もしくはソース領域4に対応する4Hタイプの炭化珪素のエネルギーバンド構造を示している。なお、図11および図12については、ドレイン領域2に対応するN−型炭化珪素の場合で説明する。
【0043】
なお、本実施の形態においては第一のヘテロ接合半導体領域10および第二のヘテロ接合半導体領域11が多結晶シリコンから成る場合を説明しているが、図11から図15ではシリコンのエネルギーバンド構造を用いて説明する。また、本説明ではヘテロ接合の特性を理解し易くするため、ヘテロ接合界面に界面準位が存在しない場合の理想的な半導体へテロ接合のエネルギー準位について例示している。
【0044】
図11はシリコンおよび炭化珪素の両者が接触していない状態を示している。図11中シリコンの電子親和力をχ1、仕事関数(真空準位からフェルミ準位までのエネルギー)をφ1、フェルミエネルギー(伝導帯からフェルミ準位までのエネルギー)をδ1、バンドギャップをEg1としている。同様に、炭化珪素の電子親和力をχ2、仕事関数をφ2、フェルミエネルギーをδ2、バンドギャップをEg2とする。図11に示すように、シリコンと炭化珪素との接合面には、両者の電子親和力χの違いからエネルギー障壁ΔEcが存在し、その関係は式(1)のように示すことができる。
ΔEc = χ1−χ2 …(1)
また、図12はシリコンおよび炭化珪素の両者を接触させ、シリコンと炭化珪素のヘテロ接合を形成したエネルギーバンド構造である。シリコンおよび炭化珪素の両者を接触後も、エネルギー障壁ΔEcは接触前と同様に存在するため、シリコン側の接合界面には幅W1の電子の蓄積層が形成され、一方で炭化珪素側の接合界面には幅W2の空乏層が形成されると考えられる。ここで、両接合界面に生じる拡散電位をVD、シリコン側の拡散電位成分をV1、炭化珪素側の拡散電位成分をV2とすると、VDは両者のフェルミ準位のエネルギー差であるから、その関係は式(2)から式(4)のように示される。
VD = (δ1+ΔEc−δ2)/q …(2)
VD = V1+V2 …(3)
W2 =((2×ε0×ε2×V2)/(q×N2))1/2 …(4)
ここでε0は真空中の誘電率、ε2は炭化珪素の比誘電率、N2は炭化珪素のイオン化不純物濃度を表す。なおこれらの式は、バンド不連続のモデルとしてAndersonの電子親和力に基づいており、理想的状態でさらに歪みの効果は考慮していない。
【0045】
上記に基づき、図3に示す本実施の形態について、第一のヘテロ接合半導体領域10とドレイン領域2の接合界面において、ソース電極7およびドレイン電極8に電圧を印加しない所謂熱平衡状態におけるエネルギーバンド構造を図13に示す。図13から判るように、ヘテロ接合界面のドレイン領域2側には印加したドレイン電位に応じて空乏層が拡がる。それに対し、第一のヘテロ接合半導体領域10側に存在する伝導電子はエネルギー障壁ΔEcを越えることができず、その接合界面には伝導電子が蓄積するため、炭化珪素側に拡がる空乏層に見合う電気力線が終端し、第一のヘテロ接合半導体領域10側ではドレイン電界がシールドされることになる。このため、第一のヘテロ接合半導体領域10を形成する多結晶シリコンの厚みが例えば20nm程度と非常に薄い構造でも、遮断状態を維持する(耐圧を保持する)ことが可能である。
【0046】
また、図3中、第二のヘテロ接合半導体領域11とソース領域4の接合界面において、ソース電極7およびドレイン電極8に電圧を印加しない所謂熱平衡状態におけるエネルギーバンド構造は図14のようになる。図14から判るように、ソース領域4は不純物濃度が高く形成されているため、接合界面のソース領域4側においてもほとんど空乏層が拡がらず、第二のヘテロ接合半導体領域11側に存在する伝導電子はエネルギー障壁を伝導電子が容易に通過することができるため、オーミック接合210が形成される。つまり、ソース領域4と第二のヘテロ接合半導体領域11の間は低抵抗で電流が流れる。
【0047】
また、図3中、第二のヘテロ接合半導体領域11とベース領域3の接合界面において、ソース電極7およびドレイン電極8に電圧を印加しない所謂熱平衡状態におけるエネルギーバンド構造を示したのが図15である。図15から判るように、ベース領域3がP型であるため、第一のヘテロ接合200とは異なり、ベース領域3側がアノード、第二のヘテロ接合半導体領域11がカソード側に対応するダイオードとして機能する。
【0048】
また、本実施の形態においては、従来技術と異なり、ベース領域3と第二のヘテロ接合半導体領域11との間にヘテロ接合220が形成されているが、ベース領域3の電位は高々ヘテロ接合220に生じる拡散電位差程度しか高くならない。つまり、例えば遮断状態を保持できる耐圧が数100V〜数1000Vであるのに対し、ヘテロ接合220に生じる拡散電位差はせいぜい数Vであるため、従来と比べてほとんど同等の遮断性を得ることができる。
【0049】
次に、遮断状態から導通状態へと転じるべくゲート電極6に所定の正電位を印加した場合、絶縁膜5を介してゲート電界がベース領域3に拡がり、絶縁膜5との界面には伝導電子の反転層が形成される。すると、それまでエネルギー障壁によって遮断されていた伝導電子は、ソース電極7からソース領域4および反転層が形成されたベース領域3を通って、ドレイン領域2へと流れるようになり、導通状態となる。
【0050】
次に導通状態から遮断状態に移行すべく、再びゲート電極6を接地電位とすると、ベース領域3に形成されていた反転層は解除され、再びベース領域3には伝導電子に対するエネルギー障壁が形成され、遮断状態となる。
【0051】
このように、本実施の形態ではスイッチ素子としての機能は従来どおりである。
【0052】
次に、受動素子として動作する逆方向動作について説明する。例えばゲート電極6並びにソース電極7を接地し、ドレイン電極8に所定の負電位を印加すると、ソース電極7とドレイン電極8との間には第一のヘテロ接合半導体領域10を介して逆導通電流が流れる。つまり、第一のヘテロ接合半導体領域10とドレイン領域2とで形成されるダイオードは多数キャリア受動素子として働く。
【0053】
このとき、逆方向導通時においては、形成された受動素子の大きさに対する逆導通電流の大きさによって、ソース電極7とドレイン電極8との間の電位差、つまり、受動素子の動作点が変動する。従来技術のようにMOSFETにショットキーダイオードを単に内蔵した場合では、逆方向導通時に多数キャリア受動素子としてショットキーダイオードが動作するのは、ソース電極とドレイン電極との電位差が、MOSFETのベース領域とドレイン領域とのPN接合の拡散電位である高々3V以下となる。すなわち、ソース電極7とドレイン電極8との間の電位差が、3V程度となると、ベース領域とドレイン領域とのPN接合が動作し、少数キャリアによる電流である正孔電流も流れるようになるためである。よって、従来技術においては、多数キャリア受動素子として動作させるために、少なくともPN接合の拡散電位以下の電位差で所定の電流を還流できるように、ショットキーダイオードの面積を所定以上確保する必要があった。
【0054】
しかし、本実施の形態においては、ベース領域3と第二のヘテロ接合半導体領域11との間に、ベース領域3がアノード側、第二のヘテロ接合半導体領域11がカソード側として動作する第二のヘテロ接合220が形成されているため、ドレイン電極8とソース電極7との間に、ベース領域3とドレイン領域2との間のPN接合の拡散電位より大きな電位が印加されても、直ぐにはPNダイオードは動作しない。これは、第二のヘテロ接合220が逆バイアス状態となるため、第二のヘテロ接合220で電圧を保持するためである。
【0055】
このように、本実施の形態の構成にすることにより、多数キャリア電流で逆導通動作する動作領域が従来技術に比べて、第二のヘテロ接合220で保持できる電位分大きくなるため、第一のヘテロ接合半導体領域10で流れる逆導通電流の電流密度を上げることができ、面積を低減することができる。すなわち、スイッチ素子並びに受動素子を兼ね備え、素子サイズの削減が可能で、より高集積化が可能な半導体装置を提供することができる。
【0056】
次に逆方向導通状態から遮断状態に移行すべく、ドレイン電極8に正電位が印加されると、ドレイン領域2と第一のヘテロ接合半導体領域10との間に、再び伝導電子に対するエネルギー障壁が形成され、ドレイン領域2と第一のヘテロ接合半導体領域10との間で流れていた伝導電子は遮断状態となる。また、逆方向導通時においては、ドレイン領域2には正孔電流がほとんど流れていないため、逆方向導通状態から遮断状態への逆回復電流もほとんど流れず、低損失で高速な逆回復スイッチング動作が得られる。
【0057】
このように、ショットキー接合領域9の代わりに第一のヘテロ接合半導体領域10を用いても、実施の形態1と同様の効果を得ることができる。さらに加えて、第一のヘテロ接合半導体領域10の導電型もしくは不純物濃度を変えることで、ドレイン領域2との間に形成される伝導電子に対するエネルギー障壁を所望の大きさに設定することが可能である。これは、金属材料の仕事関数によって一義的にエネルギー障壁の大きさが決まってしまうショットキー接合にはない特性で、スイッチ素子であるMOSFETの耐圧系に応じた受動素子の最適設計が容易となり、逆方向導通時の拡散電位を抑え単位面積あたりの集積度を向上することが可能となる。さらに加えて、第二のヘテロ接合半導体領域11の導電型もしくは不純物濃度を変えることで、ベース領域3との間に形成される正孔に対するエネルギー障壁を所望の大きさに設定することが可能である。よって、ベース領域3と第二のヘテロ半導体領域11の間の阻止電圧の最適設計が容易となる。
【0058】
以上、実施の形態1ならびに実施の形態2において、本発明の特徴を示してきたが、上記に示した構造以外にも同様の効果を得ることが可能である。
【0059】
(実施の形態3)
図5は実施の形態1の図1に対応した第3の実施の形態の断面図である。図5に示す実施の形態の特長は、図1では、ソース電極7とベース領域3との間をショットキー接合120で形成していた部分を、第二のヘテロ接合半導体領域11を挿入することによって、第二のヘテロ接合220形成している点である。
【0060】
図6は実施の形態2の図3に対応した第3の実施の形態の断面図である。図6に示す実施の形態の特長は、図3では、ソース電極7とベース領域3との間に第二のヘテロ接合半導体領域11を挿入することによって第二のヘテロ接合220で形成していた部分を、ショットキー接合120で形成している点である。
【0061】
図7は実施の形態1の図2に対応した断面図である。図7に示す実施の形態の特長は、図2では、ソース電極7とベース領域3との間をショットキー接合120で接触させていたが、図7中ベース領域12がソース電極7と直接接触しないように、ソース領域13を介して接続されている点である。このような構成にした場合においても、還流動作時においては、ベース領域12からの少数キャリアの注入を、PN接合130によって、制限することができる。このPN接合130はソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止する整流性接合となっている。
【0062】
図8は実施の形態2の図4に対応した断面図である。図8に示す実施の形態の特長は、図4では、第二のヘテロ接合半導体領域11とベース領域3との間をヘテロ接合220で接触させていたが、図8中ベース領域12が第二のヘテロ接合半導体領域11と直接接触しないように、ソース領域13を介して接続されている点である。このような構成にした場合においても、還流動作時においては、ベース領域12からの少数キャリアの注入を、PN接合230によって、制限することができる。このPN接合230はソース電極7からベース領域3を介してドレイン領域2に流れる電流を阻止する整流性接合となっている。
【0063】
また、図9および図10に示すように、ドレイン領域2の所定位置に溝を形成し、ショットキー接合100や第一のヘテロ接合200を溝の底部に形成しても良い。図9および図10のように、例えばベース領域3よりショットキー接合100もしくは第一のヘテロ接合200を深く形成することによって、ベース領域3周辺のドレイン電界を緩和することができるため、ベース領域3の電位をより、ソース電極7の電位に近づけることができる。
【0064】
以上、実施の形態1から実施の形態3においては、炭化珪素を基板材料とした半導体装置を一例として説明したが、この場合には、実現可能な一般的な材料で構成しているため、本発明の効果を容易に具現化できる。
【0065】
上記基板材料はシリコン、シリコンゲルマニウム、窒化ガリウム、ダイヤモンド、などその他の半導体材料などであってもかまわない。特に、シリコンよりも広いバンドギャップを有する半導体半導体材料を用いることによって、高耐圧用途において、本発明の効果を容易に具現化できる。
【0066】
また、上記全ての実施の形態において、炭化珪素のポリタイプとして4Hタイプを用いて説明したが、6H、3C等その他のポリタイプであってもよい。
【0067】
また、上記全ての実施の形態において、ドレイン電極8とソース電極7とをドレイン領域2を挟んで対向するように配置し、ドレイン電流を縦方向に流す所謂縦型構造のトランジスタで説明してきたが、例えばドレイン電極8とソース電極7とを同一主面上に配置し、ドレイン電流を横方向に流す所謂横型構造のトランジスタであってもよい。
【0068】
また、上記実施の形態で示したMOSFETは反転型チャネルの場合について説明してきたが、ベース領域3、12の所定領域にN型領域を形成する蓄積型チャネルであってもかまわない。
【0069】
また、第一のヘテロ接合半導体領域10および第二のヘテロ接合半導体領域11に用いる材料として多結晶シリコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する材料であればどの材料でもかまわない。例えば、第一のヘテロ半導体接合領域10と第二のヘテロ半導体接合領域11とのうちの一方または両方が単結晶シリコン、多結晶シリコンもしくはアモルファスシリコンであってもよい。この場合には、ヘテロ半導体接合領域を、広く実用化されている一般的な材料で構成しているため、本発明の効果を容易に具現化できる。
【0070】
また、一例として、ドレイン領域2としてN型の炭化珪素を、第一のヘテロ接合半導体領域10および第二のヘテロ接合半導体領域11として共にN型の多結晶シリコンを用いて説明しているが、N型の炭化珪素とP型の多結晶シリコン、P型の炭化珪素とP型の多結晶シリコン、P型の炭化珪素とN型の多結晶シリコンの如何なる組み合わせでもよい。また、第一のヘテロ接合半導体領域10と第二のヘテロ接合半導体領域11とが異なる導電型、不純物濃度であっても構わない。
【0071】
また、上記実施の形態においては、第一導電型をN型とし、第二導電型をP型としているが、逆に、第一導電型をP型とし、第二導電型をN型とした場合にも、本発明の効果が現われる。
【0072】
さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【図面の簡単な説明】
【0073】
【図1】本発明の第1の実施の形態の断面図である。
【図2】本発明の別の第1の実施の形態の断面図である。
【図3】本発明の第2の実施の形態の断面図である。
【図4】本発明の別の第2の実施の形態の断面図である。
【図5】本発明の第3の実施の形態の断面図である。
【図6】本発明の別の第3の実施の形態の断面図である。
【図7】本発明の別の第3の実施の形態の断面図である。
【図8】本発明の別の第3の実施の形態の断面図である。
【図9】本発明の別の第3の実施の形態の断面図である。
【図10】本発明の別の第3の実施の形態の断面図である。
【図11】本発明の動作原理を説明するエネルギーバンド構造図(接触前)である。
【図12】本発明の動作原理を説明するエネルギーバンド構造図(接触後)である。
【図13】本発明の動作原理を説明するエネルギーバンド構造図である。
【図14】本発明の動作原理を説明するエネルギーバンド構造図である。
【図15】本発明の動作原理を説明するエネルギーバンド構造図である。
【符号の説明】
【0074】
1…基板領域、2…ドレイン領域、3…ベース領域、4…ソース領域、5…絶縁膜、6…ゲート電極、7…ソース電極、8…ドレイン電極、9…ショットキー接合領域、10…第一のヘテロ接合半導体領域、11…第二のヘテロ接合半導体領域、12…ベース領域、13…ソース領域、100…ショットキー接合、110…オーミック接合、120…ショットキー接合、130…PN接合、200…第一のヘテロ接合、210…オーミック接合、220…第二のヘテロ接合、230…PN接合。
【特許請求の範囲】
【請求項1】
半導体基体内において第一導電型のドレイン領域が第二導電型のベース領域を介してソース領域と接し、少なくとも前記ドレイン領域およびソース領域に絶縁膜を介して接するゲート電極と、前記ドレイン領域に接続するドレイン電極と、前記ソース領域に接続するソース電極とが設けられ、前記ソース電極に接続され前記ドレイン領域とショットキー接合を形成するショットキー接合領域が設けられ、前記ソース電極から前記ベース領域を介して前記ドレイン領域に流れる電流を阻止する整流性接合が前記ソース電極と前記ベース領域との間に形成されていることを特徴とする半導体装置。
【請求項2】
半導体基体内において第一導電型のドレイン領域が第二導電型のベース領域を介してソース領域と接し、少なくとも前記ドレイン領域およびソース領域に絶縁膜を介して接するゲート電極と、前記ドレイン領域に接続するドレイン電極と、前記ソース領域に接続するソース電極とが設けられ、前記ソース電極に接続され前記ドレイン領域と第一のヘテロ接合を形成する前記ドレイン領域とはバンドギャップが異なった第一のヘテロ接合半導体領域が設けられ、前記ソース電極から前記ベース領域を介して前記ドレイン領域に流れる電流を阻止する整流性接合が前記ソース電極と前記ベース領域との間に形成されていることを特徴とする半導体装置。
【請求項3】
前記整流性接合がショットキー接合であることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記整流性接合が前記ベース領域と第二のヘテロ接合半導体領域との接合によって形成される第二のヘテロ接合であることを特徴とする請求項1または2に記載の半導体装置。
【請求項5】
前記整流性接合がPN接合であることを特徴とする請求項1または2に記載の半導体装置。
【請求項6】
前記ソース電極と前記ショットキー接合領域とが同一の材料によって構成されていることを特徴とする請求項1に記載の半導体装置。
【請求項7】
前記第一のヘテロ接合半導体領域と前記第二のヘテロ接合半導体領域とが同一の材料によって構成されていることを特徴とする請求項4に記載の半導体装置。
【請求項8】
前記第一または第二のヘテロ接合半導体領域と前記ゲート電極とが同一の材料によって構成されていることを特徴とする請求項2ないし5、7のいずれかに記載の半導体装置。
【請求項9】
前記半導体基体がシリコンよりも広いバンドギャップを有する半導体からなることを特徴とする請求項1ないし8のいずれかに記載の半導体装置。
【請求項10】
前記半導体基体が炭化珪素からなることを特徴とする請求項1ないし9のいずれかに記載の半導体装置。
【請求項11】
前記第一のヘテロ半導体接合領域と前記第二のヘテロ半導体接合領域とのうちの一方または両方が単結晶シリコン、多結晶シリコンもしくはアモルファスシリコンからなることを特徴とする請求項2ないし5、7ないし10のいずれかに記載の半導体装置。
【請求項1】
半導体基体内において第一導電型のドレイン領域が第二導電型のベース領域を介してソース領域と接し、少なくとも前記ドレイン領域およびソース領域に絶縁膜を介して接するゲート電極と、前記ドレイン領域に接続するドレイン電極と、前記ソース領域に接続するソース電極とが設けられ、前記ソース電極に接続され前記ドレイン領域とショットキー接合を形成するショットキー接合領域が設けられ、前記ソース電極から前記ベース領域を介して前記ドレイン領域に流れる電流を阻止する整流性接合が前記ソース電極と前記ベース領域との間に形成されていることを特徴とする半導体装置。
【請求項2】
半導体基体内において第一導電型のドレイン領域が第二導電型のベース領域を介してソース領域と接し、少なくとも前記ドレイン領域およびソース領域に絶縁膜を介して接するゲート電極と、前記ドレイン領域に接続するドレイン電極と、前記ソース領域に接続するソース電極とが設けられ、前記ソース電極に接続され前記ドレイン領域と第一のヘテロ接合を形成する前記ドレイン領域とはバンドギャップが異なった第一のヘテロ接合半導体領域が設けられ、前記ソース電極から前記ベース領域を介して前記ドレイン領域に流れる電流を阻止する整流性接合が前記ソース電極と前記ベース領域との間に形成されていることを特徴とする半導体装置。
【請求項3】
前記整流性接合がショットキー接合であることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記整流性接合が前記ベース領域と第二のヘテロ接合半導体領域との接合によって形成される第二のヘテロ接合であることを特徴とする請求項1または2に記載の半導体装置。
【請求項5】
前記整流性接合がPN接合であることを特徴とする請求項1または2に記載の半導体装置。
【請求項6】
前記ソース電極と前記ショットキー接合領域とが同一の材料によって構成されていることを特徴とする請求項1に記載の半導体装置。
【請求項7】
前記第一のヘテロ接合半導体領域と前記第二のヘテロ接合半導体領域とが同一の材料によって構成されていることを特徴とする請求項4に記載の半導体装置。
【請求項8】
前記第一または第二のヘテロ接合半導体領域と前記ゲート電極とが同一の材料によって構成されていることを特徴とする請求項2ないし5、7のいずれかに記載の半導体装置。
【請求項9】
前記半導体基体がシリコンよりも広いバンドギャップを有する半導体からなることを特徴とする請求項1ないし8のいずれかに記載の半導体装置。
【請求項10】
前記半導体基体が炭化珪素からなることを特徴とする請求項1ないし9のいずれかに記載の半導体装置。
【請求項11】
前記第一のヘテロ半導体接合領域と前記第二のヘテロ半導体接合領域とのうちの一方または両方が単結晶シリコン、多結晶シリコンもしくはアモルファスシリコンからなることを特徴とする請求項2ないし5、7ないし10のいずれかに記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2006−66770(P2006−66770A)
【公開日】平成18年3月9日(2006.3.9)
【国際特許分類】
【出願番号】特願2004−249720(P2004−249720)
【出願日】平成16年8月30日(2004.8.30)
【出願人】(000003997)日産自動車株式会社 (16,386)
【Fターム(参考)】
【公開日】平成18年3月9日(2006.3.9)
【国際特許分類】
【出願日】平成16年8月30日(2004.8.30)
【出願人】(000003997)日産自動車株式会社 (16,386)
【Fターム(参考)】
[ Back to top ]