半導体装置
【課題】半導体装置の受信部に小占有面積と消費電力が小さく且つ良好な受信品質とを得る。
【解決手段】受信して周波数変換された信号のＤＣオフセットを除去するハイパスフィルタ（１０，１５）は、ＣＲフィルタを有し、ＣＲフィルタの抵抗素子に流れる電流を選択的に増やすことによってハイパスフィルタの入力インピーダンスを大きくするブートストラップ回路（３６）を備える。ＷＣＤＭＡ又はＨＳＤＰＡ方式に応じてハイパスフィルタの遮断周波数を切換える。ＷＣＤＭＡによる受信のときはブートストラップ回路を非活性として遮断周波数を高くする。ＨＳＤＰＡによる受信のときはブートストラップ回路を活性として遮断周波数を低くする。ＣＲフィルタ回路の抵抗素子に電流を流すブートストラップ回路を採用することによりＣＲフィルタ回路のチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。
【解決手段】受信して周波数変換された信号のＤＣオフセットを除去するハイパスフィルタ（１０，１５）は、ＣＲフィルタを有し、ＣＲフィルタの抵抗素子に流れる電流を選択的に増やすことによってハイパスフィルタの入力インピーダンスを大きくするブートストラップ回路（３６）を備える。ＷＣＤＭＡ又はＨＳＤＰＡ方式に応じてハイパスフィルタの遮断周波数を切換える。ＷＣＤＭＡによる受信のときはブートストラップ回路を非活性として遮断周波数を高くする。ＨＳＤＰＡによる受信のときはブートストラップ回路を活性として遮断周波数を低くする。ＣＲフィルタ回路の抵抗素子に電流を流すブートストラップ回路を採用することによりＣＲフィルタ回路のチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調された高周波信号を受信して周波数変換及び復調する受信部を備えた半導体装置に関し、例えば携帯電話のベースバンド処理を行なうマイクロコンピュータ若しくはＳｏＣ（System On Chip）等に適用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話のＷＣＤＭＡ方式については、３ＧＰＰ（3rd generation partnership project）が送受信の規格を策定している。３ＧＰＰの受信部規格には通常の通話等で用いる比較的伝送レートが低いＷＣＤＭＡ方式（３ＧＰＰのRelease-99で規定され、信号転送レートは最大３９８Ｋｂｐｓ）と高速データ通信方式ＨＳＤＰＡ（３ＧＰＰのRelease-5以降で規定、High Speed Data Packet Access）が規定されている。ＨＳＤＰＡ方式は１６ＱＡＭ（Quadrature Amplitude Modulation：直交振幅変調）を用いた多値変調方式や誤り訂正符号化レート低減により最大１４．４Ｍｂｐｓまでのデータ伝送レートを得る方式である。ＷＣＤＭＡ／ＨＳＤＰＡ方式携帯電話の受信回路には非特許文献１、非特許文献２並びに特許文献１に記載されるように受信ＲＦ信号を直接ベースバンド帯のＩＱ信号に変換するダイレクトコンバージョン方式が用いられる。ダイレクトコンバージョン方式は、ベースバンド帯にオペアンプ等の差動構成の利得切替え増幅器や妨害波除去の為の差動構成のフィルタを用いるが、ベースバンド帯の増幅器で比較的大きな利得を確保する必要があるため、差動間に大きなＤＣオフセットが発生する場合がある。このためＤＣオフセット・キャンセルが必要であり、上記３つの文献に見られるように、ＤＣ成分を遮断するＨＰＦ（High Pass Filter）構成を用いてＤＣオフセットを除去する構成を採用するのが一般的である。また、特許文献１に記載されるように、ＤＣオフセットの収束を高速化する為にベースバンド帯での利得切替え時にＨＰＦのカットオフ周波数を一旦高く（数１００ＫＨｚオーダ）してから低く（数１０ＫＨｚオーダ）戻すような切換え構成を採用可能である。
【０００３】
特許文献２には交流成分（ＡＣ）と直流成分（ＤＣ）を分離する手法として、能動素子であるバッファを用いてブートストラップをかけることにより交流信号に対して高インピーダンスにして交流成分と直流成分を分離するものが知られている。
【０００４】
【非特許文献１】A Direct-Conversion Receiver for W-CDMA Reducing Current Consumption to 31mA，IEICE 2005，June
【非特許文献２】A Low Voltage(1.8V) Operation Triple band WCDMA Transceiver IC， RFIC Symposium，2006 IEEE
【特許文献１】特開２００６−２５３８１６号公報
【特許文献２】特開２００２−３５０４７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
Release-99で規定されるＷＣＤＭＡ方式は、ＱＰＳＫ変調方式を用いて伝送レートが低いため、所要ＥＶＭが比較的大きくても（２０％程度でも）受信可能である。２０％程度のEVMはＨＰＦのカットオフ周波数が２０ｋＨｚ程度で実現できる。これに対し、ＨＳＤＰＡ方式は３ＧＰＰのCategory8の７．２Ｍｂｐｓを実現する為にはＥＶＭは１０％程度が必要であり、Category１０の１４．４Ｍｂｐｓを実現する為にはＥＶＭ５％以下が必要であり、それぞれＨＰＦのカットオフ周波数５ｋＨｚ、１ｋＨｚ以下が必要となる。カットオフ周波数１ｋＨｚ程度のＨＰＦを実現する手法として、以下の２つが考えられる。第１はＨＰＦを構成する抵抗素子の抵抗値と容量素子の容量値を大きくする手法である。差動構成で考えた場合、一段のＨＰＦ構成で約５００ｋΩの抵抗素子と６００ｐＦの容量素子が必要であり、チップ面積が大きくなるというデメリットがある。第２はカットオフ周波数は２０ｋＨｚを実現できるＲ＝１００ｋΩ、Ｃ=１５０ｐＦ程度を選定し、ブートストラップ等の高インピーダンス化を実現できる回路構成を用いて見かけ上Ｒ＝２ＭΩとしてカットオフ周波数１ｋＨｚを実現する手法である。こちらは、回路規模は低減できるが、能動素子を用いる為、消費電流が例えば２ｍＡ以上増加することが考えられる。
【０００６】
本発明の目的は、チップ占有面積と消費電力が小さく且つ良好な受信品質を得ることが容易な受信部を有する半導体装置を提供することにある。
【０００７】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
即ち、受信して周波数変換された信号のＤＣオフセットを除去するハイパスフィルタは、ＣＲフィルタを有すると共に、前記ＣＲフィルタの抵抗素子に流れる電流を選択的に増やすことによってハイパスフィルタの入力インピーダンスを大きくするブートストラップ回路を備える。ＷＣＤＭＡ又はＨＳＤＰＡのような通信方式に応じて、或いは受信信号品質に応じてハイパスフィルタの遮断周波数を切換え制御する。例えばＷＣＤＭＡ方式による受信のときはブートストラップ回路を非活性として遮断周波数を高くする。ＨＳＤＰＡ方式による受信のときはブートストラップ回路を活性として遮断周波数を低くする。ＣＲフィルタ回路の抵抗素子に電流を流してブートストラップ回路の入力印インピーダンスを大きくするからＣＲフィルタ回路によるチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。さらに、低い遮断周波数が必要なときだけブートストラップ回路を活性化するのでハイパスフィルタの低消費電力を実現することができる。
【発明の効果】
【００１０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１１】
すなわち、チップ占有面積と消費電力が小さく且つ良好な受信品質を得ることが容易な受信部を備えた半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１２】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１３】
〔１〕半導体装置（５２）は、受信した高周波信号を低周波信号に変換して復調する受信部（２１）と制御部（１７）とを有する。前記受信部は、周波数変換された信号のＤＣオフセットを除去するハイパスフィルタ（１０，１５）を有する。前記ハイパスフィルタはＣＲフィルタ回路と前記ＣＲフィルタ回路の抵抗素子（２７，２８）に電流を流す能動素子（２９，３０）とを備える。前記制御回路は、相対的に転送レートの低い通信方式では前記能動素子を非活性にし、相対的に転送レートの高い通信方式では前記能動素子を活性にして遮断周波数を低くする動作モード（第１モード、第２モード）を備え、前記ハイパスフィルタの周波数帯域を切換え制御する。
【００１４】
これによれば、ＣＲフィルタ回路の抵抗素子に電流を流すことによって当該ＣＲフィルタ回路の容量素子に直列された回路の入力印インピーダンスを大きくするから、ＣＲフィルタ回路によるチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。更に、低い遮断周波数が必要なときだけ能動素子を活性化するのでハイパスフィルタの低消費電力を実現することができる。
【００１５】
〔２〕項１の半導体装置において、前記相対的に転送レートの高い通信方式は携帯電話のＨＳＤＰＡ方式であり、前記相対的に転送レートの低い通信方式携帯電話のＷＣＤＭＡ方式である。携帯電話機の低消費電力と小型化に寄与する。
【００１６】
〔３〕項２の半導体装置において、前記制御回路は、携帯電話のＷＣＤＭＡ方式で受信する場合に所要の受信信号品質が得られないときに前記能動素子を非活性から活性にして遮断周波数を低くする動作モード（第３モード）を有する。転送レートの低いＷＣＤＭＡ方式であっても通信環境の悪化等に容易に対処可能になる。
【００１７】
〔４〕別の半導体装置は、受信した高周波信号を低周波信号に変換して復調する受信部を有し、前記受信部は、周波数変換された信号のＤＣオフセットを除去するハイパスフィルタと、前記ハイパスフィルタの出力に基づいて受信信号を復調すると共に受信信号品質を検出可能な復調部とを有する。前記ハイパスフィルタはＣＲフィルタ回路と前記ＣＲフィルタ回路の抵抗素子に電流を流す能動素子とを有する。前記制御回路は、前記復調部で検出された受信信号品質に所要の受信信号品質が得られないときに前記能動素子を非活性から活性にして遮断周波数を低くする動作モード（第４モード）を有し、前記ハイパスフィルタの周波数帯域を切換え制御する。
【００１８】
これにより、ＣＲフィルタ回路の抵抗素子に電流を流してハイパスフィルタの入力印インピーダンスを大きくするからＣＲフィルタ回路によるチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。更に、所要の受信品質が得られないようなときに低い遮断周波数を必要とするときだけ能動素子を活性化するのでハイパスフィルタの低消費電力を実現することができる。
【００１９】
〔５〕項１又は４の半導体装置において、前記ハイパスフィルタは、前記ＣＲ回路を構成し入力端子に結合された第１容量素子（２５，２６）と、前記ＣＲ回路を構成する第１抵抗素子（２７，２８）及び前記能動素子（２９，３０）を備えるブートストラップ回路（３６）とを有する。前記第１抵抗素子に前記ブートストラップ回路から電流を流し込むことで前記ＣＲ回路の入力インピーダンスを見かけ上大きくすることが可能とされる。
【００２０】
〔６〕項５の半導体装置において、前記ブートストラップ回路は、前記第１容量素子と前記第１抵抗素子との結合ノードに非反転入力端子が結合され選択的に活性化される前記能動素子としてのアンプ（２９，３０）と、前記アンプの出力端子を第２抵抗素子（４０、４２）を介して前記アンプの非反転入力端子に選択的に帰還させる正帰還スイッチ素子（４１，４３）と、前記アンプの出力端子と前記アンプの反転入力端子とに直列接続された第３抵抗素子（３２、３３）と、前記アンプの反転入力端子と前記第３抵抗素子との結合ノードに接続された第４抵抗素子（３４，３５）とを有する。前記制御回路は、前記アンプを活性化し、且つ前記正帰還スイッチをオン状態にすることによって、前記入力インピーダンスを大きくして遮断周波数を低くする。
【００２１】
〔７〕更に別の半導体装置は、受信した高周波信号を低周波信号に変換して復調する受信部と制御部とを有し、前記受信部は、周波数変換された信号をディジタル信号に変換するアナログ・ディジタル変換回路（１３，１４）と、前記アナログ・ディジタル変換回路で変換されたディジタル信号のＤＣオフセットを除去するディジタルハイパスフィルタ（１０Ａ，１５Ａ）とを有する。前記制御回路（１７）は、相対的に転送レートの高い通信方式では前記ディジタルハイパスフィルタのタップ数を多くし或いはフィルタ演算係数のビット数を多くして遮断周波数を低くし、相対的に転送レートの低い通信方式では前記ディジタルハイパスフィルタのタップ数を少なくし或いはフィルタ演算係数のビット数を少なくして遮断周波数を高くする動作モードを備え（第６モード、第７モード）、前記ディジタルハイパスフィルタの周波数帯域を切換え制御する。
【００２２】
これにより、転送レートが低い場合にはタップ数の少ないディジタルフィルタ動作に切換えればよいので、フィルタフィルタ演算に要するデータ処理時間が短くなって低消費電力に寄与する。ディジタルハイパスフィルタはＣＲフィルタ回路を用いないという点でチップ占有面積の低減に寄与する。
【００２３】
〔８〕更に別の半導体装置は、受信した高周波信号を低周波信号に変換して復調する受信部と制御部（１７）とを有し、前記受信部は、周波数変換された信号をディジタル信号に変換するアナログ・ディジタル変換回路（１３，１４）と、前記アナログ・ディジタル変換回路で変換されたディジタル信号のＤＣオフセットを除去するディジタルハイパスフィルタ（１０Ａ，１５Ａ）と、前記ディジタルハイパスフィルタの出力に基づいて受信信号を復調すると共に受信信号品質を検出可能な復調部（１９）とを有する。前記制御回路は、前記復調部で検出された受信信号品質に所要の受信信号品質が得られないときに前記ディジタルハイパスフィルタのタップ数を増やし或いはフィルタ演算係数のビット数を多くして遮断周波数を低くする動作モードを備え（第８モード）、前記ディジタルハイパスフィルタの周波数帯域を切換え制御する。
【００２４】
これにより、所要の受信品質が得られないとき遮断周波数を低くする必要がある場合だけタップ数の多いディジタルフィルタ演算を行い、所要の受信品質が得られている場合にはタップ数の少ないディジタルフィルタ動作に切換えればよいので、フィルタフィルタ演算に要するデータ処理時間が短くなって低消費電力に寄与する。ディジタルハイパスフィルタはＣＲフィルタ回路を用いないという点でチップ占有面積の低減に寄与する。
【００２５】
〔９〕項８の半導体装置において、前記ディジタルアナログ変換回路とディジタルハイパスフィルタとの間にイコライザ（２２，２３）を有し、前記制御回路は、前記ディジタルフィルタの遮断周波数を低くするのに呼応して前記イコライザの歪み除去精度を上げる（第１０モード）。必要なときにだけ受信品質を向上させることができ、受信精度を向上させることが必要ないときにはイコライザによる無駄な電力消費を抑えることができる。
【００２６】
〔１０〕項１又は４の半導体装置において、前記受信部で復調された受信データを入力してデータ処理を行なうデータ処理部（５１）と、前記データ処理部から出力された送信データを変調し、変調された低周波信号を高周波信号に変換して送信する送信部（５０）と、を更に備える。半導体装置をマイクロコンピュータ又はベースバンドプロセッサ等として実現することができる。
【００２７】
２．実施の形態の詳細
《ダイレクトコンバージョン受信装置》
実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２８】
図１には本発明に係る半導体装置に適用された受信装置の一例が示される。同図に示される受信装置は複数通信方式を受信可能なダイレクトコンバージョン受信装置として構成される。
【００２９】
図１において２１はディジタル変調された信号を受信する受信部（ＲＥＣＶ）である。受信部２１は送受信用のアンテナ端子１に接続された分波器（ＰＤＸ）２からの出力を受ける。受信部２１は分波器２の出力を低雑音増幅器（ＬＮＡ）３で受け、低雑音増幅器３はその入力信号を増幅して差動信号として出力する。低雑音増幅器３の非反転出力と反転出力の夫々に対して、ミキサ４，５、オートゲインコントロール増幅器（ＡＭＰ）８，９、ローパスフィルタ（ＬＰＦ）１１，１２、ハイパスフィルタ（ＨＰＦ）１０，１５、アナログ信号をディジタル信号に変換するアナログ・ディジタル変換器（ＡＤ）１３，１４、イコライザ（ＥＱ）２２，２３が設けられる。イコライザ２２，２３の出力は復調部（ＤＥＭＯＤ）１９に供給される。ミキサ４，５には９０度位相シフタ６の出力が供給され、９０度位相シフタ６にはＶＣＯ（電圧制御発振器）７が接続される。制御部（ＣＯＮＴ）１７は制御信号２１によってオートゲインコントロール増幅器８，９を制御し、制御信号１６によってハイパスフィルタ１０，１５を制御し、制御信号２４によってイコライザ２２，２３を制御し、復調部１９から検出信号１８を受ける。
【００３０】
アンテナ入力端子１より入力される無線高周波信号（以下ＲＦ信号）は分波器２で送信信号２０と分波され、受信部２１に入力される。受信部２１に入力された信号は、低雑音増幅器３で増幅され、ミキサ４，５で、ＶＣＯ７と９０度位相シフタ６からの発振信号により直交検波されてＩ（In-phase）／Ｑ（Quadrature-phase）信号に変換される。Ｉ／Ｑ信号はそれぞれＡＧＣ増幅器８，９で利得制御され、ローパスフィルタ１１，１２で不要波が除去され、ハイパスフィルタ１０，１５でＤＣオフセットが除去される。ハイパスフィルタ１１，１２の出力はＡＤ変換器１３，１４でディジタル信号に変換される。Ｉ／Ｑのディジタル信号はイコライザ２２，２３で不要波除去と波形整形が行われ、その結果を復調部１９が入力して復調する。
【００３１】
受信装置２１が受信可能な複数通信方式の一つは、特に制限されないが、Release-99のＷＣＤＭＡ方式であり、もう一つはＨＳＤＰＡ方式である。制御部１７は何れの通信方式か等によって制御信号２１，１６，２４によって受信部の動作特性を制御する。制御信号２１はその値に応じてＡＭＰ８，９の利得を制御する。制御信号１６はその値に従ってＨＰＦ１０，１５の遮断周波数を規定する。制御信号２４はその値に従ってＥＱ２２，２３の歪み除去精度を規定する。
【００３２】
《遮断周波数制御の第１形態》
制御回路１７による遮断周波数制御の第1の例について詳細を説明する。図３にはＨＰＦ１０，１５における振幅（ＡＭＰＬＴＤ）と周波数（ＦＲＥＱ）の特性が示される。同図に示されるようにRelease-99のＷＣＤＭＡ方式による信号受信時は制御信号１６でＨＰＦ１０，１５の遮断周波数（カットオフ周波数とも記す）は破線３８で示すようのように高く設定される。ＨＳＤＰＡ方式による信号受信時は制御信号１６でＨＰＦ１０，１５のカットオフ周波数は破線３９のように低く設定される。図３において３７は受信信号の帯域幅である。
【００３３】
図２には上記制御を実現するためのＨＰＦ１０，１５の具体例が示される。同図に示されるＨＰＦ１０，１５は差動入出力構成であり、差動入力端端子ＩＮｔ、ＩＮｂと差動出力端子ＯＵＴｔ、ＯＵＴｂを有する。
差動入力端子ＩＮｔ、ＩＮｂには夫々容量素子（第１容量素子）２５，２６の一方の容量電極が接続される。２５，２６の他方の容量電極にはブートストラップ回路３６が接続される。ブートストラップ回路３６は入出力端子ＩＮｔ，ＯＵＴｔ側と入出力端子ＩＮｂ、ＯＵＴｂ側で対称の回路構成を備える。ブートストラップ回路３６は、前記容量素子２５（２６）とＣＲ回路を構成する抵抗素子（第１抵抗素子）２７（２８）、前記容量素子２５（２６）と抵抗素子２７（２８）との結合ノードに非反転入力端子（＋）が結合され選択的に活性化される能動素子としてのオペアンプ２９（３０）アンプ、及び、抵抗素子（第２抵抗素子）４０（４２）を介してオペアンプアンプ２９（３０）の出力端子を前記オペアンプ２９（３０）の非反転入力端子（＋）に選択的に帰還させる正帰還スイッチ素子４１（４３）を備える。更に、前記オペアンプ２９（３０）の出力端子と前記オペアンプ２９（３０）の反転入力端子（−）とに直列接続された抵抗素子（第３抵抗素子）３２（３３）、前記オペアンプ２９（３０）の反転入力端子（−）と前記抵抗素子３２（３３）との結合ノードに接続された抵抗素子（第４抵抗素子）３４（３５）、及び、抵抗素子２７と２８の結合ノードと抵抗素子３４と３５の結合ノードとの間に配置された容量素子を備える。
【００３４】
オペアンプ２９，３０の活性／非活性と、正帰還スイッチ４１，４３のオン／オフは前記信号１６によって制御される。オペアンプ２９，３０が非活性にされ且つ正帰還スイッチ４１，４３がオフにされる（第１状態の設定）ことによって、非反転側は容量素子２５と抵抗素子２７により、反転側は容量素子２６と抵抗素子によって夫々ハイパスフィルタ１０、１５の周波数特性が決定される。遮断周波数は容量素子２５（２６）の容量値と抵抗素子２７（２８）の抵抗値との積に逆比例して決まる。このときオペアンプ２９，３０は動作されないのでそれによる電力消費は無い。
【００３５】
オペアンプ２９，３０が活性にされ且つ正帰還スイッチ４１，４３がオンにされる（第２状態の設定）ことによって、ブートストラップ回路３６入力インピーダンスＺｉが大きくなり、前記第１状態の場合に比べてハイパスフィルタ１０，１５の遮断周波数は低くされる。即ち、オペアンプ２９（３０）が活性化され且つ正帰還スイッチ４１（４３）がオン状態にされることによってオペアンプ２９（３０）からの電流がスイッチ４０（４３）を介して抵抗素子２７（２８）に流れ込むことによって、ブートストラップ回路３６の入力からみた抵抗素子２７，２８の抵抗値が見掛け上大きくなり、入力インピーダンスＺｉが大きくなる。例えば抵抗素子３２（３３）の抵抗値をｒ、抵抗素子３４（３５）の抵抗値をｋ・ｒ、抵抗素子４０（４２）、２７（２８）の抵抗値をＲとすると、前記第２状態においてブートストラップ回路３６の入力インピーダンスは、Ｚｉ＝ｋ・Ｒ（ｋ−１）となる。ｋ＝１．１とすればＺｉは抵抗値Ｒの１１倍になる。これにより、第２状態ではＨＰＦ１０，１５の遮断周波数を低くすることができる。
【００３６】
前記制御回路は、相対的に転送レートの低いＷＣＤＭＡ通信方式では前記第1状態を選択するように制御信号１６の値を決め（第１動作モードの設定）、相対的に転送レートの高いＨＳＤＰＡ通信方式では前記第２状態を選択するように制御信号１６の値を決める（第２モードの設定）。
【００３７】
上記遮断周波数制御の第1形態によれば、第２モードではＣＲフィルタ回路の抵抗素子２７（２８）にオペアンプ２９（３０）を介して電流を流すことによってブートストラップ３６の入力インピーダンスを大きくするから、容量素子２５（２６）と抵抗素子２７（２８）から成るＣＲフィルタ回路によるチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。更に、低い遮断周波数が必要なときだけ能動素子を活性化するのでハイパスフィルタの低消費電力を実現することができる。したがって、携帯電話のＨＳＤＰＡ方式ＷＣＤＭＡ方式の双方をサポートする携帯電話機の低消費電力と小型化に寄与することができる。例えば図４には低消費電力化の効果が従来例との比較で示される。（Ａ）は本発明の場合の消費電流、（Ｂ）は従来例の場合の消費電流を示す。Ｉは電流、Ｔは時間である。従来例とは、ＷＣＤＭＡ方式／ＨＳＤＰＡ方式の双方共にブートストラップ等の高インピーダンス回路を動作させて必要な遮断周波数特性を得ようとする例である。本発明の上記制御形態ではＨＳＤＰＡ方式による受信時にだけ、高インピーダンス回路としてのブートストラップ回路３６を動作させることで、従来方式に比較して平均電流を低下させることができる。
【００３８】
《遮断周波数制御の第２形態》
前記復調部１９は福緒結果に対して受信信号の品質に相当するビットエラーレート（ＢＥＲ）やＥＶＭ等を計算する機能を備える。復調部１９はこの計算結果を、基準値と比較して基準値以下である場合には制御信号１８を変化させる。制御部１７は、ＷＣＤＭＡ方式で受信を行っているとき、即ち、前記第１モードを指定してＨＰＦ１０，１５の遮断周波数を決定しているとき、制御信号１８の変化を検出すると、これに応答して、制御信号１６によりＨＰＦ１０，１５に第２状態を指定して遮断周波数を低くする（第３モード）。転送レートの低いＷＣＤＭＡ方式であっても通信環境の悪化等に容易に対処可能になる。
【００３９】
《遮断周波数制御の第３形態》
一方、制御回路１７はＷＣＤＭＡ方式による受信動作であるか又はＨＳＤＰＡ方式による受信動作であるかに拘わらずに、受信状態、即ち、受信信号の品質に応じてＨＰＦ１０，１５のカットオフ周波数を切換え制御する。通信開始の当初において制御回路１７は例えば信号１６によってＨＰＦ１０，１５に前記第1の状態を指定する。復調部１９は、受信信号の品質に相当するビットエラーレート（ＢＥＲ）やＥＶＭ等の計算結果を、下限基準値、上限基準値と比較して下限基準値以下である場合には制御信号１８を第１の値から第２の値に変化させ、上限基準値以上である場合には制御信号１８を第２の値から第１の値に変化させる。制御部１７は制御信号の第１の値から第２の値に変化に応答して制御信号１６によりＨＰＦ１０，１５に第２の状態を指示してそのカットオフ周波数を低くする（第４モード）。制御部１７は制御信号の第２の値から第１の値に変化に応答して制御信号１６によりＨＰＦ１０，１５に第１の状態を指示してそのカットオフ周波数を高くする（第５モード）。
【００４０】
これによれば、第４モードではＣＲフィルタ回路の抵抗素子２７（２８）にオペアンプ２９（３０）を介して電流を流すことによってブートストラップ３６の入力インピーダンスを大きくするから、容量素子２５（２６）と抵抗素子２７（２８）から成るＣＲフィルタ回路によるチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。更に、所要の受信品質が得られないようなときに低い遮断周波数が必要なときだけオペアンプ２９（３０）を活性化するのでハイパスフィルタの低消費電力を実現することができる。要するに、ＢＥＲやＥＶＭなどの受信信号の品質の基づいてアナログハイパスフィルタの特性を最適化するから、低消費電力化と最適な受信信号品質による信号の受信との双方を実現することができる。
【００４１】
尚、上記において、基準値を設定せず、制御信号１６，１８を所定の範囲で可変してその中で最も良い受信信号の品質が得られる制御信号１６，１８によってＨＰＦ１０，１５の動作特性を設定するようにしてもよい。
【００４２】
《ダイレクトコンバージョン受信装置の第２の例》
図５には本発明に係る半導体装置に適用された受信装置の別の例が示される。同図に示される受信装置は複数通信方式を受信可能なダイレクトコンバージョン受信装置として構成される。図１との相違点はアナログのＨＰＦ１０，１５に代えて、イコライザ２２，２３の次段にディジタルハイパスフィルタ１０Ａ，１５Ａを配置した点である。ディジタルハイパスフィルタ１０Ａ，１５Ａは例えば、積和演算器からなるFIR(Finite Impulse Response Filter)フィルタあるいはIIR(Infinite impulse response filter)フィルタの組み合わせを用いて実現されている。第２の例における遮断周波数切換え制御の第１形態は、ＷＣＤＭＡ方式による受信時に制御信号１６により、遮断周波数が図３の３８のように高くなり、且つフィルタ演算のタップ数が少なくなるように或いはフィルタ演算係数のビット数が少なくなるようにディジタルハイパスフィルタ１０Ａ，１５Ａに指定する（第６モード）。ＨＳＤＰＡ方式による受信においては制御信号１６により、遮断周波数が図３の３９のように低くなり、且つフィルタ演算のタップ数が多くなるように或いはフィルタ演算係数のビット数が多くなるようにディジタルハイパスフィルタ１０Ａ，１５Ａに指定する（第７モード）。
【００４３】
これにより、転送レートが低い場合にはタップ数の少ないディジタルフィルタ動作に切換えればよいので、フィルタフィルタ演算に要するデータ処理時間が短くなって低消費電力に寄与する。ディジタルハイパスフィルタ１０Ａ，１５ＡはＣＲフィルタ回路を用いないという点でチップ占有面積の低減に寄与する。
【００４４】
第２の例における遮断周波数切換え制御の第２形態は、前記復調部１９で検出された受信信号品質に所要の受信信号品質が得られないことが制御回路１７に信号１８で通知されたとき、前記ディジタルハイパスフィルタ１０Ａ，１５Ａのタップ数を増やし或いはフィルタ演算係数のビット数を多くして遮断周波数を低くするように指示する（第８モード）。また、前記復調部１９で検出された受信信号品質に所要の受信信号品質を越えた過剰な品質が得られていることが制御回路１７に信号１８で通知されたときは、前記ディジタルハイパスフィルタ１０Ａ，１５Ａのタップ数を減らし或いはフィルタ演算係数のビット数を減らして遮断周波数を高くするように指示する（第９モード）。
【００４５】
上記制御形態により、所要の受信品質が得られないとき遮断周波数を低くする必要がある場合だけタップ数の多いディジタルフィルタ演算を行い、所要の受信品質が得られている場合にはタップ数の少ないディジタルフィルタ動作に切換えればよいので、フィルタフィルタ演算に要するデータ処理時間が短くなって低消費電力に寄与する。ディジタルハイパスフィルタはＣＲフィルタ回路を用いないという点でチップ占有面積の低減に寄与する。
【００４６】
第２の例における遮断周波数切換え制御の第３形態は、前記制御回路１７が制御信号２４により、前記ディジタルフィルタ１０Ａ，１５Ａの遮断周波数を低くするのに呼応してイコライザ２２，２３の歪み除去精度を上げる。例えば、Release-99のＷＣＤＭＡ方式による受信時はＨＰＦ１０Ａ，１５Ａのカットオフ周波数を図３の３８に例示されるように高く設定し、イコライザ２２，２３に対してはタップ数を低減するかスルーパスさせて低消費電力化を図る。ＨＳＤＰＡ方式による受信時はＨＰＦ１０Ａ，１５Ａのカットオフ周波数を図３の３９に例示されるように低く設定し、さらにイコライザ２２，２３のタップ数を十分に確保して強力な等化をかけることで、ＨＳＤＰＡ方式に対して良好な受信特性を実現する（第１０モード）。これによれば、必要なときにだけ受信品質を向上させることができ、受信精度を向上させることが必要ないときにはイコライザによる無駄な電力消費を抑えることができる。したがって、Release-99のＷＣＤＭＡ方式による受信動作時の低消費電力化とＨＳＤＰＡ方式による受信動作時の良好な受信特性を実現できる。
【００４７】
《半導体装置》
図６には以上で説明した受信装置を有する半導体装置５２が例示される。同図に示される半導体装置５２は、特に制限されないが、３Ｇ端末としての携帯電話機に用いられるベースバンドプロセッサ若しくはマイクロコンピュータとされる。半導体装置は、例えば単結晶シリコン等の１個の半導体基板にＣＭＯＳ或いはＢｉ−ＣＭＯＳプロセス等の半導体製造プロセスによって形成される。
【００４８】
アンテナ端子１に接続されたアンテナで受信された受信信号は分波器２で送信信号２０と分波され、上述の受信部（ＲＥＣＶ）２１に入力される。受信部２１の出力はデータ処理部（ＰＲＣＳ）５１に入力される。一方、データ処理部５１から出力される送信データは、送信部５０に入力される。送信部５０は入力された送信データを変調し、変調された低周波信号を高周波信号に変換する。送信部５０の出力は、分波器２及びアンテナ端子１を介してアンテナから送信される。
【００４９】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００５０】
例えば、上記説明では本発明を携帯電話機に適用する場合を一例としたが、本発明はこれに限定されない。例えば、ディジタル放送受信機にも適用できる。ディジタル放送では、１／３セグメント受信や１３セグメント受信のフルセグ受信に対応した受信モードがある。また、各ＯＦＤＭキャリアの変調方式としてＱＰＳＫ〜６４ＱＡＭなどが規定されている。これら受信モードや変調方式に応じてハイパスフィルタのカットオフ周波数切換えても以上の説明と同等の効果を期待することができる。例えば６４ＱＡＭ変調の場合はハイパスフィルタのカットオフ周波数を低くし、ＱＰＳＫの場合はハイパスフィルタのカットオフ周波数を高くすることや、２ｋ、４ｋＦＦＴモード時はハイパスフィルタのカットオフ周波数を高くして、８ｋモード時は低くすること等が考えられる。ブートストラップ回路の構成は図２に限定されず適宜変更可能であり、活性化によって入力インピーダンスが大きくされる回路構成であればよい。
【図面の簡単な説明】
【００５１】
【図１】図１は本発明に係る半導体装置に適用された受信装置の一例を示すブロック図である。
【図２】図２はアナログハイパスフィルタの具体例を示すブロック図である。
【図３】ＷＣＤＭＡ方式による受信時とＨＳＤＰＡ方式による受信時の夫々におけるアナログハイパスフィルタの遮断周波数特性の概略を示す説明図である。
【図４】図４は遮断周波数切換えによる低消費電力化の効果を従来例との比較で示す説明図である。
【図５】図５は本発明に係る半導体装置に適用された受信装置の別の例を示すブロック図である。
【図６】図６は本発明に係る受信装置を有する半導体装置の一例を示すブロック図である。
【符号の説明】
【００５２】
２１ 受信部（ＲＥＣＶ）
１ アンテナ端子
２ 分波器（ＰＤＸ）
３ 低雑音増幅器（ＬＮＡ）
４，５ ミキサ
８，９ オートゲインコントロール増幅器（ＡＭＰ）
１１，１２ ローパスフィルタ（ＬＰＦ）
１０，１５ ハイパスフィルタ（ＨＰＦ）
１０Ａ，１５Ａ ディジタルはパスフィルタ
１３，１４ アナログ・ディジタル変換器（ＡＤ）
２２，２３ イコライザ（ＥＱ）
１９ 復調部（ＤＥＭＯＤ）
７ ＶＣＯ（電圧制御発振器）
１７ 制御部（ＣＯＮＴ）
１７、１６、２２、２３ 制御信号
１８ 検出信号
ＩＮｔ、ＩＮｂ 差動入力端端子
ＯＵＴｔ、ＯＵＴｂ 差動出力端子
２５，２６ 容量素子（第１容量素子）
３６ ブートストラップ回路
２７，２８ 抵抗素子（第１抵抗素子）
２９，３０ オペアンプ
４０，４２ 抵抗素子（第２抵抗素子）
４１，４３ 正帰還スイッチ素子
３２，３３ 抵抗素子（第３抵抗素子）
３４，３５ 抵抗素子（第４抵抗素子）
５０ 送信部
５１ データ処理部
５２ 半導体装置
【技術分野】
【０００１】
本発明は、変調された高周波信号を受信して周波数変換及び復調する受信部を備えた半導体装置に関し、例えば携帯電話のベースバンド処理を行なうマイクロコンピュータ若しくはＳｏＣ（System On Chip）等に適用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話のＷＣＤＭＡ方式については、３ＧＰＰ（3rd generation partnership project）が送受信の規格を策定している。３ＧＰＰの受信部規格には通常の通話等で用いる比較的伝送レートが低いＷＣＤＭＡ方式（３ＧＰＰのRelease-99で規定され、信号転送レートは最大３９８Ｋｂｐｓ）と高速データ通信方式ＨＳＤＰＡ（３ＧＰＰのRelease-5以降で規定、High Speed Data Packet Access）が規定されている。ＨＳＤＰＡ方式は１６ＱＡＭ（Quadrature Amplitude Modulation：直交振幅変調）を用いた多値変調方式や誤り訂正符号化レート低減により最大１４．４Ｍｂｐｓまでのデータ伝送レートを得る方式である。ＷＣＤＭＡ／ＨＳＤＰＡ方式携帯電話の受信回路には非特許文献１、非特許文献２並びに特許文献１に記載されるように受信ＲＦ信号を直接ベースバンド帯のＩＱ信号に変換するダイレクトコンバージョン方式が用いられる。ダイレクトコンバージョン方式は、ベースバンド帯にオペアンプ等の差動構成の利得切替え増幅器や妨害波除去の為の差動構成のフィルタを用いるが、ベースバンド帯の増幅器で比較的大きな利得を確保する必要があるため、差動間に大きなＤＣオフセットが発生する場合がある。このためＤＣオフセット・キャンセルが必要であり、上記３つの文献に見られるように、ＤＣ成分を遮断するＨＰＦ（High Pass Filter）構成を用いてＤＣオフセットを除去する構成を採用するのが一般的である。また、特許文献１に記載されるように、ＤＣオフセットの収束を高速化する為にベースバンド帯での利得切替え時にＨＰＦのカットオフ周波数を一旦高く（数１００ＫＨｚオーダ）してから低く（数１０ＫＨｚオーダ）戻すような切換え構成を採用可能である。
【０００３】
特許文献２には交流成分（ＡＣ）と直流成分（ＤＣ）を分離する手法として、能動素子であるバッファを用いてブートストラップをかけることにより交流信号に対して高インピーダンスにして交流成分と直流成分を分離するものが知られている。
【０００４】
【非特許文献１】A Direct-Conversion Receiver for W-CDMA Reducing Current Consumption to 31mA，IEICE 2005，June
【非特許文献２】A Low Voltage(1.8V) Operation Triple band WCDMA Transceiver IC， RFIC Symposium，2006 IEEE
【特許文献１】特開２００６−２５３８１６号公報
【特許文献２】特開２００２−３５０４７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
Release-99で規定されるＷＣＤＭＡ方式は、ＱＰＳＫ変調方式を用いて伝送レートが低いため、所要ＥＶＭが比較的大きくても（２０％程度でも）受信可能である。２０％程度のEVMはＨＰＦのカットオフ周波数が２０ｋＨｚ程度で実現できる。これに対し、ＨＳＤＰＡ方式は３ＧＰＰのCategory8の７．２Ｍｂｐｓを実現する為にはＥＶＭは１０％程度が必要であり、Category１０の１４．４Ｍｂｐｓを実現する為にはＥＶＭ５％以下が必要であり、それぞれＨＰＦのカットオフ周波数５ｋＨｚ、１ｋＨｚ以下が必要となる。カットオフ周波数１ｋＨｚ程度のＨＰＦを実現する手法として、以下の２つが考えられる。第１はＨＰＦを構成する抵抗素子の抵抗値と容量素子の容量値を大きくする手法である。差動構成で考えた場合、一段のＨＰＦ構成で約５００ｋΩの抵抗素子と６００ｐＦの容量素子が必要であり、チップ面積が大きくなるというデメリットがある。第２はカットオフ周波数は２０ｋＨｚを実現できるＲ＝１００ｋΩ、Ｃ=１５０ｐＦ程度を選定し、ブートストラップ等の高インピーダンス化を実現できる回路構成を用いて見かけ上Ｒ＝２ＭΩとしてカットオフ周波数１ｋＨｚを実現する手法である。こちらは、回路規模は低減できるが、能動素子を用いる為、消費電流が例えば２ｍＡ以上増加することが考えられる。
【０００６】
本発明の目的は、チップ占有面積と消費電力が小さく且つ良好な受信品質を得ることが容易な受信部を有する半導体装置を提供することにある。
【０００７】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
即ち、受信して周波数変換された信号のＤＣオフセットを除去するハイパスフィルタは、ＣＲフィルタを有すると共に、前記ＣＲフィルタの抵抗素子に流れる電流を選択的に増やすことによってハイパスフィルタの入力インピーダンスを大きくするブートストラップ回路を備える。ＷＣＤＭＡ又はＨＳＤＰＡのような通信方式に応じて、或いは受信信号品質に応じてハイパスフィルタの遮断周波数を切換え制御する。例えばＷＣＤＭＡ方式による受信のときはブートストラップ回路を非活性として遮断周波数を高くする。ＨＳＤＰＡ方式による受信のときはブートストラップ回路を活性として遮断周波数を低くする。ＣＲフィルタ回路の抵抗素子に電流を流してブートストラップ回路の入力印インピーダンスを大きくするからＣＲフィルタ回路によるチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。さらに、低い遮断周波数が必要なときだけブートストラップ回路を活性化するのでハイパスフィルタの低消費電力を実現することができる。
【発明の効果】
【００１０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１１】
すなわち、チップ占有面積と消費電力が小さく且つ良好な受信品質を得ることが容易な受信部を備えた半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１２】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１３】
〔１〕半導体装置（５２）は、受信した高周波信号を低周波信号に変換して復調する受信部（２１）と制御部（１７）とを有する。前記受信部は、周波数変換された信号のＤＣオフセットを除去するハイパスフィルタ（１０，１５）を有する。前記ハイパスフィルタはＣＲフィルタ回路と前記ＣＲフィルタ回路の抵抗素子（２７，２８）に電流を流す能動素子（２９，３０）とを備える。前記制御回路は、相対的に転送レートの低い通信方式では前記能動素子を非活性にし、相対的に転送レートの高い通信方式では前記能動素子を活性にして遮断周波数を低くする動作モード（第１モード、第２モード）を備え、前記ハイパスフィルタの周波数帯域を切換え制御する。
【００１４】
これによれば、ＣＲフィルタ回路の抵抗素子に電流を流すことによって当該ＣＲフィルタ回路の容量素子に直列された回路の入力印インピーダンスを大きくするから、ＣＲフィルタ回路によるチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。更に、低い遮断周波数が必要なときだけ能動素子を活性化するのでハイパスフィルタの低消費電力を実現することができる。
【００１５】
〔２〕項１の半導体装置において、前記相対的に転送レートの高い通信方式は携帯電話のＨＳＤＰＡ方式であり、前記相対的に転送レートの低い通信方式携帯電話のＷＣＤＭＡ方式である。携帯電話機の低消費電力と小型化に寄与する。
【００１６】
〔３〕項２の半導体装置において、前記制御回路は、携帯電話のＷＣＤＭＡ方式で受信する場合に所要の受信信号品質が得られないときに前記能動素子を非活性から活性にして遮断周波数を低くする動作モード（第３モード）を有する。転送レートの低いＷＣＤＭＡ方式であっても通信環境の悪化等に容易に対処可能になる。
【００１７】
〔４〕別の半導体装置は、受信した高周波信号を低周波信号に変換して復調する受信部を有し、前記受信部は、周波数変換された信号のＤＣオフセットを除去するハイパスフィルタと、前記ハイパスフィルタの出力に基づいて受信信号を復調すると共に受信信号品質を検出可能な復調部とを有する。前記ハイパスフィルタはＣＲフィルタ回路と前記ＣＲフィルタ回路の抵抗素子に電流を流す能動素子とを有する。前記制御回路は、前記復調部で検出された受信信号品質に所要の受信信号品質が得られないときに前記能動素子を非活性から活性にして遮断周波数を低くする動作モード（第４モード）を有し、前記ハイパスフィルタの周波数帯域を切換え制御する。
【００１８】
これにより、ＣＲフィルタ回路の抵抗素子に電流を流してハイパスフィルタの入力印インピーダンスを大きくするからＣＲフィルタ回路によるチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。更に、所要の受信品質が得られないようなときに低い遮断周波数を必要とするときだけ能動素子を活性化するのでハイパスフィルタの低消費電力を実現することができる。
【００１９】
〔５〕項１又は４の半導体装置において、前記ハイパスフィルタは、前記ＣＲ回路を構成し入力端子に結合された第１容量素子（２５，２６）と、前記ＣＲ回路を構成する第１抵抗素子（２７，２８）及び前記能動素子（２９，３０）を備えるブートストラップ回路（３６）とを有する。前記第１抵抗素子に前記ブートストラップ回路から電流を流し込むことで前記ＣＲ回路の入力インピーダンスを見かけ上大きくすることが可能とされる。
【００２０】
〔６〕項５の半導体装置において、前記ブートストラップ回路は、前記第１容量素子と前記第１抵抗素子との結合ノードに非反転入力端子が結合され選択的に活性化される前記能動素子としてのアンプ（２９，３０）と、前記アンプの出力端子を第２抵抗素子（４０、４２）を介して前記アンプの非反転入力端子に選択的に帰還させる正帰還スイッチ素子（４１，４３）と、前記アンプの出力端子と前記アンプの反転入力端子とに直列接続された第３抵抗素子（３２、３３）と、前記アンプの反転入力端子と前記第３抵抗素子との結合ノードに接続された第４抵抗素子（３４，３５）とを有する。前記制御回路は、前記アンプを活性化し、且つ前記正帰還スイッチをオン状態にすることによって、前記入力インピーダンスを大きくして遮断周波数を低くする。
【００２１】
〔７〕更に別の半導体装置は、受信した高周波信号を低周波信号に変換して復調する受信部と制御部とを有し、前記受信部は、周波数変換された信号をディジタル信号に変換するアナログ・ディジタル変換回路（１３，１４）と、前記アナログ・ディジタル変換回路で変換されたディジタル信号のＤＣオフセットを除去するディジタルハイパスフィルタ（１０Ａ，１５Ａ）とを有する。前記制御回路（１７）は、相対的に転送レートの高い通信方式では前記ディジタルハイパスフィルタのタップ数を多くし或いはフィルタ演算係数のビット数を多くして遮断周波数を低くし、相対的に転送レートの低い通信方式では前記ディジタルハイパスフィルタのタップ数を少なくし或いはフィルタ演算係数のビット数を少なくして遮断周波数を高くする動作モードを備え（第６モード、第７モード）、前記ディジタルハイパスフィルタの周波数帯域を切換え制御する。
【００２２】
これにより、転送レートが低い場合にはタップ数の少ないディジタルフィルタ動作に切換えればよいので、フィルタフィルタ演算に要するデータ処理時間が短くなって低消費電力に寄与する。ディジタルハイパスフィルタはＣＲフィルタ回路を用いないという点でチップ占有面積の低減に寄与する。
【００２３】
〔８〕更に別の半導体装置は、受信した高周波信号を低周波信号に変換して復調する受信部と制御部（１７）とを有し、前記受信部は、周波数変換された信号をディジタル信号に変換するアナログ・ディジタル変換回路（１３，１４）と、前記アナログ・ディジタル変換回路で変換されたディジタル信号のＤＣオフセットを除去するディジタルハイパスフィルタ（１０Ａ，１５Ａ）と、前記ディジタルハイパスフィルタの出力に基づいて受信信号を復調すると共に受信信号品質を検出可能な復調部（１９）とを有する。前記制御回路は、前記復調部で検出された受信信号品質に所要の受信信号品質が得られないときに前記ディジタルハイパスフィルタのタップ数を増やし或いはフィルタ演算係数のビット数を多くして遮断周波数を低くする動作モードを備え（第８モード）、前記ディジタルハイパスフィルタの周波数帯域を切換え制御する。
【００２４】
これにより、所要の受信品質が得られないとき遮断周波数を低くする必要がある場合だけタップ数の多いディジタルフィルタ演算を行い、所要の受信品質が得られている場合にはタップ数の少ないディジタルフィルタ動作に切換えればよいので、フィルタフィルタ演算に要するデータ処理時間が短くなって低消費電力に寄与する。ディジタルハイパスフィルタはＣＲフィルタ回路を用いないという点でチップ占有面積の低減に寄与する。
【００２５】
〔９〕項８の半導体装置において、前記ディジタルアナログ変換回路とディジタルハイパスフィルタとの間にイコライザ（２２，２３）を有し、前記制御回路は、前記ディジタルフィルタの遮断周波数を低くするのに呼応して前記イコライザの歪み除去精度を上げる（第１０モード）。必要なときにだけ受信品質を向上させることができ、受信精度を向上させることが必要ないときにはイコライザによる無駄な電力消費を抑えることができる。
【００２６】
〔１０〕項１又は４の半導体装置において、前記受信部で復調された受信データを入力してデータ処理を行なうデータ処理部（５１）と、前記データ処理部から出力された送信データを変調し、変調された低周波信号を高周波信号に変換して送信する送信部（５０）と、を更に備える。半導体装置をマイクロコンピュータ又はベースバンドプロセッサ等として実現することができる。
【００２７】
２．実施の形態の詳細
《ダイレクトコンバージョン受信装置》
実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２８】
図１には本発明に係る半導体装置に適用された受信装置の一例が示される。同図に示される受信装置は複数通信方式を受信可能なダイレクトコンバージョン受信装置として構成される。
【００２９】
図１において２１はディジタル変調された信号を受信する受信部（ＲＥＣＶ）である。受信部２１は送受信用のアンテナ端子１に接続された分波器（ＰＤＸ）２からの出力を受ける。受信部２１は分波器２の出力を低雑音増幅器（ＬＮＡ）３で受け、低雑音増幅器３はその入力信号を増幅して差動信号として出力する。低雑音増幅器３の非反転出力と反転出力の夫々に対して、ミキサ４，５、オートゲインコントロール増幅器（ＡＭＰ）８，９、ローパスフィルタ（ＬＰＦ）１１，１２、ハイパスフィルタ（ＨＰＦ）１０，１５、アナログ信号をディジタル信号に変換するアナログ・ディジタル変換器（ＡＤ）１３，１４、イコライザ（ＥＱ）２２，２３が設けられる。イコライザ２２，２３の出力は復調部（ＤＥＭＯＤ）１９に供給される。ミキサ４，５には９０度位相シフタ６の出力が供給され、９０度位相シフタ６にはＶＣＯ（電圧制御発振器）７が接続される。制御部（ＣＯＮＴ）１７は制御信号２１によってオートゲインコントロール増幅器８，９を制御し、制御信号１６によってハイパスフィルタ１０，１５を制御し、制御信号２４によってイコライザ２２，２３を制御し、復調部１９から検出信号１８を受ける。
【００３０】
アンテナ入力端子１より入力される無線高周波信号（以下ＲＦ信号）は分波器２で送信信号２０と分波され、受信部２１に入力される。受信部２１に入力された信号は、低雑音増幅器３で増幅され、ミキサ４，５で、ＶＣＯ７と９０度位相シフタ６からの発振信号により直交検波されてＩ（In-phase）／Ｑ（Quadrature-phase）信号に変換される。Ｉ／Ｑ信号はそれぞれＡＧＣ増幅器８，９で利得制御され、ローパスフィルタ１１，１２で不要波が除去され、ハイパスフィルタ１０，１５でＤＣオフセットが除去される。ハイパスフィルタ１１，１２の出力はＡＤ変換器１３，１４でディジタル信号に変換される。Ｉ／Ｑのディジタル信号はイコライザ２２，２３で不要波除去と波形整形が行われ、その結果を復調部１９が入力して復調する。
【００３１】
受信装置２１が受信可能な複数通信方式の一つは、特に制限されないが、Release-99のＷＣＤＭＡ方式であり、もう一つはＨＳＤＰＡ方式である。制御部１７は何れの通信方式か等によって制御信号２１，１６，２４によって受信部の動作特性を制御する。制御信号２１はその値に応じてＡＭＰ８，９の利得を制御する。制御信号１６はその値に従ってＨＰＦ１０，１５の遮断周波数を規定する。制御信号２４はその値に従ってＥＱ２２，２３の歪み除去精度を規定する。
【００３２】
《遮断周波数制御の第１形態》
制御回路１７による遮断周波数制御の第1の例について詳細を説明する。図３にはＨＰＦ１０，１５における振幅（ＡＭＰＬＴＤ）と周波数（ＦＲＥＱ）の特性が示される。同図に示されるようにRelease-99のＷＣＤＭＡ方式による信号受信時は制御信号１６でＨＰＦ１０，１５の遮断周波数（カットオフ周波数とも記す）は破線３８で示すようのように高く設定される。ＨＳＤＰＡ方式による信号受信時は制御信号１６でＨＰＦ１０，１５のカットオフ周波数は破線３９のように低く設定される。図３において３７は受信信号の帯域幅である。
【００３３】
図２には上記制御を実現するためのＨＰＦ１０，１５の具体例が示される。同図に示されるＨＰＦ１０，１５は差動入出力構成であり、差動入力端端子ＩＮｔ、ＩＮｂと差動出力端子ＯＵＴｔ、ＯＵＴｂを有する。
差動入力端子ＩＮｔ、ＩＮｂには夫々容量素子（第１容量素子）２５，２６の一方の容量電極が接続される。２５，２６の他方の容量電極にはブートストラップ回路３６が接続される。ブートストラップ回路３６は入出力端子ＩＮｔ，ＯＵＴｔ側と入出力端子ＩＮｂ、ＯＵＴｂ側で対称の回路構成を備える。ブートストラップ回路３６は、前記容量素子２５（２６）とＣＲ回路を構成する抵抗素子（第１抵抗素子）２７（２８）、前記容量素子２５（２６）と抵抗素子２７（２８）との結合ノードに非反転入力端子（＋）が結合され選択的に活性化される能動素子としてのオペアンプ２９（３０）アンプ、及び、抵抗素子（第２抵抗素子）４０（４２）を介してオペアンプアンプ２９（３０）の出力端子を前記オペアンプ２９（３０）の非反転入力端子（＋）に選択的に帰還させる正帰還スイッチ素子４１（４３）を備える。更に、前記オペアンプ２９（３０）の出力端子と前記オペアンプ２９（３０）の反転入力端子（−）とに直列接続された抵抗素子（第３抵抗素子）３２（３３）、前記オペアンプ２９（３０）の反転入力端子（−）と前記抵抗素子３２（３３）との結合ノードに接続された抵抗素子（第４抵抗素子）３４（３５）、及び、抵抗素子２７と２８の結合ノードと抵抗素子３４と３５の結合ノードとの間に配置された容量素子を備える。
【００３４】
オペアンプ２９，３０の活性／非活性と、正帰還スイッチ４１，４３のオン／オフは前記信号１６によって制御される。オペアンプ２９，３０が非活性にされ且つ正帰還スイッチ４１，４３がオフにされる（第１状態の設定）ことによって、非反転側は容量素子２５と抵抗素子２７により、反転側は容量素子２６と抵抗素子によって夫々ハイパスフィルタ１０、１５の周波数特性が決定される。遮断周波数は容量素子２５（２６）の容量値と抵抗素子２７（２８）の抵抗値との積に逆比例して決まる。このときオペアンプ２９，３０は動作されないのでそれによる電力消費は無い。
【００３５】
オペアンプ２９，３０が活性にされ且つ正帰還スイッチ４１，４３がオンにされる（第２状態の設定）ことによって、ブートストラップ回路３６入力インピーダンスＺｉが大きくなり、前記第１状態の場合に比べてハイパスフィルタ１０，１５の遮断周波数は低くされる。即ち、オペアンプ２９（３０）が活性化され且つ正帰還スイッチ４１（４３）がオン状態にされることによってオペアンプ２９（３０）からの電流がスイッチ４０（４３）を介して抵抗素子２７（２８）に流れ込むことによって、ブートストラップ回路３６の入力からみた抵抗素子２７，２８の抵抗値が見掛け上大きくなり、入力インピーダンスＺｉが大きくなる。例えば抵抗素子３２（３３）の抵抗値をｒ、抵抗素子３４（３５）の抵抗値をｋ・ｒ、抵抗素子４０（４２）、２７（２８）の抵抗値をＲとすると、前記第２状態においてブートストラップ回路３６の入力インピーダンスは、Ｚｉ＝ｋ・Ｒ（ｋ−１）となる。ｋ＝１．１とすればＺｉは抵抗値Ｒの１１倍になる。これにより、第２状態ではＨＰＦ１０，１５の遮断周波数を低くすることができる。
【００３６】
前記制御回路は、相対的に転送レートの低いＷＣＤＭＡ通信方式では前記第1状態を選択するように制御信号１６の値を決め（第１動作モードの設定）、相対的に転送レートの高いＨＳＤＰＡ通信方式では前記第２状態を選択するように制御信号１６の値を決める（第２モードの設定）。
【００３７】
上記遮断周波数制御の第1形態によれば、第２モードではＣＲフィルタ回路の抵抗素子２７（２８）にオペアンプ２９（３０）を介して電流を流すことによってブートストラップ３６の入力インピーダンスを大きくするから、容量素子２５（２６）と抵抗素子２７（２８）から成るＣＲフィルタ回路によるチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。更に、低い遮断周波数が必要なときだけ能動素子を活性化するのでハイパスフィルタの低消費電力を実現することができる。したがって、携帯電話のＨＳＤＰＡ方式ＷＣＤＭＡ方式の双方をサポートする携帯電話機の低消費電力と小型化に寄与することができる。例えば図４には低消費電力化の効果が従来例との比較で示される。（Ａ）は本発明の場合の消費電流、（Ｂ）は従来例の場合の消費電流を示す。Ｉは電流、Ｔは時間である。従来例とは、ＷＣＤＭＡ方式／ＨＳＤＰＡ方式の双方共にブートストラップ等の高インピーダンス回路を動作させて必要な遮断周波数特性を得ようとする例である。本発明の上記制御形態ではＨＳＤＰＡ方式による受信時にだけ、高インピーダンス回路としてのブートストラップ回路３６を動作させることで、従来方式に比較して平均電流を低下させることができる。
【００３８】
《遮断周波数制御の第２形態》
前記復調部１９は福緒結果に対して受信信号の品質に相当するビットエラーレート（ＢＥＲ）やＥＶＭ等を計算する機能を備える。復調部１９はこの計算結果を、基準値と比較して基準値以下である場合には制御信号１８を変化させる。制御部１７は、ＷＣＤＭＡ方式で受信を行っているとき、即ち、前記第１モードを指定してＨＰＦ１０，１５の遮断周波数を決定しているとき、制御信号１８の変化を検出すると、これに応答して、制御信号１６によりＨＰＦ１０，１５に第２状態を指定して遮断周波数を低くする（第３モード）。転送レートの低いＷＣＤＭＡ方式であっても通信環境の悪化等に容易に対処可能になる。
【００３９】
《遮断周波数制御の第３形態》
一方、制御回路１７はＷＣＤＭＡ方式による受信動作であるか又はＨＳＤＰＡ方式による受信動作であるかに拘わらずに、受信状態、即ち、受信信号の品質に応じてＨＰＦ１０，１５のカットオフ周波数を切換え制御する。通信開始の当初において制御回路１７は例えば信号１６によってＨＰＦ１０，１５に前記第1の状態を指定する。復調部１９は、受信信号の品質に相当するビットエラーレート（ＢＥＲ）やＥＶＭ等の計算結果を、下限基準値、上限基準値と比較して下限基準値以下である場合には制御信号１８を第１の値から第２の値に変化させ、上限基準値以上である場合には制御信号１８を第２の値から第１の値に変化させる。制御部１７は制御信号の第１の値から第２の値に変化に応答して制御信号１６によりＨＰＦ１０，１５に第２の状態を指示してそのカットオフ周波数を低くする（第４モード）。制御部１７は制御信号の第２の値から第１の値に変化に応答して制御信号１６によりＨＰＦ１０，１５に第１の状態を指示してそのカットオフ周波数を高くする（第５モード）。
【００４０】
これによれば、第４モードではＣＲフィルタ回路の抵抗素子２７（２８）にオペアンプ２９（３０）を介して電流を流すことによってブートストラップ３６の入力インピーダンスを大きくするから、容量素子２５（２６）と抵抗素子２７（２８）から成るＣＲフィルタ回路によるチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。更に、所要の受信品質が得られないようなときに低い遮断周波数が必要なときだけオペアンプ２９（３０）を活性化するのでハイパスフィルタの低消費電力を実現することができる。要するに、ＢＥＲやＥＶＭなどの受信信号の品質の基づいてアナログハイパスフィルタの特性を最適化するから、低消費電力化と最適な受信信号品質による信号の受信との双方を実現することができる。
【００４１】
尚、上記において、基準値を設定せず、制御信号１６，１８を所定の範囲で可変してその中で最も良い受信信号の品質が得られる制御信号１６，１８によってＨＰＦ１０，１５の動作特性を設定するようにしてもよい。
【００４２】
《ダイレクトコンバージョン受信装置の第２の例》
図５には本発明に係る半導体装置に適用された受信装置の別の例が示される。同図に示される受信装置は複数通信方式を受信可能なダイレクトコンバージョン受信装置として構成される。図１との相違点はアナログのＨＰＦ１０，１５に代えて、イコライザ２２，２３の次段にディジタルハイパスフィルタ１０Ａ，１５Ａを配置した点である。ディジタルハイパスフィルタ１０Ａ，１５Ａは例えば、積和演算器からなるFIR(Finite Impulse Response Filter)フィルタあるいはIIR(Infinite impulse response filter)フィルタの組み合わせを用いて実現されている。第２の例における遮断周波数切換え制御の第１形態は、ＷＣＤＭＡ方式による受信時に制御信号１６により、遮断周波数が図３の３８のように高くなり、且つフィルタ演算のタップ数が少なくなるように或いはフィルタ演算係数のビット数が少なくなるようにディジタルハイパスフィルタ１０Ａ，１５Ａに指定する（第６モード）。ＨＳＤＰＡ方式による受信においては制御信号１６により、遮断周波数が図３の３９のように低くなり、且つフィルタ演算のタップ数が多くなるように或いはフィルタ演算係数のビット数が多くなるようにディジタルハイパスフィルタ１０Ａ，１５Ａに指定する（第７モード）。
【００４３】
これにより、転送レートが低い場合にはタップ数の少ないディジタルフィルタ動作に切換えればよいので、フィルタフィルタ演算に要するデータ処理時間が短くなって低消費電力に寄与する。ディジタルハイパスフィルタ１０Ａ，１５ＡはＣＲフィルタ回路を用いないという点でチップ占有面積の低減に寄与する。
【００４４】
第２の例における遮断周波数切換え制御の第２形態は、前記復調部１９で検出された受信信号品質に所要の受信信号品質が得られないことが制御回路１７に信号１８で通知されたとき、前記ディジタルハイパスフィルタ１０Ａ，１５Ａのタップ数を増やし或いはフィルタ演算係数のビット数を多くして遮断周波数を低くするように指示する（第８モード）。また、前記復調部１９で検出された受信信号品質に所要の受信信号品質を越えた過剰な品質が得られていることが制御回路１７に信号１８で通知されたときは、前記ディジタルハイパスフィルタ１０Ａ，１５Ａのタップ数を減らし或いはフィルタ演算係数のビット数を減らして遮断周波数を高くするように指示する（第９モード）。
【００４５】
上記制御形態により、所要の受信品質が得られないとき遮断周波数を低くする必要がある場合だけタップ数の多いディジタルフィルタ演算を行い、所要の受信品質が得られている場合にはタップ数の少ないディジタルフィルタ動作に切換えればよいので、フィルタフィルタ演算に要するデータ処理時間が短くなって低消費電力に寄与する。ディジタルハイパスフィルタはＣＲフィルタ回路を用いないという点でチップ占有面積の低減に寄与する。
【００４６】
第２の例における遮断周波数切換え制御の第３形態は、前記制御回路１７が制御信号２４により、前記ディジタルフィルタ１０Ａ，１５Ａの遮断周波数を低くするのに呼応してイコライザ２２，２３の歪み除去精度を上げる。例えば、Release-99のＷＣＤＭＡ方式による受信時はＨＰＦ１０Ａ，１５Ａのカットオフ周波数を図３の３８に例示されるように高く設定し、イコライザ２２，２３に対してはタップ数を低減するかスルーパスさせて低消費電力化を図る。ＨＳＤＰＡ方式による受信時はＨＰＦ１０Ａ，１５Ａのカットオフ周波数を図３の３９に例示されるように低く設定し、さらにイコライザ２２，２３のタップ数を十分に確保して強力な等化をかけることで、ＨＳＤＰＡ方式に対して良好な受信特性を実現する（第１０モード）。これによれば、必要なときにだけ受信品質を向上させることができ、受信精度を向上させることが必要ないときにはイコライザによる無駄な電力消費を抑えることができる。したがって、Release-99のＷＣＤＭＡ方式による受信動作時の低消費電力化とＨＳＤＰＡ方式による受信動作時の良好な受信特性を実現できる。
【００４７】
《半導体装置》
図６には以上で説明した受信装置を有する半導体装置５２が例示される。同図に示される半導体装置５２は、特に制限されないが、３Ｇ端末としての携帯電話機に用いられるベースバンドプロセッサ若しくはマイクロコンピュータとされる。半導体装置は、例えば単結晶シリコン等の１個の半導体基板にＣＭＯＳ或いはＢｉ−ＣＭＯＳプロセス等の半導体製造プロセスによって形成される。
【００４８】
アンテナ端子１に接続されたアンテナで受信された受信信号は分波器２で送信信号２０と分波され、上述の受信部（ＲＥＣＶ）２１に入力される。受信部２１の出力はデータ処理部（ＰＲＣＳ）５１に入力される。一方、データ処理部５１から出力される送信データは、送信部５０に入力される。送信部５０は入力された送信データを変調し、変調された低周波信号を高周波信号に変換する。送信部５０の出力は、分波器２及びアンテナ端子１を介してアンテナから送信される。
【００４９】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００５０】
例えば、上記説明では本発明を携帯電話機に適用する場合を一例としたが、本発明はこれに限定されない。例えば、ディジタル放送受信機にも適用できる。ディジタル放送では、１／３セグメント受信や１３セグメント受信のフルセグ受信に対応した受信モードがある。また、各ＯＦＤＭキャリアの変調方式としてＱＰＳＫ〜６４ＱＡＭなどが規定されている。これら受信モードや変調方式に応じてハイパスフィルタのカットオフ周波数切換えても以上の説明と同等の効果を期待することができる。例えば６４ＱＡＭ変調の場合はハイパスフィルタのカットオフ周波数を低くし、ＱＰＳＫの場合はハイパスフィルタのカットオフ周波数を高くすることや、２ｋ、４ｋＦＦＴモード時はハイパスフィルタのカットオフ周波数を高くして、８ｋモード時は低くすること等が考えられる。ブートストラップ回路の構成は図２に限定されず適宜変更可能であり、活性化によって入力インピーダンスが大きくされる回路構成であればよい。
【図面の簡単な説明】
【００５１】
【図１】図１は本発明に係る半導体装置に適用された受信装置の一例を示すブロック図である。
【図２】図２はアナログハイパスフィルタの具体例を示すブロック図である。
【図３】ＷＣＤＭＡ方式による受信時とＨＳＤＰＡ方式による受信時の夫々におけるアナログハイパスフィルタの遮断周波数特性の概略を示す説明図である。
【図４】図４は遮断周波数切換えによる低消費電力化の効果を従来例との比較で示す説明図である。
【図５】図５は本発明に係る半導体装置に適用された受信装置の別の例を示すブロック図である。
【図６】図６は本発明に係る受信装置を有する半導体装置の一例を示すブロック図である。
【符号の説明】
【００５２】
２１ 受信部（ＲＥＣＶ）
１ アンテナ端子
２ 分波器（ＰＤＸ）
３ 低雑音増幅器（ＬＮＡ）
４，５ ミキサ
８，９ オートゲインコントロール増幅器（ＡＭＰ）
１１，１２ ローパスフィルタ（ＬＰＦ）
１０，１５ ハイパスフィルタ（ＨＰＦ）
１０Ａ，１５Ａ ディジタルはパスフィルタ
１３，１４ アナログ・ディジタル変換器（ＡＤ）
２２，２３ イコライザ（ＥＱ）
１９ 復調部（ＤＥＭＯＤ）
７ ＶＣＯ（電圧制御発振器）
１７ 制御部（ＣＯＮＴ）
１７、１６、２２、２３ 制御信号
１８ 検出信号
ＩＮｔ、ＩＮｂ 差動入力端端子
ＯＵＴｔ、ＯＵＴｂ 差動出力端子
２５，２６ 容量素子（第１容量素子）
３６ ブートストラップ回路
２７，２８ 抵抗素子（第１抵抗素子）
２９，３０ オペアンプ
４０，４２ 抵抗素子（第２抵抗素子）
４１，４３ 正帰還スイッチ素子
３２，３３ 抵抗素子（第３抵抗素子）
３４，３５ 抵抗素子（第４抵抗素子）
５０ 送信部
５１ データ処理部
５２ 半導体装置
【特許請求の範囲】
【請求項１】
受信した高周波信号を低周波信号に変換して復調する受信部と制御部とを有する半導体装置であって、
前記受信部は、周波数変換された信号のＤＣオフセットを除去するハイパスフィルタを有し、
前記ハイパスフィルタはＣＲフィルタ回路と能動素子とを備え、
前記制御回路は、相対的に転送レートの低い通信方式では前記能動素子を非活性にし、相対的に転送レートの高い通信方式では前記能動素子を活性にして遮断周波数を低くする動作モードを備え、前記ハイパスフィルタの周波数帯域を切換え制御する、半導体装置。
【請求項２】
前記相対的に転送レートの高い通信方式は携帯電話のＨＳＤＰＡ方式であり、前記相対的に転送レートの低い通信方式携帯電話のＷＣＤＭＡ方式である、請求項１記載の受信装置。
【請求項３】
前記制御回路は、携帯電話のＷＣＤＭＡ方式で受信する場合に所要の受信信号品質が得られないときに前記能動素子を非活性から活性にして遮断周波数を低くする動作モードを有する、請求項２記載の受信装置。
【請求項４】
受信した高周波信号を低周波信号に変換して復調する受信部と制御部とを有する半導体装置であって、
前記受信部は、周波数変換された信号のＤＣオフセットを除去するハイパスフィルタと、前記ハイパスフィルタの出力に基づいて受信信号を復調すると共に受信信号品質を検出可能な復調部とを有し、
前記ハイパスフィルタはＣＲフィルタ回路と能動素子とを有し、
前記制御回路は、前記復調部で検出された受信信号品質に所要の受信信号品質が得られないときに前記能動素子を非活性から活性にして遮断周波数を低くする動作モードを備え、前記ハイパスフィルタの周波数帯域を切換え制御する、半導体装置。
【請求項５】
前記ハイパスフィルタは、前記ＣＲ回路を構成し入力端子に結合された第１容量素子と、前記ＣＲ回路を構成する第１抵抗素子及び前記能動素子を備えるブートストラップ回路とを有し、
前記第１抵抗素子に前記ブートストラップ回路から電流を流し込むことで前記ＣＲ回路の入力インピーダンスを見かけ上大きくすることが可能とされる、請求項１又は４記載の半導体装置。
【請求項６】
前記ブートストラップ回路は、前記第１容量素子と前記第１抵抗素子との結合ノードに非反転入力端子が結合され選択的に活性化される前記能動素子としてのアンプと、前記アンプの出力端子を第２抵抗素子を介して前記アンプの非反転入力端子に選択的に帰還させる正帰還スイッチ素子と、前記アンプの出力端子と前記アンプの反転入力端子とに直列接続された第３抵抗素子と、前記アンプの反転入力端子と前記第３抵抗素子との結合ノードに接続された第４抵抗素子とを有し、
前記制御回路は、前記アンプを活性化し、且つ前記正帰還スイッチをオン状態にすることによって、前記入力インピーダンスを大きくして遮断周波数を低くする、請求項５記載の半導体装置。
【請求項７】
受信した高周波信号を低周波信号に変換して復調する受信部と制御部とを有する半導体装置であって、
前記受信部は、周波数変換された信号をディジタル信号に変換するアナログ・ディジタル変換回路と、前記アナログ・ディジタル変換回路で変換されたディジタル信号のＤＣオフセットを除去するディジタルハイパスフィルタとを有し、
前記制御回路は、相対的に転送レートの高い通信方式では前記ディジタルハイパスフィルタのタップ数を多くし或いはフィルタ演算係数のビット数を多くして遮断周波数を低くし、相対的に転送レートの低い通信方式では前記ディジタルハイパスフィルタのタップ数を少なくし或いはフィルタ演算係数のビット数を少なくして遮断周波数を高くする動作モードを備え、前記ディジタルハイパスフィルタの周波数帯域を切換え制御する、半導体装置。
【請求項８】
受信した高周波信号を低周波信号に変換する受信部と制御部とを有する半導体装置であって、
前記受信部は、周波数変換された信号をディジタル信号に変換するアナログ・ディジタル変換回路と、前記アナログ・ディジタル変換回路で変換されたディジタル信号のＤＣオフセットを除去するディジタルハイパスフィルタと、前記ディジタルハイパスフィルタの出力に基づいて受信信号を復調すると共に受信信号品質を検出可能な復調部とを有し、
前記制御回路は、前記復調部で検出された受信信号品質に所要の受信信号品質が得られないときに前記ディジタルハイパスフィルタのタップ数を増やし或いはフィルタ演算係数のビット数を多くして遮断周波数を低くする動作モードを備え、前記ディジタルハイパスフィルタの周波数帯域を切換え制御する、半導体装置。
【請求項９】
前記ディジタルアナログ変換回路とディジタルハイパスフィルタとの間にイコライザを有し、
前記制御回路は、前記ディジタルフィルタの遮断周波数を低くするのに呼応して前記イコライザの歪み除去精度を上げる、請求項８記載の半導体装置。
【請求項１０】
前記受信部で復調された受信データを入力してデータ処理を行なうデータ処理部と、前記データ処理部から出力された送信データを変調し、変調された低周波信号を高周波信号に変換して送信する送信部と、を更に備える請求項１又は４記載の半導体装置。
【請求項１】
受信した高周波信号を低周波信号に変換して復調する受信部と制御部とを有する半導体装置であって、
前記受信部は、周波数変換された信号のＤＣオフセットを除去するハイパスフィルタを有し、
前記ハイパスフィルタはＣＲフィルタ回路と能動素子とを備え、
前記制御回路は、相対的に転送レートの低い通信方式では前記能動素子を非活性にし、相対的に転送レートの高い通信方式では前記能動素子を活性にして遮断周波数を低くする動作モードを備え、前記ハイパスフィルタの周波数帯域を切換え制御する、半導体装置。
【請求項２】
前記相対的に転送レートの高い通信方式は携帯電話のＨＳＤＰＡ方式であり、前記相対的に転送レートの低い通信方式携帯電話のＷＣＤＭＡ方式である、請求項１記載の受信装置。
【請求項３】
前記制御回路は、携帯電話のＷＣＤＭＡ方式で受信する場合に所要の受信信号品質が得られないときに前記能動素子を非活性から活性にして遮断周波数を低くする動作モードを有する、請求項２記載の受信装置。
【請求項４】
受信した高周波信号を低周波信号に変換して復調する受信部と制御部とを有する半導体装置であって、
前記受信部は、周波数変換された信号のＤＣオフセットを除去するハイパスフィルタと、前記ハイパスフィルタの出力に基づいて受信信号を復調すると共に受信信号品質を検出可能な復調部とを有し、
前記ハイパスフィルタはＣＲフィルタ回路と能動素子とを有し、
前記制御回路は、前記復調部で検出された受信信号品質に所要の受信信号品質が得られないときに前記能動素子を非活性から活性にして遮断周波数を低くする動作モードを備え、前記ハイパスフィルタの周波数帯域を切換え制御する、半導体装置。
【請求項５】
前記ハイパスフィルタは、前記ＣＲ回路を構成し入力端子に結合された第１容量素子と、前記ＣＲ回路を構成する第１抵抗素子及び前記能動素子を備えるブートストラップ回路とを有し、
前記第１抵抗素子に前記ブートストラップ回路から電流を流し込むことで前記ＣＲ回路の入力インピーダンスを見かけ上大きくすることが可能とされる、請求項１又は４記載の半導体装置。
【請求項６】
前記ブートストラップ回路は、前記第１容量素子と前記第１抵抗素子との結合ノードに非反転入力端子が結合され選択的に活性化される前記能動素子としてのアンプと、前記アンプの出力端子を第２抵抗素子を介して前記アンプの非反転入力端子に選択的に帰還させる正帰還スイッチ素子と、前記アンプの出力端子と前記アンプの反転入力端子とに直列接続された第３抵抗素子と、前記アンプの反転入力端子と前記第３抵抗素子との結合ノードに接続された第４抵抗素子とを有し、
前記制御回路は、前記アンプを活性化し、且つ前記正帰還スイッチをオン状態にすることによって、前記入力インピーダンスを大きくして遮断周波数を低くする、請求項５記載の半導体装置。
【請求項７】
受信した高周波信号を低周波信号に変換して復調する受信部と制御部とを有する半導体装置であって、
前記受信部は、周波数変換された信号をディジタル信号に変換するアナログ・ディジタル変換回路と、前記アナログ・ディジタル変換回路で変換されたディジタル信号のＤＣオフセットを除去するディジタルハイパスフィルタとを有し、
前記制御回路は、相対的に転送レートの高い通信方式では前記ディジタルハイパスフィルタのタップ数を多くし或いはフィルタ演算係数のビット数を多くして遮断周波数を低くし、相対的に転送レートの低い通信方式では前記ディジタルハイパスフィルタのタップ数を少なくし或いはフィルタ演算係数のビット数を少なくして遮断周波数を高くする動作モードを備え、前記ディジタルハイパスフィルタの周波数帯域を切換え制御する、半導体装置。
【請求項８】
受信した高周波信号を低周波信号に変換する受信部と制御部とを有する半導体装置であって、
前記受信部は、周波数変換された信号をディジタル信号に変換するアナログ・ディジタル変換回路と、前記アナログ・ディジタル変換回路で変換されたディジタル信号のＤＣオフセットを除去するディジタルハイパスフィルタと、前記ディジタルハイパスフィルタの出力に基づいて受信信号を復調すると共に受信信号品質を検出可能な復調部とを有し、
前記制御回路は、前記復調部で検出された受信信号品質に所要の受信信号品質が得られないときに前記ディジタルハイパスフィルタのタップ数を増やし或いはフィルタ演算係数のビット数を多くして遮断周波数を低くする動作モードを備え、前記ディジタルハイパスフィルタの周波数帯域を切換え制御する、半導体装置。
【請求項９】
前記ディジタルアナログ変換回路とディジタルハイパスフィルタとの間にイコライザを有し、
前記制御回路は、前記ディジタルフィルタの遮断周波数を低くするのに呼応して前記イコライザの歪み除去精度を上げる、請求項８記載の半導体装置。
【請求項１０】
前記受信部で復調された受信データを入力してデータ処理を行なうデータ処理部と、前記データ処理部から出力された送信データを変調し、変調された低周波信号を高周波信号に変換して送信する送信部と、を更に備える請求項１又は４記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−１１１５６９（Ｐ２００９−１１１５６９Ａ）
【公開日】平成２１年５月２１日（２００９．５．２１）
【国際特許分類】
【出願番号】特願２００７−２８０１２０（Ｐ２００７−２８０１２０）
【出願日】平成１９年１０月２９日（２００７．１０．２９）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２１年５月２１日（２００９．５．２１）
【国際特許分類】
【出願日】平成１９年１０月２９日（２００７．１０．２９）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]