同期信号発生回路
【課題】 ＰＷＭ信号からその同期信号を発生する。
【解決手段】 三角波発生回路１０１は、ＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジおよび立ち下がりエッジの各々を検出する度に、先行して開始した三角波信号の発生と並行して三角波信号を発生する手段であり、立ち上がりエッジまたは立ち下がりエッジの検出後、三角波信号を基準レベルから一定の時間勾配で変化させ、その後、同種のエッジが検出された以降、同じ大きさの逆方向の時間勾配で三角波信号を変化させる。同期信号発生部１６０は、三角波発生回路１０１が発生する三角波信号ＴＲＩＡ、ＴＲＩＢ、ＴＲＩＣに基づいてＰＷＭ信号ＰＷＭＩＮに同期した同期信号ＳＹＮＣを発生する手段であり、相前後して発生を開始した２個の三角波信号の大小関係が逆転したとき、同期信号ＳＹＮＣのレベルを反転させ、先行して発生を開始した三角波信号を基準レベルに初期化する。
【解決手段】 三角波発生回路１０１は、ＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジおよび立ち下がりエッジの各々を検出する度に、先行して開始した三角波信号の発生と並行して三角波信号を発生する手段であり、立ち上がりエッジまたは立ち下がりエッジの検出後、三角波信号を基準レベルから一定の時間勾配で変化させ、その後、同種のエッジが検出された以降、同じ大きさの逆方向の時間勾配で三角波信号を変化させる。同期信号発生部１６０は、三角波発生回路１０１が発生する三角波信号ＴＲＩＡ、ＴＲＩＢ、ＴＲＩＣに基づいてＰＷＭ信号ＰＷＭＩＮに同期した同期信号ＳＹＮＣを発生する手段であり、相前後して発生を開始した２個の三角波信号の大小関係が逆転したとき、同期信号ＳＹＮＣのレベルを反転させ、先行して発生を開始した三角波信号を基準レベルに初期化する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＰＷＭ（Pulse Width Modulation；パルス幅変調）信号に同期した同期信号を発生する同期信号発生回路に関する。
【背景技術】
【０００２】
Ｄ級増幅器は、入力信号に応じてパルス幅変調されたＰＷＭ信号を生成し、このＰＷＭ信号により負荷を駆動するアンプである（例えば特許文献１参照）。このＤ級増幅器は、エネルギー効率が高いという利点を有しており、オーディオ機器等においてスピーカを駆動するパワーアンプとして用いられる場合が多い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１２４６２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ゲインを一定に保つ等の理由により、ＰＷＭ信号の個々のパルス幅を負荷を駆動する回路の電源電圧に合わせて一律に調整（例えばパルス幅をｋ倍にする）する必要が生じる場合がある。このような要求に対処するための手段として、例えばＰＷＭ信号（以下、入力ＰＷＭ信号という）を変調前のアナログ信号に戻し、このアナログ信号のＰＷＭ信号（以下、出力ＰＷＭ信号という）への変換を再度行うといった手段が考えられる。しかし、この手段を採るとした場合、アナログ信号から出力ＰＷＭ信号への変換を行うのに出力ＰＷＭ信号の発生タイミングを指示する同期信号が必要となる。ここで、入力ＰＷＭ信号から得られたアナログ信号は、元の入力ＰＷＭ信号に同期した雑音成分を含んでいる。このため、アナログ信号から出力ＰＷＭ信号を得るために用いる同期信号が元の入力ＰＷＭ信号に同期していないと、出力ＰＷＭ信号にビートが発生する。このようなビートの発生を防止するには、入力ＰＷＭ信号の発生元である回路から入力ＰＷＭ信号の発生に用いた同期信号を取得し、この同期信号を用いてアナログ信号から出力ＰＷＭ信号への変換を行えばよい。しかし、そのような同期信号を入力ＰＷＭ信号の発生元である回路から取得することができない場合もある。
【０００５】
この発明は、以上説明した事情に鑑みてなされたものであり、ＰＷＭ信号からそのＰＷＭ信号に同期した同期信号を発生することができる同期信号発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、入力されるパルス幅変調信号の立ち上がりエッジおよび立ち下がりエッジの各々を検出する度に、先行して開始した三角波信号の発生と並行して三角波信号を発生する手段であって、立ち上がりエッジまたは立ち下がりエッジの検出後、三角波信号を基準レベルから一定の時間勾配で変化させ、その後、同種のエッジが検出された以降、同じ大きさの逆方向の時間勾配で三角波信号を変化させる三角波発生手段と、前記三角波発生手段が発生する三角波信号に基づいて前記パルス幅変調信号に同期した同期信号を発生する手段であって、前記三角波発生手段が相前後して発生を開始した２個の三角波信号の大小関係が逆転したとき、同期信号のレベルを反転させるとともに、前記相前後して発生を開始した２個の三角波信号のうち先行して発生を開始した三角波信号を基準レベルに初期化して停止させる同期信号発生手段とを具備することを特徴とする同期信号発生回路を提供する。
【０００７】
かかる発明によれば、パルス幅変調信号において隣接する異種のエッジ間の中央において、相前後して発生した２個の三角波信号が互いに逆向きの時間勾配となって交差し、この交差点を境に２つの三角波信号の大小関係が切り換わる。従って、相前後して発生した２個の三角波信号の大小関係が切り換わったときに同期信号をレベル反転させることにより、パルス幅変調信号に同期した同期信号が得られる。また、同期信号のレベル反転時には、先行して発生した三角波信号が基準レベルに初期化されるため、パルス幅変調信号のエッジ検出に伴って発生される三角波信号は常に基準レベルから変化を開始する。従って、安定した同期信号が得られる。
【図面の簡単な説明】
【０００８】
【図１】この発明の第１実施形態である同期信号発生回路を備えたＤ級増幅器の構成を示す回路図である。
【図２】同実施形態の各部の信号波形を示す図である。
【図３】同実施形態の各部の信号波形を示す図である。
【図４】同実施形態におけるタイミング発生部の具体的構成例を示す回路図である。
【図５】同実施形態における同期信号発生部の具体的構成例を示す回路図である。
【図６】同タイミング発生部の各部の信号波形を示す図である。
【図７】この発明の第２実施形態である同期信号発生回路を備えたＤ級増幅器の構成を示す回路図である。
【図８】同実施形態の各部の信号波形を示す図である。
【図９】同実施形態におけるタイミング発生部の具体的構成例を示す回路図である。
【図１０】同実施形態における同期信号発生部の具体的構成例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照し、この発明の実施の形態を説明する。
＜第１実施形態＞
図１は、この発明の第１実施形態である同期信号発生回路１００と再変調回路２００とにより構成されたＤ級増幅器の構成を示す回路図である。このＤ級増幅器には、図示しないＰＷＭ回路が出力するＰＷＭ信号ＰＷＭＩＮが入力される。このＰＷＭ信号ＰＷＭＩＮは、入力信号に応じてパルス幅変調されたパルスの列であり、このパルスの列における個々のパルスは、時間軸上において一定の時間間隔で並んだサンプリング点の前後に同じ時間幅だけ膨らんだパルスとなっている。本実施形態による同期信号発生回路１００は、このＰＷＭ信号ＰＷＭＩＮのサンプリング点に同期した同期信号ＳＹＮＣをＰＷＭ信号ＰＷＭＩＮから発生する回路である。また、再変調回路２００は、ＰＷＭ信号ＰＷＭＩＮおよび同期信号ＳＹＮＣに基づき、同期信号ＳＹＮＣに同期し、かつ、元のＰＷＭ信号ＰＷＭＩＮのパルス幅に指定された倍率を乗算したパルス幅を持ったＰＷＭ信号ＰＷＭＯＵＴを発生して出力する回路である。
【００１０】
再変調回路２００としては、各種の構成のものが考えられるが、例えば図示のように、ＰＷＭ信号ＰＷＭＩＮのパルス幅に応じた変調信号（アナログ信号）を発生するローパスフィルタ等の復調回路２０１と、同期信号ＳＹＮＣに同期した三角波信号を発生する三角波発生回路２０２と、この三角波信号とアナログ信号とのレベル比較によりＰＷＭ信号ＰＷＭＯＵＴを発生するＰＷＭ回路２０３とにより構成してもよい。
【００１１】
本実施形態による同期信号発生回路１００は、図１に示すように、三角波発生回路１０１と、同期信号発生部１６０とにより構成されている。三角波発生回路１０１は、ＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジおよび立ち下がりエッジの各々を検出する度に、先行して開始した三角波信号の発生と並行して三角波信号ＴＲＩＡ、ＴＲＩＢまたはＴＲＩＣを発生する手段であって、立ち上がりエッジまたは立ち下がりエッジの検出後、三角波信号を基準レベルから一定の時間勾配で変化させ、その後、同種のエッジが検出された以降、同じ大きさの逆方向の時間勾配で三角波信号を変化させる回路である。
【００１２】
図示の例において三角波発生回路１０１は、タイミング発生部１０２と、三角波発生部１１０Ａ、１１０Ｂおよび１１０Ｃとを有する。ここで、タイミング発生部１０２は、ＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジおよび立ち下がりエッジを検出することにより、パルスＰＡ、ＰＢおよびＰＣを発生する回路である。さらに詳述すると、ＰＷＭ信号ＰＷＭＩＮにおいて、隣接した異種のエッジ間の期間（例えば立ち上がりエッジとその直後の立ち下がりエッジとの間の期間）を１異種エッジ間期間、連続した同種のエッジ間の期間（例えば立ち上がりエッジとその次の立ち上がりエッジとの間の期間）を１同種エッジ間期間と呼ぶものとすると、タイミング発生部１０２は、１同種エッジ間期間だけパルスＰＡをＬレベルとした後、１異種エッジ間期間だけパルスＰＡをＨレベルとする、という動作を繰り返す。また、タイミング発生部１０２は、パルスＰＡに対して１異種エッジ間期間だけ遅れて、パルスＰＡと同様な態様でパルスＰＢを発生し、このパルスＰＢに対して１異種エッジ間期間だけ遅れて、パルスＰＡと同様な態様でパルスＰＣを発生する。
【００１３】
三角波発生部１１０Ａ、１１０Ｂおよび１１０Ｃは、タイミング発生部１０２が出力するパルスＰＡ、ＰＢおよびＰＣに基づいて三角波信号ＴＲＩＡ、ＴＲＩＢおよびＴＲＩＣを各々発生する回路である。これらのうち三角波発生部１１０Ａは、図示のように電源ＶＤＤおよび接地間に直列に介挿されたスイッチ１１１、定電流源１１２および１１３、スイッチ１１４と、定電流源１１２および１１３の共通接続点と接地との間に介挿されたキャパシタ１１５と、キャパシタ１１５に並列接続されたスイッチ１１６とを有する。この構成において、スイッチ１１１はＰチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；金属−酸化膜−半導体構造の電界効果トランジスタ）、スイッチ１１４はＮチャネルＭＯＳＦＥＴであり、これらの各ＭＯＳＦＥＴのゲートにはパルスＰＡが供給される。スイッチ１１６は、ＮチャネルＭＯＳＦＥＴであり、このＭＯＳＦＥＴのゲートには同期信号発生部１６０からリセットパルスＲＡが供給される。
【００１４】
リセットパルスＲＡがアクティブレベル（Ｈレベル）になると、スイッチ１１６がＯＮ状態となるため、スイッチ１１６を介してキャパシタ１１５の放電が行われ、三角波信号ＴＲＩＡは０Ｖに固定される。リセットパルスＲＡが非アクティブレベル（Ｌレベル）である状態において、パルスＰＡがＬレベルになると、スイッチ１１１がＯＮ、スイッチ１１４がＯＦＦとなるため、定電流源１１２によるキャパシタ１１５の充電が行われ、三角波信号ＴＲＩＡは、定電流源１１２の電流値とキャパシタ１１５の容量値により決定される一定の時間勾配で０Ｖから直線的に上昇する。その後、パルスＰＡがＨレベルになると、スイッチ１１１がＯＦＦ、スイッチ１１４がＯＮとなるため、定電流源１１３によるキャパシタ１１５の放電が行われ、三角波信号ＴＲＩＡは定電流源１１３の電流値とキャパシタ１１５の容量値により決定される一定の時間勾配で直線的に低下する。ここで、定電流源１１２および１１３は、同じ電流値の定電流源である。従って、三角波信号ＴＲＩＡが上昇するときの時間勾配と、低下するときの時間勾配は、大きさが同じで符号が異なった勾配となる。
【００１５】
三角波発生部１１０Ｂおよび１１０Ｃも三角波発生部１１０Ａと同じ構成である。三角波発生部１１０Ｂは、パルスＰＢがＬレベルである期間、三角波信号ＴＲＩＢを一定の時間勾配で直線的に上昇させ、パルスＰＢがＨレベルである期間、三角波信号ＴＲＩＢを一定の時間勾配で直線的に低下させる。また、三角波発生部１１０Ｃは、パルスＰＣがＬレベルである期間、三角波信号ＴＲＩＣを一定の時間勾配で直線的に上昇させ、パルスＰＣがＨレベルである期間、三角波信号ＴＲＩＣを一定の時間勾配で直線的に低下させる。そして、三角波発生部１１０Ｂが発生する三角波信号ＴＲＩＢは、同期信号発生部１６０がリセットパルスＲＢをアクティブレベル（Ｈレベル）にしたとき、三角波発生部１１０Ｃが発生する三角波信号ＴＲＩＣは、同期信号発生部１６０がリセットパルスＲＣをアクティブレベル（Ｈレベル）にしたとき、各々０Ｖに固定される。三角波発生部１１０Ａ、１１０Ｂおよび１１０Ｃにおいて、定電流源１１２の電流値、定電流源１１３の電流値、キャパシタ１１５の容量値は同じである。このため、三角波信号ＴＲＩＡ、ＴＲＩＢおよびＴＲＩＣが上昇するときの時間勾配の絶対値、これらが低下するときの時間勾配の絶対値は全て同じである。
【００１６】
同期信号発生部１６０は、三角波発生回路１０１が発生する三角波信号ＴＲＩＡ、ＴＲＩＢおよびＴＲＩＣに基づいてＰＷＭ信号ＰＷＭＩＮに同期した同期信号ＳＹＮＣを発生する手段である。この同期信号発生部１６０は、三角波発生回路１０１が相前後して発生を開始した２個の三角波信号（例えば三角波信号ＴＲＩＡおよびＴＲＩＢとする）の大小関係が逆転したとき（例えばＴＲＩＡ＞ＴＲＩＢの状態からＴＲＩＡ＜ＴＲＩＢの状態に切り換わったとき）、同期信号ＳＹＮＣのレベルを反転させるとともに、相前後して発生を開始した２個の三角波信号のうち先行して発生を開始した三角波信号（この例では三角波信号ＴＲＩＡ）を基準レベルに固定して停止させるためのリセットパルス（この例ではリセットパルスＲＡ）を発生する。
【００１７】
図２は、５０％よりも小さいデューティ比を有するＰＷＭ信号ＰＷＭＩＮが同期信号発生回路１００に与えられた場合の各部の信号波形を示す図であり、図３は、５０％よりも大きいデューティ比を有するＰＷＭ信号ＰＷＭＩＮが同期信号発生回路１００に与えられた場合の各部の信号波形を示す図である。以下、これらの図を参照し、本実施形態の動作を説明する。
【００１８】
図２および図３において、最上段に並んだ下向き矢印の各々は、ＰＷＭ信号ＰＷＭＩＮのサンプリング点を各々示している。図示のように、ＰＷＭ信号ＰＷＭＩＮは、サンプリング点に対して前後に同じ時間だけ膨らんだパルスの列となる。
【００１９】
図示の例において、タイミング発生部１０２は、ＰＷＭ信号ＰＷＭＩＮの最初の立ち上がりエッジ（時刻ｔ１）から始まる１同種エッジ間期間（ｔ１−ｔ３）に亙ってパルスＰＡをＬレベルとし、その後、１異種エッジ間期間（ｔ３−ｔ４）に亙ってパルスＰＡをＨレベルとしている。以下、同様であり、タイミング発生部１０２は、１同種エッジ間期間に亙ってパルスＰＡをＬレベルとした後、１異種エッジ間期間に亙ってパルスＰＡをＨレベルにする、という動作を繰り返す。
【００２０】
パルスＰＡがＬレベルを維持する１同種エッジ間期間（ｔ１−ｔ３）において、三角波信号ＴＲＩＡは一定の時間勾配で０Ｖから直線的に上昇する。また、パルスＰＡの立ち下がりよりも１異種エッジ間期間だけ遅れた時点から始まる１同種エッジ間期間（ｔ２−ｔ４）の間、タイミング発生部１０２は、パルスＰＢをＬレベルとする。この間、三角波信号ＴＲＩＢは一定の時間勾配で０Ｖから直線的に上昇する。
【００２１】
ここで、同種エッジ間期間（ｔ１−ｔ３）と同種エッジ間期間（ｔ２−ｔ４）の長さは、いずれもＰＷＭ信号ＰＷＭＩＮの周期と一致するため、両者は等しくなる。また、同種エッジ間期間（ｔ１−ｔ３）における三角波信号ＴＲＩＡの時間勾配と同種エッジ間期間（ｔ２−ｔ４）における三角波信号ＴＲＩＢの時間勾配は等しい。このため、三角波信号ＴＲＩＡおよびＴＲＩＢは、時刻ｔ３およびｔ４において、同じ電圧ＶＰに各々到達する。
【００２２】
一方、タイミング発生部１０２は、１同種エッジ間期間（ｔ１−ｔ３）に亙ってパルスＰＡをＬレベルとした後、１異種エッジ間期間（ｔ３−ｔ４）に亙ってパルスＰＡをＨレベルとする。このパルスＰＡがＨレベルとなる１異種エッジ間期間（ｔ３−ｔ４）において、三角波信号ＴＲＩＡは、上昇時における三角波信号ＴＲＩＡおよびＴＲＩＢの時間勾配を同じ絶対値を有する逆方向の時間勾配で電圧ＶＰから直線的に低下し始める。
【００２３】
ここで、パルスＰＡがＨレベルとなる１異種エッジ間期間（ｔ３−ｔ４）に着目すると、同期間（ｔ３−ｔ４）の始点ｔ３では、三角波信号ＴＲＩＡが一定の時間勾配で電圧ＶＰから低下し始め、同期間（ｔ３−ｔ４）の終点ｔ４では、三角波信号ＴＩＲＢが三角波信号ＴＲＩＡとは逆方向で絶対値の等しい時間勾配で電圧ＶＰに到達する。このため、三角波信号ＴＲＩＡおよびＴＲＩＢは、パルスＰＡがＨレベルとなる１異種エッジ間期間（ｔ３−ｔ４）の中央のサンプリング点において交差し、このサンプリング点を境に三角波信号ＴＲＩＡおよびＴＲＩＢの関係はＴＲＩＡ＞ＴＲＩＢからＴＲＩＡ＜ＴＲＩＢに切り換わる。
【００２４】
そこで、同期信号発生部１６０は、三角波信号ＴＲＩＡおよびＴＲＩＢの関係がＴＲＩＡ＞ＴＲＩＢからＴＲＩＡ＜ＴＲＩＢに切り換わるのを検知して、同期信号ＳＹＮＣのレベルを反転させ（図示の例では、ＬレベルからＨレベルに切り換え）、先行して発生を開始した三角波信号ＴＲＩＡのレベルを０Ｖに初期化すべくリセットパルスＲＡをアクティブレベル（Ｈレベル）にする。
以上と同様の動作が相前後して発生する三角波信号ＴＲＩＢおよびＴＲＩＣについても行われ、相前後して発生する三角波信号ＴＲＩＣおよびＴＲＩＡについても行われる。すなわち、次の通りである。
【００２５】
まず、三角波信号ＴＲＩＢは、パルスＰＢがＬレベルとなる１同種エッジ間期間（ｔ２−ｔ４）において０ＶからＶＰまで上昇するが、三角波信号ＴＲＩＣは、この１同種エッジ間期間（ｔ２−ｔ４）から１異種エッジ間期間だけ遅れた１同種エッジ間期間（ｔ３−ｔ５）において、パルスＰＣがＬレベルとなるため、０Ｖから電圧ＶＰまで上昇する。また、三角波信号ＴＲＩＢは、１同種エッジ間期間（ｔ２−ｔ４）の後の１異種エッジ間期間（ｔ４−ｔ５）になると、パルスＰＢがＨレベルとなるため、一定の時間勾配で電圧ＶＰから低下し始める。
【００２６】
ここで、パルスＰＢがＨレベルとなる１異種エッジ間期間（ｔ４−ｔ５）に着目すると、同期間（ｔ４−ｔ５）の始点ｔ４では、三角波信号ＴＲＩＢが一定の時間勾配で電圧ＶＰから低下し始め、同期間（ｔ４−ｔ５）の終点ｔ５では、三角波信号ＴＲＩＣが三角波信号ＴＲＩＢとは逆方向で絶対値の等しい時間勾配で電圧ＶＰに到達する。このため、三角波信号ＴＲＩＢおよびＴＲＩＣは、パルスＰＢがＨレベルとなる１異種エッジ間期間（ｔ４−ｔ５）の中央のサンプリング点において交差し、このサンプリング点を境に三角波信号ＴＲＩＢおよびＴＲＩＣの関係はＴＲＩＢ＞ＴＲＩＣからＴＲＩＢ＜ＴＲＩＣに切り換わる。
【００２７】
そこで、同期信号発生部１６０は、三角波信号ＴＲＩＢおよびＴＲＩＣの関係がＴＲＩＢ＞ＴＲＩＣからＴＲＩＢ＜ＴＲＩＣに切り換わるのを検知して、同期信号ＳＹＮＣのレベルを反転させ（図示の例では、ＨレベルからＬレベルに切り換え）、先行して発生を開始した三角波信号ＴＲＩＢのレベルを０Ｖに初期化すべくリセットパルスＲＢをアクティブレベル（Ｈレベル）にする。
【００２８】
次に、三角波信号ＴＲＩＣは、パルスＰＣがＬレベルとなる１同種エッジ間期間（ｔ３−ｔ５）において０ＶからＶＰまで上昇するが、三角波信号ＴＲＩＡは、この１同種エッジ間期間（ｔ３−ｔ５）から１異種エッジ間期間だけ遅れた１同種エッジ間期間（ｔ４−ｔ６）において、パルスＰＡがＬレベルとなるため、０Ｖから電圧ＶＰまで上昇する。また、三角波信号ＴＲＩＣは、１同種エッジ間期間（ｔ３−ｔ５）の後の１異種エッジ間期間（ｔ５−ｔ６）になると、パルスＰＣがＨレベルとなるため、一定の時間勾配で電圧ＶＰから低下し始める。
【００２９】
ここで、パルスＰＣがＨレベルとなる１異種エッジ間期間（ｔ５−ｔ６）に着目すると、同期間（ｔ５−ｔ６）の始点ｔ５では、三角波信号ＴＲＩＣが一定の時間勾配で電圧ＶＰから低下し始め、同期間（ｔ５−ｔ６）の終点ｔ６では、三角波信号ＴＲＩＡが三角波信号ＴＲＩＣとは逆方向で絶対値の等しい時間勾配で電圧ＶＰに到達する。このため、三角波信号ＴＲＩＣおよびＴＲＩＡは、パルスＰＣがＨレベルとなる１異種エッジ間期間（ｔ５−ｔ６）の中央のサンプリング点において交差し、このサンプリング点を境に三角波信号ＴＲＩＣおよびＴＲＩＡの関係はＴＲＩＣ＞ＴＲＩＡからＴＲＩＣ＜ＴＲＩＡに切り換わる。
【００３０】
そこで、同期信号発生部１６０は、三角波信号ＴＲＩＣおよびＴＲＩＡの関係がＴＲＩＣ＞ＴＲＩＡからＴＲＩＣ＜ＴＲＩＡに切り換わるのを検知して、同期信号ＳＹＮＣのレベルを反転させ（図の例では、ＬレベルからＨレベルに切り換え）、先行して発生を開始した三角波信号ＴＲＩＣのレベルを０Ｖに初期化すべくリセットパルスＲＣをアクティブレベル（Ｈレベル）にする。
以下、同様の動作が行われる。
【００３１】
このように、本実施形態によれば、ＰＷＭ信号ＰＷＭＩＮのデューティ比とは無関係に、ＰＷＭ信号ＰＷＭＩＮがＨレベルを維持する期間の中央のサンプリング点およびＬレベルを維持する期間の中央のサンプリング点に同期してレベル反転する同期信号ＳＹＮＣが得られる。本実施形態では、この同期信号ＳＹＮＣが再変調回路２００の三角波発生回路２０２に供給される。
【００３２】
再変調回路２００において、ＰＷＭ回路２０３が三角波発生回路２０２からの三角波信号とのレベル比較に用いるアナログ信号は、ＰＷＭ信号ＰＷＭＩＮのサンプリング点に間隔に対応した周波数の雑音を含んでいる。このため、ＰＷＭ回路２０３がＰＷＭ信号ＰＷＭＯＵＴを発生するのに用いる三角波信号が、このＰＷＭ信号ＰＷＭＩＮと同期していないと、ＰＷＭ信号ＰＷＭＯＵＴにビートが発生する。しかしながら、本実施形態では、同期信号発生回路１００がＰＷＭ信号ＰＷＭＩＮのサンプリング点に同期した同期信号ＳＹＮＣを出力する。そして、再変調回路２００の三角波発生回路２０２は、例えば三角波発生部１１０Ａ等と同様な構成により、ＰＷＭ信号ＰＷＭＩＮのサンプリング点に同期した同期信号ＳＹＮＣのエッジにおいてピークとなる三角波信号を発生し、ＰＷＭ回路２０３はこの三角波信号を用いてＰＷＭ信号ＰＷＭＯＵＴを生成する。従って、ＰＷＭ信号ＰＷＭＯＵＴにビートが発生するのを防止することができる。
【００３３】
以上説明したように、本実施形態によれば、前段のＰＷＭ回路からＰＷＭ信号ＰＷＭＩＮの同期信号が供給されない状況でも、ＰＷＭ信号ＰＷＭＩＮから同期信号ＳＹＮＣを発生することができる。従って、ビートの発生という不具合を生じさせることなく、ＰＷＭ信号ＰＷＭＩＮのパルス幅を一律に拡張または縮小する操作等を行うことが可能となる。また、本実施形態において、同期信号ＳＹＮＣを発生するために利用される三角波信号ＴＲＩＡ、ＴＲＩＢおよびＴＲＩＣは、常に基準レベルである０Ｖから上昇を開始する。従って、常にサンプリング点に正確に同期した同期信号ＳＹＮＣが得られる。
【００３４】
次に具体例を挙げて、本実施形態をさらに詳細に説明する。図４は本実施形態におけるタイミング発生部１０２の具体的構成例を示す回路図、図５は本実施形態における同期信号発生部１６０の具体的構成例を示す回路図、図６は図４に示すタイミング発生部１０２の各部の波形を示す図である。
【００３５】
まず、図４に示すタイミング発生部１０２について説明する。
図４において、フリップフロップ１２１〜１２４はシフトレジスタを構成しており、このシフトレジスタとＮＯＲゲート１２５はリングカウンタを構成している。ここで、シフトレジスタの第１段および第３段に位置するフリップフロップ１２１および１２３は、ＰＷＭ信号ＰＷＭＩＮの立ち上がりにより入力データを取り込んで出力するポジティブエッジ駆動のフリップフロップであり、第２段および第４段に位置するフリップフロップ１２２および１２４は、ＰＷＭ信号ＰＷＭＩＮの立ち下がりにより入力データを取り込んで出力するネガティブエッジ駆動のフリップフロップである。
【００３６】
このように構成されたリングカウンタにおいて、図６に示すように、ＮＯＲゲート１２５の出力信号ＤａがＨレベルである時刻ｔ１１にＰＷＭ信号ＰＷＭＩＮが立ち上がると、このＨレベルの信号ＤａがＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジによりフリップフロップ１２１に取り込まれ、フリップフロップ１２１の正論理出力信号（Ｑ出力信号）ＤｂがＨレベルとなる。これによりＮＯＲゲート１２５の出力信号ＤａはＬレベルとなる。
【００３７】
次に時刻ｔ１２にＰＷＭ信号ＰＷＭＩＮが立ち下がると、Ｈレベルの信号ＤｂがＰＷＭ信号ＰＷＭＩＮの立ち下がりエッジによりフリップフロップ１２１に取り込まれ、フリップフロップ１２２の正論理出力信号（Ｑ出力信号）ＤｃがＨレベルとなる。次に時刻ｔ１３にＰＷＭ信号ＰＷＭＩＮが立ち上がると、Ｈレベルの信号ＤｃがＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジによりフリップフロップ１２３に取り込まれ、フリップフロップ１２３の正論理出力信号（Ｑ出力信号）ＤｄがＨレベルとなる。また、Ｌレベルの信号ＤａがＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジによりフリップフロップ１２１に取り込まれ、フリップフロップ１２１の正論理出力信号（Ｑ出力信号）ＤｂがＬレベルとなる。
【００３８】
次に時刻ｔ１４にＰＷＭ信号ＰＷＭＩＮが立ち下がると、Ｈレベルの信号ＤｄがＰＷＭ信号ＰＷＭＩＮの立ち下がりエッジによりフリップフロップ１２４に取り込まれ、フリップフロップ１２４の正論理出力信号（Ｑ出力信号）ＤｅがＨレベルとなる。また、Ｌレベルの信号ＤｂがＰＷＭ信号ＰＷＭＩＮの立ち下がりエッジによりフリップフロップ１２２に取り込まれ、フリップフロップ１２２の正論理出力信号（Ｑ出力信号）ＤｃがＬレベルとなる。次に時刻ｔ１５にＰＷＭ信号ＰＷＭＩＮが立ち上がると、Ｌレベルの信号ＤｃがＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジによりフリップフロップ１２３に取り込まれ、フリップフロップ１２３の正論理出力信号（Ｑ出力信号）ＤｄがＨレベルとなる。次に時刻ｔ１６にＰＷＭ信号ＰＷＭＩＮが立ち下がると、Ｌレベルの信号ＤｄがＰＷＭ信号ＰＷＭＩＮの立ち下がりエッジによりフリップフロップ１２４に取り込まれ、フリップフロップ１２４の正論理出力信号（Ｑ出力信号）ＤｄがＬレベルとなる。また、これにより信号Ｄａ〜Ｄｄの全てがＬレベルになることから、ＮＯＲゲート１２５の出力信号ＤａがＨレベルになる。図４に示すタイミング発生部１０２は、以上のようにＰＷＭ信号ＰＷＭＩＮが６回レベル反転する間の動作を１周期分の動作とし、この１周期分の動作を繰り返す。
【００３９】
図４において、ＮＡＮＤゲート１３１は、シフトレジスタの第１段のフリップフロップ１２１の正論理出力信号Ｄｂと第２段のフリップフロップ１２２の負論理出力信号Ｄｃ’の両方がＨレベルである期間、すなわち、図６に示すように、上記１周期のうちＰＷＭ信号ＰＷＭＩＮが最初に立ち上がって次に立ち下がるまでの第１の異種エッジ間期間（ｔ１１−ｔ１２）のみステート信号Ｓ０をアクティブレベル（Ｌレベル）とする。また、ＮＡＮＤゲート１３２は、シフトレジスタの第２段のフリップフロップ１２２の正論理出力信号Ｄｃと第３段のフリップフロップ１２３の負論理出力信号Ｄｄ’の両方がＨレベルである期間、すなわち、図６に示すように、上記１周期における第２の異種エッジ間期間（ｔ１２−ｔ１３）のみステート信号Ｓ１をアクティブレベル（Ｌレベル）とする。
【００４０】
また、ＮＡＮＤゲート１３３は、シフトレジスタの第３段のフリップフロップ１２３の正論理出力信号Ｄｄと第４段のフリップフロップ１２４の負論理出力信号Ｄｅ’の両方がＨレベルである期間、すなわち、図６に示すように、上記１周期における第３の異種エッジ間期間（ｔ１３−ｔ１４）のみステート信号Ｓ２をアクティブレベル（Ｌレベル）とする。また、ＮＡＮＤゲート１３４は、シフトレジスタの第４段のフリップフロップ１２４の正論理出力信号Ｄｅと第３段のフリップフロップ１２３の正論理出力信号Ｄｄの両方がＨレベルである期間、すなわち、図６に示すように、上記１周期における第４の異種エッジ間期間（ｔ１４−ｔ１５）のみステート信号Ｓ３をアクティブレベル（Ｌレベル）とする。
【００４１】
また、ＮＡＮＤゲート１３５は、シフトレジスタの第４段のフリップフロップ１２４の正論理出力信号Ｄｅと第３段のフリップフロップ１２３の負論理出力信号Ｄｄ’の両方がＨレベルである期間、すなわち、図６に示すように、上記１周期における第５の異種エッジ間期間（ｔ１５−ｔ１６）のみステート信号Ｓ４をアクティブレベル（Ｌレベル）とする。そして、インバータ１３６は、ＮＯＲゲート１２５の出力信号ＤａがＨレベルである期間、すなわち、図６に示すように、上記１周期における最後の異種エッジ間期間（ｔ１６−次の周期のｔ１１）のみステート信号Ｓ５をアクティブレベル（Ｌレベル）とする。
【００４２】
そして、ローアクティブＮＯＲゲート１３７Ａは、ステート信号Ｓ０、Ｓ１、Ｓ３、Ｓ４のいずれかがアクティブレベル（Ｌレベル）である期間、パルスＰＡをＬレベルとし、それ以外の期間はパルスＰＡをＨレベルとする。また、ローアクティブＮＯＲゲート１３７Ｂは、ステート信号Ｓ１、Ｓ２、Ｓ４、Ｓ５のいずれかがアクティブレベル（Ｌレベル）である期間、パルスＰＢをＬレベルとし、それ以外の期間はパルスＰＢをＨレベルとする。また、ローアクティブＮＯＲゲート１３７Ｃは、ステート信号Ｓ２、Ｓ３、Ｓ５、Ｓ０のいずれかがアクティブレベル（Ｌレベル）である期間、パルスＰＣをＬレベルとし、それ以外の期間はパルスＰＣをＨレベルとする。
【００４３】
このため、図６に示すように、パルスＰＡは、１同種エッジ間期間（ｔ１１−ｔ１３）に亙ってＬレベルを維持し、１異種エッジ間期間（ｔ１３−ｔ１４）に亙ってＨレベルを維持し、１同種エッジ間期間（ｔ１４−ｔ１６）に亙ってＬレベルを維持し、１異種エッジ間期間（ｔ１６−次の周期のｔ１１）に亙ってＨレベルを維持する、という変化を周期的に繰り返す。また、パルスＰＢは、パルスＰＡから１異種エッジ間期間だけ遅れてパルスＰＡと同様な周期的変化を繰り返し、パルスＰＣは、パルスＰＢから１異種エッジ間期間だけ遅れてパルスＰＡと同様な周期的変化を繰り返す。図６と図２および図３におけるＰＷＭ信号ＰＷＭＩＮ、パルスＰＡ、ＰＢおよびＰＣを対比すると、図６における時刻ｔ１１〜ｔ１６が図２および図３における時刻ｔ１〜ｔ６に各々対応しており、図４に示すタイミング発生部１０２により図２および図３に示すパルスＰＡ、ＰＢおよびＰＣが発生されることが理解されよう。
以上が図４に示すタイミング発生部１０２の詳細である。
【００４４】
次に図５に示す同期信号発生部１６０について説明する。
図５において、コンパレータ１６１Ａは、三角波信号ＴＲＩＡおよびＴＲＩＢの関係がＴＲＩＡ＞ＴＲＩＢからＴＲＩＡ＜ＴＲＩＢに切り換わったときにその出力信号を立ち上げる。また、コンパレータ１６１Ｂは、三角波信号ＴＲＩＢおよびＴＲＩＣの関係がＴＲＩＢ＞ＴＲＩＣからＴＲＩＢ＜ＴＲＩＣに切り換わったときにその出力信号を立ち上げる。コンパレータ１６１Ｃは、三角波信号ＴＲＩＣおよびＴＲＩＡの関係がＴＲＩＣ＞ＴＲＩＡからＴＲＩＣ＜ＴＲＩＡに切り換わったときにその出力信号を立ち上げる。ローアクティブＯＲ−ＡＮＤゲート１６２Ａは、ステート信号Ｓ２またはＳ５がＬレベルの期間のみコンパレータ１６１Ａの出力信号を通過させ、ローアクティブＯＲ−ＡＮＤゲート１６２Ｂは、ステート信号Ｓ３またはＳ０がＬレベルの期間のみコンパレータ１６１Ｂの出力信号を通過させ、ローアクティブＯＲ−ＡＮＤゲート１６２Ｃは、ステート信号Ｓ４またはＳ１がＬレベルの期間のみコンパレータ１６１Ｃの出力信号を通過させる。
【００４５】
ローアクティブＯＲ−ＡＮＤゲート１６２Ａ、１６２Ｂおよび１６２Ｃの各出力信号は、ＯＲゲート１６５を介してトグルフリップフロップ１６６のクロック入力端Ｃに供給される。このトグルフリップフロップ１６６は、負論理出力端の信号がデータ入力端Ｄに帰還されており、クロック入力端Ｃへの入力信号が立ち上がる度に正論理出力端Ｑの信号のレベルを反転させる。そして、この例では、トグルフリップフロップ１６６の正論理出力端Ｑの信号が同期信号ＳＹＮＣとなる。
【００４６】
セットリセットフリップフロップ１６３Ａは、ローアクティブＯＲ−ＡＮＤゲート１６２Ａの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２が出力するパルスＰＡがインバータ１６４Ａにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ａの出力信号がリセットパルスＲＡとして図１における三角波発生部１１０Ａに供給される。また、セットリセットフリップフロップ１６３Ｂは、ローアクティブＯＲ−ＡＮＤゲート１６２Ｂの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２が出力するパルスＰＢがインバータ１６４Ｂにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ｂの出力信号がリセットパルスＲＢとして図１における三角波発生部１１０Ｂに供給される。また、セットリセットフリップフロップ１６３Ｃは、ローアクティブＯＲ−ＡＮＤゲート１６２Ｃの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２が出力するパルスＰＣがインバータ１６４Ｃにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ｃの出力信号がリセットパルスＲＣとして図１における三角波発生部１１０Ｃに供給される。
【００４７】
このような構成において、図６においてステート信号Ｓ２がＬレベル、パルスＰＡがＨレベルとなる異種エッジ間期間（ｔ１３−ｔ１４）では、三角波信号ＴＲＩＡが電圧ＶＰから一定の時間勾配で低下し、三角波信号ＴＲＩＢが電圧ＶＢに向けて一定の時間勾配で上昇する（図２および図３のｔ３−ｔ４間を参照）。そして、異種エッジ間期間（ｔ１３−ｔ１４）の中央のサンプリング点において、三角波信号ＴＲＩＡおよびＴＲＩＢの関係がＴＲＩＡ＜ＴＲＩＢからＴＲＩＡ＞ＴＲＩＢに切り換わると、コンパレータ１６１Ａの出力信号が立ち上がる。このときステート信号Ｓ２がＬレベルであることから、このコンパレータ１６１Ａの出力信号の立ち上がりエッジは、ローアクティブＯＲ−ＡＮＤゲート１６２Ａを通過し、ＯＲゲート１６５を介してトグルフリップフロップ１６６のクロック入力端Ｃに与えられる。これにより同期信号ＳＹＮＣがレベル反転する。また、コンパレータ１６１Ａの出力信号の立ち上がりエッジは、セットリセットフリップフロップ１６３Ａのセット入力端Ｓに与えられる。この結果、リセットパルスＲＡがＨレベルとなり、三角波信号ＴＲＩＡが０Ｖに初期化される。その後、ステート信号Ｓ２がＨレベル、ステート信号Ｓ３がＬレベルとなって、パルスＰＡがＬレベルになると、セットリセットフリップフロップ１６３Ａのセット入力端ＳがＬレベル、リセット入力端ＲがＨレベルとなり、三角波発生部１１０Ａに対するリセットパルスＲＡがＬレベルとなる。これにより三角波信号ＴＲＩＡは、０Ｖから一定の時間勾配で上昇し始める。
【００４８】
次に、図６においてステート信号Ｓ３がＬレベル、パルスＰＢがＨレベルとなる異種エッジ間期間（ｔ１４−ｔ１５）では、三角波信号ＴＲＩＢが電圧ＶＰから一定の時間勾配で低下し、三角波信号ＴＲＩＣが電圧ＶＢに向けて一定の時間勾配で上昇する（図２および図３のｔ４−ｔ５間を参照）。そして、異種エッジ間期間（ｔ１４−ｔ１５）の中央のサンプリング点において、三角波信号ＴＲＩＢおよびＴＲＩＣの関係がＴＲＩＢ＜ＴＲＩＣからＴＲＩＢ＞ＴＲＩＣに切り換わると、コンパレータ１６１Ｂの出力信号が立ち上がる。このときステート信号Ｓ３がＬレベルであることから、このコンパレータ１６１Ｂの出力信号の立ち上がりエッジは、ローアクティブＯＲ−ＡＮＤゲート１６２Ｂを通過し、ＯＲゲート１６５を介してトグルフリップフロップ１６６のクロック入力端Ｃに与えられる。これにより同期信号ＳＹＮＣがレベル反転する。また、コンパレータ１６１Ｂの出力信号の立ち上がりエッジは、セットリセットフリップフロップ１６３Ｂのセット入力端Ｓに与えられる。この結果、リセットパルスＲＢがＨレベルとなり、三角波信号ＴＲＩＢが０Ｖに初期化される。その後、ステート信号Ｓ３がＨレベル、ステート信号Ｓ４がＬレベルとなって、パルスＰＢがＬレベルになると、セットリセットフリップフロップ１６３Ｂのセット入力端ＳがＬレベル、リセット入力端ＲがＨレベルとなり、三角波発生部１１０Ｂに対するリセットパルスＲＢがＬレベルとなる。これにより三角波信号ＴＲＩＢは、０Ｖから一定の時間勾配で上昇し始める。
【００４９】
三角波信号ＴＲＩＣおよびＴＲＩＡに関連したコンパレータ１６１Ｃ、ローアクティブＯＲ−ＡＮＤゲート１６２Ｃ、セットリセットフリップフロップ１６３Ｃおよびインバータ１６４Ｃの動作も以上と同様である。
以上が図５に示す同期信号発生部１６０の詳細である。
【００５０】
＜第２実施形態＞
図７はこの発明の第２実施形態である同期信号発生回路１００Ａの構成を示す回路図である。この同期信号発生回路１００Ａは、ＰＷＭ信号ＰＷＭＩＮから三角波信号ＴＲＩＡ、ＴＲＩＢ、ＴＲＩＣおよびＴＲＩＤを発生する三角波発生回路１０１Ａと、これらの三角波信号ＴＲＩＡ、ＴＲＩＢ、ＴＲＩＣおよびＴＲＩＤに基づいて同期信号ＳＹＮＣを発生する同期信号発生部１６０Ａとにより構成されている。また、三角波発生回路１０１Ａは、タイミング発生部１０２Ａと、４個の三角波発生部１１０Ａ、１１０Ｂ、１１０Ｃおよび１１０Ｄとにより構成されている。ここで、タイミング発生部１０２Ａは、ＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジおよび立ち下がりエッジを各々検出し、１同種エッジ間期間に亙ってＬレベルを維持し、その後の１同種エッジ間期間に亙ってＨレベルを維持するという変化を繰り返すパルスＰＡを出力する。また、タイミング発生部１０２Ａは、パルスＰＡから１異種エッジ間期間だけ遅れて、パルスＰＡと同様な変化を繰り返すパルスＰＢを出力する。また、タイミング発生部１０２Ａは、パルスＰＢから１異種エッジ間期間だけ遅れて、パルスＰＡと同様な変化を繰り返すパルスＰＣを出力する。また、タイミング発生部１０２Ａは、パルスＰＣから１異種エッジ間期間だけ遅れて、パルスＰＡと同様な変化を繰り返すパルスＰＤを出力する。三角波発生部１１０Ａ、１１０Ｂ、１１０Ｃおよび１１０Ｄは、上記第１実施形態の三角波発生部１１０Ａと同様な回路であり、各々パルスＰＡ、ＰＢ、ＰＣおよびＰＤに基づいて三角波信号ＴＲＩＡ、ＴＲＩＢ、ＴＲＩＣおよびＴＲＩＤを発生する。同期信号発生部１６０Ａには、三角波信号ＴＲＩＡ、ＴＲＩＢ、ＴＲＩＣおよびＴＲＩＤが与えられる。同期信号発生部１６０Ａは、相前後して発生される２個の三角波信号（例えば三角波信号ＴＲＩＡおよびＴＲＩＢ）の大小関係が切り換わったとき、同期信号ＳＹＮＣをレベル反転させるとともに、先行して発生された三角波信号（この例では三角波信号ＴＲＩＡ）を０Ｖに初期化するためのリセットパルスを出力する。
【００５１】
図８は同期信号発生回路１００Ａの各部の信号波形を示す図である。図８に示すように、タイミング発生部１０２Ａは、１同種エッジ間期間（例えばｔ２１−ｔ２３）に亙ってパルスＰＡをＬレベルとし、１同種エッジ間期間（例えばｔ２３−ｔ２５）に亙ってパルスＰＡをＨレベルとする動作を繰り返す。また、タイミング発生部１０２Ａは、パルスＰＡから１異種エッジ間期間だけ遅れて、パルスＰＢをパルスＰＡと同様に変化させ、このパルスＰＢから１異種エッジ間期間だけ遅れて、パルスＰＣをパルスＰＡと同様に変化させ、さらにこのパルスＰＣから１異種エッジ間期間だけ遅れて、パルスＰＤをパルスＰＡと同様に変化させる。
【００５２】
三角波信号ＴＲＩＡは、パルスＰＡがＬレベルを維持する１同種エッジ間期間（ｔ２１〜ｔ２３）において、一定の時間勾配で０Ｖから電圧ＶＰまで上昇し、その後の１異種エッジ間期間（ｔ２３−ｔ２４）になると、パルスＰＡがＨレベルになるため、電圧ＶＢから上昇時と同じ絶対値の時間勾配で低下し始める。一方、パルスＰＢは、パルスＰＡよりも１異種エッジ間期間だけ遅れた１同種エッジ間期間（ｔ２２〜ｔ２４）においてＬレベルとなる。このパルスＰＢがＬレベルを維持する１同種エッジ間期間（ｔ２２〜ｔ２４）において、三角波信号ＴＲＩＢは上昇時の三角波信号ＴＲＩＡと同じ一定の時間勾配で０Ｖから電圧ＶＰまで上昇する。このため、三角波信号ＴＲＩＡおよびＴＲＩＢは、パルスＰＡがＨレベルとなった直後の１異種エッジ間期間（ｔ２３−ｔ２４）の中央のサンプリング点において交差し、このサンプリング点を境に、三角波信号ＴＲＩＡおよびＴＲＩＢの関係は、ＴＲＩＡ＞ＴＲＩＢからＴＲＩＡ＜ＴＲＩＢに切り換わる。これにより同期信号発生部１６０Ａは、サンプリング点において同期信号ＳＹＮＣをレベル反転させるとともに、リセットパルスＲＡをＨレベルにして三角波信号ＴＲＩＡを０Ｖに初期化する。
【００５３】
１異種エッジ間期間（ｔ２４−ｔ２５）になると、パルスＰＢがＨレベルになるため、三角波信号ＴＲＩＢは、上昇時と同じ絶対値の逆向きの時間勾配で、電圧ＶＰから低下し始める。一方、パルスＰＣは、パルスＰＢよりも１異種エッジ間期間だけ遅れた１同種エッジ間期間（ｔ２３〜ｔ２５）においてＬレベルとなる。このパルスＰＣがＬレベルを維持する１同種エッジ間期間（ｔ２３〜ｔ２５）において、三角波信号ＴＲＩＣは上昇時の三角波信号ＴＲＩＢと同じ一定の時間勾配で０Ｖから電圧ＶＰまで上昇する。このため、三角波信号ＴＲＩＢおよびＴＲＩＣは、パルスＰＢがＨレベルとなった直後の１異種エッジ間期間（ｔ２４−ｔ２５）の中央のサンプリング点において交差し、このサンプリング点を境に、三角波信号ＴＲＩＢおよびＴＲＩＣの関係は、ＴＲＩＢ＞ＴＲＩＣからＴＲＩＢ＜ＴＲＩＣに切り換わる。これにより同期信号発生部１６０Ａは、サンプリング点において同期信号ＳＹＮＣをレベル反転させるとともに、リセットパルスＲＢをＨレベルにして三角波信号ＴＲＩＢを０Ｖに初期化する。
【００５４】
以下同様であり、１異種エッジ間期間（ｔ２４−ｔ２５）の後の１異種エッジ間期間（ｔ２５−ｔ２６）では、低下する三角波信号ＴＲＩＣと上昇する三角波信号ＴＲＩＤとがサンプリング点において交差して同期信号ＳＹＮＣがレベル反転し、その後の１異種エッジ間期間（ｔ２６−ｔ２７）では、低下する三角波信号ＴＲＩＤと上昇する三角波信号ＴＲＩＡとがサンプリング点において交差して同期信号ＳＹＮＣがレベル反転する。
【００５５】
図９は、本実施形態におけるタイミング発生部１０２Ａの具体的構成例を示す回路図である。図９に示すように、タイミング発生部１０２Ａは、ＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジをトリガとしてレベル反転するトグルフリップフロップ１２６と、ＰＷＭ信号ＰＷＭＩＮの立ち下がりエッジをトリガとしてレベル反転するトグルフリップフロップ１２７と、４個のＮＡＮＤゲート１２８Ａ、１２８Ｂ、１２８Ｃおよび１２８Ｄとにより構成されている。ここで、トグルフリップフロップ１２６の正論理出力信号（Ｑ出力信号）がパルスＰＡ、負論理出力信号がパルスＰＣとなり、トグルフリップフロップ１２７の正論理出力信号（Ｑ出力信号）がパルスＰＢ、負論理出力信号がパルスＰＤとなる。このような構成とすることで、図８に示すパルスＰＡ、ＰＢ、ＰＣおよびＰＤがＰＷＭ信号ＰＷＭＩＮから得られる。ＮＡＮＤゲート１２８Ａは、パルスＰＢおよびＰＣがＨレベルである期間のみステート信号Ｓ０をＬレベルとし、ＮＡＮＤゲート１２８Ｂは、パルスＰＣおよびＰＤがＨレベルである期間のみステート信号Ｓ１をＬレベルとし、ＮＡＮＤゲート１２８Ｃは、パルスＰＤおよびＰＡがＨレベルである期間のみステート信号Ｓ２をＬレベルとし、ＮＡＮＤゲート１２８Ｄは、パルスＰＡおよびＰＢがＨレベルである期間のみステート信号Ｓ３をＬレベルとする。
【００５６】
図１０は、本実施形態における同期信号発生部１６０Ａの具体的構成例を示す回路図である。なお、図１０に示す各部おいて前掲図５と対応する部分には同一の符号が使用されている。図１０において、コンパレータ１６１Ａ〜１６１Ｄは、三角波信号ＴＲＩＡ〜ＴＲＩＤの大小関係の切り換わりを検出する手段である。さらに詳述すると、コンパレータ１６１Ａは、ＴＲＩＡ＞ＴＲＩＢからＴＲＩＡ＜ＴＲＩＢへの切り換わり時に出力信号を立ち上げ、コンパレータ１６１Ｂは、ＴＲＩＢ＞ＴＲＩＣからＴＲＩＢ＜ＴＲＩＣへの切り換わり時に出力信号を立ち上げ、コンパレータ１６１Ｃは、ＴＲＩＣ＞ＴＲＩＤからＴＲＩＣ＜ＴＲＩＤへの切り換わり時に出力信号を立ち上げ、コンパレータ１６１Ｄは、ＴＲＩＤ＞ＴＲＩＡからＴＲＩＤ＜ＴＲＩＡへの切り換わり時に出力信号を立ち上げる。
ＡＮＤゲート１６７Ａは、ステート信号Ｓ２がＬレベルである期間のみコンパレータ１６１Ａの出力信号を通過させ、ＡＮＤゲート１６７Ｂは、ステート信号Ｓ３がＬレベルである期間のみコンパレータ１６１Ｂの出力信号を通過させ、ＡＮＤゲート１６７Ｃは、ステート信号Ｓ０がＬレベルである期間のみコンパレータ１６１Ｃの出力信号を通過させ、ＡＮＤゲート１６７Ｄは、ステート信号Ｓ１がＬレベルである期間のみコンパレータ１６１Ｄの出力信号を通過させる。
【００５７】
ＡＮＤゲート１６７Ａ、１６７Ｂ、１６７Ｃおよび１６７Ｄの各出力信号は、ＯＲゲート１６８を介してトグルフリップフロップ１６６のクロック入力端Ｃに供給される。このトグルフリップフロップ１６６の正論理出力端Ｑの信号が同期信号ＳＹＮＣとなる。
【００５８】
セットリセットフリップフロップ１６３Ａは、ＡＮＤゲート１６７Ａの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２Ａが出力するパルスＰＡがインバータ１６４Ａにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ａの出力信号がリセットパルスＲＡとして図７における三角波発生部１１０Ａに供給される。また、セットリセットフリップフロップ１６３Ｂは、ＡＮＤゲート１６７Ｂの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２Ａが出力するパルスＰＢがインバータ１６４Ｂにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ｂの出力信号がリセットパルスＲＢとして図７における三角波発生部１１０Ｂに供給される。また、セットリセットフリップフロップ１６３Ｃは、ＡＮＤゲート１６７Ｃの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２Ａが出力するパルスＰＣがインバータ１６４Ｃにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ｃの出力信号がリセットパルスＲＣとして図７における三角波発生部１１０Ｃに供給される。また、セットリセットフリップフロップ１６３Ｄは、ＡＮＤゲート１６７Ｄの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２Ａが出力するパルスＰＤがインバータ１６４Ｄにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ｄの出力信号がリセットパルスＲＤとして図７における三角波発生部１１０Ｄに供給される。
【００５９】
このような構成において、図８に示すようにパルスＰＡがＨレベルとなる異種エッジ間期間（ｔ２３−ｔ２４）では、三角波信号ＴＲＩＡが電圧ＶＰから一定の時間勾配で低下し、三角波信号ＴＲＩＢが電圧ＶＢに向けて一定の時間勾配で上昇する。そして、異種エッジ間期間（ｔ２３−ｔ２４）の中央のサンプリング点において、ＴＲＩＡ＜ＴＲＩＢからＴＲＩＡ＞ＴＲＩＢへの切り換わりが発生し、コンパレータ１６１Ａの出力信号が立ち上がる。このときパルスＰＡおよびＰＤがＨレベルであってステート信号Ｓ２がＬレベルになることから、このコンパレータ１６１Ａの出力信号の立ち上がりエッジは、ＡＮＤゲート１６７Ａを通過し、ＯＲゲート１６５を介してトグルフリップフロップ１６６のクロック入力端Ｃに与えられる。これにより同期信号ＳＹＮＣがレベル反転する。また、コンパレータ１６１Ａの出力信号の立ち上がりエッジは、セットリセットフリップフロップ１６３Ａのセット入力端Ｓに与えられる。この結果、リセットパルスＲＡがＨレベルとなり、三角波信号ＴＲＩＡが０Ｖに初期化される。その後、パルスＰＡがＬレベルになると、セットリセットフリップフロップ１６３Ａのセット入力端ＳがＬレベル、リセット入力端ＲがＨレベルとなり、三角波発生部１１０Ａに対するリセットパルスＲＡがＬレベルとなる。これにより三角波信号ＴＲＩＡは、０Ｖから一定の時間勾配で上昇し始める。
【００６０】
次に、図８に示すようにパルスＰＢがＨレベルとなる異種エッジ間期間（ｔ２４−ｔ２５）では、三角波信号ＴＲＩＢが電圧ＶＰから一定の時間勾配で低下し、三角波信号ＴＲＩＣが電圧ＶＢに向けて一定の時間勾配で上昇する。そして、異種エッジ間期間（ｔ２４−ｔ２５）の中央のサンプリング点において、ＴＲＩＢ＜ＴＲＩＣからＴＲＩＢ＞ＴＲＩＣへの切り換わりが発生し、コンパレータ１６１Ｂの出力信号が立ち上がる。このときパルスＰＡおよびＰＢがＨレベルであってステート信号Ｓ３がＬレベルになることから、このコンパレータ１６１Ｂの出力信号の立ち上がりエッジは、ＡＮＤゲート１６７Ｂを通過し、ＯＲゲート１６５を介してトグルフリップフロップ１６６のクロック入力端Ｃに与えられる。これにより同期信号ＳＹＮＣがレベル反転する。また、コンパレータ１６１Ｂの出力信号の立ち上がりエッジは、セットリセットフリップフロップ１６３Ｂのセット入力端Ｓに与えられる。この結果、リセットパルスＲＢがＨレベルとなり、三角波信号ＴＲＩＢが０Ｖに初期化される。その後、パルスＰＢがＬレベルになると、セットリセットフリップフロップ１６３Ｂのセット入力端ＳがＬレベル、リセット入力端ＲがＨレベルとなり、三角波発生部１１０Ｂに対するリセットパルスＲＢがＬレベルとなる。これにより三角波信号ＴＲＩＢは、０Ｖから一定の時間勾配で上昇し始める。
【００６１】
三角波信号ＴＲＩＣおよびＴＲＩＤに関連したコンパレータ１６１Ｃ、ＡＮＤゲート１６７Ｃ、セットリセットフリップフロップ１６３Ｃおよびインバータ１６４Ｃの動作も以上と同様である。また、 三角波信号ＴＲＩＤおよびＴＲＩＡに関連したコンパレータ１６１Ｄ、ＡＮＤゲート１６７Ｄ、セットリセットフリップフロップ１６３Ｄおよびインバータ１６４Ｄの動作も以上と同様である。
【００６２】
本実施形態においても、上記第１実施形態と同様な効果が得られる。また、図４と図９とを比較すれば分かるように、本実施形態は、上記第１実施形態に比べて、タイミング発生部１０２Ａの構成を簡素なものにすることができるという利点がある。
【００６３】
＜他の実施形態＞
以上、この発明の第１および第２実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
（１）上記各実施形態では、相前後して発生した２個の三角波信号の大小関係が切り換わったとき、同期信号ＳＹＮＣをレベル反転させ、先行して発生した三角波信号を０Ｖに初期化したが、０Ｖ以外の基準レベルに三角波信号を初期化してもよい。
（２）上記実施形態では、ＰＷＭ信号ＰＷＭＩＮからエッジが順次検出されるのに応じて、正の時間勾配から始まる三角波信号を順次発生させ、先行する三角波信号における負の時間勾配の区間と後続の三角波信号の正の時間勾配の区間とが交差する点において同期信号ＳＹＮＣをレベル反転させた。しかし、ＰＷＭ信号ＰＷＭＩＮからエッジが順次検出されるのに応じて、負の時間勾配から始まる三角波信号を順次発生させ、先行する三角波信号における正の時間勾配の区間と後続の三角波信号の負の時間勾配の区間とが交差する点において同期信号ＳＹＮＣをレベル反転させてもよい。
（３）上記実施形態は、ＰＷＭ信号ＰＷＭＩＮに発生する同種エッジ間期間がＰＷＭ信号ＰＷＭＩＮのサンプリング周期に同期していることを前提としている。そして、ＰＷＭ信号ＰＷＭＩＮを発生するのに用いるアナログ信号の波形に急激な変化が生じない状況では、この前提がほぼ成立するため、ＰＷＭ信号ＰＷＭＩＮに正確に同期した同期信号ＳＹＮＣが得られる。しかし、ＰＷＭ信号ＰＷＭＩＮを発生するのに用いるアナログ信号の波形に急激な変化が生じる場合には、その結果発生するＰＷＭ信号ＰＷＭＩＮの同種エッジ間期間がＰＷＭ信号ＰＷＭＩＮのサンプリング周期に対して一時的に同期ずれを起こすことがある。このような一時的な同期ずれを補償するために、例えば同期信号ＳＹＮＣをＰＬＬ（Phase Locked Loop；位相同期ループ）に与え、同期信号ＳＹＮＣの周期変動を緩和した同期信号をＰＬＬにより生成して再変調回路２００に供給してもよい。
【符号の説明】
【００６４】
１００，１００Ａ……同期信号発生回路、１０１，１０１Ａ……三角波発生回路、１０２，１０２Ａ……タイミング発生部、１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ……三角波発生部、１６０，１６０Ａ……同期信号発生部、１１１，１１４，１１６……スイッチ、１１２，１１３……定電流源、１１５……キャパシタ、１２１〜１２４……フリップフロップ、１２５……ＮＯＲゲート、１３１〜１３５，１２８Ａ，１２８Ｂ，１２８Ｃ，１２８Ｄ……ＮＡＮＤゲート、１３６，１６４Ａ，１６４Ｂ，１６４Ｃ，１６４Ｄ……インバータ、１３７Ａ，１３７Ｂ，１３７Ｃ……ローアクティブＮＯＲゲート、１６１Ａ，１６１Ｂ，１６１Ｃ，１６１Ｄ……コンパレータ、１６２Ａ，１６２Ｂ，１６２Ｃ……ローアクティブＯＡ−ＡＮＤゲート、１６３Ａ，１６３Ｂ，１６３Ｃ，１６３Ｄ……セットリセットフリップフロップ、１６５……ＯＲゲート、１６６，１２６，１２７……トグルフリップフロップ、１６７Ａ，１６７Ｂ，１６７Ｃ，１６７Ｄ……ＡＮＤゲート、２００……再変調回路、２０１……復調回路、２０２……三角波発生回路、２０３……ＰＷＭ回路。
【技術分野】
【０００１】
この発明は、ＰＷＭ（Pulse Width Modulation；パルス幅変調）信号に同期した同期信号を発生する同期信号発生回路に関する。
【背景技術】
【０００２】
Ｄ級増幅器は、入力信号に応じてパルス幅変調されたＰＷＭ信号を生成し、このＰＷＭ信号により負荷を駆動するアンプである（例えば特許文献１参照）。このＤ級増幅器は、エネルギー効率が高いという利点を有しており、オーディオ機器等においてスピーカを駆動するパワーアンプとして用いられる場合が多い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１２４６２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ゲインを一定に保つ等の理由により、ＰＷＭ信号の個々のパルス幅を負荷を駆動する回路の電源電圧に合わせて一律に調整（例えばパルス幅をｋ倍にする）する必要が生じる場合がある。このような要求に対処するための手段として、例えばＰＷＭ信号（以下、入力ＰＷＭ信号という）を変調前のアナログ信号に戻し、このアナログ信号のＰＷＭ信号（以下、出力ＰＷＭ信号という）への変換を再度行うといった手段が考えられる。しかし、この手段を採るとした場合、アナログ信号から出力ＰＷＭ信号への変換を行うのに出力ＰＷＭ信号の発生タイミングを指示する同期信号が必要となる。ここで、入力ＰＷＭ信号から得られたアナログ信号は、元の入力ＰＷＭ信号に同期した雑音成分を含んでいる。このため、アナログ信号から出力ＰＷＭ信号を得るために用いる同期信号が元の入力ＰＷＭ信号に同期していないと、出力ＰＷＭ信号にビートが発生する。このようなビートの発生を防止するには、入力ＰＷＭ信号の発生元である回路から入力ＰＷＭ信号の発生に用いた同期信号を取得し、この同期信号を用いてアナログ信号から出力ＰＷＭ信号への変換を行えばよい。しかし、そのような同期信号を入力ＰＷＭ信号の発生元である回路から取得することができない場合もある。
【０００５】
この発明は、以上説明した事情に鑑みてなされたものであり、ＰＷＭ信号からそのＰＷＭ信号に同期した同期信号を発生することができる同期信号発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、入力されるパルス幅変調信号の立ち上がりエッジおよび立ち下がりエッジの各々を検出する度に、先行して開始した三角波信号の発生と並行して三角波信号を発生する手段であって、立ち上がりエッジまたは立ち下がりエッジの検出後、三角波信号を基準レベルから一定の時間勾配で変化させ、その後、同種のエッジが検出された以降、同じ大きさの逆方向の時間勾配で三角波信号を変化させる三角波発生手段と、前記三角波発生手段が発生する三角波信号に基づいて前記パルス幅変調信号に同期した同期信号を発生する手段であって、前記三角波発生手段が相前後して発生を開始した２個の三角波信号の大小関係が逆転したとき、同期信号のレベルを反転させるとともに、前記相前後して発生を開始した２個の三角波信号のうち先行して発生を開始した三角波信号を基準レベルに初期化して停止させる同期信号発生手段とを具備することを特徴とする同期信号発生回路を提供する。
【０００７】
かかる発明によれば、パルス幅変調信号において隣接する異種のエッジ間の中央において、相前後して発生した２個の三角波信号が互いに逆向きの時間勾配となって交差し、この交差点を境に２つの三角波信号の大小関係が切り換わる。従って、相前後して発生した２個の三角波信号の大小関係が切り換わったときに同期信号をレベル反転させることにより、パルス幅変調信号に同期した同期信号が得られる。また、同期信号のレベル反転時には、先行して発生した三角波信号が基準レベルに初期化されるため、パルス幅変調信号のエッジ検出に伴って発生される三角波信号は常に基準レベルから変化を開始する。従って、安定した同期信号が得られる。
【図面の簡単な説明】
【０００８】
【図１】この発明の第１実施形態である同期信号発生回路を備えたＤ級増幅器の構成を示す回路図である。
【図２】同実施形態の各部の信号波形を示す図である。
【図３】同実施形態の各部の信号波形を示す図である。
【図４】同実施形態におけるタイミング発生部の具体的構成例を示す回路図である。
【図５】同実施形態における同期信号発生部の具体的構成例を示す回路図である。
【図６】同タイミング発生部の各部の信号波形を示す図である。
【図７】この発明の第２実施形態である同期信号発生回路を備えたＤ級増幅器の構成を示す回路図である。
【図８】同実施形態の各部の信号波形を示す図である。
【図９】同実施形態におけるタイミング発生部の具体的構成例を示す回路図である。
【図１０】同実施形態における同期信号発生部の具体的構成例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照し、この発明の実施の形態を説明する。
＜第１実施形態＞
図１は、この発明の第１実施形態である同期信号発生回路１００と再変調回路２００とにより構成されたＤ級増幅器の構成を示す回路図である。このＤ級増幅器には、図示しないＰＷＭ回路が出力するＰＷＭ信号ＰＷＭＩＮが入力される。このＰＷＭ信号ＰＷＭＩＮは、入力信号に応じてパルス幅変調されたパルスの列であり、このパルスの列における個々のパルスは、時間軸上において一定の時間間隔で並んだサンプリング点の前後に同じ時間幅だけ膨らんだパルスとなっている。本実施形態による同期信号発生回路１００は、このＰＷＭ信号ＰＷＭＩＮのサンプリング点に同期した同期信号ＳＹＮＣをＰＷＭ信号ＰＷＭＩＮから発生する回路である。また、再変調回路２００は、ＰＷＭ信号ＰＷＭＩＮおよび同期信号ＳＹＮＣに基づき、同期信号ＳＹＮＣに同期し、かつ、元のＰＷＭ信号ＰＷＭＩＮのパルス幅に指定された倍率を乗算したパルス幅を持ったＰＷＭ信号ＰＷＭＯＵＴを発生して出力する回路である。
【００１０】
再変調回路２００としては、各種の構成のものが考えられるが、例えば図示のように、ＰＷＭ信号ＰＷＭＩＮのパルス幅に応じた変調信号（アナログ信号）を発生するローパスフィルタ等の復調回路２０１と、同期信号ＳＹＮＣに同期した三角波信号を発生する三角波発生回路２０２と、この三角波信号とアナログ信号とのレベル比較によりＰＷＭ信号ＰＷＭＯＵＴを発生するＰＷＭ回路２０３とにより構成してもよい。
【００１１】
本実施形態による同期信号発生回路１００は、図１に示すように、三角波発生回路１０１と、同期信号発生部１６０とにより構成されている。三角波発生回路１０１は、ＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジおよび立ち下がりエッジの各々を検出する度に、先行して開始した三角波信号の発生と並行して三角波信号ＴＲＩＡ、ＴＲＩＢまたはＴＲＩＣを発生する手段であって、立ち上がりエッジまたは立ち下がりエッジの検出後、三角波信号を基準レベルから一定の時間勾配で変化させ、その後、同種のエッジが検出された以降、同じ大きさの逆方向の時間勾配で三角波信号を変化させる回路である。
【００１２】
図示の例において三角波発生回路１０１は、タイミング発生部１０２と、三角波発生部１１０Ａ、１１０Ｂおよび１１０Ｃとを有する。ここで、タイミング発生部１０２は、ＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジおよび立ち下がりエッジを検出することにより、パルスＰＡ、ＰＢおよびＰＣを発生する回路である。さらに詳述すると、ＰＷＭ信号ＰＷＭＩＮにおいて、隣接した異種のエッジ間の期間（例えば立ち上がりエッジとその直後の立ち下がりエッジとの間の期間）を１異種エッジ間期間、連続した同種のエッジ間の期間（例えば立ち上がりエッジとその次の立ち上がりエッジとの間の期間）を１同種エッジ間期間と呼ぶものとすると、タイミング発生部１０２は、１同種エッジ間期間だけパルスＰＡをＬレベルとした後、１異種エッジ間期間だけパルスＰＡをＨレベルとする、という動作を繰り返す。また、タイミング発生部１０２は、パルスＰＡに対して１異種エッジ間期間だけ遅れて、パルスＰＡと同様な態様でパルスＰＢを発生し、このパルスＰＢに対して１異種エッジ間期間だけ遅れて、パルスＰＡと同様な態様でパルスＰＣを発生する。
【００１３】
三角波発生部１１０Ａ、１１０Ｂおよび１１０Ｃは、タイミング発生部１０２が出力するパルスＰＡ、ＰＢおよびＰＣに基づいて三角波信号ＴＲＩＡ、ＴＲＩＢおよびＴＲＩＣを各々発生する回路である。これらのうち三角波発生部１１０Ａは、図示のように電源ＶＤＤおよび接地間に直列に介挿されたスイッチ１１１、定電流源１１２および１１３、スイッチ１１４と、定電流源１１２および１１３の共通接続点と接地との間に介挿されたキャパシタ１１５と、キャパシタ１１５に並列接続されたスイッチ１１６とを有する。この構成において、スイッチ１１１はＰチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；金属−酸化膜−半導体構造の電界効果トランジスタ）、スイッチ１１４はＮチャネルＭＯＳＦＥＴであり、これらの各ＭＯＳＦＥＴのゲートにはパルスＰＡが供給される。スイッチ１１６は、ＮチャネルＭＯＳＦＥＴであり、このＭＯＳＦＥＴのゲートには同期信号発生部１６０からリセットパルスＲＡが供給される。
【００１４】
リセットパルスＲＡがアクティブレベル（Ｈレベル）になると、スイッチ１１６がＯＮ状態となるため、スイッチ１１６を介してキャパシタ１１５の放電が行われ、三角波信号ＴＲＩＡは０Ｖに固定される。リセットパルスＲＡが非アクティブレベル（Ｌレベル）である状態において、パルスＰＡがＬレベルになると、スイッチ１１１がＯＮ、スイッチ１１４がＯＦＦとなるため、定電流源１１２によるキャパシタ１１５の充電が行われ、三角波信号ＴＲＩＡは、定電流源１１２の電流値とキャパシタ１１５の容量値により決定される一定の時間勾配で０Ｖから直線的に上昇する。その後、パルスＰＡがＨレベルになると、スイッチ１１１がＯＦＦ、スイッチ１１４がＯＮとなるため、定電流源１１３によるキャパシタ１１５の放電が行われ、三角波信号ＴＲＩＡは定電流源１１３の電流値とキャパシタ１１５の容量値により決定される一定の時間勾配で直線的に低下する。ここで、定電流源１１２および１１３は、同じ電流値の定電流源である。従って、三角波信号ＴＲＩＡが上昇するときの時間勾配と、低下するときの時間勾配は、大きさが同じで符号が異なった勾配となる。
【００１５】
三角波発生部１１０Ｂおよび１１０Ｃも三角波発生部１１０Ａと同じ構成である。三角波発生部１１０Ｂは、パルスＰＢがＬレベルである期間、三角波信号ＴＲＩＢを一定の時間勾配で直線的に上昇させ、パルスＰＢがＨレベルである期間、三角波信号ＴＲＩＢを一定の時間勾配で直線的に低下させる。また、三角波発生部１１０Ｃは、パルスＰＣがＬレベルである期間、三角波信号ＴＲＩＣを一定の時間勾配で直線的に上昇させ、パルスＰＣがＨレベルである期間、三角波信号ＴＲＩＣを一定の時間勾配で直線的に低下させる。そして、三角波発生部１１０Ｂが発生する三角波信号ＴＲＩＢは、同期信号発生部１６０がリセットパルスＲＢをアクティブレベル（Ｈレベル）にしたとき、三角波発生部１１０Ｃが発生する三角波信号ＴＲＩＣは、同期信号発生部１６０がリセットパルスＲＣをアクティブレベル（Ｈレベル）にしたとき、各々０Ｖに固定される。三角波発生部１１０Ａ、１１０Ｂおよび１１０Ｃにおいて、定電流源１１２の電流値、定電流源１１３の電流値、キャパシタ１１５の容量値は同じである。このため、三角波信号ＴＲＩＡ、ＴＲＩＢおよびＴＲＩＣが上昇するときの時間勾配の絶対値、これらが低下するときの時間勾配の絶対値は全て同じである。
【００１６】
同期信号発生部１６０は、三角波発生回路１０１が発生する三角波信号ＴＲＩＡ、ＴＲＩＢおよびＴＲＩＣに基づいてＰＷＭ信号ＰＷＭＩＮに同期した同期信号ＳＹＮＣを発生する手段である。この同期信号発生部１６０は、三角波発生回路１０１が相前後して発生を開始した２個の三角波信号（例えば三角波信号ＴＲＩＡおよびＴＲＩＢとする）の大小関係が逆転したとき（例えばＴＲＩＡ＞ＴＲＩＢの状態からＴＲＩＡ＜ＴＲＩＢの状態に切り換わったとき）、同期信号ＳＹＮＣのレベルを反転させるとともに、相前後して発生を開始した２個の三角波信号のうち先行して発生を開始した三角波信号（この例では三角波信号ＴＲＩＡ）を基準レベルに固定して停止させるためのリセットパルス（この例ではリセットパルスＲＡ）を発生する。
【００１７】
図２は、５０％よりも小さいデューティ比を有するＰＷＭ信号ＰＷＭＩＮが同期信号発生回路１００に与えられた場合の各部の信号波形を示す図であり、図３は、５０％よりも大きいデューティ比を有するＰＷＭ信号ＰＷＭＩＮが同期信号発生回路１００に与えられた場合の各部の信号波形を示す図である。以下、これらの図を参照し、本実施形態の動作を説明する。
【００１８】
図２および図３において、最上段に並んだ下向き矢印の各々は、ＰＷＭ信号ＰＷＭＩＮのサンプリング点を各々示している。図示のように、ＰＷＭ信号ＰＷＭＩＮは、サンプリング点に対して前後に同じ時間だけ膨らんだパルスの列となる。
【００１９】
図示の例において、タイミング発生部１０２は、ＰＷＭ信号ＰＷＭＩＮの最初の立ち上がりエッジ（時刻ｔ１）から始まる１同種エッジ間期間（ｔ１−ｔ３）に亙ってパルスＰＡをＬレベルとし、その後、１異種エッジ間期間（ｔ３−ｔ４）に亙ってパルスＰＡをＨレベルとしている。以下、同様であり、タイミング発生部１０２は、１同種エッジ間期間に亙ってパルスＰＡをＬレベルとした後、１異種エッジ間期間に亙ってパルスＰＡをＨレベルにする、という動作を繰り返す。
【００２０】
パルスＰＡがＬレベルを維持する１同種エッジ間期間（ｔ１−ｔ３）において、三角波信号ＴＲＩＡは一定の時間勾配で０Ｖから直線的に上昇する。また、パルスＰＡの立ち下がりよりも１異種エッジ間期間だけ遅れた時点から始まる１同種エッジ間期間（ｔ２−ｔ４）の間、タイミング発生部１０２は、パルスＰＢをＬレベルとする。この間、三角波信号ＴＲＩＢは一定の時間勾配で０Ｖから直線的に上昇する。
【００２１】
ここで、同種エッジ間期間（ｔ１−ｔ３）と同種エッジ間期間（ｔ２−ｔ４）の長さは、いずれもＰＷＭ信号ＰＷＭＩＮの周期と一致するため、両者は等しくなる。また、同種エッジ間期間（ｔ１−ｔ３）における三角波信号ＴＲＩＡの時間勾配と同種エッジ間期間（ｔ２−ｔ４）における三角波信号ＴＲＩＢの時間勾配は等しい。このため、三角波信号ＴＲＩＡおよびＴＲＩＢは、時刻ｔ３およびｔ４において、同じ電圧ＶＰに各々到達する。
【００２２】
一方、タイミング発生部１０２は、１同種エッジ間期間（ｔ１−ｔ３）に亙ってパルスＰＡをＬレベルとした後、１異種エッジ間期間（ｔ３−ｔ４）に亙ってパルスＰＡをＨレベルとする。このパルスＰＡがＨレベルとなる１異種エッジ間期間（ｔ３−ｔ４）において、三角波信号ＴＲＩＡは、上昇時における三角波信号ＴＲＩＡおよびＴＲＩＢの時間勾配を同じ絶対値を有する逆方向の時間勾配で電圧ＶＰから直線的に低下し始める。
【００２３】
ここで、パルスＰＡがＨレベルとなる１異種エッジ間期間（ｔ３−ｔ４）に着目すると、同期間（ｔ３−ｔ４）の始点ｔ３では、三角波信号ＴＲＩＡが一定の時間勾配で電圧ＶＰから低下し始め、同期間（ｔ３−ｔ４）の終点ｔ４では、三角波信号ＴＩＲＢが三角波信号ＴＲＩＡとは逆方向で絶対値の等しい時間勾配で電圧ＶＰに到達する。このため、三角波信号ＴＲＩＡおよびＴＲＩＢは、パルスＰＡがＨレベルとなる１異種エッジ間期間（ｔ３−ｔ４）の中央のサンプリング点において交差し、このサンプリング点を境に三角波信号ＴＲＩＡおよびＴＲＩＢの関係はＴＲＩＡ＞ＴＲＩＢからＴＲＩＡ＜ＴＲＩＢに切り換わる。
【００２４】
そこで、同期信号発生部１６０は、三角波信号ＴＲＩＡおよびＴＲＩＢの関係がＴＲＩＡ＞ＴＲＩＢからＴＲＩＡ＜ＴＲＩＢに切り換わるのを検知して、同期信号ＳＹＮＣのレベルを反転させ（図示の例では、ＬレベルからＨレベルに切り換え）、先行して発生を開始した三角波信号ＴＲＩＡのレベルを０Ｖに初期化すべくリセットパルスＲＡをアクティブレベル（Ｈレベル）にする。
以上と同様の動作が相前後して発生する三角波信号ＴＲＩＢおよびＴＲＩＣについても行われ、相前後して発生する三角波信号ＴＲＩＣおよびＴＲＩＡについても行われる。すなわち、次の通りである。
【００２５】
まず、三角波信号ＴＲＩＢは、パルスＰＢがＬレベルとなる１同種エッジ間期間（ｔ２−ｔ４）において０ＶからＶＰまで上昇するが、三角波信号ＴＲＩＣは、この１同種エッジ間期間（ｔ２−ｔ４）から１異種エッジ間期間だけ遅れた１同種エッジ間期間（ｔ３−ｔ５）において、パルスＰＣがＬレベルとなるため、０Ｖから電圧ＶＰまで上昇する。また、三角波信号ＴＲＩＢは、１同種エッジ間期間（ｔ２−ｔ４）の後の１異種エッジ間期間（ｔ４−ｔ５）になると、パルスＰＢがＨレベルとなるため、一定の時間勾配で電圧ＶＰから低下し始める。
【００２６】
ここで、パルスＰＢがＨレベルとなる１異種エッジ間期間（ｔ４−ｔ５）に着目すると、同期間（ｔ４−ｔ５）の始点ｔ４では、三角波信号ＴＲＩＢが一定の時間勾配で電圧ＶＰから低下し始め、同期間（ｔ４−ｔ５）の終点ｔ５では、三角波信号ＴＲＩＣが三角波信号ＴＲＩＢとは逆方向で絶対値の等しい時間勾配で電圧ＶＰに到達する。このため、三角波信号ＴＲＩＢおよびＴＲＩＣは、パルスＰＢがＨレベルとなる１異種エッジ間期間（ｔ４−ｔ５）の中央のサンプリング点において交差し、このサンプリング点を境に三角波信号ＴＲＩＢおよびＴＲＩＣの関係はＴＲＩＢ＞ＴＲＩＣからＴＲＩＢ＜ＴＲＩＣに切り換わる。
【００２７】
そこで、同期信号発生部１６０は、三角波信号ＴＲＩＢおよびＴＲＩＣの関係がＴＲＩＢ＞ＴＲＩＣからＴＲＩＢ＜ＴＲＩＣに切り換わるのを検知して、同期信号ＳＹＮＣのレベルを反転させ（図示の例では、ＨレベルからＬレベルに切り換え）、先行して発生を開始した三角波信号ＴＲＩＢのレベルを０Ｖに初期化すべくリセットパルスＲＢをアクティブレベル（Ｈレベル）にする。
【００２８】
次に、三角波信号ＴＲＩＣは、パルスＰＣがＬレベルとなる１同種エッジ間期間（ｔ３−ｔ５）において０ＶからＶＰまで上昇するが、三角波信号ＴＲＩＡは、この１同種エッジ間期間（ｔ３−ｔ５）から１異種エッジ間期間だけ遅れた１同種エッジ間期間（ｔ４−ｔ６）において、パルスＰＡがＬレベルとなるため、０Ｖから電圧ＶＰまで上昇する。また、三角波信号ＴＲＩＣは、１同種エッジ間期間（ｔ３−ｔ５）の後の１異種エッジ間期間（ｔ５−ｔ６）になると、パルスＰＣがＨレベルとなるため、一定の時間勾配で電圧ＶＰから低下し始める。
【００２９】
ここで、パルスＰＣがＨレベルとなる１異種エッジ間期間（ｔ５−ｔ６）に着目すると、同期間（ｔ５−ｔ６）の始点ｔ５では、三角波信号ＴＲＩＣが一定の時間勾配で電圧ＶＰから低下し始め、同期間（ｔ５−ｔ６）の終点ｔ６では、三角波信号ＴＲＩＡが三角波信号ＴＲＩＣとは逆方向で絶対値の等しい時間勾配で電圧ＶＰに到達する。このため、三角波信号ＴＲＩＣおよびＴＲＩＡは、パルスＰＣがＨレベルとなる１異種エッジ間期間（ｔ５−ｔ６）の中央のサンプリング点において交差し、このサンプリング点を境に三角波信号ＴＲＩＣおよびＴＲＩＡの関係はＴＲＩＣ＞ＴＲＩＡからＴＲＩＣ＜ＴＲＩＡに切り換わる。
【００３０】
そこで、同期信号発生部１６０は、三角波信号ＴＲＩＣおよびＴＲＩＡの関係がＴＲＩＣ＞ＴＲＩＡからＴＲＩＣ＜ＴＲＩＡに切り換わるのを検知して、同期信号ＳＹＮＣのレベルを反転させ（図の例では、ＬレベルからＨレベルに切り換え）、先行して発生を開始した三角波信号ＴＲＩＣのレベルを０Ｖに初期化すべくリセットパルスＲＣをアクティブレベル（Ｈレベル）にする。
以下、同様の動作が行われる。
【００３１】
このように、本実施形態によれば、ＰＷＭ信号ＰＷＭＩＮのデューティ比とは無関係に、ＰＷＭ信号ＰＷＭＩＮがＨレベルを維持する期間の中央のサンプリング点およびＬレベルを維持する期間の中央のサンプリング点に同期してレベル反転する同期信号ＳＹＮＣが得られる。本実施形態では、この同期信号ＳＹＮＣが再変調回路２００の三角波発生回路２０２に供給される。
【００３２】
再変調回路２００において、ＰＷＭ回路２０３が三角波発生回路２０２からの三角波信号とのレベル比較に用いるアナログ信号は、ＰＷＭ信号ＰＷＭＩＮのサンプリング点に間隔に対応した周波数の雑音を含んでいる。このため、ＰＷＭ回路２０３がＰＷＭ信号ＰＷＭＯＵＴを発生するのに用いる三角波信号が、このＰＷＭ信号ＰＷＭＩＮと同期していないと、ＰＷＭ信号ＰＷＭＯＵＴにビートが発生する。しかしながら、本実施形態では、同期信号発生回路１００がＰＷＭ信号ＰＷＭＩＮのサンプリング点に同期した同期信号ＳＹＮＣを出力する。そして、再変調回路２００の三角波発生回路２０２は、例えば三角波発生部１１０Ａ等と同様な構成により、ＰＷＭ信号ＰＷＭＩＮのサンプリング点に同期した同期信号ＳＹＮＣのエッジにおいてピークとなる三角波信号を発生し、ＰＷＭ回路２０３はこの三角波信号を用いてＰＷＭ信号ＰＷＭＯＵＴを生成する。従って、ＰＷＭ信号ＰＷＭＯＵＴにビートが発生するのを防止することができる。
【００３３】
以上説明したように、本実施形態によれば、前段のＰＷＭ回路からＰＷＭ信号ＰＷＭＩＮの同期信号が供給されない状況でも、ＰＷＭ信号ＰＷＭＩＮから同期信号ＳＹＮＣを発生することができる。従って、ビートの発生という不具合を生じさせることなく、ＰＷＭ信号ＰＷＭＩＮのパルス幅を一律に拡張または縮小する操作等を行うことが可能となる。また、本実施形態において、同期信号ＳＹＮＣを発生するために利用される三角波信号ＴＲＩＡ、ＴＲＩＢおよびＴＲＩＣは、常に基準レベルである０Ｖから上昇を開始する。従って、常にサンプリング点に正確に同期した同期信号ＳＹＮＣが得られる。
【００３４】
次に具体例を挙げて、本実施形態をさらに詳細に説明する。図４は本実施形態におけるタイミング発生部１０２の具体的構成例を示す回路図、図５は本実施形態における同期信号発生部１６０の具体的構成例を示す回路図、図６は図４に示すタイミング発生部１０２の各部の波形を示す図である。
【００３５】
まず、図４に示すタイミング発生部１０２について説明する。
図４において、フリップフロップ１２１〜１２４はシフトレジスタを構成しており、このシフトレジスタとＮＯＲゲート１２５はリングカウンタを構成している。ここで、シフトレジスタの第１段および第３段に位置するフリップフロップ１２１および１２３は、ＰＷＭ信号ＰＷＭＩＮの立ち上がりにより入力データを取り込んで出力するポジティブエッジ駆動のフリップフロップであり、第２段および第４段に位置するフリップフロップ１２２および１２４は、ＰＷＭ信号ＰＷＭＩＮの立ち下がりにより入力データを取り込んで出力するネガティブエッジ駆動のフリップフロップである。
【００３６】
このように構成されたリングカウンタにおいて、図６に示すように、ＮＯＲゲート１２５の出力信号ＤａがＨレベルである時刻ｔ１１にＰＷＭ信号ＰＷＭＩＮが立ち上がると、このＨレベルの信号ＤａがＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジによりフリップフロップ１２１に取り込まれ、フリップフロップ１２１の正論理出力信号（Ｑ出力信号）ＤｂがＨレベルとなる。これによりＮＯＲゲート１２５の出力信号ＤａはＬレベルとなる。
【００３７】
次に時刻ｔ１２にＰＷＭ信号ＰＷＭＩＮが立ち下がると、Ｈレベルの信号ＤｂがＰＷＭ信号ＰＷＭＩＮの立ち下がりエッジによりフリップフロップ１２１に取り込まれ、フリップフロップ１２２の正論理出力信号（Ｑ出力信号）ＤｃがＨレベルとなる。次に時刻ｔ１３にＰＷＭ信号ＰＷＭＩＮが立ち上がると、Ｈレベルの信号ＤｃがＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジによりフリップフロップ１２３に取り込まれ、フリップフロップ１２３の正論理出力信号（Ｑ出力信号）ＤｄがＨレベルとなる。また、Ｌレベルの信号ＤａがＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジによりフリップフロップ１２１に取り込まれ、フリップフロップ１２１の正論理出力信号（Ｑ出力信号）ＤｂがＬレベルとなる。
【００３８】
次に時刻ｔ１４にＰＷＭ信号ＰＷＭＩＮが立ち下がると、Ｈレベルの信号ＤｄがＰＷＭ信号ＰＷＭＩＮの立ち下がりエッジによりフリップフロップ１２４に取り込まれ、フリップフロップ１２４の正論理出力信号（Ｑ出力信号）ＤｅがＨレベルとなる。また、Ｌレベルの信号ＤｂがＰＷＭ信号ＰＷＭＩＮの立ち下がりエッジによりフリップフロップ１２２に取り込まれ、フリップフロップ１２２の正論理出力信号（Ｑ出力信号）ＤｃがＬレベルとなる。次に時刻ｔ１５にＰＷＭ信号ＰＷＭＩＮが立ち上がると、Ｌレベルの信号ＤｃがＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジによりフリップフロップ１２３に取り込まれ、フリップフロップ１２３の正論理出力信号（Ｑ出力信号）ＤｄがＨレベルとなる。次に時刻ｔ１６にＰＷＭ信号ＰＷＭＩＮが立ち下がると、Ｌレベルの信号ＤｄがＰＷＭ信号ＰＷＭＩＮの立ち下がりエッジによりフリップフロップ１２４に取り込まれ、フリップフロップ１２４の正論理出力信号（Ｑ出力信号）ＤｄがＬレベルとなる。また、これにより信号Ｄａ〜Ｄｄの全てがＬレベルになることから、ＮＯＲゲート１２５の出力信号ＤａがＨレベルになる。図４に示すタイミング発生部１０２は、以上のようにＰＷＭ信号ＰＷＭＩＮが６回レベル反転する間の動作を１周期分の動作とし、この１周期分の動作を繰り返す。
【００３９】
図４において、ＮＡＮＤゲート１３１は、シフトレジスタの第１段のフリップフロップ１２１の正論理出力信号Ｄｂと第２段のフリップフロップ１２２の負論理出力信号Ｄｃ’の両方がＨレベルである期間、すなわち、図６に示すように、上記１周期のうちＰＷＭ信号ＰＷＭＩＮが最初に立ち上がって次に立ち下がるまでの第１の異種エッジ間期間（ｔ１１−ｔ１２）のみステート信号Ｓ０をアクティブレベル（Ｌレベル）とする。また、ＮＡＮＤゲート１３２は、シフトレジスタの第２段のフリップフロップ１２２の正論理出力信号Ｄｃと第３段のフリップフロップ１２３の負論理出力信号Ｄｄ’の両方がＨレベルである期間、すなわち、図６に示すように、上記１周期における第２の異種エッジ間期間（ｔ１２−ｔ１３）のみステート信号Ｓ１をアクティブレベル（Ｌレベル）とする。
【００４０】
また、ＮＡＮＤゲート１３３は、シフトレジスタの第３段のフリップフロップ１２３の正論理出力信号Ｄｄと第４段のフリップフロップ１２４の負論理出力信号Ｄｅ’の両方がＨレベルである期間、すなわち、図６に示すように、上記１周期における第３の異種エッジ間期間（ｔ１３−ｔ１４）のみステート信号Ｓ２をアクティブレベル（Ｌレベル）とする。また、ＮＡＮＤゲート１３４は、シフトレジスタの第４段のフリップフロップ１２４の正論理出力信号Ｄｅと第３段のフリップフロップ１２３の正論理出力信号Ｄｄの両方がＨレベルである期間、すなわち、図６に示すように、上記１周期における第４の異種エッジ間期間（ｔ１４−ｔ１５）のみステート信号Ｓ３をアクティブレベル（Ｌレベル）とする。
【００４１】
また、ＮＡＮＤゲート１３５は、シフトレジスタの第４段のフリップフロップ１２４の正論理出力信号Ｄｅと第３段のフリップフロップ１２３の負論理出力信号Ｄｄ’の両方がＨレベルである期間、すなわち、図６に示すように、上記１周期における第５の異種エッジ間期間（ｔ１５−ｔ１６）のみステート信号Ｓ４をアクティブレベル（Ｌレベル）とする。そして、インバータ１３６は、ＮＯＲゲート１２５の出力信号ＤａがＨレベルである期間、すなわち、図６に示すように、上記１周期における最後の異種エッジ間期間（ｔ１６−次の周期のｔ１１）のみステート信号Ｓ５をアクティブレベル（Ｌレベル）とする。
【００４２】
そして、ローアクティブＮＯＲゲート１３７Ａは、ステート信号Ｓ０、Ｓ１、Ｓ３、Ｓ４のいずれかがアクティブレベル（Ｌレベル）である期間、パルスＰＡをＬレベルとし、それ以外の期間はパルスＰＡをＨレベルとする。また、ローアクティブＮＯＲゲート１３７Ｂは、ステート信号Ｓ１、Ｓ２、Ｓ４、Ｓ５のいずれかがアクティブレベル（Ｌレベル）である期間、パルスＰＢをＬレベルとし、それ以外の期間はパルスＰＢをＨレベルとする。また、ローアクティブＮＯＲゲート１３７Ｃは、ステート信号Ｓ２、Ｓ３、Ｓ５、Ｓ０のいずれかがアクティブレベル（Ｌレベル）である期間、パルスＰＣをＬレベルとし、それ以外の期間はパルスＰＣをＨレベルとする。
【００４３】
このため、図６に示すように、パルスＰＡは、１同種エッジ間期間（ｔ１１−ｔ１３）に亙ってＬレベルを維持し、１異種エッジ間期間（ｔ１３−ｔ１４）に亙ってＨレベルを維持し、１同種エッジ間期間（ｔ１４−ｔ１６）に亙ってＬレベルを維持し、１異種エッジ間期間（ｔ１６−次の周期のｔ１１）に亙ってＨレベルを維持する、という変化を周期的に繰り返す。また、パルスＰＢは、パルスＰＡから１異種エッジ間期間だけ遅れてパルスＰＡと同様な周期的変化を繰り返し、パルスＰＣは、パルスＰＢから１異種エッジ間期間だけ遅れてパルスＰＡと同様な周期的変化を繰り返す。図６と図２および図３におけるＰＷＭ信号ＰＷＭＩＮ、パルスＰＡ、ＰＢおよびＰＣを対比すると、図６における時刻ｔ１１〜ｔ１６が図２および図３における時刻ｔ１〜ｔ６に各々対応しており、図４に示すタイミング発生部１０２により図２および図３に示すパルスＰＡ、ＰＢおよびＰＣが発生されることが理解されよう。
以上が図４に示すタイミング発生部１０２の詳細である。
【００４４】
次に図５に示す同期信号発生部１６０について説明する。
図５において、コンパレータ１６１Ａは、三角波信号ＴＲＩＡおよびＴＲＩＢの関係がＴＲＩＡ＞ＴＲＩＢからＴＲＩＡ＜ＴＲＩＢに切り換わったときにその出力信号を立ち上げる。また、コンパレータ１６１Ｂは、三角波信号ＴＲＩＢおよびＴＲＩＣの関係がＴＲＩＢ＞ＴＲＩＣからＴＲＩＢ＜ＴＲＩＣに切り換わったときにその出力信号を立ち上げる。コンパレータ１６１Ｃは、三角波信号ＴＲＩＣおよびＴＲＩＡの関係がＴＲＩＣ＞ＴＲＩＡからＴＲＩＣ＜ＴＲＩＡに切り換わったときにその出力信号を立ち上げる。ローアクティブＯＲ−ＡＮＤゲート１６２Ａは、ステート信号Ｓ２またはＳ５がＬレベルの期間のみコンパレータ１６１Ａの出力信号を通過させ、ローアクティブＯＲ−ＡＮＤゲート１６２Ｂは、ステート信号Ｓ３またはＳ０がＬレベルの期間のみコンパレータ１６１Ｂの出力信号を通過させ、ローアクティブＯＲ−ＡＮＤゲート１６２Ｃは、ステート信号Ｓ４またはＳ１がＬレベルの期間のみコンパレータ１６１Ｃの出力信号を通過させる。
【００４５】
ローアクティブＯＲ−ＡＮＤゲート１６２Ａ、１６２Ｂおよび１６２Ｃの各出力信号は、ＯＲゲート１６５を介してトグルフリップフロップ１６６のクロック入力端Ｃに供給される。このトグルフリップフロップ１６６は、負論理出力端の信号がデータ入力端Ｄに帰還されており、クロック入力端Ｃへの入力信号が立ち上がる度に正論理出力端Ｑの信号のレベルを反転させる。そして、この例では、トグルフリップフロップ１６６の正論理出力端Ｑの信号が同期信号ＳＹＮＣとなる。
【００４６】
セットリセットフリップフロップ１６３Ａは、ローアクティブＯＲ−ＡＮＤゲート１６２Ａの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２が出力するパルスＰＡがインバータ１６４Ａにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ａの出力信号がリセットパルスＲＡとして図１における三角波発生部１１０Ａに供給される。また、セットリセットフリップフロップ１６３Ｂは、ローアクティブＯＲ−ＡＮＤゲート１６２Ｂの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２が出力するパルスＰＢがインバータ１６４Ｂにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ｂの出力信号がリセットパルスＲＢとして図１における三角波発生部１１０Ｂに供給される。また、セットリセットフリップフロップ１６３Ｃは、ローアクティブＯＲ−ＡＮＤゲート１６２Ｃの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２が出力するパルスＰＣがインバータ１６４Ｃにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ｃの出力信号がリセットパルスＲＣとして図１における三角波発生部１１０Ｃに供給される。
【００４７】
このような構成において、図６においてステート信号Ｓ２がＬレベル、パルスＰＡがＨレベルとなる異種エッジ間期間（ｔ１３−ｔ１４）では、三角波信号ＴＲＩＡが電圧ＶＰから一定の時間勾配で低下し、三角波信号ＴＲＩＢが電圧ＶＢに向けて一定の時間勾配で上昇する（図２および図３のｔ３−ｔ４間を参照）。そして、異種エッジ間期間（ｔ１３−ｔ１４）の中央のサンプリング点において、三角波信号ＴＲＩＡおよびＴＲＩＢの関係がＴＲＩＡ＜ＴＲＩＢからＴＲＩＡ＞ＴＲＩＢに切り換わると、コンパレータ１６１Ａの出力信号が立ち上がる。このときステート信号Ｓ２がＬレベルであることから、このコンパレータ１６１Ａの出力信号の立ち上がりエッジは、ローアクティブＯＲ−ＡＮＤゲート１６２Ａを通過し、ＯＲゲート１６５を介してトグルフリップフロップ１６６のクロック入力端Ｃに与えられる。これにより同期信号ＳＹＮＣがレベル反転する。また、コンパレータ１６１Ａの出力信号の立ち上がりエッジは、セットリセットフリップフロップ１６３Ａのセット入力端Ｓに与えられる。この結果、リセットパルスＲＡがＨレベルとなり、三角波信号ＴＲＩＡが０Ｖに初期化される。その後、ステート信号Ｓ２がＨレベル、ステート信号Ｓ３がＬレベルとなって、パルスＰＡがＬレベルになると、セットリセットフリップフロップ１６３Ａのセット入力端ＳがＬレベル、リセット入力端ＲがＨレベルとなり、三角波発生部１１０Ａに対するリセットパルスＲＡがＬレベルとなる。これにより三角波信号ＴＲＩＡは、０Ｖから一定の時間勾配で上昇し始める。
【００４８】
次に、図６においてステート信号Ｓ３がＬレベル、パルスＰＢがＨレベルとなる異種エッジ間期間（ｔ１４−ｔ１５）では、三角波信号ＴＲＩＢが電圧ＶＰから一定の時間勾配で低下し、三角波信号ＴＲＩＣが電圧ＶＢに向けて一定の時間勾配で上昇する（図２および図３のｔ４−ｔ５間を参照）。そして、異種エッジ間期間（ｔ１４−ｔ１５）の中央のサンプリング点において、三角波信号ＴＲＩＢおよびＴＲＩＣの関係がＴＲＩＢ＜ＴＲＩＣからＴＲＩＢ＞ＴＲＩＣに切り換わると、コンパレータ１６１Ｂの出力信号が立ち上がる。このときステート信号Ｓ３がＬレベルであることから、このコンパレータ１６１Ｂの出力信号の立ち上がりエッジは、ローアクティブＯＲ−ＡＮＤゲート１６２Ｂを通過し、ＯＲゲート１６５を介してトグルフリップフロップ１６６のクロック入力端Ｃに与えられる。これにより同期信号ＳＹＮＣがレベル反転する。また、コンパレータ１６１Ｂの出力信号の立ち上がりエッジは、セットリセットフリップフロップ１６３Ｂのセット入力端Ｓに与えられる。この結果、リセットパルスＲＢがＨレベルとなり、三角波信号ＴＲＩＢが０Ｖに初期化される。その後、ステート信号Ｓ３がＨレベル、ステート信号Ｓ４がＬレベルとなって、パルスＰＢがＬレベルになると、セットリセットフリップフロップ１６３Ｂのセット入力端ＳがＬレベル、リセット入力端ＲがＨレベルとなり、三角波発生部１１０Ｂに対するリセットパルスＲＢがＬレベルとなる。これにより三角波信号ＴＲＩＢは、０Ｖから一定の時間勾配で上昇し始める。
【００４９】
三角波信号ＴＲＩＣおよびＴＲＩＡに関連したコンパレータ１６１Ｃ、ローアクティブＯＲ−ＡＮＤゲート１６２Ｃ、セットリセットフリップフロップ１６３Ｃおよびインバータ１６４Ｃの動作も以上と同様である。
以上が図５に示す同期信号発生部１６０の詳細である。
【００５０】
＜第２実施形態＞
図７はこの発明の第２実施形態である同期信号発生回路１００Ａの構成を示す回路図である。この同期信号発生回路１００Ａは、ＰＷＭ信号ＰＷＭＩＮから三角波信号ＴＲＩＡ、ＴＲＩＢ、ＴＲＩＣおよびＴＲＩＤを発生する三角波発生回路１０１Ａと、これらの三角波信号ＴＲＩＡ、ＴＲＩＢ、ＴＲＩＣおよびＴＲＩＤに基づいて同期信号ＳＹＮＣを発生する同期信号発生部１６０Ａとにより構成されている。また、三角波発生回路１０１Ａは、タイミング発生部１０２Ａと、４個の三角波発生部１１０Ａ、１１０Ｂ、１１０Ｃおよび１１０Ｄとにより構成されている。ここで、タイミング発生部１０２Ａは、ＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジおよび立ち下がりエッジを各々検出し、１同種エッジ間期間に亙ってＬレベルを維持し、その後の１同種エッジ間期間に亙ってＨレベルを維持するという変化を繰り返すパルスＰＡを出力する。また、タイミング発生部１０２Ａは、パルスＰＡから１異種エッジ間期間だけ遅れて、パルスＰＡと同様な変化を繰り返すパルスＰＢを出力する。また、タイミング発生部１０２Ａは、パルスＰＢから１異種エッジ間期間だけ遅れて、パルスＰＡと同様な変化を繰り返すパルスＰＣを出力する。また、タイミング発生部１０２Ａは、パルスＰＣから１異種エッジ間期間だけ遅れて、パルスＰＡと同様な変化を繰り返すパルスＰＤを出力する。三角波発生部１１０Ａ、１１０Ｂ、１１０Ｃおよび１１０Ｄは、上記第１実施形態の三角波発生部１１０Ａと同様な回路であり、各々パルスＰＡ、ＰＢ、ＰＣおよびＰＤに基づいて三角波信号ＴＲＩＡ、ＴＲＩＢ、ＴＲＩＣおよびＴＲＩＤを発生する。同期信号発生部１６０Ａには、三角波信号ＴＲＩＡ、ＴＲＩＢ、ＴＲＩＣおよびＴＲＩＤが与えられる。同期信号発生部１６０Ａは、相前後して発生される２個の三角波信号（例えば三角波信号ＴＲＩＡおよびＴＲＩＢ）の大小関係が切り換わったとき、同期信号ＳＹＮＣをレベル反転させるとともに、先行して発生された三角波信号（この例では三角波信号ＴＲＩＡ）を０Ｖに初期化するためのリセットパルスを出力する。
【００５１】
図８は同期信号発生回路１００Ａの各部の信号波形を示す図である。図８に示すように、タイミング発生部１０２Ａは、１同種エッジ間期間（例えばｔ２１−ｔ２３）に亙ってパルスＰＡをＬレベルとし、１同種エッジ間期間（例えばｔ２３−ｔ２５）に亙ってパルスＰＡをＨレベルとする動作を繰り返す。また、タイミング発生部１０２Ａは、パルスＰＡから１異種エッジ間期間だけ遅れて、パルスＰＢをパルスＰＡと同様に変化させ、このパルスＰＢから１異種エッジ間期間だけ遅れて、パルスＰＣをパルスＰＡと同様に変化させ、さらにこのパルスＰＣから１異種エッジ間期間だけ遅れて、パルスＰＤをパルスＰＡと同様に変化させる。
【００５２】
三角波信号ＴＲＩＡは、パルスＰＡがＬレベルを維持する１同種エッジ間期間（ｔ２１〜ｔ２３）において、一定の時間勾配で０Ｖから電圧ＶＰまで上昇し、その後の１異種エッジ間期間（ｔ２３−ｔ２４）になると、パルスＰＡがＨレベルになるため、電圧ＶＢから上昇時と同じ絶対値の時間勾配で低下し始める。一方、パルスＰＢは、パルスＰＡよりも１異種エッジ間期間だけ遅れた１同種エッジ間期間（ｔ２２〜ｔ２４）においてＬレベルとなる。このパルスＰＢがＬレベルを維持する１同種エッジ間期間（ｔ２２〜ｔ２４）において、三角波信号ＴＲＩＢは上昇時の三角波信号ＴＲＩＡと同じ一定の時間勾配で０Ｖから電圧ＶＰまで上昇する。このため、三角波信号ＴＲＩＡおよびＴＲＩＢは、パルスＰＡがＨレベルとなった直後の１異種エッジ間期間（ｔ２３−ｔ２４）の中央のサンプリング点において交差し、このサンプリング点を境に、三角波信号ＴＲＩＡおよびＴＲＩＢの関係は、ＴＲＩＡ＞ＴＲＩＢからＴＲＩＡ＜ＴＲＩＢに切り換わる。これにより同期信号発生部１６０Ａは、サンプリング点において同期信号ＳＹＮＣをレベル反転させるとともに、リセットパルスＲＡをＨレベルにして三角波信号ＴＲＩＡを０Ｖに初期化する。
【００５３】
１異種エッジ間期間（ｔ２４−ｔ２５）になると、パルスＰＢがＨレベルになるため、三角波信号ＴＲＩＢは、上昇時と同じ絶対値の逆向きの時間勾配で、電圧ＶＰから低下し始める。一方、パルスＰＣは、パルスＰＢよりも１異種エッジ間期間だけ遅れた１同種エッジ間期間（ｔ２３〜ｔ２５）においてＬレベルとなる。このパルスＰＣがＬレベルを維持する１同種エッジ間期間（ｔ２３〜ｔ２５）において、三角波信号ＴＲＩＣは上昇時の三角波信号ＴＲＩＢと同じ一定の時間勾配で０Ｖから電圧ＶＰまで上昇する。このため、三角波信号ＴＲＩＢおよびＴＲＩＣは、パルスＰＢがＨレベルとなった直後の１異種エッジ間期間（ｔ２４−ｔ２５）の中央のサンプリング点において交差し、このサンプリング点を境に、三角波信号ＴＲＩＢおよびＴＲＩＣの関係は、ＴＲＩＢ＞ＴＲＩＣからＴＲＩＢ＜ＴＲＩＣに切り換わる。これにより同期信号発生部１６０Ａは、サンプリング点において同期信号ＳＹＮＣをレベル反転させるとともに、リセットパルスＲＢをＨレベルにして三角波信号ＴＲＩＢを０Ｖに初期化する。
【００５４】
以下同様であり、１異種エッジ間期間（ｔ２４−ｔ２５）の後の１異種エッジ間期間（ｔ２５−ｔ２６）では、低下する三角波信号ＴＲＩＣと上昇する三角波信号ＴＲＩＤとがサンプリング点において交差して同期信号ＳＹＮＣがレベル反転し、その後の１異種エッジ間期間（ｔ２６−ｔ２７）では、低下する三角波信号ＴＲＩＤと上昇する三角波信号ＴＲＩＡとがサンプリング点において交差して同期信号ＳＹＮＣがレベル反転する。
【００５５】
図９は、本実施形態におけるタイミング発生部１０２Ａの具体的構成例を示す回路図である。図９に示すように、タイミング発生部１０２Ａは、ＰＷＭ信号ＰＷＭＩＮの立ち上がりエッジをトリガとしてレベル反転するトグルフリップフロップ１２６と、ＰＷＭ信号ＰＷＭＩＮの立ち下がりエッジをトリガとしてレベル反転するトグルフリップフロップ１２７と、４個のＮＡＮＤゲート１２８Ａ、１２８Ｂ、１２８Ｃおよび１２８Ｄとにより構成されている。ここで、トグルフリップフロップ１２６の正論理出力信号（Ｑ出力信号）がパルスＰＡ、負論理出力信号がパルスＰＣとなり、トグルフリップフロップ１２７の正論理出力信号（Ｑ出力信号）がパルスＰＢ、負論理出力信号がパルスＰＤとなる。このような構成とすることで、図８に示すパルスＰＡ、ＰＢ、ＰＣおよびＰＤがＰＷＭ信号ＰＷＭＩＮから得られる。ＮＡＮＤゲート１２８Ａは、パルスＰＢおよびＰＣがＨレベルである期間のみステート信号Ｓ０をＬレベルとし、ＮＡＮＤゲート１２８Ｂは、パルスＰＣおよびＰＤがＨレベルである期間のみステート信号Ｓ１をＬレベルとし、ＮＡＮＤゲート１２８Ｃは、パルスＰＤおよびＰＡがＨレベルである期間のみステート信号Ｓ２をＬレベルとし、ＮＡＮＤゲート１２８Ｄは、パルスＰＡおよびＰＢがＨレベルである期間のみステート信号Ｓ３をＬレベルとする。
【００５６】
図１０は、本実施形態における同期信号発生部１６０Ａの具体的構成例を示す回路図である。なお、図１０に示す各部おいて前掲図５と対応する部分には同一の符号が使用されている。図１０において、コンパレータ１６１Ａ〜１６１Ｄは、三角波信号ＴＲＩＡ〜ＴＲＩＤの大小関係の切り換わりを検出する手段である。さらに詳述すると、コンパレータ１６１Ａは、ＴＲＩＡ＞ＴＲＩＢからＴＲＩＡ＜ＴＲＩＢへの切り換わり時に出力信号を立ち上げ、コンパレータ１６１Ｂは、ＴＲＩＢ＞ＴＲＩＣからＴＲＩＢ＜ＴＲＩＣへの切り換わり時に出力信号を立ち上げ、コンパレータ１６１Ｃは、ＴＲＩＣ＞ＴＲＩＤからＴＲＩＣ＜ＴＲＩＤへの切り換わり時に出力信号を立ち上げ、コンパレータ１６１Ｄは、ＴＲＩＤ＞ＴＲＩＡからＴＲＩＤ＜ＴＲＩＡへの切り換わり時に出力信号を立ち上げる。
ＡＮＤゲート１６７Ａは、ステート信号Ｓ２がＬレベルである期間のみコンパレータ１６１Ａの出力信号を通過させ、ＡＮＤゲート１６７Ｂは、ステート信号Ｓ３がＬレベルである期間のみコンパレータ１６１Ｂの出力信号を通過させ、ＡＮＤゲート１６７Ｃは、ステート信号Ｓ０がＬレベルである期間のみコンパレータ１６１Ｃの出力信号を通過させ、ＡＮＤゲート１６７Ｄは、ステート信号Ｓ１がＬレベルである期間のみコンパレータ１６１Ｄの出力信号を通過させる。
【００５７】
ＡＮＤゲート１６７Ａ、１６７Ｂ、１６７Ｃおよび１６７Ｄの各出力信号は、ＯＲゲート１６８を介してトグルフリップフロップ１６６のクロック入力端Ｃに供給される。このトグルフリップフロップ１６６の正論理出力端Ｑの信号が同期信号ＳＹＮＣとなる。
【００５８】
セットリセットフリップフロップ１６３Ａは、ＡＮＤゲート１６７Ａの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２Ａが出力するパルスＰＡがインバータ１６４Ａにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ａの出力信号がリセットパルスＲＡとして図７における三角波発生部１１０Ａに供給される。また、セットリセットフリップフロップ１６３Ｂは、ＡＮＤゲート１６７Ｂの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２Ａが出力するパルスＰＢがインバータ１６４Ｂにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ｂの出力信号がリセットパルスＲＢとして図７における三角波発生部１１０Ｂに供給される。また、セットリセットフリップフロップ１６３Ｃは、ＡＮＤゲート１６７Ｃの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２Ａが出力するパルスＰＣがインバータ１６４Ｃにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ｃの出力信号がリセットパルスＲＣとして図７における三角波発生部１１０Ｃに供給される。また、セットリセットフリップフロップ１６３Ｄは、ＡＮＤゲート１６７Ｄの出力信号がセット端子Ｓに与えられるとともに、タイミング発生部１０２Ａが出力するパルスＰＤがインバータ１６４Ｄにより反転されてリセット端子Ｒに与えられる。そして、このセットリセットフリップフロップ１６３Ｄの出力信号がリセットパルスＲＤとして図７における三角波発生部１１０Ｄに供給される。
【００５９】
このような構成において、図８に示すようにパルスＰＡがＨレベルとなる異種エッジ間期間（ｔ２３−ｔ２４）では、三角波信号ＴＲＩＡが電圧ＶＰから一定の時間勾配で低下し、三角波信号ＴＲＩＢが電圧ＶＢに向けて一定の時間勾配で上昇する。そして、異種エッジ間期間（ｔ２３−ｔ２４）の中央のサンプリング点において、ＴＲＩＡ＜ＴＲＩＢからＴＲＩＡ＞ＴＲＩＢへの切り換わりが発生し、コンパレータ１６１Ａの出力信号が立ち上がる。このときパルスＰＡおよびＰＤがＨレベルであってステート信号Ｓ２がＬレベルになることから、このコンパレータ１６１Ａの出力信号の立ち上がりエッジは、ＡＮＤゲート１６７Ａを通過し、ＯＲゲート１６５を介してトグルフリップフロップ１６６のクロック入力端Ｃに与えられる。これにより同期信号ＳＹＮＣがレベル反転する。また、コンパレータ１６１Ａの出力信号の立ち上がりエッジは、セットリセットフリップフロップ１６３Ａのセット入力端Ｓに与えられる。この結果、リセットパルスＲＡがＨレベルとなり、三角波信号ＴＲＩＡが０Ｖに初期化される。その後、パルスＰＡがＬレベルになると、セットリセットフリップフロップ１６３Ａのセット入力端ＳがＬレベル、リセット入力端ＲがＨレベルとなり、三角波発生部１１０Ａに対するリセットパルスＲＡがＬレベルとなる。これにより三角波信号ＴＲＩＡは、０Ｖから一定の時間勾配で上昇し始める。
【００６０】
次に、図８に示すようにパルスＰＢがＨレベルとなる異種エッジ間期間（ｔ２４−ｔ２５）では、三角波信号ＴＲＩＢが電圧ＶＰから一定の時間勾配で低下し、三角波信号ＴＲＩＣが電圧ＶＢに向けて一定の時間勾配で上昇する。そして、異種エッジ間期間（ｔ２４−ｔ２５）の中央のサンプリング点において、ＴＲＩＢ＜ＴＲＩＣからＴＲＩＢ＞ＴＲＩＣへの切り換わりが発生し、コンパレータ１６１Ｂの出力信号が立ち上がる。このときパルスＰＡおよびＰＢがＨレベルであってステート信号Ｓ３がＬレベルになることから、このコンパレータ１６１Ｂの出力信号の立ち上がりエッジは、ＡＮＤゲート１６７Ｂを通過し、ＯＲゲート１６５を介してトグルフリップフロップ１６６のクロック入力端Ｃに与えられる。これにより同期信号ＳＹＮＣがレベル反転する。また、コンパレータ１６１Ｂの出力信号の立ち上がりエッジは、セットリセットフリップフロップ１６３Ｂのセット入力端Ｓに与えられる。この結果、リセットパルスＲＢがＨレベルとなり、三角波信号ＴＲＩＢが０Ｖに初期化される。その後、パルスＰＢがＬレベルになると、セットリセットフリップフロップ１６３Ｂのセット入力端ＳがＬレベル、リセット入力端ＲがＨレベルとなり、三角波発生部１１０Ｂに対するリセットパルスＲＢがＬレベルとなる。これにより三角波信号ＴＲＩＢは、０Ｖから一定の時間勾配で上昇し始める。
【００６１】
三角波信号ＴＲＩＣおよびＴＲＩＤに関連したコンパレータ１６１Ｃ、ＡＮＤゲート１６７Ｃ、セットリセットフリップフロップ１６３Ｃおよびインバータ１６４Ｃの動作も以上と同様である。また、 三角波信号ＴＲＩＤおよびＴＲＩＡに関連したコンパレータ１６１Ｄ、ＡＮＤゲート１６７Ｄ、セットリセットフリップフロップ１６３Ｄおよびインバータ１６４Ｄの動作も以上と同様である。
【００６２】
本実施形態においても、上記第１実施形態と同様な効果が得られる。また、図４と図９とを比較すれば分かるように、本実施形態は、上記第１実施形態に比べて、タイミング発生部１０２Ａの構成を簡素なものにすることができるという利点がある。
【００６３】
＜他の実施形態＞
以上、この発明の第１および第２実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
（１）上記各実施形態では、相前後して発生した２個の三角波信号の大小関係が切り換わったとき、同期信号ＳＹＮＣをレベル反転させ、先行して発生した三角波信号を０Ｖに初期化したが、０Ｖ以外の基準レベルに三角波信号を初期化してもよい。
（２）上記実施形態では、ＰＷＭ信号ＰＷＭＩＮからエッジが順次検出されるのに応じて、正の時間勾配から始まる三角波信号を順次発生させ、先行する三角波信号における負の時間勾配の区間と後続の三角波信号の正の時間勾配の区間とが交差する点において同期信号ＳＹＮＣをレベル反転させた。しかし、ＰＷＭ信号ＰＷＭＩＮからエッジが順次検出されるのに応じて、負の時間勾配から始まる三角波信号を順次発生させ、先行する三角波信号における正の時間勾配の区間と後続の三角波信号の負の時間勾配の区間とが交差する点において同期信号ＳＹＮＣをレベル反転させてもよい。
（３）上記実施形態は、ＰＷＭ信号ＰＷＭＩＮに発生する同種エッジ間期間がＰＷＭ信号ＰＷＭＩＮのサンプリング周期に同期していることを前提としている。そして、ＰＷＭ信号ＰＷＭＩＮを発生するのに用いるアナログ信号の波形に急激な変化が生じない状況では、この前提がほぼ成立するため、ＰＷＭ信号ＰＷＭＩＮに正確に同期した同期信号ＳＹＮＣが得られる。しかし、ＰＷＭ信号ＰＷＭＩＮを発生するのに用いるアナログ信号の波形に急激な変化が生じる場合には、その結果発生するＰＷＭ信号ＰＷＭＩＮの同種エッジ間期間がＰＷＭ信号ＰＷＭＩＮのサンプリング周期に対して一時的に同期ずれを起こすことがある。このような一時的な同期ずれを補償するために、例えば同期信号ＳＹＮＣをＰＬＬ（Phase Locked Loop；位相同期ループ）に与え、同期信号ＳＹＮＣの周期変動を緩和した同期信号をＰＬＬにより生成して再変調回路２００に供給してもよい。
【符号の説明】
【００６４】
１００，１００Ａ……同期信号発生回路、１０１，１０１Ａ……三角波発生回路、１０２，１０２Ａ……タイミング発生部、１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ……三角波発生部、１６０，１６０Ａ……同期信号発生部、１１１，１１４，１１６……スイッチ、１１２，１１３……定電流源、１１５……キャパシタ、１２１〜１２４……フリップフロップ、１２５……ＮＯＲゲート、１３１〜１３５，１２８Ａ，１２８Ｂ，１２８Ｃ，１２８Ｄ……ＮＡＮＤゲート、１３６，１６４Ａ，１６４Ｂ，１６４Ｃ，１６４Ｄ……インバータ、１３７Ａ，１３７Ｂ，１３７Ｃ……ローアクティブＮＯＲゲート、１６１Ａ，１６１Ｂ，１６１Ｃ，１６１Ｄ……コンパレータ、１６２Ａ，１６２Ｂ，１６２Ｃ……ローアクティブＯＡ−ＡＮＤゲート、１６３Ａ，１６３Ｂ，１６３Ｃ，１６３Ｄ……セットリセットフリップフロップ、１６５……ＯＲゲート、１６６，１２６，１２７……トグルフリップフロップ、１６７Ａ，１６７Ｂ，１６７Ｃ，１６７Ｄ……ＡＮＤゲート、２００……再変調回路、２０１……復調回路、２０２……三角波発生回路、２０３……ＰＷＭ回路。
【特許請求の範囲】
【請求項１】
入力されるパルス幅変調信号の立ち上がりエッジおよび立ち下がりエッジの各々を検出する度に、先行して開始した三角波信号の発生と並行して三角波信号を発生する手段であって、立ち上がりエッジまたは立ち下がりエッジの検出後、三角波信号を基準レベルから一定の時間勾配で変化させ、その後、同種のエッジが検出された以降、同じ大きさの逆方向の時間勾配で三角波信号を変化させる三角波発生手段と、
前記三角波発生手段が発生する三角波信号に基づいて前記パルス幅変調信号に同期した同期信号を発生する手段であって、前記三角波発生手段が相前後して発生を開始した２個の三角波信号の大小関係が逆転したとき、同期信号のレベルを反転させるとともに、前記相前後して発生を開始した２個の三角波信号のうち先行して発生を開始した三角波信号を基準レベルに初期化して停止させる同期信号発生手段と
を具備することを特徴とする同期信号発生回路。
【請求項１】
入力されるパルス幅変調信号の立ち上がりエッジおよび立ち下がりエッジの各々を検出する度に、先行して開始した三角波信号の発生と並行して三角波信号を発生する手段であって、立ち上がりエッジまたは立ち下がりエッジの検出後、三角波信号を基準レベルから一定の時間勾配で変化させ、その後、同種のエッジが検出された以降、同じ大きさの逆方向の時間勾配で三角波信号を変化させる三角波発生手段と、
前記三角波発生手段が発生する三角波信号に基づいて前記パルス幅変調信号に同期した同期信号を発生する手段であって、前記三角波発生手段が相前後して発生を開始した２個の三角波信号の大小関係が逆転したとき、同期信号のレベルを反転させるとともに、前記相前後して発生を開始した２個の三角波信号のうち先行して発生を開始した三角波信号を基準レベルに初期化して停止させる同期信号発生手段と
を具備することを特徴とする同期信号発生回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−２８３６２８（Ｐ２０１０−２８３６２８Ａ）
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願番号】特願２００９−１３５６５５（Ｐ２００９−１３５６５５）
【出願日】平成２１年６月５日（２００９．６．５）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願日】平成２１年６月５日（２００９．６．５）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
[ Back to top ]