固体撮像装置、及び固体撮像装置の製造方法
【課題】ＤＳＮＵ（Ｄａｒｋ Ｓｉｇｎａｌ Ｎｏｎ−ｕｎｉｆｏｒｍｉｔｙ：暗時出力不均一性）を改善する。
【解決手段】光電変換部（１）と、電荷蓄積部（３）と、電荷転送部（５）と、第１電荷転送ゲート部（２）と、第２電荷転送ゲート部（４）とを具備する固体撮像装置を構成する。電荷蓄積部（３）は、絶縁膜（２１）を介して電荷蓄積ゲート電極（７）の下の基板に設けられた電荷蓄積領域を備えているものとする。そして、電荷蓄積領域は、基板と絶縁膜（２１）との界面に接するように設けられ、第１導電型（Ｐ型）半導体で形成された第１導電型（Ｐ型）領域（１７）と、その下に設けられ第２導電型（Ｎ型）領域（１１、１２）とを含むものである。そして、電荷蓄積部（３）は、電荷蓄積ゲート電極（７）に印加されるピンニング電圧に応答して、電荷蓄積領域の界面をピンニング状態にし、その状態で電荷を保持する。
【解決手段】光電変換部（１）と、電荷蓄積部（３）と、電荷転送部（５）と、第１電荷転送ゲート部（２）と、第２電荷転送ゲート部（４）とを具備する固体撮像装置を構成する。電荷蓄積部（３）は、絶縁膜（２１）を介して電荷蓄積ゲート電極（７）の下の基板に設けられた電荷蓄積領域を備えているものとする。そして、電荷蓄積領域は、基板と絶縁膜（２１）との界面に接するように設けられ、第１導電型（Ｐ型）半導体で形成された第１導電型（Ｐ型）領域（１７）と、その下に設けられ第２導電型（Ｎ型）領域（１１、１２）とを含むものである。そして、電荷蓄積部（３）は、電荷蓄積ゲート電極（７）に印加されるピンニング電圧に応答して、電荷蓄積領域の界面をピンニング状態にし、その状態で電荷を保持する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、及び固体撮像装置の製造方法に関し、特に、フォトダイオードで得られた電荷を一時的に蓄える電荷蓄積部（メモリ）を有する固体撮像装置、及び固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
フォトダイオードとＣＣＤ部とを有し、それらの間に、電荷を一時的に蓄積する電荷蓄積部（メモリ）を備えた固体撮像装置の構造が知られている。その固体撮像装置では、電荷蓄積部に電荷を保持している時間に比例して暗電流が増加することがある。時間に比例して暗電流が増加するような装置の場合、電荷を蓄積している時間が長時間になればなるほど画像の劣化が著しくなる。また、暗電流は温度依存性があり、８〜１０℃程度の温度上昇に対応して２倍程度に増加することが知られている。
【０００３】
特許文献１（特開２００８−２５８５７１号公報）には、任意に制御された受光時間に応じた信号電荷を保持すると共に、暗電流の発生を抑制し且つ残像を生じることなく信号電荷の転送を行うことができる固体撮像素子が開示されている。
【０００４】
図１は、特許文献１に記載の固体撮像装置１００の構成と動作を示す図である。図１の（ａ）は、その固体撮像装置１００の断面構成を示している。図１の（ｂ）は、その固体撮像装置１００の動作時のポテンシャルを示している。図１の（ｂ）の実線及び点線は、第１転送ゲート駆動パルスΦＴＧ１、第２転送ゲート駆動パルスΦＴＧ２および駆動パルスΦ１に応じて変動する電位井戸の状態を模式的に示している。
【０００５】
図１の（ａ）に示されているように、特許文献１に記載の固体撮像装置１００は、光電変換部１０１と電荷蓄積部１０３との間に第１電荷転送ゲート部１０２が設けられている。電荷蓄積部１０３とＣＣＤ部１０５との間に第２電荷転送ゲート部１０４が設けられている。光電変換部１０１に対応する領域のｐ型半導体基板１２０に、不純物濃度ｎ１のｎ型拡散層１１２が設けられている。ｎ型拡散層１１２の表面側にｐ＋型拡散層１１３が設けられており、これらにより光電変換部１０１を構成している。
【０００６】
第１電荷転送ゲート部１０２〜ＣＣＤ部１０５に渡ってｎ型拡散層１１１が設けられている。第１電荷転送ゲート電極１０６の下部には、不純物濃度Ｎ−のＮ−型拡散層１１５が設けられている。第３電荷転送ゲート電極１０８の下部には、不純物濃度Ｎ−のＮ−型拡散層１１６が設けられている。
【０００７】
光電変換部１０１およびＣＣＤ部１０５の片側にはそれぞれ素子分離用のｐ＋型拡散層１１０およびｐ＋型拡散層１１９が設けられている。第１電荷転送ゲート電極１０６には第１転送ゲート駆動パルスΦＴＧ１が印加される。第３電荷転送ゲート電極１０８には第２転送ゲート駆動パルスΦＴＧ２が印加される。ＣＣＤ部ゲート電極１０９には駆動パルスΦ１が印加される。第２電荷蓄積ゲート電極１０７にはＤＣ電圧Ｖ１が印加される。第１電荷転送ゲート電極１０６、第２電荷蓄積ゲート電極１０７、第３電荷転送ゲート電極１０８およびＣＣＤ部ゲート電極１０９の下には、酸化膜１２１が設けられている。また、図示していないが、ｐ型半導体基板１２０は、通常ではＧＮＤ電位に設定されている。
【０００８】
光電変換部１０１に蓄積された電荷は、第１転送ゲート駆動パルスΦＴＧ１がＯＮ（Ｈｉｇｈレベル）、第２転送ゲート駆動パルスΦＴＧ２がＯＦＦ（Ｌｏｗレベル）のときに、第２電荷蓄積ゲート電極１０７の下に転送される。転送終了後、第１転送ゲート駆動パルスΦＴＧ１はＯＦＦ（Ｌｏｗレベル）になる。
【０００９】
次に、電荷蓄積部１０３で電荷が一定の期間に蓄積された後、第２転送ゲート駆動パルスΦＴＧ２がＯＮ（Ｈｉｇｈレベル）になり、さらに駆動パルスΦ１もＯＮ（Ｈｉｇｈレベル）になると、電荷蓄積部１０３に蓄積された電荷は、ＣＣＤ部１０５に転送される。転送終了後に第２転送ゲート駆動パルスΦＴＧ２がＯＦＦ（Ｌｏｗレベル）になる。その後、ＣＣＤ部１０５に転送され、蓄積された電荷は、ＣＣＤをパルス駆動することにより出力アンプ（図示しない）に転送される。
【００１０】
特許文献１に記載の固体撮像装置１００は、第１電荷転送ゲート部１０２からＣＣＤ部１０５に渡ってｎ型拡散層１１１が形成されている。その固体撮像装置１００は、ｎ型拡散層１１１の作用により、電荷転送路がＳｉ表面を通らない、いわゆる埋め込み型チャネルを構成する構造となっている。その固体撮像装置１００においては、電荷蓄積部の上のゲート電極に負の電圧（ピンニング電圧）を印加し、酸化膜とシリコン基板との界面をＧＮＤ電位になるようにピンニングさせている。
【００１１】
図２は、電荷蓄積部１０３の第２電荷蓄積ゲート電極１０７に印加されるゲート電圧と、そのゲート電圧に対するチャネル電位との対応を示すゲート電圧‐チャネル電位特性のグラフである。第２電荷蓄積ゲート電極１０７にマイナス電圧を印加していくと、線４０のように、Ｖ＝Ｖ１０ｐで、第２電荷蓄積ゲート電極１０７の下がピンニングされた状態となる。その時のポテンシャルはψｖ１０ｐとなる。
【００１２】
第２電荷蓄積ゲート電極１０７にピンニング電圧以下の負の電圧が印加された状態では、ｎ型拡散層１１１と酸化膜１２１との界面は、反転した状態であり、表面ポテンシャルは、ｐ型半導体基板１２０と同電位のＧＮＤ電位となる。これにより、酸化膜とシリコン基板との界面にホールが捕獲され、熱励起電子が価電子帯から伝導帯へ励起されにくくなり、界面準位に起因する暗電流が抑制される。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−２５８５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述のような固体撮像装置１００において、電荷蓄積部の上のゲート電極にピンニング電圧を印加させても、所謂、白キズと呼ばれるＤＳＮＵ（Ｄａｒｋ Ｓｉｇｎａｌ Ｎｏｎ−ｕｎｉｆｏｒｍｉｔｙ：暗時出力不均一性）という問題が、完全に改善されないことがある。ＤＳＮＵ不良を防止することができない場合には、固体撮像装置の品質を高い水準に保つことが困難となる。
【００１５】
発明者の検討の結果、電荷の蓄積時に発生するＤＳＮＵの発生原因の一つが、酸化膜とシリコンとの界面の欠陥に起因する微小リーク電流であることが発見された。酸化膜とシリコンの界面に欠陥が発生することで、微小リーク電流が空乏層を介してメモリ蓄積部に流れ込み、暗電流になることが見出された。
【００１６】
図３は、図１に示した特許文献１に記載の固体撮像装置１００の電荷蓄積部１０３のＤ−Ｄ’断面と、そのＤ−Ｄ’断面におけるポテンシャルプロファイルを示す図である。図３の横軸方向は、基板表面の深さ方向を示している。また、縦軸方向は電位を表し、下が正電位側、上が負電位側になっている。図３の実線で示されているグラフは、第２電荷蓄積ゲート電極１０７にピンニング電圧以下の負の電圧が印加された状態でのポテンシャルプロファイルを模式的に示している。
【００１７】
第２電荷蓄積ゲート電極１０７に、Ｖ＝Ｖ１０ｐより低い電圧を印加することでｎ型拡散層１１１はピンニング状態となり、ｎ型拡散層１１１と酸化膜１２１の界面では、幅がΔＤｚ１０の反転層が形成される。この反転層が形成されることで、ｎ型拡散層１１１と酸化膜１２１との界面にある欠陥領域がｐ層に覆われる。それによって、暗電流がメモリ領域に流れ込むことが抑制されることとなる。
【００１８】
ｎ型拡散層１１１と酸化膜１２１との界面で発生した欠陥に起因するＤＳＮＵを、ピンニング時の反転層領域の幅を広げることで抑制することが可能であることが推測される。図３の鎖線で示されているグラフは、反転層領域の幅をΔＤｚ１１に広げた状態でのポテンシャルプロファイルを模式的に示している。
【００１９】
図３の鎖線のようなポテンシャルプロファイルの電荷蓄積層を構成し、第２電荷蓄積ゲート電極１０７にピンニング電圧以下の負の電圧を印加することで、ｎ型拡散層１１１と酸化膜１２１との界面で発生した欠陥領域が、幅がΔＤｚ１１程度のｐ型の反転層の領域に覆われる。これによって、リーク電流が空乏層を介して電荷蓄積部１０３に流れ込む現象を防ぐことが可能となり、ＤＳＮＵの発生を防止することが可能となると考えられる。
【００２０】
固体撮像装置１００の電荷蓄積部１０３を形成するときに、リンの注入エネルギーを従来よりも高くすることで、ピンニング時の反転層領域の幅を広げることが可能となる。しかし、ＤＳＮＵの発生を防止することを目的として、リンの注入エネルギーを従来よりも高くすると、電荷蓄積層のポテンシャルのピーク位置が、ｐ型基板のｚ方向（深さ方向）にシフトしてしまう。
【００２１】
電荷蓄積部１０３のポテンシャルのピーク位置が、ｐ型基板のｚ方向にシフトすると、その電荷蓄積部１０３で蓄えた電荷をＣＣＤ部１０５に読み出すときに、第３電荷転送ゲート電極１０８に印加される第２転送ゲート駆動パルスΦＴＧ２の電圧が高くなってしまう。
【００２２】
また、例えばリンの注入エネルギーを、大きく変更しても、反転層の幅が２割程度しか増加しないこともわかってきた。そのため、リンの注入エネルギーを従来よりも高くしても、ＤＳＮＵ低減の効果を十分に得られない場合がある。
【００２３】
反転層の幅を広げつつ、メモリ蓄積部のポテンシャルのピーク位置も変化させない技術がもとめられる。
【課題を解決するための手段】
【００２４】
以下に、［発明を実施するための形態］で使用される番号を用いて、［課題を解決するための手段］を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２５】
上記の課題を解決するために、光電変換部（１）と、電荷蓄積部（３）と、電荷転送部（５）と、第１電荷転送ゲート部（２）と、第２電荷転送ゲート部（４）とを具備する固体撮像装置を構成する。第１電荷転送ゲート部（２）は、光電変換部（１）と電荷蓄積部（３）との間に設けられ、光電変換部（１）から電荷蓄積部（３）への電荷の移動を制御する。第２電荷転送ゲート部（４）は、電荷蓄積部（３）と電荷転送部（５）との間に設けられ、電荷蓄積部（３）から電荷転送部（５）への電荷の移動を制御する。
【００２６】
ここにおいて、電荷蓄積部（３）は、電荷蓄積ゲート電極（７）と、絶縁膜（２１）を介して電荷蓄積ゲート電極（７）の下の基板に設けられた電荷蓄積領域とを備えているものとする。そして、電荷蓄積領域は、基板と絶縁膜（２１）との界面に接するように設けられ、第１導電型（Ｐ型）半導体で形成された第１導電型領域（１７）と、第１導電型領域（１７）の下に設けられ、第１導電型（Ｐ型）半導体と反対の第２導電型（Ｎ型）半導体で形成された第２導電型領域（１１、１２）とを含むものである。そして、電荷蓄積部（３）は、電荷蓄積ゲート電極（７）に印加されるピンニング電圧に応答して、電荷蓄積領域の界面をピンニング状態にし、その状態で電荷を保持する。
【発明の効果】
【００２７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、反転層の幅を広げつつ、メモリ蓄積部のポテンシャルのピーク位置も変化させない固体撮像装置を構成することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、従来の固体撮像装置１００の構成と動作を示す図である。
【図２】図２は、電荷蓄積部１０３のゲート電圧とチャネル電位との対応を示すゲート電圧‐チャネル電位特性のグラフである。
【図３】図３は、電荷蓄積部１０３の断面と、その断面におけるポテンシャルプロファイルを示す図である。
【図４】図４は、本願発明の固体撮像装置の第１実施形態の構成を概略的に例示する平面図である。
【図５】図５は、第１実施形態の固体撮像装置におけるＸ−Ｘ’断面と、動作時のポテンシャルを例示する図である。
【図６】図６は、第１実施形態の固体撮像装置におけるＹ−Ｙ’断面と、動作時のポテンシャルを例示する図である。
【図７】図７は、本実施形態の固体撮像装置の動作を例示するタイミングチャートと、電荷の遷移状態とを示す図である。
【図８】図８は、本実施形態の固体撮像装置における、Ａ−Ａ’断面の深さ方向のポテンシャルプロファイルを例示するポテンシャル図である。
【図９Ａ】図９Ａは、電荷蓄積部３のゲート電圧とチャネル電位との対応を例示するゲート電圧−チャネル電位特性図である。
【図９Ｂ】図９Ｂは、異なるイオン注入量のｐ型拡散層１７と、ピンニング時の反転層領域の幅との対応を例示する図である。
【図１０】図１０は、従来の固体撮像装置の他の構成を示す断面図である。
【図１１Ａ】図１１Ａは、参考例における電荷蓄積部１０３のゲート電圧−チャネル電位特性のグラフである。
【図１１Ｂ】図１１Ｂは、参考例におけるＤＳＮＵと電荷蓄積部１０３を形成するときのイオン注入エネルギーとの依存性を示すグラフである。
【図１１Ｃ】図１１Ｃは、参考例におけるＤＳＮＵと反転層幅との依存関係を示すグラフである。
【図１１Ｄ】図１１Ｄは、参考例におけるＤＳＮＵと反転層幅との依存関係を示すグラフである。
【図１２】図１２は、第２実施形態の固体撮像装置の断面と、動作時のポテンシャルを例示する図である。
【発明を実施するための形態】
【００２９】
［第１実施形態］
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
図４は、本願発明の固体撮像装置の第１実施形態の構成を概略的に例示する平面図である。図４の平面図に示されているように、その固体撮像装置は、光電変換部（フォトダイオード）１と、電荷転送ゲート部２と、電荷蓄積部３と、電荷転送ゲート部４と、ＣＣＤ部５とを備えている。光電変換部１と電荷蓄積部３との間に電荷転送ゲート部２が設けられており、電荷蓄積部３とＣＣＤ部５との間に電荷転送ゲート部４が設けられている。光電変換部１には、受光部１ａが設けられている。電荷転送ゲート部２には、電荷転送ゲート電極６が設けられている。電荷蓄積部３には、電荷蓄積ゲート電極７が設けられている。電荷転送ゲート部４には、電荷転送ゲート電極８が設けられている。ＣＣＤ部５には、ＣＣＤ部ゲート電極９、ＣＣＤ部ゲート電極２２、ＣＣＤ部ゲート電極２５およびＣＣＤ部ゲート電極２６が繰り返して配置されており、その一端に出力アンプ２３が設けられている。
【００３１】
図５は、図４におけるＸ−Ｘ’断面の構成と、動作時のポテンシャルを例示する図である。図５の（ａ）は、そのＸ−Ｘ’断面の断面構成を示している。図５の（ｂ）は、動作時のＸ−Ｘ’断面でのポテンシャルを示している。図５の（ｂ）の実線及び点線は、第１転送ゲート駆動パルスΦＴＧ１、第２転送ゲート駆動パルスΦＴＧ２および駆動パルスΦ１に応じて変動する電位井戸の状態を模式的に示している。
【００３２】
図５を参照すると、光電変換部１には、ｐ型半導体基板２０内に、不純物濃度ｎ２のｎ型拡散層１３が設けられ、その表面側にｐ＋型拡散層１４が設けられており、これらにより受光部１ａが構成されている。電荷転送ゲート部２〜ＣＣＤ部５に渡って、ｎ型拡散層１１が設けられており、電荷転送ゲート電極６の下部には、不純物濃度ｎ−のｎ型拡散層１５が設けられている。電荷転送ゲート電極８の下部には、不純物濃度ｎ−のｎ型拡散層１６が設けられている。電荷蓄積ゲート電極７の下部に不純物濃度ｎ１のｎ型拡散層１２と不純物濃度ｐ１のｐ型拡散層１７が設けられている。各ゲート電極とシリコン基板との間には、絶縁するためのゲート酸化膜２１が形成されている。光電変換部１およびＣＣＤ部５の片側にはそれぞれ素子分離用のｐ＋型拡散層１０およびｐ＋型拡散層１９が設けられている。
【００３３】
電荷転送ゲート電極６には第１転送ゲート駆動パルスΦＴＧ１が印加され、電荷転送ゲート電極８には第２転送ゲート駆動パルスΦＴＧ２が印加され、ＣＣＤ部ゲート電極９には駆動パルスΦ１が印加され、電荷蓄積ゲート電極７には、ストレージ駆動パルスＳＴとして、ＤＣ電圧Ｖ１が印加されている。また、図示していないが、ｐ型半導体基板２０はＧＮＤ電位に設定されている。
【００３４】
各拡散層を形成するためのイオン注入エネルギー、イオン注入量の一例を記載すると以下のようになる。
ｐ＋型拡散層１０…ｐ型不純物イオン： ３０ｋｅＶ：５．０×１０１３／ｃｍ２
ｐ＋型拡散層１９…ｐ型不純物イオン： ３０ｋｅＶ：５．０×１０１３／ｃｍ２
ｎ型拡散層１１…ｎ型不純物イオン：１５０ｋｅＶ：２．０×１０１２／ｃｍ２
ｎ型拡散層１２…ｎ型不純物イオン：３００ｋｅＶ：１．５×１０１２／ｃｍ２
ｎ型拡散層１３…ｎ型不純物イオン：３００ｋｅＶ：２．５×１０１２／ｃｍ２
ｐ＋型拡散層１４…ｐ型不純物イオン： ３０ｋｅＶ：１．０×１０１３／ｃｍ２
ｐ型拡散層１７…ｐ型不純物イオン： ５０ｋｅＶ：３．０×１０１２／ｃｍ２
ｎ型拡散層１５…ｎ型不純物イオン： ５０ｋｅＶ：５．０×１０１１／ｃｍ２
ｎ型拡散層１６…ｎ型不純物イオン： ５０ｋｅＶ：５．０×１０１１／ｃｍ２
なお、ｐ型半導体基板２０の不純物濃度は２．０×１０１５／ｃｍ３程度であり、ゲート酸化膜２１の酸化膜厚は５００〜１０００Å程度である。
【００３５】
ここで、不純物濃度ｎ１のｎ型拡散層１２の形成方法の例を以下に説明する。例えば、１回目のイオン注入で電荷転送ゲート部２〜ＣＣＤ部５まで開口されたマスクを用いて不純物濃度ｎ相当を形成する。そして、２回目のイオン注入によりｎ型拡散層１２部分のみ開口されたマスクを用いて不純物濃度ｎａを追加注入する。すなわち、
ｎ１＝ｎ＋ｎａ
となり、
ｎ＜ｎ１
となる。なお、この方法は一例であり、ｎ＜ｎ１であれば、本願発明のｎ型拡散層（不純物濃度ｎ１）１２を製造する方法に制限はない。
【００３６】
本実施形態のｐ型拡散層（不純物濃度ｐ１）１７は、ｎ型拡散層（不純物濃度ｎ１）１２を形成した後、その同じマスク（ｎ型拡散層１２部分のみ開口されたマスク）を用いて、電荷蓄積部３に対応する基板領域に、不純物濃度ｐ１のボロンを注入することによって形成される。
【００３７】
図６は、図４におけるＹ−Ｙ’断面の構成と、動作時のポテンシャルを例示する図である。図６の（ａ）は、そのＹ−Ｙ’断面の断面構成を示している。図６の（ｂ）は、動作時のＹ−Ｙ’断面でのポテンシャルを示している。図６の（ｂ）の実線及び点線は、駆動パルスΦ１、駆動パルスΦ２に応じて変動する電位井戸の状態を模式的に示している。
【００３８】
図６を参照すると、ｐ型半導体基板２０の内部に、不純物濃度ｎのｎ型拡散層１１が設けられている。シリコン基板とゲート酸化膜２１との界面上には、そのゲート酸化膜２１を介してＣＣＤ部ゲート電極９、ＣＣＤ部ゲート電極２２、ＣＣＤ部ゲート電極２５およびＣＣＤ部ゲート電極２６が設けられている。ＣＣＤ部ゲート電極２２およびＣＣＤ部ゲート電極２６の下部には、不純物濃度ｎ−のＣＣＤ部ｎ型拡散層２４が設けられている。複数の第１層ゲート電極は、２電極毎（ＣＣＤ部ゲート電極９とＣＣＤ部ゲート電極２６の組み合わせ、および、ＣＣＤ部ゲート電極２５とＣＣＤ部ゲート電極２２の組み合わせ）に配線で接続されている。複数の第１層ゲート電極には、それぞれ駆動パルスΦ１およびΦ２が印加されている。
【００３９】
図７は、本実施形態の固体撮像装置の動作を例示するタイミングチャートと、電荷の遷移状態とを示す図である。図７の（ａ）は、図４におけるＸ−Ｘ’断面に対応する領域を駆動するときのタイミングを例示している。図７の（ｂ）は、図４におけるＸ−Ｘ’断面の電荷の遷移状態を例示している。図７の第１転送ゲート駆動パルスΦＴＧ１は、ＬＯＷ：０［Ｖ］〜ＨＩＧＨ：５［Ｖ］まで変化するパルスである。ストレージ駆動パルスＳＴは、−５［Ｖ］のＤＣ電圧である。第２転送ゲート駆動パルスΦＴＧ２は、ＬＯＷ：０［Ｖ］〜ＨＩＧＨ：１０［Ｖ］まで変化するパルスである。駆動パルスΦ１は、ＬＯＷ：０［Ｖ］〜ＨＩＧＨ：５［Ｖ］まで変化するパルスである。駆動パルスΦ２は、駆動パルスΦ１の逆相パルスである。
【００４０】
図７を参照すると、時刻ｔ１おいて、光入射により光電変換部１で発生した電荷は、その光電変換部１に蓄積されている。時刻ｔ２において、第１転送ゲート駆動パルスΦＴＧ１がＯＮ（Ｈｉｇｈレベル）となり、光電変換部１に蓄積されていた電荷が電荷蓄積部３に転送される。時刻ｔ３において、第２転送ゲート駆動パルスΦＴＧ２がＯＮ（Ｈｉｇｈレベル）となり、電荷蓄積部３に蓄積されていた電荷が、ＣＣＤ部５に転送される。ＣＣＤ部５に転送された電荷は、２相のクロック駆動パルスΦ１、駆動パルスΦ２によりＣＣＤ部５の内部を転送され、出力アンプ２３を介して出力される。
【００４１】
図８は、本実施形態の固体撮像装置における、上述の図５のＡ−Ａ’断面の深さ方向のポテンシャルプロファイルを例示するポテンシャル図である。一般に、電荷転送路がＳｉ表面を通らない、いわゆる埋め込み型チャネルとなっている固体撮像装置では、電荷蓄積部３のピンニング電圧をＶｐとすると、図８の破線に示すように、酸化膜とシリコン界面の境界領域では、その濃度プロファイルに応じた幅ΔＤｚ１０の反転層が形成される。本実施形態の固体撮像装置は、表面側に浅くｐ型不純物を注入することにより、ピンニング電圧Ｖｐを０Ｖ側にシフトさせ、図８の実線に示すようなポテンシャル分布を実現している。その表面側に形成された浅いｐ型不純物層であるｐ型拡散層１７の作用によって、ピンニング時の反転層の幅を、ΔＤｚ１０からΔＤｚ２広げることが可能となる。
【００４２】
図９Ａは、電荷蓄積部３のゲート電圧とチャネル電位との対応を例示するゲート電圧−チャネル電位特性図である。図９Ａの各グラフは、単位面積当たりのボロン注入量（注入されたイオンの個数）の基準をＢ０とするときに、その基準に対し、ボロンのイオン注入量を変更した場合のゲート電圧−チャネル電位特性を例示している。線３４は、ボロンを注入しない（ｐ型拡散層１７を形成しない）条件で形成された電荷蓄積部３のゲート電圧−チャネル電位特性を例示している。線３５は、ボロン注入量を２Ｂ０として形成された電荷蓄積部３のゲート電圧−チャネル電位特性を例示している。線３６は、ボロン注入量を６Ｂ０として形成された電荷蓄積部３のゲート電圧−チャネル電位特性を例示している。線３７は、ボロン注入量を８Ｂ０として形成された電荷蓄積部３のゲート電圧−チャネル電位特性を例示している。
【００４３】
異なるボロン注入量の電荷蓄積部３において、ピンニング時のチャネル電位は、ボロンを注入しないときのポテンシャルψｖ０ｐと同じ電位になるように調整されている。図９Ａを参照すると、電荷蓄積部３の電荷蓄積ゲート電極７にマイナス電圧を印加していくと、電荷蓄積ゲート電極７の下がピンニングされた状態となる。その時のポテンシャルはψｖ０ｐ＝ψｖ１ｐ＝ψｖ２ｐ＝ψｖ３ｐとなっている。そのポテンシャルは、ｎ型拡散層１２を形成するときのリンなどのｎ型不純物イオン注入量と、ｐ型拡散層１７を形成するときのボロンなどのｐ型不純物イオン注入量をそれぞれ調整し、ｎ型不純物イオン注入量とｐ型不純物イオン注入量を制御することによって、ψｖ０ｐ＝ψｖ１ｐ＝ψｖ２ｐ＝ψｖ３ｐの関係になっている。図９Ａに示されているように、その時のピンニング電圧はＶ０ｐ＜Ｖ１ｐ＜Ｖ２ｐ＜Ｖ３ｐの関係が成り立っている。
【００４４】
図９Ｂは、ボロンのイオン注入量を変化させて電荷蓄積部３のｐ型拡散層１７を形成する場合における、異なるイオン注入量のｐ型拡散層１７と、そのｐ型拡散層１７を含む電荷蓄積部３のピンニング時の反転層領域の幅との対応を例示する図である。なお、図９Ｂは、ボロンを注入しない（ｐ型拡散層１７を形成しない）条件で形成された電荷蓄積部３に関する情報を含んでいる。また、図９Ｂは、イオン注入量が異なるｐ型拡散層１７の電荷蓄積部３の各々に対し、それぞれの電荷蓄積ゲート電極７に、ピンニング電圧Ｖ０ｐ、Ｖ１ｐ、Ｖ２ｐおよびＶ３ｐを印加したときの反転層領域の幅ΔＤｚを、シミュレーションによって求めた結果を示している。ここで、本実施形態の固体撮像装置において、ｐ型拡散層１７のボロン濃度は、ピンニング電圧が０Ｖ以下の電圧となるような濃度に設定されていることが好ましい。
【００４５】
以下に、ピンニング電圧Ｖｐを０Ｖ以上にする場合に生じる可能性のある不具合について説明を行う。本実施形態の固体撮像装置のｐ型拡散層（不純物濃度ｐ１）１７を構成する場合、リンとボロンとは同じ位置に注入される。ボロンは熱拡散係数がリンよりも高い。そのため、電荷蓄積部３の基板領域に濃度の濃いボロンをイオン注入した場合、その後の半導体製造工程の熱履歴により、ボロンが電荷蓄積部３の下のリン領域よりも拡散してしまい、電荷蓄積部３の両端側の電極下の領域にまで達してしまうことがある。その結果、電荷蓄積部３と接した端部ではポテンシャルバリアやデップが形成されることとなり、スムーズな電荷転送を行なうことが困難となる問題が生じることがある。
【００４６】
図１０は、上述した特許文献１に記載された固体撮像装置の他の構成を示す断面図である。図１０に示す固体撮像装置は、上述の第２電荷蓄積ゲート電極１０７を設けることなく形成されている。また、図１０に示す固体撮像装置は、ｎ型拡散層１１１の表面部分に、Ｐ＋型領域１０５２が形成されている。また、所望のポテンシャルを得るために、この部分にはＮ型領域１０５１が付加されている。そのため、この部分のポテンシャルは、全体として、ｎ型拡散層１１１に比して深くなっている。本実施形態の固体撮像装置は、図９Ａの線３７のように、ボロン注入濃度を、８Ｂ０まで上げることで、図１０と同様の構成とすることが可能である。換言すると、図５の断面図に例示される固体撮像装置において、ピンニング電圧Ｖｐが０Ｖ以上になるような電荷蓄積部３を有し、電荷蓄積ゲート電極７を設けない場合の構造と同様である。
【００４７】
上述のように、電荷蓄積部１０３において、リンとボロンが同じ位置に注入される。また、ボロンは熱拡散係数がリンよりも高い。そのため、濃度の濃いボロンをイオン注入した場合、その後の半導体製造工程の熱履歴により、ボロンが電荷蓄積部１０３の下のリン領域よりも拡散してしまい、電荷蓄積部１０３の両端側の電極下の領域にまで達してしまう。その結果、電荷蓄積部１０３と接した端部ではポテンシャルバリアやデップが形成されることとなり、スムーズな電荷転送を行なうことが困難となる問題が生じることがある。
【００４８】
図１０のような構造において、電荷蓄積部１０３に対応する領域のみボロン濃度を高くしようとすれば、熱拡散後にリン注入と同じ位置にボロンがくるように、ｐ型不純物イオン（ボロン）注入の範囲をあらかじめ狭めて注入しなければならない。さらに、ｐ型不純物イオン（ボロン）注入の範囲を制御するための新たに工程の追加も必要となる。よって、本実施形態の固体撮像装置においては、浅いボロンのイオン注入濃度の上限として、ピンニング電圧Ｖｐは０Ｖ以下となるように定めている。
【００４９】
また、あまり濃度が薄い場合には反転層の形成幅が少なくなる。そのためＤＳＮＵ低減の効果が少なくなる。よって、浅いボロンのイオン注入濃度の下限値を予め定めておくことが好ましい。
【００５０】
仮に、電荷蓄積部３と隣接する電荷転送ゲート部２と電荷転送ゲート部４とに、電荷蓄積部３に注入するボロンと同じ濃度のボロンを注入した場合に、一定の濃度を超えると、電荷転送ゲート部２と電荷転送ゲート部４の読出し時のポテンシャルが、電荷蓄積部３よりも浅くなるためポテンシャル関係が逆転してしまう。ポテンシャル関係が逆転してしまうと、電荷転送がスムーズに行なわれない。したがって、ポテンシャル関係が逆転してしまうような濃度を下限値とし、そのレベルのボロン濃度よりもボロンのイオン注入量を多くすることが好ましい。
【００５１】
上述の図９Ａを参照すると、線３６に示されるようなゲート電圧−チャネル電位特性の電荷蓄積部３を構成することによって、本実施形態の固体撮像装置は、図３の鎖線のようなポテンシャルプロファイルの電荷蓄積層を構成し、第２電荷蓄積ゲート電極１０７にピンニング電圧以下の負の電圧を印加する構造の固体撮像装置よりも、電荷蓄積部３の下のピンニング時の反転層領域幅を約４倍に広げることが可能となる。その結果、ＤＳＮＵを従来レベルから低減させることが可能となる。また、メモリ蓄積の深さ方向のポテンシャルプロファイルのピーク位置も、従来技術の位置から極端にシフトすることがない。そのため、蓄積された電荷の読出し電圧も、従来技術と同様な読出し電圧を保つことが可能となる。
【００５２】
［参考例］
以下に、本実施形態の固体撮像装置の作用効果に対する理解を容易にするための参考例について説明を行う。この参考例は、ｐ型の反転層領域の幅とＤＳＮＵとの関係を調査するために行った実験に基づいて、その関係ついて説明している。
【００５３】
上述の特許文献１の固体撮像装置１００を形成する工程において、電荷蓄積部１０３の下のｎ型拡散層１１１の形成時のイオン注入エネルギーを、活性化エネルギーＥａに対し、１．０Ｅａ［ＫｅＶ］、１．２５Ｅａ［ＫｅＶ］、１．３８Ｅａ［ＫｅＶ］と深く打ち込むことで、電荷蓄積部１０３の基板界面の反転層領域を広げる実験を行なった。
【００５４】
図１１Ａは、その電荷蓄積部１０３のゲート電圧−チャネル電位特性のグラフである。線４０は、リン注入エネルギーが１．０Ｅａ［ＫｅＶ］時のゲート電圧−チャネル電位特性を示している。線４１は、リン注入エネルギーが１．２５Ｅａ［ＫｅＶ］時のゲート電圧−チャネル電位特性を示している。線４２は、リン注入エネルギーが１．３８Ｅａ［ＫｅＶ］時のゲート電圧−チャネル電位特性を示している。
【００５５】
電荷蓄積部１０３の下のピンニング時のチャネル電位は、ψｖ１０と同じ電位になるようにｎ型拡散層１２のイオン注入濃度が調整されており、
ψｖ１０ｐ＝ψｖ１１ｐ＝ψｖ１２ｐ
の関係が成り立つようになっている。
この時、ピンニング電位は、
Ｖ１０ｐ＜Ｖ１１ｐ＜Ｖ１２ｐ
という関係が成り立っている。
【００５６】
図１１Ｂは、ＤＳＮＵと電荷蓄積部１０３を形成するときのイオン注入エネルギーとの依存性を示すグラフである。図１１Ｂは、異なる複数のイオン注入エネルギーと、そのイオン注入エネルギーに対応する電荷蓄積部１０３のＤＳＮＵを測定した結果を示す。図１１Ｂには、電荷蓄積部１０３下のチャネル電位を一定にしたまま、リン注入のエネルギーを大きくすると、ＤＳＮＵのレベルが減少することが示されている。
【００５７】
図１１Ｃは、ＤＳＮＵと反転層幅との依存関係を示すグラフである。図１１Ｃを参照すると、リン注入エネルギーが１．０Ｅａ［ＫｅＶ］時の反転層幅は約１８０Åであり、１．２５Ｅａ［ＫｅＶ］時の反転層幅は約２１０Åであり、１．３８Ｅａ［ＫｅＶ］時の反転層幅は約２３０Åであることが示されている。
【００５８】
図１１Ｄは、ＤＳＮＵと反転層幅との依存関係を示すグラフである。図１１Ｄは、電荷蓄積部１０３下のピンニング時のチャネル電位を、任意のレベルで変化させ、反転層幅とＤＳＮＵの関係を測定した結果を示すグラフである。図１１Ｄには、電荷蓄積部１０３下のピンニング時の任意のチャネル電位やイオン注入エネルギーにも関わらず、基板の表面反転層幅とＤＳＮＵの関係は相関性があることが、実験結果から示されている。
【００５９】
以上の実験結果から、ピンニング時の反転層領域の幅を広げると欠陥等がｐ層に覆われるため、リーク電流が空乏層を介して電荷蓄積部１０３への流れ込みを防ぐことで、ＤＳＮＵの発生を抑制可能という、上述の推測が導き出される。このとき、ＤＳＮＵの発生を防止することを目的として、リンの注入エネルギーを従来よりも高くすると、電荷蓄積層のポテンシャルのピーク位置が、ｐ型基板のｚ方向（深さ方向）にシフトしてしまうことも突き止められた。したがって、本実施形態の固体撮像装置のような新規の構造が、電荷蓄積部３のポテンシャルのピーク位置を変化させることなく、反転層の幅を広げることを可能とし、リーク電流の抑制と消費電力の増加を抑制という効果を実現している。
【００６０】
［第２実施形態］
以下に、本願発明の第２実施形態について説明を行う。図１２は、第２実施形態の固体撮像装置の断面と、動作時のポテンシャルを例示する図である。なお、第２実施形態の固体撮像装置の平面の構成は、第１実施形態と同様であるので、その詳細な説明を省略する。図１２の（ａ）は、上述の図４の平面図におけるＸ−Ｘ’断面と同様の位置の断面構成を示している。図１２の（ｂ）は、動作時のＸ−Ｘ’断面でのポテンシャルを示している。図１２の（ｂ）の実線及び点線は、第１転送ゲート駆動パルスΦＴＧ１、第２転送ゲート駆動パルスΦＴＧ２および駆動パルスΦ１に応じて変動する電位井戸の状態を模式的に示している。
【００６１】
図１２に示されているように、第２実施形態の固体撮像装置は、電荷蓄積部３の電荷蓄積ゲート電極７の下に、ゲート酸化膜２１を介して濃度ｐ３のｐ型不純物を有するｐ型拡散層２７を備えている。そして、その固体撮像装置は、そのｐ型拡散層２７の下に、濃度ｐ２のｐ型不純物を有するｐ型拡散層２８を備えている。それ以外の構成は、第１実施形態と同様である。
【００６２】
ｐ型拡散層２７とｐ型拡散層２８は、イオン注入エネルギーの異なるボロン注入を２回に分けて行なうことで形成される。第２実施形態の固体撮像装置の電荷蓄積部３において、イオン注入は、ｎ型拡散層１２部分のみ開口されたマスクを用いて、ｐ型拡散層２７に対応する基板領域に、不純物濃度ｐ１となるように一回目のボロンを注入する。２度目のイオン注入も、ｎ型拡散層１２部分のみ開口されたマスクを用いて、ｐ型拡散層２８に対応する基板領域に不純物濃度ｐ２となるように追加注入する。すなわち、電荷蓄積部３下のｐ型拡散層２７のｐ型不純物濃度ｐ３は、ｐ１＋ｐ２となる。第２実施形態の固体撮像装置の動作は、第１の実施例と同様である。
【００６３】
第２実施形態の固体撮像装置において、電荷蓄積部３に基板のイオン注入を、注入エネルギーの異なるボロン注入を２回に分けて実施することで、メモリ蓄積下の深さ方向のポテンシャルプロファイルをより詳細に調整することが可能となる。それにより、ゲート読出し電圧の最適化等の設計自由度が向上させることができる。
【００６４】
なお、第２実施形態の固体撮像装置は、浅いボロンの２段階注入でｐ型拡散層２７とｐ型拡散層２８を形成している。本実施形態において、ボロンのイオン注入を、ｎ回（ｎ＞＝３）以上とすることにより、さらに最適な濃度プロファイル設計が可能となる。また、第２実施形態においても、ピンニング時の反転層領域の幅は、第１の実施例と同等であるため、したがって、ＤＳＮＵを従来レベルから低減させることが可能となる。
【００６５】
なお、第１実施形態または第２実施形態の固体撮像装置において、電荷転送ゲート部２〜電荷転送ゲート部４に渡って、基板表面付近にｐ型不純物を追加イオン注入（図示されず）しても良い。その追加イオン注入により、ＣＣＤ部５に対してポテンシャルが全体的に低く設定され、設計自由度を向上させることもできる。
【００６６】
以上、本願発明の実施の形態を具体的に説明した。上述の複数の実施形態で説明した固体撮像装置は、電荷蓄積ゲート電極の下部において、ｎ型不純物濃度イオンを注入する工程に、さらに、ｐ型不純物イオンを浅く打ち込む工程を行いうことで、ｐ型拡散層を形成している。そのｐ型拡散層の作用効果によって、電荷蓄積領域のピンニング時の反転層領域の幅を広げ、深さ方向のポテンシャルピーク位置を変化させることなく、ＤＳＮＵの発生をおさえることが可能となる。
【００６７】
上述の複数の実施形態において、ｐ型半導体基板２０は、ｎ型半導体基板内部のｐウェルであっても良い。ｐ型半導体基板またはｎ型半導体基板の材質として、たとえばシリコンなどが例示される。また、上述の複数の実施形態において、各ゲート電極の材質に制限はない。例えば、ポリシリコンや金属などを材料として使用してゲート電極を構成することで、本願発明の作用効果を奏することができる。また、上述の複数の実施形態において、ゲート電極が、単層構造で構成されている固体撮像装置を例示したが、２層や３層構造でも実現可能である。
【００６８】
さらに、本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。そして、上述の複数の実施形態は、その構成・動作に矛盾が生じない範囲において組み合わせて実施することが可能である。
【符号の説明】
【００６９】
１…光電変換部（フォトダイオード）
１ａ…受光部
２…電荷転送ゲート部
３…電荷蓄積部
４…電荷転送ゲート部
５…ＣＣＤ部
６…電荷転送ゲート電極
７…電荷蓄積ゲート電極
８…電荷転送ゲート電極
９…ＣＣＤ部ゲート電極
１０…ｐ＋型拡散層
１１…ｎ型拡散層（不純物濃度ｎ）
１２…ｎ型拡散層（不純物濃度ｎ１）
１３…ｎ型拡散層（不純物濃度ｎ２）
１４…ｐ＋型拡散層
１５…ｎ型拡散層（不純物濃度ｎ−）
１６…ｎ型拡散層（不純物濃度ｎ−）
１７…ｐ型拡散層（不純物濃度ｐ１）
１９…ｐ＋型拡散層
２０…ｐ型半導体基板
２１…ゲート酸化膜
２２…ＣＣＤ部ゲート電極
２３…出力アンプ
２４…ＣＣＤ部ｎ型拡散層（不純物濃度ｎ−）
２５…ＣＣＤ部ゲート電極
２６…ＣＣＤ部ゲート電極
２７…ｐ型拡散層（不純物濃度ｐ３）
２８…ｐ型拡散層（不純物濃度ｐ２）
３４…線
３５…線
３６…線
３７…線
４０…線
４１…線
４２…線
ΦＴＧ１…第１転送ゲート駆動パルス
ΦＴＧ２…第２転送ゲート駆動パルス
Φ１…駆動パルス
Φ２…駆動パルス
ＳＴ…ストレージ駆動パルス
Ｖ１…ＤＣ電圧
１００…固体撮像装置
１０１…光電変換部
１０２…第１電荷転送ゲート部
１０３…電荷蓄積部
１０４…第２電荷転送ゲート部
１０５…ＣＣＤ部
１０６…第１電荷転送ゲート電極
１０７…第２電荷蓄積ゲート電極
１０８…第３電荷転送ゲート電極
１０９…ＣＣＤ部ゲート電極
１１０…ｐ＋型拡散層
１１１…ｎ型拡散層
１１２…ｎ型拡散層
１１３…ｐ＋型拡散層
１１５…Ｎ−型拡散層
１１６…Ｎ−型拡散層
１１９…ｐ＋型拡散層
１２０…ｐ型半導体基板
１２１…酸化膜
【技術分野】
【０００１】
本発明は、固体撮像装置、及び固体撮像装置の製造方法に関し、特に、フォトダイオードで得られた電荷を一時的に蓄える電荷蓄積部（メモリ）を有する固体撮像装置、及び固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
フォトダイオードとＣＣＤ部とを有し、それらの間に、電荷を一時的に蓄積する電荷蓄積部（メモリ）を備えた固体撮像装置の構造が知られている。その固体撮像装置では、電荷蓄積部に電荷を保持している時間に比例して暗電流が増加することがある。時間に比例して暗電流が増加するような装置の場合、電荷を蓄積している時間が長時間になればなるほど画像の劣化が著しくなる。また、暗電流は温度依存性があり、８〜１０℃程度の温度上昇に対応して２倍程度に増加することが知られている。
【０００３】
特許文献１（特開２００８−２５８５７１号公報）には、任意に制御された受光時間に応じた信号電荷を保持すると共に、暗電流の発生を抑制し且つ残像を生じることなく信号電荷の転送を行うことができる固体撮像素子が開示されている。
【０００４】
図１は、特許文献１に記載の固体撮像装置１００の構成と動作を示す図である。図１の（ａ）は、その固体撮像装置１００の断面構成を示している。図１の（ｂ）は、その固体撮像装置１００の動作時のポテンシャルを示している。図１の（ｂ）の実線及び点線は、第１転送ゲート駆動パルスΦＴＧ１、第２転送ゲート駆動パルスΦＴＧ２および駆動パルスΦ１に応じて変動する電位井戸の状態を模式的に示している。
【０００５】
図１の（ａ）に示されているように、特許文献１に記載の固体撮像装置１００は、光電変換部１０１と電荷蓄積部１０３との間に第１電荷転送ゲート部１０２が設けられている。電荷蓄積部１０３とＣＣＤ部１０５との間に第２電荷転送ゲート部１０４が設けられている。光電変換部１０１に対応する領域のｐ型半導体基板１２０に、不純物濃度ｎ１のｎ型拡散層１１２が設けられている。ｎ型拡散層１１２の表面側にｐ＋型拡散層１１３が設けられており、これらにより光電変換部１０１を構成している。
【０００６】
第１電荷転送ゲート部１０２〜ＣＣＤ部１０５に渡ってｎ型拡散層１１１が設けられている。第１電荷転送ゲート電極１０６の下部には、不純物濃度Ｎ−のＮ−型拡散層１１５が設けられている。第３電荷転送ゲート電極１０８の下部には、不純物濃度Ｎ−のＮ−型拡散層１１６が設けられている。
【０００７】
光電変換部１０１およびＣＣＤ部１０５の片側にはそれぞれ素子分離用のｐ＋型拡散層１１０およびｐ＋型拡散層１１９が設けられている。第１電荷転送ゲート電極１０６には第１転送ゲート駆動パルスΦＴＧ１が印加される。第３電荷転送ゲート電極１０８には第２転送ゲート駆動パルスΦＴＧ２が印加される。ＣＣＤ部ゲート電極１０９には駆動パルスΦ１が印加される。第２電荷蓄積ゲート電極１０７にはＤＣ電圧Ｖ１が印加される。第１電荷転送ゲート電極１０６、第２電荷蓄積ゲート電極１０７、第３電荷転送ゲート電極１０８およびＣＣＤ部ゲート電極１０９の下には、酸化膜１２１が設けられている。また、図示していないが、ｐ型半導体基板１２０は、通常ではＧＮＤ電位に設定されている。
【０００８】
光電変換部１０１に蓄積された電荷は、第１転送ゲート駆動パルスΦＴＧ１がＯＮ（Ｈｉｇｈレベル）、第２転送ゲート駆動パルスΦＴＧ２がＯＦＦ（Ｌｏｗレベル）のときに、第２電荷蓄積ゲート電極１０７の下に転送される。転送終了後、第１転送ゲート駆動パルスΦＴＧ１はＯＦＦ（Ｌｏｗレベル）になる。
【０００９】
次に、電荷蓄積部１０３で電荷が一定の期間に蓄積された後、第２転送ゲート駆動パルスΦＴＧ２がＯＮ（Ｈｉｇｈレベル）になり、さらに駆動パルスΦ１もＯＮ（Ｈｉｇｈレベル）になると、電荷蓄積部１０３に蓄積された電荷は、ＣＣＤ部１０５に転送される。転送終了後に第２転送ゲート駆動パルスΦＴＧ２がＯＦＦ（Ｌｏｗレベル）になる。その後、ＣＣＤ部１０５に転送され、蓄積された電荷は、ＣＣＤをパルス駆動することにより出力アンプ（図示しない）に転送される。
【００１０】
特許文献１に記載の固体撮像装置１００は、第１電荷転送ゲート部１０２からＣＣＤ部１０５に渡ってｎ型拡散層１１１が形成されている。その固体撮像装置１００は、ｎ型拡散層１１１の作用により、電荷転送路がＳｉ表面を通らない、いわゆる埋め込み型チャネルを構成する構造となっている。その固体撮像装置１００においては、電荷蓄積部の上のゲート電極に負の電圧（ピンニング電圧）を印加し、酸化膜とシリコン基板との界面をＧＮＤ電位になるようにピンニングさせている。
【００１１】
図２は、電荷蓄積部１０３の第２電荷蓄積ゲート電極１０７に印加されるゲート電圧と、そのゲート電圧に対するチャネル電位との対応を示すゲート電圧‐チャネル電位特性のグラフである。第２電荷蓄積ゲート電極１０７にマイナス電圧を印加していくと、線４０のように、Ｖ＝Ｖ１０ｐで、第２電荷蓄積ゲート電極１０７の下がピンニングされた状態となる。その時のポテンシャルはψｖ１０ｐとなる。
【００１２】
第２電荷蓄積ゲート電極１０７にピンニング電圧以下の負の電圧が印加された状態では、ｎ型拡散層１１１と酸化膜１２１との界面は、反転した状態であり、表面ポテンシャルは、ｐ型半導体基板１２０と同電位のＧＮＤ電位となる。これにより、酸化膜とシリコン基板との界面にホールが捕獲され、熱励起電子が価電子帯から伝導帯へ励起されにくくなり、界面準位に起因する暗電流が抑制される。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−２５８５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述のような固体撮像装置１００において、電荷蓄積部の上のゲート電極にピンニング電圧を印加させても、所謂、白キズと呼ばれるＤＳＮＵ（Ｄａｒｋ Ｓｉｇｎａｌ Ｎｏｎ−ｕｎｉｆｏｒｍｉｔｙ：暗時出力不均一性）という問題が、完全に改善されないことがある。ＤＳＮＵ不良を防止することができない場合には、固体撮像装置の品質を高い水準に保つことが困難となる。
【００１５】
発明者の検討の結果、電荷の蓄積時に発生するＤＳＮＵの発生原因の一つが、酸化膜とシリコンとの界面の欠陥に起因する微小リーク電流であることが発見された。酸化膜とシリコンの界面に欠陥が発生することで、微小リーク電流が空乏層を介してメモリ蓄積部に流れ込み、暗電流になることが見出された。
【００１６】
図３は、図１に示した特許文献１に記載の固体撮像装置１００の電荷蓄積部１０３のＤ−Ｄ’断面と、そのＤ−Ｄ’断面におけるポテンシャルプロファイルを示す図である。図３の横軸方向は、基板表面の深さ方向を示している。また、縦軸方向は電位を表し、下が正電位側、上が負電位側になっている。図３の実線で示されているグラフは、第２電荷蓄積ゲート電極１０７にピンニング電圧以下の負の電圧が印加された状態でのポテンシャルプロファイルを模式的に示している。
【００１７】
第２電荷蓄積ゲート電極１０７に、Ｖ＝Ｖ１０ｐより低い電圧を印加することでｎ型拡散層１１１はピンニング状態となり、ｎ型拡散層１１１と酸化膜１２１の界面では、幅がΔＤｚ１０の反転層が形成される。この反転層が形成されることで、ｎ型拡散層１１１と酸化膜１２１との界面にある欠陥領域がｐ層に覆われる。それによって、暗電流がメモリ領域に流れ込むことが抑制されることとなる。
【００１８】
ｎ型拡散層１１１と酸化膜１２１との界面で発生した欠陥に起因するＤＳＮＵを、ピンニング時の反転層領域の幅を広げることで抑制することが可能であることが推測される。図３の鎖線で示されているグラフは、反転層領域の幅をΔＤｚ１１に広げた状態でのポテンシャルプロファイルを模式的に示している。
【００１９】
図３の鎖線のようなポテンシャルプロファイルの電荷蓄積層を構成し、第２電荷蓄積ゲート電極１０７にピンニング電圧以下の負の電圧を印加することで、ｎ型拡散層１１１と酸化膜１２１との界面で発生した欠陥領域が、幅がΔＤｚ１１程度のｐ型の反転層の領域に覆われる。これによって、リーク電流が空乏層を介して電荷蓄積部１０３に流れ込む現象を防ぐことが可能となり、ＤＳＮＵの発生を防止することが可能となると考えられる。
【００２０】
固体撮像装置１００の電荷蓄積部１０３を形成するときに、リンの注入エネルギーを従来よりも高くすることで、ピンニング時の反転層領域の幅を広げることが可能となる。しかし、ＤＳＮＵの発生を防止することを目的として、リンの注入エネルギーを従来よりも高くすると、電荷蓄積層のポテンシャルのピーク位置が、ｐ型基板のｚ方向（深さ方向）にシフトしてしまう。
【００２１】
電荷蓄積部１０３のポテンシャルのピーク位置が、ｐ型基板のｚ方向にシフトすると、その電荷蓄積部１０３で蓄えた電荷をＣＣＤ部１０５に読み出すときに、第３電荷転送ゲート電極１０８に印加される第２転送ゲート駆動パルスΦＴＧ２の電圧が高くなってしまう。
【００２２】
また、例えばリンの注入エネルギーを、大きく変更しても、反転層の幅が２割程度しか増加しないこともわかってきた。そのため、リンの注入エネルギーを従来よりも高くしても、ＤＳＮＵ低減の効果を十分に得られない場合がある。
【００２３】
反転層の幅を広げつつ、メモリ蓄積部のポテンシャルのピーク位置も変化させない技術がもとめられる。
【課題を解決するための手段】
【００２４】
以下に、［発明を実施するための形態］で使用される番号を用いて、［課題を解決するための手段］を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２５】
上記の課題を解決するために、光電変換部（１）と、電荷蓄積部（３）と、電荷転送部（５）と、第１電荷転送ゲート部（２）と、第２電荷転送ゲート部（４）とを具備する固体撮像装置を構成する。第１電荷転送ゲート部（２）は、光電変換部（１）と電荷蓄積部（３）との間に設けられ、光電変換部（１）から電荷蓄積部（３）への電荷の移動を制御する。第２電荷転送ゲート部（４）は、電荷蓄積部（３）と電荷転送部（５）との間に設けられ、電荷蓄積部（３）から電荷転送部（５）への電荷の移動を制御する。
【００２６】
ここにおいて、電荷蓄積部（３）は、電荷蓄積ゲート電極（７）と、絶縁膜（２１）を介して電荷蓄積ゲート電極（７）の下の基板に設けられた電荷蓄積領域とを備えているものとする。そして、電荷蓄積領域は、基板と絶縁膜（２１）との界面に接するように設けられ、第１導電型（Ｐ型）半導体で形成された第１導電型領域（１７）と、第１導電型領域（１７）の下に設けられ、第１導電型（Ｐ型）半導体と反対の第２導電型（Ｎ型）半導体で形成された第２導電型領域（１１、１２）とを含むものである。そして、電荷蓄積部（３）は、電荷蓄積ゲート電極（７）に印加されるピンニング電圧に応答して、電荷蓄積領域の界面をピンニング状態にし、その状態で電荷を保持する。
【発明の効果】
【００２７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、反転層の幅を広げつつ、メモリ蓄積部のポテンシャルのピーク位置も変化させない固体撮像装置を構成することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、従来の固体撮像装置１００の構成と動作を示す図である。
【図２】図２は、電荷蓄積部１０３のゲート電圧とチャネル電位との対応を示すゲート電圧‐チャネル電位特性のグラフである。
【図３】図３は、電荷蓄積部１０３の断面と、その断面におけるポテンシャルプロファイルを示す図である。
【図４】図４は、本願発明の固体撮像装置の第１実施形態の構成を概略的に例示する平面図である。
【図５】図５は、第１実施形態の固体撮像装置におけるＸ−Ｘ’断面と、動作時のポテンシャルを例示する図である。
【図６】図６は、第１実施形態の固体撮像装置におけるＹ−Ｙ’断面と、動作時のポテンシャルを例示する図である。
【図７】図７は、本実施形態の固体撮像装置の動作を例示するタイミングチャートと、電荷の遷移状態とを示す図である。
【図８】図８は、本実施形態の固体撮像装置における、Ａ−Ａ’断面の深さ方向のポテンシャルプロファイルを例示するポテンシャル図である。
【図９Ａ】図９Ａは、電荷蓄積部３のゲート電圧とチャネル電位との対応を例示するゲート電圧−チャネル電位特性図である。
【図９Ｂ】図９Ｂは、異なるイオン注入量のｐ型拡散層１７と、ピンニング時の反転層領域の幅との対応を例示する図である。
【図１０】図１０は、従来の固体撮像装置の他の構成を示す断面図である。
【図１１Ａ】図１１Ａは、参考例における電荷蓄積部１０３のゲート電圧−チャネル電位特性のグラフである。
【図１１Ｂ】図１１Ｂは、参考例におけるＤＳＮＵと電荷蓄積部１０３を形成するときのイオン注入エネルギーとの依存性を示すグラフである。
【図１１Ｃ】図１１Ｃは、参考例におけるＤＳＮＵと反転層幅との依存関係を示すグラフである。
【図１１Ｄ】図１１Ｄは、参考例におけるＤＳＮＵと反転層幅との依存関係を示すグラフである。
【図１２】図１２は、第２実施形態の固体撮像装置の断面と、動作時のポテンシャルを例示する図である。
【発明を実施するための形態】
【００２９】
［第１実施形態］
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
図４は、本願発明の固体撮像装置の第１実施形態の構成を概略的に例示する平面図である。図４の平面図に示されているように、その固体撮像装置は、光電変換部（フォトダイオード）１と、電荷転送ゲート部２と、電荷蓄積部３と、電荷転送ゲート部４と、ＣＣＤ部５とを備えている。光電変換部１と電荷蓄積部３との間に電荷転送ゲート部２が設けられており、電荷蓄積部３とＣＣＤ部５との間に電荷転送ゲート部４が設けられている。光電変換部１には、受光部１ａが設けられている。電荷転送ゲート部２には、電荷転送ゲート電極６が設けられている。電荷蓄積部３には、電荷蓄積ゲート電極７が設けられている。電荷転送ゲート部４には、電荷転送ゲート電極８が設けられている。ＣＣＤ部５には、ＣＣＤ部ゲート電極９、ＣＣＤ部ゲート電極２２、ＣＣＤ部ゲート電極２５およびＣＣＤ部ゲート電極２６が繰り返して配置されており、その一端に出力アンプ２３が設けられている。
【００３１】
図５は、図４におけるＸ−Ｘ’断面の構成と、動作時のポテンシャルを例示する図である。図５の（ａ）は、そのＸ−Ｘ’断面の断面構成を示している。図５の（ｂ）は、動作時のＸ−Ｘ’断面でのポテンシャルを示している。図５の（ｂ）の実線及び点線は、第１転送ゲート駆動パルスΦＴＧ１、第２転送ゲート駆動パルスΦＴＧ２および駆動パルスΦ１に応じて変動する電位井戸の状態を模式的に示している。
【００３２】
図５を参照すると、光電変換部１には、ｐ型半導体基板２０内に、不純物濃度ｎ２のｎ型拡散層１３が設けられ、その表面側にｐ＋型拡散層１４が設けられており、これらにより受光部１ａが構成されている。電荷転送ゲート部２〜ＣＣＤ部５に渡って、ｎ型拡散層１１が設けられており、電荷転送ゲート電極６の下部には、不純物濃度ｎ−のｎ型拡散層１５が設けられている。電荷転送ゲート電極８の下部には、不純物濃度ｎ−のｎ型拡散層１６が設けられている。電荷蓄積ゲート電極７の下部に不純物濃度ｎ１のｎ型拡散層１２と不純物濃度ｐ１のｐ型拡散層１７が設けられている。各ゲート電極とシリコン基板との間には、絶縁するためのゲート酸化膜２１が形成されている。光電変換部１およびＣＣＤ部５の片側にはそれぞれ素子分離用のｐ＋型拡散層１０およびｐ＋型拡散層１９が設けられている。
【００３３】
電荷転送ゲート電極６には第１転送ゲート駆動パルスΦＴＧ１が印加され、電荷転送ゲート電極８には第２転送ゲート駆動パルスΦＴＧ２が印加され、ＣＣＤ部ゲート電極９には駆動パルスΦ１が印加され、電荷蓄積ゲート電極７には、ストレージ駆動パルスＳＴとして、ＤＣ電圧Ｖ１が印加されている。また、図示していないが、ｐ型半導体基板２０はＧＮＤ電位に設定されている。
【００３４】
各拡散層を形成するためのイオン注入エネルギー、イオン注入量の一例を記載すると以下のようになる。
ｐ＋型拡散層１０…ｐ型不純物イオン： ３０ｋｅＶ：５．０×１０１３／ｃｍ２
ｐ＋型拡散層１９…ｐ型不純物イオン： ３０ｋｅＶ：５．０×１０１３／ｃｍ２
ｎ型拡散層１１…ｎ型不純物イオン：１５０ｋｅＶ：２．０×１０１２／ｃｍ２
ｎ型拡散層１２…ｎ型不純物イオン：３００ｋｅＶ：１．５×１０１２／ｃｍ２
ｎ型拡散層１３…ｎ型不純物イオン：３００ｋｅＶ：２．５×１０１２／ｃｍ２
ｐ＋型拡散層１４…ｐ型不純物イオン： ３０ｋｅＶ：１．０×１０１３／ｃｍ２
ｐ型拡散層１７…ｐ型不純物イオン： ５０ｋｅＶ：３．０×１０１２／ｃｍ２
ｎ型拡散層１５…ｎ型不純物イオン： ５０ｋｅＶ：５．０×１０１１／ｃｍ２
ｎ型拡散層１６…ｎ型不純物イオン： ５０ｋｅＶ：５．０×１０１１／ｃｍ２
なお、ｐ型半導体基板２０の不純物濃度は２．０×１０１５／ｃｍ３程度であり、ゲート酸化膜２１の酸化膜厚は５００〜１０００Å程度である。
【００３５】
ここで、不純物濃度ｎ１のｎ型拡散層１２の形成方法の例を以下に説明する。例えば、１回目のイオン注入で電荷転送ゲート部２〜ＣＣＤ部５まで開口されたマスクを用いて不純物濃度ｎ相当を形成する。そして、２回目のイオン注入によりｎ型拡散層１２部分のみ開口されたマスクを用いて不純物濃度ｎａを追加注入する。すなわち、
ｎ１＝ｎ＋ｎａ
となり、
ｎ＜ｎ１
となる。なお、この方法は一例であり、ｎ＜ｎ１であれば、本願発明のｎ型拡散層（不純物濃度ｎ１）１２を製造する方法に制限はない。
【００３６】
本実施形態のｐ型拡散層（不純物濃度ｐ１）１７は、ｎ型拡散層（不純物濃度ｎ１）１２を形成した後、その同じマスク（ｎ型拡散層１２部分のみ開口されたマスク）を用いて、電荷蓄積部３に対応する基板領域に、不純物濃度ｐ１のボロンを注入することによって形成される。
【００３７】
図６は、図４におけるＹ−Ｙ’断面の構成と、動作時のポテンシャルを例示する図である。図６の（ａ）は、そのＹ−Ｙ’断面の断面構成を示している。図６の（ｂ）は、動作時のＹ−Ｙ’断面でのポテンシャルを示している。図６の（ｂ）の実線及び点線は、駆動パルスΦ１、駆動パルスΦ２に応じて変動する電位井戸の状態を模式的に示している。
【００３８】
図６を参照すると、ｐ型半導体基板２０の内部に、不純物濃度ｎのｎ型拡散層１１が設けられている。シリコン基板とゲート酸化膜２１との界面上には、そのゲート酸化膜２１を介してＣＣＤ部ゲート電極９、ＣＣＤ部ゲート電極２２、ＣＣＤ部ゲート電極２５およびＣＣＤ部ゲート電極２６が設けられている。ＣＣＤ部ゲート電極２２およびＣＣＤ部ゲート電極２６の下部には、不純物濃度ｎ−のＣＣＤ部ｎ型拡散層２４が設けられている。複数の第１層ゲート電極は、２電極毎（ＣＣＤ部ゲート電極９とＣＣＤ部ゲート電極２６の組み合わせ、および、ＣＣＤ部ゲート電極２５とＣＣＤ部ゲート電極２２の組み合わせ）に配線で接続されている。複数の第１層ゲート電極には、それぞれ駆動パルスΦ１およびΦ２が印加されている。
【００３９】
図７は、本実施形態の固体撮像装置の動作を例示するタイミングチャートと、電荷の遷移状態とを示す図である。図７の（ａ）は、図４におけるＸ−Ｘ’断面に対応する領域を駆動するときのタイミングを例示している。図７の（ｂ）は、図４におけるＸ−Ｘ’断面の電荷の遷移状態を例示している。図７の第１転送ゲート駆動パルスΦＴＧ１は、ＬＯＷ：０［Ｖ］〜ＨＩＧＨ：５［Ｖ］まで変化するパルスである。ストレージ駆動パルスＳＴは、−５［Ｖ］のＤＣ電圧である。第２転送ゲート駆動パルスΦＴＧ２は、ＬＯＷ：０［Ｖ］〜ＨＩＧＨ：１０［Ｖ］まで変化するパルスである。駆動パルスΦ１は、ＬＯＷ：０［Ｖ］〜ＨＩＧＨ：５［Ｖ］まで変化するパルスである。駆動パルスΦ２は、駆動パルスΦ１の逆相パルスである。
【００４０】
図７を参照すると、時刻ｔ１おいて、光入射により光電変換部１で発生した電荷は、その光電変換部１に蓄積されている。時刻ｔ２において、第１転送ゲート駆動パルスΦＴＧ１がＯＮ（Ｈｉｇｈレベル）となり、光電変換部１に蓄積されていた電荷が電荷蓄積部３に転送される。時刻ｔ３において、第２転送ゲート駆動パルスΦＴＧ２がＯＮ（Ｈｉｇｈレベル）となり、電荷蓄積部３に蓄積されていた電荷が、ＣＣＤ部５に転送される。ＣＣＤ部５に転送された電荷は、２相のクロック駆動パルスΦ１、駆動パルスΦ２によりＣＣＤ部５の内部を転送され、出力アンプ２３を介して出力される。
【００４１】
図８は、本実施形態の固体撮像装置における、上述の図５のＡ−Ａ’断面の深さ方向のポテンシャルプロファイルを例示するポテンシャル図である。一般に、電荷転送路がＳｉ表面を通らない、いわゆる埋め込み型チャネルとなっている固体撮像装置では、電荷蓄積部３のピンニング電圧をＶｐとすると、図８の破線に示すように、酸化膜とシリコン界面の境界領域では、その濃度プロファイルに応じた幅ΔＤｚ１０の反転層が形成される。本実施形態の固体撮像装置は、表面側に浅くｐ型不純物を注入することにより、ピンニング電圧Ｖｐを０Ｖ側にシフトさせ、図８の実線に示すようなポテンシャル分布を実現している。その表面側に形成された浅いｐ型不純物層であるｐ型拡散層１７の作用によって、ピンニング時の反転層の幅を、ΔＤｚ１０からΔＤｚ２広げることが可能となる。
【００４２】
図９Ａは、電荷蓄積部３のゲート電圧とチャネル電位との対応を例示するゲート電圧−チャネル電位特性図である。図９Ａの各グラフは、単位面積当たりのボロン注入量（注入されたイオンの個数）の基準をＢ０とするときに、その基準に対し、ボロンのイオン注入量を変更した場合のゲート電圧−チャネル電位特性を例示している。線３４は、ボロンを注入しない（ｐ型拡散層１７を形成しない）条件で形成された電荷蓄積部３のゲート電圧−チャネル電位特性を例示している。線３５は、ボロン注入量を２Ｂ０として形成された電荷蓄積部３のゲート電圧−チャネル電位特性を例示している。線３６は、ボロン注入量を６Ｂ０として形成された電荷蓄積部３のゲート電圧−チャネル電位特性を例示している。線３７は、ボロン注入量を８Ｂ０として形成された電荷蓄積部３のゲート電圧−チャネル電位特性を例示している。
【００４３】
異なるボロン注入量の電荷蓄積部３において、ピンニング時のチャネル電位は、ボロンを注入しないときのポテンシャルψｖ０ｐと同じ電位になるように調整されている。図９Ａを参照すると、電荷蓄積部３の電荷蓄積ゲート電極７にマイナス電圧を印加していくと、電荷蓄積ゲート電極７の下がピンニングされた状態となる。その時のポテンシャルはψｖ０ｐ＝ψｖ１ｐ＝ψｖ２ｐ＝ψｖ３ｐとなっている。そのポテンシャルは、ｎ型拡散層１２を形成するときのリンなどのｎ型不純物イオン注入量と、ｐ型拡散層１７を形成するときのボロンなどのｐ型不純物イオン注入量をそれぞれ調整し、ｎ型不純物イオン注入量とｐ型不純物イオン注入量を制御することによって、ψｖ０ｐ＝ψｖ１ｐ＝ψｖ２ｐ＝ψｖ３ｐの関係になっている。図９Ａに示されているように、その時のピンニング電圧はＶ０ｐ＜Ｖ１ｐ＜Ｖ２ｐ＜Ｖ３ｐの関係が成り立っている。
【００４４】
図９Ｂは、ボロンのイオン注入量を変化させて電荷蓄積部３のｐ型拡散層１７を形成する場合における、異なるイオン注入量のｐ型拡散層１７と、そのｐ型拡散層１７を含む電荷蓄積部３のピンニング時の反転層領域の幅との対応を例示する図である。なお、図９Ｂは、ボロンを注入しない（ｐ型拡散層１７を形成しない）条件で形成された電荷蓄積部３に関する情報を含んでいる。また、図９Ｂは、イオン注入量が異なるｐ型拡散層１７の電荷蓄積部３の各々に対し、それぞれの電荷蓄積ゲート電極７に、ピンニング電圧Ｖ０ｐ、Ｖ１ｐ、Ｖ２ｐおよびＶ３ｐを印加したときの反転層領域の幅ΔＤｚを、シミュレーションによって求めた結果を示している。ここで、本実施形態の固体撮像装置において、ｐ型拡散層１７のボロン濃度は、ピンニング電圧が０Ｖ以下の電圧となるような濃度に設定されていることが好ましい。
【００４５】
以下に、ピンニング電圧Ｖｐを０Ｖ以上にする場合に生じる可能性のある不具合について説明を行う。本実施形態の固体撮像装置のｐ型拡散層（不純物濃度ｐ１）１７を構成する場合、リンとボロンとは同じ位置に注入される。ボロンは熱拡散係数がリンよりも高い。そのため、電荷蓄積部３の基板領域に濃度の濃いボロンをイオン注入した場合、その後の半導体製造工程の熱履歴により、ボロンが電荷蓄積部３の下のリン領域よりも拡散してしまい、電荷蓄積部３の両端側の電極下の領域にまで達してしまうことがある。その結果、電荷蓄積部３と接した端部ではポテンシャルバリアやデップが形成されることとなり、スムーズな電荷転送を行なうことが困難となる問題が生じることがある。
【００４６】
図１０は、上述した特許文献１に記載された固体撮像装置の他の構成を示す断面図である。図１０に示す固体撮像装置は、上述の第２電荷蓄積ゲート電極１０７を設けることなく形成されている。また、図１０に示す固体撮像装置は、ｎ型拡散層１１１の表面部分に、Ｐ＋型領域１０５２が形成されている。また、所望のポテンシャルを得るために、この部分にはＮ型領域１０５１が付加されている。そのため、この部分のポテンシャルは、全体として、ｎ型拡散層１１１に比して深くなっている。本実施形態の固体撮像装置は、図９Ａの線３７のように、ボロン注入濃度を、８Ｂ０まで上げることで、図１０と同様の構成とすることが可能である。換言すると、図５の断面図に例示される固体撮像装置において、ピンニング電圧Ｖｐが０Ｖ以上になるような電荷蓄積部３を有し、電荷蓄積ゲート電極７を設けない場合の構造と同様である。
【００４７】
上述のように、電荷蓄積部１０３において、リンとボロンが同じ位置に注入される。また、ボロンは熱拡散係数がリンよりも高い。そのため、濃度の濃いボロンをイオン注入した場合、その後の半導体製造工程の熱履歴により、ボロンが電荷蓄積部１０３の下のリン領域よりも拡散してしまい、電荷蓄積部１０３の両端側の電極下の領域にまで達してしまう。その結果、電荷蓄積部１０３と接した端部ではポテンシャルバリアやデップが形成されることとなり、スムーズな電荷転送を行なうことが困難となる問題が生じることがある。
【００４８】
図１０のような構造において、電荷蓄積部１０３に対応する領域のみボロン濃度を高くしようとすれば、熱拡散後にリン注入と同じ位置にボロンがくるように、ｐ型不純物イオン（ボロン）注入の範囲をあらかじめ狭めて注入しなければならない。さらに、ｐ型不純物イオン（ボロン）注入の範囲を制御するための新たに工程の追加も必要となる。よって、本実施形態の固体撮像装置においては、浅いボロンのイオン注入濃度の上限として、ピンニング電圧Ｖｐは０Ｖ以下となるように定めている。
【００４９】
また、あまり濃度が薄い場合には反転層の形成幅が少なくなる。そのためＤＳＮＵ低減の効果が少なくなる。よって、浅いボロンのイオン注入濃度の下限値を予め定めておくことが好ましい。
【００５０】
仮に、電荷蓄積部３と隣接する電荷転送ゲート部２と電荷転送ゲート部４とに、電荷蓄積部３に注入するボロンと同じ濃度のボロンを注入した場合に、一定の濃度を超えると、電荷転送ゲート部２と電荷転送ゲート部４の読出し時のポテンシャルが、電荷蓄積部３よりも浅くなるためポテンシャル関係が逆転してしまう。ポテンシャル関係が逆転してしまうと、電荷転送がスムーズに行なわれない。したがって、ポテンシャル関係が逆転してしまうような濃度を下限値とし、そのレベルのボロン濃度よりもボロンのイオン注入量を多くすることが好ましい。
【００５１】
上述の図９Ａを参照すると、線３６に示されるようなゲート電圧−チャネル電位特性の電荷蓄積部３を構成することによって、本実施形態の固体撮像装置は、図３の鎖線のようなポテンシャルプロファイルの電荷蓄積層を構成し、第２電荷蓄積ゲート電極１０７にピンニング電圧以下の負の電圧を印加する構造の固体撮像装置よりも、電荷蓄積部３の下のピンニング時の反転層領域幅を約４倍に広げることが可能となる。その結果、ＤＳＮＵを従来レベルから低減させることが可能となる。また、メモリ蓄積の深さ方向のポテンシャルプロファイルのピーク位置も、従来技術の位置から極端にシフトすることがない。そのため、蓄積された電荷の読出し電圧も、従来技術と同様な読出し電圧を保つことが可能となる。
【００５２】
［参考例］
以下に、本実施形態の固体撮像装置の作用効果に対する理解を容易にするための参考例について説明を行う。この参考例は、ｐ型の反転層領域の幅とＤＳＮＵとの関係を調査するために行った実験に基づいて、その関係ついて説明している。
【００５３】
上述の特許文献１の固体撮像装置１００を形成する工程において、電荷蓄積部１０３の下のｎ型拡散層１１１の形成時のイオン注入エネルギーを、活性化エネルギーＥａに対し、１．０Ｅａ［ＫｅＶ］、１．２５Ｅａ［ＫｅＶ］、１．３８Ｅａ［ＫｅＶ］と深く打ち込むことで、電荷蓄積部１０３の基板界面の反転層領域を広げる実験を行なった。
【００５４】
図１１Ａは、その電荷蓄積部１０３のゲート電圧−チャネル電位特性のグラフである。線４０は、リン注入エネルギーが１．０Ｅａ［ＫｅＶ］時のゲート電圧−チャネル電位特性を示している。線４１は、リン注入エネルギーが１．２５Ｅａ［ＫｅＶ］時のゲート電圧−チャネル電位特性を示している。線４２は、リン注入エネルギーが１．３８Ｅａ［ＫｅＶ］時のゲート電圧−チャネル電位特性を示している。
【００５５】
電荷蓄積部１０３の下のピンニング時のチャネル電位は、ψｖ１０と同じ電位になるようにｎ型拡散層１２のイオン注入濃度が調整されており、
ψｖ１０ｐ＝ψｖ１１ｐ＝ψｖ１２ｐ
の関係が成り立つようになっている。
この時、ピンニング電位は、
Ｖ１０ｐ＜Ｖ１１ｐ＜Ｖ１２ｐ
という関係が成り立っている。
【００５６】
図１１Ｂは、ＤＳＮＵと電荷蓄積部１０３を形成するときのイオン注入エネルギーとの依存性を示すグラフである。図１１Ｂは、異なる複数のイオン注入エネルギーと、そのイオン注入エネルギーに対応する電荷蓄積部１０３のＤＳＮＵを測定した結果を示す。図１１Ｂには、電荷蓄積部１０３下のチャネル電位を一定にしたまま、リン注入のエネルギーを大きくすると、ＤＳＮＵのレベルが減少することが示されている。
【００５７】
図１１Ｃは、ＤＳＮＵと反転層幅との依存関係を示すグラフである。図１１Ｃを参照すると、リン注入エネルギーが１．０Ｅａ［ＫｅＶ］時の反転層幅は約１８０Åであり、１．２５Ｅａ［ＫｅＶ］時の反転層幅は約２１０Åであり、１．３８Ｅａ［ＫｅＶ］時の反転層幅は約２３０Åであることが示されている。
【００５８】
図１１Ｄは、ＤＳＮＵと反転層幅との依存関係を示すグラフである。図１１Ｄは、電荷蓄積部１０３下のピンニング時のチャネル電位を、任意のレベルで変化させ、反転層幅とＤＳＮＵの関係を測定した結果を示すグラフである。図１１Ｄには、電荷蓄積部１０３下のピンニング時の任意のチャネル電位やイオン注入エネルギーにも関わらず、基板の表面反転層幅とＤＳＮＵの関係は相関性があることが、実験結果から示されている。
【００５９】
以上の実験結果から、ピンニング時の反転層領域の幅を広げると欠陥等がｐ層に覆われるため、リーク電流が空乏層を介して電荷蓄積部１０３への流れ込みを防ぐことで、ＤＳＮＵの発生を抑制可能という、上述の推測が導き出される。このとき、ＤＳＮＵの発生を防止することを目的として、リンの注入エネルギーを従来よりも高くすると、電荷蓄積層のポテンシャルのピーク位置が、ｐ型基板のｚ方向（深さ方向）にシフトしてしまうことも突き止められた。したがって、本実施形態の固体撮像装置のような新規の構造が、電荷蓄積部３のポテンシャルのピーク位置を変化させることなく、反転層の幅を広げることを可能とし、リーク電流の抑制と消費電力の増加を抑制という効果を実現している。
【００６０】
［第２実施形態］
以下に、本願発明の第２実施形態について説明を行う。図１２は、第２実施形態の固体撮像装置の断面と、動作時のポテンシャルを例示する図である。なお、第２実施形態の固体撮像装置の平面の構成は、第１実施形態と同様であるので、その詳細な説明を省略する。図１２の（ａ）は、上述の図４の平面図におけるＸ−Ｘ’断面と同様の位置の断面構成を示している。図１２の（ｂ）は、動作時のＸ−Ｘ’断面でのポテンシャルを示している。図１２の（ｂ）の実線及び点線は、第１転送ゲート駆動パルスΦＴＧ１、第２転送ゲート駆動パルスΦＴＧ２および駆動パルスΦ１に応じて変動する電位井戸の状態を模式的に示している。
【００６１】
図１２に示されているように、第２実施形態の固体撮像装置は、電荷蓄積部３の電荷蓄積ゲート電極７の下に、ゲート酸化膜２１を介して濃度ｐ３のｐ型不純物を有するｐ型拡散層２７を備えている。そして、その固体撮像装置は、そのｐ型拡散層２７の下に、濃度ｐ２のｐ型不純物を有するｐ型拡散層２８を備えている。それ以外の構成は、第１実施形態と同様である。
【００６２】
ｐ型拡散層２７とｐ型拡散層２８は、イオン注入エネルギーの異なるボロン注入を２回に分けて行なうことで形成される。第２実施形態の固体撮像装置の電荷蓄積部３において、イオン注入は、ｎ型拡散層１２部分のみ開口されたマスクを用いて、ｐ型拡散層２７に対応する基板領域に、不純物濃度ｐ１となるように一回目のボロンを注入する。２度目のイオン注入も、ｎ型拡散層１２部分のみ開口されたマスクを用いて、ｐ型拡散層２８に対応する基板領域に不純物濃度ｐ２となるように追加注入する。すなわち、電荷蓄積部３下のｐ型拡散層２７のｐ型不純物濃度ｐ３は、ｐ１＋ｐ２となる。第２実施形態の固体撮像装置の動作は、第１の実施例と同様である。
【００６３】
第２実施形態の固体撮像装置において、電荷蓄積部３に基板のイオン注入を、注入エネルギーの異なるボロン注入を２回に分けて実施することで、メモリ蓄積下の深さ方向のポテンシャルプロファイルをより詳細に調整することが可能となる。それにより、ゲート読出し電圧の最適化等の設計自由度が向上させることができる。
【００６４】
なお、第２実施形態の固体撮像装置は、浅いボロンの２段階注入でｐ型拡散層２７とｐ型拡散層２８を形成している。本実施形態において、ボロンのイオン注入を、ｎ回（ｎ＞＝３）以上とすることにより、さらに最適な濃度プロファイル設計が可能となる。また、第２実施形態においても、ピンニング時の反転層領域の幅は、第１の実施例と同等であるため、したがって、ＤＳＮＵを従来レベルから低減させることが可能となる。
【００６５】
なお、第１実施形態または第２実施形態の固体撮像装置において、電荷転送ゲート部２〜電荷転送ゲート部４に渡って、基板表面付近にｐ型不純物を追加イオン注入（図示されず）しても良い。その追加イオン注入により、ＣＣＤ部５に対してポテンシャルが全体的に低く設定され、設計自由度を向上させることもできる。
【００６６】
以上、本願発明の実施の形態を具体的に説明した。上述の複数の実施形態で説明した固体撮像装置は、電荷蓄積ゲート電極の下部において、ｎ型不純物濃度イオンを注入する工程に、さらに、ｐ型不純物イオンを浅く打ち込む工程を行いうことで、ｐ型拡散層を形成している。そのｐ型拡散層の作用効果によって、電荷蓄積領域のピンニング時の反転層領域の幅を広げ、深さ方向のポテンシャルピーク位置を変化させることなく、ＤＳＮＵの発生をおさえることが可能となる。
【００６７】
上述の複数の実施形態において、ｐ型半導体基板２０は、ｎ型半導体基板内部のｐウェルであっても良い。ｐ型半導体基板またはｎ型半導体基板の材質として、たとえばシリコンなどが例示される。また、上述の複数の実施形態において、各ゲート電極の材質に制限はない。例えば、ポリシリコンや金属などを材料として使用してゲート電極を構成することで、本願発明の作用効果を奏することができる。また、上述の複数の実施形態において、ゲート電極が、単層構造で構成されている固体撮像装置を例示したが、２層や３層構造でも実現可能である。
【００６８】
さらに、本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。そして、上述の複数の実施形態は、その構成・動作に矛盾が生じない範囲において組み合わせて実施することが可能である。
【符号の説明】
【００６９】
１…光電変換部（フォトダイオード）
１ａ…受光部
２…電荷転送ゲート部
３…電荷蓄積部
４…電荷転送ゲート部
５…ＣＣＤ部
６…電荷転送ゲート電極
７…電荷蓄積ゲート電極
８…電荷転送ゲート電極
９…ＣＣＤ部ゲート電極
１０…ｐ＋型拡散層
１１…ｎ型拡散層（不純物濃度ｎ）
１２…ｎ型拡散層（不純物濃度ｎ１）
１３…ｎ型拡散層（不純物濃度ｎ２）
１４…ｐ＋型拡散層
１５…ｎ型拡散層（不純物濃度ｎ−）
１６…ｎ型拡散層（不純物濃度ｎ−）
１７…ｐ型拡散層（不純物濃度ｐ１）
１９…ｐ＋型拡散層
２０…ｐ型半導体基板
２１…ゲート酸化膜
２２…ＣＣＤ部ゲート電極
２３…出力アンプ
２４…ＣＣＤ部ｎ型拡散層（不純物濃度ｎ−）
２５…ＣＣＤ部ゲート電極
２６…ＣＣＤ部ゲート電極
２７…ｐ型拡散層（不純物濃度ｐ３）
２８…ｐ型拡散層（不純物濃度ｐ２）
３４…線
３５…線
３６…線
３７…線
４０…線
４１…線
４２…線
ΦＴＧ１…第１転送ゲート駆動パルス
ΦＴＧ２…第２転送ゲート駆動パルス
Φ１…駆動パルス
Φ２…駆動パルス
ＳＴ…ストレージ駆動パルス
Ｖ１…ＤＣ電圧
１００…固体撮像装置
１０１…光電変換部
１０２…第１電荷転送ゲート部
１０３…電荷蓄積部
１０４…第２電荷転送ゲート部
１０５…ＣＣＤ部
１０６…第１電荷転送ゲート電極
１０７…第２電荷蓄積ゲート電極
１０８…第３電荷転送ゲート電極
１０９…ＣＣＤ部ゲート電極
１１０…ｐ＋型拡散層
１１１…ｎ型拡散層
１１２…ｎ型拡散層
１１３…ｐ＋型拡散層
１１５…Ｎ−型拡散層
１１６…Ｎ−型拡散層
１１９…ｐ＋型拡散層
１２０…ｐ型半導体基板
１２１…酸化膜
【特許請求の範囲】
【請求項１】
光電変換部と、
電荷蓄積部と、
電荷転送部と、
前記光電変換部と前記電荷蓄積部との間に設けられ、前記光電変換部から前記電荷蓄積部への電荷の移動を制御する第１電荷転送ゲート部と、
前記電荷蓄積部と前記電荷転送部との間に設けられ、前記電荷蓄積部から前記電荷転送部への電荷の移動を制御する第２電荷転送ゲート部と
を具備し、
前記電荷蓄積部は、
電荷蓄積ゲート電極と、
絶縁膜を介して前記電荷蓄積ゲート電極の下の基板に設けられた電荷蓄積領域と
を備え、
前記電荷蓄積領域は、
前記基板と前記絶縁膜との界面に接するように設けられ、第１導電型半導体で形成された第１導電型領域と、
前記第１導電型領域の下に設けられ、前記第１導電型半導体と反対の第２導電型半導体で形成された第２導電型領域と
を含む
固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記電荷蓄積部は、
前記電荷蓄積ゲート電極に印加されるピンニング電圧に応答して、前記電荷蓄積領域の前記界面をピンニング状態にし、前記ピンニング状態で前記電荷を保持する
固体撮像装置。
【請求項３】
請求項２に記載の固体撮像装置において、
前記電荷蓄積部は、
前記電荷蓄積ゲート電極に印加されるピンニング電圧に応答して、前記界面と前記第２導電型領域との間に、前記第１導電型領域を含む反転層を形成し、
前記反転層は、
前記第２導電型領域に流れこむリーク電流を抑制する
固体撮像装置。
【請求項４】
請求項３に記載の固体撮像装置において、
前記電荷蓄積部は、
前記電荷蓄積ゲート電極に印加される０Ｖ以下のピンニング電圧に応答して、前記反転層を形成する
固体撮像装置。
【請求項５】
請求項４に記載の固体撮像装置において、
前記電荷蓄積部は、
前記第２導電型領域のみで構成され前記反転層よりも幅の狭い反転層を形成する他の電荷蓄積部と同等のポテンシャルピーク位置を有する
固体撮像装置。
【請求項６】
請求項５に記載の固体撮像装置において、
前記第２電荷転送ゲート部は、
第２電荷転送ゲート電極を備え、
前記第２電荷転送ゲート電極は、
前記他の電荷蓄積部から電荷を読み出すときと同等のゲート電圧に応答して、前記電荷蓄積部から前記電荷転送部への電荷を転送する
固体撮像装置。
【請求項７】
光電変換部が、受光した光に応じた電荷を生成するステップと、
電荷蓄積部が、前記電荷を蓄積するステップと、
電荷転送部が、前記電荷を出力部に転送するステップと、
前記光電変換部と前記電荷蓄積部との間に設けられた第１電荷転送ゲート部が、前記光電変換部から前記電荷蓄積部への電荷の移動を制御するステップと、
前記電荷蓄積部と前記電荷転送部との間に設けられた第２電荷転送ゲート部が、前記電荷蓄積部から前記電荷転送部への電荷の移動を制御するステップと
を具備し、
前記電荷蓄積部が、基板に設けられた電荷蓄積領域と、絶縁膜を介して前記電荷蓄積領域の上に設けられた電荷蓄積ゲート電極を備え、
前記電荷蓄積領域が、基板と絶縁膜との界面に接するように設けられ、第１導電型の半導体で形成された第１導電型領域と、前記第１導電型領域の下に設けられ、前記第１導電型の半導体と反対の第２導電型の半導体で形成された第２導電型領域とを備えるとき、
前記電荷を蓄積するステップは、
（ａ）前記電荷蓄積ゲート電極に印加されるピンニング電圧に応答して、前記電荷蓄積領域の前記界面をピンニング状態にするステップと、
（ｂ）前記ピンニング状態で前記電荷を保持するステップと
を含み、
前記（ｂ）ステップは、
前記電荷蓄積ゲート電極に印加されるピンニング電圧に応答して、前記界面と前記第２導電型領域との間に、前記第１導電型領域を含む反転層を形成する
固体撮像装置の動作方法。
【請求項８】
請求項７に記載の固体撮像装置の動作方法において、
前記（ｂ）ステップは、
前記電荷蓄積ゲート電極に印加される０Ｖ以下のピンニング電圧に応答して、前記反転層を形成する
固体撮像装置の動作方法。
【請求項９】
請求項８に記載の固体撮像装置の動作方法において、
前記（ｂ）ステップは、
前記第２導電型領域のみで構成され前記反転層よりも幅の狭い反転層を形成する他の電荷蓄積部と同等のポテンシャルピーク位置で前記電荷を保持する
固体撮像装置の動作方法。
【請求項１０】
請求項９に記載の固体撮像装置の動作方法において、
前記第２電荷転送ゲート部が、第２電荷転送ゲート電極を備えるとき、
前記電荷蓄積部から前記電荷転送部への電荷の移動を制御するステップは、
前記第２電荷転送ゲート電極に、前記他の電荷蓄積部から電荷を読み出すときと同等のゲート電圧を印加するステップと、
前記にゲート電圧応答して、前記電荷蓄積部から前記電荷転送部への電荷を転送するステップと
を含む
固体撮像装置の動作方法。
【請求項１１】
光電変換部と、電荷蓄積部と、電荷転送部と、前記光電変換部と前記電荷蓄積部との間に設けられた第１電荷転送ゲート部と、前記電荷蓄積部と前記電荷転送部との間に設けられた第２電荷転送ゲート部とを具備する固体撮像装置を製造するための固体撮像装置製造方法であって、
前記固体撮像装置製造方法は、
前記電荷蓄積部を形成する電荷蓄積部形成ステップを備え、
前記電荷蓄積部形成ステップは、
（ａ）第１導電型の半導体基板に、前記第１導電型と反対の第２導電型の半導体となるように第２導電型不純物を注入して、第２導電型半導体領域を形成するステップと、
（ｂ）前記第２導電型半導体領域の上に、第１導電型不純物を注入して、第１導電型半導体領域を形成するステップと、
（ｃ）前記第１導電型半導体領域の上に、絶縁膜を介して電荷蓄積ゲート電極を形成するステップと、
を具備し、
前記（ｂ）ステップは、
前記電荷蓄積ゲート電極にピンニング電圧が印加されたときに、前記第１導電型半導体領域と前記絶縁膜との界面をピンニング状態になるように、前記第１導電型不純物を注入するステップを含む
固体撮像装置製造方法。
【請求項１２】
請求項１１に記載の固体撮像装置製造方法において、
前記（ｂ）ステップは、
前記ピンニング電圧に応答して、前記界面と前記第２導電型領域との間に、前記第１導電型領域を含む反転層を形成するように、前記第１導電型不純物を注入するステップを含む
固体撮像装置製造方法。
【請求項１３】
請求項１１または１２に記載の固体撮像装置製造方法において、
前記（ａ）ステップは、
前記第２導電型半導体領域に対応するマスクを用いて前記第２導電型不純物を注入するステップを含み、
前記（ｂ）ステップは、
前記マスクを用いて、前記第１導電型半導体領域を形成するための前記第１導電型不純物を注入するステップを含む
固体撮像装置製造方法。
【請求項１】
光電変換部と、
電荷蓄積部と、
電荷転送部と、
前記光電変換部と前記電荷蓄積部との間に設けられ、前記光電変換部から前記電荷蓄積部への電荷の移動を制御する第１電荷転送ゲート部と、
前記電荷蓄積部と前記電荷転送部との間に設けられ、前記電荷蓄積部から前記電荷転送部への電荷の移動を制御する第２電荷転送ゲート部と
を具備し、
前記電荷蓄積部は、
電荷蓄積ゲート電極と、
絶縁膜を介して前記電荷蓄積ゲート電極の下の基板に設けられた電荷蓄積領域と
を備え、
前記電荷蓄積領域は、
前記基板と前記絶縁膜との界面に接するように設けられ、第１導電型半導体で形成された第１導電型領域と、
前記第１導電型領域の下に設けられ、前記第１導電型半導体と反対の第２導電型半導体で形成された第２導電型領域と
を含む
固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記電荷蓄積部は、
前記電荷蓄積ゲート電極に印加されるピンニング電圧に応答して、前記電荷蓄積領域の前記界面をピンニング状態にし、前記ピンニング状態で前記電荷を保持する
固体撮像装置。
【請求項３】
請求項２に記載の固体撮像装置において、
前記電荷蓄積部は、
前記電荷蓄積ゲート電極に印加されるピンニング電圧に応答して、前記界面と前記第２導電型領域との間に、前記第１導電型領域を含む反転層を形成し、
前記反転層は、
前記第２導電型領域に流れこむリーク電流を抑制する
固体撮像装置。
【請求項４】
請求項３に記載の固体撮像装置において、
前記電荷蓄積部は、
前記電荷蓄積ゲート電極に印加される０Ｖ以下のピンニング電圧に応答して、前記反転層を形成する
固体撮像装置。
【請求項５】
請求項４に記載の固体撮像装置において、
前記電荷蓄積部は、
前記第２導電型領域のみで構成され前記反転層よりも幅の狭い反転層を形成する他の電荷蓄積部と同等のポテンシャルピーク位置を有する
固体撮像装置。
【請求項６】
請求項５に記載の固体撮像装置において、
前記第２電荷転送ゲート部は、
第２電荷転送ゲート電極を備え、
前記第２電荷転送ゲート電極は、
前記他の電荷蓄積部から電荷を読み出すときと同等のゲート電圧に応答して、前記電荷蓄積部から前記電荷転送部への電荷を転送する
固体撮像装置。
【請求項７】
光電変換部が、受光した光に応じた電荷を生成するステップと、
電荷蓄積部が、前記電荷を蓄積するステップと、
電荷転送部が、前記電荷を出力部に転送するステップと、
前記光電変換部と前記電荷蓄積部との間に設けられた第１電荷転送ゲート部が、前記光電変換部から前記電荷蓄積部への電荷の移動を制御するステップと、
前記電荷蓄積部と前記電荷転送部との間に設けられた第２電荷転送ゲート部が、前記電荷蓄積部から前記電荷転送部への電荷の移動を制御するステップと
を具備し、
前記電荷蓄積部が、基板に設けられた電荷蓄積領域と、絶縁膜を介して前記電荷蓄積領域の上に設けられた電荷蓄積ゲート電極を備え、
前記電荷蓄積領域が、基板と絶縁膜との界面に接するように設けられ、第１導電型の半導体で形成された第１導電型領域と、前記第１導電型領域の下に設けられ、前記第１導電型の半導体と反対の第２導電型の半導体で形成された第２導電型領域とを備えるとき、
前記電荷を蓄積するステップは、
（ａ）前記電荷蓄積ゲート電極に印加されるピンニング電圧に応答して、前記電荷蓄積領域の前記界面をピンニング状態にするステップと、
（ｂ）前記ピンニング状態で前記電荷を保持するステップと
を含み、
前記（ｂ）ステップは、
前記電荷蓄積ゲート電極に印加されるピンニング電圧に応答して、前記界面と前記第２導電型領域との間に、前記第１導電型領域を含む反転層を形成する
固体撮像装置の動作方法。
【請求項８】
請求項７に記載の固体撮像装置の動作方法において、
前記（ｂ）ステップは、
前記電荷蓄積ゲート電極に印加される０Ｖ以下のピンニング電圧に応答して、前記反転層を形成する
固体撮像装置の動作方法。
【請求項９】
請求項８に記載の固体撮像装置の動作方法において、
前記（ｂ）ステップは、
前記第２導電型領域のみで構成され前記反転層よりも幅の狭い反転層を形成する他の電荷蓄積部と同等のポテンシャルピーク位置で前記電荷を保持する
固体撮像装置の動作方法。
【請求項１０】
請求項９に記載の固体撮像装置の動作方法において、
前記第２電荷転送ゲート部が、第２電荷転送ゲート電極を備えるとき、
前記電荷蓄積部から前記電荷転送部への電荷の移動を制御するステップは、
前記第２電荷転送ゲート電極に、前記他の電荷蓄積部から電荷を読み出すときと同等のゲート電圧を印加するステップと、
前記にゲート電圧応答して、前記電荷蓄積部から前記電荷転送部への電荷を転送するステップと
を含む
固体撮像装置の動作方法。
【請求項１１】
光電変換部と、電荷蓄積部と、電荷転送部と、前記光電変換部と前記電荷蓄積部との間に設けられた第１電荷転送ゲート部と、前記電荷蓄積部と前記電荷転送部との間に設けられた第２電荷転送ゲート部とを具備する固体撮像装置を製造するための固体撮像装置製造方法であって、
前記固体撮像装置製造方法は、
前記電荷蓄積部を形成する電荷蓄積部形成ステップを備え、
前記電荷蓄積部形成ステップは、
（ａ）第１導電型の半導体基板に、前記第１導電型と反対の第２導電型の半導体となるように第２導電型不純物を注入して、第２導電型半導体領域を形成するステップと、
（ｂ）前記第２導電型半導体領域の上に、第１導電型不純物を注入して、第１導電型半導体領域を形成するステップと、
（ｃ）前記第１導電型半導体領域の上に、絶縁膜を介して電荷蓄積ゲート電極を形成するステップと、
を具備し、
前記（ｂ）ステップは、
前記電荷蓄積ゲート電極にピンニング電圧が印加されたときに、前記第１導電型半導体領域と前記絶縁膜との界面をピンニング状態になるように、前記第１導電型不純物を注入するステップを含む
固体撮像装置製造方法。
【請求項１２】
請求項１１に記載の固体撮像装置製造方法において、
前記（ｂ）ステップは、
前記ピンニング電圧に応答して、前記界面と前記第２導電型領域との間に、前記第１導電型領域を含む反転層を形成するように、前記第１導電型不純物を注入するステップを含む
固体撮像装置製造方法。
【請求項１３】
請求項１１または１２に記載の固体撮像装置製造方法において、
前記（ａ）ステップは、
前記第２導電型半導体領域に対応するマスクを用いて前記第２導電型不純物を注入するステップを含み、
前記（ｂ）ステップは、
前記マスクを用いて、前記第１導電型半導体領域を形成するための前記第１導電型不純物を注入するステップを含む
固体撮像装置製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１２】
【公開番号】特開２０１１−２４９５６９（Ｐ２０１１−２４９５６９Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１２１４５９（Ｐ２０１０−１２１４５９）
【出願日】平成２２年５月２７日（２０１０．５．２７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２７日（２０１０．５．２７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]