固体照明デバイスおよび関連する製造方法。
本明細書において、固体照明デバイスおよび関連する製造方法を開示する。一実施形態において、固体照明デバイスは、Ｎ型窒化ガリウム（ＧａＮ）材料、Ｎ型ＧａＮ材料から離間したＰ型ＧａＮ材料、ならびに直接Ｎ型ＧａＮ材料およびＰ型ＧａＮ材料の直接間にある窒化インジウムガリウム（ＩｎＧａＮ）材料を備える発光ダイオードを含む。Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料のうちの少なくとも１つは、非平面を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、概して、固体照明（ＳＳＬ）デバイスおよび関連する製造方法に関する。
【背景技術】
【０００２】
ＳＳＬデバイスは、概して、照明源として、電気フィラメント、プラズマまたはガスではなく、半導体発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）、および／またはポリマー発光ダイオード（ＰＬＥＤ）を使用する。図１Ａは、従来の窒化インジウムガリウム（ＩｎＧａＮ）ＬＥＤ１０の一部の断面図である。図１Ａに示されるように、ＬＥＤ１０は、互いに順番に重なったシリコン基板１２、Ｎ型窒化ガリウム（ＧａＮ）材料１４、ＩｎＧａＮ材料１６（および／またはＩｎＧａＮ／ＧａＮ多量子井戸）、ならびにＰ型ＧａＮ材料１８を含む。ＬＥＤ１０はまた、Ｐ型ＧａＮ材料１８上の第１の接点２０およびＮ型ＧａＮ材料１４上の第２の接点２２も含む。
【０００３】
図１Ａ中のＬＥＤ１０の１つの欠点は、ＧａＮ／ＩｎＧａＮ材料１４、１６および１８とシリコン基板１２との間の熱膨張係数（ＴＥＣ）が異なり、熱応力下でＬＥＤ１０を湾曲および／またはその他の様式で屈曲させる可能性があることである。そのような湾曲または屈曲により、ＬＥＤ１０のＧａＮ／ＩｎＧａＮ材料１４、１６および１８は、亀裂および／または他の構造欠陥を有するようになる可能性がある。
【０００４】
ＬＥＤ１０の別の欠点は、シリコン基板１２が、一般的に、Ｓｉ（１，０，０）格子配向を有するシリコンウエハの代わりに、Ｓｉ（１，１，１）格子配向を有するシリコンウエハを含むことである。図１Ｂは、Ｓｉ（１，１，１）およびＳｉ（１，０，０）格子配向の両方を示すシリコン格子の一部の概略斜視図である。ＧａＮ／ＩｎＧａＮ材料１４、１６および１８のエピタキシャル成長は、Ｓｉ（１，１，１）ウエハにより提供される六方格子構造において優先的であると考えられる。しかしながら、Ｓｉ（１，１，１）ウエハは、一般に入手可能なＳｉ（１，０，０）ウエハよりも高価である。したがって、信頼性があり費用効率の高いＬＥＤの製造におけるいくつかの改善が望ましい場合がある。
【図面の簡単な説明】
【０００５】
【図１Ａ】先行技術によるＬＥＤの一部の断面図である。
【図１Ｂ】Ｓｉ（１，１，１）およびＳｉ（１，０，０）格子配向を示すシリコン格子の一部の概略斜視図である。
【図２Ａ】本技術の実施形態による表面修飾のプロセスが施されるマイクロ電子基板の一部の断面図である。
【図２Ｂ】本技術の実施形態による表面修飾のプロセスが施されるマイクロ電子基板の一部の断面図である。
【図２Ｃ】本技術の実施形態による表面修飾のプロセスが施されるマイクロ電子基板の一部の断面図である。
【図３Ａ】本技術の実施形態による非平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図３Ｂ】本技術の実施形態による非平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図３Ｃ】本技術の実施形態による非平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図４Ａ】本技術の実施形態による部分平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図４Ｂ】本技術の実施形態による部分平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図４Ｃ】本技術の実施形態による部分平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図５Ａ】本技術の実施形態による追加のＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図５Ｂ】本技術の実施形態による追加のＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【発明を実施するための形態】
【０００６】
ＬＥＤがその上に形成されたマイクロ電子基板の様々な実施形態、および関連した製造方法を、以下で説明する。「マイクロ電子基板」という用語は、全体において、その上および／またはその中に、マイクロ電子デバイス、マイクロ機械デバイス、データ記憶素子、読み出し／書き込みコンポーネント、および他の特徴が製造された基板を含むように使用される。「シリコン（ケイ素）」という用語は、概して、５．４３０７１０オングストロームの格子面間隔を有する、面心立方ダイヤモンド構造を有する単結晶シリコン材料を指す。「Ｓｉ（１，０，０）」という用語および「Ｓｉ（１，１，１）」という用語は、概して、それぞれミラー指数により定義される（１，０，０）および（１，１，１）の結晶格子配向を指す。ミラー指数についての議論は、Ｗｉｌｌｉａｍ Ｃ． Ｏ’ＭａｒａによるＨａｎｄｂｏｏｋ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ Ｔｅｃｈｎｏｌｏｇｙに見出すことができ、その開示はその全体が本明細書に組み込まれる。また、本技術が追加の実施形態を有すしてもよいこと、および本技術が、図２Ａ〜図５Ｂを参照して以下で説明される実施形態の詳細のいくつかがなくても実践されてもよいことも、当業者は理解するであろう。
【０００７】
図２Ａおよび図２Ｂは、本技術の実施形態による表面修飾のプロセスが施されるマイクロ電子基板１００の一部の断面図である。図２Ａおよび図２Ｂに示される実施形態において、マイクロ電子基板１００は、Ｓｉ（１，０，０）配向を有するシリコン材料を含む。他の実施形態において、マイクロ電子基板１００は、Ｓｉ（１，０，０）配向を有するシリコン材料に加えて、またはその代わりに、サファイア（Ａｌ２Ｏ３）、窒化シリコン（ＳｉＮ）、および／または他の適切な基板材料を含んでもよい。
【０００８】
図２Ａに示されるように、プロセスの初期段階は、マイクロ電子基板１００の表面１０１上にマスク材料１０２を堆積させることを含むことができる。一実施形態において、マスク材料１０２は、熱酸化、化学気相堆積法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、および／または他の適切な技術により表面１０１上に形成された、酸化シリコン（ＳｉＯ２）および／または窒化シリコン（ＳｉＮ）を含む。他の実施形態において、マスク材料１０２は、スピンコーティングおよび／または他の適切な堆積技術を介して堆積された、フォトレジストおよび／または他の適切なマスク材料を含むことができる。
【０００９】
次いで、プロセスは、フォトリソグラフィーおよび／または他の好適な技術を介して、堆積されたマスク材料１０２をパターン化することを含むことができる。その後、パターン化されたマスク材料１０２のある特定の部分を、湿式エッチング、プラズマエッチング、レーザアブレーション、および／または他の材料除去技術により除去することができる。図２Ａに示されるように、マスク材料１０２の選択された部分を除去することにより、マイクロ電子基板１００の表面１０１の選択された部分がそれを通して露出する開口部１０４を有するマスクが形成される。
【００１０】
図２Ｂに示されるように、プロセスは、表面１０１の露出した部分から材料を除去する（例えば、開口部１０４を介してマイクロ電子基板１００をエッチングする）ことにより、マイクロ電子基板１００の表面１０１上に六方格子面を形成することを含むことができる。例示された実施形態において、マイクロ電子基板１００は、アルカリ性の異方性エッチャント（例えば、約１２を超えるｐＨを有するエッチャント）と
【化１】
のように反応することができるＳｉ（１，０，０）ウエハを含む。
【００１１】
異方性エッチャントの例としては、水酸化テトラ−メチル−アンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、エチレンジアミンピロカテコール（ＥＤＰ）、および／または別の適切な異方性エッチャントを挙げることができる。他の実施形態において、プロセスは、表面１０１の露出した部分を、マイクロ電子基板１００の特定材料に基づいて他の適切な種類のエッチャントで処理することを含むことができる。
【００１２】
理論に束縛されるものではないが、ＴＭＡＨおよび他の異方性エッチャントは、異なる結晶面に沿って、異なる材料除去速度でシリコン基板をエッチングすることができると考えられる。例えば、ＴＭＡＨは、Ｓｉ（１，１，１）面よりもはるかに速くＳｉ（１，０，０）面からシリコン材料を除去することができるが、これは、これらの面内のシリコン原子の結合エネルギーの差に少なくともある程度起因すると考えられる。結果として、Ｓｉ（１，１，１）面は、Ｓｉ（１，０，０）面内のシリコン材料がエッチングされる一方で、エッチストップとして機能することができる。したがって、マイクロ電子基板１００の表面１０１の露出した部分をアルカリ性エッチャントで処理することにより、Ｓｉ（１，１，１）面１０６を有する複数の切り込み１１１を形成させることができる。次いで、マスク材料１０２は、湿式エッチング、レーザアブレーション、および／または他の適切な技術により除去することができる。
【００１３】
切り込み１１１は、材料除去操作の様々なパラメータを制御することにより、ある特定の側面を有することができる。例えば、図２Ｂに示されるように、個々の切り込み１１１は、長いエッチング期間を使用した場合、表面１０１からマイクロ電子基板１００に向かって延在し、接合点１０７において互いに出会って「ジグザグ」パターンを形成する、２つの隣接するＳｉ（１，１，１）面１０６を含むことができる。２つの隣接するＳｉ（１，１，１）面１０６は、約７２°の角度を形成することができる。他の実施形態において、図２Ｃに示されるように、個々の切り込み１１１は、エッチング期間が短縮された場合、表面１０１からマイクロ電子基板１００に向かって延在する２つＳｉ（１，０，０）面１０６、および２つの隣接したＳｉ（１，１，１）面１０６の間のＳｉ（１，１，１）面１０５を含むことができる。第１の面１０６および第２の面１０６は、Ｓｉ（１，０，０）面１０５に対して約５４°および１２６°の角度を形成する。上記実施形態のいずれにおいても、個々の切り込み１１１は、表面１０１から深さｄまで、マイクロ電子基板１００内に延在することができる。
【００１４】
ある特定の実施形態において、プロセスは、個々の切り込み１１１の深さｄおよび／または最終形状を制御するようにエッチングパラメータを調節することを含む。エッチングパラメータは、エッチャントの濃度、エッチング温度、エッチング期間、適切な添加剤の添加、および／または他の好適なエッチングパラメータを含むことができる。ある特定の実施形態において、深さｄは、図３Ａ〜３Ｃを参照してより詳細に後述されるように、後に形成されるＧａＮ／ＩｎＧａＮ材料１１６および１１８（図３Ａ〜３Ｃ）がマイクロ電子基板１００上で合体しないように十分大きくする（例えば、約１００ミクロンを超える）ことができる。例えば、そのような実施形態において、ＧａＮ／ＩｎＧａＮ材料１１６および１１５のそれぞれは、独立した略一定の厚さを有することができる。他の実施形態において、深さｄは、図４Ａ〜４Ｃを参照してより詳細に後述されるように、後に形成されるＧａＮ／ＩｎＧａＮ材料がマイクロ電子基板１００上で合体するように十分小さくても（例えば約１ミクロン未満でも）よい。そのような実施形態において、ＧａＮ／ＩｎＧａＮ材料の１つ以上は、変動する厚さを有することができる。さらなる実施形態において、深さｄは、後に形成されるＧａＮ／ＩｎＧａＮ材料が部分的に合体するように、他の所望の値を有することができる。
【００１５】
図３Ａ〜図３Ｃは、本技術の実施形態による非平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板１００の一部の断面図である。図３Ａに示されるように、プロセスは、切り込み１１１を有するマイクロ電子基板１００の表面１０１上にＬＥＤ構造１０８を形成することを含むことができる。一実施形態において、ＬＥＤ構造１０８を形成することは、Ｎ型ＧａＮ材料１１４（例えば、シリコンドープされた）、ＩｎＧａＮ材料１１６およびＰ型ＧａＮ材料１１８（例えば、マグネシウムドープされた）を、マイクロ電子基板１００上に順番に堆積させることを含むことができる。他の実施形態において、ＬＥＤ構造１０８を形成することはまた、ガリウムヒ素（ＧａＡｓ）、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、ガリウムヒ素リン（ＧａＡｓＰ）、アルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）、ガリウム（ＩＩＩ）リン（ＧａＰ）、セレン化亜鉛（ＺｎＳｅ）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、および／または他の適切な半導体材料のうちの少なくとも１つを堆積させることを含むことができる。ＬＥＤ構造１０８を形成するための技術は、金属有機ＣＶＤ（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、液相エピタキシー、および／または他の適切な技術を含むことができる。
【００１６】
図３Ａの例示された実施形態において、ＬＥＤ構造１０８は、個々にジグザグパターンを有する非平面の第１の表面１２０および第２の表面１２２を含む。第１の表面１２０および第２の表面１２２は、基板の表面１０１上のＳｉ（１，１，１）面１０６のジグザグパターンに概して適合する。理論に束縛されるものではないが、第１の表面１２０および第２の表面１２２のジグザグパターンは、熱応力下でのマイクロ電子基板１００に対するＧａＮ／ＩｎＧａＮ材料１１４、１１６および１１８の屈曲を少なくとも低減することができると考えられる。ＧａＮ／ＩｎＧａＮ材料１１４、１１６、および１１８と基板１００とのＴＥＣの差が、第１の表面１２０および第２の表面１２２に沿って（矢印１２４ａおよび１２４ｂにより示されるように）引張応力を形成する可能性があると考えられる。図３Ａに示されるように、ジグザグパターンは、ジグザグパターンの２つの面に沿って、引張応力１２４ａおよび１２４ｂが相互に少なくとも部分的に反対方向となるように強制する。その結果、引張応力１２４ａおよび１２４ｂは相互に少なくとも部分的に相殺し（例えば、横軸Ｘにおいて）、ＧａＮ／ＩｎＧａＮ材料１１４、１１６、および１１８の湾曲および／または他の方法により屈曲を低減することができる。
【００１７】
図３Ｂに示されるように、次いでプロセスは、裏面研削等の機械的プロセス、および／または他の適切な技術により、マイクロ電子基板１００の底部１０３を除去することを含むことができる。図３Ｃに示されるように、プロセスはまた、湿式エッチング、乾式エッチング、および／または他の適切な技術を介して、ＬＥＤ構造１０８から残りのマイクロ電子基板１００を除去することを含むことができる。プロセスは、さらに、Ｐ型ＧａＮ材料１１８およびＮ型ＧａＮ材料１１４用のそれぞれ第１の接点２０および第２の接点２２を形成すること、ならびに／または他の後続のプロセス操作を含むことができる。
【００１８】
図４Ａおよび図４Ｂは、本技術の実施形態による部分的に平面状のＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板１００の一部の断面図である。図４Ｃは、図４Ｂ中の平面ＬＥＤの一部の部分拡大断面図である。図４Ａに示されるように、プロセスは、Ｎ型ＧａＮ材料１１４（例えば、シリコンドープされた）、ＩｎＧａＮ材料１１６およびＰ型ＧａＮ材料１１８（例えば、マグネシウムドープされた）を、マイクロ電子基板１００上に順番に堆積させることにより、マイクロ電子基板１００上にＬＥＤ構造１０８を形成することを含むことができる。例示された実施形態において、Ｎ型ＧａＮ材料１１４は、マイクロ電子基板１００上に形成される間に合体する。その結果、Ｎ型ＧａＮ材料１１４がマイクロ電子基板１００とは反対側に略平面状の面１１５を有するように、Ｎ型ＧａＮ材料１１４の厚さは一定ではない。他の実施形態において、ＩｎＧａＮ材料１１６および／またはＰ型ＧａＮ材料１１８は、合体して略平面状の面（図示せず）を有することができる。次いでプロセスは、図４Ｂに示されるようなＬＥＤ構造１０８を得るために、図３Ｂおよび３Ｃを参照して上述したように、裏面研削によりマイクロ電子基板１００の底部を除去すること、ならびに湿式エッチング、乾式エッチング、および／または他の適切な技術により、ＬＥＤ構造１０８から残りのマイクロ電子基板１００を除去することを含むことができる。
【００１９】
ＧａＮ／ＩｎＧａＮ材料１１４、１１６および１１８のうちの少なくとも１つを合体させることにより、ＬＥＤ構造１０８における転位密度を低減することができると考えられる。「転位」という用語は、概して、結晶構造内の結晶学的欠陥、または不規則性を指す。例えば、図４Ｃに示されるように、Ｎ型ＧａＮ材料１１４は、ジグザグパターンの２つの側面上に、第１の転位１２６ａおよび第２の転位１２６ｂを含む。Ｎ型ＧａＮ材料１１４の堆積中、表面張力および／または他の物理的／化学的相互作用により、第１の転位１２６ａおよび第２の転位１２６ｂのバーガーズベクトルが異なる符号を有する場合、これらの２つの転位１２６ａおよび１２６ｂがお互いに向かって屈曲してループを形成する場合があると考えられる。その結果、第１および第２の転位１２６ａおよび１２６ｂのいずれも、Ｎ型ＧａＮ材料１１４の表面１１５に至るまで延在することにならず、したがってＮ型ＧａＮ材料１１４の転位密度が低減される。
【００２０】
図２Ａ〜図５Ｂを参照して上で議論したＬＥＤ１０８のいくつかの実施形態は、従来のＬＥＤと比較して増加した発光表面領域を有することができる。例えば、図２Ｂおよび図２Ｃに示されるように、切り込み１１１は、ＬＥＤ構造１０８（図３Ａ〜図３Ｃ）をその上に形成することができる表面積を増加することができる。その結果、ＬＥＤ構造１０８は、ＬＥＤ構造１０８の設置面積を増加させることなく、増加した発光面積を有することができる。
【００２１】
ＬＥＤ構造１０８は、ジグザグパターンを有する少なくとも１つの表面を有するものとして上で議論されたが、他の実施形態において、ＬＥＤ構造１０８はまた、他の表面パターンを有することもできる。例えば、図５Ａに示されるように、マスク材料１０２（図２Ａおよび図２Ｂ）の幅を調節することにより、切り込み１１１は、Ｎ型ＧａＮ材料１１４の平面部分１１５により互いに分離されてもよく、ＩｎＧａＮおよびＰ型ＧａＮ材料１１６および１１８は、Ｎ型ＧａＮ材料１１４に概して適合してもよい。その結果、ＬＥＤ構造１０８は、非平面状の第１の表面１２０および第２の表面１２２を含むことができる。別の実施形態において、図５Ｂに示されるように、ＩｎＧａＮ１１６およびＰ型ＧａＮ材料１１８のうちの少なくとも１つは、Ｎ型ＧａＮ材料１１４上で合体してもよい。その結果、ＬＥＤ構造１０８は、略平面状の第１の表面１２０および非平面状の第２の表面１２２を含むことができる。他の実施形態において、ＬＥＤ構造１０８は、他の適切な表面パターンを有してもよい。
【００２２】
ある特定の実施形態において、プロセスはまた、ミラー層（例えばアルミニウム、図示せず）および支持構造（例えばシリコンおよび／または酸化シリコン材料、図示せず）を、ＬＥＤ構造１０８の第１の表面１２０（図３Ａ〜図３Ｃ）上に形成することも含むことができる。さらなる実施形態において、プロセスは、Ｎ型ＧａＮ材料１１４がマイクロ電子基板１００上に形成される前に、緩衝材料（例えば、酸化アルミニウム、窒化アルミニウム等）および／または他の適切な材料を、マイクロ電子基板１００（図３Ａ）の表面上に堆積させることを含むことができる。
【００２３】
上記から、本明細書において本技術の特定の実施形態が例示を目的として説明されたが、本開示から逸脱せずに様々な修正が行われてもよいことが理解されるであろう。一実施形態の多くの要素を、他の実施形態の要素に加えて、またはその代わりに、他の実施形態と組み合わせてもよい。したがって、本開示は、添付の特許請求の範囲によるものを除いて限定されない。
【技術分野】
【０００１】
本技術は、概して、固体照明（ＳＳＬ）デバイスおよび関連する製造方法に関する。
【背景技術】
【０００２】
ＳＳＬデバイスは、概して、照明源として、電気フィラメント、プラズマまたはガスではなく、半導体発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）、および／またはポリマー発光ダイオード（ＰＬＥＤ）を使用する。図１Ａは、従来の窒化インジウムガリウム（ＩｎＧａＮ）ＬＥＤ１０の一部の断面図である。図１Ａに示されるように、ＬＥＤ１０は、互いに順番に重なったシリコン基板１２、Ｎ型窒化ガリウム（ＧａＮ）材料１４、ＩｎＧａＮ材料１６（および／またはＩｎＧａＮ／ＧａＮ多量子井戸）、ならびにＰ型ＧａＮ材料１８を含む。ＬＥＤ１０はまた、Ｐ型ＧａＮ材料１８上の第１の接点２０およびＮ型ＧａＮ材料１４上の第２の接点２２も含む。
【０００３】
図１Ａ中のＬＥＤ１０の１つの欠点は、ＧａＮ／ＩｎＧａＮ材料１４、１６および１８とシリコン基板１２との間の熱膨張係数（ＴＥＣ）が異なり、熱応力下でＬＥＤ１０を湾曲および／またはその他の様式で屈曲させる可能性があることである。そのような湾曲または屈曲により、ＬＥＤ１０のＧａＮ／ＩｎＧａＮ材料１４、１６および１８は、亀裂および／または他の構造欠陥を有するようになる可能性がある。
【０００４】
ＬＥＤ１０の別の欠点は、シリコン基板１２が、一般的に、Ｓｉ（１，０，０）格子配向を有するシリコンウエハの代わりに、Ｓｉ（１，１，１）格子配向を有するシリコンウエハを含むことである。図１Ｂは、Ｓｉ（１，１，１）およびＳｉ（１，０，０）格子配向の両方を示すシリコン格子の一部の概略斜視図である。ＧａＮ／ＩｎＧａＮ材料１４、１６および１８のエピタキシャル成長は、Ｓｉ（１，１，１）ウエハにより提供される六方格子構造において優先的であると考えられる。しかしながら、Ｓｉ（１，１，１）ウエハは、一般に入手可能なＳｉ（１，０，０）ウエハよりも高価である。したがって、信頼性があり費用効率の高いＬＥＤの製造におけるいくつかの改善が望ましい場合がある。
【図面の簡単な説明】
【０００５】
【図１Ａ】先行技術によるＬＥＤの一部の断面図である。
【図１Ｂ】Ｓｉ（１，１，１）およびＳｉ（１，０，０）格子配向を示すシリコン格子の一部の概略斜視図である。
【図２Ａ】本技術の実施形態による表面修飾のプロセスが施されるマイクロ電子基板の一部の断面図である。
【図２Ｂ】本技術の実施形態による表面修飾のプロセスが施されるマイクロ電子基板の一部の断面図である。
【図２Ｃ】本技術の実施形態による表面修飾のプロセスが施されるマイクロ電子基板の一部の断面図である。
【図３Ａ】本技術の実施形態による非平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図３Ｂ】本技術の実施形態による非平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図３Ｃ】本技術の実施形態による非平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図４Ａ】本技術の実施形態による部分平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図４Ｂ】本技術の実施形態による部分平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図４Ｃ】本技術の実施形態による部分平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図５Ａ】本技術の実施形態による追加のＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【図５Ｂ】本技術の実施形態による追加のＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板の一部の断面図である。
【発明を実施するための形態】
【０００６】
ＬＥＤがその上に形成されたマイクロ電子基板の様々な実施形態、および関連した製造方法を、以下で説明する。「マイクロ電子基板」という用語は、全体において、その上および／またはその中に、マイクロ電子デバイス、マイクロ機械デバイス、データ記憶素子、読み出し／書き込みコンポーネント、および他の特徴が製造された基板を含むように使用される。「シリコン（ケイ素）」という用語は、概して、５．４３０７１０オングストロームの格子面間隔を有する、面心立方ダイヤモンド構造を有する単結晶シリコン材料を指す。「Ｓｉ（１，０，０）」という用語および「Ｓｉ（１，１，１）」という用語は、概して、それぞれミラー指数により定義される（１，０，０）および（１，１，１）の結晶格子配向を指す。ミラー指数についての議論は、Ｗｉｌｌｉａｍ Ｃ． Ｏ’ＭａｒａによるＨａｎｄｂｏｏｋ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ Ｔｅｃｈｎｏｌｏｇｙに見出すことができ、その開示はその全体が本明細書に組み込まれる。また、本技術が追加の実施形態を有すしてもよいこと、および本技術が、図２Ａ〜図５Ｂを参照して以下で説明される実施形態の詳細のいくつかがなくても実践されてもよいことも、当業者は理解するであろう。
【０００７】
図２Ａおよび図２Ｂは、本技術の実施形態による表面修飾のプロセスが施されるマイクロ電子基板１００の一部の断面図である。図２Ａおよび図２Ｂに示される実施形態において、マイクロ電子基板１００は、Ｓｉ（１，０，０）配向を有するシリコン材料を含む。他の実施形態において、マイクロ電子基板１００は、Ｓｉ（１，０，０）配向を有するシリコン材料に加えて、またはその代わりに、サファイア（Ａｌ２Ｏ３）、窒化シリコン（ＳｉＮ）、および／または他の適切な基板材料を含んでもよい。
【０００８】
図２Ａに示されるように、プロセスの初期段階は、マイクロ電子基板１００の表面１０１上にマスク材料１０２を堆積させることを含むことができる。一実施形態において、マスク材料１０２は、熱酸化、化学気相堆積法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、および／または他の適切な技術により表面１０１上に形成された、酸化シリコン（ＳｉＯ２）および／または窒化シリコン（ＳｉＮ）を含む。他の実施形態において、マスク材料１０２は、スピンコーティングおよび／または他の適切な堆積技術を介して堆積された、フォトレジストおよび／または他の適切なマスク材料を含むことができる。
【０００９】
次いで、プロセスは、フォトリソグラフィーおよび／または他の好適な技術を介して、堆積されたマスク材料１０２をパターン化することを含むことができる。その後、パターン化されたマスク材料１０２のある特定の部分を、湿式エッチング、プラズマエッチング、レーザアブレーション、および／または他の材料除去技術により除去することができる。図２Ａに示されるように、マスク材料１０２の選択された部分を除去することにより、マイクロ電子基板１００の表面１０１の選択された部分がそれを通して露出する開口部１０４を有するマスクが形成される。
【００１０】
図２Ｂに示されるように、プロセスは、表面１０１の露出した部分から材料を除去する（例えば、開口部１０４を介してマイクロ電子基板１００をエッチングする）ことにより、マイクロ電子基板１００の表面１０１上に六方格子面を形成することを含むことができる。例示された実施形態において、マイクロ電子基板１００は、アルカリ性の異方性エッチャント（例えば、約１２を超えるｐＨを有するエッチャント）と
【化１】
のように反応することができるＳｉ（１，０，０）ウエハを含む。
【００１１】
異方性エッチャントの例としては、水酸化テトラ−メチル−アンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、エチレンジアミンピロカテコール（ＥＤＰ）、および／または別の適切な異方性エッチャントを挙げることができる。他の実施形態において、プロセスは、表面１０１の露出した部分を、マイクロ電子基板１００の特定材料に基づいて他の適切な種類のエッチャントで処理することを含むことができる。
【００１２】
理論に束縛されるものではないが、ＴＭＡＨおよび他の異方性エッチャントは、異なる結晶面に沿って、異なる材料除去速度でシリコン基板をエッチングすることができると考えられる。例えば、ＴＭＡＨは、Ｓｉ（１，１，１）面よりもはるかに速くＳｉ（１，０，０）面からシリコン材料を除去することができるが、これは、これらの面内のシリコン原子の結合エネルギーの差に少なくともある程度起因すると考えられる。結果として、Ｓｉ（１，１，１）面は、Ｓｉ（１，０，０）面内のシリコン材料がエッチングされる一方で、エッチストップとして機能することができる。したがって、マイクロ電子基板１００の表面１０１の露出した部分をアルカリ性エッチャントで処理することにより、Ｓｉ（１，１，１）面１０６を有する複数の切り込み１１１を形成させることができる。次いで、マスク材料１０２は、湿式エッチング、レーザアブレーション、および／または他の適切な技術により除去することができる。
【００１３】
切り込み１１１は、材料除去操作の様々なパラメータを制御することにより、ある特定の側面を有することができる。例えば、図２Ｂに示されるように、個々の切り込み１１１は、長いエッチング期間を使用した場合、表面１０１からマイクロ電子基板１００に向かって延在し、接合点１０７において互いに出会って「ジグザグ」パターンを形成する、２つの隣接するＳｉ（１，１，１）面１０６を含むことができる。２つの隣接するＳｉ（１，１，１）面１０６は、約７２°の角度を形成することができる。他の実施形態において、図２Ｃに示されるように、個々の切り込み１１１は、エッチング期間が短縮された場合、表面１０１からマイクロ電子基板１００に向かって延在する２つＳｉ（１，０，０）面１０６、および２つの隣接したＳｉ（１，１，１）面１０６の間のＳｉ（１，１，１）面１０５を含むことができる。第１の面１０６および第２の面１０６は、Ｓｉ（１，０，０）面１０５に対して約５４°および１２６°の角度を形成する。上記実施形態のいずれにおいても、個々の切り込み１１１は、表面１０１から深さｄまで、マイクロ電子基板１００内に延在することができる。
【００１４】
ある特定の実施形態において、プロセスは、個々の切り込み１１１の深さｄおよび／または最終形状を制御するようにエッチングパラメータを調節することを含む。エッチングパラメータは、エッチャントの濃度、エッチング温度、エッチング期間、適切な添加剤の添加、および／または他の好適なエッチングパラメータを含むことができる。ある特定の実施形態において、深さｄは、図３Ａ〜３Ｃを参照してより詳細に後述されるように、後に形成されるＧａＮ／ＩｎＧａＮ材料１１６および１１８（図３Ａ〜３Ｃ）がマイクロ電子基板１００上で合体しないように十分大きくする（例えば、約１００ミクロンを超える）ことができる。例えば、そのような実施形態において、ＧａＮ／ＩｎＧａＮ材料１１６および１１５のそれぞれは、独立した略一定の厚さを有することができる。他の実施形態において、深さｄは、図４Ａ〜４Ｃを参照してより詳細に後述されるように、後に形成されるＧａＮ／ＩｎＧａＮ材料がマイクロ電子基板１００上で合体するように十分小さくても（例えば約１ミクロン未満でも）よい。そのような実施形態において、ＧａＮ／ＩｎＧａＮ材料の１つ以上は、変動する厚さを有することができる。さらなる実施形態において、深さｄは、後に形成されるＧａＮ／ＩｎＧａＮ材料が部分的に合体するように、他の所望の値を有することができる。
【００１５】
図３Ａ〜図３Ｃは、本技術の実施形態による非平面ＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板１００の一部の断面図である。図３Ａに示されるように、プロセスは、切り込み１１１を有するマイクロ電子基板１００の表面１０１上にＬＥＤ構造１０８を形成することを含むことができる。一実施形態において、ＬＥＤ構造１０８を形成することは、Ｎ型ＧａＮ材料１１４（例えば、シリコンドープされた）、ＩｎＧａＮ材料１１６およびＰ型ＧａＮ材料１１８（例えば、マグネシウムドープされた）を、マイクロ電子基板１００上に順番に堆積させることを含むことができる。他の実施形態において、ＬＥＤ構造１０８を形成することはまた、ガリウムヒ素（ＧａＡｓ）、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、ガリウムヒ素リン（ＧａＡｓＰ）、アルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）、ガリウム（ＩＩＩ）リン（ＧａＰ）、セレン化亜鉛（ＺｎＳｅ）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、および／または他の適切な半導体材料のうちの少なくとも１つを堆積させることを含むことができる。ＬＥＤ構造１０８を形成するための技術は、金属有機ＣＶＤ（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、液相エピタキシー、および／または他の適切な技術を含むことができる。
【００１６】
図３Ａの例示された実施形態において、ＬＥＤ構造１０８は、個々にジグザグパターンを有する非平面の第１の表面１２０および第２の表面１２２を含む。第１の表面１２０および第２の表面１２２は、基板の表面１０１上のＳｉ（１，１，１）面１０６のジグザグパターンに概して適合する。理論に束縛されるものではないが、第１の表面１２０および第２の表面１２２のジグザグパターンは、熱応力下でのマイクロ電子基板１００に対するＧａＮ／ＩｎＧａＮ材料１１４、１１６および１１８の屈曲を少なくとも低減することができると考えられる。ＧａＮ／ＩｎＧａＮ材料１１４、１１６、および１１８と基板１００とのＴＥＣの差が、第１の表面１２０および第２の表面１２２に沿って（矢印１２４ａおよび１２４ｂにより示されるように）引張応力を形成する可能性があると考えられる。図３Ａに示されるように、ジグザグパターンは、ジグザグパターンの２つの面に沿って、引張応力１２４ａおよび１２４ｂが相互に少なくとも部分的に反対方向となるように強制する。その結果、引張応力１２４ａおよび１２４ｂは相互に少なくとも部分的に相殺し（例えば、横軸Ｘにおいて）、ＧａＮ／ＩｎＧａＮ材料１１４、１１６、および１１８の湾曲および／または他の方法により屈曲を低減することができる。
【００１７】
図３Ｂに示されるように、次いでプロセスは、裏面研削等の機械的プロセス、および／または他の適切な技術により、マイクロ電子基板１００の底部１０３を除去することを含むことができる。図３Ｃに示されるように、プロセスはまた、湿式エッチング、乾式エッチング、および／または他の適切な技術を介して、ＬＥＤ構造１０８から残りのマイクロ電子基板１００を除去することを含むことができる。プロセスは、さらに、Ｐ型ＧａＮ材料１１８およびＮ型ＧａＮ材料１１４用のそれぞれ第１の接点２０および第２の接点２２を形成すること、ならびに／または他の後続のプロセス操作を含むことができる。
【００１８】
図４Ａおよび図４Ｂは、本技術の実施形態による部分的に平面状のＬＥＤ構造を形成するプロセスが施されるマイクロ電子基板１００の一部の断面図である。図４Ｃは、図４Ｂ中の平面ＬＥＤの一部の部分拡大断面図である。図４Ａに示されるように、プロセスは、Ｎ型ＧａＮ材料１１４（例えば、シリコンドープされた）、ＩｎＧａＮ材料１１６およびＰ型ＧａＮ材料１１８（例えば、マグネシウムドープされた）を、マイクロ電子基板１００上に順番に堆積させることにより、マイクロ電子基板１００上にＬＥＤ構造１０８を形成することを含むことができる。例示された実施形態において、Ｎ型ＧａＮ材料１１４は、マイクロ電子基板１００上に形成される間に合体する。その結果、Ｎ型ＧａＮ材料１１４がマイクロ電子基板１００とは反対側に略平面状の面１１５を有するように、Ｎ型ＧａＮ材料１１４の厚さは一定ではない。他の実施形態において、ＩｎＧａＮ材料１１６および／またはＰ型ＧａＮ材料１１８は、合体して略平面状の面（図示せず）を有することができる。次いでプロセスは、図４Ｂに示されるようなＬＥＤ構造１０８を得るために、図３Ｂおよび３Ｃを参照して上述したように、裏面研削によりマイクロ電子基板１００の底部を除去すること、ならびに湿式エッチング、乾式エッチング、および／または他の適切な技術により、ＬＥＤ構造１０８から残りのマイクロ電子基板１００を除去することを含むことができる。
【００１９】
ＧａＮ／ＩｎＧａＮ材料１１４、１１６および１１８のうちの少なくとも１つを合体させることにより、ＬＥＤ構造１０８における転位密度を低減することができると考えられる。「転位」という用語は、概して、結晶構造内の結晶学的欠陥、または不規則性を指す。例えば、図４Ｃに示されるように、Ｎ型ＧａＮ材料１１４は、ジグザグパターンの２つの側面上に、第１の転位１２６ａおよび第２の転位１２６ｂを含む。Ｎ型ＧａＮ材料１１４の堆積中、表面張力および／または他の物理的／化学的相互作用により、第１の転位１２６ａおよび第２の転位１２６ｂのバーガーズベクトルが異なる符号を有する場合、これらの２つの転位１２６ａおよび１２６ｂがお互いに向かって屈曲してループを形成する場合があると考えられる。その結果、第１および第２の転位１２６ａおよび１２６ｂのいずれも、Ｎ型ＧａＮ材料１１４の表面１１５に至るまで延在することにならず、したがってＮ型ＧａＮ材料１１４の転位密度が低減される。
【００２０】
図２Ａ〜図５Ｂを参照して上で議論したＬＥＤ１０８のいくつかの実施形態は、従来のＬＥＤと比較して増加した発光表面領域を有することができる。例えば、図２Ｂおよび図２Ｃに示されるように、切り込み１１１は、ＬＥＤ構造１０８（図３Ａ〜図３Ｃ）をその上に形成することができる表面積を増加することができる。その結果、ＬＥＤ構造１０８は、ＬＥＤ構造１０８の設置面積を増加させることなく、増加した発光面積を有することができる。
【００２１】
ＬＥＤ構造１０８は、ジグザグパターンを有する少なくとも１つの表面を有するものとして上で議論されたが、他の実施形態において、ＬＥＤ構造１０８はまた、他の表面パターンを有することもできる。例えば、図５Ａに示されるように、マスク材料１０２（図２Ａおよび図２Ｂ）の幅を調節することにより、切り込み１１１は、Ｎ型ＧａＮ材料１１４の平面部分１１５により互いに分離されてもよく、ＩｎＧａＮおよびＰ型ＧａＮ材料１１６および１１８は、Ｎ型ＧａＮ材料１１４に概して適合してもよい。その結果、ＬＥＤ構造１０８は、非平面状の第１の表面１２０および第２の表面１２２を含むことができる。別の実施形態において、図５Ｂに示されるように、ＩｎＧａＮ１１６およびＰ型ＧａＮ材料１１８のうちの少なくとも１つは、Ｎ型ＧａＮ材料１１４上で合体してもよい。その結果、ＬＥＤ構造１０８は、略平面状の第１の表面１２０および非平面状の第２の表面１２２を含むことができる。他の実施形態において、ＬＥＤ構造１０８は、他の適切な表面パターンを有してもよい。
【００２２】
ある特定の実施形態において、プロセスはまた、ミラー層（例えばアルミニウム、図示せず）および支持構造（例えばシリコンおよび／または酸化シリコン材料、図示せず）を、ＬＥＤ構造１０８の第１の表面１２０（図３Ａ〜図３Ｃ）上に形成することも含むことができる。さらなる実施形態において、プロセスは、Ｎ型ＧａＮ材料１１４がマイクロ電子基板１００上に形成される前に、緩衝材料（例えば、酸化アルミニウム、窒化アルミニウム等）および／または他の適切な材料を、マイクロ電子基板１００（図３Ａ）の表面上に堆積させることを含むことができる。
【００２３】
上記から、本明細書において本技術の特定の実施形態が例示を目的として説明されたが、本開示から逸脱せずに様々な修正が行われてもよいことが理解されるであろう。一実施形態の多くの要素を、他の実施形態の要素に加えて、またはその代わりに、他の実施形態と組み合わせてもよい。したがって、本開示は、添付の特許請求の範囲によるものを除いて限定されない。
【特許請求の範囲】
【請求項１】
シリコン基板をプロセスするための方法であって、
異方性エッチャントを前記シリコン基板の表面に塗布することであって、前記シリコン基板は、前記表面においてＳｉ（１，０，０）格子配向を有する、異方性エッチャントを塗布することと、
前記塗布された異方性エッチャントにより前記シリコン基板の前記表面上に切り込みを形成することであって、前記切り込みは、Ｓｉ（１，１，１）格子配向を有する少なくとも１つの面により画定される、切り込みを形成することと、
前記切り込みの前記Ｓｉ（１，１，１）格子配向をともなう前記少なくとも１つの面上に、発光ダイオード構造を形成することと、
を含む方法。
【請求項２】
前記方法は、
前記シリコン基板の前記表面上にマスク材料を堆積させることと、
前記マスク材料をパターン化して、前記シリコン基板の前記表面に複数の開口部を形成することと、をさらに含み、
異方性エッチャントを塗布することは、水酸化テトラ−メチル−アンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、およびエチレンジアミンピロカテコール（ＥＤＰ）のうちの少なくとも１つを含む溶液を、前記開口部を介して、前記シリコン基板の前記表面に塗布することを含み、
切り込みを形成することは、共に前記シリコン基板に向かって前記表面から深さ方向に延在する第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面を個々に有する複数の切り込みを形成することを含み、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面は、ジグザグパターンを形成し、
前記方法は、約１００ミクロンを超える前記深さの値を達成するように、前記異方性エッチャントの濃度、エッチング温度、およびエッチング期間のうちの少なくとも１つを調節することをさらに含み、
発光ダイオード構造を形成することは、金属有機化学気相堆積法（ＭＯＣＶＤ）を介して、Ｎ型窒化ガリウム（ＧａＮ）材料、窒化インジウムガリウム（ＩｎＧａＮ）材料、およびＰ型ＧａＮ材料を、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面に順番に堆積させることを含み、前記Ｎ型ＧａＮ、ＩｎＧａＮ、およびＰ型ＧａＮ材料は、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面の前記ジグザグパターンに概して適合する面を有する、請求項１に記載の方法。
【請求項３】
前記方法は、
前記シリコン基板の前記表面上にマスク材料を堆積させることと、
前記マスク材料をパターン化して、前記シリコン基板の前記表面に複数の開口部を形成することと、をさらに含み、
異方性エッチャントを塗布することは、水酸化テトラ−メチル−アンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、およびエチレンジアミンピロカテコール（ＥＤＰ）のうちの少なくとも１つを含む溶液を、前記開口部を介して、前記シリコン基板の前記表面に塗布することを含み、
切り込みを形成することは、共に前記シリコン基板に向かって前記表面から深さ方向に延在する第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面を個々に有する複数の切り込みを形成することを含み、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面は、ジグザグパターンを形成し、
前記方法は、約１ミクロン未満の前記深さの値を達成するように、前記異方性エッチャントの濃度、エッチング温度、およびエッチング期間のうちの少なくとも１つを調節することをさらに含み、
発光ダイオード構造を形成することは、
金属有機化学気相堆積法（ＭＯＣＶＤ）を介して、Ｎ型窒化ガリウム（ＧａＮ）材料、窒化インジウムガリウム（ＩｎＧａＮ）材料、およびＰ型ＧａＮ材料を、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面に順番に堆積することと、
前記ＭＯＣＶＤ操作中に、前記Ｎ型ＧａＮ、ＩｎＧａＮ、およびＰ型ＧａＮ材料のうちの少なくとも１つを合体させることとを含む、請求項１に記載の方法。
【請求項４】
異方性エッチャントを塗布することは、水酸化テトラ−メチル−アンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、およびエチレンジアミンピロカテコール（ＥＤＰ）のうちの少なくとも１つを含む溶液を、前記シリコン基板の前記表面に塗布することを含み、
発光ダイオード構造を形成することは、Ｎ型窒化ガリウム（ＧａＮ）材料、窒化インジウムガリウム（ＩｎＧａＮ）材料、およびＰ型ＧａＮ材料を、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面に順番に堆積させることを含む、請求項１に記載の方法。
【請求項５】
切り込みを形成することは、第１のＳｉ（１，１，１）面、第２のＳｉ（１，１，１）面、ならびに前記第１のＳｉ（１，１，１）面と前記第２のＳｉ（１，１，１）と面の間に延在するＳｉ（１，０，０）面を有する切り込みを形成することを含む、請求項１に記載の方法。
【請求項６】
切り込みを形成することは、第１のＳｉ（１，１，１）面、および接合部で前記第１のＳｉ（１，１，１）面と出合う第２のＳｉ（１，１，１）面を有する切り込みを形成することを含む、請求項１に記載の方法。
【請求項７】
発光ダイオード構造を形成することは、Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を、前記切り込みの少なくとも１つの面上に順番に堆積することを含み、前記面は、前記Ｓｉ（１，１，１）格子配向を有する、請求項１に記載の方法。
【請求項８】
切り込みを形成することは、前記シリコン基板に向かって前記表面から深さ方向に延在する切り込みを形成することを含み、
前記方法は、前記深さの所望の値を達成するように、前記異方性エッチャントの濃度、エッチング温度、およびエッチング期間のうちの少なくとも１つを調節することをさらに含む、請求項１に記載の方法。
【請求項９】
シリコン基板をプロセスするための方法であって、
シリコン基板の表面を異方性エッチャントと反応させることであって、前記シリコン基板の少なくとも一部は、前記表面上にＳｉ（１，０，０）格子配向を有する、反応させることと、
前記シリコン基板の前記表面から、Ｓｉ（１，１，１）面に沿ってよりも速くＳｉ（１，０，０）面に沿ってシリコン材料を除去し、それによりＳｉ（１，１，１）面を露出させることと、
エピタキシャル成長を介して、Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を、前記露出したＳｉ（１，１，１）面上に順番に堆積させることと、
を含む、方法。
【請求項１０】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントと
【化１】
のように反応させることを含む、請求項９に記載の方法。
【請求項１１】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を、水酸化テトラ−メチル−アンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、およびエチレンジアミンピロカテコール（ＥＤＰ）のうちの少なくとも１つと反応させることを含む、請求項９に記載の方法。
【請求項１２】
シリコン基板の表面を異方性エッチャントと反応させることは、前シリコン基板の前記表面を前記異方性エッチャントと
【化２】
のように反応させることを含み、
シリコン材料を除去することは、前記Ｓｉ（１，１，１）面をエッチストップとして使用しながら、前記Ｓｉ（１，０，０）面に沿って前記シリコン材料を優先的に除去することを含む、請求項９に記載の方法。
【請求項１３】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントと
【化３】
のように反応させることを含み、
シリコン材料を除去することは、前記Ｓｉ（１，１，１）面をエッチストップとして使用しながら、前記Ｓｉ（１，０，０）面に沿って前記シリコン材料を優先的に除去することを含み、
Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を堆積させることは、前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を前記Ｓｉ（１，１，１）面に概して適合させることを含む、請求項９に記載の方法。
【請求項１４】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントと
【化４】
のように反応させることを含み、
シリコン材料を除去することは、前記Ｓｉ（１，１，１）面をエッチストップとして使用しながら、前記Ｓｉ（１，０，０）面に沿って前記シリコン材料を優先的に除去することを含み、
Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を堆積させることは、Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を前記露出したＳｉ（１，１，１）面上に堆積させることを含み、前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料は、個々にジグザグパターンを形成する、請求項９に記載の方法。
【請求項１５】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントと
【化５】
のように反応させることを含み、
シリコン材料を除去することは、前記Ｓｉ（１，１，１）面をエッチストップとして使用しながら、前記Ｓｉ（１，０，０）面に沿って前記シリコン材料を優先的に除去することを含み、
Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を堆積させることは、前記Ｎ型ＧａＮ材料、前記ＩｎＧａＮ材料、および前記Ｐ型ＧａＮ材料のうちの少なくとも１つを前記Ｓｉ（１，１，１）面に合体させることを含む、請求項９に記載の方法。
【請求項１６】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントと
【化６】
のように反応させることを含み、
シリコン材料を除去することは、前記Ｓｉ（１，１，１）面をエッチストップとして使用しながら、前記Ｓｉ（１，０，０）面に沿って前記シリコン材料を優先的に除去することを含み、
Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を堆積させることは、前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を前記露出したＳｉ（１，１，１）面上に堆積させることを含み、前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料のうちの少なくとも１つは、略平面を有する、請求項９に記載の方法。
【請求項１７】
発光ダイオードであって、
Ｎ型窒化ガリウム（ＧａＮ）材料と、
前記Ｎ型ＧａＮ材料から離間したＰ型ＧａＮ材料と、
前記Ｎ型ＧａＮ材料と前記Ｐ型ＧａＮ材料との直接間にある窒化インジウムガリウム（ＩｎＧａＮ）材料と、
を備え、
前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料のうちの少なくとも１つは、非平面状の面を有する、発光ダイオード。
【請求項１８】
非平面状の面は、ジグザグパターンを有する、請求項１７に記載の発光ダイオード。
【請求項１９】
非平面状の面は、接合部で互いに接合した第１の面および第２の面により形成された複数の切り込みを有する、請求項１７に記載の発光ダイオード。
【請求項２０】
非平面状の面は、接合部で互いに接合した第１の面および第２の面により形成された複数の切り込みを有し、前記第１および第２の面は、約７２°の角度を形成する、請求項１７に記載の発光ダイオード。
【請求項２１】
非平面状の面は、第１の面、第２の面、ならびに前記第１の面と第２の面との間に延在する第３の面により形成された複数の切り込みを有し、前記第１の面および第２の面は、それぞれ、前記第３の面と約５４°および約１２６°の角度を形成する、請求項１７に記載の発光ダイオード。
【請求項２２】
前記Ｎ型ＧａＮ、ＩｎＧａＮ、およびＰ型ＧａＮ材料は、個々に、ジグザグパターンをともなう表面を有する、請求項１７に記載の発光ダイオード。
【請求項２３】
前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料のうちの少なくとも１つは、第１の表面、および前記第１の表面と対向する第２の表面を有し、前記第１の表面は、非平面状であり、前記第２の表面は、略平面状である、請求項１７に記載の発光ダイオード。
【請求項２４】
前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料のうちの少なくとも１つは、第１の表面、および前記第１の表面と対向する第２の表面を有し、前記第１の表面は、ジグザグパターンを有し、前記第２の表面は、略平面状である、請求項１７に記載の発光ダイオード。
【請求項１】
シリコン基板をプロセスするための方法であって、
異方性エッチャントを前記シリコン基板の表面に塗布することであって、前記シリコン基板は、前記表面においてＳｉ（１，０，０）格子配向を有する、異方性エッチャントを塗布することと、
前記塗布された異方性エッチャントにより前記シリコン基板の前記表面上に切り込みを形成することであって、前記切り込みは、Ｓｉ（１，１，１）格子配向を有する少なくとも１つの面により画定される、切り込みを形成することと、
前記切り込みの前記Ｓｉ（１，１，１）格子配向をともなう前記少なくとも１つの面上に、発光ダイオード構造を形成することと、
を含む方法。
【請求項２】
前記方法は、
前記シリコン基板の前記表面上にマスク材料を堆積させることと、
前記マスク材料をパターン化して、前記シリコン基板の前記表面に複数の開口部を形成することと、をさらに含み、
異方性エッチャントを塗布することは、水酸化テトラ−メチル−アンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、およびエチレンジアミンピロカテコール（ＥＤＰ）のうちの少なくとも１つを含む溶液を、前記開口部を介して、前記シリコン基板の前記表面に塗布することを含み、
切り込みを形成することは、共に前記シリコン基板に向かって前記表面から深さ方向に延在する第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面を個々に有する複数の切り込みを形成することを含み、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面は、ジグザグパターンを形成し、
前記方法は、約１００ミクロンを超える前記深さの値を達成するように、前記異方性エッチャントの濃度、エッチング温度、およびエッチング期間のうちの少なくとも１つを調節することをさらに含み、
発光ダイオード構造を形成することは、金属有機化学気相堆積法（ＭＯＣＶＤ）を介して、Ｎ型窒化ガリウム（ＧａＮ）材料、窒化インジウムガリウム（ＩｎＧａＮ）材料、およびＰ型ＧａＮ材料を、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面に順番に堆積させることを含み、前記Ｎ型ＧａＮ、ＩｎＧａＮ、およびＰ型ＧａＮ材料は、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面の前記ジグザグパターンに概して適合する面を有する、請求項１に記載の方法。
【請求項３】
前記方法は、
前記シリコン基板の前記表面上にマスク材料を堆積させることと、
前記マスク材料をパターン化して、前記シリコン基板の前記表面に複数の開口部を形成することと、をさらに含み、
異方性エッチャントを塗布することは、水酸化テトラ−メチル−アンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、およびエチレンジアミンピロカテコール（ＥＤＰ）のうちの少なくとも１つを含む溶液を、前記開口部を介して、前記シリコン基板の前記表面に塗布することを含み、
切り込みを形成することは、共に前記シリコン基板に向かって前記表面から深さ方向に延在する第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面を個々に有する複数の切り込みを形成することを含み、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面は、ジグザグパターンを形成し、
前記方法は、約１ミクロン未満の前記深さの値を達成するように、前記異方性エッチャントの濃度、エッチング温度、およびエッチング期間のうちの少なくとも１つを調節することをさらに含み、
発光ダイオード構造を形成することは、
金属有機化学気相堆積法（ＭＯＣＶＤ）を介して、Ｎ型窒化ガリウム（ＧａＮ）材料、窒化インジウムガリウム（ＩｎＧａＮ）材料、およびＰ型ＧａＮ材料を、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面に順番に堆積することと、
前記ＭＯＣＶＤ操作中に、前記Ｎ型ＧａＮ、ＩｎＧａＮ、およびＰ型ＧａＮ材料のうちの少なくとも１つを合体させることとを含む、請求項１に記載の方法。
【請求項４】
異方性エッチャントを塗布することは、水酸化テトラ−メチル−アンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、およびエチレンジアミンピロカテコール（ＥＤＰ）のうちの少なくとも１つを含む溶液を、前記シリコン基板の前記表面に塗布することを含み、
発光ダイオード構造を形成することは、Ｎ型窒化ガリウム（ＧａＮ）材料、窒化インジウムガリウム（ＩｎＧａＮ）材料、およびＰ型ＧａＮ材料を、前記第１のＳｉ（１，１，１）面および第２のＳｉ（１，１，１）面に順番に堆積させることを含む、請求項１に記載の方法。
【請求項５】
切り込みを形成することは、第１のＳｉ（１，１，１）面、第２のＳｉ（１，１，１）面、ならびに前記第１のＳｉ（１，１，１）面と前記第２のＳｉ（１，１，１）と面の間に延在するＳｉ（１，０，０）面を有する切り込みを形成することを含む、請求項１に記載の方法。
【請求項６】
切り込みを形成することは、第１のＳｉ（１，１，１）面、および接合部で前記第１のＳｉ（１，１，１）面と出合う第２のＳｉ（１，１，１）面を有する切り込みを形成することを含む、請求項１に記載の方法。
【請求項７】
発光ダイオード構造を形成することは、Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を、前記切り込みの少なくとも１つの面上に順番に堆積することを含み、前記面は、前記Ｓｉ（１，１，１）格子配向を有する、請求項１に記載の方法。
【請求項８】
切り込みを形成することは、前記シリコン基板に向かって前記表面から深さ方向に延在する切り込みを形成することを含み、
前記方法は、前記深さの所望の値を達成するように、前記異方性エッチャントの濃度、エッチング温度、およびエッチング期間のうちの少なくとも１つを調節することをさらに含む、請求項１に記載の方法。
【請求項９】
シリコン基板をプロセスするための方法であって、
シリコン基板の表面を異方性エッチャントと反応させることであって、前記シリコン基板の少なくとも一部は、前記表面上にＳｉ（１，０，０）格子配向を有する、反応させることと、
前記シリコン基板の前記表面から、Ｓｉ（１，１，１）面に沿ってよりも速くＳｉ（１，０，０）面に沿ってシリコン材料を除去し、それによりＳｉ（１，１，１）面を露出させることと、
エピタキシャル成長を介して、Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を、前記露出したＳｉ（１，１，１）面上に順番に堆積させることと、
を含む、方法。
【請求項１０】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントと
【化１】
のように反応させることを含む、請求項９に記載の方法。
【請求項１１】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を、水酸化テトラ−メチル−アンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）、およびエチレンジアミンピロカテコール（ＥＤＰ）のうちの少なくとも１つと反応させることを含む、請求項９に記載の方法。
【請求項１２】
シリコン基板の表面を異方性エッチャントと反応させることは、前シリコン基板の前記表面を前記異方性エッチャントと
【化２】
のように反応させることを含み、
シリコン材料を除去することは、前記Ｓｉ（１，１，１）面をエッチストップとして使用しながら、前記Ｓｉ（１，０，０）面に沿って前記シリコン材料を優先的に除去することを含む、請求項９に記載の方法。
【請求項１３】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントと
【化３】
のように反応させることを含み、
シリコン材料を除去することは、前記Ｓｉ（１，１，１）面をエッチストップとして使用しながら、前記Ｓｉ（１，０，０）面に沿って前記シリコン材料を優先的に除去することを含み、
Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を堆積させることは、前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を前記Ｓｉ（１，１，１）面に概して適合させることを含む、請求項９に記載の方法。
【請求項１４】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントと
【化４】
のように反応させることを含み、
シリコン材料を除去することは、前記Ｓｉ（１，１，１）面をエッチストップとして使用しながら、前記Ｓｉ（１，０，０）面に沿って前記シリコン材料を優先的に除去することを含み、
Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を堆積させることは、Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を前記露出したＳｉ（１，１，１）面上に堆積させることを含み、前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料は、個々にジグザグパターンを形成する、請求項９に記載の方法。
【請求項１５】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントと
【化５】
のように反応させることを含み、
シリコン材料を除去することは、前記Ｓｉ（１，１，１）面をエッチストップとして使用しながら、前記Ｓｉ（１，０，０）面に沿って前記シリコン材料を優先的に除去することを含み、
Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を堆積させることは、前記Ｎ型ＧａＮ材料、前記ＩｎＧａＮ材料、および前記Ｐ型ＧａＮ材料のうちの少なくとも１つを前記Ｓｉ（１，１，１）面に合体させることを含む、請求項９に記載の方法。
【請求項１６】
シリコン基板の表面を異方性エッチャントと反応させることは、前記シリコン基板の前記表面を前記異方性エッチャントと
【化６】
のように反応させることを含み、
シリコン材料を除去することは、前記Ｓｉ（１，１，１）面をエッチストップとして使用しながら、前記Ｓｉ（１，０，０）面に沿って前記シリコン材料を優先的に除去することを含み、
Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を堆積させることは、前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料を前記露出したＳｉ（１，１，１）面上に堆積させることを含み、前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料のうちの少なくとも１つは、略平面を有する、請求項９に記載の方法。
【請求項１７】
発光ダイオードであって、
Ｎ型窒化ガリウム（ＧａＮ）材料と、
前記Ｎ型ＧａＮ材料から離間したＰ型ＧａＮ材料と、
前記Ｎ型ＧａＮ材料と前記Ｐ型ＧａＮ材料との直接間にある窒化インジウムガリウム（ＩｎＧａＮ）材料と、
を備え、
前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料のうちの少なくとも１つは、非平面状の面を有する、発光ダイオード。
【請求項１８】
非平面状の面は、ジグザグパターンを有する、請求項１７に記載の発光ダイオード。
【請求項１９】
非平面状の面は、接合部で互いに接合した第１の面および第２の面により形成された複数の切り込みを有する、請求項１７に記載の発光ダイオード。
【請求項２０】
非平面状の面は、接合部で互いに接合した第１の面および第２の面により形成された複数の切り込みを有し、前記第１および第２の面は、約７２°の角度を形成する、請求項１７に記載の発光ダイオード。
【請求項２１】
非平面状の面は、第１の面、第２の面、ならびに前記第１の面と第２の面との間に延在する第３の面により形成された複数の切り込みを有し、前記第１の面および第２の面は、それぞれ、前記第３の面と約５４°および約１２６°の角度を形成する、請求項１７に記載の発光ダイオード。
【請求項２２】
前記Ｎ型ＧａＮ、ＩｎＧａＮ、およびＰ型ＧａＮ材料は、個々に、ジグザグパターンをともなう表面を有する、請求項１７に記載の発光ダイオード。
【請求項２３】
前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料のうちの少なくとも１つは、第１の表面、および前記第１の表面と対向する第２の表面を有し、前記第１の表面は、非平面状であり、前記第２の表面は、略平面状である、請求項１７に記載の発光ダイオード。
【請求項２４】
前記Ｎ型ＧａＮ材料、ＩｎＧａＮ材料、およびＰ型ＧａＮ材料のうちの少なくとも１つは、第１の表面、および前記第１の表面と対向する第２の表面を有し、前記第１の表面は、ジグザグパターンを有し、前記第２の表面は、略平面状である、請求項１７に記載の発光ダイオード。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５Ａ】
【図５Ｂ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５Ａ】
【図５Ｂ】
【公表番号】特表２０１３−５１８４１１（Ｐ２０１３−５１８４１１Ａ）
【公表日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１２−５５００８４（Ｐ２０１２−５５００８４）
【出願日】平成２３年１月１９日（２０１１．１．１９）
【国際出願番号】ＰＣＴ／ＵＳ２０１１／０２１６８７
【国際公開番号】ＷＯ２０１１／０９１０１６
【国際公開日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
【公表日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１月１９日（２０１１．１．１９）
【国際出願番号】ＰＣＴ／ＵＳ２０１１／０２１６８７
【国際公開番号】ＷＯ２０１１／０９１０１６
【国際公開日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
[ Back to top ]