基板に転写されたブロックを薄化する方法

【課題】基板（１４）に転写されたブロック（１０，１２）を薄化する方法を提供すること。
【解決手段】本発明によれば、本方法は、
・少なくとも、基板（１４）上に、かつ、転写されたブロック（１０，１２）に横方向に、薄化のためのブロック（１０，１２）の材料より抵抗が大きく、かつ、転写されたブロック（１０，１２）より厚さが小さい材料の停止層（１６）を堆積させる段階、
・転写されたブロック（１０，１２）の薄化を始動する段階を含む。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小電子部品の製造の分野に関し、より詳細には、基板に付加された微小電子部品の薄化に関する。
【背景技術】
【０００２】
一部のマトリクス検出器では、電磁放射検出機能は、基板に付加される感応性素子のマトリクスによって実施され、基板は、前記素子を読取るための全ての回路素子を含む。こうした検出器の中で、たとえば、背面照射される検出器（「裏面（ｂａｃｋｓｉｄｅ）」検出器）、また、膜−懸垂保持型ボロメータ（ｍｅｍｂｒａｎｅ−ｓｕｓｐｅｎｄｅｄｂｏｌｏｍｅｔｅｒｓ）を使用する検出器が挙げられる。こうした検出器は、通常、たとえば、直接ボンディングによる、または、挿入による、「フリップチップ（ｆｌｉｐ−ｃｈｉｐ）」ハイブリッド化技法を使用するハイブリッド設計である。
【０００３】
こうして基板に組立てられた（「転写された（ｔｒａｎｓｆｅｒｒｅｄ）」）部品は、その後、その検出機能を果たしうるように薄化される。
【０００４】
たとえば、研磨またはラッピングなどの従来技術の機械的薄化技法は、最終的に、高いレベルの精度を持つ約２０マイクロメートルの厚さを与えることができる。これらの技法は、一般に、所定の厚さにわたって材料を薄化するサイクルを繰返し、それに続いて、実際に生成された薄化を検査することを含む。しかし、２０マイクロメートル未満の厚さを得るためには、多数のサイクル、ならびに、連続する薄化動作の非常に正確な並列処理が必要とされる。一般的に言えば、２０マイクロメートル未満の残留厚が必要とされる場合には、機械的薄化が、良好な結果を与えるとは考えられていない。
【０００５】
停止層を使用する化学的侵蝕による薄化技法も存在する。薄化のための微小電子部品を製造する場合、いわゆる「停止（ｓｔｏｐ）」層が、部品のそれぞれの中に挿入される。この停止層は、部品を薄化するのに使用される化学的侵蝕に対して非感応性であるため、効果的な薄化制御を可能にする。しかし、薄化のために部品内部に停止層を挿入することは、それらの製造をより複雑にかつ高価にする。シリコン部品のためのＳｉＯ_２停止層を製造するため、また、高濃度にドーピングされた特定の層を挿入するために、たとえば、部品がＩＩ−ＶＩ族またはＩＩＩ−Ｖ族化合物を含む場合、超高真空で特定の堆積を行うためのステップの用意をしなければならない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００６／０５４００５号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、基板に転写された部品を薄化する方法を提案することによって上述した問題を解決することであり、非常に小さな残留厚さが、高い精度で得られることを可能にするものであって、この方法がなければ、薄化のための部品の製造がより複雑にされるか、または、コストが高くなる。
【課題を解決するための手段】
【０００８】
この目的のため、本発明の対象は、基板に転写されたブロックを薄化する方法であり、方法は、本発明によれば、
・少なくとも、基板上に、かつ、前記転写されたブロックに隣接し近接するように、薄化のための転写されたブロックを構成する材料よりも抵抗または硬度が大きく、かつ、前記転写されたブロックよりも厚さの小さな材料から作られる停止層を堆積させる段階、
・転写されたブロックの薄化を始動する段階を含む。
【０００９】
１つの本発明の実施形態によれば、薄化の停止は、薄化速度が減少すると始動される。
【００１０】
換言すれば、硬度が大きな停止層は、基板上に、かつ、薄化のためのブロックに近接して堆積される。そのため、薄化が、硬度の低い材料で構成されるブロックに関してだけ実施される限り、薄化速度が観察され、速度は、薄化が停止層に達すると、前記停止層の硬度が大きいため低下する。この速度低下は、その後、薄化を停止するための基準としての機能を果たす。ブロックは、その後、停止層と同じ残留厚さを有する。
【００１１】
したがって、その実施が極めて複雑であることが実証された、ブロック自体に組み込まれた停止層を使用する必要性が存在せず、得られる厚さは、この場合、停止層を堆積させる技法によって制限されるだけである。そのため、１マイクロメートル未満の薄化の精度が可能である。
【００１２】
本発明によれば、停止層は、電解によって、電解堆積によって、あるいは、蒸着、スパッタリング、化学気相堆積（ＣＶＤ）またはさらにプラズマトーチなどの直接堆積によって堆積されてもよい。
【００１３】
本発明によれば、停止層を形成する段階が、スパッタリングまたは蒸着によってシード層を基板上に堆積させ、それに続き、前記転写されたブロックよりも抵抗または硬度が大きな材料から形成された成長層をシード層上に電解堆積することを含んでもよい。
【００１４】
薄化のための転写されたブロックは、たとえば、シリコンから形成され、停止層の抵抗または硬度が大きな材料は、硬質金属、特に、クロム、ニッケル、または、銅、あるいはその合金である。
【００１５】
有利には、停止層は、停止層の上側表面上に、ダイヤモンド、炭化ケイ素、またはアルミナから形成された層を含んでもよい。
【００１６】
薄化は、研磨またはラッピングによって実施されてもよい。
【００１７】
１つの本発明の実施形態によれば、薄化時間は、転写されたブロックを薄化する所定の速度の関数として予めプログラムされ、薄化時間は、薄化が停止層を部分的に侵蝕するように選択される。
【００１８】
１つの本発明の実施形態によれば、停止層はまた、転写されたブロックの上側面上に堆積され、この方法は、さらに、転写されたブロックの薄化を始動する前に、転写されたブロックの上側面上に堆積された停止層部分を除去する段階を含む。
【００１９】
本発明の１つのバージョンによれば、転写されたブロックは、停止層の堆積段階の前に埋め込まれる、または、コーティングされる。
【００２０】
本発明の他の実施形態によれば、転写されたブロックは、基板に転写されたブロックのマトリクスに含まれ、停止層は、少なくともマトリクスのブロック間に堆積され、薄化は、マトリクスの全てのブロック上でまとめて実施される。
【００２１】
本発明は、単に例示を目的として提供され、また、添付図面に関連して提供される以下の記載を読むことによってより理解されるであろう。添付図面では、同一の参照符号は、同一のまたは類似の要素を示す。
【図面の簡単な説明】
【００２２】
【図１】本発明の方法の通常の原理を示す図である。
【図２】本発明の方法の通常の原理を示す図である。
【図３】本発明の方法の通常の原理を示す図である。
【図４】本発明の方法の通常の原理を示す図である。
【図５】本発明による裏面照射型マトリクス検出器を製造する方法を示す図である。
【図６】本発明による裏面照射型マトリクス検出器を製造する方法を示す図である。
【図７】本発明による裏面照射型マトリクス検出器を製造する方法を示す図である。
【図８】本発明による裏面照射型マトリクス検出器を製造する方法を示す図である。
【図９】本発明による裏面照射型マトリクス検出器を製造する方法を示す図である。
【図１０】本発明による裏面照射型マトリクス検出器を製造する方法を示す図である。
【図１１】本発明による裏面照射型マトリクス検出器を製造する方法を示す図である。
【図１２】本発明による裏面照射型マトリクス検出器を製造する方法を示す図である。
【図１３】本発明による裏面照射型マトリクス検出器を製造する方法を示す図である。
【発明を実施するための形態】
【００２３】
図１では、シリコンブロック１０、１２は、たとえば、「フリップチップ」技術によって、直接ボンディングによって、または、特許文献１に開示されるようにプレコーティング後にポイントを挿入することによって、あるいは、２つの異質なユニットが一緒にハイブリッド化されることを可能にする任意の他の技法によって、基板１４に組立てられる。
【００２４】
本発明の薄化法は、転写されたブロック１０、１２および基板１４を被覆するために、ハイブリッド組立体の上側面上に停止層１６を堆積することから始まる（図２）。停止層１６は、ブロック１０、１２を構成する材料より硬度が大きく、ブロック１０、１２の厚さより小さな厚さｅを有する。
【００２５】
停止層１６は、従来から、知られている技法を使用して電解または電解堆積によって堆積される。たとえば、停止層１６は、第１シード層１８の堆積と、それに続く、成長層２０の電解堆積によって得られる。
【００２６】
シード層１８は２つの段階で実施される。最初に、チタン、クロム、またはタングステンで形成されたボンディング層が、第１段階において、スパッタリングまたは蒸着によって堆積され、次に、金、銅、プラチナ、またはニッケル（あるいは電解に適した任意の他の材料）など金属の層がボンディング層上に堆積される。
【００２７】
成長層２０は、その一部としてシード層１８上に電解堆積され、ブロック１０、１２を構成する材料より硬質である電解可能な材料で構成される。ブロックがシリコンで構成された場合、成長層２０は、優先的に、クロム、ニッケル、または銅で構成される。
【００２８】
停止層１６はまた、たとえば、蒸着、化学気相堆積、プラズマ化学気相堆積、スパッタリング、または、半導体技法に関する任意の従来の堆積による、直接堆積によって堆積されてもよい。
【００２９】
停止層１６はまた、これらの技法の組合せによって堆積されてもよい。たとえば、層１６は、平均的な硬度の厚い金属の第１の電解堆積と、それに続く、たとえばダイヤモンド、炭化ケイ素、またはアルミナなどの非常に硬質の層の直接堆積によって得られる。
【００３０】
停止層１６が堆積されると、本発明の方法は、引き続き転写された層１０、１２の薄化を行う（図３）。
【００３１】
たとえばラッピングまたは研磨などの機械的薄化技法が適用される。
【００３２】
停止層部分１６が、ブロック１０、１２の上側面から除去された後で、薄化は、ブロック１０、１２の厚さ内で継続する。薄化は、その後、ブロックを構成する金属の硬度によって規定される進行速度を有する。
【００３３】
薄化が、基板上に、かつ、ブロック１０、１２に隣接し近接するように堆積された停止層１６の上側面に達すると、停止層１６の硬度は、薄化速度の低下をもたらし、その後、薄化が停止する。そのため、ブロック１０、１２の残留厚さは、この例では、停止層１６の厚さｅに実質的に等しい。
【００３４】
第１の代替法では、薄化の停止は予めプログラムされる。たとえば、薄化が、電動機によって回転するブラシを含む研磨デバイスを使用して機械的に実施される場合、薄化速度は、薄化のための材料のタイプおよび研磨デバイス設定の関数として知られる。そのため、たとえば、その特定の設定について、ブロック１０、１２を構成するシリコンを薄化する速度「Ｖ_Ｓｉ」は、周知であり、停止層１６を薄化する速度「Ｖ_Ｃｒ」も知られている。
【００３５】
第１の段階では、研磨デバイスは、下記数１で示されるＮ分の間、動作するようにプログラムされる。
【００３６】
【数１】

【００３７】
式中、
・Ｅは、ブロック１０、１２から除去される厚さであり、
・Δは、Ｅよりも著しく小さな所定の厚さである（図２を参照されたい）。
【００３８】
この最初の薄化が終了すると、ブロック１０、１２の残留厚さは、停止層１６の厚さに近づく。
【００３９】
第２の段階では、デバイスは、同じ設定でプログラムされるため、下記数２で示されるＭ分の間、動作する。
【００４０】
【数２】

【００４１】
式中、δは、Δよりも著しく小さな所定の厚さを示す。そのため、研磨デバイスは、ブロック１０、１２の厚さΔを除去し、停止層１６を侵蝕する。
【００４２】
ブロック１０、１２を構成する材料と停止層１６の材料との間の硬度の差を考慮すると、Ｍ分の研磨中にブロック１０、１２から除去されることになるのは、付加的な厚さδではなく、デバイスが停止層１６も侵蝕すると仮定する場合の下記数３で示される厚さである。
【００４３】
【数３】

【００４４】
好ましくは、停止層は、その全体の厚さにわたって侵蝕される。
【００４５】
Δを超える厚さに相当する時間をプログラムすることの利点は、ブロック１０、１２の上側表面が、一様な研磨を維持し、ブロックを実質的に平滑にすることにある。
【００４６】
したがって、最終的に得られる厚さの精度は、パラメータδおよび比Ｖ_Ｓｉ／Ｖ_Ｃｒを特徴とする薄化選択性に依存する。薄化選択性Ｖ_Ｓｉ／Ｖ_Ｃｒは、停止層１６を構成する材料（複数可）の選択によって設定される。たとえば、シリコンブロック１０、１２およびクロム停止層１６を用いると、選択性Ｖ_Ｓｉ／Ｖ_Ｃｒは、実質的に１０に等しい。
【００４７】
ダイヤモンド、炭化ケイ素、またはアルミナ膜を停止層１６の表面に付加することによって、選択性は１００まで上がる。
【００４８】
そのため、従来技術の研磨デバイスが、そのままで使用された場合、ｐマイクロメートルの薄化精度を可能にすると考えると、この精度は、停止層１６の使用によってＰ×Ｖ_Ｃｒ／Ｖ_Ｓｉまで上がる。こうして、薄化されたブロックの非常に平滑な表面を保証しながら、１０またはさらには１００の精度の利点が得られる。
【００４９】
数値例として、５１０マイクロメートル厚さのブロックは、１０マイクロメートル厚さのはんだボールを使用した基板上へのハイブリッド化によって転写される。転写されたブロックは、ＣＭＯＳ検出回路を形成し、したがって、主にＳｉからなり、基板は、その一部として、検出回路の読取り回路（実際の読取り、圧縮、アナログ−デジタル変換など）を備える。１０マイクロメートル厚さの転写されたブロックを得ることが要求される。
【００５０】
場合によっては、転写されたブロックを埋め込んだ後、停止層は、
・スパッタリングまたは蒸着によって、
−たとえば、Ｔｉ（またはＣｒ、Ｗ、あるいは、そのボンディング層特性について知られている任意の他の材料）の第１の５０ナノメートルボンディング層、
−たとえば、Ａｕ（またはＣｕ、Ｐｔ、Ｎｉ、または、電解に適する任意の他の金属）の１００ナノメートル厚さの、ボンディング層上に堆積された金属の第２の層
で構成される金属シード層のフルプレート堆積を使用して、
・硬質金属の電解によって実際の停止機能を有する層を形成することによって、
組立体上に堆積される。たとえば、この層は、Ｃｒ（またはＮｉ、Ｃｕ、あるいは、容易に電解可能である特性と、転写されたブロックを構成する材料、この場合シリコンより硬質である特性の両方を有する任意の他の金属）で形成される。たとえば、電解は、金属シード層上の１９８５０ナノメートルのこの金属に適用される。
【００５１】
したがって、こうして得られた停止層についての金属の総厚さは、２０マイクロメートル（Ｔｉの５０ナノメートル層＋Ａｕの１００ナノメートル層＋Ｃｒの１９８５０ナノメートル層）である。
【００５２】
したがって、転写されたブロックについて目標とされる残留厚さは、１０マイクロメートルのはんだボールの厚さを考慮して、１０マイクロメートルである。
【００５３】
こうして得られたプレートは、次に、支持体に固定され、従来技術から知られる機械的プロセスまたは化学的プロセスを使用して薄化される。
【００５４】
たとえば、１分当たり、５０マイクロメートルの転写されたブロックのシリコンを研磨することによる薄化速度を選択することによって、また、同じ研磨設定をクロム停止層に適用することによって、５マイクロメートル／分（Ｖ_Ｓｉ／Ｖ_Ｃｒ＝１０）の薄化速度が得られることをさらに理解すれば、以下が適用されてもよい。
・転写されたブロックから除去されることが望まれる総厚さの９０％（すなわち、転写されたブロックが５１０マイクロメートルの厚さを有すること、および、１０マイクロメートルの残留厚さが必要とされることを知って、５００マイクロメートルの９０％）を除去するために選択された第１の薄化時間、すなわち、４５０マイクロメートルを除去するために選択された研磨時間。このため、第１のプログラムされた研磨時間は、４５０／Ｖｓｉ＝４５０／５０＝９分に等しい。前記第１の薄化の終わりにおいて、転写されたブロックは、５０マイクロメートルの厚さを有し、そのため、転写されたブロックの表面は、１０マイクロメートルのはんだボール厚さを仮定すると基板の表面から７０マイクロメートルの高さにある。
・研磨が、第１の期間の間に適用された研磨と同じ設定をプログラムされる、第２の研磨時間。この第２の時間は、転写されたブロックから除去されるために残っている５０マイクロメートルを除去するのに必要とされる時間より１０％長くなるよう選択される。換言すれば、第２の時間は、５０／Ｖｓｉ＝５０／５０＝１ｎｍの１１０％、すなわち、１．１分に等しい。
【００５５】
先に示したように、Ｓｉの硬度に比べてＣｒの１０倍大きい硬度が与えられると、研磨は、実際には、基板の表面から２０マイクロメートルのところに近い高度で停止する。
【００５６】
実際には、さらなる１０％の時間によって引き起こされる「過剰侵蝕（ｏｖｅｒ−ａｔｔａｃｋ）」は、わずか１マイクロメートルのさらなるシリコンを除去することになる。したがって、クロム層は、基板に転写されたブロックの全表面にわたって薄化の平滑化を得ながら、その停止層機能を適切に果たす。したがって、最終的な厚さの臨界値が容易に達成される。
【００５７】
停止層は、それ自体知られている方法で除去され、クロム（またはニッケル、銅など）の侵蝕的な化学的性質が従来知られている。
【００５８】
化学的侵蝕による薄化は、同じ原理に従ってプログラムされてもよいことが留意されるであろう。
【００５９】
同様に、薄化速度の低下についての能動的な検出が使用されてもよい。たとえば、研磨デバイスの電動機は、供給電流によってトルク制御される。デバイスのブラシが硬質停止層１６に接すると、トルクを一定に保つために、供給電流がかなり増加する。そして、この電流の増加は、薄化速度の低下に相当し、この電流増加の検出は、薄化を停止するために使用される。
【００６０】
薄化が終了すると、停止層１６は、その後、たとえば、当業者によく知られているように、停止層１６を化学的に侵蝕することによって除去される（図４）。
【００６１】
優先的に、停止層１６は、ブロック１０、１２および基板１４を構成する材料を実質的に劣化させない選択的な化学的侵蝕に対して感応性があるように選択され、そのことは、ブロック１０、１２がシリコンで形成され、停止層１６がクロム、ニッケル、または銅で形成される場合に当てはまる。
【００６２】
転写されたブロック１０、１２は、さらに、停止層１６を除去するのに使用される化学的侵蝕に対するマスクとして働き、そのため、ブロックの下に位置する基板部分を保護することも留意されるであろう。停止層１６が堆積される前にブロック１０、１２が予め埋め込まれた場合、ブロック１０、１２と基板１４との間に位置する埋め込み部分２２、２４（「アンダーフィル（ｕｎｄｅｒｆｉｌｌ）」としてより一般的に知られる）もまた、このマスキング機能を果たす。前記予め埋め込むことは、ポリマー樹脂（エポキシ接着剤、シリコーン接着剤）で構成され、また、部品を保護し、部品に信頼性を持たせること、および、接合素子にかかる応力を低減しながら、前記部品を気密にするためにより精密にすることを意図されてもよい。
【００６３】
図５〜１２は、本発明の薄化法を実施する裏面照射型マトリクス検出器または背面照射型検出器を製造する方法を示す。
【００６４】
製造方法は、基本的な光検出器のマトリクスを備えるＣＭＯＳ技術検出回路５０を作ることによって始まる（図５）。ＣＭＯＳ技術信号処理回路６０もまた形成され（図６）、基板に組み込まれる。検出回路５０および信号処理回路６０は、その後、従来の方法によって、たとえば、ボンディングによって、「フリップチップ」技法によって、ポイント挿入技法によって、または同様なものによってハイブリッド化される。製造方法は、その後、引き続き、基礎的な光検出器の埋め込みを行う（図８）。これらのステップは、従来から知られており、また、簡潔にするために、さらに詳細には記載しない。
【００６５】
製造方法は、その後、引き続き、先に述べた光検出器の薄化を行う、すなわち、優先的に光検出器間だけへの停止層９０の堆積（図９）と、それに続く、ラッピングまたは研磨（図１０）を行い、薄化は、ラッピングまたは研磨速度の低下が起こるときに終了する。
【００６６】
製造方法は、その後、引き続き、化学的侵蝕による停止層９０の除去、光検出器の厚さが小さいことによって可能になる、いわゆる、「後処理（ｐｏｓｔ−ｐｒｏｃｅｓｓｉｎｇ）」ステップを行う（図１１）。このステップは、それ自体知られているように、特に、それぞれの薄化された光検出器の上側面上にマイクロレンズ１１０またはカラーフィルタ１１２を付加することを含む。実際には、光検出器の厚さが小さいことによって、フィルタまたはネットワークをエングレービングするために、（より実質的な厚さの光検出器では可能でない）リソグラフィなどの以下の技術ステップを実施することが可能である。
【００６７】
電気光学試験ステップ（図１２）が、たとえば、信号処理回路の下で配列されたポイントカードによってひとまとめに実施された後、光検出器５０を信号処理回路６０とハイブリッド化したもので構成されるプレートは、こうして得られた基本的なイメージング回路がケーシング内で組立てられるように切断される（図１３）。
【００６８】
こうして、本発明によって、以下の利点が達成される
・薄化の精密な制御、すなわち１マイクロメートル未満の精度が、本発明によって得られ、１０マイクロメートル未満の残留厚が達成可能である。
・こうして達成されたわずかの量の薄化は、引き続き、半導体方法を行うことを可能にする。実際には、従来技術では、フォトリソグラフィまたは堆積などの後続のプロセスに進むために、薄化された組立体の厚さがかなりあるため、薄化された組立体のホストキャリアを変更する必要がある。本発明の方法によって得られる非常に小さな厚さによって、キャリアを変更するさらなる必要性は存在しない。時間および材料の節約がこうして達成される。
・基板上に堆積される停止層の使用はまた、薄化中の基板の保護層として働く。従来技術では、薄化中の基板を保護するために、保護層もまた必要である。そのため、停止層の堆積は、薄化されたハイブリッド化微小電子部品を製造するプロセスにおいてさらなるステップを構成しない。
・本発明の薄化のコストは、薄化のために、転写されたブロック内部への停止層の組込みを使用する技法に比べて、実質的に低減される。
【符号の説明】
【００６９】
１０、１２ブロック
１４基板
１６、９０停止層
１８シード層
２０成長層
２２、２４埋め込み部分（アンダーフィル）
５０光検出器
６０信号処理回路
１１０マイクロレンズ
１１２カラーフィルタ

【特許請求の範囲】
【請求項１】
基板（１４）に転写されたブロック（１０，１２）を薄化する方法であって、前記方法が、
少なくとも、前記基板（１４）上に、かつ、前記転写されたブロック（１０，１２）に隣接し近接するように、停止層（１６）を堆積させる段階であって、前記停止層が、前記転写されたブロック（１０，１２）を構成する材料よりも抵抗または硬度が大きく、かつ、前記転写されたブロック（１０，１２）よりも厚さの小さな材料から形成される段階と、
前記転写されたブロック（１０，１２）の薄化を始動する段階であって、前記薄化時間は、前記転写されたブロック（１０，１２）を薄化する所定の速度の関数として予めプログラムされ、前記薄化時間は、前記薄化が前記停止層（１６）をも侵蝕するように選択される、段階とを含むことを特徴とする方法。
【請求項２】
前記停止層（１６）は、電解手段によって、または、直接堆積、特に蒸着によって堆積されることを特徴とする請求項１に記載の基板（１４）に転写されたブロック（１０，１２）を薄化する方法。
【請求項３】
前記停止層（１６）を堆積させる段階は、スパッタリングまたは蒸着によってシード層（１８）を堆積させる段階と、それに続き、前記転写されたブロック（１０，１２）を構成する材料よりも抵抗または硬度が大きな材料の成長層（２０）を前記シード層（１８）上に電解堆積する段階を含むことを特徴とする請求項１に記載の基板（１４）に転写されたブロック（１０，１２）を薄化する方法。
【請求項４】
前記転写されたブロック（１０，１２）は、シリコンから形成されること、および、前記停止層を構成する抵抗または硬度が大きい材料は、硬質金属、特に、クロム、ニッケル、若しくは、銅、又はその合金であることを特徴とする請求項１から３のいずれか１項に記載の基板（１４）に転写されたブロック（１０，１２）を薄化する方法。
【請求項５】
前記停止層（１６）は、前記停止層の上側表面上に、ダイヤモンド、炭化ケイ素、またはアルミナから形成される層を備えることを特徴とする請求項１から４のいずれか１項に記載の基板（１４）に転写されたブロック（１０，１２）を薄化する方法。
【請求項６】
前記薄化は、研磨またはラッピングによって実施されることを特徴とする請求項１から５のいずれか１項に記載の基板（１４）に転写されたブロック（１０，１２）を薄化する方法。
【請求項７】
前記薄化は、前記転写されたブロックを薄化する実質的に一定の速度を得るように設定され、Ｎ＋Ｍ分の間、適用され、ＮおよびＭは、下記の関係式に従って計算され、式中、Ｖ_ｓｉは前記転写されたブロックを薄化する速度であり、Ｅは、前記転写されたブロックから除去される厚さであり、ΔはＥよりも著しく小さな所定の厚さであり、δはΔより著しく小さな厚さであることを特徴とする請求項１から６のいずれか１項に記載の基板（１４）に転写されたブロック（１０，１２）を薄化する方法。
【数１】

【請求項８】
前記停止層（１６）はまた、前記転写されたブロックの上側面上に堆積されること、および、前記方法は、前記転写されたブロックの薄化を始動する前に、前記転写されたブロックの前記上側面上に堆積された前記停止層部分を除去する段階をさらに含むことを特徴とする請求項１から７のいずれか１項に記載の基板（１４）に転写されたブロック（１０，１２）を薄化する方法。
【請求項９】
前記転写されたブロックは、前記停止層（１６）の堆積の前に埋め込まれることを特徴とする請求項１から８のいずれか１項に記載の基板（１４）に転写されたブロック（１０，１２）を薄化する方法。
【請求項１０】
前記転写されたブロックは、前記基板に転写されたブロックのマトリクスに含まれ、前記停止層は、少なくとも前記マトリクスのブロック間に堆積され、前記薄化は、前記マトリクスの全てのブロック上でまとめて実施されることを特徴とする請求項１から９のいずれか１項に記載の基板（１４）に転写されたブロック（１０，１２）を薄化する方法。

【図１】