基準周波数発生装置
【課題】ユーザ側装置で立上りタイミングが一致した２つの信号を容易に得られる基準周波数発生装置を提供する。
【解決手段】基準周波数発生装置は、ユーザ側装置へ１０ＭＨｚ及び１Ｈｚの信号をそれぞれ出力する２つの出力端子と、ユーザ側装置から戻された上記信号をそれぞれ入力する２つの入力端子と、を備える。基準周波数発生装置を初めてユーザ側装置に接続したときは、２つの出力端子から出力される波形は何れも、その立上りタイミングがＵＴＣの１秒に正確に同期している。この基準状態で、出力する１Ｈｚの波形と、ユーザ側装置から戻された１Ｈｚの波形との間で、立上りタイミングの差が測定される。また、ユーザ側装置から戻された１Ｈｚの波形と、同様に戻された１０ＭＨｚの波形との間で、立上りタイミングの差が測定される。ＣＰＵは、得られた時間差に基づき、１０ＭＨｚ及び１Ｈｚの出力信号波形の位相を所定の関係に従って調整する。
【解決手段】基準周波数発生装置は、ユーザ側装置へ１０ＭＨｚ及び１Ｈｚの信号をそれぞれ出力する２つの出力端子と、ユーザ側装置から戻された上記信号をそれぞれ入力する２つの入力端子と、を備える。基準周波数発生装置を初めてユーザ側装置に接続したときは、２つの出力端子から出力される波形は何れも、その立上りタイミングがＵＴＣの１秒に正確に同期している。この基準状態で、出力する１Ｈｚの波形と、ユーザ側装置から戻された１Ｈｚの波形との間で、立上りタイミングの差が測定される。また、ユーザ側装置から戻された１Ｈｚの波形と、同様に戻された１０ＭＨｚの波形との間で、立上りタイミングの差が測定される。ＣＰＵは、得られた時間差に基づき、１０ＭＨｚ及び１Ｈｚの出力信号波形の位相を所定の関係に従って調整する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに異なる少なくとも２つの周波数の信号を出力することができる基準周波数発生装置に関する。
【背景技術】
【０００２】
この種の基準周波数発生装置は、例えば特許文献１に開示されている。この特許文献１の基準周波数信号発生器は、例えば１０ＭＨｚの基準周波数信号と、それを分周して得た基準１ＰＰＳ信号を生成し、ユーザ側のシステム機器（ユーザ側装置）に出力できるように構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３５１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のような２周波の出力を有する基準周波数発生装置において、１０ＭＨｚの波形を分周器で分周して１Ｈｚの波形を得るだけでは、回路の遅延の影響があるので、両波形のタイミング（例えば立上りや立下りのタイミング）を一致させることはできない。この点、特許文献１の構成ではそのような位相関係を調整する手段が開示されていないので、位相のタイミングが揃った２周波を得たいというユーザのニーズに応えることができなかった。
【０００５】
なお、特許文献１の構成で、例えば分周器の前段、後段の少なくとも何れかに遅延量可変型の遅延回路を配置して、オシロスコープ、ユニバーサルカウンタ等の測定器を用いながら遅延量を調整することで、両波形のタイミングを一致させることができると考えられる。しかしながら、そのように基準周波数発生装置側で出力波形の位相を調整できたとしても、基準周波数発生装置とシステム機器とを繋ぐケーブルの遅延や、システム機器内での遅延の影響があるので、ユーザ側のシステムで位相が揃った２周波の信号が得られるとは限らない。従って、ユーザは結局、２つの波形のタイミング差をシステム機器の内部で何らかの方法で補正するか、システム内でタイミングの一致を要する箇所に測定器を接続して基準周波数発生装置の側を再調整する必要があり、少なくない手間を要することになる。また、いったん調整が完了しても、機器の経年変化、環境変化、機器及びケーブルの交換等が生じた場合は調整を再度行う必要があり、メンテナンスコストが増大する原因となってしまう。
【０００６】
本発明は以上の事情に鑑みてされたものであり、その目的は、ユーザ側装置において波形位相の特定のタイミング同士が一致した２つの信号を容易に得ることが可能な基準周波数発生装置を提供することにある。
【課題を解決するための手段及び効果】
【０００７】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【０００８】
本発明の観点によれば、以下の構成の基準周波数発生装置が提供される。即ち、この基準周波数発生装置は、第１出力端子と、第２出力端子と、第１入力端子と、第２入力端子と、第２波形時間差測定部と、波形間時間差測定部と、制御部と、を備える。前記第１出力端子は、一定の周波数である第１出力波形を出力する。前記第２出力端子は、前記第１出力波形の周波数の整数分の１の周波数である第２出力波形を出力する。前記第１入力端子には、前記第１出力端子からユーザ側装置に出力された後に戻された信号が第１入力波形として入力される。前記第２入力端子には、前記第２出力端子から前記ユーザ側装置に出力された後に戻された信号が第２入力波形として入力される。前記第２波形時間差測定部は、前記第１出力端子から出力される前記第１出力波形における特定の波形位相タイミングと、前記第２出力端子から出力される前記第２出力波形における特定の波形位相タイミングと、が一致した状態である基準状態で、前記第２出力波形の特定の波形位相タイミングに対して前記第２入力波形の特定の波形位相タイミングが遅れている時間差である第２波形時間差を測定する。前記波形間時間差測定部は、前記基準状態で、前記第２入力波形の特定の波形位相タイミングに対して前記第１入力波形の特定の波形位相タイミングがズレている時間差である波形間時間差を測定する。前記制御部は、前記第２出力端子から出力される前記第２出力波形の位相を、前記基準状態から前記第２波形時間差の半分の時間だけ早めた状態とするとともに、前記第１出力端子から出力される第１出力波形の位相を、前記基準状態から、前記第２波形時間差の半分に前記波形間時間差の半分を加算又は減算した時間だけ早めた状態とするタイミング調整制御を行う。
【０００９】
これにより、ユーザ側装置において、位相の特定のタイミング同士が一致した２周波の信号を、測定器等を用いた煩雑な調整作業を要することなく得ることができる。
【００１０】
前記の基準周波数発生装置においては、前記基準状態において、ユーザシステムの基準である１秒と、前記第１出力端子から出力される前記第１出力波形における特定の波形位相タイミングと、前記第２出力端子から出力される前記第２出力波形における特定の波形位相タイミングとが、互いに一致していることが好ましい。
【００１１】
これにより、ユーザ側装置において、ユーザシステムの基準である１秒、例えば協定世界時の１秒にロックし、位相の特定のタイミング同士が一致した２周波の信号を容易に得ることができる。
【００１２】
前記の基準周波数発生装置においては、以下の構成とすることが好ましい。即ち、この基準周波数発生装置は同期回路を備える。前記同期回路が有するループの入力段の前段及び当該ループ中のうち少なくとも何れか一方に、遅延発生器が配置される。前記タイミング調整制御は、前記遅延発生器の遅延量を変更する制御を含む。
【００１３】
これにより、出力波形の位相の調整を簡素な構成で行うことができる。
【００１４】
前記の基準周波数発生装置においては、以下の構成とすることが好ましい。即ち、この基準周波数発生装置は同期回路を備える。前記同期回路が有するループと、前記第１出力端子及び前記第２出力端子との間の少なくとも何れか一方と、の間に遅延発生器が配置される。前記タイミング調整制御は、前記遅延発生器の遅延量を変更する制御を含む。
【００１５】
これにより、出力波形の位相の調整を簡素な構成で行うことができる。
【００１６】
前記の基準周波数発生装置においては、前記制御部は、前記タイミング調整制御を、前記ユーザ側装置を検知したときに自動的に行うことが好ましい。
【００１７】
これにより、特別な操作等を要することなく、ユーザ側装置で位相のタイミングが揃った２周波を容易に得ることができる。
【００１８】
前記の基準周波数発生装置においては、前記制御部は、前記タイミング調整制御を行った後、前記第２波形時間差測定部で測定される第２波形時間差及び前記波形間時間差測定部で測定される波形間時間差に応じて、前記第１出力波形及び前記第２出力波形の位相を再調整するタイミング再調整制御を行うことが可能であることが好ましい。
【００１９】
これにより、いったん出力波形の位相を調整してユーザ側装置で位相のタイミングが正確に一致した状態となった後も、タイミング再調整制御を行うことで、ユーザ側装置で位相のタイミングが揃った状態を安定して継続することができる。
【００２０】
前記の基準周波数発生装置においては、以下の構成とすることが好ましい。即ち、この基準周波数発生装置は、操作部を備える。前記制御部は、前記操作部に対して所定の操作がされると、前記第１出力波形及び前記第２出力波形の位相を調整する制御を行う。
【００２１】
これにより、ユーザが希望するときに、ユーザ側装置で位相のタイミングが揃った２周波の波形を得ることができる。
【００２２】
前記の基準周波数発生装置においては、以下の構成とすることが好ましい。即ち、この基準周波数発生装置は、操作入力部を備える。前記制御部は、前記操作入力部に接続された外部機器に対して所定の操作がされると、前記第１出力波形及び前記第２出力波形の位相を調整する制御を行う。
【００２３】
これにより、ユーザが希望するときに、ユーザ側装置で位相のタイミングが揃った２周波の波形を得ることができる。
【００２４】
前記の基準周波数発生装置においては、前記制御部は、所定時間ごとに、前記第１出力波形及び前記第２出力波形の位相を調整する制御が可能であることが好ましい。
【００２５】
これにより、出力波形の位相を定期的に調整することで、ユーザ側装置やケーブルの経時変化、環境変化等にかかわらず、より長期間にわたって安定した信号をユーザ側装置に供給することができる。
【００２６】
前記の基準周波数発生装置においては、前記第１出力波形及び前記第２出力波形の位相を調整するために必要なパラメータを外部機器へ出力可能に構成されていることが好ましい。
【００２７】
これにより、外部機器との間で波形の位相制御のためのパラメータを共有できるので、例えば複数の基準周波数発生装置を連携させる運用等が容易になる。
【００２８】
前記の基準周波数発生装置においては、前記ユーザ側装置から入力される前記第１入力波形及び前記第２入力波形を監視し、異常がある場合にはその旨を知らせる異常監視部を備えることが好ましい。
【００２９】
これにより、ユーザ側装置の異常を第１入力波形及び第２入力波形によって適切に検知し、ユーザに素早い対応を促すことができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係る基準周波数発生装置の電気的な構成を示すブロック図。
【図２】タイミング調整制御前の波形の様子を示す図。
【図３】タイミング調整制御後の波形の様子を示す図。
【図４】基準周波数発生装置の変形例を示すブロック図。
【発明を実施するための形態】
【００３１】
次に、図面を参照して本発明の実施の形態を説明する。図１は、本発明の一実施形態に係る基準周波数発生装置５１の電気的な構成を示すブロック図である。図２はタイミング調整制御前の波形の様子を示す図、図３はタイミング調整制御後の波形の様子を示す図である。
【００３２】
図１に示す基準周波数発生装置５１は、ユーザ側装置５２の利用に供するために、当該ユーザ側装置５２に対して高精度の基準信号（互いに異なる２つの周波数の信号）を出力可能に構成されている。この基準周波数発生装置５１は、それぞれの周波数の信号をユーザ側装置５２に出力するための２つの出力端子１，２と、当該２つの周波数信号をユーザ側装置５２から戻して入力するための２つの入力端子１１，１２と、を備えている。
【００３３】
本実施形態の基準周波数発生装置５１は、第１出力端子１から１０ＭＨｚの信号を出力するとともに、第２出力端子２から（前記第１出力端子１の信号を分周した）１Ｈｚの信号を出力するように構成されている。また、基準周波数発生装置５１の第１入力端子１１には、前記第１出力端子１からユーザ側装置５２を経て戻された１０ＭＨｚの信号が入力されるとともに、第２入力端子１２には、前記第２出力端子２からユーザ側装置５２を経て戻された１Ｈｚの信号が入力される。
【００３４】
ユーザ側装置５２は、例えば携帯電話や地上波デジタル放送の無線通信基地局として構成されている。このユーザ側装置５２には、基準周波数発生装置５１の出力端子１，２から２周波の信号が供給される。また、ユーザ側装置５２は、入力された２つの周波数の基準信号を、基準周波数発生装置５１の入力端子１１，１２へそれぞれ出力して戻すことができるように構成されている。また、ユーザ側装置５２の設計にあたっては、入力された２つの波形をできるだけ短い遅延で基準周波数発生装置５１側へ戻すように配慮されている。
【００３５】
図１の矢印で示すように、基準周波数発生装置５１とユーザ側装置５２との間は、１０ＭＨｚと１Ｈｚの信号をそれぞれやり取りできるように、往路２本、復路２本の計４本のケーブルで接続されている。このケーブルとしては、その遅延量が４本とも等しくなるように予め調整されたものが用いられている。
【００３６】
以上の構成で、２つの入力端子１１，１２には、１０ＭＨｚと１Ｈｚのそれぞれの信号出力（２つの出力波形）より所定の時間だけ遅延した信号が印加されることになる。この遅延時間は、前記ケーブルの往復分の遅延時間と、ユーザ側装置５２が有する遅延時間とを加算したものに等しくなる。第１出力端子１から第１入力端子１１に至るまでの信号の遅延を図１の符号６１に、第２出力端子２から第２入力端子１２に至るまでの信号の遅延を符号６２に、それぞれ示す。なお、これらの遅延６１，６２は、図面ではユーザ側装置５２の内部に描かれているが、ケーブルの往復分の遅延と、ユーザ側装置５２が有する遅延と、をまとめて１つの図形で表現したものである。
【００３７】
これらの遅延６１，６２の大きさは、ユーザ側装置５２の構成等に応じて種々変化する。また、基準周波数発生装置５１から出力される１０ＭＨｚと１Ｈｚの２種類の信号はユーザ側装置５２において異なる経路を通過するのが通常であるので、２つの遅延６１，６２の量は異なる場合が殆どである。
【００３８】
次に、基準周波数発生装置５１の電気的な構成について説明する。この基準周波数発生装置５１は、ＧＰＳ受信機２１と、位相ロックループ回路（ＰＬＬ回路、同期回路）２２と、遅延発生器３６と、第１遅延量測定器（第２波形時間差測定部）２３と、第２遅延量測定器（波形間時間差測定部）２４と、ＣＰＵ（制御部、異常監視部）２５と、操作パネル（操作部）４１と、情報入出力端子（操作入力部）４２と、を備えている。
【００３９】
ＧＰＳ受信機２１には、図示しないＧＰＳアンテナが接続されている。ＧＰＳ受信機２１は、ＧＰＳアンテナで受信した測位用信号に基づいて測位計算を行い、これに基づいて、１秒に１回のパルス信号（１ＰＰＳ）を生成する。このパルス信号は協定世界時（ＵＴＣ）の１秒に正確に同期するように適宜較正されたものであり、ユーザ側装置５２の内部で基準タイミング信号（リファレンス信号）として用いられる。このＧＰＳ受信機２１が出力する１ＰＰＳの信号は、ＰＬＬ回路２２の入力段としての前記位相比較器３１に入力される。
【００４０】
ＰＬＬ回路２２は、位相比較器３１と、ループフィルタ３２と、電圧制御発振器３３と、遅延発生器３４と、Ｎ分周器３５と、を備えている。
【００４１】
位相比較器３１は、上記１ＰＰＳの信号と、電圧制御発振器３３から出力される信号を遅延発生器３４で遅延させてＮ分周器３５で分周した位相比較用信号と、の位相差を検出する。そして位相比較器３１は、検出された位相差を表す信号（位相差信号）を生成して、ループフィルタ３２に出力する。
【００４２】
ループフィルタ３２はローパスフィルタ等により構成されており、位相差信号の電圧レベルを時間的に平均化することにより制御電圧信号を生成する。ループフィルタ３２が生成した制御電圧信号は、電圧制御発振器３３に入力される。
【００４３】
電圧制御発振器３３は、例えばルビジウム発振器として構成されており、ループフィルタ３２から入力される制御電圧信号に応じて変化する周波数の信号を出力する。本実施形態では、ＰＬＬ回路２２がＧＰＳ受信機２１からの１ＰＰＳ信号にロックした状態では、電圧制御発振器３３の出力信号の周波数が１０ＭＨｚとなるように制御される。電圧制御発振器３３が出力する信号波形は、第１出力端子１からユーザ側装置５２へ出力される。また、電圧制御発振器３３の出力信号は遅延発生器３４にも入力される。
【００４４】
遅延発生器（第１遅延発生器）３４は、電圧制御発振器３３から入力された信号に対して遅れを有する信号を生成し、Ｎ分周器３５に出力する。電圧制御発振器３３から入力される信号に対する第１遅延発生器３４の出力信号の遅れ時間（遅延量）は、ＣＰＵ２５からの制御信号に基づいて適宜変更可能になっている。この第１遅延発生器３４としては、様々な構成のものを採用することができる。例えば、電圧制御発振器３３の出力波形が正弦波である場合、第１遅延発生器３４としてはコンパレータを採用でき、遅延量の変更はコンパレータの閾値の変更で実現することができる。また、コンパレータ以外にも、例えばシフトレジスタ、ディレイライン等を第１遅延発生器３４として用い、遅延量が様々に異なる複数の出力から１つをセレクタで選択することにより遅延量の変更を実現することもできる。更には、上記のようにハードウェアにより遅延を実現することに代えて、ソフトウェアによって遅延を実現することもできる。
【００４５】
Ｎ分周器３５は、第１遅延発生器３４から入力される１０ＭＨｚの信号を分周して、１Ｈｚの信号を生成する。従って、Ｎ分周器３５の分周比は１／１０００００００である（Ｎ＝１０００００００）。Ｎ分周器３５が出力する信号は、位相比較器３１に位相比較用信号として入力されるとともに、遅延発生器３６に入力される。
【００４６】
ここで、上記ＰＬＬ回路２２がＧＰＳ受信機２１からの１ＰＰＳ信号にロックした状態で、ＣＰＵ２５の制御により、第１遅延発生器３４の遅延量が僅かに増大した場合を考える。この場合、第１遅延発生器３４から出力される信号が当初よりも若干遅れるので、Ｎ分周器３５で分周されて位相比較器３１に入力される位相比較信号もその分だけ遅れ、ＧＰＳ受信機２１からの１ＰＰＳ信号との間に位相ズレが生じる。これにより、位相比較器３１が出力する位相差信号が変化するので、ループフィルタ３２を介して電圧制御発振器３３に入力される制御電圧信号が変化する。従って、電圧制御発振器３３は、第１遅延発生器３４による遅延増大分を相殺するように発振の位相を僅かに早めることで上記位相ズレをゼロに戻すように動作し、これにより、再び１ＰＰＳ信号へのロックが実現される。以上のように、第１遅延発生器３４の遅延量を増大させることで、電圧制御発振器３３の出力波形（即ち、第１出力端子１から出力される１０ＭＨｚの出力波形）の位相を早めることができる。
【００４７】
遅延発生器（第２遅延発生器）３６は、ＰＬＬ回路２２のＰＬＬループと第２出力端子２との間に配置されており、Ｎ分周器３５から入力された信号に対して遅れを有する信号を生成する。この遅延発生器３６からの出力波形は、第２出力端子２から１Ｈｚの波形として出力される。また、遅延発生器３６からの出力波形は第１遅延量測定器２３にも入力される。
【００４８】
この第２遅延発生器３６も第１遅延発生器３４と同様に、Ｎ分周器３５から入力される信号に対する出力信号の遅れ時間は、ＣＰＵ２５からの制御信号に基づいて適宜変更可能になっている。従って、第２遅延発生器３６の遅延量を減少させることにより、当該第２遅延発生器３６の出力波形（即ち、第２出力端子２から出力される１Ｈｚの出力波形）の位相を早めることができる。第２遅延発生器３６としては、例えばシフトレジスタ、ディレイライン等、適宜の構成を採用することができる。
【００４９】
第１遅延量測定器２３は、第２入力端子１２から入力される１Ｈｚの波形の立上りタイミングと、第２遅延発生器３６から入力される１Ｈｚの波形（第２出力端子２から出力される１Ｈｚの波形）の立上りタイミングと、の時間差を測定する。そして、第１遅延量測定器２３は、得られた時間差に対応する信号をＣＰＵ２５に出力する。なお、本実施形態において「波形の立上りタイミング」とは、信号がＬレベルからＨレベルへ遷移するときに、ＬとＨの中央のレベルを通過するタイミングを意味する。
【００５０】
第２遅延量測定器２４は、第１入力端子１１から入力される１０ＭＨｚの波形の立上りタイミングと、第２入力端子１２から入力される１Ｈｚの波形の立上りタイミングと、の時間差を測定する。そして、第２遅延量測定器２４は、得られた時間差に対応する信号をＣＰＵ２５に出力する。なお、本実施形態では第２遅延量測定器２４が１０ＭＨｚの波形と１Ｈｚの波形の間で時間差を測定するので、１０ＭＨｚの波形同士の時間差を測定する場合よりも容易な制御で測定を行うことができる。
【００５１】
なお、遅延量測定器２３，２４による遅延量の測定方法としては、積分回路等によってアナログ量を比較する方法や、サンプリング又はタイムデジタイザ（ＴＤＣ）等によってデジタル量を比較する方法等、様々なものを採用することができる。
【００５２】
ＣＰＵ２５は、２つの遅延量測定器２３，２４からの出力信号に基づき、ユーザ側装置５２側で得られる１０ＭＨｚ波形及び１Ｈｚ波形の立上りタイミングがＵＴＣの１秒にそれぞれ正確に同期するように、２つの遅延発生器３４，３６をそれぞれ制御する。なお、この制御（タイミング調整制御）の詳細については後述する。
【００５３】
操作パネル４１は、基準周波数発生装置５１が備える筐体に配置されており、各種のボタンやスイッチを備える。ユーザは、この操作パネル４１を操作することにより、基準周波数発生装置５１に各種の指令を与えることができる。また、操作パネル４１は、基準周波数発生装置５１の状態を表示するための液晶ディスプレイ及びＬＥＤランプ等を備えている。操作パネル４１はＣＰＵ２５に電気的に接続されており、ＣＰＵ２５は操作パネル４１の操作に応じて各種制御を行う。また、ＣＰＵ２５は、基準周波数発生装置５１の異常やユーザ側装置５２の異常を検出した場合には、その旨を例えば操作パネル４１のディスプレイに表示することでユーザに知らせることができる。
【００５４】
情報入出力端子４２はＣＰＵ２５に接続されており、各種の情報を出力できるように構成されている。ＣＰＵ２５は、第１遅延量測定器２３及び第２遅延量測定器２４に設定する遅延量等のパラメータを、前記情報入出力端子４２を介して図略の外部機器（例えば、パーソナルコンピュータ）に出力することができる。また、ユーザは、当該外部機器に適宜のコマンドを入力することにより、ＣＰＵ２５に対して様々な指示を与えることができる。
【００５５】
次に、上記タイミング調整制御について説明する。図２（ａ）〜図２（ｃ）には、タイミング調整制御を行う前の基準周波数発生装置５１及びユーザ側装置５２における波形の様子が示され、図３（ａ）〜図３（ｃ）には、タイミング調整制御後の波形の様子が示されている。
【００５６】
先ず、基準周波数発生装置５１の工場出荷時においては、ＧＰＳ受信機２１から得られる１ＰＰＳの信号にＰＬＬ回路２２がロックしている状態で、出力端子１，２から出力される１０ＭＨｚの波形と１Ｈｚの波形の立上りタイミングが互いに正確に一致し、かつＵＴＣの１秒に同期するように、遅延発生器３４，３６の設定を調整しておく。なお、このタイミング調整の方法としては、オシロスコープやユニバーサルカウンタを用いる方法等、適宜の方法を採用することができる。
【００５７】
この結果、基準周波数発生装置５１がＧＰＳ受信機２１からの１ＰＰＳ信号にＰＬＬロックすると、当初は図２（ａ）に示すように、出力端子１，２から出力される１０ＭＨｚ及び１Ｈｚの波形は何れも、その立上りタイミングがＵＴＣの１秒に正確に一致した状態となる。なお、以下の説明では、この状態を基準状態と称する場合がある。
【００５８】
この状態の基準周波数発生装置５１を前述の４本のケーブルを介してユーザ側装置５２に接続すると、図２（ａ）の出力波形が出力端子１，２からユーザ側装置５２にケーブルを介してそれぞれ入力される。そして、ユーザ側装置５２で得られる２種類の波形のうち１Ｈｚの波形に着目すると、その立上りタイミングは図２（ｂ）に示すようにＵＴＣの１秒から一定時間だけ遅れると考えられ、この遅延時間をＴａとする。この遅延時間Ｔａは、ケーブルの片道分の遅延と、ユーザ側装置５２が有する遅延の一部と、を含んでいる。
【００５９】
また、ユーザ側装置５２で得られる１０ＭＨｚの波形の立上りタイミングは、上記のようにＵＴＣの１秒から遅延時間Ｔａだけ遅れている１Ｈｚの波形の立上りタイミングに対して、一定のズレを有することになる。このタイミングのズレは、１Ｈｚの波形の立上りタイミングから１０ＭＨｚの波形の立上りタイミングまでの時間として表すことができる。この時間（以下、追加遅延時間と称する）Ｔｂは、ユーザ側装置５２内で２種類の信号が通過する経路差に起因するものである。
【００６０】
そして、ユーザ側装置５２から基準周波数発生装置５１の入力端子１１，１２へ入力される信号が図２（ｃ）に示される。２種類の波形のうち１Ｈｚの波形に着目すると、その立上りタイミングは、図２（ｃ）に示すようにＵＴＣの１秒から一定時間だけ遅れると考えられ、この遅延時間をＴｃとする。この遅延時間Ｔｃは、ケーブルの往復分の遅延と、ユーザ側装置５２が有する遅延の全部と、を含んでいる。
【００６１】
また、１０ＭＨｚの波形に着目すると、その立上りタイミングは、上記のようにＵＴＣの１秒から遅延時間Ｔｃだけ遅れている１Ｈｚの波形の立上りタイミングに対して、一定のズレを有することになる。このタイミングのズレは、図２（ｂ）の場合と同様に、１Ｈｚの波形の立上りタイミングから１０ＭＨｚの波形の立上りタイミングまでの時間として表すことができる。この時間（以下、追加遅延時間と称する）Ｔｄは、ユーザ側装置５２内で２種類の信号が通過する経路差に起因するものである。
【００６２】
基準周波数発生装置５１は、ユーザ側装置５２の内部で得られる波形に関する遅延時間Ｔａ及び追加遅延時間Ｔｂを直接知ることはできない。しかしながら、ユーザ側装置５２から戻された信号に関しては、遅延時間Ｔｃを第１遅延量測定器２３で、追加遅延時間Ｔｄを第２遅延量測定器２４で、それぞれ測定することができる。なお、以下の説明では、遅延時間Ｔｃを「１Ｈｚ波形時間差」（第２波形時間差）と称し、追加遅延時間Ｔｄを「１Ｈｚ波形−１０ＭＨｚ波形間時間差」（波形間時間差）と称することがある。
【００６３】
ＣＰＵ２５は、１０ＭＨｚの波形の立上りタイミングと１Ｈｚの波形の立上りタイミングを図２（ａ）のようにＵＴＣの１秒に一致させた状態とした上で、２つの入力端子１１，１２から波形が入力されているか否かを調べる。ＣＰＵ２５は、波形の入力が検出された場合、ユーザ側装置５２を検知したものとしてタイミング調整制御を開始する。ただし、ユーザ側装置５２を検知して自動的に行うこととせずに、ユーザが操作パネル４１（あるいは、情報入出力端子４２に接続された外部機器）に対して所定の操作を行った場合に、タイミング調整制御を行うこともできる。
【００６４】
タイミング調整制御は、以下の手順で行う。即ち、ＣＰＵ２５は、２つの遅延量測定器２３，２４から入力される信号に基づいて、第１遅延発生器３４による遅延量をＴｅ＋Ｔｆだけ増大させるように制御する。なお、Ｔｅは前記遅延時間Ｔｃの半分の値であり、Ｔｆは前記追加遅延時間Ｔｄの半分の値である（Ｔｅ＝Ｔｃ／２、Ｔｆ＝Ｔｄ／２）。これにより、電圧制御発振器３３の出力波形（即ち、第１出力端子１から出力される１０ＭＨｚの出力波形）は、図３（ａ）に示すようにＵＴＣの１秒からＴｅ＋Ｔｆだけ早められる。また、ＣＰＵ２５は、第２遅延発生器３６による遅延量をＴｅだけ減少させるように制御する。これにより、第２出力端子２から出力される１Ｈｚの波形は、図３（ａ）に示すようにＵＴＣの１秒からＴｅだけ早められる。
【００６５】
上記の２つの遅延発生器３４，３６の制御を同時に行うことにより、図３（ａ）に示すように、第１出力端子１から出力される１０ＭＨｚの波形はＵＴＣ１秒より位相がＴｅ＋Ｔｆだけ早められ、第２出力端子２から出力される１Ｈｚの波形はＵＴＣ１秒より位相がＴｅだけ早められる。ここで、前記ケーブルは４本とも遅延量が揃っているので、ユーザ側装置５２の有する遅延量が十分に短ければ、Ｔｅは前述の図２（ｂ）における遅延時間Ｔａに等しく、Ｔｆは追加遅延時間Ｔｂに等しいということができる（Ｔｅ＝Ｔａ、Ｔｆ＝Ｔｂ）。従って、上記した基準周波数発生装置５１によるタイミング調整制御（図３（ａ））は、図２（ｂ）で示す遅延時間Ｔａ及び追加遅延時間Ｔｂをキャンセルするように、出力端子１，２からの出力波形のタイミングを早める制御ということができる。
【００６６】
これにより、ユーザ側装置５２で得られる波形は、図３（ｂ）に示すように、１０ＭＨｚ及び１Ｈｚの何れも、波形の立上りタイミングがＵＴＣの１秒に正確に同期する。即ち、ユーザ側装置５２側から見れば、ＵＴＣの１ＰＰＳにロックし、かつ立上りタイミングの一致した２つの信号が容易に得られることになる。
【００６７】
ただし、第１遅延発生器３４における遅延量は、Ｔｅ＋Ｔｆだけ増大させることに限定されない。即ち、Ｔｅ＋Ｔｆが１０ＭＨｚの１周期分以上である場合は、１周期未満の端数に相当する分だけ遅延量を増大させれば十分である。また、遅延量を増大させる代わりに減少させる制御によっても、減少量を適切に設定すれば、図３（ａ）に示す状態を実現することができる。要は、図２（ａ）の状態よりもＴｅ＋Ｔｆだけ位相が早められた波形を結果的に実現できれば良い。
【００６８】
上記タイミング調整制御の影響により、ユーザ側装置５２から基準周波数発生装置５１に戻される信号も、図３（ｃ）のように位相が早められた状態となる。ここで、ＣＰＵ２５は、入力端子１１，１２から入力される波形を上記タイミング調整制御の後も監視することで、２つの遅延量測定器２３，２４で得られた遅延量に基づいて、２つの遅延発生器３４，３６の遅延量をそれぞれ制御することができる。
【００６９】
具体的には、第１遅延量測定器２３では、第２出力端子２から出力する１Ｈｚ波形（図３（ａ））の立上りタイミングと、第２入力端子１２から入力される１Ｈｚ波形（図３（ｃ））の立上りタイミングと、の時間差Ｔｇを測定することができる。また、第２遅延量測定器２４では、第２入力端子１２から入力される１Ｈｚ波形の立上りタイミングと、第１入力端子１１から入力される１０ＭＨｚの立上りタイミングと、の時間差Ｔｄｘを測定することができる。従って、ＣＰＵ２５は、これらの時間差に基づいてＴｅ及びＴｆの値を再計算し、図２（ａ）の状態からの遅延発生器３４の遅延増大量としてＴｅ＋Ｔｆを、遅延発生器３６の遅延減少量としてＴｅを、それぞれ設定する。
【００７０】
以上に説明したタイミングの再調整により、ユーザ側装置５２としては、環境の変化や装置の経年変化にもかかわらず、ＵＴＣの１ＰＰＳにロックした、立上りタイミングの揃った２つの周波数の信号を長期間にわたって安定的に得ることができる。なお、このタイミングの再調整制御は、操作パネル４１の操作に応じて行っても良いし、所定時間が経過するごとに定期的に行っても良い。
【００７１】
また、入力端子１１，１２から得られる入力波形の監視は、タイミングの再調整のほか、ユーザ側装置５２での異常発生の検知のために用いることができる。即ち、例えば２つの入力波形の位相に通常では考えられない変動が現れた場合、ユーザ側装置５２の故障等の異常が疑われるので、ＣＰＵ２５は、操作パネル４１のディスプレイ等に異常を検知した旨を表示する。これにより、ユーザに対して早期の対応を促すことができる。
【００７２】
なお、上記の例では、図２（ｃ）において１０ＭＨｚの入力波形の立上りタイミングが、１Ｈｚの入力波形の立上りタイミングよりも時間Ｔｄだけ更に遅れている場合（遅れ側にズレている場合）で説明している。しかしながら、１０ＭＨｚの入力波形の立上りタイミングが、１Ｈｚの入力波形の立上りタイミングより早くなる場合（進み側にズレる場合）も考えられる。この場合は、進み側のズレ時間をＴｄとしたときに、第１出力端子１から出力される１０ＭＨｚ波形の位相を、図２（ａ）の基準状態からＴｅ−Ｔｆ（ただし、Ｔｆ＝Ｔｄ／２）だけ早めるように制御すれば良い。
【００７３】
以上に説明したように、本実施形態の基準周波数発生装置５１は、第１出力端子１と、第２出力端子２と、第１入力端子１１と、第２入力端子１２と、第１遅延量測定器２３と、第２遅延量測定器２４と、ＣＰＵ２５と、を備える。第１出力端子１は、１０ＭＨｚの波形を出力する。第２出力端子２は、（１０ＭＨｚの１／１０００００００の周波数である）１Ｈｚの波形を出力する。第１入力端子１１には、第１出力端子１からユーザ側装置５２に出力された後に戻された１０ＭＨｚの波形が入力される。第２入力端子１２には、第２出力端子２からユーザ側装置５２に出力された後に戻された１Ｈｚの波形が入力される。第１遅延量測定器２３は、図２（ａ）に示すような、第１出力端子１から出力される１０ＭＨｚの波形（１０ＭＨｚ出力波形）における立上りタイミングと、第２出力端子２から出力される１Ｈｚの波形（１Ｈｚ出力波形）における立上りタイミングと、が一致した状態である基準状態で、当該１Ｈｚ出力波形の立上りタイミングに対して、第２入力端子１２に入力される１Ｈｚの波形（１Ｈｚ入力波形）の立上りタイミングが遅れている時間差である１Ｈｚ波形時間差Ｔｃを測定する。第２遅延量測定器２４は、図２（ａ）に示す基準状態で、１Ｈｚ入力波形の立上りタイミングに対して、第１入力端子１１に入力される１０ＭＨｚの波形（１０ＭＨｚ入力波形）の立上りタイミングがズレている時間差である１Ｈｚ波形−１０ＭＨｚ波形間時間差Ｔｄを測定する。そして、ＣＰＵ２５は、図３（ａ）のように、第２出力端子２から出力される１Ｈｚ波形の位相を、前記基準状態から１Ｈｚ波形時間差Ｔｃの半分の時間（Ｔｅ）だけ早めた状態とするとともに、第１出力端子１から出力される１０ＭＨｚ波形の位相を、前記基準状態から、１Ｈｚ波形時間差Ｔｃの半分に１Ｈｚ波形−１０ＭＨｚ波形間時間差Ｔｄの半分を加算又は減算した時間（Ｔｅ＋Ｔｆ又はＴｅ−Ｔｆ）だけ早めた状態とするタイミング調整制御を行う。
【００７４】
これにより、ユーザ側装置５２において、位相の立上りタイミング同士が一致した１０ＭＨｚと１Ｈｚの信号を、測定器等を用いた煩雑な調整作業を要することなく得ることができる。
【００７５】
また、本実施形態の基準周波数発生装置５１においては、前記基準状態（図２（ａ））において、ＵＴＣの１秒と、１０ＭＨｚ出力波形の立上りタイミングと、１Ｈｚ出力波形における立上りタイミングとが、互いに一致している。
【００７６】
これにより、ユーザ側装置５２において、ＵＴＣの１秒にロックし、位相の立上りタイミング同士が一致した１０ＭＨｚと１Ｈｚの信号を容易に得ることができる。
【００７７】
また、本実施形態の基準周波数発生装置５１はＰＬＬ回路２２を備えるとともに、ＰＬＬ回路２２のＰＬＬループには第１遅延発生器３４が配置されている。そして、前記タイミング調整制御は、前記第１遅延発生器３４の遅延量を変更する制御を含んでいる。
【００７８】
これにより、出力端子１，２から出力される１０ＭＨｚ及び１Ｈｚの出力波形の位相を簡素な構成で調整することができる。
【００７９】
また、本実施形態の基準周波数発生装置５１においては、前記ＰＬＬ回路２２のＰＬＬループと、第２出力端子２と、の間には、第２遅延発生器３６が配置されている。そして、前記タイミング調整制御は、前記第２遅延発生器３６の遅延量を変更する制御を含んでいる。
【００８０】
これにより、第２出力端子２から出力される１Ｈｚ波形の位相を簡素な構成で調整することができる。
【００８１】
また、本実施形態の基準周波数発生装置５１においては、ＣＰＵ２５は、前記タイミング調整制御を、ユーザ側装置５２を検知したときに自動的に行っている。
【００８２】
これにより、特別な操作等を要することなく、立上りタイミングが揃った１０ＭＨｚと１Ｈｚの波形をユーザ側装置５２で容易に得ることができる。
【００８３】
また、本実施形態の基準周波数発生装置５１においては、ＣＰＵ２５は、前記タイミング調整制御を行った後、第１遅延量測定器２３で測定される１Ｈｚ波形時間差Ｔｇ及び第２遅延量測定器２４で測定される１Ｈｚ波形−１０ＭＨｚ波形間時間差Ｔｄｘに応じて、１０ＭＨｚ出力波形及び１Ｈｚ出力波形の位相を再調整するタイミング再調整制御を行うように構成されている。
【００８４】
これにより、いったん出力波形の位相を調整してユーザ側装置５２で位相のタイミングが正確に一致した状態となった後も、タイミング再調整制御を行うことで、ユーザ側装置５２で波形の立上りタイミングが揃っている状態を安定して継続することができる。
【００８５】
また、本実施形態の基準周波数発生装置５１は操作パネル４１を備える。ＣＰＵ２５は、操作パネル４１（あるいは、情報入出力端子４２に接続された外部機器）に対して所定の操作がされると、１０ＭＨｚ出力波形及び１Ｈｚ出力波形の位相を調整する制御を行う。
【００８６】
これにより、ユーザが希望したときに、立上りタイミングが揃った１０ＭＨｚと１Ｈｚの波形をユーザ側装置５２で得ることができる。
【００８７】
また、本実施形態の基準周波数発生装置５１において、ＣＰＵ２５は、所定時間ごとに、１０ＭＨｚ出力波形及び１Ｈｚ出力波形の位相を調整する制御を行うことができる。
【００８８】
これにより、出力波形の位相を定期的に調整することで、ユーザ側装置５２やケーブルの経時変化、環境変化等にかかわらず、より長期間にわたって安定した信号をユーザ側装置５２に供給することができる。
【００８９】
また、本実施形態の基準周波数発生装置５１においては、前記第１出力波形及び前記第２出力波形の位相を調整するために必要なパラメータ（具体的には、Ｔｅ及びＴｆ）を、情報入出力端子４２を介して外部機器へ出力可能に構成されている。
【００９０】
これにより、外部機器との間で波形の位相制御のためのパラメータを共有できるので、例えば複数の基準周波数発生装置を連携させる運用等が容易になる。
【００９１】
また、本実施形態の基準周波数発生装置５１においては、ＣＰＵ２５は、ユーザ側装置５２から入力される１０ＭＨｚ波形及び１Ｈｚ波形を監視し、異常がある場合にはその旨を操作パネル４１の表示等で知らせるように構成されている。
【００９２】
これにより、ユーザ側装置５２の異常を２つの入力波形に基づいて適切に検知し、ユーザに素早い対応を促すことができる。
【００９３】
以上に本発明の好適な実施の形態及び変形例を説明したが、上記の構成は例えば以下のように変更することができる。
【００９４】
電圧制御発振器３３の周波数は１０ＭＨｚとすることに限らず、ユーザが要求する信号周波数に応じて別の周波数のものを使用しても良い。
【００９５】
上記の実施形態では、２つの遅延量測定器２３，２４は、２つの波形の立上りタイミング同士の時間差を測定している。しかしながらこれに限定されず、波形の位相ズレを測定できる限り、波形の任意の位相タイミングの時間差（例えば、立下りタイミングの時間差等）を計測するように構成することもできる。
【００９６】
上記の実施形態では、２つの周波数の波形において立上りタイミング同士が一致するようにタイミング調整制御を行っているが、ユーザの要求に応じて、立下りのタイミング同士が一致するように制御しても良い。また、例えば、一方の立上りタイミングと他方の立下りタイミングが一致するように制御しても良い。要は、特定の波形位相タイミング同士が一致するように制御すれば良い。
【００９７】
波形の立上りタイミング（立下りタイミング）は、信号がＬレベルとＨレベルの中央のレベルを通過するタイミングに限られず、適宜の閾値レベルを通過するタイミングとすることができる。
【００９８】
１０ＭＨｚ及び１Ｈｚの信号の立上りタイミングは、必ずしもＵＴＣの１秒と一致している必要はなく、ユーザ側装置５２（ユーザシステム）で定められた基準に応じて様々に変更することができる。例えば、１０ＭＨｚ及び１Ｈｚの信号の立上りタイミングがＧＰＳ（ＧＮＳＳ）の基準時刻に一致するように構成することができる。
【００９９】
ＧＰＳ受信機２１に代えて、他の全地球測位システムにおける電波受信機をリファレンス信号の供給源として採用しても良い。また、そのような全地球測位システムの電波受信機を用いることにも限定されず、較正された正確なタイミング信号を供給できるものである限り、適宜の機器を採用することができる。更に、リファレンス信号の供給源を基準周波数発生装置５１に内蔵することに限定されず、外部のタイミング供給源からの信号を入力してＰＬＬ回路２２に供給する構成に変更することができる。また、１ＰＰＳ信号に代えて、例えばＰＰ２Ｓ等の信号をリファレンス信号として同期回路に入力する構成に変更することができる。
【０１００】
ＰＬＬ回路２２ａにおいては、ループフィルタ３２ａに代えてＰＩＤ（ＰＩ）制御器を用いることができる。また、電圧制御発振器３３ａ（ＶＣＯ）に代えて、デジタル制御発振器（ＤＣＯ）を用いることができる。更に、供給されるリファレンス信号に同期できる構成である限り、ＰＬＬ回路２２ａ以外の同期回路（例えば、ＤＬＬ回路）を使用することもできる。
【０１０１】
例えば図４に示すように、Ｎ分周器３５の出力側に第２遅延発生器３６を配置し、この第２遅延発生器３６の出力が位相比較器３１に入力される構成に変更することもできる。この場合、ＰＬＬループ中に２つの遅延発生器３４，３６が配置される構成となる。このほか、電圧制御発振器３３と第１出力端子１との間に遅延発生器を配置したり、ＧＰＳ受信機２１と位相比較器３１の間に遅延発生器を配置したりする構成に変更することができる。
【０１０２】
上記実施形態では、ＣＰＵ２５が２つの遅延量測定器２３，２４の出力信号を基にＴｃ及びＴｄを計算して、２つの遅延発生器３４，３６を制御している。しかしながら、ＣＰＵ２５の代わりに、例えば適宜のデジタル回路又はアナログ回路を用いて当該制御を実現するように構成することもできる。この場合、ＣＰＵ２５を省略してコストを低減することができる。あるいは、ＧＰＳ受信機２１に備えられるプロセッサが上記タイミング調整制御を併せて行うようにしても良い。
【０１０３】
短期的なジッタが問題になる場合は、遅延発生器３４，３６に設定する遅延量データに対してジッタを取り除くために、例えばローパスフィルタを配置するように変更することができる。
【０１０４】
情報入出力端子４２は省略することができる。この場合、タイミング調整制御に必要なパラメータを外部に出力しない構成となり、装置の操作は操作パネル４１を介して行うこととなる。
【０１０５】
電圧制御発振器３３の部分に別のＰＬＬ回路を配置し、別の周波数を生成して出力する構成に変更することができる。
【０１０６】
基準周波数発生装置５１は、ケーブル以外の導体によってユーザ側装置５２に対し接続されても良い。例えば、１枚のプリント基板に基準周波数発生装置を実装する形態では、遅延量を揃えた配線パターンを基板に形成し、この基板を、ユーザ側装置５２が有するコネクタに電気的に接続するように変更することができる。
【符号の説明】
【０１０７】
１ 第１出力端子
２ 第２出力端子
１１ 第１入力端子
１２ 第２入力端子
２１ ＧＰＳ受信機
２２ ＰＬＬ回路（同期回路）
２３ 第１遅延量測定器（第２波形時間差測定部）
２４ 第２遅延量測定器（波形間時間差測定部）
２５ ＣＰＵ（制御部、異常監視部）
３１ 位相比較器
３２ ループフィルタ
３３ 電圧制御発振器
３４ 第１遅延発生器
３５ Ｎ分周器
３６ 第２遅延発生器
５１ 基準周波数発生装置
５２ ユーザ側装置
【技術分野】
【０００１】
本発明は、互いに異なる少なくとも２つの周波数の信号を出力することができる基準周波数発生装置に関する。
【背景技術】
【０００２】
この種の基準周波数発生装置は、例えば特許文献１に開示されている。この特許文献１の基準周波数信号発生器は、例えば１０ＭＨｚの基準周波数信号と、それを分周して得た基準１ＰＰＳ信号を生成し、ユーザ側のシステム機器（ユーザ側装置）に出力できるように構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３５１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のような２周波の出力を有する基準周波数発生装置において、１０ＭＨｚの波形を分周器で分周して１Ｈｚの波形を得るだけでは、回路の遅延の影響があるので、両波形のタイミング（例えば立上りや立下りのタイミング）を一致させることはできない。この点、特許文献１の構成ではそのような位相関係を調整する手段が開示されていないので、位相のタイミングが揃った２周波を得たいというユーザのニーズに応えることができなかった。
【０００５】
なお、特許文献１の構成で、例えば分周器の前段、後段の少なくとも何れかに遅延量可変型の遅延回路を配置して、オシロスコープ、ユニバーサルカウンタ等の測定器を用いながら遅延量を調整することで、両波形のタイミングを一致させることができると考えられる。しかしながら、そのように基準周波数発生装置側で出力波形の位相を調整できたとしても、基準周波数発生装置とシステム機器とを繋ぐケーブルの遅延や、システム機器内での遅延の影響があるので、ユーザ側のシステムで位相が揃った２周波の信号が得られるとは限らない。従って、ユーザは結局、２つの波形のタイミング差をシステム機器の内部で何らかの方法で補正するか、システム内でタイミングの一致を要する箇所に測定器を接続して基準周波数発生装置の側を再調整する必要があり、少なくない手間を要することになる。また、いったん調整が完了しても、機器の経年変化、環境変化、機器及びケーブルの交換等が生じた場合は調整を再度行う必要があり、メンテナンスコストが増大する原因となってしまう。
【０００６】
本発明は以上の事情に鑑みてされたものであり、その目的は、ユーザ側装置において波形位相の特定のタイミング同士が一致した２つの信号を容易に得ることが可能な基準周波数発生装置を提供することにある。
【課題を解決するための手段及び効果】
【０００７】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【０００８】
本発明の観点によれば、以下の構成の基準周波数発生装置が提供される。即ち、この基準周波数発生装置は、第１出力端子と、第２出力端子と、第１入力端子と、第２入力端子と、第２波形時間差測定部と、波形間時間差測定部と、制御部と、を備える。前記第１出力端子は、一定の周波数である第１出力波形を出力する。前記第２出力端子は、前記第１出力波形の周波数の整数分の１の周波数である第２出力波形を出力する。前記第１入力端子には、前記第１出力端子からユーザ側装置に出力された後に戻された信号が第１入力波形として入力される。前記第２入力端子には、前記第２出力端子から前記ユーザ側装置に出力された後に戻された信号が第２入力波形として入力される。前記第２波形時間差測定部は、前記第１出力端子から出力される前記第１出力波形における特定の波形位相タイミングと、前記第２出力端子から出力される前記第２出力波形における特定の波形位相タイミングと、が一致した状態である基準状態で、前記第２出力波形の特定の波形位相タイミングに対して前記第２入力波形の特定の波形位相タイミングが遅れている時間差である第２波形時間差を測定する。前記波形間時間差測定部は、前記基準状態で、前記第２入力波形の特定の波形位相タイミングに対して前記第１入力波形の特定の波形位相タイミングがズレている時間差である波形間時間差を測定する。前記制御部は、前記第２出力端子から出力される前記第２出力波形の位相を、前記基準状態から前記第２波形時間差の半分の時間だけ早めた状態とするとともに、前記第１出力端子から出力される第１出力波形の位相を、前記基準状態から、前記第２波形時間差の半分に前記波形間時間差の半分を加算又は減算した時間だけ早めた状態とするタイミング調整制御を行う。
【０００９】
これにより、ユーザ側装置において、位相の特定のタイミング同士が一致した２周波の信号を、測定器等を用いた煩雑な調整作業を要することなく得ることができる。
【００１０】
前記の基準周波数発生装置においては、前記基準状態において、ユーザシステムの基準である１秒と、前記第１出力端子から出力される前記第１出力波形における特定の波形位相タイミングと、前記第２出力端子から出力される前記第２出力波形における特定の波形位相タイミングとが、互いに一致していることが好ましい。
【００１１】
これにより、ユーザ側装置において、ユーザシステムの基準である１秒、例えば協定世界時の１秒にロックし、位相の特定のタイミング同士が一致した２周波の信号を容易に得ることができる。
【００１２】
前記の基準周波数発生装置においては、以下の構成とすることが好ましい。即ち、この基準周波数発生装置は同期回路を備える。前記同期回路が有するループの入力段の前段及び当該ループ中のうち少なくとも何れか一方に、遅延発生器が配置される。前記タイミング調整制御は、前記遅延発生器の遅延量を変更する制御を含む。
【００１３】
これにより、出力波形の位相の調整を簡素な構成で行うことができる。
【００１４】
前記の基準周波数発生装置においては、以下の構成とすることが好ましい。即ち、この基準周波数発生装置は同期回路を備える。前記同期回路が有するループと、前記第１出力端子及び前記第２出力端子との間の少なくとも何れか一方と、の間に遅延発生器が配置される。前記タイミング調整制御は、前記遅延発生器の遅延量を変更する制御を含む。
【００１５】
これにより、出力波形の位相の調整を簡素な構成で行うことができる。
【００１６】
前記の基準周波数発生装置においては、前記制御部は、前記タイミング調整制御を、前記ユーザ側装置を検知したときに自動的に行うことが好ましい。
【００１７】
これにより、特別な操作等を要することなく、ユーザ側装置で位相のタイミングが揃った２周波を容易に得ることができる。
【００１８】
前記の基準周波数発生装置においては、前記制御部は、前記タイミング調整制御を行った後、前記第２波形時間差測定部で測定される第２波形時間差及び前記波形間時間差測定部で測定される波形間時間差に応じて、前記第１出力波形及び前記第２出力波形の位相を再調整するタイミング再調整制御を行うことが可能であることが好ましい。
【００１９】
これにより、いったん出力波形の位相を調整してユーザ側装置で位相のタイミングが正確に一致した状態となった後も、タイミング再調整制御を行うことで、ユーザ側装置で位相のタイミングが揃った状態を安定して継続することができる。
【００２０】
前記の基準周波数発生装置においては、以下の構成とすることが好ましい。即ち、この基準周波数発生装置は、操作部を備える。前記制御部は、前記操作部に対して所定の操作がされると、前記第１出力波形及び前記第２出力波形の位相を調整する制御を行う。
【００２１】
これにより、ユーザが希望するときに、ユーザ側装置で位相のタイミングが揃った２周波の波形を得ることができる。
【００２２】
前記の基準周波数発生装置においては、以下の構成とすることが好ましい。即ち、この基準周波数発生装置は、操作入力部を備える。前記制御部は、前記操作入力部に接続された外部機器に対して所定の操作がされると、前記第１出力波形及び前記第２出力波形の位相を調整する制御を行う。
【００２３】
これにより、ユーザが希望するときに、ユーザ側装置で位相のタイミングが揃った２周波の波形を得ることができる。
【００２４】
前記の基準周波数発生装置においては、前記制御部は、所定時間ごとに、前記第１出力波形及び前記第２出力波形の位相を調整する制御が可能であることが好ましい。
【００２５】
これにより、出力波形の位相を定期的に調整することで、ユーザ側装置やケーブルの経時変化、環境変化等にかかわらず、より長期間にわたって安定した信号をユーザ側装置に供給することができる。
【００２６】
前記の基準周波数発生装置においては、前記第１出力波形及び前記第２出力波形の位相を調整するために必要なパラメータを外部機器へ出力可能に構成されていることが好ましい。
【００２７】
これにより、外部機器との間で波形の位相制御のためのパラメータを共有できるので、例えば複数の基準周波数発生装置を連携させる運用等が容易になる。
【００２８】
前記の基準周波数発生装置においては、前記ユーザ側装置から入力される前記第１入力波形及び前記第２入力波形を監視し、異常がある場合にはその旨を知らせる異常監視部を備えることが好ましい。
【００２９】
これにより、ユーザ側装置の異常を第１入力波形及び第２入力波形によって適切に検知し、ユーザに素早い対応を促すことができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係る基準周波数発生装置の電気的な構成を示すブロック図。
【図２】タイミング調整制御前の波形の様子を示す図。
【図３】タイミング調整制御後の波形の様子を示す図。
【図４】基準周波数発生装置の変形例を示すブロック図。
【発明を実施するための形態】
【００３１】
次に、図面を参照して本発明の実施の形態を説明する。図１は、本発明の一実施形態に係る基準周波数発生装置５１の電気的な構成を示すブロック図である。図２はタイミング調整制御前の波形の様子を示す図、図３はタイミング調整制御後の波形の様子を示す図である。
【００３２】
図１に示す基準周波数発生装置５１は、ユーザ側装置５２の利用に供するために、当該ユーザ側装置５２に対して高精度の基準信号（互いに異なる２つの周波数の信号）を出力可能に構成されている。この基準周波数発生装置５１は、それぞれの周波数の信号をユーザ側装置５２に出力するための２つの出力端子１，２と、当該２つの周波数信号をユーザ側装置５２から戻して入力するための２つの入力端子１１，１２と、を備えている。
【００３３】
本実施形態の基準周波数発生装置５１は、第１出力端子１から１０ＭＨｚの信号を出力するとともに、第２出力端子２から（前記第１出力端子１の信号を分周した）１Ｈｚの信号を出力するように構成されている。また、基準周波数発生装置５１の第１入力端子１１には、前記第１出力端子１からユーザ側装置５２を経て戻された１０ＭＨｚの信号が入力されるとともに、第２入力端子１２には、前記第２出力端子２からユーザ側装置５２を経て戻された１Ｈｚの信号が入力される。
【００３４】
ユーザ側装置５２は、例えば携帯電話や地上波デジタル放送の無線通信基地局として構成されている。このユーザ側装置５２には、基準周波数発生装置５１の出力端子１，２から２周波の信号が供給される。また、ユーザ側装置５２は、入力された２つの周波数の基準信号を、基準周波数発生装置５１の入力端子１１，１２へそれぞれ出力して戻すことができるように構成されている。また、ユーザ側装置５２の設計にあたっては、入力された２つの波形をできるだけ短い遅延で基準周波数発生装置５１側へ戻すように配慮されている。
【００３５】
図１の矢印で示すように、基準周波数発生装置５１とユーザ側装置５２との間は、１０ＭＨｚと１Ｈｚの信号をそれぞれやり取りできるように、往路２本、復路２本の計４本のケーブルで接続されている。このケーブルとしては、その遅延量が４本とも等しくなるように予め調整されたものが用いられている。
【００３６】
以上の構成で、２つの入力端子１１，１２には、１０ＭＨｚと１Ｈｚのそれぞれの信号出力（２つの出力波形）より所定の時間だけ遅延した信号が印加されることになる。この遅延時間は、前記ケーブルの往復分の遅延時間と、ユーザ側装置５２が有する遅延時間とを加算したものに等しくなる。第１出力端子１から第１入力端子１１に至るまでの信号の遅延を図１の符号６１に、第２出力端子２から第２入力端子１２に至るまでの信号の遅延を符号６２に、それぞれ示す。なお、これらの遅延６１，６２は、図面ではユーザ側装置５２の内部に描かれているが、ケーブルの往復分の遅延と、ユーザ側装置５２が有する遅延と、をまとめて１つの図形で表現したものである。
【００３７】
これらの遅延６１，６２の大きさは、ユーザ側装置５２の構成等に応じて種々変化する。また、基準周波数発生装置５１から出力される１０ＭＨｚと１Ｈｚの２種類の信号はユーザ側装置５２において異なる経路を通過するのが通常であるので、２つの遅延６１，６２の量は異なる場合が殆どである。
【００３８】
次に、基準周波数発生装置５１の電気的な構成について説明する。この基準周波数発生装置５１は、ＧＰＳ受信機２１と、位相ロックループ回路（ＰＬＬ回路、同期回路）２２と、遅延発生器３６と、第１遅延量測定器（第２波形時間差測定部）２３と、第２遅延量測定器（波形間時間差測定部）２４と、ＣＰＵ（制御部、異常監視部）２５と、操作パネル（操作部）４１と、情報入出力端子（操作入力部）４２と、を備えている。
【００３９】
ＧＰＳ受信機２１には、図示しないＧＰＳアンテナが接続されている。ＧＰＳ受信機２１は、ＧＰＳアンテナで受信した測位用信号に基づいて測位計算を行い、これに基づいて、１秒に１回のパルス信号（１ＰＰＳ）を生成する。このパルス信号は協定世界時（ＵＴＣ）の１秒に正確に同期するように適宜較正されたものであり、ユーザ側装置５２の内部で基準タイミング信号（リファレンス信号）として用いられる。このＧＰＳ受信機２１が出力する１ＰＰＳの信号は、ＰＬＬ回路２２の入力段としての前記位相比較器３１に入力される。
【００４０】
ＰＬＬ回路２２は、位相比較器３１と、ループフィルタ３２と、電圧制御発振器３３と、遅延発生器３４と、Ｎ分周器３５と、を備えている。
【００４１】
位相比較器３１は、上記１ＰＰＳの信号と、電圧制御発振器３３から出力される信号を遅延発生器３４で遅延させてＮ分周器３５で分周した位相比較用信号と、の位相差を検出する。そして位相比較器３１は、検出された位相差を表す信号（位相差信号）を生成して、ループフィルタ３２に出力する。
【００４２】
ループフィルタ３２はローパスフィルタ等により構成されており、位相差信号の電圧レベルを時間的に平均化することにより制御電圧信号を生成する。ループフィルタ３２が生成した制御電圧信号は、電圧制御発振器３３に入力される。
【００４３】
電圧制御発振器３３は、例えばルビジウム発振器として構成されており、ループフィルタ３２から入力される制御電圧信号に応じて変化する周波数の信号を出力する。本実施形態では、ＰＬＬ回路２２がＧＰＳ受信機２１からの１ＰＰＳ信号にロックした状態では、電圧制御発振器３３の出力信号の周波数が１０ＭＨｚとなるように制御される。電圧制御発振器３３が出力する信号波形は、第１出力端子１からユーザ側装置５２へ出力される。また、電圧制御発振器３３の出力信号は遅延発生器３４にも入力される。
【００４４】
遅延発生器（第１遅延発生器）３４は、電圧制御発振器３３から入力された信号に対して遅れを有する信号を生成し、Ｎ分周器３５に出力する。電圧制御発振器３３から入力される信号に対する第１遅延発生器３４の出力信号の遅れ時間（遅延量）は、ＣＰＵ２５からの制御信号に基づいて適宜変更可能になっている。この第１遅延発生器３４としては、様々な構成のものを採用することができる。例えば、電圧制御発振器３３の出力波形が正弦波である場合、第１遅延発生器３４としてはコンパレータを採用でき、遅延量の変更はコンパレータの閾値の変更で実現することができる。また、コンパレータ以外にも、例えばシフトレジスタ、ディレイライン等を第１遅延発生器３４として用い、遅延量が様々に異なる複数の出力から１つをセレクタで選択することにより遅延量の変更を実現することもできる。更には、上記のようにハードウェアにより遅延を実現することに代えて、ソフトウェアによって遅延を実現することもできる。
【００４５】
Ｎ分周器３５は、第１遅延発生器３４から入力される１０ＭＨｚの信号を分周して、１Ｈｚの信号を生成する。従って、Ｎ分周器３５の分周比は１／１０００００００である（Ｎ＝１０００００００）。Ｎ分周器３５が出力する信号は、位相比較器３１に位相比較用信号として入力されるとともに、遅延発生器３６に入力される。
【００４６】
ここで、上記ＰＬＬ回路２２がＧＰＳ受信機２１からの１ＰＰＳ信号にロックした状態で、ＣＰＵ２５の制御により、第１遅延発生器３４の遅延量が僅かに増大した場合を考える。この場合、第１遅延発生器３４から出力される信号が当初よりも若干遅れるので、Ｎ分周器３５で分周されて位相比較器３１に入力される位相比較信号もその分だけ遅れ、ＧＰＳ受信機２１からの１ＰＰＳ信号との間に位相ズレが生じる。これにより、位相比較器３１が出力する位相差信号が変化するので、ループフィルタ３２を介して電圧制御発振器３３に入力される制御電圧信号が変化する。従って、電圧制御発振器３３は、第１遅延発生器３４による遅延増大分を相殺するように発振の位相を僅かに早めることで上記位相ズレをゼロに戻すように動作し、これにより、再び１ＰＰＳ信号へのロックが実現される。以上のように、第１遅延発生器３４の遅延量を増大させることで、電圧制御発振器３３の出力波形（即ち、第１出力端子１から出力される１０ＭＨｚの出力波形）の位相を早めることができる。
【００４７】
遅延発生器（第２遅延発生器）３６は、ＰＬＬ回路２２のＰＬＬループと第２出力端子２との間に配置されており、Ｎ分周器３５から入力された信号に対して遅れを有する信号を生成する。この遅延発生器３６からの出力波形は、第２出力端子２から１Ｈｚの波形として出力される。また、遅延発生器３６からの出力波形は第１遅延量測定器２３にも入力される。
【００４８】
この第２遅延発生器３６も第１遅延発生器３４と同様に、Ｎ分周器３５から入力される信号に対する出力信号の遅れ時間は、ＣＰＵ２５からの制御信号に基づいて適宜変更可能になっている。従って、第２遅延発生器３６の遅延量を減少させることにより、当該第２遅延発生器３６の出力波形（即ち、第２出力端子２から出力される１Ｈｚの出力波形）の位相を早めることができる。第２遅延発生器３６としては、例えばシフトレジスタ、ディレイライン等、適宜の構成を採用することができる。
【００４９】
第１遅延量測定器２３は、第２入力端子１２から入力される１Ｈｚの波形の立上りタイミングと、第２遅延発生器３６から入力される１Ｈｚの波形（第２出力端子２から出力される１Ｈｚの波形）の立上りタイミングと、の時間差を測定する。そして、第１遅延量測定器２３は、得られた時間差に対応する信号をＣＰＵ２５に出力する。なお、本実施形態において「波形の立上りタイミング」とは、信号がＬレベルからＨレベルへ遷移するときに、ＬとＨの中央のレベルを通過するタイミングを意味する。
【００５０】
第２遅延量測定器２４は、第１入力端子１１から入力される１０ＭＨｚの波形の立上りタイミングと、第２入力端子１２から入力される１Ｈｚの波形の立上りタイミングと、の時間差を測定する。そして、第２遅延量測定器２４は、得られた時間差に対応する信号をＣＰＵ２５に出力する。なお、本実施形態では第２遅延量測定器２４が１０ＭＨｚの波形と１Ｈｚの波形の間で時間差を測定するので、１０ＭＨｚの波形同士の時間差を測定する場合よりも容易な制御で測定を行うことができる。
【００５１】
なお、遅延量測定器２３，２４による遅延量の測定方法としては、積分回路等によってアナログ量を比較する方法や、サンプリング又はタイムデジタイザ（ＴＤＣ）等によってデジタル量を比較する方法等、様々なものを採用することができる。
【００５２】
ＣＰＵ２５は、２つの遅延量測定器２３，２４からの出力信号に基づき、ユーザ側装置５２側で得られる１０ＭＨｚ波形及び１Ｈｚ波形の立上りタイミングがＵＴＣの１秒にそれぞれ正確に同期するように、２つの遅延発生器３４，３６をそれぞれ制御する。なお、この制御（タイミング調整制御）の詳細については後述する。
【００５３】
操作パネル４１は、基準周波数発生装置５１が備える筐体に配置されており、各種のボタンやスイッチを備える。ユーザは、この操作パネル４１を操作することにより、基準周波数発生装置５１に各種の指令を与えることができる。また、操作パネル４１は、基準周波数発生装置５１の状態を表示するための液晶ディスプレイ及びＬＥＤランプ等を備えている。操作パネル４１はＣＰＵ２５に電気的に接続されており、ＣＰＵ２５は操作パネル４１の操作に応じて各種制御を行う。また、ＣＰＵ２５は、基準周波数発生装置５１の異常やユーザ側装置５２の異常を検出した場合には、その旨を例えば操作パネル４１のディスプレイに表示することでユーザに知らせることができる。
【００５４】
情報入出力端子４２はＣＰＵ２５に接続されており、各種の情報を出力できるように構成されている。ＣＰＵ２５は、第１遅延量測定器２３及び第２遅延量測定器２４に設定する遅延量等のパラメータを、前記情報入出力端子４２を介して図略の外部機器（例えば、パーソナルコンピュータ）に出力することができる。また、ユーザは、当該外部機器に適宜のコマンドを入力することにより、ＣＰＵ２５に対して様々な指示を与えることができる。
【００５５】
次に、上記タイミング調整制御について説明する。図２（ａ）〜図２（ｃ）には、タイミング調整制御を行う前の基準周波数発生装置５１及びユーザ側装置５２における波形の様子が示され、図３（ａ）〜図３（ｃ）には、タイミング調整制御後の波形の様子が示されている。
【００５６】
先ず、基準周波数発生装置５１の工場出荷時においては、ＧＰＳ受信機２１から得られる１ＰＰＳの信号にＰＬＬ回路２２がロックしている状態で、出力端子１，２から出力される１０ＭＨｚの波形と１Ｈｚの波形の立上りタイミングが互いに正確に一致し、かつＵＴＣの１秒に同期するように、遅延発生器３４，３６の設定を調整しておく。なお、このタイミング調整の方法としては、オシロスコープやユニバーサルカウンタを用いる方法等、適宜の方法を採用することができる。
【００５７】
この結果、基準周波数発生装置５１がＧＰＳ受信機２１からの１ＰＰＳ信号にＰＬＬロックすると、当初は図２（ａ）に示すように、出力端子１，２から出力される１０ＭＨｚ及び１Ｈｚの波形は何れも、その立上りタイミングがＵＴＣの１秒に正確に一致した状態となる。なお、以下の説明では、この状態を基準状態と称する場合がある。
【００５８】
この状態の基準周波数発生装置５１を前述の４本のケーブルを介してユーザ側装置５２に接続すると、図２（ａ）の出力波形が出力端子１，２からユーザ側装置５２にケーブルを介してそれぞれ入力される。そして、ユーザ側装置５２で得られる２種類の波形のうち１Ｈｚの波形に着目すると、その立上りタイミングは図２（ｂ）に示すようにＵＴＣの１秒から一定時間だけ遅れると考えられ、この遅延時間をＴａとする。この遅延時間Ｔａは、ケーブルの片道分の遅延と、ユーザ側装置５２が有する遅延の一部と、を含んでいる。
【００５９】
また、ユーザ側装置５２で得られる１０ＭＨｚの波形の立上りタイミングは、上記のようにＵＴＣの１秒から遅延時間Ｔａだけ遅れている１Ｈｚの波形の立上りタイミングに対して、一定のズレを有することになる。このタイミングのズレは、１Ｈｚの波形の立上りタイミングから１０ＭＨｚの波形の立上りタイミングまでの時間として表すことができる。この時間（以下、追加遅延時間と称する）Ｔｂは、ユーザ側装置５２内で２種類の信号が通過する経路差に起因するものである。
【００６０】
そして、ユーザ側装置５２から基準周波数発生装置５１の入力端子１１，１２へ入力される信号が図２（ｃ）に示される。２種類の波形のうち１Ｈｚの波形に着目すると、その立上りタイミングは、図２（ｃ）に示すようにＵＴＣの１秒から一定時間だけ遅れると考えられ、この遅延時間をＴｃとする。この遅延時間Ｔｃは、ケーブルの往復分の遅延と、ユーザ側装置５２が有する遅延の全部と、を含んでいる。
【００６１】
また、１０ＭＨｚの波形に着目すると、その立上りタイミングは、上記のようにＵＴＣの１秒から遅延時間Ｔｃだけ遅れている１Ｈｚの波形の立上りタイミングに対して、一定のズレを有することになる。このタイミングのズレは、図２（ｂ）の場合と同様に、１Ｈｚの波形の立上りタイミングから１０ＭＨｚの波形の立上りタイミングまでの時間として表すことができる。この時間（以下、追加遅延時間と称する）Ｔｄは、ユーザ側装置５２内で２種類の信号が通過する経路差に起因するものである。
【００６２】
基準周波数発生装置５１は、ユーザ側装置５２の内部で得られる波形に関する遅延時間Ｔａ及び追加遅延時間Ｔｂを直接知ることはできない。しかしながら、ユーザ側装置５２から戻された信号に関しては、遅延時間Ｔｃを第１遅延量測定器２３で、追加遅延時間Ｔｄを第２遅延量測定器２４で、それぞれ測定することができる。なお、以下の説明では、遅延時間Ｔｃを「１Ｈｚ波形時間差」（第２波形時間差）と称し、追加遅延時間Ｔｄを「１Ｈｚ波形−１０ＭＨｚ波形間時間差」（波形間時間差）と称することがある。
【００６３】
ＣＰＵ２５は、１０ＭＨｚの波形の立上りタイミングと１Ｈｚの波形の立上りタイミングを図２（ａ）のようにＵＴＣの１秒に一致させた状態とした上で、２つの入力端子１１，１２から波形が入力されているか否かを調べる。ＣＰＵ２５は、波形の入力が検出された場合、ユーザ側装置５２を検知したものとしてタイミング調整制御を開始する。ただし、ユーザ側装置５２を検知して自動的に行うこととせずに、ユーザが操作パネル４１（あるいは、情報入出力端子４２に接続された外部機器）に対して所定の操作を行った場合に、タイミング調整制御を行うこともできる。
【００６４】
タイミング調整制御は、以下の手順で行う。即ち、ＣＰＵ２５は、２つの遅延量測定器２３，２４から入力される信号に基づいて、第１遅延発生器３４による遅延量をＴｅ＋Ｔｆだけ増大させるように制御する。なお、Ｔｅは前記遅延時間Ｔｃの半分の値であり、Ｔｆは前記追加遅延時間Ｔｄの半分の値である（Ｔｅ＝Ｔｃ／２、Ｔｆ＝Ｔｄ／２）。これにより、電圧制御発振器３３の出力波形（即ち、第１出力端子１から出力される１０ＭＨｚの出力波形）は、図３（ａ）に示すようにＵＴＣの１秒からＴｅ＋Ｔｆだけ早められる。また、ＣＰＵ２５は、第２遅延発生器３６による遅延量をＴｅだけ減少させるように制御する。これにより、第２出力端子２から出力される１Ｈｚの波形は、図３（ａ）に示すようにＵＴＣの１秒からＴｅだけ早められる。
【００６５】
上記の２つの遅延発生器３４，３６の制御を同時に行うことにより、図３（ａ）に示すように、第１出力端子１から出力される１０ＭＨｚの波形はＵＴＣ１秒より位相がＴｅ＋Ｔｆだけ早められ、第２出力端子２から出力される１Ｈｚの波形はＵＴＣ１秒より位相がＴｅだけ早められる。ここで、前記ケーブルは４本とも遅延量が揃っているので、ユーザ側装置５２の有する遅延量が十分に短ければ、Ｔｅは前述の図２（ｂ）における遅延時間Ｔａに等しく、Ｔｆは追加遅延時間Ｔｂに等しいということができる（Ｔｅ＝Ｔａ、Ｔｆ＝Ｔｂ）。従って、上記した基準周波数発生装置５１によるタイミング調整制御（図３（ａ））は、図２（ｂ）で示す遅延時間Ｔａ及び追加遅延時間Ｔｂをキャンセルするように、出力端子１，２からの出力波形のタイミングを早める制御ということができる。
【００６６】
これにより、ユーザ側装置５２で得られる波形は、図３（ｂ）に示すように、１０ＭＨｚ及び１Ｈｚの何れも、波形の立上りタイミングがＵＴＣの１秒に正確に同期する。即ち、ユーザ側装置５２側から見れば、ＵＴＣの１ＰＰＳにロックし、かつ立上りタイミングの一致した２つの信号が容易に得られることになる。
【００６７】
ただし、第１遅延発生器３４における遅延量は、Ｔｅ＋Ｔｆだけ増大させることに限定されない。即ち、Ｔｅ＋Ｔｆが１０ＭＨｚの１周期分以上である場合は、１周期未満の端数に相当する分だけ遅延量を増大させれば十分である。また、遅延量を増大させる代わりに減少させる制御によっても、減少量を適切に設定すれば、図３（ａ）に示す状態を実現することができる。要は、図２（ａ）の状態よりもＴｅ＋Ｔｆだけ位相が早められた波形を結果的に実現できれば良い。
【００６８】
上記タイミング調整制御の影響により、ユーザ側装置５２から基準周波数発生装置５１に戻される信号も、図３（ｃ）のように位相が早められた状態となる。ここで、ＣＰＵ２５は、入力端子１１，１２から入力される波形を上記タイミング調整制御の後も監視することで、２つの遅延量測定器２３，２４で得られた遅延量に基づいて、２つの遅延発生器３４，３６の遅延量をそれぞれ制御することができる。
【００６９】
具体的には、第１遅延量測定器２３では、第２出力端子２から出力する１Ｈｚ波形（図３（ａ））の立上りタイミングと、第２入力端子１２から入力される１Ｈｚ波形（図３（ｃ））の立上りタイミングと、の時間差Ｔｇを測定することができる。また、第２遅延量測定器２４では、第２入力端子１２から入力される１Ｈｚ波形の立上りタイミングと、第１入力端子１１から入力される１０ＭＨｚの立上りタイミングと、の時間差Ｔｄｘを測定することができる。従って、ＣＰＵ２５は、これらの時間差に基づいてＴｅ及びＴｆの値を再計算し、図２（ａ）の状態からの遅延発生器３４の遅延増大量としてＴｅ＋Ｔｆを、遅延発生器３６の遅延減少量としてＴｅを、それぞれ設定する。
【００７０】
以上に説明したタイミングの再調整により、ユーザ側装置５２としては、環境の変化や装置の経年変化にもかかわらず、ＵＴＣの１ＰＰＳにロックした、立上りタイミングの揃った２つの周波数の信号を長期間にわたって安定的に得ることができる。なお、このタイミングの再調整制御は、操作パネル４１の操作に応じて行っても良いし、所定時間が経過するごとに定期的に行っても良い。
【００７１】
また、入力端子１１，１２から得られる入力波形の監視は、タイミングの再調整のほか、ユーザ側装置５２での異常発生の検知のために用いることができる。即ち、例えば２つの入力波形の位相に通常では考えられない変動が現れた場合、ユーザ側装置５２の故障等の異常が疑われるので、ＣＰＵ２５は、操作パネル４１のディスプレイ等に異常を検知した旨を表示する。これにより、ユーザに対して早期の対応を促すことができる。
【００７２】
なお、上記の例では、図２（ｃ）において１０ＭＨｚの入力波形の立上りタイミングが、１Ｈｚの入力波形の立上りタイミングよりも時間Ｔｄだけ更に遅れている場合（遅れ側にズレている場合）で説明している。しかしながら、１０ＭＨｚの入力波形の立上りタイミングが、１Ｈｚの入力波形の立上りタイミングより早くなる場合（進み側にズレる場合）も考えられる。この場合は、進み側のズレ時間をＴｄとしたときに、第１出力端子１から出力される１０ＭＨｚ波形の位相を、図２（ａ）の基準状態からＴｅ−Ｔｆ（ただし、Ｔｆ＝Ｔｄ／２）だけ早めるように制御すれば良い。
【００７３】
以上に説明したように、本実施形態の基準周波数発生装置５１は、第１出力端子１と、第２出力端子２と、第１入力端子１１と、第２入力端子１２と、第１遅延量測定器２３と、第２遅延量測定器２４と、ＣＰＵ２５と、を備える。第１出力端子１は、１０ＭＨｚの波形を出力する。第２出力端子２は、（１０ＭＨｚの１／１０００００００の周波数である）１Ｈｚの波形を出力する。第１入力端子１１には、第１出力端子１からユーザ側装置５２に出力された後に戻された１０ＭＨｚの波形が入力される。第２入力端子１２には、第２出力端子２からユーザ側装置５２に出力された後に戻された１Ｈｚの波形が入力される。第１遅延量測定器２３は、図２（ａ）に示すような、第１出力端子１から出力される１０ＭＨｚの波形（１０ＭＨｚ出力波形）における立上りタイミングと、第２出力端子２から出力される１Ｈｚの波形（１Ｈｚ出力波形）における立上りタイミングと、が一致した状態である基準状態で、当該１Ｈｚ出力波形の立上りタイミングに対して、第２入力端子１２に入力される１Ｈｚの波形（１Ｈｚ入力波形）の立上りタイミングが遅れている時間差である１Ｈｚ波形時間差Ｔｃを測定する。第２遅延量測定器２４は、図２（ａ）に示す基準状態で、１Ｈｚ入力波形の立上りタイミングに対して、第１入力端子１１に入力される１０ＭＨｚの波形（１０ＭＨｚ入力波形）の立上りタイミングがズレている時間差である１Ｈｚ波形−１０ＭＨｚ波形間時間差Ｔｄを測定する。そして、ＣＰＵ２５は、図３（ａ）のように、第２出力端子２から出力される１Ｈｚ波形の位相を、前記基準状態から１Ｈｚ波形時間差Ｔｃの半分の時間（Ｔｅ）だけ早めた状態とするとともに、第１出力端子１から出力される１０ＭＨｚ波形の位相を、前記基準状態から、１Ｈｚ波形時間差Ｔｃの半分に１Ｈｚ波形−１０ＭＨｚ波形間時間差Ｔｄの半分を加算又は減算した時間（Ｔｅ＋Ｔｆ又はＴｅ−Ｔｆ）だけ早めた状態とするタイミング調整制御を行う。
【００７４】
これにより、ユーザ側装置５２において、位相の立上りタイミング同士が一致した１０ＭＨｚと１Ｈｚの信号を、測定器等を用いた煩雑な調整作業を要することなく得ることができる。
【００７５】
また、本実施形態の基準周波数発生装置５１においては、前記基準状態（図２（ａ））において、ＵＴＣの１秒と、１０ＭＨｚ出力波形の立上りタイミングと、１Ｈｚ出力波形における立上りタイミングとが、互いに一致している。
【００７６】
これにより、ユーザ側装置５２において、ＵＴＣの１秒にロックし、位相の立上りタイミング同士が一致した１０ＭＨｚと１Ｈｚの信号を容易に得ることができる。
【００７７】
また、本実施形態の基準周波数発生装置５１はＰＬＬ回路２２を備えるとともに、ＰＬＬ回路２２のＰＬＬループには第１遅延発生器３４が配置されている。そして、前記タイミング調整制御は、前記第１遅延発生器３４の遅延量を変更する制御を含んでいる。
【００７８】
これにより、出力端子１，２から出力される１０ＭＨｚ及び１Ｈｚの出力波形の位相を簡素な構成で調整することができる。
【００７９】
また、本実施形態の基準周波数発生装置５１においては、前記ＰＬＬ回路２２のＰＬＬループと、第２出力端子２と、の間には、第２遅延発生器３６が配置されている。そして、前記タイミング調整制御は、前記第２遅延発生器３６の遅延量を変更する制御を含んでいる。
【００８０】
これにより、第２出力端子２から出力される１Ｈｚ波形の位相を簡素な構成で調整することができる。
【００８１】
また、本実施形態の基準周波数発生装置５１においては、ＣＰＵ２５は、前記タイミング調整制御を、ユーザ側装置５２を検知したときに自動的に行っている。
【００８２】
これにより、特別な操作等を要することなく、立上りタイミングが揃った１０ＭＨｚと１Ｈｚの波形をユーザ側装置５２で容易に得ることができる。
【００８３】
また、本実施形態の基準周波数発生装置５１においては、ＣＰＵ２５は、前記タイミング調整制御を行った後、第１遅延量測定器２３で測定される１Ｈｚ波形時間差Ｔｇ及び第２遅延量測定器２４で測定される１Ｈｚ波形−１０ＭＨｚ波形間時間差Ｔｄｘに応じて、１０ＭＨｚ出力波形及び１Ｈｚ出力波形の位相を再調整するタイミング再調整制御を行うように構成されている。
【００８４】
これにより、いったん出力波形の位相を調整してユーザ側装置５２で位相のタイミングが正確に一致した状態となった後も、タイミング再調整制御を行うことで、ユーザ側装置５２で波形の立上りタイミングが揃っている状態を安定して継続することができる。
【００８５】
また、本実施形態の基準周波数発生装置５１は操作パネル４１を備える。ＣＰＵ２５は、操作パネル４１（あるいは、情報入出力端子４２に接続された外部機器）に対して所定の操作がされると、１０ＭＨｚ出力波形及び１Ｈｚ出力波形の位相を調整する制御を行う。
【００８６】
これにより、ユーザが希望したときに、立上りタイミングが揃った１０ＭＨｚと１Ｈｚの波形をユーザ側装置５２で得ることができる。
【００８７】
また、本実施形態の基準周波数発生装置５１において、ＣＰＵ２５は、所定時間ごとに、１０ＭＨｚ出力波形及び１Ｈｚ出力波形の位相を調整する制御を行うことができる。
【００８８】
これにより、出力波形の位相を定期的に調整することで、ユーザ側装置５２やケーブルの経時変化、環境変化等にかかわらず、より長期間にわたって安定した信号をユーザ側装置５２に供給することができる。
【００８９】
また、本実施形態の基準周波数発生装置５１においては、前記第１出力波形及び前記第２出力波形の位相を調整するために必要なパラメータ（具体的には、Ｔｅ及びＴｆ）を、情報入出力端子４２を介して外部機器へ出力可能に構成されている。
【００９０】
これにより、外部機器との間で波形の位相制御のためのパラメータを共有できるので、例えば複数の基準周波数発生装置を連携させる運用等が容易になる。
【００９１】
また、本実施形態の基準周波数発生装置５１においては、ＣＰＵ２５は、ユーザ側装置５２から入力される１０ＭＨｚ波形及び１Ｈｚ波形を監視し、異常がある場合にはその旨を操作パネル４１の表示等で知らせるように構成されている。
【００９２】
これにより、ユーザ側装置５２の異常を２つの入力波形に基づいて適切に検知し、ユーザに素早い対応を促すことができる。
【００９３】
以上に本発明の好適な実施の形態及び変形例を説明したが、上記の構成は例えば以下のように変更することができる。
【００９４】
電圧制御発振器３３の周波数は１０ＭＨｚとすることに限らず、ユーザが要求する信号周波数に応じて別の周波数のものを使用しても良い。
【００９５】
上記の実施形態では、２つの遅延量測定器２３，２４は、２つの波形の立上りタイミング同士の時間差を測定している。しかしながらこれに限定されず、波形の位相ズレを測定できる限り、波形の任意の位相タイミングの時間差（例えば、立下りタイミングの時間差等）を計測するように構成することもできる。
【００９６】
上記の実施形態では、２つの周波数の波形において立上りタイミング同士が一致するようにタイミング調整制御を行っているが、ユーザの要求に応じて、立下りのタイミング同士が一致するように制御しても良い。また、例えば、一方の立上りタイミングと他方の立下りタイミングが一致するように制御しても良い。要は、特定の波形位相タイミング同士が一致するように制御すれば良い。
【００９７】
波形の立上りタイミング（立下りタイミング）は、信号がＬレベルとＨレベルの中央のレベルを通過するタイミングに限られず、適宜の閾値レベルを通過するタイミングとすることができる。
【００９８】
１０ＭＨｚ及び１Ｈｚの信号の立上りタイミングは、必ずしもＵＴＣの１秒と一致している必要はなく、ユーザ側装置５２（ユーザシステム）で定められた基準に応じて様々に変更することができる。例えば、１０ＭＨｚ及び１Ｈｚの信号の立上りタイミングがＧＰＳ（ＧＮＳＳ）の基準時刻に一致するように構成することができる。
【００９９】
ＧＰＳ受信機２１に代えて、他の全地球測位システムにおける電波受信機をリファレンス信号の供給源として採用しても良い。また、そのような全地球測位システムの電波受信機を用いることにも限定されず、較正された正確なタイミング信号を供給できるものである限り、適宜の機器を採用することができる。更に、リファレンス信号の供給源を基準周波数発生装置５１に内蔵することに限定されず、外部のタイミング供給源からの信号を入力してＰＬＬ回路２２に供給する構成に変更することができる。また、１ＰＰＳ信号に代えて、例えばＰＰ２Ｓ等の信号をリファレンス信号として同期回路に入力する構成に変更することができる。
【０１００】
ＰＬＬ回路２２ａにおいては、ループフィルタ３２ａに代えてＰＩＤ（ＰＩ）制御器を用いることができる。また、電圧制御発振器３３ａ（ＶＣＯ）に代えて、デジタル制御発振器（ＤＣＯ）を用いることができる。更に、供給されるリファレンス信号に同期できる構成である限り、ＰＬＬ回路２２ａ以外の同期回路（例えば、ＤＬＬ回路）を使用することもできる。
【０１０１】
例えば図４に示すように、Ｎ分周器３５の出力側に第２遅延発生器３６を配置し、この第２遅延発生器３６の出力が位相比較器３１に入力される構成に変更することもできる。この場合、ＰＬＬループ中に２つの遅延発生器３４，３６が配置される構成となる。このほか、電圧制御発振器３３と第１出力端子１との間に遅延発生器を配置したり、ＧＰＳ受信機２１と位相比較器３１の間に遅延発生器を配置したりする構成に変更することができる。
【０１０２】
上記実施形態では、ＣＰＵ２５が２つの遅延量測定器２３，２４の出力信号を基にＴｃ及びＴｄを計算して、２つの遅延発生器３４，３６を制御している。しかしながら、ＣＰＵ２５の代わりに、例えば適宜のデジタル回路又はアナログ回路を用いて当該制御を実現するように構成することもできる。この場合、ＣＰＵ２５を省略してコストを低減することができる。あるいは、ＧＰＳ受信機２１に備えられるプロセッサが上記タイミング調整制御を併せて行うようにしても良い。
【０１０３】
短期的なジッタが問題になる場合は、遅延発生器３４，３６に設定する遅延量データに対してジッタを取り除くために、例えばローパスフィルタを配置するように変更することができる。
【０１０４】
情報入出力端子４２は省略することができる。この場合、タイミング調整制御に必要なパラメータを外部に出力しない構成となり、装置の操作は操作パネル４１を介して行うこととなる。
【０１０５】
電圧制御発振器３３の部分に別のＰＬＬ回路を配置し、別の周波数を生成して出力する構成に変更することができる。
【０１０６】
基準周波数発生装置５１は、ケーブル以外の導体によってユーザ側装置５２に対し接続されても良い。例えば、１枚のプリント基板に基準周波数発生装置を実装する形態では、遅延量を揃えた配線パターンを基板に形成し、この基板を、ユーザ側装置５２が有するコネクタに電気的に接続するように変更することができる。
【符号の説明】
【０１０７】
１ 第１出力端子
２ 第２出力端子
１１ 第１入力端子
１２ 第２入力端子
２１ ＧＰＳ受信機
２２ ＰＬＬ回路（同期回路）
２３ 第１遅延量測定器（第２波形時間差測定部）
２４ 第２遅延量測定器（波形間時間差測定部）
２５ ＣＰＵ（制御部、異常監視部）
３１ 位相比較器
３２ ループフィルタ
３３ 電圧制御発振器
３４ 第１遅延発生器
３５ Ｎ分周器
３６ 第２遅延発生器
５１ 基準周波数発生装置
５２ ユーザ側装置
【特許請求の範囲】
【請求項１】
一定の周波数である第１出力波形を出力する第１出力端子と、
前記第１出力波形の周波数の整数分の１の周波数である第２出力波形を出力する第２出力端子と、
前記第１出力端子からユーザ側装置に出力された後に戻された信号が第１入力波形として入力される第１入力端子と、
前記第２出力端子から前記ユーザ側装置に出力された後に戻された信号が第２入力波形として入力される第２入力端子と、
前記第１出力端子から出力される前記第１出力波形における特定の波形位相タイミングと、前記第２出力端子から出力される前記第２出力波形における特定の波形位相タイミングと、が一致した状態である基準状態で、前記第２出力波形の特定の波形位相タイミングに対して前記第２入力波形の特定の波形位相タイミングが遅れている時間差である第２波形時間差を測定する第２波形時間差測定部と、
前記基準状態で、前記第２入力波形の特定の波形位相タイミングに対して前記第１入力波形の特定の波形位相タイミングがズレている時間差である波形間時間差を測定する波形間時間差測定部と、
前記第２出力端子から出力される前記第２出力波形の位相を、前記基準状態から前記第２波形時間差の半分の時間だけ早めた状態とするとともに、前記第１出力端子から出力される第１出力波形の位相を、前記基準状態から、前記第２波形時間差の半分に前記波形間時間差の半分を加算又は減算した時間だけ早めた状態とするタイミング調整制御を行う制御部と、
を備えることを特徴とする基準周波数発生装置。
【請求項２】
請求項１に記載の基準周波数発生装置であって、
前記基準状態において、ユーザシステムの基準である１秒と、前記第１出力端子から出力される前記第１出力波形における特定の波形位相タイミングと、前記第２出力端子から出力される前記第２出力波形における特定の波形位相タイミングとが、互いに一致していることを特徴とする基準周波数発生装置。
【請求項３】
請求項１又は２に記載の基準周波数発生装置であって、
同期回路を備え、
前記同期回路が有するループの入力段の前段及び当該ループ中のうち少なくとも何れか一方に遅延発生器が配置され、
前記タイミング調整制御は前記遅延発生器の遅延量を変更する制御を含むことを特徴とする基準周波数発生装置。
【請求項４】
請求項１から３までの何れか一項に記載の基準周波数発生装置であって、
同期回路を備え、
前記同期回路が有するループと、前記第１出力端子及び前記第２出力端子との間の少なくとも何れか一方と、の間に遅延発生器が配置され、
前記タイミング調整制御は前記遅延発生器の遅延量を変更する制御を含むことを特徴とする基準周波数発生装置。
【請求項５】
請求項１から４までの何れか一項に記載の基準周波数発生装置であって、
前記制御部は、前記タイミング調整制御を、前記ユーザ側装置を検知したときに自動的に行うことを特徴とする基準周波数発生装置。
【請求項６】
請求項１から５までの何れか一項に記載の基準周波数発生装置であって、
前記制御部は、前記タイミング調整制御を行った後、前記第２波形時間差測定部で測定される第２波形時間差及び前記波形間時間差測定部で測定される波形間時間差の変化に応じて、前記第１出力波形及び前記第２出力波形の位相を再調整するタイミング再調整制御を行うことが可能であることを特徴とする基準周波数発生装置。
【請求項７】
請求項１から６までの何れか一項に記載の基準周波数発生装置であって、
操作部を備え、
前記制御部は、前記操作部に対して所定の操作がされると、前記第１出力波形及び前記第２出力波形の位相を調整する制御を行うことを特徴とする基準周波数発生装置。
【請求項８】
請求項１から７までの何れか一項に記載の基準周波数発生装置であって、
操作入力部を備え、
前記制御部は、前記操作入力部に接続された外部機器に対して所定の操作がされると、前記第１出力波形及び前記第２出力波形の位相を調整する制御を行うことを特徴とする基準周波数発生装置。
【請求項９】
請求項１から８までの何れか一項に記載の基準周波数発生装置であって、
前記制御部は、所定時間ごとに、前記第１出力波形及び前記第２出力波形の位相を調整する制御が可能であることを特徴とする基準周波数発生装置。
【請求項１０】
請求項１から９までの何れか一項に記載の基準周波数発生装置であって、
前記第１出力波形及び前記第２出力波形の位相を調整するために必要なパラメータを外部機器へ出力可能に構成されていることを特徴とする基準周波数発生装置。
【請求項１１】
請求項１から１０までの何れか一項に記載の基準周波数発生装置であって、
前記ユーザ側装置から入力される前記第１入力波形及び前記第２入力波形を監視し、異常がある場合にはその旨を知らせる異常監視部を備えることを特徴とする基準周波数発生装置。
【請求項１】
一定の周波数である第１出力波形を出力する第１出力端子と、
前記第１出力波形の周波数の整数分の１の周波数である第２出力波形を出力する第２出力端子と、
前記第１出力端子からユーザ側装置に出力された後に戻された信号が第１入力波形として入力される第１入力端子と、
前記第２出力端子から前記ユーザ側装置に出力された後に戻された信号が第２入力波形として入力される第２入力端子と、
前記第１出力端子から出力される前記第１出力波形における特定の波形位相タイミングと、前記第２出力端子から出力される前記第２出力波形における特定の波形位相タイミングと、が一致した状態である基準状態で、前記第２出力波形の特定の波形位相タイミングに対して前記第２入力波形の特定の波形位相タイミングが遅れている時間差である第２波形時間差を測定する第２波形時間差測定部と、
前記基準状態で、前記第２入力波形の特定の波形位相タイミングに対して前記第１入力波形の特定の波形位相タイミングがズレている時間差である波形間時間差を測定する波形間時間差測定部と、
前記第２出力端子から出力される前記第２出力波形の位相を、前記基準状態から前記第２波形時間差の半分の時間だけ早めた状態とするとともに、前記第１出力端子から出力される第１出力波形の位相を、前記基準状態から、前記第２波形時間差の半分に前記波形間時間差の半分を加算又は減算した時間だけ早めた状態とするタイミング調整制御を行う制御部と、
を備えることを特徴とする基準周波数発生装置。
【請求項２】
請求項１に記載の基準周波数発生装置であって、
前記基準状態において、ユーザシステムの基準である１秒と、前記第１出力端子から出力される前記第１出力波形における特定の波形位相タイミングと、前記第２出力端子から出力される前記第２出力波形における特定の波形位相タイミングとが、互いに一致していることを特徴とする基準周波数発生装置。
【請求項３】
請求項１又は２に記載の基準周波数発生装置であって、
同期回路を備え、
前記同期回路が有するループの入力段の前段及び当該ループ中のうち少なくとも何れか一方に遅延発生器が配置され、
前記タイミング調整制御は前記遅延発生器の遅延量を変更する制御を含むことを特徴とする基準周波数発生装置。
【請求項４】
請求項１から３までの何れか一項に記載の基準周波数発生装置であって、
同期回路を備え、
前記同期回路が有するループと、前記第１出力端子及び前記第２出力端子との間の少なくとも何れか一方と、の間に遅延発生器が配置され、
前記タイミング調整制御は前記遅延発生器の遅延量を変更する制御を含むことを特徴とする基準周波数発生装置。
【請求項５】
請求項１から４までの何れか一項に記載の基準周波数発生装置であって、
前記制御部は、前記タイミング調整制御を、前記ユーザ側装置を検知したときに自動的に行うことを特徴とする基準周波数発生装置。
【請求項６】
請求項１から５までの何れか一項に記載の基準周波数発生装置であって、
前記制御部は、前記タイミング調整制御を行った後、前記第２波形時間差測定部で測定される第２波形時間差及び前記波形間時間差測定部で測定される波形間時間差の変化に応じて、前記第１出力波形及び前記第２出力波形の位相を再調整するタイミング再調整制御を行うことが可能であることを特徴とする基準周波数発生装置。
【請求項７】
請求項１から６までの何れか一項に記載の基準周波数発生装置であって、
操作部を備え、
前記制御部は、前記操作部に対して所定の操作がされると、前記第１出力波形及び前記第２出力波形の位相を調整する制御を行うことを特徴とする基準周波数発生装置。
【請求項８】
請求項１から７までの何れか一項に記載の基準周波数発生装置であって、
操作入力部を備え、
前記制御部は、前記操作入力部に接続された外部機器に対して所定の操作がされると、前記第１出力波形及び前記第２出力波形の位相を調整する制御を行うことを特徴とする基準周波数発生装置。
【請求項９】
請求項１から８までの何れか一項に記載の基準周波数発生装置であって、
前記制御部は、所定時間ごとに、前記第１出力波形及び前記第２出力波形の位相を調整する制御が可能であることを特徴とする基準周波数発生装置。
【請求項１０】
請求項１から９までの何れか一項に記載の基準周波数発生装置であって、
前記第１出力波形及び前記第２出力波形の位相を調整するために必要なパラメータを外部機器へ出力可能に構成されていることを特徴とする基準周波数発生装置。
【請求項１１】
請求項１から１０までの何れか一項に記載の基準周波数発生装置であって、
前記ユーザ側装置から入力される前記第１入力波形及び前記第２入力波形を監視し、異常がある場合にはその旨を知らせる異常監視部を備えることを特徴とする基準周波数発生装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−２０００４７（Ｐ２０１０−２０００４７Ａ）
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願番号】特願２００９−４３２００（Ｐ２００９−４３２００）
【出願日】平成２１年２月２５日（２００９．２．２５）
【出願人】（０００１６６２４７）古野電気株式会社 (441)
【Ｆターム（参考）】
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願日】平成２１年２月２５日（２００９．２．２５）
【出願人】（０００１６６２４７）古野電気株式会社 (441)
【Ｆターム（参考）】
[ Back to top ]