基準電圧生成回路、集積回路装置および信号処理装置
【課題】 基準電圧生成回路と温度センサ回路を組み合わせたバンドギャップ回路において、基準電圧のばらつきと、温度センサ出力電圧のばらつきの双方の変動を抑えること。
【解決手段】 素子ばらつきによる基準電圧Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるために、基準電圧の生成に関与する第１の抵抗Ｒ３の抵抗値を微調整する場合、温度センサ出力ＶＰＴＡＴを生成する第３の抵抗Ｒ４の抵抗値も同時に、同比率で微調整する。第１の抵抗Ｒ３および第３の抵抗Ｒ４は、共に可変抵抗回路で構成され、可変抵抗回路の抵抗値は、トリミング信号によって調整される。抵抗値を調整するためのトリミング信号は、例えば、トリミング回路（ＩＣに搭載されるＥＥＰＲＯＭ等）３００から出力する。
【解決手段】 素子ばらつきによる基準電圧Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるために、基準電圧の生成に関与する第１の抵抗Ｒ３の抵抗値を微調整する場合、温度センサ出力ＶＰＴＡＴを生成する第３の抵抗Ｒ４の抵抗値も同時に、同比率で微調整する。第１の抵抗Ｒ３および第３の抵抗Ｒ４は、共に可変抵抗回路で構成され、可変抵抗回路の抵抗値は、トリミング信号によって調整される。抵抗値を調整するためのトリミング信号は、例えば、トリミング回路（ＩＣに搭載されるＥＥＰＲＯＭ等）３００から出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧生成回路（特に、基準電圧と共に、温度に依存した電圧を並列に出力する基準電圧生成回路）、集積回路装置および信号処理装置に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）において、アナログ信号を扱う場合、基準となる電圧が必要となる。この電圧を発生させる回路が、基準電圧生成回路である。例えば、ＯＰアンプ（Operational Amplifier）を用いてアナログ信号を増幅する場合、ある基準電圧値を基にして、増幅を行う事がある。よって、基準電圧値が変動すると、アナログ信号を正しく増幅する事ができなくなってしまう。この基準となる電圧には、外部から集積回路に供給される電源の電圧変動や、集積回路の温度変化に対して、常に一定の値を出力する事が求められる。
【０００３】
また、温度センサ回路は、温度を電圧、もしくは電流に変換して出力し、温度情報を提供する回路である。例えば、温度センサ回路より得られる温度情報を基に、アナログ信号を補正する事がある。一般的に、加速度や角速度などを検出するセンサから出力されるアナログ信号は、温度依存性をもっている。これらのアナログ信号は、温度依存性を取り除くために、温度センサ回路より得られる温度情報を基に補正を行う事がある。よって、同一温度であれば、常に同じ値を出力する温度情報が得られなければ、正しく補正ができない事になる。温度情報には、温度に対して出力される電圧（もしくは電流）が、高い精度での線形性が要求され、かつ、ある温度の時に出力される電圧（もしくは電流）値が、常に一定となる、高い安定性が要求される。
【０００４】
（基準電圧生成回路についての説明）
基準電圧生成回路において、一般的に用いられるのがバンドギャップ回路（Bandgap Reference回路:以下、ＢＧＲ回路という）である。ＢＧＲ回路の一例として、図１のような構成があげられる（例えば、特許文献１参照）。図１において、Ａ１はＯＰアンプ、Ｒ１、Ｒ２、Ｒ３はそれぞれ抵抗を、Ｑ１、Ｑ２はｐｎｐ型バイポーラトランジスタ（以下、ＢＪＴ）を表している。また、ｎは自然数で、ＢＪＴがｎ個並列に接続されている事を示す。なお、ＢＪＴの部分はダイオードでもよい。また、Ｖｒｅｆは基準電圧出力（定電圧出力）を示している。
【０００５】
図１のＱ１、Ｑ２ように、ベース（Ｂ）−コレクタ（Ｃ）間が短絡されたＢＪＴでは、エミッタ（Ｅ）から流す電流を一定に保ち続けている状態で温度が上昇すると、ベース（Ｂ）−エミッタ（Ｅ）間の電圧ＶＥＢが減少する。このように、温度上昇に対して、電圧が減少する特性を、「負の温度特性」と呼び、図１のＱ１、Ｑ２は、負の温度特性を持つ素子である。
【０００６】
一方、Ａ１のＯＰアンプの入力端（ＰＩＮ、ＮＩＮ）は、仮想的に短絡されているので、これら入力端は各々、同電位となる。つまり、抵抗Ｒ１、Ｒ２の各々の両端にかかる電圧は同じなので、Ｒ１、Ｒ２の各々に流れる電流は常に一定の比を保ち、それらの電流がＢＪＴに流れ込むので、Ｑ１、Ｑ２の各々のＢＪＴに流れ込む電流も常に一定の比を保ち続ける。このように、２つのＢＪＴの各々に、一定の比を保ったまま異なる電流を流し込むと、Ｑ１、Ｑ２の各々のＢＪＴのベース（Ｂ）−エミッタ（Ｅ）間の電圧ＶＥＢ１、ＶＥＢ２の電位差ＶＥＢ１−ＶＥＢ２は、Ａ１のＯＰアンプの入力端が、各々仮想的に短絡されている事を考慮すると、抵抗Ｒ３の両端にかかる電圧に対応する事がわかる。また、この電圧差は、温度が上昇すると、増加する特性がある。このように、温度上昇に対して、電圧が増大する特性を、「正の温度特性」と呼び、抵抗Ｒ３はあたかも正の温度特性を持つように振舞う事が分かる。また、Ｒ２、Ｒ３は同一の電流が流れ、Ｒ１、Ｒ２に流れる電流比は一定に保たれているので、Ｒ３に対応してＲ１、Ｒ２各々の両端に掛かる電圧も変動することがわかる、よって、Ｒ１、Ｒ２も正の温度特性を持つように振舞う事が分かる。
【０００７】
図１より、ＢＧＲ回路の出力Ｖｒｅｆは、ＢＪＴのベース（Ｂ）−エミッタ（Ｅ）間の電圧ＶＥＢと、抵抗の両端にかかる電圧の和である。これまで述べてきたように、それぞれの電圧は、負の温度特性を持つ電圧と正の温度特性を持つ電圧であり、それらの和でＢＧＲ回路の出力Ｖｒｅｆは構成されている。図２にはその概要を示している。これら正、および負の温度特性を持つ電圧を適切な割合で足し合わせる事で、温度変化に依存しない電圧Ｖｒｅｆが生成される。
【０００８】
しかし、正と負の温度特性を持つ電圧を適切な割合で足し合わせたとしても、Ｖｒｅｆから完全に温度特性を消し去る事はできない。図３に示すように、一般的にＶｒｅｆの温度依存性は、ある温度で頂点を持つ２次関数に近い曲線をしている。このＢＧＲ回路を設計する際は、Ｖｒｅｆの温度依存性曲線の頂点が室温付近になるように設計する。この設計をする上で問題となるのが、素子のばらつきである。集積回路上に抵抗などの素子を形成する際、各々の素子はばらつきが生じる。一般的に、抵抗は設計値から数十％程度のばらつきが生じる。しかし、ＩＣ上で近くに配置した素子同士のばらつきは小さく抑える事ができる。つまり、抵抗の場合、絶対値である抵抗値は大きく設計値と異なるが、相対値である抵抗比の値は設計値どおりに作成する事が可能という事である。この点から、集積回路上に回路を設計する際は、絶対値が出力に直接影響する設計を避け、相対値のみが出力に影響するような設計を行う。しかしながら、このＢＧＲ回路のＶｒｅｆの温度依存性曲線の頂点温度は、抵抗の絶対値が直接影響を与えてしまう。抵抗の絶対値は、設計値から大きくずれるので、図３で示す「頂点温度ばらつき」を引き起こす。それと同時に、「出力電圧ばらつき」も生じる。よって、ＢＧＲ回路では、素子のばらつきに応じて、回路を調整する必要がある。図１に示すＢＧＲ回路の場合、Ｒ３の抵抗値の絶対値が、出力Ｖｒｅｆの変動に直接影響をする。よって、Ｒ３の抵抗値をあらかじめ微調整できるようにして、実際の変動量を調べ、それに応じて調整する。この調整の結果、「頂点温度ばらつき」、および「出力電圧ばらつき」の影響がないＶｒｅｆ特性が得られる。
【０００９】
（温度センサ回路についての説明）
温度センサ回路は、温度変化に対して、線形に変化する電圧、もしくは電流を発生させる回路である。一例として、図４のような構成をしている（例えば、特許文献２参照）。Ａ１はＯＰアンプ、Ｒ２、Ｒ３はそれぞれ抵抗を、Ｑ１、Ｑ２はｐｎｐ型ＢＪＴを、Ｍ１、Ｍ２、Ｍ３はそれぞれｐ型ＭＯＳ−ＦＥＴを示している。また、ＶＰＴＡＴは温度センサ出力を、ＶＤＤは外部から回路に供給される電源電圧を示している。
【００１０】
ＢＧＲ回路に非常に動作が似通っている。一般的な基準電圧生成回路のときと同様に、抵抗Ｒ３の両端にかかる電圧は、正の温度特性をもつように振舞う。つまり、抵抗Ｒ３に流れる電流は、正の温度特性を持ち、温度の上昇に伴って増大する。この電流は、Ｍ１、Ｍ２、Ｍ３のトランジスタで構成されるカレントミラー回路を介して、コピーされ、抵抗Ｒ４には正の温度特性をもつ電流が流れ込む。結果的に、ＶＰＴＡＴには、正の温度特性をもつ電圧が現れる。このようにして、温度情報を電圧ＶＰＴＡＴに変換するように、温度センサ回路は構成されている。図５には、ＶＰＴＡＴの温度特性を示している。一方、この回路の出力ＶＰＴＡＴは、ＢＧＲ回路の出力Ｖｒｅｆと異なり、抵抗の相対値のみで特性が決定され、絶対値が直接影響を与えない。よって、温度センサ回路の場合、「傾きばらつき」と「出力電圧ばらつき」は、素子ばらつきに対する調整をしなくても変動は少ない。
【特許文献１】特開２００３−２５８１０５号公報
【特許文献２】特開２００４−３１０４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１、図４からも分かるように、基準電圧生成回路と温度センサ回路は、回路構成が似通っている。この点に着目し、本発明の発明者は、両方の回路を組み合わせて同一回路で構成する事を検討した。図６には、基準電圧生成回路と温度センサ回路を組み合わせて同一回路で構成した例を示している。Ａ１はＯＰアンプ、Ｒ１、Ｒ２、Ｒ３、Ｒ４はそれぞれ抵抗を、Ｑ１、Ｑ２はｐｎｐ型ＢＪＴを、Ｍ３、Ｍ４はそれぞれｐ型ＭＯＳ−ＦＥＴを示している。また、Ｖｒｅｆは定電圧出力を、ＶＰＴＡＴは温度センサ出力を、ＶＤＤは外部から回路に供給される電源電圧を示している。この回路は、基準電圧生成回路と温度センサ回路の機能を持ち、しかも各々を個別にＩＣ上に構成するよりも、大幅に占有面積を減らす事ができる。
【００１２】
ここで問題となるのが、素子ばらつきに対する調整である。これまで述べてきたように、ＢＧＲ回路の出力であるＶｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」に対しては、抵抗の絶対値が影響を及ぼし、素子のばらつきに対する調整が必要であるが、温度センサ回路の出力であるＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」に対しては、その必要はない。ここで、Ｖｒｅｆの変動を調整するため、前述のように、Ｒ３の抵抗値をあらかじめ微調整できるようにして、実際の変動量を調べ、それに応じて調整したとする。当然、Ｒ３の抵抗値を調整したので、相対値である抵抗比も変化する事になる。ＶＰＴＡＴの変動は、抵抗の絶対値の影響は受けないが、相対値の影響は受けるので、Ｒ３の抵抗値を調整した結果、ＶＰＴＡＴの変動に影響が生じる。
【００１３】
このように、図６に示す回路においては、Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」、もしくはＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」の、ＶｒｅｆもしくはＶＰＴＡＴノードのどちらか一方のみの変動しか抑える事ができないという問題点がある。
【００１４】
本発明は、このような考察に基づいてなされたものである。本発明の幾つかの実施形態によれば、例えば、基準電圧生成回路と温度センサ回路を組み合わせた回路構成において、素子ばらつきによるＶｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるために、回路中の適当な抵抗の抵抗値を微調整する場合、温度センサ回路側にある適切な抵抗の抵抗値も同時に、同比率で微調整する事で、Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」、及びＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」の両方の変動を抑える事ができる。
【課題を解決するための手段】
【００１５】
（１）本発明の基準電圧生成回路の一態様は、基準電圧を生成する基準電圧生成回路であって、第１の電圧を発生する第１のｐｎ接合と、前記第１のｐｎ接合とは電流密度が異なる第２のｐｎ接合と、前記第１のｐｎ接合の順方向電圧と前記第２のｐｎ接合の順方向電圧との差に相当する電圧に基づいて正の温度係数をもつ第１の電流を生成する第１の抵抗と、前記第１の電流に基づいて、正の温度係数をもつ第１の電圧を生成する第２の抵抗と、とを含み、前記正の温度係数をもつ第１の電圧と負の温度係数をもつ電圧とを加算して、前記基準電圧を生成すると共に、さらに、前記正の温度係数をもつ第１の電流に基づいて、温度に依存する電圧を生成する第３の抵抗と、を含み、前記基準電圧と前記温度に依存する電圧の各々は、第１および第２の出力ノードの各々から並列に出力され、かつ、トリミング信号によって、前記第１の抵抗の抵抗値および前記第３の抵抗の抵抗値が同比率で調整される。
【００１６】
基準電圧生成回路と温度センサ回路を組み合わせた回路構成において、素子ばらつきによる基準電圧の「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるために、回路中の第１の抵抗の抵抗値を微調整する場合、温度センサ回路側にある第３の抵抗の抵抗値も同時に、同比率で微調整する。第１および第３の抵抗の抵抗値は、トリミング信号によって電気的に、高精度に微調整することができる。また、第１および第３の抵抗の抵抗値は、同比率で調整される。よって、基準電圧の「頂点温度ばらつき」と「出力電圧ばらつき」、および温度センサ出力の「傾きばらつき」と「出力電圧ばらつき」の両方の変動を抑えることができる。生成された高精度の基準電圧は、例えば、電子回路における各種の基準電圧や、信号線路の直流バイアス電圧として利用できる。また、温度センサ出力は、例えば、温度補償信号の生成のために使用することができる。また、基準電圧および温度センサ出力の双方を用いて、温度に対する依存が極めて少ない定電流（すなわち、温度に依存しない定電流）を生成することもできる。
【００１７】
（２）本発明の基準電圧生成回路の他の態様では、前記第１の抵抗および前記第３の抵抗は、共通の前記トリミング信号に基づいて各々の抵抗値が同比率で調整される可変抵抗回路によって構成される。
【００１８】
第１の抵抗および第３の抵抗を可変抵抗回路で構成すると共に、可変抵抗回路の制御を、共通のトリミング信号によって行うものである。２つの抵抗の抵抗値を、共通のトリミング信号によって同比率で調整可能とすることによって、抵抗値の調整に必要な回路を共通化でき、回路面積を削減できる。また、基準電圧生成回路と温度センサ回路の調整を同時に行えるため、個々の回路を個別に調整する場合に比べ、調整コストを低減できる。
【００１９】
（３）本発明の基準電圧生成回路の他の態様では、前記可変抵抗回路は、前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間に直列に接続された第１〜第ｍ（ｍは２以上の整数）の分圧抵抗により構成される第１のラダー抵抗回路と、前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間に直列に接続された第１〜第ｍの分圧抵抗により構成される第２のラダー抵抗回路と、前記第１のラダー抵抗回路における第１〜第ｉ（ｉは２以上の整数）の分割ノードの各々と前記第２のノードとの間の電気的接続／遮断を切り換えるための、第１のラダー抵抗用の第１〜第ｉのバイパススイッチと、前記第２のラダー抵抗回路における第１〜第ｉ（ｉは２以上の整数）の分割ノードの各々と前記第４のノードとの電気的接続／遮断を切り換えるための、第２のラダー抵抗用の第１〜第ｉのバイパススイッチと、を有し、前記第１のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値と、前記第２のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値との比は一定であり、前記第１のラダー抵抗回路用の第ｋ（１≦ｋ≦ｉ）の前記バイパススイッチのオン／オフならびに前記第２のラダー抵抗回路用の第ｋ（１≦ｋ≦ｉ）の前記バイパススイッチのオン／オフは、前記共通のトリミング信号によって制御される。
【００２０】
可変抵抗回路の構成の一例を明確化したものである。第１および第２のラダー抵抗回路における分圧ノードの各々と所定の電位点との間をバイパスするためのバイパススイッチを設け、共通のトリミング信号によって、第１および第２のラダー抵抗における、対応するバイパススイッチのオン／オフを制御する。バイパススイッチがオンされると、そのバイパススイッチより下流の分圧抵抗は無効化される。一つのバイパススイッチのみをオンさせることとし、オンさせるバイパススイッチを選択することによって、抵抗値の微調整が可能である。第１および第２のラダー抵抗の、対応する分圧抵抗の抵抗値の比は一定であるため、第１のラダー抵抗回路を構成する分圧抵抗の抵抗値が増減すれば、第２のラダー抵抗回路を構成する、対応する分圧抵抗の抵抗値も同比率で自動的に増減する。よって、温度に対する依存が極めて少ない高精度の基準電圧（すなわち、温度に依存しない基準電圧）の生成と、高精度の温度センサ出力電圧とを両立できる。
【００２１】
（４）本発明の基準電圧生成回路の他の態様では、前記可変抵抗回路は、前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間に直列に接続された第１〜第ｍ（ｍは２以上の整数）の分圧抵抗により構成される第１のラダー抵抗回路と、前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間に直列に接続された第１〜第ｍの分圧抵抗により構成される第２のラダー抵抗回路と、前記第１のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々に対応して設けられ、前記第１〜第ｍの分圧抵抗の各々の両端をバイパスするための、第１のラダー抵抗回路用の第１〜第ｍのバイパススイッチと、前記第２のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々に対応して設けられ、前記第２のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々の両端をバイパスするための、第２のラダー抵抗回路用の第１〜第ｍのバイパススイッチと、を有し、前記第１のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値と、前記第２のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値との比は一定であり、前記第１のラダー抵抗回路用の第ｐ（１≦ｐ≦ｍ）の前記バイパススイッチのオン／オフならびに前記第２のラダー抵抗回路用の第ｐ（１≦ｐ≦ｍ）の前記バイパススイッチのオン／オフは、前記共通のトリミング信号によって制御される。
【００２２】
可変抵抗回路の構成の他の例を明確化したものである。本態様では、バイパススイッチが各分圧抵抗に対応して設けられている。いずれかのバイパススイッチがオンされると、対応する分圧抵抗の両端がバイパスされ、その分圧抵抗は無効化される。本態様では、バイパススイッチのオン／オフの状態は２ｎ通りであり、よって、より細かく、第１および第３の抵抗の抵抗値を微調整することができる。
【００２３】
（５）本発明の基準電圧生成回路の他の態様では、前記第２のラダー抵抗回路における前記第ｍの分圧抵抗の、前記第４のノード側のノードの電位を調整するための電位調整抵抗が、前記第ｍの分圧抵抗と前記第４のノードとの間に設けられる。
【００２４】
例えば、バイパススイッチをトランジスタ（例えば、ＭＯＳトランジスタ）で構成する場合を想定する。第１の抵抗と第２の抵抗の比精度を向上させるためには、第１のラダー抵抗回路用のバイパススイッチのオン抵抗および第２のラダー抵抗回路用のバイパススイッチのオン抵抗を同じにすることが望ましい。このためには、バイパススイッチを構成する２つのＭＯＳトランジスタのソース電位を同じにする必要があり、このソース電位の調整のために、例えば、第２のラダー抵抗回路において、第ｍの分圧抵抗の、第４のノード側のノードの電位を調整するための抵抗を設けるものである。その電位調整用の抵抗の両端電圧を微調整することによって、第２のラダー抵抗回路側のバイパススイッチ（ＭＯＳトランジスタ）のソース電位を微調整することができる。共通のトリミング信号が各ＭＯＳトランジスタのゲートに印加され、各ＭＯＳトランジスタのソース電位が同じであるならば、各ＭＯＳトランジスタのオン抵抗は同じになる。つまり、第１，第２のラダー抵抗回路用の、対応するバイパススイッチのオン抵抗が揃い、第１の抵抗と第３の抵抗の比精度が向上する。
【００２５】
（６）本発明の基準電圧生成回路の他の態様では、前記可変抵抗回路は、前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間において互いに並列接続され、かつ、一端が共通に接続された、前記第１の抵抗調整用の第１〜第ｑ（ｑは２以上の整数）の抵抗と、前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間において互いに並列接続され、かつ、一端が共通に接続された、前記第３の抵抗調整用の第１〜第ｑの抵抗と、前記第１の抵抗調整用の第１〜第ｑの抵抗の各々に対応して設けられ、前記第１の抵抗調整用の第１〜第ｑの抵抗の各々の他端と前記第２のノードとの間の電気的接続／遮断を切り換えるための、第１の抵抗調整用の第１〜第ｑのスイッチ回路と、前記第３の抵抗調整用の第１〜第ｑの抵抗の各々に対応して設けられ、前記第３の抵抗調整用の第１〜第ｑの抵抗の各々の他端と前記第４のノードとの間の電気的接続／遮断を切り換えるための、第３の抵抗調整用の第１〜第ｑのスイッチ回路と、を有し、前記第１の抵抗調整用の第ｒ（１≦ｒ≦ｑ）の抵抗の抵抗値と、前記第３の抵抗調整用の第ｒ（１≦ｒ≦ｑ）の抵抗の抵抗値との抵抗比は一定であり、前記第１の抵抗調整用の第ｘ（１≦ｘ≦ｑ）のスイッチ回路のオン／オフならびに前記第３の抵抗調整用の第ｘ（１≦ｘ≦ｑ）のスイッチ回路のオン／オフは、前記共通のトリミング信号によって制御される。
【００２６】
可変抵抗回路のさらに他の態様を明らかにしたものである。本態様では、並列に接続された第１〜第ｑの抵抗の有効／無効を、各抵抗に対応して設けられるスイッチ回路のオン／オフによって選択する。
【００２７】
（７）本発明の基準電圧生成回路の他の態様では、前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の一端は、前記第１の抵抗調整用の第１〜第ｑの抵抗の前記他端に接続され、かつ、前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の各々の他端は共通に接続されており、前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の各々の共通接続点の電位を調整するための電位調整抵抗が、前記第１〜第ｑのスイッチ回路の各々の共通接続点と前記第４のノードとの間に設けられる。
【００２８】
上述の（５）の態様と同様に、対応するスイッチ回路のオン抵抗を同じに設定できるように、電位調整用の抵抗を設けるものである。
【００２９】
（８）本発明の集積回路装置は、上記基準電圧生成回路と、前記トリミング信号を出力するトリミング回路と、を含む。
【００３０】
集積回路装置（ＩＣ）内に、トリミング回路を設けることによって、温度センサ出力付きの基準電圧回路の電気的なトリミングを容易に行うことができる。トリミング回路は、例えば、調整テーブル内蔵のＲＯＭによって構成される。この場合、ルックアップテーブル方式を用いて、効率的な抵抗トリミングが可能である。
【００３１】
このように、本発明の幾つかの態様によれば、温度センサ出力付きの基準電圧回路において、例えば、基準電圧の「頂点温度ばらつき」と「出力電圧ばらつき」、及び温度センサ出力の「傾きばらつき」と「出力電圧ばらつき」の両方の変動を抑えることができる。
【００３２】
（９）本発明の信号処理装置の一態様は、上記いずれかの基準電圧生成回路を有し、入力されるアナログ信号に対してアナログ信号処理を施すアナログフロントエンドと、前記アナログフロントエンドの出力信号に基づいて所与の信号処理を実行する信号処理部と、を含む。
【００３３】
本態様では、アナログ信号処理のためのアナログフロントエンド（ＡＦＥ）に、上記いずれかの基準電圧生成回路が設けられる。基準電圧生成回路は、アナログフロントエンド（ＡＦＥ）に含まれる少なくとも一つの回路のための基準電圧源、あるいは電源電圧源として利用することができる。また、基準電圧生成回路は、温度に依存する電圧を出力することができるため、基準電圧生成回路は、アナログフロントエンド（ＡＦＥ）の周囲温度を測定する温度センサとしての役割も果たすことができる。温度に依存する信号に基づいて、回路の温度特性を補正するための温度特性補正処理を行うことも可能である。
【００３４】
また、アナログフロントエンド（ＡＦＥ）の後段には、信号処理部（例えば、デジタルシグナルプロセッサ：ＤＳＰ）が設けられる。アナログフロントエンド（ＡＦＥ）ならびに信号処理部は、信号処理装置（例えば、アナログ信号処理装置）を構成する。アナログフロントエンド（ＡＦＥ）の回路特性が、温度に対して安定していることから、信号処理装置は、温度に影響されずに高精度の信号処理を実行することができる。
【００３５】
（１０）本発明の信号処理装置の他の態様では、前記アナログフロントエンドは、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器を有し、前記基準電圧生成回路から出力される前記基準電圧は、前記Ａ／Ｄ変換器に供給され、前記基準電圧生成回路から出力される前記温度に依存する電圧は、前記Ａ／Ｄ変換器によってデジタル信号に変換され、変換後のデジタル信号が前記信号処理部に入力される。
【００３６】
本態様では、例えば、アナログフロントエンド（ＡＦＥ）の出力段に、Ａ／Ｄ変換器が設けられ、基準電圧生成回路が生成する基準電圧は、Ａ／Ｄ変換器に供給される。基準電圧生成回路は、例えばＡ／Ｄ変換器の基準電圧源あるいは電源電圧源として使用することができる。Ａ／Ｄ変換器の特性が温度に対して安定していることから、温度に影響されることなく、常に高精度のＡ／Ｄ変換が実現される。
【００３７】
（１１）本発明の信号処理装置の他の態様では、前記アナログフロントエンドは、前記Ａ／Ｄ変換器の前段に、フィルタ回路およびゲイン調整回路の少なくとも一方を有し、かつ前記アナログフロントエンドには、センサから出力されるセンサ信号が入力され、また、前記信号処理部は、前記Ａ／Ｄ変換器から出力される、前記デジタル信号としての前記温度に依存する電圧に基づいて温度信号処理を実行する温度信号処理部を有する。
【００３８】
本態様では、アナログフロントエンド（ＡＦＥ）には、Ａ／Ｄ変換器の前段に、フィルタ回路およびゲイン調整回路の少なくとも一方が設けられる。フィルタ回路は、例えば、ローパスフィルタ（ＬＰＦ）、ハイパスフィルタ（ＨＰＦ）、バンドパスフィルタ（ＢＰＦ）の少なくとも一つを含むことができる。ゲイン調整回路は、例えば、ゲインコントロールアンプにより構成することができ、ゲインコントロールアンプのゲイン調整信号は、例えば、信号処理装置によって生成することができる。
【００３９】
また、本態様では、アナログフロントエンド（ＡＦＥ）には、センサからのセンサ信号（物理量信号：例えば、ジャイロセンサからの角速度信号）が入力される。また、本態様では、信号処理装置（例えばＤＳＰ）には、デジタル信号としての温度に依存する電圧に基づいて温度信号処理を実行する温度信号処理部が設けられる。例えば、温度信号処理部によって温度補正信号（温度補償信号）を生成し、その温度補正信号（温度補償信号）をセンサに戻して、センサの温度特性を制御することができる。また、温度信号処理部から得られる信号に基づいて、周囲温度をユーザに報知すること（例えば、表示パネル上に温度を表示する等）が可能である。本態様では、周囲温度に影響されることなく、常に安定した処理かつ高精度の処理を実行可能なセンサ信号処理装置（センサ信号処理システム）が実現される。
【発明を実施するための最良の形態】
【００４０】
次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが、本発明の解決手段として必須であるとは限らない。
【００４１】
（第１の実施形態）
まず、基本的な回路構成の例について説明する。
【００４２】
（基本的な回路構成の例）
図７（Ａ），図７（Ｂ）は、本発明の基準電圧生成回路（温度センサ出力付きの基準電圧生成回路）の構成の一例を示す回路図である。基本的な回路構成は、図６の回路構成と同様である。すなわち、ｐｎｐ型ＢＪＴＱ２は、例えば、ｐｎｐ型ＢＪＴＱ１と同じサイズのＢＪＴをｎ個並列に接続して構成される。ｐｎｐ型ＢＪＴＱ１を１個のＢＪＴとした場合、ｐｎｐ型ＢＪＴＱ２のｐｎ接合面積は、ｐｎｐ型ＢＪＴＱ１のｎ倍となる。ｐｎｐ型ＢＪＴＱ１を流れる電流をＩ１とし、ｐｎｐ型ＢＪＴＱ２を流れる電流をＩ２とし、例えば、Ｉ１＝Ｉ２であるならば、ｐｎｐ型ＢＪＴＱ２とＱ１の電流密度は、１：ｎとなる。また、以下の説明では、「抵抗Ｒ３」を第１の抵抗、「抵抗Ｒ２」を第２の抵抗、「抵抗Ｒ４」を第３の抵抗と呼ぶ。
【００４３】
第１の抵抗Ｒ３は、異なる電流密度でバイアスされたｐｎｐ型ＢＪＴＱ１とＱ２の順方向電圧の差に相当する電圧に基づいて正の温度係数をもつ電流Ｉ２を生成する抵抗である。第２の抵抗Ｒ２は、正の温度係数をもつ電流Ｉ２に基づいて正の温度係数をもつ電圧を生成する。抵抗Ｒ２の両端電圧（正の温度係数をもつ）を、負の温度係数をもつｐｎ接合ダイオードＱ１の順方向電圧に加算することによって、基準電圧（Ｖｒｅｆ）が生成される。この基準電圧（Ｖｒｅｆ）は、温度による変動が極めて少なく、温度に依存しない基準電圧ということができる。
【００４４】
また、正の温度係数をもつ電流Ｉ２は、ＭＯＳトランジスタＭ３，Ｍ４で構成されるカレントミラーによってコピーされ、正の温度係数をもつ電流ＩＰＴＡＴが得られる。正の温度係数をもつ電流ＩＰＴＡＴは、第３の抵抗Ｒ４によって電圧に変換され、これによって、温度に比例して増減する電圧（温度センサ出力）ＶＰＴＡＴが得られる。
【００４５】
但し、図７（Ａ），図７（Ｂ）の場合、基準電圧（Ｖｒｅｆ）の生成において重要な役割を果たす第１の抵抗Ｒ３、ならびに、温度センサ出力を生成するための第３の抵抗Ｒ４が可変抵抗回路で形成されている。図７（Ａ）では、第１の抵抗Ｒ３と第３の抵抗Ｒ４は、個別の可変抵抗回路１００，２００で構成される。図７（Ｂ）では、第１の抵抗Ｒ３と第３の抵抗Ｒ４は、一体型の可変抵抗回路５００で構成される。
【００４６】
可変抵抗回路（１００，２００あるいは５００）において、第１の抵抗Ｒ３および第３の抵抗Ｒ４の抵抗値の調整は、トリミング回路３００からのトリミング信号Ｓに基づいて、連動して実行される。つまり、第１の抵抗Ｒ３と第３の抵抗Ｒ４の抵抗値の比が常に一定になるように、同時に抵抗値が調整される。
【００４７】
また、温度センサ出力（ＶＰＴＡＴ）付きの基準電圧生成回路は、ＩＣ４００に搭載されており、ＩＣ４００には、上述のトリミング回路３００も搭載されている。ＩＣ４００内に、トリミング回路３００を設けることによって、温度センサ出力付きの基準電圧回路の電気的なトリミングを容易に行うことができる。トリミング回路３００は、例えば、調整テーブル内蔵のＲＯＭ(例えば、ＥＥＰＲＯＭ）によって構成される。トリミング回路３００には、例えば、外部から調整量信号Ｙが入力される。ルックアップテーブル方式を用いてトリミング信号Ｓを生成する場合、効率的な抵抗トリミングが可能となる。
【００４８】
図８は、温度センサ出力（ＶＰＴＡＴ）付きの基準電圧生成回路の回路構成の他の例を示す回路図である。図７では、オペアンプＡ１を用いていたが、図８では、オペアンプの代わりに、ＭＯＳトランジスタＭ１〜Ｍ４からなるカレントミラーを用いる。図８の場合、ｐｎ接合ダイオードＱ２の接合面積が、ｐｎ接合ダイオードＱ１の接合面積のｎ倍となっている。ＭＯＳトランジスタＭ１〜Ｍ４からなるカレントミラーのカレントミラー比が１：１ならば、ｐｎ接合ダイオードＱ１およびＱ２に流れる電流の総量は同じとなる。
【００４９】
オペアンプＡ１を用いた場合と同様に、第１の抵抗Ｒ３は、ｐｎ接合ダイオードＱ１とＱ２の順方向電圧の差に相当する電圧に基づいて正の温度係数をもつ電流を生成する抵抗である。また、図７の場合、抵抗Ｒ１が第２の抵抗となる。つまり、抵抗Ｒ２は、正の温度係数をもつ電流を電圧に変換して正の温度係数をもつ電圧を生成する。この第２の抵抗Ｒ１の、正の温度係数をもつ両端電圧を、負の温度係数をもつｐｎ接合ダイオードＱ３の順方向電圧に加算することによって、基準電圧（Ｖｒｅｆ）が生成される。また、正の温度係数をもつ電流を、第３の抵抗Ｒ４によって電圧に変換することによって、温度に比例して増減する電圧（温度センサ出力）ＶＰＴＡＴが得られる。
【００５０】
図８の回路では、図７（Ｂ）と同様に、第１の抵抗Ｒ３と第３の抵抗Ｒ４は、一体型の可変抵抗回路５００にて構成される。図７（Ａ）と同様に、第１の抵抗Ｒ３と第３の抵抗Ｒ４を個別の可変抵抗回路で構成することもできる。いずれの場合も、第１の抵抗Ｒ３と第３の抵抗Ｒ４の抵抗値は、トリミング信号Ｓによって、各抵抗の比が一定に保たれるように連動して調整される。
【００５１】
可変抵抗回路（２００，３００あるいは５００）の具体的な構成とトリミング動作の説明をする前に、以下、基準電圧Ｖｒｅｆの精度の向上のためには、第１の抵抗Ｒ３の抵抗値のトリミングが重要となる理由について説明する。また、一方、温度センサ回路単独の場合、第３の抵抗Ｒ４については、基準電圧生成回路の場合のようなトリミングは不要である理由についても併せて説明する。温度センサ回路と基準電圧生成回路とを合体させると、基準電圧生成回路における抵抗トリミングの影響が、温度センサ回路に影響を及ぼすようになり、温度センサ出力がばらつくことになる。よって、本実施形態では、第１の抵抗Ｒ３と第３の抵抗Ｒ４を連動して、同比率で調整する。これによって、双方の回路の出力の精度を高精度に維持することができる。
【００５２】
（基準電圧生成において、第１の抵抗Ｒ３のトリミングが必要となる理由）
図７（Ａ）の回路を参照する。バンドギャップ回路（ＢＧＲ回路）の場合、Ｒ３の抵抗値の絶対値が、出力Ｖｒｅｆの変動に直接影響をする。ここで、Ｑ１、Ｑ２の各々のＢＪＴのベース（Ｂ）−エミッタ（Ｅ）間の電圧ＶＥＢ１、ＶＥＢ２は、式１，式２のように表される。
【００５３】
【数１】
【００５４】
なお、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷量、ｂは温度に依存しないＢＪＴに関係する定数、Ｅｇはエネルギーギャップである。なお、ＢＪＴのベース（Ｂ）−エミッタ（Ｅ）間の電圧ＶＥＢと、コレクタ電流Ｉｃの関係は、式３で表される。
【００５５】
【数２】
【００５６】
ここで、便宜上、ｍＲ１＝Ｒ２とおく。また、抵抗値Ｒ１、Ｒ２と電流Ｉ１、Ｉ２の関係から、式４が導かれる。
【００５７】
【数３】
【００５８】
また、ＯＰアンプの入力端、ＮＩＮ、ＰＩＮが同電位であるとすると、式５が導かれる。
【００５９】
【数４】
【００６０】
上記の式１、２、４、５よりＩ２を求めると、式６のようになる。
【００６１】
【数５】
【００６２】
ここで、Ｖｒｅｆを求めると、式１、４、６より、式７が導かれる。
【００６３】
【数６】
【００６４】
式７を見ると、ｍはＲ１、Ｒ２の抵抗値の比であり、比で表されていない項目は、ＬＯＧ項の分母にあるＲ３だけである。よって、第１の抵抗Ｒ３が設計値からばらついた場合、Ｒ３の抵抗値をあらかじめ微調整できるようにして、実際の変動量を調べ、それに応じて調整する必要が生じる。この調整の結果、「頂点温度変動」、および「出力電圧変動」の影響がない基準電圧（Ｖｒｅｆ）が得られる。
【００６５】
（温度センサ回路単独の場合、第３の抵抗Ｒ４のトリミングは不要である理由）
図６中の、Ｉ１、Ｉ２は、上述の式４、６で求められている。ここで、トランジスタＭ４、Ｍ３のカレントミラー比（Ｗ／Ｌの比）が、αであるとすると、式８が成立する。
【００６６】
【数７】
【００６７】
よって、温度センサ出力（ＶＰＴＡＴ）は、ｍ＝Ｒ２／Ｒ１である事に注意すると、式９のようになる。
【００６８】
【数８】
【００６９】
式９は、抵抗の比で表され、孤立してみえる抵抗がない。よって、温度センサ回路単独の場合、温度センサ出力（ＶＰＴＡＴ）は抵抗のトリミングの必要がない。
【００７０】
但し、上述のとおり、温度センサ回路と基準電圧生成回路とを合体させると、基準電圧生成回路における抵抗トリミングの影響が、温度センサ回路に影響を及ぼすようになり、温度センサ出力がばらつくことになる。よって、本実施形態では、第１の抵抗Ｒ３と第３の抵抗Ｒ４を連動して、同比率で調整する。これによって、温度センサ回路と基準電圧生成回路とを合体させた場合でも、双方の回路の出力の精度を高精度に維持することができる。以下、本実施形態の回路について、具体的に説明する。
【００７１】
（本実施形態の回路の具体的な説明）
図７（Ａ），図７（Ｂ）を参照する。図７（Ａ）および図７（Ｂ）において、Ａ１はＯＰアンプ、Ｒ１、Ｒ２、Ｒ３、Ｒ４はそれぞれ抵抗を、Ｑ１、Ｑ２はｐｎｐ型ＢＪＴを、Ｍ３、Ｍ４はそれぞれｐ型ＭＯＳ−ＦＥＴを示している。また、Ｖｒｅｆは定電圧出力を、ＶＰＴＡＴは温度センサ出力を、ＶＤＤは外部から回路に供給される電源電圧を示している。温度センサの出力電圧ＶＰＴＡＴは、下記式１０で表される。
【００７２】
【数９】
【００７３】
式１０では、絶対温度に比例した電圧が出力されている。なお、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷量である。従来例でも述べたように、Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるためには、素子のばらつきに対する調整は必須であり、この回路では、Ｒ３の抵抗値を調整する。ここで問題となるのが、温度センサ出力である。ＩＣ上に形成される素子のばらつきの特徴として、絶対量（例：抵抗値など）のばらつき量は大きいが、相対量（例：抵抗比）のばらつき量は、絶対量のばらつき量に比べて小さい。式１で示しているように、素子ばらつきに対する調整のため、Ｒ３の値が変化すると、Ｒ４／Ｒ３の値が設計値と異なってしまい、ＶＰＴＡＴの特性が所望の特性と乖離してしまい、ＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」を引き起こしてしまう問題点がある。この問題点を解決する手段として、下記の式１１にしたがって、抵抗Ｒ４の抵抗値も調整する。
【００７４】
【数１０】
【００７５】
なお、ΔＲ３、ΔＲ４はそれぞれ抵抗Ｒ３、Ｒ４の調整量を表し、Ｒ３、Ｒ４各々の調整後の抵抗値は、Ｒ３＋ΔＲ３、Ｒ４＋ΔＲ４になる。Ｒ３、Ｒ４を同時に調整する事で、温度センサ出力の特性に影響を与えずに、定電圧出力の特性を調整する事が可能となる。
【００７６】
なお、抵抗値を調整する回路は、式１１に従って、Ｒ３、Ｒ４の抵抗を、レーザートリミングやトランジスタなどのアナログスイッチ、もしくはＥ２ＰＲＯＭなどの不揮発性メモリなどを用いて、個々に調整してもよいが、図７（Ｂ）ならびに図９に示すように、抵抗値を調整する回路を共通化する事も可能である。図９は、第１および第３の抵抗を連動して可変に調整するための可変抵抗回路の原理的構成（共通のトリミング信号で可変する例）を示す図である。図９において、ｘは、トリミング回路３００によるトリミング量を示している。また、５１０ａ，５１０ｂは、可変抵抗回路５００に含まれる、抵抗Ｒ３ならびに抵抗Ｒ４の各々の微調整を行うための回路である。
【００７７】
また、図８の回路（オペアンプの代わりにカレントミラーを用いる回路）においても、同様に、抵抗値のトリミングが可能である。図８において、Ｒ１、Ｒ３、Ｒ４はそれぞれ抵抗を、Ｑ１、Ｑ２、Ｑ３はｐｎｐ型ＢＪＴを、Ｍ１、Ｍ２はｎ型ＭＯＳ−ＦＥＴを、Ｍ３、Ｍ４、Ｍ５、Ｍ６はｐ型ＭＯＳ−ＦＥＴを示している。また、Ｖｒｅｆは定電圧出力を、ＶＰＴＡＴは温度センサ出力を、ＶＤＤは外部から回路に供給される電源電圧を示している。図７（Ａ），図７（Ｂ）では、オペアンプＡ１の反転、及び非反転入力端の各々が仮想接地によって同電位に維持されていたが、図８の場合、カレントミラー回路（Ｍ１〜Ｍ４）がその役割を果たしている。仮にＭ１−Ｍ２、及びＭ３−Ｍ４が同じサイズのトランジスタを用いてカレントミラー回路を構成したとすると、Ｑ１、Ｑ２のＢＪＴには同一の電流が流れる。もちろん、異なるサイズのトランジスタを用いてカレントミラー回路を構成してもよく、その場合は、Ｑ１、Ｑ２のＢＪＴに流れる各々の電流の比が一定となる。ここでは、Ｑ１、Ｑ２のＢＪＴには同一の電流が流れるとすると、図９のＲ３は従来例を示す図１のＲ３と同様の働きをするので、Ｑ１、Ｑ２のＢＪＴに流れる電流Ｉ１、Ｉ２は、式１２となる。
【００７８】
【数１１】
【００７９】
Ｍ５のトランジスタを用いて式１２の電流がコピーされ、Ｒ４に電流を流し、電圧ＶＰＴＡＴに変換される。つまり、実施例１の図７の回路と図８の回路を見比べると、図８のＲ３は図７のＲ３に、図８のＲ４は図７のＲ４にそれぞれ対応している事がわかる。よって、Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるためには、素子のばらつきに対する調整は必須であり、図８の回路では、Ｒ３の抵抗値を調整する。また、ＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」を引き起こさないようする為には、下記の式１３にしたがって、Ｒ４の抵抗値も調整すればよい事がわかる。
【００８０】
【数１２】
【００８１】
次に、可変抵抗回路５００の具体的な構成例について説明する。可変抵抗回路５００は、図１０に示すように、第１の抵抗Ｒ３と第３の抵抗Ｒ４の抵抗値を可変に調整するための回路である。図１０は、可変抵抗回路が設けられる位置を説明するための回路図である。図１０において、可変抵抗回路で構成される第１の抵抗Ｒ３は、例えば、第１のノードＡ１と第２のノードＡ２との間に設けられる。可変抵抗回路で構成される第３の抵抗Ｒ４は、第３のノードＢ１と第４のノードＢ２との間に設けられる。
【００８２】
図１１（Ａ）および図１１（Ｂ）は、可変抵抗回路の構成の一例を示す回路図である。図１１（Ａ）を参照する。第１のノードＡ１と第２のノードＡ２との間には、抵抗Ｒ３’と、微調整用の抵抗ΔＲ３０〜ΔＲ３ｎとが直列に接続されている。抵抗Ｒ３’および微調整用の抵抗ΔＲ３０〜ΔＲ３ｎは第１のラダー抵抗回路を構成する。いずれの抵抗も、第１のノードＡ１と第２のノードＡ２との間の電圧を分圧する働きをするため、分圧抵抗ということができる。但し、抵抗Ｒ３’はメインの抵抗であり、このメインの抵抗Ｒ３’に、微調整用の抵抗ΔＲ３０〜ΔＲ３ｎの抵抗値が加算されることによって、上述した第１の抵抗Ｒ３の実質的な抵抗値が定まる。同様に、第３のノードＢ１と第４のノードＢ２との間には、抵抗Ｒ４’と、微調整用の抵抗ΔＲ４０〜ΔＲ４ｎとが直列に接続されている。抵抗Ｒ４’および微調整用の抵抗ΔＲ４０〜ΔＲ４ｎは第２のラダー抵抗回路を構成する。いずれの抵抗も、第３のノードＢ１と第４のノードＢ２との間の電圧を分圧する働きをするため、分圧抵抗ということができる。但し、抵抗Ｒ４’はメインの抵抗であり、このメインの抵抗Ｒ４’に、微調整用の抵抗ΔＲ４０〜ΔＲ４ｎの抵抗値が加算されることによって、上述の第３の抵抗Ｒ４の実質的な抵抗値が定まる。微調整用の抵抗ΔＲ３０〜ΔＲ３ｎの各々の抵抗値と、対応する微調整用の抵抗ΔＲ４０〜ΔＲ４の抵抗値との比は、一定である。すなわち、ΔＲｉ＝（Ｒ４／Ｒ３）ΔＲ３ｉ（０≦ｉ≦ｎ）が成立する。
【００８３】
また、Ｓ０〜Ｓｎは共通のトリミング信号（Ｓ）が入力される調整用の端子である。図７（Ａ）および図７（Ｂ）の回路構成の場合、調整量に応じて、調整用端子Ｓ０〜Ｓｎのうちの１つの端子のみに、ＭＯＳトランジスタ（Ｍ０ａ，Ｍ０ｂ〜Ｍｎａ，Ｍｎｂ）がＯＮする電圧を、残り全ての端子にはＯＦＦする電圧を加える事で、上記の式１１に示すように、Ｒ３、Ｒ４の抵抗値が同比率で調整される。
【００８４】
ＮＭＯＳトランジスタ（Ｍ０ａ〜Ｍｎａ）は、第１のラダー抵抗回路の分圧ノード（Ｗ０ａ〜Ｗｎａ）の各々と、第２のノードＡ２との間の電気的接続／遮断を制御するバイパススイッチとして機能する。いずれかのバイパススイッチがオンすると、そのバイパススイッチより下流の分圧抵抗は無効化される。オンさせるバイパススイッチを選択することによって、第１のラダー抵抗回路の実質的な抵抗値を可変に調整することができる。同様に、ＮＭＯＳトランジスタ（Ｍ０ｂ〜Ｍｎｂ）は、第２のラダー抵抗回路の分圧ノード（Ｗ０ｂ〜Ｗｎｂ）の各々と、第４のノードＢ２との間の電気的接続／遮断を制御するバイパススイッチとして機能する。いずれかのバイパススイッチがオンすると、そのバイパススイッチより下流の分圧抵抗は無効化される。オンさせるバイパススイッチを選択することによって、第２のラダー抵抗回路の実質的な抵抗値を可変に調整することができる。そして、上述のとおり、微調整用の抵抗ΔＲ３０〜ΔＲ３ｎの各々の抵抗値と、対応する微調整用の抵抗ΔＲ４０〜ΔＲ４ｎの抵抗値との比は一定であり、よって、共通のトリミング信号（Ｓ）によって、一対の対応するバイパストランジスタを同時にオンさせれば、第１のラダー抵抗回路の抵抗値と、第２のラダー抵抗回路の抵抗値は、同比率で変化する。
【００８５】
図１１（Ｂ）は、可変抵抗回路５００の回路構成の変形例（改良版）を示している。図１１（Ａ）の基本形の回路でのＲ４’が、図１１（Ｂ）ではＲ４ａ’とＲ４ｂ’に分割されている（Ｒ４’＝Ｒ４ａ’＋Ｒ４ｂ’）。Ｒ４ａ’とＲ４ｂ’の分割する割合は、調整用端子に繋がっている全てのＭＯＳ−ＦＥＴのソース電位が同一になる様に設計する。つまり、最も下流の分圧抵抗ΔＲ４ｎと第４のノードＢ２との間に電位調整抵抗Ｒ４ｂ’が設けられ、この電位調整抵抗Ｒ４ｂ’の両端電圧が調整されることによって、バイパススイッチを構成するＭＯＳトランジスタのソース電位（図中のＣ１）が、対応するＭＯＳトランジスタのソース電位（図中のＣ２）に等しくなるように調整される。これによって、第２のラダー抵抗回路に含まれるバイパススイッチのオン抵抗を、対応する第１のラダー抵抗回路に含まれるバイパススイッチのオン抵抗に等しくなるように調整することができる。よって、第１のラダー抵抗回路と第２のラダー抵抗回路の比精度が向上する。つまり、ＭＯＳトランジスタのＯＮ抵抗は、下記式１４で示される。
【００８６】
【数１３】
【００８７】
よって、Ａ１−Ａ２側のＭＯＳ−ＦＥＴのＷ／ＬとＢ１−Ｂ２側のＭＯＳ−ＦＥＴのＷ／Ｌとの比と１／Ｒ３と１／Ｒ４との比が同じになるようにＭＯＳ−ＦＥＴのサイズを設計することで、Ａ１−Ａ２間の抵抗値とＢ１−Ｂ２間の抵抗値の比の精度が高まる。
【００８８】
（第２の実施形態）
本実施形態では、可変抵抗回路５００の他の構成について説明する。図１２（Ａ），図１２（Ｂ）は、可変抵抗回路の他の構成例を示す回路図である。図１２（Ａ），図１２（Ｂ）において、Ｓ０〜Ｓｎは調整用端子であるが、図１１（Ａ），図１１（Ｂ）とは、バイパススイッチの構成（調整量を表す信号の入力方法）が異なる。図１２（Ａ），図１２（Ｂ）では、バイパススイッチが、微調整用の抵抗ΔＲ３０〜ΔＲ３ｎならびに微調整用の抵抗ΔＲ４０〜ΔＲ４ｎの各々に対応して設けられ、一つのバイパススイッチがオンすると、対応する微調整用の抵抗の両端がショートされ、その微調整用の抵抗のみが無効化される。
【００８９】
図１１（Ａ），図１１（Ｂ）では、どれか１つの端子をＨにして、残りの端子をＬにする必要がある。調整パターンは、調整端子がＮ個あればＮ段階の調整しかできない。これに対して、図１２（Ａ），図１２（Ｂ）の場合は、調整端子がＮ個あれば、２Ｎ段階の調整パターンが存在する。例として、Ｓ０，Ｓ２，Ｓ３＝Ｌ、Ｓ１，Ｓ４，Ｓ５，…Ｓｎ＝Ｈの場合、Ａ１−Ａ２間の抵抗はＲ３’＋ΔＲ３０＋ΔＲ３２＋ΔＲ３３に、Ｂ１−Ｂ２間の抵抗はＲ４’＋ΔＲ４０＋ΔＲ４２＋ΔＲ４３に調整される。図１２（Ｂ）は変形例（改良版）を示している。改良点は図１１（Ｂ）の場合と同様である。すなわち、最も下流の分圧抵抗ΔＲ４ｎと第４のノードＢ２との間に電位調整抵抗Ｒ４ｂ’が設けられ、この電位調整抵抗Ｒ４ｂ’の両端電圧が調整されることによって、最も下流のバイパススイッチを構成するＭＯＳトランジスタのソース電位（図中のＣ３）が、対応するＭＯＳトランジスタのソース電位（図中のＣ４）に等しくなるように調整される。これによって、第２のラダー抵抗回路に含まれるバイパススイッチの各々のオン抵抗を、対応する第１のラダー抵抗回路に含まれるバイパススイッチの各々のオン抵抗に等しくなるように調整することができる。よって、第１のラダー抵抗回路と第２のラダー抵抗回路の比精度が向上する。
【００９０】
（第３の実施形態）
本実施形態では、可変抵抗回路５００のさらに他の構成について説明する。図１３（Ａ），図１３（Ｂ）は、可変抵抗回路のさらに他の構成例を示す回路図である。図１３（Ａ），図１３（Ｂ）において、Ｓ０〜Ｓｎは調整用端子であるが、図１３（Ａ），図１３（Ｂ）では、調整用の抵抗（ΔＲ３０〜ΔＲ３ｎ，ΔＲ４０〜ΔＲ４ｎ）が並列に接続されている。また、スイッチ回路（Ｍ０ａ〜Ｍｎａ，Ｍ０ｂ〜Ｍｎｂ）が、調整用の抵抗（ΔＲ３０〜ΔＲ３ｎ，ΔＲ４０〜ΔＲ４ｎ）毎に設けられている。スイッチ回路（Ｍ０ａ〜Ｍｎａ，Ｍ０ｂ〜Ｍｎｂ）の一端は、各調整用の抵抗（ΔＲ３０〜ΔＲ３ｎ，ΔＲ４０〜ΔＲ４ｎ）に接続され、他端は共通に接続されている。図１３（ａ）では、スイッチ回路（Ｍ０ａ〜Ｍｎａ）の共通接続点は、第２のノードＡ２に接続されており、スイッチ回路（Ｍ０ｂ〜Ｍｎｂ）の共通接続点は、第４のノードＢ２に接続されている。スイッチ回路がオンした場合のみ、対応する調整用抵抗が有効化される。どのスイッチ回路をオンさせるかを選択することによって、Ａ１−Ａ２間の抵抗値ならびにＢ１−Ｂ２間の抵抗値を可変に調整することができる。
【００９１】
一例として、Ｓ０，Ｓ２，Ｓ３＝Ｌ、Ｓ１，Ｓ４，Ｓ５，…Ｓｎ＝Ｈの場合、Ａ１−Ａ２間の抵抗は、次のようになる。つまり、Ｒ３’＋（ΔＲ３０||ΔＲ３２||ΔＲ３３||ΔＲ３）になる。
【００９２】
また、Ｂ１−Ｂ２間の抵抗はＲ４’＋（ΔＲ４０||ΔＲ４２||ΔＲ４３||ΔＲ４）に調整される。なお、「||」は並列接続である事を示し、Ｃ＝Ａ||Ｂは、Ｃ−１＝Ａ−１＋Ｂ−１と同義である。図１３（Ｂ）では、電位調整抵抗Ｒ４ｂ’が、各スイッチ回路の共通接続点と第４のノードＢ２との間に接続されている。電位調整抵抗Ｒ４ｂ’の両端の電圧を調整することによって、対応するバイパススイッチ同士のオン抵抗を同じに調整することができる。
【００９３】
なお、以上説明した回路構成を、組み合わせて使用することができる。つまり、第１、第２、第３のいずれかの実施形態の可変抵抗回路の構成のいずれか、もしくは全てを組み合わせて、トリミング回路を構成することも可能である。組み合わせ方は多々あるが、一例が図１４に示される。図１４は、可変抵抗回路の、さらに他の回路構成例を示す図である。また、以上の説明で用いた回路は、一例であり、種々、変形が可能である。例えば、図１１（Ａ），図１１（Ｂ）の回路において、分圧ノードの各々にバイパススイッチを設けるのではなく、バイパススイッチを２個おき、あるいは３個おきに設ける、というような変形は自由に行うことができる。
【００９４】
（第４の実施形態）
生成された高精度の基準電圧は、例えば、電子回路における各種の基準電圧や、信号線路の直流バイアス電圧として利用できる。また、温度センサ出力は、例えば、温度補償信号の生成のために使用することができる。また、基準電圧および温度センサ出力の双方を用いて、温度に対する依存が極めて少ない定電流（すなわち温度に依存しない定電流）を生成することもできる。本実施形態では、基準電圧および温度センサ出力の双方を用いて、温度に対する依存が極めて少ない定電流を生成する場合の回路例について説明する。
【００９５】
図１５に定電流源回路を示している。この回路はＶＰＴＡＴの温度特性と抵抗の温度特性を利用して定電流を発生させる回路である。なお、オペアンプの非反転入力には、Ａ１倍された基準電圧ＶｒｅｆとＡ２倍されたＶＰＴＡＴが、足し合わされた電圧が入力されている。抵抗Ｒに流れる電流Ｉは、オペアンプの非反転入力と反転入力の電位が等しい事を考慮すると、式１５が成立する。
【００９６】
【数１４】
【００９７】
ここで、抵抗Ｒが温度特性をもっており、以下の式１６で表される。
【００９８】
【数１５】
【００９９】
ここで、Ｒ０はＴ＝Ｔ０における抵抗値、ＣＲは温度係数である。このＣＲは、どの材料でどのような条件で抵抗を作ったかによって決まる。ここで、Ｖｒｅｆは温度によらず一定の電圧で、ＶＰＴＡＴは絶対温度Ｔに比例する電圧であり、式１７が成立する。
【０１００】
【数１６】
【０１０１】
なお、ａ１、ａ２は定数である。式１２、１３より、式１１の分母、および分子はＴに関する１次関数になっていて、ａ１、ａ２の値は、Ａ１、Ａ２を適切に選び設計すればよいので、温度に対する依存が極めて少ない電流が生成できることが分かる。トランジスタＭ１、Ｍ２は、抵抗Ｒに流れる電流をコピーする役割を果たし、温度に対する依存が極めて少ない定電流Ｉｒｅｆを出力する事が可能となる。以上のように、定電圧源回路と温度センサ回路があれば、定電流源回路を構成することも可能である。
【０１０２】
以上説明したように、本発明のいくつかの実施形態によれば、例えば、以下の効果を得ることができる。すなわち、基準電圧生成回路と温度センサ回路を組み合わせた回路構成において、素子ばらつきによるＶｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるために、回路中の適当な抵抗の抵抗値を微調整する場合、温度センサ回路側にある適切な抵抗の抵抗値も同時に、同比率で微調整する事で、Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」、及びＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」の両方の変動を抑える事ができる。
【０１０３】
また、上記２つの抵抗の抵抗値を同時に、同比率で調整する事は、抵抗値の調整に必要な回路を共通化でき、回路面積を減少できる利点もある。さらには、基準電圧生成回路と温度センサ回路の調整が同時に行えるので、個々の回路を個別に調整する場合に比べ、調整コストを低減できる。
【０１０４】
（第５の実施形態）
本実施形態では、本発明の基準電圧発生回路を利用した信号処理装置の例について説明する。図１６は、本発明の基準電圧発生回路を利用した信号処理装置の一例の構成を示す図である。
【０１０５】
信号処理装置６１０は、センサ（物理量測定装置）６２０の出力信号ＳＣが入力されるアナログフロントエンド（ＡＦＥ）６３０と、信号処理部（例えばデジタルシグナルプロセッサ：ＤＳＰ）６４０と、表示制御部６５０と、表示部６６０と、を有する。センサ（物理量測定装置）６２０は、例えば、物体の動きや姿勢を検出するモーションセンサであり、より具体的には、例えば、ジャイロセンサである。センサ６２０がジャイロセンサである場合、出力信号ＳＣは角速度信号である。信号処理部６４０は、ゲイン制御信号生成部６４１と、信号解析部６４２と、温度信号処理部としての温度補正回路６４３と、を有する。アナログフロントエンド（ＡＦＥ）６３０は、フィルタ回路６３１と、ゲイン調整回路としての可変利得増幅回路６３２と、Ａ／Ｄ変換器６３３と、前掲の実施形態で説明した、いずれかの基準電圧生成回路６３４と、を有する。また、表示部６６０は、波形表示部（波形表示ウインドウ）６６１と、温度表示部（温度表示ウインドウ）６６２と、を有する。表示制御部６５０は、表示部６６０における画像表示を制御する。
【０１０６】
アナログフロントエンド（ＡＦＥ）６３０は、入力されるアナログ信号ＳＣに対して、所与のアナログ信号処理（例えば、フィルタリング処理や可変利得増幅、あるいはＡ／Ｄ変換等）を施す。アナログフロントエンド（ＡＦＥ）６３０には、本発明の基準電圧生成回路６３４が設けられる。基準電圧生成回路６３４は、温度による影響が極めて少ない基準電圧Ｖｒｅｆを出力することができるため、アナログフロントエンド（ＡＦＥ）に含まれる少なくとも一つの回路のための基準電圧源、あるいは電源電圧源として利用することができる。
【０１０７】
また、基準電圧生成回路６３４は、温度に依存する電圧ＶＰＴＡＴを出力することができるため、基準電圧生成回路６３４は、アナログフロントエンド（ＡＦＥ）６３０の周囲温度を測定する温度センサとしての役割も果たすことができる。温度に依存する信号ＶＰＴＡＴに基づいて、回路の温度特性を補正するための温度特性補正処理を実行することも可能である。
【０１０８】
図１６において、基準電圧生成回路６３４が生成する基準電圧Ｖｒｅｆは、Ａ／Ｄ変換器６３３に、例えば、階調電圧生成用のリファレンスとして供給される。これによって、Ａ／Ｄ変換器６３３の特性が温度に対して安定し、よって、温度による影響がほとんどない、高精度のＡ／Ｄ変換が実現される。
【０１０９】
センサ６２０から入力されたアナログ信号ＳＣは、Ａ／Ｄ変換器６３３によって、デジタル信号ＳＣ（Ｄ）に変換され、デジタル信号ＳＣ（Ｄ）は、信号処理部（ＤＳＰ）６４０に供給される。また、基準電圧生成回路６３４から出力される温度に依存する電圧ＶＰＴＡＴは、Ａ／Ｄ変換器６３３によってデジタル信号ＶＰＴＡＴ（Ｄ）に変換され、そのデジタル信号ＶＰＴＡＴ（Ｄ）は、信号処理部（ＤＳＰ）６４０に送られる。
【０１１０】
信号処理部（例えば、ＤＳＰ）６４０は、例えば、信号解析、ゲイン制御信号の生成、温度補正信号の生成等の信号処理（アナログ信号処理）を実行する。アナログフロントエンド（ＡＦＥ）６３０の回路特性が、温度に対して安定していることから、信号処理装置６１０は、温度に影響されずに高精度の信号処理を実行することができる。
【０１１１】
信号処理部（例えば、ＤＳＰ）６４０に設けられるゲイン制御信号生成部６４１は、上述のデジタル信号ＳＣ（Ｄ）に基づいて、ゲイン制御信号ＧＱＣを生成する。このゲイン制御信号ＧＱＣによって、ゲイン調整回路としての可変利得増幅器６３２のゲインが調整される。例えば、可変利得増幅回路６３２の出力信号の振幅が常に一定になるように、可変利得増幅器６３２のゲインが調整される。
【０１１２】
また、信号解析部６４２は、デジタル信号ＳＣ（Ｄ）に基づいて所定の解析処理を実行し、例えば、時間軸上における信号の振幅や周波数の変化に関する情報を取得する。信号解析結果は、信号解析部６４２から表示制御部６５０に送られる。
【０１１３】
また、温度信号処理部としての温度補正回路６４３は、上述のデジタル信号ＶＰＴＡＴ（Ｄ）に基づいて、温度補正信号ＴＱＣ１を生成する。温度補正信号ＴＱＣ１は、センサ（物理量測定装置）６２０に供給される。これによって、センサ（物理量測定装置）６２０の出力信号ＳＣの温度特性がキャンセルされる。また、温度補正回路６４３は、温度時間軸上における温度の変化に関する情報ＴＱＣ２を取得する。取得された温度情報ＴＱＣ２は、温度補正回路６４３から、表示制御部６５０に送られる。
【０１１４】
表示制御部６５０は、表示部６６０における画像表示を制御する。上述のとおり、表示部６６０は、波形表示部（波形表示ウインドウ）６６１と、温度表示部（温度表示ウインドウ）６６２とを有している。波形表示部（波形表示ウインドウ）６６１には、例えば、センサ６２０から出力されるアナログ信号ＳＣの信号波形が表示される。また、温度表示部（温度表示ウインドウ）６６２には、例えば、温度（例えば２５℃）がデジタル表示される。
【０１１５】
本実施形態によれば、周囲温度に影響されることなく、常に安定した処理かつ高精度の処理を実行可能な信号処理装置、例えばセンサ信号処理装置（センサ信号処理システム）を実現することができる。
【０１１６】
なお、本実施形態について詳述したが、本発明の新規事項および効果から逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。
【０１１７】
本発明は、温度に対する依存性が極めて少ない高精度の基準電圧（すなわち、温度に依存しない基準電圧）の生成と、高精度の温度センサ出力電圧とを両立できるという効果を有し、したがって、アナログ半導体集積回路全般、特に、温度補正を必要とする集積回路装置に利用でき、例えば、基準電圧生成回路（基準電圧と共に、温度に依存した電圧を並列に出力する基準電圧生成回路）および、その基準電圧生成回路とトリミング回路を有する集積回路装置に用いて好適である。
【図面の簡単な説明】
【０１１８】
【図１】基準電圧回路の構成の一例を示す回路図
【図２】基準電圧の特性を示す図
【図３】基準電圧のばらつきを説明するための図
【図４】温度センサ回路の一例を示す回路図
【図５】温度センサ出力の温度特性を示す図
【図６】基準電圧生成回路と温度センサ回路を組み合わせて同一回路で構成した例を示す回路図
【図７】図７（Ａ），図７（Ｂ）は、本発明の基準電圧生成回路（温度センサ出力付きの基準電圧生成回路）の構成の一例を示す回路図
【図８】温度センサ出力（ＶＰＴＡＴ）付きの基準電圧生成回路の回路構成の他の例を示す回路図
【図９】第１および第３の抵抗を連動して可変に調整するための可変抵抗回路の原理的構成（共通のトリミング信号で可変する例）を示す図
【図１０】可変抵抗回路が設けられる位置を説明するための回路図
【図１１】図１１（Ａ），図１１（Ｂ）は、可変抵抗回路の構成の一例を示す回路図
【図１２】図１２（Ａ），図１２（Ｂ）は、可変抵抗回路の他の構成例を示す回路図
【図１３】図１３（Ａ），図１３（Ｂ）は、可変抵抗回路のさらに他の構成例を示す回路図
【図１４】可変抵抗回路のさらに他の回路構成例を示す図
【図１５】温度に対する依存が極めて少ない定電流を生成する場合の回路例を示す図
【図１６】本発明の基準電圧発生回路を利用した信号処理装置の一例の構成を示す図
【符号の説明】
【０１１９】
１００，２００ 可変抵抗回路、３００ トリミング回路、４００ 集積回路装置、
Ｑ１，Ｑ２ 異なる電流密度でバイアスされたｐｎｐ型ＢＪＴ（ｐｎ接合ダイオード）、Ｒ３ 基準電圧を生成する際に調整が必要な抵抗（第１の抵抗）、
Ｒ２ 正の温度係数をもつ電圧を発生させる抵抗（第２の抵抗）、
Ｒ４ 温度センサ出力を生成するための抵抗（第３の抵抗）
【技術分野】
【０００１】
本発明は、基準電圧生成回路（特に、基準電圧と共に、温度に依存した電圧を並列に出力する基準電圧生成回路）、集積回路装置および信号処理装置に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）において、アナログ信号を扱う場合、基準となる電圧が必要となる。この電圧を発生させる回路が、基準電圧生成回路である。例えば、ＯＰアンプ（Operational Amplifier）を用いてアナログ信号を増幅する場合、ある基準電圧値を基にして、増幅を行う事がある。よって、基準電圧値が変動すると、アナログ信号を正しく増幅する事ができなくなってしまう。この基準となる電圧には、外部から集積回路に供給される電源の電圧変動や、集積回路の温度変化に対して、常に一定の値を出力する事が求められる。
【０００３】
また、温度センサ回路は、温度を電圧、もしくは電流に変換して出力し、温度情報を提供する回路である。例えば、温度センサ回路より得られる温度情報を基に、アナログ信号を補正する事がある。一般的に、加速度や角速度などを検出するセンサから出力されるアナログ信号は、温度依存性をもっている。これらのアナログ信号は、温度依存性を取り除くために、温度センサ回路より得られる温度情報を基に補正を行う事がある。よって、同一温度であれば、常に同じ値を出力する温度情報が得られなければ、正しく補正ができない事になる。温度情報には、温度に対して出力される電圧（もしくは電流）が、高い精度での線形性が要求され、かつ、ある温度の時に出力される電圧（もしくは電流）値が、常に一定となる、高い安定性が要求される。
【０００４】
（基準電圧生成回路についての説明）
基準電圧生成回路において、一般的に用いられるのがバンドギャップ回路（Bandgap Reference回路:以下、ＢＧＲ回路という）である。ＢＧＲ回路の一例として、図１のような構成があげられる（例えば、特許文献１参照）。図１において、Ａ１はＯＰアンプ、Ｒ１、Ｒ２、Ｒ３はそれぞれ抵抗を、Ｑ１、Ｑ２はｐｎｐ型バイポーラトランジスタ（以下、ＢＪＴ）を表している。また、ｎは自然数で、ＢＪＴがｎ個並列に接続されている事を示す。なお、ＢＪＴの部分はダイオードでもよい。また、Ｖｒｅｆは基準電圧出力（定電圧出力）を示している。
【０００５】
図１のＱ１、Ｑ２ように、ベース（Ｂ）−コレクタ（Ｃ）間が短絡されたＢＪＴでは、エミッタ（Ｅ）から流す電流を一定に保ち続けている状態で温度が上昇すると、ベース（Ｂ）−エミッタ（Ｅ）間の電圧ＶＥＢが減少する。このように、温度上昇に対して、電圧が減少する特性を、「負の温度特性」と呼び、図１のＱ１、Ｑ２は、負の温度特性を持つ素子である。
【０００６】
一方、Ａ１のＯＰアンプの入力端（ＰＩＮ、ＮＩＮ）は、仮想的に短絡されているので、これら入力端は各々、同電位となる。つまり、抵抗Ｒ１、Ｒ２の各々の両端にかかる電圧は同じなので、Ｒ１、Ｒ２の各々に流れる電流は常に一定の比を保ち、それらの電流がＢＪＴに流れ込むので、Ｑ１、Ｑ２の各々のＢＪＴに流れ込む電流も常に一定の比を保ち続ける。このように、２つのＢＪＴの各々に、一定の比を保ったまま異なる電流を流し込むと、Ｑ１、Ｑ２の各々のＢＪＴのベース（Ｂ）−エミッタ（Ｅ）間の電圧ＶＥＢ１、ＶＥＢ２の電位差ＶＥＢ１−ＶＥＢ２は、Ａ１のＯＰアンプの入力端が、各々仮想的に短絡されている事を考慮すると、抵抗Ｒ３の両端にかかる電圧に対応する事がわかる。また、この電圧差は、温度が上昇すると、増加する特性がある。このように、温度上昇に対して、電圧が増大する特性を、「正の温度特性」と呼び、抵抗Ｒ３はあたかも正の温度特性を持つように振舞う事が分かる。また、Ｒ２、Ｒ３は同一の電流が流れ、Ｒ１、Ｒ２に流れる電流比は一定に保たれているので、Ｒ３に対応してＲ１、Ｒ２各々の両端に掛かる電圧も変動することがわかる、よって、Ｒ１、Ｒ２も正の温度特性を持つように振舞う事が分かる。
【０００７】
図１より、ＢＧＲ回路の出力Ｖｒｅｆは、ＢＪＴのベース（Ｂ）−エミッタ（Ｅ）間の電圧ＶＥＢと、抵抗の両端にかかる電圧の和である。これまで述べてきたように、それぞれの電圧は、負の温度特性を持つ電圧と正の温度特性を持つ電圧であり、それらの和でＢＧＲ回路の出力Ｖｒｅｆは構成されている。図２にはその概要を示している。これら正、および負の温度特性を持つ電圧を適切な割合で足し合わせる事で、温度変化に依存しない電圧Ｖｒｅｆが生成される。
【０００８】
しかし、正と負の温度特性を持つ電圧を適切な割合で足し合わせたとしても、Ｖｒｅｆから完全に温度特性を消し去る事はできない。図３に示すように、一般的にＶｒｅｆの温度依存性は、ある温度で頂点を持つ２次関数に近い曲線をしている。このＢＧＲ回路を設計する際は、Ｖｒｅｆの温度依存性曲線の頂点が室温付近になるように設計する。この設計をする上で問題となるのが、素子のばらつきである。集積回路上に抵抗などの素子を形成する際、各々の素子はばらつきが生じる。一般的に、抵抗は設計値から数十％程度のばらつきが生じる。しかし、ＩＣ上で近くに配置した素子同士のばらつきは小さく抑える事ができる。つまり、抵抗の場合、絶対値である抵抗値は大きく設計値と異なるが、相対値である抵抗比の値は設計値どおりに作成する事が可能という事である。この点から、集積回路上に回路を設計する際は、絶対値が出力に直接影響する設計を避け、相対値のみが出力に影響するような設計を行う。しかしながら、このＢＧＲ回路のＶｒｅｆの温度依存性曲線の頂点温度は、抵抗の絶対値が直接影響を与えてしまう。抵抗の絶対値は、設計値から大きくずれるので、図３で示す「頂点温度ばらつき」を引き起こす。それと同時に、「出力電圧ばらつき」も生じる。よって、ＢＧＲ回路では、素子のばらつきに応じて、回路を調整する必要がある。図１に示すＢＧＲ回路の場合、Ｒ３の抵抗値の絶対値が、出力Ｖｒｅｆの変動に直接影響をする。よって、Ｒ３の抵抗値をあらかじめ微調整できるようにして、実際の変動量を調べ、それに応じて調整する。この調整の結果、「頂点温度ばらつき」、および「出力電圧ばらつき」の影響がないＶｒｅｆ特性が得られる。
【０００９】
（温度センサ回路についての説明）
温度センサ回路は、温度変化に対して、線形に変化する電圧、もしくは電流を発生させる回路である。一例として、図４のような構成をしている（例えば、特許文献２参照）。Ａ１はＯＰアンプ、Ｒ２、Ｒ３はそれぞれ抵抗を、Ｑ１、Ｑ２はｐｎｐ型ＢＪＴを、Ｍ１、Ｍ２、Ｍ３はそれぞれｐ型ＭＯＳ−ＦＥＴを示している。また、ＶＰＴＡＴは温度センサ出力を、ＶＤＤは外部から回路に供給される電源電圧を示している。
【００１０】
ＢＧＲ回路に非常に動作が似通っている。一般的な基準電圧生成回路のときと同様に、抵抗Ｒ３の両端にかかる電圧は、正の温度特性をもつように振舞う。つまり、抵抗Ｒ３に流れる電流は、正の温度特性を持ち、温度の上昇に伴って増大する。この電流は、Ｍ１、Ｍ２、Ｍ３のトランジスタで構成されるカレントミラー回路を介して、コピーされ、抵抗Ｒ４には正の温度特性をもつ電流が流れ込む。結果的に、ＶＰＴＡＴには、正の温度特性をもつ電圧が現れる。このようにして、温度情報を電圧ＶＰＴＡＴに変換するように、温度センサ回路は構成されている。図５には、ＶＰＴＡＴの温度特性を示している。一方、この回路の出力ＶＰＴＡＴは、ＢＧＲ回路の出力Ｖｒｅｆと異なり、抵抗の相対値のみで特性が決定され、絶対値が直接影響を与えない。よって、温度センサ回路の場合、「傾きばらつき」と「出力電圧ばらつき」は、素子ばらつきに対する調整をしなくても変動は少ない。
【特許文献１】特開２００３−２５８１０５号公報
【特許文献２】特開２００４−３１０４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１、図４からも分かるように、基準電圧生成回路と温度センサ回路は、回路構成が似通っている。この点に着目し、本発明の発明者は、両方の回路を組み合わせて同一回路で構成する事を検討した。図６には、基準電圧生成回路と温度センサ回路を組み合わせて同一回路で構成した例を示している。Ａ１はＯＰアンプ、Ｒ１、Ｒ２、Ｒ３、Ｒ４はそれぞれ抵抗を、Ｑ１、Ｑ２はｐｎｐ型ＢＪＴを、Ｍ３、Ｍ４はそれぞれｐ型ＭＯＳ−ＦＥＴを示している。また、Ｖｒｅｆは定電圧出力を、ＶＰＴＡＴは温度センサ出力を、ＶＤＤは外部から回路に供給される電源電圧を示している。この回路は、基準電圧生成回路と温度センサ回路の機能を持ち、しかも各々を個別にＩＣ上に構成するよりも、大幅に占有面積を減らす事ができる。
【００１２】
ここで問題となるのが、素子ばらつきに対する調整である。これまで述べてきたように、ＢＧＲ回路の出力であるＶｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」に対しては、抵抗の絶対値が影響を及ぼし、素子のばらつきに対する調整が必要であるが、温度センサ回路の出力であるＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」に対しては、その必要はない。ここで、Ｖｒｅｆの変動を調整するため、前述のように、Ｒ３の抵抗値をあらかじめ微調整できるようにして、実際の変動量を調べ、それに応じて調整したとする。当然、Ｒ３の抵抗値を調整したので、相対値である抵抗比も変化する事になる。ＶＰＴＡＴの変動は、抵抗の絶対値の影響は受けないが、相対値の影響は受けるので、Ｒ３の抵抗値を調整した結果、ＶＰＴＡＴの変動に影響が生じる。
【００１３】
このように、図６に示す回路においては、Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」、もしくはＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」の、ＶｒｅｆもしくはＶＰＴＡＴノードのどちらか一方のみの変動しか抑える事ができないという問題点がある。
【００１４】
本発明は、このような考察に基づいてなされたものである。本発明の幾つかの実施形態によれば、例えば、基準電圧生成回路と温度センサ回路を組み合わせた回路構成において、素子ばらつきによるＶｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるために、回路中の適当な抵抗の抵抗値を微調整する場合、温度センサ回路側にある適切な抵抗の抵抗値も同時に、同比率で微調整する事で、Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」、及びＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」の両方の変動を抑える事ができる。
【課題を解決するための手段】
【００１５】
（１）本発明の基準電圧生成回路の一態様は、基準電圧を生成する基準電圧生成回路であって、第１の電圧を発生する第１のｐｎ接合と、前記第１のｐｎ接合とは電流密度が異なる第２のｐｎ接合と、前記第１のｐｎ接合の順方向電圧と前記第２のｐｎ接合の順方向電圧との差に相当する電圧に基づいて正の温度係数をもつ第１の電流を生成する第１の抵抗と、前記第１の電流に基づいて、正の温度係数をもつ第１の電圧を生成する第２の抵抗と、とを含み、前記正の温度係数をもつ第１の電圧と負の温度係数をもつ電圧とを加算して、前記基準電圧を生成すると共に、さらに、前記正の温度係数をもつ第１の電流に基づいて、温度に依存する電圧を生成する第３の抵抗と、を含み、前記基準電圧と前記温度に依存する電圧の各々は、第１および第２の出力ノードの各々から並列に出力され、かつ、トリミング信号によって、前記第１の抵抗の抵抗値および前記第３の抵抗の抵抗値が同比率で調整される。
【００１６】
基準電圧生成回路と温度センサ回路を組み合わせた回路構成において、素子ばらつきによる基準電圧の「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるために、回路中の第１の抵抗の抵抗値を微調整する場合、温度センサ回路側にある第３の抵抗の抵抗値も同時に、同比率で微調整する。第１および第３の抵抗の抵抗値は、トリミング信号によって電気的に、高精度に微調整することができる。また、第１および第３の抵抗の抵抗値は、同比率で調整される。よって、基準電圧の「頂点温度ばらつき」と「出力電圧ばらつき」、および温度センサ出力の「傾きばらつき」と「出力電圧ばらつき」の両方の変動を抑えることができる。生成された高精度の基準電圧は、例えば、電子回路における各種の基準電圧や、信号線路の直流バイアス電圧として利用できる。また、温度センサ出力は、例えば、温度補償信号の生成のために使用することができる。また、基準電圧および温度センサ出力の双方を用いて、温度に対する依存が極めて少ない定電流（すなわち、温度に依存しない定電流）を生成することもできる。
【００１７】
（２）本発明の基準電圧生成回路の他の態様では、前記第１の抵抗および前記第３の抵抗は、共通の前記トリミング信号に基づいて各々の抵抗値が同比率で調整される可変抵抗回路によって構成される。
【００１８】
第１の抵抗および第３の抵抗を可変抵抗回路で構成すると共に、可変抵抗回路の制御を、共通のトリミング信号によって行うものである。２つの抵抗の抵抗値を、共通のトリミング信号によって同比率で調整可能とすることによって、抵抗値の調整に必要な回路を共通化でき、回路面積を削減できる。また、基準電圧生成回路と温度センサ回路の調整を同時に行えるため、個々の回路を個別に調整する場合に比べ、調整コストを低減できる。
【００１９】
（３）本発明の基準電圧生成回路の他の態様では、前記可変抵抗回路は、前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間に直列に接続された第１〜第ｍ（ｍは２以上の整数）の分圧抵抗により構成される第１のラダー抵抗回路と、前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間に直列に接続された第１〜第ｍの分圧抵抗により構成される第２のラダー抵抗回路と、前記第１のラダー抵抗回路における第１〜第ｉ（ｉは２以上の整数）の分割ノードの各々と前記第２のノードとの間の電気的接続／遮断を切り換えるための、第１のラダー抵抗用の第１〜第ｉのバイパススイッチと、前記第２のラダー抵抗回路における第１〜第ｉ（ｉは２以上の整数）の分割ノードの各々と前記第４のノードとの電気的接続／遮断を切り換えるための、第２のラダー抵抗用の第１〜第ｉのバイパススイッチと、を有し、前記第１のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値と、前記第２のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値との比は一定であり、前記第１のラダー抵抗回路用の第ｋ（１≦ｋ≦ｉ）の前記バイパススイッチのオン／オフならびに前記第２のラダー抵抗回路用の第ｋ（１≦ｋ≦ｉ）の前記バイパススイッチのオン／オフは、前記共通のトリミング信号によって制御される。
【００２０】
可変抵抗回路の構成の一例を明確化したものである。第１および第２のラダー抵抗回路における分圧ノードの各々と所定の電位点との間をバイパスするためのバイパススイッチを設け、共通のトリミング信号によって、第１および第２のラダー抵抗における、対応するバイパススイッチのオン／オフを制御する。バイパススイッチがオンされると、そのバイパススイッチより下流の分圧抵抗は無効化される。一つのバイパススイッチのみをオンさせることとし、オンさせるバイパススイッチを選択することによって、抵抗値の微調整が可能である。第１および第２のラダー抵抗の、対応する分圧抵抗の抵抗値の比は一定であるため、第１のラダー抵抗回路を構成する分圧抵抗の抵抗値が増減すれば、第２のラダー抵抗回路を構成する、対応する分圧抵抗の抵抗値も同比率で自動的に増減する。よって、温度に対する依存が極めて少ない高精度の基準電圧（すなわち、温度に依存しない基準電圧）の生成と、高精度の温度センサ出力電圧とを両立できる。
【００２１】
（４）本発明の基準電圧生成回路の他の態様では、前記可変抵抗回路は、前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間に直列に接続された第１〜第ｍ（ｍは２以上の整数）の分圧抵抗により構成される第１のラダー抵抗回路と、前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間に直列に接続された第１〜第ｍの分圧抵抗により構成される第２のラダー抵抗回路と、前記第１のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々に対応して設けられ、前記第１〜第ｍの分圧抵抗の各々の両端をバイパスするための、第１のラダー抵抗回路用の第１〜第ｍのバイパススイッチと、前記第２のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々に対応して設けられ、前記第２のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々の両端をバイパスするための、第２のラダー抵抗回路用の第１〜第ｍのバイパススイッチと、を有し、前記第１のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値と、前記第２のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値との比は一定であり、前記第１のラダー抵抗回路用の第ｐ（１≦ｐ≦ｍ）の前記バイパススイッチのオン／オフならびに前記第２のラダー抵抗回路用の第ｐ（１≦ｐ≦ｍ）の前記バイパススイッチのオン／オフは、前記共通のトリミング信号によって制御される。
【００２２】
可変抵抗回路の構成の他の例を明確化したものである。本態様では、バイパススイッチが各分圧抵抗に対応して設けられている。いずれかのバイパススイッチがオンされると、対応する分圧抵抗の両端がバイパスされ、その分圧抵抗は無効化される。本態様では、バイパススイッチのオン／オフの状態は２ｎ通りであり、よって、より細かく、第１および第３の抵抗の抵抗値を微調整することができる。
【００２３】
（５）本発明の基準電圧生成回路の他の態様では、前記第２のラダー抵抗回路における前記第ｍの分圧抵抗の、前記第４のノード側のノードの電位を調整するための電位調整抵抗が、前記第ｍの分圧抵抗と前記第４のノードとの間に設けられる。
【００２４】
例えば、バイパススイッチをトランジスタ（例えば、ＭＯＳトランジスタ）で構成する場合を想定する。第１の抵抗と第２の抵抗の比精度を向上させるためには、第１のラダー抵抗回路用のバイパススイッチのオン抵抗および第２のラダー抵抗回路用のバイパススイッチのオン抵抗を同じにすることが望ましい。このためには、バイパススイッチを構成する２つのＭＯＳトランジスタのソース電位を同じにする必要があり、このソース電位の調整のために、例えば、第２のラダー抵抗回路において、第ｍの分圧抵抗の、第４のノード側のノードの電位を調整するための抵抗を設けるものである。その電位調整用の抵抗の両端電圧を微調整することによって、第２のラダー抵抗回路側のバイパススイッチ（ＭＯＳトランジスタ）のソース電位を微調整することができる。共通のトリミング信号が各ＭＯＳトランジスタのゲートに印加され、各ＭＯＳトランジスタのソース電位が同じであるならば、各ＭＯＳトランジスタのオン抵抗は同じになる。つまり、第１，第２のラダー抵抗回路用の、対応するバイパススイッチのオン抵抗が揃い、第１の抵抗と第３の抵抗の比精度が向上する。
【００２５】
（６）本発明の基準電圧生成回路の他の態様では、前記可変抵抗回路は、前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間において互いに並列接続され、かつ、一端が共通に接続された、前記第１の抵抗調整用の第１〜第ｑ（ｑは２以上の整数）の抵抗と、前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間において互いに並列接続され、かつ、一端が共通に接続された、前記第３の抵抗調整用の第１〜第ｑの抵抗と、前記第１の抵抗調整用の第１〜第ｑの抵抗の各々に対応して設けられ、前記第１の抵抗調整用の第１〜第ｑの抵抗の各々の他端と前記第２のノードとの間の電気的接続／遮断を切り換えるための、第１の抵抗調整用の第１〜第ｑのスイッチ回路と、前記第３の抵抗調整用の第１〜第ｑの抵抗の各々に対応して設けられ、前記第３の抵抗調整用の第１〜第ｑの抵抗の各々の他端と前記第４のノードとの間の電気的接続／遮断を切り換えるための、第３の抵抗調整用の第１〜第ｑのスイッチ回路と、を有し、前記第１の抵抗調整用の第ｒ（１≦ｒ≦ｑ）の抵抗の抵抗値と、前記第３の抵抗調整用の第ｒ（１≦ｒ≦ｑ）の抵抗の抵抗値との抵抗比は一定であり、前記第１の抵抗調整用の第ｘ（１≦ｘ≦ｑ）のスイッチ回路のオン／オフならびに前記第３の抵抗調整用の第ｘ（１≦ｘ≦ｑ）のスイッチ回路のオン／オフは、前記共通のトリミング信号によって制御される。
【００２６】
可変抵抗回路のさらに他の態様を明らかにしたものである。本態様では、並列に接続された第１〜第ｑの抵抗の有効／無効を、各抵抗に対応して設けられるスイッチ回路のオン／オフによって選択する。
【００２７】
（７）本発明の基準電圧生成回路の他の態様では、前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の一端は、前記第１の抵抗調整用の第１〜第ｑの抵抗の前記他端に接続され、かつ、前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の各々の他端は共通に接続されており、前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の各々の共通接続点の電位を調整するための電位調整抵抗が、前記第１〜第ｑのスイッチ回路の各々の共通接続点と前記第４のノードとの間に設けられる。
【００２８】
上述の（５）の態様と同様に、対応するスイッチ回路のオン抵抗を同じに設定できるように、電位調整用の抵抗を設けるものである。
【００２９】
（８）本発明の集積回路装置は、上記基準電圧生成回路と、前記トリミング信号を出力するトリミング回路と、を含む。
【００３０】
集積回路装置（ＩＣ）内に、トリミング回路を設けることによって、温度センサ出力付きの基準電圧回路の電気的なトリミングを容易に行うことができる。トリミング回路は、例えば、調整テーブル内蔵のＲＯＭによって構成される。この場合、ルックアップテーブル方式を用いて、効率的な抵抗トリミングが可能である。
【００３１】
このように、本発明の幾つかの態様によれば、温度センサ出力付きの基準電圧回路において、例えば、基準電圧の「頂点温度ばらつき」と「出力電圧ばらつき」、及び温度センサ出力の「傾きばらつき」と「出力電圧ばらつき」の両方の変動を抑えることができる。
【００３２】
（９）本発明の信号処理装置の一態様は、上記いずれかの基準電圧生成回路を有し、入力されるアナログ信号に対してアナログ信号処理を施すアナログフロントエンドと、前記アナログフロントエンドの出力信号に基づいて所与の信号処理を実行する信号処理部と、を含む。
【００３３】
本態様では、アナログ信号処理のためのアナログフロントエンド（ＡＦＥ）に、上記いずれかの基準電圧生成回路が設けられる。基準電圧生成回路は、アナログフロントエンド（ＡＦＥ）に含まれる少なくとも一つの回路のための基準電圧源、あるいは電源電圧源として利用することができる。また、基準電圧生成回路は、温度に依存する電圧を出力することができるため、基準電圧生成回路は、アナログフロントエンド（ＡＦＥ）の周囲温度を測定する温度センサとしての役割も果たすことができる。温度に依存する信号に基づいて、回路の温度特性を補正するための温度特性補正処理を行うことも可能である。
【００３４】
また、アナログフロントエンド（ＡＦＥ）の後段には、信号処理部（例えば、デジタルシグナルプロセッサ：ＤＳＰ）が設けられる。アナログフロントエンド（ＡＦＥ）ならびに信号処理部は、信号処理装置（例えば、アナログ信号処理装置）を構成する。アナログフロントエンド（ＡＦＥ）の回路特性が、温度に対して安定していることから、信号処理装置は、温度に影響されずに高精度の信号処理を実行することができる。
【００３５】
（１０）本発明の信号処理装置の他の態様では、前記アナログフロントエンドは、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器を有し、前記基準電圧生成回路から出力される前記基準電圧は、前記Ａ／Ｄ変換器に供給され、前記基準電圧生成回路から出力される前記温度に依存する電圧は、前記Ａ／Ｄ変換器によってデジタル信号に変換され、変換後のデジタル信号が前記信号処理部に入力される。
【００３６】
本態様では、例えば、アナログフロントエンド（ＡＦＥ）の出力段に、Ａ／Ｄ変換器が設けられ、基準電圧生成回路が生成する基準電圧は、Ａ／Ｄ変換器に供給される。基準電圧生成回路は、例えばＡ／Ｄ変換器の基準電圧源あるいは電源電圧源として使用することができる。Ａ／Ｄ変換器の特性が温度に対して安定していることから、温度に影響されることなく、常に高精度のＡ／Ｄ変換が実現される。
【００３７】
（１１）本発明の信号処理装置の他の態様では、前記アナログフロントエンドは、前記Ａ／Ｄ変換器の前段に、フィルタ回路およびゲイン調整回路の少なくとも一方を有し、かつ前記アナログフロントエンドには、センサから出力されるセンサ信号が入力され、また、前記信号処理部は、前記Ａ／Ｄ変換器から出力される、前記デジタル信号としての前記温度に依存する電圧に基づいて温度信号処理を実行する温度信号処理部を有する。
【００３８】
本態様では、アナログフロントエンド（ＡＦＥ）には、Ａ／Ｄ変換器の前段に、フィルタ回路およびゲイン調整回路の少なくとも一方が設けられる。フィルタ回路は、例えば、ローパスフィルタ（ＬＰＦ）、ハイパスフィルタ（ＨＰＦ）、バンドパスフィルタ（ＢＰＦ）の少なくとも一つを含むことができる。ゲイン調整回路は、例えば、ゲインコントロールアンプにより構成することができ、ゲインコントロールアンプのゲイン調整信号は、例えば、信号処理装置によって生成することができる。
【００３９】
また、本態様では、アナログフロントエンド（ＡＦＥ）には、センサからのセンサ信号（物理量信号：例えば、ジャイロセンサからの角速度信号）が入力される。また、本態様では、信号処理装置（例えばＤＳＰ）には、デジタル信号としての温度に依存する電圧に基づいて温度信号処理を実行する温度信号処理部が設けられる。例えば、温度信号処理部によって温度補正信号（温度補償信号）を生成し、その温度補正信号（温度補償信号）をセンサに戻して、センサの温度特性を制御することができる。また、温度信号処理部から得られる信号に基づいて、周囲温度をユーザに報知すること（例えば、表示パネル上に温度を表示する等）が可能である。本態様では、周囲温度に影響されることなく、常に安定した処理かつ高精度の処理を実行可能なセンサ信号処理装置（センサ信号処理システム）が実現される。
【発明を実施するための最良の形態】
【００４０】
次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが、本発明の解決手段として必須であるとは限らない。
【００４１】
（第１の実施形態）
まず、基本的な回路構成の例について説明する。
【００４２】
（基本的な回路構成の例）
図７（Ａ），図７（Ｂ）は、本発明の基準電圧生成回路（温度センサ出力付きの基準電圧生成回路）の構成の一例を示す回路図である。基本的な回路構成は、図６の回路構成と同様である。すなわち、ｐｎｐ型ＢＪＴＱ２は、例えば、ｐｎｐ型ＢＪＴＱ１と同じサイズのＢＪＴをｎ個並列に接続して構成される。ｐｎｐ型ＢＪＴＱ１を１個のＢＪＴとした場合、ｐｎｐ型ＢＪＴＱ２のｐｎ接合面積は、ｐｎｐ型ＢＪＴＱ１のｎ倍となる。ｐｎｐ型ＢＪＴＱ１を流れる電流をＩ１とし、ｐｎｐ型ＢＪＴＱ２を流れる電流をＩ２とし、例えば、Ｉ１＝Ｉ２であるならば、ｐｎｐ型ＢＪＴＱ２とＱ１の電流密度は、１：ｎとなる。また、以下の説明では、「抵抗Ｒ３」を第１の抵抗、「抵抗Ｒ２」を第２の抵抗、「抵抗Ｒ４」を第３の抵抗と呼ぶ。
【００４３】
第１の抵抗Ｒ３は、異なる電流密度でバイアスされたｐｎｐ型ＢＪＴＱ１とＱ２の順方向電圧の差に相当する電圧に基づいて正の温度係数をもつ電流Ｉ２を生成する抵抗である。第２の抵抗Ｒ２は、正の温度係数をもつ電流Ｉ２に基づいて正の温度係数をもつ電圧を生成する。抵抗Ｒ２の両端電圧（正の温度係数をもつ）を、負の温度係数をもつｐｎ接合ダイオードＱ１の順方向電圧に加算することによって、基準電圧（Ｖｒｅｆ）が生成される。この基準電圧（Ｖｒｅｆ）は、温度による変動が極めて少なく、温度に依存しない基準電圧ということができる。
【００４４】
また、正の温度係数をもつ電流Ｉ２は、ＭＯＳトランジスタＭ３，Ｍ４で構成されるカレントミラーによってコピーされ、正の温度係数をもつ電流ＩＰＴＡＴが得られる。正の温度係数をもつ電流ＩＰＴＡＴは、第３の抵抗Ｒ４によって電圧に変換され、これによって、温度に比例して増減する電圧（温度センサ出力）ＶＰＴＡＴが得られる。
【００４５】
但し、図７（Ａ），図７（Ｂ）の場合、基準電圧（Ｖｒｅｆ）の生成において重要な役割を果たす第１の抵抗Ｒ３、ならびに、温度センサ出力を生成するための第３の抵抗Ｒ４が可変抵抗回路で形成されている。図７（Ａ）では、第１の抵抗Ｒ３と第３の抵抗Ｒ４は、個別の可変抵抗回路１００，２００で構成される。図７（Ｂ）では、第１の抵抗Ｒ３と第３の抵抗Ｒ４は、一体型の可変抵抗回路５００で構成される。
【００４６】
可変抵抗回路（１００，２００あるいは５００）において、第１の抵抗Ｒ３および第３の抵抗Ｒ４の抵抗値の調整は、トリミング回路３００からのトリミング信号Ｓに基づいて、連動して実行される。つまり、第１の抵抗Ｒ３と第３の抵抗Ｒ４の抵抗値の比が常に一定になるように、同時に抵抗値が調整される。
【００４７】
また、温度センサ出力（ＶＰＴＡＴ）付きの基準電圧生成回路は、ＩＣ４００に搭載されており、ＩＣ４００には、上述のトリミング回路３００も搭載されている。ＩＣ４００内に、トリミング回路３００を設けることによって、温度センサ出力付きの基準電圧回路の電気的なトリミングを容易に行うことができる。トリミング回路３００は、例えば、調整テーブル内蔵のＲＯＭ(例えば、ＥＥＰＲＯＭ）によって構成される。トリミング回路３００には、例えば、外部から調整量信号Ｙが入力される。ルックアップテーブル方式を用いてトリミング信号Ｓを生成する場合、効率的な抵抗トリミングが可能となる。
【００４８】
図８は、温度センサ出力（ＶＰＴＡＴ）付きの基準電圧生成回路の回路構成の他の例を示す回路図である。図７では、オペアンプＡ１を用いていたが、図８では、オペアンプの代わりに、ＭＯＳトランジスタＭ１〜Ｍ４からなるカレントミラーを用いる。図８の場合、ｐｎ接合ダイオードＱ２の接合面積が、ｐｎ接合ダイオードＱ１の接合面積のｎ倍となっている。ＭＯＳトランジスタＭ１〜Ｍ４からなるカレントミラーのカレントミラー比が１：１ならば、ｐｎ接合ダイオードＱ１およびＱ２に流れる電流の総量は同じとなる。
【００４９】
オペアンプＡ１を用いた場合と同様に、第１の抵抗Ｒ３は、ｐｎ接合ダイオードＱ１とＱ２の順方向電圧の差に相当する電圧に基づいて正の温度係数をもつ電流を生成する抵抗である。また、図７の場合、抵抗Ｒ１が第２の抵抗となる。つまり、抵抗Ｒ２は、正の温度係数をもつ電流を電圧に変換して正の温度係数をもつ電圧を生成する。この第２の抵抗Ｒ１の、正の温度係数をもつ両端電圧を、負の温度係数をもつｐｎ接合ダイオードＱ３の順方向電圧に加算することによって、基準電圧（Ｖｒｅｆ）が生成される。また、正の温度係数をもつ電流を、第３の抵抗Ｒ４によって電圧に変換することによって、温度に比例して増減する電圧（温度センサ出力）ＶＰＴＡＴが得られる。
【００５０】
図８の回路では、図７（Ｂ）と同様に、第１の抵抗Ｒ３と第３の抵抗Ｒ４は、一体型の可変抵抗回路５００にて構成される。図７（Ａ）と同様に、第１の抵抗Ｒ３と第３の抵抗Ｒ４を個別の可変抵抗回路で構成することもできる。いずれの場合も、第１の抵抗Ｒ３と第３の抵抗Ｒ４の抵抗値は、トリミング信号Ｓによって、各抵抗の比が一定に保たれるように連動して調整される。
【００５１】
可変抵抗回路（２００，３００あるいは５００）の具体的な構成とトリミング動作の説明をする前に、以下、基準電圧Ｖｒｅｆの精度の向上のためには、第１の抵抗Ｒ３の抵抗値のトリミングが重要となる理由について説明する。また、一方、温度センサ回路単独の場合、第３の抵抗Ｒ４については、基準電圧生成回路の場合のようなトリミングは不要である理由についても併せて説明する。温度センサ回路と基準電圧生成回路とを合体させると、基準電圧生成回路における抵抗トリミングの影響が、温度センサ回路に影響を及ぼすようになり、温度センサ出力がばらつくことになる。よって、本実施形態では、第１の抵抗Ｒ３と第３の抵抗Ｒ４を連動して、同比率で調整する。これによって、双方の回路の出力の精度を高精度に維持することができる。
【００５２】
（基準電圧生成において、第１の抵抗Ｒ３のトリミングが必要となる理由）
図７（Ａ）の回路を参照する。バンドギャップ回路（ＢＧＲ回路）の場合、Ｒ３の抵抗値の絶対値が、出力Ｖｒｅｆの変動に直接影響をする。ここで、Ｑ１、Ｑ２の各々のＢＪＴのベース（Ｂ）−エミッタ（Ｅ）間の電圧ＶＥＢ１、ＶＥＢ２は、式１，式２のように表される。
【００５３】
【数１】
【００５４】
なお、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷量、ｂは温度に依存しないＢＪＴに関係する定数、Ｅｇはエネルギーギャップである。なお、ＢＪＴのベース（Ｂ）−エミッタ（Ｅ）間の電圧ＶＥＢと、コレクタ電流Ｉｃの関係は、式３で表される。
【００５５】
【数２】
【００５６】
ここで、便宜上、ｍＲ１＝Ｒ２とおく。また、抵抗値Ｒ１、Ｒ２と電流Ｉ１、Ｉ２の関係から、式４が導かれる。
【００５７】
【数３】
【００５８】
また、ＯＰアンプの入力端、ＮＩＮ、ＰＩＮが同電位であるとすると、式５が導かれる。
【００５９】
【数４】
【００６０】
上記の式１、２、４、５よりＩ２を求めると、式６のようになる。
【００６１】
【数５】
【００６２】
ここで、Ｖｒｅｆを求めると、式１、４、６より、式７が導かれる。
【００６３】
【数６】
【００６４】
式７を見ると、ｍはＲ１、Ｒ２の抵抗値の比であり、比で表されていない項目は、ＬＯＧ項の分母にあるＲ３だけである。よって、第１の抵抗Ｒ３が設計値からばらついた場合、Ｒ３の抵抗値をあらかじめ微調整できるようにして、実際の変動量を調べ、それに応じて調整する必要が生じる。この調整の結果、「頂点温度変動」、および「出力電圧変動」の影響がない基準電圧（Ｖｒｅｆ）が得られる。
【００６５】
（温度センサ回路単独の場合、第３の抵抗Ｒ４のトリミングは不要である理由）
図６中の、Ｉ１、Ｉ２は、上述の式４、６で求められている。ここで、トランジスタＭ４、Ｍ３のカレントミラー比（Ｗ／Ｌの比）が、αであるとすると、式８が成立する。
【００６６】
【数７】
【００６７】
よって、温度センサ出力（ＶＰＴＡＴ）は、ｍ＝Ｒ２／Ｒ１である事に注意すると、式９のようになる。
【００６８】
【数８】
【００６９】
式９は、抵抗の比で表され、孤立してみえる抵抗がない。よって、温度センサ回路単独の場合、温度センサ出力（ＶＰＴＡＴ）は抵抗のトリミングの必要がない。
【００７０】
但し、上述のとおり、温度センサ回路と基準電圧生成回路とを合体させると、基準電圧生成回路における抵抗トリミングの影響が、温度センサ回路に影響を及ぼすようになり、温度センサ出力がばらつくことになる。よって、本実施形態では、第１の抵抗Ｒ３と第３の抵抗Ｒ４を連動して、同比率で調整する。これによって、温度センサ回路と基準電圧生成回路とを合体させた場合でも、双方の回路の出力の精度を高精度に維持することができる。以下、本実施形態の回路について、具体的に説明する。
【００７１】
（本実施形態の回路の具体的な説明）
図７（Ａ），図７（Ｂ）を参照する。図７（Ａ）および図７（Ｂ）において、Ａ１はＯＰアンプ、Ｒ１、Ｒ２、Ｒ３、Ｒ４はそれぞれ抵抗を、Ｑ１、Ｑ２はｐｎｐ型ＢＪＴを、Ｍ３、Ｍ４はそれぞれｐ型ＭＯＳ−ＦＥＴを示している。また、Ｖｒｅｆは定電圧出力を、ＶＰＴＡＴは温度センサ出力を、ＶＤＤは外部から回路に供給される電源電圧を示している。温度センサの出力電圧ＶＰＴＡＴは、下記式１０で表される。
【００７２】
【数９】
【００７３】
式１０では、絶対温度に比例した電圧が出力されている。なお、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷量である。従来例でも述べたように、Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるためには、素子のばらつきに対する調整は必須であり、この回路では、Ｒ３の抵抗値を調整する。ここで問題となるのが、温度センサ出力である。ＩＣ上に形成される素子のばらつきの特徴として、絶対量（例：抵抗値など）のばらつき量は大きいが、相対量（例：抵抗比）のばらつき量は、絶対量のばらつき量に比べて小さい。式１で示しているように、素子ばらつきに対する調整のため、Ｒ３の値が変化すると、Ｒ４／Ｒ３の値が設計値と異なってしまい、ＶＰＴＡＴの特性が所望の特性と乖離してしまい、ＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」を引き起こしてしまう問題点がある。この問題点を解決する手段として、下記の式１１にしたがって、抵抗Ｒ４の抵抗値も調整する。
【００７４】
【数１０】
【００７５】
なお、ΔＲ３、ΔＲ４はそれぞれ抵抗Ｒ３、Ｒ４の調整量を表し、Ｒ３、Ｒ４各々の調整後の抵抗値は、Ｒ３＋ΔＲ３、Ｒ４＋ΔＲ４になる。Ｒ３、Ｒ４を同時に調整する事で、温度センサ出力の特性に影響を与えずに、定電圧出力の特性を調整する事が可能となる。
【００７６】
なお、抵抗値を調整する回路は、式１１に従って、Ｒ３、Ｒ４の抵抗を、レーザートリミングやトランジスタなどのアナログスイッチ、もしくはＥ２ＰＲＯＭなどの不揮発性メモリなどを用いて、個々に調整してもよいが、図７（Ｂ）ならびに図９に示すように、抵抗値を調整する回路を共通化する事も可能である。図９は、第１および第３の抵抗を連動して可変に調整するための可変抵抗回路の原理的構成（共通のトリミング信号で可変する例）を示す図である。図９において、ｘは、トリミング回路３００によるトリミング量を示している。また、５１０ａ，５１０ｂは、可変抵抗回路５００に含まれる、抵抗Ｒ３ならびに抵抗Ｒ４の各々の微調整を行うための回路である。
【００７７】
また、図８の回路（オペアンプの代わりにカレントミラーを用いる回路）においても、同様に、抵抗値のトリミングが可能である。図８において、Ｒ１、Ｒ３、Ｒ４はそれぞれ抵抗を、Ｑ１、Ｑ２、Ｑ３はｐｎｐ型ＢＪＴを、Ｍ１、Ｍ２はｎ型ＭＯＳ−ＦＥＴを、Ｍ３、Ｍ４、Ｍ５、Ｍ６はｐ型ＭＯＳ−ＦＥＴを示している。また、Ｖｒｅｆは定電圧出力を、ＶＰＴＡＴは温度センサ出力を、ＶＤＤは外部から回路に供給される電源電圧を示している。図７（Ａ），図７（Ｂ）では、オペアンプＡ１の反転、及び非反転入力端の各々が仮想接地によって同電位に維持されていたが、図８の場合、カレントミラー回路（Ｍ１〜Ｍ４）がその役割を果たしている。仮にＭ１−Ｍ２、及びＭ３−Ｍ４が同じサイズのトランジスタを用いてカレントミラー回路を構成したとすると、Ｑ１、Ｑ２のＢＪＴには同一の電流が流れる。もちろん、異なるサイズのトランジスタを用いてカレントミラー回路を構成してもよく、その場合は、Ｑ１、Ｑ２のＢＪＴに流れる各々の電流の比が一定となる。ここでは、Ｑ１、Ｑ２のＢＪＴには同一の電流が流れるとすると、図９のＲ３は従来例を示す図１のＲ３と同様の働きをするので、Ｑ１、Ｑ２のＢＪＴに流れる電流Ｉ１、Ｉ２は、式１２となる。
【００７８】
【数１１】
【００７９】
Ｍ５のトランジスタを用いて式１２の電流がコピーされ、Ｒ４に電流を流し、電圧ＶＰＴＡＴに変換される。つまり、実施例１の図７の回路と図８の回路を見比べると、図８のＲ３は図７のＲ３に、図８のＲ４は図７のＲ４にそれぞれ対応している事がわかる。よって、Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるためには、素子のばらつきに対する調整は必須であり、図８の回路では、Ｒ３の抵抗値を調整する。また、ＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」を引き起こさないようする為には、下記の式１３にしたがって、Ｒ４の抵抗値も調整すればよい事がわかる。
【００８０】
【数１２】
【００８１】
次に、可変抵抗回路５００の具体的な構成例について説明する。可変抵抗回路５００は、図１０に示すように、第１の抵抗Ｒ３と第３の抵抗Ｒ４の抵抗値を可変に調整するための回路である。図１０は、可変抵抗回路が設けられる位置を説明するための回路図である。図１０において、可変抵抗回路で構成される第１の抵抗Ｒ３は、例えば、第１のノードＡ１と第２のノードＡ２との間に設けられる。可変抵抗回路で構成される第３の抵抗Ｒ４は、第３のノードＢ１と第４のノードＢ２との間に設けられる。
【００８２】
図１１（Ａ）および図１１（Ｂ）は、可変抵抗回路の構成の一例を示す回路図である。図１１（Ａ）を参照する。第１のノードＡ１と第２のノードＡ２との間には、抵抗Ｒ３’と、微調整用の抵抗ΔＲ３０〜ΔＲ３ｎとが直列に接続されている。抵抗Ｒ３’および微調整用の抵抗ΔＲ３０〜ΔＲ３ｎは第１のラダー抵抗回路を構成する。いずれの抵抗も、第１のノードＡ１と第２のノードＡ２との間の電圧を分圧する働きをするため、分圧抵抗ということができる。但し、抵抗Ｒ３’はメインの抵抗であり、このメインの抵抗Ｒ３’に、微調整用の抵抗ΔＲ３０〜ΔＲ３ｎの抵抗値が加算されることによって、上述した第１の抵抗Ｒ３の実質的な抵抗値が定まる。同様に、第３のノードＢ１と第４のノードＢ２との間には、抵抗Ｒ４’と、微調整用の抵抗ΔＲ４０〜ΔＲ４ｎとが直列に接続されている。抵抗Ｒ４’および微調整用の抵抗ΔＲ４０〜ΔＲ４ｎは第２のラダー抵抗回路を構成する。いずれの抵抗も、第３のノードＢ１と第４のノードＢ２との間の電圧を分圧する働きをするため、分圧抵抗ということができる。但し、抵抗Ｒ４’はメインの抵抗であり、このメインの抵抗Ｒ４’に、微調整用の抵抗ΔＲ４０〜ΔＲ４ｎの抵抗値が加算されることによって、上述の第３の抵抗Ｒ４の実質的な抵抗値が定まる。微調整用の抵抗ΔＲ３０〜ΔＲ３ｎの各々の抵抗値と、対応する微調整用の抵抗ΔＲ４０〜ΔＲ４の抵抗値との比は、一定である。すなわち、ΔＲｉ＝（Ｒ４／Ｒ３）ΔＲ３ｉ（０≦ｉ≦ｎ）が成立する。
【００８３】
また、Ｓ０〜Ｓｎは共通のトリミング信号（Ｓ）が入力される調整用の端子である。図７（Ａ）および図７（Ｂ）の回路構成の場合、調整量に応じて、調整用端子Ｓ０〜Ｓｎのうちの１つの端子のみに、ＭＯＳトランジスタ（Ｍ０ａ，Ｍ０ｂ〜Ｍｎａ，Ｍｎｂ）がＯＮする電圧を、残り全ての端子にはＯＦＦする電圧を加える事で、上記の式１１に示すように、Ｒ３、Ｒ４の抵抗値が同比率で調整される。
【００８４】
ＮＭＯＳトランジスタ（Ｍ０ａ〜Ｍｎａ）は、第１のラダー抵抗回路の分圧ノード（Ｗ０ａ〜Ｗｎａ）の各々と、第２のノードＡ２との間の電気的接続／遮断を制御するバイパススイッチとして機能する。いずれかのバイパススイッチがオンすると、そのバイパススイッチより下流の分圧抵抗は無効化される。オンさせるバイパススイッチを選択することによって、第１のラダー抵抗回路の実質的な抵抗値を可変に調整することができる。同様に、ＮＭＯＳトランジスタ（Ｍ０ｂ〜Ｍｎｂ）は、第２のラダー抵抗回路の分圧ノード（Ｗ０ｂ〜Ｗｎｂ）の各々と、第４のノードＢ２との間の電気的接続／遮断を制御するバイパススイッチとして機能する。いずれかのバイパススイッチがオンすると、そのバイパススイッチより下流の分圧抵抗は無効化される。オンさせるバイパススイッチを選択することによって、第２のラダー抵抗回路の実質的な抵抗値を可変に調整することができる。そして、上述のとおり、微調整用の抵抗ΔＲ３０〜ΔＲ３ｎの各々の抵抗値と、対応する微調整用の抵抗ΔＲ４０〜ΔＲ４ｎの抵抗値との比は一定であり、よって、共通のトリミング信号（Ｓ）によって、一対の対応するバイパストランジスタを同時にオンさせれば、第１のラダー抵抗回路の抵抗値と、第２のラダー抵抗回路の抵抗値は、同比率で変化する。
【００８５】
図１１（Ｂ）は、可変抵抗回路５００の回路構成の変形例（改良版）を示している。図１１（Ａ）の基本形の回路でのＲ４’が、図１１（Ｂ）ではＲ４ａ’とＲ４ｂ’に分割されている（Ｒ４’＝Ｒ４ａ’＋Ｒ４ｂ’）。Ｒ４ａ’とＲ４ｂ’の分割する割合は、調整用端子に繋がっている全てのＭＯＳ−ＦＥＴのソース電位が同一になる様に設計する。つまり、最も下流の分圧抵抗ΔＲ４ｎと第４のノードＢ２との間に電位調整抵抗Ｒ４ｂ’が設けられ、この電位調整抵抗Ｒ４ｂ’の両端電圧が調整されることによって、バイパススイッチを構成するＭＯＳトランジスタのソース電位（図中のＣ１）が、対応するＭＯＳトランジスタのソース電位（図中のＣ２）に等しくなるように調整される。これによって、第２のラダー抵抗回路に含まれるバイパススイッチのオン抵抗を、対応する第１のラダー抵抗回路に含まれるバイパススイッチのオン抵抗に等しくなるように調整することができる。よって、第１のラダー抵抗回路と第２のラダー抵抗回路の比精度が向上する。つまり、ＭＯＳトランジスタのＯＮ抵抗は、下記式１４で示される。
【００８６】
【数１３】
【００８７】
よって、Ａ１−Ａ２側のＭＯＳ−ＦＥＴのＷ／ＬとＢ１−Ｂ２側のＭＯＳ−ＦＥＴのＷ／Ｌとの比と１／Ｒ３と１／Ｒ４との比が同じになるようにＭＯＳ−ＦＥＴのサイズを設計することで、Ａ１−Ａ２間の抵抗値とＢ１−Ｂ２間の抵抗値の比の精度が高まる。
【００８８】
（第２の実施形態）
本実施形態では、可変抵抗回路５００の他の構成について説明する。図１２（Ａ），図１２（Ｂ）は、可変抵抗回路の他の構成例を示す回路図である。図１２（Ａ），図１２（Ｂ）において、Ｓ０〜Ｓｎは調整用端子であるが、図１１（Ａ），図１１（Ｂ）とは、バイパススイッチの構成（調整量を表す信号の入力方法）が異なる。図１２（Ａ），図１２（Ｂ）では、バイパススイッチが、微調整用の抵抗ΔＲ３０〜ΔＲ３ｎならびに微調整用の抵抗ΔＲ４０〜ΔＲ４ｎの各々に対応して設けられ、一つのバイパススイッチがオンすると、対応する微調整用の抵抗の両端がショートされ、その微調整用の抵抗のみが無効化される。
【００８９】
図１１（Ａ），図１１（Ｂ）では、どれか１つの端子をＨにして、残りの端子をＬにする必要がある。調整パターンは、調整端子がＮ個あればＮ段階の調整しかできない。これに対して、図１２（Ａ），図１２（Ｂ）の場合は、調整端子がＮ個あれば、２Ｎ段階の調整パターンが存在する。例として、Ｓ０，Ｓ２，Ｓ３＝Ｌ、Ｓ１，Ｓ４，Ｓ５，…Ｓｎ＝Ｈの場合、Ａ１−Ａ２間の抵抗はＲ３’＋ΔＲ３０＋ΔＲ３２＋ΔＲ３３に、Ｂ１−Ｂ２間の抵抗はＲ４’＋ΔＲ４０＋ΔＲ４２＋ΔＲ４３に調整される。図１２（Ｂ）は変形例（改良版）を示している。改良点は図１１（Ｂ）の場合と同様である。すなわち、最も下流の分圧抵抗ΔＲ４ｎと第４のノードＢ２との間に電位調整抵抗Ｒ４ｂ’が設けられ、この電位調整抵抗Ｒ４ｂ’の両端電圧が調整されることによって、最も下流のバイパススイッチを構成するＭＯＳトランジスタのソース電位（図中のＣ３）が、対応するＭＯＳトランジスタのソース電位（図中のＣ４）に等しくなるように調整される。これによって、第２のラダー抵抗回路に含まれるバイパススイッチの各々のオン抵抗を、対応する第１のラダー抵抗回路に含まれるバイパススイッチの各々のオン抵抗に等しくなるように調整することができる。よって、第１のラダー抵抗回路と第２のラダー抵抗回路の比精度が向上する。
【００９０】
（第３の実施形態）
本実施形態では、可変抵抗回路５００のさらに他の構成について説明する。図１３（Ａ），図１３（Ｂ）は、可変抵抗回路のさらに他の構成例を示す回路図である。図１３（Ａ），図１３（Ｂ）において、Ｓ０〜Ｓｎは調整用端子であるが、図１３（Ａ），図１３（Ｂ）では、調整用の抵抗（ΔＲ３０〜ΔＲ３ｎ，ΔＲ４０〜ΔＲ４ｎ）が並列に接続されている。また、スイッチ回路（Ｍ０ａ〜Ｍｎａ，Ｍ０ｂ〜Ｍｎｂ）が、調整用の抵抗（ΔＲ３０〜ΔＲ３ｎ，ΔＲ４０〜ΔＲ４ｎ）毎に設けられている。スイッチ回路（Ｍ０ａ〜Ｍｎａ，Ｍ０ｂ〜Ｍｎｂ）の一端は、各調整用の抵抗（ΔＲ３０〜ΔＲ３ｎ，ΔＲ４０〜ΔＲ４ｎ）に接続され、他端は共通に接続されている。図１３（ａ）では、スイッチ回路（Ｍ０ａ〜Ｍｎａ）の共通接続点は、第２のノードＡ２に接続されており、スイッチ回路（Ｍ０ｂ〜Ｍｎｂ）の共通接続点は、第４のノードＢ２に接続されている。スイッチ回路がオンした場合のみ、対応する調整用抵抗が有効化される。どのスイッチ回路をオンさせるかを選択することによって、Ａ１−Ａ２間の抵抗値ならびにＢ１−Ｂ２間の抵抗値を可変に調整することができる。
【００９１】
一例として、Ｓ０，Ｓ２，Ｓ３＝Ｌ、Ｓ１，Ｓ４，Ｓ５，…Ｓｎ＝Ｈの場合、Ａ１−Ａ２間の抵抗は、次のようになる。つまり、Ｒ３’＋（ΔＲ３０||ΔＲ３２||ΔＲ３３||ΔＲ３）になる。
【００９２】
また、Ｂ１−Ｂ２間の抵抗はＲ４’＋（ΔＲ４０||ΔＲ４２||ΔＲ４３||ΔＲ４）に調整される。なお、「||」は並列接続である事を示し、Ｃ＝Ａ||Ｂは、Ｃ−１＝Ａ−１＋Ｂ−１と同義である。図１３（Ｂ）では、電位調整抵抗Ｒ４ｂ’が、各スイッチ回路の共通接続点と第４のノードＢ２との間に接続されている。電位調整抵抗Ｒ４ｂ’の両端の電圧を調整することによって、対応するバイパススイッチ同士のオン抵抗を同じに調整することができる。
【００９３】
なお、以上説明した回路構成を、組み合わせて使用することができる。つまり、第１、第２、第３のいずれかの実施形態の可変抵抗回路の構成のいずれか、もしくは全てを組み合わせて、トリミング回路を構成することも可能である。組み合わせ方は多々あるが、一例が図１４に示される。図１４は、可変抵抗回路の、さらに他の回路構成例を示す図である。また、以上の説明で用いた回路は、一例であり、種々、変形が可能である。例えば、図１１（Ａ），図１１（Ｂ）の回路において、分圧ノードの各々にバイパススイッチを設けるのではなく、バイパススイッチを２個おき、あるいは３個おきに設ける、というような変形は自由に行うことができる。
【００９４】
（第４の実施形態）
生成された高精度の基準電圧は、例えば、電子回路における各種の基準電圧や、信号線路の直流バイアス電圧として利用できる。また、温度センサ出力は、例えば、温度補償信号の生成のために使用することができる。また、基準電圧および温度センサ出力の双方を用いて、温度に対する依存が極めて少ない定電流（すなわち温度に依存しない定電流）を生成することもできる。本実施形態では、基準電圧および温度センサ出力の双方を用いて、温度に対する依存が極めて少ない定電流を生成する場合の回路例について説明する。
【００９５】
図１５に定電流源回路を示している。この回路はＶＰＴＡＴの温度特性と抵抗の温度特性を利用して定電流を発生させる回路である。なお、オペアンプの非反転入力には、Ａ１倍された基準電圧ＶｒｅｆとＡ２倍されたＶＰＴＡＴが、足し合わされた電圧が入力されている。抵抗Ｒに流れる電流Ｉは、オペアンプの非反転入力と反転入力の電位が等しい事を考慮すると、式１５が成立する。
【００９６】
【数１４】
【００９７】
ここで、抵抗Ｒが温度特性をもっており、以下の式１６で表される。
【００９８】
【数１５】
【００９９】
ここで、Ｒ０はＴ＝Ｔ０における抵抗値、ＣＲは温度係数である。このＣＲは、どの材料でどのような条件で抵抗を作ったかによって決まる。ここで、Ｖｒｅｆは温度によらず一定の電圧で、ＶＰＴＡＴは絶対温度Ｔに比例する電圧であり、式１７が成立する。
【０１００】
【数１６】
【０１０１】
なお、ａ１、ａ２は定数である。式１２、１３より、式１１の分母、および分子はＴに関する１次関数になっていて、ａ１、ａ２の値は、Ａ１、Ａ２を適切に選び設計すればよいので、温度に対する依存が極めて少ない電流が生成できることが分かる。トランジスタＭ１、Ｍ２は、抵抗Ｒに流れる電流をコピーする役割を果たし、温度に対する依存が極めて少ない定電流Ｉｒｅｆを出力する事が可能となる。以上のように、定電圧源回路と温度センサ回路があれば、定電流源回路を構成することも可能である。
【０１０２】
以上説明したように、本発明のいくつかの実施形態によれば、例えば、以下の効果を得ることができる。すなわち、基準電圧生成回路と温度センサ回路を組み合わせた回路構成において、素子ばらつきによるＶｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるために、回路中の適当な抵抗の抵抗値を微調整する場合、温度センサ回路側にある適切な抵抗の抵抗値も同時に、同比率で微調整する事で、Ｖｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」、及びＶＰＴＡＴの「傾きばらつき」と「出力電圧ばらつき」の両方の変動を抑える事ができる。
【０１０３】
また、上記２つの抵抗の抵抗値を同時に、同比率で調整する事は、抵抗値の調整に必要な回路を共通化でき、回路面積を減少できる利点もある。さらには、基準電圧生成回路と温度センサ回路の調整が同時に行えるので、個々の回路を個別に調整する場合に比べ、調整コストを低減できる。
【０１０４】
（第５の実施形態）
本実施形態では、本発明の基準電圧発生回路を利用した信号処理装置の例について説明する。図１６は、本発明の基準電圧発生回路を利用した信号処理装置の一例の構成を示す図である。
【０１０５】
信号処理装置６１０は、センサ（物理量測定装置）６２０の出力信号ＳＣが入力されるアナログフロントエンド（ＡＦＥ）６３０と、信号処理部（例えばデジタルシグナルプロセッサ：ＤＳＰ）６４０と、表示制御部６５０と、表示部６６０と、を有する。センサ（物理量測定装置）６２０は、例えば、物体の動きや姿勢を検出するモーションセンサであり、より具体的には、例えば、ジャイロセンサである。センサ６２０がジャイロセンサである場合、出力信号ＳＣは角速度信号である。信号処理部６４０は、ゲイン制御信号生成部６４１と、信号解析部６４２と、温度信号処理部としての温度補正回路６４３と、を有する。アナログフロントエンド（ＡＦＥ）６３０は、フィルタ回路６３１と、ゲイン調整回路としての可変利得増幅回路６３２と、Ａ／Ｄ変換器６３３と、前掲の実施形態で説明した、いずれかの基準電圧生成回路６３４と、を有する。また、表示部６６０は、波形表示部（波形表示ウインドウ）６６１と、温度表示部（温度表示ウインドウ）６６２と、を有する。表示制御部６５０は、表示部６６０における画像表示を制御する。
【０１０６】
アナログフロントエンド（ＡＦＥ）６３０は、入力されるアナログ信号ＳＣに対して、所与のアナログ信号処理（例えば、フィルタリング処理や可変利得増幅、あるいはＡ／Ｄ変換等）を施す。アナログフロントエンド（ＡＦＥ）６３０には、本発明の基準電圧生成回路６３４が設けられる。基準電圧生成回路６３４は、温度による影響が極めて少ない基準電圧Ｖｒｅｆを出力することができるため、アナログフロントエンド（ＡＦＥ）に含まれる少なくとも一つの回路のための基準電圧源、あるいは電源電圧源として利用することができる。
【０１０７】
また、基準電圧生成回路６３４は、温度に依存する電圧ＶＰＴＡＴを出力することができるため、基準電圧生成回路６３４は、アナログフロントエンド（ＡＦＥ）６３０の周囲温度を測定する温度センサとしての役割も果たすことができる。温度に依存する信号ＶＰＴＡＴに基づいて、回路の温度特性を補正するための温度特性補正処理を実行することも可能である。
【０１０８】
図１６において、基準電圧生成回路６３４が生成する基準電圧Ｖｒｅｆは、Ａ／Ｄ変換器６３３に、例えば、階調電圧生成用のリファレンスとして供給される。これによって、Ａ／Ｄ変換器６３３の特性が温度に対して安定し、よって、温度による影響がほとんどない、高精度のＡ／Ｄ変換が実現される。
【０１０９】
センサ６２０から入力されたアナログ信号ＳＣは、Ａ／Ｄ変換器６３３によって、デジタル信号ＳＣ（Ｄ）に変換され、デジタル信号ＳＣ（Ｄ）は、信号処理部（ＤＳＰ）６４０に供給される。また、基準電圧生成回路６３４から出力される温度に依存する電圧ＶＰＴＡＴは、Ａ／Ｄ変換器６３３によってデジタル信号ＶＰＴＡＴ（Ｄ）に変換され、そのデジタル信号ＶＰＴＡＴ（Ｄ）は、信号処理部（ＤＳＰ）６４０に送られる。
【０１１０】
信号処理部（例えば、ＤＳＰ）６４０は、例えば、信号解析、ゲイン制御信号の生成、温度補正信号の生成等の信号処理（アナログ信号処理）を実行する。アナログフロントエンド（ＡＦＥ）６３０の回路特性が、温度に対して安定していることから、信号処理装置６１０は、温度に影響されずに高精度の信号処理を実行することができる。
【０１１１】
信号処理部（例えば、ＤＳＰ）６４０に設けられるゲイン制御信号生成部６４１は、上述のデジタル信号ＳＣ（Ｄ）に基づいて、ゲイン制御信号ＧＱＣを生成する。このゲイン制御信号ＧＱＣによって、ゲイン調整回路としての可変利得増幅器６３２のゲインが調整される。例えば、可変利得増幅回路６３２の出力信号の振幅が常に一定になるように、可変利得増幅器６３２のゲインが調整される。
【０１１２】
また、信号解析部６４２は、デジタル信号ＳＣ（Ｄ）に基づいて所定の解析処理を実行し、例えば、時間軸上における信号の振幅や周波数の変化に関する情報を取得する。信号解析結果は、信号解析部６４２から表示制御部６５０に送られる。
【０１１３】
また、温度信号処理部としての温度補正回路６４３は、上述のデジタル信号ＶＰＴＡＴ（Ｄ）に基づいて、温度補正信号ＴＱＣ１を生成する。温度補正信号ＴＱＣ１は、センサ（物理量測定装置）６２０に供給される。これによって、センサ（物理量測定装置）６２０の出力信号ＳＣの温度特性がキャンセルされる。また、温度補正回路６４３は、温度時間軸上における温度の変化に関する情報ＴＱＣ２を取得する。取得された温度情報ＴＱＣ２は、温度補正回路６４３から、表示制御部６５０に送られる。
【０１１４】
表示制御部６５０は、表示部６６０における画像表示を制御する。上述のとおり、表示部６６０は、波形表示部（波形表示ウインドウ）６６１と、温度表示部（温度表示ウインドウ）６６２とを有している。波形表示部（波形表示ウインドウ）６６１には、例えば、センサ６２０から出力されるアナログ信号ＳＣの信号波形が表示される。また、温度表示部（温度表示ウインドウ）６６２には、例えば、温度（例えば２５℃）がデジタル表示される。
【０１１５】
本実施形態によれば、周囲温度に影響されることなく、常に安定した処理かつ高精度の処理を実行可能な信号処理装置、例えばセンサ信号処理装置（センサ信号処理システム）を実現することができる。
【０１１６】
なお、本実施形態について詳述したが、本発明の新規事項および効果から逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。
【０１１７】
本発明は、温度に対する依存性が極めて少ない高精度の基準電圧（すなわち、温度に依存しない基準電圧）の生成と、高精度の温度センサ出力電圧とを両立できるという効果を有し、したがって、アナログ半導体集積回路全般、特に、温度補正を必要とする集積回路装置に利用でき、例えば、基準電圧生成回路（基準電圧と共に、温度に依存した電圧を並列に出力する基準電圧生成回路）および、その基準電圧生成回路とトリミング回路を有する集積回路装置に用いて好適である。
【図面の簡単な説明】
【０１１８】
【図１】基準電圧回路の構成の一例を示す回路図
【図２】基準電圧の特性を示す図
【図３】基準電圧のばらつきを説明するための図
【図４】温度センサ回路の一例を示す回路図
【図５】温度センサ出力の温度特性を示す図
【図６】基準電圧生成回路と温度センサ回路を組み合わせて同一回路で構成した例を示す回路図
【図７】図７（Ａ），図７（Ｂ）は、本発明の基準電圧生成回路（温度センサ出力付きの基準電圧生成回路）の構成の一例を示す回路図
【図８】温度センサ出力（ＶＰＴＡＴ）付きの基準電圧生成回路の回路構成の他の例を示す回路図
【図９】第１および第３の抵抗を連動して可変に調整するための可変抵抗回路の原理的構成（共通のトリミング信号で可変する例）を示す図
【図１０】可変抵抗回路が設けられる位置を説明するための回路図
【図１１】図１１（Ａ），図１１（Ｂ）は、可変抵抗回路の構成の一例を示す回路図
【図１２】図１２（Ａ），図１２（Ｂ）は、可変抵抗回路の他の構成例を示す回路図
【図１３】図１３（Ａ），図１３（Ｂ）は、可変抵抗回路のさらに他の構成例を示す回路図
【図１４】可変抵抗回路のさらに他の回路構成例を示す図
【図１５】温度に対する依存が極めて少ない定電流を生成する場合の回路例を示す図
【図１６】本発明の基準電圧発生回路を利用した信号処理装置の一例の構成を示す図
【符号の説明】
【０１１９】
１００，２００ 可変抵抗回路、３００ トリミング回路、４００ 集積回路装置、
Ｑ１，Ｑ２ 異なる電流密度でバイアスされたｐｎｐ型ＢＪＴ（ｐｎ接合ダイオード）、Ｒ３ 基準電圧を生成する際に調整が必要な抵抗（第１の抵抗）、
Ｒ２ 正の温度係数をもつ電圧を発生させる抵抗（第２の抵抗）、
Ｒ４ 温度センサ出力を生成するための抵抗（第３の抵抗）
【特許請求の範囲】
【請求項１】
基準電圧を生成する基準電圧生成回路であって、
第１の電圧を発生する第１のｐｎ接合と、
前記第１のｐｎ接合とは電流密度が異なる第２のｐｎ接合と、
前記第１のｐｎ接合の順方向電圧と前記第２のｐｎ接合の順方向電圧との差に相当する電圧に基づいて正の温度係数をもつ第１の電流を生成する第１の抵抗と、
前記第１の電流に基づいて、正の温度係数をもつ第１の電圧を生成する第２の抵抗と、とを含み、前記正の温度係数をもつ第１の電圧と負の温度係数をもつ電圧とを加算して、前記基準電圧を生成すると共に、さらに、
前記正の温度係数をもつ第１の電流に基づいて、温度に依存する電圧を生成する第３の抵抗と、を含み、前記基準電圧と前記温度に依存する電圧の各々は、第１および第２の出力ノードの各々から並列に出力され、かつ、
トリミング信号によって、前記第１の抵抗の抵抗値および前記第３の抵抗の抵抗値が同比率で調整されることを特徴とする基準電圧生成回路。
【請求項２】
請求項１記載の基準電圧生成回路であって、
前記第１の抵抗および前記第３の抵抗は、共通の前記トリミング信号に基づいて各々の抵抗値が同比率で調整される可変抵抗回路によって構成されることを特徴とする基準電圧生成回路。
【請求項３】
請求項２記載の基準電圧生成回路であって、
前記可変抵抗回路は、
前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間に直列に接続された第１〜第ｍ（ｍは２以上の整数）の分圧抵抗により構成される第１のラダー抵抗回路と、
前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間に直列に接続された第１〜第ｍの分圧抵抗により構成される第２のラダー抵抗回路と、
前記第１のラダー抵抗回路における第１〜第ｉ（ｉは２以上の整数）の分割ノードと前記第２のノードとの間の電気的接続／遮断を切り換えるための、第１のラダー抵抗回路用の第１〜第ｉのバイパススイッチと、
前記第２のラダー抵抗回路における第１〜第ｉ（ｉは２以上の整数）の分割ノードと前記第４のノードとの電気的接続／遮断を切り換えるための、第２のラダー抵抗回路用の第１〜第ｉのバイパススイッチと、
を有し、
前記第１のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値と、前記第２のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値との比は一定であり、
前記第１のラダー抵抗回路用の第ｋ（１≦ｋ≦ｉ）の前記バイパススイッチのオン／オフならびに前記第２のラダー抵抗回路用の第ｋ（１≦ｋ≦ｉ）の前記バイパススイッチのオン／オフは、前記共通のトリミング信号によって制御されることを特徴とする基準電圧生成回路。
【請求項４】
請求項２記載の基準電圧生成回路であって、
前記可変抵抗回路は、
前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間に直列に接続された第１〜第ｍ（ｍは２以上の整数）の分圧抵抗により構成される第１のラダー抵抗回路と、
前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間に直列に接続された第１〜第ｍの分圧抵抗により構成される第２のラダー抵抗回路と、
前記第１のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々に対応して設けられ、前記第１〜第ｍの分圧抵抗の各々の両端をバイパスするための、第１のラダー抵抗回路用の第１〜第ｍのバイパススイッチと、
前記第２のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々に対応して設けられ、前記第２のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々の両端をバイパスするための、第２のラダー抵抗回路用の第１〜第ｍのバイパススイッチと、
を有し、
前記第１のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値と、前記第２のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値との比は一定であり、
前記第１のラダー抵抗回路用の第ｐ（１≦ｐ≦ｍ）の前記バイパススイッチのオン／オフならびに前記第２のラダー抵抗回路用の第ｐ（１≦ｐ≦ｍ）の前記バイパススイッチのオン／オフは、前記共通のトリミング信号によって制御されることを特徴とする基準電圧生成回路。
【請求項５】
請求項３または請求項４記載の基準電圧生成回路であって、
前記第２のラダー抵抗回路における前記第ｍの分圧抵抗の、前記第４のノード側のノードの電位を調整するための電位調整抵抗が、前記第ｍの分圧抵抗と前記第４のノードとの間に設けられることを特徴とする基準電圧生成回路。
【請求項６】
請求項２記載の基準電圧生成回路であって、
前記可変抵抗回路は、
前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間において互いに並列接続され、かつ、一端が共通に接続された、前記第１の抵抗調整用の第１〜第ｑ（ｑは２以上の整数）の抵抗と、
前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間において互いに並列接続され、かつ、一端が共通に接続された、前記第３の抵抗調整用の第１〜第ｑの抵抗と、
前記第１の抵抗調整用の第１〜第ｑの抵抗の各々に対応して設けられ、前記第１の抵抗調整用の第１〜第ｑの抵抗の各々の他端と前記第２のノードとの間の電気的接続／遮断を切り換えるための、第１の抵抗調整用の第１〜第ｑのスイッチ回路と、
前記第３の抵抗調整用の第１〜第ｑの抵抗の各々に対応して設けられ、前記第３の抵抗調整用の第１〜第ｑの抵抗の各々の他端と前記第４のノードとの間の電気的接続／遮断を切り換えるための、第３の抵抗調整用の第１〜第ｑのスイッチ回路と、
を有し、
前記第１の抵抗調整用の第ｒ（１≦ｒ≦ｑ）の抵抗の抵抗値と、前記第３の抵抗調整用の第ｒ（１≦ｒ≦ｑ）の抵抗の抵抗値との抵抗比は一定であり、
前記第１の抵抗調整用の第ｘ（１≦ｘ≦ｑ）のスイッチ回路のオン／オフならびに前記第３の抵抗調整用の第ｘ（１≦ｘ≦ｑ）のスイッチ回路のオン／オフは、前記共通のトリミング信号によって制御されることを特徴とする基準電圧生成回路。
【請求項７】
請求項６記載の基準電圧生成回路であって、
前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の一端は、前記第１の抵抗調整用の第１〜第ｑの抵抗の前記他端に接続され、かつ、前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の各々の他端は共通に接続されており、
前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の各々の共通接続点の電位を調整するための電位調整抵抗が、前記第１〜第ｑのスイッチ回路の各々の共通接続点と前記第４のノードとの間に設けられることを特徴とする基準電圧生成回路。
【請求項８】
請求項１〜請求項７のいずれかに記載の基準電圧生成回路と、
前記トリミング信号を出力するトリミング回路と、
を含むことを特徴とする集積回路装置。
【請求項９】
請求項１〜請求項７のいずれかに記載の基準電圧生成回路を有し、入力されるアナログ信号に対してアナログ信号処理を施すアナログフロントエンドと、
前記アナログフロントエンドの出力信号に基づいて所与の信号処理を実行する信号処理部と、
を含むことを特徴とする信号処理装置。
【請求項１０】
請求項９記載の信号処理装置であって、
前記アナログフロントエンドは、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器を有し、
前記基準電圧生成回路から出力される前記基準電圧は、前記Ａ／Ｄ変換器に供給され、
前記基準電圧生成回路から出力される前記温度に依存する電圧は、前記Ａ／Ｄ変換器によってデジタル信号に変換され、変換後のデジタル信号が前記信号処理部に入力されることを特徴とする信号処理装置。
【請求項１１】
請求項１０記載の信号処理装置であって、
前記アナログフロントエンドは、前記Ａ／Ｄ変換器の前段に、フィルタ回路およびゲイン調整回路の少なくとも一方を有し、かつ前記アナログフロントエンドには、センサから出力されるセンサ信号が入力され、
また、前記信号処理部は、前記Ａ／Ｄ変換器から出力される、前記デジタル信号としての前記温度に依存する電圧に基づいて温度信号処理を実行する温度信号処理部を有することを特徴とする信号処理装置。
【請求項１】
基準電圧を生成する基準電圧生成回路であって、
第１の電圧を発生する第１のｐｎ接合と、
前記第１のｐｎ接合とは電流密度が異なる第２のｐｎ接合と、
前記第１のｐｎ接合の順方向電圧と前記第２のｐｎ接合の順方向電圧との差に相当する電圧に基づいて正の温度係数をもつ第１の電流を生成する第１の抵抗と、
前記第１の電流に基づいて、正の温度係数をもつ第１の電圧を生成する第２の抵抗と、とを含み、前記正の温度係数をもつ第１の電圧と負の温度係数をもつ電圧とを加算して、前記基準電圧を生成すると共に、さらに、
前記正の温度係数をもつ第１の電流に基づいて、温度に依存する電圧を生成する第３の抵抗と、を含み、前記基準電圧と前記温度に依存する電圧の各々は、第１および第２の出力ノードの各々から並列に出力され、かつ、
トリミング信号によって、前記第１の抵抗の抵抗値および前記第３の抵抗の抵抗値が同比率で調整されることを特徴とする基準電圧生成回路。
【請求項２】
請求項１記載の基準電圧生成回路であって、
前記第１の抵抗および前記第３の抵抗は、共通の前記トリミング信号に基づいて各々の抵抗値が同比率で調整される可変抵抗回路によって構成されることを特徴とする基準電圧生成回路。
【請求項３】
請求項２記載の基準電圧生成回路であって、
前記可変抵抗回路は、
前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間に直列に接続された第１〜第ｍ（ｍは２以上の整数）の分圧抵抗により構成される第１のラダー抵抗回路と、
前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間に直列に接続された第１〜第ｍの分圧抵抗により構成される第２のラダー抵抗回路と、
前記第１のラダー抵抗回路における第１〜第ｉ（ｉは２以上の整数）の分割ノードと前記第２のノードとの間の電気的接続／遮断を切り換えるための、第１のラダー抵抗回路用の第１〜第ｉのバイパススイッチと、
前記第２のラダー抵抗回路における第１〜第ｉ（ｉは２以上の整数）の分割ノードと前記第４のノードとの電気的接続／遮断を切り換えるための、第２のラダー抵抗回路用の第１〜第ｉのバイパススイッチと、
を有し、
前記第１のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値と、前記第２のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値との比は一定であり、
前記第１のラダー抵抗回路用の第ｋ（１≦ｋ≦ｉ）の前記バイパススイッチのオン／オフならびに前記第２のラダー抵抗回路用の第ｋ（１≦ｋ≦ｉ）の前記バイパススイッチのオン／オフは、前記共通のトリミング信号によって制御されることを特徴とする基準電圧生成回路。
【請求項４】
請求項２記載の基準電圧生成回路であって、
前記可変抵抗回路は、
前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間に直列に接続された第１〜第ｍ（ｍは２以上の整数）の分圧抵抗により構成される第１のラダー抵抗回路と、
前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間に直列に接続された第１〜第ｍの分圧抵抗により構成される第２のラダー抵抗回路と、
前記第１のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々に対応して設けられ、前記第１〜第ｍの分圧抵抗の各々の両端をバイパスするための、第１のラダー抵抗回路用の第１〜第ｍのバイパススイッチと、
前記第２のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々に対応して設けられ、前記第２のラダー抵抗回路を構成する前記第１〜第ｍの分圧抵抗の各々の両端をバイパスするための、第２のラダー抵抗回路用の第１〜第ｍのバイパススイッチと、
を有し、
前記第１のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値と、前記第２のラダー抵抗回路を構成する第ｎ（１≦ｎ≦ｍ）の前記分圧抵抗の抵抗値との比は一定であり、
前記第１のラダー抵抗回路用の第ｐ（１≦ｐ≦ｍ）の前記バイパススイッチのオン／オフならびに前記第２のラダー抵抗回路用の第ｐ（１≦ｐ≦ｍ）の前記バイパススイッチのオン／オフは、前記共通のトリミング信号によって制御されることを特徴とする基準電圧生成回路。
【請求項５】
請求項３または請求項４記載の基準電圧生成回路であって、
前記第２のラダー抵抗回路における前記第ｍの分圧抵抗の、前記第４のノード側のノードの電位を調整するための電位調整抵抗が、前記第ｍの分圧抵抗と前記第４のノードとの間に設けられることを特徴とする基準電圧生成回路。
【請求項６】
請求項２記載の基準電圧生成回路であって、
前記可変抵抗回路は、
前記第１の抵抗の抵抗値を可変に調整するための、第１のノードと第２のノードとの間において互いに並列接続され、かつ、一端が共通に接続された、前記第１の抵抗調整用の第１〜第ｑ（ｑは２以上の整数）の抵抗と、
前記第３の抵抗の抵抗値を可変に調整するための、第３のノードと第４のノードとの間において互いに並列接続され、かつ、一端が共通に接続された、前記第３の抵抗調整用の第１〜第ｑの抵抗と、
前記第１の抵抗調整用の第１〜第ｑの抵抗の各々に対応して設けられ、前記第１の抵抗調整用の第１〜第ｑの抵抗の各々の他端と前記第２のノードとの間の電気的接続／遮断を切り換えるための、第１の抵抗調整用の第１〜第ｑのスイッチ回路と、
前記第３の抵抗調整用の第１〜第ｑの抵抗の各々に対応して設けられ、前記第３の抵抗調整用の第１〜第ｑの抵抗の各々の他端と前記第４のノードとの間の電気的接続／遮断を切り換えるための、第３の抵抗調整用の第１〜第ｑのスイッチ回路と、
を有し、
前記第１の抵抗調整用の第ｒ（１≦ｒ≦ｑ）の抵抗の抵抗値と、前記第３の抵抗調整用の第ｒ（１≦ｒ≦ｑ）の抵抗の抵抗値との抵抗比は一定であり、
前記第１の抵抗調整用の第ｘ（１≦ｘ≦ｑ）のスイッチ回路のオン／オフならびに前記第３の抵抗調整用の第ｘ（１≦ｘ≦ｑ）のスイッチ回路のオン／オフは、前記共通のトリミング信号によって制御されることを特徴とする基準電圧生成回路。
【請求項７】
請求項６記載の基準電圧生成回路であって、
前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の一端は、前記第１の抵抗調整用の第１〜第ｑの抵抗の前記他端に接続され、かつ、前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の各々の他端は共通に接続されており、
前記第３の抵抗調整用の第１〜第ｑのスイッチ回路の各々の共通接続点の電位を調整するための電位調整抵抗が、前記第１〜第ｑのスイッチ回路の各々の共通接続点と前記第４のノードとの間に設けられることを特徴とする基準電圧生成回路。
【請求項８】
請求項１〜請求項７のいずれかに記載の基準電圧生成回路と、
前記トリミング信号を出力するトリミング回路と、
を含むことを特徴とする集積回路装置。
【請求項９】
請求項１〜請求項７のいずれかに記載の基準電圧生成回路を有し、入力されるアナログ信号に対してアナログ信号処理を施すアナログフロントエンドと、
前記アナログフロントエンドの出力信号に基づいて所与の信号処理を実行する信号処理部と、
を含むことを特徴とする信号処理装置。
【請求項１０】
請求項９記載の信号処理装置であって、
前記アナログフロントエンドは、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器を有し、
前記基準電圧生成回路から出力される前記基準電圧は、前記Ａ／Ｄ変換器に供給され、
前記基準電圧生成回路から出力される前記温度に依存する電圧は、前記Ａ／Ｄ変換器によってデジタル信号に変換され、変換後のデジタル信号が前記信号処理部に入力されることを特徴とする信号処理装置。
【請求項１１】
請求項１０記載の信号処理装置であって、
前記アナログフロントエンドは、前記Ａ／Ｄ変換器の前段に、フィルタ回路およびゲイン調整回路の少なくとも一方を有し、かつ前記アナログフロントエンドには、センサから出力されるセンサ信号が入力され、
また、前記信号処理部は、前記Ａ／Ｄ変換器から出力される、前記デジタル信号としての前記温度に依存する電圧に基づいて温度信号処理を実行する温度信号処理部を有することを特徴とする信号処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００９−２１７８０９（Ｐ２００９−２１７８０９Ａ）
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願番号】特願２００８−２９７７３１（Ｐ２００８−２９７７３１）
【出願日】平成２０年１１月２１日（２００８．１１．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願日】平成２０年１１月２１日（２００８．１１．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]