差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法
【課題】 高周波、長距離伝送に伴うデューティ崩れや位相ずれを低減する差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法を提供する。
【解決手段】 １つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送装置であって、受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う送信制御部１１と、１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部１３と、前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部１４と、前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部２２とを備えた。
【解決手段】 １つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送装置であって、受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う送信制御部１１と、１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部１３と、前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部１４と、前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部２２とを備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波のクロック伝送のための差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法に関するものである。
【背景技術】
【０００２】
高周波のクロックを用いるコンピュータシステム等において、差動クロック伝送が用いられている。これは、極性を反転させた１対の差動クロック信号を２本の配線で伝送するものであり、ノイズに強い特徴を持つ。図１２は、従来の差動クロック伝送装置の構成の一例を示すブロック図である。この差動クロック伝送装置は、クロック送信側ＬＳＩ９０１、クロック受信側ＬＳＩ９０２を備える。クロック送信側ＬＳＩ９０１は、送信制御部９１１、クロック発振部１２、差動クロック送信部１３を備える。また、クロック受信側ＬＳＩ９０２は、差動クロック受信部２２を備える。クロック発振部１２はＰＬＬ（Phase Locked Loop）を備える。
【０００３】
電源投入後、送信制御部９１１は、クロック送信側ＬＳＩ９０１内部のリセット等の初期化処理を行う。次に、送信制御部９１１は、クロック発振部１２のＰＬＬの周波数設定を行う。クロック発振部１２は、送信クロック信号を出力し、差動クロック送信部１３は１つの送信クロック信号を１対の差動クロック信号Ｑ’、／Ｑ’に変換し、差動クロック受信部２２は１対の差動クロック信号を１つの受信クロック信号に変換する。
【０００４】
図１３は、差動クロック送信部の構成の一例を示す回路図である。差動クロック送信部１３は、４つのトランジスタ（Ｔｒ９１１，９１２，９１３，９１４）を備え、Ｔｒ９１１，９１３はＨｉｇｈを表す電位Ｈに接続され、Ｔｒ９１２，９１４はＬｏｗを表す電位Ｌに接続される。送信クロック信号がＨｉｇｈのとき、Ｔｒ９１１，９１４がＯＮ、Ｔｒ９１２，９１３がＯＦＦとなることから、Ｑ’はＨｉｇｈ、／Ｑ’はＬｏｗとなる。また、送信クロック信号がＬｏｗのとき、Ｔｒ９１２，９１３がＯＮ、Ｔｒ９１１，９１４がＯＦＦとなることから、Ｑ’はＬｏｗ、／Ｑ’はＨｉｇｈとなる。このように、入力された送信クロック信号に応じて、互いに反転した１対の差動クロック信号Ｑ’、／Ｑ’を出力する。
【０００５】
しかしながら、高周波、長距離の差動クロック伝送においては、信号伝搬時の高周波損失により波形が減衰する。従って、差動クロック信号の交差が浅くなり、デューティ崩れや位相ずれが発生し、結果としてクロック動作直後のタイミングずれやクロック抜け等の問題が生じる。図１４は、従来の差動クロック受信部入力におけるクロック動作期間の差動クロック信号を示す波形である。ここで、クロック発振部１２が送信クロック信号を出力してからの期間をクロック動作期間と呼ぶことにする。この波形は、クロック受信側ＬＳＩ９０２における差動クロック受信部２２の入力波形のシミュレーション結果である。クロック動作期間の開始時においてＱ’と／Ｑ’の電位差は大きく、時間が経つに従って電位が変化し、デューティと位相が不安定であることが確認できる。
【０００６】
そこで、従来、ボード材料の低損失化、直流カット等による出力回路の駆動能力コントロール、伝送線路とのカップリングを行うイコライザ回路の搭載、等の対策を行っていた。
【０００７】
なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献１が知られている。この論理回路は、１対の信号の間に等化器を備え、この等化器を等化用のクロック信号で駆動するものである。
【特許文献１】特開２００２−３０５４３７号公報 （第４−９頁、第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した対策においては、コストの増大、回路の複雑化、実装面積の増大、等の問題が発生する。
【０００９】
本発明は上述した問題点を解決するためになされたものであり、高周波、長距離伝送に伴うデューティ崩れや位相ずれを低減する差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決するため、本発明は、１つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送装置であって、受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部と、前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部とを備えたものである。
【００１１】
また、本発明に係る差動クロック伝送装置において、前記電位補正部は、前記１対の差動クロック信号の信号線の間を接続するトランジスタを備え、前記電位補正期間中に前記トランジスタをＯＮにすることにより、電位差を小さくすることを特徴とするものである。
【００１２】
また、本発明に係る差動クロック伝送装置において、前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、前記電位補正部において、前記１対の差動クロック信号の信号線はいずれも前記第１の電位と前記第２の電位にそれぞれトランジスタを介して接続されており、前記電位補正期間中に前記トランジスタをすべてＯＦＦにすることにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とするものである。
【００１３】
また、本発明に係る差動クロック伝送装置において、前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、前記電位補正部において、前記１対の差動クロック信号の信号線はいずれも前記第１の電位と前記第２の電位にそれぞれトランジスタを介して接続されており、前記電位補正期間中に前記トランジスタをすべてＯＮにすることにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とするものである。
【００１４】
また、本発明は、１つの送信クロック信号を１対の差動クロック信号に変換して外部の装置へ送信する差動クロック送信装置であって、外部の装置が差動クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部とを備えたものである。
【００１５】
また、本発明は、外部から受信した１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信装置であって、受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、前記電位補正期間中に、外部から入力された１対の差動クロック信号の電位差を小さくする電位補正部と、前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部とを備えたものである。
【００１６】
また、本発明は、外部から入力された１つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送方法であって、受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御ステップと、１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信ステップと、前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正ステップと、前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信ステップとを備えたものである。
【００１７】
また、本発明に係る差動クロック伝送方法において、前記電位補正ステップは、前記電位補正期間中に、前記１対の差動クロック信号の信号線の間を接続することにより、電位差を小さくすることを特徴とするものである。
【００１８】
また、本発明に係る差動クロック伝送方法において、前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、前記電位補正ステップにおいて、前記電位補正期間中に、前記１対の差動クロック信号の信号線をいずれも前記第１の電位と前記第２の電位から絶縁することにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とするものである。
【００１９】
また、本発明に係る差動クロック伝送方法において、前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、前記電位補正ステップにおいて、前記電位補正期間中に、前記１対の差動クロック信号の信号線をいずれも前記第１の電位と前記第２の電位に接続することにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、回路規模やコストを増大させることなく、差動クロック信号波形のデューティや位相が安定し、クロック動作直後のタイミングずれやクロック抜けを低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００２２】
実施の形態１．
本実施の形態では、送信側において電位補正を行う。図１は、実施の形態１に係る差動クロック伝送装置の構成の一例を示すブロック図である。図１において、図１２と同一符号は図１２に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１２の差動クロック伝送装置と比較すると図１の差動クロック伝送装置は、クロック送信側ＬＳＩ９０１の代わりにクロック送信側ＬＳＩ１を備え、クロック受信側ＬＳＩ９０２の代わりにクロック受信側ＬＳＩ２を備える。クロック送信側ＬＳＩ９０１と比較するとクロック送信側ＬＳＩ１は、新たに電位補正部１４を備え、送信制御部９１１の代わりに送信制御部１１を備える。また、クロック受信側ＬＳＩ９０２と比較するとクロック受信側ＬＳＩ２は、新たに受信制御部２１を備える。
【００２３】
まず、電位補正の制御について説明する。電源投入後、送信制御部１１は、クロック送信側ＬＳＩ１内部のリセット等の初期化処理を行う。次に、送信制御部１１は、クロック発振部１２のＰＬＬの周波数設定を行う。また、送信制御部１１は、電位補正の指示を電位補正制御信号として電位補正部１４へ出力する。ここで、送信制御部１１は、タイマー機能を持った電源監視素子を備え、電源投入から一定の期間後にＨｉｇｈとなる電位補正開始タイミング信号を生成する。一方、クロック受信側ＬＳＩ２の受信制御部２１は、Ｒｅａｄｙ信号をクロック送信側ＬＳＩ１へ出力する。送信制御部１１は、Ｒｅａｄｙ信号を受け取るとＨｉｇｈとなる電位補正終了タイミング信号を生成する。さらに送信制御部１１は、電位補正開始タイミング信号と電位補正終了タイミング信号のＥＸＣＬＵＳＩＶＥ−ＯＲ演算の結果を電位補正制御信号として電位補正部１４へ出力する。
【００２４】
図２は、本発明に係る電位補正制御信号の生成の動作を示すタイムチャートである。横軸は時間、縦軸は電位を表す。また、上から順に、電位補正開始タイミング信号、電位補正終了タイミング信号、電位補正制御信号を表す。ここで、電位補正制御信号がＨｉｇｈとなる期間を電位補正期間、電位補正期間の後のクロック発振部１２が送信クロック信号を出力する期間をクロック動作期間と呼ぶことにする。
【００２５】
次に、電位補正期間における動作について説明する。電位補正部１４は、差動クロック送信部１３からの１対の差動クロック信号の電位を電位補正制御信号に従って補正したものを、差動クロック信号Ｑ、／Ｑとしてクロック受信側ＬＳＩ２へ出力する。ここで、電位補正部１４は、電位補正期間において差動クロック信号Ｑと／Ｑの電位差が小さくなるように電位の補正を行う。
【００２６】
図３は、本発明に係る電位補正部の構成の一例を示す回路図である。この図に示すように、電位補正部１４は例えばトランジスタ（Ｔｒ３１）で実現される。送信制御部１１からの電位補正制御信号により、電位補正期間においてトランジスタはＯＮとなり、１対の差動クロック信号Ｑと／Ｑの電位差は０に近づく。図４は、本発明に係る電位補正期間における差動クロック信号の電位差を示す波形である。横軸は時間、縦軸は電位を表す。電位補正期間前の差動クロック信号Ｑ、／Ｑの電位差Ｖ１が、電位補正期間の終了時にはＶ２に減少する。ここで、電位補正期間として、Ｖ２が十分小さくなる時間が必要となる。また、Ｖ２が小さくなりすぎることによる誤動作が問題となる場合、Ｖ２は、差動クロック受信部２２に規定される入力電圧閾値を満足する必要がある。
【００２７】
次に、クロック動作期間における動作について説明する。電位補正期間の後に続くクロック動作期間において、クロック発振部１２が送信クロック信号を出力すると、差動クロック送信部１３は送信クロック信号を差動クロック信号に変換し、電位補正部１４は入力された差動クロック信号をそのまま出力する。図５は、本発明に係るクロック送信側ＬＳＩにおける動作を示すタイムチャートである。横軸は時間、縦軸は電位を表す。上から順に、送信制御部１１の出力である電位補正制御信号、クロック発振部１２の出力である送信クロック信号、電位補正部１４の出力である差動クロック信号Ｑ、／Ｑの波形をそれぞれ示している。Ｑと／Ｑの電位は共に、電位補正期間の終了時に中間電位に近づき、クロック動作期間では中間電位付近で安定する。
【００２８】
図６は、本発明に係る差動クロック受信部入力におけるクロック動作期間の差動クロック信号を示す波形である。この波形は、図１４と同様、クロック受信側ＬＳＩ２における差動クロック受信部２２の入力波形のシミュレーション結果である。図１４と比較すると、電位補正期間の終了時におけるＱと／Ｑの電位差が小さく、クロック動作期間の開始時において波形が安定し、デューティと位相が安定することが確認できる。
【００２９】
上述した実施の形態において、送信制御部１１による電位補正開始信号のタイミングは、タイマー機能を持った電源監視素子を利用したが、初期化処理の制御信号を利用しても良いし、ＰＬＬの設定制御信号等を利用しても良い。また、送信制御部１１による電位補正終了信号のタイミングは、受信制御部２１のＲｅａｄｙ信号を利用したが、受信制御部２１のＥｎａｂｌｅ信号を利用しても良いし、受信制御部２１を必要とせずに送信制御部１１のＥｎａｂｌｅ信号を利用しても良い。
【００３０】
実施の形態２．
本実施の形態では、受信側において電位補正を行い、実施の形態１と同様の作用が得られる。図７は、実施の形態２に係る差動クロック伝送装置の構成の一例を示すブロック図である。図７において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１の差動クロック伝送装置と比較すると図７の差動クロック伝送装置は、クロック送信側ＬＳＩ１の代わりにクロック送信側ＬＳＩ１０１を備え、クロック受信側ＬＳＩ２の代わりにクロック受信側ＬＳＩ１０２を備える。
【００３１】
クロック送信側ＬＳＩ１と比較するとクロック送信側ＬＳＩ１０１は、送信制御部１１の代わりに送信制御部１１１を備え、電位補正部１４を必要としない。クロック受信側ＬＳＩ２と比較するとクロック受信側ＬＳＩ１０２は、受信制御部２１の代わりに受信制御部１２１を備え、新たに電位補正部１４を備える。動作は実施の形態１と同様であるが、実施の形態１と比較すると、送信側ではなく受信側に電位補正部１４が備えられ、送信制御部１１と同様にして受信制御部１２１が電位補正制御信号を電位補正部１４へ出力する。また、受信制御部１２１からの電位補正制御信号等に従って、送信制御部１１１がクロック発振部１２の設定を行う。
【００３２】
実施の形態３．
本実施の形態では、送信側において電位補正を行うが、差動クロック信号へ変換する機能と電位補正の機能を合わせた構成とし、上述した他の実施の形態と同様の作用が得られる。図８は、実施の形態３に係る差動クロック伝送装置の構成の一例を示すブロック図である。図８において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１の差動クロック伝送装置と比較すると図８の差動クロック伝送装置は、クロック送信側ＬＳＩ１の代わりにクロック送信側ＬＳＩ２０１を備え、クロック受信側ＬＳＩ２の代わりにクロック受信側ＬＳＩ２０２を備える。クロック送信側ＬＳＩ１と比較するとクロック送信側ＬＳＩ２０１は、クロック送信部１３と電位補正部１４の代わりに補正差動クロック送信部１５を備える。
【００３３】
図９は、本発明に係る補正差動クロック送信部の構成の一例を示すブロック図である。この例において、補正差動クロック送信部１５は、４つのトランジスタ（Ｔｒ４１，４２，４３，４４）を備え、Ｔｒ４１，４３はＨｉｇｈを表す電位Ｈに接続され、Ｔｒ４２，４４はＬｏｗを表す電位Ｌに接続される。
【００３４】
補正差動クロック送信部１５は、クロック発振部１２からの送信クロック信号と送信制御部１１からの電位補正制御信号に基づいて、１対の差動クロック信号Ｑ、／Ｑを生成する。図９の回路は、電位補正期間においてすべてのトランジスタをＯＦＦにするように動作するものであり、このときＱと／Ｑの電位がほとんど等しくなる。図１０は、本発明に係る補正差動クロック送信部の動作の一例を示す表である。電位補正期間、すなわち電位補正制御信号が１（Ｈｉｇｈ）のとき、Ｑと／Ｑの電位はほとんど等しくなる。また、クロック動作期間、すなわち電位補正制御信号が０（Ｌｏｗ）のとき、Ｑの電位は送信クロック信号に従い、／Ｑの電位はＱを反転したものとなる。
【００３５】
また、図１１は、本発明に係る補正差動クロック送信部の構成の別の一例を示すブロック図である。この例において、補正差動クロック送信部１５は、４つのトランジスタ（Ｔｒ５１，５２，５３，５４）を備え、Ｔｒ５１，５３はＨｉｇｈを表す電位Ｈに接続され、Ｔｒ５２，５４はＬｏｗを表す電位Ｌに接続される。図１１の回路は、電位補正期間においてすべてのトランジスタをＯＮにするように動作するものであり、このときＱと／Ｑの電位がほとんど等しくなる。送信クロック信号と電位補正制御信号の入力に対するＱ、／Ｑの出力は、図１０と同じになる。
【００３６】
なお、差動クロック送信装置とは、実施の形態におけるクロック送信側ＬＳＩに対応する。また、差動クロック受信装置とは、実施の形態におけるクロック受信側ＬＳＩに対応する。また、制御部とは、実施の形態１における送信制御部、実施の形態２における受信制御部、実施の形態３における送信制御部のことである。
【００３７】
（付記１） １つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送装置であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部と、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部と、
を備えてなる差動クロック伝送装置。
（付記２） 付記１に記載の差動クロック伝送装置において、
前記電位補正部は、前記１対の差動クロック信号の信号線の間を接続するトランジスタを備え、前記電位補正期間中に前記トランジスタをＯＮにすることにより、電位差を小さくすることを特徴とする差動クロック伝送装置。
（付記３） 付記１に記載の差動クロック伝送装置において、
前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、
前記電位補正部において、前記１対の差動クロック信号の信号線はいずれも前記第１の電位と前記第２の電位にそれぞれトランジスタを介して接続されており、前記電位補正期間中に前記トランジスタをすべてＯＦＦにすることにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とする差動クロック伝送装置。
（付記４） 付記１に記載の差動クロック伝送装置において、
前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、
前記電位補正部において、前記１対の差動クロック信号の信号線はいずれも前記第１の電位と前記第２の電位にそれぞれトランジスタを介して接続されており、前記電位補正期間中に前記トランジスタをすべてＯＮにすることにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とする差動クロック伝送装置。
（付記５） １つの送信クロック信号を１対の差動クロック信号に変換して外部の装置へ送信する差動クロック送信装置であって、
外部の装置が差動クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部と、
を備えてなる差動クロック送信装置。
（付記６） 外部から受信した１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信装置であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
前記電位補正期間中に、外部から入力された１対の差動クロック信号の電位差を小さくする電位補正部と、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部と、
を備えてなる差動クロック受信装置。
（付記７） 外部から入力された１つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送方法であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御ステップと、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信ステップと、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正ステップと、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信ステップと、
を備えてなる差動クロック伝送方法。
（付記８） 付記７に記載の差動クロック伝送方法において、
前記電位補正ステップは、前記電位補正期間中に、前記１対の差動クロック信号の信号線の間を接続することにより、電位差を小さくすることを特徴とする差動クロック伝送方法。
（付記９） 付記７に記載の差動クロック伝送方法において、
前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、
前記電位補正ステップにおいて、前記電位補正期間中に、前記１対の差動クロック信号の信号線をいずれも前記第１の電位と前記第２の電位から絶縁することにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とする差動クロック伝送方法。
（付記１０） 付記７に記載の差動クロック伝送方法において、
前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、
前記電位補正ステップにおいて、前記電位補正期間中に、前記１対の差動クロック信号の信号線をいずれも前記第１の電位と前記第２の電位に接続することにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とする差動クロック伝送方法。
【図面の簡単な説明】
【００３８】
【図１】実施の形態１に係る差動クロック伝送装置の構成の一例を示すブロック図である。
【図２】本発明に係る電位補正制御信号の生成の動作を示すタイムチャートである。
【図３】本発明に係る電位補正部の構成の一例を示す回路図である。
【図４】本発明に係る電位補正期間における差動クロック信号の電位差を示す波形である。
【図５】本発明に係るクロック送信側ＬＳＩにおける動作を示すタイムチャートである。
【図６】本発明に係る差動クロック受信部入力におけるクロック動作期間の差動クロック信号を示す波形である。
【図７】実施の形態２に係る差動クロック伝送装置の構成の一例を示すブロック図である。
【図８】実施の形態３に係る差動クロック伝送装置の構成の一例を示すブロック図である。
【図９】本発明に係る補正差動クロック送信部の構成の一例を示すブロック図である。
【図１０】本発明に係る補正差動クロック送信部の動作の一例を示す表である。
【図１１】本発明に係る補正差動クロック送信部の構成の別の一例を示すブロック図である。
【図１２】従来の差動クロック伝送装置の構成の一例を示すブロック図である。
【図１３】差動クロック送信部の構成の一例を示す回路図である。
【図１４】従来の差動クロック受信部入力におけるクロック動作期間の差動クロック信号を示す波形である。
【符号の説明】
【００３９】
１，１０１，２０１ クロック送信側ＬＳＩ、２，１０２，２０２ クロック受信側ＬＳＩ、１１，１１１ 送信制御部、１２ クロック発振部、１３ 差動クロック送信部、１４ 電位補正部、１５ 補正差動クロック送信部、２１，１２１ 受信制御部、２２ 差動クロック受信部、３１，４１，４２，４３，４４，５１，５２，５３，５４ Ｔｒ。
【技術分野】
【０００１】
本発明は、高周波のクロック伝送のための差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法に関するものである。
【背景技術】
【０００２】
高周波のクロックを用いるコンピュータシステム等において、差動クロック伝送が用いられている。これは、極性を反転させた１対の差動クロック信号を２本の配線で伝送するものであり、ノイズに強い特徴を持つ。図１２は、従来の差動クロック伝送装置の構成の一例を示すブロック図である。この差動クロック伝送装置は、クロック送信側ＬＳＩ９０１、クロック受信側ＬＳＩ９０２を備える。クロック送信側ＬＳＩ９０１は、送信制御部９１１、クロック発振部１２、差動クロック送信部１３を備える。また、クロック受信側ＬＳＩ９０２は、差動クロック受信部２２を備える。クロック発振部１２はＰＬＬ（Phase Locked Loop）を備える。
【０００３】
電源投入後、送信制御部９１１は、クロック送信側ＬＳＩ９０１内部のリセット等の初期化処理を行う。次に、送信制御部９１１は、クロック発振部１２のＰＬＬの周波数設定を行う。クロック発振部１２は、送信クロック信号を出力し、差動クロック送信部１３は１つの送信クロック信号を１対の差動クロック信号Ｑ’、／Ｑ’に変換し、差動クロック受信部２２は１対の差動クロック信号を１つの受信クロック信号に変換する。
【０００４】
図１３は、差動クロック送信部の構成の一例を示す回路図である。差動クロック送信部１３は、４つのトランジスタ（Ｔｒ９１１，９１２，９１３，９１４）を備え、Ｔｒ９１１，９１３はＨｉｇｈを表す電位Ｈに接続され、Ｔｒ９１２，９１４はＬｏｗを表す電位Ｌに接続される。送信クロック信号がＨｉｇｈのとき、Ｔｒ９１１，９１４がＯＮ、Ｔｒ９１２，９１３がＯＦＦとなることから、Ｑ’はＨｉｇｈ、／Ｑ’はＬｏｗとなる。また、送信クロック信号がＬｏｗのとき、Ｔｒ９１２，９１３がＯＮ、Ｔｒ９１１，９１４がＯＦＦとなることから、Ｑ’はＬｏｗ、／Ｑ’はＨｉｇｈとなる。このように、入力された送信クロック信号に応じて、互いに反転した１対の差動クロック信号Ｑ’、／Ｑ’を出力する。
【０００５】
しかしながら、高周波、長距離の差動クロック伝送においては、信号伝搬時の高周波損失により波形が減衰する。従って、差動クロック信号の交差が浅くなり、デューティ崩れや位相ずれが発生し、結果としてクロック動作直後のタイミングずれやクロック抜け等の問題が生じる。図１４は、従来の差動クロック受信部入力におけるクロック動作期間の差動クロック信号を示す波形である。ここで、クロック発振部１２が送信クロック信号を出力してからの期間をクロック動作期間と呼ぶことにする。この波形は、クロック受信側ＬＳＩ９０２における差動クロック受信部２２の入力波形のシミュレーション結果である。クロック動作期間の開始時においてＱ’と／Ｑ’の電位差は大きく、時間が経つに従って電位が変化し、デューティと位相が不安定であることが確認できる。
【０００６】
そこで、従来、ボード材料の低損失化、直流カット等による出力回路の駆動能力コントロール、伝送線路とのカップリングを行うイコライザ回路の搭載、等の対策を行っていた。
【０００７】
なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献１が知られている。この論理回路は、１対の信号の間に等化器を備え、この等化器を等化用のクロック信号で駆動するものである。
【特許文献１】特開２００２−３０５４３７号公報 （第４−９頁、第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した対策においては、コストの増大、回路の複雑化、実装面積の増大、等の問題が発生する。
【０００９】
本発明は上述した問題点を解決するためになされたものであり、高周波、長距離伝送に伴うデューティ崩れや位相ずれを低減する差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決するため、本発明は、１つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送装置であって、受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部と、前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部とを備えたものである。
【００１１】
また、本発明に係る差動クロック伝送装置において、前記電位補正部は、前記１対の差動クロック信号の信号線の間を接続するトランジスタを備え、前記電位補正期間中に前記トランジスタをＯＮにすることにより、電位差を小さくすることを特徴とするものである。
【００１２】
また、本発明に係る差動クロック伝送装置において、前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、前記電位補正部において、前記１対の差動クロック信号の信号線はいずれも前記第１の電位と前記第２の電位にそれぞれトランジスタを介して接続されており、前記電位補正期間中に前記トランジスタをすべてＯＦＦにすることにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とするものである。
【００１３】
また、本発明に係る差動クロック伝送装置において、前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、前記電位補正部において、前記１対の差動クロック信号の信号線はいずれも前記第１の電位と前記第２の電位にそれぞれトランジスタを介して接続されており、前記電位補正期間中に前記トランジスタをすべてＯＮにすることにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とするものである。
【００１４】
また、本発明は、１つの送信クロック信号を１対の差動クロック信号に変換して外部の装置へ送信する差動クロック送信装置であって、外部の装置が差動クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部とを備えたものである。
【００１５】
また、本発明は、外部から受信した１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信装置であって、受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、前記電位補正期間中に、外部から入力された１対の差動クロック信号の電位差を小さくする電位補正部と、前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部とを備えたものである。
【００１６】
また、本発明は、外部から入力された１つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送方法であって、受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御ステップと、１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信ステップと、前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正ステップと、前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信ステップとを備えたものである。
【００１７】
また、本発明に係る差動クロック伝送方法において、前記電位補正ステップは、前記電位補正期間中に、前記１対の差動クロック信号の信号線の間を接続することにより、電位差を小さくすることを特徴とするものである。
【００１８】
また、本発明に係る差動クロック伝送方法において、前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、前記電位補正ステップにおいて、前記電位補正期間中に、前記１対の差動クロック信号の信号線をいずれも前記第１の電位と前記第２の電位から絶縁することにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とするものである。
【００１９】
また、本発明に係る差動クロック伝送方法において、前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、前記電位補正ステップにおいて、前記電位補正期間中に、前記１対の差動クロック信号の信号線をいずれも前記第１の電位と前記第２の電位に接続することにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、回路規模やコストを増大させることなく、差動クロック信号波形のデューティや位相が安定し、クロック動作直後のタイミングずれやクロック抜けを低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００２２】
実施の形態１．
本実施の形態では、送信側において電位補正を行う。図１は、実施の形態１に係る差動クロック伝送装置の構成の一例を示すブロック図である。図１において、図１２と同一符号は図１２に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１２の差動クロック伝送装置と比較すると図１の差動クロック伝送装置は、クロック送信側ＬＳＩ９０１の代わりにクロック送信側ＬＳＩ１を備え、クロック受信側ＬＳＩ９０２の代わりにクロック受信側ＬＳＩ２を備える。クロック送信側ＬＳＩ９０１と比較するとクロック送信側ＬＳＩ１は、新たに電位補正部１４を備え、送信制御部９１１の代わりに送信制御部１１を備える。また、クロック受信側ＬＳＩ９０２と比較するとクロック受信側ＬＳＩ２は、新たに受信制御部２１を備える。
【００２３】
まず、電位補正の制御について説明する。電源投入後、送信制御部１１は、クロック送信側ＬＳＩ１内部のリセット等の初期化処理を行う。次に、送信制御部１１は、クロック発振部１２のＰＬＬの周波数設定を行う。また、送信制御部１１は、電位補正の指示を電位補正制御信号として電位補正部１４へ出力する。ここで、送信制御部１１は、タイマー機能を持った電源監視素子を備え、電源投入から一定の期間後にＨｉｇｈとなる電位補正開始タイミング信号を生成する。一方、クロック受信側ＬＳＩ２の受信制御部２１は、Ｒｅａｄｙ信号をクロック送信側ＬＳＩ１へ出力する。送信制御部１１は、Ｒｅａｄｙ信号を受け取るとＨｉｇｈとなる電位補正終了タイミング信号を生成する。さらに送信制御部１１は、電位補正開始タイミング信号と電位補正終了タイミング信号のＥＸＣＬＵＳＩＶＥ−ＯＲ演算の結果を電位補正制御信号として電位補正部１４へ出力する。
【００２４】
図２は、本発明に係る電位補正制御信号の生成の動作を示すタイムチャートである。横軸は時間、縦軸は電位を表す。また、上から順に、電位補正開始タイミング信号、電位補正終了タイミング信号、電位補正制御信号を表す。ここで、電位補正制御信号がＨｉｇｈとなる期間を電位補正期間、電位補正期間の後のクロック発振部１２が送信クロック信号を出力する期間をクロック動作期間と呼ぶことにする。
【００２５】
次に、電位補正期間における動作について説明する。電位補正部１４は、差動クロック送信部１３からの１対の差動クロック信号の電位を電位補正制御信号に従って補正したものを、差動クロック信号Ｑ、／Ｑとしてクロック受信側ＬＳＩ２へ出力する。ここで、電位補正部１４は、電位補正期間において差動クロック信号Ｑと／Ｑの電位差が小さくなるように電位の補正を行う。
【００２６】
図３は、本発明に係る電位補正部の構成の一例を示す回路図である。この図に示すように、電位補正部１４は例えばトランジスタ（Ｔｒ３１）で実現される。送信制御部１１からの電位補正制御信号により、電位補正期間においてトランジスタはＯＮとなり、１対の差動クロック信号Ｑと／Ｑの電位差は０に近づく。図４は、本発明に係る電位補正期間における差動クロック信号の電位差を示す波形である。横軸は時間、縦軸は電位を表す。電位補正期間前の差動クロック信号Ｑ、／Ｑの電位差Ｖ１が、電位補正期間の終了時にはＶ２に減少する。ここで、電位補正期間として、Ｖ２が十分小さくなる時間が必要となる。また、Ｖ２が小さくなりすぎることによる誤動作が問題となる場合、Ｖ２は、差動クロック受信部２２に規定される入力電圧閾値を満足する必要がある。
【００２７】
次に、クロック動作期間における動作について説明する。電位補正期間の後に続くクロック動作期間において、クロック発振部１２が送信クロック信号を出力すると、差動クロック送信部１３は送信クロック信号を差動クロック信号に変換し、電位補正部１４は入力された差動クロック信号をそのまま出力する。図５は、本発明に係るクロック送信側ＬＳＩにおける動作を示すタイムチャートである。横軸は時間、縦軸は電位を表す。上から順に、送信制御部１１の出力である電位補正制御信号、クロック発振部１２の出力である送信クロック信号、電位補正部１４の出力である差動クロック信号Ｑ、／Ｑの波形をそれぞれ示している。Ｑと／Ｑの電位は共に、電位補正期間の終了時に中間電位に近づき、クロック動作期間では中間電位付近で安定する。
【００２８】
図６は、本発明に係る差動クロック受信部入力におけるクロック動作期間の差動クロック信号を示す波形である。この波形は、図１４と同様、クロック受信側ＬＳＩ２における差動クロック受信部２２の入力波形のシミュレーション結果である。図１４と比較すると、電位補正期間の終了時におけるＱと／Ｑの電位差が小さく、クロック動作期間の開始時において波形が安定し、デューティと位相が安定することが確認できる。
【００２９】
上述した実施の形態において、送信制御部１１による電位補正開始信号のタイミングは、タイマー機能を持った電源監視素子を利用したが、初期化処理の制御信号を利用しても良いし、ＰＬＬの設定制御信号等を利用しても良い。また、送信制御部１１による電位補正終了信号のタイミングは、受信制御部２１のＲｅａｄｙ信号を利用したが、受信制御部２１のＥｎａｂｌｅ信号を利用しても良いし、受信制御部２１を必要とせずに送信制御部１１のＥｎａｂｌｅ信号を利用しても良い。
【００３０】
実施の形態２．
本実施の形態では、受信側において電位補正を行い、実施の形態１と同様の作用が得られる。図７は、実施の形態２に係る差動クロック伝送装置の構成の一例を示すブロック図である。図７において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１の差動クロック伝送装置と比較すると図７の差動クロック伝送装置は、クロック送信側ＬＳＩ１の代わりにクロック送信側ＬＳＩ１０１を備え、クロック受信側ＬＳＩ２の代わりにクロック受信側ＬＳＩ１０２を備える。
【００３１】
クロック送信側ＬＳＩ１と比較するとクロック送信側ＬＳＩ１０１は、送信制御部１１の代わりに送信制御部１１１を備え、電位補正部１４を必要としない。クロック受信側ＬＳＩ２と比較するとクロック受信側ＬＳＩ１０２は、受信制御部２１の代わりに受信制御部１２１を備え、新たに電位補正部１４を備える。動作は実施の形態１と同様であるが、実施の形態１と比較すると、送信側ではなく受信側に電位補正部１４が備えられ、送信制御部１１と同様にして受信制御部１２１が電位補正制御信号を電位補正部１４へ出力する。また、受信制御部１２１からの電位補正制御信号等に従って、送信制御部１１１がクロック発振部１２の設定を行う。
【００３２】
実施の形態３．
本実施の形態では、送信側において電位補正を行うが、差動クロック信号へ変換する機能と電位補正の機能を合わせた構成とし、上述した他の実施の形態と同様の作用が得られる。図８は、実施の形態３に係る差動クロック伝送装置の構成の一例を示すブロック図である。図８において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１の差動クロック伝送装置と比較すると図８の差動クロック伝送装置は、クロック送信側ＬＳＩ１の代わりにクロック送信側ＬＳＩ２０１を備え、クロック受信側ＬＳＩ２の代わりにクロック受信側ＬＳＩ２０２を備える。クロック送信側ＬＳＩ１と比較するとクロック送信側ＬＳＩ２０１は、クロック送信部１３と電位補正部１４の代わりに補正差動クロック送信部１５を備える。
【００３３】
図９は、本発明に係る補正差動クロック送信部の構成の一例を示すブロック図である。この例において、補正差動クロック送信部１５は、４つのトランジスタ（Ｔｒ４１，４２，４３，４４）を備え、Ｔｒ４１，４３はＨｉｇｈを表す電位Ｈに接続され、Ｔｒ４２，４４はＬｏｗを表す電位Ｌに接続される。
【００３４】
補正差動クロック送信部１５は、クロック発振部１２からの送信クロック信号と送信制御部１１からの電位補正制御信号に基づいて、１対の差動クロック信号Ｑ、／Ｑを生成する。図９の回路は、電位補正期間においてすべてのトランジスタをＯＦＦにするように動作するものであり、このときＱと／Ｑの電位がほとんど等しくなる。図１０は、本発明に係る補正差動クロック送信部の動作の一例を示す表である。電位補正期間、すなわち電位補正制御信号が１（Ｈｉｇｈ）のとき、Ｑと／Ｑの電位はほとんど等しくなる。また、クロック動作期間、すなわち電位補正制御信号が０（Ｌｏｗ）のとき、Ｑの電位は送信クロック信号に従い、／Ｑの電位はＱを反転したものとなる。
【００３５】
また、図１１は、本発明に係る補正差動クロック送信部の構成の別の一例を示すブロック図である。この例において、補正差動クロック送信部１５は、４つのトランジスタ（Ｔｒ５１，５２，５３，５４）を備え、Ｔｒ５１，５３はＨｉｇｈを表す電位Ｈに接続され、Ｔｒ５２，５４はＬｏｗを表す電位Ｌに接続される。図１１の回路は、電位補正期間においてすべてのトランジスタをＯＮにするように動作するものであり、このときＱと／Ｑの電位がほとんど等しくなる。送信クロック信号と電位補正制御信号の入力に対するＱ、／Ｑの出力は、図１０と同じになる。
【００３６】
なお、差動クロック送信装置とは、実施の形態におけるクロック送信側ＬＳＩに対応する。また、差動クロック受信装置とは、実施の形態におけるクロック受信側ＬＳＩに対応する。また、制御部とは、実施の形態１における送信制御部、実施の形態２における受信制御部、実施の形態３における送信制御部のことである。
【００３７】
（付記１） １つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送装置であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部と、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部と、
を備えてなる差動クロック伝送装置。
（付記２） 付記１に記載の差動クロック伝送装置において、
前記電位補正部は、前記１対の差動クロック信号の信号線の間を接続するトランジスタを備え、前記電位補正期間中に前記トランジスタをＯＮにすることにより、電位差を小さくすることを特徴とする差動クロック伝送装置。
（付記３） 付記１に記載の差動クロック伝送装置において、
前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、
前記電位補正部において、前記１対の差動クロック信号の信号線はいずれも前記第１の電位と前記第２の電位にそれぞれトランジスタを介して接続されており、前記電位補正期間中に前記トランジスタをすべてＯＦＦにすることにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とする差動クロック伝送装置。
（付記４） 付記１に記載の差動クロック伝送装置において、
前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、
前記電位補正部において、前記１対の差動クロック信号の信号線はいずれも前記第１の電位と前記第２の電位にそれぞれトランジスタを介して接続されており、前記電位補正期間中に前記トランジスタをすべてＯＮにすることにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とする差動クロック伝送装置。
（付記５） １つの送信クロック信号を１対の差動クロック信号に変換して外部の装置へ送信する差動クロック送信装置であって、
外部の装置が差動クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部と、
を備えてなる差動クロック送信装置。
（付記６） 外部から受信した１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信装置であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
前記電位補正期間中に、外部から入力された１対の差動クロック信号の電位差を小さくする電位補正部と、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部と、
を備えてなる差動クロック受信装置。
（付記７） 外部から入力された１つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送方法であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御ステップと、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信ステップと、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正ステップと、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信ステップと、
を備えてなる差動クロック伝送方法。
（付記８） 付記７に記載の差動クロック伝送方法において、
前記電位補正ステップは、前記電位補正期間中に、前記１対の差動クロック信号の信号線の間を接続することにより、電位差を小さくすることを特徴とする差動クロック伝送方法。
（付記９） 付記７に記載の差動クロック伝送方法において、
前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、
前記電位補正ステップにおいて、前記電位補正期間中に、前記１対の差動クロック信号の信号線をいずれも前記第１の電位と前記第２の電位から絶縁することにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とする差動クロック伝送方法。
（付記１０） 付記７に記載の差動クロック伝送方法において、
前記１対の差動クロック信号は、第１の電位と該第１の電位より低い第２の電位との２つの状態を持ち、
前記電位補正ステップにおいて、前記電位補正期間中に、前記１対の差動クロック信号の信号線をいずれも前記第１の電位と前記第２の電位に接続することにより、前記１対の差動クロック信号は共に前記第１の電位と前記第２の電位の中間付近の電位となることを特徴とする差動クロック伝送方法。
【図面の簡単な説明】
【００３８】
【図１】実施の形態１に係る差動クロック伝送装置の構成の一例を示すブロック図である。
【図２】本発明に係る電位補正制御信号の生成の動作を示すタイムチャートである。
【図３】本発明に係る電位補正部の構成の一例を示す回路図である。
【図４】本発明に係る電位補正期間における差動クロック信号の電位差を示す波形である。
【図５】本発明に係るクロック送信側ＬＳＩにおける動作を示すタイムチャートである。
【図６】本発明に係る差動クロック受信部入力におけるクロック動作期間の差動クロック信号を示す波形である。
【図７】実施の形態２に係る差動クロック伝送装置の構成の一例を示すブロック図である。
【図８】実施の形態３に係る差動クロック伝送装置の構成の一例を示すブロック図である。
【図９】本発明に係る補正差動クロック送信部の構成の一例を示すブロック図である。
【図１０】本発明に係る補正差動クロック送信部の動作の一例を示す表である。
【図１１】本発明に係る補正差動クロック送信部の構成の別の一例を示すブロック図である。
【図１２】従来の差動クロック伝送装置の構成の一例を示すブロック図である。
【図１３】差動クロック送信部の構成の一例を示す回路図である。
【図１４】従来の差動クロック受信部入力におけるクロック動作期間の差動クロック信号を示す波形である。
【符号の説明】
【００３９】
１，１０１，２０１ クロック送信側ＬＳＩ、２，１０２，２０２ クロック受信側ＬＳＩ、１１，１１１ 送信制御部、１２ クロック発振部、１３ 差動クロック送信部、１４ 電位補正部、１５ 補正差動クロック送信部、２１，１２１ 受信制御部、２２ 差動クロック受信部、３１，４１，４２，４３，４４，５１，５２，５３，５４ Ｔｒ。
【特許請求の範囲】
【請求項１】
１つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送装置であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部と、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部と、
を備えてなる差動クロック伝送装置。
【請求項２】
請求項１に記載の差動クロック伝送装置において、
前記電位補正部は、前記１対の差動クロック信号の信号線の間を接続するトランジスタを備え、前記電位補正期間中に前記トランジスタをＯＮにすることにより、電位差を小さくすることを特徴とする差動クロック伝送装置。
【請求項３】
１つの送信クロック信号を１対の差動クロック信号に変換して外部の装置へ送信する差動クロック送信装置であって、
外部の装置が差動クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部と、
を備えてなる差動クロック送信装置。
【請求項４】
外部から受信した１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信装置であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
前記電位補正期間中に、外部から入力された１対の差動クロック信号の電位差を小さくする電位補正部と、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部と、
を備えてなる差動クロック受信装置。
【請求項５】
外部から入力された１つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送方法であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御ステップと、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信ステップと、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正ステップと、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信ステップと、
を備えてなる差動クロック伝送方法。
【請求項１】
１つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送装置であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部と、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部と、
を備えてなる差動クロック伝送装置。
【請求項２】
請求項１に記載の差動クロック伝送装置において、
前記電位補正部は、前記１対の差動クロック信号の信号線の間を接続するトランジスタを備え、前記電位補正期間中に前記トランジスタをＯＮにすることにより、電位差を小さくすることを特徴とする差動クロック伝送装置。
【請求項３】
１つの送信クロック信号を１対の差動クロック信号に変換して外部の装置へ送信する差動クロック送信装置であって、
外部の装置が差動クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信部と、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正部と、
を備えてなる差動クロック送信装置。
【請求項４】
外部から受信した１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信装置であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御部と、
前記電位補正期間中に、外部から入力された１対の差動クロック信号の電位差を小さくする電位補正部と、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信部と、
を備えてなる差動クロック受信装置。
【請求項５】
外部から入力された１つの送信クロック信号を１対の差動クロック信号に変換して伝送し、１つの受信クロック信号に変換する差動クロック伝送方法であって、
受信クロック信号を利用する前の所定の期間である電位補正期間の指示を行う制御ステップと、
１つの送信クロック信号を１対の差動クロック信号に変換する差動クロック送信ステップと、
前記電位補正期間中に、前記１対の差動クロック信号の電位差を小さくする電位補正ステップと、
前記１対の差動クロック信号を１つの受信クロック信号に変換する差動クロック受信ステップと、
を備えてなる差動クロック伝送方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００６−１５７３２１（Ｐ２００６−１５７３２１Ａ）
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願番号】特願２００４−３４３２８０（Ｐ２００４−３４３２８０）
【出願日】平成１６年１１月２９日（２００４．１１．２９）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願日】平成１６年１１月２９日（２００４．１１．２９）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]