形状メモリ素子
双安定位置を有する機械素子は、スイッチ及びメモリ素子の形成に用いられる。前記素子は互いに異なる位置にアクチュエートでき、メモリ素子を提供するための多様な構成によってトランジスタ素子と結合することができる。アクチュエーションメカニズムは、加熱及び静電気的方法を備える。一例として、前記機械素子は電界効果トランジスタのゲート役割をすることができる。他の例として、前記素子をスイッチとすることができる。すなわち、前記素子はオン及びオフ時に、電気的特性に影響を及ぼす目的として、多様な方法で前記トランジスタに結合される。一実施の形態において、メモリ位置は伸長または収縮する膜で形成されている側壁を含む。
クロスポイントスイッチは、複数の交差する導体の伝導性の行と列で形成される。各交差点が独立的にアドレス指定できるように、前記行と列の各交差点との間にアクチュエート可能なスイッチが配置される。
クロスポイントスイッチは、複数の交差する導体の伝導性の行と列で形成される。各交差点が独立的にアドレス指定できるように、前記行と列の各交差点との間にアクチュエート可能なスイッチが配置される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＴｅｒａ−Ｌｅｖｅｌ ｎａｎｏｄｅｖｉｃｅｓに関する国家プログラムによって与えられたＯＳＰ Ｎｕｍｂｅｒ ４６１０８／Ａ００１のもとで政府の支援で行なわれた。
【０００２】
本発明は参照のためにここに組み込まれる米国仮出願第６０／７２１１５０（発明の名称がＭＥＭＯＲＹ ＤＥＶＩＣＥ、２００５年９月２７日出願）の優先権を主張するものである。
【背景技術】
【０００３】
不揮発性メモリは広く用いられる。迅速な読み出しと不揮発性記憶を必要とするデジタルカメラ、携帯電話、ミュージックプレーヤ、コンピュータ、及びその他の多様な装置に不揮発性メモリが用いられる。不揮発性半導体メモリの速度はＳＲＡＭより遅いが、その他の手段として、例えば、磁気ディスクよりは早い速度を提供することができる。
【０００４】
不揮発性メモリの最も一般的な形態は、電荷が保存されるフローティングゲート領域を用いて電気的に消去及びプログラム可能なメモリ構造の各種形態を有している。このような構造の新たな形態は、電力低減のために、そして、寸法を連続的なフローティングゲート領域の寸法よりも小さい寸法にするために、小さい電子、単一電子（ｓｉｎｇｌｅ ｅｌｅｃｔｒｏｎｓ）、及び欠陥を用いる。メモリは採用された欠陥及びシリコンチャンネルの裏貯蔵庫を備える。よって、トランジスタ及び記憶能力を同時に有する。
【０００５】
究極的に、このようなあらゆる接近は、保存のための電子及び正孔を採用するため、縮小能力は電子数及び信頼性問題によって制限される。前記信頼性問題は、キャリア（ｃａｒｒｉｅｒｓ）の漏洩に起因し、注入と放出との間の欠陥生成による。縮小能力は、キャリアの漏洩及び注入と放出との間の欠陥生成による信頼性問題、及び電子数によって制限される。信頼性のある低電力メモリ素子は、トランジスタの最大大きさを１０ｎｍまで縮小しなければならなく、高耐久力及び高速動作が可能であることが強く求められる。
【０００６】
メモリ機能を発揮するためには、二つの準安定状態が必要である。電子シリコン不揮発性メモリにおいて、準安定状態は、二酸化シリコン及び／または保存された電荷漏洩を防止する他の誘電体で形成された障壁領域によって囲まれた連続的または不連続的なフローティングゲート領域上に電荷を保存することによって達成できる。この電荷の存在または不在は、保存された電荷によって影響を受けたスレッショルド電圧を有するトランジスタの動作によって測定することができる。通常、不揮発性メモリは二つの安定した状態で実現されるが、電荷位置のように再現可能な保存された電荷数との間の区別、例えば、トランジスタのソース端部領域とドレイン端部領域との間の区別を達成する能力によってより多くの状態が可能となる。したがって、これらの不揮発性メモリは、判読及び記録媒体であるトランジスタとフローティングゲート領域との電子移動現象によって左右される。
【０００７】
追加的な接近法が存在する。一グループの接近法は、追加的な受動素子、すなわち、偏光が変化する強誘電素子、または伝導性素子の抵抗が変化される相変化素子にトランジスタが連結された不揮発性メモリを形成することである。これらの素子は、伝導性をセルの高電位経路から低電位経路に変化することによって動作する。
【０００８】
フローティングゲート構造に基づいた多くの新たな形態は、電力低減のために、そして、寸法を連続的なフローティングゲート領域によって可能な寸法よりも小さい寸法にするために、小さい電子、単一電子（ｓｉｎｇｌｅ ｅｌｅｃｔｒｏｎｓ）、及び欠陥を用いる。有用な代替物を求めたり、またはＣＭＯＳの寸法調節限界以上に現在の情報処理接近法を増やしたりする物理的特性は次の条件によって制限される。
・大きさ分野：求める状態特性が維持可能であり、１〜１０ｎｍ寸法範囲において環境及びインターフェースに鈍感であるべきである。
・エネルギー分野：求める状態変化は強力な最小エネルギーを有するべきである。すなわち、特性が高集積度で有用であるように、妨害可能性は抑制し、少量で十分なエネルギーを必要とするように、大きい障壁エネルギー（＞＞ｋＴまたは対応工程のエネルギースケール）を有するべきである。
・時間分野：状態変化は回路構造をリアルタイムで支援する時間スケールで起きるべきであって、求める状態特性は計算された時間よりも大きいコヒオランスタイム（ｃｏｈｅｒｅｎｃｅ ｔｉｍｅｓ）を有するべきである。
・信号感度及び強さ：状態特性は環境に比較的に鈍感であるべきであって、容易に検出できるように強力でなければならなく、いかなる実現においても復元可能ではなければならない。
【０００９】
すべて可能な接近法：電荷、スピン、磁束量子、光子エネルギー、偏光、絡み（ｅｎｔａｎｇｌｅｍｅｎｔ）などの特性の利用、及び半導体、磁気材料、強誘電材料、強磁性材料、光学材料、有機材料、例えば、分子でのその実現は、大きさ、エネルギー、時間及び信号強さによって制限される。例えば、トランジスタ及びメモリにて、電荷基盤接近法の優勢（及び信号としての電圧及び電流の優勢）は有用な寸法で所望時間とエネルギースケールによる長いコヒオランスタイムと高い信号強さに基づく。この特性は電界効果の効率的な伝送及び制御のため多様な材料（無機及び有機半導体）によって維持される。１〜１０ｎｍ大きさ範囲において、この接近法の失敗は、トンネリングに対する伝送メカニズムの優勢性の損失、デバイスを環境に敏感にする集合的効果（ｃｏｌｌｅｃｔｉｖｅ ｅｆｆｅｃｔｓ）の損失による再現性の損失、電力損失を一つの形態として有するエネルギー−時間の相互作用の結果から生じる。
【００１０】
大きさ調節による集合的効果の損失は、あらゆる対案に対する特性の共通的変化である。５ｎｍ×５ｎｍ×５ｎｍ体積は、多数の拘束電子、及び金属系の数千の原子／核及び電子の〜１０を潜在的に維持することができる。半導体有機系及び無機系で潜在的に利用可能な電子数は非常に少なく、甚だしくは、伝統的な単電子効果が存在する場合に一桁まで減少される。類似論争は光子による接近においても用いられる。磁性、強誘電性、及び金属伝導性は、不可欠に表面及び境界による競争（常磁性、表面散乱など）を克服せねばならないが、最小スケールにおける大きい集合的効果を積極的に利用する状態特性の例である。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来のメモリの接近法は、電気性または磁気性物質に係わるものである。典型的に機械的手段は確保することが難しく、急激な移動は大きな電圧を必要とするので、これらの接近法は機械手段を採用しない。しかし、機械手段は大きな伝導度を提供する利点がある。
【課題を解決するための手段】
【００１２】
次に、微細大きさのナノスケールの技術において、少なくとも二つの双安定の変形物のうちの一つの物質を用いるいくつかの実施の形態を説明する。前記物質は、形状記憶金属合金を含むことができ、ＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）のゲートとして用いられて電気的に制御され、互いに異なる複数のゲート形態を有して互いに異なるトランジスタ特性を提供することができる。第２の実施の形態において、形状記憶合金（ｓｈａｐｅ ｍｅｍｏｒｙ ａｌｌｏｙｓ）は、トランジスタのゲートとチャンネルとの間で熱的にアクチュエートするスイッチを用い、ＦＥＴの電荷注入時にホットキャリアの劣化を防止するための導電性を提供することができる。他の実施の形態において、高密度クロスバー（ｃｒｏｓｓ ｂａｒ）またはクロスポイント（ｃｒｏｓｓ ｐｏｉｎｔ）スイッチとして用いられる形状記憶をさらに含むことができる。読み出し及び判読制御ロジッグを有するメモリ素子が形成される。
【００１３】
本発明のさらに他の実施の形態において、メモリ素子の構造は、静電気力によってアクチュエートしたゲート変形（ｄｅｆｏｒｍａｔｉｏｎ）を用いて、トランジスタの特性を再生変動させることができる。前記変形は相安定的であり、メモリとして用いられることができる双安定トランジスタ特性を提供することができる。ストレスを有してプログラムされた従来の物質のうちの少なくとも一つの物質が本発明のために採用されることができる。形状合金記憶物質の高弾性ストレインによって前記特性を改善することができる。
【００１４】
本発明のさらに他の実施の形態において、前記静電気力はトランジスタのゲートを変形するのに用いられ、トランジスタの特性を直接変化させてメモリとして有用な双安定電子素子を提供することができる。静電気及び少なくとも一つのストレスを有するフィルムが用いられる。
【００１５】
また、双安定性質も他の配列として採用され、前記双安定素子がトランジスタに直列素子を提供し、トランジスタによってアクセスされて記憶状態をアクセスすることができる。
【発明を実施するための最良の形態】
【００１６】
＜双安定ゲートの実施の形態＞
第１の実施の形態は、ストレスされたゲートスタック（ｓｔｒｅｓｓｅｄ ｇａｔｅ ｓｔａｃｋ）を備えて複数の双安定位置に変形することを含む。これによって、不揮発性状態を素子に迅速にプログラムすることができる。ゲート制御特性の変動やトランジスタ構造の固有ゲイン（ｇａｉｎ）によるトランジスタ作動によって、数ナノメータ分の１ほどの小さい大きさの変形が容易に検知されるため、その速度はＳＲＡＭよりさらに高密度として提供されるが、前記素子はより低い電力を消耗する。トランジスタチャンネルに連結されているゲートにおいて、変形能力が信頼できる高速ナノスケールのメモリを実現することができる。
【００１７】
静電気的に小さく生成された変形は、トランジスタのために複数の安定した変形状態を提供するのに用いられる。ゲインを介する超高感度に起因するトランジスタの電子性質によって１ｎｍ移動以下の低い変形が検知できる。トランジスタ技術が再生可能であるため、機械的変形が高速電子検知に連結されて双安定不揮発性メモリを提供することができる。
【００１８】
本発明の他の実施の形態において、前記変形はゲートのための高圧縮フィルムやフィルムスタックを介して生成することができる。トランジスタ上の領域に提供された場合、前記ゲートは複数の多様な状態として変形される。前記状態のそれぞれはプレートまたはトランジスタのソース及びドレイン領域を介するチャンネルにバイアスを印加することによって提供される。
【００１９】
前記変形は、トランジスタ作動に固有部分として用いられて双安定性を提供することができる。前記構造に用いられる力学的原理は通常の半導体工程に根拠した簡単な例を用いて説明することができる。図１Ａ、図１Ｂ及び図１Ｃは力学的効果を示す。支持ポスト（ｈｏｌｄｉｎｇ ｐｏｓｔｓ）１１５、１２０を支持し、前記支持ポスト１１５、１２０との間に形成されて選択的に除去することのできる犠牲膜（例えば、酸化膜ポスト及び窒化選択膜）１２５を支持するために基板１１０が用いられる。高圧縮ストレス膜（ｆｉｌｍ）１３０が前記ポスト１１５、１２０及び犠牲膜１２５上に塗布及びパターニングされて集積した回路に所望形状を形成することができる。前記犠牲膜１２５が除去された場合、圧縮したストレスの伸長により弛緩（ｒｅｌｅａｓｅ）されるため、図１Ｂ及び図１Ｃにそれぞれ示すように、凹凸形状に前記積層膜１３０が変形される。
【００２０】
前記積層の圧縮ストレス膜１３０は、単一物質（ストレスを持つ金属膜、ポリシリコンなど）やシリコン酸化物質のようなストレスされた誘電物質とともに、金属やポリシリコンのような複合物質とすることができる。前記基板１１０がトランジスタの基板のように半導体性質を有する場合、前記変形上部膜１３０はゲートとして用いられることができ、複数状態のゲートとチャンネルとの間の距離の変化は、トランジスタの互いに異なる複数の動作領域を提供することができる（ゲインのようなスレッショルド電圧の変化など）。
【００２１】
このような簡単な原理は、図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄに示すソース２１０及びドレイン２１５を有するＦＥＴのようなトランジスタに最も容易に適用することができる。図２Ａ及び図２Ｂは、二つの互いに異なる位置の絶縁領域またはトランジスタのアクティブ領域上に一緒に配置された前記パターニングやストレスされたゲート膜１３０を示す。露出した表面は安全性が提供できる酸化薄膜で備えることができる。
【００２２】
図２Ｃ及び図２Ｄの互いに異なる位置に示すように、前記ゲートに対して垂直に、前記組立体の上部にプレートライン２２０が配置される。前記プレートは前記プレートとゲートとの間にギャップ（ｇａｐ）を有することができ、犠牲膜によって提供されることができる。前記ゲートは前記トランジスタのゲートとソース／ドレインとの間、またはゲートとプレートとの間の印加電圧によって形状が変形されることができる。前記電圧は高くプログラムされることができるが、パーティクル電流（ｐａｒｔｉｃｌｅ ｃｕｒｒｅｎｔ）が流れず、コンタクトが形成されない場合もある。ゲート、ソース及びドレインに相対的に小さい電圧を印加して検知することができる。
【００２３】
前記プレートとゲートとの間に電位差を印加して図２ａ及び図２Ｃに示すように、前記ゲートは前記プレートの方に上向き変形されることができる。（ドレイン、ソース、または両側に印加された電位差を介して）前記プレートとチャンネルとの間に電位差を印加して図２ｂ及び図２Ｄに示すように、前記ゲートはチャンネルの方に向けて変形されることができる。これら複数の条件は、前記変形を起こすために十分高い電圧を必要とする。前記ゲートと前記トランジスタとの間に最も小さい電圧が印加される場合、トランジスタはドレインからソースに流れる電流を介して判読することができる。
【００２４】
他の実施の形態において、ゲートは圧縮状態である。ポリシリコン、金属、シリサイド、及びその他の物質が、そのために採用される。ゲート物質と共に大きくストレス受けた誘電薄膜を結合して提供されることもできる。形状記憶合金は高弾性ストレインを得るのに用いられる。前記ゲート物質は多様な実施の形態において、単一または複合物質とすることができる。
【００２５】
さらに他の実施の形態において、前記プレートラインは、実質的に前記ゲートに垂直するように配置され、前記チャンネルのゲートライン上部に配置される。これが大きい過ぎることもある。小さい判読電圧に比べて大きい電圧が前記プレートとゲートとの間に印加されて前記トランジスタ上のゲートラインが局所的に上向き変形されるようにすることができる。前記トランジスタのゲートとソース／ドレインとの間に印加される大きい電圧がゲートを下向き変形することができる。前者は後者より大きいスレッショルド電圧を有する。
【００２６】
図３Ａ及び図３Ｂは、記憶効果のための前記膜１３０の変形を利用した単一セル３００を示す。プレートライン３１０が前記ゲート３０５上に配置され、前記ソース３１５とドレイン３２０との間のチャンネル３１２上に変形されることができる。三つのバイアスライン、ゲート３２５、ドレイン３３０及びプレート３３５はさらに他のラインに連結されるか、またはグラウンドされたソースに提供されることができる。他の実施の形態において、前記プレートラインは前記ゲートラインに垂直に配置され、前記プレートラインは前記ドレインラインに並んで配置されることができる。
【００２７】
判読電圧よりも比較的大きい電圧が前記ゲートと前記プレートとの間に印加される場合、前記ゲートは前記プレートの方に向けて変形することができる。これにより前記トランジスタの前記スレッショルド電圧を増加することができる。判読電圧よりも比較的大きい電圧を前記ゲートと前記ドレイン／ソースとの間に印加する場合、前記ゲートはチャンネルの方に向けて変形されて前記トランジスタの前記スレッショルド電圧を減少することができる。
【００２８】
前記トランジスタの判読動作は、通常のフローティングゲート不揮発性メモリに似ている。ゲート、ソース及びドレインに印加される電圧が前記トランジスタの導電性を検知してメモリ状態を判断することができる。さらに他の実施の形態において、図３Ｂに示すように、ソースは個別的に連結されてより密度のあるメモリ配列を提供することができる。
【００２９】
ランダムアクセスがメモリサイトのそれぞれに対して可能である。それぞれの変形は、所定時間、すなわち、ナノ秒またはその以下で発生することができる。これがＳＲＡＭ構造のように迅速な構造を提供するものとなる。前記構造は、単一素子メモリで、高度に縮小可能であり、トンネリングを発生させる欠陥やホットキャリアがないために信頼でき、高い密度を提供する。稼動部分が他の稼動部分に接触しないので、前記構造において、ＭＥＭＳのような信頼度問題が発生しない。
【００３０】
このような接近方法は、多様な構造のトランジスタに適用可能である。前記構造は垂直型ＦＥＴやピン型構造（Ｆｉｎｆｅｔｓ）に用いられることができる。
【００３１】
＜温度アクチュエートする機械メモリに対する実施の形態＞
一実施の形態において、形状記憶合金の温度調整の機械移動に根拠して本発明に係るメモリ素子構造は、電荷移動及びポテンシャル平衡の新しい概念を用いる。形状記憶物質は、機械電気メモリを得るために、二つの安定した状態を提供するのに用いられる。電子ゲインに結合されたアクチュエーションは信頼でき、縮小可能なメモリを提供する。
【００３２】
他の実施の形態において、形状記憶合金は、明確かつ区別できる導電性を提供して電荷注入のホットキャリア劣化を防止し、相変化効果において発生する導電性変化の小さい効果を防止することができる。このメモリの双安定性を提供する多様な形態は、ナノスケール工程技術を用いて達成することができる。
【００３３】
不揮発性状態は、形状記憶合金とともにストレス膜質を結合して室温で製造することができので、加熱によって調整できるスイッチを製造することができる。このように製造されたメモリは、ＮＳタイムコンスタント（ｎｓ ｔｉｍｅ−ｃｏｎｓｔａｎｔｓ）に迅速に機能することができる。フローティングゲートを有する電子トランジスタと結合した形状記憶合金は高速の信頼できるナノスケールのメモリを得るのに用いられることができる。
【００３４】
さらに他の実施の形態において、意図的にストレス膜質とともに、形状記憶効果は二つの互いに異なる状態を提供することができる。前記構造は熱くした場合にスイッチが導電され、冷却した場合にスイッチが導電されない方法を採用することができる。
【００３５】
形状記憶合金は固有の「記憶」形状を有する。適切な条件下の変形によりこれらの形状が変動する際、相変移を起こす適切な温度範囲において熱を加えた場合に形状記憶合金は所定形状に復帰することができる。前記温度は物質組成による。前記温度は常温及び高低温度の適切な組み合わせとすることができる。形状記憶合金の一般的な例は、オステンナイト（Ａｕｓｔｅｎｉｔｅ）及びマルテンサイト（Ｍａｒｔｅｎｓｉｔｅ）間に変形が発生するＴｉ−Ｎｉ合金、ＣｕＺｎ、ＣｏＣｒＭｏ、ＡｕＣｄなどが挙げられる。ＮｉＴｉ合金及びさらに他の形状記憶物質は、シリコン工程技術と容易に互換される。
【００３６】
大きな形状変形は、形状記憶合金によって可能である。１０％弾性ストレインは、電子流動のために用いられる小さい寸法でさえ、大きい移動され、検知され、検出されることができる。
【００３７】
図４及び図５は、通常の半導体工程による簡単な例を示す。前記図は形状記憶構造とともに、圧縮されたり伸長されたりする膜質によって発生する効果を示す。
【００３８】
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ及び図４Ｆは、トランジスタのような側壁の形成を示す。基板４１５上に支持される（酸化膜、窒化膜、または通常の半導体シリコン物質を採用することができるが、選択的に除去できるように採用することができる）犠牲パターン４１０を用いて、垂直側壁４２０は圧縮されたり伸長されたりする物質で形成することができる。シリコン二酸化膜及びシリコン窒化膜がこれらの例である。以後、形状記憶合金４２５は、側壁として形成されて熱処理される。前記犠牲パターン４１０が除去された場合、直線として維持してした構造が側壁構造の変形を起こす。前記側壁膜が伸長すると収縮されて図４Ｄに示す変形、すなわち、中に引っ張られるような変形される。一方、側壁が圧縮膜質になるとストレッチになって図４Ｅに示すように変形される。
【００３９】
形状記憶合金があるので、転移温度以上に加熱すると、前記構造は図４Ｆのような元形態に復帰することができる。形状記憶合金のように、集積された側壁膜質のストレスに依存する二つの位置間の壁の移動は温度アクチュエートする機械スイッチによって形成される。
【００４０】
図５Ａ、図５Ｂ、図５Ｃ及び図５Ｄは、形状記憶合金が前記犠牲構造４１０上部にキャップ層５１０を形成する実施の形態を示す（コーナーでの腐食のため若干膨らんでいる）。この場合、側壁膜が伸長した際にはキャップは図５Ｂのように膨らむことになり、側壁膜が図５Ｃのように収縮した際にはフルバック（ｐｕｌｌ ｂａｃｋ）となる。これによって、上部の形状記憶合金はアップダウンされる。形状記憶合金の高弾性及び記憶効果によって、犠牲膜または構造４１０がなくても加熱した場合に図５Ｄのように元構造に復帰することができる。
【００４１】
状態を検知する最も早い方法の一つは、トランジスタが高速であり、キャリアが早く移動するので電子手段を用いる方法である。メモリを高速にしてメモリ検知する早い方法の一つは、トランジスタの電流または導電性の変化を介して可能である。すなわち、トランジスタ速度と同様な非常に早い判読速度を有するフローティングゲートを採用している不揮発性フラッシュメモリと類似する。不揮発性メモリの問題点は、フローティングゲートから、またはフローティングゲートへの電荷伝導が欠陥を起こすこと、相対的に遅いプロセス、及び次元的な制約と係る。
【００４２】
前記形状記憶合金スイッチは、トンネリングによるフローティングゲートの電荷注入の必要性をなくし、低抵抗電荷伝導を提供する力学的移動によって、その代わりとして用いられる。
【００４３】
トランジスタのゲートとチャンネルとの間に存在するフローティングゲートが配置されているフローティングゲート構造について、前記スイッチの配置に対する二つの例が図６Ａ及び図６Ｂに示されている。図６Ａにおいて、温度調整形状記憶スイッチ６１０がゲート６１５とフローティングゲート６２０との間に配置されている。スイッチ６１０がターンオンされた際（温度が上昇する高電流、高電圧状態でトランジスタを切換することによって）、ゲートポテンシャルとフローティングゲートポテンシャルが電荷移動によって平衡状態となる。メモリのバイアスを除去する場合、スイッチ６１０がターンオフされ、フローティングゲートは以前段階で駆動された電荷状態をそのまま維持することができる。高いゲート電圧を印加することによりトランジスタを加熱し（そして、ｎ−チャンネルと仮定）、スレッショルド電圧以上の大きいゲート／ソース電圧を印加し、ドレイン／ソース電圧程度の倍加される大きい電流を有するように適切なドレイン電圧を印加した場合、ゲートに移動されるポテンシャルは高くなる。よって、より高い導電性（すなわち、より低いスレッショルド電圧）を有するトランジスタを提供することができる。前記トランジスタは低いゲート電圧を印加して加熱することもできるが、実質的により低い（陰の）ソース及びドレイン電圧を印加する。この場合、電流とドレイン／ソース電圧の倍は前記フローティングゲートへの低いゲート電圧を移動させる電力消耗が発生する。バイアスを除去した場合、より小さい導電性のメモリとなって、平衡はより高いスレッショルド電圧を有する。よって、この構造において、二つの状態は電気力学作用を介してプログラムされることができるため、このような特徴はコンパクトな方法を提供する。
【００４４】
バイアスがドレイン６３０に印加することもでき、図６Ｂのスイッチの代わりとして、ドレインからフローティングゲートにポテンシャルを移動することができる。ゲートバイアス及びドレイン／ソースバイアスの印加で発生する電流の流動を介してトランジスタを加熱する間にポテンシャルが移動できるように適切なドレイン電圧を選択することができる。スイッチをターンオンする、調整された温度によって前記ドレイン６３０内に互いに異なる二つのポテンシャルがプログラムされることができる。電力消耗が形状メモリ素子をターンオンさせる際、前記ドレイン６３０がより低い電圧である場合、移動されたポテンシャルは低い（より低い導電状態のトランジスタ）。形状記憶スイッチがターンオンする間、前記ドレインがより高い電圧になっている場合は、移動されたポテンシャルは高く、前記トランジスタはより高い導電状態を維持することができる。
【００４５】
図６Ａ及び図６Ｂの前記二つの例は、メモリの「０」と「１」状態に対する書き込み動作を提供することができる。トランジスタの温度が低く維持できるように、低いゲート電圧及び低いドレイン電圧を用いて判読することで、前記構造はこれらプログラムの「０」と「１」の状態の判読をしやすくする。
【００４６】
前記例において、用いられたフローティングゲートは、絶縁膜上のシリコン（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造のようなトランジスタチャンネル上に形成されている。このような配列の利点は、上部ゲートがより良好な静電特性のために絶縁体厚さにおいてスケーリングされる。このような配列構造が図７Ａ及び図７Ｂに示されている。
【００４７】
前記図は、正常位置のスイッチ開放として示されているが、これの閉鎖も可能である。より高い電流×電圧の条件の下でトランジスタをオンしたところ、前記トランジスタは加熱されてオン位置にスイッチが合わせられる。その結果、温度を低くすることがスイッチをオフ位置に復帰させる変化を与える。一般に、ゲート及びドレインは、これらに印加する（低く、あるいは高い）電圧を有するため、前記形状記憶合金スイッチのロジッグ使用は大部分ゲートまたはドレインに連結される。実施の形態はトランジスタチャンネル上のフローティングゲートを示す。
【００４８】
図６Ａ及び図６Ｂ、そして図７Ａ及び図７Ｂの両側の場合に、トランジスタが互いに異なる導電状態に配置されていて、正電圧移動が移動不在時よりも高い導電性を有する。陰のポテンシャルも移動することができる。これは書き込み動作の間に、ゲート−ドレイン、ゲート−ソース、ドレイン−ソース間の電位差を同様に維持しながら（例えば、ポテンシャルシフト）ゲートまたはドレインに適切な電圧を印加する場合に可能である。
【００４９】
これらのすべての実施の形態において、素子の判読はより低い電圧及び電流で遂行されるので、低い電力消耗をもたらす。また、前記構造の温度は形状記憶転移の調整なしで低く維持することができる。
【００５０】
図８Ａ、図８Ｂ、図８Ｃ、図８Ｄ、図８Ｅ及び図８Ｆ、そして図９Ａ及び図９Ｂは、平板トランジスタの実施の形態を示す。図８Ａ、図８Ｂ、図８Ｃ、図８Ｄ、図８Ｅ及び図８Ｆはフローティングゲートに連結されるゲートの例を示し、図９Ａ及び図９Ｂはフローティングゲートに連結されるドレインの例を示す。
【００５１】
図８Ａ、図８Ｂ、図８Ｃ、図８Ｄ、８Ｅ及び図８Ｆを参照すると、伸長する側壁８１０は形状記憶合金側壁８１５の外側上に形成されて、この場合にゲート８１７から垂直スタック８２０までは前記形状記憶合金側壁８１５に連結される。犠牲結合層が除去される場合、前記側壁にプログラムされた伸長ストレスのために図８Ｂのように形状記憶スイッチが両側に引かれる。このスイッチの判読はスイッチが妨害されない低い電圧及び電流によって遂行される。
【００５２】
形状記憶構造は、フローティングゲート８２３を有するＦＥＴ内に集積されることができる。ゲートそのもの、または伸長された構造は、形状記憶合金を介して連結されたり短絡されたりすることができる。トランジスタが高いＶＧ（低いＳ／Ｄ電圧）を用いて加熱される際、前記フローティングゲート８２３はより高いポテンシャルを得てトランジスタは低いＶＴを得る。トランジスタが低いＶＧを用いて加熱される際（しかし、以前の読み出しのように類似過渡駆動のためにＳ／Ｄがバイアスされる）、フローティングゲート構造は低いポテンシャルを得て、トランジスタは高いＶＴを得る。これは素子の消去状態のために良好な状態になる。
【００５３】
図８Ａを参照すると、前記ゲートスタック８２０と伸長側壁８１５との間に原子分離層が配置される。図８Ｃを参照すると、高いＶＧでトランジスタをターンオンするとフローティング層により高い温度を有するようにし、ＶＧの移動を行うことができる。図８Ｄのように、バイアス電圧を除去する場合、トランジスタは低いスレッショルド電圧状態を維持することができる。図８Ｅを参照すると、Ｓ／Ｄバイアシング（ｂｉａｓｉｎｇ）とともにトランジスタを低いＶＧにターンオンするとフローティング層に高い温度を有するようにし、ＶＧを移動することができる。図８Ｆのようにバイアス電圧を除去する場合、トランジスタは高いスレッショルド電圧状態を維持することができる。
【００５４】
図９Ａ及び図９Ｂは、ドレインプラグがフローティングゲートから連結、あるいは短絡された例を示す。動作原理において、このような連結と短絡はゲート−フローティングゲート連結と類似する。
【００５５】
図１０は、メモリ配列構造１０００を示していて、この場合に個別素子１０１０、１０２０のそれぞれは、ゲート、ソース及びドレイン電圧を印加してアクセスすることができる。書き込み、消去、読み出しのようなメモリプログラムのためのバイアシングは横切るラインに印加される電圧を適切に選択して行うことができる。前記メモリは共通ソースも備えることができる。
【００５６】
このような研究は、トランジスタの多様な構造体に適用することができる。これらは垂直ＦＥＴｓだけでなく、ピン構造（Ｆｉｎｆｅｔｓ）に用いられることができる。
【００５７】
＜クロスポイント、クロスバー静電機械的メモリに対する実施の形態＞
集合的効果の利用の連続性は、再現性及び電子工学の現在接近法を増大（または代替）することのできる素子を得るための主な原理である。この原理を用いて、ナノ秒で動作し、５ｎｍ寸法以下に縮小することができる不揮発性メモリを述べる。開放状態及び短絡状態を提供することによってメモリは記録及び判読のための周辺電子回路及び制御ロジッグを有する高密度クロスバースイッチを得る非常に簡単な方法を提供する。このメモリは、有用な大きさ、エネルギー、時間及び信号特性を有しながら電子的環境において集合的効果を利用するために伝導性と結合された機械的特性を用いる簡単な手段を提供する。
【００５８】
クロスポイントスイッチは、静電気吸引によって達成する移動、スイッチを収縮状態に維持するためにインターフェース力（ｉｎｔｅｒｆａｃｅ ｆｏｒｃｅ）の利用によって達成できる安定度、及び形成される際のオフ状態（ａｓ−ｆｏｒｍｅｄ ｏｆｆ−ｓｔａｔｅ）条件に復元させるためにインターフェース力が克服できる大きい電流の流れによって達成されるスイッチの開放を利用することができる。前記スイッチのアーム（ａｒｍ）は多様な材料で製造することができる。一つ魅力的なオプションは、形状記憶合金の利用である。これらの材料は最高１０％まで弾性ストレインを有することができる。他の材料としては、バイメタル、有機物、ナノチューブ、及び静電気力の使用により変形可能な物質を含むことができる。
【００５９】
静電気力により設定することができ、開放または短絡条件（メモリ状態）のために、小さい電流によって判読することができ、高い電流によって開放条件にリセットされるクロスポイントスイッチを形成するために多様な前記材料が用いられる。
【００６０】
二つの利用状態である開放及び短絡によって、クロスバー配列でのクロスポイントスイッチはクロスバー配列において通常に見られた妨害問題はない。
【００６１】
クロスポイントによって実現され、ゲートを介して作動し、ゲートまたは大きい電流の通過によってリセットされる機械スイッチの原理について説明する。不揮発性状態は常温で得られ、メモリがｎｓタイムコンスタント（ｎｓ ｔｉｍｅ‐ｃｏｎｓｔａｎｔｓ）で早く動作する。
【００６２】
静電気機械スイチングの実施の形態が図１１Ａないし図１１Ｆに示されている。これらは、すべて伝導性コンタクトを形成したり切ったりするために伝導性アームの機械的移動に依存する。図１１Ａは、スイッチがオフされた正常状態の静電気機械スイチングの例である。図１１Ｂは、バンデルバルス（ｖａｎ ｄｅｒ Ｗａａｌｓ）相互作用が発生するように、スイッチがオンされた第２の準安定状態（ｑｕａｓｉ−ｓｔａｂｌｅ）の静電気機械スイチングの例である。前記第２の状態は、アームを引っ張ってスイッチを閉じてバイアス電圧の印加によって達成される。図１１Ａのオフ状態は構造が組立された際の安定状態であり、図１１Ｂのオン状態はアームからのストレインによって得られ、コンタクトインターフェースの吸引力が復元力よりも強いので、準安定状態である。図１１Ａのオフ状態に復元するためには、この簡単な幾何学的構造と互換できる解除方法が必要である。
【００６３】
伝導性の形状記憶合金がアームとして用いられる場合には、大きい電流密度はナノスケールの小電流でありながらアームを加熱し、相変化によってスイッチにオン状態に維持する吸引力を有する。マルテンサイト（ｍａｒｔｅｎｓｉｔｅ）を介してオステナイト（ａｕｓｔｅｎｉｔｅ）変形に進行するニテノール（Ｔｉ−Ｎｉ）合金は、前記構造で維持することのできる１０％程度の高いストレインによって実用的な実現を提供する。前記アームは、形状記憶合金で製造する必要はないことに注目すべきである。バンデルバルス吸引が加熱及び電流（判読電流より高い）の通過によって克服することができる伝導性材料であれば十分である。ドーピングされているポリシリコン、金属、バイメタルストライプ（ｂｉｍｅｔａｌ ｓｔｒｉｐｓ）、伝導性有機体はすべて選択的である。
【００６４】
図１１Ｃ及び図１１Ｄは、上部及び下部のプレートでのバイアスから得られる静電引力を介して二つの状態が発生することができる静電気機械スイッチングの例である。図１１Ｃ及び図１１Ｄの実現においては、二つの電極間に伝導性チャンネルを形成できるようにするゲートを介して吸引力を提供するために、柔軟なナノチューブだけでなく、伝導性ポリマー（ポリアニリン、及び説明しているその他の分子）を用いることが可能である。
【００６５】
これらのスイッチ動作に基礎になるものは、横方向または縦方向への相当変位、トンネリング電流を大きく抑制するのに十分な変位を果たし、スイッチの分離状態で低電流またはゼロ電流（すなわち、オフ）とする特性である。少ない漏洩電流を有しながら、この再現性を達成するため、トンネリングを制限するには１ｎｍを超過する変位が必要である。前記素子をナノスケール素子とするためには、表面上の寸法調節が１０ｎｍ以下に制限されなければならない。形状変化合金、伝導性分子及びポリマー、形状変化伝導性超分子組立体、バイメタルまたは熱膨脹変化が大きい金属、及び炭素ナノチューブは、すべてが前記条件を達成するための潜在的な候補材料であう。以下では、前記材料の特性及び前記材料を適用する方法について説明する。
【００６６】
形状記憶合金は、大きいストレイン（すなわち、形状変化）及び相変形による温度調整変化を維持する能力を有している。ＴｉＮｉ合金では、このメカニズムは高温オステナイト位相（ａｕｓｔｅｎｉｔｉｃ ｐｈａｓｅ）と低温オステナイト位相との間の可逆マルテンサイト（ｍａｒｔｅｎｓｉｔｉｃ）変形に基づいていて、１００〜２００℃範囲での変形は溶ける温度でよく起きる。この特性によって「一方の効果（ｏｎｅ−ｗａｙ ｅｆｆｅｃｔ）」が可能となる。図１２に示すストレス‐ストレイン‐温度特性の点線表示経路に示す一方の効果では、力（Ｆ）が印加された後の変形はプラスチック変形のように永久的である。本発明の実施の形態において、上記のことは、静電気力の印加によって達成されるコンタクト位置またはスイッチオンの状態である。加熱した場合、プラスチック変形が完全に消えてスイッチは以前の状態に復元する。本発明の実施の形態において、これは形成した時の状態（ａｓ−ｆｏｒｍｅｄ ｓｔａｔｅ）（スイッチオフ）であり、形状記憶合金を加熱した大きい電流を通過させることによって達成できる。断面が小さいので、加熱するのに小さい電流が必要である。前記スイッチのアームの長さが１０ｎｍであれば、ベンディングによる１ないし２ｎｍの変位が小さいストレインとして（好ましくは、４％以内）、そして、あらゆる形状記憶合金とともに、その他の材料及びその組み合わせ能力内で最も小さいストレインによって得られることができる。
【００６７】
図１１Ｃ及び図１１Ｄに示すスイッチ形態の実現は、複雑ではあるが、単一高解像度寸法が垂直方向に移動することのできる磁気配列に適用される。オフ位置とオン位置との間においてアームを移動するために静電気力を用いるので、前記構造は多様な材料、すなわち、金属、ドーピングされたポリシリコン、伝導性ポリマーなどをスイッチアームとして利用することができる利点を有する。
【００６８】
図１１Ｅ及び図１１Ｆでは、製造の自体組み立て及び分子合成を必要とする配列が要約されている。変形変化を行う多数の化合物が合成及びモデリングを介して超分子化学共同体として活発に研究されている。多数のこのような化合物は、素子ごとに変形しにくい集合的組立体に好ましく用いられることのできる大きな変位変化のために、特に注目されている。図１３に示すように、単分子線形アレイは化学刺激の下で〜２７％長さ変化ができるように形成されている。特に、カテナン（ｃａｔｅｎａｎｅｓ）及びロタックサン（ｒｏｔａｘａｎｅｓ）は、生物学的筋肉と類似しており、筋肉組立体の可逆収縮及び伸長についての基礎を提供する。リング移動による分子配列の柔軟性は、表面上の単層に磁気組立されて静電気伸長及び収縮の可能性を提供する。〜１ｅＶ範囲のバンデルバルスエネルギーの場合、電子回路の必要性と最も互換性がある電圧及び長さスケールと同一大きさの寸法変化電位を探求するということはとてもおもしろい。これらとともに今まで発見された他の物質が用いられる。
【００６９】
静電気吸引による前記オン／オフ配列の簡単な実現形態は、電極を連結するためにナノチューブがまとめられた伝導性成長ナノチューブを用いることである。分子及びナノチューブの末端は伝導性金属端部を有して機能化される。チオル基（Ｔｈｉｏｌ ｇｒｏｕｐｓ）は、そのような端部の一例である。このような自由に立っている柔軟なナノチューブの組立体はコンタクトを形成するために伸長される。リセットするメカニズムが相違し、簡単なオンオフスイッチであるこの構造は、パッキング密度、スケーリング及び磁気整列の大きい利点を生かす、非常に簡単な方式としてクロスポイント構造に用いられる。
【００７０】
図１４は、より大きい電流を通過させることで、メモリがオフ位置にリセットされる配列のクロスポイント構造を示す。このアレイにおいて、各クロスポイントは独立的にアドレス指定可能である。図１１Ａ〜図１１Ｆに提示したように、ワードラインＷＬ０、ＷＬ１、ＷＬ２、…は静電気電位を印加するゲートラインに注目する。列ラインＣｏｌ０、Ｃｏｌ１、Ｃｏｌ２、…と行ラインＲｏｗ０、Ｒｏｗ１、Ｒｏｗ２、…は、自己のクロスポイントに形成されたスイッチと直交に伸びている。スイッチを短絡するため、交差するワードラインが対応する列ラインに対してハイ（ｈｉｇｈ）としてターンオンする。一つのこのようなスイッチだけが存在し、設定及びターンオンするだろう。このスイッチをターンオフさせるため（好適な行と列のクロスポイントにあるスイッチを電流または電圧によって駆動することによって）、行と列との間に電流が通過する。いずれの他のスイッチもこの電流を運ばない。そのために、クロススイッチだけがリセットされる。判読するために、小さい電流が列ラインを通過し、列ラインから判読される。これは、前記ラインのクロスポイントにあるスイッチビット（ｓｗｉｔｃｈ ｂｉｔ）を判読する。
【００７１】
スイッチは、オフ（非常に低い電流）またはオン（短絡）となるので、判読、記録または消去の際に妨害問題がないことに注目されるべきである。これはクロスポイント配列の再現を可能とした固有特性である。図に示す他の幾何構造は類似の配列に適用することもできる。二つのゲート配列のために、スイッチのアームの設定をフリップ（ｆｌｉｐ）させるために、二つのラインを有する必要がある。そのため、この配列は最も一般的である。よって、アクセスするのに用いられるスイッチ及びクロスポイント配列を形成するために多様な材料が組み合わせることができる（形状記憶合金、バイメタル、伝導性有機体、形状変化分子、ナノチューブ）。
【００７２】
前記構造は絶縁体上に形成されて、制御ロジッグを記録、判読、消去するためにシリコン電子回路に連結される。前記構造は潜在的に非常に高密度を有することができ、これは、電子回路が多数の平面の下に配置され、スイッチ構造が前記多数の平面上に集積される３次元の集積配列に前記構造が自然に適用されるためである。
【図面の簡単な説明】
【００７３】
【図１Ａ】本発明の一実施の形態に係る双安定位置を提供するための力学的効果を示す図である。
【図１Ｂ】本発明の一実施の形態に係る双安定位置を提供するための力学的効果を示す図である。
【図１Ｃ】本発明の一実施の形態に係る双安定位置を提供するための力学的効果を示す図である。
【図２Ａ】本発明の一実施の形態に係るメモリ素子を提供するためにトランジスタが結合した力学的効果を示す図である。
【図２Ｂ】本発明の一実施の形態に係るメモリ素子を提供するためにトランジスタが結合した力学的効果を示す図である。
【図２Ｃ】本発明の一実施の形態に係るメモリ素子を提供するためにトランジスタが結合した力学的効果を示す図である。
【図２Ｄ】本発明の一実施の形態に係るメモリ素子を提供するためにトランジスタが結合した力学的効果を示す図である。
【図３Ａ】本発明の一実施の形態に係るフィルムの変形を用いる単一メモリセルを示す図である。
【図３Ｂ】本発明の一実施の形態に係るフィルムの変形を用いる単一メモリセルを示す図である。
【図４Ａ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図４Ｂ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図４Ｃ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図４Ｄ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図４Ｅ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図４Ｆ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図５Ａ】本発明の一実施の形態に係るキャップを有する側壁を用いるメモリ素子を示す図である。
【図５Ｂ】本発明の一実施の形態に係るキャップを有する側壁を用いるメモリ素子を示す図である。
【図５Ｃ】本発明の一実施の形態に係るキャップを有する側壁を用いるメモリ素子を示す図である。
【図５Ｄ】本発明の一実施の形態に係るキャップを有する側壁を用いるメモリ素子を示す図である。
【図６Ａ】本発明の一実施の形態に係る温度調整型（ｔｅｍｐｅｒａｔｕｒｅ ｔｒｉｇｇｅｒｅｄ ｓｈａｐｅ）メモリスイッチを示す図である。
【図６Ｂ】本発明の一実施の形態に係る温度調整型（ｔｅｍｐｅｒａｔｕｒｅ ｔｒｉｇｇｅｒｅｄ ｓｈａｐｅ）メモリスイッチを示す図である。
【図７Ａ】本発明の一実施の形態による双安定構造に係るトランジスタチャンネルのバック（ｂａｃｋ）上のフローティングゲートを示す図である。
【図７Ｂ】本発明の一実施の形態による双安定構造に係るトランジスタチャンネルのバック（ｂａｃｋ）上のフローティングゲートを示す図である。
【図８Ａ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図８Ｂ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図８Ｃ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図８Ｄ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図８Ｅ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図８Ｆ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図９Ａ】本発明の他のフローティングゲートの実施の形態における双安定構造を示す図である。
【図９Ｂ】本発明の他のフローティングゲートの実施の形態における双安定構造を示す図である。
【図１０】本発明の一実施の形態に係るメモリ配列構造を示す図である。
【図１１Ａ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１１Ｂ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１１Ｃ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１１Ｄ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１１Ｅ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１１Ｆ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１２】本発明の一実施の形態に係るメモリ素子を説明するために力（Ｆ）が双安定構造に印加された場合、ストレス‐ストレイン‐温度特性を点線で示す一方の効果を示すグラフである。
【図１３】本発明の一実施の形態に係るメモリ素子を説明するために化学的刺激の下において長さを変動することができる単分子線形配列を示す図である。
【図１４】本発明の一実施の形態に係るクロス−ポイント配列構造を示し、この場合にメモリが双安定機械構造を示す図である。
【符号の説明】
【００７４】
１１０ 基板
１１５、１２０ 支持ポスト
１２５ 犠牲膜
１３０ 積層膜
２１０ ソース
２１５ ドレイン
３０５ ゲート
３１０ プレートライン
３１２ チャンネル
３１５ ソース
３２０ ドレイン
３２５ ゲート
３３０ ドレイン
３３５ プレート
４１０ 犠牲パターン
４１５ 基板
４２０ 垂直側壁
４２５ 形状記憶合金
６１０ 温度調整形状記憶スイッチ
６１５ ゲート
６２０ フローティングゲート
８１０ 側壁
８１５ 形状記憶合金側壁
８１７ ゲート
８２０ 垂直スタック
８２３ フローティングゲート
１０００ メモリ配列構造
１０１０、１０２０ 個別素子
【技術分野】
【０００１】
本発明はＴｅｒａ−Ｌｅｖｅｌ ｎａｎｏｄｅｖｉｃｅｓに関する国家プログラムによって与えられたＯＳＰ Ｎｕｍｂｅｒ ４６１０８／Ａ００１のもとで政府の支援で行なわれた。
【０００２】
本発明は参照のためにここに組み込まれる米国仮出願第６０／７２１１５０（発明の名称がＭＥＭＯＲＹ ＤＥＶＩＣＥ、２００５年９月２７日出願）の優先権を主張するものである。
【背景技術】
【０００３】
不揮発性メモリは広く用いられる。迅速な読み出しと不揮発性記憶を必要とするデジタルカメラ、携帯電話、ミュージックプレーヤ、コンピュータ、及びその他の多様な装置に不揮発性メモリが用いられる。不揮発性半導体メモリの速度はＳＲＡＭより遅いが、その他の手段として、例えば、磁気ディスクよりは早い速度を提供することができる。
【０００４】
不揮発性メモリの最も一般的な形態は、電荷が保存されるフローティングゲート領域を用いて電気的に消去及びプログラム可能なメモリ構造の各種形態を有している。このような構造の新たな形態は、電力低減のために、そして、寸法を連続的なフローティングゲート領域の寸法よりも小さい寸法にするために、小さい電子、単一電子（ｓｉｎｇｌｅ ｅｌｅｃｔｒｏｎｓ）、及び欠陥を用いる。メモリは採用された欠陥及びシリコンチャンネルの裏貯蔵庫を備える。よって、トランジスタ及び記憶能力を同時に有する。
【０００５】
究極的に、このようなあらゆる接近は、保存のための電子及び正孔を採用するため、縮小能力は電子数及び信頼性問題によって制限される。前記信頼性問題は、キャリア（ｃａｒｒｉｅｒｓ）の漏洩に起因し、注入と放出との間の欠陥生成による。縮小能力は、キャリアの漏洩及び注入と放出との間の欠陥生成による信頼性問題、及び電子数によって制限される。信頼性のある低電力メモリ素子は、トランジスタの最大大きさを１０ｎｍまで縮小しなければならなく、高耐久力及び高速動作が可能であることが強く求められる。
【０００６】
メモリ機能を発揮するためには、二つの準安定状態が必要である。電子シリコン不揮発性メモリにおいて、準安定状態は、二酸化シリコン及び／または保存された電荷漏洩を防止する他の誘電体で形成された障壁領域によって囲まれた連続的または不連続的なフローティングゲート領域上に電荷を保存することによって達成できる。この電荷の存在または不在は、保存された電荷によって影響を受けたスレッショルド電圧を有するトランジスタの動作によって測定することができる。通常、不揮発性メモリは二つの安定した状態で実現されるが、電荷位置のように再現可能な保存された電荷数との間の区別、例えば、トランジスタのソース端部領域とドレイン端部領域との間の区別を達成する能力によってより多くの状態が可能となる。したがって、これらの不揮発性メモリは、判読及び記録媒体であるトランジスタとフローティングゲート領域との電子移動現象によって左右される。
【０００７】
追加的な接近法が存在する。一グループの接近法は、追加的な受動素子、すなわち、偏光が変化する強誘電素子、または伝導性素子の抵抗が変化される相変化素子にトランジスタが連結された不揮発性メモリを形成することである。これらの素子は、伝導性をセルの高電位経路から低電位経路に変化することによって動作する。
【０００８】
フローティングゲート構造に基づいた多くの新たな形態は、電力低減のために、そして、寸法を連続的なフローティングゲート領域によって可能な寸法よりも小さい寸法にするために、小さい電子、単一電子（ｓｉｎｇｌｅ ｅｌｅｃｔｒｏｎｓ）、及び欠陥を用いる。有用な代替物を求めたり、またはＣＭＯＳの寸法調節限界以上に現在の情報処理接近法を増やしたりする物理的特性は次の条件によって制限される。
・大きさ分野：求める状態特性が維持可能であり、１〜１０ｎｍ寸法範囲において環境及びインターフェースに鈍感であるべきである。
・エネルギー分野：求める状態変化は強力な最小エネルギーを有するべきである。すなわち、特性が高集積度で有用であるように、妨害可能性は抑制し、少量で十分なエネルギーを必要とするように、大きい障壁エネルギー（＞＞ｋＴまたは対応工程のエネルギースケール）を有するべきである。
・時間分野：状態変化は回路構造をリアルタイムで支援する時間スケールで起きるべきであって、求める状態特性は計算された時間よりも大きいコヒオランスタイム（ｃｏｈｅｒｅｎｃｅ ｔｉｍｅｓ）を有するべきである。
・信号感度及び強さ：状態特性は環境に比較的に鈍感であるべきであって、容易に検出できるように強力でなければならなく、いかなる実現においても復元可能ではなければならない。
【０００９】
すべて可能な接近法：電荷、スピン、磁束量子、光子エネルギー、偏光、絡み（ｅｎｔａｎｇｌｅｍｅｎｔ）などの特性の利用、及び半導体、磁気材料、強誘電材料、強磁性材料、光学材料、有機材料、例えば、分子でのその実現は、大きさ、エネルギー、時間及び信号強さによって制限される。例えば、トランジスタ及びメモリにて、電荷基盤接近法の優勢（及び信号としての電圧及び電流の優勢）は有用な寸法で所望時間とエネルギースケールによる長いコヒオランスタイムと高い信号強さに基づく。この特性は電界効果の効率的な伝送及び制御のため多様な材料（無機及び有機半導体）によって維持される。１〜１０ｎｍ大きさ範囲において、この接近法の失敗は、トンネリングに対する伝送メカニズムの優勢性の損失、デバイスを環境に敏感にする集合的効果（ｃｏｌｌｅｃｔｉｖｅ ｅｆｆｅｃｔｓ）の損失による再現性の損失、電力損失を一つの形態として有するエネルギー−時間の相互作用の結果から生じる。
【００１０】
大きさ調節による集合的効果の損失は、あらゆる対案に対する特性の共通的変化である。５ｎｍ×５ｎｍ×５ｎｍ体積は、多数の拘束電子、及び金属系の数千の原子／核及び電子の〜１０を潜在的に維持することができる。半導体有機系及び無機系で潜在的に利用可能な電子数は非常に少なく、甚だしくは、伝統的な単電子効果が存在する場合に一桁まで減少される。類似論争は光子による接近においても用いられる。磁性、強誘電性、及び金属伝導性は、不可欠に表面及び境界による競争（常磁性、表面散乱など）を克服せねばならないが、最小スケールにおける大きい集合的効果を積極的に利用する状態特性の例である。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来のメモリの接近法は、電気性または磁気性物質に係わるものである。典型的に機械的手段は確保することが難しく、急激な移動は大きな電圧を必要とするので、これらの接近法は機械手段を採用しない。しかし、機械手段は大きな伝導度を提供する利点がある。
【課題を解決するための手段】
【００１２】
次に、微細大きさのナノスケールの技術において、少なくとも二つの双安定の変形物のうちの一つの物質を用いるいくつかの実施の形態を説明する。前記物質は、形状記憶金属合金を含むことができ、ＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）のゲートとして用いられて電気的に制御され、互いに異なる複数のゲート形態を有して互いに異なるトランジスタ特性を提供することができる。第２の実施の形態において、形状記憶合金（ｓｈａｐｅ ｍｅｍｏｒｙ ａｌｌｏｙｓ）は、トランジスタのゲートとチャンネルとの間で熱的にアクチュエートするスイッチを用い、ＦＥＴの電荷注入時にホットキャリアの劣化を防止するための導電性を提供することができる。他の実施の形態において、高密度クロスバー（ｃｒｏｓｓ ｂａｒ）またはクロスポイント（ｃｒｏｓｓ ｐｏｉｎｔ）スイッチとして用いられる形状記憶をさらに含むことができる。読み出し及び判読制御ロジッグを有するメモリ素子が形成される。
【００１３】
本発明のさらに他の実施の形態において、メモリ素子の構造は、静電気力によってアクチュエートしたゲート変形（ｄｅｆｏｒｍａｔｉｏｎ）を用いて、トランジスタの特性を再生変動させることができる。前記変形は相安定的であり、メモリとして用いられることができる双安定トランジスタ特性を提供することができる。ストレスを有してプログラムされた従来の物質のうちの少なくとも一つの物質が本発明のために採用されることができる。形状合金記憶物質の高弾性ストレインによって前記特性を改善することができる。
【００１４】
本発明のさらに他の実施の形態において、前記静電気力はトランジスタのゲートを変形するのに用いられ、トランジスタの特性を直接変化させてメモリとして有用な双安定電子素子を提供することができる。静電気及び少なくとも一つのストレスを有するフィルムが用いられる。
【００１５】
また、双安定性質も他の配列として採用され、前記双安定素子がトランジスタに直列素子を提供し、トランジスタによってアクセスされて記憶状態をアクセスすることができる。
【発明を実施するための最良の形態】
【００１６】
＜双安定ゲートの実施の形態＞
第１の実施の形態は、ストレスされたゲートスタック（ｓｔｒｅｓｓｅｄ ｇａｔｅ ｓｔａｃｋ）を備えて複数の双安定位置に変形することを含む。これによって、不揮発性状態を素子に迅速にプログラムすることができる。ゲート制御特性の変動やトランジスタ構造の固有ゲイン（ｇａｉｎ）によるトランジスタ作動によって、数ナノメータ分の１ほどの小さい大きさの変形が容易に検知されるため、その速度はＳＲＡＭよりさらに高密度として提供されるが、前記素子はより低い電力を消耗する。トランジスタチャンネルに連結されているゲートにおいて、変形能力が信頼できる高速ナノスケールのメモリを実現することができる。
【００１７】
静電気的に小さく生成された変形は、トランジスタのために複数の安定した変形状態を提供するのに用いられる。ゲインを介する超高感度に起因するトランジスタの電子性質によって１ｎｍ移動以下の低い変形が検知できる。トランジスタ技術が再生可能であるため、機械的変形が高速電子検知に連結されて双安定不揮発性メモリを提供することができる。
【００１８】
本発明の他の実施の形態において、前記変形はゲートのための高圧縮フィルムやフィルムスタックを介して生成することができる。トランジスタ上の領域に提供された場合、前記ゲートは複数の多様な状態として変形される。前記状態のそれぞれはプレートまたはトランジスタのソース及びドレイン領域を介するチャンネルにバイアスを印加することによって提供される。
【００１９】
前記変形は、トランジスタ作動に固有部分として用いられて双安定性を提供することができる。前記構造に用いられる力学的原理は通常の半導体工程に根拠した簡単な例を用いて説明することができる。図１Ａ、図１Ｂ及び図１Ｃは力学的効果を示す。支持ポスト（ｈｏｌｄｉｎｇ ｐｏｓｔｓ）１１５、１２０を支持し、前記支持ポスト１１５、１２０との間に形成されて選択的に除去することのできる犠牲膜（例えば、酸化膜ポスト及び窒化選択膜）１２５を支持するために基板１１０が用いられる。高圧縮ストレス膜（ｆｉｌｍ）１３０が前記ポスト１１５、１２０及び犠牲膜１２５上に塗布及びパターニングされて集積した回路に所望形状を形成することができる。前記犠牲膜１２５が除去された場合、圧縮したストレスの伸長により弛緩（ｒｅｌｅａｓｅ）されるため、図１Ｂ及び図１Ｃにそれぞれ示すように、凹凸形状に前記積層膜１３０が変形される。
【００２０】
前記積層の圧縮ストレス膜１３０は、単一物質（ストレスを持つ金属膜、ポリシリコンなど）やシリコン酸化物質のようなストレスされた誘電物質とともに、金属やポリシリコンのような複合物質とすることができる。前記基板１１０がトランジスタの基板のように半導体性質を有する場合、前記変形上部膜１３０はゲートとして用いられることができ、複数状態のゲートとチャンネルとの間の距離の変化は、トランジスタの互いに異なる複数の動作領域を提供することができる（ゲインのようなスレッショルド電圧の変化など）。
【００２１】
このような簡単な原理は、図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄに示すソース２１０及びドレイン２１５を有するＦＥＴのようなトランジスタに最も容易に適用することができる。図２Ａ及び図２Ｂは、二つの互いに異なる位置の絶縁領域またはトランジスタのアクティブ領域上に一緒に配置された前記パターニングやストレスされたゲート膜１３０を示す。露出した表面は安全性が提供できる酸化薄膜で備えることができる。
【００２２】
図２Ｃ及び図２Ｄの互いに異なる位置に示すように、前記ゲートに対して垂直に、前記組立体の上部にプレートライン２２０が配置される。前記プレートは前記プレートとゲートとの間にギャップ（ｇａｐ）を有することができ、犠牲膜によって提供されることができる。前記ゲートは前記トランジスタのゲートとソース／ドレインとの間、またはゲートとプレートとの間の印加電圧によって形状が変形されることができる。前記電圧は高くプログラムされることができるが、パーティクル電流（ｐａｒｔｉｃｌｅ ｃｕｒｒｅｎｔ）が流れず、コンタクトが形成されない場合もある。ゲート、ソース及びドレインに相対的に小さい電圧を印加して検知することができる。
【００２３】
前記プレートとゲートとの間に電位差を印加して図２ａ及び図２Ｃに示すように、前記ゲートは前記プレートの方に上向き変形されることができる。（ドレイン、ソース、または両側に印加された電位差を介して）前記プレートとチャンネルとの間に電位差を印加して図２ｂ及び図２Ｄに示すように、前記ゲートはチャンネルの方に向けて変形されることができる。これら複数の条件は、前記変形を起こすために十分高い電圧を必要とする。前記ゲートと前記トランジスタとの間に最も小さい電圧が印加される場合、トランジスタはドレインからソースに流れる電流を介して判読することができる。
【００２４】
他の実施の形態において、ゲートは圧縮状態である。ポリシリコン、金属、シリサイド、及びその他の物質が、そのために採用される。ゲート物質と共に大きくストレス受けた誘電薄膜を結合して提供されることもできる。形状記憶合金は高弾性ストレインを得るのに用いられる。前記ゲート物質は多様な実施の形態において、単一または複合物質とすることができる。
【００２５】
さらに他の実施の形態において、前記プレートラインは、実質的に前記ゲートに垂直するように配置され、前記チャンネルのゲートライン上部に配置される。これが大きい過ぎることもある。小さい判読電圧に比べて大きい電圧が前記プレートとゲートとの間に印加されて前記トランジスタ上のゲートラインが局所的に上向き変形されるようにすることができる。前記トランジスタのゲートとソース／ドレインとの間に印加される大きい電圧がゲートを下向き変形することができる。前者は後者より大きいスレッショルド電圧を有する。
【００２６】
図３Ａ及び図３Ｂは、記憶効果のための前記膜１３０の変形を利用した単一セル３００を示す。プレートライン３１０が前記ゲート３０５上に配置され、前記ソース３１５とドレイン３２０との間のチャンネル３１２上に変形されることができる。三つのバイアスライン、ゲート３２５、ドレイン３３０及びプレート３３５はさらに他のラインに連結されるか、またはグラウンドされたソースに提供されることができる。他の実施の形態において、前記プレートラインは前記ゲートラインに垂直に配置され、前記プレートラインは前記ドレインラインに並んで配置されることができる。
【００２７】
判読電圧よりも比較的大きい電圧が前記ゲートと前記プレートとの間に印加される場合、前記ゲートは前記プレートの方に向けて変形することができる。これにより前記トランジスタの前記スレッショルド電圧を増加することができる。判読電圧よりも比較的大きい電圧を前記ゲートと前記ドレイン／ソースとの間に印加する場合、前記ゲートはチャンネルの方に向けて変形されて前記トランジスタの前記スレッショルド電圧を減少することができる。
【００２８】
前記トランジスタの判読動作は、通常のフローティングゲート不揮発性メモリに似ている。ゲート、ソース及びドレインに印加される電圧が前記トランジスタの導電性を検知してメモリ状態を判断することができる。さらに他の実施の形態において、図３Ｂに示すように、ソースは個別的に連結されてより密度のあるメモリ配列を提供することができる。
【００２９】
ランダムアクセスがメモリサイトのそれぞれに対して可能である。それぞれの変形は、所定時間、すなわち、ナノ秒またはその以下で発生することができる。これがＳＲＡＭ構造のように迅速な構造を提供するものとなる。前記構造は、単一素子メモリで、高度に縮小可能であり、トンネリングを発生させる欠陥やホットキャリアがないために信頼でき、高い密度を提供する。稼動部分が他の稼動部分に接触しないので、前記構造において、ＭＥＭＳのような信頼度問題が発生しない。
【００３０】
このような接近方法は、多様な構造のトランジスタに適用可能である。前記構造は垂直型ＦＥＴやピン型構造（Ｆｉｎｆｅｔｓ）に用いられることができる。
【００３１】
＜温度アクチュエートする機械メモリに対する実施の形態＞
一実施の形態において、形状記憶合金の温度調整の機械移動に根拠して本発明に係るメモリ素子構造は、電荷移動及びポテンシャル平衡の新しい概念を用いる。形状記憶物質は、機械電気メモリを得るために、二つの安定した状態を提供するのに用いられる。電子ゲインに結合されたアクチュエーションは信頼でき、縮小可能なメモリを提供する。
【００３２】
他の実施の形態において、形状記憶合金は、明確かつ区別できる導電性を提供して電荷注入のホットキャリア劣化を防止し、相変化効果において発生する導電性変化の小さい効果を防止することができる。このメモリの双安定性を提供する多様な形態は、ナノスケール工程技術を用いて達成することができる。
【００３３】
不揮発性状態は、形状記憶合金とともにストレス膜質を結合して室温で製造することができので、加熱によって調整できるスイッチを製造することができる。このように製造されたメモリは、ＮＳタイムコンスタント（ｎｓ ｔｉｍｅ−ｃｏｎｓｔａｎｔｓ）に迅速に機能することができる。フローティングゲートを有する電子トランジスタと結合した形状記憶合金は高速の信頼できるナノスケールのメモリを得るのに用いられることができる。
【００３４】
さらに他の実施の形態において、意図的にストレス膜質とともに、形状記憶効果は二つの互いに異なる状態を提供することができる。前記構造は熱くした場合にスイッチが導電され、冷却した場合にスイッチが導電されない方法を採用することができる。
【００３５】
形状記憶合金は固有の「記憶」形状を有する。適切な条件下の変形によりこれらの形状が変動する際、相変移を起こす適切な温度範囲において熱を加えた場合に形状記憶合金は所定形状に復帰することができる。前記温度は物質組成による。前記温度は常温及び高低温度の適切な組み合わせとすることができる。形状記憶合金の一般的な例は、オステンナイト（Ａｕｓｔｅｎｉｔｅ）及びマルテンサイト（Ｍａｒｔｅｎｓｉｔｅ）間に変形が発生するＴｉ−Ｎｉ合金、ＣｕＺｎ、ＣｏＣｒＭｏ、ＡｕＣｄなどが挙げられる。ＮｉＴｉ合金及びさらに他の形状記憶物質は、シリコン工程技術と容易に互換される。
【００３６】
大きな形状変形は、形状記憶合金によって可能である。１０％弾性ストレインは、電子流動のために用いられる小さい寸法でさえ、大きい移動され、検知され、検出されることができる。
【００３７】
図４及び図５は、通常の半導体工程による簡単な例を示す。前記図は形状記憶構造とともに、圧縮されたり伸長されたりする膜質によって発生する効果を示す。
【００３８】
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ及び図４Ｆは、トランジスタのような側壁の形成を示す。基板４１５上に支持される（酸化膜、窒化膜、または通常の半導体シリコン物質を採用することができるが、選択的に除去できるように採用することができる）犠牲パターン４１０を用いて、垂直側壁４２０は圧縮されたり伸長されたりする物質で形成することができる。シリコン二酸化膜及びシリコン窒化膜がこれらの例である。以後、形状記憶合金４２５は、側壁として形成されて熱処理される。前記犠牲パターン４１０が除去された場合、直線として維持してした構造が側壁構造の変形を起こす。前記側壁膜が伸長すると収縮されて図４Ｄに示す変形、すなわち、中に引っ張られるような変形される。一方、側壁が圧縮膜質になるとストレッチになって図４Ｅに示すように変形される。
【００３９】
形状記憶合金があるので、転移温度以上に加熱すると、前記構造は図４Ｆのような元形態に復帰することができる。形状記憶合金のように、集積された側壁膜質のストレスに依存する二つの位置間の壁の移動は温度アクチュエートする機械スイッチによって形成される。
【００４０】
図５Ａ、図５Ｂ、図５Ｃ及び図５Ｄは、形状記憶合金が前記犠牲構造４１０上部にキャップ層５１０を形成する実施の形態を示す（コーナーでの腐食のため若干膨らんでいる）。この場合、側壁膜が伸長した際にはキャップは図５Ｂのように膨らむことになり、側壁膜が図５Ｃのように収縮した際にはフルバック（ｐｕｌｌ ｂａｃｋ）となる。これによって、上部の形状記憶合金はアップダウンされる。形状記憶合金の高弾性及び記憶効果によって、犠牲膜または構造４１０がなくても加熱した場合に図５Ｄのように元構造に復帰することができる。
【００４１】
状態を検知する最も早い方法の一つは、トランジスタが高速であり、キャリアが早く移動するので電子手段を用いる方法である。メモリを高速にしてメモリ検知する早い方法の一つは、トランジスタの電流または導電性の変化を介して可能である。すなわち、トランジスタ速度と同様な非常に早い判読速度を有するフローティングゲートを採用している不揮発性フラッシュメモリと類似する。不揮発性メモリの問題点は、フローティングゲートから、またはフローティングゲートへの電荷伝導が欠陥を起こすこと、相対的に遅いプロセス、及び次元的な制約と係る。
【００４２】
前記形状記憶合金スイッチは、トンネリングによるフローティングゲートの電荷注入の必要性をなくし、低抵抗電荷伝導を提供する力学的移動によって、その代わりとして用いられる。
【００４３】
トランジスタのゲートとチャンネルとの間に存在するフローティングゲートが配置されているフローティングゲート構造について、前記スイッチの配置に対する二つの例が図６Ａ及び図６Ｂに示されている。図６Ａにおいて、温度調整形状記憶スイッチ６１０がゲート６１５とフローティングゲート６２０との間に配置されている。スイッチ６１０がターンオンされた際（温度が上昇する高電流、高電圧状態でトランジスタを切換することによって）、ゲートポテンシャルとフローティングゲートポテンシャルが電荷移動によって平衡状態となる。メモリのバイアスを除去する場合、スイッチ６１０がターンオフされ、フローティングゲートは以前段階で駆動された電荷状態をそのまま維持することができる。高いゲート電圧を印加することによりトランジスタを加熱し（そして、ｎ−チャンネルと仮定）、スレッショルド電圧以上の大きいゲート／ソース電圧を印加し、ドレイン／ソース電圧程度の倍加される大きい電流を有するように適切なドレイン電圧を印加した場合、ゲートに移動されるポテンシャルは高くなる。よって、より高い導電性（すなわち、より低いスレッショルド電圧）を有するトランジスタを提供することができる。前記トランジスタは低いゲート電圧を印加して加熱することもできるが、実質的により低い（陰の）ソース及びドレイン電圧を印加する。この場合、電流とドレイン／ソース電圧の倍は前記フローティングゲートへの低いゲート電圧を移動させる電力消耗が発生する。バイアスを除去した場合、より小さい導電性のメモリとなって、平衡はより高いスレッショルド電圧を有する。よって、この構造において、二つの状態は電気力学作用を介してプログラムされることができるため、このような特徴はコンパクトな方法を提供する。
【００４４】
バイアスがドレイン６３０に印加することもでき、図６Ｂのスイッチの代わりとして、ドレインからフローティングゲートにポテンシャルを移動することができる。ゲートバイアス及びドレイン／ソースバイアスの印加で発生する電流の流動を介してトランジスタを加熱する間にポテンシャルが移動できるように適切なドレイン電圧を選択することができる。スイッチをターンオンする、調整された温度によって前記ドレイン６３０内に互いに異なる二つのポテンシャルがプログラムされることができる。電力消耗が形状メモリ素子をターンオンさせる際、前記ドレイン６３０がより低い電圧である場合、移動されたポテンシャルは低い（より低い導電状態のトランジスタ）。形状記憶スイッチがターンオンする間、前記ドレインがより高い電圧になっている場合は、移動されたポテンシャルは高く、前記トランジスタはより高い導電状態を維持することができる。
【００４５】
図６Ａ及び図６Ｂの前記二つの例は、メモリの「０」と「１」状態に対する書き込み動作を提供することができる。トランジスタの温度が低く維持できるように、低いゲート電圧及び低いドレイン電圧を用いて判読することで、前記構造はこれらプログラムの「０」と「１」の状態の判読をしやすくする。
【００４６】
前記例において、用いられたフローティングゲートは、絶縁膜上のシリコン（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造のようなトランジスタチャンネル上に形成されている。このような配列の利点は、上部ゲートがより良好な静電特性のために絶縁体厚さにおいてスケーリングされる。このような配列構造が図７Ａ及び図７Ｂに示されている。
【００４７】
前記図は、正常位置のスイッチ開放として示されているが、これの閉鎖も可能である。より高い電流×電圧の条件の下でトランジスタをオンしたところ、前記トランジスタは加熱されてオン位置にスイッチが合わせられる。その結果、温度を低くすることがスイッチをオフ位置に復帰させる変化を与える。一般に、ゲート及びドレインは、これらに印加する（低く、あるいは高い）電圧を有するため、前記形状記憶合金スイッチのロジッグ使用は大部分ゲートまたはドレインに連結される。実施の形態はトランジスタチャンネル上のフローティングゲートを示す。
【００４８】
図６Ａ及び図６Ｂ、そして図７Ａ及び図７Ｂの両側の場合に、トランジスタが互いに異なる導電状態に配置されていて、正電圧移動が移動不在時よりも高い導電性を有する。陰のポテンシャルも移動することができる。これは書き込み動作の間に、ゲート−ドレイン、ゲート−ソース、ドレイン−ソース間の電位差を同様に維持しながら（例えば、ポテンシャルシフト）ゲートまたはドレインに適切な電圧を印加する場合に可能である。
【００４９】
これらのすべての実施の形態において、素子の判読はより低い電圧及び電流で遂行されるので、低い電力消耗をもたらす。また、前記構造の温度は形状記憶転移の調整なしで低く維持することができる。
【００５０】
図８Ａ、図８Ｂ、図８Ｃ、図８Ｄ、図８Ｅ及び図８Ｆ、そして図９Ａ及び図９Ｂは、平板トランジスタの実施の形態を示す。図８Ａ、図８Ｂ、図８Ｃ、図８Ｄ、図８Ｅ及び図８Ｆはフローティングゲートに連結されるゲートの例を示し、図９Ａ及び図９Ｂはフローティングゲートに連結されるドレインの例を示す。
【００５１】
図８Ａ、図８Ｂ、図８Ｃ、図８Ｄ、８Ｅ及び図８Ｆを参照すると、伸長する側壁８１０は形状記憶合金側壁８１５の外側上に形成されて、この場合にゲート８１７から垂直スタック８２０までは前記形状記憶合金側壁８１５に連結される。犠牲結合層が除去される場合、前記側壁にプログラムされた伸長ストレスのために図８Ｂのように形状記憶スイッチが両側に引かれる。このスイッチの判読はスイッチが妨害されない低い電圧及び電流によって遂行される。
【００５２】
形状記憶構造は、フローティングゲート８２３を有するＦＥＴ内に集積されることができる。ゲートそのもの、または伸長された構造は、形状記憶合金を介して連結されたり短絡されたりすることができる。トランジスタが高いＶＧ（低いＳ／Ｄ電圧）を用いて加熱される際、前記フローティングゲート８２３はより高いポテンシャルを得てトランジスタは低いＶＴを得る。トランジスタが低いＶＧを用いて加熱される際（しかし、以前の読み出しのように類似過渡駆動のためにＳ／Ｄがバイアスされる）、フローティングゲート構造は低いポテンシャルを得て、トランジスタは高いＶＴを得る。これは素子の消去状態のために良好な状態になる。
【００５３】
図８Ａを参照すると、前記ゲートスタック８２０と伸長側壁８１５との間に原子分離層が配置される。図８Ｃを参照すると、高いＶＧでトランジスタをターンオンするとフローティング層により高い温度を有するようにし、ＶＧの移動を行うことができる。図８Ｄのように、バイアス電圧を除去する場合、トランジスタは低いスレッショルド電圧状態を維持することができる。図８Ｅを参照すると、Ｓ／Ｄバイアシング（ｂｉａｓｉｎｇ）とともにトランジスタを低いＶＧにターンオンするとフローティング層に高い温度を有するようにし、ＶＧを移動することができる。図８Ｆのようにバイアス電圧を除去する場合、トランジスタは高いスレッショルド電圧状態を維持することができる。
【００５４】
図９Ａ及び図９Ｂは、ドレインプラグがフローティングゲートから連結、あるいは短絡された例を示す。動作原理において、このような連結と短絡はゲート−フローティングゲート連結と類似する。
【００５５】
図１０は、メモリ配列構造１０００を示していて、この場合に個別素子１０１０、１０２０のそれぞれは、ゲート、ソース及びドレイン電圧を印加してアクセスすることができる。書き込み、消去、読み出しのようなメモリプログラムのためのバイアシングは横切るラインに印加される電圧を適切に選択して行うことができる。前記メモリは共通ソースも備えることができる。
【００５６】
このような研究は、トランジスタの多様な構造体に適用することができる。これらは垂直ＦＥＴｓだけでなく、ピン構造（Ｆｉｎｆｅｔｓ）に用いられることができる。
【００５７】
＜クロスポイント、クロスバー静電機械的メモリに対する実施の形態＞
集合的効果の利用の連続性は、再現性及び電子工学の現在接近法を増大（または代替）することのできる素子を得るための主な原理である。この原理を用いて、ナノ秒で動作し、５ｎｍ寸法以下に縮小することができる不揮発性メモリを述べる。開放状態及び短絡状態を提供することによってメモリは記録及び判読のための周辺電子回路及び制御ロジッグを有する高密度クロスバースイッチを得る非常に簡単な方法を提供する。このメモリは、有用な大きさ、エネルギー、時間及び信号特性を有しながら電子的環境において集合的効果を利用するために伝導性と結合された機械的特性を用いる簡単な手段を提供する。
【００５８】
クロスポイントスイッチは、静電気吸引によって達成する移動、スイッチを収縮状態に維持するためにインターフェース力（ｉｎｔｅｒｆａｃｅ ｆｏｒｃｅ）の利用によって達成できる安定度、及び形成される際のオフ状態（ａｓ−ｆｏｒｍｅｄ ｏｆｆ−ｓｔａｔｅ）条件に復元させるためにインターフェース力が克服できる大きい電流の流れによって達成されるスイッチの開放を利用することができる。前記スイッチのアーム（ａｒｍ）は多様な材料で製造することができる。一つ魅力的なオプションは、形状記憶合金の利用である。これらの材料は最高１０％まで弾性ストレインを有することができる。他の材料としては、バイメタル、有機物、ナノチューブ、及び静電気力の使用により変形可能な物質を含むことができる。
【００５９】
静電気力により設定することができ、開放または短絡条件（メモリ状態）のために、小さい電流によって判読することができ、高い電流によって開放条件にリセットされるクロスポイントスイッチを形成するために多様な前記材料が用いられる。
【００６０】
二つの利用状態である開放及び短絡によって、クロスバー配列でのクロスポイントスイッチはクロスバー配列において通常に見られた妨害問題はない。
【００６１】
クロスポイントによって実現され、ゲートを介して作動し、ゲートまたは大きい電流の通過によってリセットされる機械スイッチの原理について説明する。不揮発性状態は常温で得られ、メモリがｎｓタイムコンスタント（ｎｓ ｔｉｍｅ‐ｃｏｎｓｔａｎｔｓ）で早く動作する。
【００６２】
静電気機械スイチングの実施の形態が図１１Ａないし図１１Ｆに示されている。これらは、すべて伝導性コンタクトを形成したり切ったりするために伝導性アームの機械的移動に依存する。図１１Ａは、スイッチがオフされた正常状態の静電気機械スイチングの例である。図１１Ｂは、バンデルバルス（ｖａｎ ｄｅｒ Ｗａａｌｓ）相互作用が発生するように、スイッチがオンされた第２の準安定状態（ｑｕａｓｉ−ｓｔａｂｌｅ）の静電気機械スイチングの例である。前記第２の状態は、アームを引っ張ってスイッチを閉じてバイアス電圧の印加によって達成される。図１１Ａのオフ状態は構造が組立された際の安定状態であり、図１１Ｂのオン状態はアームからのストレインによって得られ、コンタクトインターフェースの吸引力が復元力よりも強いので、準安定状態である。図１１Ａのオフ状態に復元するためには、この簡単な幾何学的構造と互換できる解除方法が必要である。
【００６３】
伝導性の形状記憶合金がアームとして用いられる場合には、大きい電流密度はナノスケールの小電流でありながらアームを加熱し、相変化によってスイッチにオン状態に維持する吸引力を有する。マルテンサイト（ｍａｒｔｅｎｓｉｔｅ）を介してオステナイト（ａｕｓｔｅｎｉｔｅ）変形に進行するニテノール（Ｔｉ−Ｎｉ）合金は、前記構造で維持することのできる１０％程度の高いストレインによって実用的な実現を提供する。前記アームは、形状記憶合金で製造する必要はないことに注目すべきである。バンデルバルス吸引が加熱及び電流（判読電流より高い）の通過によって克服することができる伝導性材料であれば十分である。ドーピングされているポリシリコン、金属、バイメタルストライプ（ｂｉｍｅｔａｌ ｓｔｒｉｐｓ）、伝導性有機体はすべて選択的である。
【００６４】
図１１Ｃ及び図１１Ｄは、上部及び下部のプレートでのバイアスから得られる静電引力を介して二つの状態が発生することができる静電気機械スイッチングの例である。図１１Ｃ及び図１１Ｄの実現においては、二つの電極間に伝導性チャンネルを形成できるようにするゲートを介して吸引力を提供するために、柔軟なナノチューブだけでなく、伝導性ポリマー（ポリアニリン、及び説明しているその他の分子）を用いることが可能である。
【００６５】
これらのスイッチ動作に基礎になるものは、横方向または縦方向への相当変位、トンネリング電流を大きく抑制するのに十分な変位を果たし、スイッチの分離状態で低電流またはゼロ電流（すなわち、オフ）とする特性である。少ない漏洩電流を有しながら、この再現性を達成するため、トンネリングを制限するには１ｎｍを超過する変位が必要である。前記素子をナノスケール素子とするためには、表面上の寸法調節が１０ｎｍ以下に制限されなければならない。形状変化合金、伝導性分子及びポリマー、形状変化伝導性超分子組立体、バイメタルまたは熱膨脹変化が大きい金属、及び炭素ナノチューブは、すべてが前記条件を達成するための潜在的な候補材料であう。以下では、前記材料の特性及び前記材料を適用する方法について説明する。
【００６６】
形状記憶合金は、大きいストレイン（すなわち、形状変化）及び相変形による温度調整変化を維持する能力を有している。ＴｉＮｉ合金では、このメカニズムは高温オステナイト位相（ａｕｓｔｅｎｉｔｉｃ ｐｈａｓｅ）と低温オステナイト位相との間の可逆マルテンサイト（ｍａｒｔｅｎｓｉｔｉｃ）変形に基づいていて、１００〜２００℃範囲での変形は溶ける温度でよく起きる。この特性によって「一方の効果（ｏｎｅ−ｗａｙ ｅｆｆｅｃｔ）」が可能となる。図１２に示すストレス‐ストレイン‐温度特性の点線表示経路に示す一方の効果では、力（Ｆ）が印加された後の変形はプラスチック変形のように永久的である。本発明の実施の形態において、上記のことは、静電気力の印加によって達成されるコンタクト位置またはスイッチオンの状態である。加熱した場合、プラスチック変形が完全に消えてスイッチは以前の状態に復元する。本発明の実施の形態において、これは形成した時の状態（ａｓ−ｆｏｒｍｅｄ ｓｔａｔｅ）（スイッチオフ）であり、形状記憶合金を加熱した大きい電流を通過させることによって達成できる。断面が小さいので、加熱するのに小さい電流が必要である。前記スイッチのアームの長さが１０ｎｍであれば、ベンディングによる１ないし２ｎｍの変位が小さいストレインとして（好ましくは、４％以内）、そして、あらゆる形状記憶合金とともに、その他の材料及びその組み合わせ能力内で最も小さいストレインによって得られることができる。
【００６７】
図１１Ｃ及び図１１Ｄに示すスイッチ形態の実現は、複雑ではあるが、単一高解像度寸法が垂直方向に移動することのできる磁気配列に適用される。オフ位置とオン位置との間においてアームを移動するために静電気力を用いるので、前記構造は多様な材料、すなわち、金属、ドーピングされたポリシリコン、伝導性ポリマーなどをスイッチアームとして利用することができる利点を有する。
【００６８】
図１１Ｅ及び図１１Ｆでは、製造の自体組み立て及び分子合成を必要とする配列が要約されている。変形変化を行う多数の化合物が合成及びモデリングを介して超分子化学共同体として活発に研究されている。多数のこのような化合物は、素子ごとに変形しにくい集合的組立体に好ましく用いられることのできる大きな変位変化のために、特に注目されている。図１３に示すように、単分子線形アレイは化学刺激の下で〜２７％長さ変化ができるように形成されている。特に、カテナン（ｃａｔｅｎａｎｅｓ）及びロタックサン（ｒｏｔａｘａｎｅｓ）は、生物学的筋肉と類似しており、筋肉組立体の可逆収縮及び伸長についての基礎を提供する。リング移動による分子配列の柔軟性は、表面上の単層に磁気組立されて静電気伸長及び収縮の可能性を提供する。〜１ｅＶ範囲のバンデルバルスエネルギーの場合、電子回路の必要性と最も互換性がある電圧及び長さスケールと同一大きさの寸法変化電位を探求するということはとてもおもしろい。これらとともに今まで発見された他の物質が用いられる。
【００６９】
静電気吸引による前記オン／オフ配列の簡単な実現形態は、電極を連結するためにナノチューブがまとめられた伝導性成長ナノチューブを用いることである。分子及びナノチューブの末端は伝導性金属端部を有して機能化される。チオル基（Ｔｈｉｏｌ ｇｒｏｕｐｓ）は、そのような端部の一例である。このような自由に立っている柔軟なナノチューブの組立体はコンタクトを形成するために伸長される。リセットするメカニズムが相違し、簡単なオンオフスイッチであるこの構造は、パッキング密度、スケーリング及び磁気整列の大きい利点を生かす、非常に簡単な方式としてクロスポイント構造に用いられる。
【００７０】
図１４は、より大きい電流を通過させることで、メモリがオフ位置にリセットされる配列のクロスポイント構造を示す。このアレイにおいて、各クロスポイントは独立的にアドレス指定可能である。図１１Ａ〜図１１Ｆに提示したように、ワードラインＷＬ０、ＷＬ１、ＷＬ２、…は静電気電位を印加するゲートラインに注目する。列ラインＣｏｌ０、Ｃｏｌ１、Ｃｏｌ２、…と行ラインＲｏｗ０、Ｒｏｗ１、Ｒｏｗ２、…は、自己のクロスポイントに形成されたスイッチと直交に伸びている。スイッチを短絡するため、交差するワードラインが対応する列ラインに対してハイ（ｈｉｇｈ）としてターンオンする。一つのこのようなスイッチだけが存在し、設定及びターンオンするだろう。このスイッチをターンオフさせるため（好適な行と列のクロスポイントにあるスイッチを電流または電圧によって駆動することによって）、行と列との間に電流が通過する。いずれの他のスイッチもこの電流を運ばない。そのために、クロススイッチだけがリセットされる。判読するために、小さい電流が列ラインを通過し、列ラインから判読される。これは、前記ラインのクロスポイントにあるスイッチビット（ｓｗｉｔｃｈ ｂｉｔ）を判読する。
【００７１】
スイッチは、オフ（非常に低い電流）またはオン（短絡）となるので、判読、記録または消去の際に妨害問題がないことに注目されるべきである。これはクロスポイント配列の再現を可能とした固有特性である。図に示す他の幾何構造は類似の配列に適用することもできる。二つのゲート配列のために、スイッチのアームの設定をフリップ（ｆｌｉｐ）させるために、二つのラインを有する必要がある。そのため、この配列は最も一般的である。よって、アクセスするのに用いられるスイッチ及びクロスポイント配列を形成するために多様な材料が組み合わせることができる（形状記憶合金、バイメタル、伝導性有機体、形状変化分子、ナノチューブ）。
【００７２】
前記構造は絶縁体上に形成されて、制御ロジッグを記録、判読、消去するためにシリコン電子回路に連結される。前記構造は潜在的に非常に高密度を有することができ、これは、電子回路が多数の平面の下に配置され、スイッチ構造が前記多数の平面上に集積される３次元の集積配列に前記構造が自然に適用されるためである。
【図面の簡単な説明】
【００７３】
【図１Ａ】本発明の一実施の形態に係る双安定位置を提供するための力学的効果を示す図である。
【図１Ｂ】本発明の一実施の形態に係る双安定位置を提供するための力学的効果を示す図である。
【図１Ｃ】本発明の一実施の形態に係る双安定位置を提供するための力学的効果を示す図である。
【図２Ａ】本発明の一実施の形態に係るメモリ素子を提供するためにトランジスタが結合した力学的効果を示す図である。
【図２Ｂ】本発明の一実施の形態に係るメモリ素子を提供するためにトランジスタが結合した力学的効果を示す図である。
【図２Ｃ】本発明の一実施の形態に係るメモリ素子を提供するためにトランジスタが結合した力学的効果を示す図である。
【図２Ｄ】本発明の一実施の形態に係るメモリ素子を提供するためにトランジスタが結合した力学的効果を示す図である。
【図３Ａ】本発明の一実施の形態に係るフィルムの変形を用いる単一メモリセルを示す図である。
【図３Ｂ】本発明の一実施の形態に係るフィルムの変形を用いる単一メモリセルを示す図である。
【図４Ａ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図４Ｂ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図４Ｃ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図４Ｄ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図４Ｅ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図４Ｆ】本発明の一実施の形態に係る双安定位置を有する側壁を用いるメモリ素子を示す図である。
【図５Ａ】本発明の一実施の形態に係るキャップを有する側壁を用いるメモリ素子を示す図である。
【図５Ｂ】本発明の一実施の形態に係るキャップを有する側壁を用いるメモリ素子を示す図である。
【図５Ｃ】本発明の一実施の形態に係るキャップを有する側壁を用いるメモリ素子を示す図である。
【図５Ｄ】本発明の一実施の形態に係るキャップを有する側壁を用いるメモリ素子を示す図である。
【図６Ａ】本発明の一実施の形態に係る温度調整型（ｔｅｍｐｅｒａｔｕｒｅ ｔｒｉｇｇｅｒｅｄ ｓｈａｐｅ）メモリスイッチを示す図である。
【図６Ｂ】本発明の一実施の形態に係る温度調整型（ｔｅｍｐｅｒａｔｕｒｅ ｔｒｉｇｇｅｒｅｄ ｓｈａｐｅ）メモリスイッチを示す図である。
【図７Ａ】本発明の一実施の形態による双安定構造に係るトランジスタチャンネルのバック（ｂａｃｋ）上のフローティングゲートを示す図である。
【図７Ｂ】本発明の一実施の形態による双安定構造に係るトランジスタチャンネルのバック（ｂａｃｋ）上のフローティングゲートを示す図である。
【図８Ａ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図８Ｂ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図８Ｃ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図８Ｄ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図８Ｅ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図８Ｆ】本発明の一実施の形態に係る平板トランジスタを有する双安定構造を示す図である。
【図９Ａ】本発明の他のフローティングゲートの実施の形態における双安定構造を示す図である。
【図９Ｂ】本発明の他のフローティングゲートの実施の形態における双安定構造を示す図である。
【図１０】本発明の一実施の形態に係るメモリ配列構造を示す図である。
【図１１Ａ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１１Ｂ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１１Ｃ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１１Ｄ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１１Ｅ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１１Ｆ】本発明の一実施の形態に係る静電機械スイチング（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｍｅｃｈａｎｉｃａｌ ｓｗｉｔｃｈｉｎｇ）を示す図である。
【図１２】本発明の一実施の形態に係るメモリ素子を説明するために力（Ｆ）が双安定構造に印加された場合、ストレス‐ストレイン‐温度特性を点線で示す一方の効果を示すグラフである。
【図１３】本発明の一実施の形態に係るメモリ素子を説明するために化学的刺激の下において長さを変動することができる単分子線形配列を示す図である。
【図１４】本発明の一実施の形態に係るクロス−ポイント配列構造を示し、この場合にメモリが双安定機械構造を示す図である。
【符号の説明】
【００７４】
１１０ 基板
１１５、１２０ 支持ポスト
１２５ 犠牲膜
１３０ 積層膜
２１０ ソース
２１５ ドレイン
３０５ ゲート
３１０ プレートライン
３１２ チャンネル
３１５ ソース
３２０ ドレイン
３２５ ゲート
３３０ ドレイン
３３５ プレート
４１０ 犠牲パターン
４１５ 基板
４２０ 垂直側壁
４２５ 形状記憶合金
６１０ 温度調整形状記憶スイッチ
６１５ ゲート
６２０ フローティングゲート
８１０ 側壁
８１５ 形状記憶合金側壁
８１７ ゲート
８２０ 垂直スタック
８２３ フローティングゲート
１０００ メモリ配列構造
１０１０、１０２０ 個別素子
【特許請求の範囲】
【請求項１】
ゲート、ドレイン及びソースを有するトランジスタと、
前記トランジスタに結合された双安定ナノスケール構造と、を備えることを特徴とするメモリ素子。
【請求項２】
前記双安定ナノスケール構造は、前記トランジスタの導電性を互いに異なるように双安定位置を備えることを特徴とする請求項１に記載のメモリ素子。
【請求項３】
前記双安定ナノスケール構造に結合された回路をさらに含み、前記双安定位置との間のナノスケール構造を変化させることを特徴とする請求項２に記載のメモリ素子。
【請求項４】
前記回路は、前記双安定位置間のナノスケール構造を熱的または静電気的に変化させることを特徴とする請求項３に記載のメモリ素子。
【請求項５】
前記双安定ナノスケール構造は、二つの支持部間のストレスの下に形成され、前記ストレスを軽減する互いに異なる安定形状にアクチュエートできる導電体を含むことを特徴とする請求項１に記載のメモリ素子。
【請求項６】
前記二つの互いに異なる形状は、上方向に曲がっている形状と下方向に曲がっている形状を含み、前記導電体は前記トランジスタのゲートとして機能することを特徴とする請求項５に記載のメモリ素子。
【請求項７】
前記ゲートは、前記トランジスタのチャンネル領域上に二つの安定状態にその形状が変形されることを特徴とする請求項６に記載のメモリ素子。
【請求項８】
ポテンシャルを印加して前記ゲートを変形するプレート電極をさらに含み、前記ポテンシャルは前記プレート電極と前記ゲートとの間に印加することを特徴とする請求項６に記載のメモリ素子。
【請求項９】
前記双安定ナノスケール構造は、ストレスされたポリシリコン膜、ストレスされた金属膜、その上部にシリサイドを有するストレスされたポリシリコン膜、またはその上部に金属を有するストレスされたポリシリコン膜を含む請求項１に記載のメモリ素子。
【請求項１０】
前記双安定ナノスケール構造は、安定状態でスイッチを開けたり閉じたりするように動くアームを有するスイッチを含み、前記スイッチは他のスイッチ及びメモリ素子に接続されるクロスポイントスイッチ装置である請求項１に記載のメモリ素子。
【請求項１１】
ゲート、ドレイン及びソースを有するトランジスタ；及び
双安定ナノスケール機械的方法でトランジスタの状態を変更させる手段を含むメモリ素子。
【請求項１２】
ゲート及びチャンネルを備えたメモリ素子のトランジスタにおいて、
前記素子は、
二つの双安定位置を有するストレスされたゲートと、
前記二つの双安定位置に前記ゲートが移動することを制御する手段と、
チャンネル電気特性が前記ゲートの前記位置の関数になるように前記ゲートに隣接するチャンネルを含むトランジスタ。
【請求項１３】
ドレイン及びソース間の電流を調整するフローティングゲートを備えたトランジスタと、
温度関数として前記トランジスタをプログラミングするように前記トランジスタに結合された温度アクチュエートされた形状記憶スイッチと、を含むメモリ素子。
【請求項１４】
前記温度アクチュエートされた形状記憶スイッチは、前記ゲートとドレインとの間に結合されることを特徴とする請求項１３に記載のメモリ素子。
【請求項１５】
前記温度アクチュエートされた形状記憶スイッチは、前記ドレインに結合されてドレイン電圧を調整することを特徴とする請求項１３に記載のメモリ素子。
【請求項１６】
前記メモリスイッチは、伸長または収縮される膜に形成された側壁を含む請求項１３に記載のメモリ素子。
【請求項１７】
前記トランジスタは、平板状、垂直状、または導電性シリコンチャンネルのピン状に形成されたものである請求項１３に記載のメモリ素子。
【請求項１８】
形状記憶合金及びトランジスタが結合されてランダムメモリアクセス配列を提供することを特徴とするメモリ構造。
【請求項１９】
複数の互いに横切る導電体の導電性の列及び行と、
複数のアクチュエート可能なスイッチと、を含み、前記列及び行の交差点との間にスイッチが位置して交差点のそれぞれは互いに独立的にアドレスされるクロスポイントスイッチ。
【請求項２０】
前記スイッチのアクチュエートを制御するための前記スイッチに静電気的に結合される複数のワードラインをさらに含む請求項１９に記載のクロスポイントスイッチ。
【請求項２１】
前記アクチュエート可能なスイッチは、形状記憶合金、バイメタル、導電性有機物、形状変更可能な分子、及びナノチューブからなるグループから選択されたものである請求項１９に記載のクロスポイントスイッチ。
【請求項２２】
クロスポイントにオンオフスイッチを有していて、オン位置はワードラインゲートを用いて印加される静電気力によってアクチュエートされることを含むメモリ。
【請求項２３】
クロスポイントにある前記スイッチは、高い電流を印加してターンオフでき、前記高い電流はオン位置を維持することよりも強い力によって前記スイッチをターンオフすることができる請求項２２に記載のメモリ。
【請求項２４】
スイッチをセットするのに必要な電流よりも低い電流で一ビットの判読を行うことを特徴とする請求項２３に記載のメモリ。
【請求項２５】
分子に結合されたトランジスタゲートを備え、前記分子をコンタクトしたり前記コンタクトから分離したりすることができるように分子の大きさを変更することができるメモリスイッチ。
【請求項２６】
ナノチューブに結合されたトランジスタゲートを備え、前記ナノチューブをコンタクトしたり前記コンタクトから分離したりすることができるようにナノチューブの大きさを変更することができるメモリスイッチ。
【請求項１】
ゲート、ドレイン及びソースを有するトランジスタと、
前記トランジスタに結合された双安定ナノスケール構造と、を備えることを特徴とするメモリ素子。
【請求項２】
前記双安定ナノスケール構造は、前記トランジスタの導電性を互いに異なるように双安定位置を備えることを特徴とする請求項１に記載のメモリ素子。
【請求項３】
前記双安定ナノスケール構造に結合された回路をさらに含み、前記双安定位置との間のナノスケール構造を変化させることを特徴とする請求項２に記載のメモリ素子。
【請求項４】
前記回路は、前記双安定位置間のナノスケール構造を熱的または静電気的に変化させることを特徴とする請求項３に記載のメモリ素子。
【請求項５】
前記双安定ナノスケール構造は、二つの支持部間のストレスの下に形成され、前記ストレスを軽減する互いに異なる安定形状にアクチュエートできる導電体を含むことを特徴とする請求項１に記載のメモリ素子。
【請求項６】
前記二つの互いに異なる形状は、上方向に曲がっている形状と下方向に曲がっている形状を含み、前記導電体は前記トランジスタのゲートとして機能することを特徴とする請求項５に記載のメモリ素子。
【請求項７】
前記ゲートは、前記トランジスタのチャンネル領域上に二つの安定状態にその形状が変形されることを特徴とする請求項６に記載のメモリ素子。
【請求項８】
ポテンシャルを印加して前記ゲートを変形するプレート電極をさらに含み、前記ポテンシャルは前記プレート電極と前記ゲートとの間に印加することを特徴とする請求項６に記載のメモリ素子。
【請求項９】
前記双安定ナノスケール構造は、ストレスされたポリシリコン膜、ストレスされた金属膜、その上部にシリサイドを有するストレスされたポリシリコン膜、またはその上部に金属を有するストレスされたポリシリコン膜を含む請求項１に記載のメモリ素子。
【請求項１０】
前記双安定ナノスケール構造は、安定状態でスイッチを開けたり閉じたりするように動くアームを有するスイッチを含み、前記スイッチは他のスイッチ及びメモリ素子に接続されるクロスポイントスイッチ装置である請求項１に記載のメモリ素子。
【請求項１１】
ゲート、ドレイン及びソースを有するトランジスタ；及び
双安定ナノスケール機械的方法でトランジスタの状態を変更させる手段を含むメモリ素子。
【請求項１２】
ゲート及びチャンネルを備えたメモリ素子のトランジスタにおいて、
前記素子は、
二つの双安定位置を有するストレスされたゲートと、
前記二つの双安定位置に前記ゲートが移動することを制御する手段と、
チャンネル電気特性が前記ゲートの前記位置の関数になるように前記ゲートに隣接するチャンネルを含むトランジスタ。
【請求項１３】
ドレイン及びソース間の電流を調整するフローティングゲートを備えたトランジスタと、
温度関数として前記トランジスタをプログラミングするように前記トランジスタに結合された温度アクチュエートされた形状記憶スイッチと、を含むメモリ素子。
【請求項１４】
前記温度アクチュエートされた形状記憶スイッチは、前記ゲートとドレインとの間に結合されることを特徴とする請求項１３に記載のメモリ素子。
【請求項１５】
前記温度アクチュエートされた形状記憶スイッチは、前記ドレインに結合されてドレイン電圧を調整することを特徴とする請求項１３に記載のメモリ素子。
【請求項１６】
前記メモリスイッチは、伸長または収縮される膜に形成された側壁を含む請求項１３に記載のメモリ素子。
【請求項１７】
前記トランジスタは、平板状、垂直状、または導電性シリコンチャンネルのピン状に形成されたものである請求項１３に記載のメモリ素子。
【請求項１８】
形状記憶合金及びトランジスタが結合されてランダムメモリアクセス配列を提供することを特徴とするメモリ構造。
【請求項１９】
複数の互いに横切る導電体の導電性の列及び行と、
複数のアクチュエート可能なスイッチと、を含み、前記列及び行の交差点との間にスイッチが位置して交差点のそれぞれは互いに独立的にアドレスされるクロスポイントスイッチ。
【請求項２０】
前記スイッチのアクチュエートを制御するための前記スイッチに静電気的に結合される複数のワードラインをさらに含む請求項１９に記載のクロスポイントスイッチ。
【請求項２１】
前記アクチュエート可能なスイッチは、形状記憶合金、バイメタル、導電性有機物、形状変更可能な分子、及びナノチューブからなるグループから選択されたものである請求項１９に記載のクロスポイントスイッチ。
【請求項２２】
クロスポイントにオンオフスイッチを有していて、オン位置はワードラインゲートを用いて印加される静電気力によってアクチュエートされることを含むメモリ。
【請求項２３】
クロスポイントにある前記スイッチは、高い電流を印加してターンオフでき、前記高い電流はオン位置を維持することよりも強い力によって前記スイッチをターンオフすることができる請求項２２に記載のメモリ。
【請求項２４】
スイッチをセットするのに必要な電流よりも低い電流で一ビットの判読を行うことを特徴とする請求項２３に記載のメモリ。
【請求項２５】
分子に結合されたトランジスタゲートを備え、前記分子をコンタクトしたり前記コンタクトから分離したりすることができるように分子の大きさを変更することができるメモリスイッチ。
【請求項２６】
ナノチューブに結合されたトランジスタゲートを備え、前記ナノチューブをコンタクトしたり前記コンタクトから分離したりすることができるようにナノチューブの大きさを変更することができるメモリスイッチ。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１１Ｅ】
【図１１Ｆ】
【図１２】
【図１３】
【図１４】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図９Ａ】
【図９Ｂ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１１Ｅ】
【図１１Ｆ】
【図１２】
【図１３】
【図１４】
【公表番号】特表２００９−５１０７８５（Ｐ２００９−５１０７８５Ａ）
【公表日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願番号】特願２００８−５３３５４９（Ｐ２００８−５３３５４９）
【出願日】平成１８年９月２７日（２００６．９．２７）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０３７５８２
【国際公開番号】ＷＯ２００７／０３８５５８
【国際公開日】平成１９年４月５日（２００７．４．５）
【出願人】（５０８０９３１１５）コーネル・リサーチ・ファウンデーション・インコーポレーテッド (1)
【出願人】（５０３４４７０３６）サムスン エレクトロニクス カンパニー リミテッド (2,221)
【Ｆターム（参考）】
【公表日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願日】平成１８年９月２７日（２００６．９．２７）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０３７５８２
【国際公開番号】ＷＯ２００７／０３８５５８
【国際公開日】平成１９年４月５日（２００７．４．５）
【出願人】（５０８０９３１１５）コーネル・リサーチ・ファウンデーション・インコーポレーテッド (1)
【出願人】（５０３４４７０３６）サムスン エレクトロニクス カンパニー リミテッド (2,221)
【Ｆターム（参考）】
[ Back to top ]