復調器および通信装置
【課題】高精度に復調処理を行う。
【解決手段】復調器30Aの局部発振器70は、変調器10から送信されて注入される変調信号SRFの局部発振周波数に局部発振信号SLOの周波数を同期させ、同期させた局部発振信号SLOをミキサ40に出力する。ミキサ40は、同期した局部発振信号SLOと変調器10から送信される変調信号SRFとを掛け算して復調信号SDMを生成する。このとき、局部発振信号SLOと周波数同期した変調信号SRFとの間の位相差に応じて復調信号SDMにDC成分が発生する。DC補正部50は、復調信号SDMのDC電圧Vdcを検出し、検出したDC電圧Vdcが予め設定されている基準電圧となるように補正する。
【解決手段】復調器30Aの局部発振器70は、変調器10から送信されて注入される変調信号SRFの局部発振周波数に局部発振信号SLOの周波数を同期させ、同期させた局部発振信号SLOをミキサ40に出力する。ミキサ40は、同期した局部発振信号SLOと変調器10から送信される変調信号SRFとを掛け算して復調信号SDMを生成する。このとき、局部発振信号SLOと周波数同期した変調信号SRFとの間の位相差に応じて復調信号SDMにDC成分が発生する。DC補正部50は、復調信号SDMのDC電圧Vdcを検出し、検出したDC電圧Vdcが予め設定されている基準電圧となるように補正する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、復調器および通信装置に関する。詳しくは、局部発振信号と周波数同期した変調信号との位相差に応じて生成される復調信号のDC電圧を検出し、検出したDC電圧が予め設定されている基準電圧となるように補正するものである。
【背景技術】
【0002】
搬送波周波数の高周波信号から直接ベースバンド信号に変換する方式としてダイレクトコンバージョン方式が知られている。ここで、一般的なダイレクトコンバージョン方式の通信装置について説明する。通信装置は、変調器と復調器とを備えている。変調器は、被変調信号を増幅器により増幅してミキサに入力し、ミキサにより被変調信号と局部発振信号とを掛け算して変調信号を生成する。増幅器は、ミキサにより生成された変調信号を増幅してアンテナから復調器に送信する。
【0003】
復調器は、アンテナにより変調器から送信される変調信号を受信し、増幅器により変調信号を増幅してミキサに入力する。ミキサは、アンテナにより受信された変調信号と復調器側の局部発振信号とを掛け算することにより復調信号を得る。
【0004】
このとき、復調器に設けられる周波数同期部(PLL回路)は、復調器側の局部発振信号の周波数を変調器側の局部発振信号の周波数に同期させて、変調器側と復調器側とで局部発振信号の周波数を同一に設定する。これにより、精度の高い復調処理を行うことができるようになる。
【0005】
ここで、局部発振信号の周波数同期を行った場合と、局部発振信号の周波数同期を行わない場合について説明する。図17(A)は、局部発振信号の周波数同期を行った場合の変調器側の局部発振信号および変調信号の周波数配置図を示し、図17(B)は局部発振信号の周波数同期を行わない場合の周波数配置図を示している。図17(C)は周波数同期を行った場合の復調信号の周波数配置図を示し、図17(D)は周波数同期を行わない場合の復調信号の周波数配置図を示している。
【0006】
周波数同期を行わない場合に復調信号を生成すると、図17(B),(D)に示すように、変調器側の局部発振信号と復調器側の局部発振信号との周波数誤差に相当する周波数だけオフセットが生じる。その結果、復調信号の品質が著しく劣化してしまうという問題が発生する。一方、周波数同期を行った場合には、図17(A),(C)に示すように、変調器側と復調器側のそれぞれの局部発振信号の周波数が同期しているため、復調器側では希望する周波数の復調信号を得ることができる。
【0007】
さて、近年では、30GHzを超えるミリ波帯の周波数を用いた通信装置が開発されている。ところが、上述したPLL回路を備えた通信装置にミリ波帯の周波数を用いると、周波数同期に使用するPLL回路等の位相同期回路のサイズが大きくなってしまうという問題がある。また、ミリ波帯の周波数を用いる場合には、PLL回路の分周性能やアイソレーション性能等を維持することが容易ではない。性能を維持するために周波数精度の向上を図ると回路規模の増大と調整機能によるコストアップを招く結果となる。逆に、回路規模を簡略化すると周波数の誤差が増大し、PLL回路の性能を低下させてしまう等の課題があった。
【0008】
そこで、周波数同期回路を用いることなく周波数同期を行うインジェクションロック方式の通信装置が考案されている。インジェクションロック方式とは、復調器側の局部発振器に変調器側の局部発振器の周波数成分(局部発振信号)を注入することにより、局部発振自体で周波数を同期させる方式である。
【0009】
図18はインジェクションロック方式の復調器200の構成例を示し、図19は復調器200により得られる復調信号の波形図を示している。図示しない変調器からは変調信号と局部発振信号とが同時に送信される。復調器200では、増幅器202により増幅された変調信号SRFを分配して局部発振器206に注入する。局部発振器206は、注入された変調器側の変調信号SRFのキャリア成分に復調器側の局部発振周波数を同期させた局部発振信号SLOをミキサ204に出力する。ミキサ204は、入力される局部発振信号SLOと変調信号SRFとを掛け算して復調信号を生成する。生成された復調信号は、増幅器208により増幅されて出力される。
【0010】
また、インジェクションロック方式を採用した通信装置として、例えば特許文献1には、変調器から送信された信号波に含まれる低周波局部発振信号波に同期して受信側局部発振波を再生するものが提案されている。この通信装置によれば、再生された受信側局部発振波を用いることで、信号波を精度良く周波数変換することができる。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開2005−295594号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
しかしながら、上述したインジェクションロック方式を採用した通信装置では以下のような問題がある。
【0013】
(i)図18に示したインジェクションロック方式を採用した従来の復調器200のミキサ204では、下記(1)式に基づいて変調器からの変調信号SRFと復調器200側で周波数同期された局部発振信号SLOの掛け算が行われる。
cos(w1)×cos(w1+θ)=1/2×cos(θ)・・・(1)
【0014】
上記(1)式では同一周波数成分の掛け算が行われるため、位相差θの余弦分のDC成分が発生する。例えば、変調復調の回路構成を簡略化してコストダウンするのに適しているASK(振幅変調)方式を用いる場合、通信距離を稼ぐために位相差θを0にして受信効率を向上させる必要があるが、このときDC成分の増大を招く。
【0015】
結果として、図19に示すように、DCオフセットを有する復調信号A,Cを高利得な増幅器208にて増幅すると、復調信号A,Cの点線部がDCオフセットによりクリップしてしまう。その結果、十分な振幅が得られなくなり、デジタル復調信号の分離性能が劣化してしまうという問題があった。
【0016】
(ii)特許文献2に記載される通信装置では、オフセットした分だけ復調信号の周波数がズレており、再度オフセット分の周波数を変換する回路構成が必要となる欠点を有している。
【0017】
そこで、本発明は、上記課題を解決するものであり、高精度に復調を行うことが可能な復調器および通信装置を提供することを目的とする。
【課題を解決するための手段】
【0018】
上記課題を解決するために、本発明に係る復調器は、変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された局部発振信号と変調器から送信された変調信号とに基づいて復調信号を生成する復調信号生成部と、復調信号生成部により生成された復調信号から当該復調信号のDC電圧を検出し、当該DC電圧が予め設定されている基準電圧となるように復調信号のDC電圧を補正するDC補正部とを備えるものである。
【0019】
また本発明に係る復調器は、変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された局部発振信号と変調器から送信された変調信号とに基づいて差動の第1および第2の復調信号を生成する復調信号生成部と、復調信号生成部により生成された第1の復調信号から第1のDC電圧を検出し、当該第1のDC電圧が予め設定されている第1の基準電圧となるように第1のDC電圧を補正する第1のDC補正部と、復調信号生成部により生成された第2の復調信号から第2のDC電圧を検出し、当該第2のDC電圧が予め設定されている第2の基準電圧となるように第2のDC電圧を補正する第2のDC補正部とを備えるものである。
【0020】
また本発明に係る復調器は、変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された局部発振信号と変調器から送信された変調信号とに基づいて、差動の第1の復調信号および第2の変調信号を生成する復調信号生成部と、復調信号生成部により生成された第1の復調信号から当該復調信号の第1のDC電圧を検出すると共に第2の復調信号から当該復調信号の第2のDC電圧を検出し、第1のDC電圧および第2のDC電圧間の電位差が最小となるように第1のDC電圧および第2のDC電圧の少なくとも一方を補正するDC補正部とを備えるものである。
【0021】
また本発明に係る通信装置は、被変調信号を第1の局部発振信号により変調して変調信号を生成し、生成した当該変調信号を送信する変調器と、変調器から送信される変調信号の局部発振周波数に復調器側で生成する第2の局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された第2の局部発振信号と変調器から送信された変調信号とに基づいて復調信号を生成する復調信号生成部と、復調信号生成部により生成された復調信号から当該復調信号のDC電圧を検出し、当該DC電圧が予め設定されている基準電圧となるように復調信号のDC電圧を補正するDC補正部とを有する復調器とを備えるものである。
【0022】
本発明においては、いわゆるインジェクションロック方式により、復調器の周波数同期部において変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数が同期される。同期された局部発振信号は、復調信号生成部において変調器から送信される変調信号と掛け算され、復調信号が生成される。このとき、局部発振信号と周波数同期した変調信号との間の位相差に応じて、復調信号にDC成分(DC電圧)が発生する。DC補正部では、復調信号のDC電圧が検出され、このDC電圧が予め設定されている基準電圧となるように補正される。
【0023】
これにより、復調信号が増幅器で増幅された場合でも、復調信号のDC電圧が基準電圧に抑制されているので、クリップを回避することができ、十分な振幅を得ることができる。その結果、復調器の性能向上を実現できる。
【発明の効果】
【0024】
本発明によれば、復調信号のDC電圧を基準電圧となるように補正するので、復調動作を安定させ、かつ、復調出力の線形性および出力振幅を増大でき、復調器の性能向上を実現することができる。
【図面の簡単な説明】
【0025】
【図1】本発明の第1の実施の形態に係る通信装置の構成例を示す図である。
【図2】DC電圧が補正された復調信号の増幅例を示すための図である。
【図3】復調器のミキサおよびDC補正部の回路構成例を示す図である。
【図4】(A)はドレイン電流とDC補正量の関係例、(B)はドレイン電流とDCオフセットの関係例、(C)はDC補正量とDCオフセットの関係例を示すグラフである。
【図5】本発明の第2の実施の形態に係る復調器の構成例を示す図である。
【図6】復調器のミキサ、第1および第2のDC補正部の回路構成例を示す図である。
【図7】本発明の第3の実施の形態に係る復調器の構成例を示す図である。
【図8】復調器のミキサおよびDC補正部の回路構成例を示す図である。
【図9】本発明の第4の実施の形態に係る復調器の構成例を示す図である。
【図10】復調器のミキサ、DC補正部、位相補正部および局部発振器の回路構成例を示す図である。
【図11】DC補正部および位相補正部の動作例を示すタイミングチャートである。
【図12】(A)はDCオフセットと位相差の関係例、(B)はDC補正電圧と位相差の関係例、(C)は位相補正信号と位相差の関係例を示すグラフである。
【図13】本発明の第5の実施の形態に係る復調器の構成例を示す図である。
【図14】復調器のミキサ、DC補正部、位相補正部および局部発振器の回路構成例を示す図である。
【図15】本発明の第6の実施の形態に係る復調器の構成例を示す図である。
【図16】復調器のミキサ、DC補正部、位相補正部および局部発振器の回路構成例を示す図である。
【図17】(A)は、局部発振信号の周波数同期を行った場合の局部発振信号および変調信号の周波数配置図、(B)は局部発振信号の周波数同期を行わない場合の局部発振信号および変調信号の周波数配置図である。(C)は周波数同期を行った場合の復調信号の周波数配置図、(D)は周波数同期を行わない場合の復調信号の周波数配置図である。
【図18】従来の復調器のブロック構成例を示す図である。
【図19】従来のDC電圧を有する変調信号の増幅例を示すための図である。
【発明を実施するための形態】
【0026】
以下、発明を実施するための最良の形態(以下実施の形態とする)について説明する。
1.第1の実施の形態(復調信号のDC電圧の補正制御例)
2.第2の実施の形態(DC電圧の補正の制御例:差動出力を用いた例)
3.第3の実施の形態(DC電圧の補正の制御例:差動出力を用いた例)
4.第4の実施の形態(局部発振信号の位相の補正制御例)
5.第5の実施の形態(局部発振信号の位相の補正制御例:差動出力を用いた例)
6.第6の実施の形態(局部発振信号の位相の補正制御例:差動出力を用いた例)
【0027】
<1.第1の実施の形態>
[通信装置の構成例]
図1は、本発明の一実施形態に係るダイレクトコンバージョン型の通信装置100の構成例を示している。通信装置100は、変調器10と復調器30Aとを備えており、伝送する信号の周波数が30GHz〜300GHzのミリ波帯の信号を高速伝送するものである。
【0028】
[変調器の構成例]
変調器10は、増幅器12,18とミキサ14と局部発振器16とアンテナ20とを備えている。増幅器12は、入力される被変調信号SBB(ベースバンド信号等)を増幅してミキサ14に供給する。局部発振器16は、ミリ波帯の局部発振信号SLOを生成してミキサ14に供給する。ミキサ14は、増幅器12から入力される被変調信号SBBと局部発振器16から入力される局部発振信号SLOとを掛け算することにより変調信号SRFを生成する。増幅器18は、ミキサ14から供給される変調信号SRFを増幅してアンテナ20に供給する。増幅器18により増幅された変調信号SRFは、アンテナ20により復調器30Aに送信される。
【0029】
[復調器の構成例]
復調器30Aは、アンテナ32と増幅器34,90とミキサ40と局部発振器70とDC補正部50とを備えている。変調器10から送信された変調信号SRFは、復調器30Aのアンテナ32により受信されて増幅器34に供給される。増幅器34は、入力される変調信号SRFを増幅する。増幅された変調信号SRFは、ミキサ40および局部発振器70のそれぞれに分配される。以下、局部発振器70に分配される変調信号SRFを注入信号SRFと呼ぶ。
【0030】
局部発振器70は、周波数同期部の一例であり、増幅器34から注入された変調信号SRFのキャリア成分の周波数に局部発振周波数を同期させたミリ波帯の局部発振信号SLOを生成してミキサ40に供給する。ミキサ40は、復調信号生成部の一例であり、増幅器34から入力される変調信号SRFと局部発振器70から入力される局部発振信号SLOとを掛け算することにより復調信号SDMを生成して増幅器90およびDC補正部50のそれぞれに出力する。
【0031】
ここで、注入信号SRFおよび局部発振信号SLO間の位相差とDC電圧との関係について説明する。局部発振信号SLOの周波数が注入信号SRFの周波数と同期している場合、局部発振信号SLOと注入信号SRFとの位相差に応じて復調信号SDMのDC成分(DC電圧Vdc)が変動する。このとき、復調信号SDMのDC電圧Vdcが最大となるとき、局部発振信号SLOと注入信号SRFとが同相となり、局部発振信号SLOが注入信号SRFに同期する(図12参照)。
【0032】
DC補正部50は、ミキサ40から供給された復調信号SDMのDC成分を取り出し、この取り出したDC成分から基準電圧VrefとのDCオフセットに基づくDC補正量を生成してミキサ40に帰還させる。これにより、復調信号SDMのDC成分が補正されて増幅器90に出力される。この補正制御動作については後述において詳細に説明する。
【0033】
増幅器90は、ミキサ40から供給される復調信号SDMを増幅して増幅器90に供給する。例えば、図2に示すように、DC成分を有する復調信号SDMA,SDMCのDC電圧は、上述したDC補正部50等により、復調信号SDMBの基準電圧に補正される。そのため、本実施の形態によれば、増幅器90により復調信号SDMA,SDMCを増幅した場合でも、図19に示したようなクリップの発生を防止できるようになる。
【0034】
[ミキサおよびDC補正部の構成例]
図3は、復調器30Aのミキサ40およびDC補正部50の回路構成の一例を示している。ミキサ40は、差動対のトランジスタ400,402とトランジスタ404と負荷抵抗406,408とから構成されている。本例では、トランジスタ400,402,404をn型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)により構成した例を示す。以下の第2〜第6の実施の形態でも同様にトランジスタをn型のMOSFETにより構成した例を示す。
【0035】
トランジスタ400のドレインは負荷抵抗406に接続され、ゲートは入力端子410(局部発振器70)に接続されている。トランジスタ402のドレインは負荷抵抗408および出力端子416に接続され、ゲートは入力端子412(局部発振器70)に接続されている。トランジスタ400,402のソースは接点A1を介して共通接続されており、差動対回路を構成している。
【0036】
出力端子416にはDC補正部50のローパスフィルタ500および増幅器90のそれぞれが接続されている。トランジスタ404のドレインは接点A1を介してトランジスタ400,402のソースに接続され、ゲートは入力端子414(増幅器34)に接続され、ソースは接地されている。本発明において接地は、低電位の電源の一例である。
【0037】
DC補正部50は、ローパスフィルタ500とコンパレータ502と高電位の電源504とトランジスタ506とから構成されている。ローパスフィルタ500は、入力側がミキサ40と増幅器90との間に設けられた接点A2に接続され、出力側がコンパレータ502の一方の入力端に接続されている。コンパレータ502の他方の入力端は、電源504を介して接地されている。トランジスタ506のドレインはミキサ40の出力端子416を介して負荷抵抗408に接続され、ゲートはコンパレータ502の出力端に接続され、ソースは接地されている。
【0038】
[ミキサおよびDC補正部の動作例]
ミキサ40およびDC補正部50の動作の一例について説明する。図4(A)はドレイン電流IadjとDC補正電圧Vadjの関係例を示すグラフであり、縦軸がDC補正電圧であり、横軸がドレイン電流である。図4(B)はドレイン電流IadjとDCオフセットの関係例を示すグラフであり、縦軸がドレイン電流であり、横軸がDCオフセットである。図4(C)はDC補正電圧VadjとDCオフセットの関係例を示すグラフであり、縦軸がDCオフセットであり、横軸がDC補正電圧である。
【0039】
トランジスタ400,402の入力端子410,412のそれぞれには局部発振器70から差動の局部発振信号SLOが入力され、トランジスタ404の入力端子414には増幅器34により増幅された変調信号SRFが入力される。ミキサ40は、入力される局部発振信号SLOと変調信号SRFとを掛け算することにより、負荷抵抗408側から復調信号SDMを出力する。復調信号SDMには、局部発振信号SLOと周波数同期した変調信号SRFとの位相差に応じて発生するDC成分(DC電圧Vdc)が含まれている。
【0040】
DC補正部50のローパスフィルタ500は、入力される復調信号SDMの変調信号成分を遮断して復調信号SDMのDC成分のみを通過させる。ローパスフィルタ500を通過した復調信号SDMのDC電圧Vdcはコンパレータ502に入力される。
【0041】
コンパレータ502は、ローパスフィルタ500から入力されるDC電圧Vdcと電源504からの基準電圧Vrefとを比較し、この比較結果により得られた差分電圧をDCオフセットとしてトランジスタ506のゲートに入力する。このDCオフセットの変動により、DCオフセットの変動に応じたドレイン電流Iadjがミキサ40に帰還される。
【0042】
ミキサ40では、DC補正部50から帰還されるドレイン電流Iadjの増減により、負荷抵抗408の電圧降下量が変化する。ここで、ドレイン電流IadjとDC補正電圧Vadjと負荷抵抗408とは下記(2)式の関係を満たしている。ここで、DC補正電圧Vadjとは、DC電圧Vdcを基準電圧Vrefに補正するための電圧であり、基準電圧VrefとDC電圧VdcとのDCオフセット(差分)に応じて発生する電圧を意味している。
Vadj=−RL×Iadj・・・(2)
【0043】
ドレイン電流Iadjが増減すると、図4(A)に示すように、負荷抵抗408の電圧降下量の変化によりDC補正電圧Vadjが変化するので、これにより、復調信号SDMのDC電圧Vdcを補正することができる。
【0044】
例えば、復調信号SDMのDC電圧Vdcが基準電圧Vrefよりも小さくなった場合、トランジスタ506のゲートに印加されるDCオフセットが小さくなるので、これに伴いドレイン電流Iadjも小さくなる。ドレイン電流Iadjが小さくなると、図4(A)に示すように、DC補正電圧Vadjがプラス方向に大きくなるので、DC電圧Vdcが基準電圧Vrefとなるように自動制御される。
【0045】
そして、DCオフセットがゼロとなるように、ドレイン電流Iadjの自動制御により上げていくと(図4(B)参照)、これに伴い、DC補正電圧Vadjが下がっていく(図4(C)参照)。このようにして、ドレイン電流Iadjをミキサ40に帰還させて自動制御することにより、DCオフセットをゼロにすることができるようになる。
【0046】
また、復調信号SDMのDC補正電圧Vadjが基準電圧Vrefよりも大きくなった場合には、上述した処理と逆の処理を行うことにより、DCオフセットをゼロにすることができる。
【0047】
以上説明したように、本実施の形態によれば、DC補正部50により、復調信号SDMのDC電圧Vdcを基準電圧Vrefとなるように補正するので、復調動作を安定させ、かつ、クリップを回避して復調出力の線形性および出力振幅を増大できる。これにより、復調器30Aの性能向上を実現することができる。また、本実施の形態では、外部回路の制御手段を用いることなく、復調信号SDMのDC電圧Vdcを検出して基準電圧Vrefとなるように制御するDC補正部50を復調器30Aの同一チップ内に設ける。そのため、ピン数および周辺回路規模の削減、例えばCMOS回路内部に全ての構成部を実装することができるので、コストダウンを実現できる。
【0048】
<2.第2の実施の形態>
第2の実施の形態は、ミキサ40から差動の復調信号SDM1,SDM2を取り出してこれらのDC電圧を補正する点において上記第1の実施の形態と異なっている。なお、上述した第1の実施の形態で説明した復調器30Aと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【0049】
[復調器の構成例]
図5は、第2の実施の形態に係る復調器30Bのブロック構成例を示している。復調器30Bは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70と第1のDC補正部50と第2のDC補正部60とを備えている。第2のDC補正部60は、ミキサ40のもう一方の負荷抵抗406側から取り出した復調信号SDM2のDC電圧Vdc2(図6参照)を基準電圧Vref2に補正するものである。なお、第1のDC補正部50は、上記第1の実施の形態のDC補正部50と同様の機能を有するため、説明を省略する。
【0050】
図6は、復調器30Bのミキサ40、第1のDC補正部50および第2のDC補正部60の回路構成例を示している。第2のDC補正部60は、ローパスフィルタ600とコンパレータ602と電源604とトランジスタ606とから構成されている。ローパスフィルタ600は、入力側がミキサ40と増幅器92との間に設けられた接点B1に接続され、出力側がコンパレータ602の一方の入力端に接続されている。コンパレータ602の他方の入力端は、電源604を介して接地されている。トランジスタ606のドレインはミキサ40の負荷抵抗406に接続され、ゲートはコンパレータ602の出力端に接続され、ソースは接地されている。
【0051】
[復調器の動作例]
第1のDC補正部50は、上記第1の実施の形態のDC補正部50と同様の動作を実行する。具体的には、ローパスフィルタ500は、ミキサ40の負荷抵抗408側から出力された復調信号SDM1の変調信号成分を遮断して復調信号SDM1のDC電圧Vdc1のみを通過させてコンパレータ502に出力する。
【0052】
コンパレータ502は、ローパスフィルタ500から入力されるDC電圧Vdc1と電源504からの基準電圧Vref1とを比較し、この比較結果に基づくDCオフセットをトランジスタ506のゲートに入力する。これにより、DCオフセットの変動に応じたドレイン電流Iadj1がミキサ40に帰還される。ミキサ40では、DC補正部50から帰還されるドレイン電流Iadj1の増減により、負荷抵抗408の電圧降下量が変化する。これにより、DC補正電圧Vadj1が変化するので、復調信号SDM1のDC電圧Vdc1が基準電圧Vref1となるように補正される。
【0053】
増幅器90は、ミキサ40から出力されるDC電圧Vdc1が補正された復調信号SDM1を増幅して出力する。
【0054】
第2のDC補正部60のローパスフィルタ600は、ミキサ40の負荷抵抗406側から出力された復調信号SDM2の変調信号成分を遮断して復調信号SDM2のDC電圧Vdc2のみを通過させてコンパレータ602に出力する。ミキサ40の負荷抵抗406側から出力される復調信号SDM2は、負荷抵抗408側から出力される復調信号SDM1と逆相になっている。
【0055】
コンパレータ602は、ローパスフィルタ600から入力されるDC電圧Vdc2と電源604からの基準電圧Vref2とを比較し、この比較結果に基づくDCオフセットをトランジスタ606のゲートに入力する。ここで、DCオフセットは、基準電圧Vref2とDC電圧Vdc2との差分電圧である。このDCオフセットの変動により、DCオフセットの変動に応じたドレイン電流Iadj2がミキサ40に帰還される。
【0056】
ミキサ40では、第2のDC補正部60から帰還されるドレイン電流Iadj2の増減により、負荷抵抗406の電圧降下量が変化する。これにより、DC補正電圧Vadj2が変化するので、復調信号SDM2のDC電圧Vdc2を補正することができる。ここで、DC補正電圧Vadj2とは、DC電圧Vdc2を基準電圧Vref2に補正するための電圧であり、基準電圧Vref2とDC電圧Vdc2とのDCオフセット(差分)に応じて発生する電圧を意味している。
【0057】
増幅器92は、ミキサ40から出力されるDC電圧Vdc2が補正された復調信号SDM2を増幅して出力する。
【0058】
以上説明したように、本実施の形態によれば、増幅器90から出力される復調信号SDM1と増幅器92から出力される復調信号SDM2とから、差動復調出力を取り出すことができる。これにより、上記第1の実施の形態と比較して復調信号のSN比を大きくできるので、より長距離の伝送を行うことが可能となる。
【0059】
なお、第2のDC補正部60の基準電圧Vref2の値は、第1のDC補正部50の基準電圧Vref1の値と同一値に限定されるものではなく、増幅器92の動作範囲で任意に設定できる。また、上述した例では、増幅器90,92を独立した構成としたが、これに限定されることはなく差動増幅器により構成しても同様の効果を得ることができる。
【0060】
<3.第3の実施の形態>
第3の実施の形態は、ミキサ40から出力が反転した差動の復調信号SDM1,SDM2を取り出してこれらのDC電圧を補正する点において上記第1の実施の形態と異なっている。なお、上述した第1の実施の形態で説明した復調器30Aと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【0061】
[復調器の構成例]
図7は、第3の実施の形態に係る復調器30Cのブロック構成例を示している。復調器30Cは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70とDC補正部50とを備えている。
【0062】
図8は、復調器30Cの回路の構成例を示している。DC補正部50は、第1のローパスフィルタ500と第2のローパスフィルタ501とコンパレータ502とトランジスタ506,507とから構成されている。第1のローパスフィルタ500は、入力側がミキサ40の負荷抵抗408と増幅器90との間に設けられた接点C1に接続され、出力側がコンパレータ502の一方の入力端に接続されている。第2のローパスフィルタ501は、入力側がミキサ40の負荷抵抗406と増幅器92との間に設けられた接点C2に接続され、出力側がコンパレータ502の他方の入力端に接続されている。
【0063】
コンパレータ502の一方の出力端はトランジスタ506のゲートに接続され、コンパレータ502の他方の出力端はトランジスタ507のゲートに接続されている。トランジスタ506のドレインは負荷抵抗408に接続され、ソースは接地されている。トランジスタ507のドレインは負荷抵抗406に接続され、ソースは接地されている。
【0064】
[復調器の動作例]
DC補正部50の第1のローパスフィルタ500は、ミキサ40の負荷抵抗408側から出力された復調信号SDM1の変調信号成分を遮断して復調信号SDM1のDC電圧Vdc1のみを通過させ、コンパレータ502に出力する。また第2のローパスフィルタ501は、ミキサ40の負荷抵抗406側から出力された復調信号SDM2の変調信号成分を遮断して復調信号SDM2のDC電圧Vdc2のみを通過させ、コンパレータ502に出力する。ここで、ミキサ40の負荷抵抗406側から出力される復調信号SDM2は、負荷抵抗408側から出力される復調信号SDM1と逆相になっている。
【0065】
コンパレータ502は、入力される復調信号SDM1のDC電圧Vdc1と復調信号SDM2のDC電圧Vdc2とを比較し、この比較結果により得られる差分電圧をDCオフセットとしてトランジスタ506,507のそれぞれのゲートに入力する。これにより、DCオフセットに応じたドレイン電流Iadj1,Iadj2のそれぞれがミキサ40に帰還される。ミキサ40では、DC補正部50から帰還されるドレイン電流Iadj1の増減により負荷抵抗408の電圧降下量が変化し、ドレイン電流Iadj2の増減により負荷抵抗406の電圧降下量が変化する。これにより、DC補正電圧Vadj1,Vadj2が変化して(図4(A)参照)、DC電圧Vdc1とDC電圧Vdc2との差分電圧が最小(ゼロ)となるように、復調信号SDM1のDC電圧Vdc1および復調信号SDM2のDC電圧Vdc2が補正される。
【0066】
DC電圧Vdc1が補正された復調信号SDM1は、増幅器90により増幅されて出力される。また、DC電圧Vdc2が補正された復調信号SDM2は、増幅器92により増幅されて出力される。
【0067】
以上説明したように、本実施の形態によれば、増幅器90から出力される復調信号SDM1と増幅器92から出力される復調信号SDM2とから、DC成分が補正された差動復調出力を取り出すことができる。これにより、上記第1の実施の形態と比較して復調信号のSN比を大きくできるので、より長距離の伝送を行うことが可能となる。また、コンパレータ502では、差動の復調信号SDM1,SDM2を用いているため、基準電圧Vrefを他から与える必要がなくなるので、回路規模の縮小を図ることができる。
【0068】
なお、上述した例では、増幅器90,92を独立した構成としたが、これに限定されることはなく差動増幅器により構成しても同様の効果を得ることができる。また、第1および第2のローパスフィルタ500,501に入力するDC観測点を増幅器90,92により与えても同様の作用を得ることができる。
【0069】
<4.第4の実施の形態>
以下、図面を参照しながら、この発明の第4の実施の形態について説明する。上記第1の実施の形態で説明したように、局部発振信号SLOと注入信号SRFとが位相同期するとき、DC電圧Vdcが最大となり、DC補正電圧Vadjの値も最大となる(図12参照)。そこで、第4の実施の形態では、DC補正電圧Vadjを調整することで、変調信号SFRと局部発振信号SLOとの間の位相同期を制御する。なお、上述した第1の実施の形態で説明した復調器30Aと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【0070】
[復調器の構成例]
図9は、本発明の第4の実施の形態に係る復調器30Dの構成の一例を示す図である。復調器30Dは、アンテナ32と増幅器34,90とミキサ40と局部発振器70とDC補正部50と位相補正部80とを備えている。復調器30Dは、変調信号SRFおよび局部発振信号SLO間の位相同期を行う位相補正モードを有している。位相補正モードは、上述した復調信号SDMのDC電圧Vdcの補正を行うDC電圧補正モードと時間的に分離して設けられている。
【0071】
位相補正を行うタイミングとしては、電源起動時、スタンバイモードからの復旧時、チャンネル等の通信設定変更時、パケット先頭時および長いパケットであれば途中等で行うことが可能である。これらのタイミングにおいて、イネーブル信号Senをハイレベルとして位相補正部80を起動させる。位相補正部80は、位相同期モードに切り替えられると、DC補正部50により生成されるDC補正電圧Vadjに基づいて局部発振信号SLOの位相を最適に設定する。
【0072】
図10は、ミキサ40、DC補正部50、位相補正部80および局部発振器70の回路構成例を示す図である。位相補正部80は、A/D変換部800と制御部802とD/A変換部804とから構成されている。A/D変換部800は、入力側がDC補正部50のコンパレータ502の出力端に接続され、出力側が制御部802に接続されている。A/D変換部800は、DC補正部50から供給されるDC補正電圧Vadjをデジタル信号に変換して制御部802に供給する。
【0073】
制御部802は、例えばCPU(Central Processing Unit)、ROM(Read Only Memory)およびRAM(Random Access Memory)を有している。制御部802は、A/D変換部800から供給されるデジタル信号に変換されたDC補正電圧Vadjに基づいて局部発振信号SLOの周波数や位相を調整するための位相補正信号Vtuneを生成してD/A変換部804に供給する。
【0074】
D/A変換部804は、出力側が局部発振器70の入力端子718に接続され、制御部802から供給された位相補正信号Vtuneをアナログ信号に変換して局部発振器70に供給する。
【0075】
局部発振器70は、クロスカップル型の発振回路720と注入信号SRFが入力されるトランジスタ704とを有している。発振回路720は、トランジスタ700,702と電流源708とインダクタ710,712と可変容量ダイオード714,716とから構成されている。
【0076】
トランジスタ700,702のソースは接点D1を介して共通接続され、この接点D1とグランドとの間に電流源708が設けられている。トランジスタ700のドレインは、トランジスタ704のドレイン、出力端子715およびトランジスタ702のゲートに接続されている。また、トランジスタ700のドレインは、インダクタ710の一方の端子と可変容量ダイオード714の一方の端子に接続されている。
【0077】
トランジスタ702のドレインは、出力端子717およびトランジスタ700のゲートに接続されている。また、トランジスタ702のドレインは、インダクタ712の一方の端子と可変ダイオード716の一方の端子に接続されている。
【0078】
可変容量ダイオード714,716の他方の端子は接点D2を介して共通接続され、接点D2には位相補正部80のD/A変換部804が入力端子718を介して接続されている。インダクタ710,712の他方の端子は、電源Vccに接続されている。本例では、インダクタ710,712と可変容量ダイオード714,716とによりLC共振器を構成している。
【0079】
トランジスタ704のドレインは、トランジスタ700のドレイン、トランジスタ702のゲート、インダクタ710の一方の端子および可変容量ダイオード714の一方の端子に接続されている。また、トランジスタ704のゲートは出力端子717を介して増幅器34に接続され、ソースは電流源706を介して接地されている。
【0080】
このように構成された局部発振器70の可変容量ダイオード714,716では、位相補正部80のD/A変換部804から入力される位相補正信号Vtuneとインダクタ710,712によりキャパシタンスが決定される。そのため、インダクタ710,712は固定なので、局部発振信号SLOの共振周波数(自走発振周波数)は位相補正信号Vtuneの変動に応じて決定される。
【0081】
トランジスタ704のゲートには入力端子707を介して変調器10側から送信された注入信号SRFが入力され、注入信号SRFの電圧変動が電流変動に変換されて発振回路720に注入される。これにより、発振回路720で生成された局部発振信号SLOの周波数が注入信号SRFの周波数に周波数同期されて出力端子715,717のそれぞれから出力される。出力端子715,717のそれぞれから出力された位相反転した局部発振信号SLOは、ミキサ40の入力端子410,412のそれぞれに入力される。
【0082】
[復調器の動作例]
次に、局部発振信号SLOと変調信号SRFとの位相同期を行う場合の制御の一例について説明する。図11は、DC補正部50および位相補正部80の動作例を示すタイミングチャートである。図12(A)はDCオフセットと位相差の関係例を示す図であり、縦軸はDCオフセットであり、横軸は位相差である。図12(B)はDC補正電圧Vadjと位相差の関係例を示す図であり、縦軸はDC補正電圧であり、横軸は位相差である。図12(C)は位相補正信号Vtuneと位相差の関係例を示す図であり、縦軸は位相差であり、横軸は位相補正信号の出力レベルである。
【0083】
位相補正部80の制御部802には、図示しないクロック制御部からイネーブル信号Senおよびクロック信号Sclkが入力される(図11(A)および図11(B))。制御部802は、イネーブル信号Senがハイレベルであってクロック信号Sclkの立ち上がりタイミングにおいて、段階的に振幅レベルを可変させた位相補正信号Vtuneを生成してD/A変換部804に出力する(図11(C))。本例では、位相補正信号Vtuneの振幅レベルを段階的に大きくしている。
【0084】
局部発振器70は、位相補正部80から入力された位相補正信号Vtuneおよび変調器10から送信される注入信号SRFに基づいて、注入信号SRFに周波数同期した局部発振信号SLOを生成してミキサ40に出力する。局部発振信号SLOは、位相補正信号Vtuneの変動に応じて位相等が段階的に可変して出力される。
【0085】
ミキサ40は、局部発振器70からの局部発振信号SLOと変調器10側から送信される変調信号SRFとを掛け算して復調信号SDMを生成する。このとき、段階的に変動する局部発振信号SLOと変調信号SRFとの間に位相差が生じ、これに伴い、復調信号SDMのDC電圧Vdcも変動する(図11(D))。本例では、位相補正信号Vtuneの振幅レベルが3段階目(図11(C)実線囲領域)のとき、局部発振信号SLOと変調信号SRFとが位相同期したものとして、復調信号SDMのDC電圧Vdcが最大となる。
【0086】
DC補正部50は、上述したように、復調信号SDMのDC電圧Vdcが基準電圧VrefとなるようなDC電圧Vdcの変動に応じたDC補正電圧Vadjを生成する(図11(E))。DC補正部50により生成されたDC補正電圧Vadjは位相補正部80に供給される。
【0087】
位相補正部80の制御部802は、クロック信号Sclkの立ち下がりタイミングにおいてDC補正電圧Vadjを取り込み、取り込んだDC補正電圧Vadjを対応する位相補正信号Vtuneに関連付けてRAM等の記憶部に記憶する。このような動作がイネーブル信号Senの立ち下がるタイミングまで繰り返して行われる。
【0088】
制御部802は、イネーブル信号Senの立ち下がりのタイミングにおいて、記憶部に記憶した複数のDC補正電圧VadjのうちDC補正電圧Vadjの値が最大となるDC補正電圧を選択する。そして、選択したDC補正電圧Vadjに対応した位相補正信号Vtuneを記憶部から読み出してD/A変換部804に出力する。本例では、図11(E)の実線囲領域においてDC補正電圧Vadjが最大となるので、このときのDC補正電圧Vadjに対応する位相補正信号Vtune(図11(C)実線囲領域)を読み出してD/A変換部804に出力する。
【0089】
以上説明したように、本実施の形態によれば、最大のDC補正電圧Vadjを選択することで、復調信号SDMのDC電圧Vdcが最大となったときの電圧を選択することができる。これにより、図12(A)〜図12(C)に示すように、DC電圧Vdc(DC補正電圧Vadj)が最大のとき局部発振信号SLOと注入信号SRFとの位相差が最も小さくなるので、局部発振信号SLOと注入信号SRFの位相同期を高精度に行うことができる。なお、位相補正動作は、上述した制御法に限定されることはない。
【0090】
<5.第5の実施の形態>
第5の実施の形態は、ミキサ40から差動出力の復調信号SDM1,SDM2を取り出すことにより局部発振信号SLOの位相を調整する点において上記第4の実施の形態と異なっている。なお、上述した第4の実施の形態で説明した復調器30Dと共通する構成要素には同一の符号を付し、詳細な説明は省略する。また、第1および第2のDC補正部50,60の構成は、上記第2の実施の形態で説明した第1および第2のDC補正部50,60と同様の構成、機能を有するため説明を省略する。
【0091】
[復調器の構成例]
図13は、第5の実施の形態に係る復調器30Eのブロック構成例を示している。復調器30Eは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70と第1のDC補正部50と第2のDC補正部60と位相補正部80とを備えている。
【0092】
図14は、復調器30Eの回路構成の一例を示している。位相補正部80は、第1のA/D変換部800と第2のA/D変換部801と制御部802とD/A変換部804とから構成されている。第1のA/D変換部800は、入力側が第1のDC補正部50のコンパレータ502の出力端に接続され、出力側が制御部802に接続されている。第2のA/D変換部801は、入力側が第2のDC補正部60のコンパレータ602の出力端に接続され、出力側が制御部802に接続されている。
【0093】
[復調器の動作例]
位相補正部80の制御部802には、図示しないクロック制御部からイネーブル信号Senとクロック信号Sclkが入力される。位相補正部80の制御部802は、入力されるイネーブル信号Senおよびクロック信号Sclkに基づいて、段階的に振幅レベルを可変させた位相補正信号Vtuneを生成してD/A変換部804に出力する(図11(C)参照)。
【0094】
局部発振器70は、位相補正部80から入力された位相補正信号Vtuneおよび変調器10側から送信される注入信号SRFに基づいて局部発振信号SLOを生成してミキサ40に出力する。ミキサ40は、局部発振器70からの局部発振信号SLOと、変調器10側から送信される変調信号SRFとを掛け算して復調信号SDM1,SDM2を生成して差動出力する。復調信号SDM1は、負荷抵抗408側から取り出されて第1のDC補正部50に入力される。復調信号SDM2は、負荷抵抗406側から取り出されて第2のDC補正部60に入力される。
【0095】
第1のDC補正部50は、上述したように、復調信号SDM1のDC電圧Vdc1が基準電圧Vref1となるようなDC補正電圧Vadj1を生成し(図11(E)参照)、位相補正部80の第1のA/D変換部800に入力する。第1のA/D変換部800は、DC補正電圧Vadj1をデジタル変換して制御部802に供給する。
【0096】
第2のDC補正部60は、復調信号SDM2のDC電圧Vdc2が基準電圧Vref2となるようなDC補正電圧Vadj2を生成して位相補正部80の第2のA/D変換部801に入力する。第2のA/D変換部801は、DC補正電圧Vadj2をデジタル変換して制御部802に供給する。
【0097】
制御部802は、差動入力されたDC補正電圧Vadj1,Vadj2間の差分電圧が最大となるときの位相補正信号Vtuneを選択してD/A変換部804に出力する(図11(C)参照)。D/A変換部804は、位相補正信号Vtuneをアナログに変換して局部発振器70に入力する。これにより、局部発振器70から、局部発振信号SLOの位相が注入信号SRFの位相に同期した局部発振信号SLOを生成してミキサ40に出力することができる。
【0098】
以上説明したように、本実施の形態によれば、第1および第2のDC補正部50,60によりDC補正電圧Vadj1,Vadj2を差動で検出できるので、SN比を大きくでき、より安定した位相補正を行うことができる。
【0099】
<6.第6の実施の形態>
第6の実施の形態は、ミキサ40から差動出力を取り出すことにより局部発振信号SLOの位相を調整する点において上記第4の実施の形態と異なっている。なお、上述した第1および第3の実施の形態で説明した復調器30A,30C(DC補正部50等)と共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【0100】
[復調器の構成例]
図15は、第6の実施の形態に係る復調器30Fのブロック構成例を示している。復調器30Fは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70とDC補正部50と位相補正部80とを備えている。
【0101】
図16は、復調器30Fの回路の構成例を示している。DC補正部50は、第1のローパスフィルタ500と第2のローパスフィルタ501とコンパレータ502とトランジスタ506,507とから構成されている。位相補正部80は、第1のA/D変換部800と第2のA/D変換部801と制御部802とD/A変換部804とから構成されている。
【0102】
[復調器の動作例]
第6の実施の形態では、上記第4の実施の形態で説明した復調器30Dの位相同期動作と同様の動作が行われる。具体的には、位相補正部80は、クロック信号Sclkに基づいて段階的に振幅レベルを可変させた位相補正信号Vtuneを局部発振器70に出力する(図11(C)参照)。DC補正部50は、局部発振信号SLOと位相同期した変調信号SRFとの位相差により発生する復調信号SDM1,SDM2のDC電圧Vdc1,Vdc2を補正するためのDC補正電圧Vadj1,Vadj2を生成する(図11(E)参照)。
【0103】
位相補正部80の第1のA/D変換部800は、DC補正部50から供給されるDC補正電圧Vadj1をアナログ信号に変換して制御部802に供給する。第2のA/D変換部801は、DC補正部50から供給されるDC補正電圧Vadj2をアナログ信号に変換して制御部802に供給する。
【0104】
制御部802は、DC補正電圧Vadj1とDC補正電圧Vadj2との差分電圧が最大となるDC補正電圧Vadj1およびDC補正電圧Vadj2を選択する(図11(E)参照)。そして、選択したDC補正電圧Vadj1,Vadj2に対応した位相補正信号Vtuneを記憶部から読み出してD/A変換部804に出力する(図11(C)参照)。
【0105】
また、ミキサ40から出力されたDC電圧Vdc1等が補正された復調信号SDM1は、増幅器90により増幅されて出力される。同様に、DC電圧Vdc2が補正された復調信号SDM2は、増幅器92により増幅されて出力される。
【0106】
以上説明したように、本実施の形態によれば、位相補正部80では、DC補正電圧Vadj1,Vadj2を差動で検出するので、DC補正電圧のSN比を大きくすることができる。これにより、安定した位相補正を行うことができる。
【0107】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。例えば、上述した第1〜第6の実施の形態では、トランジスタとしてMOSFETを用いていたが、これに限定されることはなく、バイポーラ型のトランジスタを用いても良い。
【符号の説明】
【0108】
100・・・通信装置、10・・・変調器、30A,30B,30C,30D,30E,30F,200・・・復調器、40・・・ミキサ、50・・・DC補正部、60・・・局部発振器、70・・・局部発振器、80・・・位相補正部
【技術分野】
【0001】
本発明は、復調器および通信装置に関する。詳しくは、局部発振信号と周波数同期した変調信号との位相差に応じて生成される復調信号のDC電圧を検出し、検出したDC電圧が予め設定されている基準電圧となるように補正するものである。
【背景技術】
【0002】
搬送波周波数の高周波信号から直接ベースバンド信号に変換する方式としてダイレクトコンバージョン方式が知られている。ここで、一般的なダイレクトコンバージョン方式の通信装置について説明する。通信装置は、変調器と復調器とを備えている。変調器は、被変調信号を増幅器により増幅してミキサに入力し、ミキサにより被変調信号と局部発振信号とを掛け算して変調信号を生成する。増幅器は、ミキサにより生成された変調信号を増幅してアンテナから復調器に送信する。
【0003】
復調器は、アンテナにより変調器から送信される変調信号を受信し、増幅器により変調信号を増幅してミキサに入力する。ミキサは、アンテナにより受信された変調信号と復調器側の局部発振信号とを掛け算することにより復調信号を得る。
【0004】
このとき、復調器に設けられる周波数同期部(PLL回路)は、復調器側の局部発振信号の周波数を変調器側の局部発振信号の周波数に同期させて、変調器側と復調器側とで局部発振信号の周波数を同一に設定する。これにより、精度の高い復調処理を行うことができるようになる。
【0005】
ここで、局部発振信号の周波数同期を行った場合と、局部発振信号の周波数同期を行わない場合について説明する。図17(A)は、局部発振信号の周波数同期を行った場合の変調器側の局部発振信号および変調信号の周波数配置図を示し、図17(B)は局部発振信号の周波数同期を行わない場合の周波数配置図を示している。図17(C)は周波数同期を行った場合の復調信号の周波数配置図を示し、図17(D)は周波数同期を行わない場合の復調信号の周波数配置図を示している。
【0006】
周波数同期を行わない場合に復調信号を生成すると、図17(B),(D)に示すように、変調器側の局部発振信号と復調器側の局部発振信号との周波数誤差に相当する周波数だけオフセットが生じる。その結果、復調信号の品質が著しく劣化してしまうという問題が発生する。一方、周波数同期を行った場合には、図17(A),(C)に示すように、変調器側と復調器側のそれぞれの局部発振信号の周波数が同期しているため、復調器側では希望する周波数の復調信号を得ることができる。
【0007】
さて、近年では、30GHzを超えるミリ波帯の周波数を用いた通信装置が開発されている。ところが、上述したPLL回路を備えた通信装置にミリ波帯の周波数を用いると、周波数同期に使用するPLL回路等の位相同期回路のサイズが大きくなってしまうという問題がある。また、ミリ波帯の周波数を用いる場合には、PLL回路の分周性能やアイソレーション性能等を維持することが容易ではない。性能を維持するために周波数精度の向上を図ると回路規模の増大と調整機能によるコストアップを招く結果となる。逆に、回路規模を簡略化すると周波数の誤差が増大し、PLL回路の性能を低下させてしまう等の課題があった。
【0008】
そこで、周波数同期回路を用いることなく周波数同期を行うインジェクションロック方式の通信装置が考案されている。インジェクションロック方式とは、復調器側の局部発振器に変調器側の局部発振器の周波数成分(局部発振信号)を注入することにより、局部発振自体で周波数を同期させる方式である。
【0009】
図18はインジェクションロック方式の復調器200の構成例を示し、図19は復調器200により得られる復調信号の波形図を示している。図示しない変調器からは変調信号と局部発振信号とが同時に送信される。復調器200では、増幅器202により増幅された変調信号SRFを分配して局部発振器206に注入する。局部発振器206は、注入された変調器側の変調信号SRFのキャリア成分に復調器側の局部発振周波数を同期させた局部発振信号SLOをミキサ204に出力する。ミキサ204は、入力される局部発振信号SLOと変調信号SRFとを掛け算して復調信号を生成する。生成された復調信号は、増幅器208により増幅されて出力される。
【0010】
また、インジェクションロック方式を採用した通信装置として、例えば特許文献1には、変調器から送信された信号波に含まれる低周波局部発振信号波に同期して受信側局部発振波を再生するものが提案されている。この通信装置によれば、再生された受信側局部発振波を用いることで、信号波を精度良く周波数変換することができる。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開2005−295594号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
しかしながら、上述したインジェクションロック方式を採用した通信装置では以下のような問題がある。
【0013】
(i)図18に示したインジェクションロック方式を採用した従来の復調器200のミキサ204では、下記(1)式に基づいて変調器からの変調信号SRFと復調器200側で周波数同期された局部発振信号SLOの掛け算が行われる。
cos(w1)×cos(w1+θ)=1/2×cos(θ)・・・(1)
【0014】
上記(1)式では同一周波数成分の掛け算が行われるため、位相差θの余弦分のDC成分が発生する。例えば、変調復調の回路構成を簡略化してコストダウンするのに適しているASK(振幅変調)方式を用いる場合、通信距離を稼ぐために位相差θを0にして受信効率を向上させる必要があるが、このときDC成分の増大を招く。
【0015】
結果として、図19に示すように、DCオフセットを有する復調信号A,Cを高利得な増幅器208にて増幅すると、復調信号A,Cの点線部がDCオフセットによりクリップしてしまう。その結果、十分な振幅が得られなくなり、デジタル復調信号の分離性能が劣化してしまうという問題があった。
【0016】
(ii)特許文献2に記載される通信装置では、オフセットした分だけ復調信号の周波数がズレており、再度オフセット分の周波数を変換する回路構成が必要となる欠点を有している。
【0017】
そこで、本発明は、上記課題を解決するものであり、高精度に復調を行うことが可能な復調器および通信装置を提供することを目的とする。
【課題を解決するための手段】
【0018】
上記課題を解決するために、本発明に係る復調器は、変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された局部発振信号と変調器から送信された変調信号とに基づいて復調信号を生成する復調信号生成部と、復調信号生成部により生成された復調信号から当該復調信号のDC電圧を検出し、当該DC電圧が予め設定されている基準電圧となるように復調信号のDC電圧を補正するDC補正部とを備えるものである。
【0019】
また本発明に係る復調器は、変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された局部発振信号と変調器から送信された変調信号とに基づいて差動の第1および第2の復調信号を生成する復調信号生成部と、復調信号生成部により生成された第1の復調信号から第1のDC電圧を検出し、当該第1のDC電圧が予め設定されている第1の基準電圧となるように第1のDC電圧を補正する第1のDC補正部と、復調信号生成部により生成された第2の復調信号から第2のDC電圧を検出し、当該第2のDC電圧が予め設定されている第2の基準電圧となるように第2のDC電圧を補正する第2のDC補正部とを備えるものである。
【0020】
また本発明に係る復調器は、変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された局部発振信号と変調器から送信された変調信号とに基づいて、差動の第1の復調信号および第2の変調信号を生成する復調信号生成部と、復調信号生成部により生成された第1の復調信号から当該復調信号の第1のDC電圧を検出すると共に第2の復調信号から当該復調信号の第2のDC電圧を検出し、第1のDC電圧および第2のDC電圧間の電位差が最小となるように第1のDC電圧および第2のDC電圧の少なくとも一方を補正するDC補正部とを備えるものである。
【0021】
また本発明に係る通信装置は、被変調信号を第1の局部発振信号により変調して変調信号を生成し、生成した当該変調信号を送信する変調器と、変調器から送信される変調信号の局部発振周波数に復調器側で生成する第2の局部発振信号の周波数を同期させる周波数同期部と、周波数同期部により同期された第2の局部発振信号と変調器から送信された変調信号とに基づいて復調信号を生成する復調信号生成部と、復調信号生成部により生成された復調信号から当該復調信号のDC電圧を検出し、当該DC電圧が予め設定されている基準電圧となるように復調信号のDC電圧を補正するDC補正部とを有する復調器とを備えるものである。
【0022】
本発明においては、いわゆるインジェクションロック方式により、復調器の周波数同期部において変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数が同期される。同期された局部発振信号は、復調信号生成部において変調器から送信される変調信号と掛け算され、復調信号が生成される。このとき、局部発振信号と周波数同期した変調信号との間の位相差に応じて、復調信号にDC成分(DC電圧)が発生する。DC補正部では、復調信号のDC電圧が検出され、このDC電圧が予め設定されている基準電圧となるように補正される。
【0023】
これにより、復調信号が増幅器で増幅された場合でも、復調信号のDC電圧が基準電圧に抑制されているので、クリップを回避することができ、十分な振幅を得ることができる。その結果、復調器の性能向上を実現できる。
【発明の効果】
【0024】
本発明によれば、復調信号のDC電圧を基準電圧となるように補正するので、復調動作を安定させ、かつ、復調出力の線形性および出力振幅を増大でき、復調器の性能向上を実現することができる。
【図面の簡単な説明】
【0025】
【図1】本発明の第1の実施の形態に係る通信装置の構成例を示す図である。
【図2】DC電圧が補正された復調信号の増幅例を示すための図である。
【図3】復調器のミキサおよびDC補正部の回路構成例を示す図である。
【図4】(A)はドレイン電流とDC補正量の関係例、(B)はドレイン電流とDCオフセットの関係例、(C)はDC補正量とDCオフセットの関係例を示すグラフである。
【図5】本発明の第2の実施の形態に係る復調器の構成例を示す図である。
【図6】復調器のミキサ、第1および第2のDC補正部の回路構成例を示す図である。
【図7】本発明の第3の実施の形態に係る復調器の構成例を示す図である。
【図8】復調器のミキサおよびDC補正部の回路構成例を示す図である。
【図9】本発明の第4の実施の形態に係る復調器の構成例を示す図である。
【図10】復調器のミキサ、DC補正部、位相補正部および局部発振器の回路構成例を示す図である。
【図11】DC補正部および位相補正部の動作例を示すタイミングチャートである。
【図12】(A)はDCオフセットと位相差の関係例、(B)はDC補正電圧と位相差の関係例、(C)は位相補正信号と位相差の関係例を示すグラフである。
【図13】本発明の第5の実施の形態に係る復調器の構成例を示す図である。
【図14】復調器のミキサ、DC補正部、位相補正部および局部発振器の回路構成例を示す図である。
【図15】本発明の第6の実施の形態に係る復調器の構成例を示す図である。
【図16】復調器のミキサ、DC補正部、位相補正部および局部発振器の回路構成例を示す図である。
【図17】(A)は、局部発振信号の周波数同期を行った場合の局部発振信号および変調信号の周波数配置図、(B)は局部発振信号の周波数同期を行わない場合の局部発振信号および変調信号の周波数配置図である。(C)は周波数同期を行った場合の復調信号の周波数配置図、(D)は周波数同期を行わない場合の復調信号の周波数配置図である。
【図18】従来の復調器のブロック構成例を示す図である。
【図19】従来のDC電圧を有する変調信号の増幅例を示すための図である。
【発明を実施するための形態】
【0026】
以下、発明を実施するための最良の形態(以下実施の形態とする)について説明する。
1.第1の実施の形態(復調信号のDC電圧の補正制御例)
2.第2の実施の形態(DC電圧の補正の制御例:差動出力を用いた例)
3.第3の実施の形態(DC電圧の補正の制御例:差動出力を用いた例)
4.第4の実施の形態(局部発振信号の位相の補正制御例)
5.第5の実施の形態(局部発振信号の位相の補正制御例:差動出力を用いた例)
6.第6の実施の形態(局部発振信号の位相の補正制御例:差動出力を用いた例)
【0027】
<1.第1の実施の形態>
[通信装置の構成例]
図1は、本発明の一実施形態に係るダイレクトコンバージョン型の通信装置100の構成例を示している。通信装置100は、変調器10と復調器30Aとを備えており、伝送する信号の周波数が30GHz〜300GHzのミリ波帯の信号を高速伝送するものである。
【0028】
[変調器の構成例]
変調器10は、増幅器12,18とミキサ14と局部発振器16とアンテナ20とを備えている。増幅器12は、入力される被変調信号SBB(ベースバンド信号等)を増幅してミキサ14に供給する。局部発振器16は、ミリ波帯の局部発振信号SLOを生成してミキサ14に供給する。ミキサ14は、増幅器12から入力される被変調信号SBBと局部発振器16から入力される局部発振信号SLOとを掛け算することにより変調信号SRFを生成する。増幅器18は、ミキサ14から供給される変調信号SRFを増幅してアンテナ20に供給する。増幅器18により増幅された変調信号SRFは、アンテナ20により復調器30Aに送信される。
【0029】
[復調器の構成例]
復調器30Aは、アンテナ32と増幅器34,90とミキサ40と局部発振器70とDC補正部50とを備えている。変調器10から送信された変調信号SRFは、復調器30Aのアンテナ32により受信されて増幅器34に供給される。増幅器34は、入力される変調信号SRFを増幅する。増幅された変調信号SRFは、ミキサ40および局部発振器70のそれぞれに分配される。以下、局部発振器70に分配される変調信号SRFを注入信号SRFと呼ぶ。
【0030】
局部発振器70は、周波数同期部の一例であり、増幅器34から注入された変調信号SRFのキャリア成分の周波数に局部発振周波数を同期させたミリ波帯の局部発振信号SLOを生成してミキサ40に供給する。ミキサ40は、復調信号生成部の一例であり、増幅器34から入力される変調信号SRFと局部発振器70から入力される局部発振信号SLOとを掛け算することにより復調信号SDMを生成して増幅器90およびDC補正部50のそれぞれに出力する。
【0031】
ここで、注入信号SRFおよび局部発振信号SLO間の位相差とDC電圧との関係について説明する。局部発振信号SLOの周波数が注入信号SRFの周波数と同期している場合、局部発振信号SLOと注入信号SRFとの位相差に応じて復調信号SDMのDC成分(DC電圧Vdc)が変動する。このとき、復調信号SDMのDC電圧Vdcが最大となるとき、局部発振信号SLOと注入信号SRFとが同相となり、局部発振信号SLOが注入信号SRFに同期する(図12参照)。
【0032】
DC補正部50は、ミキサ40から供給された復調信号SDMのDC成分を取り出し、この取り出したDC成分から基準電圧VrefとのDCオフセットに基づくDC補正量を生成してミキサ40に帰還させる。これにより、復調信号SDMのDC成分が補正されて増幅器90に出力される。この補正制御動作については後述において詳細に説明する。
【0033】
増幅器90は、ミキサ40から供給される復調信号SDMを増幅して増幅器90に供給する。例えば、図2に示すように、DC成分を有する復調信号SDMA,SDMCのDC電圧は、上述したDC補正部50等により、復調信号SDMBの基準電圧に補正される。そのため、本実施の形態によれば、増幅器90により復調信号SDMA,SDMCを増幅した場合でも、図19に示したようなクリップの発生を防止できるようになる。
【0034】
[ミキサおよびDC補正部の構成例]
図3は、復調器30Aのミキサ40およびDC補正部50の回路構成の一例を示している。ミキサ40は、差動対のトランジスタ400,402とトランジスタ404と負荷抵抗406,408とから構成されている。本例では、トランジスタ400,402,404をn型のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)により構成した例を示す。以下の第2〜第6の実施の形態でも同様にトランジスタをn型のMOSFETにより構成した例を示す。
【0035】
トランジスタ400のドレインは負荷抵抗406に接続され、ゲートは入力端子410(局部発振器70)に接続されている。トランジスタ402のドレインは負荷抵抗408および出力端子416に接続され、ゲートは入力端子412(局部発振器70)に接続されている。トランジスタ400,402のソースは接点A1を介して共通接続されており、差動対回路を構成している。
【0036】
出力端子416にはDC補正部50のローパスフィルタ500および増幅器90のそれぞれが接続されている。トランジスタ404のドレインは接点A1を介してトランジスタ400,402のソースに接続され、ゲートは入力端子414(増幅器34)に接続され、ソースは接地されている。本発明において接地は、低電位の電源の一例である。
【0037】
DC補正部50は、ローパスフィルタ500とコンパレータ502と高電位の電源504とトランジスタ506とから構成されている。ローパスフィルタ500は、入力側がミキサ40と増幅器90との間に設けられた接点A2に接続され、出力側がコンパレータ502の一方の入力端に接続されている。コンパレータ502の他方の入力端は、電源504を介して接地されている。トランジスタ506のドレインはミキサ40の出力端子416を介して負荷抵抗408に接続され、ゲートはコンパレータ502の出力端に接続され、ソースは接地されている。
【0038】
[ミキサおよびDC補正部の動作例]
ミキサ40およびDC補正部50の動作の一例について説明する。図4(A)はドレイン電流IadjとDC補正電圧Vadjの関係例を示すグラフであり、縦軸がDC補正電圧であり、横軸がドレイン電流である。図4(B)はドレイン電流IadjとDCオフセットの関係例を示すグラフであり、縦軸がドレイン電流であり、横軸がDCオフセットである。図4(C)はDC補正電圧VadjとDCオフセットの関係例を示すグラフであり、縦軸がDCオフセットであり、横軸がDC補正電圧である。
【0039】
トランジスタ400,402の入力端子410,412のそれぞれには局部発振器70から差動の局部発振信号SLOが入力され、トランジスタ404の入力端子414には増幅器34により増幅された変調信号SRFが入力される。ミキサ40は、入力される局部発振信号SLOと変調信号SRFとを掛け算することにより、負荷抵抗408側から復調信号SDMを出力する。復調信号SDMには、局部発振信号SLOと周波数同期した変調信号SRFとの位相差に応じて発生するDC成分(DC電圧Vdc)が含まれている。
【0040】
DC補正部50のローパスフィルタ500は、入力される復調信号SDMの変調信号成分を遮断して復調信号SDMのDC成分のみを通過させる。ローパスフィルタ500を通過した復調信号SDMのDC電圧Vdcはコンパレータ502に入力される。
【0041】
コンパレータ502は、ローパスフィルタ500から入力されるDC電圧Vdcと電源504からの基準電圧Vrefとを比較し、この比較結果により得られた差分電圧をDCオフセットとしてトランジスタ506のゲートに入力する。このDCオフセットの変動により、DCオフセットの変動に応じたドレイン電流Iadjがミキサ40に帰還される。
【0042】
ミキサ40では、DC補正部50から帰還されるドレイン電流Iadjの増減により、負荷抵抗408の電圧降下量が変化する。ここで、ドレイン電流IadjとDC補正電圧Vadjと負荷抵抗408とは下記(2)式の関係を満たしている。ここで、DC補正電圧Vadjとは、DC電圧Vdcを基準電圧Vrefに補正するための電圧であり、基準電圧VrefとDC電圧VdcとのDCオフセット(差分)に応じて発生する電圧を意味している。
Vadj=−RL×Iadj・・・(2)
【0043】
ドレイン電流Iadjが増減すると、図4(A)に示すように、負荷抵抗408の電圧降下量の変化によりDC補正電圧Vadjが変化するので、これにより、復調信号SDMのDC電圧Vdcを補正することができる。
【0044】
例えば、復調信号SDMのDC電圧Vdcが基準電圧Vrefよりも小さくなった場合、トランジスタ506のゲートに印加されるDCオフセットが小さくなるので、これに伴いドレイン電流Iadjも小さくなる。ドレイン電流Iadjが小さくなると、図4(A)に示すように、DC補正電圧Vadjがプラス方向に大きくなるので、DC電圧Vdcが基準電圧Vrefとなるように自動制御される。
【0045】
そして、DCオフセットがゼロとなるように、ドレイン電流Iadjの自動制御により上げていくと(図4(B)参照)、これに伴い、DC補正電圧Vadjが下がっていく(図4(C)参照)。このようにして、ドレイン電流Iadjをミキサ40に帰還させて自動制御することにより、DCオフセットをゼロにすることができるようになる。
【0046】
また、復調信号SDMのDC補正電圧Vadjが基準電圧Vrefよりも大きくなった場合には、上述した処理と逆の処理を行うことにより、DCオフセットをゼロにすることができる。
【0047】
以上説明したように、本実施の形態によれば、DC補正部50により、復調信号SDMのDC電圧Vdcを基準電圧Vrefとなるように補正するので、復調動作を安定させ、かつ、クリップを回避して復調出力の線形性および出力振幅を増大できる。これにより、復調器30Aの性能向上を実現することができる。また、本実施の形態では、外部回路の制御手段を用いることなく、復調信号SDMのDC電圧Vdcを検出して基準電圧Vrefとなるように制御するDC補正部50を復調器30Aの同一チップ内に設ける。そのため、ピン数および周辺回路規模の削減、例えばCMOS回路内部に全ての構成部を実装することができるので、コストダウンを実現できる。
【0048】
<2.第2の実施の形態>
第2の実施の形態は、ミキサ40から差動の復調信号SDM1,SDM2を取り出してこれらのDC電圧を補正する点において上記第1の実施の形態と異なっている。なお、上述した第1の実施の形態で説明した復調器30Aと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【0049】
[復調器の構成例]
図5は、第2の実施の形態に係る復調器30Bのブロック構成例を示している。復調器30Bは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70と第1のDC補正部50と第2のDC補正部60とを備えている。第2のDC補正部60は、ミキサ40のもう一方の負荷抵抗406側から取り出した復調信号SDM2のDC電圧Vdc2(図6参照)を基準電圧Vref2に補正するものである。なお、第1のDC補正部50は、上記第1の実施の形態のDC補正部50と同様の機能を有するため、説明を省略する。
【0050】
図6は、復調器30Bのミキサ40、第1のDC補正部50および第2のDC補正部60の回路構成例を示している。第2のDC補正部60は、ローパスフィルタ600とコンパレータ602と電源604とトランジスタ606とから構成されている。ローパスフィルタ600は、入力側がミキサ40と増幅器92との間に設けられた接点B1に接続され、出力側がコンパレータ602の一方の入力端に接続されている。コンパレータ602の他方の入力端は、電源604を介して接地されている。トランジスタ606のドレインはミキサ40の負荷抵抗406に接続され、ゲートはコンパレータ602の出力端に接続され、ソースは接地されている。
【0051】
[復調器の動作例]
第1のDC補正部50は、上記第1の実施の形態のDC補正部50と同様の動作を実行する。具体的には、ローパスフィルタ500は、ミキサ40の負荷抵抗408側から出力された復調信号SDM1の変調信号成分を遮断して復調信号SDM1のDC電圧Vdc1のみを通過させてコンパレータ502に出力する。
【0052】
コンパレータ502は、ローパスフィルタ500から入力されるDC電圧Vdc1と電源504からの基準電圧Vref1とを比較し、この比較結果に基づくDCオフセットをトランジスタ506のゲートに入力する。これにより、DCオフセットの変動に応じたドレイン電流Iadj1がミキサ40に帰還される。ミキサ40では、DC補正部50から帰還されるドレイン電流Iadj1の増減により、負荷抵抗408の電圧降下量が変化する。これにより、DC補正電圧Vadj1が変化するので、復調信号SDM1のDC電圧Vdc1が基準電圧Vref1となるように補正される。
【0053】
増幅器90は、ミキサ40から出力されるDC電圧Vdc1が補正された復調信号SDM1を増幅して出力する。
【0054】
第2のDC補正部60のローパスフィルタ600は、ミキサ40の負荷抵抗406側から出力された復調信号SDM2の変調信号成分を遮断して復調信号SDM2のDC電圧Vdc2のみを通過させてコンパレータ602に出力する。ミキサ40の負荷抵抗406側から出力される復調信号SDM2は、負荷抵抗408側から出力される復調信号SDM1と逆相になっている。
【0055】
コンパレータ602は、ローパスフィルタ600から入力されるDC電圧Vdc2と電源604からの基準電圧Vref2とを比較し、この比較結果に基づくDCオフセットをトランジスタ606のゲートに入力する。ここで、DCオフセットは、基準電圧Vref2とDC電圧Vdc2との差分電圧である。このDCオフセットの変動により、DCオフセットの変動に応じたドレイン電流Iadj2がミキサ40に帰還される。
【0056】
ミキサ40では、第2のDC補正部60から帰還されるドレイン電流Iadj2の増減により、負荷抵抗406の電圧降下量が変化する。これにより、DC補正電圧Vadj2が変化するので、復調信号SDM2のDC電圧Vdc2を補正することができる。ここで、DC補正電圧Vadj2とは、DC電圧Vdc2を基準電圧Vref2に補正するための電圧であり、基準電圧Vref2とDC電圧Vdc2とのDCオフセット(差分)に応じて発生する電圧を意味している。
【0057】
増幅器92は、ミキサ40から出力されるDC電圧Vdc2が補正された復調信号SDM2を増幅して出力する。
【0058】
以上説明したように、本実施の形態によれば、増幅器90から出力される復調信号SDM1と増幅器92から出力される復調信号SDM2とから、差動復調出力を取り出すことができる。これにより、上記第1の実施の形態と比較して復調信号のSN比を大きくできるので、より長距離の伝送を行うことが可能となる。
【0059】
なお、第2のDC補正部60の基準電圧Vref2の値は、第1のDC補正部50の基準電圧Vref1の値と同一値に限定されるものではなく、増幅器92の動作範囲で任意に設定できる。また、上述した例では、増幅器90,92を独立した構成としたが、これに限定されることはなく差動増幅器により構成しても同様の効果を得ることができる。
【0060】
<3.第3の実施の形態>
第3の実施の形態は、ミキサ40から出力が反転した差動の復調信号SDM1,SDM2を取り出してこれらのDC電圧を補正する点において上記第1の実施の形態と異なっている。なお、上述した第1の実施の形態で説明した復調器30Aと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【0061】
[復調器の構成例]
図7は、第3の実施の形態に係る復調器30Cのブロック構成例を示している。復調器30Cは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70とDC補正部50とを備えている。
【0062】
図8は、復調器30Cの回路の構成例を示している。DC補正部50は、第1のローパスフィルタ500と第2のローパスフィルタ501とコンパレータ502とトランジスタ506,507とから構成されている。第1のローパスフィルタ500は、入力側がミキサ40の負荷抵抗408と増幅器90との間に設けられた接点C1に接続され、出力側がコンパレータ502の一方の入力端に接続されている。第2のローパスフィルタ501は、入力側がミキサ40の負荷抵抗406と増幅器92との間に設けられた接点C2に接続され、出力側がコンパレータ502の他方の入力端に接続されている。
【0063】
コンパレータ502の一方の出力端はトランジスタ506のゲートに接続され、コンパレータ502の他方の出力端はトランジスタ507のゲートに接続されている。トランジスタ506のドレインは負荷抵抗408に接続され、ソースは接地されている。トランジスタ507のドレインは負荷抵抗406に接続され、ソースは接地されている。
【0064】
[復調器の動作例]
DC補正部50の第1のローパスフィルタ500は、ミキサ40の負荷抵抗408側から出力された復調信号SDM1の変調信号成分を遮断して復調信号SDM1のDC電圧Vdc1のみを通過させ、コンパレータ502に出力する。また第2のローパスフィルタ501は、ミキサ40の負荷抵抗406側から出力された復調信号SDM2の変調信号成分を遮断して復調信号SDM2のDC電圧Vdc2のみを通過させ、コンパレータ502に出力する。ここで、ミキサ40の負荷抵抗406側から出力される復調信号SDM2は、負荷抵抗408側から出力される復調信号SDM1と逆相になっている。
【0065】
コンパレータ502は、入力される復調信号SDM1のDC電圧Vdc1と復調信号SDM2のDC電圧Vdc2とを比較し、この比較結果により得られる差分電圧をDCオフセットとしてトランジスタ506,507のそれぞれのゲートに入力する。これにより、DCオフセットに応じたドレイン電流Iadj1,Iadj2のそれぞれがミキサ40に帰還される。ミキサ40では、DC補正部50から帰還されるドレイン電流Iadj1の増減により負荷抵抗408の電圧降下量が変化し、ドレイン電流Iadj2の増減により負荷抵抗406の電圧降下量が変化する。これにより、DC補正電圧Vadj1,Vadj2が変化して(図4(A)参照)、DC電圧Vdc1とDC電圧Vdc2との差分電圧が最小(ゼロ)となるように、復調信号SDM1のDC電圧Vdc1および復調信号SDM2のDC電圧Vdc2が補正される。
【0066】
DC電圧Vdc1が補正された復調信号SDM1は、増幅器90により増幅されて出力される。また、DC電圧Vdc2が補正された復調信号SDM2は、増幅器92により増幅されて出力される。
【0067】
以上説明したように、本実施の形態によれば、増幅器90から出力される復調信号SDM1と増幅器92から出力される復調信号SDM2とから、DC成分が補正された差動復調出力を取り出すことができる。これにより、上記第1の実施の形態と比較して復調信号のSN比を大きくできるので、より長距離の伝送を行うことが可能となる。また、コンパレータ502では、差動の復調信号SDM1,SDM2を用いているため、基準電圧Vrefを他から与える必要がなくなるので、回路規模の縮小を図ることができる。
【0068】
なお、上述した例では、増幅器90,92を独立した構成としたが、これに限定されることはなく差動増幅器により構成しても同様の効果を得ることができる。また、第1および第2のローパスフィルタ500,501に入力するDC観測点を増幅器90,92により与えても同様の作用を得ることができる。
【0069】
<4.第4の実施の形態>
以下、図面を参照しながら、この発明の第4の実施の形態について説明する。上記第1の実施の形態で説明したように、局部発振信号SLOと注入信号SRFとが位相同期するとき、DC電圧Vdcが最大となり、DC補正電圧Vadjの値も最大となる(図12参照)。そこで、第4の実施の形態では、DC補正電圧Vadjを調整することで、変調信号SFRと局部発振信号SLOとの間の位相同期を制御する。なお、上述した第1の実施の形態で説明した復調器30Aと共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【0070】
[復調器の構成例]
図9は、本発明の第4の実施の形態に係る復調器30Dの構成の一例を示す図である。復調器30Dは、アンテナ32と増幅器34,90とミキサ40と局部発振器70とDC補正部50と位相補正部80とを備えている。復調器30Dは、変調信号SRFおよび局部発振信号SLO間の位相同期を行う位相補正モードを有している。位相補正モードは、上述した復調信号SDMのDC電圧Vdcの補正を行うDC電圧補正モードと時間的に分離して設けられている。
【0071】
位相補正を行うタイミングとしては、電源起動時、スタンバイモードからの復旧時、チャンネル等の通信設定変更時、パケット先頭時および長いパケットであれば途中等で行うことが可能である。これらのタイミングにおいて、イネーブル信号Senをハイレベルとして位相補正部80を起動させる。位相補正部80は、位相同期モードに切り替えられると、DC補正部50により生成されるDC補正電圧Vadjに基づいて局部発振信号SLOの位相を最適に設定する。
【0072】
図10は、ミキサ40、DC補正部50、位相補正部80および局部発振器70の回路構成例を示す図である。位相補正部80は、A/D変換部800と制御部802とD/A変換部804とから構成されている。A/D変換部800は、入力側がDC補正部50のコンパレータ502の出力端に接続され、出力側が制御部802に接続されている。A/D変換部800は、DC補正部50から供給されるDC補正電圧Vadjをデジタル信号に変換して制御部802に供給する。
【0073】
制御部802は、例えばCPU(Central Processing Unit)、ROM(Read Only Memory)およびRAM(Random Access Memory)を有している。制御部802は、A/D変換部800から供給されるデジタル信号に変換されたDC補正電圧Vadjに基づいて局部発振信号SLOの周波数や位相を調整するための位相補正信号Vtuneを生成してD/A変換部804に供給する。
【0074】
D/A変換部804は、出力側が局部発振器70の入力端子718に接続され、制御部802から供給された位相補正信号Vtuneをアナログ信号に変換して局部発振器70に供給する。
【0075】
局部発振器70は、クロスカップル型の発振回路720と注入信号SRFが入力されるトランジスタ704とを有している。発振回路720は、トランジスタ700,702と電流源708とインダクタ710,712と可変容量ダイオード714,716とから構成されている。
【0076】
トランジスタ700,702のソースは接点D1を介して共通接続され、この接点D1とグランドとの間に電流源708が設けられている。トランジスタ700のドレインは、トランジスタ704のドレイン、出力端子715およびトランジスタ702のゲートに接続されている。また、トランジスタ700のドレインは、インダクタ710の一方の端子と可変容量ダイオード714の一方の端子に接続されている。
【0077】
トランジスタ702のドレインは、出力端子717およびトランジスタ700のゲートに接続されている。また、トランジスタ702のドレインは、インダクタ712の一方の端子と可変ダイオード716の一方の端子に接続されている。
【0078】
可変容量ダイオード714,716の他方の端子は接点D2を介して共通接続され、接点D2には位相補正部80のD/A変換部804が入力端子718を介して接続されている。インダクタ710,712の他方の端子は、電源Vccに接続されている。本例では、インダクタ710,712と可変容量ダイオード714,716とによりLC共振器を構成している。
【0079】
トランジスタ704のドレインは、トランジスタ700のドレイン、トランジスタ702のゲート、インダクタ710の一方の端子および可変容量ダイオード714の一方の端子に接続されている。また、トランジスタ704のゲートは出力端子717を介して増幅器34に接続され、ソースは電流源706を介して接地されている。
【0080】
このように構成された局部発振器70の可変容量ダイオード714,716では、位相補正部80のD/A変換部804から入力される位相補正信号Vtuneとインダクタ710,712によりキャパシタンスが決定される。そのため、インダクタ710,712は固定なので、局部発振信号SLOの共振周波数(自走発振周波数)は位相補正信号Vtuneの変動に応じて決定される。
【0081】
トランジスタ704のゲートには入力端子707を介して変調器10側から送信された注入信号SRFが入力され、注入信号SRFの電圧変動が電流変動に変換されて発振回路720に注入される。これにより、発振回路720で生成された局部発振信号SLOの周波数が注入信号SRFの周波数に周波数同期されて出力端子715,717のそれぞれから出力される。出力端子715,717のそれぞれから出力された位相反転した局部発振信号SLOは、ミキサ40の入力端子410,412のそれぞれに入力される。
【0082】
[復調器の動作例]
次に、局部発振信号SLOと変調信号SRFとの位相同期を行う場合の制御の一例について説明する。図11は、DC補正部50および位相補正部80の動作例を示すタイミングチャートである。図12(A)はDCオフセットと位相差の関係例を示す図であり、縦軸はDCオフセットであり、横軸は位相差である。図12(B)はDC補正電圧Vadjと位相差の関係例を示す図であり、縦軸はDC補正電圧であり、横軸は位相差である。図12(C)は位相補正信号Vtuneと位相差の関係例を示す図であり、縦軸は位相差であり、横軸は位相補正信号の出力レベルである。
【0083】
位相補正部80の制御部802には、図示しないクロック制御部からイネーブル信号Senおよびクロック信号Sclkが入力される(図11(A)および図11(B))。制御部802は、イネーブル信号Senがハイレベルであってクロック信号Sclkの立ち上がりタイミングにおいて、段階的に振幅レベルを可変させた位相補正信号Vtuneを生成してD/A変換部804に出力する(図11(C))。本例では、位相補正信号Vtuneの振幅レベルを段階的に大きくしている。
【0084】
局部発振器70は、位相補正部80から入力された位相補正信号Vtuneおよび変調器10から送信される注入信号SRFに基づいて、注入信号SRFに周波数同期した局部発振信号SLOを生成してミキサ40に出力する。局部発振信号SLOは、位相補正信号Vtuneの変動に応じて位相等が段階的に可変して出力される。
【0085】
ミキサ40は、局部発振器70からの局部発振信号SLOと変調器10側から送信される変調信号SRFとを掛け算して復調信号SDMを生成する。このとき、段階的に変動する局部発振信号SLOと変調信号SRFとの間に位相差が生じ、これに伴い、復調信号SDMのDC電圧Vdcも変動する(図11(D))。本例では、位相補正信号Vtuneの振幅レベルが3段階目(図11(C)実線囲領域)のとき、局部発振信号SLOと変調信号SRFとが位相同期したものとして、復調信号SDMのDC電圧Vdcが最大となる。
【0086】
DC補正部50は、上述したように、復調信号SDMのDC電圧Vdcが基準電圧VrefとなるようなDC電圧Vdcの変動に応じたDC補正電圧Vadjを生成する(図11(E))。DC補正部50により生成されたDC補正電圧Vadjは位相補正部80に供給される。
【0087】
位相補正部80の制御部802は、クロック信号Sclkの立ち下がりタイミングにおいてDC補正電圧Vadjを取り込み、取り込んだDC補正電圧Vadjを対応する位相補正信号Vtuneに関連付けてRAM等の記憶部に記憶する。このような動作がイネーブル信号Senの立ち下がるタイミングまで繰り返して行われる。
【0088】
制御部802は、イネーブル信号Senの立ち下がりのタイミングにおいて、記憶部に記憶した複数のDC補正電圧VadjのうちDC補正電圧Vadjの値が最大となるDC補正電圧を選択する。そして、選択したDC補正電圧Vadjに対応した位相補正信号Vtuneを記憶部から読み出してD/A変換部804に出力する。本例では、図11(E)の実線囲領域においてDC補正電圧Vadjが最大となるので、このときのDC補正電圧Vadjに対応する位相補正信号Vtune(図11(C)実線囲領域)を読み出してD/A変換部804に出力する。
【0089】
以上説明したように、本実施の形態によれば、最大のDC補正電圧Vadjを選択することで、復調信号SDMのDC電圧Vdcが最大となったときの電圧を選択することができる。これにより、図12(A)〜図12(C)に示すように、DC電圧Vdc(DC補正電圧Vadj)が最大のとき局部発振信号SLOと注入信号SRFとの位相差が最も小さくなるので、局部発振信号SLOと注入信号SRFの位相同期を高精度に行うことができる。なお、位相補正動作は、上述した制御法に限定されることはない。
【0090】
<5.第5の実施の形態>
第5の実施の形態は、ミキサ40から差動出力の復調信号SDM1,SDM2を取り出すことにより局部発振信号SLOの位相を調整する点において上記第4の実施の形態と異なっている。なお、上述した第4の実施の形態で説明した復調器30Dと共通する構成要素には同一の符号を付し、詳細な説明は省略する。また、第1および第2のDC補正部50,60の構成は、上記第2の実施の形態で説明した第1および第2のDC補正部50,60と同様の構成、機能を有するため説明を省略する。
【0091】
[復調器の構成例]
図13は、第5の実施の形態に係る復調器30Eのブロック構成例を示している。復調器30Eは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70と第1のDC補正部50と第2のDC補正部60と位相補正部80とを備えている。
【0092】
図14は、復調器30Eの回路構成の一例を示している。位相補正部80は、第1のA/D変換部800と第2のA/D変換部801と制御部802とD/A変換部804とから構成されている。第1のA/D変換部800は、入力側が第1のDC補正部50のコンパレータ502の出力端に接続され、出力側が制御部802に接続されている。第2のA/D変換部801は、入力側が第2のDC補正部60のコンパレータ602の出力端に接続され、出力側が制御部802に接続されている。
【0093】
[復調器の動作例]
位相補正部80の制御部802には、図示しないクロック制御部からイネーブル信号Senとクロック信号Sclkが入力される。位相補正部80の制御部802は、入力されるイネーブル信号Senおよびクロック信号Sclkに基づいて、段階的に振幅レベルを可変させた位相補正信号Vtuneを生成してD/A変換部804に出力する(図11(C)参照)。
【0094】
局部発振器70は、位相補正部80から入力された位相補正信号Vtuneおよび変調器10側から送信される注入信号SRFに基づいて局部発振信号SLOを生成してミキサ40に出力する。ミキサ40は、局部発振器70からの局部発振信号SLOと、変調器10側から送信される変調信号SRFとを掛け算して復調信号SDM1,SDM2を生成して差動出力する。復調信号SDM1は、負荷抵抗408側から取り出されて第1のDC補正部50に入力される。復調信号SDM2は、負荷抵抗406側から取り出されて第2のDC補正部60に入力される。
【0095】
第1のDC補正部50は、上述したように、復調信号SDM1のDC電圧Vdc1が基準電圧Vref1となるようなDC補正電圧Vadj1を生成し(図11(E)参照)、位相補正部80の第1のA/D変換部800に入力する。第1のA/D変換部800は、DC補正電圧Vadj1をデジタル変換して制御部802に供給する。
【0096】
第2のDC補正部60は、復調信号SDM2のDC電圧Vdc2が基準電圧Vref2となるようなDC補正電圧Vadj2を生成して位相補正部80の第2のA/D変換部801に入力する。第2のA/D変換部801は、DC補正電圧Vadj2をデジタル変換して制御部802に供給する。
【0097】
制御部802は、差動入力されたDC補正電圧Vadj1,Vadj2間の差分電圧が最大となるときの位相補正信号Vtuneを選択してD/A変換部804に出力する(図11(C)参照)。D/A変換部804は、位相補正信号Vtuneをアナログに変換して局部発振器70に入力する。これにより、局部発振器70から、局部発振信号SLOの位相が注入信号SRFの位相に同期した局部発振信号SLOを生成してミキサ40に出力することができる。
【0098】
以上説明したように、本実施の形態によれば、第1および第2のDC補正部50,60によりDC補正電圧Vadj1,Vadj2を差動で検出できるので、SN比を大きくでき、より安定した位相補正を行うことができる。
【0099】
<6.第6の実施の形態>
第6の実施の形態は、ミキサ40から差動出力を取り出すことにより局部発振信号SLOの位相を調整する点において上記第4の実施の形態と異なっている。なお、上述した第1および第3の実施の形態で説明した復調器30A,30C(DC補正部50等)と共通する構成要素には同一の符号を付し、詳細な説明は省略する。
【0100】
[復調器の構成例]
図15は、第6の実施の形態に係る復調器30Fのブロック構成例を示している。復調器30Fは、アンテナ32と前段の増幅器34と後段の増幅器90,92とミキサ40と局部発振器70とDC補正部50と位相補正部80とを備えている。
【0101】
図16は、復調器30Fの回路の構成例を示している。DC補正部50は、第1のローパスフィルタ500と第2のローパスフィルタ501とコンパレータ502とトランジスタ506,507とから構成されている。位相補正部80は、第1のA/D変換部800と第2のA/D変換部801と制御部802とD/A変換部804とから構成されている。
【0102】
[復調器の動作例]
第6の実施の形態では、上記第4の実施の形態で説明した復調器30Dの位相同期動作と同様の動作が行われる。具体的には、位相補正部80は、クロック信号Sclkに基づいて段階的に振幅レベルを可変させた位相補正信号Vtuneを局部発振器70に出力する(図11(C)参照)。DC補正部50は、局部発振信号SLOと位相同期した変調信号SRFとの位相差により発生する復調信号SDM1,SDM2のDC電圧Vdc1,Vdc2を補正するためのDC補正電圧Vadj1,Vadj2を生成する(図11(E)参照)。
【0103】
位相補正部80の第1のA/D変換部800は、DC補正部50から供給されるDC補正電圧Vadj1をアナログ信号に変換して制御部802に供給する。第2のA/D変換部801は、DC補正部50から供給されるDC補正電圧Vadj2をアナログ信号に変換して制御部802に供給する。
【0104】
制御部802は、DC補正電圧Vadj1とDC補正電圧Vadj2との差分電圧が最大となるDC補正電圧Vadj1およびDC補正電圧Vadj2を選択する(図11(E)参照)。そして、選択したDC補正電圧Vadj1,Vadj2に対応した位相補正信号Vtuneを記憶部から読み出してD/A変換部804に出力する(図11(C)参照)。
【0105】
また、ミキサ40から出力されたDC電圧Vdc1等が補正された復調信号SDM1は、増幅器90により増幅されて出力される。同様に、DC電圧Vdc2が補正された復調信号SDM2は、増幅器92により増幅されて出力される。
【0106】
以上説明したように、本実施の形態によれば、位相補正部80では、DC補正電圧Vadj1,Vadj2を差動で検出するので、DC補正電圧のSN比を大きくすることができる。これにより、安定した位相補正を行うことができる。
【0107】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。例えば、上述した第1〜第6の実施の形態では、トランジスタとしてMOSFETを用いていたが、これに限定されることはなく、バイポーラ型のトランジスタを用いても良い。
【符号の説明】
【0108】
100・・・通信装置、10・・・変調器、30A,30B,30C,30D,30E,30F,200・・・復調器、40・・・ミキサ、50・・・DC補正部、60・・・局部発振器、70・・・局部発振器、80・・・位相補正部
【特許請求の範囲】
【請求項1】
変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記復調信号から当該復調信号のDC電圧を検出し、当該DC電圧が予め設定されている基準電圧となるように前記復調信号の前記DC電圧を補正するDC補正部とを備える復調器。
【請求項2】
前記DC補正部により検出された前記復調信号の前記DC電圧に基づいて前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部をさらに備える
請求項1に記載の復調器。
【請求項3】
前記位相補正部は、
複数段階にレベルを可変させた、前記局部発振信号の位相を制御するための位相補正信号を生成して前記周波数同期部に供給し、
前記位相補正信号に基づいて前記周波数同期部から出力される前記局部発振信号と前記変調信号との乗算により得られる前記復調信号の前記DC電圧に応じて生成されるDC補正電圧を前記DC補正部から取得し、
前記DC補正部から取得した前記DC補正電圧のうち当該DC補正電圧の値が最大となるときの前記位相補正信号を前記局部発振信号および前記変調信号間の位相を同期させる位相補正信号として選択する
請求項2に記載の復調器。
【請求項4】
前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第1および第2のトランジスタと、
前記第1および第2のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第3のトランジスタと、
前記第1のトランジスタのドレインと高電位の電源との間に接続された第1の抵抗と、
前記第2のトランジスタのドレインと前記高電位の電源との間に接続された第2の抵抗とを有し、
前記DC補正部は、
前記復調信号生成部の前記第1の抵抗または前記第2の抵抗から出力される前記復調信号の前記DC電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記復調信号の前記DC電圧と前記基準電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記第1の抵抗または前記第2の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有する
請求項1に記載の復調器。
【請求項5】
変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて差動の第1および第2の復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記第1の復調信号から第1のDC電圧を検出し、当該第1のDC電圧が予め設定されている第1の基準電圧となるように前記第1のDC電圧を補正する第1のDC補正部と、
前記復調信号生成部により生成された前記第2の復調信号から第2のDC電圧を検出し、当該第2のDC電圧が予め設定されている第2の基準電圧となるように前記第2のDC電圧を補正する第2のDC補正部とを備える復調器。
【請求項6】
前記第1のDC補正部により検出された前記第1のDC電圧と前記第2のDC補正部により検出された前記第2のDC電圧との差分電圧に基づいて、前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部をさらに備える
請求項5に記載の復調器。
【請求項7】
前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第1および第2のトランジスタと、
前記第1および第2のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第3のトランジスタと、
前記第1のトランジスタのドレインと高電位の電源との間に接続された第1の抵抗と、
前記第2のトランジスタのドレインと前記高電位の電源との間に接続された第2の抵抗とを有し、
前記第1のDC補正部は、
前記復調信号生成部の前記第1の抵抗から出力される前記第1の復調信号の前記第1のDC電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記第1の復調信号の前記第1のDC電圧と前記第1の基準電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記第1の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有し、
前記第2のDC補正部は、
前記復調信号生成部の前記第2の抵抗から出力される前記第2の復調信号の前記第2のDC電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記第2の復調信号の前記第2のDC電圧と前記第2の基準電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記第2の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有する
請求項5に記載の復調器。
【請求項8】
変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて、差動の第1の復調信号および第2の変調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記第1の復調信号から当該復調信号の第1のDC電圧を検出すると共に前記第2の復調信号から当該復調信号の第2のDC電圧を検出し、前記第1のDC電圧および前記第2のDC電圧間の電位差が最小となるように前記第1のDC電圧および前記第2のDC電圧の少なくとも一方を補正するDC補正部とを備える復調器。
【請求項9】
前記DC補正部により検出された前記第1のDC電圧および前記第2のDC電圧間の差分電圧に基づいて前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部をさらに備える
請求項8に記載の復調器。
【請求項10】
前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第1および第2のトランジスタと、
前記第1および第2のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第3のトランジスタと、
前記第1のトランジスタのドレインと高電位の電源との間に接続された第1の抵抗と、
前記第2のトランジスタのドレインと前記高電位の電源との間に接続された第2の抵抗とを有し、
前記DC補正部は、
前記復調信号生成部の前記第1の抵抗に接続され、当該復調信号生成部から出力される前記第1の復調信号の第1のDC電圧を通過させる第1のローパスフィルタと、
前記復調信号生成部の前記第2の抵抗に接続され、当該復調信号生成部から出力される前記第2の復調信号の第2のDC電圧を通過させる第2のローパスフィルタと、
前記第1のローパスフィルタを通過した前記第1の復調信号の第1のDC電圧と前記第2のローパスフィルタを通過した前記第2の復調信号の第2のDC電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記復調信号生成部の前記第1の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続された第1のトランジスタと、
前記復調信号生成部の前記第2の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続された第2のトランジスタとを有する
請求項8に記載の復調器。
【請求項11】
被変調信号を第1の局部発振信号により変調して変調信号を生成し、生成した当該変調信号を送信する変調器と、
前記変調器から送信される前記変調信号の局部発振周波数に復調器側で生成する第2の局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記第2の局部発振信号と前記変調器から送信された前記変調信号とに基づいて復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記復調信号から当該復調信号のDC電圧を検出し、当該DC電圧が予め設定されている基準電圧となるように前記復調信号の前記DC電圧を補正するDC補正部とを有する復調器とを備える通信装置。
【請求項1】
変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記復調信号から当該復調信号のDC電圧を検出し、当該DC電圧が予め設定されている基準電圧となるように前記復調信号の前記DC電圧を補正するDC補正部とを備える復調器。
【請求項2】
前記DC補正部により検出された前記復調信号の前記DC電圧に基づいて前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部をさらに備える
請求項1に記載の復調器。
【請求項3】
前記位相補正部は、
複数段階にレベルを可変させた、前記局部発振信号の位相を制御するための位相補正信号を生成して前記周波数同期部に供給し、
前記位相補正信号に基づいて前記周波数同期部から出力される前記局部発振信号と前記変調信号との乗算により得られる前記復調信号の前記DC電圧に応じて生成されるDC補正電圧を前記DC補正部から取得し、
前記DC補正部から取得した前記DC補正電圧のうち当該DC補正電圧の値が最大となるときの前記位相補正信号を前記局部発振信号および前記変調信号間の位相を同期させる位相補正信号として選択する
請求項2に記載の復調器。
【請求項4】
前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第1および第2のトランジスタと、
前記第1および第2のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第3のトランジスタと、
前記第1のトランジスタのドレインと高電位の電源との間に接続された第1の抵抗と、
前記第2のトランジスタのドレインと前記高電位の電源との間に接続された第2の抵抗とを有し、
前記DC補正部は、
前記復調信号生成部の前記第1の抵抗または前記第2の抵抗から出力される前記復調信号の前記DC電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記復調信号の前記DC電圧と前記基準電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記第1の抵抗または前記第2の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有する
請求項1に記載の復調器。
【請求項5】
変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて差動の第1および第2の復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記第1の復調信号から第1のDC電圧を検出し、当該第1のDC電圧が予め設定されている第1の基準電圧となるように前記第1のDC電圧を補正する第1のDC補正部と、
前記復調信号生成部により生成された前記第2の復調信号から第2のDC電圧を検出し、当該第2のDC電圧が予め設定されている第2の基準電圧となるように前記第2のDC電圧を補正する第2のDC補正部とを備える復調器。
【請求項6】
前記第1のDC補正部により検出された前記第1のDC電圧と前記第2のDC補正部により検出された前記第2のDC電圧との差分電圧に基づいて、前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部をさらに備える
請求項5に記載の復調器。
【請求項7】
前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第1および第2のトランジスタと、
前記第1および第2のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第3のトランジスタと、
前記第1のトランジスタのドレインと高電位の電源との間に接続された第1の抵抗と、
前記第2のトランジスタのドレインと前記高電位の電源との間に接続された第2の抵抗とを有し、
前記第1のDC補正部は、
前記復調信号生成部の前記第1の抵抗から出力される前記第1の復調信号の前記第1のDC電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記第1の復調信号の前記第1のDC電圧と前記第1の基準電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記第1の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有し、
前記第2のDC補正部は、
前記復調信号生成部の前記第2の抵抗から出力される前記第2の復調信号の前記第2のDC電圧を通過させるローパスフィルタと、
前記ローパスフィルタを通過した前記第2の復調信号の前記第2のDC電圧と前記第2の基準電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記第2の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続されたトランジスタとを有する
請求項5に記載の復調器。
【請求項8】
変調器側から送信される変調信号の局部発振周波数に復調器側で生成する局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記局部発振信号と前記変調器から送信された前記変調信号とに基づいて、差動の第1の復調信号および第2の変調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記第1の復調信号から当該復調信号の第1のDC電圧を検出すると共に前記第2の復調信号から当該復調信号の第2のDC電圧を検出し、前記第1のDC電圧および前記第2のDC電圧間の電位差が最小となるように前記第1のDC電圧および前記第2のDC電圧の少なくとも一方を補正するDC補正部とを備える復調器。
【請求項9】
前記DC補正部により検出された前記第1のDC電圧および前記第2のDC電圧間の差分電圧に基づいて前記局部発振信号の位相と前記変調信号の位相とを同期させる位相補正部をさらに備える
請求項8に記載の復調器。
【請求項10】
前記復調信号生成部は、
差動の前記局部発振信号が入力される差動対の第1および第2のトランジスタと、
前記第1および第2のトランジスタのソースにドレインが接続されると共にソースが低電位の電源に接続され、前記変調信号が入力される第3のトランジスタと、
前記第1のトランジスタのドレインと高電位の電源との間に接続された第1の抵抗と、
前記第2のトランジスタのドレインと前記高電位の電源との間に接続された第2の抵抗とを有し、
前記DC補正部は、
前記復調信号生成部の前記第1の抵抗に接続され、当該復調信号生成部から出力される前記第1の復調信号の第1のDC電圧を通過させる第1のローパスフィルタと、
前記復調信号生成部の前記第2の抵抗に接続され、当該復調信号生成部から出力される前記第2の復調信号の第2のDC電圧を通過させる第2のローパスフィルタと、
前記第1のローパスフィルタを通過した前記第1の復調信号の第1のDC電圧と前記第2のローパスフィルタを通過した前記第2の復調信号の第2のDC電圧とを比較して得られる差分電圧をDCオフセットとして出力する比較部と、
前記復調信号生成部の前記第1の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続された第1のトランジスタと、
前記復調信号生成部の前記第2の抵抗にドレインが接続され、前記比較部にゲートが接続され、前記低電位の電源にソースが接続された第2のトランジスタとを有する
請求項8に記載の復調器。
【請求項11】
被変調信号を第1の局部発振信号により変調して変調信号を生成し、生成した当該変調信号を送信する変調器と、
前記変調器から送信される前記変調信号の局部発振周波数に復調器側で生成する第2の局部発振信号の周波数を同期させる周波数同期部と、
前記周波数同期部により同期された前記第2の局部発振信号と前記変調器から送信された前記変調信号とに基づいて復調信号を生成する復調信号生成部と、
前記復調信号生成部により生成された前記復調信号から当該復調信号のDC電圧を検出し、当該DC電圧が予め設定されている基準電圧となるように前記復調信号の前記DC電圧を補正するDC補正部とを有する復調器とを備える通信装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2010−278896(P2010−278896A)
【公開日】平成22年12月9日(2010.12.9)
【国際特許分類】
【出願番号】特願2009−131094(P2009−131094)
【出願日】平成21年5月29日(2009.5.29)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成22年12月9日(2010.12.9)
【国際特許分類】
【出願日】平成21年5月29日(2009.5.29)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]