液晶性ポリマー及び多層ポリマーベースの無線周波／無線マルチバンド用途の受動信号処理コンポーネント
【課題】液晶ポリマー（ＬＣＰ）及び他の多層ポリマーベースの基板を用いて製造された、全有機完全パッケージ小型帯域通過フィルタ、バラン、ダイプレクサ、マルチプレクサ、カプラ及びそれらの組合せを提供する。
【解決手段】マルチバンド無線デバイスに必要な密度及びパフォーマンスを実現できるように、ＬＣＰ層上に形成された集積化された受動コンポーネントを有する１つ以上のＬＣＰ層を用いて製造される。複数のＬＣＰ層を含むデザインにおいて、ＬＣＰ層は、プリプレグ層によって分離されている。コプレーナ導波路、ハイブリッドストリップライン／コプレーナ導波路および／またはマイクロストリップトポロジーは、集積された受動コンポーネントを形成するのに用いられ、デバイスは、１０μｍより小さいライン幅を有する少なくとも１８インチ×１２インチで、大面積パネル上に大量生産することができる。
【解決手段】マルチバンド無線デバイスに必要な密度及びパフォーマンスを実現できるように、ＬＣＰ層上に形成された集積化された受動コンポーネントを有する１つ以上のＬＣＰ層を用いて製造される。複数のＬＣＰ層を含むデザインにおいて、ＬＣＰ層は、プリプレグ層によって分離されている。コプレーナ導波路、ハイブリッドストリップライン／コプレーナ導波路および／またはマイクロストリップトポロジーは、集積された受動コンポーネントを形成するのに用いられ、デバイスは、１０μｍより小さいライン幅を有する少なくとも１８インチ×１２インチで、大面積パネル上に大量生産することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
［０００１］
関連出願の相互参照
この出願は、２００４年２月２３日に出願された「マルチバンド用途の液晶性ポリマーベースのＲ／Ｆ無線コンポーネント（“Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｐｏｌｙｍｅｒ−Ｂａｓｅｄ Ｒ／Ｆ Ｗｉｒｅｌｅｓｓ Ｃｏｍｐｏｎｅｎｔｓ ｆｏｒ Ｍｕｌｔｉ−ｂａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ”）」というタイトルの米国特許仮出願第６０／５４６，９９８号の利益を請求する。また、この出願は、２００３年３月２８日に出願された「多層有機積層体を用いて形成した集積受動デバイス（“Ｉｎｔｅｇｒａｔｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅｓ Ｆａｂｒｉｃａｔｅｄ Ｕｔｉｌｉｚｉｎｇ Ｍｕｌｔｉ−Ｌａｙｅｒ，Ｏｒｇａｎｉｃ Ｌａｍｉｎａｔｅｓ”）というタイトルの米国特許出願第１０／４０２，３１３号の一部継続出願であり、２００３年３月２８日に出願された「３次元オール有機相互接続構造を形成する方法（“Ｍｅｔｈｏｄｓ ｆｏｒ Ｆａｂｒｉｃａｔｉｎｇ Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ Ａｌｌ Ｏｒｇａｎｉｃ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｔｒｕｃｔｕｒｅｓ”）」というタイトルの米国特許出願第１０／４０２，３１５号及び２００３年３月２８日に出願された「独立型有機ベースの受動デバイス（“Ｓｔａｎｄ−Ａｌｏｎｅ Ｏｒｇａｎｉｃ−Ｂａｓｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅｓ”）」というタイトルの米国特許出願第１０／４０５，０２４号に関連する。上記出願の全てを本願明細書に援用する。
【０００２】
背景技術
Ｉ．技術分野
［０００２］
本発明は、一般に、有機積層体を用いて形成された集積受動デバイスに関する。
【０００３】
ＩＩ．関連技術の説明
［０００３］
近年、音声通信は、無線周波数数（ＲＦ）データの転送のための無数の目的のうちの単に一つになってきている。増えつつある帯域、サイズの縮小、インテグレーション、およびデザイン及び製造技術の改良は、より多くの機能性を、ハンドヘルドコンピュータ、ゲーム装置、放送機器、ＧＰＳ、衛星ＴＶ、ラストマイルアクセス及びレーダー装置等のコンピュータデバイスに詰め込むことを可能にした。市場が、（例えば、クワッドバンドＧＳＭ、ＷＣＤＭＡ、ＴＣＤＭＡを用いた）全世界で広いサービスエリアに対して呼が落ちず、また、放送及び衛星機器からエンターテインメントをリアルタイムで受信し、測位システムを用いてナビゲートし、インターネットやプリンタ及びスキャナ等のローカルクライアントに途切れなく接続することができる携帯電話を要求することが現実になりつつある。この状況において、単一のハンドヘルドコンピュータ、ＰＤＡまたは、ラップトップ等のクライアントは、以下の統合された規格（または、それらに類似の規格）、すなわち、ＩＥＥＥ ８０２．１１ ａ／ｂ／ｇ ＷＬＡＮ（無線ローカルエリアネットワーク）、ＬＭＤＳ／ＭＭＤＳ（ローカル・マルチポイント配信サービス）、衛星／ディジタルＴＶ（ディジタル放送サービス）、ＵＷＢ（超広帯域）、ＧＰＳ（全地球測位システム）セルラー及びブルートゥースを有するであろう。
【０００４】
［０００４］
このようなレベルの性能、演算及び接続性を実現するためのイニシアチヴの一つは、インダクタ、キャパシタ及び抵抗器等の受動デバイスのインテグレーションであった。受動デバイスは、今日の携帯電話で使用される全てのコンポーネントのうちの７５〜８５％を占める。相対的に、コンポーネントのわずか１５〜２５％が、能動デバイスである。インダクタ、キャパシタ及び伝送線路等の受動デバイスは、マルチバンドＲＦシステムに用いられる、フィルタ、ダイプレクサ、マルチプレクサ、デュプレクサ、バラン及びカプラを構成するために組み合わされる。従って、それらのデバイスのサイズは、それらの多機能デバイスの実行可能性にとって非常に重要である。
【０００５】
［０００５］
現在、低温焼成セラミック（ＬＴＣＣ）、多層セラミック（ＭＬＣ)、セラミック一体鋳造技術、弾性表面波（ＳＡＷ）及び圧電薄膜共振器（ＦＢＡＲ）は、フロントエンドＲＦ受動帯域フィルタ、デュプレクサ、マルチプレクサ、カプラ及びバラン等の表面実装コンポーネントの実装のための一般的な技術である。ＬＴＣＣは、広帯域の周波数に対する動作に対して最適化することができるインダクタ及びキャパシタ等の小型の集約したコンポーネントを使用するため、広く用いられているセラミック技術であり、一方、一体鋳造、ＳＡＷ、ＦＢＡＲ及びＭＬＣコンポーネントは、異なる周波数に対して異なる構成要素を使用し、また、異なる機能に必要なマルチバンド用途のデバイスのインテグレーションを制限する。加えて、ＬＴＣＣは、２０層を超えて一体化する能力によって、インテグレーテッドマルチバンド、マルチ規格用途のためのいくつかの集約素子フィルタ、バラン、カプラ、マルチプレクサ、整合回路及びダイプレクサを組合わせる、マルチバンド用途のフロントエンドモジュールのインテグレーションのための好ましいプラットフォームになった。
【０００６】
［０００６］
ＬＴＣＣフロントエンドモジュールにとって、各層を接続する微小ビアを有する１０〜１５の金属層を備えることは一般的であり、多くの場合、帯域通過フィルタのより厳しい要求を満たすように多層セラミック層上に実装されたＳＡＷ及びＦＢＡＲを含む。必要な密度を可能にする多数の層に対する必要性は、より多くの設計時間及び高い金型費、収縮の問題及び性能の問題に形を変える。また、密度の増加は遅くなってきており、７５コンポーネント／ｃｍ２より先に達していない。現在の密度要求を満たすために、ディスクリートコンポーネントが、ＬＴＣＣモジュールの上面にディスクリートコンポーネントとして実装されている。所望の密度を実現するディスクリート素子、または薄膜ベースのデバイスを使用することに対する必要性を除いて、そのようなモジュールは、プリント回路基板（ＰＣＢ）上に実装する必要がある。さらに、ＬＴＣＣは、一般に、６×６平方インチ以上のパネルサイズで製造することができないため、高コストになりがちである。また、ＬＴＣＣは、一般に、プロセス許容範囲及び比較的低い誘電損（例えば、１ＧＨｚでｔａｎδ＝０．００５〜０．００７）により、比較的低い性能を有する。
【０００７】
［０００７］
従って、当業界には、マルチバンド、マルチ規格用途の、比較的小さい設置面積を有する高周波用の低損失で安価なフィルタ、バラン及びダイプレクサに対する満たされない要求がある。
【０００８】
発明の概要
［０００８］
本発明の実施形態によれば、無線用途の信号処理モジュールは、第１の面と、第１の面と反対側の第２の面とを有する液晶性ポリマー（ＬＣＰ）と、ＬＣＰ層の第１の面上の第１のパターン化した金属層及びＬＣＰ層の第２の面上の第２の金属パターン化金属層であって、第１及び第２の金属層が、第１及び第２の金属層が互いに相互に作用して、第１の共振器及び第２の共振器を形成するように一体化されたコンポーネントを形成するようにパターン化されている第１及び第２の金属層と、ＬＣＰ層と反対側の第１の金属層上の第１のプリプレグ層と、ＬＣＰ層と反対側の第２の金属層上の第２のプリプレグ層と、第１の金属層と反対側の第１のプリプレグ層上の第１のラミネート層と、第２の金属層と反対側の第２のプリプレグ層上の第２のラミネート層とを含む。
【０００９】
［０００９］
本発明の態様によれば、上記信号処理モジュールの上記第１の共振器は、上記第１のパターン化した金属層内に形成された第１のインダクタと、上記第２のパターン化した金属層内に形成された第２のインダクタとを含み、第１のインダクタは、第１の微小ビアによって第２のインダクタに接続されている。本発明の別の態様によれば、第１の共振器は、第２の共振器に磁気結合されている。本発明の他の態様によれば、信号処理モジュールは、第１及び第２の金属層内に形成され、かつ第１の共振器を第２の共振器に電気的に接続する第３の共振器も含み、第３の共振器は、阻止帯域における主要な減衰ゼロを可能にする。本発明の別の態様によれば、第１及び第２の共振器は、伝送線路共振器を含む。本発明の他の態様によれば、第１及び第２の共振器は、コプレーナ導波路、ストリップライン及びマイクロストリップトポロジーのうちの一つ以上を含む。本発明の他の態様によれば、信号処理モジュールは、上記第１のラミネート層の第１の面上にあって、第１のキャパシタプレートを形成するようにパターン化された第３の金属層と、第１の面と反対側の第１のラミネート層の第２の面上にあって、第２のキャパシタプレートを形成するようにパターン化された第４の金属層も含み、第１のキャパシタプレート及び第２のキャパシタプレートは、平行なプレートキャパシタを形成する。本発明の別の態様によれば、信号処理モジュールは、第１のプリプレグ層と反対側の第１のラミネート層上の第１のシールド層と、第２のプリプレグ層と反対側の第２のラミネート層上の第２のシールド層も含む。本発明のまた別の態様によれば、信号処理モジュールの一体化されたコンポーネントは、キャパシタ及びインダクタのうちの少なくとも一方を含む。
【００１０】
［００１０］
本発明の別の実施形態によれば、マルチバンド無線用途のダイプレクサは、第１の面と、第１の面と反対側の第２の面とを有する液晶性ポリマー（ＬＣＰ）層と、ＬＣＰ層の第１の面上の第１のパターン化した金属層、及びＬＣＰ層の第２の面上の第２の金属パターン金属層であって、第１及び第２の金属層が、第１及び第２の金属層が互いに相互に作用して、第１のフィルタと、共通ポートによって接続された第２のフィルタとを形成するように一体化されたコンポーネントを形成するようにパターン化されている第１及び第２の金属層と、ＬＣＰ層と反対側の第１の金属層上の第１のプリプレグ層と、ＬＣＰ層と反対側の第２の金属層上の第２のプリプレグ層と、第１の金属層と反対側の第１のプリプレグ層上の第１のラミネート層と、第２の金属層と反対側の第２のプリプレグ層上の第２のラミネート層とを含む。
【００１１】
［００１１］
本発明の態様によれば、上記ダイプレクサの上記第１のフィルタは、上記第１のパターン化された金属層内に形成された第１のインダクタと、上記第２の金属層内に形成された第２のインダクタとを含み、第１のインダクタは、第１の微小ビアによって第２のインダクタに接続されている。本発明の別の態様によれば、ダイプレクサの第１及び第２の金属層は、コプレーナ導波路、ストリップライン及びマイクロストリップトポロジーのうちの一つ以上を含む。本発明の他の態様によれば、ダイプレクサは、第１のラミネート層の第１の面上にあって、第１のキャパシタプレートを形成するようにパターン化された第３の金属層と、第１の面と反対側の第１のラミネート層の第２の面上にあって、第２のキャパシタプレートを形成するようにパターン化された第４の金属層も含み、第１のキャパシタプレート及び第２のキャパシタプレートは、平行なキャパシタプレートを形成する。本発明の別の態様によれば、ダイプレクサは、第１のプリプレグ層と反対側の第１のラミネート層上の第１のシールド層と、第２のプリプレグ層と反対側の第２のラミネート層上の第２のシールド層も含む。本発明の他の態様によれば、ダイプレクサの一体化されたコンポーネントは、キャパシタ及びインダクタの少なくとも一方を含む。
【００１２】
［００１２］
本発明の別の実施形態によれば、無線用途のバランは、第１の面と、第１の面の反対側の第２の面とを有する高Ｋ有機層と、上記ＬＣＰ層の第１の面上の第１のパターン化された金属層、及びＬＣＰ層の第２の面上の第２のパターン化された金属層であって、第１及び第２の金属層が、第１及び第２の金属層が互いに相互に作用して、第１の受動デバイス及び第２の受動デバイスを形成するように、一体化されたコンポーネントを形成するようにパターン化されている第１及び第２の金属層と、ＬＣＰ層と反対側の第１の金属層上の第１のプリプレグ層と、ＬＣＰ層と反対側の第２の金属層上の第２のプリプレグ層と、第１の金属層と反対側の第１のプリプレグ層上の第１の外側有機層と、第２の金属層と反対側の第２のプリプレグ層上の第２の外側有機層とを含む。
【００１３】
［００１３］
本発明の態様によれば、上記バランの上記第１の外側有機層は、ラミネート層、ＬＣＰ層または高Ｋ有機層のうちの一つを含む。本発明の別の態様によれば、バランの上記第１の金属層は、第１のキャパシタを形成するようにパターン化されており、上記第２の金属層は、第２のキャパシタを形成するようにパターン化されており、さらに、第３のキャパシタプレートのためにパターン化された第１の外側有機層上の第３の金属層を含み、第１、第２及び第３のキャパシタプレートはキャパシタを形成する。本発明の他の態様によれば、バランの一体化されたコンポーネントは、キャパシタ及びインダクタの少なくとも一方を含む。本発明のまた別の態様によれば、バランは、上記第１のプリプレグ層と反対側の第１の外側有機層上の第１のシールド層と、第２のプリプレグ層と反対側の第２の外側有機層上の第２のシールド層とを含む。
【００１４】
［００１４］
本発明のまた別の実施形態によれば、マルチバンド無線用途の信号処理モジュールは、第１の面と、第１の面の反対側の第２の面とを有する第１の液晶性ポリマー（ＬＣＰ）層と、第１のＬＣＰ層の第１の面上の第１のパターン化された金属層、及び第１のＬＣＰ層の第２の面上の第２のパターン化された金属層であって、第１及び第２の金属層が、第１及び第２の金属層が互いに相互に作用して、少なくとも、第１のフィルタと、共通ポートによって接続された第２のフィルタとを形成するように一体化されたコンポーネントを形成するようにパターン化されている第１及び第２の金属層と、第１の面と、第１の面の反対側の第２の面とを有する第２のＬＣＰ層と、第２のＬＣＰ層の第１の面上の第３のパターン化された金属層、及び第２のＬＣＰ層の第２の面上の第４のパターン化された金属層であって、第３及び第４の金属層が、第３及び第４の金属層が互いに相互に作用して、少なくとも、第１のフィルタと、共通ポートによって接続された第２のフィルタとを形成するように、一体化されたコンポーネントを形成するようにパターン化されている第３及び第４の金属層と、第１のＬＣＰ層と第２のＬＣＰ層との間に配置された第１のプリプレグ層と、第１のＬＣＰ層と反対側の第２の金属層上の第２のプリプレグ層と、第２のＬＣＰ層と反対側の第３の金属層上の第３のプリプレグ層と、第２の金属層と反対側の第２のプリプレグ層上の第１の外側有機層と、第３の金属層と反対側の第３のプリプレグ層上の第２の外側有機層とを含む。
【００１５】
［００１５］
本発明の態様によれば、上記モジュールは、上記第２のプリプレグ層と反対側の上記第１の外側有機層上の第１のシールド層と、上記第３のプリプレグ層と反対側の上記第２の外側有機層上の第２のシールド層も含む。本発明の別の態様によれば、モジュールの第１の外側有機層は、ラミネート層、ＬＣＰ層または高Ｋ有機層のうちの一つを含む。本発明の他の態様によれば、モジュールは、第２のプリプレグ層と反対側の第１の外側有機層上の第１のＲＣＦ層と、第３のプリプレグ層と反対側の第２の外側有機層上の第２のＲＣＦ層も含む。
【００１６】
［００１６］
本発明の他のシステム、方法、特徴及び効果は、当業者には、以下の図面及び詳細な説明を考察すれば、明らかになるであろう。全てのこのような追加的なシステム、方法、特徴及び効果が、この説明の範囲内に含まれ、本発明の範囲内にあり、および添付クレームによって保護されることが意図されている。
【図面の簡単な説明】
【００１７】
［００１７］
本発明をこのように概略的に説明したが、次に、縮尺通りである必要はない添付図面に関して説明する。
【００１８】
［００１８］
【図１Ａ】図２、図３及び図４に示す誘電体フィルタの動作を説明するための第１の等価回路図である。
【００１９】
［００１９］
【図１Ｂ】伝送線路またはインダクタ共振器素子を用いた図１Ａの誘電体フィルタの動作を説明するための第２の等価回路図である。
【００２０】
［００２０］
【図２Ａ】本発明の実施形態による第１の有機誘電体フィルタの図を示す。
【図２Ｂ】本発明の実施形態による第１の有機誘電体フィルタの図を示す。
【図２Ｃ】本発明の実施形態による第１の有機誘電体フィルタの図を示す。
【００２１】
［００２１］
【図３Ａ】本発明の実施形態による第２の有機誘電体フィルタの図を示す。
【図３Ｂ】本発明の実施形態による第２の有機誘電体フィルタの図を示す。
【図３Ｃ】本発明の実施形態による第２の有機誘電体フィルタの図を示す。
【００２２】
［００２２］
【図４Ａ】本発明の実施形態による第３の有機誘電体フィルタの図を示す。
【図４Ｂ】本発明の実施形態による第３の有機誘電体フィルタの図を示す。
【００２３】
［００２３］
【図５】図２Ａ〜図２Ｃの第１の有機誘電体フィルタ等の、本発明による有機誘電体フィルタの製造方法を示す。
【００２４】
［００２４］
【図６】図３Ａ〜図３Ｃの有機誘電体フィルタ等の、本発明による有機誘電体フィルタの製造方法を示す。
【００２５】
［００２５］
【図７】本発明の実施形態による有機帯域通過フィルタの平面のＸ線である。
【００２６】
［００２６］
【図８】図７の有機帯域通過フィルタの側面斜視のＸ線である。
【００２７】
［００２７］
【図９】図７の有機帯域通過フィルタのハードウェア相関関係へのモデルのグラフである。
【００２８】
［００２８］
【図１０】本発明の実施形態によるＢＧＡ型有機フィルタの平面写真である。
【００２９】
［００２９］
【図１１】図１０のＢＧＡ型有機フィルタの測定及びモデル化データのグラフである。
【００３０】
［００３０］
【図１２】本発明の実施形態によるＳＭＤキャパシタを含む有機誘電体フィルタの平面写真である。
【００３１】
［００３１］
【図１３】図１２の有機誘電体フィルタのハードウェア相関関係へのモデルのグラフである。
【００３２】
［００３２］
【図１４Ａ】本発明の実施形態による二極二次帯域通過フィルタの概略図である。
【００３３】
［００３３］
【図１４Ｂ】図３Ａの共振器アームの変形例を示す。
【図１４Ｃ】図３Ａの共振器アームの変形例を示す。
【図１４Ｄ】図３Ａの共振器アームの変形例を示す。
【００３４】
［００３４］
【図１５】本発明の実施形態による２．４ＧＨｚ帯域通過フィルタの３Ｄ図を示す。
【００３５】
［００３５］
【図１６】本発明の実施形態による２．４ＧＨｚ帯域通過フィルタの測定及びモデル化データを示す。
【００３６】
［００３６］
【図１７Ａ】本発明の実施形態による基板の変形例を示す。
【図１７Ｂ】本発明の実施形態による基板の変形例を示す。
【図１７Ｃ】本発明の実施形態による基板の変形例を示す。
【図１７Ｄ】本発明の実施形態による基板の変形例を示す。
【図１７Ｅ】本発明の実施形態による基板の変形例を示す。
【図１７Ｆ】本発明の実施形態による基板の変形例を示す。
【００３７】
［００３７］
【図１８】本発明の実施形態による、個々のコンポーネントにわずかな寄生を伴うタイプ２の帯域通過フィルタの３Ｄ図を示す。
【００３８】
［００３８］
【図１９】本発明の実施形態によるダイプレクサの概略図である。
【００３９】
［００３９］
【図２０】本発明の実施形態による第１のダイプレクサの３Ｄ図を示す。
【００４０】
［００４０］
【図２１】本発明の実施形態によるダイプレクサの測定データを示す。
【００４１】
［００４１］
【図２２】本発明の実施形態による第２のダイプレクサの３Ｄ図を示す。
【００４２】
［００４２］
【図２３】本発明の実施形態によるコンパクトなダイプレクサの概略図である。
【００４３】
［００４３］
【図２４】本発明の実施形態によるコンパクトなダイプレクサの測定データを示す。
【００４４】
［００４４］
【図２５Ａ】ローパス／帯域通過ダイプレクサの応答を示す。
【図２５Ｂ】ローパス／帯域通過ダイプレクサの応答を示す。
【図２５Ｃ】ローパス／帯域通過ダイプレクサの応答を示す。
【００４５】
［００４５］
【図２６】本発明の実施形態による格子型バランの概略図である。
【００４６】
［００４６］
【図２７】本発明の実施形態による第２のバランの概略図である。
【００４７】
［００４７］
【図２８】本発明の実施形態による８０２．１１ｂ／ｇ型バランの応答を示す。
【００４８】
［００４８］
【図２９】本発明の実施形態による８０２．１１ａ型バランの応答を示す。
【００４９】
［００４９］
【図３０】本発明の実施形態による８０２．１１ａ型バランの３Ｄ図を示す。
【００５０】
［００５０］
【図３１】本発明の実施形態による、多数の集積受動デバイスを有する集積デバイスを示す。
【００５１】
［００５１］
【図３２】本発明の実施形態による、多数の集積受動デバイスを有する集積デバイスの３Ｄ図を示す。
【００５２】
詳細な説明
［００５２］
以下、本発明を、本発明の実施形態の全てではないがいくつかが示されている添付図面を参照してより完全に説明する。実際には、これらの発明は、多くの異なる形態で具体化することができ、本願明細書に記載された実施形態に限定するものと解釈すべきではなく、むしろ、それらの実施形態は、この開示が適用可能な法的必要条件を満たすように記載されている。同様の数字は、全体を通して同様の要素を指す。
【００５３】
［００５３］
本発明によるフィルタの動作を、図１Ａの帯域通過フィルタ１０を参照して以下に説明する。しかし、当業者には、本発明の教示が他の集積受動デバイスに容易に当てはまることが正しく理解されるであろう。従って、本発明の範囲は、帯域通過フィルタに限定されず、これらに限定するものではないが、ダイプレクサ、デュプレクサ、マルチプレクサ、バラン、パワーコンバイナ、帯域停止／帯域消去フィルタ及びパワーディバイダローパスフィルタ及びハイパスフィルタ等の他のデバイスを含む。
【００５４】
［００５４］
図を参照して、図１Ａは、本発明による誘電体帯域通過フィルタ１０の等価回路図である。図１Ａにおいて、インダクタ１２、１４は、それぞれ、対応するキャパシタ１６、１８と協働して、それぞれ共振器２０、２２を構成する。インダクタ１２、１４は、図２〜図４を参照して以下に論じるストリップラインまたはＣＰＷ／ストリップラインあるいはＣＰＷ／マイクロストリップインダクタに相当する。キャパシタ１６及び１８は、それぞれ、インダクタ１２及び１４と同じ層上に形成された、または、ディスクリートのキャパシタによって形成されたキャパシタに相当する。キャパシタ２４は、相互共振器カップリングのために形成されたキャパシタに相当する。図１Ａにおいて、キャパシタ２６及び２８は、それぞれ、入力及び出力における所望のインピーダンスに対する整合を実現できる。また、Ｍは、インダクタ１２、１４間の磁気結合である。インダクタ１２、１４のインダクタンスは、共振器の等価インダクタンスコンポーネントを表すこともでき、キャパシタ１６及び１８のキャパシタンスは、共振器のキャパシタンスコンポーネントを表すことができる。図１Ａに示す回路トポロジーは、二極フィルタの一実施形態を示すが、インダクタ１２、１４とキャパシタ２４との間の相互インダクタンスによって追加的な極を実現することができる。また、共振器は、そのような応答を、ノードキャパシタ結合、ノードインダクタ結合、分路入力構造、入力構造または網キャパシタ結合等のトポロジーを用いた、一次、二次〜ｎ次バターワースフィルタ、チェビシェフフィルタ、楕円フィルタ、ブリンクオフフィルタ、対称フィルタ、非対称フィルタ、ノッチ付加フィルタとしてエミュレートする伝達特性を実現する様々な構成でより多くのインダクタ及びキャパシタを付加することにより、所要の結合要素を用いて付加することができる。
【００５５】
［００５５］
フィルタの阻止帯域特性は、デュプレクサ設計における、送信経路と受信経路との間の分離を決める際の重要な要因である。阻止帯域除去は、上述したように共振器の数を増やすか、または、伝達零点を付加することにより、強化することができることがよく知られている。
【００５６】
［００５６］
図１Ｂは、伝送路またはインダクタ共振素子を用いた誘電体フィルタの代替の等価回路図１０であり、インダクタ１１２は、所望の中心周波数で共振する。巻数、コンダクタの長さ、外径及び内径等の回路１１０の物理的パラメータは、所望の周波数でインダクタ１１２を共振させるように変更することができる。このことは、共振器のキャパシタの必要性を取り除くことにより、フィルタリング機能を実現するのに必要なコンポーネントの数を低減する。しかし、増加したインダクタンスが回路の損失を増加させることができても、不都合なことに、キャパシタンスを増加させるメタライゼーションの長さは増大する。インダクタ素子が大きくまたは高損失になりすぎた場合には、図１Ａに示したような回路等の代替の回路デザインを用いることが好ましい。図１Ａ及び図１Ｂの回路においては、コンポーネント間の結合を、磁気結合、電気的結合またはそれらの組合せによって達成できることに注意すべきである。
【００５７】
［００５７］
図１Ａの等価回路図による誘電体フィルタの例示的な物理的レイアウトを図２〜図４に示す。図２〜図４の誘電体フィルタは、二極構造と、相互インダクタンスによって実現された追加的極と、図１Ａに示す等価回路図によるキャパシタ２４とを有する。
【００５８】
［００５８］
図２Ａ〜図２Ｃを参照すると、本発明による図１Ａの回路によって示されたフィルタの表面実装型デバイス（ＳＭＤ）の実施形態が示されている。具体的には、有機帯域通過フィルタ２００は、（限定するものではないが、ＬＣＰまたはＰＰＥ等の薄いラミネートとすることができる）有機誘電体層２３６上に互いに近接して形成された蛇行インダクタであり、好ましくは、（蛇行インダクタ２１２及び２１４を形成するラインが、同一平面上のアース、すなわち、内蔵シールド２３０に接続されている）短絡ハイブリッドＣＰＷストリップライン、または、めっきされたスルーホール２３２および／または外部シールド電極２３４に接続されている同一平面上の内蔵シールド２３０及び追加的なアース２４８及び２５０の存在下のストリップラインのいずれかとして構成されているインダクタ２１２及び２１４を備える。
【００５９】
［００５９］
これらのインダクタは、互いに非常に近接しているため、図１ＡにおいてＭで表されている、それらのフィルタ間の磁気結合は、フィルタの通過帯域幅を増加させて、そのパフォーマンスを低下させる可能性がある。しかし、２つの離れ離れの金属プレート（パターニング導電性層２３８を用いて形成された一方のプレートと、パターン化された導電性層２４０を用いて形成された他方のプレート）を用いて形成され、キャパシタプレート２２４ａ及び２２４ｂとして示されている（同一平面上の内蔵シールド２３０を有する、または、有しない）中間共振器平行プレート結合キャパシタ２２４が設けられている。キャパシタプレート２２４ａ、２２４ｂは、中間共振器結合キャパシタ電極の各プレートが、磁気結合の効果を補正するのを助け、かつ非常にコンパクトなフィルタを形成するのに役立つ共振器を分離するように接続される方法で、第１の有機誘電体層２３６を挟み込む。中心キャパシタンスは、指定された帯域幅を実現するために、フェムトファラッド程度に小さく、または、ピコファラッド程度に大きくすることができる。より小さなキャパシタンスは、帯域幅を小さくするのに役に立つ。また、相互インダクタンス等価回路と並列のキャパシタ２２４は、下方帯域または上方帯域における極を生ずる。
【００６０】
［００６０］
導電性層２４０によって形成された底部プレートは、ビアを位置決めして捉えるためのパッド２４６を有するビア２４４等の、有機誘電体層２３６内の１つ以上の微小ビアを用いて、インダクタ２１２に接続する。有機コア層２５２、２５４上にそれぞれ形成された第１及び第２のシールド電極２４８、２５０であって、コア層２５２及び２５４が、有機誘電体層２３６をその間に挟み込むように配置されているシールド電極。インダクタ２１２及びキャパシタ２１６によって形成された第１の共振器２６０と、インダクタ２１４及びキャパシタ２１８によって形成された第２の共振器２６２とは、平行プレートキャパシタ２２４によって互いに電気的に結合されており、それによって、中間共振器結合が、前記磁気結合及び電気的結合の組合せで実施される。
【００６１】
［００６１］
本発明による誘電体フィルタにおいては、上記インダクタは、必要なキャパシタンスを所望の長さで実現できず、インダクタ２１２、２１４は、キャパシタ２２４と同様に接続し、共振器ペア２６０、２６２を一緒に構成する、挟み込まれた誘電体と同じ第１の有機誘電体層２３６を用いて、それぞれキャパシタ２１６、２１８の接地された／分路された平行プレート２１６ａ、２１８ａを分離することができる。
【００６２】
［００６２］
蛇行インダクタ２１２、２１４の一方によって得られる等価インダクタンスＬ、およびキャパシタ２１６、２１８の一方による等価キャパシタンスＣは、以下の式（１）で定義される周波数Ｆｏ、すなわち、フィルタの中心周波数付近で共振する。
【数１】
【００６３】
［００６３］
キャパシタプレート２１６ａ及び２１８ａは、有機誘電体層２３６の反対側面上に、対応する接地プレート２１７を有する。共通プレートを有することは、各キャパシタ２１６、２１８の寄生インダクタンス間の相互インダクタンスとして共通プレートを含むことにより、設計中に片付けるべきキャパシタ間の結合をもたらす。この結合は、追加的な極を実現するのに用いることができるが、結合が、合成段階中に、通過帯域の問題を生じる場合には、プレート２１７を別々のプレートに分割することにより、または、プレート２１７を、インダクタ２１２、２１４の側で内蔵シールド２３０に接続するパッド２７４上にいくつかのビアを追加することにより問題を低減することができ、それにより、過剰電流を減らすことが促進され、またそれにより、コンポーネント間の結合が低減される。
【００６４】
［００６４］
また、平行プレート／インターディジタルキャパシタ２２６及び２２８は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第１の及び続く共振器素子２６０、２６２のどちら側でも用いることができる。別法として、インダクタまたは伝送線路、あるいは、キャパシタ、インダクタ及び伝送線路の組合せを要望どおりに用いることができる。キャパシタ２２６、２２８を整合のために用いる場合、中心キャパシタンスは、所要の公称キャパシタンスの点から見てキャパシタ２２４のキャパシタンスであり、すなわち、キャパシタ２２６及びキャパシタ２２８によるキャパシタンスは、キャパシタ２２４に比例するということになる。
【００６５】
［００６５］
図２Ａ〜図２Ｃに示す本発明の実施形態による誘電体フィルタは、少なくとも有機誘電体層２５２、２３６、２５４を備え、かつシールド電極２４８及び２５０に接続されている積層構造の異なる側面にそれぞれ形成された、少なくとも２つの外部シールド電極２３４を備えることができる。このことは、４つの角部上のめっきされたスルーホール２３２の使用が十分であるＣＰＷトポロジーにおけるシールド目的に対しては、好ましい、または、好ましくない可能性がある。めっきされたスルーホール２３２を用いることは、外部シールド電極２３４のために必要な追加的な空間を節約することができ、また、関連する処理コストを節約することができる。しかし、ストリップライン及びマイクロストリップフィルタトポロジーにおいては、めっきされたスルーホール２３２及び外部シールド電極２３４は、それぞれの側面に沿ったいずれかの箇所で、短絡したインダクタ／共振器及びキャパシタのための接続部を一緒に形成する。別法として、第１の誘電体層の同じ面上に同一平面の内蔵シールド２３０を有するＣＰＷトポロジーは、シールドを内部に形成し、また、共振器／インダクタ及びキャパシタに対する接地接続性を与える。しかし、一般的には、より雑音性の環境においては、外部接地電極を有することも好適である可能性がある。
【００６６】
［００６６］
誘電体フィルタ２００は、一方の側面上の外部入力端子電極２６４と外部出力端子電極２６６との間に形成された（シールド電極２４８、２５０、スルーホール２３２または側部シールド電極２３４等の）少なくとも誘電体シート２５２、２３６、２５４及び外部接地電極を備える積層体の一方の側の面上に形成されている外部入力端子電極２６４と外部出力端子電極２６６も備える。
【００６７】
［００６７］
誘電体コア層２５２及び２５４上にそれぞれ形成されたシールド電極２４８及び２５０は、好ましくは、同じ形状からなり、また、入力端子電極２６４及び出力端子電極２６６の位置決め端子のための空間を残すようにパターン化される。本発明を説明するために、シールド電極２４８、２５０を、図２Ａではなく、図２Ｂ及び図２Ｃに示す。
【００６８】
［００６８］
第１の有機誘電体層２３６は、ＰＰＥ、Ｎ６０００、エポキシベースのＮ４０００−１３、または、他の何らかの適当な低損失誘電体等の単一の側部銅ＬＣＰラミネート等を備えることができる。
【００６９】
［００６９］
保護層２７０、２７２は、構造を、酸化等の環境の影響から保護するために、および入力端子２６４及び出力端子２６６、及びめっきされたスルーホール２３２によって形成された接地パッドに流れるはんだのためのパターンを形成するために、それぞれ、誘電体コア層２５２、２５４に対向するシールド電極２４８、２５０上に形成されている。保護層２７０、２７２は、はんだマスクを備えてもよく、または、より高い公差を伴うより厳しい用途においては、プリプレグまたはＬＣＰ等の他の材料が好ましい場合がある。本発明を説明するために、保護層２７０、２７２を図２Ｃではなく、図２Ａ及び図２Ｂに示す。
【００７０】
［００７０］
本発明による誘電体フィルタにおいては、図２Ａ〜図２Ｃに示すように、ビア２４４を用いて、デバイス間の接続を形成するための初期工程は、ＬＣＰ層（または、他の適切な有機誘電体）及び銅層を貫通して（用いる誘電体の厚さ程度に径が小さい）スルーホールを穿孔することによって行われる。次いで、ＬＣＰ銅ラミネートの両面が、例えば、無電解または真空蒸着銅によって金属化される。次に、銅は、ラミネートの両面で電気めっきされて、有機誘電体層２３６上に金属化パターン２３８、２４０を形成する。そして、銅は、主要なフィルタコンポーネントを画成するようにプリント及びエッチングされる。
【００７１】
［００７１］
図２Ａ〜図２Ｃに示す実施形態による誘電体フィルタにおいては、誘電体コア層２５２、２５４は、ＬＣＰ、または、第１の基板よりも概して厚い適当な誘電体、及びアルミニウム、銅、モリブデン金属（高出力用途の場合）を、コンポーネントを封入する所定の厚さまでフィルタの両面に積層することができる。全ての金属は、好ましくは、電気めっきされ、エッチングされて、単一の入力及び出力のための空間を残すように、デバイスの上部及び底部にパターン化される。
【００７２】
［００７２］
図２Ａ〜図２Ｃに示す実施形態による誘電体フィルタにおいては、側壁の接地シールド電極２３２、２３４は、必要に応じて、単一または多数の接続され穿孔されかつめっきされたスルーホールにより、または、切断装置を用いて製作した後、無電解で、またはスパッタシード銅を介してスルーホールに接続することができる。銅は、スルーホール内で及び表面で電気めっきすることができる。そして、銅は、ＳＭＤ接続を形成するように、プリント及びエッチングすることができる。２つの層及びＳＭＤデバイスのパッケージングのプロセスフローは、図５と共に詳細に説明する。
【００７３】
［００７３］
図３Ａ〜図３Ｃを参照すると、本発明による有機帯域通過フィルタ３００のＢＧＡ／ＣＳＰの実施形態が示されている。本質的に、図２Ａ〜図２Ｃ及び図３Ａ〜図３Ｃに示すフィルタにおける全ての内部構造は、パッケージングが異なること、およびそれによって、デバイスをパッケージする手段を除いて同様である。例えば、図３Ａ〜図３Ｃにおいて、薄いラミネート（例えば、有機誘電体層３３６）は、２つの厚いコアの間ではパッケージされないが、一方の側で１つのコア層３５４によって、基板３３６の反対側で第１の保護層３７０によってパッケージされている。より厚いコア３５４の反対側は、シールド電極３５０を形成するように金属化されており、また、第２の保護層３７２は、シールド電極３５０を覆って配置されている。保護層は、はんだマスクを備えてもよく、または、より高い公差を伴うより厳しい用途においては、プリプレグまたはＬＣＰ等の他の材料であってもよい。
【００７４】
［００７４］
フィルタ３００のこのパッケージングは、シールド電極３５０のみを有するマイクロストリップまたはＣＷＰ／マイクロストリップフィルタデバイスを提供する。スルーホールを用いてデバイスの入力／出力端子と接地端子を接続する代わりに、はんだボール３８０が用いられる。側壁接地シールド電極３３４は、内蔵シールド電極３３０及びシールド電極３５０を必要に応じてはんだボール３８０に接続するのに用いられる。
【００７５】
［００７５］
別法として、このことは、めっきされたスルーホールが設けられている場合には、このスルーホールによって行うことができる。上述したように、めっきされたスルーホール３３２及び側壁シールド電極３３４の両方を有することは、典型的には必要なことではなく、それらは一般に、互いの代替として用いることができる。本発明を説明するために、側壁の接地シールド電極３３４を図３Ａ〜図３Ｃに示す。はんだボール３８２は、入力端子及び出力端子を帯域通過フィルタに接続する。はんだボール及びパッケージングは、図６と共に以下に説明する方法を用いて構成されている。（パッシベーション層マスク、はんだマスク、ボンドプライ（ｂｏｎｄｐｌｙ）または低温熱硬化樹脂、熱硬化ポリマー、内部ラミネートへの材料化合物としても知られている）保護層３７０は、当該技術においてよく知られているように、はんだボールのための開口を形成するのに用いることができる。
【００７６】
［００７６］
図４Ａ〜図４Ｂを参照すると、ディスクリートキャパシタ４０２と、金属製ケースまたは蓋４０４によって形成された外部シールドとを用いる、本発明によるフィルタデバイス４００が示されている。本質的に、図２Ａ〜図２Ｃ及び図３Ａ〜図３Ｃにおける全ての内部構造は、パッケージングが図４Ａ、図４Ｂの実施形態で異なること、およびそれによって、デバイスをパッケージする手段を除いて同様である。例えば、図４Ａ〜図４Ｃにおいて、有機誘電体層４３６（例えば、薄いラミネート基板）は、２つの厚いコアの間にパッケージされていないが、一方の側に、１つのみのコア層４５４があり、シールド電極４５０は、コア層４５４の反対側に金属化されている。有機誘電体層４３６の他方側には、第２の接地基準を形成するのに用いられる、適切な高さを有する金属製蓋４０４がある。有機誘電体層４３６は、図２及び図３の実施形態に関して論じたように、少なくとも層４３６内の微小ビアによって電気的に接続されている、パターン化された導電性層４３８及び４４０によって、対向面に金属化されている。基板４３６の両面により厚いコアを用いることに代えて、この実施形態は、一方の側でコア層を用い、他方の側で、空気を誘電体として用いる。このことは、それ自体をストリップラインまたはＣＷＰ／ストリップラインデバイスにする。スルーホールは、コア金属のみを内部金属構造に接続するのに用いられ、一方、金属蓋４０４は、関連のある端子へのはんだ接続を用いて接続されている。金属蓋４０４は、上記入力端子及び出力端子に必要な開口を有することができる。実施形態が、ディスクリートキャパシタを用いることに限定されないことに注意することが重要である。図４Ａ〜図４Ｂに示すキャパシタは、上述したように、必要に応じて、基板内に埋め込むこともできる。
【００７７】
［００７７］
以下は、本発明の様々な実施形態の実施例であり、各例示的な実施形態は、本発明の様々な態様を開示する。
【００７８】
ＩＩ．独立型フィルタを製造するための例示的方法
［００７８］
次に、本発明の実施形態による表面実装デバイス（ＳＭＤ）として構成された、図２Ａ〜図２Ｃに示すフィルタ等のＬＣＰベースのＩＰＤを製造する例示的なプロセスを、主に図５を参照して説明する。最初に、ステップ１に示すように、好ましくは、被覆しなくてもよい、または、ＬＣＰの片面または両面に銅箔を被覆することができる強化または非強化ＬＣＰラミネートである、出発材料が選定される。代替材料は、ＰＰＥ、ＰＴＦＥ合成物、炭化水素セラミック合成物、ＢＴ樹脂合成物（例えば、Ｓｐｅｅｄｂｏａｒｄ Ｃ）及び熱硬化樹脂（例えば、日立ＭＣＬ−ＬＸ−６７Ｆ）等の他の低損失有機ラミネートを含む。次に、ステップ２に示すように、スルービアが、ＬＣＰまたは他のラミネート、及び銅からなる層を貫通して穿孔される。それらの微小ビアは、機械穿孔、レーザ穿孔または当業者に知られている他の適当な方法で穿孔することができる。
【００７９】
［００７９］
ステップ３及びステップ４は、上記スルービア及びラミネートのメタライゼーションを含む。被覆されないまたは銅被覆されたＬＣＰまたは他のラミネートで始まる追加的な、半追加的な、または減ずべきプロセスにおいて、ＬＣＰまたは他のラミネートの両面及びビアは、無電解めっき、真空蒸着された銅、または、途切れない銅膜を形成する他の蒸着方法を用いてシードされる。上記デバイスのターゲット金属厚みを実現するために、電解めっきが行われて、単一のステップにおいて、ラミネートの両面及びビア内に銅が形成される。フィルタコンポーネントのための回路画成は、ステップ５に示すように、後にプリント及びエッチング工程が続いて、フィルタ回路構成を画成する銅のパネルまたはパターン電解めっきを伴う減法的、半追加的または完全追加的プロセスを用いて行うことができる。
【００８０】
［００８０］
次いで、製造されたデバイス回路は、ＬＣＰまたはステップ１に関して述べたような代替のラミネート材料、および／またはステップ６に示すような、コンポーネントを封入する十分な厚みを形成するためのフィルタの両面上のＡｌ、Ｃｕ、Ｍｏ金属（高出力用途の場合）の真空または非真空ラミネーションを用いてパッケージされる。内部金属層と外部金属層は、必要に応じて、ステップ７に示すように、信号及び接地接続部及びＳＭＤ端子を形成するために、機械的に、または、レーザ、光またはプラズマプロセスを用いて穿孔することができるめっきされたスルーホールを用いて接続される。スルーホールを有しないデバイスの２つの縁部も、後のメタライゼーションの間に、デバイスの追加的なシールドを形成するために、機械的ドリル／ルート／ミル、レーザ切断、またはソーイングプロセスを用いて穴あけすることができる。穿孔されたスルーホール及びシールドスロットは、ステップ８に示すように、ステップ３に関して上述したのと実質的に同じ方法でバス層を形成するために、電解めっきされた、または、スパッタ／真空蒸着銅を用いてシードされる。
【００８１】
［００８１］
ステップ９、ステップ１０及びステップ１１を参照すると、外側の層のための最終的な金属の厚みは、上記スルーホール及びシールドスロット内のめっきされた銅、及び上面及び底面上の銅によって形成されている。減法的、半追加的または追加的なプロセスは、ステップ４及びステップ５に関して上述したように、銅のプリント及びエッチング処理によって、外側層の接地回路及び接続のためのＳＭＤ端子を画成するのに用いることができる。そして、デバイスは、ＳＭＤアセンブリに適した端子金属の追加及びはんだプロセスの追加によって仕上げられる。デバイスの端子に対するそれらの仕上げ金属は、無電解Ｎｉ−Ａｕ、無電解スズ、無電解銀、電気めっきされたＮｉ−Ａｕ、はんだ（ＨＡＳＬ）または有機仕上げ（ＯＰＳ）等の共通のめっき金属または合金であり、その選択は、意図する用途に依存する。
【００８２】
［００８２］
その後、完成されたウェーハは、個々のフィルタコンポーネントに個別化される。シンギュレーションは、高速ダイシングソー、または、パンチングまたはルーティング／ミリング等の代替方法を用いて行うことができる。この製造プロセスの利点は、シンギュレーションの前または後に、コンポーネントを完全に電気的に検査する能力である。
【００８３】
［００８３］
次に、図６を参照して、本発明の実施形態によるボールグリッドアレイ（ＢＧＡ）またはチップスケールパッケージ（ＣＳＰ）として構成された、図３Ａ〜図３Ｃに示すフィルタ等のＬＣＰベースのＩＰＤを製造する別の例示的プロセスを説明する。最初に、ステップ１に示すように、好ましくは、被覆しなくてもよい、または、ＬＣＰの片面または両面を銅で被覆することができる強化または非強化ＬＣＰラミネートが出発材料として選択される。代替材料は、ＰＰＥ、ＰＴＦＥ合成物、炭化水素セラミック合成物、ＢＴ樹脂合成物（例えば、Ｓｐｅｅｄｂｏａｒｄ Ｃ）及び熱硬化樹脂（例えば、日立ＭＣＬ−ＬＸ−６７Ｆ）等の他の低損失有機ラミネートを含む。次に、ステップ２に示すように、スルービアが、ＬＣＰまたは他のラミネート、及び銅からなる層を貫通して穿孔される。微小ビアは、機械的穿孔、レーザ穿孔または当業者に知られている他の適当な方法を用いて穿孔することができる。
【００８４】
［００８４］
ステップ３及びステップ４は、上記スルービア及びラミネートのメタライゼーションを含む。被覆されないまたは銅被覆ＬＣＰまたは他のラミネートで始まる追加的、半追加的または減法的プロセスにおいては、ＬＣＰまたは他のラミネートの両面、およびビアは、無電解めっき、真空蒸着銅、または、途切れのない銅膜を形成する他の一般的な蒸着方法を用いてシードされる。上記デバイスのターゲット金属厚みを実現するために、電解めっきが行われて、単一のステップにおいて、ラミネートの両面及びビア内に銅が形成される。フィルタコンポーネントのための回路画成は、ステップ５に示すように、後にプリント及びエッチング工程が続いて、フィルタ回路構成を画成する銅のパネルまたはパターン電解めっきを伴う減法的、半追加的または完全追加的プロセスを用いて行うことができる。
【００８５】
［００８５］
次いで、製造されたデバイス回路は、ＬＣＰまたはステップ１に関して述べたような代替のラミネート材料、および／またはステップ６に示すような、コンポーネントを封入する所定の厚みのためのフィルタの両面上のＡｌ、Ｃｕ、Ｍｏ金属（高出力用途の場合）の真空または非真空ラミネーションを用いてパッケージされる。
【００８６】
［００８６］
上記フィルタコンポーネントの他方側では、ステップ７、ステップ８及びステップ９に示すように、カバーコート材料、液状感光性ソルダーレジスト（ＬＰＩ）またはドライフィルムソルダーレジストが、スピンコーティング、カーテンコーティングまたはローラコーティング、ドライフィルムラミネーション、スプレーコーティング等の標準的なプロセスを用いて付着される。この層は、後のリフロー及びコンポーネントの組立て中の端子間のはんだフローに対するバリアとして機能する。コンポーネント端子は、カバーコート／ソルダーレジスト材料内にウィンドウを開口して、基板レベルの相互接続のためのＢＧＡパッドを開けることによって画成される。このことは、フォトリソグラフィまたはレーザ切断等のプロセスを用いて行うことができる。そして、デバイスは、ＢＧＡアセンブリ及びはんだ付けプロセスに適した端子金属の付加によって仕上げられる。デバイス端子に対するそれらの仕上げ金属は、無電解Ｎｉ−Ａｕ、無電解スズ、無電解銀、電気めっきされたＮｉ−Ａｕ、はんだ（ＨＡＳＬ）または有機仕上げ（ＯＰＳ）等の共通のめっき金属または合金であり、その選択は、意図する用途、およびはんだまたはデバイス・モジュール間／ＰＷＢ相互配線に用いられる他の合金との親和性に依存する。
【００８７】
［００８７］
ステップ１０、ステップ１１、ステップ１２を参照すると、Ｐｂ／Ｓｎはんだ、または、他の鉛フリーはんだ及び金属合金を用いて、ステップ８で定義された方法で、上記ウィンドウ内に相互接続部が形成される。はんだペーストのスクリーン印刷またはステンシル印刷及びリフロー、または、めっきプロセス等のプロセスは、相互配線のためのバンプを形成するのに用いることができる。フィルタコンポーネントのＢＧＡ／ＣＳＰ構成は、シンギュレーション前の大面積基板上のコンポーネントの検査を可能にする。検査は、例えば、プロービング技術を用いて、あるいは、テストソケットまたはテスト器具を用いて行うことができる。
【００８８】
［００８８］
そして、完成されたウェーハは、個々のフィルタコンポーネントに個別化される。シンギュレーションは、高速ダイシングソー、または、パンチングまたはルーティング／ミリング等の代替方法を用いて行うことができる。この製造プロセスの利点は、シンギュレーションの前または後に、コンポーネントを完全に電気的に検査する能力である。
【００８９】
III．実際のデバイス
実施例Ｉ
［００８９］
本発明の実施形態による有機帯域通過フィルタ５００のＸ線写真を図７及び図８に示す。フィルタ５００は、ＬＣＰからなる５０μｍ厚の層である第１の有機誘電体層上に、互いに近接して形成された短絡ハイブリッドＣＰＷストリップライン蛇行伝送線路インダクタ５１２、５１４を備え、インダクタ５１２、５１４は、互いに直接的に磁気結合されている。各インダクタは、同じ絶縁シートを挟み込むことにより、平行プレートキャパシタ５１６、５１８を分離するように接続されている。中間共振器平行プレート結合キャパシタ５２４は、中間共振器結合キャパシタ電極の各プレートが、これらのインダクタを分離するように接続する方法で、同じ有機絶縁シートを挟み込む２つの離れ離れの金属プレートを用いて形成されている。また、第２の有機誘電体層及び第３の有機誘電体層は、第１の有機誘電体層を挟み込み、それらの間に前記絶縁シートを挟み込むように配置されている、３０〜４０ミルの厚さを有する高周波炭化水素材料からなる。
【００９０】
［００９０］
帯域通過フィルタ５００は、最も外側のシールド電極を保護するためにシールド電極のうちの最も外側の電極上に形成された、追加的な誘電体層、この場合においてはソルダーレジストをさらに備える。インダクタ５１２、５１４は、所望の長さで必要なキャパシタンスを形成しないため、各インダクタは、上記挟み込んだ誘電体と同じ第１の有機層を用いて、別々の接地された／分路された平行プレートに接続され、インダクタは、後に、図に示すように、共振器ペア５６０、５６２を一緒に構成する。図示のデバイスにおいては、平行プレートキャパシタ５２６、５２８は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第１の共振器素子及びそれに続く共振器素子のいずれかの面に用いられている。より高い密度が要求される場合には、第１の誘電体層等の多数の薄い層を、（２つより多い）複数のプレートキャパシタを形成するのに用いることができる。
【００９１】
［００９１］
帯域通過フィルタ５００は、前記第１〜第３の、またはそれ以降の誘電体層を備え、かつ前記シールド電極に接続された積層体の異なる側面にそれぞれ形成された２つの外部接地シールド電極５３４をさらに備える。追加的に、それらは、上記短絡インダクタ／共振器及びキャパシタのための接続を形成する。また、それら外部電極の存在は、基準が同じ第１の誘電体層上にあるＣＰＷ／ストリップライントポロジーを形成し、シールドを内部に形成し、共振器／インダクタ及びキャパシタへのアース接続も形成する。
【００９２】
［００９２］
上記帯域通過フィルタは、前記第１〜第３のまたはそれ以降の絶縁シートを備える積層体の一方の側面に形成されている、外部入力端子電極５６４及び外部出力端子電極５６６をさらに備える。外部側壁シールド電極５３４（図７）は、積層体の側壁の前記外部入力端子電極と外部出力端子電極との間に形成されており、また、外部接地シールド電極５４８は、積層体の対向する上面及び底面に形成されており、側壁シールド電極５３４に電気的に接続されている。
【００９３】
［００９３］
上記上面及び底面の外部接地シールド電極５４８のパターニングは、図７及び図８に示すような信号の入出力のための空間を残すのに必要なものである。
【００９４】
［００９４］
有機帯域通過フィルタ５００において、デバイス間の接続を形成するための第１のステップは、上記ビアのサイズの３倍程の大きさのパッドを有する、２ミル程度の小さなスルーホールをＬＣＰ及び銅を貫通して穿孔することによって行われる。次いで、ＬＣＰ銅ラミネートの両面が無電解で金属化される。そして、ラミネートの両面の銅は電気めっきされ、銅層は、フィルタコンポーネントを画成するようにプリント及びエッチングされる。
【００９５】
［００９５］
第２及び第３の有機誘電体層は、上記第１の有機誘電体層よりも概して厚い、例えば、３５ミル程の厚さを有し、コンポーネントを封入する所定の厚さのためにフィルタの両面に銅金属（高出力用との場合）を有する、Ｒｏｇｅｒ ＣｏｒｐｏｒａｔｉｏｎからのＲｏｇｅｒｓ ４３５０である。全ての金属は、信号の入出力のための空間を残すために、デバイスの上部及び底部で電気めっきされ、エッチングされかつパターン化される。
【００９６】
［００９６］
側壁接地シールド電極５３４は、単一または複数の接続され、穿孔されかつめっきされたスルーホールによって得ることができ、無電解またはスパッタシードの銅によってスルーホールに接続することができる。スルーホール内及び表面上の銅を電気めっきする。銅をプリント及びエッチングしてＳＭＤ接続を形成する。銅電極は、過剰な酸化を防ぐために、無電解ＮｉＡｕであってもよい。
【００９７】
［００９７］
図９は、図７及び図８の有機帯域通過フィルタ５００の場合のハードウェアの相関関係に対するモデルを示す。フィルタは、ＳＯＬＴ較正を実行した後、ＨＰ ８７２０ＥＳＶｅｃｔｏｒ Ｎｅｔｗｏｒｋ Ａｎａｌｙｚｅｒを用いて測定した。製作したフィルタの場合の測定データ及びシミュレートしたデータを示す。図９から明らかなように、測定データとシミュレートしたデータとの間には、良好な相関関係がある。有機帯域通過フィルタ５００は、第１の有機誘電体層用のＬＣＰを用いて製作し、３ＧＨｚでたった１．８８ｄＢの挿入損失及び２００ＭＨｚの１ｄＢ帯域幅を示す。このようなフィルタは、固定無線式レシーバでのＩＦ周波用途に適すると思われ、この場合、入力信号の搬送周波数は、約１４ＧＨｚであり、いくつかの低周波数信号にダウンコンバートしなければならない。
【００９８】
［００９８］
有機帯域通過フィルタ５００は、２つのみのメタライゼーション層と、有機基板内の全ての埋め込み受動素子とを有するＣＰＷ／ストリップライントポロジーを用いており、その結果、図９に示すように、標準化されていない（５層より多い）多層セラミックプロセスよりも良好な性能につながった。
【００９９】
［００９９］
フィルタ５００の場合のキャパシタのＱが、ＬＣＰを用いて３ＧＨｚで２００と高く測定されたのに対して、インダクタのＱが３ＧＨｚで約１００という所要レベルに保たれたことは何の意味もなさない。これは、インダクタの設計を最適化することなく、ＬＣＰ等の材料を用いることの利点を理解するために行ったことである。しかし、２００を超えるＱも、有機基板上のインダクタに対して実現可能である。図示のフィルタ回路で、インダクタのＱが２００の場合の再シミュレーションは、シミュレートした場合に、１．１５ｄＢの挿入損失を示した。周波数及び帯域幅で１．１５ｄＢの損失を有するフィルタは、体積がより大きく、かつより高コストのセラミックキャビティ及び一体鋳造フィルタを用いることによってのみ、代替的に実現することができる。
【０１００】
実施例ＩＩ
［０１００］
本発明の実施形態による別の有機帯域通過フィルタ６００を図１０の写真に示す。フィルタ６００は、互いに直接的に磁気結合された、ＬＣＰからなる第１の有機誘電体層上に互いに近接して形成された短絡されたハイブリッドＣＰＷマイクロストリップの蛇行インダクタ６１２、６１４を備える。“短絡された”という用語は、この場合、（コプレーナ接地リングとも呼ばれる）内蔵シールド６３０として機能する大きな金属製領域に接続された各インダクタの一方の端部を指す。また、フィルタ６００は、中間共振器結合キャパシタ電極の各プレートが別々の共振器に接続するように、第１の有機誘電体層を挟み込む２つの離れ離れの金属プレートを用いて形成された内蔵シールド６３０を有する中間共振器平行プレート結合キャパシタ電極６２４を含む。さらにまた、フィルタ６００は、この場合、Ｒｏｇｅｒｓ ＣｏｒｐｏｒａｔｉｏｎからのＲｏｇｅｒｓ ４３５０であり、フィルタの一方の面を挟み込んで実質的かつ完全にシールドするように、上述した回路を覆って配置されている第２の有機誘電体層上にそれぞれ形成された第１のシールド電極を含む。
【０１０１】
［０１０１］
上記フィルタは、必要に応じて、最も外側のシールド電極を保護するためにシールド電極の外側に形成された第３の有機絶縁シートをさらに備えてもよい。このフィルタにおいて、インダクタ６１２、６１４は、所望の長さで必要なキャパシタンスを形成しないため、各インダクタは、後に一緒になって共振器ペアを構成する、上記挟み込まれた誘電体と同じ第１の有機層を用いて、別々の接地された／分路された平行プレート（２つのプレート）に接続される。また、平行プレート／インターディジタルキャパシタ６２６、６２８は、インピーダンス整合のために、上記デバイスの上記入力端子及び出力端子において、第１の及びそれに続く共振器素子のどちらかで用いられる。より大きな密度が要求される場合には、第１の誘電体層等の複数の薄い層を、（２より多い）複数のプレートキャパシタを形成するのに用いることができる。また、第１の誘電体として用いられる高温溶解ＬＣＰと比較して、より低温溶解のＬＣＰ等の他の誘電体層が、第１の基板の他方の面（第２の基板と同じではない面）に積層され、その後、デバイスを基板上の対応する端子に接続するために、接地及び入出力接続部が必要な箇所に、はんだバンプ開口部が形成される。
【０１０２】
［０１０２］
基準が同じ第１の誘電体層上にあるＣＰＷトポロジーは、内部にシールドを形成し、上記共振器／インダクタ及びキャパシタへのアース接続を提供する。しかし、より雑音性の環境においては、実施例Ｉにおける電極等の外部電極を、追加的なシールドのために付加することができる。
【０１０３】
［０１０３］
上記第２の帯域通過フィルタにおいて、第３の基板内の開口部は、ＣＰＷ接地及び互いに接続されていない他の２つの開口部に接続された接地接続または入力端子及び出力端子のために機能するアースを可能にする。
【０１０４】
［０１０４］
デバイス間に接続部を形成することに対する第１のステップは、（用いる誘電体の厚さ程の小さな径の）スルーホールを、ＬＣＰからなる第１の有機誘電体層と銅とを貫通して穿孔することによって行われる。次に、ＬＣＰ銅ラミネートの両面が、無電解銅によって金属化される。次いで、銅は、ラミネートの両面で電気めっきされる。そして、銅は、フィルタコンポーネントを画成するために、プリントされ、エッチングされる。
【０１０５】
［０１０５］
上記第２の有機誘電体層は、コンポーネントを封入するために、（高出力用途の場合）銅金属が、約２０〜３０μｍの所定の厚さまで、上記フィルタの上面にめっきされている上記第１の有機誘電体層よりも概して大きい厚さを有するラミネートＬＣＰまたは他の適当な誘電体とすることができる。上記第３の有機誘電体層は、はんだ位置決めパッドを形成するために、所定の厚さまで銅が開口部内にめっきされている第１の有機誘電体層よりも概して大きいまたは小さい厚さを有するラミネートＬＣＰまたは他の適当な誘電体である。第３の基板内の開口部には、スクリーンはんだペーストが充填されており、バンプを形成するためにリフローされる。
【０１０６】
［０１０６］
図１１は、図１０の有機帯域通過フィルタの場合のハードウェア相関関係に対するモデルを示す。要約すれば、フィルタは、２つのみのメタライゼーション層と、有機基板内の全ての埋め込み受動素子とを有するＣＰＷトポロジーを用い、その結果、標準化されていない（５より多い）多層セラミックプロセスよりも良好な性能をもたらす。ＬＣＰ等の低損失材料の採用がより一般化するにつれて、このデザインは、コンパクトな基板及びパッケージにブルートゥース／ＷＬＡＮ等の用途のための超低損失フィルタを一体化することの実現可能性を示している。
【０１０７】
［０１０７］
フィルタ６００の場合の測定データ及びシミュレートしたデータを図１１に示す。図を見て分かるように、測定データとシミュレートしたデータとの間には、良好な相関関係がある。フィルタ６００は、たった２．２２ｄＢの挿入損失を有する。
【０１０８】
［０１０８］
キャパシタのＱが、ＬＣＰを用いて３００と高くなる可能性があるのに対して、上記インダクタのＱが約１３０の所要レベルに保たれたことは注目に値する。挿入損失は、同じ設置面積を有するＭＬＣフィルタよりも０．６ｄＢ低かった。図示のフィルタ回路で、インダクタが２００のＱを有する場合の再シミュレーションは、シミュレートした場合に、１．６５ｄＢの挿入損失を示した。ブルートゥース／ＷＬＡＮフィルタの所望の周波数及び帯域幅において１．６５ｄＢの損失を有するフィルタは、より大きな容積及びより高コストのセラミックキャビティ及び一体鋳造フィルタを用いることによってのみ、代替的に実現することができる。
【０１０９】
実施例ＩＩＩ
［０１０９］
本発明の実施形態によるまた別の有機帯域通過フィルタ７００を図１２の写真に示す。有機帯域通過フィルタ７００は、互いに直接的に磁気結合された、Ｅ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ａｎｄ ＣｏｍｐａｎｙによるエポキシベースのＶｉａｌｕｘ等の第１の有機誘電体基板上に互いに近接して形成された、短絡されたハイブリッドＣＰＷマイクロストリップ蛇行インダクタを備える。また、第３の帯域通過フィルタは、中間共振器結合キャパシタ電極の各プレートが別々の共振器に接続するように、同じ有機絶縁シートを挟み込む２つの離れ離れの金属プレートを用いて形成された、接地リングを有する、中間共振器平行プレート結合キャパシタ電極７２４を備える。
【０１１０】
［０１１０］
伝送線路インダクタ７１２、７１４は、所望の長さで必要なキャパシタンスを形成しない。誘電体は、キャパシタ用途に対しては損失が多いため、各インダクタは、１つのキャパシタの一方の端子が一方の共振器に接続されており、かつ他方の短絡された端子が内蔵シールド電極７３０に接続されているチップキャパシタまたはセラミックキャパシタ等の独立したディスクリートキャパシタ７０２に代替される。同じことが、他方のキャパシタ７２４に対して行うことができ、この場合、一方の端子は接地され、すなわち、ＣＰＷ接地電極７３０に接続され、他方の端子は、共振器部に接続される。また、平行プレート／インターディジタルキャパシタ７２６、７２８は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第１及びそれに続く共振器素子のいずれかの面で用いられる。より大きな密度が要求される場合には、第１の誘電体層等の複数の薄い層を、（２より多い）複数のプレートキャパシタを形成するのに用いることができる。
【０１１１】
［０１１１］
有機帯域通過フィルタ７００は、（上記ディスクリートキャパシタの面と反対側の）上記第１の有機誘電体層の一方の面に積層されている別の単一被覆の第２の有機誘電体層をさらに備えてもよい。また、フィルタは、内蔵シールド電極７３０及び単一被覆誘電体の金属シートに接続された第１及び第２の有機誘電体層を貫通する複数のプレートスルーホールをさらに備えてもよい。このことは、コスト節約のためには、好ましい、または、好ましくない可能性があるが、それらのビアを追加することは、真のＣＰＷ／マイクロストリップハイブリッドデバイスを形成する。基準が同じ第１の有機誘電体層上にある上記ＣＰＷトポロジーは、内部にシールドを形成し、また、上記共振器／インダクタ及びキャパシタへの接地接続性を提供する。しかし、より雑音性の環境においては、追加的なシールドのために、外部スルーホールを付加することができる。
【０１１２】
［０１１２］
有機帯域通過フィルタ７００は、回路の保護を実行でき、デバイスを吸湿及び腐食から守る、ディスクリートキャパシタ７０２と同じ面上に、第３の有機誘電体層をさらに備えてもよい。この材料は、基板上の他の回路を保護するために、基板製造会社によって使用されるであろう、はんだマスク材料と同じとすることができる。また、帯域通過フィルタ７００は、上面でデバイスを封じ込め、ＥＭＩ干渉及び放射効果がフィルタのパフォーマンスに影響を及ぼすことを防ぐ金属製蓋またはキャップ／電磁シールドをさらに備えてもよい。
【０１１３】
［０１１３］
図１３は、図１２の有機帯域通過フィルタ７００の場合のハードウェア相関関係に対するモデルを示す。具体的には、図１３は、２つのディスクリートキャパシタを除いて、全ての埋め込みコンポーネントを有するフィルタの場合のハードウェア相関関係に対するモデルを示す。図に示すように、測定結果と予測した結果との間には、非常に良好な一致がある。測定したフィルタは、中心周波数＝１．９ＧＨｚ、６０ＭＨｚの１ｄＢ帯域幅及び１２０ＭＨｚの３ｄＢ帯域幅を有する。１．５ＧＨｚにおける減衰は、要望どおりに、〜４０ｄＢである。挿入損失は、このような用途の場合の３ｄＢの仕様よりも大きい、１．９ＧＨｚにおいて約３．８ｄＢである。これは、３ｄＢというより小さな損失を実現するのに必要な６０の所要のＱではなく、Ｖｉａｌｕｘにおける４０のＱを有する中心及び整合キャパシタの使用によるものである。この挿入損失は、有機誘電体層のための、Ｒｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎ誘電体材料からのＡ−ＰＰＥ（商標）またはＬＣＰ（商標）を使用することによってより低くすることができる。このようなフィルタは、携帯電話において中間ＲＦフィルタとして、あるいは、コードレス電話においてフロントエンドＲＦフィルタとして適用できるであろう。
【０１１４】
［０１１４］
図１３を見て分かるように、測定データと予測した結果には、Ｓ２１の場合、２．５ＧＨｚを超えて不一致がある。この不一致は、上記２つのディスクリートキャパシタの間の結合によるものである。このシミュレーションは、個々のコンポーネントに対して、および上記インダクタ間の間隔を最適化するために行った。ディスクリートキャパシタは、それらの間に何らかの結合を伴うことなく、個別のコンポーネントとして測定した。キャパシタ間の密な間隔は、２．５ＧＨｚ以上の周波数において現れる好ましくない結合効果をもたらす可能性がある。２つのディスクリートキャパシタの間に相互結合関係を含ませると、その結果は、測定値と良好に一致する。
【０１１５】
［０１１５］
従って、有機帯域通過フィルタ７００は、ディスクリートキャパシタと共に、２つのみのメタライゼーションレベル及びエポキシベースの基板を有するＣＰＷトポロジーを用い、トポロジーは、標準化されていない（５より多い）多層セラミックプロセスのパフォーマンスを実現する。加えて、上記ＭＬＣフィルタは、第一に、他の誘電体と親和性がないフィルタ固有の誘電体の使用のため、第二に、セラミックプロセスに用いられる標準的な５μｍラインにより存在する減衰を少なくするのに必要な１００μｍ厚のアルミニウム導体線路等のいくつかの特性の特異性のため等を含むいくつかの理由により、セラミックパッケージの同じ層内の他のコンポーネントと一体化することができない。この段落で論じたデザインは、多層ラミネート基板に関する標準的なデザインルールを用いて製作し、別々の表面実装デバイスを要することなく、基板上に直接実装することができる。さらに、ハードウェア相関関係に対するモデルは、用いるデザイン技術の妥当性を示す。
【０１１６】
ＩＶ．ＲＦ／無線信号受動処理コンポーネント
［０１１６］
フィルタ、ダイプレクサ、カプラ、バラン、マルチプレクサ、および有機基板またはＰＣＢ内の他のＲＦ信号処理受動機能等の高性能受動素子のインテグレーションは、ＬＴＣＣへの依存をなくすことができ、モジュールの表面積を減らし、コストを節約し、かつ信頼性を向上させるのに役に立つであろう。本発明は、完全にパッケージ化された小型の帯域通過フィルタ、バラン、ダイプレクサ、マルチプレクサ、カプラ、およびＬＣＰを用いたそれらの組合せ、および新規な多層ポリマーベースの基板を実現できる。本発明の実施形態に従って製作したコンポーネントは、次の明確な特徴、すなわち、１）それらのコンポーネントは、ハイブリッドコプレーナ導波路（ＣＰＷ）／ストリップライントポロジーを用いて実装されるため、コンポーネントを、入力／出力端子として使用する箇所を除いて、全ての側面で完全にシールドすることができ、それに伴って、放射損失及び電磁干渉を最小化することができる、２）集中型素子と分散型素子との組合せ、および多層基板内のコンポーネント間の結合を用いることで、λ／４０程度のサイズ低減を実現できる、３）同程度のサイズ、帯域幅及び減衰仕様の場合、セラミック一体鋳造フィルタに匹敵する低挿入損失、４）多数の寿命試験によって実証可能な高信頼性、５）わずかな温度依存性の性能変動、６）ＬＴＣＣと同じ密度を実現するための金属層が少ない、７）フィルタ、ダイプレクサ及びバラン等の異なる機能を実施するために、複数の周波数（１ＧＨｚ〜１００ＧＨｚ）で使用することができる単一の基板、８）大面積（１２×１８平方インチ）処理に対する導電性、９）より少ない層数により市場に出す時間が早い、１０）セラミックに匹敵する優秀な密封特性（例えば、０．０４％吸湿）、および１１）ＬＴＣＣ、ＰＣＢ、ＰＣＢまたはＴＦＯＳ上の集積回路（ＩＣ）及びディスクリート素子、およびＰＣＢ、ＰＣＢ上のＩＣ、またはＰＣＢ上のＬＴＣＣおよび、単一のＰＣＢまたは多層ポリマー基板上の究極的に多数のＩＣに対する他の変形等のパッケージングのいくつかの層をなくす、のうちの１つ以上を提供する。
【０１１７】
帯域通過フィルタデザイン
［０１１７］
無線周波数（ＲＦ）フィルタは一般に、帯域外のエネルギを除去し、イメージ帯域信号の排除を実行するのに用いられる。ほとんどのアーキテクチャにおけるＲＦフィルタのデザインは、ほとんどのＲＦ規格のためのマルチギガヘルツ範囲の方へ上がっているため、中心周波数が問題になってきている。搬送周波数が高くなるにつれて、フィルタの負荷されたＱ（搬送周波数／３ｄＢ帯域幅）が高くなり、このことは、フィルタ素子を形成するインダクタ、キャパシタ及び共振器等のコンポーネントの負荷されていない品質係数に対する高い要求を出す。これらのフィルタ及び信号処理ユニットは、より小さな、または、同様の設置面積で同等以上のパフォーマンスを有するキャビティフィルタ、ＭＬＣ及びＬＴＣＣフィルタ及び信号処理デバイスに対応することができる。具体的には、本発明は、高Ｋ誘電定数粒子が充填されているか、または、充填されていない、および８０２．１１ａ／ｂ／ｇ、ローカル・マルチポイント配信サービス（ＬＭＤＳ）／マルチチャネル・マルチポイント配信サービス（ＭＭＤＳ）、衛星／ディジタルＴＶ、ＵＷＢ、携帯電話及びブルートゥースタイプのアプリケーション等の異なる通信規格に対して、基板内での、フィルタ、バラン、ダイプレクサ及びこれらの組合せ等の複数のＲＦコンポーネントのインテグレーションをサポートするためのブラインド及び埋め込みビア構造を可能にする形態で相互接続されている液晶ポリマー膜等の薄い誘電体層を用いる多層有機基板を備える。
【０１１８】
［０１１８］
異なるフィルタは、図１４Ａに示す回路構成を用いて実施されている。図１４Ａは、本発明の実施形態による二極二次フィルタ８００の回路図である。二次フィルタ８００は、フィードバックキャパシタＣＩｎｔｅｒ−Ｒｅｓｏｎａｔｏｒ８０６と並列の（キャパシタＣｍｕｔｕａｌ８０２を介した容量結合と、インダクタＬｍｕｔｕａｌ８０４を介した誘導結合とを有する）二次結合共振器帯域通過フィルタを含む。本発明の実施形態によれば、携帯電話、携帯無線電話、無線インフラストラクチャ、ＷＬＡＮ等に使用される小さな、薄い面状狭帯域バンドパスフィルタは、第１の有機誘電体基板上に、または、ビア接続によって相互接続された複数の誘電体基板上に、互いに近接して形成され、また、互いに直接的に磁気結合されるために、互いに近接している、複数の端部短絡ハイブリッドＣＰＷ／ストリップライン／マイクロストリップ・蛇行／直線状インダクタまたは伝送線路共振器（すなわち、ＬＲＥＳ１ ８１６、ＬＲＥＳ２ ８１８）を含む。下方または上方停止帯域における一次減衰零点は、Ｌｍｕｔｕａｌ８０４とＣｍｕｔｕａｌ８０２の組合せによって形成された並列共振器を用いて実現される。フィードバックキャパシタＣｉｎｔｅｒ−Ｒｅｓｏｎａｔｏｒ８０６の目的は、増強された険しさ／ロールオフに対して、この一次零点を通過帯域に近づけることにより、零点の位置を変えること、及び別の伝送零点を導入することである。このことは、それぞれの寄生インダクタンスで共振して、伝送零点を形成する集中キャパシタＣＲＥＳ１ ８１２及びＣＲＥＳ２ ８１４の共振特性を用いることによって行うこともできる。集中キャパシタＣＲＥＳ１ ８１２及びＣＲＥＳ２ ８１４は、共振器ＬＲＥＳ１ ８１６、ＬＲＥＳ２ ８１８に固有の寄生容量が、帯域通過型の応答に対して十分ではない場合に用いられる。これらの変形例のうちのいくつかは、既に詳細に論じている。このデザイン概略図の変形を図１４Ｂ、図１４Ｃ及び図１４Ｄに示す。具体的には、単純化のために、図１６Ａにおける共振器アーム（ＣＲＥＳ、ＬＲＥＳ）の変形例のみを、図１４Ｂ、図１４Ｃ及び図１４Ｄに示している。図１４Ｂは、楕円形共振器部を示す。図１４Ｃは、より高い伝送零点を形成する共振器部を示す。図１４Ｄは、より低い伝送零点を形成する共振器部を示す。これらの共振器アームは、共振器間の容量結合または誘導結合を用いて接続することができる。Ｃｉｎｔｅｒ−ｒｅｓｏｎａｔｏｒ８０６は、キャパシタンス、インダクタンス、および伝送零点の追加、帯域幅の制御及び中心周波数の制御のための制御理論に基づいて、より多くの自由度を得るのに役に立つ隣接する共振器間または隣接しない共振器間の相互インダクタンスの形で存在するリアクタンスを概念的に表す。
【０１１９】
［０１１９］
また、図１４Ａに関しては、中心周波数の第二高調波及び第三高調波での高減衰を実現するために、インダクタＬｌｏｗｐａｓｓ８０８及びキャパシタＣｌｏｗｐａｓｓ８１０等のローパスフィルタ素子が入力及び出力に設けられている。また、セクション間でインピーダンスを整合させるために、キャパシタＣｍａｔｃｈ１ ８２０が設けられている。しかし、単純化のために、寄生コンポーネントは、図１４Ａに示されていない。
【０１２０】
［０１２０］
実施例として、薄いラミネート基板の２つの面上に２つの金属層を用いて、本発明に従って構成し、その後、両面でシールドした２極フィルタは、３×３ｍｍの設置面積、１．５ｍｍの高さを有し、１．８ｍｍの高さを有する４×５ｍｍの一体鋳造フィルタの性能をエミュレートする。１２”×１２”基板に対して本発明による処理技術を用いると、フィルタ間の間隙を含めて、約６５００個のこのようなコンポーネントを製造することが可能であり、これは、その費用有効性を示す。本発明によるフィルタは、セラミックフィルタまたは鋳造キャビティフィルタにおける多層と比較したＣＰＷ型トポロジーのため、２つだけの金属層を要する。このことは、セラミックフィルタまたは鋳造キャビティフィルタと比較して、設計時間及び処理時間も縮小する。このようなデザインは、２００４年１月１日に公開され、本出願の所有者に譲渡された、「独立型有機ベースの受動デバイス（“Ｓｔａｎｄ−Ａｌｏｎｅ Ｏｒｇａｎｉｃ−Ｂａｓｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅｓ”）」というタイトルの米国特許公開第２００４００００７０１Ａ１号明細書で論じられている。
【０１２１】
［０１２１］
例示的な実施形態において、図１５の帯域通過型フィルタ９００は、ＷＬＡＮ（８０２．１１ ｂ／ｇ）式用途のために設計され、ブルートゥース、及び他のＩＳＭ帯域型用途にも用いることができる。２．４ＧＨｚ ＷＬＡＮフロントエンドＲＦフィルタ型用途を対象とする帯域通過型フィルタ９００は、図１４Ａに示す以下の集中素子コンポーネント、すなわち、ＬＲＥＳ１ ８１６＝ＬＲＥＳ２ ８１８＝５．１ｎＨ、ＣＲＥＳ１ ８１２＝ＣＲＥＳ２ ８１４＝０．９ｐＦ、Ｌｍｕｔｕａｌ ８０４＝２６ｎＨ、Ｃｍｕｔｕａｌ ８０２＝０．０８８ｐＦ、Ｃｍａｔｃｈｌ ８２０＝０．３ｐＦ、Ｃｌｏｗｐａｓｓ８１０＝０．５２、Ｌｌｏｗｐａｓｓ８０８＝０．３５ｎＨ及びＣｉｎｔｅｒ−ｒｅｓｏｎａｔｏｒ８０６＝０．０５ｐＦを用いて設計した。この場合、ＣＲＥＳ１ ８１２及びＣＲＥＳ２ ８１４は、インダクタＬＲＥＳ１ ８１６及びＬＲＥＳ２ ８１８及びＣｍａｔｃｈ１ ８２０及びＣｍａｔｃｈ２ ８２２の分路キャパシタンスの寄生容量として存在する。図１６に示すように、フィルタは、２．４〜２．５ＧＨｚから１．３ｄＢより小さい挿入損失を有する１００ＭＨｚの１ｄＢ帯域幅と、２．８ＧＨｚ及び１．６Ｇにおける伝送零点とを示す。図１５について説明すると、このフィルタは、２ミル厚のＬＣＰからなる１つの層と、両面上の金属層Ｍ１ ９０４及びＭ２ ９０６とを用いて構成されている。また、内部金属層Ｍ１、Ｍ２及びＭ３及び上部及び底部シールド層９０２、９１０は、本出願の全体を通して、円形パターン内に配置された小さな三角形によって示されているビアを含んでもよい。フィルタは、両面の４ミルのプリプレグ（例えば、Ｒｏｇｅｒｓ４４５０Ｂ）を用いてパッケージされ（上記参照、および変形例に対しては、上述した米国特許公開第２００４００００７０１Ａ１号を参照）、その後、両面で、８ミルの炭化水素（例えば、Ｒｏｇｅｒｓ４００３、４３５０タイプ）でパッケージされる。この積層体は、図１７Ａに示し、かつ本願明細書で論じるものに一致する。
【０１２２】
［０１２２］
具体的には、図１７Ａは、６つの金属層（暗線で示されている金属）を開示する。上部及び底部金属層は、接地シールドとして機能することができる。ＬＣＰ層の各面上の金属層は、インダクタと、平行プレートキャパシタとを含んでもよい。上記プリプレグ層に隣接するラミネート層上の金属層は、任意的なものであり、必要に応じて、例えば、追加的な密度のために、追加的なコンポーネントを含んでもよい。本発明の実施形態によれば、インダクタは、好ましくは、ＬＣＰ層上に形成され、キャパシタは、ＬＣＰ層上またはラミネート層上のいずれかに形成される。図１７Ｂは、図１７Ａの拡張であり、両面に金属層を有する追加的なＬＣＰ層が、付加されている。平行プレートキャパシタ及びインダクタを含むより多くのコンポーネントを、この追加的なＬＣＰ層上に配置することができる。この追加的なＬＣＰ層は、追加的なプリプレグ層によって他のＬＣＰ層と離されているが、層は、微小ビアにより電気的に接続することができる。
【０１２３】
［０１２３］
図１７Ｃは、上記ラミネート層に対して、高Ｋ層が代用されていることを除いて、図１７Ｂに示す層を示す。上記ラミネート層と比較した場合、高Ｋ層は、セパレーションを高め、高Ｋ層上に配置することができるキャパシタコンポーネントのキャパシタンスを増加させる。一般的に、重要でない低性能のコンポーネントが、高Ｋ層上に配置されることになる。図１７Ｄは、２つのプリプレグ層によって分離されている３つのＬＣＰ層を示す。図１７Ａ〜図１７Ｃのこれまでの積層体と比較して、図１７Ｄに示す積層体の態様は、０．３ｍｍ厚程度の基板とすることができる極端に薄い積層体である。４つの金属層を図１７Ｄに示し、金属層は、キャパシタ及びインダクタ等のコンポーネントを含むことができ、優れた密度を実現できる。図１７Ｄは、高性能基板として認識してよい。当業者は、図１７Ｄの積層体が、３つのＬＣＰ層に限定されず、プリプレグ層によって他のＬＣＰ層から離れている別のＬＣＰ層を含む追加的な層を含むことができることを認識するであろう。
【０１２４】
［０１２４］
図１７Ｅは、２つのラミネート層、ＬＣＰ層または高Ｋ層間に配置されている内部高Ｋ層を示す。具体的には、高Ｋ層は、高Ｋ層の両面のプリプレグ層によって、各ラミネート層、ＬＣＰ層または高Ｋ層から離れている。高Ｋ層、及びラミネート層、ＬＣＰ層または高Ｋ層の各々は、インダクタ及びキャパシタ等の集積コンポーネントを形成するために、各面上に金属層を含んでもよい。図１７Ｅに示す積層体は、より緩い性能仕様を有してもよいバランに適する可能性がある。そのような場合、高Ｋ中間層は、このような厳しい要件（例えば、厚さ）で製作する必要はなく、また、内部層としての使用に適している。図１７Ｆは、外側ＲＣＦ（ｒｅｓｉｎ ｃｏａｔｅｄ ｆｏｉｌ）層の追加を伴う、図１７Ａに示したのと同様の積層体を開示する。ＲＣＦ（ｒｅｓｉｎ ｃｏａｔｅｄ ｆｏｉｌ）は、高Ｋ及びＬＣＰと比較して低コストで、線路及び間隙及び微小ビアに対して同じ密度を可能にする。また、図１７Ｆにおいて、ラミネートは、高Ｋ層またはＬＣＰ層で置き換えることもできる。
【０１２５】
［０１２５］
ハイブリッドＣＰＷストリップライントポロジーを用いて機能させる場合、高性能コンポーネントは、典型的には、アースからかなり離す必要があり、低性能コンポーネントは、アースに近づけてもよい。例えば、図１７Ｂにおいて、インダクタは、内部ＬＣＰ層内に配置することができるが、平行プレートキャパシタは、ラミネート層上に配置することができる。しかし、平行プレートキャパシタは、内部ＬＣＰ層上に配置することもできる。
【０１２６】
［０１２６］
図１５に戻って説明すると、このトポロジーは、Ｃｍｕｔｕａｌ８０２及びＬｍｕｔｕａｌ８０４を制御して、帯域幅、および中心周波数の下方側または上方側の基本伝送零点を制御するために、上記インダクタのコイル間の距離を用いる。Ｃｉｎｔｅｒ−ｒｅｓｏｎａｔｏｒ８０６は、インターディジタルまたは平行プレートキャパシタとして付加することができる。他の自由度は、ＬＣＰまたは内部ポリマーの厚さである。例えば、１ミルのＬＣＰ上の同じインダクタは、並列ＣＲＥＳ１ ８１２＝ＣＲＥＳ２ ８１４＝０．１２ｐＦで、ＬＲＥＳ１ ８１６＝ＬＲＥＳ２ ８１６＝１０ｎＨを示す。いずれかの面のＣｍａｔｃｈ１ ８２０／Ｃｍａｔｃｈ２ ８２２は、上記フィルタの所望のインピーダンスを制御する。このようなトポロジーは、図１４Ａに示すトポロジーまたは図１４Ｂ〜図１４Ｄに示す変形例を有する１極または多極フィルタとして用いることができる。このデザインの場合の他の可能性のある変形例は、２つのＬＣＰ層を有する、図１７Ｂの積層体を用いることである。図１５の内部層Ｍ２ ９０６及びＭ３ ９０８を見て分かるように、インダクタを互いに隣接して配置する方法には制限がある。このことは、異なる種類のフィルタに対する制限となる。この状況において、インダクタは、図１７Ｂに示すＬＣＰ層に隣接している４つの金属層の間で分割することができる。この場合、それらのインダクタは、互いに垂直方向にすることができ、または、Ｘ、Ｙ及びＺ方向に互いにずらすことができ、このことは、設計者に、ＢＷ等の設計パラメータ、及び伝送零点に対するより多くの自由度を与える。そして、最適なサイズ低減のための別のメカニズムは、キャパシタＣＭａｔｃｈ１ ８２０、ＣＭａｔｃｈ２ ８２２及びＣＲＥＳ１ ８１２、ＣＲＥＳ２ ８１４、すなわち、本質的に、ＬＣＰ層上の全てのキャパシタを、好ましくは、１つのインダクタのみを含む中心ＬＣＰ層から離して配置することである。図１７Ｃ及び図１７Ｄは、そのようなデザインに用いることができる。外部ＬＣＰコア（すなわち、上記ラミネート層）または上記高Ｋ層は、高電流保持インダクタを含む最も内側の層からかなり離さなければならない。このような場合、アースからのインダクタの（絶縁のための）所要の距離を維持するために、より厚いプリプレグ層を用いるべきである。
【０１２７】
［０１２７］
このデザインと比較して、上述した米国特許公開第２００４００００７０１Ａ１号明細書に示されたデザインの実施例は、コンポーネントの有効な寄生容量を用いない、実行可能な一般的なデザインを示す。そのようなデザインは、コンポーネントの値が小さくなり、かつ寄生容量が制御しにくくなる高い周波数で、あるいは、基地局、ＬＭＤＳ、ＭＭＤＳ、及びスペースが重要ではなく、パフォーマンスやインテグレーションが重要であるアクセスポイント等の用途における低い周波数で有用である。
【０１２８】
［０１２８］
図１８は、低損失及び通過帯域（９．８〜１１．８ＧＨｚ、１４．７〜１８ＧＨｚ）の第二及び第三高調波の減衰を伴って、４．９〜５．９ＧＨｚを通過させ、かつ８０２．１１ｂ／ｇ周波数及び２．２ＧＨｚ以下のセル周波数を減衰させる帯域通過フィルタとしての用途に適用可能な広帯域幅フィルタの例示的な実施形態を示す。この積層体は、図１７Ａに示したものと一致する。しかし、１ミルのＬＣＰが、両面の４ミルのＲｏｇｅｒｓ４３５０ラミネート及びＲｏｇｅｒｓ４４５０プリプレグと共に用いられている。図１５のこれまでの回路に対して提示した同様のデザイン原理が、図１８に示す特定の回路にも適用可能である。上述した回路のサイズは、おおよそ２ｍｍ×２ｍｍであり、２４００ＭＨｚで９つのコンポーネントを、および５５００ＭＨｚで７つのコンポーネントを集積し、これは、１５０〜２００（コンポーネント／平方センチ）以上のコンポーネント密度と同じである。
【０１２９】
［０１２９］
次に、高Ｋ層の利用について詳細に説明する。ＬＣＰ層または他のラミネート層は、高Ｋ誘電体粒子で充填することができ、あるいは、高Ｋ付着薄膜を組み込むことができる。高Ｋ粒子の組み込みは、チタン酸バリウム、硝酸マグネシウム鉛または二酸化チタン等の高Ｋ粒子上に界面活性剤を導入して粒子のクラスタ化を最小化した後、乾燥させ、被覆有機層を完成したシートに引き抜きかつ押圧する前に、有機溶解物に後続の導入を行うことによって実現することができる。結果として生じる、銅シートまたは銅平面の間に挟まれた高Ｋ層は、ノイズ抑制及び他の便益のために、多層積層体内で処理することができる埋め込みデカップリング層として機能することができる。有機層に含ませる高Ｋ粒子の量は、結果として得られる誘電定数の値及び物理的完全性を決めることになる。典型的な体積分率は、１０％〜５０％変化する。また、付着または充填される高Ｋ有機層は、６ＧＨｚを超える用途をサポートすることができる受動コンポーネント及びアレイを可能にする。このことは、上部及び底部の導体層をリソグラフィックに画成して平行プレート構造を形成することにより、少なくとも部分的に実現される。充填された有機層及び充填されない有機層は、リソグラフィックに画成された上部及び底部の導体層の間に挟み込まれる。
【０１３０】
［０１３０］
高Ｋ層は、帯域通過回路の挿入損失に大きな影響を与えないため、整合キャパシタに用いることができる。しかし、共振器タンク内のキャパシタ、すなわち、ＣＲＥＳ１ ８１２及びＣＲＥＳ２ ８１４は、注意深く検査する必要がある。材料物質の損失正接（ｔａｎδ）は、キャパシタの線質係数（ｑｕａｌｉｔｙ ｆａｃｔｏｒ；Ｑ）を決める。線質は、損失正接に逆比例し、導電損失を排除する最大可能線質は、１／（ｔａｎδ）である。帯域通過回路の場合、各タンク内のＬＲＥＳ及びＣＲＥＳの線質は、回路の損失も制御する、コンポーネントの全体の線質を決める。ＬＣＰの場合、最大線質係数は、１／０．００２＝５００である。この場合において、インダクタのＱは、各共振器の線質にほぼ等しく、フィルタのパフォーマンスを支配する。
【０１３１】
［０１３１］
これまで提示してきた結果は、二極共振器デザインに対してのものであるが、当業者は、追加的な零点及び異なる通過帯域特性が必要な場合に、追加的な極を有するフィルタに対してデザインを容易に拡大適用できることを認識するであろう。また、本発明の態様による上記の実施形態は、フィルタ及び共振器素子との関連で開示したが、本発明の教示は、ダイプレクサ、デュプレクサ、マルチプレクサ、バラン、パワーコンバイナ、帯域停止／帯域消去フィルタ及びパワーディバイダ、ローパスフィルタ及びハイパスフィルタ等の他の集積受動デバイス（ＩＰＤ）に対して容易に適用することができる。これらの異なるコンポーネントの全ては、本願明細書に開示した帯域通過フィルタとわずかに異なるだけのトポロジーで、インダクタ、キャパシタおよび／または伝送線路を備えるだけである。
【０１３２】
ダイプレクサ及びマルチプレクサのデザイン
［０１３２］
ダイプレクサは、マルチバンドシステムにおける共通のコンポーネントであり、多くの機能を実行する。ある場合には、これらのコンポーネントは、送信チャネルと受信チャネルを分離するのに役に立ち、また他の場合においては、異なる受信チャネルに対して異なる搬送周波数で帯域を分けるのに役に立つ。
【０１３３】
［０１３３］
上記の帯域通過フィルタの議論に加えて、より高い帯域フィルタの１つのポートをより低い帯域フィルタに接続する場合、３ポートデバイスであるダイプレクサが形成される。それらのデバイスは、互いに隣接して積層することができる。それらを垂直方向に積層する例示的な方法は、それらの間に、被覆深さよりも十分に厚い、非常に厚い接地面を有することである。２つのディスクリートデバイスまたは単一のデバイスにおいては、図１７Ａに示す断面を他方の上部に積層することができ、または、所望のアイソレーション及び増加した金属層の数を実現するために、単一のデバイスにおいて、ＬＣＰからなる３つ以上の層を用いることができる。
【０１３４】
［０１３４］
より複雑な実施例として、ダイプレクサを、異なるチャネルを分けるのに役に立つ、衛星ＴＶシステムのＩＦ（ｉｎｔｅｒｍｅｄｉａｔｅ ｆｒｅｑｕｅｎｃｙ）段に用いることができる。そのような用途において、ダイプレクサに必要な性能は、次のとおりであり、すなわち、３ｄＢより小さい挿入損失を有する９００〜１４５０ＭＨｚ通過帯域で、１６５０〜２１００ＭＨｚから４０ｄＢより大きい阻止帯域除去のチャネル１、３ｄＢより小さい挿入損失を有する１６５０〜２１００ＭＨｚの通過帯域で、９００〜１４５０ＭＨｚから４０ｄＢより大きい阻止帯域除去のチャネル２である。図１９は、そのようなダイプレクサの回路図を示す。
【０１３５】
［０１３５］
本発明の実施形態によれば、図１９に示すような等価回路は、これまでに論じてきた帯域通過フィルタのデザインに用いた同様の層及び断面を用いてデザインした。具体的には、回路全体は、４つの金属層を用いて設計し、回路は、上部及び底部シールドのための２つの金属層と、上述した帯域通過フィルタのデザインに用いたインダクタ及びキャパシタ断面のための２つの内部金属層とを含む。図２０は、所望の仕様を実現する結果として生じる構造のための１つの可能性のあるレイアウトを示す。図２０に示す実線は、内部層の１つの上の金属パターンを示し、点線は、上または下のいずれかの対応する層上の金属パターニングを示す。図２０におけるキャパシタ１０１２〜１０５２及びインダクタ１００２〜１０５０は、図１９における同じ符号が付いたキャパシタ及びインダクタに一致する。上部及び底部ストリップラインアースはそれぞれ、内部層から約１ｍｍ離れている。埋め込み平行プレートキャパシタまたはインターディジタルキャパシタに対して低損失（εｒ＝２．９、１０ＧＨｚ以下でｔａｎδ＝０．００２、および１００ＧＨｚ以下でｔａｎδ＝０．００３）の２ミル厚のＬＣＰを用いることは、２ｐＦ／ｍｍ２程度のキャパシタンス密度で、２ＧＨｚより大きい周波数に対して０．１〜５ｐＦの範囲のキャパシタンスに対して、無負荷時Ｑ＞２００を実現するのに役に立つ。完成したコンポーネントの結果として生じるサイズは、約２０ｍｍ×５ｍｍ×２ｍｍであった。これは、３５ｍｍ×１２ｍｍ×５ｍｍ程度のこのような用途に用いる一般的なセラミック一体鋳造ダイプレクサに匹敵する。このようなダイプレクサのための測定データを図２１に示す。通過帯域内の挿入損失は、３ｄＢより小さく、各帯域の減衰は、上述した仕様を満たすものである。
【０１３６】
［０１３６］
図２２は、図１９の高性能ダイプレクサのレイアウトの別の例示的な実施を示す。図２２のレイアウトは、３５のコンポーネントの機能性を埋め込み、衛星ＴＶリンクにおけるダウンコンバートされた周波数のＩＦ帯域のセパレーションに用いられる。このデバイスのパフォーマンスは、衛星ＴＶが供給するＴＶユニットに対する鮮明度及び解像度を制御する。上記内部層を図２２に符号１２０２及び１２０４で示す。コンポーネントの数は、図示したデバイス程度の高い性能を必要としないデバイスの場合には、大幅に低減することができる。
【０１３７】
［０１３７］
上述した特定の実施形態は、衛星ＴＶのＩＦ段のためのものであるが、他の実施形態は、小型フロントエンドダイプレクサモジュール（ｆｒｏｎｔ−ｅｎｄ ｄｉｐｌｅｘｅｒ ｍｏｄｕｌｅｓ；ＦＥＭ）を含んでもよく、モジュールは、狭い通過帯域を有し、かつ帯域外の鋭い除波及び二次及び三次高調波の適当な減衰を有する。また、フロントエンドダイプレクサモジュールは、低挿入損失を有すると共に、サイズが小さく、電力増幅器モジュール上に実装する必要がある場合には高さも小さい。この場合、直列コイルを用いて異なる層に積層したインダクタは、プロセス変動を示す可能性があるため、多数の層を用いることは不可能である。しかし、この場合、図１７Ｂの積層体は、さらなるサイズ縮小に対して理想的であり、全てのキャパシタ、特に、インダクタと直列のキャパシタは、ＬＣＰからなる１つの層内に実装することができ、全てのインダクタは、互いに積層することができる。ダイプレクサ及びマルチプレクサに用いられ、かつ独立型コンポーネントとして使用されるであろう高性能の帯域通過及び帯域消去フィルタは、同様の設計方法を用いて実装することもできる。このことは、インダクタ層上の線幅（ｌｗ）及び間隔（ｌｓ）のより厳格な制御を得ると共に、キャパシタンスを制御する他のＬＣＰ層上の誘電体の厚さを制御するためのプロセスパラメータの操作を可能にする。
【０１３８】
［０１３８］
より複雑でないダイプレクサ及びマルチプレクサは、携帯電話、ＧＰＳ及びＷＬＡＮ等のより狭帯域用途に用いられる。デバイスの数は、図６に示すものと比較して、大幅に減り、より小さなサイズで、上述した帯域通過フィルタについて説明したのと同種のトポロジー及び積層体の使用を可能にする。
【０１３９】
［０１３９］
８０２．１１ａ／ｂ／ｇ用途のコンパクトなダイプレクサの実施例は、各帯域阻止を２０ｄＢ以上減衰させ、１２ｄＢ以下の共通ポート反射減衰量を示すローパス／ハイパスダイプレクサからなる。このデバイスは、これまでのダイプレクサと同じ数の層及び２．２ｍｍ×１．５ｍｍ×０．７５ｍｍの寸法を用いて設計される。この機能を実施するのに用いられる回路素子を図２３に示す。図２３に示すこのダイプレクサのレイアウトの場合の全波応答を図２４に示す。２４００〜２５００ＭＨｚを通過させるローパスフィルタは、二次高調波（４８００〜５０００ＭＨｚ）を３０ｄＢだけ減衰させ、５１５０〜５９００ＭＨｚ帯を２０ｄＢだけ減衰させる２つの共振回路を用いる。共振回路のみを用いるハイパスフィルタは、２４００〜２５００ＭＨｚ帯を２０ｄＢ以上減衰させる。両帯域における挿入損失は、１ｄＢより小さい。
【０１４０】
［０１４０］
同じ８０２．１１ａ／ｂ／ｇ用途のより積極的なダイプレクサも、ローパス／帯域通過ダイプレクサデバイスを実装するより多くのコンポーネントを用いて実施されている。この場合のダイプレクサは、３．５×２．２×０．７５ｍｍのデバイスサイズに１３の埋め込みコンポーネントを用いる。このダイプレクサのレイアウトの場合の応答を図２５Ａ〜図２５Ｃに示す。図２５Ａは、より高帯域（４９００〜５９００ＧＨｚ）の帯域通過応答及び共通ポートの反射減衰量を示す。５１５０〜５９００ＭＨｚを通過させる帯域通過部分は、２４００〜２５００ＭＨｚを３０ｄＢだけ減衰させ、その二次及び三次高調波を約３０ｄＢ減衰させる。図２５Ｂは、より低い帯域（２４００〜２５００ＧＨｚ）のローパス応答を示す。２４００〜２５００ＭＨｚを通過させるローパス部分は、その二次及び三次高調波をそれぞれ、４０ｄＢ及び３０ｄＢ減衰させ、５１５０〜５９００ＭＨｚ帯を３０ｄＢだけ減衰させる。図２５Ｃは、当該２４００〜２５００ＧＨｚ及び４９００〜５９００ＧＨｚの２つの帯域間のアイソレーションを示す。両帯域における挿入損失は、−２５℃〜８５℃で１．５ｄＢより大きい。
【０１４１】
［０１４１］
高Ｋ層の使用は、コンパクトなダイプレクサにより適している。高Ｋ層は、典型的には、この場合、ダイプレクサ回路の挿入損失に多大な影響を及ぼさないため、キャパシタ及びインダクタ及び伝送線路共振器に用いることができる。ダイプレクサは、仕様を大幅に緩められる。
【０１４２】
［０１４２］
マルチプレクサは、１つ以上の帯域に対応するために、直列で共通のポートに接続されたローパスフィルタ、ハイパスフィルタ及びいくつかの帯域通過フィルタを備える。マルチプレクサの使用のための実施例は、（携帯電話が始まる）８００ＭＨｚから（ＷＬＡＮが終わる）６ＧＨｚまでの信号を捕えることができるアンテナと直列のトリプレクサを用いることにより、全てのセルラ帯域、ＷＬＡＮ、ＧＰＳ及びブルートゥース帯域を同時に使用することができる真のグローバルラジオのためのものになるであろう。このようなトリプレクサは、互いからの干渉を伴わずに、各受信機のために分割される全ての用途のための情報を含む１つの信号を可能にする。クワッドプレクサ及びヘプタプレクサは、ＷｉＭＡＸ等の追加規格が必要な場合に実行可能であり、ＵＷＢは、ユビキタス無線コンピューティングにとって重要になる。帯域通過フィルタにおいて可能な共振器型素子及び結合素子に関する上記の議論は、帯域間の所要のアイソレーションを実現するこれらのダイプレクサ及びマルチプレクサにも当てはまる。
【０１４３】
［０１４３］
バラン・デザイン
無線周波（ＲＦ）バランは、一般に、アンテナから伝送線路を分離するのに用いられる。平衡(ｂａｌａｎｃｅｄ)及び不平衡（ｕｎｂａｌａｎｃｅｄ）という用語の発音の短縮であるバラン（ｂａｌｕｎ）は、その機能が、不平衡な供給を平衡回路に接続することである単純な変換器である。都合のよいことに、バランまたは位相整合回路は、所要の位相情報を有する２つの回路間の異なるインピーダンスを整合させることもできる。カプラは、必要であるが等しくない量のエネルギを複数のポートに供給すると共に、結合されたポートのそれぞれからの良好なアイソレーションを維持する。
【０１４４】
［０１４４］
バランは、特に、集積差動低雑音増幅器（ＬＮＡ）を一番最初の能動コンポーネントとして含む、ＲＦ受信機のフロントエンドにおいて、重要なコンポーネントになる可能性がある。バランは、上記ダイプレクサ及びアンテナの方へ進む帯域通過フィルタからのシングルエンド信号を、ＬＮＡのための平衡差動信号に変換するのに用いられる。内蔵バラン及び変換器は、貴重な設置面積を占め、不十分なＱによるパフォーマンスの点で限定されるため、低損失、及び良好な位相と振幅のバランスを備えた外部の小型バランが非常に重要になる。
【０１４５】
［０１４５］
図２６に示すバラン等の格子型バランは、８０２．１１ｂ／ｇ、ブルートゥース、携帯電話及びＧＰＳ等の狭帯域用途にとって理想的であり、この場合、作動周波数は、２．４５ＧＨ±５０ＭＨｚである。作動周波数が５．４ＧＨｚ±５００ＭＨｚであるか、またはＵＷＢ（ｕｌｔｒａ ｗｉｄｅｂａｎｄ）の場合よりも広い８０２．１１ａやＵＷＢ等のより広い帯域幅用途の場合には、図２７に示す回路図が用いられている。インピーダンス及び伝送零点及び電力配分の制御のために、各アームにより多くの素子を付加することができる。図２６及び図２７は、ローパス型及びハイパス型バランを示し、典型的には、３ｄＢ周波数が、帯域の中心周波数として設計されている。しかし、回路は、位相不平衡や帯域選択性を実現できる帯域通過及び帯域阻止型回路に変換することができる。
【０１４６】
［０１４６］
図２６及び図２７の回路の集中型素子は、５つの金属層を用いて設計され、金属層は、上部及び底部の接地面を含む。完成したコンポーネントの結果として生じるサイズは、約２ｍｍ×１ｍｍ×１．５ｍｍであった。これは、１０以上の層を用いて同じサイズ及びパフォーマンスを実現するＬＴＣＣ型バランに匹敵する。
【０１４７】
［０１４７］
図２８及び図２９は、それぞれ、２．４ＧＨｚバラン及び５．４ＧＨｚバランの場合のデータを示す。図２９における応答は、図２６のバランの実施例であり、図２９における応答は、図２７のバランの実施例である。狭帯域バラン（図２６）の場合のデータは、２．４５ＧＨｚ±５０ＭＨｚにおける±０．７５ｄＢの最悪のケースの振幅不均衡及び±２度の対応する位相不平衡を示す。広帯域バラン（図２７）の場合のデータは、５．４ＧＨｚ±５００ＭＨｚにおける±０．７５ｄＢの最悪のケースの振幅不均衡及び±２度の対応する位相不平衡を示す。
【０１４８】
［０１４８］
図３０は、図２７の回路図を実施する８０２．１１ａ型バランの三次元の図及び層を示す。バランは、６つの積層を用い、図１７Ａに示すものと一致する。具体的には、１ミルのＬＣＰが、１ミルのＬＣＰの両面に４ミルのＲｏｇｅｒｓ４４５０及びＲｏｇｅｒｓ４３５０を積層した状態で用いられている。
【０１４９】
［０１４９］
高Ｋ層の使用は、コンパクトなバランにより適している。高Ｋ層は、この場合、ダイプレクサ回路の挿入損失に多大な影響を及ぼさないため、典型的には、キャパシタ及びインダクタ及び伝送線路に用いることができる。損失は別にして、デザインは、プロセス変動を許容する必要がある。バラン及び狭帯域ダイプレクサは、仕様がかなり緩い。図１７Ｅに示す積層体は、ＬＣＰの必要性が、デバイスの中心からなくなった場合に、適切になる。高Ｋは、全ての受動素子の集積にもっぱら使用することができる。ラミネートまたはＬＣＰは、外側層に用いることができる。
【０１５０】
［０１５０］
コンポーネントに対するＱの評価
図１４Ａ〜図１４Ｄ、図１９、図２３、図２６及び図２７における理想的なコンポーネントを有する回路のプロトタイプは、個々のコンポーネントに必要なＱを評価する回路シミュレーションツールでシミュレートすることができる。Ｑが一旦、評価されると、上述したのと同様のトポロジーを、独立型コンポーネントのデザインのためのガイドラインとして用いることができる。１ｎＨ〜１０ｎＨのインダクタは、ストリップライン、ＣＰＷ、マイクロストリップ、または、使用するトポロジー及び構造に基づく３０〜２００のＱを有する上記の組合せに埋め込むことができる。埋め込まれた平行プレートキャパシタまたはインターディジタルキャパシタに対して、低損失（εｒ＝２．９、１０ＧＨｚ以下でｔａｎδ＝０．００２、及び１００ＧＨｚ以下でｔａｎδ＝０．００３）の１ミル／２ミル厚のＬＣＰを使用することは、キャパシタンス密度が２ｐＦ／ｍｍ２程度で、２ＧＨｚ以上の周波数の場合に、０．１ｐＦ〜５ｐＦのキャパシタンスに対して、無負荷時のＱ＞２００を実現するのに役に立つ。
【０１５１】
［０１５１］
本発明の態様によれば、キャパシタンスを実現するのに用いられる誘電体は、実質的には、積層体または薄膜状の液晶ポリマー（ＬＣＰ）またはポリフェニルエーテル（ｐｏｌｙｐｈｅｎｙｌ ｅｔｈｅｒ；ＰＰＥ）等の低コストで高パフォーマンスの有機体である。有機積層体の誘電定数、損失及び厚さは、そのような用途に必要なキャパシタンスの範囲、密度を実現するのに不可欠なものである。例えば、誘電定数は、約２〜１００に、損失は、約０．０１以下に、厚さは、約１０ミクロン〜１０００ミクロンにするべきである。本発明は、薄い（例えば、１０〜１００μｍ以下の）有機誘電体を挟み込むことによって形成されたキャパシタンスの範囲を備える。使用可能なキャパシタンス範囲は、ピコファラッドの１００ｓから単位フェムトファラッドである。
【０１５２】
［０１５２］
本発明の態様は、接地された／分路された構成要素、高Ｑ素子、及び完全にシールドされたコンポーネントを付加しやすくするコプレーナ導波路（ＣＰＷ）型のマイクロストリップ及びストリップライントポロジーのハイブリッドをさらに備える。ＣＰＷトポロジーの使用は、電流濃度の領域から沈む過剰な電流のための追加的な経路を可能にし、それにより、デバイスの磁気的及び電気的な結合を低減する。また、ＣＰＷトポロジーは、信号伝達素子に近接しての電圧の参照を可能にし、これは、フィルタや上述した他の受動回路に必要な数よりも多くのコンポーネントを必要とするダイプレクサ、デュプレクサ等のより大きなコンポーネントを可能にする。
【０１５３】
［０１５３］
本発明の態様によれば、本発明による受動信号配分及び操作コンポーネント等の埋め込みまたは集積回路要素を有する全ての有機基板は、どちらも有機技術を用いるため、多層基板に集積することができる。通常、基板が、典型的には、ＳＭＤまたはＢＧＡ／ＣＳＰ構成で基板上に実装されるそのようなデバイスのキャリヤとして使用される。しかし、必要に応じて、有機材料を用いた本発明によるコンポーネントを、多層基板上に実装可能にする独立型ＳＭＤまたはＢＧＡ／ＣＳＰ形態で構成することができる。
【０１５４】
［０１５４］
コンポーネントのデザインは、独立型形態の、または、集積デバイスとしての、上記デバイスの最終的なパッケージングは、干渉や放射からのシールドを可能にするために、１つ以上のより厚い有機コアの１つ以上の面を、金属で挟み込むことによって行われる。
【０１５５】
［０１５５］
本発明によれば、適当な低コストで高パフォーマンスの有機物（例えば、ＬＣＰやＰＰＥ）を用いた多層コンポーネントは、いくつかのコンポーネントの集積だけではなく、小型化にも用いることができる。例えば、ラミネート基板の両面に２つの金属層を用いて、両面をシールドした、本発明に従って構成した二極フィルタは、λ／４０と同程度である小さな設置面積を有し、ただし、λは、特定の周波数における電磁波の波長である。このようなサイズの縮小は、ｆが典型的には、バラン、カプラ、フィルタの中心周波数、または、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ及びマルチプレクサの３ｄＢ伝送点である場合に、全ての受動信号配分デバイスに有効である。９”×１２”、１２”×１２”、１８”×１２”、２０”×２４”、４０”×４８”及び同様の大面積基板に対して公知の処理技術を用いると、コンポーネント間の間隔を含めて、およそ数千のそのようなコンポーネントを製造することが可能であり、このことは、そのコストパフォーマンス及びコスト低減を明らかにしている。基板、コンポーネント及びコンポーネント間に用いられる間隔及びデザインルールは、ダイシング、封止、ワイヤ接合性、フリップチップ等のダイレクトチップアタッチのための工具を含み、また最終的には、ＲＦ検査容易性のためのパッド及び開口も含む。本発明によるコンポーネントまたはコンポーネントの組合せは、それぞれセラミック、成型キャビティ、ＬＴＣＣコンポーネントと比較したＣＰＷ、マイクロストリップ、ストリップライン型トポロジーのため、最小限の２つの金属層、３つまたは４つの金属層を必要とする。従って、性能及びサイズの観点からの多数のレベルのパッケージングに対する必要性を排除し、通信デバイスに必要な最終的なまたは単一のＰＣＢとしてこの特定の解決策を最終的に有することが可能になる。このことはまた、セラミックフィルタまたは成型キャビティフィルタと比較して、設計時間及び処理時間を低減する。
【０１５６】
［０１５６］
マルチコンポーネントデザイン
上記フィルタ、ダイプレクサ、マルチプレクサ及びバランを別々に説明してきたが、当業者は、本発明による他の実施形態が、フィルタ、ダイプレクサ、マルチプレクサ及びバランのうちの１つ以上を含むことができることを認識するであろう。例えば、本発明に従って製造したデバイスは、少なくとも１つのフィルタ、少なくとも１つのダイプレクサ、および少なくとも１つのバランを含むことができる。同じデバイスにフィルタ、ダイプレクサ、マルチプレクサ及びバランまたは他のコンポーネントを含むと共に、デバイスのサイズを小さく保つために、本発明の実施形態は、特定の層に高パフォーマンス及び低パフォーマンスのコンポーネントを配置してもよく、さらに、高Ｋ誘電体粒子をデバイスのある層内に組み込んでもよい。
【０１５７】
［０１５７］
図３２は、図３１に示す機能説明を実現するためのいくつかのコンポーネントの集積化を示す。これは、デュアルバンドＷＬＡＮ用途に必要な全てのコンポーネントを集積する。図３１は、２つの共通ポートである、ＲＸアンテナ及びＴＸアンテナを示し、それらは、それぞれ受信アンテナ及び送信アンテナに接続されている端子を示す。２．５ＧＨｚ ＲＸ、２．５ＧＨｚ ＴＸ、５ＧＨｚ ＲＸ、５ＧＨｚ ＴＸとして特定されているポートは、それぞれ、２．５ＧＨｚ低雑音増幅器、２．５ＧＨｚ電力増幅器、５ＧＨｚ低雑音増幅器及び５ＧＨｚ電力増幅器に接続するポートを示す。図３２は、この機能を実施するのに用いられるデザインの三次元の図であり、デザインは、１つの２４００ＭＨｚ帯域通過フィルタと、２つの２４００ＭＨｚローパスフィルタと、２種類の５５００ＭＨｚ帯域通過フィルタとを集積する。
【０１５８】
［０１５８］
図３２のこのデザインは、全ての機能を７×３ｍｍのサイズに集積する。サイズは、必要なパフォーマンス量、及びポート間及びアンテナ間で必要なアイソレーションによって決まる。図示の積層体は、１ミルのＬＣＰのいずれかの面に４ミルのプリプレグ及びラミネートを有する、図１７Ａに示す積層体を用いる。非アンテナポートにおける回路が全て平衡を保っている場合には、さらにバランを付加することができる。
【０１５９】
［０１５９］
さらなるサイズ縮小の場合、この集積化されたデバイスは、ダイプレクサ、バラン及び帯域通過フィルタを含むため、高ｋとＬＣＰの組合せを用いる積層体が最も適している。
【０１６０】
［０１６０］
図１７Ａ〜図１７Ｅに示す積層体は、上述したコンポーネント、および２００４年１月１日に公開された、「三次元全有機相互接続構造を製造する方法（“Ｍｅｔｈｏｄｓ ｆｏｒ Ｆａｂｒｉｃａｔｉｎｇ Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ Ａｌｌ Ｏｒｇａｎｉｃ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｔｒｕｃｔｕｒｅｓ”）」というタイトルの米国特許公開第２００４００００４２５Ａ１号のコンポーネントの集積化を可能にし、フリップチップ、ダイレクトチップアタッチまたはワイヤボンディング技術を用いたＩＣの実装を可能にする。図１７Ｆに示す積層体は、ＩＣ、ＩＰＤ及び他のＳＭＴ（ｓｕｒｆａｃｅ ｍｏｕｎｔ）デバイスを、上述した技術を用いて製造された基板またはボードの上面に実装できるようにするまた別の方法である。図１７Ｅに示すＲＣＦ（ｒｅｓｉｎ ｃｏａｔｅｄ ｆｏｉｌ）は、ライン及び間隔及び微小ビアに対して同じ密度を可能にするが、高Ｋ及びＬＣＰと比較して低コストである。
【０１６１】
［０１６１］
本願明細書に記載した本発明に関する多くの変更例及び他の実施形態が、上記の説明及び関連する図面に提示された教示の利益を有する、本発明が属する当業界の熟練者に思い浮かぶであろう。従って、本発明を、開示した特定の実施形態に限定すべきでないこと、また、変更例及び他の実施形態が、添付クレームの範囲内に含まれるように意図されていることを理解すべきである。特定の用語を本願明細書で用いたが、それらは、単に一般的かつ説明的な意味で用いられ、また、限定のために用いられているものではない。
【技術分野】
【０００１】
［０００１］
関連出願の相互参照
この出願は、２００４年２月２３日に出願された「マルチバンド用途の液晶性ポリマーベースのＲ／Ｆ無線コンポーネント（“Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｐｏｌｙｍｅｒ−Ｂａｓｅｄ Ｒ／Ｆ Ｗｉｒｅｌｅｓｓ Ｃｏｍｐｏｎｅｎｔｓ ｆｏｒ Ｍｕｌｔｉ−ｂａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ”）」というタイトルの米国特許仮出願第６０／５４６，９９８号の利益を請求する。また、この出願は、２００３年３月２８日に出願された「多層有機積層体を用いて形成した集積受動デバイス（“Ｉｎｔｅｇｒａｔｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅｓ Ｆａｂｒｉｃａｔｅｄ Ｕｔｉｌｉｚｉｎｇ Ｍｕｌｔｉ−Ｌａｙｅｒ，Ｏｒｇａｎｉｃ Ｌａｍｉｎａｔｅｓ”）というタイトルの米国特許出願第１０／４０２，３１３号の一部継続出願であり、２００３年３月２８日に出願された「３次元オール有機相互接続構造を形成する方法（“Ｍｅｔｈｏｄｓ ｆｏｒ Ｆａｂｒｉｃａｔｉｎｇ Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ Ａｌｌ Ｏｒｇａｎｉｃ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｔｒｕｃｔｕｒｅｓ”）」というタイトルの米国特許出願第１０／４０２，３１５号及び２００３年３月２８日に出願された「独立型有機ベースの受動デバイス（“Ｓｔａｎｄ−Ａｌｏｎｅ Ｏｒｇａｎｉｃ−Ｂａｓｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅｓ”）」というタイトルの米国特許出願第１０／４０５，０２４号に関連する。上記出願の全てを本願明細書に援用する。
【０００２】
背景技術
Ｉ．技術分野
［０００２］
本発明は、一般に、有機積層体を用いて形成された集積受動デバイスに関する。
【０００３】
ＩＩ．関連技術の説明
［０００３］
近年、音声通信は、無線周波数数（ＲＦ）データの転送のための無数の目的のうちの単に一つになってきている。増えつつある帯域、サイズの縮小、インテグレーション、およびデザイン及び製造技術の改良は、より多くの機能性を、ハンドヘルドコンピュータ、ゲーム装置、放送機器、ＧＰＳ、衛星ＴＶ、ラストマイルアクセス及びレーダー装置等のコンピュータデバイスに詰め込むことを可能にした。市場が、（例えば、クワッドバンドＧＳＭ、ＷＣＤＭＡ、ＴＣＤＭＡを用いた）全世界で広いサービスエリアに対して呼が落ちず、また、放送及び衛星機器からエンターテインメントをリアルタイムで受信し、測位システムを用いてナビゲートし、インターネットやプリンタ及びスキャナ等のローカルクライアントに途切れなく接続することができる携帯電話を要求することが現実になりつつある。この状況において、単一のハンドヘルドコンピュータ、ＰＤＡまたは、ラップトップ等のクライアントは、以下の統合された規格（または、それらに類似の規格）、すなわち、ＩＥＥＥ ８０２．１１ ａ／ｂ／ｇ ＷＬＡＮ（無線ローカルエリアネットワーク）、ＬＭＤＳ／ＭＭＤＳ（ローカル・マルチポイント配信サービス）、衛星／ディジタルＴＶ（ディジタル放送サービス）、ＵＷＢ（超広帯域）、ＧＰＳ（全地球測位システム）セルラー及びブルートゥースを有するであろう。
【０００４】
［０００４］
このようなレベルの性能、演算及び接続性を実現するためのイニシアチヴの一つは、インダクタ、キャパシタ及び抵抗器等の受動デバイスのインテグレーションであった。受動デバイスは、今日の携帯電話で使用される全てのコンポーネントのうちの７５〜８５％を占める。相対的に、コンポーネントのわずか１５〜２５％が、能動デバイスである。インダクタ、キャパシタ及び伝送線路等の受動デバイスは、マルチバンドＲＦシステムに用いられる、フィルタ、ダイプレクサ、マルチプレクサ、デュプレクサ、バラン及びカプラを構成するために組み合わされる。従って、それらのデバイスのサイズは、それらの多機能デバイスの実行可能性にとって非常に重要である。
【０００５】
［０００５］
現在、低温焼成セラミック（ＬＴＣＣ）、多層セラミック（ＭＬＣ)、セラミック一体鋳造技術、弾性表面波（ＳＡＷ）及び圧電薄膜共振器（ＦＢＡＲ）は、フロントエンドＲＦ受動帯域フィルタ、デュプレクサ、マルチプレクサ、カプラ及びバラン等の表面実装コンポーネントの実装のための一般的な技術である。ＬＴＣＣは、広帯域の周波数に対する動作に対して最適化することができるインダクタ及びキャパシタ等の小型の集約したコンポーネントを使用するため、広く用いられているセラミック技術であり、一方、一体鋳造、ＳＡＷ、ＦＢＡＲ及びＭＬＣコンポーネントは、異なる周波数に対して異なる構成要素を使用し、また、異なる機能に必要なマルチバンド用途のデバイスのインテグレーションを制限する。加えて、ＬＴＣＣは、２０層を超えて一体化する能力によって、インテグレーテッドマルチバンド、マルチ規格用途のためのいくつかの集約素子フィルタ、バラン、カプラ、マルチプレクサ、整合回路及びダイプレクサを組合わせる、マルチバンド用途のフロントエンドモジュールのインテグレーションのための好ましいプラットフォームになった。
【０００６】
［０００６］
ＬＴＣＣフロントエンドモジュールにとって、各層を接続する微小ビアを有する１０〜１５の金属層を備えることは一般的であり、多くの場合、帯域通過フィルタのより厳しい要求を満たすように多層セラミック層上に実装されたＳＡＷ及びＦＢＡＲを含む。必要な密度を可能にする多数の層に対する必要性は、より多くの設計時間及び高い金型費、収縮の問題及び性能の問題に形を変える。また、密度の増加は遅くなってきており、７５コンポーネント／ｃｍ２より先に達していない。現在の密度要求を満たすために、ディスクリートコンポーネントが、ＬＴＣＣモジュールの上面にディスクリートコンポーネントとして実装されている。所望の密度を実現するディスクリート素子、または薄膜ベースのデバイスを使用することに対する必要性を除いて、そのようなモジュールは、プリント回路基板（ＰＣＢ）上に実装する必要がある。さらに、ＬＴＣＣは、一般に、６×６平方インチ以上のパネルサイズで製造することができないため、高コストになりがちである。また、ＬＴＣＣは、一般に、プロセス許容範囲及び比較的低い誘電損（例えば、１ＧＨｚでｔａｎδ＝０．００５〜０．００７）により、比較的低い性能を有する。
【０００７】
［０００７］
従って、当業界には、マルチバンド、マルチ規格用途の、比較的小さい設置面積を有する高周波用の低損失で安価なフィルタ、バラン及びダイプレクサに対する満たされない要求がある。
【０００８】
発明の概要
［０００８］
本発明の実施形態によれば、無線用途の信号処理モジュールは、第１の面と、第１の面と反対側の第２の面とを有する液晶性ポリマー（ＬＣＰ）と、ＬＣＰ層の第１の面上の第１のパターン化した金属層及びＬＣＰ層の第２の面上の第２の金属パターン化金属層であって、第１及び第２の金属層が、第１及び第２の金属層が互いに相互に作用して、第１の共振器及び第２の共振器を形成するように一体化されたコンポーネントを形成するようにパターン化されている第１及び第２の金属層と、ＬＣＰ層と反対側の第１の金属層上の第１のプリプレグ層と、ＬＣＰ層と反対側の第２の金属層上の第２のプリプレグ層と、第１の金属層と反対側の第１のプリプレグ層上の第１のラミネート層と、第２の金属層と反対側の第２のプリプレグ層上の第２のラミネート層とを含む。
【０００９】
［０００９］
本発明の態様によれば、上記信号処理モジュールの上記第１の共振器は、上記第１のパターン化した金属層内に形成された第１のインダクタと、上記第２のパターン化した金属層内に形成された第２のインダクタとを含み、第１のインダクタは、第１の微小ビアによって第２のインダクタに接続されている。本発明の別の態様によれば、第１の共振器は、第２の共振器に磁気結合されている。本発明の他の態様によれば、信号処理モジュールは、第１及び第２の金属層内に形成され、かつ第１の共振器を第２の共振器に電気的に接続する第３の共振器も含み、第３の共振器は、阻止帯域における主要な減衰ゼロを可能にする。本発明の別の態様によれば、第１及び第２の共振器は、伝送線路共振器を含む。本発明の他の態様によれば、第１及び第２の共振器は、コプレーナ導波路、ストリップライン及びマイクロストリップトポロジーのうちの一つ以上を含む。本発明の他の態様によれば、信号処理モジュールは、上記第１のラミネート層の第１の面上にあって、第１のキャパシタプレートを形成するようにパターン化された第３の金属層と、第１の面と反対側の第１のラミネート層の第２の面上にあって、第２のキャパシタプレートを形成するようにパターン化された第４の金属層も含み、第１のキャパシタプレート及び第２のキャパシタプレートは、平行なプレートキャパシタを形成する。本発明の別の態様によれば、信号処理モジュールは、第１のプリプレグ層と反対側の第１のラミネート層上の第１のシールド層と、第２のプリプレグ層と反対側の第２のラミネート層上の第２のシールド層も含む。本発明のまた別の態様によれば、信号処理モジュールの一体化されたコンポーネントは、キャパシタ及びインダクタのうちの少なくとも一方を含む。
【００１０】
［００１０］
本発明の別の実施形態によれば、マルチバンド無線用途のダイプレクサは、第１の面と、第１の面と反対側の第２の面とを有する液晶性ポリマー（ＬＣＰ）層と、ＬＣＰ層の第１の面上の第１のパターン化した金属層、及びＬＣＰ層の第２の面上の第２の金属パターン金属層であって、第１及び第２の金属層が、第１及び第２の金属層が互いに相互に作用して、第１のフィルタと、共通ポートによって接続された第２のフィルタとを形成するように一体化されたコンポーネントを形成するようにパターン化されている第１及び第２の金属層と、ＬＣＰ層と反対側の第１の金属層上の第１のプリプレグ層と、ＬＣＰ層と反対側の第２の金属層上の第２のプリプレグ層と、第１の金属層と反対側の第１のプリプレグ層上の第１のラミネート層と、第２の金属層と反対側の第２のプリプレグ層上の第２のラミネート層とを含む。
【００１１】
［００１１］
本発明の態様によれば、上記ダイプレクサの上記第１のフィルタは、上記第１のパターン化された金属層内に形成された第１のインダクタと、上記第２の金属層内に形成された第２のインダクタとを含み、第１のインダクタは、第１の微小ビアによって第２のインダクタに接続されている。本発明の別の態様によれば、ダイプレクサの第１及び第２の金属層は、コプレーナ導波路、ストリップライン及びマイクロストリップトポロジーのうちの一つ以上を含む。本発明の他の態様によれば、ダイプレクサは、第１のラミネート層の第１の面上にあって、第１のキャパシタプレートを形成するようにパターン化された第３の金属層と、第１の面と反対側の第１のラミネート層の第２の面上にあって、第２のキャパシタプレートを形成するようにパターン化された第４の金属層も含み、第１のキャパシタプレート及び第２のキャパシタプレートは、平行なキャパシタプレートを形成する。本発明の別の態様によれば、ダイプレクサは、第１のプリプレグ層と反対側の第１のラミネート層上の第１のシールド層と、第２のプリプレグ層と反対側の第２のラミネート層上の第２のシールド層も含む。本発明の他の態様によれば、ダイプレクサの一体化されたコンポーネントは、キャパシタ及びインダクタの少なくとも一方を含む。
【００１２】
［００１２］
本発明の別の実施形態によれば、無線用途のバランは、第１の面と、第１の面の反対側の第２の面とを有する高Ｋ有機層と、上記ＬＣＰ層の第１の面上の第１のパターン化された金属層、及びＬＣＰ層の第２の面上の第２のパターン化された金属層であって、第１及び第２の金属層が、第１及び第２の金属層が互いに相互に作用して、第１の受動デバイス及び第２の受動デバイスを形成するように、一体化されたコンポーネントを形成するようにパターン化されている第１及び第２の金属層と、ＬＣＰ層と反対側の第１の金属層上の第１のプリプレグ層と、ＬＣＰ層と反対側の第２の金属層上の第２のプリプレグ層と、第１の金属層と反対側の第１のプリプレグ層上の第１の外側有機層と、第２の金属層と反対側の第２のプリプレグ層上の第２の外側有機層とを含む。
【００１３】
［００１３］
本発明の態様によれば、上記バランの上記第１の外側有機層は、ラミネート層、ＬＣＰ層または高Ｋ有機層のうちの一つを含む。本発明の別の態様によれば、バランの上記第１の金属層は、第１のキャパシタを形成するようにパターン化されており、上記第２の金属層は、第２のキャパシタを形成するようにパターン化されており、さらに、第３のキャパシタプレートのためにパターン化された第１の外側有機層上の第３の金属層を含み、第１、第２及び第３のキャパシタプレートはキャパシタを形成する。本発明の他の態様によれば、バランの一体化されたコンポーネントは、キャパシタ及びインダクタの少なくとも一方を含む。本発明のまた別の態様によれば、バランは、上記第１のプリプレグ層と反対側の第１の外側有機層上の第１のシールド層と、第２のプリプレグ層と反対側の第２の外側有機層上の第２のシールド層とを含む。
【００１４】
［００１４］
本発明のまた別の実施形態によれば、マルチバンド無線用途の信号処理モジュールは、第１の面と、第１の面の反対側の第２の面とを有する第１の液晶性ポリマー（ＬＣＰ）層と、第１のＬＣＰ層の第１の面上の第１のパターン化された金属層、及び第１のＬＣＰ層の第２の面上の第２のパターン化された金属層であって、第１及び第２の金属層が、第１及び第２の金属層が互いに相互に作用して、少なくとも、第１のフィルタと、共通ポートによって接続された第２のフィルタとを形成するように一体化されたコンポーネントを形成するようにパターン化されている第１及び第２の金属層と、第１の面と、第１の面の反対側の第２の面とを有する第２のＬＣＰ層と、第２のＬＣＰ層の第１の面上の第３のパターン化された金属層、及び第２のＬＣＰ層の第２の面上の第４のパターン化された金属層であって、第３及び第４の金属層が、第３及び第４の金属層が互いに相互に作用して、少なくとも、第１のフィルタと、共通ポートによって接続された第２のフィルタとを形成するように、一体化されたコンポーネントを形成するようにパターン化されている第３及び第４の金属層と、第１のＬＣＰ層と第２のＬＣＰ層との間に配置された第１のプリプレグ層と、第１のＬＣＰ層と反対側の第２の金属層上の第２のプリプレグ層と、第２のＬＣＰ層と反対側の第３の金属層上の第３のプリプレグ層と、第２の金属層と反対側の第２のプリプレグ層上の第１の外側有機層と、第３の金属層と反対側の第３のプリプレグ層上の第２の外側有機層とを含む。
【００１５】
［００１５］
本発明の態様によれば、上記モジュールは、上記第２のプリプレグ層と反対側の上記第１の外側有機層上の第１のシールド層と、上記第３のプリプレグ層と反対側の上記第２の外側有機層上の第２のシールド層も含む。本発明の別の態様によれば、モジュールの第１の外側有機層は、ラミネート層、ＬＣＰ層または高Ｋ有機層のうちの一つを含む。本発明の他の態様によれば、モジュールは、第２のプリプレグ層と反対側の第１の外側有機層上の第１のＲＣＦ層と、第３のプリプレグ層と反対側の第２の外側有機層上の第２のＲＣＦ層も含む。
【００１６】
［００１６］
本発明の他のシステム、方法、特徴及び効果は、当業者には、以下の図面及び詳細な説明を考察すれば、明らかになるであろう。全てのこのような追加的なシステム、方法、特徴及び効果が、この説明の範囲内に含まれ、本発明の範囲内にあり、および添付クレームによって保護されることが意図されている。
【図面の簡単な説明】
【００１７】
［００１７］
本発明をこのように概略的に説明したが、次に、縮尺通りである必要はない添付図面に関して説明する。
【００１８】
［００１８］
【図１Ａ】図２、図３及び図４に示す誘電体フィルタの動作を説明するための第１の等価回路図である。
【００１９】
［００１９］
【図１Ｂ】伝送線路またはインダクタ共振器素子を用いた図１Ａの誘電体フィルタの動作を説明するための第２の等価回路図である。
【００２０】
［００２０］
【図２Ａ】本発明の実施形態による第１の有機誘電体フィルタの図を示す。
【図２Ｂ】本発明の実施形態による第１の有機誘電体フィルタの図を示す。
【図２Ｃ】本発明の実施形態による第１の有機誘電体フィルタの図を示す。
【００２１】
［００２１］
【図３Ａ】本発明の実施形態による第２の有機誘電体フィルタの図を示す。
【図３Ｂ】本発明の実施形態による第２の有機誘電体フィルタの図を示す。
【図３Ｃ】本発明の実施形態による第２の有機誘電体フィルタの図を示す。
【００２２】
［００２２］
【図４Ａ】本発明の実施形態による第３の有機誘電体フィルタの図を示す。
【図４Ｂ】本発明の実施形態による第３の有機誘電体フィルタの図を示す。
【００２３】
［００２３］
【図５】図２Ａ〜図２Ｃの第１の有機誘電体フィルタ等の、本発明による有機誘電体フィルタの製造方法を示す。
【００２４】
［００２４］
【図６】図３Ａ〜図３Ｃの有機誘電体フィルタ等の、本発明による有機誘電体フィルタの製造方法を示す。
【００２５】
［００２５］
【図７】本発明の実施形態による有機帯域通過フィルタの平面のＸ線である。
【００２６】
［００２６］
【図８】図７の有機帯域通過フィルタの側面斜視のＸ線である。
【００２７】
［００２７］
【図９】図７の有機帯域通過フィルタのハードウェア相関関係へのモデルのグラフである。
【００２８】
［００２８］
【図１０】本発明の実施形態によるＢＧＡ型有機フィルタの平面写真である。
【００２９】
［００２９］
【図１１】図１０のＢＧＡ型有機フィルタの測定及びモデル化データのグラフである。
【００３０】
［００３０］
【図１２】本発明の実施形態によるＳＭＤキャパシタを含む有機誘電体フィルタの平面写真である。
【００３１】
［００３１］
【図１３】図１２の有機誘電体フィルタのハードウェア相関関係へのモデルのグラフである。
【００３２】
［００３２］
【図１４Ａ】本発明の実施形態による二極二次帯域通過フィルタの概略図である。
【００３３】
［００３３］
【図１４Ｂ】図３Ａの共振器アームの変形例を示す。
【図１４Ｃ】図３Ａの共振器アームの変形例を示す。
【図１４Ｄ】図３Ａの共振器アームの変形例を示す。
【００３４】
［００３４］
【図１５】本発明の実施形態による２．４ＧＨｚ帯域通過フィルタの３Ｄ図を示す。
【００３５】
［００３５］
【図１６】本発明の実施形態による２．４ＧＨｚ帯域通過フィルタの測定及びモデル化データを示す。
【００３６】
［００３６］
【図１７Ａ】本発明の実施形態による基板の変形例を示す。
【図１７Ｂ】本発明の実施形態による基板の変形例を示す。
【図１７Ｃ】本発明の実施形態による基板の変形例を示す。
【図１７Ｄ】本発明の実施形態による基板の変形例を示す。
【図１７Ｅ】本発明の実施形態による基板の変形例を示す。
【図１７Ｆ】本発明の実施形態による基板の変形例を示す。
【００３７】
［００３７］
【図１８】本発明の実施形態による、個々のコンポーネントにわずかな寄生を伴うタイプ２の帯域通過フィルタの３Ｄ図を示す。
【００３８】
［００３８］
【図１９】本発明の実施形態によるダイプレクサの概略図である。
【００３９】
［００３９］
【図２０】本発明の実施形態による第１のダイプレクサの３Ｄ図を示す。
【００４０】
［００４０］
【図２１】本発明の実施形態によるダイプレクサの測定データを示す。
【００４１】
［００４１］
【図２２】本発明の実施形態による第２のダイプレクサの３Ｄ図を示す。
【００４２】
［００４２］
【図２３】本発明の実施形態によるコンパクトなダイプレクサの概略図である。
【００４３】
［００４３］
【図２４】本発明の実施形態によるコンパクトなダイプレクサの測定データを示す。
【００４４】
［００４４］
【図２５Ａ】ローパス／帯域通過ダイプレクサの応答を示す。
【図２５Ｂ】ローパス／帯域通過ダイプレクサの応答を示す。
【図２５Ｃ】ローパス／帯域通過ダイプレクサの応答を示す。
【００４５】
［００４５］
【図２６】本発明の実施形態による格子型バランの概略図である。
【００４６】
［００４６］
【図２７】本発明の実施形態による第２のバランの概略図である。
【００４７】
［００４７］
【図２８】本発明の実施形態による８０２．１１ｂ／ｇ型バランの応答を示す。
【００４８】
［００４８］
【図２９】本発明の実施形態による８０２．１１ａ型バランの応答を示す。
【００４９】
［００４９］
【図３０】本発明の実施形態による８０２．１１ａ型バランの３Ｄ図を示す。
【００５０】
［００５０］
【図３１】本発明の実施形態による、多数の集積受動デバイスを有する集積デバイスを示す。
【００５１】
［００５１］
【図３２】本発明の実施形態による、多数の集積受動デバイスを有する集積デバイスの３Ｄ図を示す。
【００５２】
詳細な説明
［００５２］
以下、本発明を、本発明の実施形態の全てではないがいくつかが示されている添付図面を参照してより完全に説明する。実際には、これらの発明は、多くの異なる形態で具体化することができ、本願明細書に記載された実施形態に限定するものと解釈すべきではなく、むしろ、それらの実施形態は、この開示が適用可能な法的必要条件を満たすように記載されている。同様の数字は、全体を通して同様の要素を指す。
【００５３】
［００５３］
本発明によるフィルタの動作を、図１Ａの帯域通過フィルタ１０を参照して以下に説明する。しかし、当業者には、本発明の教示が他の集積受動デバイスに容易に当てはまることが正しく理解されるであろう。従って、本発明の範囲は、帯域通過フィルタに限定されず、これらに限定するものではないが、ダイプレクサ、デュプレクサ、マルチプレクサ、バラン、パワーコンバイナ、帯域停止／帯域消去フィルタ及びパワーディバイダローパスフィルタ及びハイパスフィルタ等の他のデバイスを含む。
【００５４】
［００５４］
図を参照して、図１Ａは、本発明による誘電体帯域通過フィルタ１０の等価回路図である。図１Ａにおいて、インダクタ１２、１４は、それぞれ、対応するキャパシタ１６、１８と協働して、それぞれ共振器２０、２２を構成する。インダクタ１２、１４は、図２〜図４を参照して以下に論じるストリップラインまたはＣＰＷ／ストリップラインあるいはＣＰＷ／マイクロストリップインダクタに相当する。キャパシタ１６及び１８は、それぞれ、インダクタ１２及び１４と同じ層上に形成された、または、ディスクリートのキャパシタによって形成されたキャパシタに相当する。キャパシタ２４は、相互共振器カップリングのために形成されたキャパシタに相当する。図１Ａにおいて、キャパシタ２６及び２８は、それぞれ、入力及び出力における所望のインピーダンスに対する整合を実現できる。また、Ｍは、インダクタ１２、１４間の磁気結合である。インダクタ１２、１４のインダクタンスは、共振器の等価インダクタンスコンポーネントを表すこともでき、キャパシタ１６及び１８のキャパシタンスは、共振器のキャパシタンスコンポーネントを表すことができる。図１Ａに示す回路トポロジーは、二極フィルタの一実施形態を示すが、インダクタ１２、１４とキャパシタ２４との間の相互インダクタンスによって追加的な極を実現することができる。また、共振器は、そのような応答を、ノードキャパシタ結合、ノードインダクタ結合、分路入力構造、入力構造または網キャパシタ結合等のトポロジーを用いた、一次、二次〜ｎ次バターワースフィルタ、チェビシェフフィルタ、楕円フィルタ、ブリンクオフフィルタ、対称フィルタ、非対称フィルタ、ノッチ付加フィルタとしてエミュレートする伝達特性を実現する様々な構成でより多くのインダクタ及びキャパシタを付加することにより、所要の結合要素を用いて付加することができる。
【００５５】
［００５５］
フィルタの阻止帯域特性は、デュプレクサ設計における、送信経路と受信経路との間の分離を決める際の重要な要因である。阻止帯域除去は、上述したように共振器の数を増やすか、または、伝達零点を付加することにより、強化することができることがよく知られている。
【００５６】
［００５６］
図１Ｂは、伝送路またはインダクタ共振素子を用いた誘電体フィルタの代替の等価回路図１０であり、インダクタ１１２は、所望の中心周波数で共振する。巻数、コンダクタの長さ、外径及び内径等の回路１１０の物理的パラメータは、所望の周波数でインダクタ１１２を共振させるように変更することができる。このことは、共振器のキャパシタの必要性を取り除くことにより、フィルタリング機能を実現するのに必要なコンポーネントの数を低減する。しかし、増加したインダクタンスが回路の損失を増加させることができても、不都合なことに、キャパシタンスを増加させるメタライゼーションの長さは増大する。インダクタ素子が大きくまたは高損失になりすぎた場合には、図１Ａに示したような回路等の代替の回路デザインを用いることが好ましい。図１Ａ及び図１Ｂの回路においては、コンポーネント間の結合を、磁気結合、電気的結合またはそれらの組合せによって達成できることに注意すべきである。
【００５７】
［００５７］
図１Ａの等価回路図による誘電体フィルタの例示的な物理的レイアウトを図２〜図４に示す。図２〜図４の誘電体フィルタは、二極構造と、相互インダクタンスによって実現された追加的極と、図１Ａに示す等価回路図によるキャパシタ２４とを有する。
【００５８】
［００５８］
図２Ａ〜図２Ｃを参照すると、本発明による図１Ａの回路によって示されたフィルタの表面実装型デバイス（ＳＭＤ）の実施形態が示されている。具体的には、有機帯域通過フィルタ２００は、（限定するものではないが、ＬＣＰまたはＰＰＥ等の薄いラミネートとすることができる）有機誘電体層２３６上に互いに近接して形成された蛇行インダクタであり、好ましくは、（蛇行インダクタ２１２及び２１４を形成するラインが、同一平面上のアース、すなわち、内蔵シールド２３０に接続されている）短絡ハイブリッドＣＰＷストリップライン、または、めっきされたスルーホール２３２および／または外部シールド電極２３４に接続されている同一平面上の内蔵シールド２３０及び追加的なアース２４８及び２５０の存在下のストリップラインのいずれかとして構成されているインダクタ２１２及び２１４を備える。
【００５９】
［００５９］
これらのインダクタは、互いに非常に近接しているため、図１ＡにおいてＭで表されている、それらのフィルタ間の磁気結合は、フィルタの通過帯域幅を増加させて、そのパフォーマンスを低下させる可能性がある。しかし、２つの離れ離れの金属プレート（パターニング導電性層２３８を用いて形成された一方のプレートと、パターン化された導電性層２４０を用いて形成された他方のプレート）を用いて形成され、キャパシタプレート２２４ａ及び２２４ｂとして示されている（同一平面上の内蔵シールド２３０を有する、または、有しない）中間共振器平行プレート結合キャパシタ２２４が設けられている。キャパシタプレート２２４ａ、２２４ｂは、中間共振器結合キャパシタ電極の各プレートが、磁気結合の効果を補正するのを助け、かつ非常にコンパクトなフィルタを形成するのに役立つ共振器を分離するように接続される方法で、第１の有機誘電体層２３６を挟み込む。中心キャパシタンスは、指定された帯域幅を実現するために、フェムトファラッド程度に小さく、または、ピコファラッド程度に大きくすることができる。より小さなキャパシタンスは、帯域幅を小さくするのに役に立つ。また、相互インダクタンス等価回路と並列のキャパシタ２２４は、下方帯域または上方帯域における極を生ずる。
【００６０】
［００６０］
導電性層２４０によって形成された底部プレートは、ビアを位置決めして捉えるためのパッド２４６を有するビア２４４等の、有機誘電体層２３６内の１つ以上の微小ビアを用いて、インダクタ２１２に接続する。有機コア層２５２、２５４上にそれぞれ形成された第１及び第２のシールド電極２４８、２５０であって、コア層２５２及び２５４が、有機誘電体層２３６をその間に挟み込むように配置されているシールド電極。インダクタ２１２及びキャパシタ２１６によって形成された第１の共振器２６０と、インダクタ２１４及びキャパシタ２１８によって形成された第２の共振器２６２とは、平行プレートキャパシタ２２４によって互いに電気的に結合されており、それによって、中間共振器結合が、前記磁気結合及び電気的結合の組合せで実施される。
【００６１】
［００６１］
本発明による誘電体フィルタにおいては、上記インダクタは、必要なキャパシタンスを所望の長さで実現できず、インダクタ２１２、２１４は、キャパシタ２２４と同様に接続し、共振器ペア２６０、２６２を一緒に構成する、挟み込まれた誘電体と同じ第１の有機誘電体層２３６を用いて、それぞれキャパシタ２１６、２１８の接地された／分路された平行プレート２１６ａ、２１８ａを分離することができる。
【００６２】
［００６２］
蛇行インダクタ２１２、２１４の一方によって得られる等価インダクタンスＬ、およびキャパシタ２１６、２１８の一方による等価キャパシタンスＣは、以下の式（１）で定義される周波数Ｆｏ、すなわち、フィルタの中心周波数付近で共振する。
【数１】
【００６３】
［００６３］
キャパシタプレート２１６ａ及び２１８ａは、有機誘電体層２３６の反対側面上に、対応する接地プレート２１７を有する。共通プレートを有することは、各キャパシタ２１６、２１８の寄生インダクタンス間の相互インダクタンスとして共通プレートを含むことにより、設計中に片付けるべきキャパシタ間の結合をもたらす。この結合は、追加的な極を実現するのに用いることができるが、結合が、合成段階中に、通過帯域の問題を生じる場合には、プレート２１７を別々のプレートに分割することにより、または、プレート２１７を、インダクタ２１２、２１４の側で内蔵シールド２３０に接続するパッド２７４上にいくつかのビアを追加することにより問題を低減することができ、それにより、過剰電流を減らすことが促進され、またそれにより、コンポーネント間の結合が低減される。
【００６４】
［００６４］
また、平行プレート／インターディジタルキャパシタ２２６及び２２８は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第１の及び続く共振器素子２６０、２６２のどちら側でも用いることができる。別法として、インダクタまたは伝送線路、あるいは、キャパシタ、インダクタ及び伝送線路の組合せを要望どおりに用いることができる。キャパシタ２２６、２２８を整合のために用いる場合、中心キャパシタンスは、所要の公称キャパシタンスの点から見てキャパシタ２２４のキャパシタンスであり、すなわち、キャパシタ２２６及びキャパシタ２２８によるキャパシタンスは、キャパシタ２２４に比例するということになる。
【００６５】
［００６５］
図２Ａ〜図２Ｃに示す本発明の実施形態による誘電体フィルタは、少なくとも有機誘電体層２５２、２３６、２５４を備え、かつシールド電極２４８及び２５０に接続されている積層構造の異なる側面にそれぞれ形成された、少なくとも２つの外部シールド電極２３４を備えることができる。このことは、４つの角部上のめっきされたスルーホール２３２の使用が十分であるＣＰＷトポロジーにおけるシールド目的に対しては、好ましい、または、好ましくない可能性がある。めっきされたスルーホール２３２を用いることは、外部シールド電極２３４のために必要な追加的な空間を節約することができ、また、関連する処理コストを節約することができる。しかし、ストリップライン及びマイクロストリップフィルタトポロジーにおいては、めっきされたスルーホール２３２及び外部シールド電極２３４は、それぞれの側面に沿ったいずれかの箇所で、短絡したインダクタ／共振器及びキャパシタのための接続部を一緒に形成する。別法として、第１の誘電体層の同じ面上に同一平面の内蔵シールド２３０を有するＣＰＷトポロジーは、シールドを内部に形成し、また、共振器／インダクタ及びキャパシタに対する接地接続性を与える。しかし、一般的には、より雑音性の環境においては、外部接地電極を有することも好適である可能性がある。
【００６６】
［００６６］
誘電体フィルタ２００は、一方の側面上の外部入力端子電極２６４と外部出力端子電極２６６との間に形成された（シールド電極２４８、２５０、スルーホール２３２または側部シールド電極２３４等の）少なくとも誘電体シート２５２、２３６、２５４及び外部接地電極を備える積層体の一方の側の面上に形成されている外部入力端子電極２６４と外部出力端子電極２６６も備える。
【００６７】
［００６７］
誘電体コア層２５２及び２５４上にそれぞれ形成されたシールド電極２４８及び２５０は、好ましくは、同じ形状からなり、また、入力端子電極２６４及び出力端子電極２６６の位置決め端子のための空間を残すようにパターン化される。本発明を説明するために、シールド電極２４８、２５０を、図２Ａではなく、図２Ｂ及び図２Ｃに示す。
【００６８】
［００６８］
第１の有機誘電体層２３６は、ＰＰＥ、Ｎ６０００、エポキシベースのＮ４０００−１３、または、他の何らかの適当な低損失誘電体等の単一の側部銅ＬＣＰラミネート等を備えることができる。
【００６９】
［００６９］
保護層２７０、２７２は、構造を、酸化等の環境の影響から保護するために、および入力端子２６４及び出力端子２６６、及びめっきされたスルーホール２３２によって形成された接地パッドに流れるはんだのためのパターンを形成するために、それぞれ、誘電体コア層２５２、２５４に対向するシールド電極２４８、２５０上に形成されている。保護層２７０、２７２は、はんだマスクを備えてもよく、または、より高い公差を伴うより厳しい用途においては、プリプレグまたはＬＣＰ等の他の材料が好ましい場合がある。本発明を説明するために、保護層２７０、２７２を図２Ｃではなく、図２Ａ及び図２Ｂに示す。
【００７０】
［００７０］
本発明による誘電体フィルタにおいては、図２Ａ〜図２Ｃに示すように、ビア２４４を用いて、デバイス間の接続を形成するための初期工程は、ＬＣＰ層（または、他の適切な有機誘電体）及び銅層を貫通して（用いる誘電体の厚さ程度に径が小さい）スルーホールを穿孔することによって行われる。次いで、ＬＣＰ銅ラミネートの両面が、例えば、無電解または真空蒸着銅によって金属化される。次に、銅は、ラミネートの両面で電気めっきされて、有機誘電体層２３６上に金属化パターン２３８、２４０を形成する。そして、銅は、主要なフィルタコンポーネントを画成するようにプリント及びエッチングされる。
【００７１】
［００７１］
図２Ａ〜図２Ｃに示す実施形態による誘電体フィルタにおいては、誘電体コア層２５２、２５４は、ＬＣＰ、または、第１の基板よりも概して厚い適当な誘電体、及びアルミニウム、銅、モリブデン金属（高出力用途の場合）を、コンポーネントを封入する所定の厚さまでフィルタの両面に積層することができる。全ての金属は、好ましくは、電気めっきされ、エッチングされて、単一の入力及び出力のための空間を残すように、デバイスの上部及び底部にパターン化される。
【００７２】
［００７２］
図２Ａ〜図２Ｃに示す実施形態による誘電体フィルタにおいては、側壁の接地シールド電極２３２、２３４は、必要に応じて、単一または多数の接続され穿孔されかつめっきされたスルーホールにより、または、切断装置を用いて製作した後、無電解で、またはスパッタシード銅を介してスルーホールに接続することができる。銅は、スルーホール内で及び表面で電気めっきすることができる。そして、銅は、ＳＭＤ接続を形成するように、プリント及びエッチングすることができる。２つの層及びＳＭＤデバイスのパッケージングのプロセスフローは、図５と共に詳細に説明する。
【００７３】
［００７３］
図３Ａ〜図３Ｃを参照すると、本発明による有機帯域通過フィルタ３００のＢＧＡ／ＣＳＰの実施形態が示されている。本質的に、図２Ａ〜図２Ｃ及び図３Ａ〜図３Ｃに示すフィルタにおける全ての内部構造は、パッケージングが異なること、およびそれによって、デバイスをパッケージする手段を除いて同様である。例えば、図３Ａ〜図３Ｃにおいて、薄いラミネート（例えば、有機誘電体層３３６）は、２つの厚いコアの間ではパッケージされないが、一方の側で１つのコア層３５４によって、基板３３６の反対側で第１の保護層３７０によってパッケージされている。より厚いコア３５４の反対側は、シールド電極３５０を形成するように金属化されており、また、第２の保護層３７２は、シールド電極３５０を覆って配置されている。保護層は、はんだマスクを備えてもよく、または、より高い公差を伴うより厳しい用途においては、プリプレグまたはＬＣＰ等の他の材料であってもよい。
【００７４】
［００７４］
フィルタ３００のこのパッケージングは、シールド電極３５０のみを有するマイクロストリップまたはＣＷＰ／マイクロストリップフィルタデバイスを提供する。スルーホールを用いてデバイスの入力／出力端子と接地端子を接続する代わりに、はんだボール３８０が用いられる。側壁接地シールド電極３３４は、内蔵シールド電極３３０及びシールド電極３５０を必要に応じてはんだボール３８０に接続するのに用いられる。
【００７５】
［００７５］
別法として、このことは、めっきされたスルーホールが設けられている場合には、このスルーホールによって行うことができる。上述したように、めっきされたスルーホール３３２及び側壁シールド電極３３４の両方を有することは、典型的には必要なことではなく、それらは一般に、互いの代替として用いることができる。本発明を説明するために、側壁の接地シールド電極３３４を図３Ａ〜図３Ｃに示す。はんだボール３８２は、入力端子及び出力端子を帯域通過フィルタに接続する。はんだボール及びパッケージングは、図６と共に以下に説明する方法を用いて構成されている。（パッシベーション層マスク、はんだマスク、ボンドプライ（ｂｏｎｄｐｌｙ）または低温熱硬化樹脂、熱硬化ポリマー、内部ラミネートへの材料化合物としても知られている）保護層３７０は、当該技術においてよく知られているように、はんだボールのための開口を形成するのに用いることができる。
【００７６】
［００７６］
図４Ａ〜図４Ｂを参照すると、ディスクリートキャパシタ４０２と、金属製ケースまたは蓋４０４によって形成された外部シールドとを用いる、本発明によるフィルタデバイス４００が示されている。本質的に、図２Ａ〜図２Ｃ及び図３Ａ〜図３Ｃにおける全ての内部構造は、パッケージングが図４Ａ、図４Ｂの実施形態で異なること、およびそれによって、デバイスをパッケージする手段を除いて同様である。例えば、図４Ａ〜図４Ｃにおいて、有機誘電体層４３６（例えば、薄いラミネート基板）は、２つの厚いコアの間にパッケージされていないが、一方の側に、１つのみのコア層４５４があり、シールド電極４５０は、コア層４５４の反対側に金属化されている。有機誘電体層４３６の他方側には、第２の接地基準を形成するのに用いられる、適切な高さを有する金属製蓋４０４がある。有機誘電体層４３６は、図２及び図３の実施形態に関して論じたように、少なくとも層４３６内の微小ビアによって電気的に接続されている、パターン化された導電性層４３８及び４４０によって、対向面に金属化されている。基板４３６の両面により厚いコアを用いることに代えて、この実施形態は、一方の側でコア層を用い、他方の側で、空気を誘電体として用いる。このことは、それ自体をストリップラインまたはＣＷＰ／ストリップラインデバイスにする。スルーホールは、コア金属のみを内部金属構造に接続するのに用いられ、一方、金属蓋４０４は、関連のある端子へのはんだ接続を用いて接続されている。金属蓋４０４は、上記入力端子及び出力端子に必要な開口を有することができる。実施形態が、ディスクリートキャパシタを用いることに限定されないことに注意することが重要である。図４Ａ〜図４Ｂに示すキャパシタは、上述したように、必要に応じて、基板内に埋め込むこともできる。
【００７７】
［００７７］
以下は、本発明の様々な実施形態の実施例であり、各例示的な実施形態は、本発明の様々な態様を開示する。
【００７８】
ＩＩ．独立型フィルタを製造するための例示的方法
［００７８］
次に、本発明の実施形態による表面実装デバイス（ＳＭＤ）として構成された、図２Ａ〜図２Ｃに示すフィルタ等のＬＣＰベースのＩＰＤを製造する例示的なプロセスを、主に図５を参照して説明する。最初に、ステップ１に示すように、好ましくは、被覆しなくてもよい、または、ＬＣＰの片面または両面に銅箔を被覆することができる強化または非強化ＬＣＰラミネートである、出発材料が選定される。代替材料は、ＰＰＥ、ＰＴＦＥ合成物、炭化水素セラミック合成物、ＢＴ樹脂合成物（例えば、Ｓｐｅｅｄｂｏａｒｄ Ｃ）及び熱硬化樹脂（例えば、日立ＭＣＬ−ＬＸ−６７Ｆ）等の他の低損失有機ラミネートを含む。次に、ステップ２に示すように、スルービアが、ＬＣＰまたは他のラミネート、及び銅からなる層を貫通して穿孔される。それらの微小ビアは、機械穿孔、レーザ穿孔または当業者に知られている他の適当な方法で穿孔することができる。
【００７９】
［００７９］
ステップ３及びステップ４は、上記スルービア及びラミネートのメタライゼーションを含む。被覆されないまたは銅被覆されたＬＣＰまたは他のラミネートで始まる追加的な、半追加的な、または減ずべきプロセスにおいて、ＬＣＰまたは他のラミネートの両面及びビアは、無電解めっき、真空蒸着された銅、または、途切れない銅膜を形成する他の蒸着方法を用いてシードされる。上記デバイスのターゲット金属厚みを実現するために、電解めっきが行われて、単一のステップにおいて、ラミネートの両面及びビア内に銅が形成される。フィルタコンポーネントのための回路画成は、ステップ５に示すように、後にプリント及びエッチング工程が続いて、フィルタ回路構成を画成する銅のパネルまたはパターン電解めっきを伴う減法的、半追加的または完全追加的プロセスを用いて行うことができる。
【００８０】
［００８０］
次いで、製造されたデバイス回路は、ＬＣＰまたはステップ１に関して述べたような代替のラミネート材料、および／またはステップ６に示すような、コンポーネントを封入する十分な厚みを形成するためのフィルタの両面上のＡｌ、Ｃｕ、Ｍｏ金属（高出力用途の場合）の真空または非真空ラミネーションを用いてパッケージされる。内部金属層と外部金属層は、必要に応じて、ステップ７に示すように、信号及び接地接続部及びＳＭＤ端子を形成するために、機械的に、または、レーザ、光またはプラズマプロセスを用いて穿孔することができるめっきされたスルーホールを用いて接続される。スルーホールを有しないデバイスの２つの縁部も、後のメタライゼーションの間に、デバイスの追加的なシールドを形成するために、機械的ドリル／ルート／ミル、レーザ切断、またはソーイングプロセスを用いて穴あけすることができる。穿孔されたスルーホール及びシールドスロットは、ステップ８に示すように、ステップ３に関して上述したのと実質的に同じ方法でバス層を形成するために、電解めっきされた、または、スパッタ／真空蒸着銅を用いてシードされる。
【００８１】
［００８１］
ステップ９、ステップ１０及びステップ１１を参照すると、外側の層のための最終的な金属の厚みは、上記スルーホール及びシールドスロット内のめっきされた銅、及び上面及び底面上の銅によって形成されている。減法的、半追加的または追加的なプロセスは、ステップ４及びステップ５に関して上述したように、銅のプリント及びエッチング処理によって、外側層の接地回路及び接続のためのＳＭＤ端子を画成するのに用いることができる。そして、デバイスは、ＳＭＤアセンブリに適した端子金属の追加及びはんだプロセスの追加によって仕上げられる。デバイスの端子に対するそれらの仕上げ金属は、無電解Ｎｉ−Ａｕ、無電解スズ、無電解銀、電気めっきされたＮｉ−Ａｕ、はんだ（ＨＡＳＬ）または有機仕上げ（ＯＰＳ）等の共通のめっき金属または合金であり、その選択は、意図する用途に依存する。
【００８２】
［００８２］
その後、完成されたウェーハは、個々のフィルタコンポーネントに個別化される。シンギュレーションは、高速ダイシングソー、または、パンチングまたはルーティング／ミリング等の代替方法を用いて行うことができる。この製造プロセスの利点は、シンギュレーションの前または後に、コンポーネントを完全に電気的に検査する能力である。
【００８３】
［００８３］
次に、図６を参照して、本発明の実施形態によるボールグリッドアレイ（ＢＧＡ）またはチップスケールパッケージ（ＣＳＰ）として構成された、図３Ａ〜図３Ｃに示すフィルタ等のＬＣＰベースのＩＰＤを製造する別の例示的プロセスを説明する。最初に、ステップ１に示すように、好ましくは、被覆しなくてもよい、または、ＬＣＰの片面または両面を銅で被覆することができる強化または非強化ＬＣＰラミネートが出発材料として選択される。代替材料は、ＰＰＥ、ＰＴＦＥ合成物、炭化水素セラミック合成物、ＢＴ樹脂合成物（例えば、Ｓｐｅｅｄｂｏａｒｄ Ｃ）及び熱硬化樹脂（例えば、日立ＭＣＬ−ＬＸ−６７Ｆ）等の他の低損失有機ラミネートを含む。次に、ステップ２に示すように、スルービアが、ＬＣＰまたは他のラミネート、及び銅からなる層を貫通して穿孔される。微小ビアは、機械的穿孔、レーザ穿孔または当業者に知られている他の適当な方法を用いて穿孔することができる。
【００８４】
［００８４］
ステップ３及びステップ４は、上記スルービア及びラミネートのメタライゼーションを含む。被覆されないまたは銅被覆ＬＣＰまたは他のラミネートで始まる追加的、半追加的または減法的プロセスにおいては、ＬＣＰまたは他のラミネートの両面、およびビアは、無電解めっき、真空蒸着銅、または、途切れのない銅膜を形成する他の一般的な蒸着方法を用いてシードされる。上記デバイスのターゲット金属厚みを実現するために、電解めっきが行われて、単一のステップにおいて、ラミネートの両面及びビア内に銅が形成される。フィルタコンポーネントのための回路画成は、ステップ５に示すように、後にプリント及びエッチング工程が続いて、フィルタ回路構成を画成する銅のパネルまたはパターン電解めっきを伴う減法的、半追加的または完全追加的プロセスを用いて行うことができる。
【００８５】
［００８５］
次いで、製造されたデバイス回路は、ＬＣＰまたはステップ１に関して述べたような代替のラミネート材料、および／またはステップ６に示すような、コンポーネントを封入する所定の厚みのためのフィルタの両面上のＡｌ、Ｃｕ、Ｍｏ金属（高出力用途の場合）の真空または非真空ラミネーションを用いてパッケージされる。
【００８６】
［００８６］
上記フィルタコンポーネントの他方側では、ステップ７、ステップ８及びステップ９に示すように、カバーコート材料、液状感光性ソルダーレジスト（ＬＰＩ）またはドライフィルムソルダーレジストが、スピンコーティング、カーテンコーティングまたはローラコーティング、ドライフィルムラミネーション、スプレーコーティング等の標準的なプロセスを用いて付着される。この層は、後のリフロー及びコンポーネントの組立て中の端子間のはんだフローに対するバリアとして機能する。コンポーネント端子は、カバーコート／ソルダーレジスト材料内にウィンドウを開口して、基板レベルの相互接続のためのＢＧＡパッドを開けることによって画成される。このことは、フォトリソグラフィまたはレーザ切断等のプロセスを用いて行うことができる。そして、デバイスは、ＢＧＡアセンブリ及びはんだ付けプロセスに適した端子金属の付加によって仕上げられる。デバイス端子に対するそれらの仕上げ金属は、無電解Ｎｉ−Ａｕ、無電解スズ、無電解銀、電気めっきされたＮｉ−Ａｕ、はんだ（ＨＡＳＬ）または有機仕上げ（ＯＰＳ）等の共通のめっき金属または合金であり、その選択は、意図する用途、およびはんだまたはデバイス・モジュール間／ＰＷＢ相互配線に用いられる他の合金との親和性に依存する。
【００８７】
［００８７］
ステップ１０、ステップ１１、ステップ１２を参照すると、Ｐｂ／Ｓｎはんだ、または、他の鉛フリーはんだ及び金属合金を用いて、ステップ８で定義された方法で、上記ウィンドウ内に相互接続部が形成される。はんだペーストのスクリーン印刷またはステンシル印刷及びリフロー、または、めっきプロセス等のプロセスは、相互配線のためのバンプを形成するのに用いることができる。フィルタコンポーネントのＢＧＡ／ＣＳＰ構成は、シンギュレーション前の大面積基板上のコンポーネントの検査を可能にする。検査は、例えば、プロービング技術を用いて、あるいは、テストソケットまたはテスト器具を用いて行うことができる。
【００８８】
［００８８］
そして、完成されたウェーハは、個々のフィルタコンポーネントに個別化される。シンギュレーションは、高速ダイシングソー、または、パンチングまたはルーティング／ミリング等の代替方法を用いて行うことができる。この製造プロセスの利点は、シンギュレーションの前または後に、コンポーネントを完全に電気的に検査する能力である。
【００８９】
III．実際のデバイス
実施例Ｉ
［００８９］
本発明の実施形態による有機帯域通過フィルタ５００のＸ線写真を図７及び図８に示す。フィルタ５００は、ＬＣＰからなる５０μｍ厚の層である第１の有機誘電体層上に、互いに近接して形成された短絡ハイブリッドＣＰＷストリップライン蛇行伝送線路インダクタ５１２、５１４を備え、インダクタ５１２、５１４は、互いに直接的に磁気結合されている。各インダクタは、同じ絶縁シートを挟み込むことにより、平行プレートキャパシタ５１６、５１８を分離するように接続されている。中間共振器平行プレート結合キャパシタ５２４は、中間共振器結合キャパシタ電極の各プレートが、これらのインダクタを分離するように接続する方法で、同じ有機絶縁シートを挟み込む２つの離れ離れの金属プレートを用いて形成されている。また、第２の有機誘電体層及び第３の有機誘電体層は、第１の有機誘電体層を挟み込み、それらの間に前記絶縁シートを挟み込むように配置されている、３０〜４０ミルの厚さを有する高周波炭化水素材料からなる。
【００９０】
［００９０］
帯域通過フィルタ５００は、最も外側のシールド電極を保護するためにシールド電極のうちの最も外側の電極上に形成された、追加的な誘電体層、この場合においてはソルダーレジストをさらに備える。インダクタ５１２、５１４は、所望の長さで必要なキャパシタンスを形成しないため、各インダクタは、上記挟み込んだ誘電体と同じ第１の有機層を用いて、別々の接地された／分路された平行プレートに接続され、インダクタは、後に、図に示すように、共振器ペア５６０、５６２を一緒に構成する。図示のデバイスにおいては、平行プレートキャパシタ５２６、５２８は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第１の共振器素子及びそれに続く共振器素子のいずれかの面に用いられている。より高い密度が要求される場合には、第１の誘電体層等の多数の薄い層を、（２つより多い）複数のプレートキャパシタを形成するのに用いることができる。
【００９１】
［００９１］
帯域通過フィルタ５００は、前記第１〜第３の、またはそれ以降の誘電体層を備え、かつ前記シールド電極に接続された積層体の異なる側面にそれぞれ形成された２つの外部接地シールド電極５３４をさらに備える。追加的に、それらは、上記短絡インダクタ／共振器及びキャパシタのための接続を形成する。また、それら外部電極の存在は、基準が同じ第１の誘電体層上にあるＣＰＷ／ストリップライントポロジーを形成し、シールドを内部に形成し、共振器／インダクタ及びキャパシタへのアース接続も形成する。
【００９２】
［００９２］
上記帯域通過フィルタは、前記第１〜第３のまたはそれ以降の絶縁シートを備える積層体の一方の側面に形成されている、外部入力端子電極５６４及び外部出力端子電極５６６をさらに備える。外部側壁シールド電極５３４（図７）は、積層体の側壁の前記外部入力端子電極と外部出力端子電極との間に形成されており、また、外部接地シールド電極５４８は、積層体の対向する上面及び底面に形成されており、側壁シールド電極５３４に電気的に接続されている。
【００９３】
［００９３］
上記上面及び底面の外部接地シールド電極５４８のパターニングは、図７及び図８に示すような信号の入出力のための空間を残すのに必要なものである。
【００９４】
［００９４］
有機帯域通過フィルタ５００において、デバイス間の接続を形成するための第１のステップは、上記ビアのサイズの３倍程の大きさのパッドを有する、２ミル程度の小さなスルーホールをＬＣＰ及び銅を貫通して穿孔することによって行われる。次いで、ＬＣＰ銅ラミネートの両面が無電解で金属化される。そして、ラミネートの両面の銅は電気めっきされ、銅層は、フィルタコンポーネントを画成するようにプリント及びエッチングされる。
【００９５】
［００９５］
第２及び第３の有機誘電体層は、上記第１の有機誘電体層よりも概して厚い、例えば、３５ミル程の厚さを有し、コンポーネントを封入する所定の厚さのためにフィルタの両面に銅金属（高出力用との場合）を有する、Ｒｏｇｅｒ ＣｏｒｐｏｒａｔｉｏｎからのＲｏｇｅｒｓ ４３５０である。全ての金属は、信号の入出力のための空間を残すために、デバイスの上部及び底部で電気めっきされ、エッチングされかつパターン化される。
【００９６】
［００９６］
側壁接地シールド電極５３４は、単一または複数の接続され、穿孔されかつめっきされたスルーホールによって得ることができ、無電解またはスパッタシードの銅によってスルーホールに接続することができる。スルーホール内及び表面上の銅を電気めっきする。銅をプリント及びエッチングしてＳＭＤ接続を形成する。銅電極は、過剰な酸化を防ぐために、無電解ＮｉＡｕであってもよい。
【００９７】
［００９７］
図９は、図７及び図８の有機帯域通過フィルタ５００の場合のハードウェアの相関関係に対するモデルを示す。フィルタは、ＳＯＬＴ較正を実行した後、ＨＰ ８７２０ＥＳＶｅｃｔｏｒ Ｎｅｔｗｏｒｋ Ａｎａｌｙｚｅｒを用いて測定した。製作したフィルタの場合の測定データ及びシミュレートしたデータを示す。図９から明らかなように、測定データとシミュレートしたデータとの間には、良好な相関関係がある。有機帯域通過フィルタ５００は、第１の有機誘電体層用のＬＣＰを用いて製作し、３ＧＨｚでたった１．８８ｄＢの挿入損失及び２００ＭＨｚの１ｄＢ帯域幅を示す。このようなフィルタは、固定無線式レシーバでのＩＦ周波用途に適すると思われ、この場合、入力信号の搬送周波数は、約１４ＧＨｚであり、いくつかの低周波数信号にダウンコンバートしなければならない。
【００９８】
［００９８］
有機帯域通過フィルタ５００は、２つのみのメタライゼーション層と、有機基板内の全ての埋め込み受動素子とを有するＣＰＷ／ストリップライントポロジーを用いており、その結果、図９に示すように、標準化されていない（５層より多い）多層セラミックプロセスよりも良好な性能につながった。
【００９９】
［００９９］
フィルタ５００の場合のキャパシタのＱが、ＬＣＰを用いて３ＧＨｚで２００と高く測定されたのに対して、インダクタのＱが３ＧＨｚで約１００という所要レベルに保たれたことは何の意味もなさない。これは、インダクタの設計を最適化することなく、ＬＣＰ等の材料を用いることの利点を理解するために行ったことである。しかし、２００を超えるＱも、有機基板上のインダクタに対して実現可能である。図示のフィルタ回路で、インダクタのＱが２００の場合の再シミュレーションは、シミュレートした場合に、１．１５ｄＢの挿入損失を示した。周波数及び帯域幅で１．１５ｄＢの損失を有するフィルタは、体積がより大きく、かつより高コストのセラミックキャビティ及び一体鋳造フィルタを用いることによってのみ、代替的に実現することができる。
【０１００】
実施例ＩＩ
［０１００］
本発明の実施形態による別の有機帯域通過フィルタ６００を図１０の写真に示す。フィルタ６００は、互いに直接的に磁気結合された、ＬＣＰからなる第１の有機誘電体層上に互いに近接して形成された短絡されたハイブリッドＣＰＷマイクロストリップの蛇行インダクタ６１２、６１４を備える。“短絡された”という用語は、この場合、（コプレーナ接地リングとも呼ばれる）内蔵シールド６３０として機能する大きな金属製領域に接続された各インダクタの一方の端部を指す。また、フィルタ６００は、中間共振器結合キャパシタ電極の各プレートが別々の共振器に接続するように、第１の有機誘電体層を挟み込む２つの離れ離れの金属プレートを用いて形成された内蔵シールド６３０を有する中間共振器平行プレート結合キャパシタ電極６２４を含む。さらにまた、フィルタ６００は、この場合、Ｒｏｇｅｒｓ ＣｏｒｐｏｒａｔｉｏｎからのＲｏｇｅｒｓ ４３５０であり、フィルタの一方の面を挟み込んで実質的かつ完全にシールドするように、上述した回路を覆って配置されている第２の有機誘電体層上にそれぞれ形成された第１のシールド電極を含む。
【０１０１】
［０１０１］
上記フィルタは、必要に応じて、最も外側のシールド電極を保護するためにシールド電極の外側に形成された第３の有機絶縁シートをさらに備えてもよい。このフィルタにおいて、インダクタ６１２、６１４は、所望の長さで必要なキャパシタンスを形成しないため、各インダクタは、後に一緒になって共振器ペアを構成する、上記挟み込まれた誘電体と同じ第１の有機層を用いて、別々の接地された／分路された平行プレート（２つのプレート）に接続される。また、平行プレート／インターディジタルキャパシタ６２６、６２８は、インピーダンス整合のために、上記デバイスの上記入力端子及び出力端子において、第１の及びそれに続く共振器素子のどちらかで用いられる。より大きな密度が要求される場合には、第１の誘電体層等の複数の薄い層を、（２より多い）複数のプレートキャパシタを形成するのに用いることができる。また、第１の誘電体として用いられる高温溶解ＬＣＰと比較して、より低温溶解のＬＣＰ等の他の誘電体層が、第１の基板の他方の面（第２の基板と同じではない面）に積層され、その後、デバイスを基板上の対応する端子に接続するために、接地及び入出力接続部が必要な箇所に、はんだバンプ開口部が形成される。
【０１０２】
［０１０２］
基準が同じ第１の誘電体層上にあるＣＰＷトポロジーは、内部にシールドを形成し、上記共振器／インダクタ及びキャパシタへのアース接続を提供する。しかし、より雑音性の環境においては、実施例Ｉにおける電極等の外部電極を、追加的なシールドのために付加することができる。
【０１０３】
［０１０３］
上記第２の帯域通過フィルタにおいて、第３の基板内の開口部は、ＣＰＷ接地及び互いに接続されていない他の２つの開口部に接続された接地接続または入力端子及び出力端子のために機能するアースを可能にする。
【０１０４】
［０１０４］
デバイス間に接続部を形成することに対する第１のステップは、（用いる誘電体の厚さ程の小さな径の）スルーホールを、ＬＣＰからなる第１の有機誘電体層と銅とを貫通して穿孔することによって行われる。次に、ＬＣＰ銅ラミネートの両面が、無電解銅によって金属化される。次いで、銅は、ラミネートの両面で電気めっきされる。そして、銅は、フィルタコンポーネントを画成するために、プリントされ、エッチングされる。
【０１０５】
［０１０５］
上記第２の有機誘電体層は、コンポーネントを封入するために、（高出力用途の場合）銅金属が、約２０〜３０μｍの所定の厚さまで、上記フィルタの上面にめっきされている上記第１の有機誘電体層よりも概して大きい厚さを有するラミネートＬＣＰまたは他の適当な誘電体とすることができる。上記第３の有機誘電体層は、はんだ位置決めパッドを形成するために、所定の厚さまで銅が開口部内にめっきされている第１の有機誘電体層よりも概して大きいまたは小さい厚さを有するラミネートＬＣＰまたは他の適当な誘電体である。第３の基板内の開口部には、スクリーンはんだペーストが充填されており、バンプを形成するためにリフローされる。
【０１０６】
［０１０６］
図１１は、図１０の有機帯域通過フィルタの場合のハードウェア相関関係に対するモデルを示す。要約すれば、フィルタは、２つのみのメタライゼーション層と、有機基板内の全ての埋め込み受動素子とを有するＣＰＷトポロジーを用い、その結果、標準化されていない（５より多い）多層セラミックプロセスよりも良好な性能をもたらす。ＬＣＰ等の低損失材料の採用がより一般化するにつれて、このデザインは、コンパクトな基板及びパッケージにブルートゥース／ＷＬＡＮ等の用途のための超低損失フィルタを一体化することの実現可能性を示している。
【０１０７】
［０１０７］
フィルタ６００の場合の測定データ及びシミュレートしたデータを図１１に示す。図を見て分かるように、測定データとシミュレートしたデータとの間には、良好な相関関係がある。フィルタ６００は、たった２．２２ｄＢの挿入損失を有する。
【０１０８】
［０１０８］
キャパシタのＱが、ＬＣＰを用いて３００と高くなる可能性があるのに対して、上記インダクタのＱが約１３０の所要レベルに保たれたことは注目に値する。挿入損失は、同じ設置面積を有するＭＬＣフィルタよりも０．６ｄＢ低かった。図示のフィルタ回路で、インダクタが２００のＱを有する場合の再シミュレーションは、シミュレートした場合に、１．６５ｄＢの挿入損失を示した。ブルートゥース／ＷＬＡＮフィルタの所望の周波数及び帯域幅において１．６５ｄＢの損失を有するフィルタは、より大きな容積及びより高コストのセラミックキャビティ及び一体鋳造フィルタを用いることによってのみ、代替的に実現することができる。
【０１０９】
実施例ＩＩＩ
［０１０９］
本発明の実施形態によるまた別の有機帯域通過フィルタ７００を図１２の写真に示す。有機帯域通過フィルタ７００は、互いに直接的に磁気結合された、Ｅ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ａｎｄ ＣｏｍｐａｎｙによるエポキシベースのＶｉａｌｕｘ等の第１の有機誘電体基板上に互いに近接して形成された、短絡されたハイブリッドＣＰＷマイクロストリップ蛇行インダクタを備える。また、第３の帯域通過フィルタは、中間共振器結合キャパシタ電極の各プレートが別々の共振器に接続するように、同じ有機絶縁シートを挟み込む２つの離れ離れの金属プレートを用いて形成された、接地リングを有する、中間共振器平行プレート結合キャパシタ電極７２４を備える。
【０１１０】
［０１１０］
伝送線路インダクタ７１２、７１４は、所望の長さで必要なキャパシタンスを形成しない。誘電体は、キャパシタ用途に対しては損失が多いため、各インダクタは、１つのキャパシタの一方の端子が一方の共振器に接続されており、かつ他方の短絡された端子が内蔵シールド電極７３０に接続されているチップキャパシタまたはセラミックキャパシタ等の独立したディスクリートキャパシタ７０２に代替される。同じことが、他方のキャパシタ７２４に対して行うことができ、この場合、一方の端子は接地され、すなわち、ＣＰＷ接地電極７３０に接続され、他方の端子は、共振器部に接続される。また、平行プレート／インターディジタルキャパシタ７２６、７２８は、インピーダンス整合のために、デバイスの入力端子及び出力端子において、第１及びそれに続く共振器素子のいずれかの面で用いられる。より大きな密度が要求される場合には、第１の誘電体層等の複数の薄い層を、（２より多い）複数のプレートキャパシタを形成するのに用いることができる。
【０１１１】
［０１１１］
有機帯域通過フィルタ７００は、（上記ディスクリートキャパシタの面と反対側の）上記第１の有機誘電体層の一方の面に積層されている別の単一被覆の第２の有機誘電体層をさらに備えてもよい。また、フィルタは、内蔵シールド電極７３０及び単一被覆誘電体の金属シートに接続された第１及び第２の有機誘電体層を貫通する複数のプレートスルーホールをさらに備えてもよい。このことは、コスト節約のためには、好ましい、または、好ましくない可能性があるが、それらのビアを追加することは、真のＣＰＷ／マイクロストリップハイブリッドデバイスを形成する。基準が同じ第１の有機誘電体層上にある上記ＣＰＷトポロジーは、内部にシールドを形成し、また、上記共振器／インダクタ及びキャパシタへの接地接続性を提供する。しかし、より雑音性の環境においては、追加的なシールドのために、外部スルーホールを付加することができる。
【０１１２】
［０１１２］
有機帯域通過フィルタ７００は、回路の保護を実行でき、デバイスを吸湿及び腐食から守る、ディスクリートキャパシタ７０２と同じ面上に、第３の有機誘電体層をさらに備えてもよい。この材料は、基板上の他の回路を保護するために、基板製造会社によって使用されるであろう、はんだマスク材料と同じとすることができる。また、帯域通過フィルタ７００は、上面でデバイスを封じ込め、ＥＭＩ干渉及び放射効果がフィルタのパフォーマンスに影響を及ぼすことを防ぐ金属製蓋またはキャップ／電磁シールドをさらに備えてもよい。
【０１１３】
［０１１３］
図１３は、図１２の有機帯域通過フィルタ７００の場合のハードウェア相関関係に対するモデルを示す。具体的には、図１３は、２つのディスクリートキャパシタを除いて、全ての埋め込みコンポーネントを有するフィルタの場合のハードウェア相関関係に対するモデルを示す。図に示すように、測定結果と予測した結果との間には、非常に良好な一致がある。測定したフィルタは、中心周波数＝１．９ＧＨｚ、６０ＭＨｚの１ｄＢ帯域幅及び１２０ＭＨｚの３ｄＢ帯域幅を有する。１．５ＧＨｚにおける減衰は、要望どおりに、〜４０ｄＢである。挿入損失は、このような用途の場合の３ｄＢの仕様よりも大きい、１．９ＧＨｚにおいて約３．８ｄＢである。これは、３ｄＢというより小さな損失を実現するのに必要な６０の所要のＱではなく、Ｖｉａｌｕｘにおける４０のＱを有する中心及び整合キャパシタの使用によるものである。この挿入損失は、有機誘電体層のための、Ｒｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎ誘電体材料からのＡ−ＰＰＥ（商標）またはＬＣＰ（商標）を使用することによってより低くすることができる。このようなフィルタは、携帯電話において中間ＲＦフィルタとして、あるいは、コードレス電話においてフロントエンドＲＦフィルタとして適用できるであろう。
【０１１４】
［０１１４］
図１３を見て分かるように、測定データと予測した結果には、Ｓ２１の場合、２．５ＧＨｚを超えて不一致がある。この不一致は、上記２つのディスクリートキャパシタの間の結合によるものである。このシミュレーションは、個々のコンポーネントに対して、および上記インダクタ間の間隔を最適化するために行った。ディスクリートキャパシタは、それらの間に何らかの結合を伴うことなく、個別のコンポーネントとして測定した。キャパシタ間の密な間隔は、２．５ＧＨｚ以上の周波数において現れる好ましくない結合効果をもたらす可能性がある。２つのディスクリートキャパシタの間に相互結合関係を含ませると、その結果は、測定値と良好に一致する。
【０１１５】
［０１１５］
従って、有機帯域通過フィルタ７００は、ディスクリートキャパシタと共に、２つのみのメタライゼーションレベル及びエポキシベースの基板を有するＣＰＷトポロジーを用い、トポロジーは、標準化されていない（５より多い）多層セラミックプロセスのパフォーマンスを実現する。加えて、上記ＭＬＣフィルタは、第一に、他の誘電体と親和性がないフィルタ固有の誘電体の使用のため、第二に、セラミックプロセスに用いられる標準的な５μｍラインにより存在する減衰を少なくするのに必要な１００μｍ厚のアルミニウム導体線路等のいくつかの特性の特異性のため等を含むいくつかの理由により、セラミックパッケージの同じ層内の他のコンポーネントと一体化することができない。この段落で論じたデザインは、多層ラミネート基板に関する標準的なデザインルールを用いて製作し、別々の表面実装デバイスを要することなく、基板上に直接実装することができる。さらに、ハードウェア相関関係に対するモデルは、用いるデザイン技術の妥当性を示す。
【０１１６】
ＩＶ．ＲＦ／無線信号受動処理コンポーネント
［０１１６］
フィルタ、ダイプレクサ、カプラ、バラン、マルチプレクサ、および有機基板またはＰＣＢ内の他のＲＦ信号処理受動機能等の高性能受動素子のインテグレーションは、ＬＴＣＣへの依存をなくすことができ、モジュールの表面積を減らし、コストを節約し、かつ信頼性を向上させるのに役に立つであろう。本発明は、完全にパッケージ化された小型の帯域通過フィルタ、バラン、ダイプレクサ、マルチプレクサ、カプラ、およびＬＣＰを用いたそれらの組合せ、および新規な多層ポリマーベースの基板を実現できる。本発明の実施形態に従って製作したコンポーネントは、次の明確な特徴、すなわち、１）それらのコンポーネントは、ハイブリッドコプレーナ導波路（ＣＰＷ）／ストリップライントポロジーを用いて実装されるため、コンポーネントを、入力／出力端子として使用する箇所を除いて、全ての側面で完全にシールドすることができ、それに伴って、放射損失及び電磁干渉を最小化することができる、２）集中型素子と分散型素子との組合せ、および多層基板内のコンポーネント間の結合を用いることで、λ／４０程度のサイズ低減を実現できる、３）同程度のサイズ、帯域幅及び減衰仕様の場合、セラミック一体鋳造フィルタに匹敵する低挿入損失、４）多数の寿命試験によって実証可能な高信頼性、５）わずかな温度依存性の性能変動、６）ＬＴＣＣと同じ密度を実現するための金属層が少ない、７）フィルタ、ダイプレクサ及びバラン等の異なる機能を実施するために、複数の周波数（１ＧＨｚ〜１００ＧＨｚ）で使用することができる単一の基板、８）大面積（１２×１８平方インチ）処理に対する導電性、９）より少ない層数により市場に出す時間が早い、１０）セラミックに匹敵する優秀な密封特性（例えば、０．０４％吸湿）、および１１）ＬＴＣＣ、ＰＣＢ、ＰＣＢまたはＴＦＯＳ上の集積回路（ＩＣ）及びディスクリート素子、およびＰＣＢ、ＰＣＢ上のＩＣ、またはＰＣＢ上のＬＴＣＣおよび、単一のＰＣＢまたは多層ポリマー基板上の究極的に多数のＩＣに対する他の変形等のパッケージングのいくつかの層をなくす、のうちの１つ以上を提供する。
【０１１７】
帯域通過フィルタデザイン
［０１１７］
無線周波数（ＲＦ）フィルタは一般に、帯域外のエネルギを除去し、イメージ帯域信号の排除を実行するのに用いられる。ほとんどのアーキテクチャにおけるＲＦフィルタのデザインは、ほとんどのＲＦ規格のためのマルチギガヘルツ範囲の方へ上がっているため、中心周波数が問題になってきている。搬送周波数が高くなるにつれて、フィルタの負荷されたＱ（搬送周波数／３ｄＢ帯域幅）が高くなり、このことは、フィルタ素子を形成するインダクタ、キャパシタ及び共振器等のコンポーネントの負荷されていない品質係数に対する高い要求を出す。これらのフィルタ及び信号処理ユニットは、より小さな、または、同様の設置面積で同等以上のパフォーマンスを有するキャビティフィルタ、ＭＬＣ及びＬＴＣＣフィルタ及び信号処理デバイスに対応することができる。具体的には、本発明は、高Ｋ誘電定数粒子が充填されているか、または、充填されていない、および８０２．１１ａ／ｂ／ｇ、ローカル・マルチポイント配信サービス（ＬＭＤＳ）／マルチチャネル・マルチポイント配信サービス（ＭＭＤＳ）、衛星／ディジタルＴＶ、ＵＷＢ、携帯電話及びブルートゥースタイプのアプリケーション等の異なる通信規格に対して、基板内での、フィルタ、バラン、ダイプレクサ及びこれらの組合せ等の複数のＲＦコンポーネントのインテグレーションをサポートするためのブラインド及び埋め込みビア構造を可能にする形態で相互接続されている液晶ポリマー膜等の薄い誘電体層を用いる多層有機基板を備える。
【０１１８】
［０１１８］
異なるフィルタは、図１４Ａに示す回路構成を用いて実施されている。図１４Ａは、本発明の実施形態による二極二次フィルタ８００の回路図である。二次フィルタ８００は、フィードバックキャパシタＣＩｎｔｅｒ−Ｒｅｓｏｎａｔｏｒ８０６と並列の（キャパシタＣｍｕｔｕａｌ８０２を介した容量結合と、インダクタＬｍｕｔｕａｌ８０４を介した誘導結合とを有する）二次結合共振器帯域通過フィルタを含む。本発明の実施形態によれば、携帯電話、携帯無線電話、無線インフラストラクチャ、ＷＬＡＮ等に使用される小さな、薄い面状狭帯域バンドパスフィルタは、第１の有機誘電体基板上に、または、ビア接続によって相互接続された複数の誘電体基板上に、互いに近接して形成され、また、互いに直接的に磁気結合されるために、互いに近接している、複数の端部短絡ハイブリッドＣＰＷ／ストリップライン／マイクロストリップ・蛇行／直線状インダクタまたは伝送線路共振器（すなわち、ＬＲＥＳ１ ８１６、ＬＲＥＳ２ ８１８）を含む。下方または上方停止帯域における一次減衰零点は、Ｌｍｕｔｕａｌ８０４とＣｍｕｔｕａｌ８０２の組合せによって形成された並列共振器を用いて実現される。フィードバックキャパシタＣｉｎｔｅｒ−Ｒｅｓｏｎａｔｏｒ８０６の目的は、増強された険しさ／ロールオフに対して、この一次零点を通過帯域に近づけることにより、零点の位置を変えること、及び別の伝送零点を導入することである。このことは、それぞれの寄生インダクタンスで共振して、伝送零点を形成する集中キャパシタＣＲＥＳ１ ８１２及びＣＲＥＳ２ ８１４の共振特性を用いることによって行うこともできる。集中キャパシタＣＲＥＳ１ ８１２及びＣＲＥＳ２ ８１４は、共振器ＬＲＥＳ１ ８１６、ＬＲＥＳ２ ８１８に固有の寄生容量が、帯域通過型の応答に対して十分ではない場合に用いられる。これらの変形例のうちのいくつかは、既に詳細に論じている。このデザイン概略図の変形を図１４Ｂ、図１４Ｃ及び図１４Ｄに示す。具体的には、単純化のために、図１６Ａにおける共振器アーム（ＣＲＥＳ、ＬＲＥＳ）の変形例のみを、図１４Ｂ、図１４Ｃ及び図１４Ｄに示している。図１４Ｂは、楕円形共振器部を示す。図１４Ｃは、より高い伝送零点を形成する共振器部を示す。図１４Ｄは、より低い伝送零点を形成する共振器部を示す。これらの共振器アームは、共振器間の容量結合または誘導結合を用いて接続することができる。Ｃｉｎｔｅｒ−ｒｅｓｏｎａｔｏｒ８０６は、キャパシタンス、インダクタンス、および伝送零点の追加、帯域幅の制御及び中心周波数の制御のための制御理論に基づいて、より多くの自由度を得るのに役に立つ隣接する共振器間または隣接しない共振器間の相互インダクタンスの形で存在するリアクタンスを概念的に表す。
【０１１９】
［０１１９］
また、図１４Ａに関しては、中心周波数の第二高調波及び第三高調波での高減衰を実現するために、インダクタＬｌｏｗｐａｓｓ８０８及びキャパシタＣｌｏｗｐａｓｓ８１０等のローパスフィルタ素子が入力及び出力に設けられている。また、セクション間でインピーダンスを整合させるために、キャパシタＣｍａｔｃｈ１ ８２０が設けられている。しかし、単純化のために、寄生コンポーネントは、図１４Ａに示されていない。
【０１２０】
［０１２０］
実施例として、薄いラミネート基板の２つの面上に２つの金属層を用いて、本発明に従って構成し、その後、両面でシールドした２極フィルタは、３×３ｍｍの設置面積、１．５ｍｍの高さを有し、１．８ｍｍの高さを有する４×５ｍｍの一体鋳造フィルタの性能をエミュレートする。１２”×１２”基板に対して本発明による処理技術を用いると、フィルタ間の間隙を含めて、約６５００個のこのようなコンポーネントを製造することが可能であり、これは、その費用有効性を示す。本発明によるフィルタは、セラミックフィルタまたは鋳造キャビティフィルタにおける多層と比較したＣＰＷ型トポロジーのため、２つだけの金属層を要する。このことは、セラミックフィルタまたは鋳造キャビティフィルタと比較して、設計時間及び処理時間も縮小する。このようなデザインは、２００４年１月１日に公開され、本出願の所有者に譲渡された、「独立型有機ベースの受動デバイス（“Ｓｔａｎｄ−Ａｌｏｎｅ Ｏｒｇａｎｉｃ−Ｂａｓｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅｓ”）」というタイトルの米国特許公開第２００４００００７０１Ａ１号明細書で論じられている。
【０１２１】
［０１２１］
例示的な実施形態において、図１５の帯域通過型フィルタ９００は、ＷＬＡＮ（８０２．１１ ｂ／ｇ）式用途のために設計され、ブルートゥース、及び他のＩＳＭ帯域型用途にも用いることができる。２．４ＧＨｚ ＷＬＡＮフロントエンドＲＦフィルタ型用途を対象とする帯域通過型フィルタ９００は、図１４Ａに示す以下の集中素子コンポーネント、すなわち、ＬＲＥＳ１ ８１６＝ＬＲＥＳ２ ８１８＝５．１ｎＨ、ＣＲＥＳ１ ８１２＝ＣＲＥＳ２ ８１４＝０．９ｐＦ、Ｌｍｕｔｕａｌ ８０４＝２６ｎＨ、Ｃｍｕｔｕａｌ ８０２＝０．０８８ｐＦ、Ｃｍａｔｃｈｌ ８２０＝０．３ｐＦ、Ｃｌｏｗｐａｓｓ８１０＝０．５２、Ｌｌｏｗｐａｓｓ８０８＝０．３５ｎＨ及びＣｉｎｔｅｒ−ｒｅｓｏｎａｔｏｒ８０６＝０．０５ｐＦを用いて設計した。この場合、ＣＲＥＳ１ ８１２及びＣＲＥＳ２ ８１４は、インダクタＬＲＥＳ１ ８１６及びＬＲＥＳ２ ８１８及びＣｍａｔｃｈ１ ８２０及びＣｍａｔｃｈ２ ８２２の分路キャパシタンスの寄生容量として存在する。図１６に示すように、フィルタは、２．４〜２．５ＧＨｚから１．３ｄＢより小さい挿入損失を有する１００ＭＨｚの１ｄＢ帯域幅と、２．８ＧＨｚ及び１．６Ｇにおける伝送零点とを示す。図１５について説明すると、このフィルタは、２ミル厚のＬＣＰからなる１つの層と、両面上の金属層Ｍ１ ９０４及びＭ２ ９０６とを用いて構成されている。また、内部金属層Ｍ１、Ｍ２及びＭ３及び上部及び底部シールド層９０２、９１０は、本出願の全体を通して、円形パターン内に配置された小さな三角形によって示されているビアを含んでもよい。フィルタは、両面の４ミルのプリプレグ（例えば、Ｒｏｇｅｒｓ４４５０Ｂ）を用いてパッケージされ（上記参照、および変形例に対しては、上述した米国特許公開第２００４００００７０１Ａ１号を参照）、その後、両面で、８ミルの炭化水素（例えば、Ｒｏｇｅｒｓ４００３、４３５０タイプ）でパッケージされる。この積層体は、図１７Ａに示し、かつ本願明細書で論じるものに一致する。
【０１２２】
［０１２２］
具体的には、図１７Ａは、６つの金属層（暗線で示されている金属）を開示する。上部及び底部金属層は、接地シールドとして機能することができる。ＬＣＰ層の各面上の金属層は、インダクタと、平行プレートキャパシタとを含んでもよい。上記プリプレグ層に隣接するラミネート層上の金属層は、任意的なものであり、必要に応じて、例えば、追加的な密度のために、追加的なコンポーネントを含んでもよい。本発明の実施形態によれば、インダクタは、好ましくは、ＬＣＰ層上に形成され、キャパシタは、ＬＣＰ層上またはラミネート層上のいずれかに形成される。図１７Ｂは、図１７Ａの拡張であり、両面に金属層を有する追加的なＬＣＰ層が、付加されている。平行プレートキャパシタ及びインダクタを含むより多くのコンポーネントを、この追加的なＬＣＰ層上に配置することができる。この追加的なＬＣＰ層は、追加的なプリプレグ層によって他のＬＣＰ層と離されているが、層は、微小ビアにより電気的に接続することができる。
【０１２３】
［０１２３］
図１７Ｃは、上記ラミネート層に対して、高Ｋ層が代用されていることを除いて、図１７Ｂに示す層を示す。上記ラミネート層と比較した場合、高Ｋ層は、セパレーションを高め、高Ｋ層上に配置することができるキャパシタコンポーネントのキャパシタンスを増加させる。一般的に、重要でない低性能のコンポーネントが、高Ｋ層上に配置されることになる。図１７Ｄは、２つのプリプレグ層によって分離されている３つのＬＣＰ層を示す。図１７Ａ〜図１７Ｃのこれまでの積層体と比較して、図１７Ｄに示す積層体の態様は、０．３ｍｍ厚程度の基板とすることができる極端に薄い積層体である。４つの金属層を図１７Ｄに示し、金属層は、キャパシタ及びインダクタ等のコンポーネントを含むことができ、優れた密度を実現できる。図１７Ｄは、高性能基板として認識してよい。当業者は、図１７Ｄの積層体が、３つのＬＣＰ層に限定されず、プリプレグ層によって他のＬＣＰ層から離れている別のＬＣＰ層を含む追加的な層を含むことができることを認識するであろう。
【０１２４】
［０１２４］
図１７Ｅは、２つのラミネート層、ＬＣＰ層または高Ｋ層間に配置されている内部高Ｋ層を示す。具体的には、高Ｋ層は、高Ｋ層の両面のプリプレグ層によって、各ラミネート層、ＬＣＰ層または高Ｋ層から離れている。高Ｋ層、及びラミネート層、ＬＣＰ層または高Ｋ層の各々は、インダクタ及びキャパシタ等の集積コンポーネントを形成するために、各面上に金属層を含んでもよい。図１７Ｅに示す積層体は、より緩い性能仕様を有してもよいバランに適する可能性がある。そのような場合、高Ｋ中間層は、このような厳しい要件（例えば、厚さ）で製作する必要はなく、また、内部層としての使用に適している。図１７Ｆは、外側ＲＣＦ（ｒｅｓｉｎ ｃｏａｔｅｄ ｆｏｉｌ）層の追加を伴う、図１７Ａに示したのと同様の積層体を開示する。ＲＣＦ（ｒｅｓｉｎ ｃｏａｔｅｄ ｆｏｉｌ）は、高Ｋ及びＬＣＰと比較して低コストで、線路及び間隙及び微小ビアに対して同じ密度を可能にする。また、図１７Ｆにおいて、ラミネートは、高Ｋ層またはＬＣＰ層で置き換えることもできる。
【０１２５】
［０１２５］
ハイブリッドＣＰＷストリップライントポロジーを用いて機能させる場合、高性能コンポーネントは、典型的には、アースからかなり離す必要があり、低性能コンポーネントは、アースに近づけてもよい。例えば、図１７Ｂにおいて、インダクタは、内部ＬＣＰ層内に配置することができるが、平行プレートキャパシタは、ラミネート層上に配置することができる。しかし、平行プレートキャパシタは、内部ＬＣＰ層上に配置することもできる。
【０１２６】
［０１２６］
図１５に戻って説明すると、このトポロジーは、Ｃｍｕｔｕａｌ８０２及びＬｍｕｔｕａｌ８０４を制御して、帯域幅、および中心周波数の下方側または上方側の基本伝送零点を制御するために、上記インダクタのコイル間の距離を用いる。Ｃｉｎｔｅｒ−ｒｅｓｏｎａｔｏｒ８０６は、インターディジタルまたは平行プレートキャパシタとして付加することができる。他の自由度は、ＬＣＰまたは内部ポリマーの厚さである。例えば、１ミルのＬＣＰ上の同じインダクタは、並列ＣＲＥＳ１ ８１２＝ＣＲＥＳ２ ８１４＝０．１２ｐＦで、ＬＲＥＳ１ ８１６＝ＬＲＥＳ２ ８１６＝１０ｎＨを示す。いずれかの面のＣｍａｔｃｈ１ ８２０／Ｃｍａｔｃｈ２ ８２２は、上記フィルタの所望のインピーダンスを制御する。このようなトポロジーは、図１４Ａに示すトポロジーまたは図１４Ｂ〜図１４Ｄに示す変形例を有する１極または多極フィルタとして用いることができる。このデザインの場合の他の可能性のある変形例は、２つのＬＣＰ層を有する、図１７Ｂの積層体を用いることである。図１５の内部層Ｍ２ ９０６及びＭ３ ９０８を見て分かるように、インダクタを互いに隣接して配置する方法には制限がある。このことは、異なる種類のフィルタに対する制限となる。この状況において、インダクタは、図１７Ｂに示すＬＣＰ層に隣接している４つの金属層の間で分割することができる。この場合、それらのインダクタは、互いに垂直方向にすることができ、または、Ｘ、Ｙ及びＺ方向に互いにずらすことができ、このことは、設計者に、ＢＷ等の設計パラメータ、及び伝送零点に対するより多くの自由度を与える。そして、最適なサイズ低減のための別のメカニズムは、キャパシタＣＭａｔｃｈ１ ８２０、ＣＭａｔｃｈ２ ８２２及びＣＲＥＳ１ ８１２、ＣＲＥＳ２ ８１４、すなわち、本質的に、ＬＣＰ層上の全てのキャパシタを、好ましくは、１つのインダクタのみを含む中心ＬＣＰ層から離して配置することである。図１７Ｃ及び図１７Ｄは、そのようなデザインに用いることができる。外部ＬＣＰコア（すなわち、上記ラミネート層）または上記高Ｋ層は、高電流保持インダクタを含む最も内側の層からかなり離さなければならない。このような場合、アースからのインダクタの（絶縁のための）所要の距離を維持するために、より厚いプリプレグ層を用いるべきである。
【０１２７】
［０１２７］
このデザインと比較して、上述した米国特許公開第２００４００００７０１Ａ１号明細書に示されたデザインの実施例は、コンポーネントの有効な寄生容量を用いない、実行可能な一般的なデザインを示す。そのようなデザインは、コンポーネントの値が小さくなり、かつ寄生容量が制御しにくくなる高い周波数で、あるいは、基地局、ＬＭＤＳ、ＭＭＤＳ、及びスペースが重要ではなく、パフォーマンスやインテグレーションが重要であるアクセスポイント等の用途における低い周波数で有用である。
【０１２８】
［０１２８］
図１８は、低損失及び通過帯域（９．８〜１１．８ＧＨｚ、１４．７〜１８ＧＨｚ）の第二及び第三高調波の減衰を伴って、４．９〜５．９ＧＨｚを通過させ、かつ８０２．１１ｂ／ｇ周波数及び２．２ＧＨｚ以下のセル周波数を減衰させる帯域通過フィルタとしての用途に適用可能な広帯域幅フィルタの例示的な実施形態を示す。この積層体は、図１７Ａに示したものと一致する。しかし、１ミルのＬＣＰが、両面の４ミルのＲｏｇｅｒｓ４３５０ラミネート及びＲｏｇｅｒｓ４４５０プリプレグと共に用いられている。図１５のこれまでの回路に対して提示した同様のデザイン原理が、図１８に示す特定の回路にも適用可能である。上述した回路のサイズは、おおよそ２ｍｍ×２ｍｍであり、２４００ＭＨｚで９つのコンポーネントを、および５５００ＭＨｚで７つのコンポーネントを集積し、これは、１５０〜２００（コンポーネント／平方センチ）以上のコンポーネント密度と同じである。
【０１２９】
［０１２９］
次に、高Ｋ層の利用について詳細に説明する。ＬＣＰ層または他のラミネート層は、高Ｋ誘電体粒子で充填することができ、あるいは、高Ｋ付着薄膜を組み込むことができる。高Ｋ粒子の組み込みは、チタン酸バリウム、硝酸マグネシウム鉛または二酸化チタン等の高Ｋ粒子上に界面活性剤を導入して粒子のクラスタ化を最小化した後、乾燥させ、被覆有機層を完成したシートに引き抜きかつ押圧する前に、有機溶解物に後続の導入を行うことによって実現することができる。結果として生じる、銅シートまたは銅平面の間に挟まれた高Ｋ層は、ノイズ抑制及び他の便益のために、多層積層体内で処理することができる埋め込みデカップリング層として機能することができる。有機層に含ませる高Ｋ粒子の量は、結果として得られる誘電定数の値及び物理的完全性を決めることになる。典型的な体積分率は、１０％〜５０％変化する。また、付着または充填される高Ｋ有機層は、６ＧＨｚを超える用途をサポートすることができる受動コンポーネント及びアレイを可能にする。このことは、上部及び底部の導体層をリソグラフィックに画成して平行プレート構造を形成することにより、少なくとも部分的に実現される。充填された有機層及び充填されない有機層は、リソグラフィックに画成された上部及び底部の導体層の間に挟み込まれる。
【０１３０】
［０１３０］
高Ｋ層は、帯域通過回路の挿入損失に大きな影響を与えないため、整合キャパシタに用いることができる。しかし、共振器タンク内のキャパシタ、すなわち、ＣＲＥＳ１ ８１２及びＣＲＥＳ２ ８１４は、注意深く検査する必要がある。材料物質の損失正接（ｔａｎδ）は、キャパシタの線質係数（ｑｕａｌｉｔｙ ｆａｃｔｏｒ；Ｑ）を決める。線質は、損失正接に逆比例し、導電損失を排除する最大可能線質は、１／（ｔａｎδ）である。帯域通過回路の場合、各タンク内のＬＲＥＳ及びＣＲＥＳの線質は、回路の損失も制御する、コンポーネントの全体の線質を決める。ＬＣＰの場合、最大線質係数は、１／０．００２＝５００である。この場合において、インダクタのＱは、各共振器の線質にほぼ等しく、フィルタのパフォーマンスを支配する。
【０１３１】
［０１３１］
これまで提示してきた結果は、二極共振器デザインに対してのものであるが、当業者は、追加的な零点及び異なる通過帯域特性が必要な場合に、追加的な極を有するフィルタに対してデザインを容易に拡大適用できることを認識するであろう。また、本発明の態様による上記の実施形態は、フィルタ及び共振器素子との関連で開示したが、本発明の教示は、ダイプレクサ、デュプレクサ、マルチプレクサ、バラン、パワーコンバイナ、帯域停止／帯域消去フィルタ及びパワーディバイダ、ローパスフィルタ及びハイパスフィルタ等の他の集積受動デバイス（ＩＰＤ）に対して容易に適用することができる。これらの異なるコンポーネントの全ては、本願明細書に開示した帯域通過フィルタとわずかに異なるだけのトポロジーで、インダクタ、キャパシタおよび／または伝送線路を備えるだけである。
【０１３２】
ダイプレクサ及びマルチプレクサのデザイン
［０１３２］
ダイプレクサは、マルチバンドシステムにおける共通のコンポーネントであり、多くの機能を実行する。ある場合には、これらのコンポーネントは、送信チャネルと受信チャネルを分離するのに役に立ち、また他の場合においては、異なる受信チャネルに対して異なる搬送周波数で帯域を分けるのに役に立つ。
【０１３３】
［０１３３］
上記の帯域通過フィルタの議論に加えて、より高い帯域フィルタの１つのポートをより低い帯域フィルタに接続する場合、３ポートデバイスであるダイプレクサが形成される。それらのデバイスは、互いに隣接して積層することができる。それらを垂直方向に積層する例示的な方法は、それらの間に、被覆深さよりも十分に厚い、非常に厚い接地面を有することである。２つのディスクリートデバイスまたは単一のデバイスにおいては、図１７Ａに示す断面を他方の上部に積層することができ、または、所望のアイソレーション及び増加した金属層の数を実現するために、単一のデバイスにおいて、ＬＣＰからなる３つ以上の層を用いることができる。
【０１３４】
［０１３４］
より複雑な実施例として、ダイプレクサを、異なるチャネルを分けるのに役に立つ、衛星ＴＶシステムのＩＦ（ｉｎｔｅｒｍｅｄｉａｔｅ ｆｒｅｑｕｅｎｃｙ）段に用いることができる。そのような用途において、ダイプレクサに必要な性能は、次のとおりであり、すなわち、３ｄＢより小さい挿入損失を有する９００〜１４５０ＭＨｚ通過帯域で、１６５０〜２１００ＭＨｚから４０ｄＢより大きい阻止帯域除去のチャネル１、３ｄＢより小さい挿入損失を有する１６５０〜２１００ＭＨｚの通過帯域で、９００〜１４５０ＭＨｚから４０ｄＢより大きい阻止帯域除去のチャネル２である。図１９は、そのようなダイプレクサの回路図を示す。
【０１３５】
［０１３５］
本発明の実施形態によれば、図１９に示すような等価回路は、これまでに論じてきた帯域通過フィルタのデザインに用いた同様の層及び断面を用いてデザインした。具体的には、回路全体は、４つの金属層を用いて設計し、回路は、上部及び底部シールドのための２つの金属層と、上述した帯域通過フィルタのデザインに用いたインダクタ及びキャパシタ断面のための２つの内部金属層とを含む。図２０は、所望の仕様を実現する結果として生じる構造のための１つの可能性のあるレイアウトを示す。図２０に示す実線は、内部層の１つの上の金属パターンを示し、点線は、上または下のいずれかの対応する層上の金属パターニングを示す。図２０におけるキャパシタ１０１２〜１０５２及びインダクタ１００２〜１０５０は、図１９における同じ符号が付いたキャパシタ及びインダクタに一致する。上部及び底部ストリップラインアースはそれぞれ、内部層から約１ｍｍ離れている。埋め込み平行プレートキャパシタまたはインターディジタルキャパシタに対して低損失（εｒ＝２．９、１０ＧＨｚ以下でｔａｎδ＝０．００２、および１００ＧＨｚ以下でｔａｎδ＝０．００３）の２ミル厚のＬＣＰを用いることは、２ｐＦ／ｍｍ２程度のキャパシタンス密度で、２ＧＨｚより大きい周波数に対して０．１〜５ｐＦの範囲のキャパシタンスに対して、無負荷時Ｑ＞２００を実現するのに役に立つ。完成したコンポーネントの結果として生じるサイズは、約２０ｍｍ×５ｍｍ×２ｍｍであった。これは、３５ｍｍ×１２ｍｍ×５ｍｍ程度のこのような用途に用いる一般的なセラミック一体鋳造ダイプレクサに匹敵する。このようなダイプレクサのための測定データを図２１に示す。通過帯域内の挿入損失は、３ｄＢより小さく、各帯域の減衰は、上述した仕様を満たすものである。
【０１３６】
［０１３６］
図２２は、図１９の高性能ダイプレクサのレイアウトの別の例示的な実施を示す。図２２のレイアウトは、３５のコンポーネントの機能性を埋め込み、衛星ＴＶリンクにおけるダウンコンバートされた周波数のＩＦ帯域のセパレーションに用いられる。このデバイスのパフォーマンスは、衛星ＴＶが供給するＴＶユニットに対する鮮明度及び解像度を制御する。上記内部層を図２２に符号１２０２及び１２０４で示す。コンポーネントの数は、図示したデバイス程度の高い性能を必要としないデバイスの場合には、大幅に低減することができる。
【０１３７】
［０１３７］
上述した特定の実施形態は、衛星ＴＶのＩＦ段のためのものであるが、他の実施形態は、小型フロントエンドダイプレクサモジュール（ｆｒｏｎｔ−ｅｎｄ ｄｉｐｌｅｘｅｒ ｍｏｄｕｌｅｓ；ＦＥＭ）を含んでもよく、モジュールは、狭い通過帯域を有し、かつ帯域外の鋭い除波及び二次及び三次高調波の適当な減衰を有する。また、フロントエンドダイプレクサモジュールは、低挿入損失を有すると共に、サイズが小さく、電力増幅器モジュール上に実装する必要がある場合には高さも小さい。この場合、直列コイルを用いて異なる層に積層したインダクタは、プロセス変動を示す可能性があるため、多数の層を用いることは不可能である。しかし、この場合、図１７Ｂの積層体は、さらなるサイズ縮小に対して理想的であり、全てのキャパシタ、特に、インダクタと直列のキャパシタは、ＬＣＰからなる１つの層内に実装することができ、全てのインダクタは、互いに積層することができる。ダイプレクサ及びマルチプレクサに用いられ、かつ独立型コンポーネントとして使用されるであろう高性能の帯域通過及び帯域消去フィルタは、同様の設計方法を用いて実装することもできる。このことは、インダクタ層上の線幅（ｌｗ）及び間隔（ｌｓ）のより厳格な制御を得ると共に、キャパシタンスを制御する他のＬＣＰ層上の誘電体の厚さを制御するためのプロセスパラメータの操作を可能にする。
【０１３８】
［０１３８］
より複雑でないダイプレクサ及びマルチプレクサは、携帯電話、ＧＰＳ及びＷＬＡＮ等のより狭帯域用途に用いられる。デバイスの数は、図６に示すものと比較して、大幅に減り、より小さなサイズで、上述した帯域通過フィルタについて説明したのと同種のトポロジー及び積層体の使用を可能にする。
【０１３９】
［０１３９］
８０２．１１ａ／ｂ／ｇ用途のコンパクトなダイプレクサの実施例は、各帯域阻止を２０ｄＢ以上減衰させ、１２ｄＢ以下の共通ポート反射減衰量を示すローパス／ハイパスダイプレクサからなる。このデバイスは、これまでのダイプレクサと同じ数の層及び２．２ｍｍ×１．５ｍｍ×０．７５ｍｍの寸法を用いて設計される。この機能を実施するのに用いられる回路素子を図２３に示す。図２３に示すこのダイプレクサのレイアウトの場合の全波応答を図２４に示す。２４００〜２５００ＭＨｚを通過させるローパスフィルタは、二次高調波（４８００〜５０００ＭＨｚ）を３０ｄＢだけ減衰させ、５１５０〜５９００ＭＨｚ帯を２０ｄＢだけ減衰させる２つの共振回路を用いる。共振回路のみを用いるハイパスフィルタは、２４００〜２５００ＭＨｚ帯を２０ｄＢ以上減衰させる。両帯域における挿入損失は、１ｄＢより小さい。
【０１４０】
［０１４０］
同じ８０２．１１ａ／ｂ／ｇ用途のより積極的なダイプレクサも、ローパス／帯域通過ダイプレクサデバイスを実装するより多くのコンポーネントを用いて実施されている。この場合のダイプレクサは、３．５×２．２×０．７５ｍｍのデバイスサイズに１３の埋め込みコンポーネントを用いる。このダイプレクサのレイアウトの場合の応答を図２５Ａ〜図２５Ｃに示す。図２５Ａは、より高帯域（４９００〜５９００ＧＨｚ）の帯域通過応答及び共通ポートの反射減衰量を示す。５１５０〜５９００ＭＨｚを通過させる帯域通過部分は、２４００〜２５００ＭＨｚを３０ｄＢだけ減衰させ、その二次及び三次高調波を約３０ｄＢ減衰させる。図２５Ｂは、より低い帯域（２４００〜２５００ＧＨｚ）のローパス応答を示す。２４００〜２５００ＭＨｚを通過させるローパス部分は、その二次及び三次高調波をそれぞれ、４０ｄＢ及び３０ｄＢ減衰させ、５１５０〜５９００ＭＨｚ帯を３０ｄＢだけ減衰させる。図２５Ｃは、当該２４００〜２５００ＧＨｚ及び４９００〜５９００ＧＨｚの２つの帯域間のアイソレーションを示す。両帯域における挿入損失は、−２５℃〜８５℃で１．５ｄＢより大きい。
【０１４１】
［０１４１］
高Ｋ層の使用は、コンパクトなダイプレクサにより適している。高Ｋ層は、典型的には、この場合、ダイプレクサ回路の挿入損失に多大な影響を及ぼさないため、キャパシタ及びインダクタ及び伝送線路共振器に用いることができる。ダイプレクサは、仕様を大幅に緩められる。
【０１４２】
［０１４２］
マルチプレクサは、１つ以上の帯域に対応するために、直列で共通のポートに接続されたローパスフィルタ、ハイパスフィルタ及びいくつかの帯域通過フィルタを備える。マルチプレクサの使用のための実施例は、（携帯電話が始まる）８００ＭＨｚから（ＷＬＡＮが終わる）６ＧＨｚまでの信号を捕えることができるアンテナと直列のトリプレクサを用いることにより、全てのセルラ帯域、ＷＬＡＮ、ＧＰＳ及びブルートゥース帯域を同時に使用することができる真のグローバルラジオのためのものになるであろう。このようなトリプレクサは、互いからの干渉を伴わずに、各受信機のために分割される全ての用途のための情報を含む１つの信号を可能にする。クワッドプレクサ及びヘプタプレクサは、ＷｉＭＡＸ等の追加規格が必要な場合に実行可能であり、ＵＷＢは、ユビキタス無線コンピューティングにとって重要になる。帯域通過フィルタにおいて可能な共振器型素子及び結合素子に関する上記の議論は、帯域間の所要のアイソレーションを実現するこれらのダイプレクサ及びマルチプレクサにも当てはまる。
【０１４３】
［０１４３］
バラン・デザイン
無線周波（ＲＦ）バランは、一般に、アンテナから伝送線路を分離するのに用いられる。平衡(ｂａｌａｎｃｅｄ)及び不平衡（ｕｎｂａｌａｎｃｅｄ）という用語の発音の短縮であるバラン（ｂａｌｕｎ）は、その機能が、不平衡な供給を平衡回路に接続することである単純な変換器である。都合のよいことに、バランまたは位相整合回路は、所要の位相情報を有する２つの回路間の異なるインピーダンスを整合させることもできる。カプラは、必要であるが等しくない量のエネルギを複数のポートに供給すると共に、結合されたポートのそれぞれからの良好なアイソレーションを維持する。
【０１４４】
［０１４４］
バランは、特に、集積差動低雑音増幅器（ＬＮＡ）を一番最初の能動コンポーネントとして含む、ＲＦ受信機のフロントエンドにおいて、重要なコンポーネントになる可能性がある。バランは、上記ダイプレクサ及びアンテナの方へ進む帯域通過フィルタからのシングルエンド信号を、ＬＮＡのための平衡差動信号に変換するのに用いられる。内蔵バラン及び変換器は、貴重な設置面積を占め、不十分なＱによるパフォーマンスの点で限定されるため、低損失、及び良好な位相と振幅のバランスを備えた外部の小型バランが非常に重要になる。
【０１４５】
［０１４５］
図２６に示すバラン等の格子型バランは、８０２．１１ｂ／ｇ、ブルートゥース、携帯電話及びＧＰＳ等の狭帯域用途にとって理想的であり、この場合、作動周波数は、２．４５ＧＨ±５０ＭＨｚである。作動周波数が５．４ＧＨｚ±５００ＭＨｚであるか、またはＵＷＢ（ｕｌｔｒａ ｗｉｄｅｂａｎｄ）の場合よりも広い８０２．１１ａやＵＷＢ等のより広い帯域幅用途の場合には、図２７に示す回路図が用いられている。インピーダンス及び伝送零点及び電力配分の制御のために、各アームにより多くの素子を付加することができる。図２６及び図２７は、ローパス型及びハイパス型バランを示し、典型的には、３ｄＢ周波数が、帯域の中心周波数として設計されている。しかし、回路は、位相不平衡や帯域選択性を実現できる帯域通過及び帯域阻止型回路に変換することができる。
【０１４６】
［０１４６］
図２６及び図２７の回路の集中型素子は、５つの金属層を用いて設計され、金属層は、上部及び底部の接地面を含む。完成したコンポーネントの結果として生じるサイズは、約２ｍｍ×１ｍｍ×１．５ｍｍであった。これは、１０以上の層を用いて同じサイズ及びパフォーマンスを実現するＬＴＣＣ型バランに匹敵する。
【０１４７】
［０１４７］
図２８及び図２９は、それぞれ、２．４ＧＨｚバラン及び５．４ＧＨｚバランの場合のデータを示す。図２９における応答は、図２６のバランの実施例であり、図２９における応答は、図２７のバランの実施例である。狭帯域バラン（図２６）の場合のデータは、２．４５ＧＨｚ±５０ＭＨｚにおける±０．７５ｄＢの最悪のケースの振幅不均衡及び±２度の対応する位相不平衡を示す。広帯域バラン（図２７）の場合のデータは、５．４ＧＨｚ±５００ＭＨｚにおける±０．７５ｄＢの最悪のケースの振幅不均衡及び±２度の対応する位相不平衡を示す。
【０１４８】
［０１４８］
図３０は、図２７の回路図を実施する８０２．１１ａ型バランの三次元の図及び層を示す。バランは、６つの積層を用い、図１７Ａに示すものと一致する。具体的には、１ミルのＬＣＰが、１ミルのＬＣＰの両面に４ミルのＲｏｇｅｒｓ４４５０及びＲｏｇｅｒｓ４３５０を積層した状態で用いられている。
【０１４９】
［０１４９］
高Ｋ層の使用は、コンパクトなバランにより適している。高Ｋ層は、この場合、ダイプレクサ回路の挿入損失に多大な影響を及ぼさないため、典型的には、キャパシタ及びインダクタ及び伝送線路に用いることができる。損失は別にして、デザインは、プロセス変動を許容する必要がある。バラン及び狭帯域ダイプレクサは、仕様がかなり緩い。図１７Ｅに示す積層体は、ＬＣＰの必要性が、デバイスの中心からなくなった場合に、適切になる。高Ｋは、全ての受動素子の集積にもっぱら使用することができる。ラミネートまたはＬＣＰは、外側層に用いることができる。
【０１５０】
［０１５０］
コンポーネントに対するＱの評価
図１４Ａ〜図１４Ｄ、図１９、図２３、図２６及び図２７における理想的なコンポーネントを有する回路のプロトタイプは、個々のコンポーネントに必要なＱを評価する回路シミュレーションツールでシミュレートすることができる。Ｑが一旦、評価されると、上述したのと同様のトポロジーを、独立型コンポーネントのデザインのためのガイドラインとして用いることができる。１ｎＨ〜１０ｎＨのインダクタは、ストリップライン、ＣＰＷ、マイクロストリップ、または、使用するトポロジー及び構造に基づく３０〜２００のＱを有する上記の組合せに埋め込むことができる。埋め込まれた平行プレートキャパシタまたはインターディジタルキャパシタに対して、低損失（εｒ＝２．９、１０ＧＨｚ以下でｔａｎδ＝０．００２、及び１００ＧＨｚ以下でｔａｎδ＝０．００３）の１ミル／２ミル厚のＬＣＰを使用することは、キャパシタンス密度が２ｐＦ／ｍｍ２程度で、２ＧＨｚ以上の周波数の場合に、０．１ｐＦ〜５ｐＦのキャパシタンスに対して、無負荷時のＱ＞２００を実現するのに役に立つ。
【０１５１】
［０１５１］
本発明の態様によれば、キャパシタンスを実現するのに用いられる誘電体は、実質的には、積層体または薄膜状の液晶ポリマー（ＬＣＰ）またはポリフェニルエーテル（ｐｏｌｙｐｈｅｎｙｌ ｅｔｈｅｒ；ＰＰＥ）等の低コストで高パフォーマンスの有機体である。有機積層体の誘電定数、損失及び厚さは、そのような用途に必要なキャパシタンスの範囲、密度を実現するのに不可欠なものである。例えば、誘電定数は、約２〜１００に、損失は、約０．０１以下に、厚さは、約１０ミクロン〜１０００ミクロンにするべきである。本発明は、薄い（例えば、１０〜１００μｍ以下の）有機誘電体を挟み込むことによって形成されたキャパシタンスの範囲を備える。使用可能なキャパシタンス範囲は、ピコファラッドの１００ｓから単位フェムトファラッドである。
【０１５２】
［０１５２］
本発明の態様は、接地された／分路された構成要素、高Ｑ素子、及び完全にシールドされたコンポーネントを付加しやすくするコプレーナ導波路（ＣＰＷ）型のマイクロストリップ及びストリップライントポロジーのハイブリッドをさらに備える。ＣＰＷトポロジーの使用は、電流濃度の領域から沈む過剰な電流のための追加的な経路を可能にし、それにより、デバイスの磁気的及び電気的な結合を低減する。また、ＣＰＷトポロジーは、信号伝達素子に近接しての電圧の参照を可能にし、これは、フィルタや上述した他の受動回路に必要な数よりも多くのコンポーネントを必要とするダイプレクサ、デュプレクサ等のより大きなコンポーネントを可能にする。
【０１５３】
［０１５３］
本発明の態様によれば、本発明による受動信号配分及び操作コンポーネント等の埋め込みまたは集積回路要素を有する全ての有機基板は、どちらも有機技術を用いるため、多層基板に集積することができる。通常、基板が、典型的には、ＳＭＤまたはＢＧＡ／ＣＳＰ構成で基板上に実装されるそのようなデバイスのキャリヤとして使用される。しかし、必要に応じて、有機材料を用いた本発明によるコンポーネントを、多層基板上に実装可能にする独立型ＳＭＤまたはＢＧＡ／ＣＳＰ形態で構成することができる。
【０１５４】
［０１５４］
コンポーネントのデザインは、独立型形態の、または、集積デバイスとしての、上記デバイスの最終的なパッケージングは、干渉や放射からのシールドを可能にするために、１つ以上のより厚い有機コアの１つ以上の面を、金属で挟み込むことによって行われる。
【０１５５】
［０１５５］
本発明によれば、適当な低コストで高パフォーマンスの有機物（例えば、ＬＣＰやＰＰＥ）を用いた多層コンポーネントは、いくつかのコンポーネントの集積だけではなく、小型化にも用いることができる。例えば、ラミネート基板の両面に２つの金属層を用いて、両面をシールドした、本発明に従って構成した二極フィルタは、λ／４０と同程度である小さな設置面積を有し、ただし、λは、特定の周波数における電磁波の波長である。このようなサイズの縮小は、ｆが典型的には、バラン、カプラ、フィルタの中心周波数、または、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ及びマルチプレクサの３ｄＢ伝送点である場合に、全ての受動信号配分デバイスに有効である。９”×１２”、１２”×１２”、１８”×１２”、２０”×２４”、４０”×４８”及び同様の大面積基板に対して公知の処理技術を用いると、コンポーネント間の間隔を含めて、およそ数千のそのようなコンポーネントを製造することが可能であり、このことは、そのコストパフォーマンス及びコスト低減を明らかにしている。基板、コンポーネント及びコンポーネント間に用いられる間隔及びデザインルールは、ダイシング、封止、ワイヤ接合性、フリップチップ等のダイレクトチップアタッチのための工具を含み、また最終的には、ＲＦ検査容易性のためのパッド及び開口も含む。本発明によるコンポーネントまたはコンポーネントの組合せは、それぞれセラミック、成型キャビティ、ＬＴＣＣコンポーネントと比較したＣＰＷ、マイクロストリップ、ストリップライン型トポロジーのため、最小限の２つの金属層、３つまたは４つの金属層を必要とする。従って、性能及びサイズの観点からの多数のレベルのパッケージングに対する必要性を排除し、通信デバイスに必要な最終的なまたは単一のＰＣＢとしてこの特定の解決策を最終的に有することが可能になる。このことはまた、セラミックフィルタまたは成型キャビティフィルタと比較して、設計時間及び処理時間を低減する。
【０１５６】
［０１５６］
マルチコンポーネントデザイン
上記フィルタ、ダイプレクサ、マルチプレクサ及びバランを別々に説明してきたが、当業者は、本発明による他の実施形態が、フィルタ、ダイプレクサ、マルチプレクサ及びバランのうちの１つ以上を含むことができることを認識するであろう。例えば、本発明に従って製造したデバイスは、少なくとも１つのフィルタ、少なくとも１つのダイプレクサ、および少なくとも１つのバランを含むことができる。同じデバイスにフィルタ、ダイプレクサ、マルチプレクサ及びバランまたは他のコンポーネントを含むと共に、デバイスのサイズを小さく保つために、本発明の実施形態は、特定の層に高パフォーマンス及び低パフォーマンスのコンポーネントを配置してもよく、さらに、高Ｋ誘電体粒子をデバイスのある層内に組み込んでもよい。
【０１５７】
［０１５７］
図３２は、図３１に示す機能説明を実現するためのいくつかのコンポーネントの集積化を示す。これは、デュアルバンドＷＬＡＮ用途に必要な全てのコンポーネントを集積する。図３１は、２つの共通ポートである、ＲＸアンテナ及びＴＸアンテナを示し、それらは、それぞれ受信アンテナ及び送信アンテナに接続されている端子を示す。２．５ＧＨｚ ＲＸ、２．５ＧＨｚ ＴＸ、５ＧＨｚ ＲＸ、５ＧＨｚ ＴＸとして特定されているポートは、それぞれ、２．５ＧＨｚ低雑音増幅器、２．５ＧＨｚ電力増幅器、５ＧＨｚ低雑音増幅器及び５ＧＨｚ電力増幅器に接続するポートを示す。図３２は、この機能を実施するのに用いられるデザインの三次元の図であり、デザインは、１つの２４００ＭＨｚ帯域通過フィルタと、２つの２４００ＭＨｚローパスフィルタと、２種類の５５００ＭＨｚ帯域通過フィルタとを集積する。
【０１５８】
［０１５８］
図３２のこのデザインは、全ての機能を７×３ｍｍのサイズに集積する。サイズは、必要なパフォーマンス量、及びポート間及びアンテナ間で必要なアイソレーションによって決まる。図示の積層体は、１ミルのＬＣＰのいずれかの面に４ミルのプリプレグ及びラミネートを有する、図１７Ａに示す積層体を用いる。非アンテナポートにおける回路が全て平衡を保っている場合には、さらにバランを付加することができる。
【０１５９】
［０１５９］
さらなるサイズ縮小の場合、この集積化されたデバイスは、ダイプレクサ、バラン及び帯域通過フィルタを含むため、高ｋとＬＣＰの組合せを用いる積層体が最も適している。
【０１６０】
［０１６０］
図１７Ａ〜図１７Ｅに示す積層体は、上述したコンポーネント、および２００４年１月１日に公開された、「三次元全有機相互接続構造を製造する方法（“Ｍｅｔｈｏｄｓ ｆｏｒ Ｆａｂｒｉｃａｔｉｎｇ Ｔｈｒｅｅ−Ｄｉｍｅｎｓｉｏｎａｌ Ａｌｌ Ｏｒｇａｎｉｃ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｔｒｕｃｔｕｒｅｓ”）」というタイトルの米国特許公開第２００４００００４２５Ａ１号のコンポーネントの集積化を可能にし、フリップチップ、ダイレクトチップアタッチまたはワイヤボンディング技術を用いたＩＣの実装を可能にする。図１７Ｆに示す積層体は、ＩＣ、ＩＰＤ及び他のＳＭＴ（ｓｕｒｆａｃｅ ｍｏｕｎｔ）デバイスを、上述した技術を用いて製造された基板またはボードの上面に実装できるようにするまた別の方法である。図１７Ｅに示すＲＣＦ（ｒｅｓｉｎ ｃｏａｔｅｄ ｆｏｉｌ）は、ライン及び間隔及び微小ビアに対して同じ密度を可能にするが、高Ｋ及びＬＣＰと比較して低コストである。
【０１６１】
［０１６１］
本願明細書に記載した本発明に関する多くの変更例及び他の実施形態が、上記の説明及び関連する図面に提示された教示の利益を有する、本発明が属する当業界の熟練者に思い浮かぶであろう。従って、本発明を、開示した特定の実施形態に限定すべきでないこと、また、変更例及び他の実施形態が、添付クレームの範囲内に含まれるように意図されていることを理解すべきである。特定の用語を本願明細書で用いたが、それらは、単に一般的かつ説明的な意味で用いられ、また、限定のために用いられているものではない。
【特許請求の範囲】
【請求項１】
無線用途の信号処理モジュールであって、
第１の面と、前記第１の面と反対側の第２の面とを有する液晶ポリマー（ＬＣＰ）層と、
前記ＬＣＰ層の前記第１の面上の第１のパターン化された金属層と、
前記ＬＣＰ層の前記第２の面上の第２のパターン化された金属層であって、前記第１及び第２の金属層が、前記第１及び第２の金属層が互いに関係して第１の共振器及び第２の共振器を形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第２のパターン化された金属層と、
前記ＬＣＰ層と反対側の前記第１の金属層上の第１のプリプレグ層、及び前記ＬＣＰ層と反対側の前記第２の金属層上の第２のプリプレグ層と、
前記第１の金属層と反対側の前記第１のプリプレグ層上の第１のラミネート層、及び前記第２の金属層と反対側の前記第２のプリプレグ層上の第２のラミネート層と、
を備える、モジュール。
【請求項２】
前記第１の共振器が、前記第１のパターン化された金属層内に形成された第１のインダクタと、前記第２のパターン化された金属層内に形成された第２のインダクタとを備え、前記第１のインダクタが、第１の微小ビアによって前記第２のインダクタに接続されている、請求項１に記載のモジュール。
【請求項３】
前記第１の共振器が、前記第２の共振器に磁気的に結合されている、請求項１に記載のモジュール。
【請求項４】
前記第１及び第２の金属層内に形成され、かつ前記第１の共振器を前記第２の共振器に電気的に接続する第３の共振器をさらに備え、前記第３の共振器が、阻止帯域内に一次減衰零点を形成する、請求項１に記載のモジュール。
【請求項５】
前記第１及び第２の共振器が伝送線路共振器を備える、請求項１に記載のモジュール。
【請求項６】
前記第１及び第２の共振器が、コプレーナ導波路トポロジー、ストリップライントポロジー及びマイクロストリップトポロジーのうちの１つ以上を備える、請求項１に記載のモジュール。
【請求項７】
第１のキャパシタプレートを形成するようにパターン化された、前記第１のラミネート層の第１の面上の第３の金属層と、第２のキャパシタプレートを形成するようにパターン化された、前記第１の面と反対側の前記第１のラミネート層の第２の面上の第４の金属層とをさらに備え、前記第１のキャパシタプレートと第２のキャパシタプレートとが平行プレートキャパシタを形成する、請求項１に記載のモジュール。
【請求項８】
前記第１のプリプレグ層と反対側の前記第１のラミネート層上の第１のシールド層と、前記第２のプリプレグ層と反対側の前記第２のラミネート層上の第２のシールド層とをさらに備える、請求項１に記載のモジュール。
【請求項９】
前記集積化されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項１に記載のモジュール。
【請求項１０】
マルチバンド無線用途のダイプレクサであって、
第１の面と、前記第１の面と反対側の第２の面とを有する液晶ポリマー（ＬＣＰ）層と、
前記ＬＣＰ層の前記第１の面上の第１のパターン化された金属層と、
前記ＬＣＰ層の前記第２の面上の第２のパターン化された金属層であって、前記第１及び第２の金属層が、前記第１及び第２の金属層が互いに関係して、共通ポートによって接続された第１のフィルタ及び第２のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第２のパターン化された金属層と、
前記ＬＣＰ層と反対側の前記第１の金属層上の第１のプリプレグ層、及び前記ＬＣＰ層と反対側の前記第２の金属層上の第２のプリプレグ層と、
前記第１の金属層と反対側の前記第１のプリプレグ層上の第１のラミネート層、及び前記第２の金属層と反対側の前記第２のプリプレグ層上の第２のラミネート層と、
を備える、ダイプレクサ。
【請求項１１】
前記第１のフィルタが、前記第１のパターン化された金属層内に形成された第１のインダクタと、前記第２のパターン化された金属層内に形成された第２のインダクタとを備え、前記第１のインダクタが、第１の微小ビアによって前記第２のインダクタに接続されている、請求項１０に記載のダイプレクサ。
【請求項１２】
前記第１及び第２の金属層が、コプレーナ導波路トポロジー、ストリップライントポロジー及びマイクロストリップトポロジーのうちの１つ以上を備える、請求項１０に記載のダイプレクサ。
【請求項１３】
第１のキャパシタプレートを形成するようにパターン化された、前記第１のラミネート層の第１の面上の第３の金属層と、第２のキャパシタプレートを形成するようにパターン化された、前記第１の面と反対側の前記第１のラミネート層の第２の面上の第４の金属層とをさらに備え、前記第１のキャパシタプレートと第２のキャパシタプレートとが平行プレートキャパシタを形成する、請求項１０に記載のダイプレクサ。
【請求項１４】
前記第１のプリプレグ層と反対側の前記第１のラミネート層上の第１のシールド層と、前記第２のプリプレグ層と反対側の前記第２のラミネート層上の第２のシールド層とをさらに備える、請求項１０に記載のダイプレクサ。
【請求項１５】
前記集積されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項１０に記載のダイプレクサ。
【請求項１６】
無線用途のバランであって、
第１の面と、前記第１の面と反対側の第２の面とを有する高Ｋ有機層と、
前記ＬＣＰ層の前記第１の面上の第１のパターン化された金属層と、
前記ＬＣＰ層の前記第２の面上の第２の金属パターン化された金属層であって、前記第１及び第２の金属層が、前記第１及び第２の金属層が互いに関係して、第１の受動デバイス及び第２の受動デバイスを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第２の金属パターン化された金属層と、
前記ＬＣＰ層と反対側の前記第１の金属層上の第１のプリプレグ層、及び前記ＬＣＰ層と反対側の前記第２の金属層上の第２のプリプレグ層と、
前記第１の金属層と反対側の前記第１のプリプレグ層上の第１の外側有機層、及び前記第２の金属層と反対側の前記第２のプリプレグ層上の第２の外側有機層と、
を備える、バラン。
【請求項１７】
前記第１の外側有機層が、ラミネート層、ＬＣＰ層または高Ｋ有機層のうちの１つを備える、請求項１６に記載のバラン。
【請求項１８】
前記第１の金属層が、第１のキャパシタプレートを形成するようにパターン化されており、前記第２の金属層が、第２のキャパシタプレートを形成するようにパターン化されており、第３のキャパシタプレートを形成するようにパターン化された、前記第１の外側有機層上の第３の金属層をさらに備え、前記第１、第２及び第３のキャパシタプレートがキャパシタを形成する、請求項１６に記載のバラン。
【請求項１９】
前記集積されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項１６に記載のバラン。
【請求項２０】
前記第１のプリプレグ層と反対側の前記第１の外側有機層上の第１のシールド層と、前記第２のプリプレグ層と反対側の前記第２の外側有機層上の第２のシールド層とをさらに備える、請求項１６に記載のバラン。
【請求項２１】
マルチバンド無線用途の信号処理モジュールであって、
第１の面と、前記第１の面と反対側の第２の面とを有する第１の液晶ポリマー（ＬＣＰ）層と、
前記第１のＬＣＰ層の前記第１の面上の第１のパターン化された金属層と、
前記第１のＬＣＰ層の前記第２の面上の第２のパターン化された金属層であって、前記第１及び第２の金属層が、前記第１及び第２の金属層が互いに関係して、共通ポートによって接続された少なくとも第１のフィルタ及び第２のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第２のパターン化された金属層と、
第１の面と、前記第１の面と反対側の第２の面とを有する第２のＬＣＰ層と、
前記第２のＬＣＰ層の前記第１の面上の第３のパターン化された金属層と、
前記第２のＬＣＰ層の前記第２の面上の第４のパターン化された金属層であって、前記第３及び第４の金属層が、前記第３及び第４の金属層が互いに関係して、共通ポートによって接続された少なくとも第１のフィルタ及び第２のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第４のパターン化された金属層と、
前記第１のＬＣＰ層と前記第２のＬＣＰ層との間に配置された第１のプリプレグ層と、
前記第１のＬＣＰ層と反対側の前記第２の金属層上の第２のプリプレグ層、及び前記第２のＬＣＰ層と反対側の前記第３の金属層上の第３のプリプレグ層と、
前記第２の金属層と反対側の前記第２のプリプレグ層上の第１の外側有機層、及び前記第３の金属層と反対側の前記第３のプリプレグ層上の第２の外側有機層と、
を備える、モジュール。
【請求項２２】
前記第２のプリプレグ層と反対側の前記第１の外側有機層上の第１のシールド層、及び前記第３のプリプレグ層と反対側の前記第２の外側有機層上の第２のシールド層とをさらに備える、請求項２１に記載のモジュール。
【請求項２３】
前記第１の外側有機層が、ラミネート層、ＬＣＰ層または高Ｋ有機層のうちの１つを備える、請求項２１に記載のモジュール。
【請求項２４】
前記第２のプリプレグ層と反対側の第１の外側有機層上の第１のＲＣＦ層と、
前記第３のプリプレグ層と反対側の前記第２の外側有機層上の第２のＲＣＦ層と、
をさらに備える、請求項２１に記載のモジュール。
【請求項１】
無線用途の信号処理モジュールであって、
第１の面と、前記第１の面と反対側の第２の面とを有する液晶ポリマー（ＬＣＰ）層と、
前記ＬＣＰ層の前記第１の面上の第１のパターン化された金属層と、
前記ＬＣＰ層の前記第２の面上の第２のパターン化された金属層であって、前記第１及び第２の金属層が、前記第１及び第２の金属層が互いに関係して第１の共振器及び第２の共振器を形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第２のパターン化された金属層と、
前記ＬＣＰ層と反対側の前記第１の金属層上の第１のプリプレグ層、及び前記ＬＣＰ層と反対側の前記第２の金属層上の第２のプリプレグ層と、
前記第１の金属層と反対側の前記第１のプリプレグ層上の第１のラミネート層、及び前記第２の金属層と反対側の前記第２のプリプレグ層上の第２のラミネート層と、
を備える、モジュール。
【請求項２】
前記第１の共振器が、前記第１のパターン化された金属層内に形成された第１のインダクタと、前記第２のパターン化された金属層内に形成された第２のインダクタとを備え、前記第１のインダクタが、第１の微小ビアによって前記第２のインダクタに接続されている、請求項１に記載のモジュール。
【請求項３】
前記第１の共振器が、前記第２の共振器に磁気的に結合されている、請求項１に記載のモジュール。
【請求項４】
前記第１及び第２の金属層内に形成され、かつ前記第１の共振器を前記第２の共振器に電気的に接続する第３の共振器をさらに備え、前記第３の共振器が、阻止帯域内に一次減衰零点を形成する、請求項１に記載のモジュール。
【請求項５】
前記第１及び第２の共振器が伝送線路共振器を備える、請求項１に記載のモジュール。
【請求項６】
前記第１及び第２の共振器が、コプレーナ導波路トポロジー、ストリップライントポロジー及びマイクロストリップトポロジーのうちの１つ以上を備える、請求項１に記載のモジュール。
【請求項７】
第１のキャパシタプレートを形成するようにパターン化された、前記第１のラミネート層の第１の面上の第３の金属層と、第２のキャパシタプレートを形成するようにパターン化された、前記第１の面と反対側の前記第１のラミネート層の第２の面上の第４の金属層とをさらに備え、前記第１のキャパシタプレートと第２のキャパシタプレートとが平行プレートキャパシタを形成する、請求項１に記載のモジュール。
【請求項８】
前記第１のプリプレグ層と反対側の前記第１のラミネート層上の第１のシールド層と、前記第２のプリプレグ層と反対側の前記第２のラミネート層上の第２のシールド層とをさらに備える、請求項１に記載のモジュール。
【請求項９】
前記集積化されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項１に記載のモジュール。
【請求項１０】
マルチバンド無線用途のダイプレクサであって、
第１の面と、前記第１の面と反対側の第２の面とを有する液晶ポリマー（ＬＣＰ）層と、
前記ＬＣＰ層の前記第１の面上の第１のパターン化された金属層と、
前記ＬＣＰ層の前記第２の面上の第２のパターン化された金属層であって、前記第１及び第２の金属層が、前記第１及び第２の金属層が互いに関係して、共通ポートによって接続された第１のフィルタ及び第２のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第２のパターン化された金属層と、
前記ＬＣＰ層と反対側の前記第１の金属層上の第１のプリプレグ層、及び前記ＬＣＰ層と反対側の前記第２の金属層上の第２のプリプレグ層と、
前記第１の金属層と反対側の前記第１のプリプレグ層上の第１のラミネート層、及び前記第２の金属層と反対側の前記第２のプリプレグ層上の第２のラミネート層と、
を備える、ダイプレクサ。
【請求項１１】
前記第１のフィルタが、前記第１のパターン化された金属層内に形成された第１のインダクタと、前記第２のパターン化された金属層内に形成された第２のインダクタとを備え、前記第１のインダクタが、第１の微小ビアによって前記第２のインダクタに接続されている、請求項１０に記載のダイプレクサ。
【請求項１２】
前記第１及び第２の金属層が、コプレーナ導波路トポロジー、ストリップライントポロジー及びマイクロストリップトポロジーのうちの１つ以上を備える、請求項１０に記載のダイプレクサ。
【請求項１３】
第１のキャパシタプレートを形成するようにパターン化された、前記第１のラミネート層の第１の面上の第３の金属層と、第２のキャパシタプレートを形成するようにパターン化された、前記第１の面と反対側の前記第１のラミネート層の第２の面上の第４の金属層とをさらに備え、前記第１のキャパシタプレートと第２のキャパシタプレートとが平行プレートキャパシタを形成する、請求項１０に記載のダイプレクサ。
【請求項１４】
前記第１のプリプレグ層と反対側の前記第１のラミネート層上の第１のシールド層と、前記第２のプリプレグ層と反対側の前記第２のラミネート層上の第２のシールド層とをさらに備える、請求項１０に記載のダイプレクサ。
【請求項１５】
前記集積されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項１０に記載のダイプレクサ。
【請求項１６】
無線用途のバランであって、
第１の面と、前記第１の面と反対側の第２の面とを有する高Ｋ有機層と、
前記ＬＣＰ層の前記第１の面上の第１のパターン化された金属層と、
前記ＬＣＰ層の前記第２の面上の第２の金属パターン化された金属層であって、前記第１及び第２の金属層が、前記第１及び第２の金属層が互いに関係して、第１の受動デバイス及び第２の受動デバイスを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第２の金属パターン化された金属層と、
前記ＬＣＰ層と反対側の前記第１の金属層上の第１のプリプレグ層、及び前記ＬＣＰ層と反対側の前記第２の金属層上の第２のプリプレグ層と、
前記第１の金属層と反対側の前記第１のプリプレグ層上の第１の外側有機層、及び前記第２の金属層と反対側の前記第２のプリプレグ層上の第２の外側有機層と、
を備える、バラン。
【請求項１７】
前記第１の外側有機層が、ラミネート層、ＬＣＰ層または高Ｋ有機層のうちの１つを備える、請求項１６に記載のバラン。
【請求項１８】
前記第１の金属層が、第１のキャパシタプレートを形成するようにパターン化されており、前記第２の金属層が、第２のキャパシタプレートを形成するようにパターン化されており、第３のキャパシタプレートを形成するようにパターン化された、前記第１の外側有機層上の第３の金属層をさらに備え、前記第１、第２及び第３のキャパシタプレートがキャパシタを形成する、請求項１６に記載のバラン。
【請求項１９】
前記集積されたコンポーネントが、キャパシタ及びインダクタのうちの少なくとも一方を含む、請求項１６に記載のバラン。
【請求項２０】
前記第１のプリプレグ層と反対側の前記第１の外側有機層上の第１のシールド層と、前記第２のプリプレグ層と反対側の前記第２の外側有機層上の第２のシールド層とをさらに備える、請求項１６に記載のバラン。
【請求項２１】
マルチバンド無線用途の信号処理モジュールであって、
第１の面と、前記第１の面と反対側の第２の面とを有する第１の液晶ポリマー（ＬＣＰ）層と、
前記第１のＬＣＰ層の前記第１の面上の第１のパターン化された金属層と、
前記第１のＬＣＰ層の前記第２の面上の第２のパターン化された金属層であって、前記第１及び第２の金属層が、前記第１及び第２の金属層が互いに関係して、共通ポートによって接続された少なくとも第１のフィルタ及び第２のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第２のパターン化された金属層と、
第１の面と、前記第１の面と反対側の第２の面とを有する第２のＬＣＰ層と、
前記第２のＬＣＰ層の前記第１の面上の第３のパターン化された金属層と、
前記第２のＬＣＰ層の前記第２の面上の第４のパターン化された金属層であって、前記第３及び第４の金属層が、前記第３及び第４の金属層が互いに関係して、共通ポートによって接続された少なくとも第１のフィルタ及び第２のフィルタを形成するように、集積化されたコンポーネントを形成するためにパターン化されている、前記第４のパターン化された金属層と、
前記第１のＬＣＰ層と前記第２のＬＣＰ層との間に配置された第１のプリプレグ層と、
前記第１のＬＣＰ層と反対側の前記第２の金属層上の第２のプリプレグ層、及び前記第２のＬＣＰ層と反対側の前記第３の金属層上の第３のプリプレグ層と、
前記第２の金属層と反対側の前記第２のプリプレグ層上の第１の外側有機層、及び前記第３の金属層と反対側の前記第３のプリプレグ層上の第２の外側有機層と、
を備える、モジュール。
【請求項２２】
前記第２のプリプレグ層と反対側の前記第１の外側有機層上の第１のシールド層、及び前記第３のプリプレグ層と反対側の前記第２の外側有機層上の第２のシールド層とをさらに備える、請求項２１に記載のモジュール。
【請求項２３】
前記第１の外側有機層が、ラミネート層、ＬＣＰ層または高Ｋ有機層のうちの１つを備える、請求項２１に記載のモジュール。
【請求項２４】
前記第２のプリプレグ層と反対側の第１の外側有機層上の第１のＲＣＦ層と、
前記第３のプリプレグ層と反対側の前記第２の外側有機層上の第２のＲＣＦ層と、
をさらに備える、請求項２１に記載のモジュール。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ−Ｄ】
【図１５】
【図１６】
【図１７Ａ】
【図１７Ｂ】
【図１７Ｃ】
【図１７Ｄ】
【図１７Ｅ】
【図１７Ｆ】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５Ａ】
【図２５Ｂ】
【図２５Ｃ】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ−Ｄ】
【図１５】
【図１６】
【図１７Ａ】
【図１７Ｂ】
【図１７Ｃ】
【図１７Ｄ】
【図１７Ｅ】
【図１７Ｆ】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５Ａ】
【図２５Ｂ】
【図２５Ｃ】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【公開番号】特開２０１０−１１４８９９（Ｐ２０１０−１１４８９９Ａ）
【公開日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【外国語出願】
【出願番号】特願２００９−２５９２００（Ｐ２００９−２５９２００）
【出願日】平成２１年１１月１２日（２００９．１１．１２）
【分割の表示】特願２００６−５５４３２７（Ｐ２００６−５５４３２７）の分割
【原出願日】平成１７年２月２３日（２００５．２．２３）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（５０００２０３５７）ジョージア テック リサーチ コーポレイション (39)
【Ｆターム（参考）】
【公開日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願番号】特願２００９−２５９２００（Ｐ２００９−２５９２００）
【出願日】平成２１年１１月１２日（２００９．１１．１２）
【分割の表示】特願２００６−５５４３２７（Ｐ２００６−５５４３２７）の分割
【原出願日】平成１７年２月２３日（２００５．２．２３）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（５０００２０３５７）ジョージア テック リサーチ コーポレイション (39)
【Ｆターム（参考）】
[ Back to top ]