液晶表示装置
【課題】液晶表示装置の表示品質の劣化を抑制することである。
【解決手段】絶縁基板の上面に形成されたゲート電極１２と、ゲート電極１２を覆うように積層されたゲート絶縁膜１１と、ゲート絶縁膜１１の上方に形成されるドレイン電極７およびソース電極８と、ゲート絶縁膜１１の上面に積層されて、ゲート電極１２が発生させる電界によりドレイン電極７及びソース電極８間の電流を制御する半導体層９と、半導体層９の上方のチャネル領域１３に対応した領域に形成された開口部１４を有する共通電極２と、ドレイン電極７およびソース電極８から離間して配置された帯電防止パターン１６とを含み、帯電防止パターン１６の一端および他端を共通電極２に接続する。
【解決手段】絶縁基板の上面に形成されたゲート電極１２と、ゲート電極１２を覆うように積層されたゲート絶縁膜１１と、ゲート絶縁膜１１の上方に形成されるドレイン電極７およびソース電極８と、ゲート絶縁膜１１の上面に積層されて、ゲート電極１２が発生させる電界によりドレイン電極７及びソース電極８間の電流を制御する半導体層９と、半導体層９の上方のチャネル領域１３に対応した領域に形成された開口部１４を有する共通電極２と、ドレイン電極７およびソース電極８から離間して配置された帯電防止パターン１６とを含み、帯電防止パターン１６の一端および他端を共通電極２に接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特に、表示品質の劣化を抑制する技術に関する。
【背景技術】
【０００２】
従来、液晶表示装置として、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を構成するソース電極とドレイン電極の上に成膜されたパッシベーション層の上に平面状のコモン電極（共通電極）が形成され、該コモン電極の上に層間絶縁膜が形成され、該層間絶縁膜の上に画素電極が形成されたものが知られている（以下の特許文献１参照）。
【０００３】
ソース電極とドレイン電極の間に位置し、かつ、ゲート電極上に成膜された半導体層（アモルファスシリコン層（ａ−ｓｉ層））の上部には後述するバックチャネル領域が存在している。
【０００４】
以下に、図８および図９を参照してＴＦＴ上に柱状スペーサが配置されたＴＦＴアレイの構成について説明する。
図８は、従来の液晶表示装置１００の画素を示した要部平面図である。図９は、図８のＡ−Ａ´線断面図である。なお、図８および図９において、Ｘ、Ｙ、ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。
【０００５】
図９に示すように、ＴＦＴアレイ１０１はゲート電極１１２、ゲート絶縁膜１１１、半導体層１０９、ドレイン電極１０７、ソース電極１０８、パッシベーション層１０３、コモン電極（共通電極）１０２を含んで構成されている。
【０００６】
ゲート電極１１２は、図示しない絶縁基板の上に形成されている。ゲート絶縁膜１１１は、ゲート電極１１２を覆うように形成されている。
【０００７】
半導体層１０９は、ゲート絶縁膜１１１の上に、かつ、ゲート電極と対向する位置に形成されている。この半導体層１０９は、ＴＦＴのバックチャネル領域１１３（以下、単に「チャネル領域」と呼ぶ。）を形成し、例えば、プラズマＣＶＤ法によって形成される。
【０００８】
半導体層１０９の上には、チャネル領域１１３を挟んで、ドレイン電極１０７とソース電極１０８が形成されている。
ここで、図８に示すように、ドレイン電極１０７は、図８中のＹ方向に延在する映像信号線（ドレイン線）１０４に接続されている。この映像信号線１０４には図示しない駆動回路からの映像信号（階調信号）が供給される。ソース電極１０８は画素電極１１７（図８参照）に接続されている。
【０００９】
また、ゲート電極１１２は、図８中のＸ方向に延在する走査信号線（ゲート線）１０５に接続されている。この走査信号線１０５には、前記駆動回路からの走査信号が供給される。
【００１０】
図８に示すように、隣接する２本の映像信号線１０４と隣接する２本の走査信号線１０５とで囲まれる領域によって単位画素が構成されている。複数の単位画素は、映像信号線１０４及び走査信号線１０５に沿ってマトリックス状に配置されている。
【００１１】
図９に示すように、ドレイン電極１０７およびソース電極１０８の上方には、ゲート電極１１２、ドレイン電極１０７およびソース電極１０８で構成されるＴＦＴを覆うようにパッシベーション層１０３が形成されている。
【００１２】
パッシベーション層１０３の上に、かつ、後述する開口部１１４を除く領域には、コモン電極１０２が形成されている。ここで、開口部１１４は、図８の符号１０６で示す境界線（太黒線）で囲まれる領域（本実施形態では四角形状の領域である）を有している。この開口領域は、少なくともチャネル領域１１３（図９参照）より広い領域であり、上述したバックチャネル効果を防止するために設けられたものである。
【００１３】
このチャネル領域１１３の上部には、図示しない液晶を封入するための領域を確保するための柱状スペーサ１１０が配置されている。
【００１４】
ところで、バックチャネル効果とは、ＴＦＴがオフの状態で小さなバックゲート電圧がゲート電極１１２に印可された場合に、チャネル領域１１３を通じてドレイン電極１０７およびソース電極１０８にリーク電流が流れてしまうことをいう。
【００１５】
ＴＦＴオフの状態でバックゲート電圧が生ずる場合とは、例えばＴＦＴ上に正電荷をもつような不純物イオンが乗った場合などである。ＴＦＴオフの状態においてバックチャネル効果が生ずると、ＬＣＤパネルの各画素に用いられているＴＦＴに保持されている電荷が消失してしまい、いわゆる白ズミが生じてしまい液晶表示装置の表示品質が劣化してしまうという問題が生じる。
【００１６】
そこで、バックチャネル効果を防止するために、コモン電極１０２の形成領域の内、チャネル領域１１３に対応する領域に開口部１１４を形成した。この開口部１１４を形成してＴＦＴ上に存在する不純物イオンをこの開口部１１４から逃がすことにより上記したバックゲート電圧の発生を抑制することができる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０１０−１８１７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
ところで、液晶表示装置１００の外部から衝撃が加わると柱状スペーサ１１０にも衝撃（図９中の力Ｆ）が伝達される。例えば、液晶表示装置１００の外部から液晶表示パネルに対して垂直方向（ＴＦＴアレイ１０１の厚み方向（以下、「ＴＦＴ厚み方向」と称す。））に衝撃が加わると、柱状スペーサ１１０にＴＦＴ厚み方向に力Ｆが作用する。
【００１９】
柱状スペーサ１１０に対してＴＦＴ厚み方向に力Ｆが作用すると、柱状スペーサ１１０はパッシベーション層１０３に衝突する。柱状スペーサ１１０がパッシベーション層１０３に衝突すると、チャネル領域１１３の上方に静電気１１５が発生する。
【００２０】
この静電気１１５によりＴＦＴのトランジスタ特性が変動してしまうため、液晶表示装置１００の表示画像の色むら、スメア、黒浮きが生じてしまい、結果として液晶表示装置１００の表示品質が劣化してしまうという問題が生じる。
本発明の課題は、上記に鑑みてなされたものであって、表示品質の劣化を抑制することができる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の第１の態様に係る液晶表示装置は、絶縁基板の上面に形成されたゲート電極と、前記ゲート電極を覆うように積層されたゲート絶縁膜と、前記ゲート絶縁膜の上方に形成されるソース電極およびドレイン電極と、前記ゲート絶縁膜の上面に積層されて、前記ゲート電極が発生させる電界により前記ソース電極及び前記ドレイン電極間の電流を制御する半導体層と、前記半導体層の上方のチャネル領域に対応した領域に形成された開口部を有する共通電極と、前記ソース電極および前記ドレイン電極から離間して配置された導電パターンとを含み、前記導電パターンの一端および他端が前記共通電極に接続されていることを特徴とする。
【００２２】
本発明の第２の態様に係る液晶表示装置は、絶縁基板の上面に形成されたゲート電極と、前記ゲート電極を覆うように積層されたゲート絶縁膜と、前記ゲート絶縁膜の上方に形成されるソース電極およびドレイン電極と、前記ゲート絶縁膜の上面に積層されて、前記ゲート電極をこの導電パターンを介してコモン電極に逃がすことができる。
したがって、静電気に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置の表示品質の劣化を抑制することができる。
なお、本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００２３】
【図１】液晶表示装置の実施形態１に係る画素を示した要部平面図である。
【図２】図１のＡ−Ａ´線断面図である。
【図３】液晶表示装置の実施形態２に係る画素を示した要部平面図である。
【図４】液晶表示装置の実施形態３に係る画素を示した要部平面図である。
【図５】液晶表示装置の実施形態４に係る画素を示した要部平面図である。
【図６】液晶表示装置の実施形態５に係る画素を示した要部平面図である。
【図７】図６のＡ−Ａ´線断面図である。
【図８】従来の液晶表示装置の画素を示した要部平面図である。
【図９】図８のＡ−Ａ´線断面図である。
【発明を実施するための形態】
【００２４】
以下、本発明が適用された実施形態について、図面を用いて説明する。
〈実施形態１〉
【００２５】
以下に、図１および図２を参照して実施形態１に係る液晶表示装置１の構成を説明する。図１は、液晶表示装置の実施形態１に係る画素を示した要部平面図である。図２は、図１のＡ−Ａ´線断面図である。なお、図１および図２において、Ｘ、Ｙ、ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。
【００２６】
図２に示すように、ＴＦＴアレイ１０は、ゲート電極１２、ゲート絶縁膜１１、半導体層９、ドレイン電極７、ソース電極８、パッシベーション層３、コモン電極（共通電極）２、導電性を有する金属からなる帯電防止パターン（導電層）１６を含んで構成されている。
【００２７】
ゲート電極１２は、図示しないガラスで形成される絶縁基板の上に形成されている。このゲート電極１２は、後述する走査信号線５と同層に形成されている。
ゲート絶縁膜１１は、例えばＳｉ窒化膜からなり、ゲート電極１２を覆うように形成されている。
【００２８】
半導体層９は、例えばａ−ｓｉ（アモルファスシリコン）膜からなり、ゲート絶縁膜１１の上面に、かつ、ゲート電極１２と対向する位置に形成されている。
半導体層９の上には、該半導体層９の上部に形成されるバックチャネル領域（以下、単に「チャネル領域」と呼ぶ。）１３を挟んで、ドレイン電極７とソース電極８が形成されている。また、ソース電極８には、画素電極１７が接続されている。
【００２９】
なお、半導体層９とドレイン電極７の間には図示しないｎ＋Ｓｉ層が形成されており、半導体層９とソース電極８の間にも前記ｎ＋Ｓｉ層が形成されている。これは、半導体層９とドレイン電極７とのオーミックコンタクトをとるとともに、半導体層９とソース電極８とのオーミックコンタクトをとるためである。
【００３０】
ここで、図１に示すように、ドレイン電極７は、図１中のＹ方向に延在する映像信号線（ドレイン線）４の一部を用いて構成されている。この映像信号線４には図示しない駆動回路からの映像信号（階調信号）が供給される。
【００３１】
また、ゲート電極１２は、図１中のＸ方向に延在する走査信号線（ゲート線）５に接続されている。この走査信号線５には、走査信号が前記駆動回路から供給される。
【００３２】
ここで、液晶表示装置１を構成する液晶表示パネルの単位画素は、図１に示すように、隣接する２本の映像信号線４と隣接する２本の走査信号線５とで囲まれる領域によって構成されている。そして、複数の単位画素は、映像信号線４および走査信号線５に沿ってマトリックス状に配置されている。
【００３３】
図２に戻り、ドレイン電極７およびソース電極８の上面には、ゲート電極１２、ドレイン電極７およびソース電極８で構成されるＴＦＴを覆うようにパッシベーション層３が形成されている。
【００３４】
パッシベーション層３は、ＴＦＴの、特にチャネル領域１３を不純物から保護する機能を有し、図示しない無機パッシベーション膜と有機パッシベーション膜を備えて構成されている。具体的には、有機パッシベーション膜は、無機パッシベーション膜の上に形成される。この有機パッシベーション膜は、ＴＦＴの保護と同時にＴＦＴの表面を平坦化する役割も有する。
【００３５】
パッシベーション層３の上に、かつ、後述する開口部１４を除く領域（以下、「コモン領域」と呼ぶ。）には、コモン電極２が平面状に形成されている。コモン電極２は、透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）をコモン領域にスパッタリングすることによって形成される。開口部１４は、コモン電極２が平面状に形成された後に後述する開口領域をエッチングすることにより形成される。
【００３６】
ここで、開口部１４は、図１の符号６で示す境界線（黒太線）で囲まれる領域（本実施形態では四角形状の領域である）を有している。この開口領域は、少なくともチャネル領域１３（図２参照）より広い領域であり、上述したバックチャネル効果を防止するために設けられたものである。
【００３７】
この開口部１４には、帯電防止パターン１６が、ドレイン電極７およびソース電極８から離間した位置に形成されている。そして、帯電防止パターン１６の一端および他端は、コモン電極２に接続されている。この帯電防止パターン１６は、上記したパッシベーション層３の上面に、かつ、チャネル領域１３の上方に形成され、開口部１４の互いに対向する境界線６、６をつなぐように形成されている。
【００３８】
なお、帯電防止パターン１６の一端および他端がコモン電極２に接続されており、かつ、帯電防止パターン１６がドレイン電極７およびソース電極８から離間した位置に配置されていれば、そのパターン形状は図１のようなパターン形状に限定されることはない。
【００３９】
また、チャネル領域１３の上方には、図示しない液晶を封入するための領域を確保するための柱状スペーサ１８が配置されている。
上記したようにして形成されたコモン電極２には、基準電圧が印加され、画素電極１７には、ソース電極８を介して映像信号による電圧が印加される。
【００４０】
画素電極１７に映像信号による電圧が印加されると、電気力線が発生し、図示しない液晶分子が前記電気力線の方向に回転する。このように、液晶分子を電気力線の方向に回転させることによって図示しないバックライトからの光（バックライト光）の透過量が制御される。なお、この制御は単位画素ごとに行われる。
【００４１】
本実施形態１に係る液晶表示装置１によれば、少なくともチャネル領域１３の上方に開口部１４を有しているので、ＴＦＴがオフの状態においてバックゲート電圧がゲート電極１２に印可された場合でも、チャネル領域１３を通じてドレイン電極７およびソース電極８に流れるリーク電流を抑制することができる。
【００４２】
また、例えば、液晶表示装置１の外部から液晶表示パネルの幅方向（図１のＸ軸方向）に対して垂直な方向（ＴＦＴアレイ１０の厚み方向（図１のＺ軸方向）、以下、「ＴＦＴ厚み方向」と称す。）に衝撃が加わると、柱状スペーサ１８にＴＦＴ厚み方向に力Ｆが作用する。柱状スペーサ１８がパッシベーション層３に衝突すると、チャネル領域１３の上方に静電気１５が発生する。
【００４３】
しかしながら、本実施形態１によれば、チャネル領域の上方に帯電防止パターン１６が形成されているので、チャネル領域の上方に生じた静電気をこの帯電防止パターン１６を通してコモン電極２に逃がすことができる。
【００４４】
したがって、静電気１５に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置１の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置１の表示品質の劣化を抑制することができる。
【００４５】
〈実施形態２〉
以下に、図３を参照して実施形態２に係る液晶表示装置２０の構成を説明する。図３は、液晶表示装置の実施形態２に係る画素を示した要部平面図である。なお、実施形態２に係る液晶表示装置２０は、実施形態１に係る液晶表示装置１のＴＦＴアレイ１０と比べると、ドレイン電極２７、ソース電極２８、導電性を有する金属からなる帯電防止パターン３６の形状が異なる以外は実質的に同じであるので、以下では異なるところを中心に説明する。
【００４６】
図３に示すように、ゲート電極１２は、図示しないガラスで形成される絶縁基板の上面に形成されている。このゲート電極１２は、図３中のＸ方向に延在する走査信号線２５に接続されている。
長方形状のドレイン電極２７は、映像信号線２４に接続され、映像信号線２４の長手方向に直行する方向（図３中のＸ方向）に延在している。長方形状のソース電極２８は、ドレイン電極２７の延在方向と平行に、かつドレイン電極２７と一定の距離をおいて配置されている。また、ソース電極２８には、画素電極１７が接続されている。
【００４７】
ここで、液晶表示装置２０を構成する液晶表示パネルの単位画素は、図３に示すように、隣接する２本の映像信号線２４と隣接する２本の走査信号線２５とで囲まれる領域によって構成されている。そして、複数の単位画素は、映像信号線２４および走査信号線２５に沿ってマトリックス状に配置されている。
【００４８】
ドレイン電極２７およびソース電極２８の上面には、ゲート電極３２、ドレイン電極２７およびソース電極２８で構成されるＴＦＴを覆うように図示しないパッシベーション層が形成されている。
【００４９】
このパッシベーション層の上に、かつ、後述する開口部３４を除く領域（以下、「コモン領域」と呼ぶ。）には、コモン電極が平面状に形成されている。なお、開口部３４は、コモン電極が平面状に形成された後にエッチングすることにより形成される。
【００５０】
ここで、開口部３４は、図３の符号２６で示す境界線（黒太線）で囲まれる領域（本実施形態では四角形状の領域である）を有している。この開口領域は、少なくともゲート電極３２の上方にあるチャネル領域（図２参照）より広い領域である。この開口部３４は実施形態１と同様にバックチャネル効果を防止する機能を有する。
【００５１】
この開口部３４には、帯電防止パターン３６が、ドレイン電極２７とソース電極２８から離間した位置に形成されている。そして、帯電防止パターン３６の一端および他端は、コモン電極に接続されている。この帯電防止パターン３６は、上記したパッシベーション層の上面に、かつ、チャネル領域の上方に形成されている。
【００５２】
なお、帯電防止パターン３６の一端および他端がコモン電極に接続されており、かつ、帯電防止パターン３６がドレイン電極２７およびソース電極２８から離間した位置に配置されていれば、そのパターン形状は図３のようなパターン形状に限定されることはない。
【００５３】
また、前記チャネル領域の上方には、液晶を封入するための領域を確保するための柱状スペーサ（図示せず）が配置されている。
【００５４】
このようにして形成されたコモン電極には基準電圧が印加され、画素電極３７には、ソース電極２８を介して映像信号による電圧が印加される。
【００５５】
画素電極３７に電圧が印加されると電気力線が発生し、図示しない液晶分子がこの電気力線の方向に回転する。このように、液晶分子を電気力線の方向に回転させることによって図示しないバックライトからの光の透過量が制御される。この制御は単位画素ごとに行われる。なお、上記した動作は後述する実施形態３、４、５においても同様であるので、実施形態３、４、５における上記した動作の説明は省略する。
【００５６】
本実施形態２に係る液晶表示装置２０によれば、少なくともチャネル領域に対応する領域に開口部３４を有しているので、ＴＦＴがオフの状態でバックゲート電圧がゲート電極３２に印可された場合でも、チャネル領域（図２参照）を通じてドレイン電極２７およびソース電極２８に流れるリーク電流を抑制することができる。
【００５７】
また、例えば、液晶表示装置２０の外部から図３中のＺ軸方向に衝撃が加わったとしても、チャネル領域の上方に帯電防止パターン３６が形成されているので、チャネル領域（図２参照）の上方に生じた静電気をこの帯電防止パターン３６を通してコモン電極に逃がすことができる。
したがって、静電気に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置２０の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置２０の表示品質の劣化を抑制することができる。
【００５８】
〈実施形態３〉
以下に、図４を参照して実施形態３に係る液晶表示装置４０の構成を説明する。図４は、液晶表示装置の実施形態３に係る画素を示した要部平面図である。なお、実施形態３に係る液晶表示装置４０は、実施形態１に係る液晶表示装置１のＴＦＴアレイ１０と比べると、ドレイン電極４７、ソース電極４８、導電性を有する金属からなる帯電防止パターン５６の形状が異なる以外は実質的に同じであるので、以下では異なるところを中心に説明する。
【００５９】
図４に示すように、ゲート電極５２は、図示しないガラスで形成される絶縁基板の上面に形成されている。このゲート電極５２は、図４中のＸ方向に延在する走査信号線４５に接続されている。
【００６０】
長方形状のドレイン電極４７は、映像信号線４４に接続され、映像信号線４４の長手方向に直行する方向（図４中のＸ方向）に延在している。長方形状のソース電極４８は、ドレイン電極４７の延在方向と直行する方向（図４中のＹ方向）に、かつドレイン電極４７と一定の距離をおいて配置されている。
【００６１】
ここで、液晶表示装置４０を構成する液晶表示パネルの単位画素は、図４に示すように、隣接する２本の映像信号線４４と隣接する２本の走査信号線４５とで囲まれる領域によって構成されている。そして、複数の単位画素は、映像信号線４４および走査信号線４５に沿ってマトリックス状に配置されている。
【００６２】
ドレイン電極４７およびソース電極４８の上面には、ゲート電極５２、ドレイン電極４７およびソース電極４８で構成されるＴＦＴを覆うように図示しないパッシベーション層が形成されている。
【００６３】
このパッシベーション層の上に、かつ、後述する開口部５４を除く領域（以下、「コモン領域」と呼ぶ。）には、コモン電極が平面状に形成されている。なお、開口部５４は、コモン電極が平面状に形成された後にエッチングすることにより形成される。
【００６４】
ここで、開口部５４は、図４の符号４６で示す境界線（黒太線）で囲まれる領域（本実施形態では四角形状の領域である）を有している。この開口領域は、少なくともゲート電極５２の上方にあるチャネル領域（図２参照）より広い領域である。この開口部５４は実施形態１と同様にバックチャネル効果を防止する機能を有する。
【００６５】
この開口部５４には、帯電防止パターン５６が、ドレイン電極４７とソース電極４８から離間した位置に形成されている。帯電防止パターン５６の一端および他端は、上記したコモン電極に接続されている。この帯電防止パターン５６は、上記したパッシベーション層の上面に、かつ、チャネル領域（図２参照）の上方に形成されている。
【００６６】
なお、帯電防止パターン５６の一端および他端がコモン電極に接続されており、かつ、帯電防止パターン５６がドレイン電極４７およびソース電極４８から離間した位置に配置されていれば、そのパターン形状は図４のようなパターン形状に限定されることはない。
【００６７】
また、ＴＦＴのチャネル領域（図２参照）の上部には、液晶を封入するための領域を確保するための柱状スペーサ（図２参照）が配置されている。
【００６８】
本実施形態３に係る液晶表示装置４０によれば、少なくともチャネル領域に対応する領域に開口部５４を有しているので、ＴＦＴがオフの状態でバックゲート電圧がゲート電極５２に印可された場合でも、チャネル領域（図２参照）を通じてドレイン電極４７およびソース電極４８に流れるリーク電流を抑制することができる。
【００６９】
また、例えば、液晶表示装置４０の外部から図４中のＺ軸方向に衝撃が加わったとしても、チャネル領域の上方に帯電防止パターン５６が形成されているので、チャネル領域（図２参照）の上方に生じた静電気をこの帯電防止パターン５６を通してコモン電極に逃がすことができる。
したがって、静電気に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置４０の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置４０の表示品質の劣化を抑制することができる。
【００７０】
〈実施形態４〉
以下に、図５を参照して実施形態４の液晶表示装置６０の構成を説明する。図５は、液晶表示装置の実施形態４に係る画素を示した要部平面図である。なお、実施形態４に係る液晶表示装置６０は、実施形態１に係る液晶表示装置１のＴＦＴアレイ１０と比べると、ドレイン電極６７、ソース電極６８、導電性を有する金属からなる帯電防止パターン７６の形状が異なる以外は実質的に同じであるので、以下では異なるところを中心に説明する。
【００７１】
図５に示すように、ゲート電極７２は、図示しないガラスで形成される絶縁基板の上面に形成されている。このゲート電極７２は、図５中のＸ方向に延在する走査信号線６５に接続されている。
【００７２】
略Ｕ字状のドレイン電極６７は、映像信号線６４に接続されている。
長方形状のソース電極６８は、略Ｕ字状のドレイン電極６７の両端部の間に、かつ、ドレイン電極６７と一定の距離をおいて配置されている。
【００７３】
ここで、液晶表示装置６０を構成する液晶表示パネルの単位画素は、図５に示すように、隣接する２本の映像信号線６４と隣接する２本の走査信号線６５とで囲まれる領域によって構成されている。そして、複数の単位画素は、映像信号線６４および走査信号線６５に沿ってマトリックス状に配置されている。
【００７４】
ドレイン電極６７およびソース電極６８の上面には、ゲート電極７２、ドレイン電極６７およびソース電極６８で構成されるＴＦＴを覆うように図示しないパッシベーション層が形成されている。
【００７５】
このパッシベーション層の上に、かつ、後述する開口部７４を除く領域（以下、「コモン領域」と呼ぶ。）には、コモン電極が平面状に形成されている。なお、開口部７４は、コモン電極が平面状に形成された後にエッチングすることにより形成される。
【００７６】
ここで、開口部７４は、図５の符号６６で示す境界線（太黒線）で囲まれる領域（本実施形態ではＤ字状の領域である）を有している。この開口領域は、少なくともゲート電極７２の上方にあるチャネル領域（図２参照）より広い領域である。この開口部７４は実施形態１と同様にバックチャネル効果を防止する機能を有する。
【００７７】
この開口部７４には、帯電防止パターン７６が、ドレイン電極６７とソース電極６８から離間した位置に形成されている。帯電防止パターン７６の一端および他端は、上記したコモン電極に接続されている。この帯電防止パターン７６は、上記したパッシベーション層の上に、かつ、チャネル領域（図２参照）の上方に形成されている。
【００７８】
なお、帯電防止パターン７６の一端および他端がコモン電極に接続されており、かつ、帯電防止パターン７６がドレイン電極６７およびソース電極６８から離間した位置に配置されていれば、そのパターン形状は図５のようなパターン形状に限定されることはない。
【００７９】
また、ＴＦＴのチャネル領域（図２参照）の上部には、液晶を封入するための領域を確保するための柱状スペーサ（図２参照）が配置されている。
【００８０】
本実施形態４に係る液晶表示装置６０によれば、少なくともチャネル領域に対応する領域に開口部７４を有しているので、ＴＦＴがオフの状態でバックゲート電圧がゲート電極７２に印可された場合でも、チャネル領域（図２参照）を通じてドレイン電極６７およびソース電極６８に流れるリーク電流を抑制することができる。
【００８１】
また、例えば、液晶表示装置６０の外部から図５中のＺ軸方向に衝撃が加わったとしても、チャネル領域の上方に帯電防止パターン７６が形成されているので、チャネル領域（図２参照）の上方に生じた静電気をこの帯電防止パターン７６を通してコモン電極に逃がすことができる。
したがって、静電気に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置６０の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置６０の表示品質の劣化を抑制することができる。
【００８２】
〈実施形態５〉
以下に、図６および図７を参照して実施形態５に係る液晶表示装置８０の構成を説明する。図６は、液晶表示装置の実施形態５に係る画素を示した要部平面図である。図７は、図６のＡ−Ａ´線断面図である。なお、図６および図７において、Ｘ、Ｙ、ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。
【００８３】
図７に示すように、ＴＦＴアレイ９０は、ゲート電極９２、ゲート絶縁膜９１、半導体層８９、ドレイン電極８７、ソース電極８８、パッシベーション層８３、コモン電極（共通電極）８２、導電性を有する金属からなる帯電防止パターン（導電層）９６（図６参照）を含んで構成されている。
【００８４】
ゲート電極９２は、図示しないガラスで形成されるＴＦＴ基板の上に形成されている。このゲート電極９２は、後述する走査信号線（ゲート線）８５と同層に形成されている。
コモン電極８２は、透明導電膜であるＩＴＯからなり、ゲート電極９２と同層に形成されている。
【００８５】
ゲート絶縁膜９１は、例えばＳｉ窒化膜からなり、ゲート電極９２およびコモン電極８２を覆うように形成されている。半導体層８９は、例えばａ−ｓｉ（アモルファスシリコン）膜からなり、ゲート絶縁膜９１の上に、かつ、ゲート電極９２と対向する位置に形成されている。
【００８６】
半導体層８９の上には、バックチャネル領域（以下、単に「チャネル領域」と呼ぶ。）９３を挟んで、ドレイン電極８７とソース電極８８が形成されている。
【００８７】
ここで、図６に示すように、ドレイン電極８７は、図６中のＹ方向に延在する映像信号線（ドレイン線）８４に接続されている。この映像信号線８４には図示しない駆動回路からの映像信号（階調信号）が供給される。
【００８８】
また、ゲート電極９２は、図６中のＸ方向に延在する走査信号線（ゲート線）８５に接続されている。この走査信号線８５には、走査信号が前記駆動回路から供給される。
図７に戻り、ドレイン電極８７およびソース電極８８の上面には、ゲート電極９２、ドレイン電極８７およびソース電極８８で構成されるＴＦＴを覆うようにパッシベーション層８３が形成されている。パッシベーション層８３の上には、ソースＩＴＯ膜９９が形成されている。
【００８９】
図６に示すように、帯電防止パターン９６は、ゲート電極９２を挟んで配置されているコモン電極８２、８２をつなぐように形成されている。すなわち、帯電防止パターン９６の一端および他端は、それぞれゲート電極９２を挟んで配置されたコモン電極８２、８２に接続されている。ただし、帯電防止パターン９６とゲート電極９２が接触しないように配置する必要がある。
【００９０】
なお、帯電防止パターン９６の一端および他端がコモン電極８２に接続されていれば、そのパターン形状は図６に示すような形状に限定されることはない。
【００９１】
チャネル領域９３の上部には、図示しない液晶を封入するための領域を確保するための柱状スペーサ９８（図７参照）が配置されている。
【００９２】
ここで、例えば、液晶表示装置８０の外部から液晶表示パネルの幅方向（図６のＸ軸方向）に対して垂直な方向（ＴＦＴアレイ１０の厚み方向（図６のＺ軸方向）、以下、「ＴＦＴ厚み方向」と称す。）に衝撃が加わると、柱状スペーサ１８にＴＦＴ厚み方向に力Ｆが作用する。柱状スペーサ９８がパッシベーション層８３に衝突すると、チャネル領域９３の近傍に静電気が発生する。
【００９３】
しかしながら、本実施形態５によれば、チャネル領域９３の近傍に帯電防止パターン９６が形成されているので、チャネル領域９３に生じた静電気をこの帯電防止パターン９６を通してコモン電極８２に逃がすことができる。
【００９４】
したがって、静電気に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置８０の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置８０の表示品質の劣化を抑制することができる。
【００９５】
以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【符号の説明】
【００９６】
１……液晶表示装置、２……コモン電極（共通電極）、７……ドレイン電極、８……ソース電極、９……半導体層、１１……ゲート絶縁膜、１２……ゲート電極、１３……バックチャネル領域（チャネル領域）、１４……開口部、１６……帯電防止パターン（導電パターン）
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特に、表示品質の劣化を抑制する技術に関する。
【背景技術】
【０００２】
従来、液晶表示装置として、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を構成するソース電極とドレイン電極の上に成膜されたパッシベーション層の上に平面状のコモン電極（共通電極）が形成され、該コモン電極の上に層間絶縁膜が形成され、該層間絶縁膜の上に画素電極が形成されたものが知られている（以下の特許文献１参照）。
【０００３】
ソース電極とドレイン電極の間に位置し、かつ、ゲート電極上に成膜された半導体層（アモルファスシリコン層（ａ−ｓｉ層））の上部には後述するバックチャネル領域が存在している。
【０００４】
以下に、図８および図９を参照してＴＦＴ上に柱状スペーサが配置されたＴＦＴアレイの構成について説明する。
図８は、従来の液晶表示装置１００の画素を示した要部平面図である。図９は、図８のＡ−Ａ´線断面図である。なお、図８および図９において、Ｘ、Ｙ、ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。
【０００５】
図９に示すように、ＴＦＴアレイ１０１はゲート電極１１２、ゲート絶縁膜１１１、半導体層１０９、ドレイン電極１０７、ソース電極１０８、パッシベーション層１０３、コモン電極（共通電極）１０２を含んで構成されている。
【０００６】
ゲート電極１１２は、図示しない絶縁基板の上に形成されている。ゲート絶縁膜１１１は、ゲート電極１１２を覆うように形成されている。
【０００７】
半導体層１０９は、ゲート絶縁膜１１１の上に、かつ、ゲート電極と対向する位置に形成されている。この半導体層１０９は、ＴＦＴのバックチャネル領域１１３（以下、単に「チャネル領域」と呼ぶ。）を形成し、例えば、プラズマＣＶＤ法によって形成される。
【０００８】
半導体層１０９の上には、チャネル領域１１３を挟んで、ドレイン電極１０７とソース電極１０８が形成されている。
ここで、図８に示すように、ドレイン電極１０７は、図８中のＹ方向に延在する映像信号線（ドレイン線）１０４に接続されている。この映像信号線１０４には図示しない駆動回路からの映像信号（階調信号）が供給される。ソース電極１０８は画素電極１１７（図８参照）に接続されている。
【０００９】
また、ゲート電極１１２は、図８中のＸ方向に延在する走査信号線（ゲート線）１０５に接続されている。この走査信号線１０５には、前記駆動回路からの走査信号が供給される。
【００１０】
図８に示すように、隣接する２本の映像信号線１０４と隣接する２本の走査信号線１０５とで囲まれる領域によって単位画素が構成されている。複数の単位画素は、映像信号線１０４及び走査信号線１０５に沿ってマトリックス状に配置されている。
【００１１】
図９に示すように、ドレイン電極１０７およびソース電極１０８の上方には、ゲート電極１１２、ドレイン電極１０７およびソース電極１０８で構成されるＴＦＴを覆うようにパッシベーション層１０３が形成されている。
【００１２】
パッシベーション層１０３の上に、かつ、後述する開口部１１４を除く領域には、コモン電極１０２が形成されている。ここで、開口部１１４は、図８の符号１０６で示す境界線（太黒線）で囲まれる領域（本実施形態では四角形状の領域である）を有している。この開口領域は、少なくともチャネル領域１１３（図９参照）より広い領域であり、上述したバックチャネル効果を防止するために設けられたものである。
【００１３】
このチャネル領域１１３の上部には、図示しない液晶を封入するための領域を確保するための柱状スペーサ１１０が配置されている。
【００１４】
ところで、バックチャネル効果とは、ＴＦＴがオフの状態で小さなバックゲート電圧がゲート電極１１２に印可された場合に、チャネル領域１１３を通じてドレイン電極１０７およびソース電極１０８にリーク電流が流れてしまうことをいう。
【００１５】
ＴＦＴオフの状態でバックゲート電圧が生ずる場合とは、例えばＴＦＴ上に正電荷をもつような不純物イオンが乗った場合などである。ＴＦＴオフの状態においてバックチャネル効果が生ずると、ＬＣＤパネルの各画素に用いられているＴＦＴに保持されている電荷が消失してしまい、いわゆる白ズミが生じてしまい液晶表示装置の表示品質が劣化してしまうという問題が生じる。
【００１６】
そこで、バックチャネル効果を防止するために、コモン電極１０２の形成領域の内、チャネル領域１１３に対応する領域に開口部１１４を形成した。この開口部１１４を形成してＴＦＴ上に存在する不純物イオンをこの開口部１１４から逃がすことにより上記したバックゲート電圧の発生を抑制することができる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０１０−１８１７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
ところで、液晶表示装置１００の外部から衝撃が加わると柱状スペーサ１１０にも衝撃（図９中の力Ｆ）が伝達される。例えば、液晶表示装置１００の外部から液晶表示パネルに対して垂直方向（ＴＦＴアレイ１０１の厚み方向（以下、「ＴＦＴ厚み方向」と称す。））に衝撃が加わると、柱状スペーサ１１０にＴＦＴ厚み方向に力Ｆが作用する。
【００１９】
柱状スペーサ１１０に対してＴＦＴ厚み方向に力Ｆが作用すると、柱状スペーサ１１０はパッシベーション層１０３に衝突する。柱状スペーサ１１０がパッシベーション層１０３に衝突すると、チャネル領域１１３の上方に静電気１１５が発生する。
【００２０】
この静電気１１５によりＴＦＴのトランジスタ特性が変動してしまうため、液晶表示装置１００の表示画像の色むら、スメア、黒浮きが生じてしまい、結果として液晶表示装置１００の表示品質が劣化してしまうという問題が生じる。
本発明の課題は、上記に鑑みてなされたものであって、表示品質の劣化を抑制することができる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の第１の態様に係る液晶表示装置は、絶縁基板の上面に形成されたゲート電極と、前記ゲート電極を覆うように積層されたゲート絶縁膜と、前記ゲート絶縁膜の上方に形成されるソース電極およびドレイン電極と、前記ゲート絶縁膜の上面に積層されて、前記ゲート電極が発生させる電界により前記ソース電極及び前記ドレイン電極間の電流を制御する半導体層と、前記半導体層の上方のチャネル領域に対応した領域に形成された開口部を有する共通電極と、前記ソース電極および前記ドレイン電極から離間して配置された導電パターンとを含み、前記導電パターンの一端および他端が前記共通電極に接続されていることを特徴とする。
【００２２】
本発明の第２の態様に係る液晶表示装置は、絶縁基板の上面に形成されたゲート電極と、前記ゲート電極を覆うように積層されたゲート絶縁膜と、前記ゲート絶縁膜の上方に形成されるソース電極およびドレイン電極と、前記ゲート絶縁膜の上面に積層されて、前記ゲート電極をこの導電パターンを介してコモン電極に逃がすことができる。
したがって、静電気に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置の表示品質の劣化を抑制することができる。
なお、本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００２３】
【図１】液晶表示装置の実施形態１に係る画素を示した要部平面図である。
【図２】図１のＡ−Ａ´線断面図である。
【図３】液晶表示装置の実施形態２に係る画素を示した要部平面図である。
【図４】液晶表示装置の実施形態３に係る画素を示した要部平面図である。
【図５】液晶表示装置の実施形態４に係る画素を示した要部平面図である。
【図６】液晶表示装置の実施形態５に係る画素を示した要部平面図である。
【図７】図６のＡ−Ａ´線断面図である。
【図８】従来の液晶表示装置の画素を示した要部平面図である。
【図９】図８のＡ−Ａ´線断面図である。
【発明を実施するための形態】
【００２４】
以下、本発明が適用された実施形態について、図面を用いて説明する。
〈実施形態１〉
【００２５】
以下に、図１および図２を参照して実施形態１に係る液晶表示装置１の構成を説明する。図１は、液晶表示装置の実施形態１に係る画素を示した要部平面図である。図２は、図１のＡ−Ａ´線断面図である。なお、図１および図２において、Ｘ、Ｙ、ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。
【００２６】
図２に示すように、ＴＦＴアレイ１０は、ゲート電極１２、ゲート絶縁膜１１、半導体層９、ドレイン電極７、ソース電極８、パッシベーション層３、コモン電極（共通電極）２、導電性を有する金属からなる帯電防止パターン（導電層）１６を含んで構成されている。
【００２７】
ゲート電極１２は、図示しないガラスで形成される絶縁基板の上に形成されている。このゲート電極１２は、後述する走査信号線５と同層に形成されている。
ゲート絶縁膜１１は、例えばＳｉ窒化膜からなり、ゲート電極１２を覆うように形成されている。
【００２８】
半導体層９は、例えばａ−ｓｉ（アモルファスシリコン）膜からなり、ゲート絶縁膜１１の上面に、かつ、ゲート電極１２と対向する位置に形成されている。
半導体層９の上には、該半導体層９の上部に形成されるバックチャネル領域（以下、単に「チャネル領域」と呼ぶ。）１３を挟んで、ドレイン電極７とソース電極８が形成されている。また、ソース電極８には、画素電極１７が接続されている。
【００２９】
なお、半導体層９とドレイン電極７の間には図示しないｎ＋Ｓｉ層が形成されており、半導体層９とソース電極８の間にも前記ｎ＋Ｓｉ層が形成されている。これは、半導体層９とドレイン電極７とのオーミックコンタクトをとるとともに、半導体層９とソース電極８とのオーミックコンタクトをとるためである。
【００３０】
ここで、図１に示すように、ドレイン電極７は、図１中のＹ方向に延在する映像信号線（ドレイン線）４の一部を用いて構成されている。この映像信号線４には図示しない駆動回路からの映像信号（階調信号）が供給される。
【００３１】
また、ゲート電極１２は、図１中のＸ方向に延在する走査信号線（ゲート線）５に接続されている。この走査信号線５には、走査信号が前記駆動回路から供給される。
【００３２】
ここで、液晶表示装置１を構成する液晶表示パネルの単位画素は、図１に示すように、隣接する２本の映像信号線４と隣接する２本の走査信号線５とで囲まれる領域によって構成されている。そして、複数の単位画素は、映像信号線４および走査信号線５に沿ってマトリックス状に配置されている。
【００３３】
図２に戻り、ドレイン電極７およびソース電極８の上面には、ゲート電極１２、ドレイン電極７およびソース電極８で構成されるＴＦＴを覆うようにパッシベーション層３が形成されている。
【００３４】
パッシベーション層３は、ＴＦＴの、特にチャネル領域１３を不純物から保護する機能を有し、図示しない無機パッシベーション膜と有機パッシベーション膜を備えて構成されている。具体的には、有機パッシベーション膜は、無機パッシベーション膜の上に形成される。この有機パッシベーション膜は、ＴＦＴの保護と同時にＴＦＴの表面を平坦化する役割も有する。
【００３５】
パッシベーション層３の上に、かつ、後述する開口部１４を除く領域（以下、「コモン領域」と呼ぶ。）には、コモン電極２が平面状に形成されている。コモン電極２は、透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）をコモン領域にスパッタリングすることによって形成される。開口部１４は、コモン電極２が平面状に形成された後に後述する開口領域をエッチングすることにより形成される。
【００３６】
ここで、開口部１４は、図１の符号６で示す境界線（黒太線）で囲まれる領域（本実施形態では四角形状の領域である）を有している。この開口領域は、少なくともチャネル領域１３（図２参照）より広い領域であり、上述したバックチャネル効果を防止するために設けられたものである。
【００３７】
この開口部１４には、帯電防止パターン１６が、ドレイン電極７およびソース電極８から離間した位置に形成されている。そして、帯電防止パターン１６の一端および他端は、コモン電極２に接続されている。この帯電防止パターン１６は、上記したパッシベーション層３の上面に、かつ、チャネル領域１３の上方に形成され、開口部１４の互いに対向する境界線６、６をつなぐように形成されている。
【００３８】
なお、帯電防止パターン１６の一端および他端がコモン電極２に接続されており、かつ、帯電防止パターン１６がドレイン電極７およびソース電極８から離間した位置に配置されていれば、そのパターン形状は図１のようなパターン形状に限定されることはない。
【００３９】
また、チャネル領域１３の上方には、図示しない液晶を封入するための領域を確保するための柱状スペーサ１８が配置されている。
上記したようにして形成されたコモン電極２には、基準電圧が印加され、画素電極１７には、ソース電極８を介して映像信号による電圧が印加される。
【００４０】
画素電極１７に映像信号による電圧が印加されると、電気力線が発生し、図示しない液晶分子が前記電気力線の方向に回転する。このように、液晶分子を電気力線の方向に回転させることによって図示しないバックライトからの光（バックライト光）の透過量が制御される。なお、この制御は単位画素ごとに行われる。
【００４１】
本実施形態１に係る液晶表示装置１によれば、少なくともチャネル領域１３の上方に開口部１４を有しているので、ＴＦＴがオフの状態においてバックゲート電圧がゲート電極１２に印可された場合でも、チャネル領域１３を通じてドレイン電極７およびソース電極８に流れるリーク電流を抑制することができる。
【００４２】
また、例えば、液晶表示装置１の外部から液晶表示パネルの幅方向（図１のＸ軸方向）に対して垂直な方向（ＴＦＴアレイ１０の厚み方向（図１のＺ軸方向）、以下、「ＴＦＴ厚み方向」と称す。）に衝撃が加わると、柱状スペーサ１８にＴＦＴ厚み方向に力Ｆが作用する。柱状スペーサ１８がパッシベーション層３に衝突すると、チャネル領域１３の上方に静電気１５が発生する。
【００４３】
しかしながら、本実施形態１によれば、チャネル領域の上方に帯電防止パターン１６が形成されているので、チャネル領域の上方に生じた静電気をこの帯電防止パターン１６を通してコモン電極２に逃がすことができる。
【００４４】
したがって、静電気１５に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置１の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置１の表示品質の劣化を抑制することができる。
【００４５】
〈実施形態２〉
以下に、図３を参照して実施形態２に係る液晶表示装置２０の構成を説明する。図３は、液晶表示装置の実施形態２に係る画素を示した要部平面図である。なお、実施形態２に係る液晶表示装置２０は、実施形態１に係る液晶表示装置１のＴＦＴアレイ１０と比べると、ドレイン電極２７、ソース電極２８、導電性を有する金属からなる帯電防止パターン３６の形状が異なる以外は実質的に同じであるので、以下では異なるところを中心に説明する。
【００４６】
図３に示すように、ゲート電極１２は、図示しないガラスで形成される絶縁基板の上面に形成されている。このゲート電極１２は、図３中のＸ方向に延在する走査信号線２５に接続されている。
長方形状のドレイン電極２７は、映像信号線２４に接続され、映像信号線２４の長手方向に直行する方向（図３中のＸ方向）に延在している。長方形状のソース電極２８は、ドレイン電極２７の延在方向と平行に、かつドレイン電極２７と一定の距離をおいて配置されている。また、ソース電極２８には、画素電極１７が接続されている。
【００４７】
ここで、液晶表示装置２０を構成する液晶表示パネルの単位画素は、図３に示すように、隣接する２本の映像信号線２４と隣接する２本の走査信号線２５とで囲まれる領域によって構成されている。そして、複数の単位画素は、映像信号線２４および走査信号線２５に沿ってマトリックス状に配置されている。
【００４８】
ドレイン電極２７およびソース電極２８の上面には、ゲート電極３２、ドレイン電極２７およびソース電極２８で構成されるＴＦＴを覆うように図示しないパッシベーション層が形成されている。
【００４９】
このパッシベーション層の上に、かつ、後述する開口部３４を除く領域（以下、「コモン領域」と呼ぶ。）には、コモン電極が平面状に形成されている。なお、開口部３４は、コモン電極が平面状に形成された後にエッチングすることにより形成される。
【００５０】
ここで、開口部３４は、図３の符号２６で示す境界線（黒太線）で囲まれる領域（本実施形態では四角形状の領域である）を有している。この開口領域は、少なくともゲート電極３２の上方にあるチャネル領域（図２参照）より広い領域である。この開口部３４は実施形態１と同様にバックチャネル効果を防止する機能を有する。
【００５１】
この開口部３４には、帯電防止パターン３６が、ドレイン電極２７とソース電極２８から離間した位置に形成されている。そして、帯電防止パターン３６の一端および他端は、コモン電極に接続されている。この帯電防止パターン３６は、上記したパッシベーション層の上面に、かつ、チャネル領域の上方に形成されている。
【００５２】
なお、帯電防止パターン３６の一端および他端がコモン電極に接続されており、かつ、帯電防止パターン３６がドレイン電極２７およびソース電極２８から離間した位置に配置されていれば、そのパターン形状は図３のようなパターン形状に限定されることはない。
【００５３】
また、前記チャネル領域の上方には、液晶を封入するための領域を確保するための柱状スペーサ（図示せず）が配置されている。
【００５４】
このようにして形成されたコモン電極には基準電圧が印加され、画素電極３７には、ソース電極２８を介して映像信号による電圧が印加される。
【００５５】
画素電極３７に電圧が印加されると電気力線が発生し、図示しない液晶分子がこの電気力線の方向に回転する。このように、液晶分子を電気力線の方向に回転させることによって図示しないバックライトからの光の透過量が制御される。この制御は単位画素ごとに行われる。なお、上記した動作は後述する実施形態３、４、５においても同様であるので、実施形態３、４、５における上記した動作の説明は省略する。
【００５６】
本実施形態２に係る液晶表示装置２０によれば、少なくともチャネル領域に対応する領域に開口部３４を有しているので、ＴＦＴがオフの状態でバックゲート電圧がゲート電極３２に印可された場合でも、チャネル領域（図２参照）を通じてドレイン電極２７およびソース電極２８に流れるリーク電流を抑制することができる。
【００５７】
また、例えば、液晶表示装置２０の外部から図３中のＺ軸方向に衝撃が加わったとしても、チャネル領域の上方に帯電防止パターン３６が形成されているので、チャネル領域（図２参照）の上方に生じた静電気をこの帯電防止パターン３６を通してコモン電極に逃がすことができる。
したがって、静電気に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置２０の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置２０の表示品質の劣化を抑制することができる。
【００５８】
〈実施形態３〉
以下に、図４を参照して実施形態３に係る液晶表示装置４０の構成を説明する。図４は、液晶表示装置の実施形態３に係る画素を示した要部平面図である。なお、実施形態３に係る液晶表示装置４０は、実施形態１に係る液晶表示装置１のＴＦＴアレイ１０と比べると、ドレイン電極４７、ソース電極４８、導電性を有する金属からなる帯電防止パターン５６の形状が異なる以外は実質的に同じであるので、以下では異なるところを中心に説明する。
【００５９】
図４に示すように、ゲート電極５２は、図示しないガラスで形成される絶縁基板の上面に形成されている。このゲート電極５２は、図４中のＸ方向に延在する走査信号線４５に接続されている。
【００６０】
長方形状のドレイン電極４７は、映像信号線４４に接続され、映像信号線４４の長手方向に直行する方向（図４中のＸ方向）に延在している。長方形状のソース電極４８は、ドレイン電極４７の延在方向と直行する方向（図４中のＹ方向）に、かつドレイン電極４７と一定の距離をおいて配置されている。
【００６１】
ここで、液晶表示装置４０を構成する液晶表示パネルの単位画素は、図４に示すように、隣接する２本の映像信号線４４と隣接する２本の走査信号線４５とで囲まれる領域によって構成されている。そして、複数の単位画素は、映像信号線４４および走査信号線４５に沿ってマトリックス状に配置されている。
【００６２】
ドレイン電極４７およびソース電極４８の上面には、ゲート電極５２、ドレイン電極４７およびソース電極４８で構成されるＴＦＴを覆うように図示しないパッシベーション層が形成されている。
【００６３】
このパッシベーション層の上に、かつ、後述する開口部５４を除く領域（以下、「コモン領域」と呼ぶ。）には、コモン電極が平面状に形成されている。なお、開口部５４は、コモン電極が平面状に形成された後にエッチングすることにより形成される。
【００６４】
ここで、開口部５４は、図４の符号４６で示す境界線（黒太線）で囲まれる領域（本実施形態では四角形状の領域である）を有している。この開口領域は、少なくともゲート電極５２の上方にあるチャネル領域（図２参照）より広い領域である。この開口部５４は実施形態１と同様にバックチャネル効果を防止する機能を有する。
【００６５】
この開口部５４には、帯電防止パターン５６が、ドレイン電極４７とソース電極４８から離間した位置に形成されている。帯電防止パターン５６の一端および他端は、上記したコモン電極に接続されている。この帯電防止パターン５６は、上記したパッシベーション層の上面に、かつ、チャネル領域（図２参照）の上方に形成されている。
【００６６】
なお、帯電防止パターン５６の一端および他端がコモン電極に接続されており、かつ、帯電防止パターン５６がドレイン電極４７およびソース電極４８から離間した位置に配置されていれば、そのパターン形状は図４のようなパターン形状に限定されることはない。
【００６７】
また、ＴＦＴのチャネル領域（図２参照）の上部には、液晶を封入するための領域を確保するための柱状スペーサ（図２参照）が配置されている。
【００６８】
本実施形態３に係る液晶表示装置４０によれば、少なくともチャネル領域に対応する領域に開口部５４を有しているので、ＴＦＴがオフの状態でバックゲート電圧がゲート電極５２に印可された場合でも、チャネル領域（図２参照）を通じてドレイン電極４７およびソース電極４８に流れるリーク電流を抑制することができる。
【００６９】
また、例えば、液晶表示装置４０の外部から図４中のＺ軸方向に衝撃が加わったとしても、チャネル領域の上方に帯電防止パターン５６が形成されているので、チャネル領域（図２参照）の上方に生じた静電気をこの帯電防止パターン５６を通してコモン電極に逃がすことができる。
したがって、静電気に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置４０の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置４０の表示品質の劣化を抑制することができる。
【００７０】
〈実施形態４〉
以下に、図５を参照して実施形態４の液晶表示装置６０の構成を説明する。図５は、液晶表示装置の実施形態４に係る画素を示した要部平面図である。なお、実施形態４に係る液晶表示装置６０は、実施形態１に係る液晶表示装置１のＴＦＴアレイ１０と比べると、ドレイン電極６７、ソース電極６８、導電性を有する金属からなる帯電防止パターン７６の形状が異なる以外は実質的に同じであるので、以下では異なるところを中心に説明する。
【００７１】
図５に示すように、ゲート電極７２は、図示しないガラスで形成される絶縁基板の上面に形成されている。このゲート電極７２は、図５中のＸ方向に延在する走査信号線６５に接続されている。
【００７２】
略Ｕ字状のドレイン電極６７は、映像信号線６４に接続されている。
長方形状のソース電極６８は、略Ｕ字状のドレイン電極６７の両端部の間に、かつ、ドレイン電極６７と一定の距離をおいて配置されている。
【００７３】
ここで、液晶表示装置６０を構成する液晶表示パネルの単位画素は、図５に示すように、隣接する２本の映像信号線６４と隣接する２本の走査信号線６５とで囲まれる領域によって構成されている。そして、複数の単位画素は、映像信号線６４および走査信号線６５に沿ってマトリックス状に配置されている。
【００７４】
ドレイン電極６７およびソース電極６８の上面には、ゲート電極７２、ドレイン電極６７およびソース電極６８で構成されるＴＦＴを覆うように図示しないパッシベーション層が形成されている。
【００７５】
このパッシベーション層の上に、かつ、後述する開口部７４を除く領域（以下、「コモン領域」と呼ぶ。）には、コモン電極が平面状に形成されている。なお、開口部７４は、コモン電極が平面状に形成された後にエッチングすることにより形成される。
【００７６】
ここで、開口部７４は、図５の符号６６で示す境界線（太黒線）で囲まれる領域（本実施形態ではＤ字状の領域である）を有している。この開口領域は、少なくともゲート電極７２の上方にあるチャネル領域（図２参照）より広い領域である。この開口部７４は実施形態１と同様にバックチャネル効果を防止する機能を有する。
【００７７】
この開口部７４には、帯電防止パターン７６が、ドレイン電極６７とソース電極６８から離間した位置に形成されている。帯電防止パターン７６の一端および他端は、上記したコモン電極に接続されている。この帯電防止パターン７６は、上記したパッシベーション層の上に、かつ、チャネル領域（図２参照）の上方に形成されている。
【００７８】
なお、帯電防止パターン７６の一端および他端がコモン電極に接続されており、かつ、帯電防止パターン７６がドレイン電極６７およびソース電極６８から離間した位置に配置されていれば、そのパターン形状は図５のようなパターン形状に限定されることはない。
【００７９】
また、ＴＦＴのチャネル領域（図２参照）の上部には、液晶を封入するための領域を確保するための柱状スペーサ（図２参照）が配置されている。
【００８０】
本実施形態４に係る液晶表示装置６０によれば、少なくともチャネル領域に対応する領域に開口部７４を有しているので、ＴＦＴがオフの状態でバックゲート電圧がゲート電極７２に印可された場合でも、チャネル領域（図２参照）を通じてドレイン電極６７およびソース電極６８に流れるリーク電流を抑制することができる。
【００８１】
また、例えば、液晶表示装置６０の外部から図５中のＺ軸方向に衝撃が加わったとしても、チャネル領域の上方に帯電防止パターン７６が形成されているので、チャネル領域（図２参照）の上方に生じた静電気をこの帯電防止パターン７６を通してコモン電極に逃がすことができる。
したがって、静電気に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置６０の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置６０の表示品質の劣化を抑制することができる。
【００８２】
〈実施形態５〉
以下に、図６および図７を参照して実施形態５に係る液晶表示装置８０の構成を説明する。図６は、液晶表示装置の実施形態５に係る画素を示した要部平面図である。図７は、図６のＡ−Ａ´線断面図である。なお、図６および図７において、Ｘ、Ｙ、ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。
【００８３】
図７に示すように、ＴＦＴアレイ９０は、ゲート電極９２、ゲート絶縁膜９１、半導体層８９、ドレイン電極８７、ソース電極８８、パッシベーション層８３、コモン電極（共通電極）８２、導電性を有する金属からなる帯電防止パターン（導電層）９６（図６参照）を含んで構成されている。
【００８４】
ゲート電極９２は、図示しないガラスで形成されるＴＦＴ基板の上に形成されている。このゲート電極９２は、後述する走査信号線（ゲート線）８５と同層に形成されている。
コモン電極８２は、透明導電膜であるＩＴＯからなり、ゲート電極９２と同層に形成されている。
【００８５】
ゲート絶縁膜９１は、例えばＳｉ窒化膜からなり、ゲート電極９２およびコモン電極８２を覆うように形成されている。半導体層８９は、例えばａ−ｓｉ（アモルファスシリコン）膜からなり、ゲート絶縁膜９１の上に、かつ、ゲート電極９２と対向する位置に形成されている。
【００８６】
半導体層８９の上には、バックチャネル領域（以下、単に「チャネル領域」と呼ぶ。）９３を挟んで、ドレイン電極８７とソース電極８８が形成されている。
【００８７】
ここで、図６に示すように、ドレイン電極８７は、図６中のＹ方向に延在する映像信号線（ドレイン線）８４に接続されている。この映像信号線８４には図示しない駆動回路からの映像信号（階調信号）が供給される。
【００８８】
また、ゲート電極９２は、図６中のＸ方向に延在する走査信号線（ゲート線）８５に接続されている。この走査信号線８５には、走査信号が前記駆動回路から供給される。
図７に戻り、ドレイン電極８７およびソース電極８８の上面には、ゲート電極９２、ドレイン電極８７およびソース電極８８で構成されるＴＦＴを覆うようにパッシベーション層８３が形成されている。パッシベーション層８３の上には、ソースＩＴＯ膜９９が形成されている。
【００８９】
図６に示すように、帯電防止パターン９６は、ゲート電極９２を挟んで配置されているコモン電極８２、８２をつなぐように形成されている。すなわち、帯電防止パターン９６の一端および他端は、それぞれゲート電極９２を挟んで配置されたコモン電極８２、８２に接続されている。ただし、帯電防止パターン９６とゲート電極９２が接触しないように配置する必要がある。
【００９０】
なお、帯電防止パターン９６の一端および他端がコモン電極８２に接続されていれば、そのパターン形状は図６に示すような形状に限定されることはない。
【００９１】
チャネル領域９３の上部には、図示しない液晶を封入するための領域を確保するための柱状スペーサ９８（図７参照）が配置されている。
【００９２】
ここで、例えば、液晶表示装置８０の外部から液晶表示パネルの幅方向（図６のＸ軸方向）に対して垂直な方向（ＴＦＴアレイ１０の厚み方向（図６のＺ軸方向）、以下、「ＴＦＴ厚み方向」と称す。）に衝撃が加わると、柱状スペーサ１８にＴＦＴ厚み方向に力Ｆが作用する。柱状スペーサ９８がパッシベーション層８３に衝突すると、チャネル領域９３の近傍に静電気が発生する。
【００９３】
しかしながら、本実施形態５によれば、チャネル領域９３の近傍に帯電防止パターン９６が形成されているので、チャネル領域９３に生じた静電気をこの帯電防止パターン９６を通してコモン電極８２に逃がすことができる。
【００９４】
したがって、静電気に起因するＴＦＴのトランジスタ特性の変動を抑制することができる。このため、液晶表示装置８０の表示画像の色むら、スメア、黒浮きの発生を抑制できるので、結果として液晶表示装置８０の表示品質の劣化を抑制することができる。
【００９５】
以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【符号の説明】
【００９６】
１……液晶表示装置、２……コモン電極（共通電極）、７……ドレイン電極、８……ソース電極、９……半導体層、１１……ゲート絶縁膜、１２……ゲート電極、１３……バックチャネル領域（チャネル領域）、１４……開口部、１６……帯電防止パターン（導電パターン）
【特許請求の範囲】
【請求項１】
絶縁基板の上面に形成されたゲート電極と、
前記ゲート電極を覆うように積層されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成されるソース電極およびドレイン電極と、
前記ゲート絶縁膜の上面に積層されて、前記ゲート電極が発生させる電界により前記ソース電極及び前記ドレイン電極間の電流を制御する半導体層と、
前記半導体層の上方のチャネル領域に対応した領域に形成された開口部を有する共通電極と、
前記ソース電極および前記ドレイン電極から離間して配置された導電パターンとを含み、
前記導電パターンの一端および他端が前記共通電極に接続されている
ことを特徴とする液晶表示装置。
【請求項２】
絶縁基板の上面に形成されたゲート電極と、
前記ゲート電極を覆うように積層されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成されるソース電極およびドレイン電極と、
前記ゲート絶縁膜の上面に積層されて、前記ゲート電極が発生させる電界により前記ソース電極及び前記ドレイン電極間の電流を制御する半導体層と、
前記ゲート電極と同層に形成され、前記ゲート電極から離間して配置された共通電極と、
前記半導体層の上方のチャネル領域の近傍に配置され、かつ、一端および他端が前記共通電極に接続されている導電パターンとを備えて構成された
ことを特徴とする液晶表示装置。
【請求項１】
絶縁基板の上面に形成されたゲート電極と、
前記ゲート電極を覆うように積層されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成されるソース電極およびドレイン電極と、
前記ゲート絶縁膜の上面に積層されて、前記ゲート電極が発生させる電界により前記ソース電極及び前記ドレイン電極間の電流を制御する半導体層と、
前記半導体層の上方のチャネル領域に対応した領域に形成された開口部を有する共通電極と、
前記ソース電極および前記ドレイン電極から離間して配置された導電パターンとを含み、
前記導電パターンの一端および他端が前記共通電極に接続されている
ことを特徴とする液晶表示装置。
【請求項２】
絶縁基板の上面に形成されたゲート電極と、
前記ゲート電極を覆うように積層されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成されるソース電極およびドレイン電極と、
前記ゲート絶縁膜の上面に積層されて、前記ゲート電極が発生させる電界により前記ソース電極及び前記ドレイン電極間の電流を制御する半導体層と、
前記ゲート電極と同層に形成され、前記ゲート電極から離間して配置された共通電極と、
前記半導体層の上方のチャネル領域の近傍に配置され、かつ、一端および他端が前記共通電極に接続されている導電パターンとを備えて構成された
ことを特徴とする液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−８０１８５（Ｐ２０１３−８０１８５Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１１−２２１２５５（Ｐ２０１１−２２１２５５）
【出願日】平成２３年１０月５日（２０１１．１０．５）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２３年１０月５日（２０１１．１０．５）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【Ｆターム（参考）】
[ Back to top ]