温度センサ及び温度検出方法
【課題】リングオシレータで具現された温度センサ及びそれを利用した温度検出方法を提供する。
【解決手段】温度変化によってその内部電流量が可変し、第1及び第2バイアス信号を発生する第1バイアス部と、温度変化に関係なくその内部電流量が一定であり、第3及び第4バイアス信号を発生する第2バイアス部と、第1及び第2バイアス信号に応答して第1クロック信号を発生する第1リングオシレータと、第3及び第4バイアス信号に応答して第2クロック信号を発生する第2リングオシレータと、第1クロック信号の一つのパルスをラッチしてワンショットパルスを発生するワンショットパルス発生部と、ワンショットパルス幅を第2クロック信号のパルスとしてカウントして温度コードを発生するカウンタと、を備える温度センサである。
【解決手段】温度変化によってその内部電流量が可変し、第1及び第2バイアス信号を発生する第1バイアス部と、温度変化に関係なくその内部電流量が一定であり、第3及び第4バイアス信号を発生する第2バイアス部と、第1及び第2バイアス信号に応答して第1クロック信号を発生する第1リングオシレータと、第3及び第4バイアス信号に応答して第2クロック信号を発生する第2リングオシレータと、第1クロック信号の一つのパルスをラッチしてワンショットパルスを発生するワンショットパルス発生部と、ワンショットパルス幅を第2クロック信号のパルスとしてカウントして温度コードを発生するカウンタと、を備える温度センサである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積回路に係り、リングオシレータで構成された温度センサ及びそれを利用した温度検出方法に関する。
【背景技術】
【0002】
一般的に、半導体装置は、動作特性上、温度特性を有している。半導体装置の代表的な動作特性である消費電流IDDと動作速度tACCESSとを見れば、図1に示したように、高温になるほど動作速度が遅くなり(A)、低温になるほど消費電流IDDが増加する(B)傾向がある。
【0003】
かかる温度特性は、半導体装置のうちDRAM(Dynamic Random Access Memory)のような揮発性メモリに属する装置には重要な意味を有する。DRAMセルは、温度上昇と共に漏れ電流が増加するため、電荷によるデータの維持特性が悪くなってデータ維持時間が短くなるという特性がある。これにより、DRAMは、さらに速いリフレッシュ動作を必要とする。すなわち、温度によってDRAMのリフレッシュ周期を変化させる方法が要求される。このために、DRAMの内部温度を知るための温度センサが必要である。
【0004】
図2は、従来の温度センサを説明する回路ダイヤグラムである。
【0005】
図2に示すように、温度センサ200は、絶対温度比例(Proportional To Absolute Temperature:PTAT)電流発生部210、絶対温度相補(Complementary To Absolute Temperature:CTAT)電流発生部220、及び比較部230を備える。
【0006】
PTAT電流発生部210は、第1及び第2PMOSトランジスタMP1,MP2、第1及び第2NMOSトランジスタMN1,MN2、抵抗R、第1及び第2ダイオードD1,D2を備える。第1及び第2PMOSトランジスタMP1,MP2は、互いに同じサイズを有し、第1電流ミラーを構成する。第1及び第2NMOSトランジスタMN1,MN2は、互いに同じサイズを有し、第2電流ミラーを構成する。第1ダイオードD1と第2ダイオードD2とのサイズは、1:Mの比率を有する。
【0007】
第1及び第2PMOSトランジスタMP1,MP2で構成された第1電流ミラーと、第1及び第2NMOSトランジスタMN1,MN2で構成された第2電流ミラーとが互いに対称的に連結されるため、Ia1電流とIa2電流とは同じである。すなわち、Ia1:Ia2=1:1である。
【0008】
通常的にダイオードのターンオン電流IDは、次の通りである。
【0009】
【数1】
【0010】
・・・(1)
ここで、Isは、ダイオードの逆方向の飽和電流であり、VDは、ダイオード電圧であり、VTは、kT/qで表れる温度電圧である。したがって、第1ダイオードD1を流れる電流Ia1は、
【0011】
【数2】
【0012】
・・・(2)
の通りである。
【0013】
ここで、第1ダイオード電圧VD1は、
【0014】
【数3】
【0015】
・・・(3)
となる。
【0016】
そして、第2ダイオード電圧VD2は、
【0017】
【数4】
【0018】
・・・(4)
となる。
【0019】
Ia2電流とIa1電流とが同じであるため、第1ダイオード電圧VD1と現在の温度電圧NOC0はほぼ同じになる。これにより、
【0020】
【数5】
【0021】
・・・(5)
となる。
【0022】
数式3と数式4とを数式5に代入すれば、
【0023】
【数6】
【0024】
・・・(6)
となる。したがって、Ia1電流は、
【0025】
【数7】
【0026】
・・・(7)
となって、Ia1電流は、温度に比例する電流が流れる。すなわち、PTAT電流発生部210は、現在の温度に比例する電流Ia1を発生する。
【0027】
CTAT電流発生部220は、第3PMOSトランジスタMP3、第3NMOSトランジスタMN3、複数個の抵抗Raa、RU1ないしRU5、RD1ないしRD5、及び複数個のスイッチングトランジスタTU1ないしTU5、TD1ないしTD5を備える。
【0028】
第3NMOSトランジスタMN3は、第1及び第2NMOSトランジスタMN1,MN2と電流ミラーとを構成する。Ib電流は、Ia1及びIa2電流とほぼ同じである。スイッチングトランジスタTU1ないしTU5、TD1ないしTD5は、トリップ温度制御信号AU1ないしAU5、AD1ないしAD5に応答して選択的にオン/オフとなる。オンとなるスイッチングトランジスタTU1ないしTU5、TD1ないしTD5により、それらと連結される抵抗RU1ないしRU5、RD1ないしRD5が選択的に短絡される。
【0029】
Ia1電流、Ia2電流及びIb電流をほぼ同一にすると、PTAT電流発生部210のVAノード電圧、VBノード電圧、及びCTAT電流発生部220のVCノード電圧がほぼ同じになる。数式3及び4で、VT電圧は、温度の上昇によって増加するが、Is電流がはるかに大きく増加する。ダイオード電圧は、温度によって低減する特性を有する。これにより、抵抗Raa、RU1ないしRU5、RD1ないしRD5を流れるIb電流は、温度によって減少する特性を表す。すなわち、CTAT電流発生部220は、温度に反比例する電流を発生する。
【0030】
比較部230は、現在温度電圧NOC0と感知温度電圧NOC1とを比較する。現在温度電圧NOC0及び感知温度電圧NOC1それぞれは、Ia1電流及びIb電流により決定される。これにより、図3に示したように、Ia1電流とIb電流とが同じになるポイントを探せば、温度センサ200は、現在温度を検出する。
【0031】
図3を参照すれば、温度に比例するIa1電流に対して、Ib電流は温度に反比例する特性を表す。例えば、温度センサ200(図2)を内蔵したチップの現在温度を45℃とする。Ia1電流よりIb電流が少なければ、CTAT電流発生部220のトリップ温度制御信号AU1ないしAU5、AD1ないしAD5を選択的にイネーブルさせてCTAT電流発生部220の抵抗値を調節し、Ib電流が多く流れるように制御して(C)、Ia1電流とIb電流とを同じにする。
【0032】
これと逆に、Ia1電流よりIb電流が多ければ、CTAT電流発生部220のトリップ温度制御信号AU1ないしAU5、AD1ないしAD5を選択的にディセーブルしてCTAT電流発生部220の抵抗値を調節し、Ib電流が少なく流れるように制御して(D)、Ia1電流とIb電流とを同じにする。Ia1電流とIb電流とが同じになれば、温度センサ200は、チップの現在温度の45℃を感知する。
【0033】
しかし、かかる温度センサ200は、第1及び第2ダイオードD1,D2を構成するために、NPNトランジスタまたはPNPトランジスタのバイポーラトランジスタを使用する。NPNトランジスタまたはPNPトランジスタは、アナログ的な動作特性を有するため、温度センサ200の感知温度変化が非線形性を有するという問題点がある。また、NPNトランジスタまたはPNPトランジスタは、チップ面積を大きく占めるという問題点を有する。
【発明の開示】
【発明が解決しようとする課題】
【0034】
本発明の目的は、温度に応じてその周期が線形的に変化するリングオシレータ、及び温度に応じてその周期が一定なリングオシレータを利用した温度センサを提供することである。
【0035】
本発明の他の目的は、前記温度センサを利用した温度検出方法を提供することである。
【課題を解決するための手段】
【0036】
前記目的を達成するために、本発明の一面による温度センサは、温度変化に応じて変化する周期を有する第1クロック信号を発生する第1パルス発生部、温度変化に関係なく一定の周期を有する第2クロック信号を発生する第2パルス発生部、及び第1クロック信号のパルス幅を第2クロック信号のパルスでカウントして温度コードを発生するカウンタを備える。
【0037】
本発明の実施形態によって、第1パルス発生部は、第1クロック信号をフィードバックして入力し、第1クロック信号を出力するリングオシレータで構成され、第2パルス発生部は、第2クロック信号をフィードバックして入力し、第2クロック信号を出力するリングオシレータで構成されうる。
【0038】
前記目的を達成するために、本発明の他の面による温度センサは、温度変化に応じてその内部電流量が変化し、第1及び第2バイアス信号を発生する第1バイアス部、温度変化に関係なくその内部電流量が一定であり、第3及び第4バイアス信号を発生する第2バイアス部、第1及び第2バイアス信号に応答して第1クロック信号を発生する第1リングオシレータ、第3及び第4バイアス信号に応答して第2クロック信号を発生する第2リングオシレータ、第1クロック信号の一つのパルスをラッチしてワンショットパルスを発生するワンショットパルス発生部、及びワンショットパルス幅を第2クロック信号のパルスでカウントして温度コードを発生するカウンタを備える。
【0039】
本発明の実施形態によって、第1バイアス部は、電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結される第1PMOSトランジスタ、第1PMOSトランジスタのドレインと接地電圧との間に連結される抵抗、電源電圧がそのソースに連結され、第1PMOSトランジスタのゲートがそのゲートに連結されて第1バイアス信号として発生する第2PMOSトランジスタ、及び第2PMOSトランジスタのドレインがそのゲート及びそのドレインに連結されて第2バイアス信号として発生し、接地電圧がそのソースに連結されるNMOSトランジスタを備えうる。
【0040】
本発明の実施形態によって、第1リングオシレータは、第1及び第2バイアス信号に応答して、第1クロック信号をフィードバックして入力し、第1クロック信号を出力する複数個の直列連結された遅延端を備えうる。
【0041】
本発明の実施形態によって、第2バイアス部は、電源電圧がそのソースに連結される第1PMOSトランジスタ、第1PMOSトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結される第1NMOSトランジスタ、電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結される第2PMOSトランジスタ、第2PMOSトランジスタのドレインがそのソースに連結される第2NMOSトランジスタ、第2NMOSトランジスタのドレインがそのドレインに連結され、第1NMOSトランジスタのゲートがそのゲートに連結されて第4バイアス信号として発生し、接地電圧がそのソースに連結される第3NMOSトランジスタ、電源電圧がそのソースに連結され、第2PMOSトランジスタのゲートがそのゲートに連結されて第3バイアス信号として発生する第3PMOSトランジスタ、及び第3PMOSトランジスタのドレインと第2NMOSトランジスタのゲートとがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結される第4NMOSトランジスタを備えうる。
【0042】
本発明の実施形態によって、第2リングオシレータは、第3及び第4バイアス信号に応答して、第2クロック信号をフィードバックして入力し、第2クロック信号を出力する複数個の直列連結された遅延端を備えうる。
【0043】
本発明の実施形態によって、第2リングオシレータは、ワンショットパルスによりイネーブルされ、第3及び第4バイアス信号に応答して、第2クロック信号をフィードバックして入力し、第2クロック信号を出力する複数個の直列連結された遅延端を備えうる。
【0044】
本発明の実施形態によって、ワンショットパルス発生部は、リセット信号を受けて反転されたリセット信号を出力する第1インバータ、反転されたリセット信号を受けて遅延されたリセット信号を出力する第2インバータ、第1クロック信号を受けて反転された第1クロック信号を出力する第3インバータ、反転された第1クロック信号を受けて遅延された第1クロック信号を出力する第4インバータ、反転されたリセット信号と遅延されたリセット信号とに応答してリセットされ、反転された第1クロック信号と遅延された第1クロック信号とに応答して、第2データラッチの出力をラッチする第1データラッチ、第1クロック信号と第1データラッチの出力とを受ける第1NANDゲート、第1NANDゲートの出力を受けてワンショットパルスを出力する第5インバータ、ワンショットパルスを入力して遅延されたワンショットパルスを出力する第6インバータ、及び反転されたリセット信号と遅延されたリセット信号とに応答してリセットされ、ワンショットパルスと遅延されたワンショットパルスとに応答して電源電圧をラッチする第2データラッチを備えうる。
【0045】
前記目的を達成するために、本発明のさらに他の面による温度センサは、温度変化に応じてその内部電流量が変化し、第1及び第2バイアス信号を発生する第1バイアス部、温度変化に関係なくその内部電流量が一定であり、第3及び第4バイアス信号を発生する第2バイアス部、第1及び第2バイアス信号に応答して第1クロック信号を発生する第1リングオシレータ、第3及び第4バイアス信号に応答して第2クロック信号を発生する第2リングオシレータ、第1クロック信号を分周して第1分周信号を発生する第1分周器、第1分周信号の一つのパルスをラッチして第1ワンショットパルスを発生する第1ワンショットパルス発生部、第1分周信号を分周して第2分周信号を発生する第2分周器、第1分周信号の一つのパルスをラッチして第2ワンショットパルスを発生する第2ワンショットパルス発生部、第1ワンショットパルスと第2ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するパルス幅制御部、及びパルス幅ウィンドウ信号のパルス幅を第2クロック信号のパルスとしてカウントして温度コードを発生するカウンタを備える。
【0046】
前記他の目的を達成するために、本発明の一面による温度検出方法は、温度変化に応じて変化する周期を有する第1クロック信号を発生するステップ、温度変化に関係なく一定な周期を有する第2クロック信号を発生するステップ、及び第1クロック信号のパルス幅を第2クロック信号のパルスとしてカウントして温度コードを発生するステップを含む。
【0047】
前記他の目的を達成するために、本発明の他の面による温度検出方法は、温度変化に応じて変化する周期を有する第1クロック信号を発生するステップ、温度変化に関係なく一定な周期を有する第2クロック信号を発生するステップ、第1クロック信号を分周して第1分周信号を発生するステップ、第1分周信号の一つのパルスをラッチして第1ワンショットパルスを発生するステップ、第1分周信号を分周して第2分周信号を発生するステップ、第1分周信号の一つのパルスをラッチして第2ワンショットパルスを発生するステップ、第1ワンショットパルスと第2ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するステップ、及びパルス幅ウィンドウ信号のパルス幅を第2クロック信号のパルスとしてカウントして温度コードを発生するステップを含む。
【発明の効果】
【0048】
本発明の温度センサによれば、温度に応じて変化するパルス幅を有する第1リングオシレータの出力パルスを温度変化に関係なく一定なパルス幅を有する第2リングオシレータの出力パルスとしてカウントして温度を感知するため、感知温度が線形的に表れる。そして、温度センサは、従来の温度センサでのPNPトランジスタまたはNPNトランジスタを備えなくてもよいので、チップ面積を縮小できる。
【発明を実施するための最良の形態】
【0049】
本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
【0050】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ構成要素を示す。
【0051】
図4は、本発明の一実施形態による温度センサを説明するブロックダイヤグラムである。図4に示すように、温度センサ400は、第1バイアス部410、第1リングオシレータ411、第1及び第2分周器412,413、第1及び第2ワンショットパルス発生部414,415、パルス幅制御部416、第2バイアス部420、第2リングオシレータ421及びカウンタ422を備える。
【0052】
第1バイアス部410は、温度変化に応じてその内部電流量が変化する。第1バイアス部410の第1及び第2バイアス信号VB1,VB2は、第1リングオシレータ411に提供されて第1クロック信号OSC1の周期を変化させる。第1バイアス部410及び第1リングオシレータ411は、具体的に図5に示される。
【0053】
図5に示すように、第1バイアス部410は、電源電圧Vccと接地電圧Vssとの間に直列連結される第1PMOSトランジスタ511と抵抗512とを備える。第1PMOSトランジスタ511は、そのゲートとそのドレインとが互いに連結されている。そして、第1バイアス部410は、電源電圧Vccと接地電圧Vssとの間に直列連結される第2PMOSトランジスタ513とNMOSトランジスタ514とを備える。第2PMOSトランジスタ513のゲートは、第1PMOSトランジスタ511のゲートと連結されて、第1及び第2PMOSトランジスタ511,513は、電流ミラーを構成する。NMOSトランジスタ514は、そのゲートとそのドレインとが互いに連結されている。第1PMOSトランジスタ511のゲートは、第1バイアス信号VB1となり、NMOSトランジスタ514のゲートは、第2バイアス信号VB2となる。
【0054】
第1バイアス部410は、温度が上昇すれば、抵抗512の抵抗値が増加して、第1PMOSトランジスタ511を流れる電流量が少なくなる。第1PMOSトランジスタ511とミラーリングされた第2PMOSトランジスタ513との電流量も少なくなり、第2PMOSトランジスタ513と直列連結されるNMOSトランジスタ514を流れる電流量も少なくなる。
【0055】
これと逆に、第1バイアス部410は、温度が下降すれば、抵抗512の抵抗値が減少して、第1PMOSトランジスタ511を流れる電流量が多くなる。これにより、第2PMOSトランジスタ513の電流量も増加し、NMOSトランジスタ514の電流量も増加する。
【0056】
第1リングオシレータ411は、第1及び第2バイアス信号VB1,VB2が入力され、かつリングを構成するように直列連結された複数個の遅延端520,530,540,550,560を備える。代表的に、第1遅延端520は、電源電圧Vccと接地電圧Vssとの間に直列連結される第1及び第2PMOSトランジスタ521,522、第1及び第2NMOSトランジスタ523,524を備える。第1PMOSトランジスタ521のゲートは、第1バイアス信号VB1に連結され、第2NMOSトランジスタ524のゲートは、第2バイアス信号VB2に連結される。第2PMOSトランジスタ522と第1NMOSトランジスタ523とのゲートは、最後の遅延端560の出力と連結される。第2PMOSトランジスタ522と第1NMOSトランジスタ523とのドレインは、第1遅延端520の出力となる。第1遅延端520の出力は、第2遅延端530の入力に連結される。
【0057】
各遅延端520,530,540,550,560の第1PMOSトランジスタ521は、第1バイアス部410の第1PMOSトランジスタ511とともに電流ミラーを構成する。各遅延端520,530,540,550,560の第2NMOSトランジスタ524は、第1バイアス部410のNMOSトランジスタ514とともに電流ミラーを構成する。
【0058】
第1バイアス部410の動作と関連して第1リングオシレータ411の動作を説明すれば、次の通りである。
【0059】
温度が上昇すれば、第1バイアス部410の第1PMOSトランジスタ511とNMOSトランジスタ514とを流れる電流量が少なくなり、各遅延端520,530,540,550,560の第1PMOSトランジスタ521と第2NMOSトランジスタ524との電流量も少なくなる。各遅延端520,530,540,550,560を流れる電流量が減少してその動作速度が遅くなるにつれて、各遅延端520,530,540,550,560の遅延時間が長くなる。
【0060】
温度が下降すれば、第1バイアス部410の第1PMOSトランジスタ511とNMOSトランジスタ514とを流れる電流量が多くなり、各遅延端520,530,540,550,560の第1PMOSトランジスタ521と第2NMOSトランジスタ524との電流量も多くなる。各遅延端520,530,540,550,560を流れる電流量が増加してその動作速度が速くなるにつれて、各遅延端520,530,540,550,560の遅延時間が短くなる。
【0061】
温度に依存する第1リングオシレータ411の第1クロック信号OSC1のパルス幅は、図6のように表れる。例えば、0℃であるときの第1クロック信号OSC1のパルス幅Aに比べて100℃であるときのパルス幅Bが増大するということが分かる。
【0062】
図4に戻って、第1分周器412は、第1クロック信号OSC1を受けて第1クロック信号OSC1の周期を2倍(X2)に分周する。第1分周器412は、図7に示したように、第1クロック信号OSC1がそのクロック信号CKとして入力され、その出力信号Qである第1分周信号DIV1を反転させてデータ入力DとしてフィードバックさせるD−フリップフロップ700で構成される。
【0063】
第2分周器413も、図7のD−フリップフロップで構成され、第1分周器412の第1分周信号DIV1がそのクロック信号CKとして入力され、その出力信号Qである第2分周信号DIV2を反転させてデータ入力Dとしてフィードバックさせる。第2分周信号DIV2は、第1分周信号DIV1の周期を2倍(X2)に分周した周期を有し、第1クロック信号OSC1の周期を4倍(X4)に分周した周期を有する。
【0064】
第1及び第2分周信号DIV1,DIV2は、第1リングオシレータ411を基盤として発生するために発振する。第1ワンショットパルス発生部414は、第1分周信号DIV1の一つのパルスのみを検出して第1ワンショットパルスCSHOT1を発生する。第2ワンショットパルス発生部415は、第2分周信号DIV2の一つのパルスのみを検出して第2ワンショットパルスCSHOT2を発生する。第1ワンショットパルス発生部414は、具体的に図8の回路ダイヤグラムで説明される。
図8に示すように、第1ワンショットパルス発生部414は、リセット信号RESETを受けて反転されたリセット信号RESETBを出力する第1インバータ801、その反転されたリセット信号RESETBを受けて遅延されたリセット信号RESETDを出力する第2インバータ802、第1分周信号DIV1を受けて反転された第1分周信号DIV1Bを出力する第3インバータ803、及び反転された第1分周信号DIV1Bを受けて遅延された第1分周信号DIV1Dを出力する第4インバータ804を備える。
【0065】
第1ワンショットパルス発生部414は、反転されたリセット信号RESETBと遅延されたリセット信号RESETDとに応答してリセットされ、反転された第1分周信号DIV1Bと遅延された分周信号DIV1Dとに応答して第2データラッチ809の出力をラッチする第1データラッチ805をさらに備える。
【0066】
第1ワンショットパルス発生部414は、第1分周信号DIV1と第1データラッチ805の出力とを受ける第1NANDゲート806、第1NANDゲート806の出力を受けて第1ワンショットパルスCSHOT1を出力する第5インバータ807、第1ワンショットパルスCSHOT1を受けて遅延された第1ワンショットパルスCSHOT1Dを出力する第6インバータ808、及び反転されたリセット信号RESETBと遅延されたリセット信号RESETDとに応答してリセットされ、第1ワンショットパルスCSHOT1と遅延された第1ワンショットパルスCSHOT1Dとに応答して、電源電圧Vccをラッチする第2データラッチ809をさらに備える。
【0067】
第1ワンショットパルス発生部414は、発振する第1分周信号DIV1を受けて、二回のデータラッチ動作を経て一つのパルスのみを有する第1ワンショットパルスCSHOT1を発生する。
【0068】
第2ワンショットパルス発生部415は、図8の第1ワンショットパルス発生部414と同一に構成される。第2ワンショットパルス発生部415は、発振する第2分周信号DIV2を受けて、二回のデータラッチ動作を経て一つのパルスのみを有する第2ワンショットパルスCSHOT2を発生する。
【0069】
図4において、パルス幅制御部416は、第1ワンショットパルスCSHOT1と第2ワンショットパルスCSHOTとを受けてパルス幅ウィンドウ信号P_WINDOWを発生する。パルス幅制御部416は、第1ワンショットパルスCSHOT1と第2ワンショットパルスCSHOT2との排他的論理和を演算するロジック回路で構成されうる。
【0070】
図9は、図4の第2バイアス部420と第2リングオシレータ421とを説明する回路ダイヤグラムである。図9に示すように、第2バイアス部420は、電源電圧Vccと接地電圧Vssとの間に直列連結される第1PMOSトランジスタ911と、第1NMOSトランジスタ912とを備える。第2NMOSトランジスタ912のゲートとドレインとは、互いに連結されて第4バイアス信号VB4となる。
【0071】
第2バイアス部420は、電源電圧Vccと接地電圧Vssとの間に直列連結される第2PMOSトランジスタ913と、第2及び第3NMOSトランジスタ914,915とをさらに備える。第2PMOSトランジスタ913は、そのゲートとそのドレインとが互いに連結され、そのゲートは、第1PMOSトランジスタ911のゲートと連結されて第3バイアス信号VB3となる。第3NMOSトランジスタ915のゲートは、第1NMOSトランジスタ912のゲートと連結される。
【0072】
第2バイアス部420は、電源電圧Vccと接地電圧Vssとの間に直列連結される第3PMOSトランジスタ916と、第4NMOSトランジスタ917とをさらに備える。第3PMOSトランジスタ913のゲートは、第1PMOSトランジスタ911のゲートと連結される。第4NMOSトランジスタ912は、そのゲートとそのドレインとが互いに連結されている。
【0073】
第2バイアス部420は、第1、第2及び第3PMOSトランジスタ911,913,916が電流ミラーを構成し、第1及び第3NMOSトランジスタ912,915が電流ミラーを構成し、第2及び第4NMOSトランジスタ914,917が電流ミラーを構成する。これにより、第2バイアス部420は、温度変化に対してその内部電流量が一定である。
【0074】
第2リングオシレータ421は、第2バイアス部420の第3及び第4バイアス信号VB3,VB4を受け、かつリングを構成するように直列連結された複数個の遅延端920,930,940,950を備える。各遅延端920,930,940,950は、前述した図5の第1遅延端520と同じ構成を有する。各遅延端920,930,940,950は、第2バイアス部420と電流ミラー形式で動作するため、各遅延端920,930,940,950を流れる電流が温度に対して一定である。したがって、各遅延端920,930,940,950の遅延時間も一定である。第2リングオシレータ421は、最後の端950の出力である第2クロック信号OSC2が第1遅延端920にフィードバックして、発振する第2クロック信号OSC2を発生する。第2クロック信号OSC2は、温度変化に関係なく一定な周期で発生する。
【0075】
一方、第2リングオシレータ421は、電力消耗を低減するために、パルス幅制御部416(図1)が発生するパルス幅ウィンドウ信号P_WINDOWが活性化される間に、第2クロック信号OSC2を発生することもできる。
【0076】
図4に戻って、カウンタ422は、パルス幅ウィンドウ信号P_WINDOWと第2クロック信号OSC2とを受けてデジタルコードTcodeを発生する。デジタルコードTcodeは、パルス幅ウィンドウ信号P_WINDOWの活性化の間にカウントされた第2クロック信号OSC2のパルス数を表す。例えば、図10に示したように、0℃であるときのパルス幅ウィンドウ信号P_WINDOWの活性化の間に、第2クロック信号OSC2のパルスは3個カウントされ、100℃であるときのパルス幅ウィンドウ信号P_WINDOWの活性化の間に、第2クロック信号OSC2のパルスは13個カウントされる。カウンタ422は、該カウント数に対応するデジタルコードTcodeを発生する。
【0077】
したがって、本発明の好適な実施形態の温度センサ400は、温度によって変化するパルス幅を有する第1リングオシレータ411の第1クロック信号OSC1と、温度に関係なく一定のパルス幅を有する第2リングオシレータ421の第2クロック信号OSC2とを利用して、第1クロック信号OSC1から発生するパルス幅ウィンドウ信号P_WINDOWの活性化の間に、第2クロック信号OSC2のパルス数をカウントする。温度センサ400は、カウントされたデジタルコードTcodeで感知温度を表す。これにより、温度センサ400は、感知温度が線形性を表す。
【0078】
図11ないし図13は、本発明の好適な実施形態の温度センサ400をシミュレーションした結果を説明する図面である。図11は、温度変化による第1リングオシレータ411の第1クロック信号OSC1の周期変化を示し、図12は、温度変化による第2リングオシレータ412の第2クロック信号OSC2の周期変化を示す。図11のY軸は、μs単位であり、図12のY軸は、ns単位である。図13は、温度変化によるデジタルコードTcodeの線形性を表す。
【0079】
本発明は、図面に示した一実施形態を参考にして説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【0080】
本発明は、半導体集積回路関連の技術分野に適用可能である。
【図面の簡単な説明】
【0081】
【図1】半導体装置の温度特性を示すグラフである。
【図2】従来の温度センサを説明する回路ダイヤグラムである。
【図3】図2の温度センサの温度検出方法を説明する図面である。
【図4】本発明の一実施形態による温度センサを説明するブロックダイヤグラムである。
【図5】図4の第1バイアス部及び第1リングオシレータを説明する回路ダイヤグラムである。
【図6】温度による第1リングオシレータの第1クロック信号のパルス幅を説明する図面である。
【図7】図4の第1及び第2分周器を説明するブロックダイヤグラムである。
【図8】図4の第1及び第2ワンショットパルス発生部を説明する回路ダイヤグラムである。
【図9】図4の第2バイアス部及び第2リングオシレータを説明する回路ダイヤグラムである。
【図10】温度によるパルス幅ウィンドウ信号と第2クロック信号とを説明する図面である。
【図11】温度変化による第1リングオシレータの第1クロック信号の周期変化をシミュレーションした結果を示す図面である。
【図12】温度変化による第2リングオシレータの第2クロック信号の周期変化をシミュレーションした結果を示す図面である。
【図13】図4の温度センサをシミュレーションして温度変化によるデジタルコードの線形性を示す図面である。
【符号の説明】
【0082】
400 温度センサ
410 第1バイアス部
411 第1リングオシレータ
412 第1分周器
413 第2分周器
414 第1ワンショットパルス発生部
415 第2ワンショットパルス発生部
416 パルス幅制御部
420 第2バイアス部
421 第2リングオシレータ
422 カウンタ
【技術分野】
【0001】
本発明は、半導体集積回路に係り、リングオシレータで構成された温度センサ及びそれを利用した温度検出方法に関する。
【背景技術】
【0002】
一般的に、半導体装置は、動作特性上、温度特性を有している。半導体装置の代表的な動作特性である消費電流IDDと動作速度tACCESSとを見れば、図1に示したように、高温になるほど動作速度が遅くなり(A)、低温になるほど消費電流IDDが増加する(B)傾向がある。
【0003】
かかる温度特性は、半導体装置のうちDRAM(Dynamic Random Access Memory)のような揮発性メモリに属する装置には重要な意味を有する。DRAMセルは、温度上昇と共に漏れ電流が増加するため、電荷によるデータの維持特性が悪くなってデータ維持時間が短くなるという特性がある。これにより、DRAMは、さらに速いリフレッシュ動作を必要とする。すなわち、温度によってDRAMのリフレッシュ周期を変化させる方法が要求される。このために、DRAMの内部温度を知るための温度センサが必要である。
【0004】
図2は、従来の温度センサを説明する回路ダイヤグラムである。
【0005】
図2に示すように、温度センサ200は、絶対温度比例(Proportional To Absolute Temperature:PTAT)電流発生部210、絶対温度相補(Complementary To Absolute Temperature:CTAT)電流発生部220、及び比較部230を備える。
【0006】
PTAT電流発生部210は、第1及び第2PMOSトランジスタMP1,MP2、第1及び第2NMOSトランジスタMN1,MN2、抵抗R、第1及び第2ダイオードD1,D2を備える。第1及び第2PMOSトランジスタMP1,MP2は、互いに同じサイズを有し、第1電流ミラーを構成する。第1及び第2NMOSトランジスタMN1,MN2は、互いに同じサイズを有し、第2電流ミラーを構成する。第1ダイオードD1と第2ダイオードD2とのサイズは、1:Mの比率を有する。
【0007】
第1及び第2PMOSトランジスタMP1,MP2で構成された第1電流ミラーと、第1及び第2NMOSトランジスタMN1,MN2で構成された第2電流ミラーとが互いに対称的に連結されるため、Ia1電流とIa2電流とは同じである。すなわち、Ia1:Ia2=1:1である。
【0008】
通常的にダイオードのターンオン電流IDは、次の通りである。
【0009】
【数1】
【0010】
・・・(1)
ここで、Isは、ダイオードの逆方向の飽和電流であり、VDは、ダイオード電圧であり、VTは、kT/qで表れる温度電圧である。したがって、第1ダイオードD1を流れる電流Ia1は、
【0011】
【数2】
【0012】
・・・(2)
の通りである。
【0013】
ここで、第1ダイオード電圧VD1は、
【0014】
【数3】
【0015】
・・・(3)
となる。
【0016】
そして、第2ダイオード電圧VD2は、
【0017】
【数4】
【0018】
・・・(4)
となる。
【0019】
Ia2電流とIa1電流とが同じであるため、第1ダイオード電圧VD1と現在の温度電圧NOC0はほぼ同じになる。これにより、
【0020】
【数5】
【0021】
・・・(5)
となる。
【0022】
数式3と数式4とを数式5に代入すれば、
【0023】
【数6】
【0024】
・・・(6)
となる。したがって、Ia1電流は、
【0025】
【数7】
【0026】
・・・(7)
となって、Ia1電流は、温度に比例する電流が流れる。すなわち、PTAT電流発生部210は、現在の温度に比例する電流Ia1を発生する。
【0027】
CTAT電流発生部220は、第3PMOSトランジスタMP3、第3NMOSトランジスタMN3、複数個の抵抗Raa、RU1ないしRU5、RD1ないしRD5、及び複数個のスイッチングトランジスタTU1ないしTU5、TD1ないしTD5を備える。
【0028】
第3NMOSトランジスタMN3は、第1及び第2NMOSトランジスタMN1,MN2と電流ミラーとを構成する。Ib電流は、Ia1及びIa2電流とほぼ同じである。スイッチングトランジスタTU1ないしTU5、TD1ないしTD5は、トリップ温度制御信号AU1ないしAU5、AD1ないしAD5に応答して選択的にオン/オフとなる。オンとなるスイッチングトランジスタTU1ないしTU5、TD1ないしTD5により、それらと連結される抵抗RU1ないしRU5、RD1ないしRD5が選択的に短絡される。
【0029】
Ia1電流、Ia2電流及びIb電流をほぼ同一にすると、PTAT電流発生部210のVAノード電圧、VBノード電圧、及びCTAT電流発生部220のVCノード電圧がほぼ同じになる。数式3及び4で、VT電圧は、温度の上昇によって増加するが、Is電流がはるかに大きく増加する。ダイオード電圧は、温度によって低減する特性を有する。これにより、抵抗Raa、RU1ないしRU5、RD1ないしRD5を流れるIb電流は、温度によって減少する特性を表す。すなわち、CTAT電流発生部220は、温度に反比例する電流を発生する。
【0030】
比較部230は、現在温度電圧NOC0と感知温度電圧NOC1とを比較する。現在温度電圧NOC0及び感知温度電圧NOC1それぞれは、Ia1電流及びIb電流により決定される。これにより、図3に示したように、Ia1電流とIb電流とが同じになるポイントを探せば、温度センサ200は、現在温度を検出する。
【0031】
図3を参照すれば、温度に比例するIa1電流に対して、Ib電流は温度に反比例する特性を表す。例えば、温度センサ200(図2)を内蔵したチップの現在温度を45℃とする。Ia1電流よりIb電流が少なければ、CTAT電流発生部220のトリップ温度制御信号AU1ないしAU5、AD1ないしAD5を選択的にイネーブルさせてCTAT電流発生部220の抵抗値を調節し、Ib電流が多く流れるように制御して(C)、Ia1電流とIb電流とを同じにする。
【0032】
これと逆に、Ia1電流よりIb電流が多ければ、CTAT電流発生部220のトリップ温度制御信号AU1ないしAU5、AD1ないしAD5を選択的にディセーブルしてCTAT電流発生部220の抵抗値を調節し、Ib電流が少なく流れるように制御して(D)、Ia1電流とIb電流とを同じにする。Ia1電流とIb電流とが同じになれば、温度センサ200は、チップの現在温度の45℃を感知する。
【0033】
しかし、かかる温度センサ200は、第1及び第2ダイオードD1,D2を構成するために、NPNトランジスタまたはPNPトランジスタのバイポーラトランジスタを使用する。NPNトランジスタまたはPNPトランジスタは、アナログ的な動作特性を有するため、温度センサ200の感知温度変化が非線形性を有するという問題点がある。また、NPNトランジスタまたはPNPトランジスタは、チップ面積を大きく占めるという問題点を有する。
【発明の開示】
【発明が解決しようとする課題】
【0034】
本発明の目的は、温度に応じてその周期が線形的に変化するリングオシレータ、及び温度に応じてその周期が一定なリングオシレータを利用した温度センサを提供することである。
【0035】
本発明の他の目的は、前記温度センサを利用した温度検出方法を提供することである。
【課題を解決するための手段】
【0036】
前記目的を達成するために、本発明の一面による温度センサは、温度変化に応じて変化する周期を有する第1クロック信号を発生する第1パルス発生部、温度変化に関係なく一定の周期を有する第2クロック信号を発生する第2パルス発生部、及び第1クロック信号のパルス幅を第2クロック信号のパルスでカウントして温度コードを発生するカウンタを備える。
【0037】
本発明の実施形態によって、第1パルス発生部は、第1クロック信号をフィードバックして入力し、第1クロック信号を出力するリングオシレータで構成され、第2パルス発生部は、第2クロック信号をフィードバックして入力し、第2クロック信号を出力するリングオシレータで構成されうる。
【0038】
前記目的を達成するために、本発明の他の面による温度センサは、温度変化に応じてその内部電流量が変化し、第1及び第2バイアス信号を発生する第1バイアス部、温度変化に関係なくその内部電流量が一定であり、第3及び第4バイアス信号を発生する第2バイアス部、第1及び第2バイアス信号に応答して第1クロック信号を発生する第1リングオシレータ、第3及び第4バイアス信号に応答して第2クロック信号を発生する第2リングオシレータ、第1クロック信号の一つのパルスをラッチしてワンショットパルスを発生するワンショットパルス発生部、及びワンショットパルス幅を第2クロック信号のパルスでカウントして温度コードを発生するカウンタを備える。
【0039】
本発明の実施形態によって、第1バイアス部は、電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結される第1PMOSトランジスタ、第1PMOSトランジスタのドレインと接地電圧との間に連結される抵抗、電源電圧がそのソースに連結され、第1PMOSトランジスタのゲートがそのゲートに連結されて第1バイアス信号として発生する第2PMOSトランジスタ、及び第2PMOSトランジスタのドレインがそのゲート及びそのドレインに連結されて第2バイアス信号として発生し、接地電圧がそのソースに連結されるNMOSトランジスタを備えうる。
【0040】
本発明の実施形態によって、第1リングオシレータは、第1及び第2バイアス信号に応答して、第1クロック信号をフィードバックして入力し、第1クロック信号を出力する複数個の直列連結された遅延端を備えうる。
【0041】
本発明の実施形態によって、第2バイアス部は、電源電圧がそのソースに連結される第1PMOSトランジスタ、第1PMOSトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結される第1NMOSトランジスタ、電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結される第2PMOSトランジスタ、第2PMOSトランジスタのドレインがそのソースに連結される第2NMOSトランジスタ、第2NMOSトランジスタのドレインがそのドレインに連結され、第1NMOSトランジスタのゲートがそのゲートに連結されて第4バイアス信号として発生し、接地電圧がそのソースに連結される第3NMOSトランジスタ、電源電圧がそのソースに連結され、第2PMOSトランジスタのゲートがそのゲートに連結されて第3バイアス信号として発生する第3PMOSトランジスタ、及び第3PMOSトランジスタのドレインと第2NMOSトランジスタのゲートとがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結される第4NMOSトランジスタを備えうる。
【0042】
本発明の実施形態によって、第2リングオシレータは、第3及び第4バイアス信号に応答して、第2クロック信号をフィードバックして入力し、第2クロック信号を出力する複数個の直列連結された遅延端を備えうる。
【0043】
本発明の実施形態によって、第2リングオシレータは、ワンショットパルスによりイネーブルされ、第3及び第4バイアス信号に応答して、第2クロック信号をフィードバックして入力し、第2クロック信号を出力する複数個の直列連結された遅延端を備えうる。
【0044】
本発明の実施形態によって、ワンショットパルス発生部は、リセット信号を受けて反転されたリセット信号を出力する第1インバータ、反転されたリセット信号を受けて遅延されたリセット信号を出力する第2インバータ、第1クロック信号を受けて反転された第1クロック信号を出力する第3インバータ、反転された第1クロック信号を受けて遅延された第1クロック信号を出力する第4インバータ、反転されたリセット信号と遅延されたリセット信号とに応答してリセットされ、反転された第1クロック信号と遅延された第1クロック信号とに応答して、第2データラッチの出力をラッチする第1データラッチ、第1クロック信号と第1データラッチの出力とを受ける第1NANDゲート、第1NANDゲートの出力を受けてワンショットパルスを出力する第5インバータ、ワンショットパルスを入力して遅延されたワンショットパルスを出力する第6インバータ、及び反転されたリセット信号と遅延されたリセット信号とに応答してリセットされ、ワンショットパルスと遅延されたワンショットパルスとに応答して電源電圧をラッチする第2データラッチを備えうる。
【0045】
前記目的を達成するために、本発明のさらに他の面による温度センサは、温度変化に応じてその内部電流量が変化し、第1及び第2バイアス信号を発生する第1バイアス部、温度変化に関係なくその内部電流量が一定であり、第3及び第4バイアス信号を発生する第2バイアス部、第1及び第2バイアス信号に応答して第1クロック信号を発生する第1リングオシレータ、第3及び第4バイアス信号に応答して第2クロック信号を発生する第2リングオシレータ、第1クロック信号を分周して第1分周信号を発生する第1分周器、第1分周信号の一つのパルスをラッチして第1ワンショットパルスを発生する第1ワンショットパルス発生部、第1分周信号を分周して第2分周信号を発生する第2分周器、第1分周信号の一つのパルスをラッチして第2ワンショットパルスを発生する第2ワンショットパルス発生部、第1ワンショットパルスと第2ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するパルス幅制御部、及びパルス幅ウィンドウ信号のパルス幅を第2クロック信号のパルスとしてカウントして温度コードを発生するカウンタを備える。
【0046】
前記他の目的を達成するために、本発明の一面による温度検出方法は、温度変化に応じて変化する周期を有する第1クロック信号を発生するステップ、温度変化に関係なく一定な周期を有する第2クロック信号を発生するステップ、及び第1クロック信号のパルス幅を第2クロック信号のパルスとしてカウントして温度コードを発生するステップを含む。
【0047】
前記他の目的を達成するために、本発明の他の面による温度検出方法は、温度変化に応じて変化する周期を有する第1クロック信号を発生するステップ、温度変化に関係なく一定な周期を有する第2クロック信号を発生するステップ、第1クロック信号を分周して第1分周信号を発生するステップ、第1分周信号の一つのパルスをラッチして第1ワンショットパルスを発生するステップ、第1分周信号を分周して第2分周信号を発生するステップ、第1分周信号の一つのパルスをラッチして第2ワンショットパルスを発生するステップ、第1ワンショットパルスと第2ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するステップ、及びパルス幅ウィンドウ信号のパルス幅を第2クロック信号のパルスとしてカウントして温度コードを発生するステップを含む。
【発明の効果】
【0048】
本発明の温度センサによれば、温度に応じて変化するパルス幅を有する第1リングオシレータの出力パルスを温度変化に関係なく一定なパルス幅を有する第2リングオシレータの出力パルスとしてカウントして温度を感知するため、感知温度が線形的に表れる。そして、温度センサは、従来の温度センサでのPNPトランジスタまたはNPNトランジスタを備えなくてもよいので、チップ面積を縮小できる。
【発明を実施するための最良の形態】
【0049】
本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
【0050】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ構成要素を示す。
【0051】
図4は、本発明の一実施形態による温度センサを説明するブロックダイヤグラムである。図4に示すように、温度センサ400は、第1バイアス部410、第1リングオシレータ411、第1及び第2分周器412,413、第1及び第2ワンショットパルス発生部414,415、パルス幅制御部416、第2バイアス部420、第2リングオシレータ421及びカウンタ422を備える。
【0052】
第1バイアス部410は、温度変化に応じてその内部電流量が変化する。第1バイアス部410の第1及び第2バイアス信号VB1,VB2は、第1リングオシレータ411に提供されて第1クロック信号OSC1の周期を変化させる。第1バイアス部410及び第1リングオシレータ411は、具体的に図5に示される。
【0053】
図5に示すように、第1バイアス部410は、電源電圧Vccと接地電圧Vssとの間に直列連結される第1PMOSトランジスタ511と抵抗512とを備える。第1PMOSトランジスタ511は、そのゲートとそのドレインとが互いに連結されている。そして、第1バイアス部410は、電源電圧Vccと接地電圧Vssとの間に直列連結される第2PMOSトランジスタ513とNMOSトランジスタ514とを備える。第2PMOSトランジスタ513のゲートは、第1PMOSトランジスタ511のゲートと連結されて、第1及び第2PMOSトランジスタ511,513は、電流ミラーを構成する。NMOSトランジスタ514は、そのゲートとそのドレインとが互いに連結されている。第1PMOSトランジスタ511のゲートは、第1バイアス信号VB1となり、NMOSトランジスタ514のゲートは、第2バイアス信号VB2となる。
【0054】
第1バイアス部410は、温度が上昇すれば、抵抗512の抵抗値が増加して、第1PMOSトランジスタ511を流れる電流量が少なくなる。第1PMOSトランジスタ511とミラーリングされた第2PMOSトランジスタ513との電流量も少なくなり、第2PMOSトランジスタ513と直列連結されるNMOSトランジスタ514を流れる電流量も少なくなる。
【0055】
これと逆に、第1バイアス部410は、温度が下降すれば、抵抗512の抵抗値が減少して、第1PMOSトランジスタ511を流れる電流量が多くなる。これにより、第2PMOSトランジスタ513の電流量も増加し、NMOSトランジスタ514の電流量も増加する。
【0056】
第1リングオシレータ411は、第1及び第2バイアス信号VB1,VB2が入力され、かつリングを構成するように直列連結された複数個の遅延端520,530,540,550,560を備える。代表的に、第1遅延端520は、電源電圧Vccと接地電圧Vssとの間に直列連結される第1及び第2PMOSトランジスタ521,522、第1及び第2NMOSトランジスタ523,524を備える。第1PMOSトランジスタ521のゲートは、第1バイアス信号VB1に連結され、第2NMOSトランジスタ524のゲートは、第2バイアス信号VB2に連結される。第2PMOSトランジスタ522と第1NMOSトランジスタ523とのゲートは、最後の遅延端560の出力と連結される。第2PMOSトランジスタ522と第1NMOSトランジスタ523とのドレインは、第1遅延端520の出力となる。第1遅延端520の出力は、第2遅延端530の入力に連結される。
【0057】
各遅延端520,530,540,550,560の第1PMOSトランジスタ521は、第1バイアス部410の第1PMOSトランジスタ511とともに電流ミラーを構成する。各遅延端520,530,540,550,560の第2NMOSトランジスタ524は、第1バイアス部410のNMOSトランジスタ514とともに電流ミラーを構成する。
【0058】
第1バイアス部410の動作と関連して第1リングオシレータ411の動作を説明すれば、次の通りである。
【0059】
温度が上昇すれば、第1バイアス部410の第1PMOSトランジスタ511とNMOSトランジスタ514とを流れる電流量が少なくなり、各遅延端520,530,540,550,560の第1PMOSトランジスタ521と第2NMOSトランジスタ524との電流量も少なくなる。各遅延端520,530,540,550,560を流れる電流量が減少してその動作速度が遅くなるにつれて、各遅延端520,530,540,550,560の遅延時間が長くなる。
【0060】
温度が下降すれば、第1バイアス部410の第1PMOSトランジスタ511とNMOSトランジスタ514とを流れる電流量が多くなり、各遅延端520,530,540,550,560の第1PMOSトランジスタ521と第2NMOSトランジスタ524との電流量も多くなる。各遅延端520,530,540,550,560を流れる電流量が増加してその動作速度が速くなるにつれて、各遅延端520,530,540,550,560の遅延時間が短くなる。
【0061】
温度に依存する第1リングオシレータ411の第1クロック信号OSC1のパルス幅は、図6のように表れる。例えば、0℃であるときの第1クロック信号OSC1のパルス幅Aに比べて100℃であるときのパルス幅Bが増大するということが分かる。
【0062】
図4に戻って、第1分周器412は、第1クロック信号OSC1を受けて第1クロック信号OSC1の周期を2倍(X2)に分周する。第1分周器412は、図7に示したように、第1クロック信号OSC1がそのクロック信号CKとして入力され、その出力信号Qである第1分周信号DIV1を反転させてデータ入力DとしてフィードバックさせるD−フリップフロップ700で構成される。
【0063】
第2分周器413も、図7のD−フリップフロップで構成され、第1分周器412の第1分周信号DIV1がそのクロック信号CKとして入力され、その出力信号Qである第2分周信号DIV2を反転させてデータ入力Dとしてフィードバックさせる。第2分周信号DIV2は、第1分周信号DIV1の周期を2倍(X2)に分周した周期を有し、第1クロック信号OSC1の周期を4倍(X4)に分周した周期を有する。
【0064】
第1及び第2分周信号DIV1,DIV2は、第1リングオシレータ411を基盤として発生するために発振する。第1ワンショットパルス発生部414は、第1分周信号DIV1の一つのパルスのみを検出して第1ワンショットパルスCSHOT1を発生する。第2ワンショットパルス発生部415は、第2分周信号DIV2の一つのパルスのみを検出して第2ワンショットパルスCSHOT2を発生する。第1ワンショットパルス発生部414は、具体的に図8の回路ダイヤグラムで説明される。
図8に示すように、第1ワンショットパルス発生部414は、リセット信号RESETを受けて反転されたリセット信号RESETBを出力する第1インバータ801、その反転されたリセット信号RESETBを受けて遅延されたリセット信号RESETDを出力する第2インバータ802、第1分周信号DIV1を受けて反転された第1分周信号DIV1Bを出力する第3インバータ803、及び反転された第1分周信号DIV1Bを受けて遅延された第1分周信号DIV1Dを出力する第4インバータ804を備える。
【0065】
第1ワンショットパルス発生部414は、反転されたリセット信号RESETBと遅延されたリセット信号RESETDとに応答してリセットされ、反転された第1分周信号DIV1Bと遅延された分周信号DIV1Dとに応答して第2データラッチ809の出力をラッチする第1データラッチ805をさらに備える。
【0066】
第1ワンショットパルス発生部414は、第1分周信号DIV1と第1データラッチ805の出力とを受ける第1NANDゲート806、第1NANDゲート806の出力を受けて第1ワンショットパルスCSHOT1を出力する第5インバータ807、第1ワンショットパルスCSHOT1を受けて遅延された第1ワンショットパルスCSHOT1Dを出力する第6インバータ808、及び反転されたリセット信号RESETBと遅延されたリセット信号RESETDとに応答してリセットされ、第1ワンショットパルスCSHOT1と遅延された第1ワンショットパルスCSHOT1Dとに応答して、電源電圧Vccをラッチする第2データラッチ809をさらに備える。
【0067】
第1ワンショットパルス発生部414は、発振する第1分周信号DIV1を受けて、二回のデータラッチ動作を経て一つのパルスのみを有する第1ワンショットパルスCSHOT1を発生する。
【0068】
第2ワンショットパルス発生部415は、図8の第1ワンショットパルス発生部414と同一に構成される。第2ワンショットパルス発生部415は、発振する第2分周信号DIV2を受けて、二回のデータラッチ動作を経て一つのパルスのみを有する第2ワンショットパルスCSHOT2を発生する。
【0069】
図4において、パルス幅制御部416は、第1ワンショットパルスCSHOT1と第2ワンショットパルスCSHOTとを受けてパルス幅ウィンドウ信号P_WINDOWを発生する。パルス幅制御部416は、第1ワンショットパルスCSHOT1と第2ワンショットパルスCSHOT2との排他的論理和を演算するロジック回路で構成されうる。
【0070】
図9は、図4の第2バイアス部420と第2リングオシレータ421とを説明する回路ダイヤグラムである。図9に示すように、第2バイアス部420は、電源電圧Vccと接地電圧Vssとの間に直列連結される第1PMOSトランジスタ911と、第1NMOSトランジスタ912とを備える。第2NMOSトランジスタ912のゲートとドレインとは、互いに連結されて第4バイアス信号VB4となる。
【0071】
第2バイアス部420は、電源電圧Vccと接地電圧Vssとの間に直列連結される第2PMOSトランジスタ913と、第2及び第3NMOSトランジスタ914,915とをさらに備える。第2PMOSトランジスタ913は、そのゲートとそのドレインとが互いに連結され、そのゲートは、第1PMOSトランジスタ911のゲートと連結されて第3バイアス信号VB3となる。第3NMOSトランジスタ915のゲートは、第1NMOSトランジスタ912のゲートと連結される。
【0072】
第2バイアス部420は、電源電圧Vccと接地電圧Vssとの間に直列連結される第3PMOSトランジスタ916と、第4NMOSトランジスタ917とをさらに備える。第3PMOSトランジスタ913のゲートは、第1PMOSトランジスタ911のゲートと連結される。第4NMOSトランジスタ912は、そのゲートとそのドレインとが互いに連結されている。
【0073】
第2バイアス部420は、第1、第2及び第3PMOSトランジスタ911,913,916が電流ミラーを構成し、第1及び第3NMOSトランジスタ912,915が電流ミラーを構成し、第2及び第4NMOSトランジスタ914,917が電流ミラーを構成する。これにより、第2バイアス部420は、温度変化に対してその内部電流量が一定である。
【0074】
第2リングオシレータ421は、第2バイアス部420の第3及び第4バイアス信号VB3,VB4を受け、かつリングを構成するように直列連結された複数個の遅延端920,930,940,950を備える。各遅延端920,930,940,950は、前述した図5の第1遅延端520と同じ構成を有する。各遅延端920,930,940,950は、第2バイアス部420と電流ミラー形式で動作するため、各遅延端920,930,940,950を流れる電流が温度に対して一定である。したがって、各遅延端920,930,940,950の遅延時間も一定である。第2リングオシレータ421は、最後の端950の出力である第2クロック信号OSC2が第1遅延端920にフィードバックして、発振する第2クロック信号OSC2を発生する。第2クロック信号OSC2は、温度変化に関係なく一定な周期で発生する。
【0075】
一方、第2リングオシレータ421は、電力消耗を低減するために、パルス幅制御部416(図1)が発生するパルス幅ウィンドウ信号P_WINDOWが活性化される間に、第2クロック信号OSC2を発生することもできる。
【0076】
図4に戻って、カウンタ422は、パルス幅ウィンドウ信号P_WINDOWと第2クロック信号OSC2とを受けてデジタルコードTcodeを発生する。デジタルコードTcodeは、パルス幅ウィンドウ信号P_WINDOWの活性化の間にカウントされた第2クロック信号OSC2のパルス数を表す。例えば、図10に示したように、0℃であるときのパルス幅ウィンドウ信号P_WINDOWの活性化の間に、第2クロック信号OSC2のパルスは3個カウントされ、100℃であるときのパルス幅ウィンドウ信号P_WINDOWの活性化の間に、第2クロック信号OSC2のパルスは13個カウントされる。カウンタ422は、該カウント数に対応するデジタルコードTcodeを発生する。
【0077】
したがって、本発明の好適な実施形態の温度センサ400は、温度によって変化するパルス幅を有する第1リングオシレータ411の第1クロック信号OSC1と、温度に関係なく一定のパルス幅を有する第2リングオシレータ421の第2クロック信号OSC2とを利用して、第1クロック信号OSC1から発生するパルス幅ウィンドウ信号P_WINDOWの活性化の間に、第2クロック信号OSC2のパルス数をカウントする。温度センサ400は、カウントされたデジタルコードTcodeで感知温度を表す。これにより、温度センサ400は、感知温度が線形性を表す。
【0078】
図11ないし図13は、本発明の好適な実施形態の温度センサ400をシミュレーションした結果を説明する図面である。図11は、温度変化による第1リングオシレータ411の第1クロック信号OSC1の周期変化を示し、図12は、温度変化による第2リングオシレータ412の第2クロック信号OSC2の周期変化を示す。図11のY軸は、μs単位であり、図12のY軸は、ns単位である。図13は、温度変化によるデジタルコードTcodeの線形性を表す。
【0079】
本発明は、図面に示した一実施形態を参考にして説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【0080】
本発明は、半導体集積回路関連の技術分野に適用可能である。
【図面の簡単な説明】
【0081】
【図1】半導体装置の温度特性を示すグラフである。
【図2】従来の温度センサを説明する回路ダイヤグラムである。
【図3】図2の温度センサの温度検出方法を説明する図面である。
【図4】本発明の一実施形態による温度センサを説明するブロックダイヤグラムである。
【図5】図4の第1バイアス部及び第1リングオシレータを説明する回路ダイヤグラムである。
【図6】温度による第1リングオシレータの第1クロック信号のパルス幅を説明する図面である。
【図7】図4の第1及び第2分周器を説明するブロックダイヤグラムである。
【図8】図4の第1及び第2ワンショットパルス発生部を説明する回路ダイヤグラムである。
【図9】図4の第2バイアス部及び第2リングオシレータを説明する回路ダイヤグラムである。
【図10】温度によるパルス幅ウィンドウ信号と第2クロック信号とを説明する図面である。
【図11】温度変化による第1リングオシレータの第1クロック信号の周期変化をシミュレーションした結果を示す図面である。
【図12】温度変化による第2リングオシレータの第2クロック信号の周期変化をシミュレーションした結果を示す図面である。
【図13】図4の温度センサをシミュレーションして温度変化によるデジタルコードの線形性を示す図面である。
【符号の説明】
【0082】
400 温度センサ
410 第1バイアス部
411 第1リングオシレータ
412 第1分周器
413 第2分周器
414 第1ワンショットパルス発生部
415 第2ワンショットパルス発生部
416 パルス幅制御部
420 第2バイアス部
421 第2リングオシレータ
422 カウンタ
【特許請求の範囲】
【請求項1】
温度変化に応じて変化する周期を有する第1クロック信号を発生する第1パルス発生部と、
前記温度変化に関係なく一定の周期を有する第2クロック信号を発生する第2パルス発生部と、
前記第1クロック信号のパルス幅を前記第2クロック信号のパルスでカウントして温度コードを発生するカウンタと、
を備えることを特徴とする温度センサ。
【請求項2】
前記第1パルス発生部は、
前記第1クロック信号をフィードバックして入力し、前記第1クロック信号を出力するリングオシレータで構成されることを特徴とする請求項1に記載の温度センサ。
【請求項3】
前記第2パルス発生部は、
前記第2クロック信号をフィードバックして入力し、前記第2クロック信号を出力するリングオシレータで構成されることを特徴とする請求項1に記載の温度センサ。
【請求項4】
温度変化に応じてその内部電流量が変化し、第1及び第2バイアス信号を発生する第1バイアス部と、
前記温度変化に関係なくその内部電流量が一定であり、第3及び第4バイアス信号を発生する第2バイアス部と、
前記第1及び第2バイアス信号に応答して第1クロック信号を発生する第1リングオシレータと、
前記第3及び第4バイアス信号に応答して第2クロック信号を発生する第2リングオシレータと、
前記第1クロック信号の一つのパルスをラッチしてワンショットパルスを発生するワンショットパルス発生部と、
前記ワンショットパルス幅を前記第2クロック信号のパルスでカウントして温度コードを発生するカウンタと、
を備えることを特徴とする温度センサ。
【請求項5】
前記第1バイアス部は、
電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインと接地電圧との間に連結された抵抗と、
前記電源電圧がそのソースに連結され、前記第1PMOSトランジスタのゲートがそのゲートに連結されて前記第1バイアス信号として発生する第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのゲート及びそのドレインに連結されて前記第2バイアス信号として発生し、前記接地電圧がそのソースに連結されたNMOSトランジスタと、
を備えることを特徴とする請求項4に記載の温度センサ。
【請求項6】
前記第1リングオシレータは、
前記第1及び第2バイアス信号に応答して、前記第1クロック信号をフィードバックして入力し、前記第1クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項4に記載の温度センサ。
【請求項7】
前記遅延端のうちいずれか一つは、
電源電圧がそのソースに連結され、前記第1バイアス信号がそのゲートに連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがそのソースに連結され、前段の遅延端の出力信号がそのゲートに連結された第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのドレインに連結されて前記遅延端の出力信号として発生し、前記前段の遅延端の出力信号がそのゲートに連結された第1NMOSトランジスタと、
前記第1NMOSトランジスタのソースがそのドレインに連結され、前記第2バイアス信号がそのゲートに連結され、接地電圧がそのソースに連結された第2NMOSトランジスタと、
を備えることを特徴とする請求項6に記載の温度センサ。
【請求項8】
前記第2バイアス部は、
電源電圧がそのソースに連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結された第1NMOSトランジスタと、
前記電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのソースに連結された第2NMOSトランジスタと、
前記第2NMOSトランジスタのドレインがそのドレインに連結され、前記第1NMOSトランジスタのゲートがそのゲートに連結されて前記第4バイアス信号として発生し、前記接地電圧がそのソースに連結された第3NMOSトランジスタと、
前記電源電圧がそのソースに連結され、前記第2PMOSトランジスタのゲートがそのゲートに連結され、前記第3バイアス信号を発生する第3PMOSトランジスタと、
前記第3PMOSトランジスタのドレインと前記第2NMOSトランジスタのゲートとがそのゲート及びそのドレインに連結され、前記接地電圧がそのソースに連結された第4NMOSトランジスタと、
を備えることを特徴とする請求項4に記載の温度センサ。
【請求項9】
前記第2リングオシレータは、
前記第3及び第4バイアス信号に応答して、前記第2クロック信号をフィードバックして入力し、前記第2クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項4に記載の温度センサ。
【請求項10】
前記第2リングオシレータは、
前記ワンショットパルスによりイネーブルされ、前記第3及び第4バイアス信号に応答して、前記第2クロック信号をフィードバックして入力し、前記第2クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項4に記載の温度センサ。
【請求項11】
前記ワンショットパルス発生部は、
リセット信号を入力して反転されたリセット信号を出力する第1インバータと、
前記反転されたリセット信号を受けて遅延されたリセット信号を出力する第2インバータと、
前記第1クロック信号を受けて反転された第1クロック信号を出力する第3インバータと、
前記反転された第1クロック信号を受けて遅延された第1クロック信号を出力する第4インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記反転された第1クロック信号と前記遅延された第1クロック信号とに応答して第2データラッチの出力をラッチする第1データラッチと、
前記第1クロック信号と前記第1データラッチとの出力を受けて第1NANDゲートと、
前記第1NANDゲートの出力を受けて前記ワンショットパルスを出力する第5インバータと、
前記ワンショットパルスを受けて遅延されたワンショットパルスを出力する第6インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記ワンショットパルスと前記遅延されたワンショットパルスとに応答して電源電圧をラッチする前記第2データラッチと、
を備えることを特徴とする請求項4に記載の温度センサ。
【請求項12】
温度変化に応じてその内部電流量が変化し、第1及び第2バイアス信号を発生する第1バイアス部と、
前記温度変化に関係なくその内部電流量が一定であり、第3及び第4バイアス信号を発生する第2バイアス部と、
前記第1及び第2バイアス信号に応答して第1クロック信号を発生する第1リングオシレータと、
前記第3及び第4バイアス信号に応答して第2クロック信号を発生する第2リングオシレータと、
前記第1クロック信号を分周して第1分周信号を発生する第1分周器と、
前記第1分周信号の一つのパルスをラッチして第1ワンショットパルスを発生する第1ワンショットパルス発生部と、
前記第1分周信号を分周して第2分周信号を発生する第2分周器と、
前記第1分周信号の一つのパルスをラッチして第2ワンショットパルスを発生する第2ワンショットパルス発生部と、
前記第1ワンショットパルスと前記第2ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するパルス幅制御部と、
前記パルス幅ウィンドウ信号のパルス幅を前記第2クロック信号のパルスとしてカウントして温度コードを発生するカウンタと、
を備えることを特徴とする温度センサ。
【請求項13】
前記第1バイアス部は、
電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインと接地電圧との間に連結された抵抗と、
前記電源電圧がそのソースに連結され、前記第1PMOSトランジスタのゲートがそのゲートに連結されて前記第1バイアス信号として発生する第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのゲート及びそのドレインに連結されて前記第2バイアス信号として発生し、前記接地電圧がそのソースに連結されたNMOSトランジスタと、
を備えることを特徴とする請求項12に記載の温度センサ。
【請求項14】
前記第1リングオシレータは、
前記第1及び第2バイアス信号に応答して、前記第1クロック信号をフィードバックして入力し、前記第1クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項12に記載の温度センサ。
【請求項15】
前記遅延端のうちいずれか一つは、
電源電圧がそのソースに連結され、前記第1バイアス信号がそのゲートに連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがそのソースに連結され、前段の遅延端の出力信号がそのゲートに連結された第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのドレインに連結されて前記遅延端の出力信号として発生し、前記前段の遅延端の出力信号がそのゲートに連結された第1NMOSトランジスタと、
前記第1NMOSトランジスタのソースがそのドレインに連結され、前記第2バイアス信号がそのゲートに連結され、接地電圧がそのソースに連結された第2NMOSトランジスタと、を備えることを特徴とする請求項14に記載の温度センサ。
【請求項16】
前記第2バイアス部は、
電源電圧がそのソースに連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結された第1NMOSトランジスタと、
前記電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのソースに連結された第2NMOSトランジスタと、
前記第2NMOSトランジスタのドレインがそのドレインに連結され、前記第1NMOSトランジスタのゲートがそのゲートに連結されて前記第4バイアス信号として発生し、前記接地電圧がそのソースに連結された第3NMOSトランジスタと、
前記電源電圧がそのソースに連結され、前記第2PMOSトランジスタのゲートがそのゲートに連結されて前記第3バイアス信号として発生する第3PMOSトランジスタと、
前記第3PMOSトランジスタのドレインと前記第2NMOSトランジスタのゲートとがそのゲート及びそのドレインに連結され、前記接地電圧がそのソースに連結された第4NMOSトランジスタと、
を備えることを特徴とする請求項12に記載の温度センサ。
【請求項17】
前記第2リングオシレータは、
前記第3及び第4バイアス信号に応答して、前記第2クロック信号をフィードバックして入力し、前記第2クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項12に記載の温度センサ。
【請求項18】
前記第2リングオシレータは、
前記パルス幅ウィンドウ信号によりイネーブルされ、前記第3及び第4バイアス信号に応答して、前記第2クロック信号をフィードバックして入力し、前記第2クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項12に記載の温度センサ。
【請求項19】
前記第1分周器は、
前記第1クロック信号がそのクロック信号として入力され、反転された第1分周信号をそのデータ入力としてフィードバックし、その出力として前記第1分周信号を出力するD−フリップフロップで構成されることを特徴とする請求項12に記載の温度センサ。
【請求項20】
前記第1ワンショットパルス発生部は、
リセット信号を受けて反転されたリセット信号を出力する第1インバータと、
前記反転されたリセット信号を受けて遅延されたリセット信号を出力する第2インバータと、
前記第1分周信号を受けて反転された第1分周信号を出力する第3インバータと、
前記反転された第1分周信号を受けて遅延された第1分周信号を出力する第4インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記反転された第1分周信号と前記遅延された第1分周信号とに応答して第2データラッチの出力をラッチする第1データラッチと、
前記第1分周信号と前記第1データラッチの出力とを受けて第1NANDゲートと、
前記第1NANDゲートの出力を受けて前記第1ワンショットパルスを出力する第5インバータと、
前記第1ワンショットパルスを受けて遅延された第1ワンショットパルスを出力する第6インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記第1ワンショットパルスと前記遅延された第1ワンショットパルスとに応答して電源電圧をラッチする前記第2データラッチと、
を備えることを特徴とする請求項12に記載の温度センサ。
【請求項21】
前記第2分周器は、
前記第1分周信号がそのクロック信号として入力され、反転された第2分周信号をそのデータ入力としてフィードバックし、その出力として前記第2分周信号を出力するD−フリップフロップで構成されることを特徴とする請求項12に記載の温度センサ。
【請求項22】
前記第2ワンショットパルス発生部は、
リセット信号を受けて反転されたリセット信号を出力する第1インバータと、
前記反転されたリセット信号を受けて遅延されたリセット信号を出力する第2インバータと、
前記第2分周信号を受けて反転された第2分周信号を出力する第3インバータと、
前記反転された第2分周信号を受けて遅延された第2分周信号を出力する第4インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記反転された第2分周信号と前記遅延された第2分周信号とに応答して第2データラッチの出力をラッチする第1データラッチと、
前記第2分周信号と前記第1データラッチの出力とを入力する第1NANDゲートと、
前記第1NANDゲートの出力を受けて前記第2ワンショットパルスを出力する第5インバータと、
前記第2ワンショットパルスを受けて遅延された第2ワンショットパルスを出力する第6インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記第2ワンショットパルスと前記遅延された第2ワンショットパルスとに応答して電源電圧をラッチする前記第2データラッチと、
を備えることを特徴とする請求項12に記載の温度センサ。
【請求項23】
温度変化に応じて変化する周期を有する第1クロック信号を発生するステップと、
前記温度変化に関係なく一定な周期を有する第2クロック信号を発生するステップと、
前記第1クロック信号のパルス幅を前記第2クロック信号のパルスでカウントして温度コードを発生するステップと、
を含むことを特徴とする温度検出方法。
【請求項24】
前記第1及び第2クロック信号は、リングオシレータを利用して発生することを特徴とする請求項23に記載の温度検出方法。
【請求項25】
前記第1クロック信号を発生するステップは、
温度に応じて抵抗値が変わる抵抗を通じて電流を流すステップを含むことを特徴とする請求項23に記載の温度検出方法。
【請求項26】
温度変化に応じて変化する周期を有する第1クロック信号を発生するステップと、
前記温度変化に関係なく一定な周期を有する第2クロック信号を発生するステップと、
前記第1クロック信号を分周して第1分周信号を発生するステップと、
前記第1分周信号の一つのパルスをラッチして第1ワンショットパルスを発生するステップと、
前記第1分周信号を分周して第2分周信号を発生するステップと、
前記第1分周信号の一つのパルスをラッチして第2ワンショットパルスを発生するステップと、
前記第1ワンショットパルスと前記第2ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するステップと、
前記パルス幅ウィンドウ信号のパルス幅を前記第2クロック信号のパルスとしてカウントして温度コードを発生するステップと、
を含むことを特徴とする温度検出方法。
【請求項27】
前記第1及び第2クロック信号は、リングオシレータを利用して発生することを特徴とする請求項26に記載の温度検出方法。
【請求項1】
温度変化に応じて変化する周期を有する第1クロック信号を発生する第1パルス発生部と、
前記温度変化に関係なく一定の周期を有する第2クロック信号を発生する第2パルス発生部と、
前記第1クロック信号のパルス幅を前記第2クロック信号のパルスでカウントして温度コードを発生するカウンタと、
を備えることを特徴とする温度センサ。
【請求項2】
前記第1パルス発生部は、
前記第1クロック信号をフィードバックして入力し、前記第1クロック信号を出力するリングオシレータで構成されることを特徴とする請求項1に記載の温度センサ。
【請求項3】
前記第2パルス発生部は、
前記第2クロック信号をフィードバックして入力し、前記第2クロック信号を出力するリングオシレータで構成されることを特徴とする請求項1に記載の温度センサ。
【請求項4】
温度変化に応じてその内部電流量が変化し、第1及び第2バイアス信号を発生する第1バイアス部と、
前記温度変化に関係なくその内部電流量が一定であり、第3及び第4バイアス信号を発生する第2バイアス部と、
前記第1及び第2バイアス信号に応答して第1クロック信号を発生する第1リングオシレータと、
前記第3及び第4バイアス信号に応答して第2クロック信号を発生する第2リングオシレータと、
前記第1クロック信号の一つのパルスをラッチしてワンショットパルスを発生するワンショットパルス発生部と、
前記ワンショットパルス幅を前記第2クロック信号のパルスでカウントして温度コードを発生するカウンタと、
を備えることを特徴とする温度センサ。
【請求項5】
前記第1バイアス部は、
電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインと接地電圧との間に連結された抵抗と、
前記電源電圧がそのソースに連結され、前記第1PMOSトランジスタのゲートがそのゲートに連結されて前記第1バイアス信号として発生する第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのゲート及びそのドレインに連結されて前記第2バイアス信号として発生し、前記接地電圧がそのソースに連結されたNMOSトランジスタと、
を備えることを特徴とする請求項4に記載の温度センサ。
【請求項6】
前記第1リングオシレータは、
前記第1及び第2バイアス信号に応答して、前記第1クロック信号をフィードバックして入力し、前記第1クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項4に記載の温度センサ。
【請求項7】
前記遅延端のうちいずれか一つは、
電源電圧がそのソースに連結され、前記第1バイアス信号がそのゲートに連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがそのソースに連結され、前段の遅延端の出力信号がそのゲートに連結された第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのドレインに連結されて前記遅延端の出力信号として発生し、前記前段の遅延端の出力信号がそのゲートに連結された第1NMOSトランジスタと、
前記第1NMOSトランジスタのソースがそのドレインに連結され、前記第2バイアス信号がそのゲートに連結され、接地電圧がそのソースに連結された第2NMOSトランジスタと、
を備えることを特徴とする請求項6に記載の温度センサ。
【請求項8】
前記第2バイアス部は、
電源電圧がそのソースに連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結された第1NMOSトランジスタと、
前記電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのソースに連結された第2NMOSトランジスタと、
前記第2NMOSトランジスタのドレインがそのドレインに連結され、前記第1NMOSトランジスタのゲートがそのゲートに連結されて前記第4バイアス信号として発生し、前記接地電圧がそのソースに連結された第3NMOSトランジスタと、
前記電源電圧がそのソースに連結され、前記第2PMOSトランジスタのゲートがそのゲートに連結され、前記第3バイアス信号を発生する第3PMOSトランジスタと、
前記第3PMOSトランジスタのドレインと前記第2NMOSトランジスタのゲートとがそのゲート及びそのドレインに連結され、前記接地電圧がそのソースに連結された第4NMOSトランジスタと、
を備えることを特徴とする請求項4に記載の温度センサ。
【請求項9】
前記第2リングオシレータは、
前記第3及び第4バイアス信号に応答して、前記第2クロック信号をフィードバックして入力し、前記第2クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項4に記載の温度センサ。
【請求項10】
前記第2リングオシレータは、
前記ワンショットパルスによりイネーブルされ、前記第3及び第4バイアス信号に応答して、前記第2クロック信号をフィードバックして入力し、前記第2クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項4に記載の温度センサ。
【請求項11】
前記ワンショットパルス発生部は、
リセット信号を入力して反転されたリセット信号を出力する第1インバータと、
前記反転されたリセット信号を受けて遅延されたリセット信号を出力する第2インバータと、
前記第1クロック信号を受けて反転された第1クロック信号を出力する第3インバータと、
前記反転された第1クロック信号を受けて遅延された第1クロック信号を出力する第4インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記反転された第1クロック信号と前記遅延された第1クロック信号とに応答して第2データラッチの出力をラッチする第1データラッチと、
前記第1クロック信号と前記第1データラッチとの出力を受けて第1NANDゲートと、
前記第1NANDゲートの出力を受けて前記ワンショットパルスを出力する第5インバータと、
前記ワンショットパルスを受けて遅延されたワンショットパルスを出力する第6インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記ワンショットパルスと前記遅延されたワンショットパルスとに応答して電源電圧をラッチする前記第2データラッチと、
を備えることを特徴とする請求項4に記載の温度センサ。
【請求項12】
温度変化に応じてその内部電流量が変化し、第1及び第2バイアス信号を発生する第1バイアス部と、
前記温度変化に関係なくその内部電流量が一定であり、第3及び第4バイアス信号を発生する第2バイアス部と、
前記第1及び第2バイアス信号に応答して第1クロック信号を発生する第1リングオシレータと、
前記第3及び第4バイアス信号に応答して第2クロック信号を発生する第2リングオシレータと、
前記第1クロック信号を分周して第1分周信号を発生する第1分周器と、
前記第1分周信号の一つのパルスをラッチして第1ワンショットパルスを発生する第1ワンショットパルス発生部と、
前記第1分周信号を分周して第2分周信号を発生する第2分周器と、
前記第1分周信号の一つのパルスをラッチして第2ワンショットパルスを発生する第2ワンショットパルス発生部と、
前記第1ワンショットパルスと前記第2ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するパルス幅制御部と、
前記パルス幅ウィンドウ信号のパルス幅を前記第2クロック信号のパルスとしてカウントして温度コードを発生するカウンタと、
を備えることを特徴とする温度センサ。
【請求項13】
前記第1バイアス部は、
電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインと接地電圧との間に連結された抵抗と、
前記電源電圧がそのソースに連結され、前記第1PMOSトランジスタのゲートがそのゲートに連結されて前記第1バイアス信号として発生する第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのゲート及びそのドレインに連結されて前記第2バイアス信号として発生し、前記接地電圧がそのソースに連結されたNMOSトランジスタと、
を備えることを特徴とする請求項12に記載の温度センサ。
【請求項14】
前記第1リングオシレータは、
前記第1及び第2バイアス信号に応答して、前記第1クロック信号をフィードバックして入力し、前記第1クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項12に記載の温度センサ。
【請求項15】
前記遅延端のうちいずれか一つは、
電源電圧がそのソースに連結され、前記第1バイアス信号がそのゲートに連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがそのソースに連結され、前段の遅延端の出力信号がそのゲートに連結された第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのドレインに連結されて前記遅延端の出力信号として発生し、前記前段の遅延端の出力信号がそのゲートに連結された第1NMOSトランジスタと、
前記第1NMOSトランジスタのソースがそのドレインに連結され、前記第2バイアス信号がそのゲートに連結され、接地電圧がそのソースに連結された第2NMOSトランジスタと、を備えることを特徴とする請求項14に記載の温度センサ。
【請求項16】
前記第2バイアス部は、
電源電圧がそのソースに連結された第1PMOSトランジスタと、
前記第1PMOSトランジスタのドレインがそのゲート及びそのドレインに連結され、接地電圧がそのソースに連結された第1NMOSトランジスタと、
前記電源電圧がそのソースに連結され、そのゲートとそのドレインとが連結された第2PMOSトランジスタと、
前記第2PMOSトランジスタのドレインがそのソースに連結された第2NMOSトランジスタと、
前記第2NMOSトランジスタのドレインがそのドレインに連結され、前記第1NMOSトランジスタのゲートがそのゲートに連結されて前記第4バイアス信号として発生し、前記接地電圧がそのソースに連結された第3NMOSトランジスタと、
前記電源電圧がそのソースに連結され、前記第2PMOSトランジスタのゲートがそのゲートに連結されて前記第3バイアス信号として発生する第3PMOSトランジスタと、
前記第3PMOSトランジスタのドレインと前記第2NMOSトランジスタのゲートとがそのゲート及びそのドレインに連結され、前記接地電圧がそのソースに連結された第4NMOSトランジスタと、
を備えることを特徴とする請求項12に記載の温度センサ。
【請求項17】
前記第2リングオシレータは、
前記第3及び第4バイアス信号に応答して、前記第2クロック信号をフィードバックして入力し、前記第2クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項12に記載の温度センサ。
【請求項18】
前記第2リングオシレータは、
前記パルス幅ウィンドウ信号によりイネーブルされ、前記第3及び第4バイアス信号に応答して、前記第2クロック信号をフィードバックして入力し、前記第2クロック信号を出力する複数個の直列連結された遅延端を備えることを特徴とする請求項12に記載の温度センサ。
【請求項19】
前記第1分周器は、
前記第1クロック信号がそのクロック信号として入力され、反転された第1分周信号をそのデータ入力としてフィードバックし、その出力として前記第1分周信号を出力するD−フリップフロップで構成されることを特徴とする請求項12に記載の温度センサ。
【請求項20】
前記第1ワンショットパルス発生部は、
リセット信号を受けて反転されたリセット信号を出力する第1インバータと、
前記反転されたリセット信号を受けて遅延されたリセット信号を出力する第2インバータと、
前記第1分周信号を受けて反転された第1分周信号を出力する第3インバータと、
前記反転された第1分周信号を受けて遅延された第1分周信号を出力する第4インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記反転された第1分周信号と前記遅延された第1分周信号とに応答して第2データラッチの出力をラッチする第1データラッチと、
前記第1分周信号と前記第1データラッチの出力とを受けて第1NANDゲートと、
前記第1NANDゲートの出力を受けて前記第1ワンショットパルスを出力する第5インバータと、
前記第1ワンショットパルスを受けて遅延された第1ワンショットパルスを出力する第6インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記第1ワンショットパルスと前記遅延された第1ワンショットパルスとに応答して電源電圧をラッチする前記第2データラッチと、
を備えることを特徴とする請求項12に記載の温度センサ。
【請求項21】
前記第2分周器は、
前記第1分周信号がそのクロック信号として入力され、反転された第2分周信号をそのデータ入力としてフィードバックし、その出力として前記第2分周信号を出力するD−フリップフロップで構成されることを特徴とする請求項12に記載の温度センサ。
【請求項22】
前記第2ワンショットパルス発生部は、
リセット信号を受けて反転されたリセット信号を出力する第1インバータと、
前記反転されたリセット信号を受けて遅延されたリセット信号を出力する第2インバータと、
前記第2分周信号を受けて反転された第2分周信号を出力する第3インバータと、
前記反転された第2分周信号を受けて遅延された第2分周信号を出力する第4インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記反転された第2分周信号と前記遅延された第2分周信号とに応答して第2データラッチの出力をラッチする第1データラッチと、
前記第2分周信号と前記第1データラッチの出力とを入力する第1NANDゲートと、
前記第1NANDゲートの出力を受けて前記第2ワンショットパルスを出力する第5インバータと、
前記第2ワンショットパルスを受けて遅延された第2ワンショットパルスを出力する第6インバータと、
前記反転されたリセット信号と前記遅延されたリセット信号とに応答してリセットされ、前記第2ワンショットパルスと前記遅延された第2ワンショットパルスとに応答して電源電圧をラッチする前記第2データラッチと、
を備えることを特徴とする請求項12に記載の温度センサ。
【請求項23】
温度変化に応じて変化する周期を有する第1クロック信号を発生するステップと、
前記温度変化に関係なく一定な周期を有する第2クロック信号を発生するステップと、
前記第1クロック信号のパルス幅を前記第2クロック信号のパルスでカウントして温度コードを発生するステップと、
を含むことを特徴とする温度検出方法。
【請求項24】
前記第1及び第2クロック信号は、リングオシレータを利用して発生することを特徴とする請求項23に記載の温度検出方法。
【請求項25】
前記第1クロック信号を発生するステップは、
温度に応じて抵抗値が変わる抵抗を通じて電流を流すステップを含むことを特徴とする請求項23に記載の温度検出方法。
【請求項26】
温度変化に応じて変化する周期を有する第1クロック信号を発生するステップと、
前記温度変化に関係なく一定な周期を有する第2クロック信号を発生するステップと、
前記第1クロック信号を分周して第1分周信号を発生するステップと、
前記第1分周信号の一つのパルスをラッチして第1ワンショットパルスを発生するステップと、
前記第1分周信号を分周して第2分周信号を発生するステップと、
前記第1分周信号の一つのパルスをラッチして第2ワンショットパルスを発生するステップと、
前記第1ワンショットパルスと前記第2ワンショットパルスとを受けてパルス幅ウィンドウ信号を発生するステップと、
前記パルス幅ウィンドウ信号のパルス幅を前記第2クロック信号のパルスとしてカウントして温度コードを発生するステップと、
を含むことを特徴とする温度検出方法。
【請求項27】
前記第1及び第2クロック信号は、リングオシレータを利用して発生することを特徴とする請求項26に記載の温度検出方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2007−187659(P2007−187659A)
【公開日】平成19年7月26日(2007.7.26)
【国際特許分類】
【出願番号】特願2007−1820(P2007−1820)
【出願日】平成19年1月9日(2007.1.9)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】
【公開日】平成19年7月26日(2007.7.26)
【国際特許分類】
【出願日】平成19年1月9日(2007.1.9)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】
[ Back to top ]