演算増幅器
【課題】所定のＳ／Ｎを維持しながら消費電流の増加を抑制することのできる演算増幅器を提供する。
【解決手段】実施形態の演算増幅器は、正相信号Ｖｐと逆相信号Ｖｍが入力される差動増幅回路１００と、差動増幅回路１００へ動作電流を供給するカレントミラー回路２００とを有する。この演算増幅器は、入力信号電圧検出回路１が、正相信号Ｖｐと逆相信号Ｖｍとの間の電圧差を検出し、動作電流制御回路２が、その電圧差の大きさに応じた制御信号を出力する。この制御信号の制御により、可変定電流回路３が、カレントミラー回路２００へ入力する定電流の大きさを変化させる。
【解決手段】実施形態の演算増幅器は、正相信号Ｖｐと逆相信号Ｖｍが入力される差動増幅回路１００と、差動増幅回路１００へ動作電流を供給するカレントミラー回路２００とを有する。この演算増幅器は、入力信号電圧検出回路１が、正相信号Ｖｐと逆相信号Ｖｍとの間の電圧差を検出し、動作電流制御回路２が、その電圧差の大きさに応じた制御信号を出力する。この制御信号の制御により、可変定電流回路３が、カレントミラー回路２００へ入力する定電流の大きさを変化させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、演算増幅器に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタで構成された演算増幅器のＳ／Ｎ（信号対雑音比）を悪化させる要因の１つに、ＭＯＳトランジスタに発生する熱雑音がある。
【０００３】
ＭＯＳトランジスタの熱雑音をＶＮとすると、その２乗平均ＶＮ２は、
ＶＮ２＝４ｋＴ（２／３）（１／ｇｍ）
と表される。ただし、ｋ：ボルツマン定数、Ｔ：絶対温度、ｇｍ：相互コンダクタンスである。
【０００４】
したがって、ＭＯＳトランジスタの相互コンダクタンスｇｍを大きくすれば、ＭＯＳトランジスタに発生する熱雑音ＶＮを小さくすることができる。
【０００５】
ここで、相互コンダクタンスｇｍは、
ｇｍ＝√（２μＣｏｘＩＤ（Ｗ／Ｌ））
と表される。ただし、μ：移動度、Ｃｏｘ：ゲート容量、ＩＤ：ドレイン電流、Ｗ：チャネル幅、Ｌ：チャネル長である。
【０００６】
これより、ドレイン電流ＩＤの値を大きくすれば、相互コンダクタンスｇｍが大きくなり、熱雑音ＶＮの値を減少させられる。
【０００７】
しかし、単純にドレイン電流ＩＤの値を大きくすると、演算増幅器の消費電流が増大する、という問題が発生する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平９−９３０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、所定のＳ／Ｎを維持しながら消費電流の増加を抑制することのできる演算増幅器を提供することにある。
【課題を解決するための手段】
【００１０】
実施形態の演算増幅器は、正相信号と逆相信号が入力される差動増幅回路と、前記差動増幅回路へ動作電流を供給するカレントミラー回路とを有する。この演算増幅器は、入力信号電圧検出回路が、前記正相信号と前記逆相信号との間の電圧差を検出し、動作電流制御回路が、前記電圧差の大きさに応じた制御信号を出力する。この制御信号の制御により、可変定電流回路が、前記カレントミラー回路へ入力する定電流の大きさを変化させる。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る演算増幅器の構成の例を示すブロック図。
【図２】実施形態に係る演算増幅器の入力信号電圧検出回路の構成の例を示す回路図。
【図３】実施形態に係る演算増幅器の入力信号電圧検出回路の出力信号の例を示す図
【図４】実施形態に係る演算増幅器の動作電流制御回路の構成の例を示す回路図。
【図５】実施形態に係る演算増幅器の可変定電流回路の構成の例を示す回路図。
【図６】実施形態に係る演算増幅器の入力信号の電圧差と可変定電流回路の出力電流の関係を示す図。
【図７】実施形態に係る演算増幅器の入力信号の電圧差と発生する熱雑音との関係を示す図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１３】
（実施形態）
図１は、実施形態に係る演算増幅器の構成の例を示すブロック図である。
【００１４】
本実施形態の演算増幅器は、入力端子ＩＮ（＋）から入力される正相信号Ｖｐと入力端子ＩＮ（−）から入力される逆相信号Ｖｍにより構成される差動信号が入力される差動増幅回路１００と、差動増幅回路１００へ動作電流を供給するカレントミラー回路２００と、を有する。
【００１５】
また、本実施形態の演算増幅器は、正相信号Ｖｐと逆相信号Ｖｍとの間の電圧差を検出する入力信号電圧検出回路１と、入力信号電圧検出回路１で検出された電圧差の大きさに応じた制御信号を出力する動作電流制御回路２と、動作電流制御回路２から出力された制御信号の制御によりカレントミラー回路２００へ入力する定電流ＩＤＤの大きさを変化させる可変定電流回路３と、を備える。
【００１６】
差動増幅回路１００は、正相信号Ｖｐが入力されるＰＭＯＳトランジスタＰ１０１と逆相信号Ｖｍが入力されるＰＭＯＳトランジスタＰ１０２により構成される入力差動段１０１と、ＮＭＯＳトランジスタＮ１０１とＮ１０２により構成され、入力差動段の負荷となる能動負荷回路１０２と、入力差動段１０１で増幅された信号を出力端子ＯＵＴへ伝達するＮＭＯＳトランジスタＮ１０３を有する出力回路１０３と、を備える。出力回路１０３には、位相補償用の抵抗Ｒ１０1とキャパシタＣ１０１が含まれる。
【００１７】
カレントミラー回路２００は、ＰＭＯＳトランジスタＰ２０１と、それぞれのゲート端子がＰＭＯＳトランジスタＰ２０１のゲート端子に共通に接続されたＰＭＯＳトランジスタＰ２０２およびＰ２０３と、を備える。
【００１８】
カレントミラー回路２００は、可変定電流回路３から入力された定電流ＩＤＤを、ＰＭＯＳトランジスタＰ２０１とＰ２０２とのミラー比、およびＰＭＯＳトランジスタＰ２０１とＰ２０３とのミラー比でそれぞれ折り返し、差動増幅回路１００の入力差動段１０１および出力回路１０３へ動作電流を供給する。
【００１９】
入力信号電圧検出回路１は、正相信号Ｖｐと逆相信号Ｖｍとの間の電圧差を検出する。図２に、入力信号電圧検出回路１の具体的な回路構成の例を示す。
【００２０】
図２に示す例では、入力信号電圧検出回路１は、正相信号Ｖｐの最大値を保持するピークホールド回路１１と、逆相信号Ｖｍの最小値を保持するボトムホールド回路１２と、を備える。
【００２１】
ピークホールド回路１１は、正相信号Ｖｐが入力されるバッファ回路Ｂ１１と、バッファ回路Ｂ１１の出力にアノードが接続されたダイオードＤ１１と、ダイオードＤ１１のカソードと接地電位端子ＶＳＳとの間に並列に接続されたキャパシタＣ１１および抵抗Ｒ１１と、を有する。キャパシタＣ１１に保持された電圧が、正相信号Ｖｐの最大電圧Ｖａとして出力される。
【００２２】
ボトムホールド回路１２は、逆相信号Ｖｍが入力されるバッファ回路Ｂ１２と、バッファ回路Ｂ１２の出力にカソードが接続されたダイオードＤ１２と、ダイオードＤ１２のアノードと電源電圧端子ＶＤＤとの間に並列に接続されたキャパシタＣ１２および抵抗Ｒ１２と、を有する。キャパシタＣ１２に保持された電圧が、逆相信号Ｖｍの最小電圧Ｖｂとして出力される。
【００２３】
図３に、入力信号電圧検出回路１から出力される信号ＶａとＶｂの例を示す。信号ＶａとＶｂの差電圧ΔＶｉｎが、正相信号Ｖｐと逆相信号Ｖｍとの間の電圧差を示し、正相信号Ｖｐと逆相信号Ｖｍで構成される差動入力信号の振幅の大きさを示す。
【００２４】
動作電流制御回路２は、入力信号電圧検出回路１で検出された電圧差の大きさに応じた制御信号を出力する。図４に、動作電流制御回路２の具体的な回路構成の例を示す。
【００２５】
図４に示す例では、動作電流制御回路２は、ＰＭＯＳトランジスタＰ２１、Ｐ２２により構成される入力差動段と、ＮＭＯＳトランジスタＮ２１、Ｎ２２により構成される能動負荷回路と、電流源Ｉ２１、Ｉ２２とを有する差動増幅回路であり、ＰＭＯＳトランジスタＰ２１、Ｐ２２のソース端子間に抵抗Ｒ２１が接続され、ＰＭＯＳトランジスタＰ２２のドレイン端子と電源電圧端子ＶＤＤとの間に抵抗Ｒ２２が接続されている。
【００２６】
入力信号電圧検出回路１から出力される正相信号Ｖｐの最大電圧ＶａがＰＭＯＳトランジスタＰ２２のゲート端子へ入力され、逆相信号Ｖｍの最小電圧ＶｂがＰＭＯＳトランジスタＰ２１のゲート端子へ入力される。また、抵抗Ｒ２２の端子電圧が、制御信号電圧Ｖｃとして出力される。
【００２７】
上述したように、動作電流制御回路２は差動増幅回路であるので、入力信号電圧検出回路１から出力される電圧Ｖａと電圧Ｖｂの差電圧の大きさ、すなわち差動入力信号の振幅の大きさに応じた電圧が、制御信号電圧Ｖｃとして出力される。
【００２８】
ただし、ＰＭＯＳトランジスタＰ２１、Ｐ２２により構成される入力差動段はゲインが過大であるので、ここでは、抵抗Ｒ２１、Ｒ２２によりゲインを下げている。動作電流制御回路２のゲインは、次のように求められる。
【００２９】
電流源Ｉ２１、Ｉ２２に流れる電流をｉ１、ｉ２、ＰＭＯＳトランジスタＰ２１、Ｐ２２のソース端子へ流れる電流をｉ３、ｉ４とすると、ＰＭＯＳトランジスタＰ２１、Ｐ２２のゲート電圧が同電位Ｖ０であるときは、ｉ１＝ｉ２、ｉ３＝ｉ４である。したがって、抵抗Ｒ２１に流れる電流ｉ５は、ｉ５＝０となる。
【００３０】
次に、ＰＭＯＳトランジスタＰ２２のゲート電圧がＶ０＋ΔＶになったとすると、ＰＭＯＳトランジスタＰ２２に流れる電流ｉ４が減少する。この減少分をΔｉと表わすと、ＰＭＯＳトランジスタＰ２２に流れる電流ｉ４は、ｉ４＝ｉ２−Δｉとなる。
【００３１】
この減少分Δｉが抵抗Ｒ２１に流れ（電流ｉ５＝Δｉ）、ＮＭＯＳトランジスタＮ２１へ流れ込む。したがって、ＮＭＯＳトランジスタＮ２１に流れる電流をｉ６とすると、
ｉ６＝ｉ１＋Δｉとなる。
【００３２】
このとき、ＮＭＯＳトランジスタＮ２１とカレントミラーを構成するＮＭＯＳトランジスタＮ２２にも、ＮＭＯＳトランジスタＮ２１と同じ値の電流が流れる。すなわち、ＮＭＯＳトランジスタＮ２２に流れる電流をｉ７とすると、ｉ７＝ｉ１＋Δｉとなる。
【００３３】
この電流ｉ７の増加分は、抵抗Ｒ１２を介して電源電圧端子ＶＤＤから供給される。したがって、抵抗Ｒ１２に流れる電流をｉ８とすると、電流ｉ８は、（２×Δｉ）分、増加する。
【００３４】
したがって、抵抗Ｒ２２の抵抗値をＲ２２とすると、制御信号電圧Ｖｃは、（２Δｉ×Ｒ２２）分、変動する。すなわち、この変動をΔＶｃと表わすと、
ΔＶｃ＝２Δｉ×Ｒ２２
となる。
【００３５】
一方、入力の変動ΔＶは、抵抗Ｒ２１の抵抗値をＲ２１とすると、
ΔＶ＝Δｉ×Ｒ２１
と表わされる。
【００３６】
したがって、動作電流制御回路２のゲインΔＶｃ／ΔＶは、
ΔＶｃ／ΔＶ＝２×（Ｒ２２／Ｒ２１）
となる。
【００３７】
これより、Ｒ２１＞Ｒ２２とすることにより、動作電流制御回路２のゲインを低下させることができる。
【００３８】
可変定電流回路３は、動作電流制御回路２から出力される制御信号電圧Ｖｃの制御により、カレントミラー回路２００へ入力する定電流ＩＤＤの大きさを変化させる。図５に、可変定電流回路３の具体的な回路構成の例を示す。
【００３９】
図５に示す例では、可変定電流回路３は、カレントミラー回路２００のＰＭＯＳトランジスタＰ２０１とカレントミラーを構成するＰＭＯＳトランジスタＰ３１と、ＰＭＯＳトランジスタＰ３１のドレイン端子と接地電位端子ＶＳＳとの間に直列に接続されたＮＭＯＳトランジスタＮ３１、抵抗Ｒ３１、ＮＭＯＳトランジスタＮ３２と、ゲート端子がＮＭＯＳトランジスタＮ３２のドレイン端子に接続され、ドレイン端子がカレントミラー回路２００のＰＭＯＳトランジスタＰ２０１のドレイン端子に接続され、ソース端子が接地電位端子ＶＳＳに接続されるＮＭＯＳトランジスタＮ３３と、を有する。
【００４０】
動作電流制御回路２から出力される制御信号電圧Ｖｃは、ＮＭＯＳトランジスタＮ３１のゲート端子へ入力される。また、ＮＭＯＳトランジスタＮ３２のゲート端子は、ＰＭＯＳトランジスタＰ３１のドレイン端子に接続される。
【００４１】
したがって、動作電流制御回路２から出力される制御信号電圧Ｖｃが増加すると、ＮＭＯＳトランジスタＮ３１のオン抵抗が低下し、ＮＭＯＳトランジスタＮ３３のゲート電圧が低下する。これにより、ＮＭＯＳトランジスタＮ３３に流れる電流、すなわち、カレントミラー回路２００への入力電流である電流ＩＤＤが減少する。
【００４２】
逆に、動作電流制御回路２から出力される制御信号電圧Ｖｃが減少すると、可変定電流回路３から出力される電流ＩＤＤは増加する。
【００４３】
すなわち、動作電流制御回路２から出力される制御信号電圧Ｖｃは、差動入力信号の振幅の大きさを示すΔＶｉｎに比例して変化する。したがって、可変定電流回路３から出力される電流ＩＤＤは、差動入力信号の振幅の大きさΔＶｉｎが増加するほど減少する特性を示す。
【００４４】
図６に、差動入力信号の振幅の大きさを示す入力信号の電圧差ΔＶｉｎに対する可変定電流回路３の出力電流ＩＤＤの変化の様子を示す。可変定電流回路３から出力される電流ＩＤＤは、差動入力信号の振幅の大きさΔＶｉｎが増加するほど減少する。
【００４５】
入力信号の電圧差ΔＶｉｎが小さいとき、すなわち差動入力信号の振幅が小さいときは、可変定電流回路３の出力電流ＩＤＤの値が大きい。したがって、このとき、カレントミラー回路２００から差動増幅回路１００へ供給される動作電流も大きくなり、差動増幅回路１００を構成するＭＯＳトランジスタのドレイン電流ＩＤが大きくなる。ドレイン電流ＩＤが大きくなると、ＭＯＳトランジスタの相互コンダクタンスｇｍが大きくなる。
【００４６】
相互コンダクタンスｇｍに対して、ＭＯＳトランジスタの熱雑音ＶＮの２乗平均が、
ＶＮ２＝４ｋＴ（２／３）（１／ｇｍ） （ｋ：ボルツママン定数、Ｔ：絶対温度）
と表されるので、ＭＯＳトランジスタ相互コンダクタンスｇｍが大きくなれば、ＭＯＳトランジスタに発生する熱雑音ＶＮは小さくなる。
【００４７】
一方、入力信号の電圧差ΔＶｉｎが大きいとき、すなわち差動入力信号の振幅が大きいときは、可変定電流回路３の出力電流ＩＤＤの値が小さくなる。したがって、このとき、カレントミラー回路２００から差動増幅回路１００へ供給される動作電流が小さくなり、差動増幅回路１００を構成するＭＯＳトランジスタのドレイン電流ＩＤも小さくなる。
【００４８】
その結果、ＭＯＳトランジスタの相互コンダクタンスｇｍが小さくなり、ＭＯＳトランジスタに発生する熱雑音ＶＮは大きくなる。
【００４９】
図７に、差動入力信号の電圧差ΔＶｉｎと発生する熱雑音ＶＮとの関係を示す。
【００５０】
図７（ａ）に示すように、差動入力信号の電圧差ΔＶｉｎが小さいときは、ＭＯＳトランジスタに発生する熱雑音ＶＮも小さくなる。
【００５１】
これにより、本実施形態では、差動入力信号の信号レベルが低いときのＳ／Ｎを高くすることができる。
【００５２】
一方、図７（ｂ）に示すように、差動入力信号の電圧差ΔＶｉｎが大きいときは、ＭＯＳトランジスタに発生する熱雑音ＶＮは大きくなる。しかし、差動入力信号の信号レベルも高いので、Ｓ／Ｎは、所定の値を維持することができる。
【００５３】
このとき、本実施形態では、可変定電流回路３の出力電流ＩＤＤが小さくなって、差動増幅回路１００へ供給する動作電流を小さくするので、差動増幅回路１００の消費電流を小さくすることができる。
【００５４】
このような本実施形態によれば、差動入力信号の電圧差ΔＶｉｎが小さいときは、差動増幅回路１００へ供給する動作電流を大きくしてＳ／Ｎを高くし、差動入力信号の電圧差ΔＶｉｎが大きいときは、差動増幅回路１００へ供給する動作電流を小さくして、所定のＳ／Ｎを維持しながら消費電流を小さくすることができる。
【００５５】
以上説明した実施形態の演算増幅器によれば、所定のＳ／Ｎを維持しながら消費電流の増加を抑制することができる。
【００５６】
また、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５７】
１ 入力信号電圧検出回路
２ 動作電流制御回路
３ 可変定電流回路
１１ ピークホールド回路
１２ ボトムホールド回路
Ｂ１１、Ｂ１２ バッファ回路
Ｄ１１、Ｄ１２ ダイオード
Ｃ１１、Ｃ１２ キャパシタ
Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１ 抵抗
Ｉ２１、Ｉ２２ 電流源
Ｐ２１、Ｐ２２、Ｐ３１ ＰＭＯＳトランジスタ
Ｎ２１、Ｎ２２、Ｎ３１、Ｎ３２、Ｎ３３ ＮＭＯＳトランジスタ
１００ 差動増幅器
２００ カレントミラー回路
【技術分野】
【０００１】
本発明の実施形態は、演算増幅器に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタで構成された演算増幅器のＳ／Ｎ（信号対雑音比）を悪化させる要因の１つに、ＭＯＳトランジスタに発生する熱雑音がある。
【０００３】
ＭＯＳトランジスタの熱雑音をＶＮとすると、その２乗平均ＶＮ２は、
ＶＮ２＝４ｋＴ（２／３）（１／ｇｍ）
と表される。ただし、ｋ：ボルツマン定数、Ｔ：絶対温度、ｇｍ：相互コンダクタンスである。
【０００４】
したがって、ＭＯＳトランジスタの相互コンダクタンスｇｍを大きくすれば、ＭＯＳトランジスタに発生する熱雑音ＶＮを小さくすることができる。
【０００５】
ここで、相互コンダクタンスｇｍは、
ｇｍ＝√（２μＣｏｘＩＤ（Ｗ／Ｌ））
と表される。ただし、μ：移動度、Ｃｏｘ：ゲート容量、ＩＤ：ドレイン電流、Ｗ：チャネル幅、Ｌ：チャネル長である。
【０００６】
これより、ドレイン電流ＩＤの値を大きくすれば、相互コンダクタンスｇｍが大きくなり、熱雑音ＶＮの値を減少させられる。
【０００７】
しかし、単純にドレイン電流ＩＤの値を大きくすると、演算増幅器の消費電流が増大する、という問題が発生する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平９−９３０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、所定のＳ／Ｎを維持しながら消費電流の増加を抑制することのできる演算増幅器を提供することにある。
【課題を解決するための手段】
【００１０】
実施形態の演算増幅器は、正相信号と逆相信号が入力される差動増幅回路と、前記差動増幅回路へ動作電流を供給するカレントミラー回路とを有する。この演算増幅器は、入力信号電圧検出回路が、前記正相信号と前記逆相信号との間の電圧差を検出し、動作電流制御回路が、前記電圧差の大きさに応じた制御信号を出力する。この制御信号の制御により、可変定電流回路が、前記カレントミラー回路へ入力する定電流の大きさを変化させる。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る演算増幅器の構成の例を示すブロック図。
【図２】実施形態に係る演算増幅器の入力信号電圧検出回路の構成の例を示す回路図。
【図３】実施形態に係る演算増幅器の入力信号電圧検出回路の出力信号の例を示す図
【図４】実施形態に係る演算増幅器の動作電流制御回路の構成の例を示す回路図。
【図５】実施形態に係る演算増幅器の可変定電流回路の構成の例を示す回路図。
【図６】実施形態に係る演算増幅器の入力信号の電圧差と可変定電流回路の出力電流の関係を示す図。
【図７】実施形態に係る演算増幅器の入力信号の電圧差と発生する熱雑音との関係を示す図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１３】
（実施形態）
図１は、実施形態に係る演算増幅器の構成の例を示すブロック図である。
【００１４】
本実施形態の演算増幅器は、入力端子ＩＮ（＋）から入力される正相信号Ｖｐと入力端子ＩＮ（−）から入力される逆相信号Ｖｍにより構成される差動信号が入力される差動増幅回路１００と、差動増幅回路１００へ動作電流を供給するカレントミラー回路２００と、を有する。
【００１５】
また、本実施形態の演算増幅器は、正相信号Ｖｐと逆相信号Ｖｍとの間の電圧差を検出する入力信号電圧検出回路１と、入力信号電圧検出回路１で検出された電圧差の大きさに応じた制御信号を出力する動作電流制御回路２と、動作電流制御回路２から出力された制御信号の制御によりカレントミラー回路２００へ入力する定電流ＩＤＤの大きさを変化させる可変定電流回路３と、を備える。
【００１６】
差動増幅回路１００は、正相信号Ｖｐが入力されるＰＭＯＳトランジスタＰ１０１と逆相信号Ｖｍが入力されるＰＭＯＳトランジスタＰ１０２により構成される入力差動段１０１と、ＮＭＯＳトランジスタＮ１０１とＮ１０２により構成され、入力差動段の負荷となる能動負荷回路１０２と、入力差動段１０１で増幅された信号を出力端子ＯＵＴへ伝達するＮＭＯＳトランジスタＮ１０３を有する出力回路１０３と、を備える。出力回路１０３には、位相補償用の抵抗Ｒ１０1とキャパシタＣ１０１が含まれる。
【００１７】
カレントミラー回路２００は、ＰＭＯＳトランジスタＰ２０１と、それぞれのゲート端子がＰＭＯＳトランジスタＰ２０１のゲート端子に共通に接続されたＰＭＯＳトランジスタＰ２０２およびＰ２０３と、を備える。
【００１８】
カレントミラー回路２００は、可変定電流回路３から入力された定電流ＩＤＤを、ＰＭＯＳトランジスタＰ２０１とＰ２０２とのミラー比、およびＰＭＯＳトランジスタＰ２０１とＰ２０３とのミラー比でそれぞれ折り返し、差動増幅回路１００の入力差動段１０１および出力回路１０３へ動作電流を供給する。
【００１９】
入力信号電圧検出回路１は、正相信号Ｖｐと逆相信号Ｖｍとの間の電圧差を検出する。図２に、入力信号電圧検出回路１の具体的な回路構成の例を示す。
【００２０】
図２に示す例では、入力信号電圧検出回路１は、正相信号Ｖｐの最大値を保持するピークホールド回路１１と、逆相信号Ｖｍの最小値を保持するボトムホールド回路１２と、を備える。
【００２１】
ピークホールド回路１１は、正相信号Ｖｐが入力されるバッファ回路Ｂ１１と、バッファ回路Ｂ１１の出力にアノードが接続されたダイオードＤ１１と、ダイオードＤ１１のカソードと接地電位端子ＶＳＳとの間に並列に接続されたキャパシタＣ１１および抵抗Ｒ１１と、を有する。キャパシタＣ１１に保持された電圧が、正相信号Ｖｐの最大電圧Ｖａとして出力される。
【００２２】
ボトムホールド回路１２は、逆相信号Ｖｍが入力されるバッファ回路Ｂ１２と、バッファ回路Ｂ１２の出力にカソードが接続されたダイオードＤ１２と、ダイオードＤ１２のアノードと電源電圧端子ＶＤＤとの間に並列に接続されたキャパシタＣ１２および抵抗Ｒ１２と、を有する。キャパシタＣ１２に保持された電圧が、逆相信号Ｖｍの最小電圧Ｖｂとして出力される。
【００２３】
図３に、入力信号電圧検出回路１から出力される信号ＶａとＶｂの例を示す。信号ＶａとＶｂの差電圧ΔＶｉｎが、正相信号Ｖｐと逆相信号Ｖｍとの間の電圧差を示し、正相信号Ｖｐと逆相信号Ｖｍで構成される差動入力信号の振幅の大きさを示す。
【００２４】
動作電流制御回路２は、入力信号電圧検出回路１で検出された電圧差の大きさに応じた制御信号を出力する。図４に、動作電流制御回路２の具体的な回路構成の例を示す。
【００２５】
図４に示す例では、動作電流制御回路２は、ＰＭＯＳトランジスタＰ２１、Ｐ２２により構成される入力差動段と、ＮＭＯＳトランジスタＮ２１、Ｎ２２により構成される能動負荷回路と、電流源Ｉ２１、Ｉ２２とを有する差動増幅回路であり、ＰＭＯＳトランジスタＰ２１、Ｐ２２のソース端子間に抵抗Ｒ２１が接続され、ＰＭＯＳトランジスタＰ２２のドレイン端子と電源電圧端子ＶＤＤとの間に抵抗Ｒ２２が接続されている。
【００２６】
入力信号電圧検出回路１から出力される正相信号Ｖｐの最大電圧ＶａがＰＭＯＳトランジスタＰ２２のゲート端子へ入力され、逆相信号Ｖｍの最小電圧ＶｂがＰＭＯＳトランジスタＰ２１のゲート端子へ入力される。また、抵抗Ｒ２２の端子電圧が、制御信号電圧Ｖｃとして出力される。
【００２７】
上述したように、動作電流制御回路２は差動増幅回路であるので、入力信号電圧検出回路１から出力される電圧Ｖａと電圧Ｖｂの差電圧の大きさ、すなわち差動入力信号の振幅の大きさに応じた電圧が、制御信号電圧Ｖｃとして出力される。
【００２８】
ただし、ＰＭＯＳトランジスタＰ２１、Ｐ２２により構成される入力差動段はゲインが過大であるので、ここでは、抵抗Ｒ２１、Ｒ２２によりゲインを下げている。動作電流制御回路２のゲインは、次のように求められる。
【００２９】
電流源Ｉ２１、Ｉ２２に流れる電流をｉ１、ｉ２、ＰＭＯＳトランジスタＰ２１、Ｐ２２のソース端子へ流れる電流をｉ３、ｉ４とすると、ＰＭＯＳトランジスタＰ２１、Ｐ２２のゲート電圧が同電位Ｖ０であるときは、ｉ１＝ｉ２、ｉ３＝ｉ４である。したがって、抵抗Ｒ２１に流れる電流ｉ５は、ｉ５＝０となる。
【００３０】
次に、ＰＭＯＳトランジスタＰ２２のゲート電圧がＶ０＋ΔＶになったとすると、ＰＭＯＳトランジスタＰ２２に流れる電流ｉ４が減少する。この減少分をΔｉと表わすと、ＰＭＯＳトランジスタＰ２２に流れる電流ｉ４は、ｉ４＝ｉ２−Δｉとなる。
【００３１】
この減少分Δｉが抵抗Ｒ２１に流れ（電流ｉ５＝Δｉ）、ＮＭＯＳトランジスタＮ２１へ流れ込む。したがって、ＮＭＯＳトランジスタＮ２１に流れる電流をｉ６とすると、
ｉ６＝ｉ１＋Δｉとなる。
【００３２】
このとき、ＮＭＯＳトランジスタＮ２１とカレントミラーを構成するＮＭＯＳトランジスタＮ２２にも、ＮＭＯＳトランジスタＮ２１と同じ値の電流が流れる。すなわち、ＮＭＯＳトランジスタＮ２２に流れる電流をｉ７とすると、ｉ７＝ｉ１＋Δｉとなる。
【００３３】
この電流ｉ７の増加分は、抵抗Ｒ１２を介して電源電圧端子ＶＤＤから供給される。したがって、抵抗Ｒ１２に流れる電流をｉ８とすると、電流ｉ８は、（２×Δｉ）分、増加する。
【００３４】
したがって、抵抗Ｒ２２の抵抗値をＲ２２とすると、制御信号電圧Ｖｃは、（２Δｉ×Ｒ２２）分、変動する。すなわち、この変動をΔＶｃと表わすと、
ΔＶｃ＝２Δｉ×Ｒ２２
となる。
【００３５】
一方、入力の変動ΔＶは、抵抗Ｒ２１の抵抗値をＲ２１とすると、
ΔＶ＝Δｉ×Ｒ２１
と表わされる。
【００３６】
したがって、動作電流制御回路２のゲインΔＶｃ／ΔＶは、
ΔＶｃ／ΔＶ＝２×（Ｒ２２／Ｒ２１）
となる。
【００３７】
これより、Ｒ２１＞Ｒ２２とすることにより、動作電流制御回路２のゲインを低下させることができる。
【００３８】
可変定電流回路３は、動作電流制御回路２から出力される制御信号電圧Ｖｃの制御により、カレントミラー回路２００へ入力する定電流ＩＤＤの大きさを変化させる。図５に、可変定電流回路３の具体的な回路構成の例を示す。
【００３９】
図５に示す例では、可変定電流回路３は、カレントミラー回路２００のＰＭＯＳトランジスタＰ２０１とカレントミラーを構成するＰＭＯＳトランジスタＰ３１と、ＰＭＯＳトランジスタＰ３１のドレイン端子と接地電位端子ＶＳＳとの間に直列に接続されたＮＭＯＳトランジスタＮ３１、抵抗Ｒ３１、ＮＭＯＳトランジスタＮ３２と、ゲート端子がＮＭＯＳトランジスタＮ３２のドレイン端子に接続され、ドレイン端子がカレントミラー回路２００のＰＭＯＳトランジスタＰ２０１のドレイン端子に接続され、ソース端子が接地電位端子ＶＳＳに接続されるＮＭＯＳトランジスタＮ３３と、を有する。
【００４０】
動作電流制御回路２から出力される制御信号電圧Ｖｃは、ＮＭＯＳトランジスタＮ３１のゲート端子へ入力される。また、ＮＭＯＳトランジスタＮ３２のゲート端子は、ＰＭＯＳトランジスタＰ３１のドレイン端子に接続される。
【００４１】
したがって、動作電流制御回路２から出力される制御信号電圧Ｖｃが増加すると、ＮＭＯＳトランジスタＮ３１のオン抵抗が低下し、ＮＭＯＳトランジスタＮ３３のゲート電圧が低下する。これにより、ＮＭＯＳトランジスタＮ３３に流れる電流、すなわち、カレントミラー回路２００への入力電流である電流ＩＤＤが減少する。
【００４２】
逆に、動作電流制御回路２から出力される制御信号電圧Ｖｃが減少すると、可変定電流回路３から出力される電流ＩＤＤは増加する。
【００４３】
すなわち、動作電流制御回路２から出力される制御信号電圧Ｖｃは、差動入力信号の振幅の大きさを示すΔＶｉｎに比例して変化する。したがって、可変定電流回路３から出力される電流ＩＤＤは、差動入力信号の振幅の大きさΔＶｉｎが増加するほど減少する特性を示す。
【００４４】
図６に、差動入力信号の振幅の大きさを示す入力信号の電圧差ΔＶｉｎに対する可変定電流回路３の出力電流ＩＤＤの変化の様子を示す。可変定電流回路３から出力される電流ＩＤＤは、差動入力信号の振幅の大きさΔＶｉｎが増加するほど減少する。
【００４５】
入力信号の電圧差ΔＶｉｎが小さいとき、すなわち差動入力信号の振幅が小さいときは、可変定電流回路３の出力電流ＩＤＤの値が大きい。したがって、このとき、カレントミラー回路２００から差動増幅回路１００へ供給される動作電流も大きくなり、差動増幅回路１００を構成するＭＯＳトランジスタのドレイン電流ＩＤが大きくなる。ドレイン電流ＩＤが大きくなると、ＭＯＳトランジスタの相互コンダクタンスｇｍが大きくなる。
【００４６】
相互コンダクタンスｇｍに対して、ＭＯＳトランジスタの熱雑音ＶＮの２乗平均が、
ＶＮ２＝４ｋＴ（２／３）（１／ｇｍ） （ｋ：ボルツママン定数、Ｔ：絶対温度）
と表されるので、ＭＯＳトランジスタ相互コンダクタンスｇｍが大きくなれば、ＭＯＳトランジスタに発生する熱雑音ＶＮは小さくなる。
【００４７】
一方、入力信号の電圧差ΔＶｉｎが大きいとき、すなわち差動入力信号の振幅が大きいときは、可変定電流回路３の出力電流ＩＤＤの値が小さくなる。したがって、このとき、カレントミラー回路２００から差動増幅回路１００へ供給される動作電流が小さくなり、差動増幅回路１００を構成するＭＯＳトランジスタのドレイン電流ＩＤも小さくなる。
【００４８】
その結果、ＭＯＳトランジスタの相互コンダクタンスｇｍが小さくなり、ＭＯＳトランジスタに発生する熱雑音ＶＮは大きくなる。
【００４９】
図７に、差動入力信号の電圧差ΔＶｉｎと発生する熱雑音ＶＮとの関係を示す。
【００５０】
図７（ａ）に示すように、差動入力信号の電圧差ΔＶｉｎが小さいときは、ＭＯＳトランジスタに発生する熱雑音ＶＮも小さくなる。
【００５１】
これにより、本実施形態では、差動入力信号の信号レベルが低いときのＳ／Ｎを高くすることができる。
【００５２】
一方、図７（ｂ）に示すように、差動入力信号の電圧差ΔＶｉｎが大きいときは、ＭＯＳトランジスタに発生する熱雑音ＶＮは大きくなる。しかし、差動入力信号の信号レベルも高いので、Ｓ／Ｎは、所定の値を維持することができる。
【００５３】
このとき、本実施形態では、可変定電流回路３の出力電流ＩＤＤが小さくなって、差動増幅回路１００へ供給する動作電流を小さくするので、差動増幅回路１００の消費電流を小さくすることができる。
【００５４】
このような本実施形態によれば、差動入力信号の電圧差ΔＶｉｎが小さいときは、差動増幅回路１００へ供給する動作電流を大きくしてＳ／Ｎを高くし、差動入力信号の電圧差ΔＶｉｎが大きいときは、差動増幅回路１００へ供給する動作電流を小さくして、所定のＳ／Ｎを維持しながら消費電流を小さくすることができる。
【００５５】
以上説明した実施形態の演算増幅器によれば、所定のＳ／Ｎを維持しながら消費電流の増加を抑制することができる。
【００５６】
また、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５７】
１ 入力信号電圧検出回路
２ 動作電流制御回路
３ 可変定電流回路
１１ ピークホールド回路
１２ ボトムホールド回路
Ｂ１１、Ｂ１２ バッファ回路
Ｄ１１、Ｄ１２ ダイオード
Ｃ１１、Ｃ１２ キャパシタ
Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１ 抵抗
Ｉ２１、Ｉ２２ 電流源
Ｐ２１、Ｐ２２、Ｐ３１ ＰＭＯＳトランジスタ
Ｎ２１、Ｎ２２、Ｎ３１、Ｎ３２、Ｎ３３ ＮＭＯＳトランジスタ
１００ 差動増幅器
２００ カレントミラー回路
【特許請求の範囲】
【請求項１】
正相信号と逆相信号が入力される差動増幅回路と、
前記差動増幅回路へ動作電流を供給するカレントミラー回路と、
前記正相信号と前記逆相信号との間の電圧差を検出する入力信号電圧検出回路と、
前記電圧差の大きさに応じた制御信号を出力する動作電流制御回路と、
前記制御信号の制御により前記カレントミラー回路へ入力する定電流の大きさを変化させる可変定電流回路と
を備えることを特徴とする演算増幅器。
【請求項２】
前記動作電流制御回路は、
前記電圧差が大きいほど前記定電流が小さくなるよう、前記可変定電流回路を制御する
ことを特徴とする請求項１に記載の演算増幅器。
【請求項３】
前記入力信号電圧検出回路は、
前記正相信号の最大値を保持するピークホールド回路と、
前記逆相信号の最小値を保持するボトムホールド回路と
を備えることを特徴とする請求項１または２に記載の演算増幅器。
【請求項４】
前記動作電流制御回路は、
前記ピークホールド回路の出力電圧と前記ボトムホールド回路の出力電圧の差電圧に応じた電圧を前記制御信号として出力する
ことを特徴とする請求項３に記載の演算増幅器。
【請求項５】
前記可変定電流回路は、
前記差電圧に応じた電圧の大きさにより出力電流が変化する定電流回路である
ことを特徴とする請求項４に記載の演算増幅器。
【請求項１】
正相信号と逆相信号が入力される差動増幅回路と、
前記差動増幅回路へ動作電流を供給するカレントミラー回路と、
前記正相信号と前記逆相信号との間の電圧差を検出する入力信号電圧検出回路と、
前記電圧差の大きさに応じた制御信号を出力する動作電流制御回路と、
前記制御信号の制御により前記カレントミラー回路へ入力する定電流の大きさを変化させる可変定電流回路と
を備えることを特徴とする演算増幅器。
【請求項２】
前記動作電流制御回路は、
前記電圧差が大きいほど前記定電流が小さくなるよう、前記可変定電流回路を制御する
ことを特徴とする請求項１に記載の演算増幅器。
【請求項３】
前記入力信号電圧検出回路は、
前記正相信号の最大値を保持するピークホールド回路と、
前記逆相信号の最小値を保持するボトムホールド回路と
を備えることを特徴とする請求項１または２に記載の演算増幅器。
【請求項４】
前記動作電流制御回路は、
前記ピークホールド回路の出力電圧と前記ボトムホールド回路の出力電圧の差電圧に応じた電圧を前記制御信号として出力する
ことを特徴とする請求項３に記載の演算増幅器。
【請求項５】
前記可変定電流回路は、
前記差電圧に応じた電圧の大きさにより出力電流が変化する定電流回路である
ことを特徴とする請求項４に記載の演算増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−５５３８８（Ｐ２０１３−５５３８８Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９０３８７（Ｐ２０１１−１９０３８７）
【出願日】平成２３年９月１日（２０１１．９．１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月１日（２０１１．９．１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]