発光チップの製造方法、発光チップ、素子群形成基板
【課題】成長用基板上に形成された複数の半導体発光素子を分割して発光チップを製造する場合に、発光チップの生産性を向上させる。
【解決手段】成長用基板および複数の半導体発光素子を有する素子群形成基板と基部とを接合部で接合する接合工程（Ｓ１３）と、これらの積層体から成長用基板を分離する成長用基板分離工程（Ｓ１４）と、複数の半導体発光素子、接合部および基部の接合体と基材とをワックス層で接着する支持用基板接着工程（Ｓ１５）と、これらの接着体に対し基部および接合部を貫通する外部電極を形成する外部電極形成工程（Ｓ１７〜Ｓ２２）と、外部電極が形成された接着体からワックス層および基材を分離する支持用基板分離工程と、外部電極が形成され且つ基材が分離された接合体に対し基部および接合部を分割する分割工程とを含む。
【解決手段】成長用基板および複数の半導体発光素子を有する素子群形成基板と基部とを接合部で接合する接合工程（Ｓ１３）と、これらの積層体から成長用基板を分離する成長用基板分離工程（Ｓ１４）と、複数の半導体発光素子、接合部および基部の接合体と基材とをワックス層で接着する支持用基板接着工程（Ｓ１５）と、これらの接着体に対し基部および接合部を貫通する外部電極を形成する外部電極形成工程（Ｓ１７〜Ｓ２２）と、外部電極が形成された接着体からワックス層および基材を分離する支持用基板分離工程と、外部電極が形成され且つ基材が分離された接合体に対し基部および接合部を分割する分割工程とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光チップの製造方法、発光チップ、素子群形成基板に関する。
【背景技術】
【０００２】
従来技術として、ｎ型領域とｐ型領域の間に配置した発光層を含み、成長基板上に成長させた半導体構造を設ける段階と、少なくとも一つのインターコネクトによって前記半導体構造をキャリアに取付ける段階と、前記半導体構造と前記キャリアの間の空洞に、該半導体構造に対する剛性支持体を形成するアンダーフィルを導入する段階と、前記成長基板を除去する段階と、を含むことを特徴とする分離する方法が存在する（特許文献１参照）。
すなわち、特許文献１には、（１）サファイアからなる成長用基板（サファイア基板）上に成長させたＧａＮに複数個のフリップチップ（ＦＣ）発光素子を形成し、（２）複数個のＦＣ発光素子をサファイア基板ごと個片化し、（３）個片化したサファイア基板付きのＦＣ発光素子（以下ではチップと称する）をサブマウントに複数個ＦＣ実装し、（４）サブマウントにＦＣ実装した複数個のチップにアンダーフィルを充填し、（５）レーザリフトオフプロセス（ＬＬＯ）により各チップからそれぞれサファイア基板を除去することでサブマウントに複数個のＦＣ発光素子を残し、（６）サブマウントを個片化してパッケージに実装する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００６／１３１８４３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載のように、サファイア等の成長用基板上に成長させたＩＩＩ族窒化物半導体層に加工を施して複数の半導体発光素子を形成した後、成長用基板ごと複数の半導体発光素子に分割する手法を採用した場合には、その後に半導体発光素子毎にサファイア基板を取り外す必要があり、発光チップの生産性の低下やコストアップを招いていた。
本発明は、成長用基板上に形成された複数の半導体発光素子を分割して発光チップを製造する場合に、発光チップの生産性を向上させることを目的とする。
【課題を解決するための手段】
【０００５】
本発明によれば、下記［１］〜［１４］に係る発明が提供される。
［１］ＩＩＩ族窒化物半導体層を有する複数の半導体発光素子が第１基板の表面に形成されてなる、素子群形成基板における半導体発光素子の形成面と、第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程と、
素子群形成基板、接合部および第２基板が積層された積層体から、第１基板を分離する第１基板分離工程と、
接合部を介して複数の半導体発光素子と第２基板とが接合された接合体において複数の半導体発光素子が露出する露出面と、第１基板および第２基板とは異なる第３基板の一方の面とを、接着部を介して接着する接着工程と、
接着部を介して接合体と第３基板とが接着された接着体に対し、第２基板における第１の面の背面側となる第２の面側から、第２基板および接合部を貫通し、且つ、一端が半導体発光素子に接続されるとともに他端が第２基板における第２の面側に露出する外部電極を形成する外部電極形成工程と、
外部電極が形成された接着体から、接着部とともに第３基板を分離する第３基板分離工程と、
外部電極が形成され且つ第３基板が分離された接合体に対し、第２基板および接合部を分割する分割工程と
を含む発光チップの製造方法。
【０００６】
［２］接合部は、シロキサン構造を含む絶縁性材料にて構成され、
接合工程の前に、第２基板の第１の面に、絶縁性材料の前駆体を塗布し、
接合工程では、素子群形成基板における半導体発光素子の形成面と、第２基板における前駆体が塗布された面とを対峙させ、素子群形成基板と第２基板とに圧力をかけながら加熱することを特徴とする［１］記載の発光チップの製造方法。
［３］素子群形成基板において、第１基板がサファイア単結晶で構成されることを特徴とする［１］または［２］記載の発光チップの製造方法。
［４］素子群形成基板には、複数の半導体発光素子のそれぞれに対して正の内部電極および負の内部電極が設けられており、
外部電極形成工程では、第２基板および接合部を貫通し且つ半導体発光素子に設けられた正の内部電極と接続される正の外部電極と、第２基板および接合部を貫通し且つ半導体発光素子に設けられた負の内部電極と接続される負の外部電極とを形成することを特徴とする［１］乃至［３］のいずれかに記載の発光チップの製造方法。
［５］外部電極形成工程は、
接着部を介して接合体と第３基板とが接着された接着体に対し、第２基板における第１の面の背面側となる第２の面側から、第２基板および接合部を貫通する貫通孔を形成する貫通孔形成工程と、
第２基板および接合部を貫通して形成された貫通孔の内壁面に絶縁部を形成する絶縁部形成工程と、
第２基板および接合部を貫通して形成され且つ内壁面に絶縁部が形成された貫通孔に、導電性材料を充填する充填工程と
を有することを特徴とする［１］乃至［４］のいずれかに記載の発光チップの製造方法。
［６］第２基板は、シリコン単結晶で構成されることを特徴とする［１］乃至［５］のいずれかに記載の発光チップの製造方法。
【０００７】
［７］ＩＩＩ族窒化物半導体層を有する複数の半導体発光素子が第１基板の表面に形成されてなる、素子群形成基板における半導体発光素子の形成面と、第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程と、
素子群形成基板、接合部および第２基板が積層された積層体に対し、第２基板における第１の面の背面側となる第２の面側から、第２基板および接合部を貫通し、且つ、一端が半導体発光素子に接続されるとともに他端が第２基板における第２の面側に露出する外部電極を形成する外部電極形成工程と、
外部電極が形成された積層体から、第１基板を分離する第１基板分離工程と、
外部電極が形成され且つ第１基板が分離された、接合部を介して複数の半導体発光素子と第２基板とが接合された接合体に対し、第２基板および接合部を分割する分割工程と
を含む発光チップの製造方法。
【０００８】
［８］第１導電型を有するＩＩＩ族窒化物半導体で構成される第１半導体層と、ＩＩＩ族窒化物半導体で構成され、第１半導体層に接して設けられるとともに通電により発光する発光層と、第１導電型とは逆の第２導電型を有するＩＩＩ族窒化物半導体で構成され、発光層に接して設けられる第２半導体層とを有する半導体発光素子と、
半導体発光素子に設けられた第２半導体層に対向して設けられる基部と、
半導体発光素子と基部との間に設けられ、半導体発光素子と基部とを接合させる接合部と、
基部および接合部を貫通して設けられ、一端側が半導体発光素子における第１半導体層と電気的に接続され、他端側が基部から外側に露出する第１電極と、
基部および接合部を貫通して設けられ、一端側が半導体発光素子における第２半導体層と電気的に接続され、他端側が基部から外側に露出する第２電極と
を含む発光チップ。
【０００９】
［９］基部および接合部に設けられ、第１電極と第２電極とを電気的に絶縁する絶縁部をさらに含むことを特徴とする［８］記載の発光チップ。
［１０］基部がシリコン単結晶にて構成され、接合部が珪素酸化物を含むことを特徴とする［８］または［９］記載の発光チップ。
［１１］半導体発光素子において発光層からみて第１半導体層側の端面には、凹凸加工が施されていることを特徴とする［８］乃至［１０］のいずれか１項記載の発光チップ。
【００１０】
［１２］板状の構造を有する基部と、
それぞれがＩＩＩ族窒化物半導体層を有する複数の半導体発光素子と、
基部の一方の面に対し、複数の半導体発光素子を並べた状態で接合させる接合部と、
複数の半導体発光素子のそれぞれに対応して基部および接合部を貫通して形成され、複数の半導体発光素子のそれぞれに対して給電を行う複数の外部電極と
を有する素子群形成基板。
【００１１】
［１３］複数の半導体発光素子を形成するためのＩＩＩ族窒化物半導体層の成長過程で用いられ、複数の半導体発光素子がＩＩＩ族窒化物半導体層を介して取り付けられるとともに、複数の半導体発光素子および接合部を介して基部に対向して配置される成長用基板をさらに備えることを特徴とする請求項１２記載の素子群形成基板。
［１４］複数の半導体発光素子は、第１導電型を有するＩＩＩ族窒化物半導体で構成される第１半導体層と、ＩＩＩ族窒化物半導体で構成され、第１半導体層に接して設けられるとともに通電により発光する発光層と、第１導電型とは逆の第２導電型を有するＩＩＩ族窒化物半導体で構成され、発光層に接して設けられる第２半導体層とを有し、
外部電極は、基部および接合部を貫通して設けられ、一端側が半導体発光素子における第１半導体層と電気的に接続され、他端側が基部から外側に露出する第１電極と、基部および接合部を貫通して設けられ、一端側が半導体発光素子における第２半導体層と電気的に接続され、他端側が基部から外側に露出する第２電極とを有すること
を特徴とする［１２］または［１３］記載の素子群形成基板。
【発明の効果】
【００１２】
本発明によれば、成長用基板上に形成された複数の半導体発光素子を分割して発光チップを製造する場合に、発光チップの生産性を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本実施の形態が適用された発光チップの一例の斜視図である。
【図２】図１に示す発光チップの断面図である。
【図３】実施の形態１における発光チップの製造方法の一例を示すフローチャートである。
【図４】素子群形成基板の製造方法の一例を示すフローチャートである。
【図５】素子群形成基板の全体構成の一例を示す図である。
【図６】素子群形成基板における１つの半導体発光素子の拡大図である。
【図７】図６におけるＶＩＩ−ＶＩＩ断面図である。
【図８】半導体発光素子におけるｐ側内部電極周辺の断面構成の一例を示す図である。
【図９】半導体発光素子におけるｎ側内部電極周辺の断面構成の一例を示す図である。
【図１０】ステップ１１の素子群形成基板製造工程の一例およびステップ１２の実装用基板製造工程の一例を説明するための図である。
【図１１】ステップ１３の接合工程の一例を説明するための図である。
【図１２】ステップ１４の成長用基板分離工程の一例を説明するための図である。
【図１３】ステップ１５の支持用基板接着工程の一例を説明するための図である。
【図１４】ステップ１６の実装用基板研磨工程の一例を説明するための図である。
【図１５】ステップ１７のビア・ホール形成工程の一例を説明するための図である。
【図１６】ステップ１８の絶縁部形成工程の一例を説明するための図である。
【図１７】ステップ１９のバリア／シード層形成工程の一例を説明するための図である。
【図１８】ステップ２０のプラグ部形成工程の一例を説明するための図である。
【図１９】ステップ２１の電極形成面研磨工程の一例を説明するための図である。
【図２０】ステップ２２の外部パッド形成工程の一例を説明するための図である。
【図２１】ステップ２３の支持用基板分離工程の一例を説明するための図である。
【図２２】ステップ２４の光取り出し面加工工程の一例を説明するための図である。
【図２３】ステップ２５の個片化工程の一例を説明するための図である。
【図２４】発光チップを搭載した発光装置の構成の一例を示す図である。
【図２５】発光装置における発光チップの実装状態の一例を示す図である。
【図２６】実施の形態２における発光チップの製造方法の一例を示すフローチャートである。
【図２７】ステップ５４の実装用基板研磨工程の一例を説明するための図である。
【図２８】ステップ５５のビア・ホール形成工程の一例を説明するための図である。
【図２９】ステップ５６の絶縁部形成工程の一例を説明するための図である。
【図３０】ステップ５７のバリア／シード層形成工程の一例を説明するための図である。
【図３１】ステップ５８のプラグ部形成工程の一例を説明するための図である。
【図３２】ステップ５９の電極形成面研磨工程の一例を説明するための図である。
【図３３】ステップ６０の外部パッド形成工程の一例を説明するための図である。
【図３４】ステップ６１の成長用基板分離工程の一例を説明するための図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
◎実施の形態１
図１は、本実施の形態が適用された発光チップ１の一例の斜視図であり、図２は、図１に示す発光チップ１の断面図である。
この発光チップ１は、給電により発光する半導体発光素子１０と、この半導体発光素子１０が実装される実装用基板５０と、実装用基板５０と半導体発光素子１０に対する給電系とを絶縁する絶縁部６０と、半導体発光素子１０に対する正の給電系を構成するｐ側外部電極７０と、半導体発光素子１０に対する負の給電系を構成するｎ側外部電極８０とを備えている。
【００１５】
発光チップ１において、半導体発光素子１０は、下地層１３と、下地層１３の上に積層されるｎ型半導体層１４と、ｎ型半導体層１４の上に積層される発光層１５と、発光層１５の上に積層されるｐ型半導体層１６とを備える。また、この半導体発光素子１０においては、図中上方に向けてｎ型半導体層１４の上面が露出するように、積層されたｐ型半導体層１６、発光層１５およびｎ型半導体層１４が、一部の領域において厚さ方向に切り欠かれている。そして、下地層１３のうち、発光チップ１において外部に露出する図中下方の面は、凹凸加工が施された凹凸加工面１３ａとなっている。
【００１６】
さらに、この半導体発光素子１０は、発光層１５から出力される光に対する透過性および導電性を有し、ｐ型半導体層１６の上に積層される透明導電層１７を備えている。
さらにまた、この半導体発光素子１０は、発光層１５から出力される光に対する透過性および絶縁性を有し、透明導電層１７の上面から、ｐ型半導体層１６、発光層１５およびｎ型半導体層１４の側面を介して、ｎ型半導体層１４の上面に至るように、一体的に積層される透明絶縁層１８を備えている。この透明絶縁層１８は、発光層１５等を保護する保護膜としての機能もあり、化学的に安定で、耐湿性の優れた材質が適する。また、透明絶縁層１８は、透明な低屈折率誘電体として、ＡｇやＡｌ等の金属反射膜と組み合わせて次のような条件の下、発光層１５からの光を増反射する機能を有する。
【００１７】
ここで、発光層１５の発光波長λ（ｎｍ）における、透明導電層１７の屈折率を第１屈折率ｎ１とし、透明絶縁層１８の屈折率を第２屈折率ｎ２としたとき、両者はｎ１＞ｎ２の関係を有している。そして、両者の屈折率の大きさの差（ｎ１−ｎ２）により、透明導電層１７と透明絶縁層１８との界面での反射が増大し、半導体発光素子１０からの光取り出し効率が向上する。この屈折率の大きさの差は、０．４以上であることが望ましい。
【００１８】
また、透明絶縁層１８には、透明絶縁層１８の厚さ方向に貫通する複数の貫通孔が設けられている。本実施の形態において、複数の貫通孔は、例えば透明導電層１７の上方に複数個（この例では１６個：後述する図６および図７を参照）配置されるとともに、例えばｎ型半導体層１４の上面の上方にも複数個（この例では４個：後述する図６および図７を参照）配置されている。これにより、例えば透明導電層１７の上に透明絶縁層１８を積層した状態では、複数の貫通孔を介して透明導電層１７の一部が露出することになり、また、例えばｎ型半導体層１４の上面の上に透明絶縁層１８を積層した状態では、複数の貫通孔を介してｎ型半導体層１４の一部が露出することになる。ここで、透明絶縁層１８に設けられる複数の貫通孔は、上方から見たときにそれぞれが円形状を有しており（後述する図６参照）、しかも、透明導電層１７に近づくにつれてその直径が減少する所謂テーパ状の断面を有している（図２参照）。なお、透明絶縁層１８に形成される貫通孔の形状は、応力集中がない円形が最適であるが、角部に、大きな曲率半径を有する多角形、楕円などの形状であってもよい。また、図２に示す例では、貫通孔が、透明絶縁層１８と透明導電層１７との境界部まで到達しているが、透明導電層１７を貫通するものでなければ、その一部が透明導電層１７内に入り込んでいてもかまわない。
【００１９】
さらに、この半導体発光素子１０は、ｐ型半導体層１６上に積層された透明導電層１７および透明絶縁層１８の上にさらに積層され、発光層１５を発光させる際に一方の電極（正電極）として機能するｐ側内部電極２０を備える。ここで、ｐ側内部電極２０は、透明絶縁層１８に設けられた複数の貫通孔をそれぞれ貫通し、その一端が透明導電層１７と接するように設けられる複数（この例では１６個）のｐ側接続導体２１と、透明絶縁層１８上に形成され、複数のｐ側接続導体２１のそれぞれの他端が接続されるとともに、ｐ側外部電極７０との電気的な接続に用いられるｐ側内部パッド２２とを有している。これらの複数のｐ側接続導体２１は、電気的には、発光層１５に均一な電流密度で電流を流すことにより、発光層１５全体の発光効率および光取り出し効率を向上させる。また、透明絶縁層１８には、微小な貫通孔を多数配置するのが望ましいが、貫通孔の形成上のばらつき、微細加工技術の難しさから、貫通孔のサイズは、１〜２０μｍが好適な範囲である。なお、本実施の形態では、ｐ側内部電極２０において複数のｐ側接続導体２１およびｐ側内部パッド２２が一体化した構造を有しているのであるが、このことについては後述する。
【００２０】
さらにまた、この半導体発光素子１０は、ｎ型半導体層１４の上面に積層された透明絶縁層１８の上にさらに積層され、発光層１５を発光させる際に他方の電極（負電極）として機能するｎ側内部電極３０を備える。なお、ｎ側内部電極３０では、ｎ型半導体層１４の上面に形成される透明絶縁層１８は、あってもなくても良い。以下、透明絶縁層１８を当該ｎ型半導体層１４の上面に形成する場合について記載する。ここで、ｎ側内部電極３０は、透明絶縁層１８に設けられた複数の貫通孔をそれぞれ貫通し、その一端がｎ型半導体層１４の上面と接するように設けられる複数（この例では４個）のｎ側接続導体３１と、透明絶縁層１８上に形成され、複数のｎ側接続導体３１のそれぞれの他端が接続されるとともに、ｎ側外部電極８０との電気的な接続に用いられるｎ側内部パッド３２とを有している。なお、本実施の形態では、上述したｐ側内部電極２０と同様に、ｎ側内部電極３０において複数のｎ側接続導体３１およびｎ側内部パッド３２が一体化した構造を有しているのであるが、このことについては後述する。
【００２１】
そして、この半導体発光素子１０は、ｐ側内部電極２０、ｐ側内部電極２０の周縁、ｐ型半導体層１６、発光層１５およびｎ型半導体層１４の側面、ｎ側内部電極３０およびｎ側内部電極３０の周縁にわたって一体的に積層されることで、ｐ側内部電極２０およびｎ側内部電極３０を保護する保護層１９を有している。ただし、保護層１９は、ｐ側内部電極２０の上面のうちの複数領域（この例ではそれぞれが円形状に構成された９つの領域）およびｎ側内部電極３０の上面のうちほぼ中央部となる部位（この例では円形状に構成された１つの領域）には設けられていない。これにより、この半導体発光素子１０では、ｐ側内部電極２０の上面の一部が外部に露出し、また、ｎ側内部電極３０の上面の一部が外部に露出するようになっている。そして、発光チップ１を全体としてみたときに、ｐ側内部電極２０における露出部位にはｐ側外部電極７０が接続され、ｎ側内部電極３０における露出部位にはｎ側外部電極８０が接続される。
【００２２】
このように、発光チップ１に設けられる半導体発光素子１０は、下地層１３（より具体的には凹凸加工面１３ａ）とは反対側となる一方の面側に、ｐ側内部電極２０およびｎ側内部電極３０が形成された構造を有している。そして、この半導体発光素子１０においては、ｐ側内部電極２０を正電極、ｎ側内部電極３０を負電極とし、両者を介してｐ型半導体層１６、発光層１５およびｎ型半導体層１４に電流を流すことで、発光層１５が発光するようになっている。
【００２３】
また、発光チップ１を構成する実装用基板５０は、板状の形状を有し、半導体発光素子１０に設けられたｐ側内部電極２０およびｎ側内部電極３０と対向する側に配置される基部５１と、基部５１と半導体発光素子１０との間において両者と接触するように設けられ、基部５１と半導体発光素子１０とを接合させる接合部５２とを有している。この接合部５２は、半導体発光素子１０の電極形成面側に存在する凹凸を埋めるように設けられている。もし、この接合が不十分で、半導体発光素子１０と実装用基板５０との間に空隙が存在しているとすると、後述するＬＬＯを用いた成長用基板分離工程（図３に示すステップ１４参照）において窒素ガスが発生することに伴い、空隙が存在する箇所においてヒビ割れが発生する恐れがある（２ＧａＮ→２Ｇａ＋Ｎ２↑）。
【００２４】
そして、ｐ側内部電極２０の図中上方となる部位には、実装用基板５０（基部５１、接合部５２）および半導体発光素子１０の保護層１９を貫通する複数の貫通孔（後述するビア・ホールＶＨ）が設けられている。また、ｎ側内部電極３０の図中上方となる部位には、実装用基板５０および半導体発光素子１０の保護層１９を貫通する単数の貫通孔（後述するビア・ホールＶＨ）が設けられている。
【００２５】
さらに、発光チップ１を構成する絶縁部６０は、ｐ側外部電極７０および半導体発光素子１０におけるｐ側内部電極２０に対応して設けられ、ｐ側外部電極７０からｐ側内部電極２０に至る正の給電経路において実装用基板５０（基部５１および接合部５２）への電流のリークを規制するｐ側絶縁層６１と、ｎ側外部電極８０および半導体発光素子１０におけるｎ側内部電極３０に対応して設けられ、ｎ側内部電極３０からｎ側外部電極８０に至る負の給電経路において実装用基板５０への電流のリークを規制するｎ側絶縁層６２と、実装用基板５０における基部５１の外側の面に積層して設けられ、ｐ側外部電極７０とｎ側外部電極８０との間での電流のリークを規制するｐｎ間絶縁層６３とを有している。なお、図１から明らかなように、ｐｎ間絶縁層６３は発光チップ１の上面に露出している。
【００２６】
これらのうち、ｐ側絶縁層６１は、半導体発光素子１０におけるｐ側内部電極２０の図中上方において、実装用基板５０（基部５１および接合部５２）を貫通する複数の貫通孔（後述するビア・ホールＶＨ）のそれぞれの内壁面を覆うように設けられている。そして、各々のｐ側絶縁層６１の一端側は半導体発光素子１０におけるｐ側内部電極２０の上面に形成された保護層１９に接続され、各々のｐ側絶縁層６１の他端側はｐｎ間絶縁層６３と接続されている。
【００２７】
また、ｎ側絶縁層６２は、半導体発光素子１０におけるｎ側内部電極３０の図中上方において、実装用基板５０（基部５１および接合部５２）を貫通する単数の貫通孔（後述するビア・ホールＶＨ）の内壁面を覆うように設けられている。そして、ｎ側絶縁層６２の一端側は半導体発光素子１０におけるｎ側内部電極３０の上面に形成された保護層１９に接続され、ｎ側絶縁層６２の他端側はｐｎ間絶縁層６３と接続されている。
【００２８】
さらに、発光チップ１を構成する正の外部電極あるいは第２電極の一例としてのｐ側外部電極７０は、半導体発光素子１０におけるｐ側内部電極２０の図中上方に設けられた複数の貫通孔において、ｐ側内部電極２０の上面およびｐ側絶縁層６１にそれぞれ接触するように設けられるｐ側バリア／シード層７１と、これら複数の貫通孔において、ｐ側バリア／シード層７１に接触し且つ各貫通孔を埋めるように設けられるｐ側プラグ部７２と、実装用基板５０の図中上方において、複数のｐ側プラグ部７２およびｐｎ間絶縁層６３と接するように設けられ、外部との電気的な接続に用いられるｐ側外部パッド７３とを有している。
【００２９】
これに対し、発光チップ１を構成する負の外部電極あるいは第１電極の一例としてのｎ側外部電極８０は、半導体発光素子１０におけるｎ側内部電極３０の図中上方に設けられた単数の貫通孔において、ｎ側内部電極３０の上面およびｎ側絶縁層６２に接触するように設けられるｎ側バリア／シード層８１と、この単数の貫通孔において、ｎ側バリア／シード層８１に接触し且つこの貫通孔を埋めるように設けられるｎ側プラグ部８２と、実装用基板５０の図中上方において、単数のｎ側プラグ部８２およびｐｎ間絶縁層６３と接するように設けられ、外部との電気的な接続に用いられるｎ側外部パッド８３とを有している。
【００３０】
なお、この発光チップ１を、後述する図２５等に示すようにフリップチップ接続で使用する場合、図２に示すｐ側外部電極７０におけるｐ側外部パッド７３およびｎ側外部電極８０におけるｎ側外部パッド８３に、それぞれ、予めはんだバンプを形成することがある。はんだバンプは、例えばＡｕＳｎなど、低融点（４００℃未満）の共晶金属が好適な材料である。そして、このような目的で使用するはんだバンプは、１μｍ以上の厚膜が望ましく、例えばメッキ法で形成することが、生産性の観点からは望ましい。
【００３１】
図３は、実施の形態１における発光チップ１の製造方法の一例を示すフローチャートである。
本実施の形態では、まず、後述するウエハ状の成長用基板１１（図７参照）の一方の面に、複数の半導体発光素子１０を形成してなる素子群形成基板４０（後述する図５参照）を製造する素子群形成基板製造工程を実行する（ステップ１１）。
また、素子群形成基板４０とは別に、ウエハ状の基部５１の一方の面に、接合部５２を積層してなる実装用基板５０を製造する実装用基板製造工程を実行する（ステップ１２）。
次に、ステップ１１で得られた素子群形成基板４０における各半導体発光素子１０の形成面と、ステップ１２で得られた実装用基板５０における接合部５２の形成面とを対峙させ、接合部５２を介して素子群形成基板４０と実装用基板５０とを接合させる接合工程を実行する（ステップ１３）。
【００３２】
ステップ１３の後、素子群形成基板４０および実装用基板５０の積層体から、成長用基板１１を分離する、第１基板分離工程の一例としての成長用基板分離工程を実行する（ステップ１４）。
ステップ１４の後、成長用基板１１が分離された素子群形成基板４０および実装用基板５０の接合体に対し、成長用基板１１が取り付けられていた部位に、成長用基板１１に代えて支持用基板９０を接着させる、接着工程の一例としての支持用基板接着工程を実行する（ステップ１５）。
【００３３】
ステップ１５の後、素子群形成基板４０および実装用基板５０の接合体と支持用基板との接着体に対し、実装用基板５０に設けられた基部５１を薄層化するために研磨する実装用基板研磨工程を実行する（ステップ１６）。
ステップ１６の後、基部５１が研磨された接着体に対し、実装用基板５０側から各半導体発光素子１０のｐ側内部電極２０およびｎ側内部電極３０を露出させるためのビア・ホールＶＨを形成する、貫通孔形成工程の一例としてのビア・ホール形成工程を実行する（ステップ１７）。
ステップ１７の後、ビア・ホールＶＨまでが形成された接着体に対し、絶縁部６０（ｐ側絶縁層６１、ｎ側絶縁層６２およびｐｎ間絶縁層６３）を形成する絶縁部形成工程を実行する（ステップ１８）。
【００３４】
ステップ１８の後、絶縁部６０までが形成された接着体に対し、ｐ側バリア／シード層７１およびｎ側バリア／シード層８１を形成するバリア／シード層形成工程を実行する（ステップ１９）。
ステップ１９の後、ｐ側バリア／シード層７１およびｎ側バリア／シード層８１までが形成された接着体に対し、ｐ側プラグ部７２およびｎ側プラグ部８２を形成する、充填工程の一例としてのプラグ部形成工程を実行する（ステップ２０）。
ステップ２０の後、ｐ側プラグ部７２およびｎ側プラグ部８２までが形成された接着体に対し、実装用基板５０における基部５１側を研磨してｐｎ間絶縁層６３を露出させる電極形成面研磨工程を実行する（ステップ２１）。
ステップ２１の後、ｐｎ間絶縁層６３を露出させるための研磨までが施された接着体に対し、ｐｎ間絶縁層６３の上にｐ側外部パッド７３およびｎ側外部パッド８３を形成する外部パッド形成工程を実行する（ステップ２２）。
なお、本実施の形態では、上述したステップ１７のビア・ホール形成工程からステップ２２の外部パッド形成工程までが、外部電極形成工程に対応している。
【００３５】
ステップ２２の後、ｐ側外部パッド７３およびｎ側外部パッド８３までが形成された接着体から、支持用基板９０を分離する、第３基板分離工程の一例としての支持用基板分離工程を実行する（ステップ２３）。
ステップ２３の後、支持用基板９０が分離された素子群形成基板４０および実装用基板５０の接合体に対し、下地層１３の表面に凹凸加工を施して凹凸加工面１３ａとする光取り出し面加工工程を実行する（ステップ２４）。
ステップ２４の後、凹凸加工面１３ａまでが形成された素子群形成基板４０および実装用基板５０の接合体に対し、切断加工を施すことにより、１枚の素子群形成基板４０を、複数の半導体発光素子１０に個片化する、分割工程の一例としての個片化工程を実行する（ステップ２５）。
【００３６】
続いて、上述したステップ１１の素子群形成基板製造工程について、より具体的に説明する。
図４は、素子群形成基板４０の製造方法の一例を示すフローチャートである。
この例では、まず、ウエハ状の成長用基板１１（後述する図７参照）の一方の面に、中間層１２（後述する図７参照）、下地層１３、ｎ型半導体層１４、発光層１５およびｐ型半導体層１６を順次積層する半導体層積層工程を実行する（ステップ１１１）。
ステップ１１１の後、ｐ型半導体層１６の上に、さらに透明導電層１７を形成する透明導電層形成工程を実行する（ステップ１１２）。
ステップ１１２の後、積層された透明導電層１７、ｐ型半導体層１６、発光層１５およびｎ型半導体層１４に対し、各半導体発光素子１０の形成予定領域における一部領域（この例では上方からみたときの四隅のうちの１つの領域）を掘り込むことで、ｎ型半導体層１４の上面を露出させる掘り込み工程を実行する（ステップ１１３）。
ステップ１１３の後、各半導体発光素子１０の形成予定領域に対応して複数の貫通孔を設けた透明絶縁層１８を形成する透明絶縁層形成工程を実行する（ステップ１１４）。
ステップ１１４の後、各半導体発光素子１０の形成予定領域に対応する透明導電層１７上の透明絶縁層１８の上にそれぞれｐ側内部電極２０を形成するとともに、各半導体発光素子１０の形成予定領域に対応するｎ型半導体層１４上の透明絶縁層１８の上にそれぞれｎ側内部電極３０を形成する内部電極形成工程を実行する（ステップ１１５）。
ステップ１１５の後、ｐ側内部電極２０およびｎ側内部電極３０を含む各半導体発光素子１０の上面を覆うように、保護層１９を形成する保護層形成工程を実行する（ステップ１１６）。
ステップ１１６の後、各半導体発光素子１０の形成予定領域を区画するように、縦方向および横方向に沿ってそれぞれ複数の溝部Ｔ（後述する図５（ｂ）参照）を形成する溝部形成工程を実行し（ステップ１１７）、素子群形成基板４０を得る。
なお、素子群形成基板製造工程では、ｐ側内部電極２０の上に設けられる保護層１９に対する貫通孔の形成を行っておらず、また、ｎ側内部電極３０の上に設けられる保護層１９に対する貫通孔の形成も行っていない。
【００３７】
では、上述した手順によって得られる素子群形成基板４０の構成について、より詳細に説明する。
図５は、素子群形成基板４０の全体構成の一例を示す図であり、ここでは、各半導体発光素子１０の形成面側をみた素子群形成基板４０の上面図を示している。ここで、図５（ａ）はステップ１１６の保護層形成工程が実行され且つステップ１１７の溝部形成工程が実行される前の素子群形成基板４０を示しており、図５（ｂ）はステップ１１７の溝部形成工程が実行された後の素子群形成基板４０を示している。
また、図６は図５（ｂ）に示す素子群形成基板４０における１つの半導体発光素子１０の拡大図であり、図７は図６におけるＶＩＩ−ＶＩＩ断面図である。
【００３８】
素子群形成基板４０は、ウエハ状の成長用基板１１と、成長用基板１１の一方の面に積層された中間層１２と、中間層１２の上に形成された複数の半導体発光素子１０とを備える。なお、この例では、各半導体発光素子１０に設けられた下地層１３が、中間層１２の上に積層されることで、１枚の成長用基板１１と複数の半導体発光素子１０とが、中間層１２を介して一体化した素子群形成基板４０を構成している。
【００３９】
また、素子群形成基板４０に形成される各溝部Ｔは、各半導体発光素子１０の形成面側に設けられている。そして、各溝部Ｔは、各半導体発光素子１０の間において中間層１２まで掘り込まれており、各溝部Ｔの底部には、成長用基板１１が露出するようになっている。なお、各溝部Ｔは、成長用基板１１内にまで入り込まないように形成することが望ましい。
【００４０】
さらに、素子群形成基板４０を構成する各半導体発光素子１０において、ｐ側内部電極２０では、ｐ側内部パッド２２の背面側に、複数（この例では４×４＝１６個）のｐ側接続導体２１が配置されており、ｎ側内部電極２０では、ｎ側内部パッド３２の背面側に、複数（この例では２×２＝４個）のｎ側接続導体３１が配置されている。
【００４１】
以下、本実施の形態における素子群形成基板４０の構成、および、半導体発光素子１０の構成について説明する。なお、本明細書では、ＡｌＧａＮおよびＧａＩｎＮについて、各元素の組成比を省略した形で記述する場合がある。
＜成長用基板＞
第１基板の一例としての成長用基板１１としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種基板材料を用いることができる。成長用基板１１には、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。本実施の形態では、Ｃ面を主面とするサファイアを成長用基板１１として用いている。サファイアを成長用基板１１として用いる場合には、サファイアのＣ面上に中間層１２０（バッファ層）を形成するとよい。
【００４２】
＜中間層＞
中間層１２は、多結晶のＡｌxＧａ1-xＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌxＧａ1-xＮ（０≦ｘ≦１）のものがより好ましく、例えば、多結晶のＡｌxＧａ1-xＮ（０≦ｘ≦１）からなる厚さ１０〜５００ｎｍのものとすることができる。なお、中間層１２は、成長用基板１１と下地層１３との格子定数の違いを緩和し、成長用基板１１の（０００１）面（Ｃ面）上にｃ軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層１２の上に単結晶の下地層１３を積層すると、より一層結晶性の良い下地層１３が積層できる。なお、この例では、中間層１２をＡｌＮで構成している。
【００４３】
＜下地層＞
下地層１３としては、ＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができるが、ＡｌxＧａ1-xＮ（０≦ｘ＜１）を用いると、結晶性の良い下地層１３を形成しやすくなる。下地層１３の膜厚は０．１μｍ以上が好ましく、この膜厚以上にした方が結晶性の良好なＡｌxＧａ1-xＮ層が得られやすい。また、下地層１３の膜厚は１０μｍ以下が好ましい。なお、この例では、下地層１３をアンドープのＧａＮで構成している。
【００４４】
＜ｎ型半導体層＞
第１の導電型（この例ではｎ型）を有する第１半導体層の一例としてのｎ型半導体層１４は、成長用基板１１側（この例では下地層１３）に積層されるｎコンタクト層と、ｎコンタクト層に積層されるｎクラッド層とで構成することが好ましい。なお、ｎコンタクト層はｎクラッド層を兼ねることも可能である。また、前述の下地層１３をｎ型半導体層１４に含めてもよい。
【００４５】
ｎコンタクト層は、ｎ側内部電極３０を設けるための層である。したがって、ｎ型半導体層１４における上面には、ｎコンタクト層を露出させておくとよい。ｎコンタクト層としては、ＡｌxＧａ1-xＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）を用いるとよい。
【００４６】
ｎクラッド層は、発光層１５へのキャリアの注入とキャリアの閉じ込めとを行なう層である。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層をＧａＩｎＮで形成する場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。
【００４７】
なお、ｎクラッド層を、超格子構造を含む層とする場合には、１０ｎｍ以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なるとともに１０ｎｍ以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであってもよい。
また、ｎクラッド層は、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよく、この場合には、ＧａＩｎＮとＧａＮとの交互構造又は組成の異なるＧａＩｎＮ同士の交互構造とすることが好ましい。
【００４８】
＜発光層＞
発光層１５としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。
量子井戸構造の井戸層としては、通常、Ｇａ1-yＩｎyＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が用いられる。井戸層の膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層１５の場合は、上記Ｇａ1-yＩｎyＮを井戸層とし、井戸層よりバンドギャップエネルギーが大きいＡｌzＧａ1-zＮ（０≦ｚ＜０．３）を障壁層とする。井戸層および障壁層には、不純物をドープしてもよいし、しなくてもよい。
【００４９】
＜ｐ型半導体層＞
第２の導電型（この例ではｐ型）を有する第２半導体層の一例としてのｐ型半導体層１６は、発光層１５に積層されるｐクラッド層と、ｐクラッド層に積層されるｐコンタクト層とで構成することが好ましい。ただし、ｐコンタクト層がｐクラッド層を兼ねることも可能である。
【００５０】
ｐクラッド層は、発光層１５へのキャリアの閉じ込めとキャリアの注入とを行なう層である。ｐクラッド層としては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、例えばＡｌxＧａ1-xＮ（０＜ｘ≦０．４）を用いることができる。
ｐクラッド層が、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
また、ｐクラッド層は、複数回積層した超格子構造としてもよく、この場合には、ＡｌＧａＮとＡｌＧａＮとの交互構造又はＡｌＧａＮとＧａＮとの交互構造とすることが好ましい。
【００５１】
ｐコンタクト層は、透明導電層１７を介してｐ側内部電極２０を設けるための層である。ｐコンタクト層は、ＡｌxＧａ1-xＮ（０≦ｘ≦０．４）とすることが好ましい。ｐコンタクト層におけるＡｌ組成が上記範囲であると、良好な結晶性の維持および透明導電層１７との良好なオーミック接触の維持が可能となる点で好ましい。
ｐコンタクト層の膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。ｐコンタクト層の膜厚をこの範囲とすると、順方向電圧Ｖｆを低減できる点で好ましい。
【００５２】
＜透明導電層＞
透明導電層１７は、ｐ型半導体層１６の上面のうち周縁部を除くほぼ全面を覆うように形成されている。
透明導電層１７は、ｐ型半導体層１６とオーミックコンタクトがとれ、しかもｐ型半導体層１６との接触抵抗が小さいものを用いることが好ましい。また、この半導体発光素子１０では、発光層１５からの光を、透明導電層１７および透明絶縁層１８等を介して下地層１３側に取り出すことから、透明導電層１７は光透過性に優れたものを用いることが好ましい。さらにまた、ｐ型半導体層１６の全面に渡って均一に電流を拡散させるために、透明導電層１７は優れた導電性を有し、且つ、抵抗分布が少ないものを用いることが好ましい。
【００５３】
なお、透明導電層１７の厚さは２ｎｍ〜５００ｎｍの範囲より選択することができる。ここで、透明導電層１７の厚さが２ｎｍよりも薄いと、ｐ型半導体層１６とオーミックコンタクトが取れにくい場合があり、また、透明導電層１７の厚さが５００ｎｍよりも厚いと、発光層１５から出力される光および透明絶縁層１８等からの反射光に対する光透過性の点で好ましくない場合がある。
【００５４】
透明導電層１７としては、例えば酸化物の導電性材料であって、発光層１５から出射される波長の光に対する光透過性のよいものを用いることができる。発光層１５から出力される波長の光に対する透過率は、９０％以上、望ましくは９５％以上である。特に、Ｉｎを含む酸化物の一部は、他の透明導電膜と比較して光透過性および導電性の両者がともに優れている点で好ましい。Ｉｎを含む導電性の酸化物としては、例えばＩＺＯ（酸化インジウム亜鉛（Ｉｎ2Ｏ3−ＺｎＯ））、ＩＴＯ（酸化インジウム錫（Ｉｎ2Ｏ3−ＳｎＯ2））、ＩＧＯ（酸化インジウムガリウム（Ｉｎ2Ｏ3−Ｇａ2Ｏ3））、ＩＣＯ（酸化インジウムセリウム（Ｉｎ2Ｏ3−ＣｅＯ2））等が挙げられる。なお、これらの中に、例えばフッ素などのドーパントが添加されていてもかまわない。また、例えばＩｎを含まない酸化物、例えばキャリアをドープしたＳｎＯ2、ＺｎＯ2、ＴｉＯ2等の導電性材料を用いてもよい。
これらの材料を、この技術分野でよく知られた慣用の手段によって設けることで、透明導電層１７を形成することができる。そして、透明導電層１７を形成した後に、熱処理を施して結晶化を促進させることにより、透明導電層１７の光透過率が上がるとともに、仕事関数が上がり且つシート抵抗が下がることでｐ型半導体層１６（ｐ−ＧａＮ）とのオーミックコンタクトが取りやすくなる。
【００５５】
本実施の形態において、透明導電層１７は、結晶化された構造のものを使用してよく、特に六方晶構造又はビックスバイト構造を有するＩｎ2Ｏ3結晶を含む透光性材料（例えば、ＩＺＯやＩＴＯ等）を好ましく使用することができる。
また、透明導電層１７に用いる膜としては、比抵抗が低くなる組成を使用することが好ましい。例えば、ＩＺＯ中のＺｎＯ濃度は１〜２０質量％であることが好ましく、５〜１５質量％の範囲であることが更に好ましく、１０質量％であると特に好ましい。
さらに、透明導電層１７は、得られた膜の密着性を高めるという観点からすれば、例えばスパッタ法で形成することが望ましい。
【００５６】
＜透明絶縁層＞
透明絶縁層１８は、例えば図７に示すように、透明導電層１７、透明導電層１７が積層されていないｐ型半導体層１６、および発光層１５が積層されていないｎ型半導体層１４をそれぞれ覆うように積層されている。また、透明絶縁層１８は、各層の表面を覆うだけでなく、発光層１５およびｐ型半導体層１６の側面、すなわちｐ型半導体層１６とｎ型半導体層１４とで形成される段差の壁部にあたる部分を覆い、さらに透明導電層１７の側面も覆う。
【００５７】
そして、透明絶縁層１８は、上述のように、発光層１５から出力される光に対する透過性、透明導電層１７の屈折率（第１屈折率ｎ１）よりも低い屈折率（第２屈折率ｎ２）、および絶縁性を有する材質にて構成される。透明絶縁層１８を構成する材料としては、例えばＳｉＯ２（酸化珪素）やＭｇＦ２（フッ化マグネシウム）、ＣａＦ２（フッ化カルシウム）、Ｓｉ３Ｎ４（窒化珪素）、Ａｌ２Ｏ３（酸化アルミニウム）を使用することができる。なお、この例では、透明絶縁層１８として、絶縁性が高く、屈折率が小さく（１．４〜１．５）、耐湿性に優れた、最適な材料であるＳｉＯ２（二酸化珪素）を用いた。
【００５８】
また、本実施の形態において、透明絶縁層１８の膜厚をＨとし、発光層１５の発光波長λ（ｎｍ）を、透明絶縁層１８の屈折率である第２屈折率ｎ２の４倍で除したものをＱとしたとき、膜厚Ｈは、以下に示す式（１）の関係で設定される。但しＡは整数である。
【００５９】
Ｈ＝ＡＱ …（１）
【００６０】
そして、透明絶縁層１８の膜厚Ｈは、以下の式（２）に基づいて設定されていること、すなわち、膜厚Ｈが３λ／４ｎ２以上となる範囲にあること（膜厚Ｈが３Ｑ以上であること、望ましくは３Ｑ以上且つ奇数倍のＱであること）がより好ましい。なお、ここでいう膜厚Ｈ（＝ＡＱ）とは、そのＡＱを中心として、（Ａ−０．５）×Ｑ≦Ｈ（＝ＡＱ）≦（Ａ＋０．５）×Ｑの膜厚範囲をいう。更に、発光出力の向上には望ましくは５Ｑ以上である。ただし、生産コストの制約および、膜厚の増加に伴い本発明の課題であるクラック発生がしやすくなる点から、膜厚Ｈは２０Ｑ以下、望ましくは、１０Ｑ以下が好適である。透明絶縁層１８の膜厚Ｈをこの範囲から選択した場合、発光層１５から出力される光に対する光学的な反射率が増大し、結果として高い発光出力が得られる。この例において、透明絶縁層１８の膜厚Ｈは、例えばＡ＝５、λ＝４６０ｎｍ、ｎ２＝１．５とした場合、Ｈ＝３７５ｎｍである。
【００６１】
３λ／４ｎ２≧Ｈ …（２）
【００６２】
＜ｐ側内部電極＞
図８は、本実施の形態の半導体発光素子１０におけるｐ側内部電極２０周辺の断面構成の一例を示す図である。ここで、図８は、図７におけるｐ側内部電極２０周辺の断面を拡大したものとなっている。
【００６３】
正の内部電極の一例としてのｐ側内部電極２０は、最も透明導電層１７および透明絶縁層１８に近い側において、これら透明導電層１７および透明絶縁層１８と接するように積層されるｐ密着層２０１と、ｐ密着層２０１に積層されるｐ金属反射層２０２と、ｐ金属反射層２０２に積層されるｐ拡散防止層２０３と、ｐ拡散防止層２０３に積層されるｐボンディング層２０４と、ｐボンディング層２０４に積層され、さらにその上に保護層１９が積層されるｐ保護密着層２０５とを有する。そして、本実施の形態では、ｐ密着層２０１、ｐ金属反射層２０２、ｐ拡散防止層２０３、ｐボンディング層２０４およびｐ保護密着層２０５によって、複数のｐ側接続導体２１とｐ側内部パッド２２とが一体化した、ｐ側内部電極２０を構成している。
【００６４】
以下、本実施の形態におけるｐ側内部電極２０の各構成を説明する。
［ｐ密着層］
ｐ密着層２０１は、図８に示したように、透明絶縁層１８および透明絶縁層１８に設けられた各貫通孔を介して露出する透明導電層１７の上に積層され、且つ、その上にはｐ金属反射層２０２が積層される。このｐ密着層２０１は、これら３つの層を構成する材料の物理的な密着性を高めるために設けられている。ただし、透明絶縁層１８とｐ金属反射層２０２との密着性が良好な場合は、ｐ密着層２０１を省略することできる。
【００６５】
また、本実施の形態の半導体発光素子１０では、発光層１５から出力される光のうち、ｐ側内部電極２０側に入射してきた光を、透明導電層１７、透明絶縁層１８およびｐ金属反射層２０２などを介して下地層１３側に反射させることから、ｐ密着層２０１として光透過性に優れた材料を用いることが好ましい。さらにまた、ｐ側内部電極２０からｐ型半導体層１６の全面に渡って均一に電流を拡散させるために、ｐ密着層２０１として、導電性に優れ、面方向における抵抗分布が少なく、しかも透明導電層１７との接触抵抗が低く抑えられたものを用いることが好ましい。
【００６６】
これらの点から、ｐ密着層２０１として透明導電層を用いることが好ましい。この例では、ｐ密着層２０１として、導電性を有する金属酸化物であって、発光層１５から出射される波長の光に対する光透過性のよいものが用いられる。特に、Ｉｎを含む金属酸化物は、他の透明導電膜と比較して光透過性および導電性の両者がともに優れている点で好ましい。Ｉｎを含む導電性の金属酸化物としては、例えばＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＩＧＯ（酸化インジウムガリウム（Ｉｎ２Ｏ３−Ｇａ２Ｏ３））、ＩＣＯ（酸化インジウムセリウム（Ｉｎ２Ｏ３−ＣｅＯ２））等が挙げられる。特に好ましくはＩＺＯ（酸化インジウム亜鉛（Ｉｎ2Ｏ3−ＺｎＯ））が挙げられる。
【００６７】
このｐ密着層２０１の膜厚は、上述した理由により、好ましくは１ｎｍ〜５０ｎｍの範囲から選ばれる。ｐ密着層２０１の膜厚が１ｎｍ未満の場合には、透明導電層１７との密着性が低下し、接触抵抗が高くなる恐れがある。一方、ｐ密着層２０１の膜厚が５０ｎｍを越える場合には、光透過性が低下することになってしまい、得られる半導体発光素子１０における発光出力の低下を招く。この例において、ｐ密着層２０１の膜厚は例えば、１〜５ｎｍが望ましい。
【００６８】
［ｐ金属反射層］
ｐ金属反射層２０２は、図８に示したように、ｐ密着層２０１の上に積層され、且つ、その上にはｐ拡散防止層２０３が積層される。ｐ金属反射層２０２は、発光層１５から出射され、透明導電層１７および透明絶縁層１８を通過してきた光を、下地層１３側に向けて反射させるために設けられている。ここで、本実施の形態では、ｐ密着層２０１を介して透明絶縁層１８とｐ金属反射層２０２とを配置することにより、これら透明絶縁層１８およびｐ金属反射層２０２が直接には接触しない構造となっている。また、ｐ金属反射層２０２は、ｐ側内部電極２０の構成要素の１つとなっていることから、自身の抵抗が低く且つｐ密着層２０１との接触抵抗が低く抑えられるものを用いることが好ましい。
【００６９】
本実施の形態のｐ金属反射層２０２は、銀、パラジウム、銅、アルミニウム、ニッケル、金、白金などの金属および少なくともこれらのうちの１つを含む合金で構成されている。特に、ｐ金属反射層２０２として銀または銀合金を用いることは、発光層１５から出力される可視光領域の全波長の光に対して、高い光反射性を有している点で好ましい。ここで、ｐ金属反射層２０２として銀を用いると、使用環境によっては耐熱性、耐高温高湿性（所謂マイグレーションの抑制）が十分でない場合があることから、銀合金が好ましく使用される。特に、パラジウム、銅を含む銀合金を用いることが望ましい。
【００７０】
ｐ金属反射層２０２として銀あるいは銀合金を用いた場合、ｐ密着層２０１の材質としては、Ｉｎを含む酸化物、例えばＩＺＯやＩＴＯ等の透明導電性材料を用いることが好ましい。ここで、ｐ密着層２０１を設けずに透明絶縁層１８の上にｐ金属反射層２０２を直接に積層した場合、ｐ密着層２０１を設けた場合と比較して、密着性が著しく低下する。
【００７１】
このｐ金属反射層２０２の膜厚は、好ましくは８０ｎｍ〜２００ｎｍの範囲から選ばれる。ｐ金属反射層２０２の膜厚が８０ｎｍ未満の場合には、ｐ金属反射層２０２による光反射率が低下する。また、ｐ金属反射層２０２の膜厚が２００ｎｍを越える場合には、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐ金属反射層２０２の膜厚は１００ｎｍである。
【００７２】
［ｐ拡散防止層］
ｐ拡散防止層２０３は、図８に示したように、ｐ金属反射層２０２の上に積層され、且つ、その上にはｐボンディング層２０４が積層される。ｐ拡散防止層２０３は、接触状態にあるｐ金属反射層２０２を構成する金属（この例では銀合金）、および、接触状態にあるｐボンディング層２０４を構成する金属（この例では金（詳細は後述））の拡散を、それぞれ抑制するために設けられている。ここで、本実施の形態では、ｐ拡散防止層２０３を介してｐ金属反射層２０２とｐボンディング層２０４とを配置することにより、これらｐ金属反射層２０２およびｐボンディング層２０４が直接には接触しない構造となっている。また、ｐ拡散防止層２０３は、ｐ側内部電極２０の構成要素の１つとなっていることから、自身の抵抗が低く且つｐ金属反射層２０２およびｐボンディング層２０４との接触抵抗がそれぞれ低く抑えられるものを用いることが好ましい。なお、ｐ拡散防止層２０３は、発光層１５からの光を透過させる機能を基本的に必要としないので、上述したｐ密着層２０１とは異なり、光透過性を有している必要はない。ｐ拡散防止層２０３には、チタン、タンタル、タングステン、モリブデン、クロム、白金、パラジウム、ニッケル等の、高温で安定な高融点金属を用いることが望ましい。また、ｐ拡散防止層２０３は単層構成としてもよいが、ｐ金属反射層２０２およびｐボンディング層２０４の両者に対して、良好な密着性が得られるとともにこれらと合金化しない適切な材料がない場合には、以下に説明するように多層構造を用いるのが望ましい。
【００７３】
本実施の形態におけるｐ拡散防止層２０３は、ｐ金属反射層２０２に積層されるｐ第１拡散防止層２０３ａと、ｐ第１拡散防止層２０３ａに積層されるｐ第２拡散防止層２０３ｂと、ｐ第２拡散防止層２０３ｂに積層され、さらにその上にｐボンディング層２０４が積層されるｐ第３拡散防止層２０３ｃとを備える。
【００７４】
本実施の形態では、ｐ第１拡散防止層２０３ａとして例えばタンタルを、ｐ第２拡散防止層２０３ｂとして例えばチタンを、ｐ第３拡散防止層２０３ｃとして例えば白金を、それぞれ用いている。なお、ｐ第２拡散防止層２０３ｂとして、チタンに代えてニッケルを用いてもよい。
【００７５】
ここで、ｐ第１拡散防止層２０３ａおよびｐ第２拡散防止層２０３ｂは、上述したｐ金属反射層２０２を構成する金属（この例では銀合金）の拡散を抑制するだけでなく、ｐ第３拡散防止層２０３ｃを構成する金属（この例では白金）の拡散を抑制する機能も有している。また、ｐ第３拡散防止層２０３ｃは、上述したｐボンディング層２０４を構成する金属（この例では金）の拡散を抑制するだけでなく、ｐ第２拡散防止層２０３ｂを構成する金属（この例ではチタン）の拡散を抑制する機能も有している。
【００７６】
そして、ｐ第１拡散防止層２０３ａの膜厚は、好ましくは２０ｎｍ〜２００ｎｍの範囲から選ばれる。ｐ第１拡散防止層２０３ａの膜厚が２０ｎｍ未満の場合には、ｐ金属反射層２０２（この例では銀合金）とｐ第３拡散防止層２０３ｃ（この例では白金）とのバリア性が不十分となり、この例では銀と白金とが反応するおそれがある。また、ｐ第１拡散防止層２０３ａの膜厚が２００ｎｍを越える場合には、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐ第１拡散防止層２０３ａの膜厚は５０ｎｍ〜１００ｎｍである。
【００７７】
また、ｐ第２拡散防止層２０３ｂの膜厚は、好ましくは２０ｎｍ〜５００ｎｍから選ばれる。ｐ第２拡散防止層２０３ｂの膜厚が２０ｎｍ未満の場合には、ｐ第２拡散防止層２０３ｂとｐ第３拡散防止層２０３ｃとの密着性が低下する懸念がある。さらに、ｐ金属反射層２０２（この例では銀合金）とｐ第３拡散防止層２０３ｃ（この例では白金）とのバリア性が不十分となり、この例では銀と白金が反応するおそれがある。また、ｐ第２拡散防止層２０３ｂの膜厚が５００ｎｍを越える場合には、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐ第２拡散防止層２０３ｂの膜厚は３００ｎｍである。
【００７８】
さらに、ｐ第３拡散防止層２０３ｃの膜厚は、好ましくは５０ｎｍ〜２００ｎｍの範囲から選ばれる。ｐ第３拡散防止層２０３ｃの膜厚が５０ｎｍ未満の場合には、ｐ第２拡散防止層２０３ｂ（この例ではチタン）とｐボンディング層２０４（この例では金）とが反応するおそれがある。また、ｐ第３拡散防止層２０３ｃの膜厚が２００ｎｍを越える場合には、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐ第３拡散防止層２０３ｃの膜厚は１００ｎｍである。
【００７９】
［ｐボンディング層］
ｐボンディング層２０４は、図８に示したように、ｐ拡散防止層２０３の上に積層され、且つ、その上にはｐ保護密着層２０５が積層される。ｐボンディング層２０４は、ｐ側外部電極７０と電気的に接続されることによりｐ側内部電極２０に給電を行うために設けられている。ここで、本実施の形態では、ｐ拡散防止層２０３を介してｐ金属反射層２０２とｐボンディング層２０４とを配置することにより、これらｐ金属反射層２０２とｐボンディング層２０４が直接には接触しない構造となっている。また、ｐボンディング層２０４は、ｐ側内部電極２０の構成要素の１つとなっていることから、自身の抵抗が低く且つｐ拡散防止層２０３との接触抵抗が低く抑えられるものを用いることが好ましい。なお、ｐボンディング層２０４は、ｐ拡散防止層２０３と同様、発光層１５からの光を透過させる機能を基本的に必要としないので、光透過性を有している必要はない。
【００８０】
本実施の形態におけるｐボンディング層２０４は、最上位すなわち外部に露出する最表層が金であれば、金属の多層構造を有するものであってもよいし、金の単層構造を有するものであってもよい。なお、本実施の形態では、ｐボンディング層２０４として、金の単層膜を採用している。
【００８１】
このｐボンディング層２０４の膜厚は、好ましくは１００ｎｍ〜２μｍの範囲から選ばれる。ｐボンディング層２０４の膜厚が１００ｎｍ未満の場合には、ボンディング時における衝撃吸収性が低下する。また、ｐボンディング層２０４の膜厚が２μｍを越える場合には、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐボンディング層２０４の膜厚は５５０ｎｍである。
【００８２】
［ｐ保護密着層］
ｐ保護密着層２０５は、図８に示したように、ｐボンディング層２０４の上に積層され、且つ、その上には保護層１９が積層される。このｐ保護密着層２０５は、これら２つの層を構成する材料の物理的な密着性を高めるために設けられている。
【００８３】
本実施の形態のｐ保護密着層２０５は、チタンで構成されている。なお、ｐ保護密着層２０５として、チタンに代えてタンタルを用いてもよい。
【００８４】
そして、ｐ保護密着層２０５の膜厚は、好ましくは５ｎｍ〜５０ｎｍの範囲から選ばれる。ｐ保護密着層２０５の膜厚が５ｎｍ未満の場合には、ｐボンディング層２０４と保護層１９との密着性が低下する。また、ｐ保護密着層２０５の膜厚が２０ｎｍを越える場合には、エッチング工程における作業時間が長くなり、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐ保護密着層２０５の膜厚は１５ｎｍである。
【００８５】
＜ｎ側内部電極＞
図９は、本実施の形態の半導体発光素子１０におけるｎ側内部電極３０周辺の断面構成の一例を示す図である。ここで、図９は、図７におけるｎ側内部電極３０周辺の断面を拡大したものとなっている。
【００８６】
負の内部電極の一例としてのｎ側内部電極３０は、最もｎ型半導体層１４および透明絶縁層１８に近い側において、これらｎ型半導体層１４および透明絶縁層１８と接するように積層されるｎ密着層３０１と、ｎ密着層３０１に積層されるｎ金属反射層３０２と、ｎ金属反射層３０２に積層されるｎ拡散防止層３０３と、ｎ拡散防止層３０３に積層されるｎボンディング層３０４と、ｎボンディング層３０４に積層され、さらにその上に保護層１９が積層されるｎ保護密着層３０５とを有する。そして、本実施の形態では、ｎ密着層３０１、ｎ金属反射層３０２、ｎ拡散防止層３０３、ｎボンディング層３０４およびｎ保護密着層３０５によって、複数のｎ側接続導体３１とｎ側内部パッド３２とが一体化した、ｎ側内部電極３０を構成している。
【００８７】
以下、本実施の形態におけるｎ側内部電極３０の各構成を説明する。
［ｎ密着層］
ｎ密着層３０１は、図９に示したように、透明絶縁層１８および透明絶縁層１８に設けられた各貫通孔を介して露出するｎ型半導体層１４の上に積層され、且つ、その上にはｎ金属反射層３０２が積層される。このｎ密着層３０１は、これら３つの層を構成する材料の物理的な密着性を高め、ｎ型半導体層１４と接触抵抗の低いオーミック接触を得るために設けられている。
【００８８】
また、本実施の形態の半導体発光素子１０では、発光層１５から出力される光のうち、ｎ側内部電極３０側に入射してきた光を、透明絶縁層１８およびｎ金属反射層３０２などを介して下地層１３側に反射させることから、ｎ密着層３０１として光透過性に優れた材料を用いるか、光の吸収が少ないとともに光反射性の高い材料を用いることが好ましい。さらにまた、ｎ側内部電極３０からｎ型半導体層１４に電流を拡散させるために、ｎ密着層３０１として、導電性に優れ、面方向における抵抗分布が少なく、しかもｎ型半導体層１４との接触抵抗が低く抑えられたものを用いることが好ましい。
【００８９】
これらの点から、ｎ密着層３０１として透明導電層を用いることが好ましい。例えば、ｎ密着層３０１として、導電性を有し仕事関数が低く且つ極めて薄く形成された金属からなる透光性金属薄膜を用いている。本実施の形態では、ｎ密着層３０１はチタンで構成されている。また、上述したｐ密着層２０１と同様に、金属酸化物からなる透明導電層を用いてもよい。また、ｎ金属反射層３０２が、ｎ密着層３０１と同等の機能を果たす材質で構成される場合は、ｎ密着層３０１を省略することができる。
【００９０】
このｎ密着層３０１の膜厚は、上述した理由により、好ましくは１ｎｍ〜５０ｎｍの範囲から選ばれる。ｎ密着層３０１の膜厚が１ｎｍ未満の場合には、ｎ型半導体層１４との密着性が低下し、接触抵抗が高くなる恐れがある。一方、ｎ密着層３０１の膜厚が５０ｎｍを越える場合には、光透過性が低下するとともに、厚さ方向の抵抗（直列抵抗）が高くなるため、得られる半導体発光素子１０における順方向電圧Ｖｆの増加を招く。この例において、ｎ密着層３０１の膜厚は例えば２ｎｍである。
【００９１】
［ｎ金属反射層］
ｎ金属反射層３０２は、図９に示したように、ｎ密着層３０１の上に積層され、且つ、その上にはｎ拡散防止層３０３が積層される。ｎ金属反射層３０２は、発光層１５から出射され、内部反射等に伴ってｎ型半導体層１４および透明絶縁層１８を通過してきた光を、下地層１３側に向けて反射させるために設けられている。ここで、本実施の形態では、ｎ密着層３０１を介して透明絶縁層１８とｎ金属反射層３０２とを配置することにより、これら透明絶縁層１８およびｎ金属反射層３０２が直接には接触しない構造となっている。また、ｎ金属反射層３０２は、ｎ側内部電極３０の構成要素の１つとなっていることから、自身の抵抗が低く且つｎ密着層３０１との接触抵抗が低く抑えられるものを用いることが好ましい。
【００９２】
本実施の形態のｎ金属反射層３０２は、アルミニウム、パラジウム、銅、ニッケル、銀、ネオジウム、金、白金などの金属および少なくともこれらのうちの１つを含む合金で構成されている。特に、ｎ金属反射層３０２として仕事関数が低いアルミニウム合金を用いることは、ｎ密着層３０１を介したｎ型半導体層１４との接触抵抗を低く抑えられる点で好ましい。
【００９３】
ｎ金属反射層３０２としてアルミニウムあるいはアルミニウム合金を用いた場合、ｎ密着層３０１の材質としては、ｎ型半導体層１４との接触抵抗が低く仕事関数が低いチタン等の透光性金属薄膜材料を用いることが好ましい。ここで、ｎ密着層３０１を設けずに透明絶縁層１８の上にｎ金属反射層３０２を直接に積層した場合、ｎ密着層３０１を設けた場合と比較して、密着性が低下する。
【００９４】
このｎ金属反射層３０２の膜厚は、好ましくは８０ｎｍ〜２００ｎｍの範囲から選ばれる。ｎ金属反射層３０２の膜厚が８０ｎｍ未満の場合には、ｎ金属反射層３０２による光反射率が低下する。また、ｎ金属反射層３０２の膜厚が２００ｎｍを超える場合には、半導体発光素子１０の製造にかかるコストが上昇してしまう。なお、この例において、ｎ金属反射層３０２の膜厚は１００ｎｍである。
【００９５】
［ｎ拡散防止層］
ｎ拡散防止層３０３は、図９に示したように、ｎ金属反射層３０２の上に積層され、且つ、その上にはｎボンディング層３０４が積層される。ｎ拡散防止層３０３は、接触状態にあるｎ金属反射層３０２を構成する金属（この例ではアルミニウム合金）、および、接触状態にあるｎボンディング層３０４を構成する金属（この例では金（詳細は後述））の拡散を、それぞれ抑制するために設けられている。ここで、本実施の形態では、ｎ拡散防止層３０３を介してｎ金属反射層３０２とｎボンディング層３０４とを配置することにより、これらｎ金属反射層３０２およびｎボンディング層３０４が直接には接触しない構造となっている。また、ｎ拡散防止層３０３は、ｎ側内部電極３０の構成要素の１つとなっていることから、自身の抵抗が低く且つｎ金属反射層３０２およびｎボンディング層３０４との接触抵抗がそれぞれ低く抑えられるものを用いることが好ましい。なお、ｎ拡散防止層３０３は、発光層１５からの光を透過させる機能を基本的に必要としないので、上述したｎ密着層３０１とは異なり、光透過性を有している必要はない。ｎ拡散防止層３０３には、チタン、タンタル、タングステン、モリブデン、クロム、白金、パラジウム、ニッケル等の、高温で安定な高融点金属を用いることが望ましい。また、ｎ拡散防止層３０３は単層構成としてもよいが、ｎ金属反射層３０２およびｎボンディング層３０４の両者に対して、良好な密着性が得られるとともにこれらと合金化しない適切な材料がない場合には、以下に説明するように多層構造を用いるのが望ましい。
【００９６】
本実施の形態におけるｎ拡散防止層３０３は、ｎ金属反射層３０２に積層されるｎ第１拡散防止層３０３ａと、ｎ第１拡散防止層３０３ａに積層されるｎ第２拡散防止層３０３ｂと、ｎ第２拡散防止層３０３ｂに積層され、さらにその上にｎボンディング層３０４が積層されるｎ第３拡散防止層３０３ｃとを備える。
【００９７】
ここで、ｎ第１拡散防止層３０３ａおよびｎ第２拡散防止層３０３ｂは、上述したｎ金属反射層３０２を構成する金属（この例ではアルミニウム合金）の拡散を抑制するだけでなく、ｎ第３拡散防止層３０３ｃを構成する金属（この例では白金）の拡散を抑制する機能も有している。また、ｎ第３拡散防止層３０３ｃは、上述したｎボンディング層３０４を構成する金属（この例では金）の拡散を抑制するだけでなく、ｎ第２拡散防止層３０３ｂを構成する金属（この例ではチタン）の拡散を抑制する機能も有している。
【００９８】
そして、本実施の形態では、ｎ第１拡散防止層３０３ａおよびｐ第１拡散防止層２０３ａ、ｎ第２拡散防止層３０３ｂおよびｐ第２拡散防止層２０３ｂ、そしてｎ第３拡散防止層３０３ｃおよびｐ第３拡散防止層２０３ｃが、それぞれ、同一材料且つ同一厚さで構成されている。
【００９９】
［ｎボンディング層］
ｎボンディング層３０４は、図９に示したように、ｎ拡散防止層３０３の上に積層され、且つ、その上にはｎ保護密着層３０５が積層される。ｎボンディング層３０４は、外部と電気的に接続されることによりｎ側内部電極３０に給電を行うために設けられている。ここで、本実施の形態では、ｎ拡散防止層３０３を介してｎ金属反射層３０２とｎボンディング層３０４とを配置することにより、これらｎ金属反射層３０２とｎボンディング層３０４が直接には接触しない構造となっている。また、ｎボンディング層３０４は、ｎ側内部電極３０の構成要素の１つとなっていることから、自身の抵抗が低く且つｎ拡散防止層３０３との接触抵抗が低く抑えられるものを用いることが好ましい。なお、ｎボンディング層３０４は、ｎ拡散防止層３０３と同様、発光層１５からの光を透過させる機能を基本的に必要としないので、光透過性を有している必要はない。
【０１００】
そして、本実施の形態では、ｎボンディング層３０４およびｐボンディング層２０４が、同一材料且つ同一厚さで構成されている。
【０１０１】
［ｎ保護密着層］
ｎ保護密着層３０５は、図９に示したように、ｎボンディング層３０４の上に積層され、且つ、その上には保護層１９が積層される。このｎ保護密着層３０５は、これら２つの層を構成する材料の物理的な密着性を高めるために設けられている。
【０１０２】
そして、本実施の形態では、ｎ保護密着層３０５およびｐ保護密着層２０５が、同一材料且つ同一厚さで構成されている。
【０１０３】
また、本実施の形態では、ｎ密着層３０１、ｎ金属反射層３０２、ｎ第１拡散防止層３０３ａおよびｎ第２拡散防止層３０３ｂの周囲（側面も含む）を覆うようにｎ第３拡散防止層３０３ｃが積層され、このｎ第３拡散防止層３０３ｃの周囲（側面も含む）を覆うようにｎボンディング層３０４が積層され、さらに、上記一部の領域を除いてこのｎボンディング層３０４の周囲（側面も含む）を覆うようにｎ保護密着層３０５が積層されている。そして、上記一部の領域を除いてｎ型半導体層１４および透明絶縁層１８に対しｎ側内部電極３０の周囲を覆うように、保護層１９が積層されている。
【０１０４】
なお、本実施の形態では、ｐ拡散防止層２０３およびｎ拡散防止層３０３を、それぞれ３層構成としていたが、これらの構成層数については、適宜設計変更して差し支えない。
【０１０５】
＜保護層＞
本実施の形態では、ｐ密着層２０１、ｐ金属反射層２０２、ｐ第１拡散防止層２０３ａおよびｐ第２拡散防止層２０３ｂの周囲（側面も含む）を覆うようにｐ第３拡散防止層２０３ｃが積層され、このｐ第３拡散防止層２０３ｃの周囲（側面も含む）を覆うようにｐボンディング層２０４が積層され、さらに、上記一部の領域を除いてこのｐボンディング層２０４の周囲（側面も含む）を覆うようにｐ保護密着層２０５が積層されている。そして、上記一部の領域を除いて透明導電層１７および透明絶縁層１８に対しｐ側内部電極２０の周囲を覆うように、保護層１９が積層されている。
【０１０６】
保護層１９は、絶縁性を有し且つ耐湿性に優れた材質にて構成される。保護層１９を構成する材料としては、例えばＳｉＯ２（酸化珪素）、Ｓｉ３Ｎ４（窒化珪素）、Ａｌ２Ｏ３（酸化アルミニウム）を使用することができる。なお、この例では、保護層１９として、絶縁性が高く、耐湿性に優れた、最適な材料であるＳｉＯ２（二酸化珪素）を用いた。特に、ＳｉＯ２やＡｌ２Ｏ３のような酸化物は、シロキサン構造を含む絶縁性材料の前駆体と堅固な結合を形成することができ、好ましい。
【０１０７】
続いて、図３に示す発光チップ１の製造方法について、詳細に説明する。
<<素子群形成基板製造工程および実装用基板製造工程>>
図１０は、ステップ１１の素子群形成基板製造工程の一例およびステップ１２の実装用基板製造工程の一例を説明するための図である。より具体的に説明すると、図１０（ａ）は、素子群形成基板製造工程を実行することによって得られる素子群形成基板４０の断面構成の一例を示す図であり、図１０（ｂ）は、実装用基板製造工程を実行することによって得られる実装用基板５０の断面構成の一例を示す図である。
【０１０８】
図１０（ａ）に示す素子群形成基板４０は、図５〜図８を用いて説明したものと同じ構成を有している。すなわち、素子群形成基板４０では、複数の溝Ｔによって分離された複数の半導体発光素子１０が、中間層１２を介して、ウエハ状に形成された１枚の成長用基板１１の一方の面に取り付けられた状態となっている。なお、ここでは、成長用基板１１として直径が１００ｍｍのものを用いている。
一方、図１０（ｂ）に示す実装用基板５０は、ウエハ状に形成された１枚の基部５１の一方の面に、接合部５２が形成された構成を有している。
【０１０９】
ここで、第２基板の一例としての基部５１としては、特に限定されず、各種基板材料を用いることができる。基部５１には、例えば、シリコン、サファイア、ＳｉＣ、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。また、基部５１として、ガラスからなる基板を用いることもできる。中でも、シリコンやガラスは放熱性が高く、基部５１として好ましい。さらに、基部５１における一方の面の大きさは、素子群形成基板４０の成長用基板１１における各半導体発光素子１０の形成面の大きさと同等以上とすることが望ましい。本実施の形態では、（１００）面を主面とする、アンドープのシリコンを基部５１として用いている。また、この例において、シリコンからなる基部５１の直径は１００ｍｍであり、その厚さは５２５μｍである。なお、基部５１として、ｐ型不純物がドープされたシリコンあるいはｎ型不純物がドープされたシリコンを用いてもかまわない。
【０１１０】
一方、実装用基板５０を構成する接合部５２としては、実装用基板製造工程において基部５１との密着性がよく、且つ、接合工程において接合対象（この例では、素子群形成基板４０に設けられた、ＳｉＯ２（二酸化珪素）からなる保護層１９）との接合性がよいものであれば、特に限定されず、各種材料を用いることができる。ただし、接合部５２は、絶縁性、耐候性、耐薬品性を有するとともに、後述する接合工程において、２００℃以下の温度、好ましくは１００℃〜２００℃の温度で素子群形成基板４０との接合が可能な材料であることが望ましい。接合部５２としては、例えば、半導体プロセスにおいて実装に用いられるアンダーフィル用接着剤や、半導体プロセスにおいて絶縁膜の形成に用いられるＳＯＧ（Spin On Glass）およびＳＯＤ（Spin On Dielectric）等を用いることができる。本実施の形態では、接合部５２として、シロキサン構造を含む材料を用いた。例えば、接合部５２を形成する前駆体として、炭素数１乃至１０の炭化水素基や炭素数６乃至１０の芳香族置換基を含むシロキサン構造を含み、さらにアクリル基、エポキシ基等の架橋反応が可能な置換基も含まれる無機・有機ハイブリッド材料が好ましく用いられる。シロキサン構造を含む接合部５２の形成材料（前駆体）は、加熱硬化前には液状の性質を有し、このため基部５１の一方の面に容易に塗布することができ、そして加熱硬化処理により液状でない接合部５２を形成する。また、接合部５２は、用いる材料系によっては加熱硬化後であっても、当該材料の置換基の効果により加熱に伴って軟化して流動性を有することがある。そして、シロキサン構造を含む前駆体材料としては、例えば東京応化株式会社製のＯＣＲＴ−１１等が使用できる。
【０１１１】
そして、実装用基板製造工程では、フッ酸あるいはフッ化アンモニウムにて表面を洗浄した、シリコンからなる基部５１を、公知のスピンコータにセットし、基部５１の一方の面の中央部にＳＯＧの溶液を滴下させるとともに基部５１を回転させることで、基部５１の一方の面にＳＯＧの塗布膜からなる接合部５２を形成する。その後、基部５１の一方の面に形成された接合部５２を熱硬化して実装用基板５０を得る。なお、基部５１を上述したフッ素系の溶液によって事前に洗浄してから接合部５２の形成を行うことにより、後述する接合工程において、基部５１と接合部５２との密着性を向上させることができる。ただし、これに限られるものではなく、シリコンからなる基部５１の一方の面に酸化膜すなわち二酸化珪素からなる層を形成し、この層の上に、接合部５２を形成する構成を採用した場合にも、後述する接合工程において、基部５１と接合部５２との密着性を向上させることが可能である。
【０１１２】
<<接合工程>>
図１１は、ステップ１３の接合工程の一例を説明するための図である。より具体的に説明すると、図１１は、接合工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
【０１１３】
接合工程では、図１０（ａ）に示す素子群形成基板４０における各半導体発光素子１０の形成面と、図１０（ｂ）に示す実装用基板５０における接合部５２とを対峙させ且つ接触させた状態で、これらを例えば２００℃に加熱する。すると、実装用基板５０に設けられた接合部５２が、使用する材料系によっては加熱に伴って軟化することで流動性を有するようになり、対峙する素子群形成基板４０の凹凸を埋めるように変形する。なお、このとき、素子群形成基板４０に設けられた溝部Ｔについては、接合部５２が埋め込まれないようにすることが望ましい。そして、予め決められた時間が経過した後、加熱の停止および冷却を行うことで、素子群形成基板４０と実装用基板５０の基部５１とが、接合部５２を介して接合される。
【０１１４】
<<成長基板分離工程>>
図１２は、ステップ１４の成長用基板分離工程の一例を説明するための図である。より具体的に説明すると、図１２は、成長用基板分離工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体（成長用基板１１および中間層１２を除く）、および、この接合体から分離された成長用基板１１および中間層１２の断面構成の一例を示す図である。
【０１１５】
成長用基板分離工程では、所謂レーザ・リフト・オフ（Laser Lift Off :ＬＬＯ）と呼ばれる手法を用い、接合体からの成長用基板１１の分離を行う。より具体的に説明すると、成長用基板分離工程では、図１１に示す素子群形成基板４０および実装用基板５０の接合体に対し、まず、成長用基板１１の外側（図１１において成長用基板１１の上部側）から素子群形成基板４０の内部に向けてレーザ光の照射を行う。このレーザ光の照射は、成長用基板１１における一方の面のほぼ全面にわたって行われる。
【０１１６】
ここで、本実施の形態では、ＬＬＯで使用するレーザ光として、ＫｒＦエキシマレーザを用いている。ＫｒＦエキシマレーザの発振波長は２４８ｎｍであるが、この発振波長は、サファイアからなる成長用基板１１およびＡｌＮからなる中間層１２では透過域となるのに対し、アンドープのＧａＮからなる下地層１３では吸収域となる。このため、成長用基板１１側から接合体に照射されるレーザ光は、成長用基板１１および中間層１２を透過した後、中間層１２と下地層１３との境界部において下地層１３に吸収される。すると、下地層１３のうち、中間層１２との境界部となる領域が、レーザ光の吸収に伴ってガリウムと窒素とに熱分解（２ＧａＮ→２Ｇａ＋Ｎ２↑）され、中間層１２と下地層１３との接合度合いが著しく低下する。その結果、図１２に示したように、素子群形成基板４０および実装用基板５０の接合体から、中間層１２を積層した成長用基板１１が分離されることになる。また、これに伴い、成長用基板１１および中間層１２が分離された素子群形成基板４０および実装用基板５０の接合体では、各半導体発光素子１０に設けられた下地層１３が、外部に露出した状態となる。
【０１１７】
ところで、本実施の形態の素子群形成基板４０のように、成長用基板１１と成長用基板１１上に形成される各半導体層とで、格子定数が整合していない場合、素子群形成基板４０を構成する成長用基板１１に大きなストレスがかかり、その結果、素子群形成基板４０に、成長用基板１１に起因する反りが生じることがある。ここで、ＬＬＯでは、レーザ光の照射に伴って中間層１２と下地層１３との結合が解放されていくことになるが、その際、成長用基板１１にかかっていたストレスが解消されるのに伴い、各半導体発光素子１０に力が加わることで、各半導体発光素子１０が損傷してしまう懸念がある。そこで、本実施の形態では、素子群形成基板４０に、予め、各半導体発光素子１０を個別に区画する溝Ｔを設けておくことで、レーザ光の照射に伴って例えばある半導体発光素子１０に力が加わった場合でも、この力が、各半導体層を介してこの半導体発光素子１０に隣接する他の半導体発光素子１０に伝達されにくくすることで、各半導体発光素子が損傷を受けるのを抑制している。
【０１１８】
なお、成長用基板分離工程において、素子群形成基板４０および実装用基板５０の接合体から分離された、成長用基板１１および中間層１２については、例えば薬剤処理等によって成長用基板１１から中間層１２を除去することで、再び、素子群形成基板４０の製造に利用することが可能である。特に、本実施の形態では、素子群形成基板製造工程および接合工程の両者において、成長用基板１１を割る必要がないために、成長用基板１１を研磨して薄層化する工程が存在してないことから、成長用基板１１を例えば複数回にわたって再利用することも可能である。
なお、本実施の形態では、素子群形成基板４０から成長用基板１１および中間層１２が分離されたものについても、素子群形成基板４０と称することにする。
【０１１９】
<<支持用基板接着工程>>
図１３は、ステップ１５の支持用基板接着工程の一例を説明するための図である。より具体的に説明すると、図１３は、支持用基板接着工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１２０】
支持用基板接着工程で用いられる支持用基板９０は、ウエハ状に形成された１枚の基材９１と、基材９１の一方の面に設けられたワックス層９２とを有している。
ここで、第３基板の一例としての基材９１としては、特に限定されず、各種基板材料を用いることができる。基材９１には、例えば、シリコン、サファイア、ＳｉＣ、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。また、基材９１として、ガラスからなる基板を用いることもできる。例えば、基材９１として、パイレックス（コーニング社の商標）やテンパックス（ショット社の商標）等の安価なホウケイ酸ガラス基板を用いることもできる。さらに、基材９１における一方の面の大きさは、実装用基板５０の基部５１における一方の面の大きさと同等以上とすることが望ましい。本実施の形態では、シリカガラスを基材９１として用いている。また、シリカガラスからなる基材９１の直径は１００ｍｍであり、その厚さは５００μｍである。
【０１２１】
一方、接着部の一例としてのワックス層９２としては、公知の、電子部品用素材の切断や研磨時の仮止めに使用される接着剤を用いることができる。ここで、接着剤としては、接着時に熱がかかることを考慮し、基部５１として用いられる材料（シリコン等）に近い熱膨張係数を持つものであることが望ましく、また、後述する各種工程における光学的なアライメントの実行を容易とするために、可視領域において透明な材料であることが望ましい。
【０１２２】
そして、支持用基板接着工程では、素子群形成基板４０および実装用基板５０の接合体における下地層１３の露出面と、基材９１の一方の面とを対峙させ且つ両者の間にワックス層９２を配置した状態で圧力をかけつつ加熱する。すると、ワックス層９２が、加熱に伴って軟化することで流動性を有するようになり、接合体における下地層１３および基材９１の両者に接触する。そして、予め決められた時間が経過した後、加熱の停止および冷却を行うこととで、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０の基材９１とが、ワックス層９２を介して接着され、これらが一体化した接着体となる。なお、支持用基板接着工程では、実装用基板５０の基部５１と支持用基板９０の基材９１とが平行な位置関係となるように、両者を接着させることが望ましい。
【０１２３】
<<実装用基板研磨工程>>
図１４は、ステップ１６の実装用基板研磨工程の一例を説明するための図である。より具体的に説明すると、図１４は、実装用基板研磨工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１２４】
実装用基板研磨工程では、公知のラッピング加工およびポリッシング加工と呼ばれる手法を用い、接着体を構成する実装用基板５０における基部５１の研磨を行う。より具体的に説明すると、実装用基板研磨工程では、図１３に示す素子群形成基板４０および実装用基板の接合体と、支持用基板９０との接着体において、実装用基板５０を構成する基部５１の厚さを低減するための研磨を行う。本実施の形態では、実装用基板研磨工程において、基部５１の厚さを、接合時の５２５μｍから１００μｍ程度にまで低減させる。
【０１２５】
なお、例えば実装用基板５０として基部５１の厚さが薄いものを用いた場合や、厚みがある発光チップ１を得たい場合などにおいては、ステップ１６の実装用基板研磨工程を省略することができる。
【０１２６】
<<ビア・ホール形成工程>>
図１５は、ステップ１７のビア・ホール形成工程の一例を説明するための図である。より具体的に説明すると、図１５は、ビア・ホール形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１２７】
ビア・ホール形成工程では、公知の反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）のうち、特に深掘りＲＩＥと呼ばれる手法を用い、接着体における素子群形成基板４０および実装用基板５０の接合体に、複数のビア・ホールＶＨを形成する。より具体的に説明すると、ビア・ホール形成工程では、図１４に示す素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体に対し、実装用基板５０の基部５１側から各半導体発光素子１０のｐ側内部電極２０に向かって、複数（この例では３×３＝９個）のビア・ホールＶＨを形成し、且つ、実装用基板５０の基部５１側から各半導体発光素子１０のｎ側内部電極３０に向かって、単数（１個）のビア・ホールＶＨを形成する。
【０１２８】
本実施の形態では、基部５１からｐ側内部電極２０に至るビア・ホールＶＨおよび基部５１からｎ側内部電極３０に至るビア・ホールＶＨを形成するために、深掘りＲＩＥによって、シリコンで構成された基部５１と、二酸化珪素を含むＳＯＧで構成された接合部５２と、二酸化珪素で構成された保護層１９とを削ることが要求される。そこで、本実施の形態では、深掘りＲＩＥにおいて、基部５１を掘るために使用する反応ガスと、接合部５２および保護層１９を掘るために使用する反応ガスとを、１バッチで行うＲＩＥプロセスの途中において変更している。深掘りＲＩＥにおいて使用する各反応ガスについては、好ましくはフッ素を含むガスとＯ２との混合ガスを用いることができる。
【０１２９】
<<絶縁部形成工程>>
図１６は、ステップ１８の絶縁部形成工程の一例を説明するための図である。より具体的に説明すると、図１６は、絶縁部形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１３０】
絶縁部形成工程では、公知の化学的気相成長法（Chemical Vapor Deposition：ＣＶＤ）および公知のＲＩＥを用い、接着体における素子群形成基板４０および実装用基板５０の接合体に形成された各ビア・ホールＶＨの内壁に、ｐ側絶縁層６１およびｎ側絶縁層６２を形成し、且つ、接合体における実装用基板５０の基部５１の露出面に、ｐｎ間絶縁層６３を形成する。
【０１３１】
より具体的に説明すると、絶縁部形成工程では、まず、図１５に示す素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体に対し、実装用基板５０の基部５１側から、ＣＶＤによって、例えば二酸化珪素からなる絶縁膜の形成を行う。このとき、素子群形成基板４０および実装用基板５０の接合体では、各ｐ側内部電極２０に対応して設けられる各ビア・ホールＶＨの内壁面および底面、各ｎ側内部電極３０に対応して設けられる各ビア・ホールＶＨの内壁面および底面、そして、基部５１の露出面に、二酸化珪素からなる絶縁膜が形成される。このとき、各ビア・ホールＶＨの内壁面に形成される絶縁膜の厚さは、各ビア・ホールＶＨの底面に形成される絶縁膜の厚さよりも大きくなり、且つ、基部５１の露出面に形成される絶縁膜の厚さよりも小さくなる。
【０１３２】
そして、絶縁部形成工程では、次に、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体に対し、実装用基板５０の基部５１側から、所謂全面ＲＩＥによるエッチバックを行う。このとき、素子群形成基板４０および実装用基板５０の接合体では、各ｐ側内部電極２０に対応して設けられる各ビア・ホールＶＨの内壁面および底面、各ｎ側内部電極３０に対応して設けられる各ビア・ホールＶＨの内壁面および底面、そして、基部５１の露出面に形成された絶縁膜が、それぞれ削られていくことになる。ただし、ＲＩＥ特有の異方性により、各ビア・ホールＶＨの内壁面に形成された絶縁層は、各ビア・ホールＶＨの底面および基部５１の露出面に形成された絶縁層よりも、削れられるレートが低くなる。ここで、本実施の形態では、上述したように、各ビア・ホールＶＨの底面に形成された絶縁層の厚さが、基部５１の露出面に形成された絶縁層の厚さよりも小さいことから、各ビア・ホールＶＨの底面に形成された絶縁層が除去されるタイミングで全面ＲＩＥを終了することにより、基部５１の露出面に形成された絶縁層は露出面上に残存し、且つ、各ビア・ホールＶＨの内壁面に形成されたｐ側絶縁層６１およびｎ側絶縁層６２も残存することになる。
【０１３３】
したがって、このような手順を実行することで、素子群形成基板４０および実装用基板５０の接合体において各ｐ側内部電極２０に対応して設けられた複数のビア・ホールＶＨの内壁面には、それぞれｐ側絶縁層６１が形成され、素子群形成基板４０および実装用基板５０の接合体において各ｎ側内部電極３０に対応して設けられた単数のビア・ホールＶＨの内壁面にはｎ側絶縁層６２が形成され、素子群形成基板４０および実装用基板５０の接合体における基部５１の露出面にはｐｎ間絶縁層６３が形成される。また、ｐ側絶縁層６１の一端側は半導体発光素子１０におけるｐ側内部電極２０の上面に形成された保護層１９に、ｎ側絶縁層６２の一端側は、半導体発光素子１０におけるｎ側内部電極３０の上面に形成された保護層１９に、それぞれ接続される。さらに、ｐ側絶縁層６１およびｎ側絶縁層６２の他端側は、ｐｎ間絶縁層６３にそれぞれ接続される。
【０１３４】
なお、実装用基板５０を構成する基部５１および接合部５２の両者を、ともに高い絶縁性を有する材料で構成した場合は、ステップ１８の絶縁部形成工程を省略することができる。
【０１３５】
<<バリア／シード層形成工程>>
図１７は、ステップ１９のバリア／シード層形成工程の一例を説明するための図である。より具体的に説明すると、図１７は、バリア／シード層形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１３６】
バリア／シード層形成工程では、接着体における素子群形成基板４０および実装用基板５０の接合体に形成された絶縁部６０（ｐ側絶縁層６１、ｎ側絶縁層６２およびｐｎ間絶縁層６３）の表面、各ビア・ホールＶＨの底面に露出するｐ側内部電極２０およびｎ側内部電極３０の各上面に、まずバリア層を形成し、バリア層の上にシード層を形成することで、バリア層とシード層とが積層されたバリア／シード層を得る。ここで、シード層は、後述するプラグ部形成工程における銅メッキのシードとなるものであり、本実施の形態では銅で構成される。一方、バリア層は、シード層を形成する銅が、絶縁部６０を介してシリコンからなる基部５１に拡散するのを抑制するものであり、本実施の形態ではチタンで構成される。なお、バリア層については、チタンの他に、タンタル、チタン・タングステンなどを用いることができ、また、窒化チタンや窒化タンタルを用いることもできる。
【０１３７】
また、バリア／シード層形成工程において、バリア層はＣＶＤまたはスパッタによって形成することができ、シード層はスパッタによって形成することができる。そして、このような手順を実行することで、素子群形成基板４０および実装用基板５０の接合体において各ｐ側内部電極２０に対応して設けられた複数のビア・ホールＶＨの内壁面では、それぞれｐ側絶縁層６１の上にｐ側バリア／シード層７１が形成され、素子群形成基板４０および実装用基板５０の接合体において各ｎ側内部電極３０に対応して設けられた単数のビア・ホールＶＨの内壁面では、ｎ側絶縁層６２の上にｎ側バリア／シード層８１が形成される。また、素子群形成基板４０および実装用基板５０の接合体における基部５１の露出面側でも、ｐｎ間絶縁層６３の上に、ｐ側バリア／シード層７１およびｎ側バリア／シード層８１と同じ層構成を有し且つこれらと一体化した膜が形成される。
【０１３８】
<<プラグ部形成工程>>
図１８は、ステップ２０のプラグ部形成工程の一例を説明するための図である。より具体的に説明すると、図１８は、プラグ部形成工程を実行すること得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１３９】
プラグ部形成工程では、接着体における素子群形成基板４０および実装用基板５０の接合体に形成されたバリア／シード層（ｐ側バリア／シード層７１、ｎ側バリア／シード層８１およびｐｎ間絶縁層６３の上に形成されたバリア／シード層）をシードとする銅メッキを行う。これにより、素子群形成基板４０および実装用基板５０の接合体において各ｐ側内部電極２０に対応して設けられた複数のビア・ホールＶＨには、ｐ側プラグ部７２が充填して形成され、素子群形成基板４０および実装用基板５０の接合体において各ｎ側内部電極３０に対応して設けられた単数のビア・ホールＶＨには、ｎ側プラグ部８２が充填して形成される。また、素子群形成基板４０および実装用基板５０の接合体における基部５１の露出面側でも、バリア／シード層の上に、ｐ側プラグ部７２およびｎ側プラグ部８２と一体化したメッキ層が形成される。
【０１４０】
<<電極形成面研磨工程>>
図１９は、ステップ２１の電極形成面研磨工程の一例を説明するための図である。より具体的に説明すると、図１９は、電極形成面研磨工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１４１】
電極形成面研磨工程では、公知の化学的機械研磨（Chemical Mechanical Polishing：ＣＭＰ）と呼ばれる手法を用い、図１８に示す素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体に対し、実装用基板５０における基部５１の露出面上に形成された、銅メッキ層およびバリア／シード層を除去するための研磨を行う。これにより、実装用基板５０における基部５１の露出面側では、積層されていた銅メッキ層およびバリア／シード層が取り除かれることで、ｐｎ間絶縁層６３が外部に露出した状態となる。また、ｐｎ間絶縁層６３とともに、各ｐ側プラグ部７２および各ｎ側プラグ部８２も外部に露出した状態となる。
【０１４２】
なお、この例では、電極形成面研磨工程において、ＣＭＰにより、銅メッキ層およびバリア／シード層を除去する一方で、ｐｎ間絶縁層６３を残すようにしていたが、これに限られない。例えば、電極形成面研磨工程において、銅メッキ層およびバリア／シード層に加えてｐｎ間絶縁層６３も除去し、基部５１を露出させるようにしてもかまわない。この場合には、電極形成面研磨工程の後、次の外部パッド形成工程を実行する前に、ＣＶＤ等によって再びｐｎ間絶縁層６３の形成を行えばよい。
【０１４３】
<<外部パッド形成工程>>
図２０は、ステップ２２の外部パッド形成工程の一例を説明するための図である。より具体的に説明すると、図２０は、外部パッド形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１４４】
外部パッド形成工程では、公知のスパッタを用い、接着体における素子群形成基板４０および実装用基板５０の接合体において、実装用基板５０の基部５１側から、各半導体発光素子１０に対応して設けられた複数のｐ側プラグ部７２を覆うようにｐ側外部パッド７３を形成するとともに、各半導体発光素子１０に対応して設けられた単数のｎ側プラグ部８２を覆うようにｎ側外部パッド８３を形成する。なお、ｐ側外部パッド７３およびｎ側外部パッド８３は、ともに金で構成される。
【０１４５】
このように、ステップ１９のバリア／シード層形成工程からステップ２２の外部パッド形成工程までの手順を経ることにより、素子群形成基板４０を構成する複数の半導体発光素子１０には、ｐ側バリア／シード層７１、ｐ側プラグ部７２およびｐ側外部パッド７３を有するｐ側外部電極７０と、ｎ側バリア／シード層８１、ｎ側プラグ部８２およびｎ側外部パッド８３を有するｎ側外部電極８０とが設けられることになる。
【０１４６】
<<支持用基板分離工程>>
図２１は、ステップ２３の支持用基板分離工程の一例を説明するための図である。より具体的に説明すると、図２１は、支持用基板分離工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体、および、この接合体から分離された支持用基板９０（基材９１およびワックス層９２）の断面構成の一例を示す図である。
【０１４７】
支持用基板分離工程では、素子群形成基板４０および実装用基板５０の接合体と支持用基板９０との接着体を加熱することでワックス層９２を軟化させた後、素子群形成基板４０および実装用基板５０の接合体から支持用基板９０を分離する。そして、分離の後、素子群形成基板４０および実装用基板５０の接合体において、下地層１３の露出面に付着したワックス層９２の残留物は、公知の手法を用いて除去される。
【０１４８】
<<光取り出し面加工工程>>
図２２は、ステップ２４の光取り出し面加工工程の一例を説明するための図である。より具体的に説明すると、図２２は、光取り出し面加工工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
【０１４９】
光取り出し面加工工程では、素子群形成基板４０および実装用基板５０の接合体における下地層１３を、例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）に浸漬させる（具体的な手法については、例えば特開２０１０−０１６０５５号公報を参照）。これにより下地層１３は、その露出面側から徐々にエッチングされる。ここで、ＴＭＡＨは、下地層１３を構成するガリウムおよび窒素のうち、窒素側を選択的に浸食しやすい機能を有している。このため、下地層１３の露出面は、窒素を含む領域が選択的に削られるようになり、その結果、下地層１３の露出面は、凹凸が形成された凹凸加工面１３ａとなる。この凹凸加工面１３ａは、各半導体発光素子１０において、発光層１５から出力される光を外部に取り出すための光取り出し面として機能することになる。
【０１５０】
<<個片化工程>>
図２３は、ステップ２５の個片化工程の一例を説明するための図である。より具体的に説明すると、図２３は、個片化工程を実行することによって得られる、複数の発光チップ１の断面構成の一例を示している。
【０１５１】
個片化工程では、素子群形成基板４０および実装用基板５０の接合体に対し、素子群形成基板４０に形成された複数の溝Ｔにそれぞれ沿って、実装用基板５０（基部５１および接合部５２）にダイシングを施すことで、それぞれが半導体発光素子１０を有する発光チップ１に個片化する。ここで、ダイシングの手法としては、公知のブレードを用いた切断や、公知のレーザ照射による切断等を用いることができる。
また、ステップ１３の接合工程において、予め、素子群形成基板４０に形成された各溝Ｔの向きと、実装用基板５０の基部５１における結晶方位の向きとの整合を図っておけば、基部５１を構成するシリコンの劈開を利用することができるようになることから、個片化がより容易に行えるようになるとともに、個片化された発光チップ１において、特に研磨処理等を行わなくても、基部１の端面（切断面）を平坦化させることが可能になる。
【０１５２】
図２４は、上述した発光チップ１を搭載した発光装置１００の構成の一例を示す図である。ここで、図２４（ａ）は発光装置１００の上面図を示しており、図２４（ｂ）は図６（ａ）のＸＸＩＶＢ−ＸＸＩＶＢ断面図である。なお、図２４に示す発光装置１００は、「ランプ」と呼ばれることもある。
【０１５３】
この発光装置１００は、一方の側に凹部１０１ａが形成された筐体１０１と、筐体１０１に形成されたリードフレームからなるｐリード部１０２およびｎリード部１０３と、凹部１０１ａの底面に取り付けられた発光チップ１と、発光チップ１および凹部１０１ａを覆うように設けられた封止部１０４とを備えている。なお、図２４（ａ）においては、封止部１０４の記載を省略している。
【０１５４】
筐体１０１は、ｐリード部１０２およびｎリード部１０３を含む金属リード部に、白色の熱可塑性樹脂を射出成型することによって形成されている。
【０１５５】
ｐリード部１０２およびｎリード部１０３は、０．１〜０．５ｍｍ程度の厚みをもつ金属板であり、加工性、熱伝導性に優れた金属として例えば鉄／銅合金をベースとし、その上にめっき層としてニッケル、チタン、金、銀などを数μｍ積層して構成されている。そして、本実施の形態では、ｐリード部１０２およびｎリード部１０３の一部が、凹部１０１ａの底面に露出するようになっている。また、ｐリード部１０２およびｎリード部１０３の一端部側は筐体１０１の外側に露出し、且つ、筐体１０１の外壁面から裏面側に折り曲げられている。
【０１５６】
また、半導体チップ１は、凹部１０１ａに、ｐリード部１０２とｎリード部１０３とに跨って取り付けられている。なお、ｐリード部１０２およびｎリード部１０３に対する発光チップ１の取り付け手法の詳細については後述する。
【０１５７】
そして、封止部１０４は、可視領域の波長において光透過率が高い透明樹脂にて構成される。封止部１０４を構成する耐熱性、耐候性、及び機械的強度が高い特性を満たす樹脂としては、例えばエポキシ樹脂やシリコン樹脂を用いることができる。そして、本実施の形態では、封止部１０４を構成する透明樹脂に、発光チップ１から出射される光の一部を、緑色光および赤色光に変換する蛍光体を含有させている。なお、このような蛍光体に代えて、青色光の一部を黄色光に変換する蛍光体、あるいは、青色光の一部を黄色光および赤色光に変換する蛍光体を含有させるようにしてもよい。
【０１５８】
なお、本実施の形態の発光装置１００を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、優れた発光特性を有する半導体発光素子１を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器において、優れた発光特性を有する半導体発光素子１を具備した優れた製品を提供することができ、好ましい。また、半導体発光素子１を備えた発光装置１００の構成は、図２４に示すものに限られるわけではなく、例えば砲弾型と呼ばれるパッケージ構成を採用したものであってもよい。
【０１５９】
図２５は、図２４に示す発光装置１００における発光チップ１の実装状態の一例を示す図である。ただし、図２５においては、発光装置１００に設けられる筐体１０１および封止部１０４の記載を省略している。
【０１６０】
本実施の形態では、図２に示す発光チップ１の上下を反転させることで，発光チップ１に設けられたｐ側外部電極７０におけるｐ側外部パッド７３をｐリード部１０２に対向させ、且つ、発光チップ１に設けられたｎ側外部電極８０におけるｎ側外部パッド８３をｎリード部１０３に対向させている。そして、ｐリード部１０２とｐ側外部電極７０におけるｐ側外部パッド７３とをはんだ１０５にて接続し、且つ、ｎリード部１０３とｎ側外部電極８０におけるｎ側外部パッド８３とをはんだ１０５にて接続している。これにより、発光チップ１は、ｐリード部１０２およびｎリード部１０３と電気的に接続され、且つ、ｐリード部１０２およびｎリード部１０３を介して筐体１０１（図２４参照）に対し機械的に固定されている。このような発光チップ１の接続手法は、一般にフリップチップ接続と呼ばれる。フリップチップ接続においては、発光チップ１に設けられた半導体発光素子１の下地層１３（凹凸加工面１３ａ）側が、発光層１５よりもリード部から遠い側に配置されることになる。
【０１６１】
では、図２４に示す発光装置１００の発光動作を、図２４および図２５を参照しつつ説明する。
発光装置１００に設けられたｐリード部１０２およびｎリード部１０３を介して、発光チップ１にｐリード部１０２からｎリード部１０３に向かう電流を流すと、発光チップ１では、ｐ側外部電極７０からｐ側内部電極２０、透明導電層１７、ｐ型半導体層１６、発光層１５、ｎ型半導体層１４およびｎ側内部電極３０を介してｎ側外部電極８０に向かう電流が流れる。その結果、発光層１５が例えば青色の光を出力する。このとき、発光層１５から出力される光は、主として、下地層１３側と、ｐ側内部電極２０側とに向かう。
【０１６２】
ここで、本実施の形態では、発光チップ１を構成する半導体発光素子１０に透明絶縁層１８が設けられているが、透明絶縁層１８に設けられた複数の貫通孔を介して、ｐ側内部電極２０（より具体的には複数のｐ側接続導体２１）と透明導電層１７とが導通し、且つ、ｎ側内部電極３０（より具体的には複数のｎ側接続導体３１）とｎ型半導体層１４とが導通することで、発光層１５に対する給電が行われる。
【０１６３】
続いて、発光チップ１に設けられた半導体発光素子１０における、発光層１５から出力された光の挙動について説明する。
発光層１５から出射される光のうち下地層１３側に向かう光の大部分は、ｎ型半導体層１４および下地層１３を通過し、下地層１３に設けられた凹凸加工面１３ａから半導体発光素子１０（発光チップ１）の外部（図２５における上方）に出射される。しかしながら、下地層１３側に向かう光の一部は、例えば下地層１３とｎ型半導体層１４との境界部において両者の屈折率差によって反射し、発光層１５側に戻ってくる。
【０１６４】
また、発光層１５から出射される光のうち下地層１３とは反対側に向かう光および下地層１３側から戻ってきた光の一部は、ｐ型半導体層１６および透明導電層１７を介して、ｐ側内部電極２０が設けられている側の透明絶縁層１８との境界部（透明絶縁層１８のうち貫通孔が形成されていない部位）に到達する。そして、この境界部に到達した光の一部は、透明導電層１７および透明絶縁層１８の屈折率差によって反射し、透明導電層１７を介してｐ型半導体層１６側へと向かう。また、透明導電層１７と透明絶縁層１８との境界部を通過した光は、透明絶縁層１８を介してｐ側内部電極２０との境界部に到達する。そして、この境界部に到達した光は、ｐ側内部電極２０に設けられたｐ金属反射層２０２によって反射し、透明絶縁層１８および透明導電層１７を介してｐ型半導体層１６側へと向かう。
【０１６５】
一方、発光層１５から出射される光のうち下地層１３とは反対側に向かう光および下地層１３側から戻ってきた光の一部は、ｐ型半導体層１６および透明導電層１７を介して、ｐ側内部電極２０との境界部（透明絶縁層１８に貫通孔が形成されている部位）に到達する。そして、この境界部に到達した光は、ｐ側内部電極２０に設けられたｐ金属反射層２０２によって反射し、透明導電層１７を介してｐ型半導体層１６側へと向かう。
【０１６６】
このようにしてｐ側内部電極２０側で反射した光は、発光層１５、ｎ型半導体層１４および下地層１３をさらに通過し、下地層１３に設けられた凹凸加工面１３ａから半導体発光素子１０（発光チップ１）の外部（図２５における上方）に出射される。
【０１６７】
これに対し、下地層１３側から戻ってきた光の一部は、ｎ型半導体層１４を介して、ｎ側内部電極３０が設けられている側の透明絶縁層１８との境界部（透明絶縁層１８のうち貫通孔が形成されていない部位）に到達する。そして、この境界部に到達した光の一部は、ｎ型半導体層１４および透明絶縁層１８の屈折率差によって反射し、ｎ型半導体層１４を介して下地層１３側へと向かう。また、ｎ型半導体層１４と透明絶縁層１８との境界部を通過した光は、透明絶縁層１８を介してｎ側内部電極３０との境界部に到達する。そして、この境界部に到達した光は、ｎ側内部電極３０に設けられたｎ金属反射層３０２によって反射し、透明絶縁層１８およびｎ型半導体層１４を介して下地層１３側へと向かう。
【０１６８】
一方、下地層１３側から戻ってきた光の一部は、ｎ型半導体層１４を介して、ｎ側内部電極３０との境界部（透明絶縁層１８に貫通孔が形成されている部位）に到達する。そして、この境界部に到達した光は、ｎ側内部電極３０に設けられたｎ金属反射層３０２によって反射し、ｎ型半導体層１４を介して下地層１３側へと向かう。
【０１６９】
このようにしてｎ側内部電極３０側で反射した光は、下地層１３に設けられた凹凸加工面１３ａから、半導体発光素子１０（発光チップ１）の外部（図２５における上方）に出射される。
【０１７０】
その後、発光チップ１から出力された光（青色光）は、封止部１０４内すなわち凹部１０１ａ内を進行し、直接あるいは凹部１０１ａの内壁（底面や壁面）で反射した後に、封止部１０４の上部側に設けられた出射面から外部に出射される。但し、出射面に向かう光の一部は、出射面で反射し、再び封止部１０４内を進行する。この間、封止部１０４内において、青色光の一部は蛍光体によって緑色光および赤色光に変換され、変換された緑色光および赤色光は、直接あるいは底面や壁面で反射した後、青色光と共に出射面から外部に出射される。したがって、発光装置１００からは、青色光、緑色光および赤色光を含む白色光が出射されることになる。
【０１７１】
ここで、本実施の形態の発光装置１００では、発光チップ１の光取り出し面に成長用基板１１が取り付けられていない（発光チップ１から成長用基板１１が取り外されている）ため、成長用基板１１による光吸収および光損失が生じなくなる分、発光装置１００からの光の出力量が向上することになる。そして、本実施の形態では、発光チップ１の光取り出し面となる凹凸加工面１３ａが凹凸を有していることにより、様々な角度で凹凸加工面１３ａに入射してくる光を、発光チップ１の外部により多く取り出すことが可能になり、その分、発光装置１００からの光の出力量が向上することになる。
【０１７２】
◎実施の形態２
本実施の形態は、実施の形態１とほぼ同様であるが、図１および図２に示す発光チップ１の製造方法が実施の形態１とは異なる。より具体的に説明すると、実施の形態１では、素子群形成基板４０および実装用基板５０の接合体に対して各種加工を施すために、素子群形成基板４０に設けられた成長用基板１１の取り外しおよび支持用基板９０への貼り替えを行っていた。これに対し、本実施の形態では、素子群形成基板４０および実装用基板５０の接合体から成長用基板１１を取り外さないまま各種加工を施すとともに、素子群形成基板４０および実装用基板５０の接合体を各発光チップ１に個片化する前に、この接合体から成長用基板１１を取り外すようにしている。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。
【０１７３】
図２６は、実施の形態２における発光チップ１の製造方法の一例を示すフローチャートである。
本実施の形態では、まず、ウエハ状の成長用基板１１の一方の面に、複数の半導体発光素子１０を形成してなる素子群形成基板４０を製造する素子群形成基板製造工程を実行する（ステップ５１）。
また、素子群形成基板４０とは別に、ウエハ状の基部５１の一方の面に、接合部５２を積層してなる実装用基板５０を製造する実装用基板製造工程を実行する（ステップ５２）。
次に、ステップ５１で得られた素子群形成基板４０における各半導体発光素子１０の形成面と、ステップ５２で得られた実装用基板５０における接合部５２の形成面とを対峙させ、接合部５２を介して素子群形成基板４０と実装用基板５０とを接合させる接合工程を実行する（ステップ５３）。
【０１７４】
ステップ５３の後、素子群形成基板４０および実装用基板５０の積層体に対し、実装用基板５０に設けられた基部５１を薄層化するために研磨する実装用基板研磨工程を実行する（ステップ５４）。
ステップ５４の後、基部５１が研磨された積層体に対し、実装用基板５０側から各半導体発光素子１０のｐ側内部電極２０およびｎ側内部電極３０を露出させるためのビア・ホールＶＨを形成するビア・ホール形成工程を実行する（ステップ５５）。
ステップ５５の後、ビア・ホールＶＨまでが形成された積層体に対し、絶縁部６０（ｐ側絶縁層６１、ｎ側絶縁層６２およびｐｎ間絶縁層６３）を形成する絶縁部形成工程を実行する（ステップ５６）。
【０１７５】
ステップ５６の後、絶縁部６０までが形成された積層体に対し、ｐ側バリア／シード層７１およびｎ側バリア／シード層８１を形成するバリア／シード層形成工程を実行する（ステップ５７）。
ステップ５７の後、ｐ側バリア／シード層７１およびｎ側バリア／シード層８１までが形成された積層体に対し、ｐ側プラグ部７２およびｎ側プラグ部８２を形成するプラグ部形成工程を実行する（ステップ５８）。
ステップ５８の後、ｐ側プラグ部７２およびｎ側プラグ部８２までが形成された積層体に対し、実装用基板５０における基部５１側を研磨してｐｎ間絶縁層６３を露出させる電極形成面研磨工程を実行する（ステップ５９）。
ステップ５９の後、ｐｎ間絶縁層６３を露出させるための研磨までが施された積層体に対し、ｐｎ間絶縁層６３の上にｐ側外部パッド７３およびｎ側外部パッド８３を形成する外部パッド形成工程を実行する（ステップ６０）。
なお、本実施の形態では、上述したステップ５５のビア・ホール形成工程からステップ６０の外部パッド形成工程までが、外部電極形成工程に対応している。
【０１７６】
ステップ６０の後、ｐ側外部パッド７３およびｎ側外部パッド８３までが形成された積層体から成長用基板１１を分離する、第１基板分離工程の一例としての成長用基板分離工程を実行する（ステップ６１）。
ステップ６１の後、成長用基板１１が分離された素子群形成基板４０および実装用基板５０の接合体に対し、下地層１３の表面に凹凸加工を施して凹凸加工面１３ａとする光取り出し面加工工程を実行する（ステップ６２）。
ステップ６２の後、凹凸加工面１３ａまでが形成された素子群形成基板４０および実装用基板５０の接合体に対し、切断加工を施すことにより、１枚の素子群形成基板４０を、複数の半導体発光素子１０に個片化する、分割工程の一例としての個片化工程を実行する（ステップ６３）。
【０１７７】
続いて、図２６に示す発光チップ１の製造方法について、詳細に説明する。ただし、実施の形態２におけるステップ５１〜ステップ５３については、実施の形態１におけるステップ１１〜ステップ１３とそれぞれ同じになり、また、実施の形態２におけるステップ６２およびステップ６３については、実施の形態１におけるステップ２４およびステップ２５とそれぞれ同じになることから、ここでは、これらについての詳しい説明を省略する。
【０１７８】
<<実装用基板研磨工程>>
図２７は、ステップ５４の実装用基板研磨工程の一例を説明するための図である。より具体的に説明すると、図２７は、実装用基板研磨工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態の実装用基板研磨工程では、実施の形態１のステップ１６で説明したものと同様の手順を用いて、接合体を構成する実装用基板５０における基部５１の研磨を行う。
なお、例えば実装用基板５０として基部５１の厚さが薄いものを用いた場合や、厚みがある発光チップ１を得たい場合などにおいては、実施の形態１と同様に、ステップ５４の実装用基板研磨工程を省略することができる。
【０１７９】
<<ビア・ホール形成工程>>
図２８は、ステップ５５のビア・ホール形成工程の一例を説明するための図である。より具体的に説明すると、図２８は、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態のビア・ホール形成工程では、実施の形態１のステップ１７で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体に対し、複数のビア・ホールＶＨを形成する。
【０１８０】
<<絶縁部形成工程>>
図２９は、ステップ５６の絶縁部形成工程の一例を説明するための図である。より具体的に説明すると、図２９は、絶縁部形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態の絶縁部形成工程では、実施の形態１のステップ１８で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体に対し、絶縁部（ｐ側絶縁層６１、ｎ側絶縁層およびｐｎ間絶縁層６３）を形成する。
なお、実装用基板５０を構成する基部５１および接合部５２の両者を、ともに高い絶縁性を有する材料で構成した場合は、実施の形態１と同様に、ステップ５６の絶縁部形成工程を省略することができる。
【０１８１】
<<バリア／シード層形成工程>>
図３０は、ステップ５７のバリア／シード層形成工程の一例を説明するための図である。より具体的に説明すると、図３０は、バリア／シード層形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態のバリア／シード層形成工程では、実施の形態１のステップ１９で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体に対し、ｐ側バリア／シード層７１およびｎ側バリア／シード層８２等を形成する。
【０１８２】
<<プラグ部形成工程>>
図３１は、ステップ５８のプラグ部形成工程の一例を説明するための図である。より具体的に説明すると、図３１は、プラグ部形成工程を実行すること得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態のプラグ部形成工程では、実施の形態１のステップ２０で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体に対し、ｐ側プラグ部７２およびｎ側プラグ部８２等を形成する。
【０１８３】
<<電極形成面研磨工程>>
図３２は、ステップ５９の電極形成面研磨工程の一例を説明するための図である。より具体的に説明すると、図３２は、電極形成面研磨工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態の電極形成面研磨工程では、実施の形態１のステップ２１で説明したものと同様の手順を用いて、接合体を構成する実装用基板５０における基部５１側の研磨（余分な銅メッキ層およびバリア／シード層の除去）を行う。
【０１８４】
<<外部パッド形成工程>>
図３３は、ステップ６０の外部パッド形成工程の一例を説明するための図である。より具体的に説明すると、図３３は、外部パッド形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態の外部パッド形成工程では、実施の形態１のステップ２２で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体に対し、ｐ側外部パッド７３およびｎ側外部パッド８３を形成する。
【０１８５】
<<成長基板分離工程>>
図３４は、ステップ６１の成長用基板分離工程の一例を説明するための図である。より具体的に説明すると、図３４は、成長用基板分離工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体（成長用基板１１および中間層１２を除く）、および、この接合体から分離された成長用基板１１および中間層１２の断面構成の一例を示す図である。
本実施の形態の成長基板分離工程では、実施の形態１のステップ１４で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体から、中間層１２を積層した成長用基板１１を分離する。
【０１８６】
以上の手順を経ることで、実施の形態１における支持用基板分離工程の終了時と同じ構造を有する、素子群形成基板４０および実装用基板５０の接合体（成長用基板１１および中間層１２を除く）が得られる。
そして、その後、ステップ６２の光取り出し面加工工程およびステップ６３の個片化工程を実行することで、図１および図２に示す発光チップ１を得ることができる。
【０１８７】
実施の形態１および実施の形態２の発光チップ１の製造方法で説明したように、本発明においては、ＩＩＩ族窒化物半導体層を有する複数の半導体発光素子が第１基板の表面に形成されてなる、素子群形成基板における半導体発光素子の形成面と、第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程と、素子群形成基板、接合部および第２基板が積層された積層体から、第１基板を分離する第１基板分離工程と、接合部を介して複数の半導体発光素子と第２基板とが接合された接合体において複数の半導体発光素子が露出する露出面と、第１基板および第２基板とは異なる第３基板の一方の面とを、接着部を介して接着する接着工程と、接着部を介して接合体と第３基板とが接着された接着体に対し、第２基板における第１の面の背面側となる第２の面側から、第２基板および接合部を貫通し、且つ、一端が半導体発光素子に接続されるとともに他端が第２基板における第２の面側に露出する外部電極を形成する外部電極形成工程と、外部電極が形成された接着体から、接着部とともに第３基板を分離する第３基板分離工程と、外部電極が形成され且つ第３基板が分離された接合体に対し、第２基板および接合部を分割する分割工程とを実施することにより、発光チップ１の生産性を向上させることができる。
【０１８８】
特に、本発明では、接合部が、シロキサン構造を含む絶縁性材料にて構成され、接合工程の前に、第２基板の第１の面に、絶縁性材料の前駆体を塗布し、接合工程では、素子群形成基板における半導体発光素子の形成面と、第１の面に接合部の前駆体が形成された第２基板における接合部の形成面とを対峙させ、素子群形成基板と第２基板とを加熱することにより、両界面において堅固な接着性（結合）を形成することができる。
そして、本発明で用いる接合方法は、公知な金属/金属界面に適用される常温接合法（表面活性化結合）や原子拡散接合法に比べ極めて簡便な方法であり、また常温接合法で要求されるような真空中での表面処理等を必要としない等の利点がある。
【０１８９】
また、本発明で用いる接合工程では、２００℃以下の低温度下で接合可能な為に、被接合材料（例えば第２基板や素子上の保護膜等）の熱膨張係数を考慮した選択は必要がなく、安価な酸化物系の被接合材料を用いることができる。
特に、本発明では、素子群形成基板における半導体発光素子の形成面が保護層で構成されるとともに、第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程を含めることが好ましい。
【符号の説明】
【０１９０】
１…発光チップ、１０…半導体発光素子、１１…成長用基板、１２…中間層、１３…下地層、１３ａ…凹凸加工面、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透明導電層、１８…透明絶縁層、１９…保護層、２０…ｐ側内部電極、２１…ｐ側接続導体、２２…ｐ側内部パッド、３０…ｎ側内部電極、３１…ｎ側接続導体、３２…ｎ側内部パッド、４０…素子群形成基板、５０…実装用基板、５１…基部、５２…接合部、６０…絶縁部、６１…ｐ側絶縁層、６２…ｎ側絶縁層、６３…ｐｎ間絶縁層、７０…ｐ側外部電極、７１…ｐ側バリア／シード層、７２…ｐ側プラグ部、７３…ｐ側外部パッド、８０…ｎ側外部電極、８１…ｎ側バリア／シード層、８２…ｎ側プラグ部、８３…ｎ側外部パッド、９０…支持用基板、９１…基材、９２…ワックス層、１００…発光装置、１０１…筐体、１０１ａ…凹部、１０２…ｐリード部、１０３…ｎリード部、１０４…封止部、１０５…はんだ
【技術分野】
【０００１】
本発明は、発光チップの製造方法、発光チップ、素子群形成基板に関する。
【背景技術】
【０００２】
従来技術として、ｎ型領域とｐ型領域の間に配置した発光層を含み、成長基板上に成長させた半導体構造を設ける段階と、少なくとも一つのインターコネクトによって前記半導体構造をキャリアに取付ける段階と、前記半導体構造と前記キャリアの間の空洞に、該半導体構造に対する剛性支持体を形成するアンダーフィルを導入する段階と、前記成長基板を除去する段階と、を含むことを特徴とする分離する方法が存在する（特許文献１参照）。
すなわち、特許文献１には、（１）サファイアからなる成長用基板（サファイア基板）上に成長させたＧａＮに複数個のフリップチップ（ＦＣ）発光素子を形成し、（２）複数個のＦＣ発光素子をサファイア基板ごと個片化し、（３）個片化したサファイア基板付きのＦＣ発光素子（以下ではチップと称する）をサブマウントに複数個ＦＣ実装し、（４）サブマウントにＦＣ実装した複数個のチップにアンダーフィルを充填し、（５）レーザリフトオフプロセス（ＬＬＯ）により各チップからそれぞれサファイア基板を除去することでサブマウントに複数個のＦＣ発光素子を残し、（６）サブマウントを個片化してパッケージに実装する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００６／１３１８４３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載のように、サファイア等の成長用基板上に成長させたＩＩＩ族窒化物半導体層に加工を施して複数の半導体発光素子を形成した後、成長用基板ごと複数の半導体発光素子に分割する手法を採用した場合には、その後に半導体発光素子毎にサファイア基板を取り外す必要があり、発光チップの生産性の低下やコストアップを招いていた。
本発明は、成長用基板上に形成された複数の半導体発光素子を分割して発光チップを製造する場合に、発光チップの生産性を向上させることを目的とする。
【課題を解決するための手段】
【０００５】
本発明によれば、下記［１］〜［１４］に係る発明が提供される。
［１］ＩＩＩ族窒化物半導体層を有する複数の半導体発光素子が第１基板の表面に形成されてなる、素子群形成基板における半導体発光素子の形成面と、第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程と、
素子群形成基板、接合部および第２基板が積層された積層体から、第１基板を分離する第１基板分離工程と、
接合部を介して複数の半導体発光素子と第２基板とが接合された接合体において複数の半導体発光素子が露出する露出面と、第１基板および第２基板とは異なる第３基板の一方の面とを、接着部を介して接着する接着工程と、
接着部を介して接合体と第３基板とが接着された接着体に対し、第２基板における第１の面の背面側となる第２の面側から、第２基板および接合部を貫通し、且つ、一端が半導体発光素子に接続されるとともに他端が第２基板における第２の面側に露出する外部電極を形成する外部電極形成工程と、
外部電極が形成された接着体から、接着部とともに第３基板を分離する第３基板分離工程と、
外部電極が形成され且つ第３基板が分離された接合体に対し、第２基板および接合部を分割する分割工程と
を含む発光チップの製造方法。
【０００６】
［２］接合部は、シロキサン構造を含む絶縁性材料にて構成され、
接合工程の前に、第２基板の第１の面に、絶縁性材料の前駆体を塗布し、
接合工程では、素子群形成基板における半導体発光素子の形成面と、第２基板における前駆体が塗布された面とを対峙させ、素子群形成基板と第２基板とに圧力をかけながら加熱することを特徴とする［１］記載の発光チップの製造方法。
［３］素子群形成基板において、第１基板がサファイア単結晶で構成されることを特徴とする［１］または［２］記載の発光チップの製造方法。
［４］素子群形成基板には、複数の半導体発光素子のそれぞれに対して正の内部電極および負の内部電極が設けられており、
外部電極形成工程では、第２基板および接合部を貫通し且つ半導体発光素子に設けられた正の内部電極と接続される正の外部電極と、第２基板および接合部を貫通し且つ半導体発光素子に設けられた負の内部電極と接続される負の外部電極とを形成することを特徴とする［１］乃至［３］のいずれかに記載の発光チップの製造方法。
［５］外部電極形成工程は、
接着部を介して接合体と第３基板とが接着された接着体に対し、第２基板における第１の面の背面側となる第２の面側から、第２基板および接合部を貫通する貫通孔を形成する貫通孔形成工程と、
第２基板および接合部を貫通して形成された貫通孔の内壁面に絶縁部を形成する絶縁部形成工程と、
第２基板および接合部を貫通して形成され且つ内壁面に絶縁部が形成された貫通孔に、導電性材料を充填する充填工程と
を有することを特徴とする［１］乃至［４］のいずれかに記載の発光チップの製造方法。
［６］第２基板は、シリコン単結晶で構成されることを特徴とする［１］乃至［５］のいずれかに記載の発光チップの製造方法。
【０００７】
［７］ＩＩＩ族窒化物半導体層を有する複数の半導体発光素子が第１基板の表面に形成されてなる、素子群形成基板における半導体発光素子の形成面と、第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程と、
素子群形成基板、接合部および第２基板が積層された積層体に対し、第２基板における第１の面の背面側となる第２の面側から、第２基板および接合部を貫通し、且つ、一端が半導体発光素子に接続されるとともに他端が第２基板における第２の面側に露出する外部電極を形成する外部電極形成工程と、
外部電極が形成された積層体から、第１基板を分離する第１基板分離工程と、
外部電極が形成され且つ第１基板が分離された、接合部を介して複数の半導体発光素子と第２基板とが接合された接合体に対し、第２基板および接合部を分割する分割工程と
を含む発光チップの製造方法。
【０００８】
［８］第１導電型を有するＩＩＩ族窒化物半導体で構成される第１半導体層と、ＩＩＩ族窒化物半導体で構成され、第１半導体層に接して設けられるとともに通電により発光する発光層と、第１導電型とは逆の第２導電型を有するＩＩＩ族窒化物半導体で構成され、発光層に接して設けられる第２半導体層とを有する半導体発光素子と、
半導体発光素子に設けられた第２半導体層に対向して設けられる基部と、
半導体発光素子と基部との間に設けられ、半導体発光素子と基部とを接合させる接合部と、
基部および接合部を貫通して設けられ、一端側が半導体発光素子における第１半導体層と電気的に接続され、他端側が基部から外側に露出する第１電極と、
基部および接合部を貫通して設けられ、一端側が半導体発光素子における第２半導体層と電気的に接続され、他端側が基部から外側に露出する第２電極と
を含む発光チップ。
【０００９】
［９］基部および接合部に設けられ、第１電極と第２電極とを電気的に絶縁する絶縁部をさらに含むことを特徴とする［８］記載の発光チップ。
［１０］基部がシリコン単結晶にて構成され、接合部が珪素酸化物を含むことを特徴とする［８］または［９］記載の発光チップ。
［１１］半導体発光素子において発光層からみて第１半導体層側の端面には、凹凸加工が施されていることを特徴とする［８］乃至［１０］のいずれか１項記載の発光チップ。
【００１０】
［１２］板状の構造を有する基部と、
それぞれがＩＩＩ族窒化物半導体層を有する複数の半導体発光素子と、
基部の一方の面に対し、複数の半導体発光素子を並べた状態で接合させる接合部と、
複数の半導体発光素子のそれぞれに対応して基部および接合部を貫通して形成され、複数の半導体発光素子のそれぞれに対して給電を行う複数の外部電極と
を有する素子群形成基板。
【００１１】
［１３］複数の半導体発光素子を形成するためのＩＩＩ族窒化物半導体層の成長過程で用いられ、複数の半導体発光素子がＩＩＩ族窒化物半導体層を介して取り付けられるとともに、複数の半導体発光素子および接合部を介して基部に対向して配置される成長用基板をさらに備えることを特徴とする請求項１２記載の素子群形成基板。
［１４］複数の半導体発光素子は、第１導電型を有するＩＩＩ族窒化物半導体で構成される第１半導体層と、ＩＩＩ族窒化物半導体で構成され、第１半導体層に接して設けられるとともに通電により発光する発光層と、第１導電型とは逆の第２導電型を有するＩＩＩ族窒化物半導体で構成され、発光層に接して設けられる第２半導体層とを有し、
外部電極は、基部および接合部を貫通して設けられ、一端側が半導体発光素子における第１半導体層と電気的に接続され、他端側が基部から外側に露出する第１電極と、基部および接合部を貫通して設けられ、一端側が半導体発光素子における第２半導体層と電気的に接続され、他端側が基部から外側に露出する第２電極とを有すること
を特徴とする［１２］または［１３］記載の素子群形成基板。
【発明の効果】
【００１２】
本発明によれば、成長用基板上に形成された複数の半導体発光素子を分割して発光チップを製造する場合に、発光チップの生産性を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本実施の形態が適用された発光チップの一例の斜視図である。
【図２】図１に示す発光チップの断面図である。
【図３】実施の形態１における発光チップの製造方法の一例を示すフローチャートである。
【図４】素子群形成基板の製造方法の一例を示すフローチャートである。
【図５】素子群形成基板の全体構成の一例を示す図である。
【図６】素子群形成基板における１つの半導体発光素子の拡大図である。
【図７】図６におけるＶＩＩ−ＶＩＩ断面図である。
【図８】半導体発光素子におけるｐ側内部電極周辺の断面構成の一例を示す図である。
【図９】半導体発光素子におけるｎ側内部電極周辺の断面構成の一例を示す図である。
【図１０】ステップ１１の素子群形成基板製造工程の一例およびステップ１２の実装用基板製造工程の一例を説明するための図である。
【図１１】ステップ１３の接合工程の一例を説明するための図である。
【図１２】ステップ１４の成長用基板分離工程の一例を説明するための図である。
【図１３】ステップ１５の支持用基板接着工程の一例を説明するための図である。
【図１４】ステップ１６の実装用基板研磨工程の一例を説明するための図である。
【図１５】ステップ１７のビア・ホール形成工程の一例を説明するための図である。
【図１６】ステップ１８の絶縁部形成工程の一例を説明するための図である。
【図１７】ステップ１９のバリア／シード層形成工程の一例を説明するための図である。
【図１８】ステップ２０のプラグ部形成工程の一例を説明するための図である。
【図１９】ステップ２１の電極形成面研磨工程の一例を説明するための図である。
【図２０】ステップ２２の外部パッド形成工程の一例を説明するための図である。
【図２１】ステップ２３の支持用基板分離工程の一例を説明するための図である。
【図２２】ステップ２４の光取り出し面加工工程の一例を説明するための図である。
【図２３】ステップ２５の個片化工程の一例を説明するための図である。
【図２４】発光チップを搭載した発光装置の構成の一例を示す図である。
【図２５】発光装置における発光チップの実装状態の一例を示す図である。
【図２６】実施の形態２における発光チップの製造方法の一例を示すフローチャートである。
【図２７】ステップ５４の実装用基板研磨工程の一例を説明するための図である。
【図２８】ステップ５５のビア・ホール形成工程の一例を説明するための図である。
【図２９】ステップ５６の絶縁部形成工程の一例を説明するための図である。
【図３０】ステップ５７のバリア／シード層形成工程の一例を説明するための図である。
【図３１】ステップ５８のプラグ部形成工程の一例を説明するための図である。
【図３２】ステップ５９の電極形成面研磨工程の一例を説明するための図である。
【図３３】ステップ６０の外部パッド形成工程の一例を説明するための図である。
【図３４】ステップ６１の成長用基板分離工程の一例を説明するための図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
◎実施の形態１
図１は、本実施の形態が適用された発光チップ１の一例の斜視図であり、図２は、図１に示す発光チップ１の断面図である。
この発光チップ１は、給電により発光する半導体発光素子１０と、この半導体発光素子１０が実装される実装用基板５０と、実装用基板５０と半導体発光素子１０に対する給電系とを絶縁する絶縁部６０と、半導体発光素子１０に対する正の給電系を構成するｐ側外部電極７０と、半導体発光素子１０に対する負の給電系を構成するｎ側外部電極８０とを備えている。
【００１５】
発光チップ１において、半導体発光素子１０は、下地層１３と、下地層１３の上に積層されるｎ型半導体層１４と、ｎ型半導体層１４の上に積層される発光層１５と、発光層１５の上に積層されるｐ型半導体層１６とを備える。また、この半導体発光素子１０においては、図中上方に向けてｎ型半導体層１４の上面が露出するように、積層されたｐ型半導体層１６、発光層１５およびｎ型半導体層１４が、一部の領域において厚さ方向に切り欠かれている。そして、下地層１３のうち、発光チップ１において外部に露出する図中下方の面は、凹凸加工が施された凹凸加工面１３ａとなっている。
【００１６】
さらに、この半導体発光素子１０は、発光層１５から出力される光に対する透過性および導電性を有し、ｐ型半導体層１６の上に積層される透明導電層１７を備えている。
さらにまた、この半導体発光素子１０は、発光層１５から出力される光に対する透過性および絶縁性を有し、透明導電層１７の上面から、ｐ型半導体層１６、発光層１５およびｎ型半導体層１４の側面を介して、ｎ型半導体層１４の上面に至るように、一体的に積層される透明絶縁層１８を備えている。この透明絶縁層１８は、発光層１５等を保護する保護膜としての機能もあり、化学的に安定で、耐湿性の優れた材質が適する。また、透明絶縁層１８は、透明な低屈折率誘電体として、ＡｇやＡｌ等の金属反射膜と組み合わせて次のような条件の下、発光層１５からの光を増反射する機能を有する。
【００１７】
ここで、発光層１５の発光波長λ（ｎｍ）における、透明導電層１７の屈折率を第１屈折率ｎ１とし、透明絶縁層１８の屈折率を第２屈折率ｎ２としたとき、両者はｎ１＞ｎ２の関係を有している。そして、両者の屈折率の大きさの差（ｎ１−ｎ２）により、透明導電層１７と透明絶縁層１８との界面での反射が増大し、半導体発光素子１０からの光取り出し効率が向上する。この屈折率の大きさの差は、０．４以上であることが望ましい。
【００１８】
また、透明絶縁層１８には、透明絶縁層１８の厚さ方向に貫通する複数の貫通孔が設けられている。本実施の形態において、複数の貫通孔は、例えば透明導電層１７の上方に複数個（この例では１６個：後述する図６および図７を参照）配置されるとともに、例えばｎ型半導体層１４の上面の上方にも複数個（この例では４個：後述する図６および図７を参照）配置されている。これにより、例えば透明導電層１７の上に透明絶縁層１８を積層した状態では、複数の貫通孔を介して透明導電層１７の一部が露出することになり、また、例えばｎ型半導体層１４の上面の上に透明絶縁層１８を積層した状態では、複数の貫通孔を介してｎ型半導体層１４の一部が露出することになる。ここで、透明絶縁層１８に設けられる複数の貫通孔は、上方から見たときにそれぞれが円形状を有しており（後述する図６参照）、しかも、透明導電層１７に近づくにつれてその直径が減少する所謂テーパ状の断面を有している（図２参照）。なお、透明絶縁層１８に形成される貫通孔の形状は、応力集中がない円形が最適であるが、角部に、大きな曲率半径を有する多角形、楕円などの形状であってもよい。また、図２に示す例では、貫通孔が、透明絶縁層１８と透明導電層１７との境界部まで到達しているが、透明導電層１７を貫通するものでなければ、その一部が透明導電層１７内に入り込んでいてもかまわない。
【００１９】
さらに、この半導体発光素子１０は、ｐ型半導体層１６上に積層された透明導電層１７および透明絶縁層１８の上にさらに積層され、発光層１５を発光させる際に一方の電極（正電極）として機能するｐ側内部電極２０を備える。ここで、ｐ側内部電極２０は、透明絶縁層１８に設けられた複数の貫通孔をそれぞれ貫通し、その一端が透明導電層１７と接するように設けられる複数（この例では１６個）のｐ側接続導体２１と、透明絶縁層１８上に形成され、複数のｐ側接続導体２１のそれぞれの他端が接続されるとともに、ｐ側外部電極７０との電気的な接続に用いられるｐ側内部パッド２２とを有している。これらの複数のｐ側接続導体２１は、電気的には、発光層１５に均一な電流密度で電流を流すことにより、発光層１５全体の発光効率および光取り出し効率を向上させる。また、透明絶縁層１８には、微小な貫通孔を多数配置するのが望ましいが、貫通孔の形成上のばらつき、微細加工技術の難しさから、貫通孔のサイズは、１〜２０μｍが好適な範囲である。なお、本実施の形態では、ｐ側内部電極２０において複数のｐ側接続導体２１およびｐ側内部パッド２２が一体化した構造を有しているのであるが、このことについては後述する。
【００２０】
さらにまた、この半導体発光素子１０は、ｎ型半導体層１４の上面に積層された透明絶縁層１８の上にさらに積層され、発光層１５を発光させる際に他方の電極（負電極）として機能するｎ側内部電極３０を備える。なお、ｎ側内部電極３０では、ｎ型半導体層１４の上面に形成される透明絶縁層１８は、あってもなくても良い。以下、透明絶縁層１８を当該ｎ型半導体層１４の上面に形成する場合について記載する。ここで、ｎ側内部電極３０は、透明絶縁層１８に設けられた複数の貫通孔をそれぞれ貫通し、その一端がｎ型半導体層１４の上面と接するように設けられる複数（この例では４個）のｎ側接続導体３１と、透明絶縁層１８上に形成され、複数のｎ側接続導体３１のそれぞれの他端が接続されるとともに、ｎ側外部電極８０との電気的な接続に用いられるｎ側内部パッド３２とを有している。なお、本実施の形態では、上述したｐ側内部電極２０と同様に、ｎ側内部電極３０において複数のｎ側接続導体３１およびｎ側内部パッド３２が一体化した構造を有しているのであるが、このことについては後述する。
【００２１】
そして、この半導体発光素子１０は、ｐ側内部電極２０、ｐ側内部電極２０の周縁、ｐ型半導体層１６、発光層１５およびｎ型半導体層１４の側面、ｎ側内部電極３０およびｎ側内部電極３０の周縁にわたって一体的に積層されることで、ｐ側内部電極２０およびｎ側内部電極３０を保護する保護層１９を有している。ただし、保護層１９は、ｐ側内部電極２０の上面のうちの複数領域（この例ではそれぞれが円形状に構成された９つの領域）およびｎ側内部電極３０の上面のうちほぼ中央部となる部位（この例では円形状に構成された１つの領域）には設けられていない。これにより、この半導体発光素子１０では、ｐ側内部電極２０の上面の一部が外部に露出し、また、ｎ側内部電極３０の上面の一部が外部に露出するようになっている。そして、発光チップ１を全体としてみたときに、ｐ側内部電極２０における露出部位にはｐ側外部電極７０が接続され、ｎ側内部電極３０における露出部位にはｎ側外部電極８０が接続される。
【００２２】
このように、発光チップ１に設けられる半導体発光素子１０は、下地層１３（より具体的には凹凸加工面１３ａ）とは反対側となる一方の面側に、ｐ側内部電極２０およびｎ側内部電極３０が形成された構造を有している。そして、この半導体発光素子１０においては、ｐ側内部電極２０を正電極、ｎ側内部電極３０を負電極とし、両者を介してｐ型半導体層１６、発光層１５およびｎ型半導体層１４に電流を流すことで、発光層１５が発光するようになっている。
【００２３】
また、発光チップ１を構成する実装用基板５０は、板状の形状を有し、半導体発光素子１０に設けられたｐ側内部電極２０およびｎ側内部電極３０と対向する側に配置される基部５１と、基部５１と半導体発光素子１０との間において両者と接触するように設けられ、基部５１と半導体発光素子１０とを接合させる接合部５２とを有している。この接合部５２は、半導体発光素子１０の電極形成面側に存在する凹凸を埋めるように設けられている。もし、この接合が不十分で、半導体発光素子１０と実装用基板５０との間に空隙が存在しているとすると、後述するＬＬＯを用いた成長用基板分離工程（図３に示すステップ１４参照）において窒素ガスが発生することに伴い、空隙が存在する箇所においてヒビ割れが発生する恐れがある（２ＧａＮ→２Ｇａ＋Ｎ２↑）。
【００２４】
そして、ｐ側内部電極２０の図中上方となる部位には、実装用基板５０（基部５１、接合部５２）および半導体発光素子１０の保護層１９を貫通する複数の貫通孔（後述するビア・ホールＶＨ）が設けられている。また、ｎ側内部電極３０の図中上方となる部位には、実装用基板５０および半導体発光素子１０の保護層１９を貫通する単数の貫通孔（後述するビア・ホールＶＨ）が設けられている。
【００２５】
さらに、発光チップ１を構成する絶縁部６０は、ｐ側外部電極７０および半導体発光素子１０におけるｐ側内部電極２０に対応して設けられ、ｐ側外部電極７０からｐ側内部電極２０に至る正の給電経路において実装用基板５０（基部５１および接合部５２）への電流のリークを規制するｐ側絶縁層６１と、ｎ側外部電極８０および半導体発光素子１０におけるｎ側内部電極３０に対応して設けられ、ｎ側内部電極３０からｎ側外部電極８０に至る負の給電経路において実装用基板５０への電流のリークを規制するｎ側絶縁層６２と、実装用基板５０における基部５１の外側の面に積層して設けられ、ｐ側外部電極７０とｎ側外部電極８０との間での電流のリークを規制するｐｎ間絶縁層６３とを有している。なお、図１から明らかなように、ｐｎ間絶縁層６３は発光チップ１の上面に露出している。
【００２６】
これらのうち、ｐ側絶縁層６１は、半導体発光素子１０におけるｐ側内部電極２０の図中上方において、実装用基板５０（基部５１および接合部５２）を貫通する複数の貫通孔（後述するビア・ホールＶＨ）のそれぞれの内壁面を覆うように設けられている。そして、各々のｐ側絶縁層６１の一端側は半導体発光素子１０におけるｐ側内部電極２０の上面に形成された保護層１９に接続され、各々のｐ側絶縁層６１の他端側はｐｎ間絶縁層６３と接続されている。
【００２７】
また、ｎ側絶縁層６２は、半導体発光素子１０におけるｎ側内部電極３０の図中上方において、実装用基板５０（基部５１および接合部５２）を貫通する単数の貫通孔（後述するビア・ホールＶＨ）の内壁面を覆うように設けられている。そして、ｎ側絶縁層６２の一端側は半導体発光素子１０におけるｎ側内部電極３０の上面に形成された保護層１９に接続され、ｎ側絶縁層６２の他端側はｐｎ間絶縁層６３と接続されている。
【００２８】
さらに、発光チップ１を構成する正の外部電極あるいは第２電極の一例としてのｐ側外部電極７０は、半導体発光素子１０におけるｐ側内部電極２０の図中上方に設けられた複数の貫通孔において、ｐ側内部電極２０の上面およびｐ側絶縁層６１にそれぞれ接触するように設けられるｐ側バリア／シード層７１と、これら複数の貫通孔において、ｐ側バリア／シード層７１に接触し且つ各貫通孔を埋めるように設けられるｐ側プラグ部７２と、実装用基板５０の図中上方において、複数のｐ側プラグ部７２およびｐｎ間絶縁層６３と接するように設けられ、外部との電気的な接続に用いられるｐ側外部パッド７３とを有している。
【００２９】
これに対し、発光チップ１を構成する負の外部電極あるいは第１電極の一例としてのｎ側外部電極８０は、半導体発光素子１０におけるｎ側内部電極３０の図中上方に設けられた単数の貫通孔において、ｎ側内部電極３０の上面およびｎ側絶縁層６２に接触するように設けられるｎ側バリア／シード層８１と、この単数の貫通孔において、ｎ側バリア／シード層８１に接触し且つこの貫通孔を埋めるように設けられるｎ側プラグ部８２と、実装用基板５０の図中上方において、単数のｎ側プラグ部８２およびｐｎ間絶縁層６３と接するように設けられ、外部との電気的な接続に用いられるｎ側外部パッド８３とを有している。
【００３０】
なお、この発光チップ１を、後述する図２５等に示すようにフリップチップ接続で使用する場合、図２に示すｐ側外部電極７０におけるｐ側外部パッド７３およびｎ側外部電極８０におけるｎ側外部パッド８３に、それぞれ、予めはんだバンプを形成することがある。はんだバンプは、例えばＡｕＳｎなど、低融点（４００℃未満）の共晶金属が好適な材料である。そして、このような目的で使用するはんだバンプは、１μｍ以上の厚膜が望ましく、例えばメッキ法で形成することが、生産性の観点からは望ましい。
【００３１】
図３は、実施の形態１における発光チップ１の製造方法の一例を示すフローチャートである。
本実施の形態では、まず、後述するウエハ状の成長用基板１１（図７参照）の一方の面に、複数の半導体発光素子１０を形成してなる素子群形成基板４０（後述する図５参照）を製造する素子群形成基板製造工程を実行する（ステップ１１）。
また、素子群形成基板４０とは別に、ウエハ状の基部５１の一方の面に、接合部５２を積層してなる実装用基板５０を製造する実装用基板製造工程を実行する（ステップ１２）。
次に、ステップ１１で得られた素子群形成基板４０における各半導体発光素子１０の形成面と、ステップ１２で得られた実装用基板５０における接合部５２の形成面とを対峙させ、接合部５２を介して素子群形成基板４０と実装用基板５０とを接合させる接合工程を実行する（ステップ１３）。
【００３２】
ステップ１３の後、素子群形成基板４０および実装用基板５０の積層体から、成長用基板１１を分離する、第１基板分離工程の一例としての成長用基板分離工程を実行する（ステップ１４）。
ステップ１４の後、成長用基板１１が分離された素子群形成基板４０および実装用基板５０の接合体に対し、成長用基板１１が取り付けられていた部位に、成長用基板１１に代えて支持用基板９０を接着させる、接着工程の一例としての支持用基板接着工程を実行する（ステップ１５）。
【００３３】
ステップ１５の後、素子群形成基板４０および実装用基板５０の接合体と支持用基板との接着体に対し、実装用基板５０に設けられた基部５１を薄層化するために研磨する実装用基板研磨工程を実行する（ステップ１６）。
ステップ１６の後、基部５１が研磨された接着体に対し、実装用基板５０側から各半導体発光素子１０のｐ側内部電極２０およびｎ側内部電極３０を露出させるためのビア・ホールＶＨを形成する、貫通孔形成工程の一例としてのビア・ホール形成工程を実行する（ステップ１７）。
ステップ１７の後、ビア・ホールＶＨまでが形成された接着体に対し、絶縁部６０（ｐ側絶縁層６１、ｎ側絶縁層６２およびｐｎ間絶縁層６３）を形成する絶縁部形成工程を実行する（ステップ１８）。
【００３４】
ステップ１８の後、絶縁部６０までが形成された接着体に対し、ｐ側バリア／シード層７１およびｎ側バリア／シード層８１を形成するバリア／シード層形成工程を実行する（ステップ１９）。
ステップ１９の後、ｐ側バリア／シード層７１およびｎ側バリア／シード層８１までが形成された接着体に対し、ｐ側プラグ部７２およびｎ側プラグ部８２を形成する、充填工程の一例としてのプラグ部形成工程を実行する（ステップ２０）。
ステップ２０の後、ｐ側プラグ部７２およびｎ側プラグ部８２までが形成された接着体に対し、実装用基板５０における基部５１側を研磨してｐｎ間絶縁層６３を露出させる電極形成面研磨工程を実行する（ステップ２１）。
ステップ２１の後、ｐｎ間絶縁層６３を露出させるための研磨までが施された接着体に対し、ｐｎ間絶縁層６３の上にｐ側外部パッド７３およびｎ側外部パッド８３を形成する外部パッド形成工程を実行する（ステップ２２）。
なお、本実施の形態では、上述したステップ１７のビア・ホール形成工程からステップ２２の外部パッド形成工程までが、外部電極形成工程に対応している。
【００３５】
ステップ２２の後、ｐ側外部パッド７３およびｎ側外部パッド８３までが形成された接着体から、支持用基板９０を分離する、第３基板分離工程の一例としての支持用基板分離工程を実行する（ステップ２３）。
ステップ２３の後、支持用基板９０が分離された素子群形成基板４０および実装用基板５０の接合体に対し、下地層１３の表面に凹凸加工を施して凹凸加工面１３ａとする光取り出し面加工工程を実行する（ステップ２４）。
ステップ２４の後、凹凸加工面１３ａまでが形成された素子群形成基板４０および実装用基板５０の接合体に対し、切断加工を施すことにより、１枚の素子群形成基板４０を、複数の半導体発光素子１０に個片化する、分割工程の一例としての個片化工程を実行する（ステップ２５）。
【００３６】
続いて、上述したステップ１１の素子群形成基板製造工程について、より具体的に説明する。
図４は、素子群形成基板４０の製造方法の一例を示すフローチャートである。
この例では、まず、ウエハ状の成長用基板１１（後述する図７参照）の一方の面に、中間層１２（後述する図７参照）、下地層１３、ｎ型半導体層１４、発光層１５およびｐ型半導体層１６を順次積層する半導体層積層工程を実行する（ステップ１１１）。
ステップ１１１の後、ｐ型半導体層１６の上に、さらに透明導電層１７を形成する透明導電層形成工程を実行する（ステップ１１２）。
ステップ１１２の後、積層された透明導電層１７、ｐ型半導体層１６、発光層１５およびｎ型半導体層１４に対し、各半導体発光素子１０の形成予定領域における一部領域（この例では上方からみたときの四隅のうちの１つの領域）を掘り込むことで、ｎ型半導体層１４の上面を露出させる掘り込み工程を実行する（ステップ１１３）。
ステップ１１３の後、各半導体発光素子１０の形成予定領域に対応して複数の貫通孔を設けた透明絶縁層１８を形成する透明絶縁層形成工程を実行する（ステップ１１４）。
ステップ１１４の後、各半導体発光素子１０の形成予定領域に対応する透明導電層１７上の透明絶縁層１８の上にそれぞれｐ側内部電極２０を形成するとともに、各半導体発光素子１０の形成予定領域に対応するｎ型半導体層１４上の透明絶縁層１８の上にそれぞれｎ側内部電極３０を形成する内部電極形成工程を実行する（ステップ１１５）。
ステップ１１５の後、ｐ側内部電極２０およびｎ側内部電極３０を含む各半導体発光素子１０の上面を覆うように、保護層１９を形成する保護層形成工程を実行する（ステップ１１６）。
ステップ１１６の後、各半導体発光素子１０の形成予定領域を区画するように、縦方向および横方向に沿ってそれぞれ複数の溝部Ｔ（後述する図５（ｂ）参照）を形成する溝部形成工程を実行し（ステップ１１７）、素子群形成基板４０を得る。
なお、素子群形成基板製造工程では、ｐ側内部電極２０の上に設けられる保護層１９に対する貫通孔の形成を行っておらず、また、ｎ側内部電極３０の上に設けられる保護層１９に対する貫通孔の形成も行っていない。
【００３７】
では、上述した手順によって得られる素子群形成基板４０の構成について、より詳細に説明する。
図５は、素子群形成基板４０の全体構成の一例を示す図であり、ここでは、各半導体発光素子１０の形成面側をみた素子群形成基板４０の上面図を示している。ここで、図５（ａ）はステップ１１６の保護層形成工程が実行され且つステップ１１７の溝部形成工程が実行される前の素子群形成基板４０を示しており、図５（ｂ）はステップ１１７の溝部形成工程が実行された後の素子群形成基板４０を示している。
また、図６は図５（ｂ）に示す素子群形成基板４０における１つの半導体発光素子１０の拡大図であり、図７は図６におけるＶＩＩ−ＶＩＩ断面図である。
【００３８】
素子群形成基板４０は、ウエハ状の成長用基板１１と、成長用基板１１の一方の面に積層された中間層１２と、中間層１２の上に形成された複数の半導体発光素子１０とを備える。なお、この例では、各半導体発光素子１０に設けられた下地層１３が、中間層１２の上に積層されることで、１枚の成長用基板１１と複数の半導体発光素子１０とが、中間層１２を介して一体化した素子群形成基板４０を構成している。
【００３９】
また、素子群形成基板４０に形成される各溝部Ｔは、各半導体発光素子１０の形成面側に設けられている。そして、各溝部Ｔは、各半導体発光素子１０の間において中間層１２まで掘り込まれており、各溝部Ｔの底部には、成長用基板１１が露出するようになっている。なお、各溝部Ｔは、成長用基板１１内にまで入り込まないように形成することが望ましい。
【００４０】
さらに、素子群形成基板４０を構成する各半導体発光素子１０において、ｐ側内部電極２０では、ｐ側内部パッド２２の背面側に、複数（この例では４×４＝１６個）のｐ側接続導体２１が配置されており、ｎ側内部電極２０では、ｎ側内部パッド３２の背面側に、複数（この例では２×２＝４個）のｎ側接続導体３１が配置されている。
【００４１】
以下、本実施の形態における素子群形成基板４０の構成、および、半導体発光素子１０の構成について説明する。なお、本明細書では、ＡｌＧａＮおよびＧａＩｎＮについて、各元素の組成比を省略した形で記述する場合がある。
＜成長用基板＞
第１基板の一例としての成長用基板１１としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種基板材料を用いることができる。成長用基板１１には、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。本実施の形態では、Ｃ面を主面とするサファイアを成長用基板１１として用いている。サファイアを成長用基板１１として用いる場合には、サファイアのＣ面上に中間層１２０（バッファ層）を形成するとよい。
【００４２】
＜中間層＞
中間層１２は、多結晶のＡｌxＧａ1-xＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌxＧａ1-xＮ（０≦ｘ≦１）のものがより好ましく、例えば、多結晶のＡｌxＧａ1-xＮ（０≦ｘ≦１）からなる厚さ１０〜５００ｎｍのものとすることができる。なお、中間層１２は、成長用基板１１と下地層１３との格子定数の違いを緩和し、成長用基板１１の（０００１）面（Ｃ面）上にｃ軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層１２の上に単結晶の下地層１３を積層すると、より一層結晶性の良い下地層１３が積層できる。なお、この例では、中間層１２をＡｌＮで構成している。
【００４３】
＜下地層＞
下地層１３としては、ＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができるが、ＡｌxＧａ1-xＮ（０≦ｘ＜１）を用いると、結晶性の良い下地層１３を形成しやすくなる。下地層１３の膜厚は０．１μｍ以上が好ましく、この膜厚以上にした方が結晶性の良好なＡｌxＧａ1-xＮ層が得られやすい。また、下地層１３の膜厚は１０μｍ以下が好ましい。なお、この例では、下地層１３をアンドープのＧａＮで構成している。
【００４４】
＜ｎ型半導体層＞
第１の導電型（この例ではｎ型）を有する第１半導体層の一例としてのｎ型半導体層１４は、成長用基板１１側（この例では下地層１３）に積層されるｎコンタクト層と、ｎコンタクト層に積層されるｎクラッド層とで構成することが好ましい。なお、ｎコンタクト層はｎクラッド層を兼ねることも可能である。また、前述の下地層１３をｎ型半導体層１４に含めてもよい。
【００４５】
ｎコンタクト層は、ｎ側内部電極３０を設けるための層である。したがって、ｎ型半導体層１４における上面には、ｎコンタクト層を露出させておくとよい。ｎコンタクト層としては、ＡｌxＧａ1-xＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）を用いるとよい。
【００４６】
ｎクラッド層は、発光層１５へのキャリアの注入とキャリアの閉じ込めとを行なう層である。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層をＧａＩｎＮで形成する場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。
【００４７】
なお、ｎクラッド層を、超格子構造を含む層とする場合には、１０ｎｍ以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なるとともに１０ｎｍ以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであってもよい。
また、ｎクラッド層は、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよく、この場合には、ＧａＩｎＮとＧａＮとの交互構造又は組成の異なるＧａＩｎＮ同士の交互構造とすることが好ましい。
【００４８】
＜発光層＞
発光層１５としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。
量子井戸構造の井戸層としては、通常、Ｇａ1-yＩｎyＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が用いられる。井戸層の膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層１５の場合は、上記Ｇａ1-yＩｎyＮを井戸層とし、井戸層よりバンドギャップエネルギーが大きいＡｌzＧａ1-zＮ（０≦ｚ＜０．３）を障壁層とする。井戸層および障壁層には、不純物をドープしてもよいし、しなくてもよい。
【００４９】
＜ｐ型半導体層＞
第２の導電型（この例ではｐ型）を有する第２半導体層の一例としてのｐ型半導体層１６は、発光層１５に積層されるｐクラッド層と、ｐクラッド層に積層されるｐコンタクト層とで構成することが好ましい。ただし、ｐコンタクト層がｐクラッド層を兼ねることも可能である。
【００５０】
ｐクラッド層は、発光層１５へのキャリアの閉じ込めとキャリアの注入とを行なう層である。ｐクラッド層としては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、例えばＡｌxＧａ1-xＮ（０＜ｘ≦０．４）を用いることができる。
ｐクラッド層が、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
また、ｐクラッド層は、複数回積層した超格子構造としてもよく、この場合には、ＡｌＧａＮとＡｌＧａＮとの交互構造又はＡｌＧａＮとＧａＮとの交互構造とすることが好ましい。
【００５１】
ｐコンタクト層は、透明導電層１７を介してｐ側内部電極２０を設けるための層である。ｐコンタクト層は、ＡｌxＧａ1-xＮ（０≦ｘ≦０．４）とすることが好ましい。ｐコンタクト層におけるＡｌ組成が上記範囲であると、良好な結晶性の維持および透明導電層１７との良好なオーミック接触の維持が可能となる点で好ましい。
ｐコンタクト層の膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。ｐコンタクト層の膜厚をこの範囲とすると、順方向電圧Ｖｆを低減できる点で好ましい。
【００５２】
＜透明導電層＞
透明導電層１７は、ｐ型半導体層１６の上面のうち周縁部を除くほぼ全面を覆うように形成されている。
透明導電層１７は、ｐ型半導体層１６とオーミックコンタクトがとれ、しかもｐ型半導体層１６との接触抵抗が小さいものを用いることが好ましい。また、この半導体発光素子１０では、発光層１５からの光を、透明導電層１７および透明絶縁層１８等を介して下地層１３側に取り出すことから、透明導電層１７は光透過性に優れたものを用いることが好ましい。さらにまた、ｐ型半導体層１６の全面に渡って均一に電流を拡散させるために、透明導電層１７は優れた導電性を有し、且つ、抵抗分布が少ないものを用いることが好ましい。
【００５３】
なお、透明導電層１７の厚さは２ｎｍ〜５００ｎｍの範囲より選択することができる。ここで、透明導電層１７の厚さが２ｎｍよりも薄いと、ｐ型半導体層１６とオーミックコンタクトが取れにくい場合があり、また、透明導電層１７の厚さが５００ｎｍよりも厚いと、発光層１５から出力される光および透明絶縁層１８等からの反射光に対する光透過性の点で好ましくない場合がある。
【００５４】
透明導電層１７としては、例えば酸化物の導電性材料であって、発光層１５から出射される波長の光に対する光透過性のよいものを用いることができる。発光層１５から出力される波長の光に対する透過率は、９０％以上、望ましくは９５％以上である。特に、Ｉｎを含む酸化物の一部は、他の透明導電膜と比較して光透過性および導電性の両者がともに優れている点で好ましい。Ｉｎを含む導電性の酸化物としては、例えばＩＺＯ（酸化インジウム亜鉛（Ｉｎ2Ｏ3−ＺｎＯ））、ＩＴＯ（酸化インジウム錫（Ｉｎ2Ｏ3−ＳｎＯ2））、ＩＧＯ（酸化インジウムガリウム（Ｉｎ2Ｏ3−Ｇａ2Ｏ3））、ＩＣＯ（酸化インジウムセリウム（Ｉｎ2Ｏ3−ＣｅＯ2））等が挙げられる。なお、これらの中に、例えばフッ素などのドーパントが添加されていてもかまわない。また、例えばＩｎを含まない酸化物、例えばキャリアをドープしたＳｎＯ2、ＺｎＯ2、ＴｉＯ2等の導電性材料を用いてもよい。
これらの材料を、この技術分野でよく知られた慣用の手段によって設けることで、透明導電層１７を形成することができる。そして、透明導電層１７を形成した後に、熱処理を施して結晶化を促進させることにより、透明導電層１７の光透過率が上がるとともに、仕事関数が上がり且つシート抵抗が下がることでｐ型半導体層１６（ｐ−ＧａＮ）とのオーミックコンタクトが取りやすくなる。
【００５５】
本実施の形態において、透明導電層１７は、結晶化された構造のものを使用してよく、特に六方晶構造又はビックスバイト構造を有するＩｎ2Ｏ3結晶を含む透光性材料（例えば、ＩＺＯやＩＴＯ等）を好ましく使用することができる。
また、透明導電層１７に用いる膜としては、比抵抗が低くなる組成を使用することが好ましい。例えば、ＩＺＯ中のＺｎＯ濃度は１〜２０質量％であることが好ましく、５〜１５質量％の範囲であることが更に好ましく、１０質量％であると特に好ましい。
さらに、透明導電層１７は、得られた膜の密着性を高めるという観点からすれば、例えばスパッタ法で形成することが望ましい。
【００５６】
＜透明絶縁層＞
透明絶縁層１８は、例えば図７に示すように、透明導電層１７、透明導電層１７が積層されていないｐ型半導体層１６、および発光層１５が積層されていないｎ型半導体層１４をそれぞれ覆うように積層されている。また、透明絶縁層１８は、各層の表面を覆うだけでなく、発光層１５およびｐ型半導体層１６の側面、すなわちｐ型半導体層１６とｎ型半導体層１４とで形成される段差の壁部にあたる部分を覆い、さらに透明導電層１７の側面も覆う。
【００５７】
そして、透明絶縁層１８は、上述のように、発光層１５から出力される光に対する透過性、透明導電層１７の屈折率（第１屈折率ｎ１）よりも低い屈折率（第２屈折率ｎ２）、および絶縁性を有する材質にて構成される。透明絶縁層１８を構成する材料としては、例えばＳｉＯ２（酸化珪素）やＭｇＦ２（フッ化マグネシウム）、ＣａＦ２（フッ化カルシウム）、Ｓｉ３Ｎ４（窒化珪素）、Ａｌ２Ｏ３（酸化アルミニウム）を使用することができる。なお、この例では、透明絶縁層１８として、絶縁性が高く、屈折率が小さく（１．４〜１．５）、耐湿性に優れた、最適な材料であるＳｉＯ２（二酸化珪素）を用いた。
【００５８】
また、本実施の形態において、透明絶縁層１８の膜厚をＨとし、発光層１５の発光波長λ（ｎｍ）を、透明絶縁層１８の屈折率である第２屈折率ｎ２の４倍で除したものをＱとしたとき、膜厚Ｈは、以下に示す式（１）の関係で設定される。但しＡは整数である。
【００５９】
Ｈ＝ＡＱ …（１）
【００６０】
そして、透明絶縁層１８の膜厚Ｈは、以下の式（２）に基づいて設定されていること、すなわち、膜厚Ｈが３λ／４ｎ２以上となる範囲にあること（膜厚Ｈが３Ｑ以上であること、望ましくは３Ｑ以上且つ奇数倍のＱであること）がより好ましい。なお、ここでいう膜厚Ｈ（＝ＡＱ）とは、そのＡＱを中心として、（Ａ−０．５）×Ｑ≦Ｈ（＝ＡＱ）≦（Ａ＋０．５）×Ｑの膜厚範囲をいう。更に、発光出力の向上には望ましくは５Ｑ以上である。ただし、生産コストの制約および、膜厚の増加に伴い本発明の課題であるクラック発生がしやすくなる点から、膜厚Ｈは２０Ｑ以下、望ましくは、１０Ｑ以下が好適である。透明絶縁層１８の膜厚Ｈをこの範囲から選択した場合、発光層１５から出力される光に対する光学的な反射率が増大し、結果として高い発光出力が得られる。この例において、透明絶縁層１８の膜厚Ｈは、例えばＡ＝５、λ＝４６０ｎｍ、ｎ２＝１．５とした場合、Ｈ＝３７５ｎｍである。
【００６１】
３λ／４ｎ２≧Ｈ …（２）
【００６２】
＜ｐ側内部電極＞
図８は、本実施の形態の半導体発光素子１０におけるｐ側内部電極２０周辺の断面構成の一例を示す図である。ここで、図８は、図７におけるｐ側内部電極２０周辺の断面を拡大したものとなっている。
【００６３】
正の内部電極の一例としてのｐ側内部電極２０は、最も透明導電層１７および透明絶縁層１８に近い側において、これら透明導電層１７および透明絶縁層１８と接するように積層されるｐ密着層２０１と、ｐ密着層２０１に積層されるｐ金属反射層２０２と、ｐ金属反射層２０２に積層されるｐ拡散防止層２０３と、ｐ拡散防止層２０３に積層されるｐボンディング層２０４と、ｐボンディング層２０４に積層され、さらにその上に保護層１９が積層されるｐ保護密着層２０５とを有する。そして、本実施の形態では、ｐ密着層２０１、ｐ金属反射層２０２、ｐ拡散防止層２０３、ｐボンディング層２０４およびｐ保護密着層２０５によって、複数のｐ側接続導体２１とｐ側内部パッド２２とが一体化した、ｐ側内部電極２０を構成している。
【００６４】
以下、本実施の形態におけるｐ側内部電極２０の各構成を説明する。
［ｐ密着層］
ｐ密着層２０１は、図８に示したように、透明絶縁層１８および透明絶縁層１８に設けられた各貫通孔を介して露出する透明導電層１７の上に積層され、且つ、その上にはｐ金属反射層２０２が積層される。このｐ密着層２０１は、これら３つの層を構成する材料の物理的な密着性を高めるために設けられている。ただし、透明絶縁層１８とｐ金属反射層２０２との密着性が良好な場合は、ｐ密着層２０１を省略することできる。
【００６５】
また、本実施の形態の半導体発光素子１０では、発光層１５から出力される光のうち、ｐ側内部電極２０側に入射してきた光を、透明導電層１７、透明絶縁層１８およびｐ金属反射層２０２などを介して下地層１３側に反射させることから、ｐ密着層２０１として光透過性に優れた材料を用いることが好ましい。さらにまた、ｐ側内部電極２０からｐ型半導体層１６の全面に渡って均一に電流を拡散させるために、ｐ密着層２０１として、導電性に優れ、面方向における抵抗分布が少なく、しかも透明導電層１７との接触抵抗が低く抑えられたものを用いることが好ましい。
【００６６】
これらの点から、ｐ密着層２０１として透明導電層を用いることが好ましい。この例では、ｐ密着層２０１として、導電性を有する金属酸化物であって、発光層１５から出射される波長の光に対する光透過性のよいものが用いられる。特に、Ｉｎを含む金属酸化物は、他の透明導電膜と比較して光透過性および導電性の両者がともに優れている点で好ましい。Ｉｎを含む導電性の金属酸化物としては、例えばＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＩＧＯ（酸化インジウムガリウム（Ｉｎ２Ｏ３−Ｇａ２Ｏ３））、ＩＣＯ（酸化インジウムセリウム（Ｉｎ２Ｏ３−ＣｅＯ２））等が挙げられる。特に好ましくはＩＺＯ（酸化インジウム亜鉛（Ｉｎ2Ｏ3−ＺｎＯ））が挙げられる。
【００６７】
このｐ密着層２０１の膜厚は、上述した理由により、好ましくは１ｎｍ〜５０ｎｍの範囲から選ばれる。ｐ密着層２０１の膜厚が１ｎｍ未満の場合には、透明導電層１７との密着性が低下し、接触抵抗が高くなる恐れがある。一方、ｐ密着層２０１の膜厚が５０ｎｍを越える場合には、光透過性が低下することになってしまい、得られる半導体発光素子１０における発光出力の低下を招く。この例において、ｐ密着層２０１の膜厚は例えば、１〜５ｎｍが望ましい。
【００６８】
［ｐ金属反射層］
ｐ金属反射層２０２は、図８に示したように、ｐ密着層２０１の上に積層され、且つ、その上にはｐ拡散防止層２０３が積層される。ｐ金属反射層２０２は、発光層１５から出射され、透明導電層１７および透明絶縁層１８を通過してきた光を、下地層１３側に向けて反射させるために設けられている。ここで、本実施の形態では、ｐ密着層２０１を介して透明絶縁層１８とｐ金属反射層２０２とを配置することにより、これら透明絶縁層１８およびｐ金属反射層２０２が直接には接触しない構造となっている。また、ｐ金属反射層２０２は、ｐ側内部電極２０の構成要素の１つとなっていることから、自身の抵抗が低く且つｐ密着層２０１との接触抵抗が低く抑えられるものを用いることが好ましい。
【００６９】
本実施の形態のｐ金属反射層２０２は、銀、パラジウム、銅、アルミニウム、ニッケル、金、白金などの金属および少なくともこれらのうちの１つを含む合金で構成されている。特に、ｐ金属反射層２０２として銀または銀合金を用いることは、発光層１５から出力される可視光領域の全波長の光に対して、高い光反射性を有している点で好ましい。ここで、ｐ金属反射層２０２として銀を用いると、使用環境によっては耐熱性、耐高温高湿性（所謂マイグレーションの抑制）が十分でない場合があることから、銀合金が好ましく使用される。特に、パラジウム、銅を含む銀合金を用いることが望ましい。
【００７０】
ｐ金属反射層２０２として銀あるいは銀合金を用いた場合、ｐ密着層２０１の材質としては、Ｉｎを含む酸化物、例えばＩＺＯやＩＴＯ等の透明導電性材料を用いることが好ましい。ここで、ｐ密着層２０１を設けずに透明絶縁層１８の上にｐ金属反射層２０２を直接に積層した場合、ｐ密着層２０１を設けた場合と比較して、密着性が著しく低下する。
【００７１】
このｐ金属反射層２０２の膜厚は、好ましくは８０ｎｍ〜２００ｎｍの範囲から選ばれる。ｐ金属反射層２０２の膜厚が８０ｎｍ未満の場合には、ｐ金属反射層２０２による光反射率が低下する。また、ｐ金属反射層２０２の膜厚が２００ｎｍを越える場合には、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐ金属反射層２０２の膜厚は１００ｎｍである。
【００７２】
［ｐ拡散防止層］
ｐ拡散防止層２０３は、図８に示したように、ｐ金属反射層２０２の上に積層され、且つ、その上にはｐボンディング層２０４が積層される。ｐ拡散防止層２０３は、接触状態にあるｐ金属反射層２０２を構成する金属（この例では銀合金）、および、接触状態にあるｐボンディング層２０４を構成する金属（この例では金（詳細は後述））の拡散を、それぞれ抑制するために設けられている。ここで、本実施の形態では、ｐ拡散防止層２０３を介してｐ金属反射層２０２とｐボンディング層２０４とを配置することにより、これらｐ金属反射層２０２およびｐボンディング層２０４が直接には接触しない構造となっている。また、ｐ拡散防止層２０３は、ｐ側内部電極２０の構成要素の１つとなっていることから、自身の抵抗が低く且つｐ金属反射層２０２およびｐボンディング層２０４との接触抵抗がそれぞれ低く抑えられるものを用いることが好ましい。なお、ｐ拡散防止層２０３は、発光層１５からの光を透過させる機能を基本的に必要としないので、上述したｐ密着層２０１とは異なり、光透過性を有している必要はない。ｐ拡散防止層２０３には、チタン、タンタル、タングステン、モリブデン、クロム、白金、パラジウム、ニッケル等の、高温で安定な高融点金属を用いることが望ましい。また、ｐ拡散防止層２０３は単層構成としてもよいが、ｐ金属反射層２０２およびｐボンディング層２０４の両者に対して、良好な密着性が得られるとともにこれらと合金化しない適切な材料がない場合には、以下に説明するように多層構造を用いるのが望ましい。
【００７３】
本実施の形態におけるｐ拡散防止層２０３は、ｐ金属反射層２０２に積層されるｐ第１拡散防止層２０３ａと、ｐ第１拡散防止層２０３ａに積層されるｐ第２拡散防止層２０３ｂと、ｐ第２拡散防止層２０３ｂに積層され、さらにその上にｐボンディング層２０４が積層されるｐ第３拡散防止層２０３ｃとを備える。
【００７４】
本実施の形態では、ｐ第１拡散防止層２０３ａとして例えばタンタルを、ｐ第２拡散防止層２０３ｂとして例えばチタンを、ｐ第３拡散防止層２０３ｃとして例えば白金を、それぞれ用いている。なお、ｐ第２拡散防止層２０３ｂとして、チタンに代えてニッケルを用いてもよい。
【００７５】
ここで、ｐ第１拡散防止層２０３ａおよびｐ第２拡散防止層２０３ｂは、上述したｐ金属反射層２０２を構成する金属（この例では銀合金）の拡散を抑制するだけでなく、ｐ第３拡散防止層２０３ｃを構成する金属（この例では白金）の拡散を抑制する機能も有している。また、ｐ第３拡散防止層２０３ｃは、上述したｐボンディング層２０４を構成する金属（この例では金）の拡散を抑制するだけでなく、ｐ第２拡散防止層２０３ｂを構成する金属（この例ではチタン）の拡散を抑制する機能も有している。
【００７６】
そして、ｐ第１拡散防止層２０３ａの膜厚は、好ましくは２０ｎｍ〜２００ｎｍの範囲から選ばれる。ｐ第１拡散防止層２０３ａの膜厚が２０ｎｍ未満の場合には、ｐ金属反射層２０２（この例では銀合金）とｐ第３拡散防止層２０３ｃ（この例では白金）とのバリア性が不十分となり、この例では銀と白金とが反応するおそれがある。また、ｐ第１拡散防止層２０３ａの膜厚が２００ｎｍを越える場合には、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐ第１拡散防止層２０３ａの膜厚は５０ｎｍ〜１００ｎｍである。
【００７７】
また、ｐ第２拡散防止層２０３ｂの膜厚は、好ましくは２０ｎｍ〜５００ｎｍから選ばれる。ｐ第２拡散防止層２０３ｂの膜厚が２０ｎｍ未満の場合には、ｐ第２拡散防止層２０３ｂとｐ第３拡散防止層２０３ｃとの密着性が低下する懸念がある。さらに、ｐ金属反射層２０２（この例では銀合金）とｐ第３拡散防止層２０３ｃ（この例では白金）とのバリア性が不十分となり、この例では銀と白金が反応するおそれがある。また、ｐ第２拡散防止層２０３ｂの膜厚が５００ｎｍを越える場合には、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐ第２拡散防止層２０３ｂの膜厚は３００ｎｍである。
【００７８】
さらに、ｐ第３拡散防止層２０３ｃの膜厚は、好ましくは５０ｎｍ〜２００ｎｍの範囲から選ばれる。ｐ第３拡散防止層２０３ｃの膜厚が５０ｎｍ未満の場合には、ｐ第２拡散防止層２０３ｂ（この例ではチタン）とｐボンディング層２０４（この例では金）とが反応するおそれがある。また、ｐ第３拡散防止層２０３ｃの膜厚が２００ｎｍを越える場合には、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐ第３拡散防止層２０３ｃの膜厚は１００ｎｍである。
【００７９】
［ｐボンディング層］
ｐボンディング層２０４は、図８に示したように、ｐ拡散防止層２０３の上に積層され、且つ、その上にはｐ保護密着層２０５が積層される。ｐボンディング層２０４は、ｐ側外部電極７０と電気的に接続されることによりｐ側内部電極２０に給電を行うために設けられている。ここで、本実施の形態では、ｐ拡散防止層２０３を介してｐ金属反射層２０２とｐボンディング層２０４とを配置することにより、これらｐ金属反射層２０２とｐボンディング層２０４が直接には接触しない構造となっている。また、ｐボンディング層２０４は、ｐ側内部電極２０の構成要素の１つとなっていることから、自身の抵抗が低く且つｐ拡散防止層２０３との接触抵抗が低く抑えられるものを用いることが好ましい。なお、ｐボンディング層２０４は、ｐ拡散防止層２０３と同様、発光層１５からの光を透過させる機能を基本的に必要としないので、光透過性を有している必要はない。
【００８０】
本実施の形態におけるｐボンディング層２０４は、最上位すなわち外部に露出する最表層が金であれば、金属の多層構造を有するものであってもよいし、金の単層構造を有するものであってもよい。なお、本実施の形態では、ｐボンディング層２０４として、金の単層膜を採用している。
【００８１】
このｐボンディング層２０４の膜厚は、好ましくは１００ｎｍ〜２μｍの範囲から選ばれる。ｐボンディング層２０４の膜厚が１００ｎｍ未満の場合には、ボンディング時における衝撃吸収性が低下する。また、ｐボンディング層２０４の膜厚が２μｍを越える場合には、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐボンディング層２０４の膜厚は５５０ｎｍである。
【００８２】
［ｐ保護密着層］
ｐ保護密着層２０５は、図８に示したように、ｐボンディング層２０４の上に積層され、且つ、その上には保護層１９が積層される。このｐ保護密着層２０５は、これら２つの層を構成する材料の物理的な密着性を高めるために設けられている。
【００８３】
本実施の形態のｐ保護密着層２０５は、チタンで構成されている。なお、ｐ保護密着層２０５として、チタンに代えてタンタルを用いてもよい。
【００８４】
そして、ｐ保護密着層２０５の膜厚は、好ましくは５ｎｍ〜５０ｎｍの範囲から選ばれる。ｐ保護密着層２０５の膜厚が５ｎｍ未満の場合には、ｐボンディング層２０４と保護層１９との密着性が低下する。また、ｐ保護密着層２０５の膜厚が２０ｎｍを越える場合には、エッチング工程における作業時間が長くなり、半導体発光素子１０の製造にかかるコストが上昇する。なお、この例において、ｐ保護密着層２０５の膜厚は１５ｎｍである。
【００８５】
＜ｎ側内部電極＞
図９は、本実施の形態の半導体発光素子１０におけるｎ側内部電極３０周辺の断面構成の一例を示す図である。ここで、図９は、図７におけるｎ側内部電極３０周辺の断面を拡大したものとなっている。
【００８６】
負の内部電極の一例としてのｎ側内部電極３０は、最もｎ型半導体層１４および透明絶縁層１８に近い側において、これらｎ型半導体層１４および透明絶縁層１８と接するように積層されるｎ密着層３０１と、ｎ密着層３０１に積層されるｎ金属反射層３０２と、ｎ金属反射層３０２に積層されるｎ拡散防止層３０３と、ｎ拡散防止層３０３に積層されるｎボンディング層３０４と、ｎボンディング層３０４に積層され、さらにその上に保護層１９が積層されるｎ保護密着層３０５とを有する。そして、本実施の形態では、ｎ密着層３０１、ｎ金属反射層３０２、ｎ拡散防止層３０３、ｎボンディング層３０４およびｎ保護密着層３０５によって、複数のｎ側接続導体３１とｎ側内部パッド３２とが一体化した、ｎ側内部電極３０を構成している。
【００８７】
以下、本実施の形態におけるｎ側内部電極３０の各構成を説明する。
［ｎ密着層］
ｎ密着層３０１は、図９に示したように、透明絶縁層１８および透明絶縁層１８に設けられた各貫通孔を介して露出するｎ型半導体層１４の上に積層され、且つ、その上にはｎ金属反射層３０２が積層される。このｎ密着層３０１は、これら３つの層を構成する材料の物理的な密着性を高め、ｎ型半導体層１４と接触抵抗の低いオーミック接触を得るために設けられている。
【００８８】
また、本実施の形態の半導体発光素子１０では、発光層１５から出力される光のうち、ｎ側内部電極３０側に入射してきた光を、透明絶縁層１８およびｎ金属反射層３０２などを介して下地層１３側に反射させることから、ｎ密着層３０１として光透過性に優れた材料を用いるか、光の吸収が少ないとともに光反射性の高い材料を用いることが好ましい。さらにまた、ｎ側内部電極３０からｎ型半導体層１４に電流を拡散させるために、ｎ密着層３０１として、導電性に優れ、面方向における抵抗分布が少なく、しかもｎ型半導体層１４との接触抵抗が低く抑えられたものを用いることが好ましい。
【００８９】
これらの点から、ｎ密着層３０１として透明導電層を用いることが好ましい。例えば、ｎ密着層３０１として、導電性を有し仕事関数が低く且つ極めて薄く形成された金属からなる透光性金属薄膜を用いている。本実施の形態では、ｎ密着層３０１はチタンで構成されている。また、上述したｐ密着層２０１と同様に、金属酸化物からなる透明導電層を用いてもよい。また、ｎ金属反射層３０２が、ｎ密着層３０１と同等の機能を果たす材質で構成される場合は、ｎ密着層３０１を省略することができる。
【００９０】
このｎ密着層３０１の膜厚は、上述した理由により、好ましくは１ｎｍ〜５０ｎｍの範囲から選ばれる。ｎ密着層３０１の膜厚が１ｎｍ未満の場合には、ｎ型半導体層１４との密着性が低下し、接触抵抗が高くなる恐れがある。一方、ｎ密着層３０１の膜厚が５０ｎｍを越える場合には、光透過性が低下するとともに、厚さ方向の抵抗（直列抵抗）が高くなるため、得られる半導体発光素子１０における順方向電圧Ｖｆの増加を招く。この例において、ｎ密着層３０１の膜厚は例えば２ｎｍである。
【００９１】
［ｎ金属反射層］
ｎ金属反射層３０２は、図９に示したように、ｎ密着層３０１の上に積層され、且つ、その上にはｎ拡散防止層３０３が積層される。ｎ金属反射層３０２は、発光層１５から出射され、内部反射等に伴ってｎ型半導体層１４および透明絶縁層１８を通過してきた光を、下地層１３側に向けて反射させるために設けられている。ここで、本実施の形態では、ｎ密着層３０１を介して透明絶縁層１８とｎ金属反射層３０２とを配置することにより、これら透明絶縁層１８およびｎ金属反射層３０２が直接には接触しない構造となっている。また、ｎ金属反射層３０２は、ｎ側内部電極３０の構成要素の１つとなっていることから、自身の抵抗が低く且つｎ密着層３０１との接触抵抗が低く抑えられるものを用いることが好ましい。
【００９２】
本実施の形態のｎ金属反射層３０２は、アルミニウム、パラジウム、銅、ニッケル、銀、ネオジウム、金、白金などの金属および少なくともこれらのうちの１つを含む合金で構成されている。特に、ｎ金属反射層３０２として仕事関数が低いアルミニウム合金を用いることは、ｎ密着層３０１を介したｎ型半導体層１４との接触抵抗を低く抑えられる点で好ましい。
【００９３】
ｎ金属反射層３０２としてアルミニウムあるいはアルミニウム合金を用いた場合、ｎ密着層３０１の材質としては、ｎ型半導体層１４との接触抵抗が低く仕事関数が低いチタン等の透光性金属薄膜材料を用いることが好ましい。ここで、ｎ密着層３０１を設けずに透明絶縁層１８の上にｎ金属反射層３０２を直接に積層した場合、ｎ密着層３０１を設けた場合と比較して、密着性が低下する。
【００９４】
このｎ金属反射層３０２の膜厚は、好ましくは８０ｎｍ〜２００ｎｍの範囲から選ばれる。ｎ金属反射層３０２の膜厚が８０ｎｍ未満の場合には、ｎ金属反射層３０２による光反射率が低下する。また、ｎ金属反射層３０２の膜厚が２００ｎｍを超える場合には、半導体発光素子１０の製造にかかるコストが上昇してしまう。なお、この例において、ｎ金属反射層３０２の膜厚は１００ｎｍである。
【００９５】
［ｎ拡散防止層］
ｎ拡散防止層３０３は、図９に示したように、ｎ金属反射層３０２の上に積層され、且つ、その上にはｎボンディング層３０４が積層される。ｎ拡散防止層３０３は、接触状態にあるｎ金属反射層３０２を構成する金属（この例ではアルミニウム合金）、および、接触状態にあるｎボンディング層３０４を構成する金属（この例では金（詳細は後述））の拡散を、それぞれ抑制するために設けられている。ここで、本実施の形態では、ｎ拡散防止層３０３を介してｎ金属反射層３０２とｎボンディング層３０４とを配置することにより、これらｎ金属反射層３０２およびｎボンディング層３０４が直接には接触しない構造となっている。また、ｎ拡散防止層３０３は、ｎ側内部電極３０の構成要素の１つとなっていることから、自身の抵抗が低く且つｎ金属反射層３０２およびｎボンディング層３０４との接触抵抗がそれぞれ低く抑えられるものを用いることが好ましい。なお、ｎ拡散防止層３０３は、発光層１５からの光を透過させる機能を基本的に必要としないので、上述したｎ密着層３０１とは異なり、光透過性を有している必要はない。ｎ拡散防止層３０３には、チタン、タンタル、タングステン、モリブデン、クロム、白金、パラジウム、ニッケル等の、高温で安定な高融点金属を用いることが望ましい。また、ｎ拡散防止層３０３は単層構成としてもよいが、ｎ金属反射層３０２およびｎボンディング層３０４の両者に対して、良好な密着性が得られるとともにこれらと合金化しない適切な材料がない場合には、以下に説明するように多層構造を用いるのが望ましい。
【００９６】
本実施の形態におけるｎ拡散防止層３０３は、ｎ金属反射層３０２に積層されるｎ第１拡散防止層３０３ａと、ｎ第１拡散防止層３０３ａに積層されるｎ第２拡散防止層３０３ｂと、ｎ第２拡散防止層３０３ｂに積層され、さらにその上にｎボンディング層３０４が積層されるｎ第３拡散防止層３０３ｃとを備える。
【００９７】
ここで、ｎ第１拡散防止層３０３ａおよびｎ第２拡散防止層３０３ｂは、上述したｎ金属反射層３０２を構成する金属（この例ではアルミニウム合金）の拡散を抑制するだけでなく、ｎ第３拡散防止層３０３ｃを構成する金属（この例では白金）の拡散を抑制する機能も有している。また、ｎ第３拡散防止層３０３ｃは、上述したｎボンディング層３０４を構成する金属（この例では金）の拡散を抑制するだけでなく、ｎ第２拡散防止層３０３ｂを構成する金属（この例ではチタン）の拡散を抑制する機能も有している。
【００９８】
そして、本実施の形態では、ｎ第１拡散防止層３０３ａおよびｐ第１拡散防止層２０３ａ、ｎ第２拡散防止層３０３ｂおよびｐ第２拡散防止層２０３ｂ、そしてｎ第３拡散防止層３０３ｃおよびｐ第３拡散防止層２０３ｃが、それぞれ、同一材料且つ同一厚さで構成されている。
【００９９】
［ｎボンディング層］
ｎボンディング層３０４は、図９に示したように、ｎ拡散防止層３０３の上に積層され、且つ、その上にはｎ保護密着層３０５が積層される。ｎボンディング層３０４は、外部と電気的に接続されることによりｎ側内部電極３０に給電を行うために設けられている。ここで、本実施の形態では、ｎ拡散防止層３０３を介してｎ金属反射層３０２とｎボンディング層３０４とを配置することにより、これらｎ金属反射層３０２とｎボンディング層３０４が直接には接触しない構造となっている。また、ｎボンディング層３０４は、ｎ側内部電極３０の構成要素の１つとなっていることから、自身の抵抗が低く且つｎ拡散防止層３０３との接触抵抗が低く抑えられるものを用いることが好ましい。なお、ｎボンディング層３０４は、ｎ拡散防止層３０３と同様、発光層１５からの光を透過させる機能を基本的に必要としないので、光透過性を有している必要はない。
【０１００】
そして、本実施の形態では、ｎボンディング層３０４およびｐボンディング層２０４が、同一材料且つ同一厚さで構成されている。
【０１０１】
［ｎ保護密着層］
ｎ保護密着層３０５は、図９に示したように、ｎボンディング層３０４の上に積層され、且つ、その上には保護層１９が積層される。このｎ保護密着層３０５は、これら２つの層を構成する材料の物理的な密着性を高めるために設けられている。
【０１０２】
そして、本実施の形態では、ｎ保護密着層３０５およびｐ保護密着層２０５が、同一材料且つ同一厚さで構成されている。
【０１０３】
また、本実施の形態では、ｎ密着層３０１、ｎ金属反射層３０２、ｎ第１拡散防止層３０３ａおよびｎ第２拡散防止層３０３ｂの周囲（側面も含む）を覆うようにｎ第３拡散防止層３０３ｃが積層され、このｎ第３拡散防止層３０３ｃの周囲（側面も含む）を覆うようにｎボンディング層３０４が積層され、さらに、上記一部の領域を除いてこのｎボンディング層３０４の周囲（側面も含む）を覆うようにｎ保護密着層３０５が積層されている。そして、上記一部の領域を除いてｎ型半導体層１４および透明絶縁層１８に対しｎ側内部電極３０の周囲を覆うように、保護層１９が積層されている。
【０１０４】
なお、本実施の形態では、ｐ拡散防止層２０３およびｎ拡散防止層３０３を、それぞれ３層構成としていたが、これらの構成層数については、適宜設計変更して差し支えない。
【０１０５】
＜保護層＞
本実施の形態では、ｐ密着層２０１、ｐ金属反射層２０２、ｐ第１拡散防止層２０３ａおよびｐ第２拡散防止層２０３ｂの周囲（側面も含む）を覆うようにｐ第３拡散防止層２０３ｃが積層され、このｐ第３拡散防止層２０３ｃの周囲（側面も含む）を覆うようにｐボンディング層２０４が積層され、さらに、上記一部の領域を除いてこのｐボンディング層２０４の周囲（側面も含む）を覆うようにｐ保護密着層２０５が積層されている。そして、上記一部の領域を除いて透明導電層１７および透明絶縁層１８に対しｐ側内部電極２０の周囲を覆うように、保護層１９が積層されている。
【０１０６】
保護層１９は、絶縁性を有し且つ耐湿性に優れた材質にて構成される。保護層１９を構成する材料としては、例えばＳｉＯ２（酸化珪素）、Ｓｉ３Ｎ４（窒化珪素）、Ａｌ２Ｏ３（酸化アルミニウム）を使用することができる。なお、この例では、保護層１９として、絶縁性が高く、耐湿性に優れた、最適な材料であるＳｉＯ２（二酸化珪素）を用いた。特に、ＳｉＯ２やＡｌ２Ｏ３のような酸化物は、シロキサン構造を含む絶縁性材料の前駆体と堅固な結合を形成することができ、好ましい。
【０１０７】
続いて、図３に示す発光チップ１の製造方法について、詳細に説明する。
<<素子群形成基板製造工程および実装用基板製造工程>>
図１０は、ステップ１１の素子群形成基板製造工程の一例およびステップ１２の実装用基板製造工程の一例を説明するための図である。より具体的に説明すると、図１０（ａ）は、素子群形成基板製造工程を実行することによって得られる素子群形成基板４０の断面構成の一例を示す図であり、図１０（ｂ）は、実装用基板製造工程を実行することによって得られる実装用基板５０の断面構成の一例を示す図である。
【０１０８】
図１０（ａ）に示す素子群形成基板４０は、図５〜図８を用いて説明したものと同じ構成を有している。すなわち、素子群形成基板４０では、複数の溝Ｔによって分離された複数の半導体発光素子１０が、中間層１２を介して、ウエハ状に形成された１枚の成長用基板１１の一方の面に取り付けられた状態となっている。なお、ここでは、成長用基板１１として直径が１００ｍｍのものを用いている。
一方、図１０（ｂ）に示す実装用基板５０は、ウエハ状に形成された１枚の基部５１の一方の面に、接合部５２が形成された構成を有している。
【０１０９】
ここで、第２基板の一例としての基部５１としては、特に限定されず、各種基板材料を用いることができる。基部５１には、例えば、シリコン、サファイア、ＳｉＣ、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。また、基部５１として、ガラスからなる基板を用いることもできる。中でも、シリコンやガラスは放熱性が高く、基部５１として好ましい。さらに、基部５１における一方の面の大きさは、素子群形成基板４０の成長用基板１１における各半導体発光素子１０の形成面の大きさと同等以上とすることが望ましい。本実施の形態では、（１００）面を主面とする、アンドープのシリコンを基部５１として用いている。また、この例において、シリコンからなる基部５１の直径は１００ｍｍであり、その厚さは５２５μｍである。なお、基部５１として、ｐ型不純物がドープされたシリコンあるいはｎ型不純物がドープされたシリコンを用いてもかまわない。
【０１１０】
一方、実装用基板５０を構成する接合部５２としては、実装用基板製造工程において基部５１との密着性がよく、且つ、接合工程において接合対象（この例では、素子群形成基板４０に設けられた、ＳｉＯ２（二酸化珪素）からなる保護層１９）との接合性がよいものであれば、特に限定されず、各種材料を用いることができる。ただし、接合部５２は、絶縁性、耐候性、耐薬品性を有するとともに、後述する接合工程において、２００℃以下の温度、好ましくは１００℃〜２００℃の温度で素子群形成基板４０との接合が可能な材料であることが望ましい。接合部５２としては、例えば、半導体プロセスにおいて実装に用いられるアンダーフィル用接着剤や、半導体プロセスにおいて絶縁膜の形成に用いられるＳＯＧ（Spin On Glass）およびＳＯＤ（Spin On Dielectric）等を用いることができる。本実施の形態では、接合部５２として、シロキサン構造を含む材料を用いた。例えば、接合部５２を形成する前駆体として、炭素数１乃至１０の炭化水素基や炭素数６乃至１０の芳香族置換基を含むシロキサン構造を含み、さらにアクリル基、エポキシ基等の架橋反応が可能な置換基も含まれる無機・有機ハイブリッド材料が好ましく用いられる。シロキサン構造を含む接合部５２の形成材料（前駆体）は、加熱硬化前には液状の性質を有し、このため基部５１の一方の面に容易に塗布することができ、そして加熱硬化処理により液状でない接合部５２を形成する。また、接合部５２は、用いる材料系によっては加熱硬化後であっても、当該材料の置換基の効果により加熱に伴って軟化して流動性を有することがある。そして、シロキサン構造を含む前駆体材料としては、例えば東京応化株式会社製のＯＣＲＴ−１１等が使用できる。
【０１１１】
そして、実装用基板製造工程では、フッ酸あるいはフッ化アンモニウムにて表面を洗浄した、シリコンからなる基部５１を、公知のスピンコータにセットし、基部５１の一方の面の中央部にＳＯＧの溶液を滴下させるとともに基部５１を回転させることで、基部５１の一方の面にＳＯＧの塗布膜からなる接合部５２を形成する。その後、基部５１の一方の面に形成された接合部５２を熱硬化して実装用基板５０を得る。なお、基部５１を上述したフッ素系の溶液によって事前に洗浄してから接合部５２の形成を行うことにより、後述する接合工程において、基部５１と接合部５２との密着性を向上させることができる。ただし、これに限られるものではなく、シリコンからなる基部５１の一方の面に酸化膜すなわち二酸化珪素からなる層を形成し、この層の上に、接合部５２を形成する構成を採用した場合にも、後述する接合工程において、基部５１と接合部５２との密着性を向上させることが可能である。
【０１１２】
<<接合工程>>
図１１は、ステップ１３の接合工程の一例を説明するための図である。より具体的に説明すると、図１１は、接合工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
【０１１３】
接合工程では、図１０（ａ）に示す素子群形成基板４０における各半導体発光素子１０の形成面と、図１０（ｂ）に示す実装用基板５０における接合部５２とを対峙させ且つ接触させた状態で、これらを例えば２００℃に加熱する。すると、実装用基板５０に設けられた接合部５２が、使用する材料系によっては加熱に伴って軟化することで流動性を有するようになり、対峙する素子群形成基板４０の凹凸を埋めるように変形する。なお、このとき、素子群形成基板４０に設けられた溝部Ｔについては、接合部５２が埋め込まれないようにすることが望ましい。そして、予め決められた時間が経過した後、加熱の停止および冷却を行うことで、素子群形成基板４０と実装用基板５０の基部５１とが、接合部５２を介して接合される。
【０１１４】
<<成長基板分離工程>>
図１２は、ステップ１４の成長用基板分離工程の一例を説明するための図である。より具体的に説明すると、図１２は、成長用基板分離工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体（成長用基板１１および中間層１２を除く）、および、この接合体から分離された成長用基板１１および中間層１２の断面構成の一例を示す図である。
【０１１５】
成長用基板分離工程では、所謂レーザ・リフト・オフ（Laser Lift Off :ＬＬＯ）と呼ばれる手法を用い、接合体からの成長用基板１１の分離を行う。より具体的に説明すると、成長用基板分離工程では、図１１に示す素子群形成基板４０および実装用基板５０の接合体に対し、まず、成長用基板１１の外側（図１１において成長用基板１１の上部側）から素子群形成基板４０の内部に向けてレーザ光の照射を行う。このレーザ光の照射は、成長用基板１１における一方の面のほぼ全面にわたって行われる。
【０１１６】
ここで、本実施の形態では、ＬＬＯで使用するレーザ光として、ＫｒＦエキシマレーザを用いている。ＫｒＦエキシマレーザの発振波長は２４８ｎｍであるが、この発振波長は、サファイアからなる成長用基板１１およびＡｌＮからなる中間層１２では透過域となるのに対し、アンドープのＧａＮからなる下地層１３では吸収域となる。このため、成長用基板１１側から接合体に照射されるレーザ光は、成長用基板１１および中間層１２を透過した後、中間層１２と下地層１３との境界部において下地層１３に吸収される。すると、下地層１３のうち、中間層１２との境界部となる領域が、レーザ光の吸収に伴ってガリウムと窒素とに熱分解（２ＧａＮ→２Ｇａ＋Ｎ２↑）され、中間層１２と下地層１３との接合度合いが著しく低下する。その結果、図１２に示したように、素子群形成基板４０および実装用基板５０の接合体から、中間層１２を積層した成長用基板１１が分離されることになる。また、これに伴い、成長用基板１１および中間層１２が分離された素子群形成基板４０および実装用基板５０の接合体では、各半導体発光素子１０に設けられた下地層１３が、外部に露出した状態となる。
【０１１７】
ところで、本実施の形態の素子群形成基板４０のように、成長用基板１１と成長用基板１１上に形成される各半導体層とで、格子定数が整合していない場合、素子群形成基板４０を構成する成長用基板１１に大きなストレスがかかり、その結果、素子群形成基板４０に、成長用基板１１に起因する反りが生じることがある。ここで、ＬＬＯでは、レーザ光の照射に伴って中間層１２と下地層１３との結合が解放されていくことになるが、その際、成長用基板１１にかかっていたストレスが解消されるのに伴い、各半導体発光素子１０に力が加わることで、各半導体発光素子１０が損傷してしまう懸念がある。そこで、本実施の形態では、素子群形成基板４０に、予め、各半導体発光素子１０を個別に区画する溝Ｔを設けておくことで、レーザ光の照射に伴って例えばある半導体発光素子１０に力が加わった場合でも、この力が、各半導体層を介してこの半導体発光素子１０に隣接する他の半導体発光素子１０に伝達されにくくすることで、各半導体発光素子が損傷を受けるのを抑制している。
【０１１８】
なお、成長用基板分離工程において、素子群形成基板４０および実装用基板５０の接合体から分離された、成長用基板１１および中間層１２については、例えば薬剤処理等によって成長用基板１１から中間層１２を除去することで、再び、素子群形成基板４０の製造に利用することが可能である。特に、本実施の形態では、素子群形成基板製造工程および接合工程の両者において、成長用基板１１を割る必要がないために、成長用基板１１を研磨して薄層化する工程が存在してないことから、成長用基板１１を例えば複数回にわたって再利用することも可能である。
なお、本実施の形態では、素子群形成基板４０から成長用基板１１および中間層１２が分離されたものについても、素子群形成基板４０と称することにする。
【０１１９】
<<支持用基板接着工程>>
図１３は、ステップ１５の支持用基板接着工程の一例を説明するための図である。より具体的に説明すると、図１３は、支持用基板接着工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１２０】
支持用基板接着工程で用いられる支持用基板９０は、ウエハ状に形成された１枚の基材９１と、基材９１の一方の面に設けられたワックス層９２とを有している。
ここで、第３基板の一例としての基材９１としては、特に限定されず、各種基板材料を用いることができる。基材９１には、例えば、シリコン、サファイア、ＳｉＣ、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。また、基材９１として、ガラスからなる基板を用いることもできる。例えば、基材９１として、パイレックス（コーニング社の商標）やテンパックス（ショット社の商標）等の安価なホウケイ酸ガラス基板を用いることもできる。さらに、基材９１における一方の面の大きさは、実装用基板５０の基部５１における一方の面の大きさと同等以上とすることが望ましい。本実施の形態では、シリカガラスを基材９１として用いている。また、シリカガラスからなる基材９１の直径は１００ｍｍであり、その厚さは５００μｍである。
【０１２１】
一方、接着部の一例としてのワックス層９２としては、公知の、電子部品用素材の切断や研磨時の仮止めに使用される接着剤を用いることができる。ここで、接着剤としては、接着時に熱がかかることを考慮し、基部５１として用いられる材料（シリコン等）に近い熱膨張係数を持つものであることが望ましく、また、後述する各種工程における光学的なアライメントの実行を容易とするために、可視領域において透明な材料であることが望ましい。
【０１２２】
そして、支持用基板接着工程では、素子群形成基板４０および実装用基板５０の接合体における下地層１３の露出面と、基材９１の一方の面とを対峙させ且つ両者の間にワックス層９２を配置した状態で圧力をかけつつ加熱する。すると、ワックス層９２が、加熱に伴って軟化することで流動性を有するようになり、接合体における下地層１３および基材９１の両者に接触する。そして、予め決められた時間が経過した後、加熱の停止および冷却を行うこととで、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０の基材９１とが、ワックス層９２を介して接着され、これらが一体化した接着体となる。なお、支持用基板接着工程では、実装用基板５０の基部５１と支持用基板９０の基材９１とが平行な位置関係となるように、両者を接着させることが望ましい。
【０１２３】
<<実装用基板研磨工程>>
図１４は、ステップ１６の実装用基板研磨工程の一例を説明するための図である。より具体的に説明すると、図１４は、実装用基板研磨工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１２４】
実装用基板研磨工程では、公知のラッピング加工およびポリッシング加工と呼ばれる手法を用い、接着体を構成する実装用基板５０における基部５１の研磨を行う。より具体的に説明すると、実装用基板研磨工程では、図１３に示す素子群形成基板４０および実装用基板の接合体と、支持用基板９０との接着体において、実装用基板５０を構成する基部５１の厚さを低減するための研磨を行う。本実施の形態では、実装用基板研磨工程において、基部５１の厚さを、接合時の５２５μｍから１００μｍ程度にまで低減させる。
【０１２５】
なお、例えば実装用基板５０として基部５１の厚さが薄いものを用いた場合や、厚みがある発光チップ１を得たい場合などにおいては、ステップ１６の実装用基板研磨工程を省略することができる。
【０１２６】
<<ビア・ホール形成工程>>
図１５は、ステップ１７のビア・ホール形成工程の一例を説明するための図である。より具体的に説明すると、図１５は、ビア・ホール形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１２７】
ビア・ホール形成工程では、公知の反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）のうち、特に深掘りＲＩＥと呼ばれる手法を用い、接着体における素子群形成基板４０および実装用基板５０の接合体に、複数のビア・ホールＶＨを形成する。より具体的に説明すると、ビア・ホール形成工程では、図１４に示す素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体に対し、実装用基板５０の基部５１側から各半導体発光素子１０のｐ側内部電極２０に向かって、複数（この例では３×３＝９個）のビア・ホールＶＨを形成し、且つ、実装用基板５０の基部５１側から各半導体発光素子１０のｎ側内部電極３０に向かって、単数（１個）のビア・ホールＶＨを形成する。
【０１２８】
本実施の形態では、基部５１からｐ側内部電極２０に至るビア・ホールＶＨおよび基部５１からｎ側内部電極３０に至るビア・ホールＶＨを形成するために、深掘りＲＩＥによって、シリコンで構成された基部５１と、二酸化珪素を含むＳＯＧで構成された接合部５２と、二酸化珪素で構成された保護層１９とを削ることが要求される。そこで、本実施の形態では、深掘りＲＩＥにおいて、基部５１を掘るために使用する反応ガスと、接合部５２および保護層１９を掘るために使用する反応ガスとを、１バッチで行うＲＩＥプロセスの途中において変更している。深掘りＲＩＥにおいて使用する各反応ガスについては、好ましくはフッ素を含むガスとＯ２との混合ガスを用いることができる。
【０１２９】
<<絶縁部形成工程>>
図１６は、ステップ１８の絶縁部形成工程の一例を説明するための図である。より具体的に説明すると、図１６は、絶縁部形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１３０】
絶縁部形成工程では、公知の化学的気相成長法（Chemical Vapor Deposition：ＣＶＤ）および公知のＲＩＥを用い、接着体における素子群形成基板４０および実装用基板５０の接合体に形成された各ビア・ホールＶＨの内壁に、ｐ側絶縁層６１およびｎ側絶縁層６２を形成し、且つ、接合体における実装用基板５０の基部５１の露出面に、ｐｎ間絶縁層６３を形成する。
【０１３１】
より具体的に説明すると、絶縁部形成工程では、まず、図１５に示す素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体に対し、実装用基板５０の基部５１側から、ＣＶＤによって、例えば二酸化珪素からなる絶縁膜の形成を行う。このとき、素子群形成基板４０および実装用基板５０の接合体では、各ｐ側内部電極２０に対応して設けられる各ビア・ホールＶＨの内壁面および底面、各ｎ側内部電極３０に対応して設けられる各ビア・ホールＶＨの内壁面および底面、そして、基部５１の露出面に、二酸化珪素からなる絶縁膜が形成される。このとき、各ビア・ホールＶＨの内壁面に形成される絶縁膜の厚さは、各ビア・ホールＶＨの底面に形成される絶縁膜の厚さよりも大きくなり、且つ、基部５１の露出面に形成される絶縁膜の厚さよりも小さくなる。
【０１３２】
そして、絶縁部形成工程では、次に、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体に対し、実装用基板５０の基部５１側から、所謂全面ＲＩＥによるエッチバックを行う。このとき、素子群形成基板４０および実装用基板５０の接合体では、各ｐ側内部電極２０に対応して設けられる各ビア・ホールＶＨの内壁面および底面、各ｎ側内部電極３０に対応して設けられる各ビア・ホールＶＨの内壁面および底面、そして、基部５１の露出面に形成された絶縁膜が、それぞれ削られていくことになる。ただし、ＲＩＥ特有の異方性により、各ビア・ホールＶＨの内壁面に形成された絶縁層は、各ビア・ホールＶＨの底面および基部５１の露出面に形成された絶縁層よりも、削れられるレートが低くなる。ここで、本実施の形態では、上述したように、各ビア・ホールＶＨの底面に形成された絶縁層の厚さが、基部５１の露出面に形成された絶縁層の厚さよりも小さいことから、各ビア・ホールＶＨの底面に形成された絶縁層が除去されるタイミングで全面ＲＩＥを終了することにより、基部５１の露出面に形成された絶縁層は露出面上に残存し、且つ、各ビア・ホールＶＨの内壁面に形成されたｐ側絶縁層６１およびｎ側絶縁層６２も残存することになる。
【０１３３】
したがって、このような手順を実行することで、素子群形成基板４０および実装用基板５０の接合体において各ｐ側内部電極２０に対応して設けられた複数のビア・ホールＶＨの内壁面には、それぞれｐ側絶縁層６１が形成され、素子群形成基板４０および実装用基板５０の接合体において各ｎ側内部電極３０に対応して設けられた単数のビア・ホールＶＨの内壁面にはｎ側絶縁層６２が形成され、素子群形成基板４０および実装用基板５０の接合体における基部５１の露出面にはｐｎ間絶縁層６３が形成される。また、ｐ側絶縁層６１の一端側は半導体発光素子１０におけるｐ側内部電極２０の上面に形成された保護層１９に、ｎ側絶縁層６２の一端側は、半導体発光素子１０におけるｎ側内部電極３０の上面に形成された保護層１９に、それぞれ接続される。さらに、ｐ側絶縁層６１およびｎ側絶縁層６２の他端側は、ｐｎ間絶縁層６３にそれぞれ接続される。
【０１３４】
なお、実装用基板５０を構成する基部５１および接合部５２の両者を、ともに高い絶縁性を有する材料で構成した場合は、ステップ１８の絶縁部形成工程を省略することができる。
【０１３５】
<<バリア／シード層形成工程>>
図１７は、ステップ１９のバリア／シード層形成工程の一例を説明するための図である。より具体的に説明すると、図１７は、バリア／シード層形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１３６】
バリア／シード層形成工程では、接着体における素子群形成基板４０および実装用基板５０の接合体に形成された絶縁部６０（ｐ側絶縁層６１、ｎ側絶縁層６２およびｐｎ間絶縁層６３）の表面、各ビア・ホールＶＨの底面に露出するｐ側内部電極２０およびｎ側内部電極３０の各上面に、まずバリア層を形成し、バリア層の上にシード層を形成することで、バリア層とシード層とが積層されたバリア／シード層を得る。ここで、シード層は、後述するプラグ部形成工程における銅メッキのシードとなるものであり、本実施の形態では銅で構成される。一方、バリア層は、シード層を形成する銅が、絶縁部６０を介してシリコンからなる基部５１に拡散するのを抑制するものであり、本実施の形態ではチタンで構成される。なお、バリア層については、チタンの他に、タンタル、チタン・タングステンなどを用いることができ、また、窒化チタンや窒化タンタルを用いることもできる。
【０１３７】
また、バリア／シード層形成工程において、バリア層はＣＶＤまたはスパッタによって形成することができ、シード層はスパッタによって形成することができる。そして、このような手順を実行することで、素子群形成基板４０および実装用基板５０の接合体において各ｐ側内部電極２０に対応して設けられた複数のビア・ホールＶＨの内壁面では、それぞれｐ側絶縁層６１の上にｐ側バリア／シード層７１が形成され、素子群形成基板４０および実装用基板５０の接合体において各ｎ側内部電極３０に対応して設けられた単数のビア・ホールＶＨの内壁面では、ｎ側絶縁層６２の上にｎ側バリア／シード層８１が形成される。また、素子群形成基板４０および実装用基板５０の接合体における基部５１の露出面側でも、ｐｎ間絶縁層６３の上に、ｐ側バリア／シード層７１およびｎ側バリア／シード層８１と同じ層構成を有し且つこれらと一体化した膜が形成される。
【０１３８】
<<プラグ部形成工程>>
図１８は、ステップ２０のプラグ部形成工程の一例を説明するための図である。より具体的に説明すると、図１８は、プラグ部形成工程を実行すること得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１３９】
プラグ部形成工程では、接着体における素子群形成基板４０および実装用基板５０の接合体に形成されたバリア／シード層（ｐ側バリア／シード層７１、ｎ側バリア／シード層８１およびｐｎ間絶縁層６３の上に形成されたバリア／シード層）をシードとする銅メッキを行う。これにより、素子群形成基板４０および実装用基板５０の接合体において各ｐ側内部電極２０に対応して設けられた複数のビア・ホールＶＨには、ｐ側プラグ部７２が充填して形成され、素子群形成基板４０および実装用基板５０の接合体において各ｎ側内部電極３０に対応して設けられた単数のビア・ホールＶＨには、ｎ側プラグ部８２が充填して形成される。また、素子群形成基板４０および実装用基板５０の接合体における基部５１の露出面側でも、バリア／シード層の上に、ｐ側プラグ部７２およびｎ側プラグ部８２と一体化したメッキ層が形成される。
【０１４０】
<<電極形成面研磨工程>>
図１９は、ステップ２１の電極形成面研磨工程の一例を説明するための図である。より具体的に説明すると、図１９は、電極形成面研磨工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１４１】
電極形成面研磨工程では、公知の化学的機械研磨（Chemical Mechanical Polishing：ＣＭＰ）と呼ばれる手法を用い、図１８に示す素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体に対し、実装用基板５０における基部５１の露出面上に形成された、銅メッキ層およびバリア／シード層を除去するための研磨を行う。これにより、実装用基板５０における基部５１の露出面側では、積層されていた銅メッキ層およびバリア／シード層が取り除かれることで、ｐｎ間絶縁層６３が外部に露出した状態となる。また、ｐｎ間絶縁層６３とともに、各ｐ側プラグ部７２および各ｎ側プラグ部８２も外部に露出した状態となる。
【０１４２】
なお、この例では、電極形成面研磨工程において、ＣＭＰにより、銅メッキ層およびバリア／シード層を除去する一方で、ｐｎ間絶縁層６３を残すようにしていたが、これに限られない。例えば、電極形成面研磨工程において、銅メッキ層およびバリア／シード層に加えてｐｎ間絶縁層６３も除去し、基部５１を露出させるようにしてもかまわない。この場合には、電極形成面研磨工程の後、次の外部パッド形成工程を実行する前に、ＣＶＤ等によって再びｐｎ間絶縁層６３の形成を行えばよい。
【０１４３】
<<外部パッド形成工程>>
図２０は、ステップ２２の外部パッド形成工程の一例を説明するための図である。より具体的に説明すると、図２０は、外部パッド形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体と、支持用基板９０との接着体の断面構成の一例を示す図である。
【０１４４】
外部パッド形成工程では、公知のスパッタを用い、接着体における素子群形成基板４０および実装用基板５０の接合体において、実装用基板５０の基部５１側から、各半導体発光素子１０に対応して設けられた複数のｐ側プラグ部７２を覆うようにｐ側外部パッド７３を形成するとともに、各半導体発光素子１０に対応して設けられた単数のｎ側プラグ部８２を覆うようにｎ側外部パッド８３を形成する。なお、ｐ側外部パッド７３およびｎ側外部パッド８３は、ともに金で構成される。
【０１４５】
このように、ステップ１９のバリア／シード層形成工程からステップ２２の外部パッド形成工程までの手順を経ることにより、素子群形成基板４０を構成する複数の半導体発光素子１０には、ｐ側バリア／シード層７１、ｐ側プラグ部７２およびｐ側外部パッド７３を有するｐ側外部電極７０と、ｎ側バリア／シード層８１、ｎ側プラグ部８２およびｎ側外部パッド８３を有するｎ側外部電極８０とが設けられることになる。
【０１４６】
<<支持用基板分離工程>>
図２１は、ステップ２３の支持用基板分離工程の一例を説明するための図である。より具体的に説明すると、図２１は、支持用基板分離工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体、および、この接合体から分離された支持用基板９０（基材９１およびワックス層９２）の断面構成の一例を示す図である。
【０１４７】
支持用基板分離工程では、素子群形成基板４０および実装用基板５０の接合体と支持用基板９０との接着体を加熱することでワックス層９２を軟化させた後、素子群形成基板４０および実装用基板５０の接合体から支持用基板９０を分離する。そして、分離の後、素子群形成基板４０および実装用基板５０の接合体において、下地層１３の露出面に付着したワックス層９２の残留物は、公知の手法を用いて除去される。
【０１４８】
<<光取り出し面加工工程>>
図２２は、ステップ２４の光取り出し面加工工程の一例を説明するための図である。より具体的に説明すると、図２２は、光取り出し面加工工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
【０１４９】
光取り出し面加工工程では、素子群形成基板４０および実装用基板５０の接合体における下地層１３を、例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）に浸漬させる（具体的な手法については、例えば特開２０１０−０１６０５５号公報を参照）。これにより下地層１３は、その露出面側から徐々にエッチングされる。ここで、ＴＭＡＨは、下地層１３を構成するガリウムおよび窒素のうち、窒素側を選択的に浸食しやすい機能を有している。このため、下地層１３の露出面は、窒素を含む領域が選択的に削られるようになり、その結果、下地層１３の露出面は、凹凸が形成された凹凸加工面１３ａとなる。この凹凸加工面１３ａは、各半導体発光素子１０において、発光層１５から出力される光を外部に取り出すための光取り出し面として機能することになる。
【０１５０】
<<個片化工程>>
図２３は、ステップ２５の個片化工程の一例を説明するための図である。より具体的に説明すると、図２３は、個片化工程を実行することによって得られる、複数の発光チップ１の断面構成の一例を示している。
【０１５１】
個片化工程では、素子群形成基板４０および実装用基板５０の接合体に対し、素子群形成基板４０に形成された複数の溝Ｔにそれぞれ沿って、実装用基板５０（基部５１および接合部５２）にダイシングを施すことで、それぞれが半導体発光素子１０を有する発光チップ１に個片化する。ここで、ダイシングの手法としては、公知のブレードを用いた切断や、公知のレーザ照射による切断等を用いることができる。
また、ステップ１３の接合工程において、予め、素子群形成基板４０に形成された各溝Ｔの向きと、実装用基板５０の基部５１における結晶方位の向きとの整合を図っておけば、基部５１を構成するシリコンの劈開を利用することができるようになることから、個片化がより容易に行えるようになるとともに、個片化された発光チップ１において、特に研磨処理等を行わなくても、基部１の端面（切断面）を平坦化させることが可能になる。
【０１５２】
図２４は、上述した発光チップ１を搭載した発光装置１００の構成の一例を示す図である。ここで、図２４（ａ）は発光装置１００の上面図を示しており、図２４（ｂ）は図６（ａ）のＸＸＩＶＢ−ＸＸＩＶＢ断面図である。なお、図２４に示す発光装置１００は、「ランプ」と呼ばれることもある。
【０１５３】
この発光装置１００は、一方の側に凹部１０１ａが形成された筐体１０１と、筐体１０１に形成されたリードフレームからなるｐリード部１０２およびｎリード部１０３と、凹部１０１ａの底面に取り付けられた発光チップ１と、発光チップ１および凹部１０１ａを覆うように設けられた封止部１０４とを備えている。なお、図２４（ａ）においては、封止部１０４の記載を省略している。
【０１５４】
筐体１０１は、ｐリード部１０２およびｎリード部１０３を含む金属リード部に、白色の熱可塑性樹脂を射出成型することによって形成されている。
【０１５５】
ｐリード部１０２およびｎリード部１０３は、０．１〜０．５ｍｍ程度の厚みをもつ金属板であり、加工性、熱伝導性に優れた金属として例えば鉄／銅合金をベースとし、その上にめっき層としてニッケル、チタン、金、銀などを数μｍ積層して構成されている。そして、本実施の形態では、ｐリード部１０２およびｎリード部１０３の一部が、凹部１０１ａの底面に露出するようになっている。また、ｐリード部１０２およびｎリード部１０３の一端部側は筐体１０１の外側に露出し、且つ、筐体１０１の外壁面から裏面側に折り曲げられている。
【０１５６】
また、半導体チップ１は、凹部１０１ａに、ｐリード部１０２とｎリード部１０３とに跨って取り付けられている。なお、ｐリード部１０２およびｎリード部１０３に対する発光チップ１の取り付け手法の詳細については後述する。
【０１５７】
そして、封止部１０４は、可視領域の波長において光透過率が高い透明樹脂にて構成される。封止部１０４を構成する耐熱性、耐候性、及び機械的強度が高い特性を満たす樹脂としては、例えばエポキシ樹脂やシリコン樹脂を用いることができる。そして、本実施の形態では、封止部１０４を構成する透明樹脂に、発光チップ１から出射される光の一部を、緑色光および赤色光に変換する蛍光体を含有させている。なお、このような蛍光体に代えて、青色光の一部を黄色光に変換する蛍光体、あるいは、青色光の一部を黄色光および赤色光に変換する蛍光体を含有させるようにしてもよい。
【０１５８】
なお、本実施の形態の発光装置１００を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、優れた発光特性を有する半導体発光素子１を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器において、優れた発光特性を有する半導体発光素子１を具備した優れた製品を提供することができ、好ましい。また、半導体発光素子１を備えた発光装置１００の構成は、図２４に示すものに限られるわけではなく、例えば砲弾型と呼ばれるパッケージ構成を採用したものであってもよい。
【０１５９】
図２５は、図２４に示す発光装置１００における発光チップ１の実装状態の一例を示す図である。ただし、図２５においては、発光装置１００に設けられる筐体１０１および封止部１０４の記載を省略している。
【０１６０】
本実施の形態では、図２に示す発光チップ１の上下を反転させることで，発光チップ１に設けられたｐ側外部電極７０におけるｐ側外部パッド７３をｐリード部１０２に対向させ、且つ、発光チップ１に設けられたｎ側外部電極８０におけるｎ側外部パッド８３をｎリード部１０３に対向させている。そして、ｐリード部１０２とｐ側外部電極７０におけるｐ側外部パッド７３とをはんだ１０５にて接続し、且つ、ｎリード部１０３とｎ側外部電極８０におけるｎ側外部パッド８３とをはんだ１０５にて接続している。これにより、発光チップ１は、ｐリード部１０２およびｎリード部１０３と電気的に接続され、且つ、ｐリード部１０２およびｎリード部１０３を介して筐体１０１（図２４参照）に対し機械的に固定されている。このような発光チップ１の接続手法は、一般にフリップチップ接続と呼ばれる。フリップチップ接続においては、発光チップ１に設けられた半導体発光素子１の下地層１３（凹凸加工面１３ａ）側が、発光層１５よりもリード部から遠い側に配置されることになる。
【０１６１】
では、図２４に示す発光装置１００の発光動作を、図２４および図２５を参照しつつ説明する。
発光装置１００に設けられたｐリード部１０２およびｎリード部１０３を介して、発光チップ１にｐリード部１０２からｎリード部１０３に向かう電流を流すと、発光チップ１では、ｐ側外部電極７０からｐ側内部電極２０、透明導電層１７、ｐ型半導体層１６、発光層１５、ｎ型半導体層１４およびｎ側内部電極３０を介してｎ側外部電極８０に向かう電流が流れる。その結果、発光層１５が例えば青色の光を出力する。このとき、発光層１５から出力される光は、主として、下地層１３側と、ｐ側内部電極２０側とに向かう。
【０１６２】
ここで、本実施の形態では、発光チップ１を構成する半導体発光素子１０に透明絶縁層１８が設けられているが、透明絶縁層１８に設けられた複数の貫通孔を介して、ｐ側内部電極２０（より具体的には複数のｐ側接続導体２１）と透明導電層１７とが導通し、且つ、ｎ側内部電極３０（より具体的には複数のｎ側接続導体３１）とｎ型半導体層１４とが導通することで、発光層１５に対する給電が行われる。
【０１６３】
続いて、発光チップ１に設けられた半導体発光素子１０における、発光層１５から出力された光の挙動について説明する。
発光層１５から出射される光のうち下地層１３側に向かう光の大部分は、ｎ型半導体層１４および下地層１３を通過し、下地層１３に設けられた凹凸加工面１３ａから半導体発光素子１０（発光チップ１）の外部（図２５における上方）に出射される。しかしながら、下地層１３側に向かう光の一部は、例えば下地層１３とｎ型半導体層１４との境界部において両者の屈折率差によって反射し、発光層１５側に戻ってくる。
【０１６４】
また、発光層１５から出射される光のうち下地層１３とは反対側に向かう光および下地層１３側から戻ってきた光の一部は、ｐ型半導体層１６および透明導電層１７を介して、ｐ側内部電極２０が設けられている側の透明絶縁層１８との境界部（透明絶縁層１８のうち貫通孔が形成されていない部位）に到達する。そして、この境界部に到達した光の一部は、透明導電層１７および透明絶縁層１８の屈折率差によって反射し、透明導電層１７を介してｐ型半導体層１６側へと向かう。また、透明導電層１７と透明絶縁層１８との境界部を通過した光は、透明絶縁層１８を介してｐ側内部電極２０との境界部に到達する。そして、この境界部に到達した光は、ｐ側内部電極２０に設けられたｐ金属反射層２０２によって反射し、透明絶縁層１８および透明導電層１７を介してｐ型半導体層１６側へと向かう。
【０１６５】
一方、発光層１５から出射される光のうち下地層１３とは反対側に向かう光および下地層１３側から戻ってきた光の一部は、ｐ型半導体層１６および透明導電層１７を介して、ｐ側内部電極２０との境界部（透明絶縁層１８に貫通孔が形成されている部位）に到達する。そして、この境界部に到達した光は、ｐ側内部電極２０に設けられたｐ金属反射層２０２によって反射し、透明導電層１７を介してｐ型半導体層１６側へと向かう。
【０１６６】
このようにしてｐ側内部電極２０側で反射した光は、発光層１５、ｎ型半導体層１４および下地層１３をさらに通過し、下地層１３に設けられた凹凸加工面１３ａから半導体発光素子１０（発光チップ１）の外部（図２５における上方）に出射される。
【０１６７】
これに対し、下地層１３側から戻ってきた光の一部は、ｎ型半導体層１４を介して、ｎ側内部電極３０が設けられている側の透明絶縁層１８との境界部（透明絶縁層１８のうち貫通孔が形成されていない部位）に到達する。そして、この境界部に到達した光の一部は、ｎ型半導体層１４および透明絶縁層１８の屈折率差によって反射し、ｎ型半導体層１４を介して下地層１３側へと向かう。また、ｎ型半導体層１４と透明絶縁層１８との境界部を通過した光は、透明絶縁層１８を介してｎ側内部電極３０との境界部に到達する。そして、この境界部に到達した光は、ｎ側内部電極３０に設けられたｎ金属反射層３０２によって反射し、透明絶縁層１８およびｎ型半導体層１４を介して下地層１３側へと向かう。
【０１６８】
一方、下地層１３側から戻ってきた光の一部は、ｎ型半導体層１４を介して、ｎ側内部電極３０との境界部（透明絶縁層１８に貫通孔が形成されている部位）に到達する。そして、この境界部に到達した光は、ｎ側内部電極３０に設けられたｎ金属反射層３０２によって反射し、ｎ型半導体層１４を介して下地層１３側へと向かう。
【０１６９】
このようにしてｎ側内部電極３０側で反射した光は、下地層１３に設けられた凹凸加工面１３ａから、半導体発光素子１０（発光チップ１）の外部（図２５における上方）に出射される。
【０１７０】
その後、発光チップ１から出力された光（青色光）は、封止部１０４内すなわち凹部１０１ａ内を進行し、直接あるいは凹部１０１ａの内壁（底面や壁面）で反射した後に、封止部１０４の上部側に設けられた出射面から外部に出射される。但し、出射面に向かう光の一部は、出射面で反射し、再び封止部１０４内を進行する。この間、封止部１０４内において、青色光の一部は蛍光体によって緑色光および赤色光に変換され、変換された緑色光および赤色光は、直接あるいは底面や壁面で反射した後、青色光と共に出射面から外部に出射される。したがって、発光装置１００からは、青色光、緑色光および赤色光を含む白色光が出射されることになる。
【０１７１】
ここで、本実施の形態の発光装置１００では、発光チップ１の光取り出し面に成長用基板１１が取り付けられていない（発光チップ１から成長用基板１１が取り外されている）ため、成長用基板１１による光吸収および光損失が生じなくなる分、発光装置１００からの光の出力量が向上することになる。そして、本実施の形態では、発光チップ１の光取り出し面となる凹凸加工面１３ａが凹凸を有していることにより、様々な角度で凹凸加工面１３ａに入射してくる光を、発光チップ１の外部により多く取り出すことが可能になり、その分、発光装置１００からの光の出力量が向上することになる。
【０１７２】
◎実施の形態２
本実施の形態は、実施の形態１とほぼ同様であるが、図１および図２に示す発光チップ１の製造方法が実施の形態１とは異なる。より具体的に説明すると、実施の形態１では、素子群形成基板４０および実装用基板５０の接合体に対して各種加工を施すために、素子群形成基板４０に設けられた成長用基板１１の取り外しおよび支持用基板９０への貼り替えを行っていた。これに対し、本実施の形態では、素子群形成基板４０および実装用基板５０の接合体から成長用基板１１を取り外さないまま各種加工を施すとともに、素子群形成基板４０および実装用基板５０の接合体を各発光チップ１に個片化する前に、この接合体から成長用基板１１を取り外すようにしている。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。
【０１７３】
図２６は、実施の形態２における発光チップ１の製造方法の一例を示すフローチャートである。
本実施の形態では、まず、ウエハ状の成長用基板１１の一方の面に、複数の半導体発光素子１０を形成してなる素子群形成基板４０を製造する素子群形成基板製造工程を実行する（ステップ５１）。
また、素子群形成基板４０とは別に、ウエハ状の基部５１の一方の面に、接合部５２を積層してなる実装用基板５０を製造する実装用基板製造工程を実行する（ステップ５２）。
次に、ステップ５１で得られた素子群形成基板４０における各半導体発光素子１０の形成面と、ステップ５２で得られた実装用基板５０における接合部５２の形成面とを対峙させ、接合部５２を介して素子群形成基板４０と実装用基板５０とを接合させる接合工程を実行する（ステップ５３）。
【０１７４】
ステップ５３の後、素子群形成基板４０および実装用基板５０の積層体に対し、実装用基板５０に設けられた基部５１を薄層化するために研磨する実装用基板研磨工程を実行する（ステップ５４）。
ステップ５４の後、基部５１が研磨された積層体に対し、実装用基板５０側から各半導体発光素子１０のｐ側内部電極２０およびｎ側内部電極３０を露出させるためのビア・ホールＶＨを形成するビア・ホール形成工程を実行する（ステップ５５）。
ステップ５５の後、ビア・ホールＶＨまでが形成された積層体に対し、絶縁部６０（ｐ側絶縁層６１、ｎ側絶縁層６２およびｐｎ間絶縁層６３）を形成する絶縁部形成工程を実行する（ステップ５６）。
【０１７５】
ステップ５６の後、絶縁部６０までが形成された積層体に対し、ｐ側バリア／シード層７１およびｎ側バリア／シード層８１を形成するバリア／シード層形成工程を実行する（ステップ５７）。
ステップ５７の後、ｐ側バリア／シード層７１およびｎ側バリア／シード層８１までが形成された積層体に対し、ｐ側プラグ部７２およびｎ側プラグ部８２を形成するプラグ部形成工程を実行する（ステップ５８）。
ステップ５８の後、ｐ側プラグ部７２およびｎ側プラグ部８２までが形成された積層体に対し、実装用基板５０における基部５１側を研磨してｐｎ間絶縁層６３を露出させる電極形成面研磨工程を実行する（ステップ５９）。
ステップ５９の後、ｐｎ間絶縁層６３を露出させるための研磨までが施された積層体に対し、ｐｎ間絶縁層６３の上にｐ側外部パッド７３およびｎ側外部パッド８３を形成する外部パッド形成工程を実行する（ステップ６０）。
なお、本実施の形態では、上述したステップ５５のビア・ホール形成工程からステップ６０の外部パッド形成工程までが、外部電極形成工程に対応している。
【０１７６】
ステップ６０の後、ｐ側外部パッド７３およびｎ側外部パッド８３までが形成された積層体から成長用基板１１を分離する、第１基板分離工程の一例としての成長用基板分離工程を実行する（ステップ６１）。
ステップ６１の後、成長用基板１１が分離された素子群形成基板４０および実装用基板５０の接合体に対し、下地層１３の表面に凹凸加工を施して凹凸加工面１３ａとする光取り出し面加工工程を実行する（ステップ６２）。
ステップ６２の後、凹凸加工面１３ａまでが形成された素子群形成基板４０および実装用基板５０の接合体に対し、切断加工を施すことにより、１枚の素子群形成基板４０を、複数の半導体発光素子１０に個片化する、分割工程の一例としての個片化工程を実行する（ステップ６３）。
【０１７７】
続いて、図２６に示す発光チップ１の製造方法について、詳細に説明する。ただし、実施の形態２におけるステップ５１〜ステップ５３については、実施の形態１におけるステップ１１〜ステップ１３とそれぞれ同じになり、また、実施の形態２におけるステップ６２およびステップ６３については、実施の形態１におけるステップ２４およびステップ２５とそれぞれ同じになることから、ここでは、これらについての詳しい説明を省略する。
【０１７８】
<<実装用基板研磨工程>>
図２７は、ステップ５４の実装用基板研磨工程の一例を説明するための図である。より具体的に説明すると、図２７は、実装用基板研磨工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態の実装用基板研磨工程では、実施の形態１のステップ１６で説明したものと同様の手順を用いて、接合体を構成する実装用基板５０における基部５１の研磨を行う。
なお、例えば実装用基板５０として基部５１の厚さが薄いものを用いた場合や、厚みがある発光チップ１を得たい場合などにおいては、実施の形態１と同様に、ステップ５４の実装用基板研磨工程を省略することができる。
【０１７９】
<<ビア・ホール形成工程>>
図２８は、ステップ５５のビア・ホール形成工程の一例を説明するための図である。より具体的に説明すると、図２８は、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態のビア・ホール形成工程では、実施の形態１のステップ１７で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体に対し、複数のビア・ホールＶＨを形成する。
【０１８０】
<<絶縁部形成工程>>
図２９は、ステップ５６の絶縁部形成工程の一例を説明するための図である。より具体的に説明すると、図２９は、絶縁部形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態の絶縁部形成工程では、実施の形態１のステップ１８で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体に対し、絶縁部（ｐ側絶縁層６１、ｎ側絶縁層およびｐｎ間絶縁層６３）を形成する。
なお、実装用基板５０を構成する基部５１および接合部５２の両者を、ともに高い絶縁性を有する材料で構成した場合は、実施の形態１と同様に、ステップ５６の絶縁部形成工程を省略することができる。
【０１８１】
<<バリア／シード層形成工程>>
図３０は、ステップ５７のバリア／シード層形成工程の一例を説明するための図である。より具体的に説明すると、図３０は、バリア／シード層形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態のバリア／シード層形成工程では、実施の形態１のステップ１９で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体に対し、ｐ側バリア／シード層７１およびｎ側バリア／シード層８２等を形成する。
【０１８２】
<<プラグ部形成工程>>
図３１は、ステップ５８のプラグ部形成工程の一例を説明するための図である。より具体的に説明すると、図３１は、プラグ部形成工程を実行すること得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態のプラグ部形成工程では、実施の形態１のステップ２０で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体に対し、ｐ側プラグ部７２およびｎ側プラグ部８２等を形成する。
【０１８３】
<<電極形成面研磨工程>>
図３２は、ステップ５９の電極形成面研磨工程の一例を説明するための図である。より具体的に説明すると、図３２は、電極形成面研磨工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態の電極形成面研磨工程では、実施の形態１のステップ２１で説明したものと同様の手順を用いて、接合体を構成する実装用基板５０における基部５１側の研磨（余分な銅メッキ層およびバリア／シード層の除去）を行う。
【０１８４】
<<外部パッド形成工程>>
図３３は、ステップ６０の外部パッド形成工程の一例を説明するための図である。より具体的に説明すると、図３３は、外部パッド形成工程を実行することで得られる、素子群形成基板４０および実装用基板５０の接合体の断面構成の一例を示す図である。
本実施の形態の外部パッド形成工程では、実施の形態１のステップ２２で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体に対し、ｐ側外部パッド７３およびｎ側外部パッド８３を形成する。
【０１８５】
<<成長基板分離工程>>
図３４は、ステップ６１の成長用基板分離工程の一例を説明するための図である。より具体的に説明すると、図３４は、成長用基板分離工程を実行することによって得られる、素子群形成基板４０および実装用基板５０の接合体（成長用基板１１および中間層１２を除く）、および、この接合体から分離された成長用基板１１および中間層１２の断面構成の一例を示す図である。
本実施の形態の成長基板分離工程では、実施の形態１のステップ１４で説明したものと同様の手順を用いて、素子群形成基板４０および実装用基板５０の接合体から、中間層１２を積層した成長用基板１１を分離する。
【０１８６】
以上の手順を経ることで、実施の形態１における支持用基板分離工程の終了時と同じ構造を有する、素子群形成基板４０および実装用基板５０の接合体（成長用基板１１および中間層１２を除く）が得られる。
そして、その後、ステップ６２の光取り出し面加工工程およびステップ６３の個片化工程を実行することで、図１および図２に示す発光チップ１を得ることができる。
【０１８７】
実施の形態１および実施の形態２の発光チップ１の製造方法で説明したように、本発明においては、ＩＩＩ族窒化物半導体層を有する複数の半導体発光素子が第１基板の表面に形成されてなる、素子群形成基板における半導体発光素子の形成面と、第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程と、素子群形成基板、接合部および第２基板が積層された積層体から、第１基板を分離する第１基板分離工程と、接合部を介して複数の半導体発光素子と第２基板とが接合された接合体において複数の半導体発光素子が露出する露出面と、第１基板および第２基板とは異なる第３基板の一方の面とを、接着部を介して接着する接着工程と、接着部を介して接合体と第３基板とが接着された接着体に対し、第２基板における第１の面の背面側となる第２の面側から、第２基板および接合部を貫通し、且つ、一端が半導体発光素子に接続されるとともに他端が第２基板における第２の面側に露出する外部電極を形成する外部電極形成工程と、外部電極が形成された接着体から、接着部とともに第３基板を分離する第３基板分離工程と、外部電極が形成され且つ第３基板が分離された接合体に対し、第２基板および接合部を分割する分割工程とを実施することにより、発光チップ１の生産性を向上させることができる。
【０１８８】
特に、本発明では、接合部が、シロキサン構造を含む絶縁性材料にて構成され、接合工程の前に、第２基板の第１の面に、絶縁性材料の前駆体を塗布し、接合工程では、素子群形成基板における半導体発光素子の形成面と、第１の面に接合部の前駆体が形成された第２基板における接合部の形成面とを対峙させ、素子群形成基板と第２基板とを加熱することにより、両界面において堅固な接着性（結合）を形成することができる。
そして、本発明で用いる接合方法は、公知な金属/金属界面に適用される常温接合法（表面活性化結合）や原子拡散接合法に比べ極めて簡便な方法であり、また常温接合法で要求されるような真空中での表面処理等を必要としない等の利点がある。
【０１８９】
また、本発明で用いる接合工程では、２００℃以下の低温度下で接合可能な為に、被接合材料（例えば第２基板や素子上の保護膜等）の熱膨張係数を考慮した選択は必要がなく、安価な酸化物系の被接合材料を用いることができる。
特に、本発明では、素子群形成基板における半導体発光素子の形成面が保護層で構成されるとともに、第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程を含めることが好ましい。
【符号の説明】
【０１９０】
１…発光チップ、１０…半導体発光素子、１１…成長用基板、１２…中間層、１３…下地層、１３ａ…凹凸加工面、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透明導電層、１８…透明絶縁層、１９…保護層、２０…ｐ側内部電極、２１…ｐ側接続導体、２２…ｐ側内部パッド、３０…ｎ側内部電極、３１…ｎ側接続導体、３２…ｎ側内部パッド、４０…素子群形成基板、５０…実装用基板、５１…基部、５２…接合部、６０…絶縁部、６１…ｐ側絶縁層、６２…ｎ側絶縁層、６３…ｐｎ間絶縁層、７０…ｐ側外部電極、７１…ｐ側バリア／シード層、７２…ｐ側プラグ部、７３…ｐ側外部パッド、８０…ｎ側外部電極、８１…ｎ側バリア／シード層、８２…ｎ側プラグ部、８３…ｎ側外部パッド、９０…支持用基板、９１…基材、９２…ワックス層、１００…発光装置、１０１…筐体、１０１ａ…凹部、１０２…ｐリード部、１０３…ｎリード部、１０４…封止部、１０５…はんだ
【特許請求の範囲】
【請求項１】
ＩＩＩ族窒化物半導体層を有する複数の半導体発光素子が第１基板の表面に形成されてなる、素子群形成基板における当該半導体発光素子の形成面と、当該第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程と、
前記素子群形成基板、前記接合部および前記第２基板が積層された積層体から、前記第１基板を分離する第１基板分離工程と、
前記接合部を介して複数の前記半導体発光素子と前記第２基板とが接合された接合体において複数の当該半導体発光素子が露出する露出面と、前記第１基板および当該第２基板とは異なる第３基板の一方の面とを、接着部を介して接着する接着工程と、
前記接着部を介して前記接合体と前記第３基板とが接着された接着体に対し、前記第２基板における前記第１の面の背面側となる第２の面側から、当該第２基板および前記接合部を貫通し、且つ、一端が前記半導体発光素子に接続されるとともに他端が当該第２基板における当該第２の面側に露出する外部電極を形成する外部電極形成工程と、
前記外部電極が形成された前記接着体から、前記接着部とともに前記第３基板を分離する第３基板分離工程と、
前記外部電極が形成され且つ前記第３基板が分離された前記接合体に対し、前記第２基板および前記接合部を分割する分割工程と
を含む発光チップの製造方法。
【請求項２】
前記接合部は、シロキサン構造を含む絶縁性材料にて構成され、
前記接合工程の前に、前記第２基板の前記第１の面に、前記絶縁性材料の前駆体を塗布し、
前記接合工程では、前記素子群形成基板における前記半導体発光素子の形成面と、前記第２基板における前記前駆体が塗布された面とを対峙させ、当該素子群形成基板と当該第２基板とに圧力をかけながら加熱することを特徴とする請求項１記載の発光チップの製造方法。
【請求項３】
前記素子群形成基板において、前記第１基板がサファイア単結晶で構成されることを特徴とする請求項１または２記載の発光チップの製造方法。
【請求項４】
前記素子群形成基板には、複数の前記半導体発光素子のそれぞれに対して正の内部電極および負の内部電極が設けられており、
前記外部電極形成工程では、前記第２基板および前記接合部を貫通し且つ前記半導体発光素子に設けられた前記正の内部電極と接続される正の外部電極と、当該第２基板および当該接合部を貫通し且つ当該半導体発光素子に設けられた前記負の内部電極と接続される負の外部電極とを形成することを特徴とする請求項１乃至３のいずれか１項記載の発光チップの製造方法。
【請求項５】
前記外部電極形成工程は、
前記接着部を介して前記接合体と前記第３基板とが接着された接着体に対し、前記第２基板における前記第１の面の背面側となる第２の面側から、当該第２基板および前記接合部を貫通する貫通孔を形成する貫通孔形成工程と、
前記第２基板および前記接合部を貫通して形成された前記貫通孔の内壁面に絶縁部を形成する絶縁部形成工程と、
前記第２基板および前記接合部を貫通して形成され且つ前記内壁面に前記絶縁部が形成された前記貫通孔に、導電性材料を充填する充填工程と
を有することを特徴とする請求項１乃至４のいずれか１項記載の発光チップの製造方法。
【請求項６】
前記第２基板は、シリコン単結晶で構成されることを特徴とする請求項１乃至５のいずれか１項記載の発光チップの製造方法。
【請求項７】
ＩＩＩ族窒化物半導体層を有する複数の半導体発光素子が第１基板の表面に形成されてなる、素子群形成基板における当該半導体発光素子の形成面と、当該第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程と、
前記素子群形成基板、前記接合部および前記第２基板が積層された積層体に対し、当該第２基板における前記第１の面の背面側となる第２の面側から、当該第２基板および当該接合部を貫通し、且つ、一端が前記半導体発光素子に接続されるとともに他端が当該第２基板における当該第２の面側に露出する外部電極を形成する外部電極形成工程と、
前記外部電極が形成された前記積層体から、前記第１基板を分離する第１基板分離工程と、
前記外部電極が形成され且つ前記第１基板が分離された、前記接合部を介して複数の前記半導体発光素子と前記第２基板とが接合された接合体に対し、当該第２基板および前記接合部を分割する分割工程と
を含む発光チップの製造方法。
【請求項８】
第１導電型を有するＩＩＩ族窒化物半導体で構成される第１半導体層と、ＩＩＩ族窒化物半導体で構成され、当該第１半導体層に接して設けられるとともに通電により発光する発光層と、当該第１導電型とは逆の第２導電型を有するＩＩＩ族窒化物半導体で構成され、当該発光層に接して設けられる第２半導体層とを有する半導体発光素子と、
前記半導体発光素子に設けられた前記第２半導体層に対向して設けられる基部と、
前記半導体発光素子と前記基部との間に設けられ、当該半導体発光素子と当該基部とを接合させる接合部と、
前記基部および前記接合部を貫通して設けられ、一端側が前記半導体発光素子における前記第１半導体層と電気的に接続され、他端側が当該基部から外側に露出する第１電極と、
前記基部および前記接合部を貫通して設けられ、一端側が前記半導体発光素子における前記第２半導体層と電気的に接続され、他端側が当該基部から外側に露出する第２電極と
を含む発光チップ。
【請求項９】
前記基部および前記接合部に設けられ、前記第１電極と前記第２電極とを電気的に絶縁する絶縁部をさらに含むことを特徴とする請求項８記載の発光チップ。
【請求項１０】
前記基部がシリコン単結晶にて構成され、前記接合部が珪素酸化物を含むことを特徴とする請求項８または９記載の発光チップ。
【請求項１１】
前記半導体発光素子において前記発光層からみて前記第１半導体層側の端面には、凹凸加工が施されていることを特徴とする請求項８乃至１０のいずれか１項記載の発光チップ。
【請求項１２】
板状の構造を有する基部と、
それぞれがＩＩＩ族窒化物半導体層を有する複数の半導体発光素子と、
前記基部の一方の面に対し、複数の前記半導体発光素子を並べた状態で接合させる接合部と、
複数の前記半導体発光素子のそれぞれに対応して前記基部および前記接合部を貫通して形成され、複数の当該半導体発光素子のそれぞれに対して給電を行う複数の外部電極と
を有する素子群形成基板。
【請求項１３】
複数の前記半導体発光素子を形成するための前記ＩＩＩ族窒化物半導体層の成長過程で用いられ、複数の当該半導体発光素子が当該ＩＩＩ族窒化物半導体層を介して取り付けられるとともに、複数の当該半導体発光素子および前記接合部を介して前記基部に対向して配置される成長用基板をさらに備えることを特徴とする請求項１２記載の素子群形成基板。
【請求項１４】
複数の前記半導体発光素子は、第１導電型を有するＩＩＩ族窒化物半導体で構成される第１半導体層と、ＩＩＩ族窒化物半導体で構成され、当該第１半導体層に接して設けられるとともに通電により発光する発光層と、当該第１導電型とは逆の第２導電型を有するＩＩＩ族窒化物半導体で構成され、当該発光層に接して設けられる第２半導体層とを有し、
前記外部電極は、前記基部および前記接合部を貫通して設けられ、一端側が前記半導体発光素子における前記第１半導体層と電気的に接続され、他端側が当該基部から外側に露出する第１電極と、当該基部および当該接合部を貫通して設けられ、一端側が当該半導体発光素子における前記第２半導体層と電気的に接続され、他端側が当該基部から外側に露出する第２電極とを有すること
を特徴とする請求項１２または１３記載の素子群形成基板。
【請求項１】
ＩＩＩ族窒化物半導体層を有する複数の半導体発光素子が第１基板の表面に形成されてなる、素子群形成基板における当該半導体発光素子の形成面と、当該第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程と、
前記素子群形成基板、前記接合部および前記第２基板が積層された積層体から、前記第１基板を分離する第１基板分離工程と、
前記接合部を介して複数の前記半導体発光素子と前記第２基板とが接合された接合体において複数の当該半導体発光素子が露出する露出面と、前記第１基板および当該第２基板とは異なる第３基板の一方の面とを、接着部を介して接着する接着工程と、
前記接着部を介して前記接合体と前記第３基板とが接着された接着体に対し、前記第２基板における前記第１の面の背面側となる第２の面側から、当該第２基板および前記接合部を貫通し、且つ、一端が前記半導体発光素子に接続されるとともに他端が当該第２基板における当該第２の面側に露出する外部電極を形成する外部電極形成工程と、
前記外部電極が形成された前記接着体から、前記接着部とともに前記第３基板を分離する第３基板分離工程と、
前記外部電極が形成され且つ前記第３基板が分離された前記接合体に対し、前記第２基板および前記接合部を分割する分割工程と
を含む発光チップの製造方法。
【請求項２】
前記接合部は、シロキサン構造を含む絶縁性材料にて構成され、
前記接合工程の前に、前記第２基板の前記第１の面に、前記絶縁性材料の前駆体を塗布し、
前記接合工程では、前記素子群形成基板における前記半導体発光素子の形成面と、前記第２基板における前記前駆体が塗布された面とを対峙させ、当該素子群形成基板と当該第２基板とに圧力をかけながら加熱することを特徴とする請求項１記載の発光チップの製造方法。
【請求項３】
前記素子群形成基板において、前記第１基板がサファイア単結晶で構成されることを特徴とする請求項１または２記載の発光チップの製造方法。
【請求項４】
前記素子群形成基板には、複数の前記半導体発光素子のそれぞれに対して正の内部電極および負の内部電極が設けられており、
前記外部電極形成工程では、前記第２基板および前記接合部を貫通し且つ前記半導体発光素子に設けられた前記正の内部電極と接続される正の外部電極と、当該第２基板および当該接合部を貫通し且つ当該半導体発光素子に設けられた前記負の内部電極と接続される負の外部電極とを形成することを特徴とする請求項１乃至３のいずれか１項記載の発光チップの製造方法。
【請求項５】
前記外部電極形成工程は、
前記接着部を介して前記接合体と前記第３基板とが接着された接着体に対し、前記第２基板における前記第１の面の背面側となる第２の面側から、当該第２基板および前記接合部を貫通する貫通孔を形成する貫通孔形成工程と、
前記第２基板および前記接合部を貫通して形成された前記貫通孔の内壁面に絶縁部を形成する絶縁部形成工程と、
前記第２基板および前記接合部を貫通して形成され且つ前記内壁面に前記絶縁部が形成された前記貫通孔に、導電性材料を充填する充填工程と
を有することを特徴とする請求項１乃至４のいずれか１項記載の発光チップの製造方法。
【請求項６】
前記第２基板は、シリコン単結晶で構成されることを特徴とする請求項１乃至５のいずれか１項記載の発光チップの製造方法。
【請求項７】
ＩＩＩ族窒化物半導体層を有する複数の半導体発光素子が第１基板の表面に形成されてなる、素子群形成基板における当該半導体発光素子の形成面と、当該第１基板とは異なる第２基板の第１の面とを、接合部を介して接合する接合工程と、
前記素子群形成基板、前記接合部および前記第２基板が積層された積層体に対し、当該第２基板における前記第１の面の背面側となる第２の面側から、当該第２基板および当該接合部を貫通し、且つ、一端が前記半導体発光素子に接続されるとともに他端が当該第２基板における当該第２の面側に露出する外部電極を形成する外部電極形成工程と、
前記外部電極が形成された前記積層体から、前記第１基板を分離する第１基板分離工程と、
前記外部電極が形成され且つ前記第１基板が分離された、前記接合部を介して複数の前記半導体発光素子と前記第２基板とが接合された接合体に対し、当該第２基板および前記接合部を分割する分割工程と
を含む発光チップの製造方法。
【請求項８】
第１導電型を有するＩＩＩ族窒化物半導体で構成される第１半導体層と、ＩＩＩ族窒化物半導体で構成され、当該第１半導体層に接して設けられるとともに通電により発光する発光層と、当該第１導電型とは逆の第２導電型を有するＩＩＩ族窒化物半導体で構成され、当該発光層に接して設けられる第２半導体層とを有する半導体発光素子と、
前記半導体発光素子に設けられた前記第２半導体層に対向して設けられる基部と、
前記半導体発光素子と前記基部との間に設けられ、当該半導体発光素子と当該基部とを接合させる接合部と、
前記基部および前記接合部を貫通して設けられ、一端側が前記半導体発光素子における前記第１半導体層と電気的に接続され、他端側が当該基部から外側に露出する第１電極と、
前記基部および前記接合部を貫通して設けられ、一端側が前記半導体発光素子における前記第２半導体層と電気的に接続され、他端側が当該基部から外側に露出する第２電極と
を含む発光チップ。
【請求項９】
前記基部および前記接合部に設けられ、前記第１電極と前記第２電極とを電気的に絶縁する絶縁部をさらに含むことを特徴とする請求項８記載の発光チップ。
【請求項１０】
前記基部がシリコン単結晶にて構成され、前記接合部が珪素酸化物を含むことを特徴とする請求項８または９記載の発光チップ。
【請求項１１】
前記半導体発光素子において前記発光層からみて前記第１半導体層側の端面には、凹凸加工が施されていることを特徴とする請求項８乃至１０のいずれか１項記載の発光チップ。
【請求項１２】
板状の構造を有する基部と、
それぞれがＩＩＩ族窒化物半導体層を有する複数の半導体発光素子と、
前記基部の一方の面に対し、複数の前記半導体発光素子を並べた状態で接合させる接合部と、
複数の前記半導体発光素子のそれぞれに対応して前記基部および前記接合部を貫通して形成され、複数の当該半導体発光素子のそれぞれに対して給電を行う複数の外部電極と
を有する素子群形成基板。
【請求項１３】
複数の前記半導体発光素子を形成するための前記ＩＩＩ族窒化物半導体層の成長過程で用いられ、複数の当該半導体発光素子が当該ＩＩＩ族窒化物半導体層を介して取り付けられるとともに、複数の当該半導体発光素子および前記接合部を介して前記基部に対向して配置される成長用基板をさらに備えることを特徴とする請求項１２記載の素子群形成基板。
【請求項１４】
複数の前記半導体発光素子は、第１導電型を有するＩＩＩ族窒化物半導体で構成される第１半導体層と、ＩＩＩ族窒化物半導体で構成され、当該第１半導体層に接して設けられるとともに通電により発光する発光層と、当該第１導電型とは逆の第２導電型を有するＩＩＩ族窒化物半導体で構成され、当該発光層に接して設けられる第２半導体層とを有し、
前記外部電極は、前記基部および前記接合部を貫通して設けられ、一端側が前記半導体発光素子における前記第１半導体層と電気的に接続され、他端側が当該基部から外側に露出する第１電極と、当該基部および当該接合部を貫通して設けられ、一端側が当該半導体発光素子における前記第２半導体層と電気的に接続され、他端側が当該基部から外側に露出する第２電極とを有すること
を特徴とする請求項１２または１３記載の素子群形成基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【公開番号】特開２０１３−３０５２４（Ｐ２０１３−３０５２４Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６３８５８（Ｐ２０１１−１６３８５８）
【出願日】平成２３年７月２７日（２０１１．７．２７）
【出願人】（０００００２００４）昭和電工株式会社 (3,251)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２７日（２０１１．７．２７）
【出願人】（０００００２００４）昭和電工株式会社 (3,251)
【Ｆターム（参考）】
[ Back to top ]