発光装置、プリントヘッドおよび画像形成装置
【課題】安定に動作し共通化が図れる発光装置等を提供する。
【解決手段】発光装置６５は、発光チップ実装基板６２上に、光源部６３が主走査方向であるＸ方向に構成されている。光源部６３は、それぞれ複数の発光素子を備える２０個の発光チップＣ１〜Ｃ２０を、二列に千鳥状に配置して構成されている。さらに、それぞれの発光チップＣ１〜Ｃ２０の発光素子を順に点灯させるために指定する信号（転送信号）を供給する転送信号供給回路６６を備えている。そして、発光チップＣの発光素子の光量を補正するためのデータ（補正データ）を格納した光量補正データメモリ６７を備えている。発光装置６５と制御部の発光装置駆動回路３３との間を信号の送受信を行うためのケーブル３５で接続する。
【解決手段】発光装置６５は、発光チップ実装基板６２上に、光源部６３が主走査方向であるＸ方向に構成されている。光源部６３は、それぞれ複数の発光素子を備える２０個の発光チップＣ１〜Ｃ２０を、二列に千鳥状に配置して構成されている。さらに、それぞれの発光チップＣ１〜Ｃ２０の発光素子を順に点灯させるために指定する信号（転送信号）を供給する転送信号供給回路６６を備えている。そして、発光チップＣの発光素子の光量を補正するためのデータ（補正データ）を格納した光量補正データメモリ６７を備えている。発光装置６５と制御部の発光装置駆動回路３３との間を信号の送受信を行うためのケーブル３５で接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に複数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）を用いた発光装置が採用されている。
【０００３】
特許文献１には、光書込装置において、駆動回路基板を駆動対象であるＬＥＤが実装
されたヘッド部基板から独立して形成し、駆動回路基板とヘッド部基板とを可撓性のケーブルを介して電気的に接続した光書込装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−９４１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、発光素子を配列したＬＰＨ等を用いた発光装置においては、個々の発光素子の光量を補正することが行われる。しかし、使用条件等によって光量を補正するデータ（補正データ）等が異なっても、発光装置の構成が共通で安定に動作することが求められている。
本発明は、安定に動作し共通化が図れる発光装置等を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、前記複数の発光チップを実装する実装基板と、前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備える発光装置である。
請求項２に記載の発明は、前記複数の発光チップは、それぞれが少なくとも１個の発光チップを備える複数の発光チップ組に分けられ、前記転送信号を出力する前記緩衝増幅器が当該発光チップ組毎に設けられていることを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、前記発光装置を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備えることを特徴とする請求項１または２に記載の発光装置である。
請求項４に記載の発明は、前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子を点灯させるために、それぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置である。
請求項５に記載の発明は、前記ケーブルは、フレキシブルフラットケーブルであることを特徴とする請求項４に記載の発光装置である。
請求項６に記載の発明は、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、前記発光手段から照射される光を結像させる光学手段とを備えたことを特徴とするプリントヘッドである。
請求項７に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、前記発光手段の前記緩衝増幅器に転送信号を送信するとともに、前記複数の発光チップのそれぞれの発光チップに、当該発光チップのオン状態の転送素子によって指定された発光素子の点灯または非点灯を制御する点灯信号を送信する駆動手段と、前記発光手段から照射される光を結像させる光学手段と、前記発光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えたことを特徴とする画像形成装置である。
請求項８に記載の発明は、前記発光手段は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子に対して、当該発光手段を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備え、前記駆動手段は、前記記憶部材に格納された前記制御用データの組から、当該駆動手段において設定された補正値を読み出し、当該補正値の組に基づいて、前記点灯信号を送信することを特徴とする請求項７に記載の画像形成装置である。
請求項９に記載の発明は、前記発光手段と前記駆動手段とは、前記複数の発光チップのそれぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項７または８に記載の画像形成装置である。
【発明の効果】
【０００７】
請求項１の発明によれば、緩衝増幅器を備えない場合に比べ、発光装置がより安定に動作し共通化が図れる。
請求項２の発明によれば、本構成を用いない場合に比べ、発光装置がさらに安定に動作する。
請求項３の発明によれば、本構成を用いない場合に比べ、発光装置のより共用化が図れる。
請求項４の発明によれば、本構成を用いない場合に比べ、発光装置がさらに安定に動作する。さらにノイズ放射を低減できる。
請求項５の発明によれば、本構成を用いない場合に比べ、発光装置に安価なケーブルが使用できる。
請求項６の発明によれば、本構成を用いない場合に比べ、プリントヘッドがより安定に動作し共通化が図れる。
請求項７の発明によれば、本構成を用いない場合に比べ、画像形成装置がより安価に構成できる。
請求項８の発明によれば、本構成を用いない場合に比べ、発光手段をより共通にした画像形成装置が提供できる。
請求項９の発明によれば、本構成を用いない場合に比べ、より安定した画像形成ができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】プリントヘッドの構成を示した断面図である。
【図３】第１の実施の形態における制御部、発光装置の構成およびこれらの接続関係と、発光チップの構成を示した図である。
【図４】第１の実施の形態における発光装置の発光チップ実装基板上の配線（ライン）の構成を示した図である。
【図５】コネクタにおけるＰＩＮ配列の一例を示した図である。
【図６】コネクタにおけるＰＩＮ配列の他の一例を示した図である。
【図７】光量補正データメモリの構成の一例を示した図である。
【図８】自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を示した等価回路図である。
【図９】サイリスタをバッファ回路で駆動する時の動作を示した図である。
【図１０】発光装置および発光チップの動作を説明するためのタイミングチャートである。
【図１１】本実施の形態を用いない場合における制御部、発光装置の構成およびこれらの接続関係を示した図である。
【図１２】本実施の形態を用いない場合における発光装置の発光チップ実装基板上の配線（ライン）の構成を示した図である。
【図１３】本実施の形態を用いない場合におけるコネクタのＰＩＮ配列を示した図である。
【図１４】本実施の形態において、転送信号供給回路のバッファ回路の出力端子に設けた高域遮断フィルタの構成を示した図である。
【図１５】第２の実施の形態における制御部、発光装置の構成およびこれらの接続関係を示した図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１０】
画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。
【００１１】
この画像形成装置１において、画像形成プロセス部１０は、制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、制御部３０によって画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０によって処理された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１２】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。
【００１３】
（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。プリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子を備える光源部６３を備えた発光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、発光チップ実装基板６２上に前述した光源部６３等が搭載されて構成されている。発光装置６５の詳細な構成については、後述する。
【００１４】
ハウジング６１は、例えば金属で形成され、発光チップ実装基板６２およびロッドレンズアレイ６４を支持し、光源部６３の発光素子における発光点がロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。
【００１５】
（制御部３０および発光装置６５）
図３は、本実施の形態における制御部３０、発光装置６５の構成およびこれらの接続関係と、発光チップＣの構成を示した図である。図３（ａ）は制御部３０および発光装置６５の構成およびこれらの接続関係を示し、図３（ｂ）は発光チップＣの構成を示している。
【００１６】
まず、図３（ａ）に示す制御部３０および発光装置６５の構成およびこれらの接続関係を説明する。
制御部３０は、図３に示すように、制御基板３１上に主制御回路３２と発光装置６５を駆動する駆動手段の一例としての発光装置駆動回路３３とが搭載されて構成されている。主制御回路３２は、発光装置６５以外の帯電器１３、現像器１５、転写ロール２３、定着器２４などを制御する。すなわち、主制御回路３２は、画像形成装置１の制御において、発光装置駆動回路３３に含まれない制御を行う。
一方、発光装置駆動回路３３は、発光装置６５との間で、発光装置６５の光源部６３の発光素子の点灯または非点灯を制御（点灯制御）するための信号を送受信して、発光装置６５を制御する。
そして、発光装置駆動回路３３は、発光装置６５と接続するための例えば多芯のフレキシブルフラットケーブル（ＦＦＣ）で構成されたケーブル３５を接続するコネクタ（接続部材）３４を備えている。
なお、制御部３０は制御基板３１上に搭載されているとして説明したが、制御基板３１が複数の基板であってもよい。
【００１７】
発光装置６５は、図３に示すように、実装基板の一例としての発光チップ実装基板６２上に、光源部６３が主走査方向であるＸ方向に構成されている。そして、光源部６３は、それぞれ複数の発光素子を備える２０個の発光チップＣ１〜Ｃ２０を、二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣ１〜Ｃ２０は、発光チップＣ１から番号順に発光チップＣ２０までを含む。
発光チップＣ１〜Ｃ２０の構成は同一であってよい。よって、発光チップＣ１〜Ｃ２０をそれぞれ区別しないときは、発光チップＣと呼ぶ。発光チップＣ１〜Ｃ２０の配列についての詳細は後述する。
なお、本実施の形態では、発光チップＣの数として、合計２０個を用いたが、これに限定されない。
そして、発光装置６５は、それぞれの発光チップＣの発光素子を順に点灯させるために指定する信号（転送信号）を供給する転送信号供給回路６６を備えている。さらに、発光チップＣの発光素子の光量を補正するためのデータ（補正データ）を含む制御用データを格納した、例えば電気的書き換え可能ＲＯＭ（ＥＥＰＲＯＭ）などの不揮発性メモリで構成された記憶部材の一例としての光量補正データメモリ６７を備えている。そして、発光装置６５と制御部３０の発光装置駆動回路３３との間で信号の送受信を行うための接続部材の一例としてのコネクタ６８を備えている。
【００１８】
発光装置６５は、図２に示したように、感光体ドラム１２の軸方向（Ｘ方向）に沿って設けられている。このため、発光チップ実装基板６２は、Ｘ方向に長尺で、Ｙ方向に幅の狭い部材である。このため、転送信号供給回路６６、光量補正データメモリ６７、コネクタ６８は、長尺な発光チップ実装基板６２の両端部に分けて設けられている。
なお、図３では、転送信号供給回路６６、光量補正データメモリ６７、コネクタ６８を発光チップ実装基板６２の発光チップＣが設けられた側（表側）に並べて示しているが、これらのすべてまたはいずれかを発光チップ実装基板６２の発光チップＣが設けられた側と反対側（裏側）に設けてもよい。
【００１９】
次に、図３（ｂ）に示す発光チップＣの構成を説明する。
発光チップＣは、長方形の基板８０の表面において、一長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光部１０２を備えている。さらに、発光チップＣは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）を備えている。なお、これらの端子は、基板８０の一端部からφ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極が設けられている。
なお、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは、発光サイリスタＬと表記する。
【００２０】
なお、「列状」とは、図３（ｂ）に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光領域を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。
【００２１】
図４は、第１の実施の形態における発光装置６５の発光チップ実装基板６２上の配線（ライン）の構成を示した図である。なお、図４では、発光装置駆動回路３３の一部、コネクタ３４およびケーブル３５を合わせて表記している。
前述したように、発光装置６５の発光チップ実装基板６２には、発光チップＣ１〜Ｃ２０、転送信号供給回路６６、光量補正データメモリ６７、コネクタ６８が搭載され、これらを接続する配線（ライン）が設けられている。
【００２２】
まず、コネクタ６８について説明する。ここでは、図３と異なるが、説明の便宜上、コネクタ６８を発光チップ実装基板６２の上部に表記している。図４に示すコネクタ６８には、図３（ａ）に示した発光装置駆動回路３３との間で送受信される信号を信号名で表記している。
そして、コネクタ６８は、発光装置駆動回路３３に設けられた同じ構成のコネクタ３４と、ケーブル３５で接続されている。
なお、コネクタ６８（コネクタ３４も同様）の端子（ＰＩＮ）の配列については後述する。
【００２３】
発光装置駆動回路３３から発光装置６５に送信される信号として、転送信号供給回路６６に送信される第１転送信号φ１、第２転送信号φ２、発光チップＣ１〜Ｃ２０にそれぞれ個別に送信される点灯信号φＩ１〜φＩ２０がある。なお、第１転送信号φ１、第２転送信号φ２をそれぞれ区別しないときは転送信号と、点灯信号φＩ１〜φＩ２０をそれぞれ区別しないときは点灯信号φＩと表記する。
さらに、発光装置駆動回路３３と発光装置６５とで送受信される信号として、発光装置６５の光量補正データメモリ６７と発光装置駆動回路３３とで補正データを送受信する一連の信号（ＳＣＫ信号、ＳＤＡ信号、ＷＣ信号）がある。これらの信号については後述する。
上記の信号以外に、発光装置駆動回路３３から発光装置６５に電位Ｖｇａと基準電位Ｖｓｕｂが供給される。なお、電位Ｖｇａおよび基準電位Ｖｓｕｂも信号として扱う。
なお、図４の発光装置駆動回路３３およびケーブル３５では、第１転送信号φ１および第２転送信号φ２に関連する部分を取り出して記載している。
【００２４】
次に、発光チップＣ１〜Ｃ２０の配列について説明する。
奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…は、それぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…も、同様にそれぞれの基板８０の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とは、発光チップＣに設けられた発光部１０２側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥状に配列されている。そして、発光チップＣ間においても発光素子が主走査方向に予め定められた間隔で並ぶように、それぞれの発光チップＣの位置が設定されている。なお、図４の発光チップＣ１、Ｃ２、Ｃ３、…に、図３（ｂ）に示した発光部１０２の発光素子の並び（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を矢印で示している。
これらの２０個の発光チップＣ１〜Ｃ２０は、それぞれ５個の発光チップで構成される組（発光チップ組＃１〜＃４）に分けられている。すなわち、発光チップＣ１〜Ｃ５が発光チップ組＃１を構成し、発光チップＣ６〜Ｃ１０が発光チップ組＃２を構成する。他の発光チップ組＃３、＃４についても同様である。図４では、発光チップ組＃１（発光チップＣ１〜Ｃ５）および発光チップ組＃２の一部（発光チップＣ６〜Ｃ９）を示している。
【００２５】
転送信号供給回路６６の構成について説明する。
転送信号供給回路６６は８個の緩衝増幅器の一例としてのバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａを備えている。バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａは、例えばＣＭＯＳで構成された１つのＩＣとして構成されている。
また、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａは、それぞれがイネーブル端子（ＯＥ）を備えたものであってもよい。本実施の形態では、イネーブル端子（ＯＥ）には常にイネーブル信号が供給されているとする。
【００２６】
次に、コネクタ６８で送受信される信号と、コネクタ６８、発光チップＣ１〜Ｃ２０、転送信号供給回路６６をそれぞれ接続する配線（ライン）とについて説明する。
発光チップ実装基板６２には、コネクタ６８のＶｓｕｂ端子（ＰＩＮ）から発光チップＣの基板８０裏面に設けられた裏面電極（Ｖｓｕｂ端子）に接続され、電位の基準となる基準電位Ｖｓｕｂを供給する電位ライン２００ａが設けられている。そして、発光チップ実装基板６２には、コネクタ６８のＶｇａ端子（ＰＩＮ）からそれぞれの発光チップＣに設けられたＶｇａ端子に接続され、発光チップＣを駆動するための電位Ｖｇａを供給する電位ライン２００ｂが設けられている。
【００２７】
発光チップ実装基板６２には、コネクタ６８のφ１端子（ＰＩＮ）から転送信号供給回路６６の奇数番号のバッファ回路Ｂｕｆ１ａ、Ｂｕｆ３ａ、Ｂｕｆ５ａ、Ｂｕｆ７ａのそれぞれの入力端子に共通に接続された第１転送信号ライン２０１が設けられている。第１転送信号ライン２０１は、転送信号供給回路６６に第１転送信号φ１を送信する。
また、発光チップ実装基板６２には、コネクタ６８のφ２端子（ＰＩＮ）から転送信号供給回路６６の偶数番号のバッファ回路Ｂｕｆ２ａ、Ｂｕｆ４ａ、Ｂｕｆ６ａ、Ｂｕｆ８ａのそれぞれの入力端子に共通に接続された第２転送信号ライン２０２が設けられている。第２転送信号ライン２０２は、転送信号供給回路６６に第２転送信号φ２を送信する。
【００２８】
さらに、発光チップ実装基板６２には、バッファ回路Ｂｕｆ１ａの出力端子から、発光チップ組＃１に属する発光チップＣ１〜Ｃ５のそれぞれのφ１端子に接続された第１転送信号ライン２０１−１が設けられている。そして、第１転送信号ライン２０１−１は、バッファ回路Ｂｕｆ１ａが出力する第１転送信号φ１−１を、発光チップ組＃１に属する発光チップＣ１〜Ｃ５のそれぞれのφ１端子に送信する。また、バッファ回路Ｂｕｆ２ａの出力端子から、発光チップ組＃１に属する発光チップＣ１〜Ｃ５のそれぞれのφ２端子に接続された第２転送信号ライン２０２−１が設けられている。そして、第２転送信号ライン２０２−１は、バッファ回路Ｂｕｆ２ａが出力する第２転送信号φ２−１を、発光チップ組＃１に属する発光チップＣ１〜Ｃ５のそれぞれのφ２端子に送信する。
同様に、バッファ回路Ｂｕｆ３ａの出力端子から、発光チップ組＃２に属する発光チップＣ６〜Ｃ１０のそれぞれのφ１端子に接続された第１転送信号ライン２０１−２が設けられている。そして、第１転送信号ライン２０１−２は、バッファ回路Ｂｕｆ３ａが出力する第１転送信号φ１−２を、発光チップ組＃２に属する発光チップＣ６〜Ｃ１０のそれぞれのφ１端子に送信する。また、バッファ回路Ｂｕｆ４ａの出力端子から、発光チップ組＃２に属する発光チップＣ６〜Ｃ１０のそれぞれのφ２端子に接続された第２転送信号ライン２０２−２が設けられている。そして、第２転送信号ライン２０２−２は、バッファ回路Ｂｕｆ４ａが出力する第２転送信号φ２−２を、発光チップ組＃２に属する発光チップＣ６〜Ｃ１０のそれぞれのφ２端子に送信する。
バッファ回路Ｂｕｆ５ａ、Ｂｕｆ６ａと発光チップ組＃３との関係およびバッファ回路Ｂｕｆ７ａ、Ｂｕｆ８ａと発光チップ組＃４との関係も同様である。
【００２９】
そしてまた、発光チップ実装基板６２には、コネクタ６８から、発光チップＣ１〜Ｃ２０のそれぞれのφＩ端子に、点灯信号φＩ１〜φＩ２０をそれぞれ送信する点灯信号ライン２０４−１〜２０４−２０が設けられている。
【００３０】
以上説明したように、本実施の形態では、発光チップ組＃１〜＃４のそれぞれの組に属する発光チップＣには、それぞれ奇数番号のバッファ回路Ｂｕｆ１ａ、Ｂｕｆ３ａ、Ｂｕｆ５ａ、Ｂｕｆ７ａを介して、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４が送信される。そして、発光チップ組＃１〜＃４のそれぞれの組に属する発光チップＣには、それぞれ偶数番号のバッファ回路Ｂｕｆ２ａ、Ｂｕｆ４ａ、Ｂｕｆ６ａ、Ｂｕｆ８ａを介して、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４が送信される。
そして、奇数番号のバッファ回路Ｂｕｆ１ａ、Ｂｕｆ３ａ、Ｂｕｆ５ａ、Ｂｕｆ７ａの入力端子には、発光装置駆動回路３３に設けられたバッファ回路Ｂｕｆ１から第１転送信号φ１が送信され、偶数番号のバッファ回路Ｂｕｆ２ａ、Ｂｕｆ４ａ、Ｂｕｆ６ａ、Ｂｕｆ８ａの入力端子には、発光装置駆動回路３３に設けられたバッファ回路Ｂｕｆ２から第２転送信号φ２が送信される。
なお、第１転送信号φ１、φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２、φ２−１、φ２−２、φ２−３、φ２−４をそれぞれ区別しないときは、転送信号と表記する。
【００３１】
バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａは、入力信号と同じ波形の出力信号を送信する。すなわち、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａは、ロジックレベル（後述する「Ｈ」と「Ｌ」）の電位で動作する回路であって、入力信号の波形を整形して出力する。たとえ、入力端子の電位が変動しても、ロジックレベルの電位に調整できる。また、それぞれが出力端子から電流を個別に供給できる。
よって、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４の波形は、第１転送信号φ１と同じである。同様に、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４の波形は、第２転送信号φ２と同じである。
すなわち、すべての発光チップＣに、第１転送信号φ１と同じ波形の信号と、第２転送信号φ２と同じ波形の信号とが共通に送信される。
このことから、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａを設けずに、第１転送信号φ１および第２転送信号φ２をそれぞれ共通の配線（バス）により供給してもよいと考えられる。しかし、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａを設けるのは、バッファ回路の供給できる電流に制限があるためである。例えば、ＣＭＯＳで構成されたバッファ回路の供給できる電流は３０ｍＡに制限されている。そこで、本実施の形態では、２０個の発光チップＣを４つの組に分け、それぞれの組にそれぞれ２個のバッファ回路（例えば発光チップ組＃１にはバッファ回路Ｂｕｆ１ａとＢｕｆ２ａ）を設けている。
【００３２】
よって、発光チップ実装基板６２上のすべての発光チップＣ１〜Ｃ２０に、基準電位Ｖｓｕｂ、電位Ｖｇａが共通に供給される。第１転送信号φ１と同じ波形の信号（第１転送信号φ１−１、φ１−２、φ１−３、φ１−４）と第２転送信号φ２と同じ波形の信号（第２転送信号φ２−１、φ２−２、φ２−３、φ２−４）とが、発光チップＣ１〜Ｃ２０に共通（並列）に送信される。一方、点灯信号φＩ１〜φＩ２０は、発光チップＣ１〜Ｃ２０にそれぞれ個別に送信される。
【００３３】
（コネクタ３４、ケーブル３５、コネクタ６８）
次に、発光装置駆動回路３３に設けられたコネクタ３４、発光チップ実装基板６２に設けられたコネクタ６８における端子（ＰＩＮ）の配列（ＰＩＮ配列）について説明する。なお、これらのコネクタ３４、６８間を接続するケーブル３５の配線の配列は同じである。以下では、コネクタ６８のＰＩＮ配列として説明する。
図５は、コネクタ６８におけるＰＩＮ配列の一例を示した図である。図５（ａ）はコネクタ６８のＰＩＮ配列を、図５（ｂ）は点灯信号φＩ部分のＰＩＮ配列を拡大して示した図である。なお、図５（ｂ）では、コネクタ６８に加え、発光装置駆動回路３３、コネクタ３４、ケーブル３５、発光チップ実装基板６２も示している。
ケーブル３５は、前述したようにＦＦＣである。ＦＦＣでは、複数の配線が予め定められたピッチで並行して配列されている。このため、コネクタ６８およびコネクタ３４のＰＩＮ配列も一列になっている。
なお、ノイズ低減を行うために、ＦＦＣにシールド層を設けることも考えられるが、本実施の形態の構成の方が安価にできる。
【００３４】
図５（ａ）に示すように、コネクタ６８は一例として４０個の端子（ＰＩＮ）を備えている。そして、４０個の端子（ＰＩＮ）は、４つのグループに分けられている。すなわち、ＰＩＮ番号＃１〜＃３の光量を補正する補正値の一例としての光量補正データが送受信されるグループＩａ、ＰＩＮ番号＃４、＃５の第１転送信号φ１が送信されるグループＩＩａ、ＰＩＮ番号＃６〜＃３６の点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩａ、ＰＩＮ番号＃３７〜＃４０の第２転送信号φ２が送信されるグループＩＶａである。そして、電位Ｖｇａおよび基準電位Ｖｓｕｂが供給される端子（ＰＩＮ）が含まれている。
なお、図５（ａ）に示すグループＩＩＩａにおいては、点灯信号φＩ１〜φＩ２０は、昇順に並んでいるが、発光チップ実装基板６２に点灯信号ライン２０４−１〜２０４−２０が設けられやすいように、点灯信号φＩ１〜φＩ２０の順番を変更してもかまわない。
【００３５】
図５（ｂ）は、ＰＩＮ番号＃２７〜＃３３の部分であって、点灯信号φＩ１５〜φＩ１８を送信する部分の発光装置駆動回路３３、コネクタ３４、ケーブル３５、コネクタ６８、発光チップ実装基板６２を示している。
図５（ｂ）に示すように、点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩａにおいては、２個の点灯信号φＩ（例えば点灯信号φＩ１５、φＩ１６と点灯信号φＩ１７、φＩ１８）が、基準電位Ｖｓｕｂで挟まれて送信されている。
【００３６】
後述するように、本実施の形態では、点灯信号φＩは負の電位であって、図５（ｂ）に矢印で示すように、基準電位Ｖｓｕｂから点灯信号φＩに向かって電流が流れる。すなわち、発光装置駆動回路３３が電流を引き込むことで、発光サイリスタＬが点灯する。
よって、発光サイリスタＬを流れる電流は、発光装置駆動回路３３の基準電位Ｖｓｕｂを供給する部分からコネクタ３４、ケーブル３５、コネクタ６８を順に介して、発光チップＣの発光サイリスタＬに供給され、発光サイリスタＬから、コネクタ６８、ケーブル３５、コネクタ３４を順に介して、発光装置駆動回路３３の点灯信号φＩを供給する部分へと流れる。
【００３７】
本実施の形態では、コネクタ３４、ケーブル３５、コネクタ６８において、点灯信号φＩに隣接して基準電位Ｖｓｕｂが設けられているので、電流ループＣＬが小さく、点灯信号φＩを送信する配線のインダクタンスが低減するため、ノイズ発生を低減できる。また、すべての点灯信号φＩについて、基準電位Ｖｓｕｂとの配置が同じであるので、各点灯信号φＩの特性インピーダンスがほぼ等しい。よって、すべての点灯信号φＩについて、発生するノイズの大きさに差が生じることが抑制されている。
【００３８】
また、本実施の形態では、グループＩＩａにおいて第１転送信号φ１が、グループＩＶａにおいて第２転送信号φ２が送信される。第１転送信号φ１および第２転送信号φ２はそれぞれ１個が送信される。
なお、光量補正データが送信されるグループＩａでは、例としてＳＣＬ(シリアル・クロック）と双方向のＳＤＡ(シリアル・データ)の２本の信号線(ＧＮＤは含まず)とで通信する同期式のシリアル通信であるＩ２Ｃバスを示している。なお、ＷＣ（ライト・コントロール）は、ＥＥＰＲＯＭなどの光量補正データメモリ６７への光量補正データの書込を制御するための信号である。
また、ＳＣＫ(シリアル・クロック)と単方向のＳＤＩ、ＳＤＯ、ＣＳとの４本の信号線(ＧＮＤは含まず)で通信する同期式のシリアル通信であるＳＰＩバスなどを使用してもよい。
【００３９】
図６は、コネクタ６８におけるＰＩＮ配列の他の一例を示した図である。図６（ａ）はコネクタ６８のＰＩＮ配列を、図６（ｂ）は点灯信号φＩ部分のＰＩＮ配列を拡大して示した図である。なお、図６（ｂ）では、発光装置駆動回路３３、コネクタ３４、ケーブル３５、発光チップ実装基板６２も示している。図６のＰＩＮ配列は、図５のＰＩＮ配列と、ＰＩＮ番号＃６〜＃４６の点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩａの部分が異なっている。以下では、図５と異なる部分を説明し、同様な部分の説明を省略する。
図６（ａ）に示すように、コネクタ６８は一例として５０個の端子（ＰＩＮ）を備えている。
【００４０】
図６（ｂ）は、ＰＩＮ番号＃２６〜＃３２の部分であって、点灯信号φＩ１１〜φＩ１３を送信する部分の発光装置駆動回路３３、コネクタ３４、ケーブル３５、コネクタ６８、発光チップ実装基板６２を示している。図６（ｂ）に示すように、点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩａにおいては、１個の点灯信号φＩ（例えば、図６（ｂ）では点灯信号φＩ１１〜φＩ１３）が、基準電位Ｖｓｕｂで挟まれて送信されている。
この図６に示したＰＩＮ配列においても、図５に示した場合と同様に、電流ループＣＬが小さく、点灯信号φＩを送信する配線のインダクタンスが低減するため、ノイズ発生を低減できる。また、すべての点灯信号φＩについて、基準電位Ｖｓｕｂとの配置が同じであるので、各点灯信号φＩの特性インピーダンスがほぼ等しい。よって、すべての点灯信号φＩについて、発生するノイズの大きさに差が生じることが抑制されている。
なお、図６（ａ）に示すグループＩＩＩａにおいては、点灯信号φＩ１〜φＩ２０は、昇順に並んでいるが、発光チップ実装基板６２に点灯信号ライン２０４−１〜２０４−２０が設けられやすいように、点灯信号φＩ１〜φＩ２０の順番を変更してもかまわない。
【００４１】
（光量補正データメモリ６７）
次に、光量補正データメモリ６７について説明する。
図７は、光量補正データメモリ６７の構成の一例を示した図である。
光量補正データメモリ６７は、前述したようにＥＥＰＲＯＭなどの不揮発性メモリで構成されている。本実施の形態では、図７に示すように、光量補正データメモリ６７の記憶領域（メモリエリア）は、アドレスが異なる少なくとも２つのエリア（エリアＡとエリアＢ）に分けられている。そして、エリアＡ（アドレス００００Ｈ〜アドレスＸ）およびエリアＢ（アドレスＸ〜アドレスＹ）には、それぞれが予め定められた発光装置６５の使用条件１と使用条件２とにしたがって設定された光量補正データが格納されている。すなわち、発光装置６５を使用条件１で使用する場合には、先頭アドレスを００００Ｈに設定して、エリアＡに書き込まれた光量補正データを読み出す。一方、発光装置６５を使用条件２で使用する場合には、先頭アドレスをアドレスＸに設定して、エリアＢに書き込まれた光量補正データを読み出す。
例えば、使用条件１をモノクロ印字の場合とし、使用条件２をカラー印字の場合とする。モノクロ印字の場合には、光量差による画質の劣化が目立たないため、エリアＡに格納される光量補正データのビット数を少なくして、光量補正の処理時間を短くできる。一方、カラー印字の場合には、光量差による画質の劣化が現れやすいため、エリアＢに格納される補正データのビット数を大きくして、光量補正の精度を高めることができる。
なお、本実施の形態では、光量補正データメモリ６７のメモリエリアを２つのエリア（エリアＡとエリアＢ）に分けたが、３以上のエリアに分けてもよい。発光装置６５の使用条件に合わせて必要十分なサイズ（容量）以上であれば、各エリアの容量は必ずしも均等でなくとも構わない。
【００４２】
後述するように、本実施の形態においては、光量補正は、発光サイリスタＬを点灯させる期間（点灯期間）を制御することで行っている。なお、光量補正は、点灯期間を制御する方法に代えて、発光サイリスタＬに流す電流を制御することで行ってもよい。
また、光量補正データは、隣接する複数の発光サイリスタＬ（例えば発光サイリスタＬ１と発光サイリスタＬ２の２個の発光サイリスタ）で共通の値を用いてもよい。隣接する発光サイリスタＬ間では、発光強度の差が小さいことから、例えば光量補正データをそれぞれの光量補正データの平均値として共通に用いうる。このようにすることで、光量補正データメモリ６７において、光量補正データが占めるメモリエリアの容量が小さくなり、光量補正の処理時間も短くなる。
例えば２５６個の発光サイリスタＬの発光チップＣを２０個用いる場合、光量補正データを８ビット（２５６レベル）とすると、隣接する２個の発光サイリスタＬで光量補正データを共用した場合、光量補正データの容量は２５６０（Ａ００Ｈ）バイトとなる。エリアＡに、少なくとも２５６０（Ａ００Ｈ）バイト以上の容量が必要となる。
一方、発光サイリスタＬ毎に光量補正データを準備する場合には、光量補正データの容量は５１２０（１４００Ｈ）バイトとなる。この場合は、エリアＡに、少なくとも５１２０（１４００Ｈ）バイト以上の容量が必要となる。エリアＢの開始アドレスを１４００Ｈまたはこれ以上の値に設定することとなる。
上記においては、光量補正データメモリ６７は、光量補正データを記憶するとしたが、光量補正データは一例であって、発光装置６５を駆動する複数の駆動手段に対応して設定された、光量補正データ（補正値）を含んだ制御用データを記憶するものであっても構わない。
【００４３】
（発光チップＣ）
図８は、自己走査型発光素子アレイ（ＳＬＥＤ：Ｓｅｌｆ−ｓｃａｎｎｉｎｇ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）が搭載された発光チップＣの回路構成を示した等価回路図である。以下において説明する各素子は、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）が設けられた位置を除き、発光チップＣ上のレイアウトに基づいて配置されている。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）の位置は、図３（ｂ）と異なるが、説明の便宜上、図中左端としている。そして、基板８０の裏面に設けられた裏面電極（Ｖｓｕｂ端子）を、基板８０の外に引き出して示している。
ここでは、コネクタ６８との関係において発光チップＣを説明するため、発光チップＣ１を例にする。そこで、図８において、発光チップＣを発光チップＣ１（Ｃ）と表記する。なお、他の発光チップＣ２〜Ｃ２０の構成は、発光チップＣ１と同じである。
そして、図８では、転送信号供給回路６６およびコネクタ６８は、発光チップＣ１に関連する部分を取り出して示している。
【００４４】
発光チップＣ１（Ｃ）は、前述したように基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…から構成される発光素子列の一例としての発光サイリスタ列（発光部１０２（図３（ｂ）参照））を備えている。
そして、発光チップＣ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送素子列の一例としての転送サイリスタ列を備えている。
【００４５】
また、発光チップＣ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにして、それぞれのペアの間に結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。
さらに、発光チップＣ１（Ｃ）は、抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…を備えている。
【００４６】
また、発光チップＣ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。そして、後述する第１転送信号φ１が送信される第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗Ｒ１、Ｒ２を備えている。
【００４７】
発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図８中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…も、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列は、図８において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
【００４８】
ここでは、転送サイリスタＴ１、Ｔ２、Ｔ３、…、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…をそれぞれ区別しないときは、転送サイリスタＴ、結合ダイオードＤｘ、抵抗Ｒｇｘと表記する。
【００４９】
発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば２５６個とすると、転送サイリスタＴの数も２５６個である。同様に、抵抗Ｒｇｘの数も２５６個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない２５５個である。
なお、転送サイリスタＴの数は、発光サイリスタＬの数より多くてもよい。
【００５０】
では次に、発光チップＣ１（Ｃ）における各素子の電気的な接続について説明する。
発光サイリスタＬ、転送サイリスタＴは、それぞれがゲート端子、アノード端子、カソード端子の３端子を有する半導体素子である。
転送サイリスタＴ、発光サイリスタＬのそれぞれのアノード端子は、発光チップＣ１（Ｃ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（Ｖｓｕｂ端子）を介して電位ライン２００ａに接続されている。この電位ライン２００ａは、発光装置駆動回路３３からコネクタ６８を介して基準電位Ｖｓｕｂが供給される。
【００５１】
転送サイリスタＴの配列に沿って、奇数番号（奇数番目）の転送サイリスタＴ１、Ｔ３、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１−１が接続され、転送信号供給回路６６のバッファ回路Ｂｕｆ１ａの出力端子に接続されている。そして、バッファ回路Ｂｕｆ１ａの入力端子は、第１転送信号ライン２０１を介して、コネクタ６８に接続されている。そして、第１転送信号ライン２０１は、発光装置駆動回路３３から第１転送信号φ１が送信され、第１転送信号ライン２０１−１は、第１転送信号φ１−１が送信される。すなわち、φ１端子には、第１転送信号φ１−１が送信される。
一方、転送サイリスタＴの配列に沿って、偶数番号（偶数番目）の転送サイリスタＴ２、Ｔ４、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２−１が接続され、転送信号供給回路６６のバッファ回路Ｂｕｆ２ａの出力端子に接続されている。そして、バッファ回路Ｂｕｆ２ａの入力端子は、第２転送信号ライン２０２を介して、コネクタ６８に接続されている。そして、第２転送信号ライン２０２は、発光装置駆動回路３３から第２転送信号φ２が送信され、第２転送信号ライン２０２−１は、第２転送信号φ２−１が送信される。すなわち、φ２端子には、第２転送信号φ２−１が送信される。
【００５２】
発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、点灯信号線７５に接続されている。点灯信号線７５は、φＩ端子に接続されている。発光チップＣ１では、φＩ端子は、電流制限抵抗ＲＩを介して点灯信号ライン２０４−１に接続され、コネクタ６８を介して発光装置駆動回路３３から点灯信号φＩ１が送信される。点灯信号φＩ１は、発光チップＣ１の発光サイリスタＬ１、Ｌ２、Ｌ３、…に点灯のための電流を供給する。なお、他の発光チップＣ２〜Ｃ２０のφＩ端子は、それぞれ電流制限抵抗ＲＩを介して点灯信号ライン２０４−２〜２０４−２０に接続され、点灯信号φＩ２〜φＩ２０が送信される。
【００５３】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で接続されている。よって、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…とゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲート端子Ｇｔ１（ゲート端子Ｇｌ１）と表記して、電位が同じであることを示す。
【００５４】
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…をそれぞれ区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｌと表記する。そして、ゲート端子Ｇｔ（ゲート端子Ｇｌ）と表記して、電位が同じであることを示す。
【００５５】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。
【００５６】
転送サイリスタＴのゲート端子Ｇｔ（ゲート端子Ｇｌ）は、転送サイリスタＴのそれぞれに対応して設けられた抵抗Ｒｇｘを介して、電位線７１に接続されている。電位線７１はＶｇａ端子に接続され、電位ライン２００ｂに接続されている。この電位ライン２００ｂは、発光装置駆動回路３３からコネクタ６８を介して電位Ｖｇａが供給される。
【００５７】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。
【００５８】
図８において、発光チップＣ１（Ｃ）の転送サイリスタＴ、結合ダイオードＤｘ、抵抗Ｒｇｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１、Ｒ２を備える部分を転送部１０１と表記する。前述したように、発光サイリスタＬを備える部分が発光部１０２である。
【００５９】
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
前述したように、発光装置６５は発光チップＣ１〜Ｃ２０を備えている（図３、４参照）。
図４に示したように、基準電位Ｖｓｕｂ、電位Ｖｇａは、発光チップ実装基板６２上のすべての発光チップＣ１〜Ｃ２０に共通に供給される。前述したように、発光チップ組＃１〜＃４のそれぞれに送信される第１転送信号φ１−１、φ１−２、φ１−３、φ１−４の波形は、第１転送信号φ１と同じである。同様に、発光チップ組＃１〜＃４のそれぞれに送信される第２転送信号φ２−１、φ２−２、φ２−３、φ２−４の波形は、第２転送信号φ２と同じである。すなわち、第１転送信号φ１と同じ波形の信号（第１転送信号φ１−１、φ１−２、φ１−３、φ１−４）と第２転送信号φ２と同じ波形の信号（第２転送信号φ２−１、φ２−２、φ２−３、φ２−４）が、発光チップＣ１〜Ｃ２０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ２０は、発光チップＣ１〜Ｃ２０のそれぞれに個別に送信される。点灯信号φＩ１〜φＩ２０は、画像データに基づいて、各発光チップＣ１〜Ｃ２０の発光サイリスタＬを点灯または非点灯に設定する信号である。よって、点灯信号φＩ１〜φＩ２０は、画像データによって相互に波形が異なることになる。
以上説明したように、発光チップＣ１〜Ｃ２０は並列に駆動されるので、発光チップＣ１の動作を説明すれば足りる。
【００６０】
＜サイリスタ＞
発光チップＣ１の動作を説明する前に、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の半導体層、ｎ型の半導体層が繰り返して積層されて構成されるｐｎｐｎ構造の半導体素子である。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の３端子を有している。そして、サイリスタにおけるｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として約１．５Ｖとする。
以下では、一例として発光チップＣの裏面電極８５（Ｖｓｕｂ端子）に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下では「Ｈ」と表記する。）として０Ｖ、Ｖｇａ端子に供給される電位Ｖｇａをローレベルの電位（以下では「Ｌ」と表記する。）として−３．３Ｖとする。
サイリスタのアノード端子は裏面電極８５に供給される基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になっている。
本実施の形態では、発光装置６５は負の電位で駆動される。なお、転送信号供給回路６６、発光装置駆動回路３３などにおいては、電位Ｖｇａ（−３．３Ｖ）をＧＮＤ（０Ｖ）に、基準電位Ｖｓｕｂ（０Ｖ）をＶｃｃ（３．３Ｖ）にシフトさせて、正の電位で駆動するとしてもよい。
【００６１】
図９はサイリスタをバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａで駆動する時の動作を示した図である。図９（ａ）はサイリスタのカソード端子（アノード端子−カソード端子間）の電流Ｉ−電圧Ｖ特性を、図９（ｂ）はサイリスタの時間ｔに対するカソード端子（アノード端子−カソード端子間）の電圧Ｖの変化を示している。なお、アノード端子は基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））であるので、以下ではカソード端子の電位を表記する。
カソード端子の電位が基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））で、アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタ（図９（ｂ）の時刻ｔ１）は、しきい電圧より低い電位（絶対値が大きい負の値）がカソード端子に印加されるとオン状態に移行（ターンオン）する（図９（ｂ）の時刻ｔ２）。
ここで、サイリスタのしきい電圧とは、カソード端子に印加される電圧であって、サイリスタがオフ状態からオン状態に移行することができる絶対値が最も小さい電圧である。サイリスタのしきい電圧は、ゲート端子の電位からｐｎ接合の順方向電位Ｖｄ（約１．５Ｖ）を引いた値である。よって、サイリスタは、ゲート端子の電位が約０Ｖのとき、しきい電圧は約−１．５Ｖとなる。すなわち、約−１．５Ｖより低い電位（負側に絶対値が大きい電位）がカソード端子に印加されると、サイリスタはターンオンする。また、ゲート端子の電位が約−１．５Ｖのとき、しきい電圧は約−３Ｖになる。
サイリスタがターンオンすると、アノード端子−カソード端子間に電流Ｉが流れた状態（オン状態）になる。そして、サイリスタがオン状態になると、ゲート端子の電位はアノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））に設定しているので、ゲート端子の電位は約０Ｖになるとする。また、オン状態のサイリスタのカソード端子は、駆動する回路の出力インピーダンスとオン電流により、ターンオン時よりも電位が上昇する（図９（ｂ）の時刻ｔ３）。
サイリスタは、アノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（約１．５Ｖ）を引いた値である約−１．５Ｖ（維持電圧）より低い電位（絶対値が大きい負の値）がカソード端子に継続的に印加され、サイリスタのオン状態を維持しうる電流（維持電流）が供給されると、オン状態が維持される（図９（ｂ）の時刻ｔ３から時刻ｔ４の間）。
【００６２】
サイリスタは、カソード端子の電位が、オン状態を維持するために必要な維持電圧より高い電位（絶対値が小さい負の値、０Ｖまたは正の値）、すなわち、カソード端子に約−１．５Ｖより高い電位が印加されると、オフ状態に移行（ターンオフ）する（図９（ｂ）の時刻ｔ４）。例えば、カソード端子が「Ｈ」（０Ｖ）になると、約−１．５Ｖより高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
そして、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの明るさ（光束（単位時間当たりの光量））は、発光サイリスタＬの発光領域の面積およびアノード端子−カソード端子間に流れる電流によって決まる。
【００６３】
＜タイミングチャート＞
図１０は、発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図１０では、発光チップＣ１の発光サイリスタＬ１〜Ｌ５の５個の発光サイリスタＬの点灯または非点灯を制御（点灯制御と表記する。）する部分のタイミングチャートを示している。前述したように、他の発光チップＣ２〜Ｃ２０は、発光チップＣ１と並行して動作するため、発光チップＣ１の動作を説明すれば足りる。
なお、図１０では、発光チップＣ１の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５を点灯させ、発光サイリスタＬ４を消灯（非点灯）としている。
【００６４】
なお、光量補正データは、使用条件１または使用条件２のいずれを使用するかによって、読み出す先頭アドレス（エリアＡの００００ＨまたはエリアＢのアドレスＸ）が設定される（図７参照）。
【００６５】
図１０において、時刻ａから時刻ｋへとアルファベット順に時刻が経過するとする。発光サイリスタＬ１は、時刻ｂから時刻ｅの期間Ｔ（１）において、発光サイリスタＬ２は、時刻ｅから時刻ｉの期間Ｔ（２）において、発光サイリスタＬ３は、時刻ｉから時刻ｊの期間Ｔ（３）において、発光サイリスタＬ４は、時刻ｊから時刻ｋの期間Ｔ（４）において点灯または非点灯の制御（点灯制御）がされる。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
【００６６】
本実施の形態では、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…の長さを可変としてもよい。
【００６７】
第１転送信号φ１−１、第２転送信号φ２−１、点灯信号φＩ１の波形について説明する。なお、発光チップＣ１に送信される第１転送信号φ１−１および第２転送信号φ２−１は、それぞれがバッファ回路Ｂｕｆ１ａおよびバッファ回路Ｂｕｆ２ａ（図４参照）を介して送信されている。バッファ回路Ｂｕｆ１ａおよびバッファ回路Ｂｕｆ２ａの入力端子には、それぞれ第１転送信号φ１および第２転送信号φ２が送信されている。前述したように、第１転送信号φ１と第１転送信号φ１−１とは同じ波形の信号である。また、第２転送信号φ２と第２転送信号φ２−１とは同じ波形の信号である。よって、以下では、第１転送信号φ１−１を第１転送信号φ１、第２転送信号φ２−１を第２転送信号φ２として説明する。
【００６８】
時刻ａから時刻ｂまでの期間は、発光チップＣ１（発光チップＣ２〜Ｃ２０も同じ。）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【００６９】
φ１端子（図８参照）に送信される第１転送信号φ１およびφ２端子（図８参照）に送信される第２転送信号φ２は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。そして、第１転送信号φ１および第２転送信号φ２は、連続する２つの期間Ｔ（例えば、期間Ｔ（１）と期間Ｔ（２）とを加えた期間）を単位として波形が繰り返される。
【００７０】
第１転送信号φ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて、「Ｈ」から「Ｌ」に移行する。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて「Ｌ」を維持している。
ここで、第１転送信号φ１と第２転送信号φ２とを比較する。第２転送信号φ２は、第１転送信号φ１を期間Ｔ、時間軸上で後ろにずらしたものに当たる。
第１転送信号φ１は、期間Ｔ（１）および期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。一方、第２転送信号φ２は、期間Ｔ（１）において、破線で示す波形および期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。第２転送信号φ２の期間Ｔ（１）の波形が期間Ｔ（３）以降と異なるのは、期間Ｔ（１）は発光装置６５が動作を開始する期間であるためである。
【００７１】
第１転送信号φ１と第２転送信号φ２との一組の転送信号は、後述するように、図８に示した転送サイリスタＴを番号順にオン状態を伝播させることにより、オン状態の転送サイリスタＴと同じ番号の発光サイリスタＬを、点灯または非点灯の制御（点灯制御）の対象として指定する。
【００７２】
次に、発光チップＣ１のφＩ端子に送信される点灯信号φＩ１について説明する。点灯信号φＩ１は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。なお、他の発光チップＣ２〜Ｃ２０には、それぞれ点灯信号φＩ２〜φＩ２０が送信される。
【００７３】
ここでは、発光チップＣ１の発光サイリスタＬ１に対する点灯制御の期間Ｔ（１）において、点灯信号φＩ１を説明する。なお、発光サイリスタＬ１は点灯させるとしている。
点灯信号φＩ１は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｃで「Ｈ」から「Ｌ」に移行する。そして、時刻ｄで「Ｌ」から「Ｈ」に移行し、期間Ｔ（１）の終了時刻ｅにおいて「Ｈ」を維持している。
点灯信号φＩ１が「Ｌ」である時刻ｃから時刻ｄの期間が、発光サイリスタＬ１が点灯する点灯期間である。この点灯期間は、光量補正データメモリ６７に格納された光量補正データに基づいて設定される。すなわち、発光装置駆動回路３３が、発光チップＣ１の発光サイリスタＬ１に対して格納された光量補正データを読み出す。そして、この光量補正データに基づいて、点灯期間が設定される。このとき、点灯信号φＩ１が「Ｈ」に戻る時刻ｄを固定にして、光量補正データにより点灯信号φＩ１が「Ｌ」になる時刻ｃを設定してもよく、点灯信号φＩ１が「Ｌ」になる時刻ｃを固定にして、点灯信号φＩ１が「Ｈ」に戻る時刻ｄを設定してもよい。また、点灯信号φＩ１が「Ｌ」になる時刻ｃおよび点灯信号φＩ１が「Ｈ」に戻る時刻ｄの両方を設定してもよい。
光量補正を行うため、点灯期間（点灯信号φＩが「Ｌ」になる時刻（例えば図１０の点灯信号φＩ１の時刻ｃ）または／および点灯信号φＩが「Ｈ」になる時刻（例えば図１０の点灯信号φＩ１の時刻ｄ））は、それぞれの発光チップＣの発光サイリスタＬによって異なることになる。
【００７４】
では、図４および図８を参照しつつ、図１０に示したタイミングチャートにしたがって、発光装置６５および発光チップＣ１の動作を説明する。なお、以下では、発光サイリスタＬ１およびＬ２を点灯制御する期間Ｔ（１）およびＴ（２）について説明する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置駆動回路３３は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に、電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の発光チップ実装基板６２上の電位ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、発光チップＣ１〜Ｃ２０のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される。同様に、電位ライン２００ｂは「Ｌ」（−３．３Ｖ）に設定され、発光チップＣ１〜Ｃ２０のそれぞれのＶｇａ端子は「Ｌ」に設定される。これにより、発光チップＣ１〜Ｃ２０のそれぞれの電位線７１は「Ｌ」に設定される。
【００７５】
そして、発光装置駆動回路３３は、第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になる（図４参照）。これにより、転送信号供給回路６６を介して、発光チップＣ１〜Ｃ２０のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図８参照）。
【００７６】
さらに、発光装置駆動回路３３は、点灯信号φＩ１〜φＩ２０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−２０が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ２０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図８参照）。
【００７７】
次に、発光チップＣ１の動作を説明する。
なお、図１０および以下における説明では、各端子の電位がステップ（階段）状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオンまたはターンオフして、状態の変化を生じうる。
【００７８】
＜発光チップＣ１＞
転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）に設定される。
【００７９】
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
【００８０】
発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
【００８１】
図８中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。ゲート端子Ｇｔ１は、抵抗Ｒｇｘ１を介して、電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電位線７１に接続されている。そして、スタートダイオードＤｘ０のアノード端子は第２転送信号線７３に接続され、電流制限抵抗Ｒ２を介して、「Ｈ」（０Ｖ）のφ２端子に接続されている。よって、スタートダイオードＤｘ０は順バイアスであり、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（約１．５Ｖ）を引いた値（約−１．５Ｖ）になる。また、ゲート端子Ｇｔ１が約−１．５Ｖになると、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が約−１．５Ｖで、カソード端子が抵抗Ｒｇｘ２を介して電位線７１（「Ｌ」（−３．３Ｖ））に接続されているので、順バイアスになる。よって、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（約−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（約１．５Ｖ）を引いた約−３Ｖになる。しかし、３以上の番号のゲート端子Ｇｔには、スタートダイオードＤｘ０のアノード端子が「Ｈ」（０Ｖ）であることの影響は及ばず、ゲート端子Ｇｔの電位は、電位線７１の電位である「Ｌ」（−３．３Ｖ）になっている。
なお、ゲート端子Ｇｔはゲート端子Ｇｌに接続されているので、ゲート端子Ｇｌの電位は、ゲート端子Ｇｔの電位と同じである。よって、転送サイリスタＴ、発光サイリスタＬのしきい電圧は、ゲート端子Ｇｔ、Ｇｌの電位からｐｎ接合の順方向電位Ｖｄ（約１．５Ｖ）を引いた値となる。すなわち、転送サイリスタＴ１、発光サイリスタＬ１のしきい電圧は約−３Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧は約−４．５Ｖ、番号が３以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は約−４．８Ｖとなっている。
【００８２】
（２）時刻ｂ
図１０に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５が動作を開始する。
第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、φ１端子および電流制限抵抗Ｒ１を介して、第１転送信号線７２の電位が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が約−３Ｖである転送サイリスタＴ１がターンオンする。しかし、第１転送信号線７２にカソード端子が接続された、番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が約−４．８Ｖであるのでターンオンできない。一方、偶数番号の転送サイリスタＴは、第２転送信号φ２が「Ｈ」（０Ｖ）であって、第２転送信号線７３が「Ｈ」であるのでターンオンできない。転送サイリスタＴ１がターンオンすることで、第１転送信号線７２の電位は、駆動する回路の出力インピーダンスとオン電流により、ターンオン時よりも電位が上昇する。
【００８３】
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、約０Ｖになる。そして、ゲート端子Ｇｔ２の電位が約−１．５Ｖ、ゲート端子Ｇｔ３の電位が約−３Ｖ、番号が４以上のゲート端子Ｇｔの電位が「Ｌ」（-３．３Ｖ）になる。
これにより、発光サイリスタＬ１のしきい電圧が約−１．５Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧が約−３Ｖ、転送サイリスタＴ３、発光サイリスタＬ３のしきい電圧が約−４．５Ｖ、番号が４以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧が約−４．８Ｖになる。
しかし、第１転送信号線７２は、オン状態の転送サイリスタＴ１により約−３Ｖよりも電位が上昇しているので、オフ状態の奇数番号の転送サイリスタＴはターンオンしない。第２転送信号線７３は「Ｈ」であるので、偶数番号の転送サイリスタＴはターンオンしない。点灯信号線７５は「Ｈ」であるので、発光サイリスタＬはいずれもターンオンしない。
【００８４】
時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にあって、他の転送サイリスタＴ、発光サイリスタＬはオフ状態にある。
【００８５】
（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が約−１．５Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。これにより、点灯信号線７５の電位が上昇する。なお、発光サイリスタＬ２はしきい電圧が約−３Ｖであるが、しきい電圧が約−１．５Ｖと高い（絶対値が小さい負の値である）発光サイリスタＬ１がターンオンして点灯信号線７５の電位が約−３Ｖより上昇しているので、発光サイリスタＬ２はターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【００８６】
（４）時刻ｄ
時刻ｄにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５の電位が「Ｌ」から「Ｈ」に移行する。すると、発光サイリスタＬ１は、アノード端子とカソード端子とがともに「Ｈ」になるのでターンオフして消灯（非点灯）する。発光サイリスタＬ１の点灯期間は、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行した時刻ｃから、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する時刻ｄまでの、点灯信号φＩ１が「Ｌ」である期間となる。
時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
【００８７】
（５）時刻ｅ
時刻ｅにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行する。ここで、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
第２転送信号φ２が「Ｈ」から「Ｌ」に移行すると、φ２端子を介して第２転送信号線７３の電位が「Ｈ」から「Ｌ」に移行する。前述したように、転送サイリスタＴ２は、しきい電圧が約−３Ｖになっているので、ターンオンする。これにより、ゲート端子Ｇｔ２（ゲート端子Ｇｌ２）の電位が約０Ｖ、ゲート端子Ｇｔ３（ゲート端子Ｇｌ３）の電位が約−１．５Ｖ、ゲート端子Ｇｔ４（ゲート端子Ｇｌ４）の電位が約−３Ｖになる。そして、番号が５以上のゲート端子Ｇｔ（ゲート端子Ｇｌ）の電位が「Ｌ」（−３．３Ｖ）になる。
時刻ｅの直後において、転送サイリスタＴ１、Ｔ２がオン状態にある。
【００８８】
（６）時刻ｆ
時刻ｆにおいて、第１転送信号φ１が「Ｌ」から「Ｈ」に移行する。
第１転送信号φ１が「Ｌ」から「Ｈ」に移行すると、φ１端子を介して第１転送信号線７２の電位が「Ｌ」から「Ｈ」に移行する。すると、オン状態の転送サイリスタＴ１は、アノード端子とカソード端子とがともに「Ｈ」になって、ターンオフする。すると、ゲート端子Ｇｔ１（Ｇｌ１）の電位は、抵抗Ｒｇｘ１を介して、電位線７１の電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に向かって変化する。これにより、結合ダイオードＤｘ１は、電流が流れない方向に電位が加えられた状態（逆バイアス）になる。よって、ゲート端子Ｇｔ２（ゲート端子Ｇｌ２）が約０Ｖである影響は、ゲート端子Ｇｔ１（ゲート端子Ｇｌ１）には及ばなくなる。すなわち、逆バイアスの結合ダイオードＤｘで接続されていたゲート端子Ｇｔを有する転送サイリスタＴは、しきい電圧が約−４．８Ｖになって、「Ｌ」（−３．３Ｖ）の第１転送信号φ１または第２転送信号φ２ではターンオンしなくなる。
時刻ｆの直後において、転送サイリスタＴ２がオン状態にある。
【００８９】
（７）その他
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、時刻ｃでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオンして、点灯（発光）する。
そして、時刻ｈにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、時刻ｄでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオフして消灯する。
さらに、時刻ｉにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、時刻ｂでの転送サイリスタＴ１または時刻ｅでの転送サイリスタＴ２と同様に、しきい電圧が約−３Ｖの転送サイリスタＴ３がターンオンする。時刻ｉで、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
以降は、これまで説明したことの繰り返しとなる。
【００９０】
なお、発光サイリスタＬを点灯（発光）させないで、消灯（非点灯）のままとするときは、図１０の発光サイリスタＬ４を点灯制御する期間Ｔ（４）における時刻ｊから時刻ｋに示す点灯信号φＩ１のように、点灯信号φＩを「Ｈ」（０Ｖ）のままとすればよい。このようにすることで、発光サイリスタＬ４のしきい電圧が約−１．５Ｖであっても、発光サイリスタＬ４は消灯（非点灯）のままとなる。
【００９１】
以上説明したように、転送サイリスタＴのゲート端子Ｇｔは結合ダイオードＤｘによって相互に接続されている。よって、ゲート端子Ｇｔの電位が変化すると、電位が変化したゲート端子Ｇｔに、順バイアスの結合ダイオードＤｘを介して接続されたゲート端子Ｇｔの電位が変化する。そして、電位が変化したゲート端子Ｇｔを有する転送サイリスタＴのしきい電圧が変化する。転送サイリスタＴは、しきい電圧が「Ｌ」（−３．３Ｖ）より高い（絶対値が小さい負の値）と、第１転送信号φ１または第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するタイミングにおいてターンオンする。すなわち、転送サイリスタＴのオン状態が順に伝播（自己走査）する。
そして、オン状態の転送サイリスタＴのゲート端子Ｇｔにゲート端子Ｇｌが接続された発光サイリスタＬは、しきい電圧が約−１．５Ｖであるので、点灯信号φＩが「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に移行すると、ターンオンして点灯（発光）する。
すなわち、転送サイリスタＴはオン状態になることで、点灯制御の対象である発光サイリスタＬを指定し、点灯信号φＩは、点灯制御の対象の発光サイリスタＬを点灯または非点灯に設定する。
このように、画像データに応じた点灯信号φＩの波形を設定して、各発光サイリスタＬの点灯または非点灯を制御している。
【００９２】
次に、本実施の形態を用いない場合を説明する。
図１１は、本実施の形態を用いない場合における制御部３０、発光装置６５の構成およびこれらの接続関係を示した図である。
本実施の形態を用いない場合の発光チップ実装基板６２は、本実施の形態におけるバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａ（図４参照）で構成される転送信号供給回路６６（図３参照）を搭載しない。その代わり、発光装置駆動回路３３の内部にバッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂを備えている（後述する図１２参照）。他の構成は、本実施の形態における図３と同様であるので説明を省略する。
【００９３】
図１２は、本実施の形態を用いない場合における発光装置６５の発光チップ実装基板６２上の配線（ライン）の構成を示した図である。なお、図１２では、発光装置駆動回路３３の一部、コネクタ３４およびケーブル３５を合わせて表記している。
前述したように、本実施の形態を用いない場合には、発光装置駆動回路３３に第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４をそれぞれ送信するバッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂを備えている。なお、奇数番号のバッファ回路Ｂｕｆ１ｂ、Ｂｕｆ３ｂ、Ｂｕｆ５ｂ（不図示）、Ｂｕｆ７ｂがそれぞれ第１転送信号φ１−１、φ１−２、φ１−３、φ１−４を送信し、偶数番号のバッファ回路Ｂｕｆ２ｂ、Ｂｕｆ４ｂ、Ｂｕｆ６ｂ（不図示）、Ｂｕｆ８ｂがそれぞれ第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を送信する。
【００９４】
そして、コネクタ３４は、発光装置駆動回路３３から第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を送信するための端子（ＰＩＮ）を備え、コネクタ６８は、発光装置６５が第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を受信するための端子（ＰＩＮ）を備えている。コネクタ３４とコネクタ６８とは、ケーブル３５で接続されている。
そして、発光チップ実装基板６２上には、コネクタ６８の第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を受信する端子（ＰＩＮ）から、発光チップ組毎に発光チップＣのφ１端子およびφ２端子に接続される第１転送信号ライン２０１−１、２０１−２、２０１−３（不図示）、２０１−４および第２転送信号ライン２０２−１、２０２−２、２０２−３（不図示）、２０２−４が設けられている。他の構成は、本実施の形態における図４と同様であるので説明を省略する。
【００９５】
図１３は、本実施の形態を用いない場合におけるコネクタ６８のＰＩＮ配列を示した図である。図１３（ａ）はコネクタ６８のＰＩＮ配列を、図１３（ｂ）は点灯信号φＩ部分のＰＩＮ配列を拡大して示した図である。なお、図１３（ｂ）では、コネクタ６８に加え、発光装置駆動回路３３、コネクタ３４、ケーブル３５、発光チップ実装基板６２も示している。
ここでは、コネクタ６８の端子（ＰＩＮ）の総数は、図５で示した本実施の形態と同様に、４０個であるとする。
図１３（ａ）に示すように、４０個の端子（ＰＩＮ）は、４つのグループに分けられている。すなわち、ＰＩＮ番号＃１〜＃３の光量補正データが送信されるグループＩｂ（図５（ａ）のグループＩａと同じ）、ＰＩＮ番号＃４〜＃８の第１転送信号φ１−１〜φ１−４が送信されるグループＩＩｂ、ＰＩＮ番号＃９〜＃３４の点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩｂ、ＰＩＮ番号＃３５〜＃４０の第２転送信号φ２−１〜φ２−４が送信されるグループＩＶｂである。このように、本実施の形態を用いない場合でも、必要な信号（第１転送信号φ１−１、φ１−２、φ１−３、φ１−４、第２転送信号φ２−１、φ２−２、φ２−３、φ３−４、点灯信号φＩ１〜φＩ２０）および基準電位Ｖｓｕｂ、電位Ｖｇａを４０個の端子（ＰＩＮ）に割り当てている。
【００９６】
しかし、点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩｂにおいては、図１３（ｂ）に示すように、４個の点灯信号φＩ（例えば端子番号＃２４〜２９における点灯信号φＩ１３、φＩ１４、φＩ１５、φＩ１６）が、基準電位Ｖｓｕｂで挟まれる構成になっている。このため、点灯信号φＩ１３（点灯信号φＩ１６も同じ）を流れる電流ループＣＬａと、点灯信号φＩ１４（点灯信号φＩ１５も同じ）を流れる電流ループＣＬｂとで、電流ループの大きさが異なっている。このことから、点灯信号φＩ１３（点灯信号φＩ１６も同じ）を送信する信号線と点灯信号φＩ１４（点灯信号φＩ１５も同じ）を送信する信号線とで、特性インピーダンスが異なることになる。そして、点灯信号φＩ１３（点灯信号φＩ１６も同じ）を送信する信号線に比べ、点灯信号φＩ１４（点灯信号φＩ１５も同じ）を送信する信号線は、Ｖｓｕｂを供給する配線から離れて設けられているので、インダクタンスが大きくなりノイズが発生しやすい。さらに各点灯信号φＩの特性インピーダンスの変動が大きくなり、ノイズを発生しやすくなっている。
【００９７】
これに対し、図５で示した本実施の形態では、すべての点灯信号φＩを送信する信号線のインダクタンスは低く、各点灯信号φＩの特性インピーダンスは同じとなっている。よって、点灯信号φＩを送信する信号線によるノイズの発生に差が生じるのが抑制されている。
【００９８】
また、前述したように、転送サイリスタＴは、オン状態が順に転送されて（伝播して）、点灯制御の対象の発光サイリスタＬを指定する。このとき、隣接する２個の転送サイリスタＴにおいて、前段の転送サイリスタＴ（例えば図８の転送サイリスタＴ１）は、後段の転送サイリスタＴ（転送サイリスタＴ２）がオン状態に移行するまで、オン状態を維持している（図１０の時刻ｅから時刻ｆの期間）。
もし、前段の転送サイリスタＴ（転送サイリスタＴ１）が、後段の転送サイリスタＴ（転送サイリスタＴ２）がオン状態に移行する前（図１０の時刻ｄの前）にターンオフして、前段の転送サイリスタＴのゲート端子Ｇｔ（ゲート端子Ｇｔ１）の電位が約−０．３Ｖより低くなると、後段の転送サイリスタＴ（転送サイリスタＴ２）のしきい電圧が「Ｌ」（−３．３Ｖ）より低くなる。すると、後段の転送サイリスタＴに送信される転送信号（第２転送信号φ２（φ２−１））が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行（図１０の時刻ｅ）しても、後段の転送サイリスタＴ（転送サイリスタＴ２）はターンオンできない。すなわち、転送サイリスタＴのオン状態の転送（自己走査）が中断してしまう。
【００９９】
図９（ａ）に示したように、サイリスタはオフ状態では電流が流れない状態（高抵抗の状態）であるが、ターンオンすると電流が流れた状態（低抵抗の状態）になる。本実施の形態を用いない場合、転送サイリスタＴがオフ状態で電流が流れない状態（高抵抗の状態）では、発光装置駆動回路３３のバッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂは第１転送信号φ１−１、φ１−２、φ１−３、φ１−４または第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を「Ｌ」（−３．３Ｖ）に設定することができる。しかし、転送サイリスタＴがターンオンして電流が流れた状態（低抵抗の状態）となると、バッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂの内部抵抗やケーブル３５の抵抗により、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４または第２転送信号φ２−１、φ２−２、φ２−３、φ２−４の電位が「Ｌ」（−３．３Ｖ）から、高い値（「Ｈ」（０Ｖ）側）にシフトする。
このとき、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４または第２転送信号φ２−１、φ２−２、φ２−３、φ２−４が、転送サイリスタＴのオン状態を維持する維持電圧（約−１．５Ｖ）より高い値になると、前述したように転送サイリスタＴがターンオフする。これにより、転送サイリスタＴのオン状態の転送（自己走査）が中断することになる。
本実施の形態を用いない場合では、転送サイリスタＴの自己走査が中断することを抑制するため、発光装置駆動回路３３のバッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂに、内部抵抗の小さい大電流用の高価なバッファ回路を用いることが求められていた。そして、ケーブル３５の長さを短く設定することが求められていた。
【０１００】
これに対し、本実施の形態では、発光装置６５の発光チップ実装基板６２上に転送信号供給回路６６を設け、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を生成している。この構成では、転送信号供給回路６６のバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａの出力端子と発光チップＣとの間の距離（配線抵抗）が小さくなる。このため、転送サイリスタＴがオン状態に移行して、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａの内部抵抗によって、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４の電位が「Ｌ」（−３．３Ｖ）から高い値（「Ｈ」（０Ｖ）側）にシフトしたとしても、転送サイリスタＴのカソード端子の電位が維持電圧より高くなることが抑制される。
【０１０１】
本実施の形態では、制御基板３１上の発光装置駆動回路３３から発光チップ実装基板６２上の転送信号供給回路６６との間で、第１転送信号φ１および第２転送信号φ２が送信されている。このとき、第１転送信号φ１および第２転送信号φ２は、発光装置駆動回路３３に設けられたバッファ回路Ｂｕｆ１、Ｂｕｆ２と、転送信号供給回路６６上のバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａとの間で、「Ｈ」と「Ｌ」との関係が維持されるように（ロジックレベルで）送信できればよい。このロジックレベルでの信号の送受信は動作マージンが広いため、内部抵抗による信号の劣化の影響が少ない。そして、ケーブル３５の長さを長く設定しても、影響を受けにくい。
【０１０２】
また、発光装置６５の発光チップ実装基板６２上に転送信号供給回路６６を設けているので、第１転送信号φ１および第２転送信号φ２と発光チップＣとが一体として試験される。これにより、発光チップＣの転送サイリスタＴのオン状態の転送（自己走査）の中断を抑制した発光装置６５とすることができる。
【０１０３】
これに対し、本実施の形態を用いない場合（図１１参照）では、バッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂを発光装置駆動回路３３に搭載している。このため、発光装置６５は、バッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂと別に試験される。そして、画像形成装置１の組み立ての際に、発光装置６５とバッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂが搭載された発光装置駆動回路３３とが組み合わされることになる。
このとき、転送サイリスタＴがターンオンしたとき、バッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂの内部抵抗、ケーブル３５の抵抗などにより、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４が、「Ｌ」（−３．３Ｖ）を維持できず、高い値（「Ｈ」（０Ｖ）側）にシフトしてサイリスタの維持電圧より高くなってしまうと、オン状態の転送サイリスタＴがターンオフしてオン状態の転送が中断することになる。
すなわち、本実施の形態を用いない場合は、たとえ発光装置６５が試験により良品とされても、画像形成装置１の組み立ての際に、発光装置６５と発光装置駆動回路３３とが組み合わされて試験されたときに、正常に動作しないことがありうる。
【０１０４】
なお、点灯信号φＩは、発光装置駆動回路３３から発光装置６５の発光チップＣ毎に、バッファ回路Ｂｕｆ１、Ｂｕｆ２と同様なバッファ回路により供給される。しかし、発光チップＣ毎に、オン状態の転送サイリスタＴにより指定された発光サイリスタＬに電流を供給すればよい。よって、上記の転送サイリスタＴのオン状態の転送の中断のような問題を生じ難い。このため、点灯信号φＩを供給するバッファ回路を、発光装置６５の発光チップ実装基板６２上に搭載しなくともよい。
【０１０５】
以上説明したように、本実施の形態では、発光装置６５に転送信号供給回路６６を備えているので、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４と発光チップＣとを組み合わせた状態で試験される。よって、画像形成装置１の組み立てでは、制御基板３１の発光装置駆動回路３３と発光チップ実装基板６２上の転送信号供給回路６６との間で、第１転送信号φ１と第２転送信号φ２とが、「Ｈ」と「Ｌ」との関係が維持されるように（ロジックレベルで）送信できればよい。このロジックレベルでの送信は、動作マージンが広い。よって、本実施の形態では、たとえ発光装置駆動回路３３のバッファ回路Ｂｕｆ１とＢｕｆ２の内部抵抗および／またはケーブル３５の抵抗が大きくても、ロジックレベルでの送信に異常が生じることが抑制される。
上記のことから、本実施の形態では、発光装置駆動回路３３のバッファ回路Ｂｕｆ１とＢｕｆ２および転送信号供給回路６６のバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａに、低価格な内部抵抗が高いバッファ回路を使用しうる。
【０１０６】
さらに、本実施の形態では、光量補正データメモリ６７のメモリエリアを複数のエリアに分け、使用条件が異なる場合（使用条件１および使用条件２）の光量補正データを使用条件毎に異なるエリア（エリアＡおよびエリアＢ）に格納している。これにより、使用条件毎に異なる補正データを格納した光量補正データメモリ６７をそれぞれ備えた複数の発光装置６５を用意することが不要となっている。すなわち、発光装置６５は、使用条件１または使用条件２のいずれに使用する場合であっても同じ構成でよい。制御部３０において、使用条件にしたがって、光量補正データメモリ６７の先頭アドレスを変更して、補正データを読み出せばよい。
【０１０７】
さらにまた、本実施の形態では、発光装置駆動回路３３と発光装置６５との間で、転送信号として第１転送信号φ１と第２転送信号φ２の２本の信号を送信する（図５（ａ）参照）。一方、本実施の形態を用いない場合には、転送信号として第１転送信号φ１−１、φ１−２、φ１−３、φ１−４、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４の８本の信号を送信する（図１３（ａ）参照）。よって、本実施の形態では、本実施の形態を用いない場合に比べ、転送信号の本数が６本少なくなっている。そして、図５（ａ）、（ｂ）に示したように、ＰＩＮ数（４０個）を替えることなく、すべての点灯信号φＩに隣接して基準電位Ｖｓｕｂを設けている。これにより、すべての点灯信号φＩを送信する信号線の特性インピーダンスを低い同じ値に設定し、点灯信号φＩのレベルの変化（「Ｈ」から「Ｌ」または「Ｌ」から「Ｈ」）の際に発生するノイズを抑制している。
さらに、図５（ａ）に示す本実施の形態では、電位Ｖｇａの端子（ＰＩＮ）数が４本、基準電位Ｖｓｕｂの端子（ＰＩＮ）数が１１本と、図１２（ａ）に示す本実施の形態を用いない場合における電位Ｖｇａの端子（ＰＩＮ）数が３本、基準電位Ｖｓｕｂの端子（ＰＩＮ）数が６本より、大きく増えている。これにより、発光装置６５の電位がより安定している。
【０１０８】
以上説明したように、本実施の形態における発光装置６５は、使用条件に関わらず構成が同じでよく、信号の受信がより安定に行える。
【０１０９】
図１４は、本実施の形態において、転送信号供給回路６６のバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａの出力端子に設けた高域遮断フィルタの構成を示した図である。
バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａのそれぞれの出力端子から送信される信号（第１転送信号φ１−１、φ１−２、φ１−３、φ１−４、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４）の電位レベルがノイズによって変動をすることを抑制するために、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａのそれぞれの出力端子に高周波成分をカットする高域遮断フィルタ（ローパスフィルタ）を設けることが好ましい。なお、図１４では、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａをＢｕｆと、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４をφ１−ｘと、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４をφ２−ｘと表記する。
高域遮断フィルタとしては、図１４（ａ）に示すコンデンサ（Ｆ）を出力端子に設けた構成、図１４（ｂ）、（ｃ）に示すコンデンサ（Ｆ）と抵抗（Ｒ）とを組み合わせて出力端子に設けた構成、図１４（ｄ）、（ｅ）に示すコンデンサ（Ｆ）とインダクタンス（Ｌ）とを組み合わせて出力端子に設けた構成が用いうる。
図１４（ｄ）、（ｅ）に示すコンデンサ（Ｆ）とインダクタンス（Ｌ）を組み合わせた構成は、出力端子から出力される信号のレベル（振幅）が、抵抗（Ｒ）により電位降下することが抑制される。
【０１１０】
［第２の実施の形態］
第１の実施の形態では、発光チップ実装基板６２上に１個の転送信号供給回路６６を設けた（図３参照）。ＩＣの電源ピンまたはＧＮＤピンの電流制限も存在するために、バッファ回路に流れる電流が大きい場合には、ＩＣ中のバッファ回路数が少ないＩＣを選択する必要がある。第２の実施の形態では、４個の転送信号供給回路６６−１〜６６−４を設けている。以下では、異なる部分を説明し、第１の実施の形態と同様な部分の説明を省略する。
図１５は、第２の実施の形態における制御部３０、発光装置６５の構成およびこれらの接続関係を示した図である。
図１５では、４個の転送信号供給回路６６−１〜６６−４をそれらが転送信号を供給する発光チップ組の近傍に配置している。すなわち、転送信号供給回路６６−１はバッファ回路Ｂｕｆ１ａとＢｕｆ２ａ（不図示）とを備え、発光チップＣ１〜Ｃ５により構成される発光チップ組＃１の近傍に配置され、第１転送信号φ１−１と第２転送信号φ２−１とを送信する。転送信号供給回路６６−２はバッファ回路Ｂｕｆ３ａとＢｕｆ４ａ（不図示）とを備え、発光チップＣ６〜Ｃ１０により構成される発光チップ組＃２の近傍に配置され、第１転送信号φ１−２と第２転送信号φ２−２とを送信する。転送信号供給回路６６−３はバッファ回路Ｂｕｆ５ａとＢｕｆ６ａ（不図示）とを備え、発光チップＣ１１〜Ｃ１５により構成される発光チップ組＃３の近傍に配置され、第１転送信号φ１−３と第２転送信号φ２−３とを送信する。転送信号供給回路６６−４はバッファ回路Ｂｕｆ７ａとＢｕｆ８ａ（不図示）とを備え、発光チップＣ１６〜Ｃ２０により構成される発光チップ組＃４の近傍に配置され、第１転送信号φ１−４と第２転送信号φ２−４とを送信する。
【０１１１】
第２の実施の形態では、転送信号供給回路６６−１〜６６−４はそれぞれが送信する信号を受信する発光チップ組の近傍に配置されるため、第１転送信号ライン２０１−１、２０１−２、２０１−３、２０１−４、第２転送信号ライン２０２−１、２０２−２、２０２−３、２０２−４（図４参照）が短くなる。これにより、第１転送信号ライン２０１−１、２０１−２、２０１−３、２０１−４、第２転送信号ライン２０２−１、２０２−２、２０２−３、２０２−４の抵抗などによる信号の電位変動がより抑制される。
【０１１２】
第１の実施の形態および第２の実施の形態では、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａとして規格品の集積回路（ＩＣ）を使用しうるが、ＡＳＩＣ(特定用途向けＩＣ)としてもよい。ＡＳＩＣとすれば、出力端子の電流容量を大きくしたり、内部抵抗を小さくするように内部配線（特にＧＮＤ配線）を強化したりすることができる。
【０１１３】
第１の実施の形態および第２の実施の形態において、ハイレベルの電位である「Ｈ」（０Ｖ）、ローレベルの電位である「Ｌ」（−３．３Ｖ）の値は、それぞれ一例であって、発光装置６５の動作を考慮して、他の値に設定してもよい。
第１の実施の形態および第２の実施の形態では、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２との２相で駆動されるとしたが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。
【０１１４】
さらに、第１の実施の形態および第２の実施の形態において、発光チップＣには、自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、２個以上であってもよい。２個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ（ＳＬＥＤ）を発光チップＣと置き換えればよい。
【０１１５】
そして、第１の実施の形態および第２の実施の形態において、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）のアノード端子を基板８０にとって共通にしたアノードコモンとして説明した。カソード端子を基板８０にとって共通にしたカソードコモンにおいても、回路の極性を変更することによって用いうる。
【符号の説明】
【０１１６】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…制御部、３１…制御基板、３２…主制御回路、３３…発光装置駆動回路、３４…コネクタ、３５…ケーブル、４０…画像処理部、６２…発光チップ実装基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、６７…光量補正データメモリ、６８…コネクタ、７１…電位線、７２…第１転送信号線、７３…第２転送信号線、７５…点灯信号線、１０１…転送部、１０２…発光部、２００ａ、２００ｂ…電位ライン、２０１、２０１−１〜２０１−４…第１転送信号ライン、２０２、２０２−１〜２０２−４…第２転送信号ライン、φ１、φ１−１〜φ１−４…第１転送信号、φ２、φ２−１〜φ２−４…第２転送信号、φＩ、φＩ１〜φＩ２０…点灯信号、Ｂｕｆ１、Ｂｕｆ２、Ｂｕｆ１ａ〜Ｂｕｆ８ａ、Ｂｕｆ１ｂ〜Ｂｕｆ８ｂ…バッファ回路、Ｃ（Ｃ１〜Ｃ２０）…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｄｘ…結合ダイオード、Ｖｇａ…電位、Ｖｓｕｂ…基準電位
【技術分野】
【０００１】
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に複数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）を用いた発光装置が採用されている。
【０００３】
特許文献１には、光書込装置において、駆動回路基板を駆動対象であるＬＥＤが実装
されたヘッド部基板から独立して形成し、駆動回路基板とヘッド部基板とを可撓性のケーブルを介して電気的に接続した光書込装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−９４１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、発光素子を配列したＬＰＨ等を用いた発光装置においては、個々の発光素子の光量を補正することが行われる。しかし、使用条件等によって光量を補正するデータ（補正データ）等が異なっても、発光装置の構成が共通で安定に動作することが求められている。
本発明は、安定に動作し共通化が図れる発光装置等を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、前記複数の発光チップを実装する実装基板と、前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備える発光装置である。
請求項２に記載の発明は、前記複数の発光チップは、それぞれが少なくとも１個の発光チップを備える複数の発光チップ組に分けられ、前記転送信号を出力する前記緩衝増幅器が当該発光チップ組毎に設けられていることを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、前記発光装置を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備えることを特徴とする請求項１または２に記載の発光装置である。
請求項４に記載の発明は、前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子を点灯させるために、それぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置である。
請求項５に記載の発明は、前記ケーブルは、フレキシブルフラットケーブルであることを特徴とする請求項４に記載の発光装置である。
請求項６に記載の発明は、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、前記発光手段から照射される光を結像させる光学手段とを備えたことを特徴とするプリントヘッドである。
請求項７に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、前記発光手段の前記緩衝増幅器に転送信号を送信するとともに、前記複数の発光チップのそれぞれの発光チップに、当該発光チップのオン状態の転送素子によって指定された発光素子の点灯または非点灯を制御する点灯信号を送信する駆動手段と、前記発光手段から照射される光を結像させる光学手段と、前記発光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えたことを特徴とする画像形成装置である。
請求項８に記載の発明は、前記発光手段は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子に対して、当該発光手段を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備え、前記駆動手段は、前記記憶部材に格納された前記制御用データの組から、当該駆動手段において設定された補正値を読み出し、当該補正値の組に基づいて、前記点灯信号を送信することを特徴とする請求項７に記載の画像形成装置である。
請求項９に記載の発明は、前記発光手段と前記駆動手段とは、前記複数の発光チップのそれぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項７または８に記載の画像形成装置である。
【発明の効果】
【０００７】
請求項１の発明によれば、緩衝増幅器を備えない場合に比べ、発光装置がより安定に動作し共通化が図れる。
請求項２の発明によれば、本構成を用いない場合に比べ、発光装置がさらに安定に動作する。
請求項３の発明によれば、本構成を用いない場合に比べ、発光装置のより共用化が図れる。
請求項４の発明によれば、本構成を用いない場合に比べ、発光装置がさらに安定に動作する。さらにノイズ放射を低減できる。
請求項５の発明によれば、本構成を用いない場合に比べ、発光装置に安価なケーブルが使用できる。
請求項６の発明によれば、本構成を用いない場合に比べ、プリントヘッドがより安定に動作し共通化が図れる。
請求項７の発明によれば、本構成を用いない場合に比べ、画像形成装置がより安価に構成できる。
請求項８の発明によれば、本構成を用いない場合に比べ、発光手段をより共通にした画像形成装置が提供できる。
請求項９の発明によれば、本構成を用いない場合に比べ、より安定した画像形成ができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】プリントヘッドの構成を示した断面図である。
【図３】第１の実施の形態における制御部、発光装置の構成およびこれらの接続関係と、発光チップの構成を示した図である。
【図４】第１の実施の形態における発光装置の発光チップ実装基板上の配線（ライン）の構成を示した図である。
【図５】コネクタにおけるＰＩＮ配列の一例を示した図である。
【図６】コネクタにおけるＰＩＮ配列の他の一例を示した図である。
【図７】光量補正データメモリの構成の一例を示した図である。
【図８】自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を示した等価回路図である。
【図９】サイリスタをバッファ回路で駆動する時の動作を示した図である。
【図１０】発光装置および発光チップの動作を説明するためのタイミングチャートである。
【図１１】本実施の形態を用いない場合における制御部、発光装置の構成およびこれらの接続関係を示した図である。
【図１２】本実施の形態を用いない場合における発光装置の発光チップ実装基板上の配線（ライン）の構成を示した図である。
【図１３】本実施の形態を用いない場合におけるコネクタのＰＩＮ配列を示した図である。
【図１４】本実施の形態において、転送信号供給回路のバッファ回路の出力端子に設けた高域遮断フィルタの構成を示した図である。
【図１５】第２の実施の形態における制御部、発光装置の構成およびこれらの接続関係を示した図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１０】
画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。
【００１１】
この画像形成装置１において、画像形成プロセス部１０は、制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、制御部３０によって画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０によって処理された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１２】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。
【００１３】
（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。プリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子を備える光源部６３を備えた発光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、発光チップ実装基板６２上に前述した光源部６３等が搭載されて構成されている。発光装置６５の詳細な構成については、後述する。
【００１４】
ハウジング６１は、例えば金属で形成され、発光チップ実装基板６２およびロッドレンズアレイ６４を支持し、光源部６３の発光素子における発光点がロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。
【００１５】
（制御部３０および発光装置６５）
図３は、本実施の形態における制御部３０、発光装置６５の構成およびこれらの接続関係と、発光チップＣの構成を示した図である。図３（ａ）は制御部３０および発光装置６５の構成およびこれらの接続関係を示し、図３（ｂ）は発光チップＣの構成を示している。
【００１６】
まず、図３（ａ）に示す制御部３０および発光装置６５の構成およびこれらの接続関係を説明する。
制御部３０は、図３に示すように、制御基板３１上に主制御回路３２と発光装置６５を駆動する駆動手段の一例としての発光装置駆動回路３３とが搭載されて構成されている。主制御回路３２は、発光装置６５以外の帯電器１３、現像器１５、転写ロール２３、定着器２４などを制御する。すなわち、主制御回路３２は、画像形成装置１の制御において、発光装置駆動回路３３に含まれない制御を行う。
一方、発光装置駆動回路３３は、発光装置６５との間で、発光装置６５の光源部６３の発光素子の点灯または非点灯を制御（点灯制御）するための信号を送受信して、発光装置６５を制御する。
そして、発光装置駆動回路３３は、発光装置６５と接続するための例えば多芯のフレキシブルフラットケーブル（ＦＦＣ）で構成されたケーブル３５を接続するコネクタ（接続部材）３４を備えている。
なお、制御部３０は制御基板３１上に搭載されているとして説明したが、制御基板３１が複数の基板であってもよい。
【００１７】
発光装置６５は、図３に示すように、実装基板の一例としての発光チップ実装基板６２上に、光源部６３が主走査方向であるＸ方向に構成されている。そして、光源部６３は、それぞれ複数の発光素子を備える２０個の発光チップＣ１〜Ｃ２０を、二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣ１〜Ｃ２０は、発光チップＣ１から番号順に発光チップＣ２０までを含む。
発光チップＣ１〜Ｃ２０の構成は同一であってよい。よって、発光チップＣ１〜Ｃ２０をそれぞれ区別しないときは、発光チップＣと呼ぶ。発光チップＣ１〜Ｃ２０の配列についての詳細は後述する。
なお、本実施の形態では、発光チップＣの数として、合計２０個を用いたが、これに限定されない。
そして、発光装置６５は、それぞれの発光チップＣの発光素子を順に点灯させるために指定する信号（転送信号）を供給する転送信号供給回路６６を備えている。さらに、発光チップＣの発光素子の光量を補正するためのデータ（補正データ）を含む制御用データを格納した、例えば電気的書き換え可能ＲＯＭ（ＥＥＰＲＯＭ）などの不揮発性メモリで構成された記憶部材の一例としての光量補正データメモリ６７を備えている。そして、発光装置６５と制御部３０の発光装置駆動回路３３との間で信号の送受信を行うための接続部材の一例としてのコネクタ６８を備えている。
【００１８】
発光装置６５は、図２に示したように、感光体ドラム１２の軸方向（Ｘ方向）に沿って設けられている。このため、発光チップ実装基板６２は、Ｘ方向に長尺で、Ｙ方向に幅の狭い部材である。このため、転送信号供給回路６６、光量補正データメモリ６７、コネクタ６８は、長尺な発光チップ実装基板６２の両端部に分けて設けられている。
なお、図３では、転送信号供給回路６６、光量補正データメモリ６７、コネクタ６８を発光チップ実装基板６２の発光チップＣが設けられた側（表側）に並べて示しているが、これらのすべてまたはいずれかを発光チップ実装基板６２の発光チップＣが設けられた側と反対側（裏側）に設けてもよい。
【００１９】
次に、図３（ｂ）に示す発光チップＣの構成を説明する。
発光チップＣは、長方形の基板８０の表面において、一長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光部１０２を備えている。さらに、発光チップＣは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）を備えている。なお、これらの端子は、基板８０の一端部からφ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極が設けられている。
なお、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは、発光サイリスタＬと表記する。
【００２０】
なお、「列状」とは、図３（ｂ）に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光領域を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。
【００２１】
図４は、第１の実施の形態における発光装置６５の発光チップ実装基板６２上の配線（ライン）の構成を示した図である。なお、図４では、発光装置駆動回路３３の一部、コネクタ３４およびケーブル３５を合わせて表記している。
前述したように、発光装置６５の発光チップ実装基板６２には、発光チップＣ１〜Ｃ２０、転送信号供給回路６６、光量補正データメモリ６７、コネクタ６８が搭載され、これらを接続する配線（ライン）が設けられている。
【００２２】
まず、コネクタ６８について説明する。ここでは、図３と異なるが、説明の便宜上、コネクタ６８を発光チップ実装基板６２の上部に表記している。図４に示すコネクタ６８には、図３（ａ）に示した発光装置駆動回路３３との間で送受信される信号を信号名で表記している。
そして、コネクタ６８は、発光装置駆動回路３３に設けられた同じ構成のコネクタ３４と、ケーブル３５で接続されている。
なお、コネクタ６８（コネクタ３４も同様）の端子（ＰＩＮ）の配列については後述する。
【００２３】
発光装置駆動回路３３から発光装置６５に送信される信号として、転送信号供給回路６６に送信される第１転送信号φ１、第２転送信号φ２、発光チップＣ１〜Ｃ２０にそれぞれ個別に送信される点灯信号φＩ１〜φＩ２０がある。なお、第１転送信号φ１、第２転送信号φ２をそれぞれ区別しないときは転送信号と、点灯信号φＩ１〜φＩ２０をそれぞれ区別しないときは点灯信号φＩと表記する。
さらに、発光装置駆動回路３３と発光装置６５とで送受信される信号として、発光装置６５の光量補正データメモリ６７と発光装置駆動回路３３とで補正データを送受信する一連の信号（ＳＣＫ信号、ＳＤＡ信号、ＷＣ信号）がある。これらの信号については後述する。
上記の信号以外に、発光装置駆動回路３３から発光装置６５に電位Ｖｇａと基準電位Ｖｓｕｂが供給される。なお、電位Ｖｇａおよび基準電位Ｖｓｕｂも信号として扱う。
なお、図４の発光装置駆動回路３３およびケーブル３５では、第１転送信号φ１および第２転送信号φ２に関連する部分を取り出して記載している。
【００２４】
次に、発光チップＣ１〜Ｃ２０の配列について説明する。
奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…は、それぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…も、同様にそれぞれの基板８０の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とは、発光チップＣに設けられた発光部１０２側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥状に配列されている。そして、発光チップＣ間においても発光素子が主走査方向に予め定められた間隔で並ぶように、それぞれの発光チップＣの位置が設定されている。なお、図４の発光チップＣ１、Ｃ２、Ｃ３、…に、図３（ｂ）に示した発光部１０２の発光素子の並び（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を矢印で示している。
これらの２０個の発光チップＣ１〜Ｃ２０は、それぞれ５個の発光チップで構成される組（発光チップ組＃１〜＃４）に分けられている。すなわち、発光チップＣ１〜Ｃ５が発光チップ組＃１を構成し、発光チップＣ６〜Ｃ１０が発光チップ組＃２を構成する。他の発光チップ組＃３、＃４についても同様である。図４では、発光チップ組＃１（発光チップＣ１〜Ｃ５）および発光チップ組＃２の一部（発光チップＣ６〜Ｃ９）を示している。
【００２５】
転送信号供給回路６６の構成について説明する。
転送信号供給回路６６は８個の緩衝増幅器の一例としてのバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａを備えている。バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａは、例えばＣＭＯＳで構成された１つのＩＣとして構成されている。
また、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａは、それぞれがイネーブル端子（ＯＥ）を備えたものであってもよい。本実施の形態では、イネーブル端子（ＯＥ）には常にイネーブル信号が供給されているとする。
【００２６】
次に、コネクタ６８で送受信される信号と、コネクタ６８、発光チップＣ１〜Ｃ２０、転送信号供給回路６６をそれぞれ接続する配線（ライン）とについて説明する。
発光チップ実装基板６２には、コネクタ６８のＶｓｕｂ端子（ＰＩＮ）から発光チップＣの基板８０裏面に設けられた裏面電極（Ｖｓｕｂ端子）に接続され、電位の基準となる基準電位Ｖｓｕｂを供給する電位ライン２００ａが設けられている。そして、発光チップ実装基板６２には、コネクタ６８のＶｇａ端子（ＰＩＮ）からそれぞれの発光チップＣに設けられたＶｇａ端子に接続され、発光チップＣを駆動するための電位Ｖｇａを供給する電位ライン２００ｂが設けられている。
【００２７】
発光チップ実装基板６２には、コネクタ６８のφ１端子（ＰＩＮ）から転送信号供給回路６６の奇数番号のバッファ回路Ｂｕｆ１ａ、Ｂｕｆ３ａ、Ｂｕｆ５ａ、Ｂｕｆ７ａのそれぞれの入力端子に共通に接続された第１転送信号ライン２０１が設けられている。第１転送信号ライン２０１は、転送信号供給回路６６に第１転送信号φ１を送信する。
また、発光チップ実装基板６２には、コネクタ６８のφ２端子（ＰＩＮ）から転送信号供給回路６６の偶数番号のバッファ回路Ｂｕｆ２ａ、Ｂｕｆ４ａ、Ｂｕｆ６ａ、Ｂｕｆ８ａのそれぞれの入力端子に共通に接続された第２転送信号ライン２０２が設けられている。第２転送信号ライン２０２は、転送信号供給回路６６に第２転送信号φ２を送信する。
【００２８】
さらに、発光チップ実装基板６２には、バッファ回路Ｂｕｆ１ａの出力端子から、発光チップ組＃１に属する発光チップＣ１〜Ｃ５のそれぞれのφ１端子に接続された第１転送信号ライン２０１−１が設けられている。そして、第１転送信号ライン２０１−１は、バッファ回路Ｂｕｆ１ａが出力する第１転送信号φ１−１を、発光チップ組＃１に属する発光チップＣ１〜Ｃ５のそれぞれのφ１端子に送信する。また、バッファ回路Ｂｕｆ２ａの出力端子から、発光チップ組＃１に属する発光チップＣ１〜Ｃ５のそれぞれのφ２端子に接続された第２転送信号ライン２０２−１が設けられている。そして、第２転送信号ライン２０２−１は、バッファ回路Ｂｕｆ２ａが出力する第２転送信号φ２−１を、発光チップ組＃１に属する発光チップＣ１〜Ｃ５のそれぞれのφ２端子に送信する。
同様に、バッファ回路Ｂｕｆ３ａの出力端子から、発光チップ組＃２に属する発光チップＣ６〜Ｃ１０のそれぞれのφ１端子に接続された第１転送信号ライン２０１−２が設けられている。そして、第１転送信号ライン２０１−２は、バッファ回路Ｂｕｆ３ａが出力する第１転送信号φ１−２を、発光チップ組＃２に属する発光チップＣ６〜Ｃ１０のそれぞれのφ１端子に送信する。また、バッファ回路Ｂｕｆ４ａの出力端子から、発光チップ組＃２に属する発光チップＣ６〜Ｃ１０のそれぞれのφ２端子に接続された第２転送信号ライン２０２−２が設けられている。そして、第２転送信号ライン２０２−２は、バッファ回路Ｂｕｆ４ａが出力する第２転送信号φ２−２を、発光チップ組＃２に属する発光チップＣ６〜Ｃ１０のそれぞれのφ２端子に送信する。
バッファ回路Ｂｕｆ５ａ、Ｂｕｆ６ａと発光チップ組＃３との関係およびバッファ回路Ｂｕｆ７ａ、Ｂｕｆ８ａと発光チップ組＃４との関係も同様である。
【００２９】
そしてまた、発光チップ実装基板６２には、コネクタ６８から、発光チップＣ１〜Ｃ２０のそれぞれのφＩ端子に、点灯信号φＩ１〜φＩ２０をそれぞれ送信する点灯信号ライン２０４−１〜２０４−２０が設けられている。
【００３０】
以上説明したように、本実施の形態では、発光チップ組＃１〜＃４のそれぞれの組に属する発光チップＣには、それぞれ奇数番号のバッファ回路Ｂｕｆ１ａ、Ｂｕｆ３ａ、Ｂｕｆ５ａ、Ｂｕｆ７ａを介して、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４が送信される。そして、発光チップ組＃１〜＃４のそれぞれの組に属する発光チップＣには、それぞれ偶数番号のバッファ回路Ｂｕｆ２ａ、Ｂｕｆ４ａ、Ｂｕｆ６ａ、Ｂｕｆ８ａを介して、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４が送信される。
そして、奇数番号のバッファ回路Ｂｕｆ１ａ、Ｂｕｆ３ａ、Ｂｕｆ５ａ、Ｂｕｆ７ａの入力端子には、発光装置駆動回路３３に設けられたバッファ回路Ｂｕｆ１から第１転送信号φ１が送信され、偶数番号のバッファ回路Ｂｕｆ２ａ、Ｂｕｆ４ａ、Ｂｕｆ６ａ、Ｂｕｆ８ａの入力端子には、発光装置駆動回路３３に設けられたバッファ回路Ｂｕｆ２から第２転送信号φ２が送信される。
なお、第１転送信号φ１、φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２、φ２−１、φ２−２、φ２−３、φ２−４をそれぞれ区別しないときは、転送信号と表記する。
【００３１】
バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａは、入力信号と同じ波形の出力信号を送信する。すなわち、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａは、ロジックレベル（後述する「Ｈ」と「Ｌ」）の電位で動作する回路であって、入力信号の波形を整形して出力する。たとえ、入力端子の電位が変動しても、ロジックレベルの電位に調整できる。また、それぞれが出力端子から電流を個別に供給できる。
よって、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４の波形は、第１転送信号φ１と同じである。同様に、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４の波形は、第２転送信号φ２と同じである。
すなわち、すべての発光チップＣに、第１転送信号φ１と同じ波形の信号と、第２転送信号φ２と同じ波形の信号とが共通に送信される。
このことから、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａを設けずに、第１転送信号φ１および第２転送信号φ２をそれぞれ共通の配線（バス）により供給してもよいと考えられる。しかし、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａを設けるのは、バッファ回路の供給できる電流に制限があるためである。例えば、ＣＭＯＳで構成されたバッファ回路の供給できる電流は３０ｍＡに制限されている。そこで、本実施の形態では、２０個の発光チップＣを４つの組に分け、それぞれの組にそれぞれ２個のバッファ回路（例えば発光チップ組＃１にはバッファ回路Ｂｕｆ１ａとＢｕｆ２ａ）を設けている。
【００３２】
よって、発光チップ実装基板６２上のすべての発光チップＣ１〜Ｃ２０に、基準電位Ｖｓｕｂ、電位Ｖｇａが共通に供給される。第１転送信号φ１と同じ波形の信号（第１転送信号φ１−１、φ１−２、φ１−３、φ１−４）と第２転送信号φ２と同じ波形の信号（第２転送信号φ２−１、φ２−２、φ２−３、φ２−４）とが、発光チップＣ１〜Ｃ２０に共通（並列）に送信される。一方、点灯信号φＩ１〜φＩ２０は、発光チップＣ１〜Ｃ２０にそれぞれ個別に送信される。
【００３３】
（コネクタ３４、ケーブル３５、コネクタ６８）
次に、発光装置駆動回路３３に設けられたコネクタ３４、発光チップ実装基板６２に設けられたコネクタ６８における端子（ＰＩＮ）の配列（ＰＩＮ配列）について説明する。なお、これらのコネクタ３４、６８間を接続するケーブル３５の配線の配列は同じである。以下では、コネクタ６８のＰＩＮ配列として説明する。
図５は、コネクタ６８におけるＰＩＮ配列の一例を示した図である。図５（ａ）はコネクタ６８のＰＩＮ配列を、図５（ｂ）は点灯信号φＩ部分のＰＩＮ配列を拡大して示した図である。なお、図５（ｂ）では、コネクタ６８に加え、発光装置駆動回路３３、コネクタ３４、ケーブル３５、発光チップ実装基板６２も示している。
ケーブル３５は、前述したようにＦＦＣである。ＦＦＣでは、複数の配線が予め定められたピッチで並行して配列されている。このため、コネクタ６８およびコネクタ３４のＰＩＮ配列も一列になっている。
なお、ノイズ低減を行うために、ＦＦＣにシールド層を設けることも考えられるが、本実施の形態の構成の方が安価にできる。
【００３４】
図５（ａ）に示すように、コネクタ６８は一例として４０個の端子（ＰＩＮ）を備えている。そして、４０個の端子（ＰＩＮ）は、４つのグループに分けられている。すなわち、ＰＩＮ番号＃１〜＃３の光量を補正する補正値の一例としての光量補正データが送受信されるグループＩａ、ＰＩＮ番号＃４、＃５の第１転送信号φ１が送信されるグループＩＩａ、ＰＩＮ番号＃６〜＃３６の点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩａ、ＰＩＮ番号＃３７〜＃４０の第２転送信号φ２が送信されるグループＩＶａである。そして、電位Ｖｇａおよび基準電位Ｖｓｕｂが供給される端子（ＰＩＮ）が含まれている。
なお、図５（ａ）に示すグループＩＩＩａにおいては、点灯信号φＩ１〜φＩ２０は、昇順に並んでいるが、発光チップ実装基板６２に点灯信号ライン２０４−１〜２０４−２０が設けられやすいように、点灯信号φＩ１〜φＩ２０の順番を変更してもかまわない。
【００３５】
図５（ｂ）は、ＰＩＮ番号＃２７〜＃３３の部分であって、点灯信号φＩ１５〜φＩ１８を送信する部分の発光装置駆動回路３３、コネクタ３４、ケーブル３５、コネクタ６８、発光チップ実装基板６２を示している。
図５（ｂ）に示すように、点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩａにおいては、２個の点灯信号φＩ（例えば点灯信号φＩ１５、φＩ１６と点灯信号φＩ１７、φＩ１８）が、基準電位Ｖｓｕｂで挟まれて送信されている。
【００３６】
後述するように、本実施の形態では、点灯信号φＩは負の電位であって、図５（ｂ）に矢印で示すように、基準電位Ｖｓｕｂから点灯信号φＩに向かって電流が流れる。すなわち、発光装置駆動回路３３が電流を引き込むことで、発光サイリスタＬが点灯する。
よって、発光サイリスタＬを流れる電流は、発光装置駆動回路３３の基準電位Ｖｓｕｂを供給する部分からコネクタ３４、ケーブル３５、コネクタ６８を順に介して、発光チップＣの発光サイリスタＬに供給され、発光サイリスタＬから、コネクタ６８、ケーブル３５、コネクタ３４を順に介して、発光装置駆動回路３３の点灯信号φＩを供給する部分へと流れる。
【００３７】
本実施の形態では、コネクタ３４、ケーブル３５、コネクタ６８において、点灯信号φＩに隣接して基準電位Ｖｓｕｂが設けられているので、電流ループＣＬが小さく、点灯信号φＩを送信する配線のインダクタンスが低減するため、ノイズ発生を低減できる。また、すべての点灯信号φＩについて、基準電位Ｖｓｕｂとの配置が同じであるので、各点灯信号φＩの特性インピーダンスがほぼ等しい。よって、すべての点灯信号φＩについて、発生するノイズの大きさに差が生じることが抑制されている。
【００３８】
また、本実施の形態では、グループＩＩａにおいて第１転送信号φ１が、グループＩＶａにおいて第２転送信号φ２が送信される。第１転送信号φ１および第２転送信号φ２はそれぞれ１個が送信される。
なお、光量補正データが送信されるグループＩａでは、例としてＳＣＬ(シリアル・クロック）と双方向のＳＤＡ(シリアル・データ)の２本の信号線(ＧＮＤは含まず)とで通信する同期式のシリアル通信であるＩ２Ｃバスを示している。なお、ＷＣ（ライト・コントロール）は、ＥＥＰＲＯＭなどの光量補正データメモリ６７への光量補正データの書込を制御するための信号である。
また、ＳＣＫ(シリアル・クロック)と単方向のＳＤＩ、ＳＤＯ、ＣＳとの４本の信号線(ＧＮＤは含まず)で通信する同期式のシリアル通信であるＳＰＩバスなどを使用してもよい。
【００３９】
図６は、コネクタ６８におけるＰＩＮ配列の他の一例を示した図である。図６（ａ）はコネクタ６８のＰＩＮ配列を、図６（ｂ）は点灯信号φＩ部分のＰＩＮ配列を拡大して示した図である。なお、図６（ｂ）では、発光装置駆動回路３３、コネクタ３４、ケーブル３５、発光チップ実装基板６２も示している。図６のＰＩＮ配列は、図５のＰＩＮ配列と、ＰＩＮ番号＃６〜＃４６の点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩａの部分が異なっている。以下では、図５と異なる部分を説明し、同様な部分の説明を省略する。
図６（ａ）に示すように、コネクタ６８は一例として５０個の端子（ＰＩＮ）を備えている。
【００４０】
図６（ｂ）は、ＰＩＮ番号＃２６〜＃３２の部分であって、点灯信号φＩ１１〜φＩ１３を送信する部分の発光装置駆動回路３３、コネクタ３４、ケーブル３５、コネクタ６８、発光チップ実装基板６２を示している。図６（ｂ）に示すように、点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩａにおいては、１個の点灯信号φＩ（例えば、図６（ｂ）では点灯信号φＩ１１〜φＩ１３）が、基準電位Ｖｓｕｂで挟まれて送信されている。
この図６に示したＰＩＮ配列においても、図５に示した場合と同様に、電流ループＣＬが小さく、点灯信号φＩを送信する配線のインダクタンスが低減するため、ノイズ発生を低減できる。また、すべての点灯信号φＩについて、基準電位Ｖｓｕｂとの配置が同じであるので、各点灯信号φＩの特性インピーダンスがほぼ等しい。よって、すべての点灯信号φＩについて、発生するノイズの大きさに差が生じることが抑制されている。
なお、図６（ａ）に示すグループＩＩＩａにおいては、点灯信号φＩ１〜φＩ２０は、昇順に並んでいるが、発光チップ実装基板６２に点灯信号ライン２０４−１〜２０４−２０が設けられやすいように、点灯信号φＩ１〜φＩ２０の順番を変更してもかまわない。
【００４１】
（光量補正データメモリ６７）
次に、光量補正データメモリ６７について説明する。
図７は、光量補正データメモリ６７の構成の一例を示した図である。
光量補正データメモリ６７は、前述したようにＥＥＰＲＯＭなどの不揮発性メモリで構成されている。本実施の形態では、図７に示すように、光量補正データメモリ６７の記憶領域（メモリエリア）は、アドレスが異なる少なくとも２つのエリア（エリアＡとエリアＢ）に分けられている。そして、エリアＡ（アドレス００００Ｈ〜アドレスＸ）およびエリアＢ（アドレスＸ〜アドレスＹ）には、それぞれが予め定められた発光装置６５の使用条件１と使用条件２とにしたがって設定された光量補正データが格納されている。すなわち、発光装置６５を使用条件１で使用する場合には、先頭アドレスを００００Ｈに設定して、エリアＡに書き込まれた光量補正データを読み出す。一方、発光装置６５を使用条件２で使用する場合には、先頭アドレスをアドレスＸに設定して、エリアＢに書き込まれた光量補正データを読み出す。
例えば、使用条件１をモノクロ印字の場合とし、使用条件２をカラー印字の場合とする。モノクロ印字の場合には、光量差による画質の劣化が目立たないため、エリアＡに格納される光量補正データのビット数を少なくして、光量補正の処理時間を短くできる。一方、カラー印字の場合には、光量差による画質の劣化が現れやすいため、エリアＢに格納される補正データのビット数を大きくして、光量補正の精度を高めることができる。
なお、本実施の形態では、光量補正データメモリ６７のメモリエリアを２つのエリア（エリアＡとエリアＢ）に分けたが、３以上のエリアに分けてもよい。発光装置６５の使用条件に合わせて必要十分なサイズ（容量）以上であれば、各エリアの容量は必ずしも均等でなくとも構わない。
【００４２】
後述するように、本実施の形態においては、光量補正は、発光サイリスタＬを点灯させる期間（点灯期間）を制御することで行っている。なお、光量補正は、点灯期間を制御する方法に代えて、発光サイリスタＬに流す電流を制御することで行ってもよい。
また、光量補正データは、隣接する複数の発光サイリスタＬ（例えば発光サイリスタＬ１と発光サイリスタＬ２の２個の発光サイリスタ）で共通の値を用いてもよい。隣接する発光サイリスタＬ間では、発光強度の差が小さいことから、例えば光量補正データをそれぞれの光量補正データの平均値として共通に用いうる。このようにすることで、光量補正データメモリ６７において、光量補正データが占めるメモリエリアの容量が小さくなり、光量補正の処理時間も短くなる。
例えば２５６個の発光サイリスタＬの発光チップＣを２０個用いる場合、光量補正データを８ビット（２５６レベル）とすると、隣接する２個の発光サイリスタＬで光量補正データを共用した場合、光量補正データの容量は２５６０（Ａ００Ｈ）バイトとなる。エリアＡに、少なくとも２５６０（Ａ００Ｈ）バイト以上の容量が必要となる。
一方、発光サイリスタＬ毎に光量補正データを準備する場合には、光量補正データの容量は５１２０（１４００Ｈ）バイトとなる。この場合は、エリアＡに、少なくとも５１２０（１４００Ｈ）バイト以上の容量が必要となる。エリアＢの開始アドレスを１４００Ｈまたはこれ以上の値に設定することとなる。
上記においては、光量補正データメモリ６７は、光量補正データを記憶するとしたが、光量補正データは一例であって、発光装置６５を駆動する複数の駆動手段に対応して設定された、光量補正データ（補正値）を含んだ制御用データを記憶するものであっても構わない。
【００４３】
（発光チップＣ）
図８は、自己走査型発光素子アレイ（ＳＬＥＤ：Ｓｅｌｆ−ｓｃａｎｎｉｎｇ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）が搭載された発光チップＣの回路構成を示した等価回路図である。以下において説明する各素子は、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）が設けられた位置を除き、発光チップＣ上のレイアウトに基づいて配置されている。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）の位置は、図３（ｂ）と異なるが、説明の便宜上、図中左端としている。そして、基板８０の裏面に設けられた裏面電極（Ｖｓｕｂ端子）を、基板８０の外に引き出して示している。
ここでは、コネクタ６８との関係において発光チップＣを説明するため、発光チップＣ１を例にする。そこで、図８において、発光チップＣを発光チップＣ１（Ｃ）と表記する。なお、他の発光チップＣ２〜Ｃ２０の構成は、発光チップＣ１と同じである。
そして、図８では、転送信号供給回路６６およびコネクタ６８は、発光チップＣ１に関連する部分を取り出して示している。
【００４４】
発光チップＣ１（Ｃ）は、前述したように基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…から構成される発光素子列の一例としての発光サイリスタ列（発光部１０２（図３（ｂ）参照））を備えている。
そして、発光チップＣ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送素子列の一例としての転送サイリスタ列を備えている。
【００４５】
また、発光チップＣ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにして、それぞれのペアの間に結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。
さらに、発光チップＣ１（Ｃ）は、抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…を備えている。
【００４６】
また、発光チップＣ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。そして、後述する第１転送信号φ１が送信される第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗Ｒ１、Ｒ２を備えている。
【００４７】
発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図８中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…も、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列は、図８において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
【００４８】
ここでは、転送サイリスタＴ１、Ｔ２、Ｔ３、…、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…をそれぞれ区別しないときは、転送サイリスタＴ、結合ダイオードＤｘ、抵抗Ｒｇｘと表記する。
【００４９】
発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば２５６個とすると、転送サイリスタＴの数も２５６個である。同様に、抵抗Ｒｇｘの数も２５６個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない２５５個である。
なお、転送サイリスタＴの数は、発光サイリスタＬの数より多くてもよい。
【００５０】
では次に、発光チップＣ１（Ｃ）における各素子の電気的な接続について説明する。
発光サイリスタＬ、転送サイリスタＴは、それぞれがゲート端子、アノード端子、カソード端子の３端子を有する半導体素子である。
転送サイリスタＴ、発光サイリスタＬのそれぞれのアノード端子は、発光チップＣ１（Ｃ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（Ｖｓｕｂ端子）を介して電位ライン２００ａに接続されている。この電位ライン２００ａは、発光装置駆動回路３３からコネクタ６８を介して基準電位Ｖｓｕｂが供給される。
【００５１】
転送サイリスタＴの配列に沿って、奇数番号（奇数番目）の転送サイリスタＴ１、Ｔ３、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１−１が接続され、転送信号供給回路６６のバッファ回路Ｂｕｆ１ａの出力端子に接続されている。そして、バッファ回路Ｂｕｆ１ａの入力端子は、第１転送信号ライン２０１を介して、コネクタ６８に接続されている。そして、第１転送信号ライン２０１は、発光装置駆動回路３３から第１転送信号φ１が送信され、第１転送信号ライン２０１−１は、第１転送信号φ１−１が送信される。すなわち、φ１端子には、第１転送信号φ１−１が送信される。
一方、転送サイリスタＴの配列に沿って、偶数番号（偶数番目）の転送サイリスタＴ２、Ｔ４、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２−１が接続され、転送信号供給回路６６のバッファ回路Ｂｕｆ２ａの出力端子に接続されている。そして、バッファ回路Ｂｕｆ２ａの入力端子は、第２転送信号ライン２０２を介して、コネクタ６８に接続されている。そして、第２転送信号ライン２０２は、発光装置駆動回路３３から第２転送信号φ２が送信され、第２転送信号ライン２０２−１は、第２転送信号φ２−１が送信される。すなわち、φ２端子には、第２転送信号φ２−１が送信される。
【００５２】
発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、点灯信号線７５に接続されている。点灯信号線７５は、φＩ端子に接続されている。発光チップＣ１では、φＩ端子は、電流制限抵抗ＲＩを介して点灯信号ライン２０４−１に接続され、コネクタ６８を介して発光装置駆動回路３３から点灯信号φＩ１が送信される。点灯信号φＩ１は、発光チップＣ１の発光サイリスタＬ１、Ｌ２、Ｌ３、…に点灯のための電流を供給する。なお、他の発光チップＣ２〜Ｃ２０のφＩ端子は、それぞれ電流制限抵抗ＲＩを介して点灯信号ライン２０４−２〜２０４−２０に接続され、点灯信号φＩ２〜φＩ２０が送信される。
【００５３】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で接続されている。よって、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…とゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲート端子Ｇｔ１（ゲート端子Ｇｌ１）と表記して、電位が同じであることを示す。
【００５４】
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…をそれぞれ区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｌと表記する。そして、ゲート端子Ｇｔ（ゲート端子Ｇｌ）と表記して、電位が同じであることを示す。
【００５５】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。
【００５６】
転送サイリスタＴのゲート端子Ｇｔ（ゲート端子Ｇｌ）は、転送サイリスタＴのそれぞれに対応して設けられた抵抗Ｒｇｘを介して、電位線７１に接続されている。電位線７１はＶｇａ端子に接続され、電位ライン２００ｂに接続されている。この電位ライン２００ｂは、発光装置駆動回路３３からコネクタ６８を介して電位Ｖｇａが供給される。
【００５７】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。
【００５８】
図８において、発光チップＣ１（Ｃ）の転送サイリスタＴ、結合ダイオードＤｘ、抵抗Ｒｇｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１、Ｒ２を備える部分を転送部１０１と表記する。前述したように、発光サイリスタＬを備える部分が発光部１０２である。
【００５９】
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
前述したように、発光装置６５は発光チップＣ１〜Ｃ２０を備えている（図３、４参照）。
図４に示したように、基準電位Ｖｓｕｂ、電位Ｖｇａは、発光チップ実装基板６２上のすべての発光チップＣ１〜Ｃ２０に共通に供給される。前述したように、発光チップ組＃１〜＃４のそれぞれに送信される第１転送信号φ１−１、φ１−２、φ１−３、φ１−４の波形は、第１転送信号φ１と同じである。同様に、発光チップ組＃１〜＃４のそれぞれに送信される第２転送信号φ２−１、φ２−２、φ２−３、φ２−４の波形は、第２転送信号φ２と同じである。すなわち、第１転送信号φ１と同じ波形の信号（第１転送信号φ１−１、φ１−２、φ１−３、φ１−４）と第２転送信号φ２と同じ波形の信号（第２転送信号φ２−１、φ２−２、φ２−３、φ２−４）が、発光チップＣ１〜Ｃ２０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ２０は、発光チップＣ１〜Ｃ２０のそれぞれに個別に送信される。点灯信号φＩ１〜φＩ２０は、画像データに基づいて、各発光チップＣ１〜Ｃ２０の発光サイリスタＬを点灯または非点灯に設定する信号である。よって、点灯信号φＩ１〜φＩ２０は、画像データによって相互に波形が異なることになる。
以上説明したように、発光チップＣ１〜Ｃ２０は並列に駆動されるので、発光チップＣ１の動作を説明すれば足りる。
【００６０】
＜サイリスタ＞
発光チップＣ１の動作を説明する前に、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の半導体層、ｎ型の半導体層が繰り返して積層されて構成されるｐｎｐｎ構造の半導体素子である。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の３端子を有している。そして、サイリスタにおけるｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として約１．５Ｖとする。
以下では、一例として発光チップＣの裏面電極８５（Ｖｓｕｂ端子）に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下では「Ｈ」と表記する。）として０Ｖ、Ｖｇａ端子に供給される電位Ｖｇａをローレベルの電位（以下では「Ｌ」と表記する。）として−３．３Ｖとする。
サイリスタのアノード端子は裏面電極８５に供給される基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になっている。
本実施の形態では、発光装置６５は負の電位で駆動される。なお、転送信号供給回路６６、発光装置駆動回路３３などにおいては、電位Ｖｇａ（−３．３Ｖ）をＧＮＤ（０Ｖ）に、基準電位Ｖｓｕｂ（０Ｖ）をＶｃｃ（３．３Ｖ）にシフトさせて、正の電位で駆動するとしてもよい。
【００６１】
図９はサイリスタをバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａで駆動する時の動作を示した図である。図９（ａ）はサイリスタのカソード端子（アノード端子−カソード端子間）の電流Ｉ−電圧Ｖ特性を、図９（ｂ）はサイリスタの時間ｔに対するカソード端子（アノード端子−カソード端子間）の電圧Ｖの変化を示している。なお、アノード端子は基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））であるので、以下ではカソード端子の電位を表記する。
カソード端子の電位が基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））で、アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタ（図９（ｂ）の時刻ｔ１）は、しきい電圧より低い電位（絶対値が大きい負の値）がカソード端子に印加されるとオン状態に移行（ターンオン）する（図９（ｂ）の時刻ｔ２）。
ここで、サイリスタのしきい電圧とは、カソード端子に印加される電圧であって、サイリスタがオフ状態からオン状態に移行することができる絶対値が最も小さい電圧である。サイリスタのしきい電圧は、ゲート端子の電位からｐｎ接合の順方向電位Ｖｄ（約１．５Ｖ）を引いた値である。よって、サイリスタは、ゲート端子の電位が約０Ｖのとき、しきい電圧は約−１．５Ｖとなる。すなわち、約−１．５Ｖより低い電位（負側に絶対値が大きい電位）がカソード端子に印加されると、サイリスタはターンオンする。また、ゲート端子の電位が約−１．５Ｖのとき、しきい電圧は約−３Ｖになる。
サイリスタがターンオンすると、アノード端子−カソード端子間に電流Ｉが流れた状態（オン状態）になる。そして、サイリスタがオン状態になると、ゲート端子の電位はアノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））に設定しているので、ゲート端子の電位は約０Ｖになるとする。また、オン状態のサイリスタのカソード端子は、駆動する回路の出力インピーダンスとオン電流により、ターンオン時よりも電位が上昇する（図９（ｂ）の時刻ｔ３）。
サイリスタは、アノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（約１．５Ｖ）を引いた値である約−１．５Ｖ（維持電圧）より低い電位（絶対値が大きい負の値）がカソード端子に継続的に印加され、サイリスタのオン状態を維持しうる電流（維持電流）が供給されると、オン状態が維持される（図９（ｂ）の時刻ｔ３から時刻ｔ４の間）。
【００６２】
サイリスタは、カソード端子の電位が、オン状態を維持するために必要な維持電圧より高い電位（絶対値が小さい負の値、０Ｖまたは正の値）、すなわち、カソード端子に約−１．５Ｖより高い電位が印加されると、オフ状態に移行（ターンオフ）する（図９（ｂ）の時刻ｔ４）。例えば、カソード端子が「Ｈ」（０Ｖ）になると、約−１．５Ｖより高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
そして、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの明るさ（光束（単位時間当たりの光量））は、発光サイリスタＬの発光領域の面積およびアノード端子−カソード端子間に流れる電流によって決まる。
【００６３】
＜タイミングチャート＞
図１０は、発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図１０では、発光チップＣ１の発光サイリスタＬ１〜Ｌ５の５個の発光サイリスタＬの点灯または非点灯を制御（点灯制御と表記する。）する部分のタイミングチャートを示している。前述したように、他の発光チップＣ２〜Ｃ２０は、発光チップＣ１と並行して動作するため、発光チップＣ１の動作を説明すれば足りる。
なお、図１０では、発光チップＣ１の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５を点灯させ、発光サイリスタＬ４を消灯（非点灯）としている。
【００６４】
なお、光量補正データは、使用条件１または使用条件２のいずれを使用するかによって、読み出す先頭アドレス（エリアＡの００００ＨまたはエリアＢのアドレスＸ）が設定される（図７参照）。
【００６５】
図１０において、時刻ａから時刻ｋへとアルファベット順に時刻が経過するとする。発光サイリスタＬ１は、時刻ｂから時刻ｅの期間Ｔ（１）において、発光サイリスタＬ２は、時刻ｅから時刻ｉの期間Ｔ（２）において、発光サイリスタＬ３は、時刻ｉから時刻ｊの期間Ｔ（３）において、発光サイリスタＬ４は、時刻ｊから時刻ｋの期間Ｔ（４）において点灯または非点灯の制御（点灯制御）がされる。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
【００６６】
本実施の形態では、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…の長さを可変としてもよい。
【００６７】
第１転送信号φ１−１、第２転送信号φ２−１、点灯信号φＩ１の波形について説明する。なお、発光チップＣ１に送信される第１転送信号φ１−１および第２転送信号φ２−１は、それぞれがバッファ回路Ｂｕｆ１ａおよびバッファ回路Ｂｕｆ２ａ（図４参照）を介して送信されている。バッファ回路Ｂｕｆ１ａおよびバッファ回路Ｂｕｆ２ａの入力端子には、それぞれ第１転送信号φ１および第２転送信号φ２が送信されている。前述したように、第１転送信号φ１と第１転送信号φ１−１とは同じ波形の信号である。また、第２転送信号φ２と第２転送信号φ２−１とは同じ波形の信号である。よって、以下では、第１転送信号φ１−１を第１転送信号φ１、第２転送信号φ２−１を第２転送信号φ２として説明する。
【００６８】
時刻ａから時刻ｂまでの期間は、発光チップＣ１（発光チップＣ２〜Ｃ２０も同じ。）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【００６９】
φ１端子（図８参照）に送信される第１転送信号φ１およびφ２端子（図８参照）に送信される第２転送信号φ２は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。そして、第１転送信号φ１および第２転送信号φ２は、連続する２つの期間Ｔ（例えば、期間Ｔ（１）と期間Ｔ（２）とを加えた期間）を単位として波形が繰り返される。
【００７０】
第１転送信号φ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて、「Ｈ」から「Ｌ」に移行する。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて「Ｌ」を維持している。
ここで、第１転送信号φ１と第２転送信号φ２とを比較する。第２転送信号φ２は、第１転送信号φ１を期間Ｔ、時間軸上で後ろにずらしたものに当たる。
第１転送信号φ１は、期間Ｔ（１）および期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。一方、第２転送信号φ２は、期間Ｔ（１）において、破線で示す波形および期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。第２転送信号φ２の期間Ｔ（１）の波形が期間Ｔ（３）以降と異なるのは、期間Ｔ（１）は発光装置６５が動作を開始する期間であるためである。
【００７１】
第１転送信号φ１と第２転送信号φ２との一組の転送信号は、後述するように、図８に示した転送サイリスタＴを番号順にオン状態を伝播させることにより、オン状態の転送サイリスタＴと同じ番号の発光サイリスタＬを、点灯または非点灯の制御（点灯制御）の対象として指定する。
【００７２】
次に、発光チップＣ１のφＩ端子に送信される点灯信号φＩ１について説明する。点灯信号φＩ１は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。なお、他の発光チップＣ２〜Ｃ２０には、それぞれ点灯信号φＩ２〜φＩ２０が送信される。
【００７３】
ここでは、発光チップＣ１の発光サイリスタＬ１に対する点灯制御の期間Ｔ（１）において、点灯信号φＩ１を説明する。なお、発光サイリスタＬ１は点灯させるとしている。
点灯信号φＩ１は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｃで「Ｈ」から「Ｌ」に移行する。そして、時刻ｄで「Ｌ」から「Ｈ」に移行し、期間Ｔ（１）の終了時刻ｅにおいて「Ｈ」を維持している。
点灯信号φＩ１が「Ｌ」である時刻ｃから時刻ｄの期間が、発光サイリスタＬ１が点灯する点灯期間である。この点灯期間は、光量補正データメモリ６７に格納された光量補正データに基づいて設定される。すなわち、発光装置駆動回路３３が、発光チップＣ１の発光サイリスタＬ１に対して格納された光量補正データを読み出す。そして、この光量補正データに基づいて、点灯期間が設定される。このとき、点灯信号φＩ１が「Ｈ」に戻る時刻ｄを固定にして、光量補正データにより点灯信号φＩ１が「Ｌ」になる時刻ｃを設定してもよく、点灯信号φＩ１が「Ｌ」になる時刻ｃを固定にして、点灯信号φＩ１が「Ｈ」に戻る時刻ｄを設定してもよい。また、点灯信号φＩ１が「Ｌ」になる時刻ｃおよび点灯信号φＩ１が「Ｈ」に戻る時刻ｄの両方を設定してもよい。
光量補正を行うため、点灯期間（点灯信号φＩが「Ｌ」になる時刻（例えば図１０の点灯信号φＩ１の時刻ｃ）または／および点灯信号φＩが「Ｈ」になる時刻（例えば図１０の点灯信号φＩ１の時刻ｄ））は、それぞれの発光チップＣの発光サイリスタＬによって異なることになる。
【００７４】
では、図４および図８を参照しつつ、図１０に示したタイミングチャートにしたがって、発光装置６５および発光チップＣ１の動作を説明する。なお、以下では、発光サイリスタＬ１およびＬ２を点灯制御する期間Ｔ（１）およびＴ（２）について説明する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置駆動回路３３は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に、電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の発光チップ実装基板６２上の電位ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、発光チップＣ１〜Ｃ２０のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される。同様に、電位ライン２００ｂは「Ｌ」（−３．３Ｖ）に設定され、発光チップＣ１〜Ｃ２０のそれぞれのＶｇａ端子は「Ｌ」に設定される。これにより、発光チップＣ１〜Ｃ２０のそれぞれの電位線７１は「Ｌ」に設定される。
【００７５】
そして、発光装置駆動回路３３は、第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になる（図４参照）。これにより、転送信号供給回路６６を介して、発光チップＣ１〜Ｃ２０のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図８参照）。
【００７６】
さらに、発光装置駆動回路３３は、点灯信号φＩ１〜φＩ２０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−２０が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ２０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図８参照）。
【００７７】
次に、発光チップＣ１の動作を説明する。
なお、図１０および以下における説明では、各端子の電位がステップ（階段）状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオンまたはターンオフして、状態の変化を生じうる。
【００７８】
＜発光チップＣ１＞
転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）に設定される。
【００７９】
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
【００８０】
発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
【００８１】
図８中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。ゲート端子Ｇｔ１は、抵抗Ｒｇｘ１を介して、電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電位線７１に接続されている。そして、スタートダイオードＤｘ０のアノード端子は第２転送信号線７３に接続され、電流制限抵抗Ｒ２を介して、「Ｈ」（０Ｖ）のφ２端子に接続されている。よって、スタートダイオードＤｘ０は順バイアスであり、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（約１．５Ｖ）を引いた値（約−１．５Ｖ）になる。また、ゲート端子Ｇｔ１が約−１．５Ｖになると、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が約−１．５Ｖで、カソード端子が抵抗Ｒｇｘ２を介して電位線７１（「Ｌ」（−３．３Ｖ））に接続されているので、順バイアスになる。よって、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（約−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（約１．５Ｖ）を引いた約−３Ｖになる。しかし、３以上の番号のゲート端子Ｇｔには、スタートダイオードＤｘ０のアノード端子が「Ｈ」（０Ｖ）であることの影響は及ばず、ゲート端子Ｇｔの電位は、電位線７１の電位である「Ｌ」（−３．３Ｖ）になっている。
なお、ゲート端子Ｇｔはゲート端子Ｇｌに接続されているので、ゲート端子Ｇｌの電位は、ゲート端子Ｇｔの電位と同じである。よって、転送サイリスタＴ、発光サイリスタＬのしきい電圧は、ゲート端子Ｇｔ、Ｇｌの電位からｐｎ接合の順方向電位Ｖｄ（約１．５Ｖ）を引いた値となる。すなわち、転送サイリスタＴ１、発光サイリスタＬ１のしきい電圧は約−３Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧は約−４．５Ｖ、番号が３以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は約−４．８Ｖとなっている。
【００８２】
（２）時刻ｂ
図１０に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５が動作を開始する。
第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、φ１端子および電流制限抵抗Ｒ１を介して、第１転送信号線７２の電位が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が約−３Ｖである転送サイリスタＴ１がターンオンする。しかし、第１転送信号線７２にカソード端子が接続された、番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が約−４．８Ｖであるのでターンオンできない。一方、偶数番号の転送サイリスタＴは、第２転送信号φ２が「Ｈ」（０Ｖ）であって、第２転送信号線７３が「Ｈ」であるのでターンオンできない。転送サイリスタＴ１がターンオンすることで、第１転送信号線７２の電位は、駆動する回路の出力インピーダンスとオン電流により、ターンオン時よりも電位が上昇する。
【００８３】
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、約０Ｖになる。そして、ゲート端子Ｇｔ２の電位が約−１．５Ｖ、ゲート端子Ｇｔ３の電位が約−３Ｖ、番号が４以上のゲート端子Ｇｔの電位が「Ｌ」（-３．３Ｖ）になる。
これにより、発光サイリスタＬ１のしきい電圧が約−１．５Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧が約−３Ｖ、転送サイリスタＴ３、発光サイリスタＬ３のしきい電圧が約−４．５Ｖ、番号が４以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧が約−４．８Ｖになる。
しかし、第１転送信号線７２は、オン状態の転送サイリスタＴ１により約−３Ｖよりも電位が上昇しているので、オフ状態の奇数番号の転送サイリスタＴはターンオンしない。第２転送信号線７３は「Ｈ」であるので、偶数番号の転送サイリスタＴはターンオンしない。点灯信号線７５は「Ｈ」であるので、発光サイリスタＬはいずれもターンオンしない。
【００８４】
時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にあって、他の転送サイリスタＴ、発光サイリスタＬはオフ状態にある。
【００８５】
（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が約−１．５Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。これにより、点灯信号線７５の電位が上昇する。なお、発光サイリスタＬ２はしきい電圧が約−３Ｖであるが、しきい電圧が約−１．５Ｖと高い（絶対値が小さい負の値である）発光サイリスタＬ１がターンオンして点灯信号線７５の電位が約−３Ｖより上昇しているので、発光サイリスタＬ２はターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【００８６】
（４）時刻ｄ
時刻ｄにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５の電位が「Ｌ」から「Ｈ」に移行する。すると、発光サイリスタＬ１は、アノード端子とカソード端子とがともに「Ｈ」になるのでターンオフして消灯（非点灯）する。発光サイリスタＬ１の点灯期間は、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行した時刻ｃから、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する時刻ｄまでの、点灯信号φＩ１が「Ｌ」である期間となる。
時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
【００８７】
（５）時刻ｅ
時刻ｅにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行する。ここで、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
第２転送信号φ２が「Ｈ」から「Ｌ」に移行すると、φ２端子を介して第２転送信号線７３の電位が「Ｈ」から「Ｌ」に移行する。前述したように、転送サイリスタＴ２は、しきい電圧が約−３Ｖになっているので、ターンオンする。これにより、ゲート端子Ｇｔ２（ゲート端子Ｇｌ２）の電位が約０Ｖ、ゲート端子Ｇｔ３（ゲート端子Ｇｌ３）の電位が約−１．５Ｖ、ゲート端子Ｇｔ４（ゲート端子Ｇｌ４）の電位が約−３Ｖになる。そして、番号が５以上のゲート端子Ｇｔ（ゲート端子Ｇｌ）の電位が「Ｌ」（−３．３Ｖ）になる。
時刻ｅの直後において、転送サイリスタＴ１、Ｔ２がオン状態にある。
【００８８】
（６）時刻ｆ
時刻ｆにおいて、第１転送信号φ１が「Ｌ」から「Ｈ」に移行する。
第１転送信号φ１が「Ｌ」から「Ｈ」に移行すると、φ１端子を介して第１転送信号線７２の電位が「Ｌ」から「Ｈ」に移行する。すると、オン状態の転送サイリスタＴ１は、アノード端子とカソード端子とがともに「Ｈ」になって、ターンオフする。すると、ゲート端子Ｇｔ１（Ｇｌ１）の電位は、抵抗Ｒｇｘ１を介して、電位線７１の電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に向かって変化する。これにより、結合ダイオードＤｘ１は、電流が流れない方向に電位が加えられた状態（逆バイアス）になる。よって、ゲート端子Ｇｔ２（ゲート端子Ｇｌ２）が約０Ｖである影響は、ゲート端子Ｇｔ１（ゲート端子Ｇｌ１）には及ばなくなる。すなわち、逆バイアスの結合ダイオードＤｘで接続されていたゲート端子Ｇｔを有する転送サイリスタＴは、しきい電圧が約−４．８Ｖになって、「Ｌ」（−３．３Ｖ）の第１転送信号φ１または第２転送信号φ２ではターンオンしなくなる。
時刻ｆの直後において、転送サイリスタＴ２がオン状態にある。
【００８９】
（７）その他
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、時刻ｃでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオンして、点灯（発光）する。
そして、時刻ｈにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、時刻ｄでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオフして消灯する。
さらに、時刻ｉにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、時刻ｂでの転送サイリスタＴ１または時刻ｅでの転送サイリスタＴ２と同様に、しきい電圧が約−３Ｖの転送サイリスタＴ３がターンオンする。時刻ｉで、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
以降は、これまで説明したことの繰り返しとなる。
【００９０】
なお、発光サイリスタＬを点灯（発光）させないで、消灯（非点灯）のままとするときは、図１０の発光サイリスタＬ４を点灯制御する期間Ｔ（４）における時刻ｊから時刻ｋに示す点灯信号φＩ１のように、点灯信号φＩを「Ｈ」（０Ｖ）のままとすればよい。このようにすることで、発光サイリスタＬ４のしきい電圧が約−１．５Ｖであっても、発光サイリスタＬ４は消灯（非点灯）のままとなる。
【００９１】
以上説明したように、転送サイリスタＴのゲート端子Ｇｔは結合ダイオードＤｘによって相互に接続されている。よって、ゲート端子Ｇｔの電位が変化すると、電位が変化したゲート端子Ｇｔに、順バイアスの結合ダイオードＤｘを介して接続されたゲート端子Ｇｔの電位が変化する。そして、電位が変化したゲート端子Ｇｔを有する転送サイリスタＴのしきい電圧が変化する。転送サイリスタＴは、しきい電圧が「Ｌ」（−３．３Ｖ）より高い（絶対値が小さい負の値）と、第１転送信号φ１または第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するタイミングにおいてターンオンする。すなわち、転送サイリスタＴのオン状態が順に伝播（自己走査）する。
そして、オン状態の転送サイリスタＴのゲート端子Ｇｔにゲート端子Ｇｌが接続された発光サイリスタＬは、しきい電圧が約−１．５Ｖであるので、点灯信号φＩが「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に移行すると、ターンオンして点灯（発光）する。
すなわち、転送サイリスタＴはオン状態になることで、点灯制御の対象である発光サイリスタＬを指定し、点灯信号φＩは、点灯制御の対象の発光サイリスタＬを点灯または非点灯に設定する。
このように、画像データに応じた点灯信号φＩの波形を設定して、各発光サイリスタＬの点灯または非点灯を制御している。
【００９２】
次に、本実施の形態を用いない場合を説明する。
図１１は、本実施の形態を用いない場合における制御部３０、発光装置６５の構成およびこれらの接続関係を示した図である。
本実施の形態を用いない場合の発光チップ実装基板６２は、本実施の形態におけるバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａ（図４参照）で構成される転送信号供給回路６６（図３参照）を搭載しない。その代わり、発光装置駆動回路３３の内部にバッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂを備えている（後述する図１２参照）。他の構成は、本実施の形態における図３と同様であるので説明を省略する。
【００９３】
図１２は、本実施の形態を用いない場合における発光装置６５の発光チップ実装基板６２上の配線（ライン）の構成を示した図である。なお、図１２では、発光装置駆動回路３３の一部、コネクタ３４およびケーブル３５を合わせて表記している。
前述したように、本実施の形態を用いない場合には、発光装置駆動回路３３に第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４をそれぞれ送信するバッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂを備えている。なお、奇数番号のバッファ回路Ｂｕｆ１ｂ、Ｂｕｆ３ｂ、Ｂｕｆ５ｂ（不図示）、Ｂｕｆ７ｂがそれぞれ第１転送信号φ１−１、φ１−２、φ１−３、φ１−４を送信し、偶数番号のバッファ回路Ｂｕｆ２ｂ、Ｂｕｆ４ｂ、Ｂｕｆ６ｂ（不図示）、Ｂｕｆ８ｂがそれぞれ第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を送信する。
【００９４】
そして、コネクタ３４は、発光装置駆動回路３３から第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を送信するための端子（ＰＩＮ）を備え、コネクタ６８は、発光装置６５が第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を受信するための端子（ＰＩＮ）を備えている。コネクタ３４とコネクタ６８とは、ケーブル３５で接続されている。
そして、発光チップ実装基板６２上には、コネクタ６８の第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を受信する端子（ＰＩＮ）から、発光チップ組毎に発光チップＣのφ１端子およびφ２端子に接続される第１転送信号ライン２０１−１、２０１−２、２０１−３（不図示）、２０１−４および第２転送信号ライン２０２−１、２０２−２、２０２−３（不図示）、２０２−４が設けられている。他の構成は、本実施の形態における図４と同様であるので説明を省略する。
【００９５】
図１３は、本実施の形態を用いない場合におけるコネクタ６８のＰＩＮ配列を示した図である。図１３（ａ）はコネクタ６８のＰＩＮ配列を、図１３（ｂ）は点灯信号φＩ部分のＰＩＮ配列を拡大して示した図である。なお、図１３（ｂ）では、コネクタ６８に加え、発光装置駆動回路３３、コネクタ３４、ケーブル３５、発光チップ実装基板６２も示している。
ここでは、コネクタ６８の端子（ＰＩＮ）の総数は、図５で示した本実施の形態と同様に、４０個であるとする。
図１３（ａ）に示すように、４０個の端子（ＰＩＮ）は、４つのグループに分けられている。すなわち、ＰＩＮ番号＃１〜＃３の光量補正データが送信されるグループＩｂ（図５（ａ）のグループＩａと同じ）、ＰＩＮ番号＃４〜＃８の第１転送信号φ１−１〜φ１−４が送信されるグループＩＩｂ、ＰＩＮ番号＃９〜＃３４の点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩｂ、ＰＩＮ番号＃３５〜＃４０の第２転送信号φ２−１〜φ２−４が送信されるグループＩＶｂである。このように、本実施の形態を用いない場合でも、必要な信号（第１転送信号φ１−１、φ１−２、φ１−３、φ１−４、第２転送信号φ２−１、φ２−２、φ２−３、φ３−４、点灯信号φＩ１〜φＩ２０）および基準電位Ｖｓｕｂ、電位Ｖｇａを４０個の端子（ＰＩＮ）に割り当てている。
【００９６】
しかし、点灯信号φＩ１〜φＩ２０が送信されるグループＩＩＩｂにおいては、図１３（ｂ）に示すように、４個の点灯信号φＩ（例えば端子番号＃２４〜２９における点灯信号φＩ１３、φＩ１４、φＩ１５、φＩ１６）が、基準電位Ｖｓｕｂで挟まれる構成になっている。このため、点灯信号φＩ１３（点灯信号φＩ１６も同じ）を流れる電流ループＣＬａと、点灯信号φＩ１４（点灯信号φＩ１５も同じ）を流れる電流ループＣＬｂとで、電流ループの大きさが異なっている。このことから、点灯信号φＩ１３（点灯信号φＩ１６も同じ）を送信する信号線と点灯信号φＩ１４（点灯信号φＩ１５も同じ）を送信する信号線とで、特性インピーダンスが異なることになる。そして、点灯信号φＩ１３（点灯信号φＩ１６も同じ）を送信する信号線に比べ、点灯信号φＩ１４（点灯信号φＩ１５も同じ）を送信する信号線は、Ｖｓｕｂを供給する配線から離れて設けられているので、インダクタンスが大きくなりノイズが発生しやすい。さらに各点灯信号φＩの特性インピーダンスの変動が大きくなり、ノイズを発生しやすくなっている。
【００９７】
これに対し、図５で示した本実施の形態では、すべての点灯信号φＩを送信する信号線のインダクタンスは低く、各点灯信号φＩの特性インピーダンスは同じとなっている。よって、点灯信号φＩを送信する信号線によるノイズの発生に差が生じるのが抑制されている。
【００９８】
また、前述したように、転送サイリスタＴは、オン状態が順に転送されて（伝播して）、点灯制御の対象の発光サイリスタＬを指定する。このとき、隣接する２個の転送サイリスタＴにおいて、前段の転送サイリスタＴ（例えば図８の転送サイリスタＴ１）は、後段の転送サイリスタＴ（転送サイリスタＴ２）がオン状態に移行するまで、オン状態を維持している（図１０の時刻ｅから時刻ｆの期間）。
もし、前段の転送サイリスタＴ（転送サイリスタＴ１）が、後段の転送サイリスタＴ（転送サイリスタＴ２）がオン状態に移行する前（図１０の時刻ｄの前）にターンオフして、前段の転送サイリスタＴのゲート端子Ｇｔ（ゲート端子Ｇｔ１）の電位が約−０．３Ｖより低くなると、後段の転送サイリスタＴ（転送サイリスタＴ２）のしきい電圧が「Ｌ」（−３．３Ｖ）より低くなる。すると、後段の転送サイリスタＴに送信される転送信号（第２転送信号φ２（φ２−１））が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行（図１０の時刻ｅ）しても、後段の転送サイリスタＴ（転送サイリスタＴ２）はターンオンできない。すなわち、転送サイリスタＴのオン状態の転送（自己走査）が中断してしまう。
【００９９】
図９（ａ）に示したように、サイリスタはオフ状態では電流が流れない状態（高抵抗の状態）であるが、ターンオンすると電流が流れた状態（低抵抗の状態）になる。本実施の形態を用いない場合、転送サイリスタＴがオフ状態で電流が流れない状態（高抵抗の状態）では、発光装置駆動回路３３のバッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂは第１転送信号φ１−１、φ１−２、φ１−３、φ１−４または第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を「Ｌ」（−３．３Ｖ）に設定することができる。しかし、転送サイリスタＴがターンオンして電流が流れた状態（低抵抗の状態）となると、バッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂの内部抵抗やケーブル３５の抵抗により、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４または第２転送信号φ２−１、φ２−２、φ２−３、φ２−４の電位が「Ｌ」（−３．３Ｖ）から、高い値（「Ｈ」（０Ｖ）側）にシフトする。
このとき、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４または第２転送信号φ２−１、φ２−２、φ２−３、φ２−４が、転送サイリスタＴのオン状態を維持する維持電圧（約−１．５Ｖ）より高い値になると、前述したように転送サイリスタＴがターンオフする。これにより、転送サイリスタＴのオン状態の転送（自己走査）が中断することになる。
本実施の形態を用いない場合では、転送サイリスタＴの自己走査が中断することを抑制するため、発光装置駆動回路３３のバッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂに、内部抵抗の小さい大電流用の高価なバッファ回路を用いることが求められていた。そして、ケーブル３５の長さを短く設定することが求められていた。
【０１００】
これに対し、本実施の形態では、発光装置６５の発光チップ実装基板６２上に転送信号供給回路６６を設け、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４を生成している。この構成では、転送信号供給回路６６のバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａの出力端子と発光チップＣとの間の距離（配線抵抗）が小さくなる。このため、転送サイリスタＴがオン状態に移行して、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａの内部抵抗によって、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４の電位が「Ｌ」（−３．３Ｖ）から高い値（「Ｈ」（０Ｖ）側）にシフトしたとしても、転送サイリスタＴのカソード端子の電位が維持電圧より高くなることが抑制される。
【０１０１】
本実施の形態では、制御基板３１上の発光装置駆動回路３３から発光チップ実装基板６２上の転送信号供給回路６６との間で、第１転送信号φ１および第２転送信号φ２が送信されている。このとき、第１転送信号φ１および第２転送信号φ２は、発光装置駆動回路３３に設けられたバッファ回路Ｂｕｆ１、Ｂｕｆ２と、転送信号供給回路６６上のバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａとの間で、「Ｈ」と「Ｌ」との関係が維持されるように（ロジックレベルで）送信できればよい。このロジックレベルでの信号の送受信は動作マージンが広いため、内部抵抗による信号の劣化の影響が少ない。そして、ケーブル３５の長さを長く設定しても、影響を受けにくい。
【０１０２】
また、発光装置６５の発光チップ実装基板６２上に転送信号供給回路６６を設けているので、第１転送信号φ１および第２転送信号φ２と発光チップＣとが一体として試験される。これにより、発光チップＣの転送サイリスタＴのオン状態の転送（自己走査）の中断を抑制した発光装置６５とすることができる。
【０１０３】
これに対し、本実施の形態を用いない場合（図１１参照）では、バッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂを発光装置駆動回路３３に搭載している。このため、発光装置６５は、バッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂと別に試験される。そして、画像形成装置１の組み立ての際に、発光装置６５とバッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂが搭載された発光装置駆動回路３３とが組み合わされることになる。
このとき、転送サイリスタＴがターンオンしたとき、バッファ回路Ｂｕｆ１ｂ〜Ｂｕｆ８ｂの内部抵抗、ケーブル３５の抵抗などにより、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４が、「Ｌ」（−３．３Ｖ）を維持できず、高い値（「Ｈ」（０Ｖ）側）にシフトしてサイリスタの維持電圧より高くなってしまうと、オン状態の転送サイリスタＴがターンオフしてオン状態の転送が中断することになる。
すなわち、本実施の形態を用いない場合は、たとえ発光装置６５が試験により良品とされても、画像形成装置１の組み立ての際に、発光装置６５と発光装置駆動回路３３とが組み合わされて試験されたときに、正常に動作しないことがありうる。
【０１０４】
なお、点灯信号φＩは、発光装置駆動回路３３から発光装置６５の発光チップＣ毎に、バッファ回路Ｂｕｆ１、Ｂｕｆ２と同様なバッファ回路により供給される。しかし、発光チップＣ毎に、オン状態の転送サイリスタＴにより指定された発光サイリスタＬに電流を供給すればよい。よって、上記の転送サイリスタＴのオン状態の転送の中断のような問題を生じ難い。このため、点灯信号φＩを供給するバッファ回路を、発光装置６５の発光チップ実装基板６２上に搭載しなくともよい。
【０１０５】
以上説明したように、本実施の形態では、発光装置６５に転送信号供給回路６６を備えているので、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４および第２転送信号φ２−１、φ２−２、φ２−３、φ２−４と発光チップＣとを組み合わせた状態で試験される。よって、画像形成装置１の組み立てでは、制御基板３１の発光装置駆動回路３３と発光チップ実装基板６２上の転送信号供給回路６６との間で、第１転送信号φ１と第２転送信号φ２とが、「Ｈ」と「Ｌ」との関係が維持されるように（ロジックレベルで）送信できればよい。このロジックレベルでの送信は、動作マージンが広い。よって、本実施の形態では、たとえ発光装置駆動回路３３のバッファ回路Ｂｕｆ１とＢｕｆ２の内部抵抗および／またはケーブル３５の抵抗が大きくても、ロジックレベルでの送信に異常が生じることが抑制される。
上記のことから、本実施の形態では、発光装置駆動回路３３のバッファ回路Ｂｕｆ１とＢｕｆ２および転送信号供給回路６６のバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａに、低価格な内部抵抗が高いバッファ回路を使用しうる。
【０１０６】
さらに、本実施の形態では、光量補正データメモリ６７のメモリエリアを複数のエリアに分け、使用条件が異なる場合（使用条件１および使用条件２）の光量補正データを使用条件毎に異なるエリア（エリアＡおよびエリアＢ）に格納している。これにより、使用条件毎に異なる補正データを格納した光量補正データメモリ６７をそれぞれ備えた複数の発光装置６５を用意することが不要となっている。すなわち、発光装置６５は、使用条件１または使用条件２のいずれに使用する場合であっても同じ構成でよい。制御部３０において、使用条件にしたがって、光量補正データメモリ６７の先頭アドレスを変更して、補正データを読み出せばよい。
【０１０７】
さらにまた、本実施の形態では、発光装置駆動回路３３と発光装置６５との間で、転送信号として第１転送信号φ１と第２転送信号φ２の２本の信号を送信する（図５（ａ）参照）。一方、本実施の形態を用いない場合には、転送信号として第１転送信号φ１−１、φ１−２、φ１−３、φ１−４、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４の８本の信号を送信する（図１３（ａ）参照）。よって、本実施の形態では、本実施の形態を用いない場合に比べ、転送信号の本数が６本少なくなっている。そして、図５（ａ）、（ｂ）に示したように、ＰＩＮ数（４０個）を替えることなく、すべての点灯信号φＩに隣接して基準電位Ｖｓｕｂを設けている。これにより、すべての点灯信号φＩを送信する信号線の特性インピーダンスを低い同じ値に設定し、点灯信号φＩのレベルの変化（「Ｈ」から「Ｌ」または「Ｌ」から「Ｈ」）の際に発生するノイズを抑制している。
さらに、図５（ａ）に示す本実施の形態では、電位Ｖｇａの端子（ＰＩＮ）数が４本、基準電位Ｖｓｕｂの端子（ＰＩＮ）数が１１本と、図１２（ａ）に示す本実施の形態を用いない場合における電位Ｖｇａの端子（ＰＩＮ）数が３本、基準電位Ｖｓｕｂの端子（ＰＩＮ）数が６本より、大きく増えている。これにより、発光装置６５の電位がより安定している。
【０１０８】
以上説明したように、本実施の形態における発光装置６５は、使用条件に関わらず構成が同じでよく、信号の受信がより安定に行える。
【０１０９】
図１４は、本実施の形態において、転送信号供給回路６６のバッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａの出力端子に設けた高域遮断フィルタの構成を示した図である。
バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａのそれぞれの出力端子から送信される信号（第１転送信号φ１−１、φ１−２、φ１−３、φ１−４、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４）の電位レベルがノイズによって変動をすることを抑制するために、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａのそれぞれの出力端子に高周波成分をカットする高域遮断フィルタ（ローパスフィルタ）を設けることが好ましい。なお、図１４では、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａをＢｕｆと、第１転送信号φ１−１、φ１−２、φ１−３、φ１−４をφ１−ｘと、第２転送信号φ２−１、φ２−２、φ２−３、φ２−４をφ２−ｘと表記する。
高域遮断フィルタとしては、図１４（ａ）に示すコンデンサ（Ｆ）を出力端子に設けた構成、図１４（ｂ）、（ｃ）に示すコンデンサ（Ｆ）と抵抗（Ｒ）とを組み合わせて出力端子に設けた構成、図１４（ｄ）、（ｅ）に示すコンデンサ（Ｆ）とインダクタンス（Ｌ）とを組み合わせて出力端子に設けた構成が用いうる。
図１４（ｄ）、（ｅ）に示すコンデンサ（Ｆ）とインダクタンス（Ｌ）を組み合わせた構成は、出力端子から出力される信号のレベル（振幅）が、抵抗（Ｒ）により電位降下することが抑制される。
【０１１０】
［第２の実施の形態］
第１の実施の形態では、発光チップ実装基板６２上に１個の転送信号供給回路６６を設けた（図３参照）。ＩＣの電源ピンまたはＧＮＤピンの電流制限も存在するために、バッファ回路に流れる電流が大きい場合には、ＩＣ中のバッファ回路数が少ないＩＣを選択する必要がある。第２の実施の形態では、４個の転送信号供給回路６６−１〜６６−４を設けている。以下では、異なる部分を説明し、第１の実施の形態と同様な部分の説明を省略する。
図１５は、第２の実施の形態における制御部３０、発光装置６５の構成およびこれらの接続関係を示した図である。
図１５では、４個の転送信号供給回路６６−１〜６６−４をそれらが転送信号を供給する発光チップ組の近傍に配置している。すなわち、転送信号供給回路６６−１はバッファ回路Ｂｕｆ１ａとＢｕｆ２ａ（不図示）とを備え、発光チップＣ１〜Ｃ５により構成される発光チップ組＃１の近傍に配置され、第１転送信号φ１−１と第２転送信号φ２−１とを送信する。転送信号供給回路６６−２はバッファ回路Ｂｕｆ３ａとＢｕｆ４ａ（不図示）とを備え、発光チップＣ６〜Ｃ１０により構成される発光チップ組＃２の近傍に配置され、第１転送信号φ１−２と第２転送信号φ２−２とを送信する。転送信号供給回路６６−３はバッファ回路Ｂｕｆ５ａとＢｕｆ６ａ（不図示）とを備え、発光チップＣ１１〜Ｃ１５により構成される発光チップ組＃３の近傍に配置され、第１転送信号φ１−３と第２転送信号φ２−３とを送信する。転送信号供給回路６６−４はバッファ回路Ｂｕｆ７ａとＢｕｆ８ａ（不図示）とを備え、発光チップＣ１６〜Ｃ２０により構成される発光チップ組＃４の近傍に配置され、第１転送信号φ１−４と第２転送信号φ２−４とを送信する。
【０１１１】
第２の実施の形態では、転送信号供給回路６６−１〜６６−４はそれぞれが送信する信号を受信する発光チップ組の近傍に配置されるため、第１転送信号ライン２０１−１、２０１−２、２０１−３、２０１−４、第２転送信号ライン２０２−１、２０２−２、２０２−３、２０２−４（図４参照）が短くなる。これにより、第１転送信号ライン２０１−１、２０１−２、２０１−３、２０１−４、第２転送信号ライン２０２−１、２０２−２、２０２−３、２０２−４の抵抗などによる信号の電位変動がより抑制される。
【０１１２】
第１の実施の形態および第２の実施の形態では、バッファ回路Ｂｕｆ１ａ〜Ｂｕｆ８ａとして規格品の集積回路（ＩＣ）を使用しうるが、ＡＳＩＣ(特定用途向けＩＣ)としてもよい。ＡＳＩＣとすれば、出力端子の電流容量を大きくしたり、内部抵抗を小さくするように内部配線（特にＧＮＤ配線）を強化したりすることができる。
【０１１３】
第１の実施の形態および第２の実施の形態において、ハイレベルの電位である「Ｈ」（０Ｖ）、ローレベルの電位である「Ｌ」（−３．３Ｖ）の値は、それぞれ一例であって、発光装置６５の動作を考慮して、他の値に設定してもよい。
第１の実施の形態および第２の実施の形態では、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２との２相で駆動されるとしたが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。
【０１１４】
さらに、第１の実施の形態および第２の実施の形態において、発光チップＣには、自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、２個以上であってもよい。２個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ（ＳＬＥＤ）を発光チップＣと置き換えればよい。
【０１１５】
そして、第１の実施の形態および第２の実施の形態において、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）のアノード端子を基板８０にとって共通にしたアノードコモンとして説明した。カソード端子を基板８０にとって共通にしたカソードコモンにおいても、回路の極性を変更することによって用いうる。
【符号の説明】
【０１１６】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…制御部、３１…制御基板、３２…主制御回路、３３…発光装置駆動回路、３４…コネクタ、３５…ケーブル、４０…画像処理部、６２…発光チップ実装基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、６７…光量補正データメモリ、６８…コネクタ、７１…電位線、７２…第１転送信号線、７３…第２転送信号線、７５…点灯信号線、１０１…転送部、１０２…発光部、２００ａ、２００ｂ…電位ライン、２０１、２０１−１〜２０１−４…第１転送信号ライン、２０２、２０２−１〜２０２−４…第２転送信号ライン、φ１、φ１−１〜φ１−４…第１転送信号、φ２、φ２−１〜φ２−４…第２転送信号、φＩ、φＩ１〜φＩ２０…点灯信号、Ｂｕｆ１、Ｂｕｆ２、Ｂｕｆ１ａ〜Ｂｕｆ８ａ、Ｂｕｆ１ｂ〜Ｂｕｆ８ｂ…バッファ回路、Ｃ（Ｃ１〜Ｃ２０）…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｄｘ…結合ダイオード、Ｖｇａ…電位、Ｖｓｕｂ…基準電位
【特許請求の範囲】
【請求項１】
複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、
前記複数の発光チップを実装する実装基板と、
前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器と
を備える発光装置。
【請求項２】
前記複数の発光チップは、それぞれが少なくとも１個の発光チップを備える複数の発光チップ組に分けられ、前記転送信号を出力する前記緩衝増幅器が当該発光チップ組毎に設けられていることを特徴とする請求項１に記載の発光装置。
【請求項３】
前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、前記発光装置を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備えることを特徴とする請求項１または２に記載の発光装置。
【請求項４】
前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子を点灯させるために、それぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置。
【請求項５】
前記ケーブルは、フレキシブルフラットケーブルであることを特徴とする請求項４に記載の発光装置。
【請求項６】
複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、
前記発光手段から照射される光を結像させる光学手段と
を備えたことを特徴とするプリントヘッド。
【請求項７】
像保持体と、
前記像保持体を帯電する帯電手段と、
複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、
前記発光手段の前記緩衝増幅器に転送信号を送信するとともに、前記複数の発光チップのそれぞれの発光チップに、当該発光チップのオン状態の転送素子によって指定された発光素子の点灯または非点灯を制御する点灯信号を送信する駆動手段と、
前記発光手段から照射される光を結像させる光学手段と、
前記発光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えたことを特徴とする画像形成装置。
【請求項８】
前記発光手段は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、当該発光手段を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備え、
前記駆動手段は、前記記憶部材に格納された前記制御用データの組から、当該駆動手段において設定された補正値を読み出し、当該補正値に基づいて、前記点灯信号を送信することを特徴とする請求項７に記載の画像形成装置。
【請求項９】
前記発光手段と前記駆動手段とは、前記複数の発光チップのそれぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項７または８に記載の画像形成装置。
【請求項１】
複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、
前記複数の発光チップを実装する実装基板と、
前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器と
を備える発光装置。
【請求項２】
前記複数の発光チップは、それぞれが少なくとも１個の発光チップを備える複数の発光チップ組に分けられ、前記転送信号を出力する前記緩衝増幅器が当該発光チップ組毎に設けられていることを特徴とする請求項１に記載の発光装置。
【請求項３】
前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、前記発光装置を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備えることを特徴とする請求項１または２に記載の発光装置。
【請求項４】
前記実装基板上に設けられ、前記複数の発光チップのそれぞれの発光チップにおける前記複数の発光素子を点灯させるために、それぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置。
【請求項５】
前記ケーブルは、フレキシブルフラットケーブルであることを特徴とする請求項４に記載の発光装置。
【請求項６】
複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、
前記発光手段から照射される光を結像させる光学手段と
を備えたことを特徴とするプリントヘッド。
【請求項７】
像保持体と、
前記像保持体を帯電する帯電手段と、
複数の発光素子と、当該発光素子に対応してそれぞれ設けられて順にオン状態になることにより、当該発光素子を順に点灯または非点灯の制御の対象として指定する複数の転送素子とをそれぞれ備えた複数の発光チップと、当該複数の発光チップを実装する実装基板と、当該実装基板上に設けられ、当該複数の発光チップのそれぞれの発光チップにおける当該複数の転送素子を順にオン状態に設定する転送信号を、入力された転送信号に基づいて出力する緩衝増幅器とを備えた発光手段と、
前記発光手段の前記緩衝増幅器に転送信号を送信するとともに、前記複数の発光チップのそれぞれの発光チップに、当該発光チップのオン状態の転送素子によって指定された発光素子の点灯または非点灯を制御する点灯信号を送信する駆動手段と、
前記発光手段から照射される光を結像させる光学手段と、
前記発光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えたことを特徴とする画像形成装置。
【請求項８】
前記発光手段は、前記実装基板上に、前記複数の発光チップのそれぞれの発光チップにおける前記発光素子に対して、当該発光手段を駆動する複数の駆動手段において、少なくとも、それぞれ設定された光量を補正する補正値を含む制御用データの組を複数格納する記憶部材をさらに備え、
前記駆動手段は、前記記憶部材に格納された前記制御用データの組から、当該駆動手段において設定された補正値を読み出し、当該補正値に基づいて、前記点灯信号を送信することを特徴とする請求項７に記載の画像形成装置。
【請求項９】
前記発光手段と前記駆動手段とは、前記複数の発光チップのそれぞれの発光チップに点灯信号が送信される配線が、当該点灯信号が送信される配線に流れる電流とは逆向きの電流を供給する配線と隣接するように構成された多芯のケーブルに接続されることを特徴とする請求項７または８に記載の画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−２１８２８０（Ｐ２０１２−２１８２８０Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８５８２５（Ｐ２０１１−８５８２５）
【出願日】平成２３年４月７日（２０１１．４．７）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月７日（２０１１．４．７）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]