直接描画方法および直接描画装置
【課題】 基板上にすでに配置されている、サブ半導体チップの電極パッドを検出して生成した電極接続データで描画処理を行う技術を提供する。
【解決手段】 パターン描画装置１００の光学ヘッド部５０に対して相対移動する基板Ｗを光学ヘッド部５０により直接露光する直接露光方法で、アライメントカメラ６０で基板Ｗをモニターし基板Ｗの電極パッドの位置を検出し、パターン描画装置１００に入力された配線パターンデータと、電極パッドの検出位置からパターン描画装置１００内の制御部７０が、電極接続データを生成する。生成された電極接続データで光学ヘッド部５０が、移動する基板Ｗを電極接続データに基づいて直接露光することで電極パッドの位置がずれていても配線パターンを正確に描画することができる。
【解決手段】 パターン描画装置１００の光学ヘッド部５０に対して相対移動する基板Ｗを光学ヘッド部５０により直接露光する直接露光方法で、アライメントカメラ６０で基板Ｗをモニターし基板Ｗの電極パッドの位置を検出し、パターン描画装置１００に入力された配線パターンデータと、電極パッドの検出位置からパターン描画装置１００内の制御部７０が、電極接続データを生成する。生成された電極接続データで光学ヘッド部５０が、移動する基板Ｗを電極接続データに基づいて直接露光することで電極パッドの位置がずれていても配線パターンを正確に描画することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この本発明は、直接描画装置の露光ヘッドに対して相対移動するステージ上に載せられた露光対象基板を、露光ヘッドにより直接露光する直接描画方法と直接描画装置に関する。特に、半導体装置に関して複数の半導体チップを同一の配線基板上に搭載したマルチチップモジュール（Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅ；ＭＣＭ）またはマルチチップパッケージ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ；ＭＣＰ）に適用して有効な技術に関する。
【背景技術】
【０００２】
近年、異なる機能を持つ集積回路（例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ））を一つの基板上に集積してなる「システムＬＳＩ」が開発されているが、集積回路の機能に応じて好適な素材や製造プロセスが非常に異なるため、その実現は容易ではない。また、基板上に搭載可能な回路にも制限がある。このため、種々の集積回路を内蔵した半導体回路群を、内蔵集積回路に好適な素材や製造プロセスを用いて製造しておき、こうして得た種々の機能を持つ半導体回路群を単一の支持基板上に適宜組み合わせて搭載・集積することにより、三次元積層構造を構成し、もってシステムＬＳＩと同様の機能を持つ半導体装置（集積回路装置）を実現する技術が強く要望されている。これが実現すれば、機能や大きさの異なる半導体回路を必要に応じて組み合わせることにより、システムＬＳＩと同様にシステム化された半導体装置を簡易に得ることができるからである。
【０００３】
このように半導体装置の実装密度を向上させることを目的として、配線基板上に複数の半導体チップを実装したパッケージが種々提案されている。例えば、配線基板上にメモリチップとマイコンチップを実装してシステムを構成することがある。このようなパッケージは、システムインパッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ；ＳｉＰ）とも呼ばれる。
【０００４】
メモリチップには、ＤＲＡＭや不揮発性メモリ（フラッシュメモリ）等があり、これらと高速マイクロプロセッサ（ＭＰＵ：Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、超小型演算処理装置）を単一の樹脂パッケージ内に封止する。このようなＳｉＰは、メモリチップを樹脂封止したメモリ・モジュールよりも高機能であり、需要も大きい。特に、携帯電話等の通信用モバイル機器においては、半導体装置の多機能化および小型化が要求され、ＳｉＰは、このような機器に用いて好適である。
【０００５】
よく知られているように、半導体チップをパッケージする技術としては、マルチチップモジュール（ＭＣＭ）パッケージとマルチチップパッケージ（ＭＣＰ）等がある。図１５は半導体チップをパッケージする技術の概略図である。
【０００６】
これらのうちマルチチップモジュール（ＭＣＭ）パッケージは、図１５（ａ）に概略図が示されたように、薄膜の金属フィルム、セラミック又は基板からなる基体３００上にワイヤボンディング、テープボンディング、フリップチップボンディング等の方法を用いて多数個の半導体チップ３０２、３０４、３０６を取り付けてパッケージする技術である。図１５（ａ）において、第１の半導体チップ３０２は、ワイヤボンディングにより取り付けられ、第２の半導体チップ３０４は、テープボンディングにより取り付けられ、第３の半導体チップ３０６は、フリップチップボンディングにより取り付けられた状態を示し、参照符号３０８はＰＧＡ入出力端子を、３１０はＢＧＡ入出力端子をそれぞれ示す。
【０００７】
一方、マルチチップパッケージ（ＭＣＰ）は、２つ以上の半導体チップを、限定されたサイズのパッケージ内に実装する技術であって、ワイヤボンディングを用いてリードフレームや基板上に複数の半導体チップを実装する技術である。図１５（ｂ）に概略図が示されたように、ワイヤボンディングにより基板４０２上に複数の半導体チップ４０４ａ、４０４ｂを搭載し、ワイヤ４０８を用いて各半導体チップ４０４ａ、４０４ｂのパッドを外部リード４０６に連結する構造を有し、全体構造が、例えばエポキシモルディングコンパウンド（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ：ＥＭＣ）４００等に埋め込まれる形態を有する。
【０００８】
このように、マルチチップモジュール（ＭＣＭ）は複数のチップを同一の配線基板上に搭載した半導体装置をいい、構造の違いから複数の型に分けることができる。チップが積層された構造のＭＣＭをスタック構造のＭＣＭという。スタック構造の場合、下のチップにダメージを与えない工夫が必要であるとともに、チップの積層数に制限がある。対して平面方向にチップを配置するプレーン型は搭載チップに制約がないという特徴がある。
【０００９】
ところで、このような構造を持つ半導体装置を実現するためには、半導体回路群（これらは通常、チップ状である）を支持基板上あるいは対応する回路層上の所定位置にそれぞれ配置して電気的・機械的に相互接続を行う必要がある。この場合、半導体回路群の配置には、公知の高速チップボンダ等を利用することが可能であるが、製造コストの低下を考慮すれば、いっそう簡易で効率的な方法が望まれるところである。
【００１０】
また従来のパッケージは、半導体チップと支持基板間の接続をワイヤボンディング（ＷＢ）方式を用いて行ってきたが、素子の高機能化に伴いパッケージの多ピン化や小型化への対応が困難となってきた。
【００１１】
図１６は、半導体チップを支持基板へ実装する場合における従来のパッケージングの例とＭＣＭ実装の例とを示す図である。半導体チップを実装する場合、従来は、図１６（ａ）に示すＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）実装や、図１６（ｂ）に示すＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）や、ＢＧＡ（Ｂａｌｌ Ｇｒａｉｄ Ａｒｒａｙ）等のケースを用いてＰＣＢ（Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）に実装する方法が知られ、また、図１６（ｃ）に示す各種基板を用いたＭＣＭ化する方法が知られている。なお、ＭＣＭ化する場合、たとえばＭＣＭ−Ｌ（ＭＣＭ−Ｌａｍｉｎａｔｅe）、ＭＣＭ−Ｄ（ＭＣＭ−Ｄｅｐｏｓｉｔｅ）、ＭＣＭ−Ｃ（ＭＣＭ−Ｃｏ−Ｆｉｒｅｄ）等が知られている。また、最近は、ベアチップを、ビルドアップ基板と呼ばれる多層基板に実装する方法も提案され、配線の狭ピッチ化およびヴィアランドの小径化によってその実装密度は小さくなっている。
【００１２】
半導体チップ（ベアチップ）と半導体基板（パッケージ基板）を電気的に接続する方法としては、チップの回路面を上にして金の細線を使って端子と配線するワイヤボンディング方式が一般的である。従来のチップは、信号入出力（Ｉ／Ｏ）数が少なく、半導体基板の外形寸法も比較的小さいため、配線は少なかった。又、従来の自動配線手法には、迷路法、線分検索法、線分検索法等が使われていた。このため、半導体基板では高密度配線や超多ピン傾向となり、外形寸法が拡大してきた。
【００１３】
ところで、半導体チップの電極パッドピッチの微細化や多ピン化に、パッケージや実装基板の加工精度が追い付かず、また、半導体チップの信号入出力速度の高速化に伴い、終端抵抗を実装する必要性が高まっている。電子機器に半導体チップを実装する場合、ＬＳＩにおける機能集積が続いているのに対して、ＬＳＩの周辺の電源や基板実装やその他の周辺部品の高密度化が遅れ気味であり、半導体集積回路における機能集積技術の恩恵を受け難くなりつつある。
【００１４】
つまり、２〜３ｃｍ角の非常に高集積化した半導体チップを実装する場合、実装上の制約があり、たとえば、パッケージングのためのピンピッチ、終端抵抗の物理的な大きさ、インピーダンス設計された伝送線路の占有面積、多層配線のためのヴィアホールの最少サイズ等を確保する必要があるので、これら確保すべきエリア（実装エリア）として、半導体チップ自体の面積よりもはるかに大きな面積を必要とするという問題がある。
【００１５】
そこで、半導体チップをシリコンウエハ基板に搭載し、このシリコンウエハ基板に絶縁膜を形成し、半導体チップの電極パッド部分にのみ対応する絶縁膜にスルーホールを設け、このスルーホールと絶縁膜とに導体膜を堆積し、この導体膜をパターン形成することによって配線パターンを形成するものがある（特許文献１参照）。
【００１６】
また、互いに電気的に接続される複数の半導体チップを含む半導体パッケージにおいて、リードフレーム又は基板として機能し、外周縁に複数のメインチップパッドが設けられたメイン半導体チップと、前記メイン半導体チップ上の所定の部分に取り付けられ、外周縁に複数のサブチップパッドが設けられた少なくとも１つのサブ半導体チップと、前記メインチップパッド及びサブチップパッドが露出されるように、前記サブ半導体チップを埋め込む形態で前記メイン半導体チップ上に形成される絶縁層とを有する。そして、前記露出した任意のメインチップパッドとサブチップパッドとの間、又は任意のサブチップパッドと他のサブチップパッドとの間を電気的に接続し、前記メインチップパッド上に形成される下部障壁層と、前記下部障壁層上に形成されるシード（ｓｅｅｄ）層と、前記シード層上に形成される金属層とを含む複数の金属パターンと、前記複数の金属パターン上の所定の部分に形成された複数のソルダランドとを備えてなることを特徴とする半導体パッケージを提供するものがある（特許文献２参照）。
【００１７】
更に、半導体チップを半導体基板に搭載し、集積回路の微細金属配線技術、絶縁技術によって高性能化、機能化を図り、高密度化、低コスト化の可能な多層配線半導体装置を提供することを目的として、単一の半導体基板上に、複数の半導体チップと、それらのチップを被覆する電気的絶縁物と、この絶縁物中に埋設されチップ間を接続する配線層とを具備する半導体装置が提供されている（特許文献３参照）。そこでは、絶縁膜にコンタクトを開口し、更に、金属膜を被着して写真触刻技術を用いて配線パターンを形成し、チップ間の配線を行っている。
【００１８】
ところが、半導体回路群の電気的相互接続は、対応する電極パッドあるいは配線の接続領域に対して一対一で正確に配線接続される必要がある。ＭＣＭは、この正確さ（精密度）の点で十分とは言えない。即ち、図１７（ａ）に正常なレイアウトを示すように半導体チップ５００の電極パッド５０１と異なる半導体チップ５０２の電極パッド５０３を配線パターン５０４で接続する。この場合、支持基板あるいは所望の一つの回路層に対して、所望の精密度をもって簡易かつ効率的に多数（例えば数百個）の半導体チップを所望レイアウトで配置して固着する際にズレが生じることがあった。
【００１９】
図１７（ｂ）に位置ズレしたレイアウトを示すように、半導体チップ５０２が点線でしめす配置位置に対して実線で示す位置ズレした位置に配置されたまま上述の配線工程に進むと、形成された配線パターンが電極パッド５０１と電極パッド５０３との間で一部において接続されずに形成される。
【００２０】
これを解決するものとして、下層の露光パターンの位置と上層パターンを形成するための露光位置との位置ズレを補正し得る露光装置および露光方法が提供されている（特許文献４、特許文献５参照）。ここでは、フォトマスクを用いない直接描画装置で、基板に形成された下層配線パターンを光の照射にてモニターすることにより下層配線パターンの位置を検出し、かつ検出結果に基づいて直接描画装置の光学系に入力するパターンデータを補正することにより上層パターンを形成するための露光位置を補正している。
【００２１】
しかしながら、配線パターンデータを補正する技術では、下層パターンの全体的なずれや変形の傾向に対応して配線パターンを補正するため、支持基板に多数の半導体チップを所望レイアウトで配置してそれぞれの半導体チップに異なるズレが生じる場合には、パターン補正では必ずしも電極パッド５０１と電極パッド５０３が接続されない。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開平１１−３５４６６７号公報
【特許文献２】特開２００３−６０１５５号公報
【特許文献３】特開平４−３６３０５８号公報
【特許文献４】特開２００６−３５００３４号公報
【特許文献５】特開平３−８９５１１号公報
【特許文献６】特開平１−２１５０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
半導体チップに異なるズレが生じる場合に、図１７（ｂ）に示すように半導体チップ５００の電極パッド５０１と異なる半導体チップ５０２の電極パッド５０３を配線パターン５０４で接続するには、電極パッド相互間の配線位置の位置変化を検出し、位置変位に応じたパターンシフト量を補正しながら配線パターンを描画することが必要となる。例えば支持基板面内の領域Ａと領域Ｂの相互位置が、設計された位置に対してずれを生じていない場合には、配線パッド同士を配線によって接続できるが、領域Ａはずれず領域Ｂのみにずれが生じている場合には各々の電極パッドを設計に従った配線では接続できない。
【００２４】
そのため、半導体ウェハ上に、独立に作製された半導体集積回路領域相互間に配線を行う方法であって、各半導体集積回路領域内に作製された位置合わせマークにより配線領域の位置検出を行い、半導体集積回路領域相互間の配線位置の位置変化を検出し、位置変位に応じたパターンシフト量を補正しながらビーム走査により配線パターンを描画するものがある（特許文献６参照）。
【００２５】
しかしながら、このような従来技術でもパターンシフト量の補正はアライメトマークのシフト量の検出をもとにして配線パターンを描画している。複数の半導体チップを配線接続する場合に、図１８（ａ）に正常なレイアウトを示すように半導体チップ６００の電極パッド６０１と異なる半導体チップ６０２の電極パッド６０３を配線パターン６０４で接続する。半導体チップ６００の電極パッド６０１と異なる半導体チップ６０５の電極パッド６０６を配線パターン６０７で接続する。ここで、半導体チップ６０２と６０５が図１８（ｂ）に位置ズレしたレイアウトを示すように異なる方向にズレが生じると、一つのアライメントマークのシフト量ではパターンシフト量の補正は正確に出来ない。仮に、複数のアライメントマークを使用したとしてもどのアライメントマークをどう利用するかという点で課題があった。
【００２６】
本発明は、このような点を考慮してなされたものであって、その主たる目的は、支持基板あるいは所望の一つの回路層に対して、所望の精密度をもって簡易かつ効率的に多数（例えば数百個）のチップ状半導体回路を所望レイアウトで配置して固着することができる、半導体装置の製造方法である直接描画方法と、その実施に好適に使用できる製造装置である直接描画装置とを提供することにある。
【００２７】
本発明の他の目的は、チップ状半導体回路の電気的相互接続に電極パッドが使用される場合に、それら半導体チップの各々の接続部に所定レイアウトで形成された複数の電極パッドを、対応する電極パッドあるいは配線の接続領域に対して一対一で正確に配線接続することができる、半導体装置の製造方法と、その実施に好適に使用できる製造装置とを提供することにある。
【課題を解決するための手段】
【００２８】
この発明にかかる直接描画方法は、直接描画装置の光学ヘッド部に対して相対移動するステージ上に載せられた露光対象基板を、光学ヘッド部により直接露光する直接描画方法であって、直接描画装置のステージ上の露光対象基板の電極パッドの位置を検出する電極パッド位置検出ステップと、直接描画装置に入力された配線パターンデータと、電極パッド位置検出ステップによる検出位置から直接描画装置内の制御部が、電極接続データを生成する描画データ生成ステップと、制御部が、電極接続データを、ラスタデータ形式の装置用データに変換する変換ステップと、光学ヘッド部が、相対移動するステージ上に載せられた露光対象基板を装置用データに基づいて直接露光する露光ステップと、を備えることを特徴としたものである。
【００２９】
また本発明の請求項１記載の直接描画方法において、描画データ生成ステップが、電極パッド位置検出ステップにより該電極パッドの位置を検出すると共に、その電極パッドの位置の検出結果に基づいて電極パッド位置を示す描画データを生成するようにしたものである。
【００３０】
この発明にかかる直接描画装置は、直接描画装置の光学ヘッド部に対して相対移動するステージ上に載せられた露光対象基板を、光学ヘッド部により直接露光する直接描画装置であって、直接描画装置のステージ上の露光対象基板の電極パッドの位置を検出するモニター手段と、直接描画装置に入力された配線パターンデータと、モニター手段による検出位置から、電極接続データを生成し、電極接続データをラスタデータ形式の装置用データに変換する制御部と、光学ヘッド部が、相対移動するステージ上に載せられた露光対象基板を装置用データに基づいて直接露光することを特徴としたものである。
【発明の効果】
【００３１】
本発明の請求項１に係る直接描画方法によれば、露光対象基板の電極パッドの位置を検出してその検出位置と描画装置に入力された配線パターンデータから電極接続データを生成することができる。そして、光学ヘッド部が、生成された電極接続データより露光対象基板を直接露光するので電極パッドの位置がずれていたとしても正確に必要となる位置に対応したパターンが露光される。
【００３２】
また本発明の請求項２に係る直接描画方法によれば、電極パッドの位置の検出結果に基づいて電極パッド位置を示す描画データが生成されるので、電極パッドの位置に対応して正確に露光することができる効果を奏する。
【００３３】
また本発明の請求項３に係る直接描画装置によれば、露光対象基板の電極パッドの位置を検出してその検出位置と描画装置に入力された配線パターンデータから電極接続データを生成することができる。そして、光学ヘッド部が、生成された電極接続データより露光対象基板を直接露光するので電極パッドの位置がずれていたとしても正確に必要となる位置に対応したパターンが露光される。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態に係るパターン描画装置の側面図である。
【図２】図１に示すパターン描画装置の平面図である。
【図３】光学ヘッド部の内部構成を示す図である。
【図４】空間光変調器を拡大して示す図である。
【図５】（ａ）および（ｂ）は、可動リボンおよび固定リボンに対して垂直な面における空間光変調器の断面を示す図である。
【図６】パターン描画装置の各部と制御部との接続構成を示したブロック図である。
【図７】描画動作を制御する制御部を示すブロック図である。
【図８】パターン描画装置の動作のフローチャートである。
【図９】本実施形態の半導体装置（マルチチップモジュール）を配置した基板Ｗの模式図で、（ａ）は支持基体とメイン半導体チップ表面の平面模式図、（ｂ）は（ａ）のＡ１−Ａ２線に沿う概略断面図、（ｃ）本実施形態の基板Ｗの概略断面図、（ｄ）は絶縁層を有する基板Ｗの概略断面図である。
【図１０】（ａ）は配線パターンデータの例を示す図、（ｂ）は基板Ｗからの反射光をアライメトカメラ６０によって検出したモニター画像データを示す図、（ｃ）は電極接続データの生成を示す図である。
【図１１】半導体装置を製造する工程を示す工程順序図で、（ａ）はレジスト層除去後を示し、（ｂ）はシード層形成後である。
【図１２】半導体装置を製造する工程を示す工程順序図で、（ａ）は現像工程後を示し、（ｂ）はレジスト層除去後である。
【図１３】半導体装置を製造する工程を示す工程順序図で、（ａ）は現像工程後を示し、（ｂ）はマスクパターン除去後である。
【図１４】半導体装置を製造する工程を示す工程順序図で、（ａ）はエッチング工程後を示し、（ｂ）はソルダボール取り付け後である。
【図１５】半導体チップをパッケージする技術の概略図で、（ａ）はマルチチップモジュールを示す概略図、（ｂ）はマルチチップパッケージを示す概略図である。
【図１６】半導体チップを支持基板へ実装する場合における従来のパッケージングの例とＭＣＭ実装の例とを示す図であり、（ａ）はＱＦＰ実装、（ｂ）はＰＣＢ実装、（ｃ）はＭＣＭ実装を示す図である。
【図１７】従来技術の問題点を示す説明図で、（ａ）は正常なレイアウト、（ｂ）は位置ズレしたレイアウトを示す。
【図１８】従来技術の問題点を示す説明図で、（ａ）は正常なレイアウト、（ｂ）は位置ズレしたレイアウトを示す。
【発明を実施するための形態】
【００３５】
＜１．パターン描画装置の構成について＞
図１は、本発明の一実施形態に係るパターン描画装置１００の側面図であり、図２は図１に示すパター描画装置の平面図である。
【００３６】
このパターン描画装置１００は、感光材料が表面に付与された半導体基板やガラス基板等の基板Ｗの表面に光ビームを照射してパターンを描画する直接描画装置である。更に具体的には、マルチチップモジュールの製造工程において、露光対象基板として支持基板（以下、単に「基板」という。）Ｗの上面に形成されたレジストに、配線パターンを描画するための装置である。図１および図２に示したように、パターン描画装置１００は、主として、基板Ｗを保持するステージ１０と、ステージ１０を移動させるステージ移動機構２０と、ステージ１０の位置に対応した位置パラメータを計測する位置パラメータ計測機構３０と、基板Ｗの上面にパルス光を照射する光学ヘッド部５０と、１つのアライメントカメラ６０と、制御部７０とを備えている。
【００３７】
そして、このパターン描画装置１００では、本体フレーム１０１に対してカバー１０２が取り付けられて形成される本体内部に装置各部が配置されて本体部が構成されるとともに、本体部の外側（本実施形態では、図１に示すように本体部の右手側）に基板収納カセット１１０が配置されている。この基板収納カセット１１０には、露光処理を受けるべき未処理基板Ｗが収納されており、本体内部に配置される搬送ロボット１２０によって本体部にローディングされる。また、未処理基板Ｗに対して露光処理（パターン描画処理）が施された後、当該基板Ｗが搬送ロボット１２０によって本体部からアンローディングされて基板収納カセット１１０に戻される。このように、搬送ロボット１２０が搬送部として機能している。
【００３８】
この本体部では、図１および図２に示すように、カバー１０２に囲まれた本体内部の右手端部に搬送ロボット１２０が配置されている。また、この搬送ロボット１２０の左手側には基台１３０が配置されている。この基台１３０の一方端側領域（図１および図２の右手側領域）が、搬送ロボット１２０との間で基板Ｗの受け渡しを行う基板受渡領域となっているのに対し、他方端側領域（図１および図２の左手側領域）が基板Ｗへのパターン描画を行うパターン描画領域となっている。この基台１３０上では、基板受渡領域とパターン描画領域の境界位置にヘッド支持部１４０が設けられている。このヘッド支持部１４０では、図２に示すように、基台１３０から上方に２本の脚部材１４１、１４２が立設されるとともに、それらの脚部材１４１、１４２の頂部を橋渡しするように梁部材１４３が横設されている。そして、図１に示すように、梁部材１４３のパターン描画領域側の反対側にアライメントカメラ（撮像部）６０が固定されて、後述するようにステージ１０に保持された基板Ｗの表面（被描画面、被露光面）上の複数のアライメントマークや下層パターンを撮像可能となっている。
【００３９】
このステージ１０は基台１３０上でステージ移動機構２０によりＸ方向、Ｙ方向ならびにθ方向に移動される。すなわち、ステージ移動機構２０は、ステージ１０を水平面内で２次元的に移動させて位置決めするとともに、θ軸（鉛直軸）回りに回転させて後述する光学ヘッド部５０に対する相対角度を調整して位置決めする。
【００４０】
また、このように構成されたヘッド支持部１４０に対して光学ヘッド部５０が上下方向に移動自在に取り付けられている。このようにヘッド支持部１４０に対し、アライメントカメラ６０と光学ヘッド部５０とが取り付けられており、ＸＹ平面内での両者の位置関係は固定化されている。また、この光学ヘッド部５０は、基板Ｗへのパターン描画を行うもので、ヘッド移動機構（図示省略）により上下方向に移動される。そして、ヘッド移動機構が作動することで、光学ヘッド部５０が上下方向に移動し、光学ヘッド部５０とステージ１０に保持される基板Ｗとの距離を高精度に調整可能となっている。このように、光学ヘッド部５０が描画ヘッドとして機能している。
【００４１】
また、基台１３０の基板受渡側と反対側の端部（図１および図２の左手側端部）においても、２本の脚部材１４４が立設されている。そして、梁部材１４３と２本の脚部材１４４の頂部とを橋渡しするように光学ヘッド部５０の光学系を収納したボックス１７２が設けられており、基台１３０のパターン描画領域を上方から覆っている。
【００４２】
ステージ１０は、円筒状の外形を有し、その上面に基板Ｗを水平姿勢に載置して保持するための保持部である。ステージ１０の上面には、複数の吸引孔（図示省略）が形成されている。このため、ステージ１０上に基板Ｗが載置されると、基板Ｗは、複数の吸引孔の吸引圧によりステージ１０の上面に吸着固定される。なお、本実施形態において描画処理の対象となる基板Ｗの上面（主面）には、レジスト（感光材料）の層が予め形成されている。
【００４３】
ステージ移動機構２０は、パターン描画装置１００の基台１３０に対してステージ１０を主走査方向（Ｙ軸方向）、副走査方向（Ｘ軸方向）、および回転方向（Ｚ軸周りの回転方向）に移動させるための機構である。ステージ移動機構２０は、ステージ１０を回転させる回転機構２１と、ステージ１０を回転可能に支持する支持プレート２２と、支持プレート２２を副走査方向に移動させる副走査機構２３と、副走査機構２３を介して支持プレート２２を支持するベースプレート２４と、ベースプレート２４を主走査方向に移動させる主走査機構２５と、を有している。
【００４４】
回転機構２１は、ステージ１０の内部に取り付けられた回転子により構成されたモータを有している。また、ステージ１０の中央部下面側と支持プレート２２との間には回転軸受機構が設けられている。このため、モータを動作させると、回転子がθ方向に移動し、回転軸受機構の回転軸を中心としてステージ１０が所定角度の範囲内で回転する。
【００４５】
副走査機構２３は、支持プレート２２の下面に取り付けられた移動子とベースプレート２４の上面に敷設された固定子とにより副走査方向の推進力を発生させるリニアモータ２３ａを有している。また、副走査機構２３は、ベースプレート２４に対して支持プレート２２を副走査方向に沿って案内する一対のガイドレール２３ｂを有している。このため、リニアモータ２３ａを動作させると、ベースプレート２４上のガイドレール２３ｂに沿って支持プレート２２およびステージ１０が副走査方向に移動する。
【００４６】
主走査機構２５は、ベースプレート２４の下面に取り付けられた移動子とヘッド支持部１４０の上面に敷設された固定子とにより主走査方向の推進力を発生させるリニアモータ２５ａを有している。また、主走査機構２５は、ヘッド支持部１４０に対してベースプレート２４を主走査方向に沿って案内する一対のガイドレール２５ｂを有している。このため、リニアモータ２５ａを動作させると、基台１３０上のガイドレール２５ｂに沿ってベースプレート２４、支持プレート２２、およびステージ１０が主走査方向に移動する。なお、このようなステージ移動機構２０としては、従来から多用されているＸ−Ｙ−θ軸移動機構を用いることができる。
【００４７】
位置パラメータ計測機構３０は、レーザ光の干渉を利用してステージ１０についての位置パラメータを計測するための機構である。位置パラメータ計測機構３０は、主として、レーザ光出射部３１、ビームスプリッタ３２、ビームベンダ３３、第１の干渉計３４、および第２の干渉計３５を有する。
【００４８】
レーザ光出射部３１は、計測用のレーザ光ＭＬを出射するための光源装置である。レーザ光出射部３１は、固定位置、すなわち本装置の基台１３０や光学ヘッド部５０に対して固定された位置に設置されている。レーザ光出射部３１から出射されたレーザ光ＭＬは、まず、ビームスプリッタ３２に入射し、ビームスプリッタ３２からビームベンダ３３へ向かう第１の分岐光ＭＬ１と、ビームスプリッタ３２から第２の干渉計３５へ向かう第２の分岐光ＭＬ２とに分岐される。
【００４９】
第１の分岐光ＭＬ１は、ビームベンダ３３により反射され、第１の干渉計３４に入射するとともに、第１の干渉計３４からステージ１０の−Ｙ側の端辺の第１の部位（ここでは、−Ｙ側の端辺の中央部）１０ａに照射される。そして、第１の部位１０ａにおいて反射した第１の分岐光ＭＬ１が、再び第１の干渉計３４へ入射する。第１の干渉計３４は、ステージ１０へ向かう第１の分岐光ＭＬ１とステージ１０から反射した第１の分岐光ＭＬ１との干渉に基づき、ステージ１０の第１の部位１０ａの位置に対応した位置パラメータを計測する。
【００５０】
一方、第２の分岐光ＭＬ２は、第２の干渉計３５に入射するとともに、第２の干渉計３５からステージ１０の−Ｙ側の端辺の第２の部位（第１の部位１０ａとは異なる部位）１０ｂに照射される。そして、第２の部位１０ｂにおいて反射した第２の分岐光ＭＬ２が、再び第２の干渉計３５へ入射する。第２の干渉計３５は、ステージ１０へ向かう第２の分岐光ＭＬ２とステージ１０から反射した第２の分岐光ＭＬ２との干渉に基づき、ステージ１０の第２の部位１０ｂの位置に対応した位置パラメータを計測する。第１の干渉計３４および第２の干渉計３５は、それぞれの計測により取得された位置パラメータを、制御部７０へ送信する。
【００５１】
光学ヘッド部５０は、ステージ１０上に保持された基板Ｗの上面に向けてパルス光を照射する光照射部である。光学ヘッド部５０は、ステージ１０およびステージ移動機構２０を跨ぐようにして基台１３０上に架設された梁部材１４３と、梁部材１４３上に副走査方向の略中央に設けられた１つの光学ヘッド部５０とを有する。光学ヘッド部５０は、照明光学系５３を介して１つのレーザ発振器５４に接続されている。また、レーザ発振器５４には、レーザ発振器５４の駆動を行うレーザ駆動部５５が接続されている。レーザ駆動部５５を動作させると、レーザ発振器５４からパルス光が出射され、当該パルス光が照明光学系５３を介して光学ヘッド部５０の内部に導入される。
【００５２】
光学ヘッド部５０の内部には、照明光学系５３から光学ヘッド部５０の内部にパルス光を導入部から導入し、導入されたパルス光は、所定のパターン形状に成形された光束としてパルス光が基板Ｗの上面に照射され、基板Ｗ上のレジスト等の感光層を露光することにより、基板Ｗの上面にパターンが描画される。
【００５３】
図１のパターン描画装置１００では、光源であるレーザ発振器５４がボックス１７２内に設けられ、光学系を介してレーザ発振器５４からの光が光学ヘッド部５０の内部へと導入される。本実施の形態における基板Ｗの主面上には紫外線の照射により感光するレジスト（感光材料）が予め形成されており、レーザ発振器５４は、波長３５５ｎｍの紫外線を出射する３倍波固体レーザとされる。もちろん、レーザ発振器５４は基板Ｗの感光材料が感光する波長帯に含まれる他の波長の光を出射するものであってもよい。
【００５４】
図３は光学ヘッド部５０の内部構成を示す図であり、図３では光学ヘッド部５０内の各構成を符号５１０で付す破線の矩形にて囲んでいる。図３に示す光学ヘッド部５０は、回折格子型の空間光変調器５１１を有する光変調ユニット５１２、並びに、画像信号処理部５１３および露光制御部５１４に接続されるとともに光変調ユニット５１２の変調制御を行う描画制御部５１５を備える。なお、図３中の露光制御部５１４および画像信号処理部５１３は図１中の制御ユニット７０内に設けられている。
【００５５】
光学ヘッド部５０内へと導入されるレーザ発振器５４からの光は、照明光学系５３およびミラー５１６により、その反射面の法線が光軸Ｊ１に対して傾斜して配置される光変調ユニット５１２の空間光変調器５１１へと導かれる。このとき、レーザ発振器５４からの入射光は照明光学系５３により強度分布が均一な線状の光（光束断面が線状の光）とされ、空間光変調器５１１上の変調動作の有効領域に照射される。空間光変調器５１１では、描画制御部５１５の制御に基づいてミラー５１６からの光が空間変調され、光軸Ｊ１に沿って投影光学系５１７のレンズ５１８へと入射する。
【００５６】
投影光学系５１７のレンズ５１８、５１９および遮蔽板５２０は両側テレセントリックとなるシュリーレン（ｓｃｈｒｉｅｒｅｎ）光学系を構築しており、レンズ５１８を通過した光は開口を有する遮蔽板５２０へと導かれ、一部の光（後述の０次光）は開口を通過してレンズ５１９へと導かれ、残りの光（後述の（±１）次回折光）は遮蔽板５２０にて遮蔽される。レンズ５１９を通過した光はズームレンズ５２１へと導かれ、フォーカシングレンズ５２２を介して所定の倍率にて感光材料上へと導かれる。なお、投影光学系５１７は必ずしもレンズ５１８、５１９、遮蔽板５２０、ズームレンズ５２１およびフォーカシングレンズ５２２により構成される必要はなく、他の光学素子が追加される等してもよい。
【００５７】
図４は、空間光変調器５１１を拡大して示す図である。図４に示す空間光変調器５１１は半導体装置製造技術を利用して製造され、格子の深さを変更することができる回折格子となっている。空間光変調器５１１には複数の可動リボン５３０ａおよび固定リボン５３１ｂが交互に平行に配列形成され、後述するように、可動リボン５３０ａは背後の基準面に対して個別に昇降移動可能とされ、固定リボン５３１ｂは基準面に対して固定される。回折格子型の空間光変調器としては、例えば、ＧＬＶ（Ｇｒａｔｉｎｇ Ｌｉｇｈｔ Ｖａｌｖｅ：グレーチング・ライト・バルブ）（シリコン・ライト・マシーンズ（サンノゼ、カリフォルニア）の登録商標）が知られている。
【００５８】
図５（ａ）および図５（ｂ）は、可動リボン５３０ａおよび固定リボン５３１ｂに対して垂直な面における空間光変調器５１１の断面を示す図である。なお、図５（ａ）および図５（ｂ）に示す空間光変調器５１１では、実際よりも可動リボン５３０ａおよび固定リボン５３１ｂの数が少ない。
【００５９】
可動リボン５３０ａはその上面が、空間光変調器５１１の基板の上面である基準面５３２に平行な帯状の可動反射面５３３ａとなっており、固定反射部である固定リボン５３１ｂはその上面が基準面５３２に平行な帯状の固定反射面５３４ｂとなっている。図５（ａ）は可動リボン５３０ａと基準面５３２との間に電圧（電位差）が与えられ、静電気力により可動リボン５３０ａが基準面５３２に向かって撓んだ状態における断面を示しており、図５（ｂ）は可動リボン５３０ａが撓まない初期状態を示している。
【００６０】
図５（ｂ）に示すように、空間光変調器５１１に電圧を入力しない状態では、可動リボン５３０ａおよび固定リボン５３１ｂが基準面５３２ｃに対して同じ高さに位置して、空間光変調器５１１の表面は面一となり、入射光Ｌ１の反射光が０次光Ｌ２として導出される。一方、空間光変調器５１１に所定の電圧を入力している状態では、図５（ａ）に示すように可動リボン５３０ａが固定リボン５３１ｂよりも基準面５３２ｃ側に撓んで可動リボン５３０ａが回折格子の溝の底面となる。そして、可動リボン５３０ａの反射面と固定リボン５３１ｂの反射面との間の光路差が入射光Ｌ１の波長の半分となり、１次回折光Ｌ３が空間光変調器５１１から導出され、０次光Ｌ２は消滅する。
【００６１】
図５（ａ）に示すように可動リボン５３０ａが所定の量だけ撓んだ状態では、レーザ発振器５４から可動反射面５３３ａを経由して感光材料へと至る光の経路と、レーザ発振器５４から固定反射面５３４ｂを経由して感光材料へと至る光の経路との差（以下、単に「可動反射面５３３ａと固定反射面５３４ｂとの間の光路差」という。）が、（（ｎ＋１／２）λ）（ただし、λは入射光Ｌ１の波長であり、ｎは任意の整数である。）となるようにされている。これにより、図５（ａ）の状態では、可動反射面５３３ａにて反射される光と固定反射面５３４ｂにて反射される光との位相差により生じる空間光変調器５１１からの（±１）次回折光Ｌ３（さらには、高次の回折光）の強度が最大となり、０次光の強度は最小となる。
【００６２】
実際には、空間光変調器５１１にて可動リボン５３０ａおよび固定リボン５３１ｂが配列される方向（すなわち、各リボンの長手方向に垂直かつ基準面５３２に平行な方向）を配列方向として、レーザ発振器５４からの光は配列方向に垂直、かつ、基準面５３２の法線に対して傾斜した光軸Ｊ１に沿って空間光変調器５１１へと入射しており、空間光変調器５１１への光の入射角をα（図３参照）、可動リボン５３０ａが撓まない状態での可動反射面５３３ａと固定反射面５３４ｂとの（基準面５３２からの）高さの差をＤｆとすると、可動反射面５３３ａと固定反射面５３４ｂとの間の光路差は（２Ｄｆ・ｃｏｓα）として表される。したがって、光路差（２Ｄｆ・ｃｏｓα）が（（ｎ＋１／２）λ）となるように、レーザ発振器５４からの光の波長λ、可動反射面５３３ａと固定反射面５３４ｂとの高さの差Ｄｆ、および、空間光変調器５１１への光の入射角αが予め決定されている。
【００６３】
例えば、可動リボン５３０ａが撓まない状態における可動反射面５３３ａと固定反射面５３４ｂとの間の光路差を（７／２）λとする場合には、可動反射面５３３ａと固定反射面５３４ｂとの高さの差Ｄｆは（（７／４）λ／ｃｏｓα）とされる。なお、空間光変調器５１１へと入射する光は、光軸Ｊ１および配列方向に垂直な方向に関して僅かに集光しつつ配列方向に関して平行な状態とされている。
【００６４】
一方、図５（ｂ）に示すように可動リボン５３０ａが撓まない初期状態では、可動反射面５３３ａと固定反射面５３４ｂとの間の光路差が（ｎ・λ）（ただし、λは入射光Ｌ１の波長であり、ｎは任意の整数である。）となるようにされている。すなわち、可動リボン５３０ａが撓んだ状態での可動反射面５３３ａと固定反射面５３４ｂとの高さの差をＤｎとして、光路差（２Ｄｎ・ｃｏｓα）が（ｎ・λ）と等しくなるようにされ、これにより、図５（ｂ）の状態では、可動反射面５３３ａからの反射光と固定反射面５３４ｂからの反射光とが強めあって最大強度の０次光Ｌ２が空間光変調器３３から出力される。
【００６５】
また、図５（ａ）および図５（ｂ）に示すように、配列方向に関して可動リボン５３０ａと固定リボン５３１ｂとはほぼ同じ幅となっている。なお、複数の可動リボン５３０ａおよび複数の固定リボン５３１ｂのそれぞれの幅の長さはコントラストや反射率を考慮して最適化することが可能である。この場合には、これらの長さはお互いに微少量ずつ異なることになる。
【００６６】
既述のように、複数の可動リボン５３０ａおよび固定リボン５３１ｂ上には、光束断面が配列方向に長い線状の光が照射される。空間光変調器５１１では、隣接する各１本の可動リボン５３０ａおよび固定リボン５３１ｂを１つのリボン対とすると、互いに隣接する３個以上のリボン対が描画されるパターンの１つの画素に対応する。本実施の形態では、互いに隣接する４個のリボン対の集合が１つの画素に対応する変調素子とされ、図４では１つの変調素子を構成するリボン対の集合を符号５３５が付せられた太線の矩形にて囲んでいる。
【００６７】
空間光変調器５１１では、図４のドライバ回路ユニット５３６が有する複数のドライバ回路から入力される電圧（以下、「入力電圧」という。）に従って複数の変調素子５３７の可動リボン５３０ａの状態がそれぞれ変化し、各変調素子５３７が、１次回折光（（＋１）次回折光および（−１）次回折光））を出射するＯＦＦ状態と０次光（正反射光）を出射するＯＮ状態との間で遷移可能とされる。空間光変調器５１１から出射される０次光および１次回折光は、既述のように投影光学系５１７へと導かれ、０次光は遮蔽板５２０の開口を通過して感光材料上へと導かれ、１次回折光は遮蔽板５２０にて遮蔽される。これにより、光学ヘッド部５０において、感光材料上にてＸ方向（すなわち、走査方向に垂直な方向）に並ぶ複数の照射領域のそれぞれに変調された光の照射が可能となる。
【００６８】
光学ヘッド部５０は、副走査方向に沿って１個の変調素子５３７が配列されている。ステージ１０を＋Ｙ方向に移動させつつ、各変調素子５３７からパルス光を断続的に照射すると、基板Ｗの上面に繰り返し投影され、図３に示したように、所定の露光幅を有する１本のパターン群として基板Ｗの上面に描画される。パターン描画装置１は、１回の主走査方向への描画が完了すると、ステージ１０を＋Ｘ方向に略露光幅分だけ移動させる。その後、パターン描画装置１は、ステージ１０を−Ｙ方向に移動させつつ、各変調素子５３７からパルス光を断続的に照射する。このように、パターン描画装置１は、光学ヘッド部５０の変調素子５３７の個数に対応した露光幅分ずつ基板Ｗを副走査方向にずらしながら、主走査方向へのパターンの描画を所定回数繰り返すことにより、基板Ｗの描画領域全面に規則性パターンを形成する。
【００６９】
アライメントカメラ６０は、後述する基板Ｗの上面に予め形成されたアライメントマークを撮影するためのモニター手段を構成する撮影部である。アライメントカメラ６０は、例えば、ＣＣＤカメラにより構成され、梁部材１４３を介して基台１３０に固定されている。本実施形態では、後述するように、基板Ｗの上面の四隅にアライメントマークが形成されている。
【００７０】
アライメントカメラ６０によりアライメントマークを撮影するときには、まず、パターン描画装置１は、ステージ１０を最も−Ｙ側の位置（図１、図２中の左側位置）に移動させる。そして、アライメントカメラ６０による撮影を実行させることにより、各アライメントマークの画像を取得する。取得された各アライメントマークの画像は、アライメントカメラ６０から制御部７０へ送信される。
【００７１】
更に、このアライメントカメラ６０の撮像画像を用いて、下層パターンのモニターによる半導体チップの電極パッドの位置検出が行なわれる。基板Ｗからの反射光をアライメントカメラ６０によって検出した場合の光強度分布を２次微分することによって得られるエッジ検出信号で制御部７０は、半導体チップの電極パッドの位置を検出する。そして、後述するように、この検出による位置情報によって制御部７０によって電極接続に対応する描画データの生成が行なわれる。
【００７２】
基板Ｗ上にすでに配置されている半導体チップの金属膜からなる電極パッドに対してビームを照射すると、その反射光のうちの赤外光成分が、ＣＣＤカメラに入射する。赤外光成分は、レジストの反応にほとんど寄与せず、レジストを透過できるため電極パッドを観察できる。下層が金属膜によって全面覆われている場合は、その下の層を観察することはできない。通常の基板Ｗでは、電極パッドが全面を覆う可能性は少ないため、レジストを透過して下層を観察できる赤外光成分を用いるのが最も望ましい。
【００７３】
制御部７０は、種々の演算処理を実行しつつ、パターン描画装置１００内の各部の動作を制御するための情報処理部である。図６は、パターン描画装置１００の上記各部と制御部７０との間の接続構成を示したブロック図である。図６に示したように、制御部７０は、上記のリニアモータ２１ａ，２３ａ，２５ａ、レーザ光出射部３１、第１の干渉計３４、第２の干渉計３５、照明光学系５３、レーザ駆動部５５、投影光学系５２３、およびアライメントカメラ６０と電気的に接続されている。制御部７０は、例えば、ＣＰＵやメモリを有するコンピュータにより構成され、コンピュータにインストールされたプログラムに従ってコンピュータが動作することにより、上記各部の動作制御を行う。
【００７４】
また、上記のように構成された制御部７０は描画動作を制御するために図７に示すように制御部７０としてのコンピュータ７１はＣＰＵやメモリ７２等を有しており、露光制御部５１４とともに電装ラック（図示省略）内に配置されている。図７は、描画動作を制御する制御部を示すブロック図である。コンピュータ７１内のＣＰＵが所定のプログラムに従って演算処理することにより、ラスタライズ部７３およびデータ生成部７５が実現される。例えば１つの半導体パッケージに相当するパターンのデータは外部のＣＡＤ等により生成されたパターンデータであり、予め配線パターンデータ７６としてメモリ７２に準備されており、当該配線パターンデータ７６とデータ生成部７５に基づき後述するようにして半導体パッケージの描画パターンが基板Ｗ上に描画される。
【００７５】
ラスタライズ部７３は、データ生成部７５によって生成された描画データが示す単位領域を分割してラスタライズし、ラスタデータ７７を生成しメモリ７２に保存する。こうしてラスタデータ７７の準備後、または、ラスタデータ７７の準備と並行して、未処理の基板Ｗが描画される。
【００７６】
一方、データ生成部７５はアライメントカメラ６０からの画像データを取得し、電極パッドの検出結果から配置ズレに対応した電極接続データの生成を行う。なお、このデータ生成については、１つの分割領域のデータ生成が終了すると、生成後のラスタデータ７７が露光制御部５１４へと送られる。
【００７７】
こうして生成された描画データは、データ生成部７５から露光制御部５１４へと送られ、露光制御部５１４が光変調ユニット５１２、ステージ移動機構２０の各部を制御することにより１ストライプ分の描画が行われる。なお、露光動作についは上記したとおり空間変調器５１１による電界発生制御により行われる。そして、１つのストライプに対する露光記録が終了すると、次の分割領域に対して同様の処理が行われ、ストライプごとに描画が繰り返される。
【００７８】
＜２．ステージの位置制御について＞このパターン描画装置１００は、上記の第１の干渉計３４、第２の干渉計３５の各計測結果に基づいてステージ１０の位置を制御する機能を有する。以下では、このようなステージ１０の位置制御について説明する。
【００７９】
既述の通り、第１の干渉計３４および第２の干渉計３５は、それぞれ、ステージ１０の第１の部位１０ａおよび第２の部位１０ｂの位置に対応した位置パラメータを計測する。第１の干渉計３４および第２の干渉計３５は、それぞれの計測により取得された位置パラメータＰ１，Ｐ２を、制御部７０へ送信する。図７に示したように、制御部７０は、算出部としてのコンピュータ７１を有する。このコンピュータ７１の機能は、例えば、コンピュータ７１のＣＰＵが所定のプログラムに従って動作することにより実現される。
【００８０】
一方、制御部７０は、第１の干渉計３４および第２の干渉計３５から送信された位置パラメータに基づいてステージ１０の位置（Ｙ軸方向の位置およびＺ軸周りの回転角度）を算出する。次に、制御部７０は、算出されたステージ１０の位置を参照しつつ、ステージ移動機構２０を動作させることにより、ステージ１０の位置やステージ１０の移動速度を正確に制御する。ここでは、制御部７０は、ステージ１０をＺ軸周りに回転させることにより、主走査方向の移動に伴うステージ１０の傾き（Ｚ軸周りの回転角度のずれ）も補正する。また、制御部７０は、算出されたステージ１０の位置を参照しつつ、レーザ駆動部５５を動作させることにより、基板Ｗの上面に対するパルス光の照射位置を正確に制御する。
【００８１】
＜３．パターン描画装置の動作について＞続いて、上記のパターン描画装置１００の動作の一例について、図８のフローチャートを参照しつつ説明する。
【００８２】
パターン描画装置１００において基板Ｗの処理を行うときには、まず、光学ヘッド部５０から照射されるパルス光の位置や光量を調整するキャリブレーション処理を行う（ステップＳ１）。キャリブレーション処理においては、まず、ベースプレート２４を移動させることにより、図示しないＣＣＤカメラを光学ヘッド部５０の下方に配置する。そして、ＣＣＤカメラを副走査方向に移動させつつ、光学ヘッド部５０からパルス光を照射し、照射されたパルス光をＣＣＤカメラにより撮影する。制御部７０は、取得された画像データに基づいて、光学ヘッド部５０の照明光学系５３を動作させ、これにより、光学ヘッド部５０から照射されるパルス光の位置や光量を調整する。
【００８３】
キャリブレーション処理が完了すると、次に、作業者または搬送ロボット１２０が、基板Ｗを搬入してステージ１０の上面に載置する（ステップＳ２）。後述の図９に示すように基板Ｗの上面の四隅には、アライメントマーク８４が予め形成されている。また、基板Ｗの上面にはレジストによる感光材料層が予め形成されている。
【００８４】
続いて、パターン描画装置１は、ステージ１０上に載置された基板Ｗと光学ヘッド部５０との相対位置を調整するアライメント処理を行う（ステップＳ３）。上記のステップＳ２では、基板Ｗはステージ１０上のほぼ所定の位置に載置されるのであるが、微細なパターンを描画するための位置精度としては十分でない場合が多い。このため、アライメント処理を行うことにより基板Ｗの位置や傾きを微調整して、後続の描画処理の精度を向上させる。
【００８５】
アライメント処理においては、まず、基板Ｗの上面の四隅に形成されたアライメントマーク８４を、アライメントカメラ６０によりそれぞれ撮影する。制御部７０は、アライメントカメラ６０により取得された画像中の各アライメントマーク８４の位置に基づいて、基板Ｗの理想位置からのずれ量（Ｘ軸方向の位置ずれ量、Ｙ軸方向の位置ずれ量、およびＺ軸周りの傾き量）を算出する。そして、算出されたずれ量を低減させる方向にステージ移動機構２０を動作させることにより、基板Ｗの位置を補正する。
【００８６】
続いて、パターン描画装置１は、アライメント処理後の基板Ｗに対して描画処理を行う（ステップＳ４）。すなわち、パターン描画装置１は、ステージ１０を主走査方向および副走査方向に移動させつつ、光学ヘッド部５０から基板Ｗの上面に向けてパルス光を照射することにより、基板Ｗの上面に規則性パターンを描画する。
【００８７】
描画処理が完了すると、パターン描画装置１は、ステージ移動機構２０を動作させてステージ１０および基板Ｗを搬出位置に移動させる。そして、作業者または搬送ロボット１２０が、ステージ１０の上面から基板Ｗを搬出する（ステップＳ５）。
【００８８】
本発明の要旨は、リードフレームや基板の役目をする１つの半導体チップ上に金属パターンを用いて複数の半導体チップを直接取り付けることである。このような半導体装置を製造するに際して本発明の直接描画方法と直接描画装置によれば本発明の目的を容易に達成することができる。以下、半導体装置としてはシリコン基板、金属フィルム、セラミック、ガラス基板等の支持基体に多数個の半導体チップを取り付ける半導体パッケージを例として説明する。
【００８９】
図９は、パターン描画装置１００にて処理される半導体装置（マルチチップモジュール）を備えた基板Ｗの構成する模式図である。図９（ａ）はメイン半導体チップのみを備えた基板Ｗ全体の平面模式図、図９（ｂ）は図９（ａ）のＡ１−Ａ２線に沿う概略断面図である。図９（ｃ）は、半導体装置を備えた基板Ｗの概略断面図で、図９（ｄ）は上面に絶縁層が塗布された状態を示す概略断面図ある。半導体装置（マルチチップモジュール）は、図９（ｃ）に示すように、サブ半導体チップがメイン半導体チップ上に形成されており、この半導体装置が支持基体に保持された状態のものを基板Ｗとして取り扱われる。なお、本来は支持基体上に複数の半導体装置が配置されているが、以下の説明では便宜上、１個の半導体装置が配置されている基板Ｗを例として説明する。
【００９０】
以下に、基板Ｗの構成について述べる。図９（ａ）を参照すると、リードフレームや基板の役目をする１つの半導体チップ、すなわち外周縁に沿って複数の電極パッドとしてのメインチップパッド８１が設けられたメイン半導体チップ８０上の所定の部分に、サブ半導体チップ８２、８３（図９（ｃ）参照）を取り付けるための接着剤８２ａ、８３ａを塗布する。メイン半導体チップ８０は、周縁に相当する位置に４個の位置決め用のアライメントマーク８４を備えている。各アライメントマーク８４は一辺約０．１ｍｍの領域に収まる十字形の多層膜反射層からなる。この多層膜反射層は、蒸着等の方法によって形成され、赤外線を効率よく反射するものである。
【００９１】
そして、メイン半導体チップ８０が円形の支持基体９９に装着されている。支持基体９９は樹脂等にて形成された板状体であり、図９（ｂ）に示されるようにその表面にメイン半導体チップ８０が配置される凹部９９ａが形成され、この凹部９９ａにメイン半導体チップ８０が配置される状態でメイン半導体チップ８０上面と支持基体９９の上面は面一となる。凹部９９ａはメイン半導体チップ８０の外周が嵌合する大きさで、メイン半導体チップ８０は支持基体９９に対して位置固定されることとなる。
【００９２】
ここで、メイン半導体チップ８０及びサブ半導体チップ８２、８３の組み合わせとしては、マイクロプロセッサ及びメモリの組み合わせ、マイクロプロセッサ及び非メモリの組み合わせ、メモリ及び非メモリの組み合わせなどを挙げることができる。
【００９３】
図９（ｃ）を参照すると、メイン半導体チップ８０上の所定の部位に塗布された接着剤８２ａ、８３ａ上に、複数の電極パッドとしてのサブチップパッド８５、８６をそれぞれ有するサブ半導体チップ８２、８３を取り付ける。ここで、サブ半導体チップ８２、８３のサイズは、少なくともメイン半導体チップ８０のサイズより小さいのが好ましい。また、このメイン半導体チップ８０上に、複数のサブチップパッド８５、８６を取り付けたものがマルチチップモジュールとしての半導体装置である。そして、この半導体装置を支持基体９９にて一体的に保持したものが基板Ｗである。
【００９４】
また、メイン半導体チップ８０に形成されたメインチップパッド８１のサイズ及びサブ半導体チップ８２、８３に形成されたサブチップパッド８５、８６のサイズは、２５μｍ〜１５０μｍ程度が好ましい。
【００９５】
次に、図９（ｄ）に示すようにメイン半導体チップ８０上にサブ半導体チップ８２、８３を完全に埋め込むように、樹脂、すなわち絶縁層８７を形成しパターン描画装置１００を用いた配線パターン描画方法を用いた露光・エッチング工程を行い、絶縁層８７の一部を選択的に除去する。これにより、メイン半導体チップ８０に設けられたメインチップパッド８１及びサブ半導体チップ８２、８３に設けられたサブチップパッド８５、８６の上部を露出させる。ここで、絶縁層８７としては、非導電性のポリイミド、ポリマー等が使用されることができる。
【００９６】
以下、パターン描画装置１００を用いた直接描画方法の処理動作を説明する。パターン描画装置１００では、図９（ｄ）に示す絶縁層８７を有する基板Ｗに更に絶縁層８７上面全体にレジスト層を形成された基板Ｗが基板収納用カセット１１０に収容されており、図６に示すように制御部７０からの指令に応じて基板受渡領域に位置するステージ１０の間で搬送される（ステップＳ１、Ｓ２）。
【００９７】
その後、ステージ移動機構２０によりステージ１０がアライメントカメラ６０の直下位置に移動して基板Ｗ上の各アライメントマーク（基準マーク）８４を順番にアライメントカメラ６０の撮像可能位置に位置決めし、アライメトカメラ６０によるマーク撮像が実行されアライメント（ステップＳ３）が実行される。アライメントカメラ６から出力される画像信号は電装ラック内の制御部７０により処理され、アライメントマーク８４のステージ１０上の位置が正確に求められる。ここで、ステージ１０を光学ヘッド部５０の直下位置に移動させた後に当該アライメントを行ってもよい。
【００９８】
アライメント処理について更に説明する。基板Ｗは図示しないプリアライメント部でメカアライメント処理によってメカニカルなプリアライメントが行われてステージ１０に装着される。続いて、アライメントカメラ６０を用いてアライメント処理を行う。最初に基板Ｗとステージ１０の回転中心のズレを補正するセンタリングを行う。センタリング処理を行うことで次に続く基板Ｗの位置決めは、回転補正だけで行えるというメリットがある。
【００９９】
基板Ｗのアライメントマーク８４が、アライメントカメラ６０で基板Ｗの表面側から赤外線で絶縁層８７とレジスト層を透過して、低倍で観察される。すなわち、初めにアライメントマーク８４を低倍で撮像して基板Ｗの回転中心位置を求め、この処理の結果を用いて、ステージ１０の回転中心に対するＸ方向のずれとＹ方向のずれを算出する。
【０１００】
次に、アライメントカメラ６０に対する基板Ｗの位置関係に対する直交２軸方向（Ｘ、Ｙ方向）のズレ量を検出し、このズレ量を補正する。再度、アライメントマーク８４がアライメントカメラ６０で撮像可能な位置にステージ１０を移動し、基板Ｗの端部のアライメントマーク８４を検出する。ここでアライメントマーク８４と回転中心の距離は遠いので、基板Ｗをステージ１０に置いた際のθ成分の影響をうける。よって、アライメントマーク８４の検出でセンタリング後の基板Ｗのズレ角を補正する。なお、アライメントマーク８４の撮像に際してステージ１０を移動させたが、アライメトカメラ６０を移動するように構成してもよい。
【０１０１】
アライメントマーク８４の位置を計測し、その計測結果に基づいて基板Ｗの回転角度位置を補正する。即ち、基板Ｗをセンタリング後の基板Ｗを回転させてアライメントマーク８４が２軸方向に目標位置に位置されるように回転される。アライメントマーク８４は、基板Ｗがセンタリングされていれば基板Ｗの端部において目標位置に位置していることとなる。よって、予め基板Ｗの端部位置に配置されている情報に基づいて、得られた画像の目標位置とのズレを検出しているので、アライメントマーク８４の画像情報が基板端部位置情報として制御部７０によって判断され、露光制御部５１４を介してステージ移動機構２０が制御される。
【０１０２】
撮像画像の中からアライメントマーク８４を検出する方法として、いわゆる２値化処理と称される方法が知られている。この方法は、基板Ｗ表面を撮影した多階調画像を、例えばモード法と呼ばれる手法で設定した階調値を閾値に設定して、２値画像に変換することで、画像中のアライメントマーク８４を検出するものである。
【０１０３】
このようにしてアライメントマーク８４が検出されると、２値化処理された撮像画像に対して、パターン認識の手法を駆使してこのアライメントマーク８４を有する基板Ｗとアライメトカメラ６０との回転角度誤差が算出され、その誤差を打ち消すように、基板Ｗを載置するステージ１０が駆動される。そして、これらの位置情報に基づきθ軸駆動部が作動してステージ１０を鉛直軸回りに微小回転させて基板Ｗへのパターン描画に適した向きとして光学ヘッド部５０との位置関係がアライメント（位置合わせ）される。
【０１０４】
なお、アライメントマーク位置を求める方法は、２値化処理に限らず、例えば、マークの輪郭を抽出し、パターンマッチングする方法など様々な方法が有る。
【０１０５】
図８に戻って、メカプリアライメント処理によるメカニカルなアライメントが済み、ステージ１０上に乗せられた基板Ｗに対して、アライメントが行われる。こうして基板Ｗの位置決めを終えると、この基板Ｗのステージ１０上のズレ量が補正された位置情報に基づいて、光学ヘッド部５０を用いて描画パターンを基板Ｗに焼きつける露光処理である描画処理が開始される（ステップＳ４）。
【０１０６】
次に、描画処理（ステップＳ４）として以下の詳細な処理が行われる。ここで、本実施の形態のパターン描画装置１００での直接描画方法に先立って、下層パターンのモニターによる電極パッドの位置検出について、図１０（ａ）、（ｂ）、（ｃ）を用いて説明する。図１０（ａ）は下層パターンとしての配線パターンデータ７６の例を示す図であり、図１０（ｂ）は基板Ｗからの反射光をアライメトカメラ６０によって検出したモニター画像データを示す図である。図１０（ｂ）は基板Ｗからの反射光をアライメントカメラ６０によって検出した場合のｘ方向の光強度分布と、それを２次微分することによって得られるエッジ検出信号とによって得られる図である。図１０（ｃ）は電極接続データの生成を示す図である。
【０１０７】
図１０（ａ）において、配線パターンデータ７６は、点線で示すメイン半導体チップ８０の平面領域に相当する２次元領域８００で示される。この２次元領域８００内にサブ半導体チップ８２、８３に対応する領域８２ｂ、８３ｂが設定される。この領域８２ｂ、８３ｂではサブチップパッド８５、８６に対応する領域８５ａ、８５ｂ、８５ｃ、８５ｄ、８６ａ、８６ｂが設定されている。更に、メイン半導体チップ８０のメインチップパッド８１に対応する複数の領域８１ａ、８１ｂ（便宜上、２つのみを示す）が設定される。そして、動作命令として、それぞれの領域の電極接続パターンが設定される。具体的にはメイン半導体チップ８０とサブ半導体チップ８２との間では領域８１ａと領域８５ｃ、領域８１ｂと領域８５ｄが接続され、サブ半導体チップ８２とサブ半導体チップ８３との間では領域８５ａと領域８６ａ、領域８５ｂと領域８６ｂが接続されることが設定される。
【０１０８】
アライメントカメラ６０で基板Ｗをモニターすると、基板Ｗ上のメイン半導体チップ８０とサブ半導体チップ８２、８３に対して照射したビームの反射光のうちの赤外光成分がアライメトカメラ６０に入射する。赤外光成分は、レジストの反応にほとんど寄与せず、また、絶縁層を透過できるため、メインチップパッド８１とサブチップパッド８５、８６を観察できる。図１０（ｂ）に示すように、メインチップパッド８１とサブチップパッド８５、８６が金属であり、反射率が周囲よりも高いとすると、アライメトカメラ６０によって観察される画像が得られる。これは光強度分布を２次微分することによって、エッジ検出ができるので、パッド画像８１ｃ、８１ｄ、８５ｅ、８５ｆ、８５ｇ、８５ｈ、８６ｅ、８６ｆを含むモニター画像データ８０１が生成される。
【０１０９】
モニター画像データ８０１は、アライメントカメラ６０で基板Ｗを分割連続撮像した後に結合することで生成される。または、基板Ｗの大きさが小さければアライメントカメ６０の一括撮像にて得てもよい。モニター画像データ８０１は、電極接続データの生成に利用されるとともに描画データとして、ラスタライズ部７３により描画データが示す単位領域を分割してラスタライズし、ラスタデータ７７を生成しメモリ７２に保存される。
【０１１０】
このモニター画像データ８０１と配線パターンデータ７６をデータ生成部７５において比較することでエッジが本来あるべき位置から、どれだけずれているかが判り、これによって、これから形成しようとする上層パターンに対しての、下層配線パターンであるメインチップパッド８１とサブチップパッド８５、８６の位置ずれが検出できる。具体的には、モニター画像データ８０１と配線パターンデータ７６を重ね合わせて配線パターンデータ７６の領域８１ａに最も位置的に近似するパッド画像８１ｃを対応するメインチップパッド８１の実際の位置と認識する。ここで、メインチップパッド８１の位置ズレは理想的には無いに等しく、位置ずれが発生するとなるとサブチップパッド８５、８６において発生すると言える。全てのパッド画像と領域との対応関係が決まると、次に電極接続パターンから電極接続データの生成を行う。
【０１１１】
例えば、モニター画像データ８０１と配線パターンデータ７６を重ね合わせて位置ズレが発生すると、図１０（ｂ）に便宜的に点線で示したように、点線の部位にあるべきサブ半導体チップ８３の領域８６ａと８６ｂが、実線で示したパッド画像８６ｅ、８６ｆとして画像が生成される。即ち、実際のサブ半導体チップ８３が位置ズレして配置されていることとなる。
【０１１２】
図９（ｃ）に示す基板Ｗの半導体装置の製造過程では、前工程でメイン半導体チップ８０上の所定の部分に、サブ半導体チップ８２、８３を取り付ける際にずれが発生することがあった。これは、接着剤８２ａ、８３ａ上にサブ半導体チップ８２、８３を載置する精度の起因する場合もあれば、サイズの異なるサブ半導体チップ８２、８３の搬送精度のばらつきに起因する場合もあった。言い換えると、単純な組み立て工程に統一できない状況により結果的にメイン半導体チップ８０上でいずれかのサブ半導体チップ８２、８３が位置ズレして取り付けられる結果を招いていた。
【０１１３】
更に、この位置ズレは半導体装置の製造過程では、メイン半導体チップ８０上の所定の部分に、サブ半導体チップ８２、８３を取り付ける構造に起因して発生することがあった。これは、メイン半導体チップ８０上に機械的な装着構造を設けることが困難であるため、取り付け構造も精度を高くするのに改善の余地があった。また、サイズの異なるサブ半導体チップ８２、８３を取り付けるとなるとその装着構造も汎用的になる結果、取り付け精度の低下を招いていた。そのため、サブ半導体チップ８２、８３の取り付けの位置ズレを検知して配線パターンデータ７６を補正する必要がある。
【０１１４】
なお、本実施の形態においては、メインチップパッド８１とサブチップパッド８５、８６として金属電極パッドを例に説明しているが、これに限定される訳ではない。すなわち、本発明の下層パターンは、主に赤外光が用いられるモニター光を反射して、凹凸あるいは反射率差を検出できるパターンであればよい。したがって、下層パターンは金属である必要はない。また、金属であるとしても、単一の金属原子だけでなく、その化合物でもよい。さらに、膜でなく、金属微粒子の集合体であってもよい。例えば、金属ナノ粒子を含有する溶剤をインクジェットで飛ばして電極パッドを形成する試みもなされている。また、赤外光等のモニター光を反射して、凹凸あるいは反射率差を検出できれば、セラミックス等のパターンでもかまわない。
【０１１５】
更に、このような配線パターンデータ７６に対してのサブチップパッド８５、８６の位置ずれは、前工程でのサブ半導体チップ８２、８３を取り付ける際の精度や、熱処理による基板Ｗの変形によって生じる。マルチチップモジュールにおいては、サブ半導体チップ８２、８３の絶対位置よりもむしろ、サブチップパッド８５、８６の位置合わせが重要であることから、サブチップパッド８５、８６がずれてしまったら、それに合わせて配線パターンをパターニングすることが必要になる。したがって、サブチップパッド８５、８６の位置を検出し、その検出したサブチップパッド８５、８６に合わせて配線パターンを新たに生成する技術が重要である。
【０１１６】
空間光変調器５１１を用いる本実施形態のパターン描画装置１００では、光変調ユニット５１２に入力するデータを修正もしくは新たに生成するだけで、描画位置の補正を行うことができる。すなわち、サブチップパッド８５、８６の位置がずれたとすると、ＯＮにすべき変調素子５３７をずらしていけば良い。この結果、高速かつ高精度の位置合わせが可能となる。
【０１１７】
また、電子ビーム描画のように、１本ずつ位置補正しながら露光するのではなく、一定のエリアである露光領域の位置補正を一度に行って露光できるので、高速の露光が可能となる。また、本実施の形態ではフォトマスクやレチクルを用いずに、配線パターンデータとしてＣＡＤデータに基づいて露光を行う方式である。したがって、サブチップパッド８５、８６が本来存在すべき位置のデータを、ＣＡＤデータが保有しているため、位置ずれの量を容易に認識できる。
【０１１８】
更に詳細に説明する。配線パターンデータ７６ではサブ半導体チップ８２、８３のどのサブチップパッド８５、８６の間で配線されるべきかの電極接続パターン情報が存在する。具体的には、領域８５ａと領域８６ａ、領域８５ｂと領域８６ｂが配線される。またサブ半導体チップ８２のどのサブチップパッド８５とメイン半導体チップ８０のどのメインチップパッド８１の間で配線されるべきかの電極接続パターン情報が存在する。具体的には、領域８５ｃと領域８１ａ、領域８５ｄと領域８１ｂが配線される。それぞれの電極パッドの間では配線パターンが必要となるが、配線データパターン７６のまま描画した場合にズレが発生していると、以後の操作で配線パターンを生成しても接続されないこととなる。そのため、図１０（ｂ）に示す現実の電極パッドの位置に基づいて電極接続データをデータ生成部７５で生成する必要がある。
【０１１９】
第一に、図１０（ｂ）のようにモニターされたメインチップパッド８１とサブチップパッド８５、８６をそれぞれ配線パターンデータ７６との近似データからそれぞれの電極パッドに対応するメインチップパッド８１のパッド画像８１ｃ、８１ｄとサブチップパッド８５、８６のパッド画像８５ｅ、８５ｆ、８５ｇ、８５ｈと８６ｅ、８６ｆと決定する。そして、同時に、電極パッドの接続関係を示す電極接続パターンのテーブルから接続すべきパッド画像が決まれば、パッド画像のそれぞれの座標を（ｘ、ｙ）として設定する。具体的にサブチップパッド８５、８６のパッド画像８５ｅと８６ｅで説明する。接続関係が設定されたパッド画像８５ｅと８６ｅの座標をモニター画像データ８０１から求める。その２つの座標間のベクトルデータＬ１を図１０（ｃ）に示すように生成する。ベクトルデータＬ１の生成は、２つの座標間で最短距離を結ぶ直線を求めることで線分データとして生成され、この電極接続データから描画データを生成する。
【０１２０】
続いて、残りのサブチップパッド８５、８６のパッド画像８５ｆと８６ｆの座標の間のベクトルデータＬ２を生成する。このベクトルデータＬ１、Ｌ２をモニター画像データ８０１に存在する全てのパッド画像の接続関係に対応するベクトルデータをデータ生成部７５にて生成し、このベクトルデータによる電極接続データを描画データとする。即ち、図１０（ｃ）に示すベクトルデータを含む領域８０２を描画データとして生成する。
【０１２１】
次に、パターン描画装置１００での、電極パッドのモニターによる描画のタイミングについて説明する。データ生成部７５にて生成されたモニター画像データ８０１と領域８０２（電極接続データ）の描画データは、ラスタライズ部７３により描画データが示す単位領域を分割してラスタライズし、ラスタデータ７７を生成しメモリ７２に保存される。露光制御部５１４がこのどちらかの描画データのラスタデータ７７を受けて描画する。
【０１２２】
図９（ｄ）に示す絶縁層８７上にレジスト層を形成された基板Ｗに対しては、モニター画像データ８０１を用いて描画処理が行われる。モニター画像データ８０１に対応して空間光変調器５１１によって生成された露光パターンに対応した光は、図３に示すように、投影光学系５１７を通り、基板Ｗ上に結像される。基板Ｗはステージ１０上に設置されており、露光ビームに対して基板Ｗが相対的に走査される。
【０１２３】
まず、図１に示すように、基板Ｗはステージ１０によって連続走査される。ステージ１０は、高速で往復運動する主走査方向と、主走査方向とは垂直であり、かつ主走査の方向切り替え時にステップ移動する副走査方向とに基板Ｗを載置したステージ１０を駆動可能であり、ステージ移動機構２０によって駆動制御される。主走査方向と副走査方向とのそれぞれの変位量は、図示しない変位検出手段によって、常に高精度にモニターされている。
【０１２４】
パターン描画装置１００では、光学ヘッド部５０が基板Ｗの主走査方向の端部上方まで到達すると、基板Ｗの移動が停止される。そして、基板Ｗを副走査方向に所定距離だけ移動した後、基板Ｗの主走査方向への移動が開始され、基板Ｗが連続的に移動する間、光学ヘッド部５０の高さ調整および光ビームのＯＮ／ＯＦＦ制御が継続して行われる。基板Ｗを副走査方向に移動しつつ、上記の処理が繰り返され、基板Ｗの全体にパターンが描画されるとパターン描画処理が完了する。
【０１２５】
ところで、本実施の形態においては、ステージ１０が主走査方向に移動している間、常に露光が行われている訳ではなく、図３に示すように、空間光変調器５１１による所定領域としての露光領域の走査が終了するごとに、パルス的に光が照射され、露光が行われる。
【０１２６】
以上のように、ステージの主走査、副走査を繰り返しながら、１パルスによる露光領域での露光を、基板Ｗの全露光対象領域に対して行い、１パルスによる露光領域を１単位として基板Ｗの全露光対象領域を埋め尽くすことによって、基板Ｗ全体の露光が完了する。
【０１２７】
こうして、基板Ｗ上の描画が終了して基板Ｗの表面への所望パターンの描画が完了すると、ステージ１０は描画済み基板Ｗを載置したまま基板受渡位置（図１および図２の左側領域）に移動した後、基板搬送ロボット１２０により基板Ｗがカセットへと戻され、次の基板Ｗが取り出されて上記したと同様の一連の処理が繰り返される。さらに、基板収納カセット１１０に収納されている全ての基板Ｗに対するパターン描画が終了すると、基板収納カセット１１０がパターン描画装置１００から搬出される。
【０１２８】
パターン描画が行われた基板Ｗでは、メイン半導体チップ８０に設けられたメインチップパッド８１及びサブ半導体チップ８２、８３に設けられたサブチップパッド８５、８６の上部のレジスト層が露光させる。
【０１２９】
描画処理が完了した基板Ｗの次の工程を説明する。図１１及び図１２は、本発明の好ましい実施例によって半導体装置を製造する工程を示す工程順序図である。以下では、説明の便宜と理解の増進のために、特に図９（ｄ）のＢ１−Ｂ２線の左側部分でＢ３−Ｂ４線とで囲まれた領域に着目して本発明に係る半導体パッケージの製造工程を説明する。
【０１３０】
次に、パターンの描画が完了した基板Ｗが現像・エッチング工程に送られ、更に、上層のレジスト層が除去され図１１（ａ）に示されたように、メイン半導体チップ８０に設けられたメインチップパッド８１及びサブ半導体チップ８２に設けられたサブチップパッド８５の上部を露出させる。そして、スパッタリング又は蒸着（ｅｖａｐｏｒａｔｉｏｎ）等の工程を行うことによって、図１１（ｂ）に示されたように、メイン半導体チップ８０の全面にわたってＴｉ／Ｗからなる下部障壁層８８と、純銅からなるシード層８９を順に形成する。ここで、下部障壁層８８は、拡散防止と接着力増大のためのものであり、Ｃｒ＋Ｎｉ、Ｔｉ／Ｗ＋Ｎｉ又はＣｒ＋Ｃｏ＋Ｎｉからなる混合物を使用することもできる。
【０１３１】
次に、メイン半導体チップ８０の全面にわたってフォトレジストを塗布した後、露光及び現像工程を行うことによって、メイン半導体チップ８０上にフォトレジストパターン９０を形成する。図１２（ａ）に示されたように、メイン半導体チップ８０のメインチップパッド８１及びサブ半導体チップ８２のサブチップパッド８５並びにこれらのパッド間を金属パターンで連結すべき部分が露出される形状を有するフォトレジストパターン９０を形成する。
【０１３２】
この工程において基板Ｗはパターン描画装置１００を用いた直接描画方法にて露光を施される。図９（ｄ）に示す基板Ｗはモニター画像データ８０１を描画データとして露光処理を行ったが、電極接続データである領域８０２の描画データを用いて同様に露光処理を行う。即ち、図１０（ｃ）に示す領域８０２のベクトルデータＬ１、Ｌ２に相当するように基板Ｗ上で露光が行われる。
【０１３３】
パターン描画装置１００ではデータ生成部７５にて生成された電極接続データである領域８０２の描画データは、ラスタライズ部７３により描画データが示す単位領域を分割してライタライズし、ラスタデータ７７を生成しメモリ７２に保存される。露光制御部５１４がこの電極接続データのラスタデータ７７を受けてフォトレジストパターン９０に電極接続パターンを描画する。基板Ｗの全体にパターンが描画されるとパターン描画処理が完了してカセットに収納されている全ての基板Ｗに対するパターン描画が終了すると、カセットがパターン描画装置１から搬出される。そして、現像工程が行われる。
【０１３４】
本実施の形態では、アライメントカメラ６０でモニターを行っており、更に露光用とモニター用とは異なる手段を用いているため、位置モニターの後に露光を開示する前に、電極パッドの位置に基づいて描画データを生成する時間が取れる。
【０１３５】
そこで、露光する直前の電極パッドの位置をモニターする。次に、露光開始までの間に、位置ズレに対応した電極接続データと、それに基づいた描画データの生成とを行う。このように、本実施の形態のパターン描画装置１００および描画方法では、基板Ｗ上にすでに配置されている、サブ半導体チップの電極パッドを検出して生成したモニター画像データと電極接続データで描画処理を行う。すなわち、位置ズレがこれ以上発生しえない状況で電極接続を行うのでより確実に配線パターンが形成される。これにより、高速かつ高精度に半導体装置が製造することが可能なパターン描画装置１００および描画方法を提供することができる。
【０１３６】
図１２（ｂ）を参照すると、メッキ工程を行うことによって、フォトレジストパターン９０が形成されていない露出領域、すなわちメイン半導体チップ８０に設けられたメインチップパッド８１及びサブ半導体チップ８２に設けられたサブチップパッド８５並びにこれらのパッドを連結する部分を、電気伝導性に優れた金属物質（例えば、銅、金等）を用いてフォトレジストパターン９０の高さまでメッキした後、ストリップ（ｓｔｒｉｐ）工程によりフォトレジストパターン９０を除去することによって、シード（ｓｅｅｄ）層８９上にメインチップパッド８１とサブチップパッド８５とを電気的に連結する金属層９１を形成する。
【０１３７】
次に、金属層９１が形成されたメイン半導体チップ８０の全面にわたってフォトレジストを塗布した後、露光及び現像工程を行うことによって、メイン半導体チップ８０上にマスクパターン９２を形成し、図１３（ａ）に示されたように、金属層９１の上部のみを覆うマスクパターン９２を形成する。この露光処理に於いては、前述同様にパターン描画装置１００に基板Ｗが搬入され処理されるが、描画データは領域８０２の反転データを描画データとして露光処理される。
【０１３８】
次いで、マスクパターン９２をエッチングマスクとするエッチング工程を行うことによって、金属層９１の下部に形成されたシード層８９及び下部障壁層８８を除く残りの部分を選択的に順次除去することにより、絶縁層８７の一部を露出させ、ストリップ工程によりマスクパターン９２を除去することによって、図１３（ｂ）に示されたように、下部障壁層８８、シード層８９及び金属層９１からなり、メインチップパッド８１とサブチップパッド８５とを電気的に連結する金属パターン９３が形成される。このように形成される金属パターン９３の幅は、好ましくは、２５〜１５０μｍであり、その厚さは、好ましくは、２０００Å〜１０ｍｉｌ（２５４μｍ）である。
【０１３９】
一方、本発明の好ましい実施例では、金属パターン９３をＴｉ／Ｗ＋Ｃｕ＋Ｃｕ又はＴｉ／Ｗ＋Ｃｕ＋Ａｕから形成したが、本発明がこの実施例に限定されるものではなく、Ｃｒ＋Ｎｉ＋Ａｕ、Ｃｒ＋Ｎｉ＋Ａｕ＋Ｃｕ、Ｃｒ＋Ｃｏ＋Ｎｉ＋Ａｕ、Ｃｒ＋Ｃｏ＋Ｎｉ＋Ｃｕ＋Ａｕ等の組み合わせで金属パターン９３を形成することもできる。
【０１４０】
次に、基板Ｗの支持基体９９からメイン半導体チップ８０を取り出す。そして、金属パターン９３が形成されたメイン半導体チップ８０の全面にわたって所定の厚さ（例えば、１０乃至１００μｍ）の封止材、例えば、ソルダレジスト９４を塗布した後、フォトリソグラフィ工程及びエッチング工程等を行うことにより、図１４（ａ）に示されたように、金属パターン９３の上部の一部を選択的に露出させる。
【０１４１】
終わりに、図１４（ｂ）に示されたように、金属パターン９３の露出部分にソルダランド９５を形成した後、ソルダボール９６を取り付けることにより、半導体パッケージの製造を完了する。
【０１４２】
従って、上述したような一連の工程により製造される本発明の半導体パッケージは、図９に示されたように、メイン半導体チップ８０上にサブ半導体チップ８２、８３が搭載され、メイン半導体チップ８０の外周縁に形成されたメインチップパッド８１とサブ半導体チップ８２、８３の外周縁に形成されたサブチップパッド８５、８６との間及びサブ半導体チップ８２、８３のサブチップパッド８５、８６間が、金属パターン９３又は金属パターン９３及びソルダランド９５を介して電気的に連結され、金属パターン９３、ソルダランド９５及びメインチップパッド８１を除くメイン半導体チップ８０の上部部分が封止材のソルダレジスト９４で封止された構造を有する。
【０１４３】
以上説明したように、本発明によると、基板Ｗ上に既に配置されているサブ半導体チップの電極パッドを検出して生成したモニター画像データおよび電極接続データで描画処理を行う。すなわち、位置ズレに対応した状況で電極接続を行うのでより確実に電極配線パターンが形成される。これにより、高速かつ高精度に半導体装置が製造することが可能なパターン描画装置１００および描画方法を提供することができる。
【０１４４】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で様々な改変を実施することができる。
【０１４５】
例えば上記実施形態では、メイン半導体チップ上に複数のサブ半導体チップを積層する半導体装置の製造工程で説明したが、メイン半導体チップに代えて支持基板を用いて支持基板上に複数の半導体チップを配置し、その半導体チップの電極パッド間を配線接続する半導体装置（マルチチップモジュール）の製造に適用してもよい。
【産業上の利用可能性】
【０１４６】
この発明にかかわる直接描画方法および直接描画装置によれば、基板上にすでに配置されている、サブ半導体チップの電極パッドを検出して生成した電極接続データで描画処理を行うことができる。よって、高精度な半導体装置の製造に好適に適用することが可能である。
【符号の説明】
【０１４７】
１０ ステージ
１００ パターン描画装置
５０ 光学ヘッド部
５１１ 空間光変調器
６０ アライメントカメラ
７０ 制御部
７５ データ生成部
７６ 配線パターンデータ
８０ メイン半導体チップ
８２、８３ サブ半導体チップ
９９ 支持基体
８０１ モニター画像データ
８０２ 領域（電極接続データ）
Ｗ 基板
【技術分野】
【０００１】
この本発明は、直接描画装置の露光ヘッドに対して相対移動するステージ上に載せられた露光対象基板を、露光ヘッドにより直接露光する直接描画方法と直接描画装置に関する。特に、半導体装置に関して複数の半導体チップを同一の配線基板上に搭載したマルチチップモジュール（Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅ；ＭＣＭ）またはマルチチップパッケージ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ；ＭＣＰ）に適用して有効な技術に関する。
【背景技術】
【０００２】
近年、異なる機能を持つ集積回路（例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ））を一つの基板上に集積してなる「システムＬＳＩ」が開発されているが、集積回路の機能に応じて好適な素材や製造プロセスが非常に異なるため、その実現は容易ではない。また、基板上に搭載可能な回路にも制限がある。このため、種々の集積回路を内蔵した半導体回路群を、内蔵集積回路に好適な素材や製造プロセスを用いて製造しておき、こうして得た種々の機能を持つ半導体回路群を単一の支持基板上に適宜組み合わせて搭載・集積することにより、三次元積層構造を構成し、もってシステムＬＳＩと同様の機能を持つ半導体装置（集積回路装置）を実現する技術が強く要望されている。これが実現すれば、機能や大きさの異なる半導体回路を必要に応じて組み合わせることにより、システムＬＳＩと同様にシステム化された半導体装置を簡易に得ることができるからである。
【０００３】
このように半導体装置の実装密度を向上させることを目的として、配線基板上に複数の半導体チップを実装したパッケージが種々提案されている。例えば、配線基板上にメモリチップとマイコンチップを実装してシステムを構成することがある。このようなパッケージは、システムインパッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ；ＳｉＰ）とも呼ばれる。
【０００４】
メモリチップには、ＤＲＡＭや不揮発性メモリ（フラッシュメモリ）等があり、これらと高速マイクロプロセッサ（ＭＰＵ：Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、超小型演算処理装置）を単一の樹脂パッケージ内に封止する。このようなＳｉＰは、メモリチップを樹脂封止したメモリ・モジュールよりも高機能であり、需要も大きい。特に、携帯電話等の通信用モバイル機器においては、半導体装置の多機能化および小型化が要求され、ＳｉＰは、このような機器に用いて好適である。
【０００５】
よく知られているように、半導体チップをパッケージする技術としては、マルチチップモジュール（ＭＣＭ）パッケージとマルチチップパッケージ（ＭＣＰ）等がある。図１５は半導体チップをパッケージする技術の概略図である。
【０００６】
これらのうちマルチチップモジュール（ＭＣＭ）パッケージは、図１５（ａ）に概略図が示されたように、薄膜の金属フィルム、セラミック又は基板からなる基体３００上にワイヤボンディング、テープボンディング、フリップチップボンディング等の方法を用いて多数個の半導体チップ３０２、３０４、３０６を取り付けてパッケージする技術である。図１５（ａ）において、第１の半導体チップ３０２は、ワイヤボンディングにより取り付けられ、第２の半導体チップ３０４は、テープボンディングにより取り付けられ、第３の半導体チップ３０６は、フリップチップボンディングにより取り付けられた状態を示し、参照符号３０８はＰＧＡ入出力端子を、３１０はＢＧＡ入出力端子をそれぞれ示す。
【０００７】
一方、マルチチップパッケージ（ＭＣＰ）は、２つ以上の半導体チップを、限定されたサイズのパッケージ内に実装する技術であって、ワイヤボンディングを用いてリードフレームや基板上に複数の半導体チップを実装する技術である。図１５（ｂ）に概略図が示されたように、ワイヤボンディングにより基板４０２上に複数の半導体チップ４０４ａ、４０４ｂを搭載し、ワイヤ４０８を用いて各半導体チップ４０４ａ、４０４ｂのパッドを外部リード４０６に連結する構造を有し、全体構造が、例えばエポキシモルディングコンパウンド（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ：ＥＭＣ）４００等に埋め込まれる形態を有する。
【０００８】
このように、マルチチップモジュール（ＭＣＭ）は複数のチップを同一の配線基板上に搭載した半導体装置をいい、構造の違いから複数の型に分けることができる。チップが積層された構造のＭＣＭをスタック構造のＭＣＭという。スタック構造の場合、下のチップにダメージを与えない工夫が必要であるとともに、チップの積層数に制限がある。対して平面方向にチップを配置するプレーン型は搭載チップに制約がないという特徴がある。
【０００９】
ところで、このような構造を持つ半導体装置を実現するためには、半導体回路群（これらは通常、チップ状である）を支持基板上あるいは対応する回路層上の所定位置にそれぞれ配置して電気的・機械的に相互接続を行う必要がある。この場合、半導体回路群の配置には、公知の高速チップボンダ等を利用することが可能であるが、製造コストの低下を考慮すれば、いっそう簡易で効率的な方法が望まれるところである。
【００１０】
また従来のパッケージは、半導体チップと支持基板間の接続をワイヤボンディング（ＷＢ）方式を用いて行ってきたが、素子の高機能化に伴いパッケージの多ピン化や小型化への対応が困難となってきた。
【００１１】
図１６は、半導体チップを支持基板へ実装する場合における従来のパッケージングの例とＭＣＭ実装の例とを示す図である。半導体チップを実装する場合、従来は、図１６（ａ）に示すＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）実装や、図１６（ｂ）に示すＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）や、ＢＧＡ（Ｂａｌｌ Ｇｒａｉｄ Ａｒｒａｙ）等のケースを用いてＰＣＢ（Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）に実装する方法が知られ、また、図１６（ｃ）に示す各種基板を用いたＭＣＭ化する方法が知られている。なお、ＭＣＭ化する場合、たとえばＭＣＭ−Ｌ（ＭＣＭ−Ｌａｍｉｎａｔｅe）、ＭＣＭ−Ｄ（ＭＣＭ−Ｄｅｐｏｓｉｔｅ）、ＭＣＭ−Ｃ（ＭＣＭ−Ｃｏ−Ｆｉｒｅｄ）等が知られている。また、最近は、ベアチップを、ビルドアップ基板と呼ばれる多層基板に実装する方法も提案され、配線の狭ピッチ化およびヴィアランドの小径化によってその実装密度は小さくなっている。
【００１２】
半導体チップ（ベアチップ）と半導体基板（パッケージ基板）を電気的に接続する方法としては、チップの回路面を上にして金の細線を使って端子と配線するワイヤボンディング方式が一般的である。従来のチップは、信号入出力（Ｉ／Ｏ）数が少なく、半導体基板の外形寸法も比較的小さいため、配線は少なかった。又、従来の自動配線手法には、迷路法、線分検索法、線分検索法等が使われていた。このため、半導体基板では高密度配線や超多ピン傾向となり、外形寸法が拡大してきた。
【００１３】
ところで、半導体チップの電極パッドピッチの微細化や多ピン化に、パッケージや実装基板の加工精度が追い付かず、また、半導体チップの信号入出力速度の高速化に伴い、終端抵抗を実装する必要性が高まっている。電子機器に半導体チップを実装する場合、ＬＳＩにおける機能集積が続いているのに対して、ＬＳＩの周辺の電源や基板実装やその他の周辺部品の高密度化が遅れ気味であり、半導体集積回路における機能集積技術の恩恵を受け難くなりつつある。
【００１４】
つまり、２〜３ｃｍ角の非常に高集積化した半導体チップを実装する場合、実装上の制約があり、たとえば、パッケージングのためのピンピッチ、終端抵抗の物理的な大きさ、インピーダンス設計された伝送線路の占有面積、多層配線のためのヴィアホールの最少サイズ等を確保する必要があるので、これら確保すべきエリア（実装エリア）として、半導体チップ自体の面積よりもはるかに大きな面積を必要とするという問題がある。
【００１５】
そこで、半導体チップをシリコンウエハ基板に搭載し、このシリコンウエハ基板に絶縁膜を形成し、半導体チップの電極パッド部分にのみ対応する絶縁膜にスルーホールを設け、このスルーホールと絶縁膜とに導体膜を堆積し、この導体膜をパターン形成することによって配線パターンを形成するものがある（特許文献１参照）。
【００１６】
また、互いに電気的に接続される複数の半導体チップを含む半導体パッケージにおいて、リードフレーム又は基板として機能し、外周縁に複数のメインチップパッドが設けられたメイン半導体チップと、前記メイン半導体チップ上の所定の部分に取り付けられ、外周縁に複数のサブチップパッドが設けられた少なくとも１つのサブ半導体チップと、前記メインチップパッド及びサブチップパッドが露出されるように、前記サブ半導体チップを埋め込む形態で前記メイン半導体チップ上に形成される絶縁層とを有する。そして、前記露出した任意のメインチップパッドとサブチップパッドとの間、又は任意のサブチップパッドと他のサブチップパッドとの間を電気的に接続し、前記メインチップパッド上に形成される下部障壁層と、前記下部障壁層上に形成されるシード（ｓｅｅｄ）層と、前記シード層上に形成される金属層とを含む複数の金属パターンと、前記複数の金属パターン上の所定の部分に形成された複数のソルダランドとを備えてなることを特徴とする半導体パッケージを提供するものがある（特許文献２参照）。
【００１７】
更に、半導体チップを半導体基板に搭載し、集積回路の微細金属配線技術、絶縁技術によって高性能化、機能化を図り、高密度化、低コスト化の可能な多層配線半導体装置を提供することを目的として、単一の半導体基板上に、複数の半導体チップと、それらのチップを被覆する電気的絶縁物と、この絶縁物中に埋設されチップ間を接続する配線層とを具備する半導体装置が提供されている（特許文献３参照）。そこでは、絶縁膜にコンタクトを開口し、更に、金属膜を被着して写真触刻技術を用いて配線パターンを形成し、チップ間の配線を行っている。
【００１８】
ところが、半導体回路群の電気的相互接続は、対応する電極パッドあるいは配線の接続領域に対して一対一で正確に配線接続される必要がある。ＭＣＭは、この正確さ（精密度）の点で十分とは言えない。即ち、図１７（ａ）に正常なレイアウトを示すように半導体チップ５００の電極パッド５０１と異なる半導体チップ５０２の電極パッド５０３を配線パターン５０４で接続する。この場合、支持基板あるいは所望の一つの回路層に対して、所望の精密度をもって簡易かつ効率的に多数（例えば数百個）の半導体チップを所望レイアウトで配置して固着する際にズレが生じることがあった。
【００１９】
図１７（ｂ）に位置ズレしたレイアウトを示すように、半導体チップ５０２が点線でしめす配置位置に対して実線で示す位置ズレした位置に配置されたまま上述の配線工程に進むと、形成された配線パターンが電極パッド５０１と電極パッド５０３との間で一部において接続されずに形成される。
【００２０】
これを解決するものとして、下層の露光パターンの位置と上層パターンを形成するための露光位置との位置ズレを補正し得る露光装置および露光方法が提供されている（特許文献４、特許文献５参照）。ここでは、フォトマスクを用いない直接描画装置で、基板に形成された下層配線パターンを光の照射にてモニターすることにより下層配線パターンの位置を検出し、かつ検出結果に基づいて直接描画装置の光学系に入力するパターンデータを補正することにより上層パターンを形成するための露光位置を補正している。
【００２１】
しかしながら、配線パターンデータを補正する技術では、下層パターンの全体的なずれや変形の傾向に対応して配線パターンを補正するため、支持基板に多数の半導体チップを所望レイアウトで配置してそれぞれの半導体チップに異なるズレが生じる場合には、パターン補正では必ずしも電極パッド５０１と電極パッド５０３が接続されない。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開平１１−３５４６６７号公報
【特許文献２】特開２００３−６０１５５号公報
【特許文献３】特開平４−３６３０５８号公報
【特許文献４】特開２００６−３５００３４号公報
【特許文献５】特開平３−８９５１１号公報
【特許文献６】特開平１−２１５０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
半導体チップに異なるズレが生じる場合に、図１７（ｂ）に示すように半導体チップ５００の電極パッド５０１と異なる半導体チップ５０２の電極パッド５０３を配線パターン５０４で接続するには、電極パッド相互間の配線位置の位置変化を検出し、位置変位に応じたパターンシフト量を補正しながら配線パターンを描画することが必要となる。例えば支持基板面内の領域Ａと領域Ｂの相互位置が、設計された位置に対してずれを生じていない場合には、配線パッド同士を配線によって接続できるが、領域Ａはずれず領域Ｂのみにずれが生じている場合には各々の電極パッドを設計に従った配線では接続できない。
【００２４】
そのため、半導体ウェハ上に、独立に作製された半導体集積回路領域相互間に配線を行う方法であって、各半導体集積回路領域内に作製された位置合わせマークにより配線領域の位置検出を行い、半導体集積回路領域相互間の配線位置の位置変化を検出し、位置変位に応じたパターンシフト量を補正しながらビーム走査により配線パターンを描画するものがある（特許文献６参照）。
【００２５】
しかしながら、このような従来技術でもパターンシフト量の補正はアライメトマークのシフト量の検出をもとにして配線パターンを描画している。複数の半導体チップを配線接続する場合に、図１８（ａ）に正常なレイアウトを示すように半導体チップ６００の電極パッド６０１と異なる半導体チップ６０２の電極パッド６０３を配線パターン６０４で接続する。半導体チップ６００の電極パッド６０１と異なる半導体チップ６０５の電極パッド６０６を配線パターン６０７で接続する。ここで、半導体チップ６０２と６０５が図１８（ｂ）に位置ズレしたレイアウトを示すように異なる方向にズレが生じると、一つのアライメントマークのシフト量ではパターンシフト量の補正は正確に出来ない。仮に、複数のアライメントマークを使用したとしてもどのアライメントマークをどう利用するかという点で課題があった。
【００２６】
本発明は、このような点を考慮してなされたものであって、その主たる目的は、支持基板あるいは所望の一つの回路層に対して、所望の精密度をもって簡易かつ効率的に多数（例えば数百個）のチップ状半導体回路を所望レイアウトで配置して固着することができる、半導体装置の製造方法である直接描画方法と、その実施に好適に使用できる製造装置である直接描画装置とを提供することにある。
【００２７】
本発明の他の目的は、チップ状半導体回路の電気的相互接続に電極パッドが使用される場合に、それら半導体チップの各々の接続部に所定レイアウトで形成された複数の電極パッドを、対応する電極パッドあるいは配線の接続領域に対して一対一で正確に配線接続することができる、半導体装置の製造方法と、その実施に好適に使用できる製造装置とを提供することにある。
【課題を解決するための手段】
【００２８】
この発明にかかる直接描画方法は、直接描画装置の光学ヘッド部に対して相対移動するステージ上に載せられた露光対象基板を、光学ヘッド部により直接露光する直接描画方法であって、直接描画装置のステージ上の露光対象基板の電極パッドの位置を検出する電極パッド位置検出ステップと、直接描画装置に入力された配線パターンデータと、電極パッド位置検出ステップによる検出位置から直接描画装置内の制御部が、電極接続データを生成する描画データ生成ステップと、制御部が、電極接続データを、ラスタデータ形式の装置用データに変換する変換ステップと、光学ヘッド部が、相対移動するステージ上に載せられた露光対象基板を装置用データに基づいて直接露光する露光ステップと、を備えることを特徴としたものである。
【００２９】
また本発明の請求項１記載の直接描画方法において、描画データ生成ステップが、電極パッド位置検出ステップにより該電極パッドの位置を検出すると共に、その電極パッドの位置の検出結果に基づいて電極パッド位置を示す描画データを生成するようにしたものである。
【００３０】
この発明にかかる直接描画装置は、直接描画装置の光学ヘッド部に対して相対移動するステージ上に載せられた露光対象基板を、光学ヘッド部により直接露光する直接描画装置であって、直接描画装置のステージ上の露光対象基板の電極パッドの位置を検出するモニター手段と、直接描画装置に入力された配線パターンデータと、モニター手段による検出位置から、電極接続データを生成し、電極接続データをラスタデータ形式の装置用データに変換する制御部と、光学ヘッド部が、相対移動するステージ上に載せられた露光対象基板を装置用データに基づいて直接露光することを特徴としたものである。
【発明の効果】
【００３１】
本発明の請求項１に係る直接描画方法によれば、露光対象基板の電極パッドの位置を検出してその検出位置と描画装置に入力された配線パターンデータから電極接続データを生成することができる。そして、光学ヘッド部が、生成された電極接続データより露光対象基板を直接露光するので電極パッドの位置がずれていたとしても正確に必要となる位置に対応したパターンが露光される。
【００３２】
また本発明の請求項２に係る直接描画方法によれば、電極パッドの位置の検出結果に基づいて電極パッド位置を示す描画データが生成されるので、電極パッドの位置に対応して正確に露光することができる効果を奏する。
【００３３】
また本発明の請求項３に係る直接描画装置によれば、露光対象基板の電極パッドの位置を検出してその検出位置と描画装置に入力された配線パターンデータから電極接続データを生成することができる。そして、光学ヘッド部が、生成された電極接続データより露光対象基板を直接露光するので電極パッドの位置がずれていたとしても正確に必要となる位置に対応したパターンが露光される。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態に係るパターン描画装置の側面図である。
【図２】図１に示すパターン描画装置の平面図である。
【図３】光学ヘッド部の内部構成を示す図である。
【図４】空間光変調器を拡大して示す図である。
【図５】（ａ）および（ｂ）は、可動リボンおよび固定リボンに対して垂直な面における空間光変調器の断面を示す図である。
【図６】パターン描画装置の各部と制御部との接続構成を示したブロック図である。
【図７】描画動作を制御する制御部を示すブロック図である。
【図８】パターン描画装置の動作のフローチャートである。
【図９】本実施形態の半導体装置（マルチチップモジュール）を配置した基板Ｗの模式図で、（ａ）は支持基体とメイン半導体チップ表面の平面模式図、（ｂ）は（ａ）のＡ１−Ａ２線に沿う概略断面図、（ｃ）本実施形態の基板Ｗの概略断面図、（ｄ）は絶縁層を有する基板Ｗの概略断面図である。
【図１０】（ａ）は配線パターンデータの例を示す図、（ｂ）は基板Ｗからの反射光をアライメトカメラ６０によって検出したモニター画像データを示す図、（ｃ）は電極接続データの生成を示す図である。
【図１１】半導体装置を製造する工程を示す工程順序図で、（ａ）はレジスト層除去後を示し、（ｂ）はシード層形成後である。
【図１２】半導体装置を製造する工程を示す工程順序図で、（ａ）は現像工程後を示し、（ｂ）はレジスト層除去後である。
【図１３】半導体装置を製造する工程を示す工程順序図で、（ａ）は現像工程後を示し、（ｂ）はマスクパターン除去後である。
【図１４】半導体装置を製造する工程を示す工程順序図で、（ａ）はエッチング工程後を示し、（ｂ）はソルダボール取り付け後である。
【図１５】半導体チップをパッケージする技術の概略図で、（ａ）はマルチチップモジュールを示す概略図、（ｂ）はマルチチップパッケージを示す概略図である。
【図１６】半導体チップを支持基板へ実装する場合における従来のパッケージングの例とＭＣＭ実装の例とを示す図であり、（ａ）はＱＦＰ実装、（ｂ）はＰＣＢ実装、（ｃ）はＭＣＭ実装を示す図である。
【図１７】従来技術の問題点を示す説明図で、（ａ）は正常なレイアウト、（ｂ）は位置ズレしたレイアウトを示す。
【図１８】従来技術の問題点を示す説明図で、（ａ）は正常なレイアウト、（ｂ）は位置ズレしたレイアウトを示す。
【発明を実施するための形態】
【００３５】
＜１．パターン描画装置の構成について＞
図１は、本発明の一実施形態に係るパターン描画装置１００の側面図であり、図２は図１に示すパター描画装置の平面図である。
【００３６】
このパターン描画装置１００は、感光材料が表面に付与された半導体基板やガラス基板等の基板Ｗの表面に光ビームを照射してパターンを描画する直接描画装置である。更に具体的には、マルチチップモジュールの製造工程において、露光対象基板として支持基板（以下、単に「基板」という。）Ｗの上面に形成されたレジストに、配線パターンを描画するための装置である。図１および図２に示したように、パターン描画装置１００は、主として、基板Ｗを保持するステージ１０と、ステージ１０を移動させるステージ移動機構２０と、ステージ１０の位置に対応した位置パラメータを計測する位置パラメータ計測機構３０と、基板Ｗの上面にパルス光を照射する光学ヘッド部５０と、１つのアライメントカメラ６０と、制御部７０とを備えている。
【００３７】
そして、このパターン描画装置１００では、本体フレーム１０１に対してカバー１０２が取り付けられて形成される本体内部に装置各部が配置されて本体部が構成されるとともに、本体部の外側（本実施形態では、図１に示すように本体部の右手側）に基板収納カセット１１０が配置されている。この基板収納カセット１１０には、露光処理を受けるべき未処理基板Ｗが収納されており、本体内部に配置される搬送ロボット１２０によって本体部にローディングされる。また、未処理基板Ｗに対して露光処理（パターン描画処理）が施された後、当該基板Ｗが搬送ロボット１２０によって本体部からアンローディングされて基板収納カセット１１０に戻される。このように、搬送ロボット１２０が搬送部として機能している。
【００３８】
この本体部では、図１および図２に示すように、カバー１０２に囲まれた本体内部の右手端部に搬送ロボット１２０が配置されている。また、この搬送ロボット１２０の左手側には基台１３０が配置されている。この基台１３０の一方端側領域（図１および図２の右手側領域）が、搬送ロボット１２０との間で基板Ｗの受け渡しを行う基板受渡領域となっているのに対し、他方端側領域（図１および図２の左手側領域）が基板Ｗへのパターン描画を行うパターン描画領域となっている。この基台１３０上では、基板受渡領域とパターン描画領域の境界位置にヘッド支持部１４０が設けられている。このヘッド支持部１４０では、図２に示すように、基台１３０から上方に２本の脚部材１４１、１４２が立設されるとともに、それらの脚部材１４１、１４２の頂部を橋渡しするように梁部材１４３が横設されている。そして、図１に示すように、梁部材１４３のパターン描画領域側の反対側にアライメントカメラ（撮像部）６０が固定されて、後述するようにステージ１０に保持された基板Ｗの表面（被描画面、被露光面）上の複数のアライメントマークや下層パターンを撮像可能となっている。
【００３９】
このステージ１０は基台１３０上でステージ移動機構２０によりＸ方向、Ｙ方向ならびにθ方向に移動される。すなわち、ステージ移動機構２０は、ステージ１０を水平面内で２次元的に移動させて位置決めするとともに、θ軸（鉛直軸）回りに回転させて後述する光学ヘッド部５０に対する相対角度を調整して位置決めする。
【００４０】
また、このように構成されたヘッド支持部１４０に対して光学ヘッド部５０が上下方向に移動自在に取り付けられている。このようにヘッド支持部１４０に対し、アライメントカメラ６０と光学ヘッド部５０とが取り付けられており、ＸＹ平面内での両者の位置関係は固定化されている。また、この光学ヘッド部５０は、基板Ｗへのパターン描画を行うもので、ヘッド移動機構（図示省略）により上下方向に移動される。そして、ヘッド移動機構が作動することで、光学ヘッド部５０が上下方向に移動し、光学ヘッド部５０とステージ１０に保持される基板Ｗとの距離を高精度に調整可能となっている。このように、光学ヘッド部５０が描画ヘッドとして機能している。
【００４１】
また、基台１３０の基板受渡側と反対側の端部（図１および図２の左手側端部）においても、２本の脚部材１４４が立設されている。そして、梁部材１４３と２本の脚部材１４４の頂部とを橋渡しするように光学ヘッド部５０の光学系を収納したボックス１７２が設けられており、基台１３０のパターン描画領域を上方から覆っている。
【００４２】
ステージ１０は、円筒状の外形を有し、その上面に基板Ｗを水平姿勢に載置して保持するための保持部である。ステージ１０の上面には、複数の吸引孔（図示省略）が形成されている。このため、ステージ１０上に基板Ｗが載置されると、基板Ｗは、複数の吸引孔の吸引圧によりステージ１０の上面に吸着固定される。なお、本実施形態において描画処理の対象となる基板Ｗの上面（主面）には、レジスト（感光材料）の層が予め形成されている。
【００４３】
ステージ移動機構２０は、パターン描画装置１００の基台１３０に対してステージ１０を主走査方向（Ｙ軸方向）、副走査方向（Ｘ軸方向）、および回転方向（Ｚ軸周りの回転方向）に移動させるための機構である。ステージ移動機構２０は、ステージ１０を回転させる回転機構２１と、ステージ１０を回転可能に支持する支持プレート２２と、支持プレート２２を副走査方向に移動させる副走査機構２３と、副走査機構２３を介して支持プレート２２を支持するベースプレート２４と、ベースプレート２４を主走査方向に移動させる主走査機構２５と、を有している。
【００４４】
回転機構２１は、ステージ１０の内部に取り付けられた回転子により構成されたモータを有している。また、ステージ１０の中央部下面側と支持プレート２２との間には回転軸受機構が設けられている。このため、モータを動作させると、回転子がθ方向に移動し、回転軸受機構の回転軸を中心としてステージ１０が所定角度の範囲内で回転する。
【００４５】
副走査機構２３は、支持プレート２２の下面に取り付けられた移動子とベースプレート２４の上面に敷設された固定子とにより副走査方向の推進力を発生させるリニアモータ２３ａを有している。また、副走査機構２３は、ベースプレート２４に対して支持プレート２２を副走査方向に沿って案内する一対のガイドレール２３ｂを有している。このため、リニアモータ２３ａを動作させると、ベースプレート２４上のガイドレール２３ｂに沿って支持プレート２２およびステージ１０が副走査方向に移動する。
【００４６】
主走査機構２５は、ベースプレート２４の下面に取り付けられた移動子とヘッド支持部１４０の上面に敷設された固定子とにより主走査方向の推進力を発生させるリニアモータ２５ａを有している。また、主走査機構２５は、ヘッド支持部１４０に対してベースプレート２４を主走査方向に沿って案内する一対のガイドレール２５ｂを有している。このため、リニアモータ２５ａを動作させると、基台１３０上のガイドレール２５ｂに沿ってベースプレート２４、支持プレート２２、およびステージ１０が主走査方向に移動する。なお、このようなステージ移動機構２０としては、従来から多用されているＸ−Ｙ−θ軸移動機構を用いることができる。
【００４７】
位置パラメータ計測機構３０は、レーザ光の干渉を利用してステージ１０についての位置パラメータを計測するための機構である。位置パラメータ計測機構３０は、主として、レーザ光出射部３１、ビームスプリッタ３２、ビームベンダ３３、第１の干渉計３４、および第２の干渉計３５を有する。
【００４８】
レーザ光出射部３１は、計測用のレーザ光ＭＬを出射するための光源装置である。レーザ光出射部３１は、固定位置、すなわち本装置の基台１３０や光学ヘッド部５０に対して固定された位置に設置されている。レーザ光出射部３１から出射されたレーザ光ＭＬは、まず、ビームスプリッタ３２に入射し、ビームスプリッタ３２からビームベンダ３３へ向かう第１の分岐光ＭＬ１と、ビームスプリッタ３２から第２の干渉計３５へ向かう第２の分岐光ＭＬ２とに分岐される。
【００４９】
第１の分岐光ＭＬ１は、ビームベンダ３３により反射され、第１の干渉計３４に入射するとともに、第１の干渉計３４からステージ１０の−Ｙ側の端辺の第１の部位（ここでは、−Ｙ側の端辺の中央部）１０ａに照射される。そして、第１の部位１０ａにおいて反射した第１の分岐光ＭＬ１が、再び第１の干渉計３４へ入射する。第１の干渉計３４は、ステージ１０へ向かう第１の分岐光ＭＬ１とステージ１０から反射した第１の分岐光ＭＬ１との干渉に基づき、ステージ１０の第１の部位１０ａの位置に対応した位置パラメータを計測する。
【００５０】
一方、第２の分岐光ＭＬ２は、第２の干渉計３５に入射するとともに、第２の干渉計３５からステージ１０の−Ｙ側の端辺の第２の部位（第１の部位１０ａとは異なる部位）１０ｂに照射される。そして、第２の部位１０ｂにおいて反射した第２の分岐光ＭＬ２が、再び第２の干渉計３５へ入射する。第２の干渉計３５は、ステージ１０へ向かう第２の分岐光ＭＬ２とステージ１０から反射した第２の分岐光ＭＬ２との干渉に基づき、ステージ１０の第２の部位１０ｂの位置に対応した位置パラメータを計測する。第１の干渉計３４および第２の干渉計３５は、それぞれの計測により取得された位置パラメータを、制御部７０へ送信する。
【００５１】
光学ヘッド部５０は、ステージ１０上に保持された基板Ｗの上面に向けてパルス光を照射する光照射部である。光学ヘッド部５０は、ステージ１０およびステージ移動機構２０を跨ぐようにして基台１３０上に架設された梁部材１４３と、梁部材１４３上に副走査方向の略中央に設けられた１つの光学ヘッド部５０とを有する。光学ヘッド部５０は、照明光学系５３を介して１つのレーザ発振器５４に接続されている。また、レーザ発振器５４には、レーザ発振器５４の駆動を行うレーザ駆動部５５が接続されている。レーザ駆動部５５を動作させると、レーザ発振器５４からパルス光が出射され、当該パルス光が照明光学系５３を介して光学ヘッド部５０の内部に導入される。
【００５２】
光学ヘッド部５０の内部には、照明光学系５３から光学ヘッド部５０の内部にパルス光を導入部から導入し、導入されたパルス光は、所定のパターン形状に成形された光束としてパルス光が基板Ｗの上面に照射され、基板Ｗ上のレジスト等の感光層を露光することにより、基板Ｗの上面にパターンが描画される。
【００５３】
図１のパターン描画装置１００では、光源であるレーザ発振器５４がボックス１７２内に設けられ、光学系を介してレーザ発振器５４からの光が光学ヘッド部５０の内部へと導入される。本実施の形態における基板Ｗの主面上には紫外線の照射により感光するレジスト（感光材料）が予め形成されており、レーザ発振器５４は、波長３５５ｎｍの紫外線を出射する３倍波固体レーザとされる。もちろん、レーザ発振器５４は基板Ｗの感光材料が感光する波長帯に含まれる他の波長の光を出射するものであってもよい。
【００５４】
図３は光学ヘッド部５０の内部構成を示す図であり、図３では光学ヘッド部５０内の各構成を符号５１０で付す破線の矩形にて囲んでいる。図３に示す光学ヘッド部５０は、回折格子型の空間光変調器５１１を有する光変調ユニット５１２、並びに、画像信号処理部５１３および露光制御部５１４に接続されるとともに光変調ユニット５１２の変調制御を行う描画制御部５１５を備える。なお、図３中の露光制御部５１４および画像信号処理部５１３は図１中の制御ユニット７０内に設けられている。
【００５５】
光学ヘッド部５０内へと導入されるレーザ発振器５４からの光は、照明光学系５３およびミラー５１６により、その反射面の法線が光軸Ｊ１に対して傾斜して配置される光変調ユニット５１２の空間光変調器５１１へと導かれる。このとき、レーザ発振器５４からの入射光は照明光学系５３により強度分布が均一な線状の光（光束断面が線状の光）とされ、空間光変調器５１１上の変調動作の有効領域に照射される。空間光変調器５１１では、描画制御部５１５の制御に基づいてミラー５１６からの光が空間変調され、光軸Ｊ１に沿って投影光学系５１７のレンズ５１８へと入射する。
【００５６】
投影光学系５１７のレンズ５１８、５１９および遮蔽板５２０は両側テレセントリックとなるシュリーレン（ｓｃｈｒｉｅｒｅｎ）光学系を構築しており、レンズ５１８を通過した光は開口を有する遮蔽板５２０へと導かれ、一部の光（後述の０次光）は開口を通過してレンズ５１９へと導かれ、残りの光（後述の（±１）次回折光）は遮蔽板５２０にて遮蔽される。レンズ５１９を通過した光はズームレンズ５２１へと導かれ、フォーカシングレンズ５２２を介して所定の倍率にて感光材料上へと導かれる。なお、投影光学系５１７は必ずしもレンズ５１８、５１９、遮蔽板５２０、ズームレンズ５２１およびフォーカシングレンズ５２２により構成される必要はなく、他の光学素子が追加される等してもよい。
【００５７】
図４は、空間光変調器５１１を拡大して示す図である。図４に示す空間光変調器５１１は半導体装置製造技術を利用して製造され、格子の深さを変更することができる回折格子となっている。空間光変調器５１１には複数の可動リボン５３０ａおよび固定リボン５３１ｂが交互に平行に配列形成され、後述するように、可動リボン５３０ａは背後の基準面に対して個別に昇降移動可能とされ、固定リボン５３１ｂは基準面に対して固定される。回折格子型の空間光変調器としては、例えば、ＧＬＶ（Ｇｒａｔｉｎｇ Ｌｉｇｈｔ Ｖａｌｖｅ：グレーチング・ライト・バルブ）（シリコン・ライト・マシーンズ（サンノゼ、カリフォルニア）の登録商標）が知られている。
【００５８】
図５（ａ）および図５（ｂ）は、可動リボン５３０ａおよび固定リボン５３１ｂに対して垂直な面における空間光変調器５１１の断面を示す図である。なお、図５（ａ）および図５（ｂ）に示す空間光変調器５１１では、実際よりも可動リボン５３０ａおよび固定リボン５３１ｂの数が少ない。
【００５９】
可動リボン５３０ａはその上面が、空間光変調器５１１の基板の上面である基準面５３２に平行な帯状の可動反射面５３３ａとなっており、固定反射部である固定リボン５３１ｂはその上面が基準面５３２に平行な帯状の固定反射面５３４ｂとなっている。図５（ａ）は可動リボン５３０ａと基準面５３２との間に電圧（電位差）が与えられ、静電気力により可動リボン５３０ａが基準面５３２に向かって撓んだ状態における断面を示しており、図５（ｂ）は可動リボン５３０ａが撓まない初期状態を示している。
【００６０】
図５（ｂ）に示すように、空間光変調器５１１に電圧を入力しない状態では、可動リボン５３０ａおよび固定リボン５３１ｂが基準面５３２ｃに対して同じ高さに位置して、空間光変調器５１１の表面は面一となり、入射光Ｌ１の反射光が０次光Ｌ２として導出される。一方、空間光変調器５１１に所定の電圧を入力している状態では、図５（ａ）に示すように可動リボン５３０ａが固定リボン５３１ｂよりも基準面５３２ｃ側に撓んで可動リボン５３０ａが回折格子の溝の底面となる。そして、可動リボン５３０ａの反射面と固定リボン５３１ｂの反射面との間の光路差が入射光Ｌ１の波長の半分となり、１次回折光Ｌ３が空間光変調器５１１から導出され、０次光Ｌ２は消滅する。
【００６１】
図５（ａ）に示すように可動リボン５３０ａが所定の量だけ撓んだ状態では、レーザ発振器５４から可動反射面５３３ａを経由して感光材料へと至る光の経路と、レーザ発振器５４から固定反射面５３４ｂを経由して感光材料へと至る光の経路との差（以下、単に「可動反射面５３３ａと固定反射面５３４ｂとの間の光路差」という。）が、（（ｎ＋１／２）λ）（ただし、λは入射光Ｌ１の波長であり、ｎは任意の整数である。）となるようにされている。これにより、図５（ａ）の状態では、可動反射面５３３ａにて反射される光と固定反射面５３４ｂにて反射される光との位相差により生じる空間光変調器５１１からの（±１）次回折光Ｌ３（さらには、高次の回折光）の強度が最大となり、０次光の強度は最小となる。
【００６２】
実際には、空間光変調器５１１にて可動リボン５３０ａおよび固定リボン５３１ｂが配列される方向（すなわち、各リボンの長手方向に垂直かつ基準面５３２に平行な方向）を配列方向として、レーザ発振器５４からの光は配列方向に垂直、かつ、基準面５３２の法線に対して傾斜した光軸Ｊ１に沿って空間光変調器５１１へと入射しており、空間光変調器５１１への光の入射角をα（図３参照）、可動リボン５３０ａが撓まない状態での可動反射面５３３ａと固定反射面５３４ｂとの（基準面５３２からの）高さの差をＤｆとすると、可動反射面５３３ａと固定反射面５３４ｂとの間の光路差は（２Ｄｆ・ｃｏｓα）として表される。したがって、光路差（２Ｄｆ・ｃｏｓα）が（（ｎ＋１／２）λ）となるように、レーザ発振器５４からの光の波長λ、可動反射面５３３ａと固定反射面５３４ｂとの高さの差Ｄｆ、および、空間光変調器５１１への光の入射角αが予め決定されている。
【００６３】
例えば、可動リボン５３０ａが撓まない状態における可動反射面５３３ａと固定反射面５３４ｂとの間の光路差を（７／２）λとする場合には、可動反射面５３３ａと固定反射面５３４ｂとの高さの差Ｄｆは（（７／４）λ／ｃｏｓα）とされる。なお、空間光変調器５１１へと入射する光は、光軸Ｊ１および配列方向に垂直な方向に関して僅かに集光しつつ配列方向に関して平行な状態とされている。
【００６４】
一方、図５（ｂ）に示すように可動リボン５３０ａが撓まない初期状態では、可動反射面５３３ａと固定反射面５３４ｂとの間の光路差が（ｎ・λ）（ただし、λは入射光Ｌ１の波長であり、ｎは任意の整数である。）となるようにされている。すなわち、可動リボン５３０ａが撓んだ状態での可動反射面５３３ａと固定反射面５３４ｂとの高さの差をＤｎとして、光路差（２Ｄｎ・ｃｏｓα）が（ｎ・λ）と等しくなるようにされ、これにより、図５（ｂ）の状態では、可動反射面５３３ａからの反射光と固定反射面５３４ｂからの反射光とが強めあって最大強度の０次光Ｌ２が空間光変調器３３から出力される。
【００６５】
また、図５（ａ）および図５（ｂ）に示すように、配列方向に関して可動リボン５３０ａと固定リボン５３１ｂとはほぼ同じ幅となっている。なお、複数の可動リボン５３０ａおよび複数の固定リボン５３１ｂのそれぞれの幅の長さはコントラストや反射率を考慮して最適化することが可能である。この場合には、これらの長さはお互いに微少量ずつ異なることになる。
【００６６】
既述のように、複数の可動リボン５３０ａおよび固定リボン５３１ｂ上には、光束断面が配列方向に長い線状の光が照射される。空間光変調器５１１では、隣接する各１本の可動リボン５３０ａおよび固定リボン５３１ｂを１つのリボン対とすると、互いに隣接する３個以上のリボン対が描画されるパターンの１つの画素に対応する。本実施の形態では、互いに隣接する４個のリボン対の集合が１つの画素に対応する変調素子とされ、図４では１つの変調素子を構成するリボン対の集合を符号５３５が付せられた太線の矩形にて囲んでいる。
【００６７】
空間光変調器５１１では、図４のドライバ回路ユニット５３６が有する複数のドライバ回路から入力される電圧（以下、「入力電圧」という。）に従って複数の変調素子５３７の可動リボン５３０ａの状態がそれぞれ変化し、各変調素子５３７が、１次回折光（（＋１）次回折光および（−１）次回折光））を出射するＯＦＦ状態と０次光（正反射光）を出射するＯＮ状態との間で遷移可能とされる。空間光変調器５１１から出射される０次光および１次回折光は、既述のように投影光学系５１７へと導かれ、０次光は遮蔽板５２０の開口を通過して感光材料上へと導かれ、１次回折光は遮蔽板５２０にて遮蔽される。これにより、光学ヘッド部５０において、感光材料上にてＸ方向（すなわち、走査方向に垂直な方向）に並ぶ複数の照射領域のそれぞれに変調された光の照射が可能となる。
【００６８】
光学ヘッド部５０は、副走査方向に沿って１個の変調素子５３７が配列されている。ステージ１０を＋Ｙ方向に移動させつつ、各変調素子５３７からパルス光を断続的に照射すると、基板Ｗの上面に繰り返し投影され、図３に示したように、所定の露光幅を有する１本のパターン群として基板Ｗの上面に描画される。パターン描画装置１は、１回の主走査方向への描画が完了すると、ステージ１０を＋Ｘ方向に略露光幅分だけ移動させる。その後、パターン描画装置１は、ステージ１０を−Ｙ方向に移動させつつ、各変調素子５３７からパルス光を断続的に照射する。このように、パターン描画装置１は、光学ヘッド部５０の変調素子５３７の個数に対応した露光幅分ずつ基板Ｗを副走査方向にずらしながら、主走査方向へのパターンの描画を所定回数繰り返すことにより、基板Ｗの描画領域全面に規則性パターンを形成する。
【００６９】
アライメントカメラ６０は、後述する基板Ｗの上面に予め形成されたアライメントマークを撮影するためのモニター手段を構成する撮影部である。アライメントカメラ６０は、例えば、ＣＣＤカメラにより構成され、梁部材１４３を介して基台１３０に固定されている。本実施形態では、後述するように、基板Ｗの上面の四隅にアライメントマークが形成されている。
【００７０】
アライメントカメラ６０によりアライメントマークを撮影するときには、まず、パターン描画装置１は、ステージ１０を最も−Ｙ側の位置（図１、図２中の左側位置）に移動させる。そして、アライメントカメラ６０による撮影を実行させることにより、各アライメントマークの画像を取得する。取得された各アライメントマークの画像は、アライメントカメラ６０から制御部７０へ送信される。
【００７１】
更に、このアライメントカメラ６０の撮像画像を用いて、下層パターンのモニターによる半導体チップの電極パッドの位置検出が行なわれる。基板Ｗからの反射光をアライメントカメラ６０によって検出した場合の光強度分布を２次微分することによって得られるエッジ検出信号で制御部７０は、半導体チップの電極パッドの位置を検出する。そして、後述するように、この検出による位置情報によって制御部７０によって電極接続に対応する描画データの生成が行なわれる。
【００７２】
基板Ｗ上にすでに配置されている半導体チップの金属膜からなる電極パッドに対してビームを照射すると、その反射光のうちの赤外光成分が、ＣＣＤカメラに入射する。赤外光成分は、レジストの反応にほとんど寄与せず、レジストを透過できるため電極パッドを観察できる。下層が金属膜によって全面覆われている場合は、その下の層を観察することはできない。通常の基板Ｗでは、電極パッドが全面を覆う可能性は少ないため、レジストを透過して下層を観察できる赤外光成分を用いるのが最も望ましい。
【００７３】
制御部７０は、種々の演算処理を実行しつつ、パターン描画装置１００内の各部の動作を制御するための情報処理部である。図６は、パターン描画装置１００の上記各部と制御部７０との間の接続構成を示したブロック図である。図６に示したように、制御部７０は、上記のリニアモータ２１ａ，２３ａ，２５ａ、レーザ光出射部３１、第１の干渉計３４、第２の干渉計３５、照明光学系５３、レーザ駆動部５５、投影光学系５２３、およびアライメントカメラ６０と電気的に接続されている。制御部７０は、例えば、ＣＰＵやメモリを有するコンピュータにより構成され、コンピュータにインストールされたプログラムに従ってコンピュータが動作することにより、上記各部の動作制御を行う。
【００７４】
また、上記のように構成された制御部７０は描画動作を制御するために図７に示すように制御部７０としてのコンピュータ７１はＣＰＵやメモリ７２等を有しており、露光制御部５１４とともに電装ラック（図示省略）内に配置されている。図７は、描画動作を制御する制御部を示すブロック図である。コンピュータ７１内のＣＰＵが所定のプログラムに従って演算処理することにより、ラスタライズ部７３およびデータ生成部７５が実現される。例えば１つの半導体パッケージに相当するパターンのデータは外部のＣＡＤ等により生成されたパターンデータであり、予め配線パターンデータ７６としてメモリ７２に準備されており、当該配線パターンデータ７６とデータ生成部７５に基づき後述するようにして半導体パッケージの描画パターンが基板Ｗ上に描画される。
【００７５】
ラスタライズ部７３は、データ生成部７５によって生成された描画データが示す単位領域を分割してラスタライズし、ラスタデータ７７を生成しメモリ７２に保存する。こうしてラスタデータ７７の準備後、または、ラスタデータ７７の準備と並行して、未処理の基板Ｗが描画される。
【００７６】
一方、データ生成部７５はアライメントカメラ６０からの画像データを取得し、電極パッドの検出結果から配置ズレに対応した電極接続データの生成を行う。なお、このデータ生成については、１つの分割領域のデータ生成が終了すると、生成後のラスタデータ７７が露光制御部５１４へと送られる。
【００７７】
こうして生成された描画データは、データ生成部７５から露光制御部５１４へと送られ、露光制御部５１４が光変調ユニット５１２、ステージ移動機構２０の各部を制御することにより１ストライプ分の描画が行われる。なお、露光動作についは上記したとおり空間変調器５１１による電界発生制御により行われる。そして、１つのストライプに対する露光記録が終了すると、次の分割領域に対して同様の処理が行われ、ストライプごとに描画が繰り返される。
【００７８】
＜２．ステージの位置制御について＞このパターン描画装置１００は、上記の第１の干渉計３４、第２の干渉計３５の各計測結果に基づいてステージ１０の位置を制御する機能を有する。以下では、このようなステージ１０の位置制御について説明する。
【００７９】
既述の通り、第１の干渉計３４および第２の干渉計３５は、それぞれ、ステージ１０の第１の部位１０ａおよび第２の部位１０ｂの位置に対応した位置パラメータを計測する。第１の干渉計３４および第２の干渉計３５は、それぞれの計測により取得された位置パラメータＰ１，Ｐ２を、制御部７０へ送信する。図７に示したように、制御部７０は、算出部としてのコンピュータ７１を有する。このコンピュータ７１の機能は、例えば、コンピュータ７１のＣＰＵが所定のプログラムに従って動作することにより実現される。
【００８０】
一方、制御部７０は、第１の干渉計３４および第２の干渉計３５から送信された位置パラメータに基づいてステージ１０の位置（Ｙ軸方向の位置およびＺ軸周りの回転角度）を算出する。次に、制御部７０は、算出されたステージ１０の位置を参照しつつ、ステージ移動機構２０を動作させることにより、ステージ１０の位置やステージ１０の移動速度を正確に制御する。ここでは、制御部７０は、ステージ１０をＺ軸周りに回転させることにより、主走査方向の移動に伴うステージ１０の傾き（Ｚ軸周りの回転角度のずれ）も補正する。また、制御部７０は、算出されたステージ１０の位置を参照しつつ、レーザ駆動部５５を動作させることにより、基板Ｗの上面に対するパルス光の照射位置を正確に制御する。
【００８１】
＜３．パターン描画装置の動作について＞続いて、上記のパターン描画装置１００の動作の一例について、図８のフローチャートを参照しつつ説明する。
【００８２】
パターン描画装置１００において基板Ｗの処理を行うときには、まず、光学ヘッド部５０から照射されるパルス光の位置や光量を調整するキャリブレーション処理を行う（ステップＳ１）。キャリブレーション処理においては、まず、ベースプレート２４を移動させることにより、図示しないＣＣＤカメラを光学ヘッド部５０の下方に配置する。そして、ＣＣＤカメラを副走査方向に移動させつつ、光学ヘッド部５０からパルス光を照射し、照射されたパルス光をＣＣＤカメラにより撮影する。制御部７０は、取得された画像データに基づいて、光学ヘッド部５０の照明光学系５３を動作させ、これにより、光学ヘッド部５０から照射されるパルス光の位置や光量を調整する。
【００８３】
キャリブレーション処理が完了すると、次に、作業者または搬送ロボット１２０が、基板Ｗを搬入してステージ１０の上面に載置する（ステップＳ２）。後述の図９に示すように基板Ｗの上面の四隅には、アライメントマーク８４が予め形成されている。また、基板Ｗの上面にはレジストによる感光材料層が予め形成されている。
【００８４】
続いて、パターン描画装置１は、ステージ１０上に載置された基板Ｗと光学ヘッド部５０との相対位置を調整するアライメント処理を行う（ステップＳ３）。上記のステップＳ２では、基板Ｗはステージ１０上のほぼ所定の位置に載置されるのであるが、微細なパターンを描画するための位置精度としては十分でない場合が多い。このため、アライメント処理を行うことにより基板Ｗの位置や傾きを微調整して、後続の描画処理の精度を向上させる。
【００８５】
アライメント処理においては、まず、基板Ｗの上面の四隅に形成されたアライメントマーク８４を、アライメントカメラ６０によりそれぞれ撮影する。制御部７０は、アライメントカメラ６０により取得された画像中の各アライメントマーク８４の位置に基づいて、基板Ｗの理想位置からのずれ量（Ｘ軸方向の位置ずれ量、Ｙ軸方向の位置ずれ量、およびＺ軸周りの傾き量）を算出する。そして、算出されたずれ量を低減させる方向にステージ移動機構２０を動作させることにより、基板Ｗの位置を補正する。
【００８６】
続いて、パターン描画装置１は、アライメント処理後の基板Ｗに対して描画処理を行う（ステップＳ４）。すなわち、パターン描画装置１は、ステージ１０を主走査方向および副走査方向に移動させつつ、光学ヘッド部５０から基板Ｗの上面に向けてパルス光を照射することにより、基板Ｗの上面に規則性パターンを描画する。
【００８７】
描画処理が完了すると、パターン描画装置１は、ステージ移動機構２０を動作させてステージ１０および基板Ｗを搬出位置に移動させる。そして、作業者または搬送ロボット１２０が、ステージ１０の上面から基板Ｗを搬出する（ステップＳ５）。
【００８８】
本発明の要旨は、リードフレームや基板の役目をする１つの半導体チップ上に金属パターンを用いて複数の半導体チップを直接取り付けることである。このような半導体装置を製造するに際して本発明の直接描画方法と直接描画装置によれば本発明の目的を容易に達成することができる。以下、半導体装置としてはシリコン基板、金属フィルム、セラミック、ガラス基板等の支持基体に多数個の半導体チップを取り付ける半導体パッケージを例として説明する。
【００８９】
図９は、パターン描画装置１００にて処理される半導体装置（マルチチップモジュール）を備えた基板Ｗの構成する模式図である。図９（ａ）はメイン半導体チップのみを備えた基板Ｗ全体の平面模式図、図９（ｂ）は図９（ａ）のＡ１−Ａ２線に沿う概略断面図である。図９（ｃ）は、半導体装置を備えた基板Ｗの概略断面図で、図９（ｄ）は上面に絶縁層が塗布された状態を示す概略断面図ある。半導体装置（マルチチップモジュール）は、図９（ｃ）に示すように、サブ半導体チップがメイン半導体チップ上に形成されており、この半導体装置が支持基体に保持された状態のものを基板Ｗとして取り扱われる。なお、本来は支持基体上に複数の半導体装置が配置されているが、以下の説明では便宜上、１個の半導体装置が配置されている基板Ｗを例として説明する。
【００９０】
以下に、基板Ｗの構成について述べる。図９（ａ）を参照すると、リードフレームや基板の役目をする１つの半導体チップ、すなわち外周縁に沿って複数の電極パッドとしてのメインチップパッド８１が設けられたメイン半導体チップ８０上の所定の部分に、サブ半導体チップ８２、８３（図９（ｃ）参照）を取り付けるための接着剤８２ａ、８３ａを塗布する。メイン半導体チップ８０は、周縁に相当する位置に４個の位置決め用のアライメントマーク８４を備えている。各アライメントマーク８４は一辺約０．１ｍｍの領域に収まる十字形の多層膜反射層からなる。この多層膜反射層は、蒸着等の方法によって形成され、赤外線を効率よく反射するものである。
【００９１】
そして、メイン半導体チップ８０が円形の支持基体９９に装着されている。支持基体９９は樹脂等にて形成された板状体であり、図９（ｂ）に示されるようにその表面にメイン半導体チップ８０が配置される凹部９９ａが形成され、この凹部９９ａにメイン半導体チップ８０が配置される状態でメイン半導体チップ８０上面と支持基体９９の上面は面一となる。凹部９９ａはメイン半導体チップ８０の外周が嵌合する大きさで、メイン半導体チップ８０は支持基体９９に対して位置固定されることとなる。
【００９２】
ここで、メイン半導体チップ８０及びサブ半導体チップ８２、８３の組み合わせとしては、マイクロプロセッサ及びメモリの組み合わせ、マイクロプロセッサ及び非メモリの組み合わせ、メモリ及び非メモリの組み合わせなどを挙げることができる。
【００９３】
図９（ｃ）を参照すると、メイン半導体チップ８０上の所定の部位に塗布された接着剤８２ａ、８３ａ上に、複数の電極パッドとしてのサブチップパッド８５、８６をそれぞれ有するサブ半導体チップ８２、８３を取り付ける。ここで、サブ半導体チップ８２、８３のサイズは、少なくともメイン半導体チップ８０のサイズより小さいのが好ましい。また、このメイン半導体チップ８０上に、複数のサブチップパッド８５、８６を取り付けたものがマルチチップモジュールとしての半導体装置である。そして、この半導体装置を支持基体９９にて一体的に保持したものが基板Ｗである。
【００９４】
また、メイン半導体チップ８０に形成されたメインチップパッド８１のサイズ及びサブ半導体チップ８２、８３に形成されたサブチップパッド８５、８６のサイズは、２５μｍ〜１５０μｍ程度が好ましい。
【００９５】
次に、図９（ｄ）に示すようにメイン半導体チップ８０上にサブ半導体チップ８２、８３を完全に埋め込むように、樹脂、すなわち絶縁層８７を形成しパターン描画装置１００を用いた配線パターン描画方法を用いた露光・エッチング工程を行い、絶縁層８７の一部を選択的に除去する。これにより、メイン半導体チップ８０に設けられたメインチップパッド８１及びサブ半導体チップ８２、８３に設けられたサブチップパッド８５、８６の上部を露出させる。ここで、絶縁層８７としては、非導電性のポリイミド、ポリマー等が使用されることができる。
【００９６】
以下、パターン描画装置１００を用いた直接描画方法の処理動作を説明する。パターン描画装置１００では、図９（ｄ）に示す絶縁層８７を有する基板Ｗに更に絶縁層８７上面全体にレジスト層を形成された基板Ｗが基板収納用カセット１１０に収容されており、図６に示すように制御部７０からの指令に応じて基板受渡領域に位置するステージ１０の間で搬送される（ステップＳ１、Ｓ２）。
【００９７】
その後、ステージ移動機構２０によりステージ１０がアライメントカメラ６０の直下位置に移動して基板Ｗ上の各アライメントマーク（基準マーク）８４を順番にアライメントカメラ６０の撮像可能位置に位置決めし、アライメトカメラ６０によるマーク撮像が実行されアライメント（ステップＳ３）が実行される。アライメントカメラ６から出力される画像信号は電装ラック内の制御部７０により処理され、アライメントマーク８４のステージ１０上の位置が正確に求められる。ここで、ステージ１０を光学ヘッド部５０の直下位置に移動させた後に当該アライメントを行ってもよい。
【００９８】
アライメント処理について更に説明する。基板Ｗは図示しないプリアライメント部でメカアライメント処理によってメカニカルなプリアライメントが行われてステージ１０に装着される。続いて、アライメントカメラ６０を用いてアライメント処理を行う。最初に基板Ｗとステージ１０の回転中心のズレを補正するセンタリングを行う。センタリング処理を行うことで次に続く基板Ｗの位置決めは、回転補正だけで行えるというメリットがある。
【００９９】
基板Ｗのアライメントマーク８４が、アライメントカメラ６０で基板Ｗの表面側から赤外線で絶縁層８７とレジスト層を透過して、低倍で観察される。すなわち、初めにアライメントマーク８４を低倍で撮像して基板Ｗの回転中心位置を求め、この処理の結果を用いて、ステージ１０の回転中心に対するＸ方向のずれとＹ方向のずれを算出する。
【０１００】
次に、アライメントカメラ６０に対する基板Ｗの位置関係に対する直交２軸方向（Ｘ、Ｙ方向）のズレ量を検出し、このズレ量を補正する。再度、アライメントマーク８４がアライメントカメラ６０で撮像可能な位置にステージ１０を移動し、基板Ｗの端部のアライメントマーク８４を検出する。ここでアライメントマーク８４と回転中心の距離は遠いので、基板Ｗをステージ１０に置いた際のθ成分の影響をうける。よって、アライメントマーク８４の検出でセンタリング後の基板Ｗのズレ角を補正する。なお、アライメントマーク８４の撮像に際してステージ１０を移動させたが、アライメトカメラ６０を移動するように構成してもよい。
【０１０１】
アライメントマーク８４の位置を計測し、その計測結果に基づいて基板Ｗの回転角度位置を補正する。即ち、基板Ｗをセンタリング後の基板Ｗを回転させてアライメントマーク８４が２軸方向に目標位置に位置されるように回転される。アライメントマーク８４は、基板Ｗがセンタリングされていれば基板Ｗの端部において目標位置に位置していることとなる。よって、予め基板Ｗの端部位置に配置されている情報に基づいて、得られた画像の目標位置とのズレを検出しているので、アライメントマーク８４の画像情報が基板端部位置情報として制御部７０によって判断され、露光制御部５１４を介してステージ移動機構２０が制御される。
【０１０２】
撮像画像の中からアライメントマーク８４を検出する方法として、いわゆる２値化処理と称される方法が知られている。この方法は、基板Ｗ表面を撮影した多階調画像を、例えばモード法と呼ばれる手法で設定した階調値を閾値に設定して、２値画像に変換することで、画像中のアライメントマーク８４を検出するものである。
【０１０３】
このようにしてアライメントマーク８４が検出されると、２値化処理された撮像画像に対して、パターン認識の手法を駆使してこのアライメントマーク８４を有する基板Ｗとアライメトカメラ６０との回転角度誤差が算出され、その誤差を打ち消すように、基板Ｗを載置するステージ１０が駆動される。そして、これらの位置情報に基づきθ軸駆動部が作動してステージ１０を鉛直軸回りに微小回転させて基板Ｗへのパターン描画に適した向きとして光学ヘッド部５０との位置関係がアライメント（位置合わせ）される。
【０１０４】
なお、アライメントマーク位置を求める方法は、２値化処理に限らず、例えば、マークの輪郭を抽出し、パターンマッチングする方法など様々な方法が有る。
【０１０５】
図８に戻って、メカプリアライメント処理によるメカニカルなアライメントが済み、ステージ１０上に乗せられた基板Ｗに対して、アライメントが行われる。こうして基板Ｗの位置決めを終えると、この基板Ｗのステージ１０上のズレ量が補正された位置情報に基づいて、光学ヘッド部５０を用いて描画パターンを基板Ｗに焼きつける露光処理である描画処理が開始される（ステップＳ４）。
【０１０６】
次に、描画処理（ステップＳ４）として以下の詳細な処理が行われる。ここで、本実施の形態のパターン描画装置１００での直接描画方法に先立って、下層パターンのモニターによる電極パッドの位置検出について、図１０（ａ）、（ｂ）、（ｃ）を用いて説明する。図１０（ａ）は下層パターンとしての配線パターンデータ７６の例を示す図であり、図１０（ｂ）は基板Ｗからの反射光をアライメトカメラ６０によって検出したモニター画像データを示す図である。図１０（ｂ）は基板Ｗからの反射光をアライメントカメラ６０によって検出した場合のｘ方向の光強度分布と、それを２次微分することによって得られるエッジ検出信号とによって得られる図である。図１０（ｃ）は電極接続データの生成を示す図である。
【０１０７】
図１０（ａ）において、配線パターンデータ７６は、点線で示すメイン半導体チップ８０の平面領域に相当する２次元領域８００で示される。この２次元領域８００内にサブ半導体チップ８２、８３に対応する領域８２ｂ、８３ｂが設定される。この領域８２ｂ、８３ｂではサブチップパッド８５、８６に対応する領域８５ａ、８５ｂ、８５ｃ、８５ｄ、８６ａ、８６ｂが設定されている。更に、メイン半導体チップ８０のメインチップパッド８１に対応する複数の領域８１ａ、８１ｂ（便宜上、２つのみを示す）が設定される。そして、動作命令として、それぞれの領域の電極接続パターンが設定される。具体的にはメイン半導体チップ８０とサブ半導体チップ８２との間では領域８１ａと領域８５ｃ、領域８１ｂと領域８５ｄが接続され、サブ半導体チップ８２とサブ半導体チップ８３との間では領域８５ａと領域８６ａ、領域８５ｂと領域８６ｂが接続されることが設定される。
【０１０８】
アライメントカメラ６０で基板Ｗをモニターすると、基板Ｗ上のメイン半導体チップ８０とサブ半導体チップ８２、８３に対して照射したビームの反射光のうちの赤外光成分がアライメトカメラ６０に入射する。赤外光成分は、レジストの反応にほとんど寄与せず、また、絶縁層を透過できるため、メインチップパッド８１とサブチップパッド８５、８６を観察できる。図１０（ｂ）に示すように、メインチップパッド８１とサブチップパッド８５、８６が金属であり、反射率が周囲よりも高いとすると、アライメトカメラ６０によって観察される画像が得られる。これは光強度分布を２次微分することによって、エッジ検出ができるので、パッド画像８１ｃ、８１ｄ、８５ｅ、８５ｆ、８５ｇ、８５ｈ、８６ｅ、８６ｆを含むモニター画像データ８０１が生成される。
【０１０９】
モニター画像データ８０１は、アライメントカメラ６０で基板Ｗを分割連続撮像した後に結合することで生成される。または、基板Ｗの大きさが小さければアライメントカメ６０の一括撮像にて得てもよい。モニター画像データ８０１は、電極接続データの生成に利用されるとともに描画データとして、ラスタライズ部７３により描画データが示す単位領域を分割してラスタライズし、ラスタデータ７７を生成しメモリ７２に保存される。
【０１１０】
このモニター画像データ８０１と配線パターンデータ７６をデータ生成部７５において比較することでエッジが本来あるべき位置から、どれだけずれているかが判り、これによって、これから形成しようとする上層パターンに対しての、下層配線パターンであるメインチップパッド８１とサブチップパッド８５、８６の位置ずれが検出できる。具体的には、モニター画像データ８０１と配線パターンデータ７６を重ね合わせて配線パターンデータ７６の領域８１ａに最も位置的に近似するパッド画像８１ｃを対応するメインチップパッド８１の実際の位置と認識する。ここで、メインチップパッド８１の位置ズレは理想的には無いに等しく、位置ずれが発生するとなるとサブチップパッド８５、８６において発生すると言える。全てのパッド画像と領域との対応関係が決まると、次に電極接続パターンから電極接続データの生成を行う。
【０１１１】
例えば、モニター画像データ８０１と配線パターンデータ７６を重ね合わせて位置ズレが発生すると、図１０（ｂ）に便宜的に点線で示したように、点線の部位にあるべきサブ半導体チップ８３の領域８６ａと８６ｂが、実線で示したパッド画像８６ｅ、８６ｆとして画像が生成される。即ち、実際のサブ半導体チップ８３が位置ズレして配置されていることとなる。
【０１１２】
図９（ｃ）に示す基板Ｗの半導体装置の製造過程では、前工程でメイン半導体チップ８０上の所定の部分に、サブ半導体チップ８２、８３を取り付ける際にずれが発生することがあった。これは、接着剤８２ａ、８３ａ上にサブ半導体チップ８２、８３を載置する精度の起因する場合もあれば、サイズの異なるサブ半導体チップ８２、８３の搬送精度のばらつきに起因する場合もあった。言い換えると、単純な組み立て工程に統一できない状況により結果的にメイン半導体チップ８０上でいずれかのサブ半導体チップ８２、８３が位置ズレして取り付けられる結果を招いていた。
【０１１３】
更に、この位置ズレは半導体装置の製造過程では、メイン半導体チップ８０上の所定の部分に、サブ半導体チップ８２、８３を取り付ける構造に起因して発生することがあった。これは、メイン半導体チップ８０上に機械的な装着構造を設けることが困難であるため、取り付け構造も精度を高くするのに改善の余地があった。また、サイズの異なるサブ半導体チップ８２、８３を取り付けるとなるとその装着構造も汎用的になる結果、取り付け精度の低下を招いていた。そのため、サブ半導体チップ８２、８３の取り付けの位置ズレを検知して配線パターンデータ７６を補正する必要がある。
【０１１４】
なお、本実施の形態においては、メインチップパッド８１とサブチップパッド８５、８６として金属電極パッドを例に説明しているが、これに限定される訳ではない。すなわち、本発明の下層パターンは、主に赤外光が用いられるモニター光を反射して、凹凸あるいは反射率差を検出できるパターンであればよい。したがって、下層パターンは金属である必要はない。また、金属であるとしても、単一の金属原子だけでなく、その化合物でもよい。さらに、膜でなく、金属微粒子の集合体であってもよい。例えば、金属ナノ粒子を含有する溶剤をインクジェットで飛ばして電極パッドを形成する試みもなされている。また、赤外光等のモニター光を反射して、凹凸あるいは反射率差を検出できれば、セラミックス等のパターンでもかまわない。
【０１１５】
更に、このような配線パターンデータ７６に対してのサブチップパッド８５、８６の位置ずれは、前工程でのサブ半導体チップ８２、８３を取り付ける際の精度や、熱処理による基板Ｗの変形によって生じる。マルチチップモジュールにおいては、サブ半導体チップ８２、８３の絶対位置よりもむしろ、サブチップパッド８５、８６の位置合わせが重要であることから、サブチップパッド８５、８６がずれてしまったら、それに合わせて配線パターンをパターニングすることが必要になる。したがって、サブチップパッド８５、８６の位置を検出し、その検出したサブチップパッド８５、８６に合わせて配線パターンを新たに生成する技術が重要である。
【０１１６】
空間光変調器５１１を用いる本実施形態のパターン描画装置１００では、光変調ユニット５１２に入力するデータを修正もしくは新たに生成するだけで、描画位置の補正を行うことができる。すなわち、サブチップパッド８５、８６の位置がずれたとすると、ＯＮにすべき変調素子５３７をずらしていけば良い。この結果、高速かつ高精度の位置合わせが可能となる。
【０１１７】
また、電子ビーム描画のように、１本ずつ位置補正しながら露光するのではなく、一定のエリアである露光領域の位置補正を一度に行って露光できるので、高速の露光が可能となる。また、本実施の形態ではフォトマスクやレチクルを用いずに、配線パターンデータとしてＣＡＤデータに基づいて露光を行う方式である。したがって、サブチップパッド８５、８６が本来存在すべき位置のデータを、ＣＡＤデータが保有しているため、位置ずれの量を容易に認識できる。
【０１１８】
更に詳細に説明する。配線パターンデータ７６ではサブ半導体チップ８２、８３のどのサブチップパッド８５、８６の間で配線されるべきかの電極接続パターン情報が存在する。具体的には、領域８５ａと領域８６ａ、領域８５ｂと領域８６ｂが配線される。またサブ半導体チップ８２のどのサブチップパッド８５とメイン半導体チップ８０のどのメインチップパッド８１の間で配線されるべきかの電極接続パターン情報が存在する。具体的には、領域８５ｃと領域８１ａ、領域８５ｄと領域８１ｂが配線される。それぞれの電極パッドの間では配線パターンが必要となるが、配線データパターン７６のまま描画した場合にズレが発生していると、以後の操作で配線パターンを生成しても接続されないこととなる。そのため、図１０（ｂ）に示す現実の電極パッドの位置に基づいて電極接続データをデータ生成部７５で生成する必要がある。
【０１１９】
第一に、図１０（ｂ）のようにモニターされたメインチップパッド８１とサブチップパッド８５、８６をそれぞれ配線パターンデータ７６との近似データからそれぞれの電極パッドに対応するメインチップパッド８１のパッド画像８１ｃ、８１ｄとサブチップパッド８５、８６のパッド画像８５ｅ、８５ｆ、８５ｇ、８５ｈと８６ｅ、８６ｆと決定する。そして、同時に、電極パッドの接続関係を示す電極接続パターンのテーブルから接続すべきパッド画像が決まれば、パッド画像のそれぞれの座標を（ｘ、ｙ）として設定する。具体的にサブチップパッド８５、８６のパッド画像８５ｅと８６ｅで説明する。接続関係が設定されたパッド画像８５ｅと８６ｅの座標をモニター画像データ８０１から求める。その２つの座標間のベクトルデータＬ１を図１０（ｃ）に示すように生成する。ベクトルデータＬ１の生成は、２つの座標間で最短距離を結ぶ直線を求めることで線分データとして生成され、この電極接続データから描画データを生成する。
【０１２０】
続いて、残りのサブチップパッド８５、８６のパッド画像８５ｆと８６ｆの座標の間のベクトルデータＬ２を生成する。このベクトルデータＬ１、Ｌ２をモニター画像データ８０１に存在する全てのパッド画像の接続関係に対応するベクトルデータをデータ生成部７５にて生成し、このベクトルデータによる電極接続データを描画データとする。即ち、図１０（ｃ）に示すベクトルデータを含む領域８０２を描画データとして生成する。
【０１２１】
次に、パターン描画装置１００での、電極パッドのモニターによる描画のタイミングについて説明する。データ生成部７５にて生成されたモニター画像データ８０１と領域８０２（電極接続データ）の描画データは、ラスタライズ部７３により描画データが示す単位領域を分割してラスタライズし、ラスタデータ７７を生成しメモリ７２に保存される。露光制御部５１４がこのどちらかの描画データのラスタデータ７７を受けて描画する。
【０１２２】
図９（ｄ）に示す絶縁層８７上にレジスト層を形成された基板Ｗに対しては、モニター画像データ８０１を用いて描画処理が行われる。モニター画像データ８０１に対応して空間光変調器５１１によって生成された露光パターンに対応した光は、図３に示すように、投影光学系５１７を通り、基板Ｗ上に結像される。基板Ｗはステージ１０上に設置されており、露光ビームに対して基板Ｗが相対的に走査される。
【０１２３】
まず、図１に示すように、基板Ｗはステージ１０によって連続走査される。ステージ１０は、高速で往復運動する主走査方向と、主走査方向とは垂直であり、かつ主走査の方向切り替え時にステップ移動する副走査方向とに基板Ｗを載置したステージ１０を駆動可能であり、ステージ移動機構２０によって駆動制御される。主走査方向と副走査方向とのそれぞれの変位量は、図示しない変位検出手段によって、常に高精度にモニターされている。
【０１２４】
パターン描画装置１００では、光学ヘッド部５０が基板Ｗの主走査方向の端部上方まで到達すると、基板Ｗの移動が停止される。そして、基板Ｗを副走査方向に所定距離だけ移動した後、基板Ｗの主走査方向への移動が開始され、基板Ｗが連続的に移動する間、光学ヘッド部５０の高さ調整および光ビームのＯＮ／ＯＦＦ制御が継続して行われる。基板Ｗを副走査方向に移動しつつ、上記の処理が繰り返され、基板Ｗの全体にパターンが描画されるとパターン描画処理が完了する。
【０１２５】
ところで、本実施の形態においては、ステージ１０が主走査方向に移動している間、常に露光が行われている訳ではなく、図３に示すように、空間光変調器５１１による所定領域としての露光領域の走査が終了するごとに、パルス的に光が照射され、露光が行われる。
【０１２６】
以上のように、ステージの主走査、副走査を繰り返しながら、１パルスによる露光領域での露光を、基板Ｗの全露光対象領域に対して行い、１パルスによる露光領域を１単位として基板Ｗの全露光対象領域を埋め尽くすことによって、基板Ｗ全体の露光が完了する。
【０１２７】
こうして、基板Ｗ上の描画が終了して基板Ｗの表面への所望パターンの描画が完了すると、ステージ１０は描画済み基板Ｗを載置したまま基板受渡位置（図１および図２の左側領域）に移動した後、基板搬送ロボット１２０により基板Ｗがカセットへと戻され、次の基板Ｗが取り出されて上記したと同様の一連の処理が繰り返される。さらに、基板収納カセット１１０に収納されている全ての基板Ｗに対するパターン描画が終了すると、基板収納カセット１１０がパターン描画装置１００から搬出される。
【０１２８】
パターン描画が行われた基板Ｗでは、メイン半導体チップ８０に設けられたメインチップパッド８１及びサブ半導体チップ８２、８３に設けられたサブチップパッド８５、８６の上部のレジスト層が露光させる。
【０１２９】
描画処理が完了した基板Ｗの次の工程を説明する。図１１及び図１２は、本発明の好ましい実施例によって半導体装置を製造する工程を示す工程順序図である。以下では、説明の便宜と理解の増進のために、特に図９（ｄ）のＢ１−Ｂ２線の左側部分でＢ３−Ｂ４線とで囲まれた領域に着目して本発明に係る半導体パッケージの製造工程を説明する。
【０１３０】
次に、パターンの描画が完了した基板Ｗが現像・エッチング工程に送られ、更に、上層のレジスト層が除去され図１１（ａ）に示されたように、メイン半導体チップ８０に設けられたメインチップパッド８１及びサブ半導体チップ８２に設けられたサブチップパッド８５の上部を露出させる。そして、スパッタリング又は蒸着（ｅｖａｐｏｒａｔｉｏｎ）等の工程を行うことによって、図１１（ｂ）に示されたように、メイン半導体チップ８０の全面にわたってＴｉ／Ｗからなる下部障壁層８８と、純銅からなるシード層８９を順に形成する。ここで、下部障壁層８８は、拡散防止と接着力増大のためのものであり、Ｃｒ＋Ｎｉ、Ｔｉ／Ｗ＋Ｎｉ又はＣｒ＋Ｃｏ＋Ｎｉからなる混合物を使用することもできる。
【０１３１】
次に、メイン半導体チップ８０の全面にわたってフォトレジストを塗布した後、露光及び現像工程を行うことによって、メイン半導体チップ８０上にフォトレジストパターン９０を形成する。図１２（ａ）に示されたように、メイン半導体チップ８０のメインチップパッド８１及びサブ半導体チップ８２のサブチップパッド８５並びにこれらのパッド間を金属パターンで連結すべき部分が露出される形状を有するフォトレジストパターン９０を形成する。
【０１３２】
この工程において基板Ｗはパターン描画装置１００を用いた直接描画方法にて露光を施される。図９（ｄ）に示す基板Ｗはモニター画像データ８０１を描画データとして露光処理を行ったが、電極接続データである領域８０２の描画データを用いて同様に露光処理を行う。即ち、図１０（ｃ）に示す領域８０２のベクトルデータＬ１、Ｌ２に相当するように基板Ｗ上で露光が行われる。
【０１３３】
パターン描画装置１００ではデータ生成部７５にて生成された電極接続データである領域８０２の描画データは、ラスタライズ部７３により描画データが示す単位領域を分割してライタライズし、ラスタデータ７７を生成しメモリ７２に保存される。露光制御部５１４がこの電極接続データのラスタデータ７７を受けてフォトレジストパターン９０に電極接続パターンを描画する。基板Ｗの全体にパターンが描画されるとパターン描画処理が完了してカセットに収納されている全ての基板Ｗに対するパターン描画が終了すると、カセットがパターン描画装置１から搬出される。そして、現像工程が行われる。
【０１３４】
本実施の形態では、アライメントカメラ６０でモニターを行っており、更に露光用とモニター用とは異なる手段を用いているため、位置モニターの後に露光を開示する前に、電極パッドの位置に基づいて描画データを生成する時間が取れる。
【０１３５】
そこで、露光する直前の電極パッドの位置をモニターする。次に、露光開始までの間に、位置ズレに対応した電極接続データと、それに基づいた描画データの生成とを行う。このように、本実施の形態のパターン描画装置１００および描画方法では、基板Ｗ上にすでに配置されている、サブ半導体チップの電極パッドを検出して生成したモニター画像データと電極接続データで描画処理を行う。すなわち、位置ズレがこれ以上発生しえない状況で電極接続を行うのでより確実に配線パターンが形成される。これにより、高速かつ高精度に半導体装置が製造することが可能なパターン描画装置１００および描画方法を提供することができる。
【０１３６】
図１２（ｂ）を参照すると、メッキ工程を行うことによって、フォトレジストパターン９０が形成されていない露出領域、すなわちメイン半導体チップ８０に設けられたメインチップパッド８１及びサブ半導体チップ８２に設けられたサブチップパッド８５並びにこれらのパッドを連結する部分を、電気伝導性に優れた金属物質（例えば、銅、金等）を用いてフォトレジストパターン９０の高さまでメッキした後、ストリップ（ｓｔｒｉｐ）工程によりフォトレジストパターン９０を除去することによって、シード（ｓｅｅｄ）層８９上にメインチップパッド８１とサブチップパッド８５とを電気的に連結する金属層９１を形成する。
【０１３７】
次に、金属層９１が形成されたメイン半導体チップ８０の全面にわたってフォトレジストを塗布した後、露光及び現像工程を行うことによって、メイン半導体チップ８０上にマスクパターン９２を形成し、図１３（ａ）に示されたように、金属層９１の上部のみを覆うマスクパターン９２を形成する。この露光処理に於いては、前述同様にパターン描画装置１００に基板Ｗが搬入され処理されるが、描画データは領域８０２の反転データを描画データとして露光処理される。
【０１３８】
次いで、マスクパターン９２をエッチングマスクとするエッチング工程を行うことによって、金属層９１の下部に形成されたシード層８９及び下部障壁層８８を除く残りの部分を選択的に順次除去することにより、絶縁層８７の一部を露出させ、ストリップ工程によりマスクパターン９２を除去することによって、図１３（ｂ）に示されたように、下部障壁層８８、シード層８９及び金属層９１からなり、メインチップパッド８１とサブチップパッド８５とを電気的に連結する金属パターン９３が形成される。このように形成される金属パターン９３の幅は、好ましくは、２５〜１５０μｍであり、その厚さは、好ましくは、２０００Å〜１０ｍｉｌ（２５４μｍ）である。
【０１３９】
一方、本発明の好ましい実施例では、金属パターン９３をＴｉ／Ｗ＋Ｃｕ＋Ｃｕ又はＴｉ／Ｗ＋Ｃｕ＋Ａｕから形成したが、本発明がこの実施例に限定されるものではなく、Ｃｒ＋Ｎｉ＋Ａｕ、Ｃｒ＋Ｎｉ＋Ａｕ＋Ｃｕ、Ｃｒ＋Ｃｏ＋Ｎｉ＋Ａｕ、Ｃｒ＋Ｃｏ＋Ｎｉ＋Ｃｕ＋Ａｕ等の組み合わせで金属パターン９３を形成することもできる。
【０１４０】
次に、基板Ｗの支持基体９９からメイン半導体チップ８０を取り出す。そして、金属パターン９３が形成されたメイン半導体チップ８０の全面にわたって所定の厚さ（例えば、１０乃至１００μｍ）の封止材、例えば、ソルダレジスト９４を塗布した後、フォトリソグラフィ工程及びエッチング工程等を行うことにより、図１４（ａ）に示されたように、金属パターン９３の上部の一部を選択的に露出させる。
【０１４１】
終わりに、図１４（ｂ）に示されたように、金属パターン９３の露出部分にソルダランド９５を形成した後、ソルダボール９６を取り付けることにより、半導体パッケージの製造を完了する。
【０１４２】
従って、上述したような一連の工程により製造される本発明の半導体パッケージは、図９に示されたように、メイン半導体チップ８０上にサブ半導体チップ８２、８３が搭載され、メイン半導体チップ８０の外周縁に形成されたメインチップパッド８１とサブ半導体チップ８２、８３の外周縁に形成されたサブチップパッド８５、８６との間及びサブ半導体チップ８２、８３のサブチップパッド８５、８６間が、金属パターン９３又は金属パターン９３及びソルダランド９５を介して電気的に連結され、金属パターン９３、ソルダランド９５及びメインチップパッド８１を除くメイン半導体チップ８０の上部部分が封止材のソルダレジスト９４で封止された構造を有する。
【０１４３】
以上説明したように、本発明によると、基板Ｗ上に既に配置されているサブ半導体チップの電極パッドを検出して生成したモニター画像データおよび電極接続データで描画処理を行う。すなわち、位置ズレに対応した状況で電極接続を行うのでより確実に電極配線パターンが形成される。これにより、高速かつ高精度に半導体装置が製造することが可能なパターン描画装置１００および描画方法を提供することができる。
【０１４４】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で様々な改変を実施することができる。
【０１４５】
例えば上記実施形態では、メイン半導体チップ上に複数のサブ半導体チップを積層する半導体装置の製造工程で説明したが、メイン半導体チップに代えて支持基板を用いて支持基板上に複数の半導体チップを配置し、その半導体チップの電極パッド間を配線接続する半導体装置（マルチチップモジュール）の製造に適用してもよい。
【産業上の利用可能性】
【０１４６】
この発明にかかわる直接描画方法および直接描画装置によれば、基板上にすでに配置されている、サブ半導体チップの電極パッドを検出して生成した電極接続データで描画処理を行うことができる。よって、高精度な半導体装置の製造に好適に適用することが可能である。
【符号の説明】
【０１４７】
１０ ステージ
１００ パターン描画装置
５０ 光学ヘッド部
５１１ 空間光変調器
６０ アライメントカメラ
７０ 制御部
７５ データ生成部
７６ 配線パターンデータ
８０ メイン半導体チップ
８２、８３ サブ半導体チップ
９９ 支持基体
８０１ モニター画像データ
８０２ 領域（電極接続データ）
Ｗ 基板
【特許請求の範囲】
【請求項１】
直接描画装置の光学ヘッド部に対して相対移動するステージ上に載せられた露光対象基板を、前記光学ヘッド部により直接露光する直接描画方法であって、
前記直接描画装置のステージ上の露光対象基板の電極パッドの位置を検出する電極パッド位置検出ステップと、
前記直接描画装置に入力された配線パターンデータと、前記電極パッド位置検出ステップによる検出位置から直接描画装置内の制御部が、電極接続データを生成する描画データ生成ステップと、
前記制御部が、前記電極接続データを、ラスタデータ形式の装置用データに変換する変換ステップと、
前記光学ヘッド部が、前記相対移動するステージ上に載せられた露光対象基板を前記装置用データに基づいて直接露光する露光ステップと、
を備えることを特徴とする直接描画方法。
【請求項２】
請求項１記載の直接描画方法において、前記描画データ生成ステップが、前記電極パッド位置検出ステップにより該電極パッドの位置を検出すると共に、その電極パッドの位置の検出結果に基づいて電極パッド位置を示す描画データを生成することを特徴とする直接描画方法。
【請求項３】
直接描画装置の光学ヘッド部に対して相対移動するステージ上に載せられた露光対象基板を、前記光学ヘッド部により直接露光する直接描画装置であって、
前記直接描画装置のステージ上の露光対象基板の電極パッドの位置を検出するモニター手段と、
前記直接描画装置に入力された配線パターンデータと、前記モニター手段による検出位置から、電極接続データを生成し、前記電極接続データをラスタデータ形式の装置用データに変換する制御部と、
前記光学ヘッド部が、前記相対移動するステージ上に載せられた露光対象基板を前記装置用データに基づいて直接露光することを特徴とする直接描画装置。
【請求項１】
直接描画装置の光学ヘッド部に対して相対移動するステージ上に載せられた露光対象基板を、前記光学ヘッド部により直接露光する直接描画方法であって、
前記直接描画装置のステージ上の露光対象基板の電極パッドの位置を検出する電極パッド位置検出ステップと、
前記直接描画装置に入力された配線パターンデータと、前記電極パッド位置検出ステップによる検出位置から直接描画装置内の制御部が、電極接続データを生成する描画データ生成ステップと、
前記制御部が、前記電極接続データを、ラスタデータ形式の装置用データに変換する変換ステップと、
前記光学ヘッド部が、前記相対移動するステージ上に載せられた露光対象基板を前記装置用データに基づいて直接露光する露光ステップと、
を備えることを特徴とする直接描画方法。
【請求項２】
請求項１記載の直接描画方法において、前記描画データ生成ステップが、前記電極パッド位置検出ステップにより該電極パッドの位置を検出すると共に、その電極パッドの位置の検出結果に基づいて電極パッド位置を示す描画データを生成することを特徴とする直接描画方法。
【請求項３】
直接描画装置の光学ヘッド部に対して相対移動するステージ上に載せられた露光対象基板を、前記光学ヘッド部により直接露光する直接描画装置であって、
前記直接描画装置のステージ上の露光対象基板の電極パッドの位置を検出するモニター手段と、
前記直接描画装置に入力された配線パターンデータと、前記モニター手段による検出位置から、電極接続データを生成し、前記電極接続データをラスタデータ形式の装置用データに変換する制御部と、
前記光学ヘッド部が、前記相対移動するステージ上に載せられた露光対象基板を前記装置用データに基づいて直接露光することを特徴とする直接描画装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−４２５８７（Ｐ２０１２−４２５８７Ａ）
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願番号】特願２０１０−１８２１４９（Ｐ２０１０−１８２１４９）
【出願日】平成２２年８月１７日（２０１０．８．１７）
【出願人】（０００２０７５５１）大日本スクリーン製造株式会社 (2,640)
【Ｆターム（参考）】
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願日】平成２２年８月１７日（２０１０．８．１７）
【出願人】（０００２０７５５１）大日本スクリーン製造株式会社 (2,640)
【Ｆターム（参考）】
[ Back to top ]