Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
積層セラミック電子部品及びその製造方法
説明

積層セラミック電子部品及びその製造方法

【課題】誘電体層の厚さを均一化させることにより耐電圧特性を向上させ、熱衝撃によるクラックを抑制して信頼性を向上するとともに、静電容量の大容量化を具現した積層セラミック電子部品とその製造方法を提供する。
【解決手段】平均厚さが1μm以下である複数の誘電体層1が積層されたセラミック本体と、上記誘電体層1に形成され、下記数式で表される連結性が90%以上である内部電極層2とを含み、上記誘電体層1に対する上記内部電極層2の厚さ比率が0.8〜1.3である。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミック電子部品及びその製造方法に関し、より詳細には、熱衝撃によるクラックの抑制及び信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【0002】
一般的に積層型セラミックキャパシタ(Multi−Layered Ceramic Capacitor:MLCC)は、移動通信端末機、ノート型パソコン、コンピューター、個人携帯用端末機(PDA)などの様々な電子製品の印刷回路基板に装着され、電気を充電または放電させる重要な役割をするチップ形態のコンデンサであり、その使用用途と用量に応じて多様なサイズ及び積層形態を有する。
【0003】
最近、電子製品の小型化の傾向により、積層セラミック電子部品も小型化及び大容量化が求められている。これにより、誘電体と内部電極の薄膜化、多層化が多様な方法で試されており、最近は誘電体層の厚さが薄くなり、積層数が増加する積層セラミック電子部品が製造されている。
【0004】
このような大容量化を具現するために、誘電体層と内部電極層の厚さを薄くし、その分、積層数を増加させることが一般的な開発方向であるが、誘電体層と内部電極層の厚さが薄くなるほど内部電極層の厚さが不均一になり、電極層が均一な厚さを維持しながら連続的に連結されず、部分的に切れて連結性が低下する。
【0005】
内部電極が連続的に連結されず部分的に切れて電極がなくなると、その分だけ内部電極の面積が減るため、静電容量が減少し、これとともに電極の切れ程度による面積散布が増加して静電容量の散布も大きくなり、収率が低下する。
【0006】
また、電極の切れにより、誘電体層の平均厚さは同一であるが、部分的に厚くなったり薄くなる部分が発生し、誘電体層が薄くなった部分で絶縁特性が低下して信頼性が低下するという問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、内部電極層の連結性を高め、内部電極の厚さと誘電体の厚さとの比率及び誘電体層の厚さを制御することにより、熱衝撃によるクラックの抑制及び信頼性に優れた積層セラミック電子部品及びその製造方法を提供する。
【課題を解決するための手段】
【0008】
本発明の一実施形態によると、平均厚さが1μm以下である複数の誘電体層が積層されたセラミック本体と、上記誘電体層に形成され、下記数式で表される連結性が90%以上である内部電極層と、を含み、上記誘電体層に対する上記内部電極層の厚さ比率が0.8〜1.3である積層セラミック電子部品が提供される。
【0009】
【数1】

【0010】
上記内部電極層の連結性は、内部電極を形成する導電性ペーストにおけるニッケル金属粉末の粒子サイズを変化させることで具現することを特徴とする。
【0011】
また、上記ニッケル金属粉末の粒子平均サイズは0.05〜0.3μmであることができる。
【0012】
一方、上記有機物の量は導電性ペースト100重量部に対して5〜20重量部であることができる。
【0013】
上記セラミックの量は導電性ペースト100重量部に対して3〜30重量部であることができる。
【0014】
本発明の他の実施形態によると、平均厚さが1μm以下である複数の誘電体層を形成する段階と、上記誘電体層に下記数式で表される連結性が90%以上である内部電極層を塗布する段階と、上記内部電極層が塗布された複数の誘電体層を積層し、内部電極の厚さと誘電体の厚さとの比率が0.8〜1.3となるように調節する段階と、を含む積層セラミック電子部品の製造方法が提供される。
【0015】
【数2】

【発明の効果】
【0016】
本発明は、静電容量の大容量化を具現するとともに誘電体層の厚さを均一化させることにより、耐電圧特性を向上させるだけでなく、熱衝撃によるクラックを抑制して信頼性に優れた大容量の積層セラミック電子部品の具現が可能である。
【図面の簡単な説明】
【0017】
【図1】積層セラミック電子部品を概略的に示す断面図及び拡大図である。
【図2】本発明の一実施形態による内部電極層と誘電体層の厚さを示す積層セラミック電子部品の断面図及び拡大図である。
【図3】本発明の他の実施形態による積層セラミック電子部品の製造工程図である。
【発明を実施するための形態】
【0018】
本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。
【0019】
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。
【0020】
図1は積層セラミック電子部品を概略的に示す断面図及び拡大図である。
【0021】
内部電極層の連結性(B/A)は、内部電極断面の全長Aに対する実際に内部電極が塗布された断面の総長Bの比率と定義することができる。即ち、これは内部電極の塗布比率を意味するものであり、内部電極の全体面積に対する実際の内部電極の塗布面積の比率と定義することができる。
【0022】
一般的に内部電極層2の連結性(B/A)は65〜75%水準であり、内部電極層2の切れた部分3は気孔あるいはセラミックであるが、本発明の一実施形態による積層セラミック電子部品の内部電極層2の連結性(B/A)は90%以上である。
【0023】
本発明の一実施形態と異なって、積層セラミック電子部品の内部電極層2の連結性(B/A)が90%未満の場合は、誘電体層の厚さが不均一であるため耐電圧特性に問題が発生する可能性がある。
【0024】
内部電極層2の連結性(B/A)を90%以上に具現するための方法として、内部電極を形成する導電性ペーストにおけるニッケル(Ni)金属粉末の粒子サイズを変化させたり、添加する有機物とセラミックの量を調節することができる。
【0025】
また、導電性ペーストを利用して内部電極膜を成形する印刷工程において、膜厚を調節することでも内部電極の連結性を向上させることができる。
【0026】
そして、焼成工程において昇温速度と焼成雰囲気を調節することで電極連結性を制御することが可能である。
【0027】
具体的には、内部電極層2の連結性(B/A)を90%以上に具現するために、内部電極層2を形成する導電性ペーストにおけるニッケル粉末の粒子平均サイズを0.05〜0.3μmに制御し、添加する有機物の量を導電性ペースト100重量部に対して5〜20重量部、添加するセラミックの量を導電性ペースト100重量部に対して3〜30重量部に調節することができる。
【0028】
本発明の一実施形態では、内部電極層2の連結性(B/A)を90%以上に具現し、且つ実際に内部電極を形成する導電性ペーストの分散性を確保するために、ニッケル粉末の粒子平均サイズを0.05〜0.3μmに制御する。
【0029】
図2は本発明の一実施形態による内部電極層と誘電体層の厚さを示す積層セラミック電子部品の断面図及び拡大図である。
【0030】
本発明の一実施形態によると、誘電体層1の平均厚さDが1μm以下で、内部電極層2の厚さEと誘電体層1の厚さDとの比率(E/D)が0.8〜1.3となるように製造する。
【0031】
積層セラミック電子部品の小型化及び大容量化のためには、誘電体層1の厚さをできるだけ薄く製造するが、誘電体層1の平均厚さDが1μmを超過する場合には、誘電体層1自体の誘電率が大きくても静電容量が低下するため、小型かつ大容量の積層セラミック電子部品を製造することができない。
【0032】
従って、本発明の一実施形態では、誘電体層1の平均厚さDを1μm以下に調節して製造する。
【0033】
また、積層セラミック電子部品の小型化及び大容量化のためには、内部電極層2の厚さEも薄膜化を図るが、内部電極層の厚さが薄くなりすぎる場合、内部電極の塗布比率が極めて低くなる可能性があり、所望する対向面積を得ることができないという問題がある。
【0034】
従って、本発明の一実施形態では、静電容量の大容量化を具現しながら誘電体層の厚さを均一化させることにより、耐電圧特性を向上させるだけでなく、熱衝撃によるクラックを抑制し、信頼性に優れた大容量の積層セラミック電子部品を得るために、内部電極層2の厚さEと誘電体層1の厚さDとの比率(E/D)が0.8〜1.3となるように製造する。
【0035】
一方、本発明の他の実施形態によると、平均厚さが1μm以下の複数の誘電体層を形成する段階と、上記誘電体層に連結性が90%以上となるように内部電極層を塗布する段階と、上記内部電極層が塗布された複数の誘電体層を積層し、内部電極の厚さと誘電体の厚さとの比率が0.8〜1.3となるように調節する段階と、を含む積層セラミック電子部品の製造方法が提供される。
【0036】
図3は本発明の他の実施形態による積層セラミック電子部品の製造工程図である。
【0037】
まず、複数のグリーンシートを形成する段階(a)が行われる。ここで、グリーンシートはセラミックグリーンシートであり、チタン酸バリウム(BaTiO)などの粉末をセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤と配合した後、バスケットミル(Basket Mill)を利用して形成したスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥して数μmの厚さに製造し、誘電体層1を形成する。
【0038】
本発明の他の実施形態に従って、誘電体層1の平均厚さが1μm以下となるように誘電体層を形成する。
【0039】
また、グリーンシート上に導電性ペーストをディスペンス(dispensing)し、スキージ(squeegee)を一側方向に進行させながら導電性ペーストによる内部電極膜を形成する(b)。
【0040】
この際、導電性ペーストは、銀(Ag)、鉛(Pb)、白金などの貴金属材料及びニッケル(Ni)、銅(Cu)のうち一つの物質で形成されるか、または少なくとも二つの物質を混合して形成されることができる。
【0041】
本発明の他の実施形態に従って、内部電極層2は、内部電極層2の連結性(B/A)を90%以上に具現し、内部電極層2の厚さEと誘電体層1の厚さDとの比率(E/D)が0.8〜1.3となるように製造する。
【0042】
具体的には、内部電極層2の連結性(B/A)を90%以上に具現するために、内部電極層2を形成する導電性ペーストにおけるニッケル粉末の粒子平均サイズを0.05〜0.3μmに制御し、添加する有機物の量を導電性ペースト100重量部に対して5〜20重量部、添加するセラミックの量を導電性ペースト100重量部に対して3〜30重量部に調節することができる。
【0043】
このように内部電極膜が形成された後、グリーンシートをキャリアフィルムから分離させた後、複数のグリーンシートの夫々を互いに重ねて積層することにより、積層体を形成する(c)。
【0044】
次に、グリーンシート積層体を高温、高圧で圧着(d)させた後、圧着されたシート積層体を切断工程(e)を通じて所定サイズに切断することにより、グリーンチップ(green chip)を製造する(f)。
【0045】
その後、か焼、焼成、研磨、外部電極及びメッキ工程などを経て、積層型キャパシタが完成される。
【0046】
以下、実施例を利用して本発明をより詳細に説明するが、本発明はこれによって制限されない。
【0047】
内部電極用導電性ペーストは、平均サイズが0.05〜0.2μmのニッケル粒子を用い、ニッケル金属含量は45〜55%となるように製作した。スクリーン印刷工法で内部電極を形成した後、300〜500層を積層して積層体を製造した。その後、圧着、切断して1005規格のサイズのチップを製造し、上記チップをH0.1%以下の還元雰囲気の温度1,050〜1,200℃で焼成した。外部電極、メッキなどの工程を経て積層セラミックキャパシタを製作した。積層セラミックキャパシタの断面を観察した結果、内部電極の平均厚さは0.4〜0.9μm水準で、誘電体の厚さは0.3〜0.8μmであった。
【0048】
また、セラミック積層体に実装などの熱衝撃が加えられると、誘電体層と内部電極層の熱膨脹差によってセラミック積層体の上下層と内部電極層の界面でクラックが発生することがある。内部電極層とセラミック層の熱衝撃によるクラックを抑制するために、内部電極の厚さと誘電体の厚さとの比率(E/D)が0.6〜1.4範囲であるサンプルを製作した。その後、熱衝撃によるクラックを評価するために、320℃の鉛槽に2秒間浸漬させた後、50〜1,000倍の顕微鏡でクラックの発生有無を評価した。
【0049】
下記表1は本発明の比較例1〜6と実施例1〜7の静電容量、耐電圧、熱衝撃によるクラック発生数を比較したものであり、上記の方法によって内部電極層の連結性及び内部電極層と誘電体層との厚さ比率を変化させて製造した。
【0050】
比較例1〜4は内部電極層の連結性が0.9未満となるように製造し、比較例5〜6は内部電極と誘電体との厚さ比率が1.3を超過するように製造した。
【0051】
【表1】

【0052】
上記表1から分かるように、内部電極層の連結性(B/A)が0.75〜0.9以上に高くなるほど静電容量が増加し、耐電圧特性も増加する。
【0053】
内部電極層の連結性(B/A)が0.9以上で、内部電極層と誘電体層との厚さ比率(E/D)が0.8以上の場合、熱衝撃によるクラックが減少し、内部電極層と誘電体層との厚さ比率が高くなるほど容量が徐々に減少した。
【0054】
これは、内部電極層と誘電体層との厚さ比率が高くなるほどグリーンチップの厚さは増加するため、積層数を減少させなければならないためである。
【0055】
内部電極層の連結性(B/A)が0.9以上で、内部電極の厚さ比率(E/D)が0.8〜1.3の範囲の場合、静電容量が具現され、耐電圧特性に優れ、熱衝撃によるクラックも減少する。
【0056】
本発明は、上述の実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が出来るということは当技術分野の通常の知識を有する者には明白であり、これも本発明の範囲に属する。
【符号の説明】
【0057】
1 誘電体層
2 内部電極層
3 気孔またはセラミック
A 内部電極断面の全長(または全体面積)
B 実際に内部電極が塗布された断面の総長(または塗布された面積)
E 内部電極層の厚さ
D 誘電体層の厚さ

【特許請求の範囲】
【請求項1】
平均厚さが1μm以下である複数の誘電体層が積層されたセラミック本体と、
前記誘電体層に形成され、下記数式で表される連結性が90%以上である内部電極層と、を含み、
前記誘電体層に対する前記内部電極層の厚さ比率が0.8〜1.3である積層セラミック電子部品。
【数1】

【請求項2】
前記内部電極層の連結性は、内部電極を形成する導電性ペーストにおけるニッケル金属粉末の粒子サイズを変化させることで具現する請求項1に記載の積層セラミック電子部品。
【請求項3】
前記ニッケル金属粉末の粒子平均サイズは0.05〜0.3μmである請求項2に記載の積層セラミック電子部品。
【請求項4】
前記内部電極層の連結性は、内部電極を形成する導電性ペーストに添加する有機物とセラミックの量を調節することで具現する請求項1に記載の積層セラミック電子部品。
【請求項5】
前記有機物の量は導電性ペースト100重量部に対して5〜20重量部である請求項4に記載の積層セラミック電子部品。
【請求項6】
前記セラミックの量は導電性ペースト100重量部に対して3〜30重量部である請求項4に記載の積層セラミック電子部品。
【請求項7】
平均厚さが1μm以下である複数の誘電体層を形成する段階と、
前記誘電体層に下記数式で表される連結性が90%以上である内部電極層を塗布する段階と、
前記内部電極層が塗布された複数の誘電体層を積層し、内部電極の厚さと誘電体の厚さとの比率が0.8〜1.3となるように調節する段階と、
を含む積層セラミック電子部品の製造方法。
【数2】

【請求項8】
前記内部電極層の連結性は、内部電極を形成する導電性ペーストにおけるニッケル金属粉末の粒子サイズを変化させることで具現する請求項7に記載の積層セラミック電子部品の製造方法。
【請求項9】
前記ニッケル金属粉末の粒子平均サイズは0.05〜0.3μmである請求項8に記載の積層セラミック電子部品の製造方法。
【請求項10】
前記内部電極層の連結性は、内部電極を形成する導電性ペーストに添加する有機物とセラミックの量を調節することで具現する請求項7に記載の積層セラミック電子部品の製造方法。
【請求項11】
前記有機物の量は導電性ペースト100重量部に対して5〜20重量部である請求項10に記載の積層セラミック電子部品の製造方法。
【請求項12】
前記セラミックの量は導電性ペースト100重量部に対して3〜30重量部である請求項10に記載の積層セラミック電子部品の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate


【公開番号】特開2012−94809(P2012−94809A)
【公開日】平成24年5月17日(2012.5.17)
【国際特許分類】
【出願番号】特願2011−96884(P2011−96884)
【出願日】平成23年4月25日(2011.4.25)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】