積層半導体装置の製造方法
【課題】積層半導体装置の製造方法を提供する。
【解決手段】絶縁層および絶縁層に接して形成されたＳＯＩ層を有するＳＯＩ基板であって、ＳＯＩ基板の表面および裏面の間を貫通する貫通孔と、貫通孔に形成された、表面および裏面の間を電気的に結合する貫通結合部と、を有し、ＳＯＩ基板の表面または裏面の何れかの面に支持基板を貼り付けたＳＯＩ基板を準備する段階と、ＳＯＩ基板の支持基板が貼付されていない面の貫通結合部が他の基板の所定の位置に電気的に結合するよう、支持基板と他の基板との相対位置を調整する段階と、調整された相対位置を維持しつつＳＯＩ基板と他の基板との間隔を狭め、ＳＯＩ基板と他の基板とを押圧接触させる段階とを備え、相対位置を調整する段階は、支持基板の辺部であってＳＯＩ基板が貼付されていない領域に形成された指標と、他の基板の位置指標とに基づき、前記相対位置を調整する。
【解決手段】絶縁層および絶縁層に接して形成されたＳＯＩ層を有するＳＯＩ基板であって、ＳＯＩ基板の表面および裏面の間を貫通する貫通孔と、貫通孔に形成された、表面および裏面の間を電気的に結合する貫通結合部と、を有し、ＳＯＩ基板の表面または裏面の何れかの面に支持基板を貼り付けたＳＯＩ基板を準備する段階と、ＳＯＩ基板の支持基板が貼付されていない面の貫通結合部が他の基板の所定の位置に電気的に結合するよう、支持基板と他の基板との相対位置を調整する段階と、調整された相対位置を維持しつつＳＯＩ基板と他の基板との間隔を狭め、ＳＯＩ基板と他の基板とを押圧接触させる段階とを備え、相対位置を調整する段階は、支持基板の辺部であってＳＯＩ基板が貼付されていない領域に形成された指標と、他の基板の位置指標とに基づき、前記相対位置を調整する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体基板を積層して接合する積層半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を面積を増やすことなく高性能化することを目的として、複数の半導体チップを積層して接合した積層半導体装置が知られている。積層半導体装置の製造工程において、複数の半導体素子が形成されたウエハ同士を位置合わせした後、接合する場合がある。特許文献１の３次元ＬＳＩ積層装置では、ウエハに設けられた位置合わせ用のマークを赤外線顕微鏡により確認しながらウエハ同士を位置合わせした後、接合している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２９８４４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の動作速度の向上等を目的として、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）層を有するＳＯＩ基板に半導体素子が形成される場合がある。ＳＯＩ基板の辺部は半導体素子の形成には適さない場合があり、上記辺部に上記位置合わせ用のマークを形成することで、上記辺部を有効に利用できる。しかしながら、積層半導体装置の製造工程において、上記辺部が切除されてしまった場合には、上記位置あわせ用のマークも合わせて切除されてしまう。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の態様においては、絶縁層および絶縁層に接して形成されたＳＯＩ層を有するＳＯＩ基板であって、ＳＯＩ基板の表面および裏面の間を貫通する貫通孔と、貫通孔に形成された、表面および裏面の間を電気的に結合する貫通結合部と、を有し、ＳＯＩ基板の表面または裏面の何れかの面に支持基板を貼り付けたＳＯＩ基板を準備する段階と、ＳＯＩ基板の支持基板が貼付されていない面の貫通結合部が他の基板の所定の位置に電気的に結合するよう、支持基板と他の基板との相対位置を調整する段階と、調整された相対位置を維持しつつＳＯＩ基板と他の基板との間隔を狭め、ＳＯＩ基板と他の基板とを押圧接触させる段階とを備え、相対位置を調整する段階は、支持基板の辺部であってＳＯＩ基板が貼付されていない領域に形成された指標と、他の基板の位置指標とに基き、相対位置を調整する積層半導体装置の製造方法が提供される。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】基板貼り合わせ装置２００の断面の一例を概略的に示す。
【図２】基板貼り合わせ装置２００により貼り合わせられるＳＯＩ基板１２０の平面図の一例を概略的に示す。
【図３】基板貼り合わせ装置２００により貼り合わせられるＳＯＩ基板１２０の断面の一例を概略的に示す。
【図４】基板貼り合わせ装置２００により貼り合わせられるＳＯＩ基板１５０の断面の一例を概略的に示す。
【図５】ＳＯＩ基板１２０とＳＯＩ基板１５０とを貼り合わせて得られた積層半導体基板１１０の断面の一例を概略的に示す。
【図６】積層半導体装置１００の製造方法の一例を概略的に示す。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、基板貼り合わせ装置２００の断面の一例を概略的に示す。基板貼り合わせ装置２００は、例えば、ＳＯＩ基板１２０とＳＯＩ基板１５０とを加圧および加熱して貼り合わせることにより、三次元的な積層半導体基板を製造する。基板貼り合わせ装置２００は、枠体２１０と、枠体２１０の内側に配置された押圧部２２０と、加圧ステージ２３０と、受圧ステージ２４０と、圧力検知部２５０とを備える。
【００１０】
枠体２１０は、互いに平行で水平な天板２１２および底板２１６と、天板２１２および底板２１６を結合する複数の支柱２１４とを備える。天板２１２、支柱２１４および底板２１６は、ＳＯＩ基板１２０またはＳＯＩ基板１５０への加圧の反力が作用した場合に変形が生じない程度の剛性を有する。
【００１１】
押圧部２２０は、枠体２１０の内側において、底板２１６の上に配置される。押圧部２２０は、底板２１６の上面に固定されたシリンダ２２２と、シリンダ２２２の内側に配置されたピストン２２４とを有する。ピストン２２４は、図示されていない流体回路、カム、輪列等により駆動されて、図中に矢印Ｚにより示す、底板２１６に対して直角な方向に昇降する。
【００１２】
加圧ステージ２３０は、ピストン２２４の上端に搭載される。加圧ステージ２３０は、ピストン２２４の上端に結合された水平な板状の支持部２３２と、支持部２３２に平行な板状の第１基板保持部２３４とを有する。
【００１３】
第１基板保持部２３４は、複数のアクチュエータ２３５を介して、支持部２３２により支持される。アクチュエータ２３５は、図示された一対のアクチュエータ２３５の他に、紙面に対して前方および後方にも配置される。また、これらアクチュエータ２３５の各々は、相互に独立して動作させることができる。このような構造により、アクチュエータ２３５を適宜動作させることにより、第１基板保持部２３４の傾斜を任意に変えることができる。また、第１基板保持部２３４は、ヒータ２３６を有しており、当該ヒータ２３６により加熱される。
【００１４】
第１基板保持部２３４は、静電吸着、真空吸着等により、その上面に、支持基板３５０を吸着する。第１基板保持部２３４は、支持基板３５０のＳＯＩ基板１５０が貼り付けられていない面を吸着する。これにより、支持基板３５０およびＳＯＩ基板１５０は、第１基板保持部２３４と共に揺動する一方、支持基板３５０およびＳＯＩ基板１５０の、第１基板保持部２３４からの移動または脱落が防止される。
【００１５】
受圧ステージ２４０は、第２基板保持部２４２および複数の懸架部２４４を有する。懸架部２４４は、天板２１２の下面から垂下される。第２基板保持部２４２は、懸架部２４４の下端近傍において下方から支持され、加圧ステージ２３０に対向して配置される。第２基板保持部２４２は、ヒータ２４６を有しており、当該ヒータ２４６により加熱される。
【００１６】
第２基板保持部２４２は、下方から懸架部２４４により支持される一方、上方への移動は規制されない。ただし、天板２１２および第２基板保持部２４２の間には、複数のロードセル２５２、２５４、２５６が挟まれる。複数のロードセル２５２、２５４、２５６は、圧力検知部２５０の一部を形成して、第２基板保持部２４２の上方移動を規制すると共に、第２基板保持部２４２に対して上方に印加された圧力を検出する。
【００１７】
第２基板保持部２４２は、静電吸着、真空吸着等により、その下面に、支持基板３２０を吸着する。第２基板保持部２４２は、支持基板３２０のＳＯＩ基板１２０が貼り付けられていない面を吸着する。これにより、支持基板３２０およびＳＯＩ基板１２０は、第２基板保持部２４２と共に揺動する一方、支持基板３２０およびＳＯＩ基板１２０の、第２基板保持部２４２からの移動または脱落が防止される。
【００１８】
図１に示した状態では、押圧部２２０の支柱２１４はシリンダ２２２の中に引き込まれており、加圧ステージ２３０は降下している。従って、加圧ステージ２３０および受圧ステージ２４０の間には広い間隙がある。
【００１９】
接合の対象となる一対のＳＯＩ基板１２０およびＳＯＩ基板１５０のうち、一方のＳＯＩ基板１５０は、上記間隙に対して側方から挿入されて、加圧ステージ２３０の上に載せられる。他方のＳＯＩ基板１２０も同様に、上記間隙に対して側方から挿入され、ＳＯＩ基板１５０に対向して受圧ステージ２４０に保持される。ＳＯＩ基板１２０は、支持基板３２０が貼り付けられた状態で基板貼り合わせ装置２００の内部に挿入されてもよく、支持基板３２０が貼り付けられていない状態で基板貼り合わせ装置２００の内部に挿入されてもよい。
【００２０】
図１に示すとおり、ＳＯＩ基板１２０の一方の面には、支持基板３２０が貼り付けられてよい。同様に、ＳＯＩ基板１５０の一方の面には、支持基板３５０が貼り付けられてよい。本実施形態において、ＳＯＩ基板１２０の支持基板３２０が貼り付けられていない面と、ＳＯＩ基板１５０の支持基板３５０が貼り付けられていない面とが、貼り合わされる。また、図１に示すとおり、本実施形態において、ＳＯＩ基板１２０およびＳＯＩ基板１５０の直径は、支持基板３２０および支持基板３５０の直径より小さい。
【００２１】
ＳＯＩ基板１２０およびＳＯＩ基板１５０は、Ｚ方向に直交する平面内で相互に位置合わせされている。ＳＯＩ基板１２０とＳＯＩ基板１５０との位置合わせは、基板貼り合わせ装置２００により実施されてもよく、または、他の位置合わせ装置によって位置合わせされたＳＯＩ基板１２０およびＳＯＩ基板１５０が、基板貼り合わせ装置２００に搬送されてもよい。
【００２２】
基板貼り合わせ装置２００により、ＳＯＩ基板１２０とＳＯＩ基板１５０とを位置合わせする場合、例えば、押圧部２２０が、第１基板保持部２３４と第２基板保持部２４２との、Ｚ方向、Ｚ方向に直角な方向および回転方向における、相対位置を調整してよい。ここで、回転方向とは、Ｚ方向に直交する平面に対する傾きを示す。
【００２３】
この場合、押圧部２２０は、例えば、図示されていない弾性変形体、圧電素子等により駆動されて、第１基板保持部２３４と第２基板保持部２４２との相対位置を、サブミクロン、ナノメートル単位で精密に調整してよい。押圧部２２０は、例えば、図示されていないサーボモータ、送りねじ等により駆動されて、第１基板保持部２３４と第２基板保持部２４２との相対位置を、大ストロークで低分解能に粗調整してよい。また、押圧部２２０は、上記粗調整を実行したのち、上記精密な調整を実行してよい。
【００２４】
ＳＯＩ基板１２０、支持基板３２０、ＳＯＩ基板１５０および支持基板３５０が、基板貼り合わせ装置２００の所定の位置に配された後、加圧ステージ２３０が受圧ステージ２４０に向かって上昇して、ＳＯＩ基板１２０とＳＯＩ基板１５０とを押圧する。さらに、押圧中に、ヒータ２４６、２３６が加圧ステージ２３０および受圧ステージ２４０を加熱する。これにより、ＳＯＩ基板１２０とＳＯＩ基板１５０とが接合される。
【００２５】
なお、本実施形態において、ＳＯＩ基板１２０が、ＳＯＩ基板１５０と接合される場合について説明したが、これに限定されない。例えば、ＳＯＩ基板１２０は、Ｓｉ基板等の他の基板と接合されてもよい。
【００２６】
図２は、ＳＯＩ基板１２０の断面の一例を概略的に示す。図２に示すとおり、ＳＯＩ基板１２０は、基板本体１３２と、絶縁層１３４と、ＳＯＩ層１３６とを、この順に有する。ＳＯＩ層１３６は、絶縁層１３４に接して形成されてよい。基板本体１３２は、例えば、シリコン基板であってよい。絶縁層１３４は、ＳＯＩ層１３６から基板本体１３２への電流のリークを抑制する。本実施形態において、基板本体１３２は、ＳＯＩ基板１２０の裏面１２９の側に配され、ＳＯＩ層１３６は、ＳＯＩ基板１２０の表面１２１の側に配される。
【００２７】
ＳＯＩ基板１２０は、ＳＯＩ基板１２０の表面１２１および裏面１２９の間を貫通するスルーホール１２３を有する。スルーホール１２３は、貫通孔の一例であってよい。スルーホールは、例えば、エッチング、レーザー加工により形成できる。
【００２８】
ＳＯＩ基板１２０は、表面１２１にアライメントマーク１２４を有する。アライメントマーク１２４は、代表指標の一例であってよい。本実施形態において、アライメントマーク１２４は、ＳＯＩ基板１２０において、ＳＯＩ基板１２０の半導体チップ１２２が形成された領域の外側に形成される。アライメントマーク１２４は、例えば、Ａｌ等の金属薄膜をエッチング等によりパターニングして形成できる。
【００２９】
Ｚ方向から見た、アライメントマーク１２４の平面形状は、ストライプ状、格子状、十字形状であってよい。アライメントマーク１２４の別の態様として、特定のバンプ１２８であってよい。なお、１枚のＳＯＩ基板１２０の中に、複数のアライメントマーク１２４が含まれてもよい。半導体チップ１２２の一部をアライメントマーク１２４として用いてもよい。また、アライメントマーク１２４は、ＳＯＩ基板１２０の裏面１２９に形成されてもよい。
【００３０】
ＳＯＩ基板１２０は、複数の半導体チップ１２２を有する。個々の半導体チップ１２２は、例えば、接合後のダイシング工程によりＳＯＩ基板１２０から切り出される。半導体チップ１２２は、ＳＯＩ層１３６に形成された半導体素子１２７と、半導体素子１２７と他の半導体素子とを電気的に結合するバンプ１２８と、半導体素子１２７とバンプ１２８とを電気的に結合する埋め込み電極１２６を含む。
【００３１】
埋め込み電極１２６は、貫通結合部の一例であってよい。埋め込み電極１２６は、スルーホール１２３に形成され、表面１２１および裏面１２９の間を電気的に結合する。埋め込み電極１２６は、めっき法等により、Ｃｕ等の導電性材料をスルーホール１２３に埋め込むことで形成できる。
【００３２】
バンプ１２８は、例えば、ＳＯＩ基板１２０の裏面１２９に形成される。バンプ１２８は、裏面１２９よりも凸に形成される。バンプ１２８は、埋め込み電極１２６と電気的に結合する。埋め込み電極１２６は、半導体素子１２７とも電気的に結合する。これにより、半導体素子１２７がＳＯＩ基板１２０の表面１２１に形成されている場合であっても、半導体素子１２７とバンプ１２８とが、埋め込み電極１２６を介して、電気的に結合する。バンプ１２８は、例えば、半田又はＡｕ等の導電性材料が用いられる。
【００３３】
ＳＯＩ基板１２０の表面１２１には、支持基板３２０が貼り付けられてよい。ＳＯＩ基板１２０と支持基板３２０は、同心円状に貼り付けられてよい。支持基板３２０は、シリコン基板であってよい。本実施形態において、ＳＯＩ基板１２０は、支持基板３２０が貼り付けられる前に、外周部が切除されて直径が小さくなるよう加工される。これにより、支持基板３２０の辺部３２２には、ＳＯＩ基板１２０が貼付されていない領域３２４が形成される。
【００３４】
領域３２４には、指標３２６が形成されてよい。指標３２６は、基板の位置合わせ用のフィディシャルマーク（Ｆｉｄｕｃｉａｌ Ｍａｒｋ）であってよい。指標３２６は、例えば、レーザ照射法などを用いて、レーザーにより形成できる。指標３２６は、ＳＯＩ基板１２０に形成されるアライメントマーク１２４または半導体素子１２７の位置、大きさ等に関係なく、領域３２４の任意の位置に、任意の形状で形成できる。これにより、指標３２６を位置合わせ用の指標として用いることで、簡便で、精度よく位置合わせできる。また、積層半導体装置の製造工程において、アライメントマーク１２４が切除等される場合であっても、位置合わせできる。
【００３５】
なお、本実施形態において、ＳＯＩ基板１２０の表面１２１に、支持基板３２０が貼り付けられ、バンプ１２８がＳＯＩ基板１２０の裏面１２９に形成される場合について説明したが、これに限定されない。例えば、ＳＯＩ基板１２０の裏面１２９に支持基板３２０が貼り付けられ、ＳＯＩ基板１２０の表面１２１にバンプ１２８が形成されてもよい。
【００３６】
図３は、ＳＯＩ基板１２０の平面図の一例を概略的に示す。図３に示すとおり、ＳＯＩ基板１２０には、多数の半導体チップ１２２が縦横に形成される。ＳＯＩ基板１２０には、ＳＯＩ基板１２０の埋め込み電極１２６の位置を代表するアライメントマーク１２４が形成されてよい。支持基板３２０のＳＯＩ基板１２０が貼付されていない領域３２４には、指標３２６が形成されてよい。支持基板３２０は、ノッチ３２８を有してよい。ノッチは、方位目印の一例であってよい。
【００３７】
図４は、ＳＯＩ基板１５０の断面の一例を概略的に示す。ＳＯＩ基板１５０は、他の基板の一例であってよい。ＳＯＩ基板１５０は、ＳＯＩ基板１２０と同様の構成を有してよい。ＳＯＩ基板１５０は、基板本体１６２と、絶縁層１６４と、ＳＯＩ層１６６とを、この順に有する。基板本体１６２、絶縁層１６４およびＳＯＩ層１６６は、それぞれ、基板本体１３２、絶縁層１３４およびＳＯＩ層１３６と同様の構成を有するので、説明は省略する。本実施形態において、基板本体１６２は、ＳＯＩ基板１５０の裏面１５９の側に配され、ＳＯＩ層１６６は、ＳＯＩ基板１５０の表面１５１の側に配される。
【００３８】
ＳＯＩ基板１５０の表面１５１には、支持基板３５０が貼り付けられてよい。支持基板３５０の辺部３５２には、ＳＯＩ基板１５０が貼付されていない領域３５４が形成されてよい。支持基板３５０、辺部３５２および領域３５４は、それぞれ、支持基板３２０、辺部３２２および領域３２４と同様の構成を有するので、説明は省略する。領域３５４には、指標３５６が形成されてよい。指標３５６は、他の基板の位置指標の一例であってよい。指標３５６は、指標３２６と同様の構成を有してよい。
【００３９】
ＳＯＩ基板１５０は、ＳＯＩ基板１５０の表面１５１および裏面１５９の間を貫通するスルーホール１５３を有する。スルーホール１５３は、貫通孔の一例であってよい。スルーホール１５３は、例えば、エッチング、レーザー加工により形成できる。
【００４０】
ＳＯＩ基板１５０は、複数の半導体チップ１５２を有する。半導体チップ１５２は、半導体チップ１２２と同様の構成を有してよい。本実施形態において、半導体チップ１５２は、埋め込み電極１５６と、半導体素子１５７と、バンプ１５８とを含む。埋め込み電極１５６、半導体素子１５７およびバンプ１５８は、それぞれ、埋め込み電極１２６、半導体素子１２７およびバンプ１２８と同様の構成を有するので、説明を省略する。
【００４１】
ＳＯＩ基板１５０は、ＳＯＩ基板１２０のアライメントマーク１２４と同様のアライメントマーク１５４を有してよい。アライメントマーク１５４は、他の基板の位置指標の一例であってよい。
【００４２】
図５は、積層半導体基板１１０の断面の一例を概略的に示す。本実施形態において、積層半導体基板１１０は、ＳＯＩ基板１２０とＳＯＩ基板１５０とが積層されて得られる。図５に示すとおり、ＳＯＩ基板１２０およびＳＯＩ基板１５０は、ＳＯＩ基板１２０の裏面１２９に形成されたバンプ１２８と、ＳＯＩ基板１５０の裏面１５９に形成されたバンプ１５８とを介して接合される。これにより、ＳＯＩ基板１２０に形成された半導体チップ１２２と、ＳＯＩ基板１５０に形成された半導体チップ１５２とが積層されて、積層半導体装置１００が得られる。
【００４３】
積層半導体基板１１０は、例えば、基板貼り合わせ装置２００を用いて、バンプ１２８とバンプ１５８とが接合するように、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置が調整された後、ＳＯＩ基板１２０とＳＯＩ基板１５０とが貼り合わせられて得られる。積層半導体基板１１０には、複数の積層半導体装置１００が形成されてよい。ダイシング等により積層半導体基板１１０を切断することで、個々の積層半導体装置１００が得られる。
【００４４】
なお、本実施形態において、ＳＯＩ基板１２０の裏面１２９と、ＳＯＩ基板１５０の裏面１５９とが対向するように、ＳＯＩ基板１２０およびＳＯＩ基板１５０が貼り合わせられる場合について説明したが、ＳＯＩ基板１２０およびＳＯＩ基板１５０の貼り合わせ方法は、これに限定されない。例えば、ＳＯＩ基板１２０の裏面１２９と、ＳＯＩ基板１５０の表面１５１とが対向するように貼り合わせられてよく、ＳＯＩ基板１２０の表面１２１と、ＳＯＩ基板１５０の裏面１５９とが対向するように貼り合わせられてよい。また、ＳＯＩ基板１２０の表面１２１と、ＳＯＩ基板１５０の表面１５１とが対向するように貼り合わせられてもよい。
【００４５】
図６は、積層半導体装置１００の製造方法の一例を示す。図５に関連して説明したとおり、積層半導体装置１００は、積層半導体基板１１０を切断して得られる。積層半導体基板１１０は、例えば、基板貼り合わせ装置２００を用いて製造できる。以下、半導体チップ１２２と半導体チップ１５２とを積層して得られる積層半導体装置１００を例として、積層半導体装置の製造方法を説明する。
【００４６】
本実施形態では、Ｓ６０２において、ＳＯＩ基板１２０およびＳＯＩ基板１５０が準備される。ＳＯＩ基板１２０は、例えば、以下の手順により準備できる。まず、基板本体１３２と絶縁層１３４とＳＯＩ層１３６とをこの順に有するＳＯＩ基板を準備する。ＳＯＩ基板は、市販のＳＯＩ基板であってよい。
【００４７】
半導体製造プロセスを用いて、ＳＯＩ層１３６にアライメントマーク１２４および半導体素子１２７が形成される。レーザー加工により上記ＳＯＩ基板にスルーホール１２３が形成された後、めっき法により、スルーホール１２３に埋め込み電極１２６が形成され、ＳＯＩ基板１２０が得られる。また、ＳＯＩ基板１２０は、外周部がトリミングされてよい。これにより、ＳＯＩ基板１２０の直径は、上記市販のＳＯＩ基板の直径より小さくなる。
【００４８】
次に、ＳＯＩ基板１２０の表面１２１に、支持基板３２０が貼付される。なお、支持基板３２０のＳＯＩ基板１２０が貼付されない領域３２４には、指標３２６が形成されてよい。指標３２６は、支持基板３２０がＳＯＩ基板１２０に貼付される前に形成されてもよく、支持基板３２０がＳＯＩ基板１２０に貼付された後に形成されてもよい。以上により、ＳＯＩ基板１２０を準備できる。ＳＯＩ基板１５０も、ＳＯＩ基板１２０と同様の手順により準備できる。
【００４９】
本実施形態では、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を調整する前に、Ｓ６０４において、ＳＯＩ基板１２０のアライメントマーク１２４と、支持基板３２０の指標３２６との相対位置関係が予め測定される。上記相対位置関係の測定は、例えば、赤外線顕微鏡等による観察により実施できる。同様に、ＳＯＩ基板１５０のアライメントマーク１５４と、支持基板３５０の指標３５６との相対位置関係も、予め測定されてよい。
【００５０】
本実施形態では、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置が調整される前に、Ｓ６０６において、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置が粗調整される。上記相対位置の粗調整は、支持基板３２０のノッチ３２８を利用して実施されてよい。例えば、Ｚ方向からみて、支持基板３２０のノッチ３２８が支持基板３５０のノッチと合致するように、基板貼り合わせ装置２００の第１基板保持部２３４と第２基板保持部２４２との、水平方向、回転方向および垂直方向における、相対位置が調整されることで、上記粗調整が実施される。
【００５１】
Ｓ６０８において、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置が調整される。ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置は、ＳＯＩ基板１２０のアライメントマーク１２４と、ＳＯＩ基板１５０のアライメントマーク１５４とが、Ｚ方向からみて一致するように、一方または双方の基板を移動させることで調整してもよい。
【００５２】
上記相対位置の調整の別の態様として、上記相対位置の調整において、ＳＯＩ基板１２０の支持基板３２０が貼付されていない裏面１２９の埋め込み電極１２６が、ＳＯＩ基板１５０の所定の位置に電気的に結合するよう、支持基板３２０とＳＯＩ基板１５０との相対位置が調整されてよい。これにより、上記相対位置の調整が容易になる。本実施形態においては、ＳＯＩ基板１２０の埋め込み電極１２６が、バンプ１２８およびバンプ１５８を介して、ＳＯＩ基板１５０の埋め込み電極１５６に電気的に結合するように、支持基板３２０とＳＯＩ基板１５０との相対位置が調整される。
【００５３】
上記相対位置の調整は、支持基板３２０の指標３２６と、ＳＯＩ基板１５０のアライメントマーク１５４とに基づいて調整されてよい。例えば、ＳＯＩ基板１５０の位置指標として、支持基板３５０の指標３５６を用いて、支持基板３２０の指標３２６と支持基板３５０の指標３５６とが、Ｚ方向からみて一致するように、上記相対位置を調整してよい。
【００５４】
上記相対位置の調整の別の態様として、支持基板３２０の指標３２６と、ＳＯＩ基板１５０の位置指標と、Ｓ６０４において測定した相対位置関係とに基づき、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を調整してよい。例えば、Ｓ６０４で測定した、アライメントマーク１２４と指標３２６との相対位置関係、および、アライメントマーク１５４と指標３５６との相対位置関係を用いて、できるだけ多くのバンプ１２８とバンプ１５８とが接合できるような、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を計算できる。支持基板３２０の指標３２６と、ＳＯＩ基板１５０の位置指標と、上記計算結果とを用いて、例えば、以下の手順により、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を調整できる。
【００５５】
まず、支持基板３５０の指標３５６をＳＯＩ基板１５０の位置指標として用いて、支持基板３２０の指標３２６と支持基板３５０の指標３５６とが、Ｚ方向からみて一致するように、上記相対位置を調整する。次に、Ｓ６０４で測定された、アライメントマーク１２４と指標３２６との相対位置関係、および、アライメントマーク１５４と指標３５６との相対位置関係を用いて、できるだけ多くのバンプ１２８とバンプ１５８とが接合できるような、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を計算する。そして、指標３２６と指標３５６とが一致した位置から、上記計算で得られた位置までＳＯＩ基板１５０を移動させることで、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を調整できる。
【００５６】
Ｓ６０４において測定された相対位置関係に基づき、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を調整する別の態様として、例えば、指標３２６および指標３５６が、それぞれ複数形成されている場合を例示できる。この場合において、Ｓ６０４において測定された相対位置関係に基づき、できるだけ多くのバンプ１２８とバンプ１５８とを接合できるように、特定の指標３２６と特定の指標３５６との組み合わせを選択する。そして、選択された指標３２６と、選択された指標３５６とが、Ｚ方向からみて一致するように、上記相対位置を調整する。この例において、指標３５６をＳＯＩ基板１５０の位置指標として用いられる。
【００５７】
Ｓ６１０において、ＳＯＩ基板１２０とＳＯＩ基板１５０とが押圧接触させられる。上記押圧接触は、調整された相対位置を維持しつつ、ＳＯＩ基板１２０とＳＯＩ基板１５０との間隔を狭めることで、ＳＯＩ基板１２０とＳＯＩ基板１５０とが押圧接触させられる。例えば、バンプ１２８およびバンプ１５８として、半田バンプを用いた場合には、バンプ１２８およびバンプ１５８が、基板貼り合わせ装置２００により加圧加熱されることにより、バンプ１２８とバンプ１５８とが熱圧着されて接合される。
【００５８】
バンプ１２８および１５８として、ニッケルまたは金等により形成されたバンプを用いた場合には、半導体チップ１２２と半導体チップ１５２との間にアンダーフィルを充填して、バンプ１２８とバンプ１５８との機械的接合強度を補強してよい。これにより、積層半導体基板１１０が得られる。積層半導体基板１１０は、複数の積層半導体装置１００を含むので、積層半導体基板１１０をダイシングすることで、積層半導体装置１００が得られる。
【００５９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６０】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６１】
１００ 積層半導体装置、１１０ 積層半導体基板、１２０ ＳＯＩ基板、１２１ 表面、１２２ 半導体チップ、１２３ スルーホール、１２４ アライメントマーク、１２６ 埋め込み電極、１２７ 半導体素子、１２８ バンプ、１２９ 裏面、１３２ 基板本体、１３４ 絶縁層、１３６ ＳＯＩ層、１５０ ＳＯＩ基板、１５１ 表面、１５２ 半導体チップ、１５３ スルーホール、１５４ アライメントマーク、１５６ 埋め込み電極、１５７ 半導体素子、１５８ バンプ、１５９ 裏面、１６２ 基板本体、１６４ 絶縁層、１６６ ＳＯＩ層、２００ 基板貼り合わせ装置、２１０ 枠体、２１２ 天板、２１４ 支柱、２１６ 底板、２２０ 押圧部、２２２ シリンダ、２２４ ピストン、２３０ 加圧ステージ、２３２ 支持部、２３４ 第１基板保持部、２３５ アクチュエータ、２３６ ヒータ、２４０ 受圧ステージ、２４２ 第２基板保持部、２４４ 懸架部、２４６ ヒータ、２５０ 圧力検知部、２５２ ロードセル、２５４ ロードセル、２５６ ロードセル、３２０ 支持基板、３２２ 辺部、３２４ 領域、３２６ 指標、３２８ ノッチ、３５０ 支持基板、３５２ 辺部、３５４ 領域、３５６ 指標
【技術分野】
【０００１】
本発明は、複数の半導体基板を積層して接合する積層半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を面積を増やすことなく高性能化することを目的として、複数の半導体チップを積層して接合した積層半導体装置が知られている。積層半導体装置の製造工程において、複数の半導体素子が形成されたウエハ同士を位置合わせした後、接合する場合がある。特許文献１の３次元ＬＳＩ積層装置では、ウエハに設けられた位置合わせ用のマークを赤外線顕微鏡により確認しながらウエハ同士を位置合わせした後、接合している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２９８４４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の動作速度の向上等を目的として、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）層を有するＳＯＩ基板に半導体素子が形成される場合がある。ＳＯＩ基板の辺部は半導体素子の形成には適さない場合があり、上記辺部に上記位置合わせ用のマークを形成することで、上記辺部を有効に利用できる。しかしながら、積層半導体装置の製造工程において、上記辺部が切除されてしまった場合には、上記位置あわせ用のマークも合わせて切除されてしまう。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の態様においては、絶縁層および絶縁層に接して形成されたＳＯＩ層を有するＳＯＩ基板であって、ＳＯＩ基板の表面および裏面の間を貫通する貫通孔と、貫通孔に形成された、表面および裏面の間を電気的に結合する貫通結合部と、を有し、ＳＯＩ基板の表面または裏面の何れかの面に支持基板を貼り付けたＳＯＩ基板を準備する段階と、ＳＯＩ基板の支持基板が貼付されていない面の貫通結合部が他の基板の所定の位置に電気的に結合するよう、支持基板と他の基板との相対位置を調整する段階と、調整された相対位置を維持しつつＳＯＩ基板と他の基板との間隔を狭め、ＳＯＩ基板と他の基板とを押圧接触させる段階とを備え、相対位置を調整する段階は、支持基板の辺部であってＳＯＩ基板が貼付されていない領域に形成された指標と、他の基板の位置指標とに基き、相対位置を調整する積層半導体装置の製造方法が提供される。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】基板貼り合わせ装置２００の断面の一例を概略的に示す。
【図２】基板貼り合わせ装置２００により貼り合わせられるＳＯＩ基板１２０の平面図の一例を概略的に示す。
【図３】基板貼り合わせ装置２００により貼り合わせられるＳＯＩ基板１２０の断面の一例を概略的に示す。
【図４】基板貼り合わせ装置２００により貼り合わせられるＳＯＩ基板１５０の断面の一例を概略的に示す。
【図５】ＳＯＩ基板１２０とＳＯＩ基板１５０とを貼り合わせて得られた積層半導体基板１１０の断面の一例を概略的に示す。
【図６】積層半導体装置１００の製造方法の一例を概略的に示す。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、基板貼り合わせ装置２００の断面の一例を概略的に示す。基板貼り合わせ装置２００は、例えば、ＳＯＩ基板１２０とＳＯＩ基板１５０とを加圧および加熱して貼り合わせることにより、三次元的な積層半導体基板を製造する。基板貼り合わせ装置２００は、枠体２１０と、枠体２１０の内側に配置された押圧部２２０と、加圧ステージ２３０と、受圧ステージ２４０と、圧力検知部２５０とを備える。
【００１０】
枠体２１０は、互いに平行で水平な天板２１２および底板２１６と、天板２１２および底板２１６を結合する複数の支柱２１４とを備える。天板２１２、支柱２１４および底板２１６は、ＳＯＩ基板１２０またはＳＯＩ基板１５０への加圧の反力が作用した場合に変形が生じない程度の剛性を有する。
【００１１】
押圧部２２０は、枠体２１０の内側において、底板２１６の上に配置される。押圧部２２０は、底板２１６の上面に固定されたシリンダ２２２と、シリンダ２２２の内側に配置されたピストン２２４とを有する。ピストン２２４は、図示されていない流体回路、カム、輪列等により駆動されて、図中に矢印Ｚにより示す、底板２１６に対して直角な方向に昇降する。
【００１２】
加圧ステージ２３０は、ピストン２２４の上端に搭載される。加圧ステージ２３０は、ピストン２２４の上端に結合された水平な板状の支持部２３２と、支持部２３２に平行な板状の第１基板保持部２３４とを有する。
【００１３】
第１基板保持部２３４は、複数のアクチュエータ２３５を介して、支持部２３２により支持される。アクチュエータ２３５は、図示された一対のアクチュエータ２３５の他に、紙面に対して前方および後方にも配置される。また、これらアクチュエータ２３５の各々は、相互に独立して動作させることができる。このような構造により、アクチュエータ２３５を適宜動作させることにより、第１基板保持部２３４の傾斜を任意に変えることができる。また、第１基板保持部２３４は、ヒータ２３６を有しており、当該ヒータ２３６により加熱される。
【００１４】
第１基板保持部２３４は、静電吸着、真空吸着等により、その上面に、支持基板３５０を吸着する。第１基板保持部２３４は、支持基板３５０のＳＯＩ基板１５０が貼り付けられていない面を吸着する。これにより、支持基板３５０およびＳＯＩ基板１５０は、第１基板保持部２３４と共に揺動する一方、支持基板３５０およびＳＯＩ基板１５０の、第１基板保持部２３４からの移動または脱落が防止される。
【００１５】
受圧ステージ２４０は、第２基板保持部２４２および複数の懸架部２４４を有する。懸架部２４４は、天板２１２の下面から垂下される。第２基板保持部２４２は、懸架部２４４の下端近傍において下方から支持され、加圧ステージ２３０に対向して配置される。第２基板保持部２４２は、ヒータ２４６を有しており、当該ヒータ２４６により加熱される。
【００１６】
第２基板保持部２４２は、下方から懸架部２４４により支持される一方、上方への移動は規制されない。ただし、天板２１２および第２基板保持部２４２の間には、複数のロードセル２５２、２５４、２５６が挟まれる。複数のロードセル２５２、２５４、２５６は、圧力検知部２５０の一部を形成して、第２基板保持部２４２の上方移動を規制すると共に、第２基板保持部２４２に対して上方に印加された圧力を検出する。
【００１７】
第２基板保持部２４２は、静電吸着、真空吸着等により、その下面に、支持基板３２０を吸着する。第２基板保持部２４２は、支持基板３２０のＳＯＩ基板１２０が貼り付けられていない面を吸着する。これにより、支持基板３２０およびＳＯＩ基板１２０は、第２基板保持部２４２と共に揺動する一方、支持基板３２０およびＳＯＩ基板１２０の、第２基板保持部２４２からの移動または脱落が防止される。
【００１８】
図１に示した状態では、押圧部２２０の支柱２１４はシリンダ２２２の中に引き込まれており、加圧ステージ２３０は降下している。従って、加圧ステージ２３０および受圧ステージ２４０の間には広い間隙がある。
【００１９】
接合の対象となる一対のＳＯＩ基板１２０およびＳＯＩ基板１５０のうち、一方のＳＯＩ基板１５０は、上記間隙に対して側方から挿入されて、加圧ステージ２３０の上に載せられる。他方のＳＯＩ基板１２０も同様に、上記間隙に対して側方から挿入され、ＳＯＩ基板１５０に対向して受圧ステージ２４０に保持される。ＳＯＩ基板１２０は、支持基板３２０が貼り付けられた状態で基板貼り合わせ装置２００の内部に挿入されてもよく、支持基板３２０が貼り付けられていない状態で基板貼り合わせ装置２００の内部に挿入されてもよい。
【００２０】
図１に示すとおり、ＳＯＩ基板１２０の一方の面には、支持基板３２０が貼り付けられてよい。同様に、ＳＯＩ基板１５０の一方の面には、支持基板３５０が貼り付けられてよい。本実施形態において、ＳＯＩ基板１２０の支持基板３２０が貼り付けられていない面と、ＳＯＩ基板１５０の支持基板３５０が貼り付けられていない面とが、貼り合わされる。また、図１に示すとおり、本実施形態において、ＳＯＩ基板１２０およびＳＯＩ基板１５０の直径は、支持基板３２０および支持基板３５０の直径より小さい。
【００２１】
ＳＯＩ基板１２０およびＳＯＩ基板１５０は、Ｚ方向に直交する平面内で相互に位置合わせされている。ＳＯＩ基板１２０とＳＯＩ基板１５０との位置合わせは、基板貼り合わせ装置２００により実施されてもよく、または、他の位置合わせ装置によって位置合わせされたＳＯＩ基板１２０およびＳＯＩ基板１５０が、基板貼り合わせ装置２００に搬送されてもよい。
【００２２】
基板貼り合わせ装置２００により、ＳＯＩ基板１２０とＳＯＩ基板１５０とを位置合わせする場合、例えば、押圧部２２０が、第１基板保持部２３４と第２基板保持部２４２との、Ｚ方向、Ｚ方向に直角な方向および回転方向における、相対位置を調整してよい。ここで、回転方向とは、Ｚ方向に直交する平面に対する傾きを示す。
【００２３】
この場合、押圧部２２０は、例えば、図示されていない弾性変形体、圧電素子等により駆動されて、第１基板保持部２３４と第２基板保持部２４２との相対位置を、サブミクロン、ナノメートル単位で精密に調整してよい。押圧部２２０は、例えば、図示されていないサーボモータ、送りねじ等により駆動されて、第１基板保持部２３４と第２基板保持部２４２との相対位置を、大ストロークで低分解能に粗調整してよい。また、押圧部２２０は、上記粗調整を実行したのち、上記精密な調整を実行してよい。
【００２４】
ＳＯＩ基板１２０、支持基板３２０、ＳＯＩ基板１５０および支持基板３５０が、基板貼り合わせ装置２００の所定の位置に配された後、加圧ステージ２３０が受圧ステージ２４０に向かって上昇して、ＳＯＩ基板１２０とＳＯＩ基板１５０とを押圧する。さらに、押圧中に、ヒータ２４６、２３６が加圧ステージ２３０および受圧ステージ２４０を加熱する。これにより、ＳＯＩ基板１２０とＳＯＩ基板１５０とが接合される。
【００２５】
なお、本実施形態において、ＳＯＩ基板１２０が、ＳＯＩ基板１５０と接合される場合について説明したが、これに限定されない。例えば、ＳＯＩ基板１２０は、Ｓｉ基板等の他の基板と接合されてもよい。
【００２６】
図２は、ＳＯＩ基板１２０の断面の一例を概略的に示す。図２に示すとおり、ＳＯＩ基板１２０は、基板本体１３２と、絶縁層１３４と、ＳＯＩ層１３６とを、この順に有する。ＳＯＩ層１３６は、絶縁層１３４に接して形成されてよい。基板本体１３２は、例えば、シリコン基板であってよい。絶縁層１３４は、ＳＯＩ層１３６から基板本体１３２への電流のリークを抑制する。本実施形態において、基板本体１３２は、ＳＯＩ基板１２０の裏面１２９の側に配され、ＳＯＩ層１３６は、ＳＯＩ基板１２０の表面１２１の側に配される。
【００２７】
ＳＯＩ基板１２０は、ＳＯＩ基板１２０の表面１２１および裏面１２９の間を貫通するスルーホール１２３を有する。スルーホール１２３は、貫通孔の一例であってよい。スルーホールは、例えば、エッチング、レーザー加工により形成できる。
【００２８】
ＳＯＩ基板１２０は、表面１２１にアライメントマーク１２４を有する。アライメントマーク１２４は、代表指標の一例であってよい。本実施形態において、アライメントマーク１２４は、ＳＯＩ基板１２０において、ＳＯＩ基板１２０の半導体チップ１２２が形成された領域の外側に形成される。アライメントマーク１２４は、例えば、Ａｌ等の金属薄膜をエッチング等によりパターニングして形成できる。
【００２９】
Ｚ方向から見た、アライメントマーク１２４の平面形状は、ストライプ状、格子状、十字形状であってよい。アライメントマーク１２４の別の態様として、特定のバンプ１２８であってよい。なお、１枚のＳＯＩ基板１２０の中に、複数のアライメントマーク１２４が含まれてもよい。半導体チップ１２２の一部をアライメントマーク１２４として用いてもよい。また、アライメントマーク１２４は、ＳＯＩ基板１２０の裏面１２９に形成されてもよい。
【００３０】
ＳＯＩ基板１２０は、複数の半導体チップ１２２を有する。個々の半導体チップ１２２は、例えば、接合後のダイシング工程によりＳＯＩ基板１２０から切り出される。半導体チップ１２２は、ＳＯＩ層１３６に形成された半導体素子１２７と、半導体素子１２７と他の半導体素子とを電気的に結合するバンプ１２８と、半導体素子１２７とバンプ１２８とを電気的に結合する埋め込み電極１２６を含む。
【００３１】
埋め込み電極１２６は、貫通結合部の一例であってよい。埋め込み電極１２６は、スルーホール１２３に形成され、表面１２１および裏面１２９の間を電気的に結合する。埋め込み電極１２６は、めっき法等により、Ｃｕ等の導電性材料をスルーホール１２３に埋め込むことで形成できる。
【００３２】
バンプ１２８は、例えば、ＳＯＩ基板１２０の裏面１２９に形成される。バンプ１２８は、裏面１２９よりも凸に形成される。バンプ１２８は、埋め込み電極１２６と電気的に結合する。埋め込み電極１２６は、半導体素子１２７とも電気的に結合する。これにより、半導体素子１２７がＳＯＩ基板１２０の表面１２１に形成されている場合であっても、半導体素子１２７とバンプ１２８とが、埋め込み電極１２６を介して、電気的に結合する。バンプ１２８は、例えば、半田又はＡｕ等の導電性材料が用いられる。
【００３３】
ＳＯＩ基板１２０の表面１２１には、支持基板３２０が貼り付けられてよい。ＳＯＩ基板１２０と支持基板３２０は、同心円状に貼り付けられてよい。支持基板３２０は、シリコン基板であってよい。本実施形態において、ＳＯＩ基板１２０は、支持基板３２０が貼り付けられる前に、外周部が切除されて直径が小さくなるよう加工される。これにより、支持基板３２０の辺部３２２には、ＳＯＩ基板１２０が貼付されていない領域３２４が形成される。
【００３４】
領域３２４には、指標３２６が形成されてよい。指標３２６は、基板の位置合わせ用のフィディシャルマーク（Ｆｉｄｕｃｉａｌ Ｍａｒｋ）であってよい。指標３２６は、例えば、レーザ照射法などを用いて、レーザーにより形成できる。指標３２６は、ＳＯＩ基板１２０に形成されるアライメントマーク１２４または半導体素子１２７の位置、大きさ等に関係なく、領域３２４の任意の位置に、任意の形状で形成できる。これにより、指標３２６を位置合わせ用の指標として用いることで、簡便で、精度よく位置合わせできる。また、積層半導体装置の製造工程において、アライメントマーク１２４が切除等される場合であっても、位置合わせできる。
【００３５】
なお、本実施形態において、ＳＯＩ基板１２０の表面１２１に、支持基板３２０が貼り付けられ、バンプ１２８がＳＯＩ基板１２０の裏面１２９に形成される場合について説明したが、これに限定されない。例えば、ＳＯＩ基板１２０の裏面１２９に支持基板３２０が貼り付けられ、ＳＯＩ基板１２０の表面１２１にバンプ１２８が形成されてもよい。
【００３６】
図３は、ＳＯＩ基板１２０の平面図の一例を概略的に示す。図３に示すとおり、ＳＯＩ基板１２０には、多数の半導体チップ１２２が縦横に形成される。ＳＯＩ基板１２０には、ＳＯＩ基板１２０の埋め込み電極１２６の位置を代表するアライメントマーク１２４が形成されてよい。支持基板３２０のＳＯＩ基板１２０が貼付されていない領域３２４には、指標３２６が形成されてよい。支持基板３２０は、ノッチ３２８を有してよい。ノッチは、方位目印の一例であってよい。
【００３７】
図４は、ＳＯＩ基板１５０の断面の一例を概略的に示す。ＳＯＩ基板１５０は、他の基板の一例であってよい。ＳＯＩ基板１５０は、ＳＯＩ基板１２０と同様の構成を有してよい。ＳＯＩ基板１５０は、基板本体１６２と、絶縁層１６４と、ＳＯＩ層１６６とを、この順に有する。基板本体１６２、絶縁層１６４およびＳＯＩ層１６６は、それぞれ、基板本体１３２、絶縁層１３４およびＳＯＩ層１３６と同様の構成を有するので、説明は省略する。本実施形態において、基板本体１６２は、ＳＯＩ基板１５０の裏面１５９の側に配され、ＳＯＩ層１６６は、ＳＯＩ基板１５０の表面１５１の側に配される。
【００３８】
ＳＯＩ基板１５０の表面１５１には、支持基板３５０が貼り付けられてよい。支持基板３５０の辺部３５２には、ＳＯＩ基板１５０が貼付されていない領域３５４が形成されてよい。支持基板３５０、辺部３５２および領域３５４は、それぞれ、支持基板３２０、辺部３２２および領域３２４と同様の構成を有するので、説明は省略する。領域３５４には、指標３５６が形成されてよい。指標３５６は、他の基板の位置指標の一例であってよい。指標３５６は、指標３２６と同様の構成を有してよい。
【００３９】
ＳＯＩ基板１５０は、ＳＯＩ基板１５０の表面１５１および裏面１５９の間を貫通するスルーホール１５３を有する。スルーホール１５３は、貫通孔の一例であってよい。スルーホール１５３は、例えば、エッチング、レーザー加工により形成できる。
【００４０】
ＳＯＩ基板１５０は、複数の半導体チップ１５２を有する。半導体チップ１５２は、半導体チップ１２２と同様の構成を有してよい。本実施形態において、半導体チップ１５２は、埋め込み電極１５６と、半導体素子１５７と、バンプ１５８とを含む。埋め込み電極１５６、半導体素子１５７およびバンプ１５８は、それぞれ、埋め込み電極１２６、半導体素子１２７およびバンプ１２８と同様の構成を有するので、説明を省略する。
【００４１】
ＳＯＩ基板１５０は、ＳＯＩ基板１２０のアライメントマーク１２４と同様のアライメントマーク１５４を有してよい。アライメントマーク１５４は、他の基板の位置指標の一例であってよい。
【００４２】
図５は、積層半導体基板１１０の断面の一例を概略的に示す。本実施形態において、積層半導体基板１１０は、ＳＯＩ基板１２０とＳＯＩ基板１５０とが積層されて得られる。図５に示すとおり、ＳＯＩ基板１２０およびＳＯＩ基板１５０は、ＳＯＩ基板１２０の裏面１２９に形成されたバンプ１２８と、ＳＯＩ基板１５０の裏面１５９に形成されたバンプ１５８とを介して接合される。これにより、ＳＯＩ基板１２０に形成された半導体チップ１２２と、ＳＯＩ基板１５０に形成された半導体チップ１５２とが積層されて、積層半導体装置１００が得られる。
【００４３】
積層半導体基板１１０は、例えば、基板貼り合わせ装置２００を用いて、バンプ１２８とバンプ１５８とが接合するように、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置が調整された後、ＳＯＩ基板１２０とＳＯＩ基板１５０とが貼り合わせられて得られる。積層半導体基板１１０には、複数の積層半導体装置１００が形成されてよい。ダイシング等により積層半導体基板１１０を切断することで、個々の積層半導体装置１００が得られる。
【００４４】
なお、本実施形態において、ＳＯＩ基板１２０の裏面１２９と、ＳＯＩ基板１５０の裏面１５９とが対向するように、ＳＯＩ基板１２０およびＳＯＩ基板１５０が貼り合わせられる場合について説明したが、ＳＯＩ基板１２０およびＳＯＩ基板１５０の貼り合わせ方法は、これに限定されない。例えば、ＳＯＩ基板１２０の裏面１２９と、ＳＯＩ基板１５０の表面１５１とが対向するように貼り合わせられてよく、ＳＯＩ基板１２０の表面１２１と、ＳＯＩ基板１５０の裏面１５９とが対向するように貼り合わせられてよい。また、ＳＯＩ基板１２０の表面１２１と、ＳＯＩ基板１５０の表面１５１とが対向するように貼り合わせられてもよい。
【００４５】
図６は、積層半導体装置１００の製造方法の一例を示す。図５に関連して説明したとおり、積層半導体装置１００は、積層半導体基板１１０を切断して得られる。積層半導体基板１１０は、例えば、基板貼り合わせ装置２００を用いて製造できる。以下、半導体チップ１２２と半導体チップ１５２とを積層して得られる積層半導体装置１００を例として、積層半導体装置の製造方法を説明する。
【００４６】
本実施形態では、Ｓ６０２において、ＳＯＩ基板１２０およびＳＯＩ基板１５０が準備される。ＳＯＩ基板１２０は、例えば、以下の手順により準備できる。まず、基板本体１３２と絶縁層１３４とＳＯＩ層１３６とをこの順に有するＳＯＩ基板を準備する。ＳＯＩ基板は、市販のＳＯＩ基板であってよい。
【００４７】
半導体製造プロセスを用いて、ＳＯＩ層１３６にアライメントマーク１２４および半導体素子１２７が形成される。レーザー加工により上記ＳＯＩ基板にスルーホール１２３が形成された後、めっき法により、スルーホール１２３に埋め込み電極１２６が形成され、ＳＯＩ基板１２０が得られる。また、ＳＯＩ基板１２０は、外周部がトリミングされてよい。これにより、ＳＯＩ基板１２０の直径は、上記市販のＳＯＩ基板の直径より小さくなる。
【００４８】
次に、ＳＯＩ基板１２０の表面１２１に、支持基板３２０が貼付される。なお、支持基板３２０のＳＯＩ基板１２０が貼付されない領域３２４には、指標３２６が形成されてよい。指標３２６は、支持基板３２０がＳＯＩ基板１２０に貼付される前に形成されてもよく、支持基板３２０がＳＯＩ基板１２０に貼付された後に形成されてもよい。以上により、ＳＯＩ基板１２０を準備できる。ＳＯＩ基板１５０も、ＳＯＩ基板１２０と同様の手順により準備できる。
【００４９】
本実施形態では、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を調整する前に、Ｓ６０４において、ＳＯＩ基板１２０のアライメントマーク１２４と、支持基板３２０の指標３２６との相対位置関係が予め測定される。上記相対位置関係の測定は、例えば、赤外線顕微鏡等による観察により実施できる。同様に、ＳＯＩ基板１５０のアライメントマーク１５４と、支持基板３５０の指標３５６との相対位置関係も、予め測定されてよい。
【００５０】
本実施形態では、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置が調整される前に、Ｓ６０６において、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置が粗調整される。上記相対位置の粗調整は、支持基板３２０のノッチ３２８を利用して実施されてよい。例えば、Ｚ方向からみて、支持基板３２０のノッチ３２８が支持基板３５０のノッチと合致するように、基板貼り合わせ装置２００の第１基板保持部２３４と第２基板保持部２４２との、水平方向、回転方向および垂直方向における、相対位置が調整されることで、上記粗調整が実施される。
【００５１】
Ｓ６０８において、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置が調整される。ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置は、ＳＯＩ基板１２０のアライメントマーク１２４と、ＳＯＩ基板１５０のアライメントマーク１５４とが、Ｚ方向からみて一致するように、一方または双方の基板を移動させることで調整してもよい。
【００５２】
上記相対位置の調整の別の態様として、上記相対位置の調整において、ＳＯＩ基板１２０の支持基板３２０が貼付されていない裏面１２９の埋め込み電極１２６が、ＳＯＩ基板１５０の所定の位置に電気的に結合するよう、支持基板３２０とＳＯＩ基板１５０との相対位置が調整されてよい。これにより、上記相対位置の調整が容易になる。本実施形態においては、ＳＯＩ基板１２０の埋め込み電極１２６が、バンプ１２８およびバンプ１５８を介して、ＳＯＩ基板１５０の埋め込み電極１５６に電気的に結合するように、支持基板３２０とＳＯＩ基板１５０との相対位置が調整される。
【００５３】
上記相対位置の調整は、支持基板３２０の指標３２６と、ＳＯＩ基板１５０のアライメントマーク１５４とに基づいて調整されてよい。例えば、ＳＯＩ基板１５０の位置指標として、支持基板３５０の指標３５６を用いて、支持基板３２０の指標３２６と支持基板３５０の指標３５６とが、Ｚ方向からみて一致するように、上記相対位置を調整してよい。
【００５４】
上記相対位置の調整の別の態様として、支持基板３２０の指標３２６と、ＳＯＩ基板１５０の位置指標と、Ｓ６０４において測定した相対位置関係とに基づき、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を調整してよい。例えば、Ｓ６０４で測定した、アライメントマーク１２４と指標３２６との相対位置関係、および、アライメントマーク１５４と指標３５６との相対位置関係を用いて、できるだけ多くのバンプ１２８とバンプ１５８とが接合できるような、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を計算できる。支持基板３２０の指標３２６と、ＳＯＩ基板１５０の位置指標と、上記計算結果とを用いて、例えば、以下の手順により、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を調整できる。
【００５５】
まず、支持基板３５０の指標３５６をＳＯＩ基板１５０の位置指標として用いて、支持基板３２０の指標３２６と支持基板３５０の指標３５６とが、Ｚ方向からみて一致するように、上記相対位置を調整する。次に、Ｓ６０４で測定された、アライメントマーク１２４と指標３２６との相対位置関係、および、アライメントマーク１５４と指標３５６との相対位置関係を用いて、できるだけ多くのバンプ１２８とバンプ１５８とが接合できるような、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を計算する。そして、指標３２６と指標３５６とが一致した位置から、上記計算で得られた位置までＳＯＩ基板１５０を移動させることで、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を調整できる。
【００５６】
Ｓ６０４において測定された相対位置関係に基づき、ＳＯＩ基板１２０とＳＯＩ基板１５０との相対位置を調整する別の態様として、例えば、指標３２６および指標３５６が、それぞれ複数形成されている場合を例示できる。この場合において、Ｓ６０４において測定された相対位置関係に基づき、できるだけ多くのバンプ１２８とバンプ１５８とを接合できるように、特定の指標３２６と特定の指標３５６との組み合わせを選択する。そして、選択された指標３２６と、選択された指標３５６とが、Ｚ方向からみて一致するように、上記相対位置を調整する。この例において、指標３５６をＳＯＩ基板１５０の位置指標として用いられる。
【００５７】
Ｓ６１０において、ＳＯＩ基板１２０とＳＯＩ基板１５０とが押圧接触させられる。上記押圧接触は、調整された相対位置を維持しつつ、ＳＯＩ基板１２０とＳＯＩ基板１５０との間隔を狭めることで、ＳＯＩ基板１２０とＳＯＩ基板１５０とが押圧接触させられる。例えば、バンプ１２８およびバンプ１５８として、半田バンプを用いた場合には、バンプ１２８およびバンプ１５８が、基板貼り合わせ装置２００により加圧加熱されることにより、バンプ１２８とバンプ１５８とが熱圧着されて接合される。
【００５８】
バンプ１２８および１５８として、ニッケルまたは金等により形成されたバンプを用いた場合には、半導体チップ１２２と半導体チップ１５２との間にアンダーフィルを充填して、バンプ１２８とバンプ１５８との機械的接合強度を補強してよい。これにより、積層半導体基板１１０が得られる。積層半導体基板１１０は、複数の積層半導体装置１００を含むので、積層半導体基板１１０をダイシングすることで、積層半導体装置１００が得られる。
【００５９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６０】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６１】
１００ 積層半導体装置、１１０ 積層半導体基板、１２０ ＳＯＩ基板、１２１ 表面、１２２ 半導体チップ、１２３ スルーホール、１２４ アライメントマーク、１２６ 埋め込み電極、１２７ 半導体素子、１２８ バンプ、１２９ 裏面、１３２ 基板本体、１３４ 絶縁層、１３６ ＳＯＩ層、１５０ ＳＯＩ基板、１５１ 表面、１５２ 半導体チップ、１５３ スルーホール、１５４ アライメントマーク、１５６ 埋め込み電極、１５７ 半導体素子、１５８ バンプ、１５９ 裏面、１６２ 基板本体、１６４ 絶縁層、１６６ ＳＯＩ層、２００ 基板貼り合わせ装置、２１０ 枠体、２１２ 天板、２１４ 支柱、２１６ 底板、２２０ 押圧部、２２２ シリンダ、２２４ ピストン、２３０ 加圧ステージ、２３２ 支持部、２３４ 第１基板保持部、２３５ アクチュエータ、２３６ ヒータ、２４０ 受圧ステージ、２４２ 第２基板保持部、２４４ 懸架部、２４６ ヒータ、２５０ 圧力検知部、２５２ ロードセル、２５４ ロードセル、２５６ ロードセル、３２０ 支持基板、３２２ 辺部、３２４ 領域、３２６ 指標、３２８ ノッチ、３５０ 支持基板、３５２ 辺部、３５４ 領域、３５６ 指標
【特許請求の範囲】
【請求項１】
絶縁層および前記絶縁層に接して形成されたＳＯＩ層を有するＳＯＩ基板であって、前記ＳＯＩ基板の表面および裏面の間を貫通する貫通孔と、前記貫通孔に形成された、前記表面および前記裏面の間を電気的に結合する貫通結合部と、を有し、前記ＳＯＩ基板の前記表面または前記裏面の何れかの面に支持基板を貼り付けたＳＯＩ基板を準備する段階と、
前記ＳＯＩ基板の前記支持基板が貼付されていない面の前記貫通結合部が他の基板の所定の位置に電気的に結合するよう、前記支持基板と前記他の基板との相対位置を調整する段階と、
調整された前記相対位置を維持しつつ前記ＳＯＩ基板と前記他の基板との間隔を狭め、前記ＳＯＩ基板と前記他の基板とを押圧接触させる段階と、
を備え、
前記相対位置を調整する段階は、前記支持基板の辺部であって前記ＳＯＩ基板が貼付されていない領域に形成された指標と、前記他の基板の位置指標とに基づき、前記相対位置を調整する、
積層半導体装置の製造方法。
【請求項２】
前記ＳＯＩ基板の前記貫通結合部の位置を代表する代表指標と、前記支持基板の前記指標との相対位置関係を予め測定する段階と、をさらに備え、
前記相対位置を調整する段階は、前記指標と、前記位置指標と、前記相対位置関係とに基づき、前記相対位置を調整する、
請求項１に記載の製造方法。
【請求項３】
前記支持基板は、方位目印を有するシリコン支持基板であり、
前記相対位置を調整する段階の前に、前記方位目印を利用して前記ＳＯＩ基板と前記他の基板との相対位置を粗調整する粗調整段階、
をさらに備える請求項１または請求項２に記載の製造方法。
【請求項４】
前記支持基板の前記指標は、レーザにより形成されたフィディシャルマークである、
請求項１から請求項３の何れか一項に記載の製造方法。
【請求項１】
絶縁層および前記絶縁層に接して形成されたＳＯＩ層を有するＳＯＩ基板であって、前記ＳＯＩ基板の表面および裏面の間を貫通する貫通孔と、前記貫通孔に形成された、前記表面および前記裏面の間を電気的に結合する貫通結合部と、を有し、前記ＳＯＩ基板の前記表面または前記裏面の何れかの面に支持基板を貼り付けたＳＯＩ基板を準備する段階と、
前記ＳＯＩ基板の前記支持基板が貼付されていない面の前記貫通結合部が他の基板の所定の位置に電気的に結合するよう、前記支持基板と前記他の基板との相対位置を調整する段階と、
調整された前記相対位置を維持しつつ前記ＳＯＩ基板と前記他の基板との間隔を狭め、前記ＳＯＩ基板と前記他の基板とを押圧接触させる段階と、
を備え、
前記相対位置を調整する段階は、前記支持基板の辺部であって前記ＳＯＩ基板が貼付されていない領域に形成された指標と、前記他の基板の位置指標とに基づき、前記相対位置を調整する、
積層半導体装置の製造方法。
【請求項２】
前記ＳＯＩ基板の前記貫通結合部の位置を代表する代表指標と、前記支持基板の前記指標との相対位置関係を予め測定する段階と、をさらに備え、
前記相対位置を調整する段階は、前記指標と、前記位置指標と、前記相対位置関係とに基づき、前記相対位置を調整する、
請求項１に記載の製造方法。
【請求項３】
前記支持基板は、方位目印を有するシリコン支持基板であり、
前記相対位置を調整する段階の前に、前記方位目印を利用して前記ＳＯＩ基板と前記他の基板との相対位置を粗調整する粗調整段階、
をさらに備える請求項１または請求項２に記載の製造方法。
【請求項４】
前記支持基板の前記指標は、レーザにより形成されたフィディシャルマークである、
請求項１から請求項３の何れか一項に記載の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２１２２９９（Ｐ２０１０−２１２２９９Ａ）
【公開日】平成２２年９月２４日（２０１０．９．２４）
【国際特許分類】
【出願番号】特願２００９−５４０３３（Ｐ２００９−５４０３３）
【出願日】平成２１年３月６日（２００９．３．６）
【出願人】（０００００４１１２）株式会社ニコン (12,601)
【Ｆターム（参考）】
【公開日】平成２２年９月２４日（２０１０．９．２４）
【国際特許分類】
【出願日】平成２１年３月６日（２００９．３．６）
【出願人】（０００００４１１２）株式会社ニコン (12,601)
【Ｆターム（参考）】
[ Back to top ]