縦型の高速スイッチングデバイス
【課題】
スイッチングＯＦＦ遅延時間が短いトランジスタを提供する。
【解決手段】
Ｎ＋型半導体基板の表面層に形成したＮウエル領域に第１のトランジスタのＰ形のベース領域を形成し、その中央部にＮ＋形のエミッタ領域を形成，半導体基板の他面側の表面層に第１のトランジスタのコレクタ電極を金属で形成する。Ｎウエル領域にダイオードのアノードを形成し電極を金属で形成する。エミッタ領域にエミッタ電極を金属で形成，ダイオードのアノード電極とを接続する。コレクタ電極とダイオードのカソードとが共通電極（コレクタ電極）となって同一チップ内に逆並列接続され，ダイオードのアノードとＰ形のベース領域との間にＰＮＰ寄生トランジスタが生成して，これのＯＮのとき，第１のトランジスタのベース電流を減らすので第１のトランジスタのＯＦＦ遅延時間が短縮される。
スイッチングＯＦＦ遅延時間が短いトランジスタを提供する。
【解決手段】
Ｎ＋型半導体基板の表面層に形成したＮウエル領域に第１のトランジスタのＰ形のベース領域を形成し、その中央部にＮ＋形のエミッタ領域を形成，半導体基板の他面側の表面層に第１のトランジスタのコレクタ電極を金属で形成する。Ｎウエル領域にダイオードのアノードを形成し電極を金属で形成する。エミッタ領域にエミッタ電極を金属で形成，ダイオードのアノード電極とを接続する。コレクタ電極とダイオードのカソードとが共通電極（コレクタ電極）となって同一チップ内に逆並列接続され，ダイオードのアノードとＰ形のベース領域との間にＰＮＰ寄生トランジスタが生成して，これのＯＮのとき，第１のトランジスタのベース電流を減らすので第１のトランジスタのＯＦＦ遅延時間が短縮される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングＯＦＦ遅延時間が短い，スイッチング低損失トランジスタに関する。
【背景技術】
【０００２】
蛍光灯の安定器として使われるスイッチングデバイスとしてＭＯＳＦＥＴ，ＩＧＢＴ，トランジスタが知られている。
【０００３】
従来，蛍光灯の安定器としてＭＯＳＦＥＴが使われているが，オンからオフに変化するときにスイッチング遅延が生じるので，その分，スイッチング損失が多くなるという欠点があった。スイッチング損失を減少させる為，スイッチング遅延時間の短縮化が可能なスイッチングデバイスが要求されていた。
【０００４】
スイッチング遅延時間の改善に関する技術文献として特許文献１がある。
【０００５】
特許文献１の（段落０００３）に次の記述がある。「ＭＯＳトランジスタのゲート・ソース間容量のために，オンからオフに変化するときにスイッチング遅延が生じる」と記述されている。（段落０００４）に次の記述がある。「ＭＯＳトランジスタのゲート・ソース間容量の放電速度を上げることにより，スイッチング遅延を改良する」
【０００６】
特許文献１の（段落０００５）に次の記述がある。「ＰＮＰトランジスタが図６（本明細書の図５）に示す従来の固体素子はダイオード１０およびＰＮＰトランジスタ１１が点線で囲んだようにＭＯＳトランジスタと一体にチップ化されているために，オン，オフにより発生されるスイッチングノイズの影響を受け，動作が不安定になる欠点があった」
【０００７】
動作が不安定にならないようにする為に，ＭＯＳトランジスタは別体に構成する必要があるというサイズ，製作工数で欠点があった。
【０００８】
【特許文献１】「特開平６−３７６１８号」公報。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＰＮＰトランジスタがＭＯＳトランジスタと一体にチップ化されている従来の構造のために，オン，オフにより発生されるスイッチングノイズの影響を受け，動作が不安定になる欠点があった。この欠点が排除されたスイッチングデバイスを安価に提供することが課題である。スイッチングノイズの影響を受けて，動作が不安定になっていたところ，不安定にならないようにする為に，ＭＯＳトランジスタはＰＮＰトランジスタのチップとは別体に構成していたが，サイズが大きくなり，安価に製作する阻害要因であった。
【課題を解決するための手段】
【００１０】
課題を解決するために，高濃度のＮ形半導体層（第１の半導体層）であるシリコン基板の上に低濃度のＮ形半導体層（第２の半導体層）を形成して，第２の半導体層の上面からＰ型不純物を選択的に拡散させてＰ型第３の半導体層とＰ型第４の半導体層を形成したので，Ｐ型第３の半導体層である第１のトランジスタのベース領域とＰ型第４の半導体層であるフリーホイールダイオードのアノード領域との間に寄生ＰＮＰトランジスタである第２のトランジスタが生成した。
【００１１】
フリーホイールダイオードのアノード領域が第１のトランジスタのエミッタに金属電極で接続されている。フリーホイールダイオードのカソード領域が第１のトランジスタのコレクタに第２の半導体層でつながっている。
【００１２】
第１のトランジスタＱ１のベース領域は寄生ＰＮＰトランジスタである第２のトランジスタのエミッタ領域がつながっている。
【００１３】
第１のトランジスタのエミッタに金属電極で接続されているフリーホイールダイオードのアノード領域が第２のトランジスタのコレクタ領域につながっている。
【００１４】
この方法でフリーホイールダイオードがエミッタとコレクタの間に逆並列接続された第１のトランジスタ，第２のトランジスタと同一チップへの造り付けが可能となった。
【００１５】
第１のトランジスタはＮＰＮトランジスタであり該トランジスタのベースに第２のトランジスタのエミッタが接続された配線の等価回路が形成された。第１のトランジスタのエミッタに第２のトランジスタのコレクタが接続され，第１のトランジスタのコレクタに第２のトランジスタのベースが抵抗（レベルシフタ機能）を介して接続された等価回路が結果的に形成されたので，この等価回路の作用が第１のトランジスタのスイッチング特性を改善した，後述するような原理でトランジスタ単体の場合よりもスイッチングＯＦＦ遅延時間が短い方向に作用するのでスイッチング損失が減少するという好都合な特性を導きだした。
【００１６】
請求項１に関しては，濃度の高い第１導電形の半導体基板の一面側の表面層に濃度の低い第１導電形のＮウエル領域が形成され、該Ｎウエル領域の表面層に第１のトランジスタＱ１の第２導電形のベース領域、およびこの領域の中央部に濃度の高い第１導電形のエミッタ領域が形成され第１のトランジスタＱ１を形成し、濃度の高い第１導電形の該半導体基板の他面側の表面層に第１のトランジスタＱ１のコレクタ電極が金属で形成されたものにおいて、Ｎウエル領域の表面層にダイオードの第２導電形のアノード領域が形成され該アノード領域の表面層にアノード電極が金属で形成され，第１導電形のエミッタ領域の表面層にエミッタ電極が金属で形成され，該エミッタ電極と該ダイオードのアノード電極とが金属で接続されて，コレクタ電極と該ダイオードのカソード電極とが共通の金属電極（コレクタ電極）となって該ダイオードと第１のトランジスタＱ１とが逆並列接続されて同一チップ内に形成され，該エミッタ領域の表面層に金属のエミッタ電極が形成されて該金属電極でダイオードのアノード電極と接続され，トランジスタＱ１のコレクタ電極とダイオードのカソード電極がそれぞれ接触し、反エミッタ電極側で基板露出部に基板電極が接触するものにおいて、ダイオードのアノード領域とトランジスタＱ１のべース領域との間にＮウエル領域の中で接続されるように形成された寄生トランジスタである第２のトランジスタＱ２を有することを特徴とする縦型の高速スイッチングデバイスとした。
【００１７】
請求項２に関しては，ダイオードが縦型のフリーホイールダイオードである請求項１記載の縦型の高速スイッチングデバイスとした。
【００１８】
請求項３に関しては，第２のトランジスタが寄生トランジスタである請求項１記載の縦型の高速スイッチングデバイスとした。
【００１９】
請求項４に関しては，第２のトランジスタがそのベースと第１のトランジスタのコレクタ電極とがレベルシフタＬＳ（レベルシフト機能部）を介して接続された寄生トランジスタである請求項１記載の縦型の高速スイッチングデバイスとした。
【発明の効果】
【００２０】
縦型のダイオードを内蔵した為，大電流に対しても低い抵抗値で速いスピードで突流可能であるから並列のトランジスタＱ１は，ＯＦＦ遅延が短時間でスイッチング出来、従ってスイッチング損失が減少する。
【発明を実施するための最良の形態】
【００２１】
図１に示した本発明による実施例に係る高速スイッチングデバイスの断面図を用いて以下に説明する。濃度の高い第１導電形（Ｎ型）の半導体基板１の一面側の表面層に濃度の低い第１導電形のＮウエル領域２を形成し、Ｎウエル領域２の表面層に第１のトランジスタＱ１の第２導電形のベース領域３を形成し、ベース領域３の中央部に濃度の高い第１導電形のエミッタ領域５を形成して第１のトランジスタＱ１が造り込まれる。濃度の高い第１導電形の該半導体基板１の他面側の表面層に第１のトランジスタＱ１のコレクタ電極６が金属で形成する。Ｎウエル領域２の表面層にダイオードＤの第２導電形のアノード領域４を形成し，アノード領域４の表面層にアノード電極７を金属で形成する。第１導電形のエミッタ領域５の表面層にエミッタ電極８を金属で形成する。エミッタ電極８とダイオードＤのアノード電極７とを金属で接続する。第１のトランジスタＱ１のコレクタ電極６とダイオードＤのカソード領域９とが共通の金属電極（コレクタ電極６）となってダイオードＤと第１のトランジスタＱ１とが同一チップ内に逆並列接続された形で形成される。エミッタ領域５の表面層に金属のエミッタ電極８を形成し，ダイオードＤのアノード電極７と接続する。コレクタ電極６とダイオードのカソード電極９がそれぞれ接触し、反エミッタ電極側で基板露出部に基板電極６が接触する。
【００２２】
ダイオードのアノード領域７とトランジスタのべース領域３とが接続される形で寄生トランジスタＱ２がＮウエル領域２の中に出来上がる。寄生トランジスタのかたちで出来た第２のトランジスタＱ２を有する縦型の高速スイッチングデバイスが出来上がった。この断面図を等価回路図で示すと図２のようになった。図２において，ＩB2−Ｉｃ2＝ＩB１であり，寄生トランジスタＱ２がオンでＩｃ2が増加し，第１のトランジスタＱ１のベース電流ＩB１が減少した。
【００２３】
図３に示した，高速スイッチングデバイスの特性説明図で説明する。方形波（図３の上の波形）が立ち下がるときＯＦＦ，ＯＦＦからの遅延時間をtsとすると，図２の第１のトランジスタＱ１のベース電流ＩB１が減少したとき（図３の下の波形での）tｓはtｓ１からtｓ２へ短くなる。寄生トランジスタなしの場合よりtｓ１−tｓ２だけtsは短縮した。
【００２４】
図４に，この寄生トランジスタのかたちで出来た第２のトランジスタＱ２を有する縦型の高速スイッチングデバイスの特性を従来のものと比較して示した。本発明による場合の特性をＡ，従来のものをＢに示す。ＯＦＦからの遅延時間をｔsとした。
横軸にＩcを０.２アンペアから１アンペアまで変化させて縦軸にＯＦＦからの遅延時間ｔsを示す。特性Ａは従来のＢに比較して４０％短縮へ改善できた。よってOFF遅延時間が従来の６０％となったのでエネルギーロスが約６０％になった。また印刷配線板に組み込んで回路を製作するときに，フリーホイールダイオードを取り付ける工数とスペースが不要となったので製作コストが安価になった。
【産業上の利用可能性】
【００２５】
本発明は、特許文献１で開示された従来の装置より速いスイッチングが出来る，また印刷配線板に組み込んで回路部を製作するときに，フリーホイールダイオードを取り付ける工数とスペースが不要となったので製作コストが安価になった。高速スイッチングデバイス応用装置の工数低減に寄与し工業的価値が高い。
【図面の簡単な説明】
【００２６】
【図１】本発明による実施例に係る高速スイッチングデバイスの断面図である。
【図２】本発明による実施例に係る高速スイッチングデバイスの等価回路図である。
【図３】本発明による実施例に係る高速スイッチングデバイスの特性説明図である。
【図４】本発明による実施例に係る高速スイッチングデバイスの特性比較図である。
【図５】従来例（特許文献１，図６）のスイッチングデバイス回路図である。
【符号の説明】
【００２７】
１ 高濃度の第１導電形半導体（半導体基板）
２ Ｎウエル領域
３ 高濃度の第２導電形のベース領域
４ 高濃度の第２導電形のアノード領域
５ 高濃度の第１導電形のエミッタ領域
６ コレクタ電極（または基板電極）
７ アノード電極（金属）
８ エミッタ電極（金属）
９ カソード領域
１０ ダイオード
１１ ＰＮＰトランジスタ
１２ バイアス抵抗
２０ ＭＯＳトランジスタ
Ｔ21、Ｔ22 出力端子
ＰＤＡ フォトダイオードアレイ９
Ｄ 内蔵ダイオード
Ｑ１ 第１のトランジスタ
Ｑ２ 寄生トランジスタ（第２のトランジスタ）
ＬＳ レベルシフタ（レベルシフト機能部）
【技術分野】
【０００１】
本発明は、スイッチングＯＦＦ遅延時間が短い，スイッチング低損失トランジスタに関する。
【背景技術】
【０００２】
蛍光灯の安定器として使われるスイッチングデバイスとしてＭＯＳＦＥＴ，ＩＧＢＴ，トランジスタが知られている。
【０００３】
従来，蛍光灯の安定器としてＭＯＳＦＥＴが使われているが，オンからオフに変化するときにスイッチング遅延が生じるので，その分，スイッチング損失が多くなるという欠点があった。スイッチング損失を減少させる為，スイッチング遅延時間の短縮化が可能なスイッチングデバイスが要求されていた。
【０００４】
スイッチング遅延時間の改善に関する技術文献として特許文献１がある。
【０００５】
特許文献１の（段落０００３）に次の記述がある。「ＭＯＳトランジスタのゲート・ソース間容量のために，オンからオフに変化するときにスイッチング遅延が生じる」と記述されている。（段落０００４）に次の記述がある。「ＭＯＳトランジスタのゲート・ソース間容量の放電速度を上げることにより，スイッチング遅延を改良する」
【０００６】
特許文献１の（段落０００５）に次の記述がある。「ＰＮＰトランジスタが図６（本明細書の図５）に示す従来の固体素子はダイオード１０およびＰＮＰトランジスタ１１が点線で囲んだようにＭＯＳトランジスタと一体にチップ化されているために，オン，オフにより発生されるスイッチングノイズの影響を受け，動作が不安定になる欠点があった」
【０００７】
動作が不安定にならないようにする為に，ＭＯＳトランジスタは別体に構成する必要があるというサイズ，製作工数で欠点があった。
【０００８】
【特許文献１】「特開平６−３７６１８号」公報。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＰＮＰトランジスタがＭＯＳトランジスタと一体にチップ化されている従来の構造のために，オン，オフにより発生されるスイッチングノイズの影響を受け，動作が不安定になる欠点があった。この欠点が排除されたスイッチングデバイスを安価に提供することが課題である。スイッチングノイズの影響を受けて，動作が不安定になっていたところ，不安定にならないようにする為に，ＭＯＳトランジスタはＰＮＰトランジスタのチップとは別体に構成していたが，サイズが大きくなり，安価に製作する阻害要因であった。
【課題を解決するための手段】
【００１０】
課題を解決するために，高濃度のＮ形半導体層（第１の半導体層）であるシリコン基板の上に低濃度のＮ形半導体層（第２の半導体層）を形成して，第２の半導体層の上面からＰ型不純物を選択的に拡散させてＰ型第３の半導体層とＰ型第４の半導体層を形成したので，Ｐ型第３の半導体層である第１のトランジスタのベース領域とＰ型第４の半導体層であるフリーホイールダイオードのアノード領域との間に寄生ＰＮＰトランジスタである第２のトランジスタが生成した。
【００１１】
フリーホイールダイオードのアノード領域が第１のトランジスタのエミッタに金属電極で接続されている。フリーホイールダイオードのカソード領域が第１のトランジスタのコレクタに第２の半導体層でつながっている。
【００１２】
第１のトランジスタＱ１のベース領域は寄生ＰＮＰトランジスタである第２のトランジスタのエミッタ領域がつながっている。
【００１３】
第１のトランジスタのエミッタに金属電極で接続されているフリーホイールダイオードのアノード領域が第２のトランジスタのコレクタ領域につながっている。
【００１４】
この方法でフリーホイールダイオードがエミッタとコレクタの間に逆並列接続された第１のトランジスタ，第２のトランジスタと同一チップへの造り付けが可能となった。
【００１５】
第１のトランジスタはＮＰＮトランジスタであり該トランジスタのベースに第２のトランジスタのエミッタが接続された配線の等価回路が形成された。第１のトランジスタのエミッタに第２のトランジスタのコレクタが接続され，第１のトランジスタのコレクタに第２のトランジスタのベースが抵抗（レベルシフタ機能）を介して接続された等価回路が結果的に形成されたので，この等価回路の作用が第１のトランジスタのスイッチング特性を改善した，後述するような原理でトランジスタ単体の場合よりもスイッチングＯＦＦ遅延時間が短い方向に作用するのでスイッチング損失が減少するという好都合な特性を導きだした。
【００１６】
請求項１に関しては，濃度の高い第１導電形の半導体基板の一面側の表面層に濃度の低い第１導電形のＮウエル領域が形成され、該Ｎウエル領域の表面層に第１のトランジスタＱ１の第２導電形のベース領域、およびこの領域の中央部に濃度の高い第１導電形のエミッタ領域が形成され第１のトランジスタＱ１を形成し、濃度の高い第１導電形の該半導体基板の他面側の表面層に第１のトランジスタＱ１のコレクタ電極が金属で形成されたものにおいて、Ｎウエル領域の表面層にダイオードの第２導電形のアノード領域が形成され該アノード領域の表面層にアノード電極が金属で形成され，第１導電形のエミッタ領域の表面層にエミッタ電極が金属で形成され，該エミッタ電極と該ダイオードのアノード電極とが金属で接続されて，コレクタ電極と該ダイオードのカソード電極とが共通の金属電極（コレクタ電極）となって該ダイオードと第１のトランジスタＱ１とが逆並列接続されて同一チップ内に形成され，該エミッタ領域の表面層に金属のエミッタ電極が形成されて該金属電極でダイオードのアノード電極と接続され，トランジスタＱ１のコレクタ電極とダイオードのカソード電極がそれぞれ接触し、反エミッタ電極側で基板露出部に基板電極が接触するものにおいて、ダイオードのアノード領域とトランジスタＱ１のべース領域との間にＮウエル領域の中で接続されるように形成された寄生トランジスタである第２のトランジスタＱ２を有することを特徴とする縦型の高速スイッチングデバイスとした。
【００１７】
請求項２に関しては，ダイオードが縦型のフリーホイールダイオードである請求項１記載の縦型の高速スイッチングデバイスとした。
【００１８】
請求項３に関しては，第２のトランジスタが寄生トランジスタである請求項１記載の縦型の高速スイッチングデバイスとした。
【００１９】
請求項４に関しては，第２のトランジスタがそのベースと第１のトランジスタのコレクタ電極とがレベルシフタＬＳ（レベルシフト機能部）を介して接続された寄生トランジスタである請求項１記載の縦型の高速スイッチングデバイスとした。
【発明の効果】
【００２０】
縦型のダイオードを内蔵した為，大電流に対しても低い抵抗値で速いスピードで突流可能であるから並列のトランジスタＱ１は，ＯＦＦ遅延が短時間でスイッチング出来、従ってスイッチング損失が減少する。
【発明を実施するための最良の形態】
【００２１】
図１に示した本発明による実施例に係る高速スイッチングデバイスの断面図を用いて以下に説明する。濃度の高い第１導電形（Ｎ型）の半導体基板１の一面側の表面層に濃度の低い第１導電形のＮウエル領域２を形成し、Ｎウエル領域２の表面層に第１のトランジスタＱ１の第２導電形のベース領域３を形成し、ベース領域３の中央部に濃度の高い第１導電形のエミッタ領域５を形成して第１のトランジスタＱ１が造り込まれる。濃度の高い第１導電形の該半導体基板１の他面側の表面層に第１のトランジスタＱ１のコレクタ電極６が金属で形成する。Ｎウエル領域２の表面層にダイオードＤの第２導電形のアノード領域４を形成し，アノード領域４の表面層にアノード電極７を金属で形成する。第１導電形のエミッタ領域５の表面層にエミッタ電極８を金属で形成する。エミッタ電極８とダイオードＤのアノード電極７とを金属で接続する。第１のトランジスタＱ１のコレクタ電極６とダイオードＤのカソード領域９とが共通の金属電極（コレクタ電極６）となってダイオードＤと第１のトランジスタＱ１とが同一チップ内に逆並列接続された形で形成される。エミッタ領域５の表面層に金属のエミッタ電極８を形成し，ダイオードＤのアノード電極７と接続する。コレクタ電極６とダイオードのカソード電極９がそれぞれ接触し、反エミッタ電極側で基板露出部に基板電極６が接触する。
【００２２】
ダイオードのアノード領域７とトランジスタのべース領域３とが接続される形で寄生トランジスタＱ２がＮウエル領域２の中に出来上がる。寄生トランジスタのかたちで出来た第２のトランジスタＱ２を有する縦型の高速スイッチングデバイスが出来上がった。この断面図を等価回路図で示すと図２のようになった。図２において，ＩB2−Ｉｃ2＝ＩB１であり，寄生トランジスタＱ２がオンでＩｃ2が増加し，第１のトランジスタＱ１のベース電流ＩB１が減少した。
【００２３】
図３に示した，高速スイッチングデバイスの特性説明図で説明する。方形波（図３の上の波形）が立ち下がるときＯＦＦ，ＯＦＦからの遅延時間をtsとすると，図２の第１のトランジスタＱ１のベース電流ＩB１が減少したとき（図３の下の波形での）tｓはtｓ１からtｓ２へ短くなる。寄生トランジスタなしの場合よりtｓ１−tｓ２だけtsは短縮した。
【００２４】
図４に，この寄生トランジスタのかたちで出来た第２のトランジスタＱ２を有する縦型の高速スイッチングデバイスの特性を従来のものと比較して示した。本発明による場合の特性をＡ，従来のものをＢに示す。ＯＦＦからの遅延時間をｔsとした。
横軸にＩcを０.２アンペアから１アンペアまで変化させて縦軸にＯＦＦからの遅延時間ｔsを示す。特性Ａは従来のＢに比較して４０％短縮へ改善できた。よってOFF遅延時間が従来の６０％となったのでエネルギーロスが約６０％になった。また印刷配線板に組み込んで回路を製作するときに，フリーホイールダイオードを取り付ける工数とスペースが不要となったので製作コストが安価になった。
【産業上の利用可能性】
【００２５】
本発明は、特許文献１で開示された従来の装置より速いスイッチングが出来る，また印刷配線板に組み込んで回路部を製作するときに，フリーホイールダイオードを取り付ける工数とスペースが不要となったので製作コストが安価になった。高速スイッチングデバイス応用装置の工数低減に寄与し工業的価値が高い。
【図面の簡単な説明】
【００２６】
【図１】本発明による実施例に係る高速スイッチングデバイスの断面図である。
【図２】本発明による実施例に係る高速スイッチングデバイスの等価回路図である。
【図３】本発明による実施例に係る高速スイッチングデバイスの特性説明図である。
【図４】本発明による実施例に係る高速スイッチングデバイスの特性比較図である。
【図５】従来例（特許文献１，図６）のスイッチングデバイス回路図である。
【符号の説明】
【００２７】
１ 高濃度の第１導電形半導体（半導体基板）
２ Ｎウエル領域
３ 高濃度の第２導電形のベース領域
４ 高濃度の第２導電形のアノード領域
５ 高濃度の第１導電形のエミッタ領域
６ コレクタ電極（または基板電極）
７ アノード電極（金属）
８ エミッタ電極（金属）
９ カソード領域
１０ ダイオード
１１ ＰＮＰトランジスタ
１２ バイアス抵抗
２０ ＭＯＳトランジスタ
Ｔ21、Ｔ22 出力端子
ＰＤＡ フォトダイオードアレイ９
Ｄ 内蔵ダイオード
Ｑ１ 第１のトランジスタ
Ｑ２ 寄生トランジスタ（第２のトランジスタ）
ＬＳ レベルシフタ（レベルシフト機能部）
【特許請求の範囲】
【請求項１】
第１導電形の半導体基板の一面側の表面層に第１導電形のウエル領域が形成され、そのウエル領域の表面層に第１のトランジスタＱ１の第２導電形のベース領域、該ベース領域の中央部に第１導電形のエミッタ領域が形成され第１のトランジスタＱ１を形成し、第１導電形の該半導体基板の他面側の表面層に第１のトランジスタＱ１のコレクタ電極が金属で形成されたものにおいて、ウエル領域の表面層にダイオードの第２導電形のアノード領域が形成され該アノード領域の表面層にアノード電極が金属で形成され，第１導電形のエミッタ領域の表面層にエミッタ電極が金属で形成され，該エミッタ電極と該ダイオードのアノード電極とが金属で接続されて，コレクタ電極と該ダイオードのカソード電極とが共通の金属電極となって該ダイオードと第１のトランジスタＱ１とが逆並列接続されて同一チップ内に形成され，該エミッタ領域の表面層に金属電極が形成され該金属電極でダイオードのアノード電極と金属で接続され，トランジスタのコレクタ電極とダイオードのカソード電極がそれぞれ接触し、反エミッタ電極側で基板露出部に基板電極が接触するものにおいて、ダイオードのアノード領域とトランジスタのべース領域との間にウエル領域の中で接続されるように形成された寄生トランジスタである第２のトランジスタを有することを特徴とする縦型の高速スイッチングデバイス。
【請求項２】
ダイオードが縦型のフリーホイールダイオードである請求項１記載の縦型の高速スイッチングデバイス。
【請求項３】
第２のトランジスタが寄生トランジスタである請求項１記載の縦型の高速スイッチングデバイス。
【請求項４】
第２のトランジスタがそのベースと第１のトランジスタのコレクタ電極とがレベルシフト機能部（レベルシフタ）を介して接続された寄生トランジスタである請求項１記載の縦型の高速スイッチングデバイス。
【請求項１】
第１導電形の半導体基板の一面側の表面層に第１導電形のウエル領域が形成され、そのウエル領域の表面層に第１のトランジスタＱ１の第２導電形のベース領域、該ベース領域の中央部に第１導電形のエミッタ領域が形成され第１のトランジスタＱ１を形成し、第１導電形の該半導体基板の他面側の表面層に第１のトランジスタＱ１のコレクタ電極が金属で形成されたものにおいて、ウエル領域の表面層にダイオードの第２導電形のアノード領域が形成され該アノード領域の表面層にアノード電極が金属で形成され，第１導電形のエミッタ領域の表面層にエミッタ電極が金属で形成され，該エミッタ電極と該ダイオードのアノード電極とが金属で接続されて，コレクタ電極と該ダイオードのカソード電極とが共通の金属電極となって該ダイオードと第１のトランジスタＱ１とが逆並列接続されて同一チップ内に形成され，該エミッタ領域の表面層に金属電極が形成され該金属電極でダイオードのアノード電極と金属で接続され，トランジスタのコレクタ電極とダイオードのカソード電極がそれぞれ接触し、反エミッタ電極側で基板露出部に基板電極が接触するものにおいて、ダイオードのアノード領域とトランジスタのべース領域との間にウエル領域の中で接続されるように形成された寄生トランジスタである第２のトランジスタを有することを特徴とする縦型の高速スイッチングデバイス。
【請求項２】
ダイオードが縦型のフリーホイールダイオードである請求項１記載の縦型の高速スイッチングデバイス。
【請求項３】
第２のトランジスタが寄生トランジスタである請求項１記載の縦型の高速スイッチングデバイス。
【請求項４】
第２のトランジスタがそのベースと第１のトランジスタのコレクタ電極とがレベルシフト機能部（レベルシフタ）を介して接続された寄生トランジスタである請求項１記載の縦型の高速スイッチングデバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００８−４５８２（Ｐ２００８−４５８２Ａ）
【公開日】平成２０年１月１０日（２００８．１．１０）
【国際特許分類】
【出願番号】特願２００６−１６９５８６（Ｐ２００６−１６９５８６）
【出願日】平成１８年６月２０日（２００６．６．２０）
【出願人】（０００１４４３９３）株式会社三社電機製作所 (95)
【Ｆターム（参考）】
【公開日】平成２０年１月１０日（２００８．１．１０）
【国際特許分類】
【出願日】平成１８年６月２０日（２００６．６．２０）
【出願人】（０００１４４３９３）株式会社三社電機製作所 (95)
【Ｆターム（参考）】
[ Back to top ]