表面実装部品およびその製造方法ならびに実装方法
【課題】表面実装部品の複数の端子と実装基板の複数のパッドとを導電性接合材を介して強固に接合でき、且つ導電性接合材の広がりを抑制できるようにする。
【解決手段】表面実装部品1は、端子配置面2Aを有する本体2と、端子配置面2Aに配置された複数の端子3とを備えている。複数の端子3の各々は凹部3Aを有している。表面実装部品1を、導電性接合材を用いて、複数のパッドを有する実装基板に実装する際には、各端子3と各パッドの間に介在する導電性接合材の一部が各端子3の凹部3A内に入り込む。
【解決手段】表面実装部品1は、端子配置面2Aを有する本体2と、端子配置面2Aに配置された複数の端子3とを備えている。複数の端子3の各々は凹部3Aを有している。表面実装部品1を、導電性接合材を用いて、複数のパッドを有する実装基板に実装する際には、各端子3と各パッドの間に介在する導電性接合材の一部が各端子3の凹部3A内に入り込む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表面実装技術によって実装基板に実装可能な電子部品である表面実装部品およびその製造方法ならびに実装方法に関する。
【背景技術】
【0002】
実装基板に電子部品を実装する技術の一つとして表面実装技術がある。この表面実装技術では、例えば、実装基板の複数のパッドと表面実装部品の複数の端子が、はんだ等の導電性接合材を介して接合される。表面実装技術では、この技術を用いて製造される製品の信頼性を確保するために、実装基板のパッドと表面実装部品の端子とを強固に接合することが重要である。
【0003】
特許文献1には、電子部品用パッケージと回路基板との熱膨張差が生じても、はんだクラック等の悪影響を抑制し、電子部品用パッケージと回路基板の搭載接合の信頼性を向上させるために、電子部品用パッケージの底面端子電極の面積を規定した技術が記載されている。
【0004】
また、特許文献2には、プリント配線板の電極端子に凹部を形成し、この凹部上に例えば球状の接続部材を搭載し、半導体素子をプリント配線板にフリップチップ実装する際に接続部材を塑性変形させ、その一部を凹部内に入り込ませることで、半導体素子の電極パッドとプリント配線板の電極端子とを接続する突起電極を形成する技術が記載されている。
【0005】
【特許文献1】特開2006−32645号公報
【特許文献2】特開2003−303849号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
近年、電子機器の小型化や電子部品の実装の高密度化に伴い、表面実装部品では、端子の表面の面積および隣接する端子の間隔が小さくなってきている。しかし、表面実装部品において、端子の表面の面積が小さくなってくると、実装基板のパッドと表面実装部品の端子との接合の強度が低下するという問題が生じる。また、表面実装部品において、隣接する端子の間隔が小さくなってくると、実装基板のパッドと表面実装部品の端子とを接合する導電性接合材の広がりによって、表面実装部品における隣接する端子間で短絡が発生しやすくなるという問題が生じる。
【0007】
特許文献1に記載された技術では、電子部品用パッケージの底面端子電極と回路基板の電極パッドとの接合の強度を大きくすることは困難であると共に、電子部品の小型化や実装の高密度化に対応できないという問題点がある。
【0008】
特許文献2に記載された技術では、例えば球状の接続部材を作製し、この接続部材をプリント配線板の電極端子に形成された凹部上に搭載する必要がある。そのため、この技術では、半導体素子の実装のためのコストが高くなるという問題点がある。また、特許文献2に記載された技術では、接続部材が塑性変形することによって形成された突起電極と半導体素子の電極パッドとの界面が平面になるため、突起電極と半導体素子の電極パッドとの接合の強度が低下しやすいという問題点がある。
【0009】
ところで、通常、表面実装部品において端子が配置されている面の面積に比べて、実装基板において表面実装部品が実装される面の面積は大きい。そのため、実装基板のパッドと表面実装部品の端子とを導電性接合材を介して接合する場合には、実装基板のパッドの表面の面積を表面実装部品の端子の表面の面積よりも大きくすることが可能であり、そうすることにより、実装基板のパッドと導電性接合材との接合の強度を大きくすることが可能である。これに対し、表面実装部品における端子の表面の面積は、実装基板のパッドの表面の面積のように大きくすることはできない。そのため、特に、表面実装部品における端子と導電性接合材との接合の強度は低下しやすい。
【0010】
本発明はかかる問題点に鑑みてなされたもので、その目的は、導電性接合材を介して実装基板の複数のパッドに接続される複数の端子を有し、この複数の端子と実装基板の複数のパッドとを強固に接合でき、且つ導電性接合材の広がりを抑制できるようにした表面実装部品およびその製造方法ならびに実装方法を提供することにある。
【課題を解決するための手段】
【0011】
本発明の表面実装部品は、端子配置面を有する本体と、端子配置面に配置された複数の端子とを備え、複数の端子の各々が凹部を有するものである。
【0012】
本発明の表面実装部品において、本体は、積層された複数の誘電体層と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層とを含み、複数の誘電体層のうちの1つは、端子配置面を有する端子配置用誘電体層であってもよい。この場合、端子配置用誘電体層は、複数の端子に対応する位置に形成された複数の端子用孔を有し、各端子は、それぞれ、対応する端子用孔の内壁および対応する端子用孔の周辺における端子配置面の一部に被着された端子用導体層を有していてもよい。
【0013】
本発明の表面実装部品の製造方法は、端子配置面を有する本体と、端子配置面に配置された複数の端子とを備え、複数の端子の各々は凹部を有し、本体は、積層された複数の誘電体層と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層とを含み、複数の誘電体層のうちの1つは、端子配置面を有する端子配置用誘電体層であり、端子配置用誘電体層は、複数の端子に対応する位置に形成された複数の端子用孔を有し、各端子は、それぞれ、対応する端子用孔の内壁および対応する端子用孔の周辺における端子配置面の一部に被着された端子用導体層を有する表面実装部品を製造する方法である。
【0014】
本発明の表面実装部品の製造方法は、後に焼成されて複数の誘電体層となる複数のセラミックグリーンシートと、後に焼成されて1つ以上の内部導体層となる1つ以上の焼成前内部導体層と、後に焼成されて複数の端子用導体層となる複数の焼成前端子用導体層とを含む積層体を形成する工程と、この積層体を焼成して、表面実装部品を形成する工程とを備えている。
【0015】
本発明の表面実装部品の実装方法は、端子配置面を有する本体と、端子配置面に配置された複数の端子とを備え、複数の端子の各々は凹部を有する表面実装部品を、複数の端子に接続される複数のパッドを備えた実装基板に実装する方法である。本発明の表面実装部品の実装方法は、複数のパッドの各々の上に導電性接合材を配置する工程と、複数の端子が複数のパッドに対向するように、実装基板の上に表面実装部品を配置し、導電性接合材によって複数の端子を複数のパッドに接合する工程とを備えている。複数の端子を複数のパッドに接合する工程では、各端子と各パッドの間に介在する導電性接合材の一部が各端子の凹部内に入り込む。
【発明の効果】
【0016】
本発明の表面実装部品を、導電性接合材を用いて、複数のパッドを有する実装基板に実装する際には、各端子と各パッドの間に介在する導電性接合材の一部が各端子の凹部内に入り込む。そのため、本発明の表面実装部品によれば、複数の端子と実装基板の複数のパッドとを強固に接合することができ、且つ導電性接合材の広がりを抑制することができるという効果を奏する。
【0017】
また、本発明の表面実装部品の製造方法によれば、上記の効果を奏する表面実装部品を、セラミックと導体を同時に焼成する同時焼成法を用いて容易に製造することができるという効果を奏する。
【0018】
また、本発明の表面実装部品の実装方法では、複数の端子を複数のパッドに接合する工程において、各端子と各パッドの間に介在する導電性接合材の一部が各端子の凹部内に入り込む。そのため、本発明の表面実装部品の実装方法によれば、複数の端子と実装基板の複数のパッドとを強固に接合することができ、且つ導電性接合材の広がりを抑制することができるという効果を奏する。
【発明を実施するための最良の形態】
【0019】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1ないし図3を参照して、本発明の一実施の形態に係る表面実装部品について説明する。図1は本実施の形態に係る表面実装部品の斜視図、図2は本実施の形態に係る表面実装部品の断面図、図3は本実施の形態に係る表面実装部品における1つの端子とその周辺を示す断面図である。
【0020】
図1および図2に示したように、本実施の形態に係る表面実装部品1は、直方体形状の本体2を備えている。この本体2は、端子配置面2Aと、その反対側の面2Bと、端子配置面2Aと面2Bとを連結する4つの側面とを有している。なお、図1および図2は、端子配置面2Aを上にした状態の表面実装部品1を表している。表面実装部品1は、更に、端子配置面2Aに配置された複数の端子3を備えている。複数の端子3の各々は凹部3Aを有している。凹部3Aにおける開口部および底部の形状は、例えば円形または円形に近い形状である。なお、図1には、表面実装部品1が4つの端子3を備えている例を示しているが、本実施の形態において、端子3の数は、4つに限定されず、複数であればよい。
【0021】
図2に示したように、本体2は、積層された複数の誘電体層41〜45と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層5とを含んでいる。なお、図2には、本体2が5つの誘電体層41〜45を備えている例を示しているが、本実施の形態において、誘電体層の数は、5つに限定されず、複数であればよい。
【0022】
複数の誘電体層41〜45のうち、最も端子配置面2Aに近い誘電体層41は、端子配置面2Aを有している。この誘電体層41は、本発明における端子配置用誘電体層に対応する。図2および図3に示したように、誘電体層41は、複数の端子3に対応する位置に形成された複数の端子用孔41aを有している。各端子3は、それぞれ、対応する端子用孔41aの内壁および対応する孔41aの周辺における端子配置面2Aの一部に被着された端子用導体層3Bを有している。図3に示したように、端子用導体層3Bのうちの端子用孔41aの内壁に被着された部分は内部導体層5に接続されている。図3に示した例では、端子用導体層3Bは、凹部3Aの底部を形成するように内部導体層5の上に被着された部分を含んでいる。しかし、端子用導体層3Bが、凹部3Aの底部を形成するように内部導体層5の上に被着された部分を含まずに、端子用導体層3Bのうちの端子用孔41aの内壁に被着された部分のみが内部導体層5に接続されていてもよい。この場合には、内部導体層5の上面が凹部3Aの底部を形成する。
【0023】
以下、図4ないし図8を参照して、本実施の形態に係る表面実装部品1を用いたシステムの一例について説明する。ここでは、表面実装部品1を携帯電話機の高周波回路に用いた例を示す。図4は、携帯電話機の高周波回路の一例の回路構成を示すブロック図である。この高周波回路は、GSM(Global System for Mobile Communications)方式、DCS(Digital Cellular System)方式およびPCS(Personal Communications Service)方式の3つの時分割多重接続方式の信号と広帯域符号分割多重接続(以下、WCDMAと記す。)方式の信号とを処理する。
【0024】
GSM方式の送信信号の周波数帯域は880MHz〜915MHzである。GSM方式の受信信号の周波数帯域は925MHz〜960MHzである。DCS方式の送信信号の周波数帯域は1710MHz〜1785MHzである。DCS方式の受信信号の周波数帯域は1805MHz〜1880MHzである。PCS方式の送信信号の周波数帯域は1850MHz〜1910MHzである。PCS方式の受信信号の周波数帯域は1930MHz〜1990MHzである。WCDMA方式の送信信号の周波数帯域は1920MHz〜1980MHzである。WCDMA方式の受信信号の周波数帯域は2110MHz〜2170MHzである。
【0025】
図4に示した高周波回路は、高周波モジュール6を備えている。高周波モジュール6は、アンテナ端子ANTと、4つの受信信号端子Rx1,Rx2,Rx3,Rx4と、3つの送信信号端子Tx1,Tx2,Tx3とを備えている。受信信号端子Rx1は、GSM方式の受信信号GSM/Rxを出力する。受信信号端子Rx2は、DCS方式の受信信号DCS/Rxを出力する。受信信号端子Rx3は、PCS方式の受信信号PCS/Rxを出力する。受信信号端子Rx4は、WCDMA方式の受信信号WCDMA/Rxを出力する。送信信号端子Tx1には、GSM方式の送信信号GSM/Txが入力される。送信信号端子Tx2には、DCS方式の送信信号DCS/TxとPCS方式の送信信号PCS/Txとが入力される。送信信号端子Tx3には、WCDMA方式の送信信号WCDMA/Txが入力される。
【0026】
高周波回路は、更に、アンテナ端子ANTに接続されたアンテナ7と、高周波モジュール6の全ての受信信号端子および全ての送信信号端子に接続されたアンプ部8と、このアンプ部8に接続された集積回路9とを備えている。集積回路9は、主に信号の変調および復調を行う回路である。アンプ部8は、高周波モジュール6より出力された受信信号を増幅して集積回路9に送るローノイズアンプや、集積回路9より出力された送信信号を増幅して高周波モジュール6に送るパワーアンプ等を有している。
【0027】
高周波モジュール6は、高周波スイッチ10と、3つのローパスフィルタ(以下、LPFと記す。)11,13,15と、2つのハイパスフィルタ(以下、HPFと記す。)12,14と、5つのバンドパスフィルタ(以下、BPFと記す。)24,25,26,27,28と備えている。高周波スイッチ10は、4つのポートP1〜P4を有している。高周波スイッチ10は、高周波モジュール6に設けられた図示しない複数の制御端子に入力される制御信号の状態に応じて、ポートP1を、ポートP2〜P4のいずれかに選択的に接続する。
【0028】
高周波モジュール6は、更に、一端がアンテナ端子ANTに接続された位相線路16と、位相線路16の他端と高周波スイッチ10のポートP1との間に設けられたキャパシタ33とを有している。
【0029】
高周波モジュール6は、更に、一端がアンテナ端子ANTに接続され、他端がBPF24の入力端に接続された位相線路17と、一端が位相線路17の他端に接続され、他端が接地されたインダクタ32を有している。BPF24の出力端は、受信信号端子Rx4に接続されている。
【0030】
高周波モジュール6は、更に、一端が高周波スイッチ10のポートP2に接続されたキャパシタ36と、一端がキャパシタ36の他端に接続された位相線路18とを有している。位相線路18の他端は、LPF11の出力端とHPF12の入力端とに接続されている。LPF11の入力端は、送信信号端子Tx1に接続されている。
【0031】
高周波モジュール6は、更に、一端がHPF12の出力端に接続された位相線路20を有している。位相線路20の他端は、BPF25、26の各入力端に接続されている。BPF25の出力端は、受信信号端子Rx2に接続されている。BPF26の出力端は、受信信号端子Rx3に接続されている。
【0032】
高周波モジュール6は、更に、一端が高周波スイッチ10のポートP3に接続されたキャパシタ35と、一端がキャパシタ35の他端に接続された位相線路21とを有している。位相線路21の他端は、LPF15の出力端に接続されている。LPF15の入力端は、送信信号端子Tx2に接続されている。
【0033】
高周波モジュール6は、更に、一端が高周波スイッチ10のポートP4に接続されたキャパシタ34と、一端がキャパシタ34の他端に接続された位相線路19とを有している。位相線路19の他端は、LPF13の入力端とHPF14の出力端とに接続されている。
【0034】
高周波モジュール6は、更に、一端がLPF13の出力端に接続された位相線路22と、一端がHPF14の入力端に接続された位相線路23とを有している。位相線路22の他端は、BPF27の入力端に接続されている。BPF27の出力端は、受信信号端子Rx1に接続されている。位相線路23の他端は、BPF28の出力端に接続されている。BPF28の入力端は、送信信号端子Tx3に接続されている。
【0035】
BPF24は、バンドパスフィルタ素子40を用いて構成されている。BPF25〜28は、例えば弾性表面波素子を用いて構成されている。高周波スイッチ10は、例えばGaAs化合物半導体による電界効果トランジスタを用いて構成されている。
【0036】
ここで、図4に示した高周波モジュール6および高周波回路の作用について説明する。高周波モジュール6において、BPF24は、WCDMA方式の受信信号を選択的に通過させる。このBPF24は、常時、アンテナ7に接続されている。従って、この高周波回路では、常時、WCDMA方式の受信信号を受信可能な状態になっている。アンテナ7によって受信されたWCDMA方式の受信信号は、アンテナ端子ANT、位相線路17およびBPF24を通過して受信信号端子Rx4より出力される。位相線路16,17およびインダクタ32は、アンテナ7からBPF24に至る経路とアンテナ7から高周波スイッチ10に至る経路のそれぞれのインピーダンスを調整し、これによって、WCDMA方式の受信信号と他の信号とを分離する。
【0037】
WCDMA方式の受信信号以外の信号については、以下に示すように、高周波スイッチ10の状態に応じて送信または受信が可能になる。なお、高周波スイッチ10の状態は、図示しない複数の制御端子に入力される制御信号の状態に応じて切り替えられる。キャパシタ33〜36は、制御信号によって発生する直流成分の通過を阻止するために設けられている。
【0038】
ポートP1がポートP2に接続された状態では、GSM方式の送信信号の送信、DCS方式の受信信号の受信またはPCS方式の受信信号の受信が可能になる。この状態では、送信信号端子Tx1に入力されたGSM方式の送信信号は、LPF11、位相線路18、キャパシタ36、高周波スイッチ10、キャパシタ33、位相線路16およびアンテナ端子ANTを順に通過して、アンテナ7に供給される。また、この状態では、アンテナ7によって受信されたDCS方式の受信信号は、アンテナ端子ANT、位相線路16、キャパシタ33、高周波スイッチ10、キャパシタ36、位相線路18、HPF12、位相線路20およびBPF25を順に通過して、受信信号端子Rx2より出力される。また、この状態では、アンテナ7によって受信されたPCS方式の受信信号は、アンテナ端子ANT、位相線路16、キャパシタ33、高周波スイッチ10、キャパシタ36、位相線路18、HPF12、位相線路20およびBPF26を順に通過して、受信信号端子Rx3より出力される。
【0039】
ポートP1がポートP3に接続された状態では、送信信号端子Tx2に入力されたDCS方式の送信信号またはPCS方式の送信信号が、LPF15、位相線路21、キャパシタ35、高周波スイッチ10、キャパシタ33、位相線路16およびアンテナ端子ANTを順に通過して、アンテナ7に供給される。LPF15は、DCS方式の送信信号およびPCS方式の送信信号に含まれる高調波成分を除去する。
【0040】
ポートP1がポートP4に接続された状態では、GSM方式の受信信号の受信またはWCDMA方式の送信信号の送信が可能になる。この状態では、アンテナ7によって受信されたGSM方式の受信信号は、アンテナ端子ANT、位相線路16、キャパシタ33、高周波スイッチ10、キャパシタ34、位相線路19、LPF13、位相線路22、BPF27を順に通過して、受信信号端子Rx1より出力される。また、この状態では、送信信号端子Tx3に入力されたWCDMA方式の送信信号は、BPF28、位相線路23、HPF14、位相線路19、キャパシタ34、高周波スイッチ10、キャパシタ33、位相線路16およびアンテナ端子ANTを順に通過して、アンテナ7に供給される。
【0041】
位相線路18〜23は、それぞれ、それらが設けられた信号経路のインピーダンスを調整するものである。
【0042】
次に、図5ないし図7を参照して、高周波モジュール6の構造について説明する。図5は、高周波モジュール6の外観を示す斜視図である。図6は、高周波モジュール6の平面図である。図7は、高周波モジュール6の断面図である。図5ないし図7に示したように、高周波モジュール6は、高周波モジュール6の各要素を一体化する積層基板100を備えている。図7に示したように、積層基板100は、交互に積層された複数の基板内誘電体層101と複数の基板内導体層102とを有している。なお、図7では、積層基板100の断面を簡略化して表している。また、積層基板100は、積層方向における両側に配置された上面100aおよび底面100bと、上面100aと底面100bとを連結する4つの側面とを有し、直方体形状をなしている。
【0043】
高周波モジュール6における回路は、基板内誘電体層101および基板内導体層102と、積層基板100の上面100aに搭載された素子とを用いて構成されている。上面100aには、少なくとも、BPF24を構成するバンドパスフィルタ素子40が搭載されている。ここでは、一例として、上面100aには、バンドパスフィルタ素子40の他に、高周波スイッチ10、BPF25〜28、インダクタ32およびキャパシタ33〜36が搭載されているものとする。積層基板100は、例えば低温同時焼成セラミック多層基板になっている。
【0044】
図示しないが、積層基板100の底面100bには、端子ANT,Rx1〜Rx4,Tx1〜Tx3と、複数の制御端子および複数のグランド端子が配置されている。
【0045】
図7に示したように、積層基板100は、基板内導体層102として、上面100aを介してバンドパスフィルタ素子40に対向する位置に配置されると共に、グランドに接続されるグランド用導体層102Gを含んでいる。
【0046】
また、高周波モジュール6は、積層基板100の上面100aに搭載された素子を覆うように配置され、グランドに接続される金属製ケース110を備えている。なお、図5および図6では、金属製ケース110を省略している。
【0047】
次に、図8を参照して、BPF24の回路構成について説明する。図8に示したように、BPF24は、入力端子51と、出力端子52と、3つの共振器61,62,63とを備えている。BPF24は、更に、共振器61の一端とグランドとの間に設けられたキャパシタ64と、共振器62の一端とグランドとの間に設けられたキャパシタ65と、共振器63の一端とグランドとの間に設けられたキャパシタ66と、共振器61の一端と共振器62の一端との間に設けられたキャパシタ67と、共振器62の一端と共振器63の一端との間に設けられたキャパシタ68と、共振器61の一端と共振器63の一端との間に設けられたキャパシタ69とを備えている。入力端子51は、共振器61の一端に接続されている。出力端子52は、共振器63の一端に接続されている。共振器61,62,63の各他端はグランドに接続されている。
【0048】
バンドパスフィルタ素子40は、本実施の形態に係る表面実装部品1の具体的な適用例である。このバンドパスフィルタ素子40が実装される積層基板100は、本発明における実装基板に対応する。
【0049】
以下、バンドパスフィルタ素子40の構成について説明する。本実施の形態に係る表面実装部品1の具体的な適用例であるバンドパスフィルタ素子40は、図1および図2に示した構成になっている。すなわち、バンドパスフィルタ素子40は、直方体形状の本体2を備え、この本体2は、端子配置面2Aと、その反対側の面2Bと、端子配置面2Aと面2Bとを連結する4つの側面とを有している。バンドパスフィルタ素子40は、更に、端子配置面2Aに配置された4つの端子3を備えている。図2に示したように、本体2は、積層された複数の誘電体層41〜45と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層5とを含んでいる。誘電体層41は、端子配置面2Aを有している。
【0050】
次に、図9を参照して、バンドパスフィルタ素子40の構成について詳しく説明する。なお、以下の説明では、誘電体層41〜45については、端子配置面2Aに近い順に数えて、1層目の誘電体層41、2層目の誘電体層42、3層目の誘電体層43、4層目の誘電体層44、5層目の誘電体層45と呼ぶ。また、誘電体層41については、互いに反対側を向いた2つの面のうち端子配置面2Aを上面と定義し、他の誘電体層42〜45については、それぞれ、互いに反対側を向いた2つの面のうち端子配置面2Aに近い面を上面と定義する。図9は、バンドパスフィルタ素子40の構成を示す説明図である。図9において、(a)〜(e)は、それぞれバンドパスフィルタ素子40における誘電体層41〜45の上面を表している。
【0051】
図9における(a)に示したように、1層目の誘電体層41の上面すなわち端子配置面2Aには、入力端子411、出力端子412、グランド端子413,414が配置されている。端子411,412,413,414は、図1および図2における端子3に対応する。端子411,412,413,414は、それぞれ凹部411A,412A,413A,414Aを有している。誘電体層41は、端子411,412,413,414に対応する位置に形成された複数の端子用孔を有している。端子411,412,413,414は、それぞれ、対応する端子用孔の内壁および対応する端子用孔の周辺における端子配置面2Aの一部に被着された端子用導体層411B,412B,413B,414Bを有している。
【0052】
図9における(b)に示したように、2層目の誘電体層42の上面には、導体層421〜424が形成されている。導体層421には、端子411に対応した端子用孔を通して端子用導体層411Bが接続されている。導体層422には、端子412に対応した端子用孔を通して端子用導体層412Bが接続されている。導体層423には、端子413に対応した端子用孔を通して端子用導体層413Bが接続されている。導体層424には、端子414に対応した端子用孔を通して端子用導体層414Bが接続されている。また、誘電体層42には、導体層421に接続されたスルーホール425と、導体層422に接続されたスルーホール426と、導体層423に接続されたスルーホール427A,427B,427Cと、導体層424に接続されたスルーホール428A,428B,428Cとが形成されている。
【0053】
図9における(c)に示したように、3層目の誘電体層43の上面には、3つのキャパシタ用導体層431,432,433が形成されている。また、誘電体層43には、それぞれスルーホール425,426,427A,427B,427C,428A,428B,428Cに接続されたスルーホール435,436,437A,437B,437C,438A,438B,438Cが形成されている。
【0054】
図9における(d)に示したように、4層目の誘電体層44の上面には、3つの共振器用導体層441,442,443と、3つのキャパシタ用導体層444,445,446が形成されている。共振器用導体層441の一端部は、キャパシタ用導体層444に接続されている。共振器用導体層442の一端部は、キャパシタ用導体層445に接続されている。共振器用導体層443の一端部は、キャパシタ用導体層446に接続されている。共振器用導体層441,442,443の各他端には、それぞれスルーホール438A,438B,438Cが接続されている。キャパシタ用導体層444,446には、それぞれスルーホール435,436が接続されている。また、誘電体層44には、それぞれスルーホール437A,437B,437Cに接続されたスルーホール447A,447B,447Cが形成されている。
【0055】
図9における(c)に示した導体層431は、図9における(d)に示した導体層444,445に対向する位置に配置されている。図9における(c)に示した導体層432は、図9における(d)に示した導体層445,446に対向する位置に配置されている。図9における(c)に示した導体層433は、図9における(d)に示した導体層444,445,446に対向する位置に配置されている。
【0056】
導体層441は、導体層424、スルーホール428A,438Aを介してグランド端子414に接続されている。導体層442は、導体層424、スルーホール428B,438Bを介してグランド端子414に接続されている。導体層443は、導体層424、スルーホール428C,438Cを介してグランド端子414に接続されている。導体層444は、導体層421、スルーホール425,435を介して入力端子411に接続されている。導体層446は、導体層422、スルーホール426,436を介して出力端子412に接続されている。
【0057】
図9における(e)に示したように、5層目の誘電体層45の上面には、3つのキャパシタ用導体層451,452,453が形成されている。キャパシタ用導体層451,452,453は、それぞれ導体層444,445,446に対向する位置に配置されている。導体層451,452,453には、それぞれスルーホール447A,447B,447Cが接続されている。導体層451は、導体層423、スルーホール427A,437A,447Aを介してグランド端子413に接続されている。導体層452は、導体層423、スルーホール427B,437B,447Bを介してグランド端子413に接続されている。導体層453は、導体層423、スルーホール427C,437C,447Cを介してグランド端子413に接続されている。誘電体層45の下面は、図1に示した面2Bとなる。
【0058】
共振器用導体層441,442,443は、それぞれ、図8における共振器61,62,63を構成する。導体層444,451と、これらの間に配置された誘電体層44は、図8におけるキャパシタ64を構成する。導体層445,452と、これらの間に配置された誘電体層44は、図8におけるキャパシタ65を構成する。導体層446,453と、これらの間に配置された誘電体層44は、図8におけるキャパシタ66を構成する。
【0059】
導体層431と、導体層444,445と、これらの間に配置された誘電体層43は、図8におけるキャパシタ67を構成する。導体層432と、導体層445,446と、これらの間に配置された誘電体層43は、図8におけるキャパシタ68を構成する。導体層433と、導体層444,446と、これらの間に配置された誘電体層43は、図8におけるキャパシタ69を構成する。
【0060】
次に、図10を参照して、本実施の形態に係る表面実装部品1の製造方法について説明する。図10は、表面実装部品1の製造方法を説明するための説明図である。表面実装部品1の製造方法では、まず、それぞれ後に焼成されて複数の誘電体層41,42,43,44,45となる複数のセラミックグリーンシート41G,42G,43G,44G,45Gを作製する。次に、セラミックグリーンシート41Gに対して、複数の端子用孔を形成した後、後に焼成されて複数の端子用導体層3Bとなる複数の焼成前端子用導体層3BPを、例えば印刷によって形成する。また、セラミックグリーンシート42G〜45Gに対して、必要に応じてスルーホール用の孔を形成した後、必要に応じて、後に焼成されて1つ以上の内部導体層5となる1つ以上の焼成前内部導体層5Pを、例えば印刷によって形成する。また、焼成前内部導体層5Pを形成する際には、スルーホール用の孔の内壁に、後に焼成されてスルーホールとなる焼成前の導体層を形成する。次に、上述のように必要に応じて焼成前の導体層が形成されたセラミックグリーンシート41G,42G,43G,44G,45Gを積層する。このようにし、それぞれ後に焼成されて複数の誘電体層41,42,43,44,45となる複数のセラミックグリーンシート41G,42G,43G,44G,45Gと、後に焼成されて1つ以上の内部導体層となる1つ以上の焼成前内部導体層5Pと、後に焼成されて複数の端子用導体層3Bとなる複数の焼成前端子用導体層3BPとを含む積層体が形成される。ここまでの工程は、本発明における「積層体を形成する工程」に対応する。次に、上述のようにして形成された積層体を、セラミックと導体を同時に焼成する同時焼成法を用いて焼成して、表面実装部品1を形成する。この工程は、本発明における「表面実装部品を形成する工程」に対応する。
【0061】
次に、図11ないし図13を参照して、本実施の形態に係る表面実装部品1の実装方法について説明する。図11ないし図13は、表面実装部品1の実装方法を説明するための説明図である。図11は、表面実装部品1の実装方法における最初の工程を示している。この工程では、まず、表面実装部品1の複数の端子3に接続される複数のパッド201を備えた実装基板200を用意する。パッド201は、銅等の導体によって形成されている。図5ないし図7に示した例では、積層基板100が実装基板200に対応する。次に、実装基板200の複数のパッド201の各々の上に、流動性を有する導電性接合材202を配置する。この導電性接合材202としては、例えばはんだペーストが用いられる。
【0062】
図12は、次の工程を示す。この工程では、表面実装部品1の端子配置面2Aを下に向け、表面実装部品1の複数の端子3が実装基板200の複数のパッド201に対向するように、実装基板200の上に表面実装部品1を配置する。このとき、各端子3と各パッド201の間には、導電性接合材202が介在する。
【0063】
図13は、次の工程を示す。この工程では、導電性接合材202によって複数の端子3を複数のパッド201に接合する。導電性接合材202がはんだペーストである場合には、赤外線、熱風、レーザ光等の熱源によって、はんだペースト中のはんだを溶融させた後、固化させることによって、はんだによって複数の端子3を複数のパッド201に接合する。このようにして、実装基板200に対する表面実装部品1の実装が完了する。図12に示したように実装基板200の上に表面実装部品1を配置してから、図13に示したように実装基板200に対する表面実装部品1の実装が完了するまでの間において、導電性接合材202の一部は、各端子3の凹部3A内に入り込む。
【0064】
以上説明したように、本実施の形態に係る表面実装部品1およびその実装方法によれば、表面実装部品1を、導電性接合材202を用いて、複数のパッド201を有する実装基板200に実装する際に、表面実装部品1の各端子3と各パッド201の間に介在する導電性接合材202の一部が各端子3の凹部3A内に入り込む。そのため、本実施の形態によれば、表面実装部品の端子の表面が平坦な場合に比べて、端子3と導電性接合材202との接触面積を大きくすることができる。その結果、本実施の形態によれば、表面実装部品1の複数の端子3と実装基板200の複数のパッド201とを強固に接合することができ、且つ導電性接合材202の広がりを抑制することができる。これにより、本実施の形態によれば、表面実装部品1と実装基板200とを含む製品の信頼性を向上させることができる。また、本実施の形態によれば、上述のように複数の端子3と複数のパッド201とを強固に接合することができると共に導電性接合材202の広がりを抑制することができることから、表面実装部品1の本体2の端子配置面2Aにおいて各端子3が占める面積および隣接する端子3の間隔を小さくすることが可能になる。これにより、本実施の形態によれば、表面実装部品1の小型化および表面実装部品1の実装の高密度化が可能になる。
【0065】
また、表面実装部品の端子の表面が平坦な場合には、端子の表面の面積は、実装基板のパッドの表面の面積のように大きくすることはできないことから、特に、端子と導電性接合材との接合の強度が低下しやすい。これに対し、本実施の形態によれば、端子3が凹部3Aを有することにより、特に、端子3Aと導電性接合材202との接合の強度を大きくすることが可能になる。
【0066】
また、本実施の形態に係る表面実装部品1の製造方法によれば、前述の効果を奏する表面実装部品1を、同時焼成法を用いて容易に製造することができる。また、本実施の形態に係る表面実装部品1の製造方法によれば、同時焼成法におけるスルーホールの形成方法と同様の方法によって、端子3を形成することができる。
【0067】
以下、端子3の凹部3Aの好ましい形状について、図3および図14を参照して詳細に説明する。図14は、凹部3Aの形状が図3とは異なる例における端子3とその周辺を示す断面図である。なお、以下の説明では、凹部3Aにおける開口部および底部の形状が円形であるものとする。ここで、図3および図14に示したように、凹部3Aにおける開口部の直径を記号φ1で表し、凹部3Aにおける底部の直径を記号φ2で表し、凹部3Aの深さを記号Dで表す。図3には、開口部の直径φ1が底部の直径φ2よりも大きい例を示しているが、凹部3Aの形状は、図14に示したように、開口部の直径φ1と底部の直径φ2が等しいものであってもよい。しかし、凹部3Aの形状としては、開口部の直径φ1が底部の直径φ2よりも小さいものは好ましくない。
【0068】
開口部の直径φ1が小さすぎると、凹部3A内に十分な量の導電性接合材202を入り込ませることができなくなる。また、開口部の直径φ1が大きすぎると、端子配置面2Aのうち端子3が占有する領域の面積が大きくなりすぎて、表面実装部品1の小型化および表面実装部品1の実装の高密度化が困難になる。これらを考慮して、開口部の直径φ1は、80〜150μmの範囲内であることが好ましい。
【0069】
底部の直径φ2が小さすぎると、端子3と内部導体層5との接続が不十分になるおそれがある。端子3と内部導体層5とを確実に接続できるようにするために、底部の直径φ2は、50μm以上であることが好ましい。また、前述のとおり、底部の直径φ2は、開口部の直径φ1以下であることが好ましい。なお、端子用導体層3Bの厚みは、例えば、10〜20μmの範囲内である。
【0070】
次に、凹部3Aの深さDの好ましい範囲を調べた実験の結果について説明する。この実験では、凹部3Aを有する4つの端子3を備えた複数種類の実施例の表面実装部品の試料と、凹部がなく表面が平坦な4つの端子を備えた1種類の比較例の表面実装部品の試料とを作製した。1つの種類の実施例の試料において、4つの端子3の種類は同じである。端子3の種類は、開口部の直径φ1を80μm、120μm、150μmの3種類とし、深さDを10μm、25μm、50μm、75μm、100μm、125μm、150μmの7種類として、これらを組み合わせて、21種類とした。なお、複数種類の実施例の試料における端子3は、いずれも、図3に示したように、開口部の直径φ1が底部の直径φ2よりも大きいものである。また、実験では、同じ種類の試料を5個ずつ作製した。
【0071】
また、実験では、作製した各試料が実装される複数の試験用実装基板を作製した。この試験用実装基板は、ガラス布基材エポキシ樹脂よりなる厚み1.6mmの基板本体と、この基板本体の上面に設けられた4つのパッドとを備えている。パッドは、厚み35μmの銅箔によって形成した。実験では、試料の各端子をはんだペーストを用いて試験用実装基板の各パッドに接合することによって、各試料をそれぞれ試験用実装基板に実装した。
【0072】
また、実験では、3点曲げ試験装置を利用して、以下の方法により、試料の端子と試験用実装基板のパッドとの接合部のせん断破壊強度を測定した。この方法に用いた3点曲げ試験装置は、先端部が曲率半径0.5mmの球面状で全体が針状の加圧治具を備え、この加圧治具によって試料に加える荷重を計測できるものである。実験では、試験用実装基板における基板本体の上面が加圧治具の軸方向に平行になるように試験用実装基板を固定し、加圧治具の先端部を試料の側面における厚み方向の中央部に当て、加圧治具を5mm/分の速度で移動させた。そして、実験では、試料が試験用実装基板から剥離する直前の荷重を、せん断破壊強度とした。また、実験では、試料の種類毎に、5個の試料について求められたせん断破壊強度の平均値を、その種類における試料の端子と試験用実装基板のパッドとの接合の強度とした。
【0073】
実験の結果を、下記の表1に示す。表1において、実施例の試料の種類は、凹部3Aの開口部の直径φ1と凹部3Aの深さDによって特定される。表1では、実施例の試料の種類毎に、その種類における試料の端子3と試験用実装基板のパッドとの接合の強度が、比較例の試料における端子と試験用実装基板のパッドとの接合の強度よりも大きかった場合については“○”印で表し、その種類における試料の端子3と試験用実装基板のパッドとの接合の強度が、比較例における試料の端子と試験用実装基板のパッドとの接合の強度以下であった場合については“×”印で表している。
【0074】
【表1】
【0075】
表1に示したように、開口部の直径φ1が80μm、120μm、150μmのいずれの場合においても、深さDが10μmの場合には、比較例の試料における端子とパッドとの接合の強度に比べて、端子3とパッドとの接合の強度は大きくならなかった。表1に示したように、比較例の試料における端子とパッドとの接合の強度に比べて、端子3とパッドとの接合の強度が大きくなったのは、開口部の直径φ1が80μmの場合には深さDが25〜50μmの範囲内のとき、開口部の直径φ1が120μmの場合と150μmの場合には深さDが25〜100μmの範囲内のときであった。従って、開口部の直径φ1が80μmの場合には深さDは25〜50μmの範囲内であることが好ましく、開口部の直径φ1が120μmの場合と150μmの場合には深さDは25〜100μmの範囲内であることが好ましい。
【0076】
また、表1に示した実験結果から、[深さD/開口部の直径φ1]の値が大きすぎると、端子3とパッド201の接合の強度の向上は望めないことが分かる。また、実験から、[深さD/開口部の直径φ1]の値が大きくなりすぎると、凹部3Aの内部の空間が大きくなりすぎ、端子3とパッド201の間に介在するはんだのうち凹部3A内に入り込んだ部分にクラック等の不良が発生しやすくなることが分かった。表1に示した実験結果から、はんだにクラック等の不良を発生させず、端子3とパッド201との接合の強度を向上させることの可能な[深さD/開口部の直径φ1]の値の上限値は0.8程度と考えられる。
【0077】
また、凹部3Aの容積は、端子3とパッド201の間に介在する導電性接合材202の体積の50〜80%の範囲内であることが好ましい。
【0078】
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の表面実装部品は、実施の形態に示したような積層された複数の誘電体層を含む本体2を備えたものに限らない。本発明の表面実装部品は、例えば、素子を封止材で覆って構成された本体を備えたものであってもよい。
【0079】
また、本発明における端子の形成方法は、実施の形態に示した方法に限らず、例えば、レーザ光等によって本体における端子配置面に凹部を形成し、この凹部に導体層を被着させて端子を形成してもよい。
【0080】
また、本発明の表面実装部品の実装方法において、導電性接合材は、はんだペーストに限らず、例えば導電性接着剤であってもよい。
【0081】
また、本発明は、実施の形態に示したバンドパスフィルタ素子40に限らず、他の種類のフィルタ、バラン、カプラ等の種々の電子部品に適用することができる。
【図面の簡単な説明】
【0082】
【図1】本発明の一実施の形態に係る表面実装部品の斜視図である。
【図2】本発明の一実施の形態に係る表面実装部品の断面図である。
【図3】本発明の一実施の形態に係る表面実装部品における1つの端子とその周辺を示す断面図である。
【図4】本発明の一実施の形態に係る表面実装部品を用いたシステムの一例としての高周波回路の回路構成を示すブロック図である。
【図5】図4における高周波モジュールの外観を示す斜視図である。
【図6】図5に示した高周波モジュールの平面図である。
【図7】図5に示した高周波モジュールの断面図である。
【図8】図5におけるバンドパスフィルタ素子を用いて構成されるバンドパスフィルタの回路構成を示す回路図である。
【図9】本発明の一実施の形態に係る表面実装部品の具体的な適用例であるバンドパスフィルタ素子の構成を示す説明図である。
【図10】本発明の一実施の形態に係る表面実装部品の製造方法を示す説明図である。
【図11】本発明の一実施の形態に係る表面実装部品の実装方法における最初の工程を示す説明図である。
【図12】図11に示した工程に続く工程を示す説明図である。
【図13】図12に示した工程に続く工程を示す説明図である。
【図14】凹部の形状が図3とは異なる例における端子とその周辺を示す断面図である。
【符号の説明】
【0083】
1…表面実装部品、2…本体、2A…端子配置面、3…端子、3A…凹部、3B…端子用導体層、5…内部導体層、41〜45…誘電体層。
【技術分野】
【0001】
本発明は、表面実装技術によって実装基板に実装可能な電子部品である表面実装部品およびその製造方法ならびに実装方法に関する。
【背景技術】
【0002】
実装基板に電子部品を実装する技術の一つとして表面実装技術がある。この表面実装技術では、例えば、実装基板の複数のパッドと表面実装部品の複数の端子が、はんだ等の導電性接合材を介して接合される。表面実装技術では、この技術を用いて製造される製品の信頼性を確保するために、実装基板のパッドと表面実装部品の端子とを強固に接合することが重要である。
【0003】
特許文献1には、電子部品用パッケージと回路基板との熱膨張差が生じても、はんだクラック等の悪影響を抑制し、電子部品用パッケージと回路基板の搭載接合の信頼性を向上させるために、電子部品用パッケージの底面端子電極の面積を規定した技術が記載されている。
【0004】
また、特許文献2には、プリント配線板の電極端子に凹部を形成し、この凹部上に例えば球状の接続部材を搭載し、半導体素子をプリント配線板にフリップチップ実装する際に接続部材を塑性変形させ、その一部を凹部内に入り込ませることで、半導体素子の電極パッドとプリント配線板の電極端子とを接続する突起電極を形成する技術が記載されている。
【0005】
【特許文献1】特開2006−32645号公報
【特許文献2】特開2003−303849号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
近年、電子機器の小型化や電子部品の実装の高密度化に伴い、表面実装部品では、端子の表面の面積および隣接する端子の間隔が小さくなってきている。しかし、表面実装部品において、端子の表面の面積が小さくなってくると、実装基板のパッドと表面実装部品の端子との接合の強度が低下するという問題が生じる。また、表面実装部品において、隣接する端子の間隔が小さくなってくると、実装基板のパッドと表面実装部品の端子とを接合する導電性接合材の広がりによって、表面実装部品における隣接する端子間で短絡が発生しやすくなるという問題が生じる。
【0007】
特許文献1に記載された技術では、電子部品用パッケージの底面端子電極と回路基板の電極パッドとの接合の強度を大きくすることは困難であると共に、電子部品の小型化や実装の高密度化に対応できないという問題点がある。
【0008】
特許文献2に記載された技術では、例えば球状の接続部材を作製し、この接続部材をプリント配線板の電極端子に形成された凹部上に搭載する必要がある。そのため、この技術では、半導体素子の実装のためのコストが高くなるという問題点がある。また、特許文献2に記載された技術では、接続部材が塑性変形することによって形成された突起電極と半導体素子の電極パッドとの界面が平面になるため、突起電極と半導体素子の電極パッドとの接合の強度が低下しやすいという問題点がある。
【0009】
ところで、通常、表面実装部品において端子が配置されている面の面積に比べて、実装基板において表面実装部品が実装される面の面積は大きい。そのため、実装基板のパッドと表面実装部品の端子とを導電性接合材を介して接合する場合には、実装基板のパッドの表面の面積を表面実装部品の端子の表面の面積よりも大きくすることが可能であり、そうすることにより、実装基板のパッドと導電性接合材との接合の強度を大きくすることが可能である。これに対し、表面実装部品における端子の表面の面積は、実装基板のパッドの表面の面積のように大きくすることはできない。そのため、特に、表面実装部品における端子と導電性接合材との接合の強度は低下しやすい。
【0010】
本発明はかかる問題点に鑑みてなされたもので、その目的は、導電性接合材を介して実装基板の複数のパッドに接続される複数の端子を有し、この複数の端子と実装基板の複数のパッドとを強固に接合でき、且つ導電性接合材の広がりを抑制できるようにした表面実装部品およびその製造方法ならびに実装方法を提供することにある。
【課題を解決するための手段】
【0011】
本発明の表面実装部品は、端子配置面を有する本体と、端子配置面に配置された複数の端子とを備え、複数の端子の各々が凹部を有するものである。
【0012】
本発明の表面実装部品において、本体は、積層された複数の誘電体層と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層とを含み、複数の誘電体層のうちの1つは、端子配置面を有する端子配置用誘電体層であってもよい。この場合、端子配置用誘電体層は、複数の端子に対応する位置に形成された複数の端子用孔を有し、各端子は、それぞれ、対応する端子用孔の内壁および対応する端子用孔の周辺における端子配置面の一部に被着された端子用導体層を有していてもよい。
【0013】
本発明の表面実装部品の製造方法は、端子配置面を有する本体と、端子配置面に配置された複数の端子とを備え、複数の端子の各々は凹部を有し、本体は、積層された複数の誘電体層と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層とを含み、複数の誘電体層のうちの1つは、端子配置面を有する端子配置用誘電体層であり、端子配置用誘電体層は、複数の端子に対応する位置に形成された複数の端子用孔を有し、各端子は、それぞれ、対応する端子用孔の内壁および対応する端子用孔の周辺における端子配置面の一部に被着された端子用導体層を有する表面実装部品を製造する方法である。
【0014】
本発明の表面実装部品の製造方法は、後に焼成されて複数の誘電体層となる複数のセラミックグリーンシートと、後に焼成されて1つ以上の内部導体層となる1つ以上の焼成前内部導体層と、後に焼成されて複数の端子用導体層となる複数の焼成前端子用導体層とを含む積層体を形成する工程と、この積層体を焼成して、表面実装部品を形成する工程とを備えている。
【0015】
本発明の表面実装部品の実装方法は、端子配置面を有する本体と、端子配置面に配置された複数の端子とを備え、複数の端子の各々は凹部を有する表面実装部品を、複数の端子に接続される複数のパッドを備えた実装基板に実装する方法である。本発明の表面実装部品の実装方法は、複数のパッドの各々の上に導電性接合材を配置する工程と、複数の端子が複数のパッドに対向するように、実装基板の上に表面実装部品を配置し、導電性接合材によって複数の端子を複数のパッドに接合する工程とを備えている。複数の端子を複数のパッドに接合する工程では、各端子と各パッドの間に介在する導電性接合材の一部が各端子の凹部内に入り込む。
【発明の効果】
【0016】
本発明の表面実装部品を、導電性接合材を用いて、複数のパッドを有する実装基板に実装する際には、各端子と各パッドの間に介在する導電性接合材の一部が各端子の凹部内に入り込む。そのため、本発明の表面実装部品によれば、複数の端子と実装基板の複数のパッドとを強固に接合することができ、且つ導電性接合材の広がりを抑制することができるという効果を奏する。
【0017】
また、本発明の表面実装部品の製造方法によれば、上記の効果を奏する表面実装部品を、セラミックと導体を同時に焼成する同時焼成法を用いて容易に製造することができるという効果を奏する。
【0018】
また、本発明の表面実装部品の実装方法では、複数の端子を複数のパッドに接合する工程において、各端子と各パッドの間に介在する導電性接合材の一部が各端子の凹部内に入り込む。そのため、本発明の表面実装部品の実装方法によれば、複数の端子と実装基板の複数のパッドとを強固に接合することができ、且つ導電性接合材の広がりを抑制することができるという効果を奏する。
【発明を実施するための最良の形態】
【0019】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1ないし図3を参照して、本発明の一実施の形態に係る表面実装部品について説明する。図1は本実施の形態に係る表面実装部品の斜視図、図2は本実施の形態に係る表面実装部品の断面図、図3は本実施の形態に係る表面実装部品における1つの端子とその周辺を示す断面図である。
【0020】
図1および図2に示したように、本実施の形態に係る表面実装部品1は、直方体形状の本体2を備えている。この本体2は、端子配置面2Aと、その反対側の面2Bと、端子配置面2Aと面2Bとを連結する4つの側面とを有している。なお、図1および図2は、端子配置面2Aを上にした状態の表面実装部品1を表している。表面実装部品1は、更に、端子配置面2Aに配置された複数の端子3を備えている。複数の端子3の各々は凹部3Aを有している。凹部3Aにおける開口部および底部の形状は、例えば円形または円形に近い形状である。なお、図1には、表面実装部品1が4つの端子3を備えている例を示しているが、本実施の形態において、端子3の数は、4つに限定されず、複数であればよい。
【0021】
図2に示したように、本体2は、積層された複数の誘電体層41〜45と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層5とを含んでいる。なお、図2には、本体2が5つの誘電体層41〜45を備えている例を示しているが、本実施の形態において、誘電体層の数は、5つに限定されず、複数であればよい。
【0022】
複数の誘電体層41〜45のうち、最も端子配置面2Aに近い誘電体層41は、端子配置面2Aを有している。この誘電体層41は、本発明における端子配置用誘電体層に対応する。図2および図3に示したように、誘電体層41は、複数の端子3に対応する位置に形成された複数の端子用孔41aを有している。各端子3は、それぞれ、対応する端子用孔41aの内壁および対応する孔41aの周辺における端子配置面2Aの一部に被着された端子用導体層3Bを有している。図3に示したように、端子用導体層3Bのうちの端子用孔41aの内壁に被着された部分は内部導体層5に接続されている。図3に示した例では、端子用導体層3Bは、凹部3Aの底部を形成するように内部導体層5の上に被着された部分を含んでいる。しかし、端子用導体層3Bが、凹部3Aの底部を形成するように内部導体層5の上に被着された部分を含まずに、端子用導体層3Bのうちの端子用孔41aの内壁に被着された部分のみが内部導体層5に接続されていてもよい。この場合には、内部導体層5の上面が凹部3Aの底部を形成する。
【0023】
以下、図4ないし図8を参照して、本実施の形態に係る表面実装部品1を用いたシステムの一例について説明する。ここでは、表面実装部品1を携帯電話機の高周波回路に用いた例を示す。図4は、携帯電話機の高周波回路の一例の回路構成を示すブロック図である。この高周波回路は、GSM(Global System for Mobile Communications)方式、DCS(Digital Cellular System)方式およびPCS(Personal Communications Service)方式の3つの時分割多重接続方式の信号と広帯域符号分割多重接続(以下、WCDMAと記す。)方式の信号とを処理する。
【0024】
GSM方式の送信信号の周波数帯域は880MHz〜915MHzである。GSM方式の受信信号の周波数帯域は925MHz〜960MHzである。DCS方式の送信信号の周波数帯域は1710MHz〜1785MHzである。DCS方式の受信信号の周波数帯域は1805MHz〜1880MHzである。PCS方式の送信信号の周波数帯域は1850MHz〜1910MHzである。PCS方式の受信信号の周波数帯域は1930MHz〜1990MHzである。WCDMA方式の送信信号の周波数帯域は1920MHz〜1980MHzである。WCDMA方式の受信信号の周波数帯域は2110MHz〜2170MHzである。
【0025】
図4に示した高周波回路は、高周波モジュール6を備えている。高周波モジュール6は、アンテナ端子ANTと、4つの受信信号端子Rx1,Rx2,Rx3,Rx4と、3つの送信信号端子Tx1,Tx2,Tx3とを備えている。受信信号端子Rx1は、GSM方式の受信信号GSM/Rxを出力する。受信信号端子Rx2は、DCS方式の受信信号DCS/Rxを出力する。受信信号端子Rx3は、PCS方式の受信信号PCS/Rxを出力する。受信信号端子Rx4は、WCDMA方式の受信信号WCDMA/Rxを出力する。送信信号端子Tx1には、GSM方式の送信信号GSM/Txが入力される。送信信号端子Tx2には、DCS方式の送信信号DCS/TxとPCS方式の送信信号PCS/Txとが入力される。送信信号端子Tx3には、WCDMA方式の送信信号WCDMA/Txが入力される。
【0026】
高周波回路は、更に、アンテナ端子ANTに接続されたアンテナ7と、高周波モジュール6の全ての受信信号端子および全ての送信信号端子に接続されたアンプ部8と、このアンプ部8に接続された集積回路9とを備えている。集積回路9は、主に信号の変調および復調を行う回路である。アンプ部8は、高周波モジュール6より出力された受信信号を増幅して集積回路9に送るローノイズアンプや、集積回路9より出力された送信信号を増幅して高周波モジュール6に送るパワーアンプ等を有している。
【0027】
高周波モジュール6は、高周波スイッチ10と、3つのローパスフィルタ(以下、LPFと記す。)11,13,15と、2つのハイパスフィルタ(以下、HPFと記す。)12,14と、5つのバンドパスフィルタ(以下、BPFと記す。)24,25,26,27,28と備えている。高周波スイッチ10は、4つのポートP1〜P4を有している。高周波スイッチ10は、高周波モジュール6に設けられた図示しない複数の制御端子に入力される制御信号の状態に応じて、ポートP1を、ポートP2〜P4のいずれかに選択的に接続する。
【0028】
高周波モジュール6は、更に、一端がアンテナ端子ANTに接続された位相線路16と、位相線路16の他端と高周波スイッチ10のポートP1との間に設けられたキャパシタ33とを有している。
【0029】
高周波モジュール6は、更に、一端がアンテナ端子ANTに接続され、他端がBPF24の入力端に接続された位相線路17と、一端が位相線路17の他端に接続され、他端が接地されたインダクタ32を有している。BPF24の出力端は、受信信号端子Rx4に接続されている。
【0030】
高周波モジュール6は、更に、一端が高周波スイッチ10のポートP2に接続されたキャパシタ36と、一端がキャパシタ36の他端に接続された位相線路18とを有している。位相線路18の他端は、LPF11の出力端とHPF12の入力端とに接続されている。LPF11の入力端は、送信信号端子Tx1に接続されている。
【0031】
高周波モジュール6は、更に、一端がHPF12の出力端に接続された位相線路20を有している。位相線路20の他端は、BPF25、26の各入力端に接続されている。BPF25の出力端は、受信信号端子Rx2に接続されている。BPF26の出力端は、受信信号端子Rx3に接続されている。
【0032】
高周波モジュール6は、更に、一端が高周波スイッチ10のポートP3に接続されたキャパシタ35と、一端がキャパシタ35の他端に接続された位相線路21とを有している。位相線路21の他端は、LPF15の出力端に接続されている。LPF15の入力端は、送信信号端子Tx2に接続されている。
【0033】
高周波モジュール6は、更に、一端が高周波スイッチ10のポートP4に接続されたキャパシタ34と、一端がキャパシタ34の他端に接続された位相線路19とを有している。位相線路19の他端は、LPF13の入力端とHPF14の出力端とに接続されている。
【0034】
高周波モジュール6は、更に、一端がLPF13の出力端に接続された位相線路22と、一端がHPF14の入力端に接続された位相線路23とを有している。位相線路22の他端は、BPF27の入力端に接続されている。BPF27の出力端は、受信信号端子Rx1に接続されている。位相線路23の他端は、BPF28の出力端に接続されている。BPF28の入力端は、送信信号端子Tx3に接続されている。
【0035】
BPF24は、バンドパスフィルタ素子40を用いて構成されている。BPF25〜28は、例えば弾性表面波素子を用いて構成されている。高周波スイッチ10は、例えばGaAs化合物半導体による電界効果トランジスタを用いて構成されている。
【0036】
ここで、図4に示した高周波モジュール6および高周波回路の作用について説明する。高周波モジュール6において、BPF24は、WCDMA方式の受信信号を選択的に通過させる。このBPF24は、常時、アンテナ7に接続されている。従って、この高周波回路では、常時、WCDMA方式の受信信号を受信可能な状態になっている。アンテナ7によって受信されたWCDMA方式の受信信号は、アンテナ端子ANT、位相線路17およびBPF24を通過して受信信号端子Rx4より出力される。位相線路16,17およびインダクタ32は、アンテナ7からBPF24に至る経路とアンテナ7から高周波スイッチ10に至る経路のそれぞれのインピーダンスを調整し、これによって、WCDMA方式の受信信号と他の信号とを分離する。
【0037】
WCDMA方式の受信信号以外の信号については、以下に示すように、高周波スイッチ10の状態に応じて送信または受信が可能になる。なお、高周波スイッチ10の状態は、図示しない複数の制御端子に入力される制御信号の状態に応じて切り替えられる。キャパシタ33〜36は、制御信号によって発生する直流成分の通過を阻止するために設けられている。
【0038】
ポートP1がポートP2に接続された状態では、GSM方式の送信信号の送信、DCS方式の受信信号の受信またはPCS方式の受信信号の受信が可能になる。この状態では、送信信号端子Tx1に入力されたGSM方式の送信信号は、LPF11、位相線路18、キャパシタ36、高周波スイッチ10、キャパシタ33、位相線路16およびアンテナ端子ANTを順に通過して、アンテナ7に供給される。また、この状態では、アンテナ7によって受信されたDCS方式の受信信号は、アンテナ端子ANT、位相線路16、キャパシタ33、高周波スイッチ10、キャパシタ36、位相線路18、HPF12、位相線路20およびBPF25を順に通過して、受信信号端子Rx2より出力される。また、この状態では、アンテナ7によって受信されたPCS方式の受信信号は、アンテナ端子ANT、位相線路16、キャパシタ33、高周波スイッチ10、キャパシタ36、位相線路18、HPF12、位相線路20およびBPF26を順に通過して、受信信号端子Rx3より出力される。
【0039】
ポートP1がポートP3に接続された状態では、送信信号端子Tx2に入力されたDCS方式の送信信号またはPCS方式の送信信号が、LPF15、位相線路21、キャパシタ35、高周波スイッチ10、キャパシタ33、位相線路16およびアンテナ端子ANTを順に通過して、アンテナ7に供給される。LPF15は、DCS方式の送信信号およびPCS方式の送信信号に含まれる高調波成分を除去する。
【0040】
ポートP1がポートP4に接続された状態では、GSM方式の受信信号の受信またはWCDMA方式の送信信号の送信が可能になる。この状態では、アンテナ7によって受信されたGSM方式の受信信号は、アンテナ端子ANT、位相線路16、キャパシタ33、高周波スイッチ10、キャパシタ34、位相線路19、LPF13、位相線路22、BPF27を順に通過して、受信信号端子Rx1より出力される。また、この状態では、送信信号端子Tx3に入力されたWCDMA方式の送信信号は、BPF28、位相線路23、HPF14、位相線路19、キャパシタ34、高周波スイッチ10、キャパシタ33、位相線路16およびアンテナ端子ANTを順に通過して、アンテナ7に供給される。
【0041】
位相線路18〜23は、それぞれ、それらが設けられた信号経路のインピーダンスを調整するものである。
【0042】
次に、図5ないし図7を参照して、高周波モジュール6の構造について説明する。図5は、高周波モジュール6の外観を示す斜視図である。図6は、高周波モジュール6の平面図である。図7は、高周波モジュール6の断面図である。図5ないし図7に示したように、高周波モジュール6は、高周波モジュール6の各要素を一体化する積層基板100を備えている。図7に示したように、積層基板100は、交互に積層された複数の基板内誘電体層101と複数の基板内導体層102とを有している。なお、図7では、積層基板100の断面を簡略化して表している。また、積層基板100は、積層方向における両側に配置された上面100aおよび底面100bと、上面100aと底面100bとを連結する4つの側面とを有し、直方体形状をなしている。
【0043】
高周波モジュール6における回路は、基板内誘電体層101および基板内導体層102と、積層基板100の上面100aに搭載された素子とを用いて構成されている。上面100aには、少なくとも、BPF24を構成するバンドパスフィルタ素子40が搭載されている。ここでは、一例として、上面100aには、バンドパスフィルタ素子40の他に、高周波スイッチ10、BPF25〜28、インダクタ32およびキャパシタ33〜36が搭載されているものとする。積層基板100は、例えば低温同時焼成セラミック多層基板になっている。
【0044】
図示しないが、積層基板100の底面100bには、端子ANT,Rx1〜Rx4,Tx1〜Tx3と、複数の制御端子および複数のグランド端子が配置されている。
【0045】
図7に示したように、積層基板100は、基板内導体層102として、上面100aを介してバンドパスフィルタ素子40に対向する位置に配置されると共に、グランドに接続されるグランド用導体層102Gを含んでいる。
【0046】
また、高周波モジュール6は、積層基板100の上面100aに搭載された素子を覆うように配置され、グランドに接続される金属製ケース110を備えている。なお、図5および図6では、金属製ケース110を省略している。
【0047】
次に、図8を参照して、BPF24の回路構成について説明する。図8に示したように、BPF24は、入力端子51と、出力端子52と、3つの共振器61,62,63とを備えている。BPF24は、更に、共振器61の一端とグランドとの間に設けられたキャパシタ64と、共振器62の一端とグランドとの間に設けられたキャパシタ65と、共振器63の一端とグランドとの間に設けられたキャパシタ66と、共振器61の一端と共振器62の一端との間に設けられたキャパシタ67と、共振器62の一端と共振器63の一端との間に設けられたキャパシタ68と、共振器61の一端と共振器63の一端との間に設けられたキャパシタ69とを備えている。入力端子51は、共振器61の一端に接続されている。出力端子52は、共振器63の一端に接続されている。共振器61,62,63の各他端はグランドに接続されている。
【0048】
バンドパスフィルタ素子40は、本実施の形態に係る表面実装部品1の具体的な適用例である。このバンドパスフィルタ素子40が実装される積層基板100は、本発明における実装基板に対応する。
【0049】
以下、バンドパスフィルタ素子40の構成について説明する。本実施の形態に係る表面実装部品1の具体的な適用例であるバンドパスフィルタ素子40は、図1および図2に示した構成になっている。すなわち、バンドパスフィルタ素子40は、直方体形状の本体2を備え、この本体2は、端子配置面2Aと、その反対側の面2Bと、端子配置面2Aと面2Bとを連結する4つの側面とを有している。バンドパスフィルタ素子40は、更に、端子配置面2Aに配置された4つの端子3を備えている。図2に示したように、本体2は、積層された複数の誘電体層41〜45と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層5とを含んでいる。誘電体層41は、端子配置面2Aを有している。
【0050】
次に、図9を参照して、バンドパスフィルタ素子40の構成について詳しく説明する。なお、以下の説明では、誘電体層41〜45については、端子配置面2Aに近い順に数えて、1層目の誘電体層41、2層目の誘電体層42、3層目の誘電体層43、4層目の誘電体層44、5層目の誘電体層45と呼ぶ。また、誘電体層41については、互いに反対側を向いた2つの面のうち端子配置面2Aを上面と定義し、他の誘電体層42〜45については、それぞれ、互いに反対側を向いた2つの面のうち端子配置面2Aに近い面を上面と定義する。図9は、バンドパスフィルタ素子40の構成を示す説明図である。図9において、(a)〜(e)は、それぞれバンドパスフィルタ素子40における誘電体層41〜45の上面を表している。
【0051】
図9における(a)に示したように、1層目の誘電体層41の上面すなわち端子配置面2Aには、入力端子411、出力端子412、グランド端子413,414が配置されている。端子411,412,413,414は、図1および図2における端子3に対応する。端子411,412,413,414は、それぞれ凹部411A,412A,413A,414Aを有している。誘電体層41は、端子411,412,413,414に対応する位置に形成された複数の端子用孔を有している。端子411,412,413,414は、それぞれ、対応する端子用孔の内壁および対応する端子用孔の周辺における端子配置面2Aの一部に被着された端子用導体層411B,412B,413B,414Bを有している。
【0052】
図9における(b)に示したように、2層目の誘電体層42の上面には、導体層421〜424が形成されている。導体層421には、端子411に対応した端子用孔を通して端子用導体層411Bが接続されている。導体層422には、端子412に対応した端子用孔を通して端子用導体層412Bが接続されている。導体層423には、端子413に対応した端子用孔を通して端子用導体層413Bが接続されている。導体層424には、端子414に対応した端子用孔を通して端子用導体層414Bが接続されている。また、誘電体層42には、導体層421に接続されたスルーホール425と、導体層422に接続されたスルーホール426と、導体層423に接続されたスルーホール427A,427B,427Cと、導体層424に接続されたスルーホール428A,428B,428Cとが形成されている。
【0053】
図9における(c)に示したように、3層目の誘電体層43の上面には、3つのキャパシタ用導体層431,432,433が形成されている。また、誘電体層43には、それぞれスルーホール425,426,427A,427B,427C,428A,428B,428Cに接続されたスルーホール435,436,437A,437B,437C,438A,438B,438Cが形成されている。
【0054】
図9における(d)に示したように、4層目の誘電体層44の上面には、3つの共振器用導体層441,442,443と、3つのキャパシタ用導体層444,445,446が形成されている。共振器用導体層441の一端部は、キャパシタ用導体層444に接続されている。共振器用導体層442の一端部は、キャパシタ用導体層445に接続されている。共振器用導体層443の一端部は、キャパシタ用導体層446に接続されている。共振器用導体層441,442,443の各他端には、それぞれスルーホール438A,438B,438Cが接続されている。キャパシタ用導体層444,446には、それぞれスルーホール435,436が接続されている。また、誘電体層44には、それぞれスルーホール437A,437B,437Cに接続されたスルーホール447A,447B,447Cが形成されている。
【0055】
図9における(c)に示した導体層431は、図9における(d)に示した導体層444,445に対向する位置に配置されている。図9における(c)に示した導体層432は、図9における(d)に示した導体層445,446に対向する位置に配置されている。図9における(c)に示した導体層433は、図9における(d)に示した導体層444,445,446に対向する位置に配置されている。
【0056】
導体層441は、導体層424、スルーホール428A,438Aを介してグランド端子414に接続されている。導体層442は、導体層424、スルーホール428B,438Bを介してグランド端子414に接続されている。導体層443は、導体層424、スルーホール428C,438Cを介してグランド端子414に接続されている。導体層444は、導体層421、スルーホール425,435を介して入力端子411に接続されている。導体層446は、導体層422、スルーホール426,436を介して出力端子412に接続されている。
【0057】
図9における(e)に示したように、5層目の誘電体層45の上面には、3つのキャパシタ用導体層451,452,453が形成されている。キャパシタ用導体層451,452,453は、それぞれ導体層444,445,446に対向する位置に配置されている。導体層451,452,453には、それぞれスルーホール447A,447B,447Cが接続されている。導体層451は、導体層423、スルーホール427A,437A,447Aを介してグランド端子413に接続されている。導体層452は、導体層423、スルーホール427B,437B,447Bを介してグランド端子413に接続されている。導体層453は、導体層423、スルーホール427C,437C,447Cを介してグランド端子413に接続されている。誘電体層45の下面は、図1に示した面2Bとなる。
【0058】
共振器用導体層441,442,443は、それぞれ、図8における共振器61,62,63を構成する。導体層444,451と、これらの間に配置された誘電体層44は、図8におけるキャパシタ64を構成する。導体層445,452と、これらの間に配置された誘電体層44は、図8におけるキャパシタ65を構成する。導体層446,453と、これらの間に配置された誘電体層44は、図8におけるキャパシタ66を構成する。
【0059】
導体層431と、導体層444,445と、これらの間に配置された誘電体層43は、図8におけるキャパシタ67を構成する。導体層432と、導体層445,446と、これらの間に配置された誘電体層43は、図8におけるキャパシタ68を構成する。導体層433と、導体層444,446と、これらの間に配置された誘電体層43は、図8におけるキャパシタ69を構成する。
【0060】
次に、図10を参照して、本実施の形態に係る表面実装部品1の製造方法について説明する。図10は、表面実装部品1の製造方法を説明するための説明図である。表面実装部品1の製造方法では、まず、それぞれ後に焼成されて複数の誘電体層41,42,43,44,45となる複数のセラミックグリーンシート41G,42G,43G,44G,45Gを作製する。次に、セラミックグリーンシート41Gに対して、複数の端子用孔を形成した後、後に焼成されて複数の端子用導体層3Bとなる複数の焼成前端子用導体層3BPを、例えば印刷によって形成する。また、セラミックグリーンシート42G〜45Gに対して、必要に応じてスルーホール用の孔を形成した後、必要に応じて、後に焼成されて1つ以上の内部導体層5となる1つ以上の焼成前内部導体層5Pを、例えば印刷によって形成する。また、焼成前内部導体層5Pを形成する際には、スルーホール用の孔の内壁に、後に焼成されてスルーホールとなる焼成前の導体層を形成する。次に、上述のように必要に応じて焼成前の導体層が形成されたセラミックグリーンシート41G,42G,43G,44G,45Gを積層する。このようにし、それぞれ後に焼成されて複数の誘電体層41,42,43,44,45となる複数のセラミックグリーンシート41G,42G,43G,44G,45Gと、後に焼成されて1つ以上の内部導体層となる1つ以上の焼成前内部導体層5Pと、後に焼成されて複数の端子用導体層3Bとなる複数の焼成前端子用導体層3BPとを含む積層体が形成される。ここまでの工程は、本発明における「積層体を形成する工程」に対応する。次に、上述のようにして形成された積層体を、セラミックと導体を同時に焼成する同時焼成法を用いて焼成して、表面実装部品1を形成する。この工程は、本発明における「表面実装部品を形成する工程」に対応する。
【0061】
次に、図11ないし図13を参照して、本実施の形態に係る表面実装部品1の実装方法について説明する。図11ないし図13は、表面実装部品1の実装方法を説明するための説明図である。図11は、表面実装部品1の実装方法における最初の工程を示している。この工程では、まず、表面実装部品1の複数の端子3に接続される複数のパッド201を備えた実装基板200を用意する。パッド201は、銅等の導体によって形成されている。図5ないし図7に示した例では、積層基板100が実装基板200に対応する。次に、実装基板200の複数のパッド201の各々の上に、流動性を有する導電性接合材202を配置する。この導電性接合材202としては、例えばはんだペーストが用いられる。
【0062】
図12は、次の工程を示す。この工程では、表面実装部品1の端子配置面2Aを下に向け、表面実装部品1の複数の端子3が実装基板200の複数のパッド201に対向するように、実装基板200の上に表面実装部品1を配置する。このとき、各端子3と各パッド201の間には、導電性接合材202が介在する。
【0063】
図13は、次の工程を示す。この工程では、導電性接合材202によって複数の端子3を複数のパッド201に接合する。導電性接合材202がはんだペーストである場合には、赤外線、熱風、レーザ光等の熱源によって、はんだペースト中のはんだを溶融させた後、固化させることによって、はんだによって複数の端子3を複数のパッド201に接合する。このようにして、実装基板200に対する表面実装部品1の実装が完了する。図12に示したように実装基板200の上に表面実装部品1を配置してから、図13に示したように実装基板200に対する表面実装部品1の実装が完了するまでの間において、導電性接合材202の一部は、各端子3の凹部3A内に入り込む。
【0064】
以上説明したように、本実施の形態に係る表面実装部品1およびその実装方法によれば、表面実装部品1を、導電性接合材202を用いて、複数のパッド201を有する実装基板200に実装する際に、表面実装部品1の各端子3と各パッド201の間に介在する導電性接合材202の一部が各端子3の凹部3A内に入り込む。そのため、本実施の形態によれば、表面実装部品の端子の表面が平坦な場合に比べて、端子3と導電性接合材202との接触面積を大きくすることができる。その結果、本実施の形態によれば、表面実装部品1の複数の端子3と実装基板200の複数のパッド201とを強固に接合することができ、且つ導電性接合材202の広がりを抑制することができる。これにより、本実施の形態によれば、表面実装部品1と実装基板200とを含む製品の信頼性を向上させることができる。また、本実施の形態によれば、上述のように複数の端子3と複数のパッド201とを強固に接合することができると共に導電性接合材202の広がりを抑制することができることから、表面実装部品1の本体2の端子配置面2Aにおいて各端子3が占める面積および隣接する端子3の間隔を小さくすることが可能になる。これにより、本実施の形態によれば、表面実装部品1の小型化および表面実装部品1の実装の高密度化が可能になる。
【0065】
また、表面実装部品の端子の表面が平坦な場合には、端子の表面の面積は、実装基板のパッドの表面の面積のように大きくすることはできないことから、特に、端子と導電性接合材との接合の強度が低下しやすい。これに対し、本実施の形態によれば、端子3が凹部3Aを有することにより、特に、端子3Aと導電性接合材202との接合の強度を大きくすることが可能になる。
【0066】
また、本実施の形態に係る表面実装部品1の製造方法によれば、前述の効果を奏する表面実装部品1を、同時焼成法を用いて容易に製造することができる。また、本実施の形態に係る表面実装部品1の製造方法によれば、同時焼成法におけるスルーホールの形成方法と同様の方法によって、端子3を形成することができる。
【0067】
以下、端子3の凹部3Aの好ましい形状について、図3および図14を参照して詳細に説明する。図14は、凹部3Aの形状が図3とは異なる例における端子3とその周辺を示す断面図である。なお、以下の説明では、凹部3Aにおける開口部および底部の形状が円形であるものとする。ここで、図3および図14に示したように、凹部3Aにおける開口部の直径を記号φ1で表し、凹部3Aにおける底部の直径を記号φ2で表し、凹部3Aの深さを記号Dで表す。図3には、開口部の直径φ1が底部の直径φ2よりも大きい例を示しているが、凹部3Aの形状は、図14に示したように、開口部の直径φ1と底部の直径φ2が等しいものであってもよい。しかし、凹部3Aの形状としては、開口部の直径φ1が底部の直径φ2よりも小さいものは好ましくない。
【0068】
開口部の直径φ1が小さすぎると、凹部3A内に十分な量の導電性接合材202を入り込ませることができなくなる。また、開口部の直径φ1が大きすぎると、端子配置面2Aのうち端子3が占有する領域の面積が大きくなりすぎて、表面実装部品1の小型化および表面実装部品1の実装の高密度化が困難になる。これらを考慮して、開口部の直径φ1は、80〜150μmの範囲内であることが好ましい。
【0069】
底部の直径φ2が小さすぎると、端子3と内部導体層5との接続が不十分になるおそれがある。端子3と内部導体層5とを確実に接続できるようにするために、底部の直径φ2は、50μm以上であることが好ましい。また、前述のとおり、底部の直径φ2は、開口部の直径φ1以下であることが好ましい。なお、端子用導体層3Bの厚みは、例えば、10〜20μmの範囲内である。
【0070】
次に、凹部3Aの深さDの好ましい範囲を調べた実験の結果について説明する。この実験では、凹部3Aを有する4つの端子3を備えた複数種類の実施例の表面実装部品の試料と、凹部がなく表面が平坦な4つの端子を備えた1種類の比較例の表面実装部品の試料とを作製した。1つの種類の実施例の試料において、4つの端子3の種類は同じである。端子3の種類は、開口部の直径φ1を80μm、120μm、150μmの3種類とし、深さDを10μm、25μm、50μm、75μm、100μm、125μm、150μmの7種類として、これらを組み合わせて、21種類とした。なお、複数種類の実施例の試料における端子3は、いずれも、図3に示したように、開口部の直径φ1が底部の直径φ2よりも大きいものである。また、実験では、同じ種類の試料を5個ずつ作製した。
【0071】
また、実験では、作製した各試料が実装される複数の試験用実装基板を作製した。この試験用実装基板は、ガラス布基材エポキシ樹脂よりなる厚み1.6mmの基板本体と、この基板本体の上面に設けられた4つのパッドとを備えている。パッドは、厚み35μmの銅箔によって形成した。実験では、試料の各端子をはんだペーストを用いて試験用実装基板の各パッドに接合することによって、各試料をそれぞれ試験用実装基板に実装した。
【0072】
また、実験では、3点曲げ試験装置を利用して、以下の方法により、試料の端子と試験用実装基板のパッドとの接合部のせん断破壊強度を測定した。この方法に用いた3点曲げ試験装置は、先端部が曲率半径0.5mmの球面状で全体が針状の加圧治具を備え、この加圧治具によって試料に加える荷重を計測できるものである。実験では、試験用実装基板における基板本体の上面が加圧治具の軸方向に平行になるように試験用実装基板を固定し、加圧治具の先端部を試料の側面における厚み方向の中央部に当て、加圧治具を5mm/分の速度で移動させた。そして、実験では、試料が試験用実装基板から剥離する直前の荷重を、せん断破壊強度とした。また、実験では、試料の種類毎に、5個の試料について求められたせん断破壊強度の平均値を、その種類における試料の端子と試験用実装基板のパッドとの接合の強度とした。
【0073】
実験の結果を、下記の表1に示す。表1において、実施例の試料の種類は、凹部3Aの開口部の直径φ1と凹部3Aの深さDによって特定される。表1では、実施例の試料の種類毎に、その種類における試料の端子3と試験用実装基板のパッドとの接合の強度が、比較例の試料における端子と試験用実装基板のパッドとの接合の強度よりも大きかった場合については“○”印で表し、その種類における試料の端子3と試験用実装基板のパッドとの接合の強度が、比較例における試料の端子と試験用実装基板のパッドとの接合の強度以下であった場合については“×”印で表している。
【0074】
【表1】
【0075】
表1に示したように、開口部の直径φ1が80μm、120μm、150μmのいずれの場合においても、深さDが10μmの場合には、比較例の試料における端子とパッドとの接合の強度に比べて、端子3とパッドとの接合の強度は大きくならなかった。表1に示したように、比較例の試料における端子とパッドとの接合の強度に比べて、端子3とパッドとの接合の強度が大きくなったのは、開口部の直径φ1が80μmの場合には深さDが25〜50μmの範囲内のとき、開口部の直径φ1が120μmの場合と150μmの場合には深さDが25〜100μmの範囲内のときであった。従って、開口部の直径φ1が80μmの場合には深さDは25〜50μmの範囲内であることが好ましく、開口部の直径φ1が120μmの場合と150μmの場合には深さDは25〜100μmの範囲内であることが好ましい。
【0076】
また、表1に示した実験結果から、[深さD/開口部の直径φ1]の値が大きすぎると、端子3とパッド201の接合の強度の向上は望めないことが分かる。また、実験から、[深さD/開口部の直径φ1]の値が大きくなりすぎると、凹部3Aの内部の空間が大きくなりすぎ、端子3とパッド201の間に介在するはんだのうち凹部3A内に入り込んだ部分にクラック等の不良が発生しやすくなることが分かった。表1に示した実験結果から、はんだにクラック等の不良を発生させず、端子3とパッド201との接合の強度を向上させることの可能な[深さD/開口部の直径φ1]の値の上限値は0.8程度と考えられる。
【0077】
また、凹部3Aの容積は、端子3とパッド201の間に介在する導電性接合材202の体積の50〜80%の範囲内であることが好ましい。
【0078】
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の表面実装部品は、実施の形態に示したような積層された複数の誘電体層を含む本体2を備えたものに限らない。本発明の表面実装部品は、例えば、素子を封止材で覆って構成された本体を備えたものであってもよい。
【0079】
また、本発明における端子の形成方法は、実施の形態に示した方法に限らず、例えば、レーザ光等によって本体における端子配置面に凹部を形成し、この凹部に導体層を被着させて端子を形成してもよい。
【0080】
また、本発明の表面実装部品の実装方法において、導電性接合材は、はんだペーストに限らず、例えば導電性接着剤であってもよい。
【0081】
また、本発明は、実施の形態に示したバンドパスフィルタ素子40に限らず、他の種類のフィルタ、バラン、カプラ等の種々の電子部品に適用することができる。
【図面の簡単な説明】
【0082】
【図1】本発明の一実施の形態に係る表面実装部品の斜視図である。
【図2】本発明の一実施の形態に係る表面実装部品の断面図である。
【図3】本発明の一実施の形態に係る表面実装部品における1つの端子とその周辺を示す断面図である。
【図4】本発明の一実施の形態に係る表面実装部品を用いたシステムの一例としての高周波回路の回路構成を示すブロック図である。
【図5】図4における高周波モジュールの外観を示す斜視図である。
【図6】図5に示した高周波モジュールの平面図である。
【図7】図5に示した高周波モジュールの断面図である。
【図8】図5におけるバンドパスフィルタ素子を用いて構成されるバンドパスフィルタの回路構成を示す回路図である。
【図9】本発明の一実施の形態に係る表面実装部品の具体的な適用例であるバンドパスフィルタ素子の構成を示す説明図である。
【図10】本発明の一実施の形態に係る表面実装部品の製造方法を示す説明図である。
【図11】本発明の一実施の形態に係る表面実装部品の実装方法における最初の工程を示す説明図である。
【図12】図11に示した工程に続く工程を示す説明図である。
【図13】図12に示した工程に続く工程を示す説明図である。
【図14】凹部の形状が図3とは異なる例における端子とその周辺を示す断面図である。
【符号の説明】
【0083】
1…表面実装部品、2…本体、2A…端子配置面、3…端子、3A…凹部、3B…端子用導体層、5…内部導体層、41〜45…誘電体層。
【特許請求の範囲】
【請求項1】
端子配置面を有する本体と、
前記端子配置面に配置された複数の端子とを備え、
前記複数の端子の各々は凹部を有することを特徴とする表面実装部品。
【請求項2】
前記本体は、積層された複数の誘電体層と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層とを含み、
前記複数の誘電体層のうちの1つは、前記端子配置面を有する端子配置用誘電体層であり、
前記端子配置用誘電体層は、前記複数の端子に対応する位置に形成された複数の端子用孔を有し、
各端子は、それぞれ、対応する端子用孔の内壁および対応する端子用孔の周辺における端子配置面の一部に被着された端子用導体層を有することを特徴とする請求項1記載の表面実装部品。
【請求項3】
端子配置面を有する本体と、
前記端子配置面に配置された複数の端子とを備え、
前記複数の端子の各々は凹部を有し、
前記本体は、積層された複数の誘電体層と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層とを含み、
前記複数の誘電体層のうちの1つは、前記端子配置面を有する端子配置用誘電体層であり、
前記端子配置用誘電体層は、前記複数の端子に対応する位置に形成された複数の端子用孔を有し、
各端子は、それぞれ、対応する端子用孔の内壁および対応する端子用孔の周辺における端子配置面の一部に被着された端子用導体層を有する表面実装部品を製造する方法であって、
後に焼成されて前記複数の誘電体層となる複数のセラミックグリーンシートと、後に焼成されて前記1つ以上の内部導体層となる1つ以上の焼成前内部導体層と、後に焼成されて複数の端子用導体層となる複数の焼成前端子用導体層とを含む積層体を形成する工程と、
前記積層体を焼成して、前記表面実装部品を形成する工程と
を備えたことを特徴とする表面実装部品の製造方法。
【請求項4】
端子配置面を有する本体と、前記端子配置面に配置された複数の端子とを備え、前記複数の端子の各々は凹部を有する表面実装部品を、前記複数の端子に接続される複数のパッドを備えた実装基板に実装する方法であって、
前記複数のパッドの各々の上に導電性接合材を配置する工程と、
前記複数の端子が前記複数のパッドに対向するように、前記実装基板の上に前記表面実装部品を配置し、前記導電性接合材によって前記複数の端子を複数のパッドに接合する工程とを備え、
前記複数の端子を複数のパッドに接合する工程では、各端子と各パッドの間に介在する導電性接合材の一部が各端子の凹部内に入り込むことを特徴とする表面実装部品の実装方法。
【請求項1】
端子配置面を有する本体と、
前記端子配置面に配置された複数の端子とを備え、
前記複数の端子の各々は凹部を有することを特徴とする表面実装部品。
【請求項2】
前記本体は、積層された複数の誘電体層と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層とを含み、
前記複数の誘電体層のうちの1つは、前記端子配置面を有する端子配置用誘電体層であり、
前記端子配置用誘電体層は、前記複数の端子に対応する位置に形成された複数の端子用孔を有し、
各端子は、それぞれ、対応する端子用孔の内壁および対応する端子用孔の周辺における端子配置面の一部に被着された端子用導体層を有することを特徴とする請求項1記載の表面実装部品。
【請求項3】
端子配置面を有する本体と、
前記端子配置面に配置された複数の端子とを備え、
前記複数の端子の各々は凹部を有し、
前記本体は、積層された複数の誘電体層と、隣接する2つの誘電体層の間に配置された1つ以上の内部導体層とを含み、
前記複数の誘電体層のうちの1つは、前記端子配置面を有する端子配置用誘電体層であり、
前記端子配置用誘電体層は、前記複数の端子に対応する位置に形成された複数の端子用孔を有し、
各端子は、それぞれ、対応する端子用孔の内壁および対応する端子用孔の周辺における端子配置面の一部に被着された端子用導体層を有する表面実装部品を製造する方法であって、
後に焼成されて前記複数の誘電体層となる複数のセラミックグリーンシートと、後に焼成されて前記1つ以上の内部導体層となる1つ以上の焼成前内部導体層と、後に焼成されて複数の端子用導体層となる複数の焼成前端子用導体層とを含む積層体を形成する工程と、
前記積層体を焼成して、前記表面実装部品を形成する工程と
を備えたことを特徴とする表面実装部品の製造方法。
【請求項4】
端子配置面を有する本体と、前記端子配置面に配置された複数の端子とを備え、前記複数の端子の各々は凹部を有する表面実装部品を、前記複数の端子に接続される複数のパッドを備えた実装基板に実装する方法であって、
前記複数のパッドの各々の上に導電性接合材を配置する工程と、
前記複数の端子が前記複数のパッドに対向するように、前記実装基板の上に前記表面実装部品を配置し、前記導電性接合材によって前記複数の端子を複数のパッドに接合する工程とを備え、
前記複数の端子を複数のパッドに接合する工程では、各端子と各パッドの間に介在する導電性接合材の一部が各端子の凹部内に入り込むことを特徴とする表面実装部品の実装方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2009−246300(P2009−246300A)
【公開日】平成21年10月22日(2009.10.22)
【国際特許分類】
【出願番号】特願2008−94118(P2008−94118)
【出願日】平成20年3月31日(2008.3.31)
【出願人】(000003067)TDK株式会社 (7,238)
【Fターム(参考)】
【公開日】平成21年10月22日(2009.10.22)
【国際特許分類】
【出願日】平成20年3月31日(2008.3.31)
【出願人】(000003067)TDK株式会社 (7,238)
【Fターム(参考)】
[ Back to top ]