誤差拡散処理回路及び逐次処理回路
【課題】多値画像データに含まれる色成分の数が増加しても、従来技術に比較して画像処理装置の回路規模の増大を抑える。
【解決手段】切換制御回路７は、色分離回路８から出力される処理対象の画素データＤ８の色成分を表す切換制御信号Ｓ７を発生する。しきい値テーブルメモリ３は、画素データＤ８の色成分に対応するしきい値データを量子化回路１０に出力する。主走査誤差算出回路９は、切換制御信号Ｓ７に基づいて、画素データＤ８の色成分に対応する誤差拡散係数及び量子化回路１０からの誤差データＤ１０ｅに基づいて累積誤差データＤ９ａを算出して画素データＤ８に加算することにより補正後データＤ９を算出する。量子化回路１０は、しきい値テーブルメモリ３からのしきい値データを用いて、補正後データＤ９を量子化データＤ１０ｑに量子化するとともに量子化誤差データＤ１０ｅを算出する。
【解決手段】切換制御回路７は、色分離回路８から出力される処理対象の画素データＤ８の色成分を表す切換制御信号Ｓ７を発生する。しきい値テーブルメモリ３は、画素データＤ８の色成分に対応するしきい値データを量子化回路１０に出力する。主走査誤差算出回路９は、切換制御信号Ｓ７に基づいて、画素データＤ８の色成分に対応する誤差拡散係数及び量子化回路１０からの誤差データＤ１０ｅに基づいて累積誤差データＤ９ａを算出して画素データＤ８に加算することにより補正後データＤ９を算出する。量子化回路１０は、しきい値テーブルメモリ３からのしきい値データを用いて、補正後データＤ９を量子化データＤ１０ｑに量子化するとともに量子化誤差データＤ１０ｅを算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザプレンタ、デジタル複写機、カラーレーザプリンタ、デジタルカラー複写機などの画像処理装置のための誤差拡散処理回路及び逐次処理回路に関する。
【背景技術】
【０００２】
従来から、スキャナ又はディジタルカメラ等の入力装置によって読み取られた多値画像データを、プリンタ又はディスプレイ装置等の出力装置に出力する画像入出力システムが知られている。このような画像入出力システムでは、入力装置によって読み取られた多値（例えば、８ビットの精度ならば２５６階調である。）の画像データを出力装置から出力可能な階調数の量子化画像データに変換するために、誤差拡散法などを用いる疑似階調処理が行われる。誤差拡散法とは、元の多値画像データを量子化画像データに変換したときに発生する量子化誤差を周辺の画素に分散することにより量子化画像データ全体の誤差を低減する手法である。例えば、レッド及びグリーンなどの複数の色成分を含む多値画像データを量子化するための技術は、以下の特許文献１〜３に開示されている。
【０００３】
特許文献１に記載のカラーマルチヘッド型プリンタは、バッファメモリから読み出された画像データをイエロー、マゼンタ、シアン及びブラックにそれぞれ対応する４つの画像データに分離する色分離部と、色分離部からの画像データをそれぞれ２値化して出力する４つの２値化部を備えたことを特徴としている。
【０００４】
また、特許文献２に記載の画像処理方法は、複数の色成分をもつ多値画像データを、その解像度を維持したまま量子化する第一のモードと、一つの色成分を持つ多値画像データを、その解像度を増加させて量子化する第二のモードとを有する画像処理方法であって、前記第一のモードの場合は、入力される一つの色成分をもつ多値画像データを同一レベルの複数の多値データに分割した後、分割された多値データのそれぞれを量子化し、前記第二のモードの場合は、前記複数の色成分の多値画像データそれぞれを量子化することを特徴としている。
【０００５】
さらに、特許文献３に記載の量子化方法は、誤差拡散法を用いて多値画像情報をＮ（Ｎは２以上の整数）値に量子化する量子化方法において、誤差拡散法を用いて多値画像情報をＮ値に量子化する量子化工程と、前記量子化工程で発生した誤差データを累積拡散誤差としてメモリに蓄積する蓄積工程と、前記多値画像情報に対して要求された処理性能に応じて前記メモリへの蓄積を制御する制御工程とを有することを特徴としている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１〜３に記載の各技術によれば、複数の色成分を含む多値画像データを量子化するときに、上記各色成分に対応して誤差拡散処理回路及び量子化回路を設ける必要があった。同様に、色成分の増加とともに、ブルーノイズ減算処理回路又はラベリング処理回路などの逐次処理回路の数も増加した。このため、色成分の増加とともに画像処理装置の回路規模が増大するという課題があった。
【０００７】
本発明の目的は以上の問題点を解決し、多値画像データに含まれる色成分の数が増加しても、従来技術に比較して画像処理装置の回路規模の増大を抑えることができる誤差拡散処理回路及び逐次処理回路を提供することにある。
【課題を解決するための手段】
【０００８】
第１の発明に係る誤差拡散処理回路は、
処理対象の画素データに対して、量子化誤差データを累積してなる累積誤差データを加算して補正後データを算出する誤差算出回路と、
所定のしきい値データを用いて上記補正後データを量子化データに量子化するとともに、上記補正後データ及び上記量子化データに基づいて上記量子化誤差データを算出して、上記誤差算出回路に出力する量子化回路とを備えた誤差拡散処理回路において、
上記誤差拡散処理回路は、
複数の色成分毎に、上記各色成分の画素データに基づいて算出される補正後データを量子化するためのしきい値データを予め格納するしきい値テーブルメモリと、
上記処理対象の画素データの色成分を表す切換制御信号を発生し、上記しきい値テーブルメモリからのしきい値データの読み出しを制御する制御回路とを備え、
上記誤差算出回路は、
（ａ）複数の色成分に対応して設けられ、上記各色成分の画素データに対して誤差拡散処理を行うための誤差拡散係数をそれぞれ予め格納する複数の誤差拡散係数レジスタと、
（ｂ）複数の色成分に対応して設けられ、上記各色成分毎に上記累積誤差データを格納する複数の累積誤差レジスタとを備え、
上記誤差算出回路は、上記切換制御信号に基づいて、上記処理対象の画素データの色成分に対応して設けられた累積誤差レジスタに格納された累積誤差データを読み出し、上記読み出された累積誤差データを上記処理対象の画素データに加算することにより上記補正後データを算出して上記量子化回路に出力し、上記処理対象の画素データに対して誤差拡散処理を行うための誤差拡散係数を上記複数の誤差拡散係数レジスタから読み出し、上記読み出された誤差拡散係数と上記量子化回路から出力された量子化誤差データとに基づいて上記累積誤差データを算出し、上記算出された累積誤差データを上記処理対象の画素データの色成分に対応して設けられた累積誤差レジスタに格納し、
上記制御回路は、上記切換制御信号に基づいて、上記処理対象の画素データに基づいて算出される補正後データを量子化するためのしきい値データを、上記しきい値テーブルメモリから読み出して上記量子化回路に出力することを特徴とする。
【０００９】
上記誤差拡散処理回路において、１つの色成分の画素データを含む第１の画像データ又は複数の色成分の複数の画素データを含む第２の画像データを受信し、上記受信された第１又は第２の画像データを各色成分の画素データに分離して、上記分離後の各画素データを、上記処理対象の画素データとして、上記誤差算出回路に順次出力する色分離回路をさらに備えたことを特徴とする。
【００１０】
第２の発明に係る逐次処理回路は、複数の種類の入力データに対して所定の処理を行う逐次処理回路において、
上記各種類に対応して設けられた複数のレジスタと、
上記複数の種類の入力データを受信し、上記受信された各入力データに対して所定の処理を逐次的に行い、上記処理後の出力データを上記各レジスタに出力する逐次データ算出回路と、
上記複数のレジスタのうち、上記逐次データ算出回路における処理対象の入力データの種類に対応して設けられたレジスタのみを書き込み可能にするようにイネーブルする切換信号を発生する制御回路とを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明に係る誤差拡散処理回路によれば、複数の色成分毎に、各色成分の画素データに基づいて算出される補正後データを量子化するためのしきい値データを予め格納するしきい値テーブルメモリと、処理対象の画素データの色成分を表す切換制御信号を発生し、しきい値テーブルメモリからのしきい値データの読み出しを制御する制御回路とを備え、制御回路は、切換制御信号に基づいて、処理対象の画素データに基づいて算出される補正後データを量子化するためのしきい値データを、しきい値テーブルメモリから読み出して量子化回路に出力し、誤差算出回路は、切換制御信号に従って、処理対象の画素データに基づいて補正後データを算出するので、複数の色成分の画素データを含む画像データに対して誤差拡散処理を行うときにも、色成分毎に誤差算出回路及び量子化回路を設ける必要がなく、１つの誤差算出回路と１つの量子化回路のみを設ければよいので、従来技術に比較して画像処理装置の回路規模の増大を抑えることができる誤差拡散処理回路を提供できる。
【００１２】
また、本発明に係る逐次処理回路によれば、入力データの種類に対応して設けられた複数のレジスタと、上記複数の種類の入力データを受信し、上記受信された各入力データに対して所定の処理を逐次的に行い、上記処理後の出力データを上記各レジスタに出力する逐次データ算出回路と、上記複数のレジスタのうち、上記逐次データ算出回路における処理対象の入力データの種類に対応して設けられたレジスタのみを書き込み可能にするようにイネーブルする切換信号を発生する制御回路とを備えたので、複数の種類の入力データ毎に逐次データ算出回路を備える必要がなく、従来技術に比較して逐次処理回路の回路規模の増加を抑えることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係る主走査誤差拡散処理回路１００を備えた画像処理装置のブロック図である。
【図２】図１の主走査誤差算出回路９の回路図である。
【図３】図１の主走査誤差拡散処理回路１００の第１の動作モードにおいて、入出力バッファ５０から出力される画像データＤ５０−１のデータ配置図である。
【図４】図１の主走査誤差拡散処理回路１００の第２の動作モードにおいて、入出力バッファ５０から出力される画像データＤ５０−２のデータ配置図である。
【図５】第１の動作モードにおける図１の色分離回路８の動作を示すブロック図である。
【図６】（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、（ｂ）は、第１の動作モードにおける入力データＤ５０−１のタイミングチャートであり、（ｃ）は、第１の動作モードにおける色分離回路８からの画素データＤ８のタイミングチャートである。
【図７】第２の動作モードにおける図１の色分離回路８の動作を示すブロック図である。
【図８】（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、（ｂ）は、第２の動作モードにおける入力データＤ５０−２のタイミングチャートであり、（ｃ）は、第２の動作モードにおける色分離回路８からの画素データＤ８のタイミングチャートである。
【図９】（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、（ｂ）は、第１の動作モードにおける切換制御信号Ｓ７のタイミングチャートであり、（ｃ）は、第１の動作モードにおけるクロック信号Ｃ１のタイミングチャートであり、（ｄ）は、第１の動作モードにおけるクロック信号Ｃ２のタイミングチャートである。
【図１０】（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、（ｂ）は、第２の動作モードにおける切換制御信号Ｓ７のタイミングチャートであり、（ｃ）は、第２の動作モードにおけるクロック信号Ｃ１のタイミングチャートであり、（ｄ）は、第２の動作モードにおけるクロック信号Ｃ２のタイミングチャートである。
【図１１】図１のしきい値テーブルメモリ３に格納されるしきい値テーブルの一例を示す表である。
【図１２】本発明の第２の実施形態に係る主走査誤差拡散処理回路１００Ａを備えた画像処理装置のブロック図である。
【図１３】図１２の主走査誤差算出回路９Ａの回路図である。
【図１４】本発明の第３の実施形態に係る逐次処理回路３００の第１の動作モードにおける動作を示すブロック図である。
【図１５】図１４の逐次処理回路３００の第２の動作モードにおける動作を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１５】
第１の実施形態．
図１は、本発明の第１の実施形態に係る主走査誤差拡散処理回路１００を備えた画像処理装置のブロック図であり、図２は、図１の主走査誤差算出回路９の回路図である。図１の画像処理装置は、入出力バッファ５０と、主走査誤差拡散処理回路１００と、主走査誤差拡散処理回路１００の動作を制御するコントローラ４０とを備えて構成される。また、主走査誤差拡散処理回路１００は、制御回路１００ｃと、しきい値テーブルメモリ３と、色分離回路８と、主走査誤差算出回路９と、量子化回路１０と、クロック生成回路２０とを備えて構成される。また、制御回路１００ｃは、シーケンサ１と、しきい値アドレス生成回路２と、画素数設定レジスタ４と、データタイプ選択レジスタ５と、マルチプレクサ６と、切換制御回路７とを備えて構成される。さらに、切換制御回路７は、インバータ７１と、フリップフロップ回路７２とを備えて構成される。また、クロック生成回路２０は、インバータ２０１，２０５と、フリップフロップ回路２０２，２０６と、アンドゲート２０４，２０８，２０７と、オアゲート２０３とを備えて構成される。さらに、量子化回路１０は、比較回路１０１−１〜１０１−４と、減算回路１０３−１〜１−３−４と、デコーダ１０２と、マルチプレクサ１０４とを備えて構成される。そして、図２において、主走査誤差算出回路９は、マルチプレクサ９０２，９０５，９０８，９０９，９１１，９１４と、フリップフロップ回路９００，９０１，９０３，９０４，９０６，９０７と、乗算器９１０，９１２，９１５と、加算器９１３，９１６，９１７と、誤差拡散係数レジスタ９２１ａ，９２１ｂ，９２２ａ，９２２ｂ，９２３ａ，９２３ｂとを備えて構成される。なお、フリップフロップ回路９００，９０１，９０３，９０４，９０６，９０７はそれぞれ、データを格納する記憶レジスタである。
【００１６】
詳細後述するように、本実施形態に係る主走査誤差拡散処理回路１００は、第１及び第２の色成分毎に、各色成分の画素データに基づいて算出される補正後データＤ９を量子化するためのしきい値データを予め格納するしきい値テーブルメモリ３と、処理対象の画素データＤ８の色成分を表す切換制御信号Ｓ７を発生し、しきい値テーブルメモリ３からのしきい値データの読み出しを制御する制御回路１００ｃとを備える。さらに、主走査誤差算出回路９は、（ａ）第１の色成分に対応して設けられ、第１の色成分の画素データに対して誤差拡散処理を行うための誤差拡散係数Ｃ１Ａ，Ｃ２Ａ，Ｃ３Ａをそれぞれ予め格納する誤差拡散係数レジスタ９２１ａ，９２２ａ，９２３ａと、（ｂ）第２の色成分に対応して設けられ、第２の色成分の画素データに対して誤差拡散処理を行うための誤差拡散係数Ｃ１Ｂ，Ｃ２Ｂ，Ｃ３Ｂをそれぞれ予め格納する誤差拡散係数レジスタ９２１ｂ，９２２ｂ，９２３ｂと、（ｃ）第１の色成分に対応して設けられ、累積誤差データを格納するフリップフロップ回路９０６にてなる累積誤差レジスタと、（ｄ）第２の色成分に対応して設けられ、累積誤差データを格納するフリップフロップ回路９０７にてなる累積誤差レジスタとを備える。ここで、主走査誤差算出回路９は、切換制御信号Ｓ７に基づいて、処理対象の画素データＤ８の色成分に対応して設けられた累積誤差レジスタに格納された累積誤差データＤ９ｅを読み出し、上記読み出された累積誤差データＤ９ｅを処理対象の画素データＤ８に加算することにより補正後データＤ９を算出して量子化回路１０に出力し、処理対象の画素データＤ８に対して誤差拡散処理を行うための誤差拡散係数を誤差拡散係数レジスタ９２１ａ，９２２ａ，９２３ａ又は誤差拡散係数レジスタ９２１ｂ，９２２ｂ，９２３ｂから読み出し、上記読み出された誤差拡散係数と量子化回路１０から出力された量子化誤差データＤ１０ｅとに基づいて累積誤差データＤ９ｅを算出し、算出された累積誤差データＤ９ｅを処理対象の画素データＤ８の色成分に対応して設けられた累積誤差レジスタに格納することを特徴としている。さらに、制御回路１００ｃは、切換制御信号Ｓ７に基づいて、処理対象の画素データＤ８に基づいて算出される補正後データＤ９を量子化するためのしきい値データを、しきい値テーブルメモリ３から読み出して量子化回路１０に出力することを特徴としている。
【００１７】
図１において、コントローラ４０は、パルス形状を有するクロック信号Ｃ０を発生して、入出力バッファ５０と、しきい値アドレス生成回路２と、切換制御回路７のフリップフロップ回路７２のクロック入力端子と、色分離回路８と、クロック生成回路２０のインバータ２０１，２０５と、アンドゲート２０４の第１の入力端子と、アンドゲート２０８の第１の入力端子とに出力する。また、コントローラ４０は、シーケンサ１の動作を開始させるためのハイレベルのパルス形状を有するスタート信号Ｓｔを発生して、シーケンサ１に出力する。さらに、コントローラ４０は、ラインリセット信号Ｓｌｒを発生して、主走査誤差算出回路９のフリップフロップ回路９００，９０１，９０３，９０４，９０６，９０７の各反転リセット入力端子に出力する。
【００１８】
図１において、主走査誤差拡散処理回路１００は、第１の動作モードと第２の動作モードとを有する。第１の動作モードにおいて、主走査誤差拡散処理回路１００は、副走査方向の誤差拡散処理後の画像データＤ５０−１を入出力バッファ５０から読み出して受信し、受信された画像データＤ５０−１に対して主走査方向の誤差拡散処理を行い、誤差拡散処理後の４値の量子化値を含む量子化データＤ１０ｑ及び誤差値を含む量子化誤差データＤ１０ｅを、入出力バッファ５０に出力する。また、第２の動作モードにおいて、主走査誤差拡散処理回路１００は、副走査方向の誤差拡散処理後の画像データＤ５０−２を入出力バッファ５０から読み出して受信し、受信された画像データＤ５０−２に対して主走査方向の誤差拡散処理を行い、誤差拡散処理後の量子化値を含む量子化データＤ１０ｑ及び誤差値を含む量子化誤差データＤ１０ｅを、入出力バッファ５０に出力する。
【００１９】
図３は、図１の主走査誤差拡散処理回路１００の第１の動作モードにおいて、入出力バッファ５０から出力される画像データＤ５０−１のデータ配置図であり、図４は、図１の主走査誤差拡散処理回路１００の第２の動作モードにおいて、入出力バッファ５０から出力される画像データＤ５０−２のデータ配置図である。図３に示すように、画像データＤ５０−１は第１の色成分（本実施形態では、レッドである。）の画素データのデータワードＲ１，Ｒ２，Ｒ３，…を含む。また、図４に示すように、画像データＤ５０−２は、第１の色成分のデータワードＲ１，Ｒ２，Ｒ３，…と、第２の色成分（本実施形態では、グリーンである。）のデータワードＧ１，Ｇ２，Ｇ３，…とを、Ｒ１，Ｇ１，Ｒ２，Ｇ２，Ｒ３，Ｇ３，…の順序で交互に含む。ここで、各データワードは、１画素分の多値の画素データに対応する。入出力バッファ５０は、画像データＤ５０−１又はＤ５０−２内の各データワードを、先頭から順に２個ずつ出力する。
【００２０】
図１において、データタイプ選択レジスタ５は、入出力バッファ５０に格納されている画像データのタイプが画像データＤ５０−１及びＤ５０−２のうちのいずれであるかを識別するためのデータを予め格納している。データタイプ選択レジスタ５は、入出力バッファ５０が画像データＤ５０−１を格納しているときには、ローレベルのデータタイプ選択信号Ｓ５を、シーケンサ１と、マルチプレクサ６と、オアゲート２０３の非反転入力端子と、アンドゲート２０７の反転入力端子とに出力する。一方、入出力バッファ５０が画像データＤ５０−２を格納しているときには、データタイプ選択レジスタ５は、ハイレベルのデータタイプ選択信号Ｓ５を、シーケンサ１と、マルチプレクサ６と、オアゲート２０３の非反転入力端子と、アンドゲート２０７の反転入力端子とに出力する。また、画素数設定レジスタ４は、入出力バッファ５０から読み出すべき画像データＤ５０−１又はＤ５０−２の画素数を表すデータを予め格納し、当該画素数を含む出力信号Ｓ４をシーケンサ１に出力する。
【００２１】
また、図１において、シーケンサ１は、コントローラ４０からのハイレベルのパルス形状を有するスタート信号Ｓｔに応答して、動作を開始する。そして、画素数設定レジスタ４からの出力信号Ｓ４に従って、入出力バッファ５０に対して、入出力バッファ５０内の所定のアドレスから所定の回数だけ、画像データＤ５０−１又はＤ５０−２を２データワードずつ読み出すように制御するための制御信号Ｓ１ｃ及びアドレス信号Ｓ１ａを出力する。これに応答して、入出力バッファ５０は、クロック信号Ｃ０に従って、画像データＤ５０−１又はＤ５０−２を２データワードずつ読み出して、色分離回路８に出力する。例えば、入出力バッファ５０は、図３の画像データＤ５０−１を出力する場合、第１のタイミングで画像データＤ５０−１のデータワードＲ１及びＲ２を出力し、次に、第２のタイミングで画像データＤ５０−１のデータワードＲ３及びＲ４を出力する。また、入出力バッファ５０は、図４の画像データＤ５０−２を出力する場合、第１のタイミングで画像データＤ５０−１のデータワードＲ１及びＧ１を出力し、次に、第２のタイミングで画像データＤ５０−１のデータワードＲ２及びＧ２を出力する。
【００２２】
さらに、図１において、シーケンサ１は、コントローラ４０からのハイレベルのパルス形状を有するスタート信号Ｓｔに応答して、ハイレベルの下位アドレス制御信号Ｓ１ｇを発生してしきい値アドレス生成回路２に出力する。ここで、しきい値アドレス生成回路２はカウンタ回路であって、下位アドレス制御信号Ｓ１ｇのレベルがハイレベルであるときに、クロック信号Ｃ０の立ち上がりエッジの各タイミングにおいてカウント値を１だけインクリメントし、当該カウント値を表す出力信号Ｓ２を、しきい値テーブルメモリ３内のアドレスのうちの最上位ビット以外の下位アドレスの値として、しきい値テーブルメモリ３に出力する。なお、しきい値アドレス生成回路２のカウント値のビット数は、画像データＤ５０−１又はＤ５０−２の最大の画素数をカウント可能なように設定されている。
【００２３】
またさらに、図１において、シーケンサ１は、コントローラ４０からのハイレベルのパルス形状を有するスタート信号Ｓｔに応答して、ローレベルの出力信号Ｓ１ｌをマルチプレクサ６に出力する。さらに、シーケンサ１は、データタイプ選択レジスタ５からのローレベルのデータタイプ選択信号Ｓ５に応答して、ローレベルのリセット信号Ｓ１ｒを発生してフリップフロップ回路７２の反転リセット入力端子に出力する一方、データタイプ選択レジスタ５からのハイレベルのデータタイプ選択信号Ｓ５に応答して、ハイレベルのリセット信号Ｓ１ｒを発生してフリップフロップ回路７２の反転リセット入力端子に出力する。
【００２４】
図１の切換制御回路７において、フリップフロップ回路７２からの切換制御信号Ｓ７は、インバータ７１を介してフリップフロップ回路７２の入力端子に戻されるとともに、マルチプレクサ６と、主走査誤差算出回路９のマルチプレクサ９０２，９０５，９０８，９０９，９１１，９１４と、クロック生成回路２０のフリップフロップ回路２０２，２０６に出力される。図９（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、図９（ｂ）は、第１の動作モードにおける切換制御信号Ｓ７のタイミングチャートである。図９（ｂ）に示すように、第１の動作モードにおいて、フリップフロップ回路７２は、シーケンサ１からのローレベルの出力信号Ｓ１ｌに応答して、ローレベルの切換制御信号Ｓ７を発生する。また、図１０（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、図１０（ｂ）は、第２の動作モードにおける切換制御信号Ｓ７のタイミングチャートである。図１０（ｂ）に示すように、第２の動作モードにおいて、フリップフロップ回路７２は、クロック信号Ｃ０の周期の２倍の周期を有し、かつ、クロック信号Ｃ０の立ち上がりエッジの各タイミングにおいて立ち上がりと立ち下がりを交互に繰り返すパルス形状の切換制御信号Ｓ７を発生する。詳細後述するように、切換制御信号Ｓ７は、色分離回路８から出力される処理対象の画素データＤ８の色成分を表す。具体的には、色分離回路８から出力される処理対象の画素データＤ８の色成分が第１の色成分であるときは切換制御信号Ｓ７のレベルはローレベルになる一方、色分離回路８から出力される処理対象の画素データＤ８の色成分が第２の色成分であるときは切換制御信号Ｓ７のレベルはハイレベルになるように設定されている。
【００２５】
また、図１において、マルチプレクサ６は、データタイプ選択レジスタ５からのローレベルのデータタイプ選択信号Ｓ５に応答して、シーケンサ１からの出力信号Ｓ１ｌを、しきい値テーブルメモリ３内のアドレスのうちの最上位ビットの値を表す出力信号Ｓ６としてしきい値テーブルメモリ３に出力する一方、データタイプ選択レジスタ５からのハイレベルのデータタイプ選択信号Ｓ５に応答して、切換制御回路７からの切換制御信号Ｓ７を、出力信号Ｓ６としてしきい値テーブルメモリ３に出力する。
【００２６】
図１において、しきい値テーブルメモリ３は、主走査誤差算出回路９から出力される補正後データＤ９を４値の量子化データＤ１０ｑに量子化するためのしきい値を含むしきい値テーブルを予め格納する。図１１は、図１のしきい値テーブルメモリ３に格納されるしきい値テーブルの一例を示す表である。図１１において、しきい値テーブルメモリ３内のアドレスのうち、最上位ビットが０である各アドレスには、第１の色成分（レッド）の画素データに基づいて算出される補正後データＤ９を量子化するための４個のしきい値データの組がそれぞれ格納される。また、しきい値テーブルメモリ３内のアドレスのうち、最上位ビットが１である各アドレスには、第２の色成分（グリーン）の画素データに基づいて算出される補正後データＤ９を量子化するための４個のしきい値データの組がそれぞれ格納される。制御回路１００ｃは、マルチプレクサ６からの出力信号Ｓ６に含まれるアドレスの最上位ビットの値と、しきい値アドレス生成回路２からの出力信号Ｓ２に含まれるアドレスの最上位ビット以外の下位ビットの値とに対応するしきい値テーブルメモリ３のアドレスに格納された４個のしきい値データを読み出して、比較回路１０１−１及び減算回路１０３−１と、比較回路１０１−２及び減算回路１０３−２と、比較回路１０１−３及び減算回路１０３−３と、比較回路１０１−４及び減算回路１０３−４とに、それぞれ出力する。
【００２７】
なお、しきい値テーブルメモリ３は、４個のしきい値データの総ビット数に対応するビット幅を有し、画素数設定レジスタ４に格納される画素数と色成分数（２である。）とを乗じた個数のデータワード数を有する。また、各しきい値データのビット幅は、画像データＤ５０−１及びＤ５０−２に含まれる各画素データの最大のビット幅以上の値に設定される。
【００２８】
次に、図５〜図８を参照して、色分離回路８の動作を説明する。図５は、第１の動作モードにおける図１の色分離回路８の動作を示すブロック図である。また、図６（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、図６（ｂ）は、第１の動作モードにおける入力データＤ５０−１のタイミングチャートであり、図６（ｃ）は、第１の動作モードにおける色分離回路８からの画素データＤ８のタイミングチャートである。図５及び図６（ａ），（ｂ）に示すように、第１の動作モードにおいて、クロック信号Ｃ０の連続する立ち上がりエッジのタイミングｔ１及びｔ２の間の期間において、データワードＲ１及びＲ２を含む画像データＤ５０−１が出力され、クロック信号Ｃ０の連続する立ち上がりエッジのタイミングｔ３及びｔ４の間の期間において、データワードＲ３及びＲ４を含む画像データＤ５０−１が出力される。これに応答して、色分離回路８は、図６（ｃ）に示すように、タイミングｔ１において画像データＤ５０−１をデータワードＲ１及びＲ２に分離し、タイミングｔ１からｔ２までの期間においてデータワードＲ１を含む画素データＤ８を出力し、タイミングｔ２からｔ３までの期間においてデータワードＲ２を含む画素データＤ８を出力する。さらに、色分離回路８は、タイミングｔ３において画像データＤ５０−１をデータワードＲ３及びＲ４に分離し、タイミングｔ３からｔ４までの期間においてデータワードＲ３を含む画素データＤ８を出力し、タイミングｔ４からｔ５までの期間においてデータワードＲ４を含む画素データＤ８を出力する。以下同様に、色分離回路８は、クロック信号Ｃ０の各立ち上がりエッジのタイミングｔｍからｔｍ＋１（ｍ＝１，２，…）までの各期間において、データワードＲｍを含む画素データＤ８を出力する。これにより、色分離回路８は、第１の動作モードにおいて、画像データＤ５０−１を第１の色成分の２つの画素データに分離して、処理対象の画素データＤ８として、順次、主走査誤差算出回路９の加算器９１７に出力する。
【００２９】
また、図７は、第２の動作モードにおける図１の色分離回路８の動作を示す図であり、図８（ａ）は、図１のクロック信号Ｃ０のタイミングチャートである。さらに、図８（ｂ）は、第２の動作モードにおける入力データＤ５０−２のタイミングチャートであり、図８（ｃ）は、第２の動作モードにおける色分離回路８からの画素データＤ８のタイミングチャートである。図７及び図８（ａ），（ｂ）に示すように、第２の動作モードにおいて、クロック信号Ｃ０の連続する立ち上がりエッジのタイミングｔ１及びｔ２の間の期間において、データワードＲ１及びＧ１を含む画像データＤ５０−２が出力され、クロック信号Ｃ０の連続する立ち上がりエッジのタイミングｔ３及びｔ４の間の期間において、データワードＲ２及びＧ２を含む画像データＤ５０−２が出力される。これに応答して、色分離回路８は、図８（ｃ）に示すように、タイミングｔ１において画像データＤ５０−２をデータワードＲ１及びＧ１に分離し、タイミングｔ１からｔ２までの期間においてデータワードＲ１を含む画素データＤ８を出力し、タイミングｔ２からｔ３までの期間においてデータワードＧ１を含む画素データＤ８を出力する。さらに、色分離回路８は、タイミングｔ３において画像データＤ５０−２をデータワードＲ２及びＧ２に分離し、タイミングｔ３からｔ４までの期間においてデータワードＲ２を含む画素データＤ８を出力し、タイミングｔ４からｔ５までの期間においてデータワードＧ２を含む画素データＤ８を出力する。以下同様に、色分離回路８は、クロック信号Ｃ０の各立ち上がりエッジのタイミングｔｊからｔｊ＋１（ｊ＝１，３，…）まで各期間において、データワードＲ（ｊ＋１）／２を含む画素データＤ８を出力し、クロック信号Ｃ０の各立ち上がりエッジのタイミングｔｋからｔｋ＋１（ｊ＝２，４，…）まで各期間において、データワードＲｋ／２を含む画素データＤ８を出力する。これにより、色分離回路８は、第２の動作モードにおいて、画像データＤ５０−２を第１の色成分の画素データ及び第２の色成分の画素データに分離して、処理対象の画素データＤ８として、交互に、主走査誤差算出回路９の加算器９１７に出力する。
【００３０】
次に、図１，図９及び図１０を参照して、クロック生成回路２０の構成及び動作を説明する。図１において、クロック信号Ｃ０はインバータ２０１を介してフリップフロップ回路２０２のクロック入力端子に出力されるとともに、インバータ２０５を介してフリップフロップ回路２０６のクロック入力端子に出力される。フリップフロップ回路２０２からの出力信号はオアゲート２０３の反転入力端子に出力され、オアゲート２０３からの出力信号はアンドゲート２０４の第２の入力端子に出力される。そして、アンドゲート２０４からの出力信号は、クロック信号Ｃ１として、主走査誤差算出回路９のフリップフロップ回路９００、９０３、９０６の各クロック入力端子に出力される。一方、フリップフロップ回路２０６からの出力信号はアンドゲート２０７の非反転入力端子に出力され、アンドゲート２０７からの出力信号はアンドゲート２０８の第２の入力端子に出力される。そして、アンドゲート２０８からの出力信号は、クロック信号Ｃ２として、主走査誤差算出回路９のフリップフロップ回路９０１、９０４、９０７の各クロック入力端子に出力される。
【００３１】
図９（ｃ）は、第１の動作モードにおけるクロック信号Ｃ１のタイミングチャートであり、図９（ｄ）は、第１の動作モードにおけるクロック信号Ｃ２のタイミングチャートである。図９（ｃ）及び（ｄ）に示すように、第１の動作モードにおいて、クロック信号Ｃ０と同期したクロック信号Ｃ１、及び、ローレベルのクロック信号Ｃ２が発生される。また、図１０（ｃ）は、第２の動作モードにおけるクロック信号Ｃ１のタイミングチャートであり、図１０（ｄ）は、第２の動作モードにおけるクロック信号Ｃ２のタイミングチャートである。図１０（ｃ）及び（ｄ）に示すように、第２の動作モードにおいて、切換制御信号Ｓ７の立ち上がりエッジの各タイミングで立ち上がるクロック信号Ｃ１、及び、切換制御信号Ｓ７の立ち下がりエッジの各タイミングで立ち上がるクロック信号Ｃ２が発生される。すなわち、切換制御信号Ｓ７のレベルがハイレベルのときには、クロック信号Ｃ０と同相のクロック信号Ｃ１と、ローレベルのクロック信号Ｃ２とが発生される一方、切換制御信号Ｓ７のレベルがローレベルのときには、クロック信号Ｃ０と同相のクロック信号Ｃ２と、ローレベルのクロック信号Ｃ１とが発生される。
【００３２】
次に、図２を参照して、主走査誤差算出回路９の構成を説明する。図２において、量子化回路１０からの量子化誤差データＤ１０ｅは、乗算器９１０、９１２及び９１５に出力される。また、誤差拡散係数レジスタ９２１ａ，９２２ａ，９２３ａはそれぞれ、第１の色成分に関する誤差拡散係数Ｃ１Ａ，Ｃ２Ａ，Ｃ３Ａを予め格納し、誤差拡散係数レジスタ９２１ｂ，９２２ｂ，９２３ｂはそれぞれ、第２の色成分に関する誤差拡散係数Ｃ１Ｂ，Ｃ２Ｂ，Ｃ３Ｂを予め格納している。マルチプレクサ９０９は、ローレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２１ａから誤差拡散係数Ｃ３Ａを読み出して乗算器９１０に出力する一方、ハイレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２１ｂから誤差拡散係数Ｃ３Ｂを読み出して乗算器９１０に出力する。乗算器９１０は、マルチプレクサ９０９からの誤差拡散係数Ｃ３Ａ又はＣ３Ｂと、量子化誤差データＤ１０ｅとを乗算して、乗算結果の信号をフリップフロップ回路９００及び９０１の各入力端子に出力する。さらに、マルチプレクサ９０２は、ローレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９００からの出力信号を加算器９１３に出力する一方、ハイレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９０１からの出力信号を加算器９１３に出力する。
【００３３】
また、図２において、マルチプレクサ９１１は、ローレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２２ａから誤差拡散係数Ｃ２Ａを読み出して乗算器９１２に出力する一方、ハイレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２２ｂから誤差拡散係数Ｃ２Ｂを読み出して乗算器９１２に出力する。乗算器９１２は、マルチプレクサ９１１からの誤差拡散係数Ｃ２Ａ又はＣ２Ｂと、量子化誤差データＤ１０ｅとを乗算して、乗算結果の信号を加算器９１３に出力する。さらに、加算器９１３は、乗算器９１２からの出力信号とマルチプレクサ９０２からの出力信号とを加算して、加算結果の信号をフリップフロップ回路９０３及び９０４の各入力端子に出力する。そして、マルチプレクサ９０５は、ローレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９０３からの出力信号を加算器９１６に出力する一方、ハイレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９０４からの出力信号を加算器９１６に出力する。
【００３４】
さらに、図２において、ルチプレクサ９１４は、ローレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２１ａから誤差拡散係数Ｃ１Ａを読み出して乗算器９１５に出力する一方、ハイレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２１ｂから誤差拡散係数Ｃ１Ｂを読み出して乗算器９１５に出力する。乗算器９１５は、マルチプレクサ９１４からの誤差拡散係数Ｃ１Ａ又はＣ１Ｂと、量子化誤差データＤ１０ｅとを乗算して、乗算結果の信号を加算器９１６に出力する。さらに、加算器９１６は、乗算器９１５からの出力信号とマルチプレクサ９０５からの出力信号とを加算して、加算結果の信号をフリップフロップ回路９０６及び９０７の各入力端子に出力する。そして、マルチプレクサ９０８は、ローレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９０６からの出力信号を累積誤差データＤ９ｅとして加算器９１７に出力する一方、ハイレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９０７からの出力信号を累積誤差データＤ９ｅとして加算器９１７に出力する。加算器９１７は、色分離回路８からの画素データＤ８とフリップフロップ回路９０８からの累積誤差データＤ９ｅとを加算して、加算結果を示す信号を、補正後データＤ９として量子化回路１０の比較回路１０１〜１０１−４及び減算回路１０３−１〜１０３−４に出力する。
【００３５】
なお、図２において、フリップフロップ回路９００、９０３、９０６はクロック信号Ｃ１に従って動作し、フリップフロップ回路９０１、９０４、９０７はクロック信号Ｃ２に従って動作する。また、フリップフロップ回路９００，９０１，９０３，９０４，９０６，９０７はそれぞれ、ローレベルのラインリセット信号Ｓｌｒに応答してリセットされる。さらに、フリップフロップ回路９００，９０１，９０３，９０４，９０６，９０７はそれぞれ、多ビットのフリップフロップ回路であり、入力されるデータのビット幅に対応するビット幅を有する。
【００３６】
図１の量子化回路１０において、比較回路１０１−１〜１０１−４はそれぞれ、主走査誤差算出回路９からの補正後データＤ９と、しきい値テーブルメモリ３からのしきい値データとを比較し、比較結果を表す信号をデコーダ１０２に出力する。そして、デコーダ１０２は、比較回路１０１−１〜１０１−４からの出力信号をデコードして、デコード結果のデータを量子化データＤ１０ｑとしてマルチプレクサ１０４及び入出力バッファ５０に出力する。一方、減算回路１０３−１〜１０３−４はそれぞれ、主走査誤差算出回路９からの補正後データＤ９から、しきい値テーブルメモリ３からのしきい値データを減算し、減算結果を表す信号をマルチプレクサ１０４に出力する。マルチプレクサ１０４は、量子化データＤ１０ｑに基づいて、減算回路１０３−１〜１０３−４からの出力信号のうち、当該量子化データＤ１０ｑに対応する信号を、量子化誤差データＤ１０ｅとして入出力バッファ５０及び主走査誤差算出回路９の乗算器９１０、９１２、９１５に出力する。
【００３７】
次に、以上のように構成された主走査誤差拡散処理回路１００の第１及び第２の動作モードにおける各動作を説明する。
【００３８】
（１）第１の動作モード．
第１の動作モードでは、色分離回路８は、第１の色成分のデータワードＲ１，Ｒ２，…を含む各画素データＤ８を主走査誤差算出回路９に出力する。また、第１の動作モードでは、マルチプレクサ６からの出力信号Ｓ６のレベルはローレベルであるので、色分離回路８から第１の色成分のデータワードＲ１，Ｒ２，…を含む各画素データＤ８が主走査誤差算出回路９に出力される各タイミングにおいて、しきい値テーブルメモリ３内の最上位ビットが０である各アドレスから、第１の色成分の画素データに基づいて算出される補正後データＤ９を量子化するための４個のしきい値データが出力される。また、図９（ａ）〜図９（ｄ）に示すように、第１の動作モードでは、ローレベルの切換制御信号Ｓ７と、クロック信号Ｃ０に同期したクロック信号Ｃ１と、ローレベルのクロック信号Ｃ２とが発生される。従って、主走査誤差算出回路９において、フリップフロップ回路９００は、現在処理中の画素データの３画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ３Ａとの乗算結果を表す信号を、マルチプレクサ９０２を介して加算器９１３に出力する。また、フリップフロップ回路９０３は、現在処理中の画素データの２画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ２Ａとの乗算結果を表す信号とマルチプレクサ９０２からの出力信号との加算結果の信号（累積誤差を表す。）を、マルチプレクサ９０５を介して加算器９１６に出力する。また、フリップフロップ回路９０６は、現在処理中の画素データの１画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ１Ａとの乗算結果を表す信号とマルチプレクサ９０５からの出力信号との加算結果の信号を、累積誤差データＤ９ｅとして、マルチプレクサ９０８を介して加算器９１７に出力する。そして、加算器９１７は、画素データＤ８にマルチプレクサ９０８からの累積誤差データＤ９ｅを加算して、補正後データＤ９を生成する。以上説明したように、第１の動作モードにおいて、主走査誤差拡散処理回路１００は、従来技術に係る主走査誤差拡散処理回路と同様に動作する。
【００３９】
（２）第２の動作モード．
図１０（ａ）〜図１０（ｄ）に示すように、第２の動作モードでは、フリップフロップ回路７２は、クロック信号Ｃ０の立ち上がりエッジの各タイミングにおいて立ち上がりと立ち下がりを交互に繰り返し、かつ、クロック信号Ｃ０の周期の２倍の周期を有するパルス形状の切換制御信号Ｓ７を発生する。さらに、切換制御信号Ｓ７はマルチプレクサ６を介して出力信号Ｓ６としてしきい値テーブルメモリ３に出力されるので、色分離回路８から第１の色成分のデータワードＲ１，Ｒ２，…を含む各画素データＤ８が主走査誤差算出回路９に出力される各タイミングにおいて、しきい値テーブルメモリ３内の最上位ビットが０である各アドレスから、第１の色成分の画素データに基づいて算出される補正後データＤ９を量子化するための４個のしきい値データが出力される。また、色分離回路８から第２の色成分の画素データＧ１，Ｇ２，…を含む各画素データＤ８が主走査誤差算出回路９に出力される各タイミングにおいて、しきい値テーブルメモリ３内の最上位ビットが１である各アドレスから、第２の色成分の画素データに基づいて算出される補正後データＤ９を量子化するための４個のしきい値データが出力される。
【００４０】
また、図１０（ａ）〜図１０（ｄ）に示すように、第２の動作モードでは、切換制御信号Ｓ７の立ち上がりエッジの各タイミングで立ち上がるクロック信号Ｃ１、及び、切換制御信号Ｓ７の立ち下がりエッジの各タイミングで立ち上がるクロック信号Ｃ２が発生される。従って、主走査誤差算出回路９は、切換制御信号Ｓ７のレベルがローレベルである各期間において、第１の動作モードと同様に動作し、第１の色成分の画素データを含む画素データＤ８に基づいて補正後データＤ９を算出する。また、切換制御信号Ｓ７のレベルがハイレベルである各期間において、以下のように、第２の色成分の画素データを含む画素データＤ８に基づいて補正後データＤ９を算出する。
【００４１】
主走査誤差算出回路９において、フリップフロップ回路９０１は、現在処理中の画素データの３画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ３Ｂとの乗算結果を表す信号を、マルチプレクサ９０２を介して加算器９１３に出力する。また、フリップフロップ回路９０４は、現在処理中の画素データの２画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ２Ｂとの乗算結果を表す信号とマルチプレクサ９０２からの出力信号との加算結果の信号（累積誤差を表す。）を、マルチプレクサ９０５を介して加算器９１６に出力する。また、フリップフロップ回路９０７は、現在処理中の画素データの１画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ１Ｂとの乗算結果を表す信号とマルチプレクサ９０５からの出力信号との加算結果の信号を、累積誤差データＤ９ｅとして、マルチプレクサ９０８を介して加算器９１７に出力する。そして、加算器９１７は、画素データＤ８にマルチプレクサ９０８からの累積誤差データＤ９ｅを加算して、補正後データＤ９を生成する。
【００４２】
以上詳述したように、本実施形態に係る主走査誤差拡散処理回路１００は、第１及び第２の色成分毎に、各色成分の画素データに基づいて算出される補正後データＤ９を量子化するためのしきい値データを予め格納するしきい値テーブルメモリ３と、処理対象の画素データＤ８の色成分を表す切換制御信号Ｓ７を発生し、しきい値テーブルメモリ３からのしきい値データの読み出しを制御する制御回路１００ｃとを備え、制御回路１００ｃは、切換制御信号Ｓ７に基づいて、処理対象の画素データＤ８に基づいて算出される補正後データＤ９を量子化するためのしきい値データを、しきい値テーブルメモリ３から読み出して量子化回路１０に出力し、主走査誤差算出回路９は、切換制御信号Ｓ７に従って、処理対象の画素データＤ８に基づいて補正後データＤ９を算出する。従って、第１及び第２の色成分の画素データを含む画像データＤ５０−２に対して主走査方向の誤差拡散処理を行うときにも、色成分毎に誤差算出回路及び量子化回路を設ける必要がなく、１つの主走査誤差算出回路９と１つの量子化回路１０のみを設ければよいので、従来技術に比較して画像処理装置の回路規模の増大を抑えることができる誤差拡散処理回路を提供できる。
【００４３】
なお、本実施形態において、量子化回路１０は補正後データＤ９を４値の量子化データＤ１０ｑに量子化したが、本発明はこれに限らず、２値以上のＮ値の量子化データＤ１０ｑに量子化してもよい。この場合、しきい値テーブルメモリ３は、各色成分の画素データに基づいて算出される補正後データＤ９をＮ値の量子化データに量子化するためのしきい値データを格納する。
【００４４】
また、本実施形態において、主走査誤差拡散処理回路１００は色分離回路８を備えたが、本発明はこれに限らず、色分離回路８を主走査誤差拡散処理回路１００の外部に設けてもよい。
【００４５】
さらに、本実施形態において、画像データＤ５０−２は第１及び第２の色成分の画素データを含んだが、本発明はこれに限らず、３個以上のＭ個の色成分の画素データを含んでもよい。この場合、色分離回路８は、所定の各処理タイミングにおいて、入力される画像データＤ５０−２をＭ個の画素データに分離して、分離後の画素データを、処理対象の画素データＤ８として、後段の主走査誤差算出回路９に、順次出力する。さらに、切換制御回路７は、処理対象の画素データＤ８の色成分を表す切換制御信号Ｓ７を発生して主走査誤差算出回路９と、クロック生成回路２０と、しきい値テーブルメモリ３に出力する。しきい値テーブルメモリ３は、上記各色成分の画素データに基づいて算出される各補正後データＤ９を量子化するためのしきい値データを、上記各色成分毎に格納し、切換制御信号Ｓ７に応答して、処理対象の画素データＤ８を量子化するためのしきい値データを量子化回路１０に出力する。さらに、クロック生成回路２０は、互いに異なるタイミングで立ち上がるＭ個のクロック信号を発生して、主走査誤差算出回路９に出力するように構成される。主走査誤差算出回路９は、各色成分の画素データに対して誤差拡散処理を行うための誤差拡散係数をそれぞれ格納する複数の誤差拡散係数レジスタを備えるように構成され、切換制御信号Ｓ７に基づいて、処理対象の色成分の画素データの誤差拡散係数を読み出し、読み出された誤差拡散係数と、量子化回路１０からの量子化誤差データＤ１０ｅとに基づいて累積誤差データＤ９ｅを算出し、色分離回路８からの画素データＤ８と累積誤差データＤ９ｅとを加算して、補正後データＤ９を算出する。補正後データＤ９は量子化回路１０に出力され、量子化回路１０は、補正後データＤ９をしきい値テーブルメモリ３からのしきい値データを用いて量子化して量子化データＤ１０ｑを算出するとともに、量子化誤差データＤ１０ｅを算出して主走査誤差算出回路９に出力する。
【００４６】
またさらに、本実施形態に係る主走査誤差拡散処理回路１００はマルチプレクサ６を備えた。しかしながら、切換制御信号Ｓ７はマルチプレクサ６からの出力信号Ｓ６と実質的に同一であるので、マルチプレクサ６を設けずに、切換制御信号Ｓ７を、直接、しきい値テーブルメモリ３に出力してもよい。この場合、シーケンサ１は出力信号Ｓ１ｌを発生する必要はない。
【００４７】
また、本実施形態に係る主走査誤差拡散処理回路１００は、副走査方向の誤差拡散処理を行った後の画像データＤ５０−１又はＤ５０−２に対して主走査方向の誤差拡散処理を行ったが、本発明はこれに限らず、副走査方向の誤差拡散処理を行う前の画像データＤ５０−１又はＤ５０−２に対して主走査方向の誤差拡散処理を行ってもよい。
【００４８】
第２の実施形態．
図１２は、本発明の第２の実施形態に係る主走査誤差拡散処理回路１００Ａを備えた画像処理装置のブロック図であり、図１３は、図１２の主走査誤差算出回路９Ａの回路図である。本実施形態に係る主走査誤差拡散処理回路１００Ａは、第１の実施形態に係る主走査誤差拡散処理回路１００に比較して、第１色成分（本実施形態では、レッドである。）のデータワードＲ１，Ｒ２，Ｒ３，…と、第２の色成分（本実施形態では、グリーンである。）のデータワードＧ１，Ｇ２，Ｇ３，…と、第３の色成分（本実施形態では、ブルーである。）とを、Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，Ｒ３，Ｇ３，Ｂ３…の順序で交互に含む画像データＤ５０−２Ａに対して、色成分毎に誤差拡散処理を行う点が異なる。
【００４９】
図１２の画像処理装置は、入出力バッファ５０Ａと、主走査誤差拡散処理回路１００Ａと、主走査誤差拡散処理回路１００Ａの動作を制御するコントローラ４０Ａとを備えて構成される。また、主走査誤差拡散処理回路１００Ａは、切換制御回路７Ａと、しきい値テーブルメモリ３Ａ−１，３Ａ−２，３Ａ−３と、マルチプレクサ３１と、色分離回路８Ａと、主走査誤差算出回路９Ａと、量子化回路１０Ａと、クロック生成回路２０Ａとを備えて構成される。さらに、図１３において、主走査誤差算出回路９Ａは、マルチプレクサ８０３，８０７，８１１，８１２，８１３，８２０と、フリップフロップ回路８００〜８０２，８０４〜８０６，８０８〜８１０と、乗算器８１４〜８１６と、加算器８１７〜８１９と、誤差拡散係数レジスタ８２１ａ，８２１ｂ，８２１ｃ，８２２ａ，８２２ｂ，８２２ｃ，８２３ａ，８２３ｂ，８２３ｃとを備えて構成される。なお、フリップフロップ回路８００，８０４，８０８はそれぞれ、第１の色成分に対応して設けられ、累積誤差データを格納する累積誤差レジスタである。また、フリップフロップ回路８０１，８０５，８０９はそれぞれ、第２の色成分に対応して設けられ、累積誤差データを格納する累積誤差レジスタである。さらに、フリップフロップ回路８０２，８０６，８１０はそれぞれ、第３の色成分に対応して設けられ、累積誤差データを格納する累積誤差レジスタである。
【００５０】
図１２において、コントローラ４０Ａは、パルス形状を有するクロック信号Ｃ０を発生して、入出力バッファ５０Ａと、切換制御回路７Ａと、色分離回路８Ａと、クロック生成回路２０Ａとに出力する。また、コントローラ４０Ａは、ラインリセット信号Ｓｌｒを発生して、主走査誤差算出回路９Ａのフリップフロップ回路８００〜８０２，８０４〜８０６，８０８〜８１０の各反転リセット入力端子に出力する。また、入出力バッファ５０Ａは、第１の色成分のデータワードＲ１，Ｒ２，Ｒ３，…と、第２の色成分のデータワードＧ１，Ｇ２，Ｇ３，…と、第３の色成分とを、Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，Ｒ３，Ｇ３，Ｂ３…の順序で交互に含む画像データＤ５０−２Ａを、予め格納している。入出力バッファ５０Ａは、クロック信号Ｃ０に従って、画像データＤ５０−２Ａの各データワードを、先頭から順に３個ずつ色分離回路８Ａに出力する。
【００５１】
また、図１２において、色分離回路８Ａは、入力される画像データＤ５０−２Ａを第１の色成分の画素データと、第２の色成分の画素データと、第３の色成分の画素データとに分離して、処理対象の画素データＤ８Ａとして、クロック信号Ｃ０に従って、主走査誤差算出回路９Ａの加算器８１９に、順次出力する。
【００５２】
図１２において、切換制御回路７Ａは、色分離回路８Ａから出力される処理対象の画素データＤ８Ａの色成分を表す切換制御信号Ｓ７Ａを発生して、マルチプレクサ３１に出力する。さらに、切換制御回路７Ａは、処理対象の画素データＤ８Ａの色成分が第１の色成分であるときに、ハイレベルの切換制御信号Ｓ７Ａ−１を主走査誤差算出回路９Ａのマルチプレクサ８０３，８０７，８１１，８１２，８１３，８２０に出力し、処理対象の画素データＤ８Ａの色成分が第２の色成分であるときに、ハイレベルの切換制御信号Ｓ７Ａ−２を主走査誤差算出回路９Ａのマルチプレクサ８０３，８０７，８１１，８１２，８１３，８２０に出力し、処理対象の画素データＤ８Ａの色成分が第３の色成分であるときに、ハイレベルの切換制御信号Ｓ７Ａ−３を主走査誤差算出回路９Ａのマルチプレクサ８０３，８０７，８１１，８１２，８１３，８２０に出力する。
【００５３】
図１２において、しきい値テーブルメモリ３Ａ−１〜３Ａ−３は、第１〜第３の色成分毎に、各色成分の画素データＤ８Ａに基づいて算出される補正後データＤ９ＡをＮ値の量子化データＤ１０ｑＡに量子化するためのしきい値データを予め格納する。マルチプレクサ３１は、切換制御信号Ｓ７Ａに応答して、しきい値テーブルメモリ３Ａ−１〜３Ａ−３からのしきい値データのうち、処理対象の画素データＤ８Ａの色成分を有する画素データに基づいて算出される補正後データＤ９Ａを量子化するためのしきい値データを順次選択して、量子化回路１０Ａに出力する。
【００５４】
図１２において、クロック生成回路２０Ａは、入力されるクロック信号Ｃ０に基づいて、クロック信号ＣＬ１，ＣＬ２，ＣＬ３を発生する。ここで、クロック信号ＣＬ１，ＣＬ２，ＣＬ３は、クロック信号のＣ０の３倍の周期をそれぞれ有し、かつ、クロック信号Ｃ０の連続する立ち上がりエッジの各タイミングで順次立ち上がる。クロック信号ＣＬ１は、フリップフロップ回路８００，８０４，８０８の各クロック入力端子に出力され、クロック信号ＣＬ２は、フリップフロップ回路８０１，８０５，８０９の各クロック入力端子に出力され、クロック信号ＣＬ３は、フリップフロップ回路８０２，８０６，８１０の各クロック入力端子に出力される。以上説明したように構成することにより、画素データＤ８Ａの色成分が第１の色成分であるときには、しきい値テーブルメモリ３Ａ−１に格納されたしきい値データが量子化回路１０Ａに出力され、ハイレベルの切換制御信号Ｓ７Ａ−１及びクロック信号ＣＬ１が主走査誤差算出回路９Ａに出力される。同様に、画素データＤ８Ａの色成分が第２の色成分であるときには、しきい値テーブルメモリ３Ａ−２に格納されたしきい値データが量子化回路１０Ａに出力され、ハイレベルの切換制御信号Ｓ７Ａ−２及びクロック信号ＣＬ２が主走査誤差算出回路９Ａに出力される。また、画素データＤ８Ａの色成分が第３の色成分であるときには、しきい値テーブルメモリ３Ａ−３に格納されたしきい値データが量子化回路１０Ａに出力され、ハイレベルの切換制御信号Ｓ７Ａ−３及びクロック信号ＣＬ３が主走査誤差算出回路９Ａに出力される。
【００５５】
図１３において、量子化回路１０Ａからの量子化誤差データＤ１０ｅＡは、乗算器８１４，８１５，８１６に出力される。また、誤差拡散係数レジスタ８２１ａ，８２２ａ，８２３ａはそれぞれ、第１の色成分に関する誤差拡散係数Ｃ１Ａ，Ｃ２Ａ，Ｃ３Ａを予め格納し、誤差拡散係数レジスタ８２１ｂ，８２２ｂ，８２３ｂはそれぞれ、第２の色成分に関する誤差拡散係数Ｃ１Ｂ，Ｃ２Ｂ，Ｃ３Ｂを予め格納し、誤差拡散係数レジスタ８２１ｃ，８２２ｃ，８２３ｃはそれぞれ、第３の色成分に関する誤差拡散係数Ｃ１Ｃ，Ｃ２Ｃ，Ｃ３Ｃを予め格納している。マルチプレクサ８１１は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答して、誤差拡散係数レジスタ８２３ａから誤差拡散係数Ｃ３Ａを読み出して乗算器８１４に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答して、誤差拡散係数レジスタ８２３ｂから誤差拡散係数Ｃ３Ｂを読み出して乗算器８１４に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答して、誤差拡散係数レジスタ８２３ｃから誤差拡散係数Ｃ３Ｃを読み出して乗算器８１４に出力する。乗算器８１４は、マルチプレクサ８１１からの誤差拡散係数Ｃ３Ａ，Ｃ３Ｂ又はＣ３Ｃと、量子化誤差データＤ１０ｅＡとを乗算して、乗算結果の信号をフリップフロップ回路８００〜８０２の各入力端子に出力する。さらに、マルチプレクサ８０３は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答してフリップフロップ回路８００からの出力信号（累積誤差である。）を加算器８１７に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答してフリップフロップ回路８０１からの出力信号を加算器８１７に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答してフリップフロップ回路８０２からの出力信号を加算器８１７に出力する。
【００５６】
マルチプレクサ８１２は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答して、誤差拡散係数レジスタ８２２ａから誤差拡散係数Ｃ２Ａを読み出して乗算器８１５に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答して、誤差拡散係数レジスタ８２２ｂから誤差拡散係数Ｃ２Ｂを読み出して乗算器８１５に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答して、誤差拡散係数レジスタ８２２ｃから誤差拡散係数Ｃ２Ｃを読み出して乗算器８１５に出力する。乗算器８１５は、マルチプレクサ８１１からの誤差拡散係数Ｃ２Ａ，Ｃ２Ｂ又はＣ２Ｃと、量子化誤差データＤ１０ｅＡとを乗算して、乗算結果の信号を加算器８１７に出力する。加算器８１７は、マルチプレクサ８０３からの出力信号と乗算器８１５からの出力信号とを加算して、フリップフロップ回路８０４〜８０６の各入力端子に出力する。さらに、マルチプレクサ８０７は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答してフリップフロップ回路８０４からの出力信号（累積誤差である。）を加算器８１８に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答してフリップフロップ回路８０５からの出力信号を加算器８１８に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答してフリップフロップ回路８０６からの出力信号を加算器８１８に出力する。
【００５７】
マルチプレクサ８１３は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答して、誤差拡散係数レジスタ８２１ａから誤差拡散係数Ｃ１Ａを読み出して乗算器８１６に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答して、誤差拡散係数レジスタ８２１ｂから誤差拡散係数Ｃ１Ｂを読み出して乗算器８１６に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答して、誤差拡散係数レジスタ８２１ｃから誤差拡散係数Ｃ１Ｃを読み出して乗算器８１７に出力する。乗算器８１７は、マルチプレクサ８１３からの誤差拡散係数Ｃ１Ａ，Ｃ１Ｂ又はＣ１Ｃと、量子化誤差データＤ１０ｅＡとを乗算して、乗算結果の信号を加算器８１８に出力する。加算器８１８は、マルチプレクサ８０７からの出力信号と乗算器８１６からの出力信号とを加算して、フリップフロップ回路８０８〜８１０の各入力端子に出力する。さらに、マルチプレクサ８２０は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答してフリップフロップ回路８０８からの出力信号を累積誤差データＤ９ｅＡとして加算器８１９に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答してフリップフロップ回路８０９からの出力信号を加算器８１２０に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答してフリップフロップ回路８１０からの出力信号を加算器８２０に出力する。そして、加算器８１９は、処理対象の画素データＤ８Ａにマルチプレクサ８２０からの累積誤差データＤ９ｅＡとを加算して、加算結果の信号を補正後データＤ９Ａとして量子化回路１０Ａに出力する。
【００５８】
以上説明したように主走査誤差算出回路９Ａを構成することにより、フリップフロップ回路８００，８０１，８０２はそれぞれ、現在処理中の画素データの３画素前の量子化誤差データＤ１０ｅＡと、誤差拡散係数Ｃ３Ａ，Ｃ３Ｂ又はＣ３Ｃとの乗算結果を表す信号を、マルチプレクサ８０３を介して加算器８１７に出力する。また、フリップフロップ回路８０４，８０５，８０６はそれぞれ、現在処理中の画素データの２画素前の量子化誤差データＤ１０ｅＡと、誤差拡散係数Ｃ２Ａ，Ｃ２Ｂ又はＣ２Ｃとの乗算結果を表す信号を、マルチプレクサ８０７を介して加算器８１８に出力する。さらに、フリップフロップ回路８０８，８０９，８１０はそれぞれ、現在処理中の画素データの１画素前の量子化誤差データＤ１０ｅＡと、誤差拡散係数Ｃ１Ａ，Ｃ１Ｂ又はＣ１Ｃとの乗算結果を表す信号を、マルチプレクサ８２０を介して加算器８１９に出力する。
【００５９】
図１２において、量子化回路１０Ａは、マルチプレクサ３１からのしきい値データを用いて補正後データＤ９ＡをＮ値の量子化データＤ１０ｑＡに量子化するとともに、補正後データＤ９Ａ及び量子化データＤ１０ｑＡに基づいて量子化誤差データＤ１０ｅＡを算出して、主走査誤差算出回路９の乗算器８１４〜８１６に出力する。
【００６０】
以上説明したように、本実施形態によれば、第１〜第３の色成分の画素データを含む画像データＤ５０−２Ａに対して主走査方向の誤差拡散処理を行うときにも、色成分毎に誤差算出回路及び量子化回路を設ける必要がなく、１つの主走査誤差算出回路９Ａと１つの量子化回路１０Ａのみを設ければよいので、従来技術に比較して画像処理装置の回路規模の増大を抑えることができる誤差拡散処理回路を提供できる。
【００６１】
なお、本実施形態に係る主走査誤差拡散処理回路１００Ａは、副走査方向の誤差拡散処理を行った後の画像データＤ５０−２Ａに対して主走査方向の誤差拡散処理を行ったが、本発明はこれに限らず、副走査方向の誤差拡散処理を行う前の画像データＤ５０−２Ａに対して主走査方向の誤差拡散処理を行ってもよい。
【００６２】
また、本実施形態において、主走査誤差拡散処理回路１００Ａは色分離回路８Ａを備えたが、本発明はこれに限らず、色分離回路８Ａを主走査誤差拡散処理回路１００Ａの外部に設けてもよい。
【００６３】
第３の実施形態．
図１４は、本発明の第３の実施形態に係る逐次処理回路３００の第１の動作モードにおける動作を示すブロック図であり、図１５は、図１４の逐次処理回路３００の第２の動作モードにおける動作を示すブロック図である。図１４及び図１５において、逐次処理回路３００は、入力される入力データＤ６０−１又はＤ６０−２に対してラベリング処理などの所定の処理を行う逐次データ算出回路２０１と、レジスタ３０２Ａ及び３０２Ｂと、切換制御回路３０３とを備えて構成される。逐次処理回路３００は、入力データＤ６０−１を処理する第１の動作モードと、入力データＤ６０−２を処理する第２の動作モードとを有する。入力データＤ６０−１は、第１の種類の入力データのデータワードＡ１，Ａ２，Ａ３，…を含む。また、入力データＤ６０−２は、第１の種類の入力データのデータワードＡ１，Ａ２，Ａ３，…と、第２の種類の入力データのデータワードＢ１，Ｂ２，Ｂ３，…とを、Ａ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，…の順序で交互に含む。入力データＤ６０−１及びＤ６０−２内の各データワードは、先頭から順に２個ずつ逐次データ算出回路２０１に出力される。ここで、例えば、第１の種類の入力データは画素データであり、第２の種類の入力データはテキストデータである。
【００６４】
図１４及び図１５において、逐次データ算出回路２０１は、受信された入力データＤ６０−１又はＤ６０−２を各データワードＡ１，Ａ２，Ａ３，…及びデータワードＢ１，Ｂ２，Ｂ３，…に分離して、分離後の各データワードＡ１，Ａ２，Ａ３，…及びデータワードＢ１，Ｂ２，Ｂ３，…に対して、所定の処理を逐次的に行い、処理後の出力データＲ１，Ｒ２，Ｒ３，…及びＳ１，Ｓ２，Ｓ３，…をレジスタ３０２Ａ及び３０２Ｂに出力する。一方、切換制御回路３０３は、逐次データ算出回路２０１における処理対象の入力データのデータワードの種類に対応して設けられたレジスタ３０２Ａ又は３０２Ｂへの書き込みを可能にするようにイネーブルする切換制御信号Ｓ３０３を発生して、レジスタ３０２Ａ及び３０２Ｂに出力する。これにより、レジスタ３０２Ａは、データワードＡ１，Ａ２，Ａ３，…を処理した後の出力データＲ１，Ｒ２，Ｒ３，…を格納し、レジスタ３０２Ｂは、データワードＢ１，Ｂ２，Ｂ３，…を処理した後の出力データＳ１，Ｓ２，Ｓ３，…を格納する。
【００６５】
以上説明したように、本実施形態によれば、２種類の入力データを含む入力データＤ６０−２に対して所定の逐次処理を行う際に、１つの逐次データ算出回路２０１のみを備えるので、従来技術に比較して、２種類の入力データ毎に逐次データ算出回路２０１を備える必要がなく、逐次処理回路３００の回路規模の増加を抑えることができる。
【００６６】
なお、本実施形態において、入力データＤ６０−２は第１及び第２の種類の入力データのデータワードを含んだが、本発明はこれに限らず、３種類以上の入力データのデータワードを含んでもよい。この場合、データワードの種類の数と同数のレジスタを設け、切換制御回路３０３は、逐次データ算出回路２０１における処理対象の種類の入力データに応じて、対応するレジスタのみを書き込み可能にするようにイネーブルする。
【産業上の利用可能性】
【００６７】
以上詳述したように、本発明に係る誤差拡散処理回路によれば、複数の色成分毎に、各色成分の画素データに基づいて算出される補正後データを量子化するためのしきい値データを予め格納するしきい値テーブルメモリと、処理対象の画素データの色成分を表す切換制御信号を発生し、しきい値テーブルメモリからのしきい値データの読み出しを制御する制御回路とを備え、制御回路は、切換制御信号に基づいて、処理対象の画素データに基づいて算出される補正後データを量子化するためのしきい値データを、しきい値テーブルメモリから読み出して量子化回路に出力し、誤差算出回路は、切換制御信号に従って、処理対象の画素データに基づいて補正後データを算出するので、複数の色成分の画素データを含む画像データに対して誤差拡散処理を行うときにも、色成分毎に誤差算出回路及び量子化回路を設ける必要がなく、１つの誤差算出回路と１つの量子化回路のみを設ければよいので、従来技術に比較して画像処理装置の回路規模の増大を抑えることができる誤差拡散処理回路を提供できる。
【００６８】
また、本発明に係る逐次処理回路によれば、入力データの種類に対応して設けられた複数のレジスタと、上記複数の種類の入力データを受信し、上記受信された各入力データに対して所定の処理を逐次的に行い、上記処理後の出力データを上記各レジスタに出力する逐次データ算出回路と、上記複数のレジスタのうち、上記逐次データ算出回路における処理対象の入力データの種類に対応して設けられたレジスタのみを書き込み可能にするようにイネーブルする切換信号を発生する制御回路とを備えたので、複数の種類の入力データ毎に逐次データ算出回路を備える必要がなく、従来技術に比較して逐次処理回路の回路規模の増加を抑えることができる。
【符号の説明】
【００６９】
１…シーケンサ、
２…しきい値アドレス生成回路、
３，３Ａ−１〜３Ａ−３…しきい値テーブルメモリ、
４…画素数設定レジスタ、
５…データタイプ選択レジスタ、
６…マルチプレクサ、
７，７Ａ…切換制御回路、
８，８Ａ…色分離回路、
９，９Ａ…主走査誤差算出回路、
１０，１０Ａ…量子化回路、
２０，２０Ａ…クロック生成回路、
３１…マルチプレクサ、
４０，４０Ａ…コントローラ、
５０，５０Ａ…入出力バッファ、
７１…インバータ、
７２…フリップフロップ回路、
１００，１００Ａ…主走査誤差拡散処理回路、
１００ｃ…制御回路、
１０１−１〜１０１−４…比較回路、
１０２…デコーダ、
１０３−１〜１０３−４…減算回路、
１０４…マルチプレクサ、
２０１，２０５…インバータ、
２０２，２０６…フリップフロップ回路、
２０３…オアゲート、
２０４，２０７，２０８…アンドゲート、
３００…逐次処理回路、
３０１…逐次データ算出回路、
３０２Ａ，３０２Ｂ…レジスタ、
３０３…切換制御回路、
８００〜８０２，８０４〜８０６，８０８〜８１０…フリップフロップ回路、
８０３，８０７，８１１，８１２，８１３，８２０…マルチプレクサ、
８１４〜８１６…乗算器、
８１７〜８１９…加算器、
８２１ａ，８２１ｂ，８２１ｃ，８２２ａ，８２２ｂ，８２２ｃ，８２３ａ，８２３ｂ，８２３ｃ…誤差拡散係数レジスタ、
９００，９０１，９０３，９０４，９０６，９０７…フリップフロップ回路、
９０２，９０５，９０８，９０９，９１１，９１４…マルチプレクサ、
９１０，９１２，９１５…乗算器、
９１３，９１６，９１７…加算器、
９２１ａ，９２１ｂ，９２２ａ，９２２ｂ，９２３ａ，９２３ｂ…誤差拡散係数レジスタ。
【先行技術文献】
【特許文献】
【００７０】
【特許文献１】特開２０００−１０８３８５号公報。
【特許文献２】特開平１１−１７７８１６号公報。
【特許文献３】特開２００４−３２８２６６号公報。
【技術分野】
【０００１】
本発明は、レーザプレンタ、デジタル複写機、カラーレーザプリンタ、デジタルカラー複写機などの画像処理装置のための誤差拡散処理回路及び逐次処理回路に関する。
【背景技術】
【０００２】
従来から、スキャナ又はディジタルカメラ等の入力装置によって読み取られた多値画像データを、プリンタ又はディスプレイ装置等の出力装置に出力する画像入出力システムが知られている。このような画像入出力システムでは、入力装置によって読み取られた多値（例えば、８ビットの精度ならば２５６階調である。）の画像データを出力装置から出力可能な階調数の量子化画像データに変換するために、誤差拡散法などを用いる疑似階調処理が行われる。誤差拡散法とは、元の多値画像データを量子化画像データに変換したときに発生する量子化誤差を周辺の画素に分散することにより量子化画像データ全体の誤差を低減する手法である。例えば、レッド及びグリーンなどの複数の色成分を含む多値画像データを量子化するための技術は、以下の特許文献１〜３に開示されている。
【０００３】
特許文献１に記載のカラーマルチヘッド型プリンタは、バッファメモリから読み出された画像データをイエロー、マゼンタ、シアン及びブラックにそれぞれ対応する４つの画像データに分離する色分離部と、色分離部からの画像データをそれぞれ２値化して出力する４つの２値化部を備えたことを特徴としている。
【０００４】
また、特許文献２に記載の画像処理方法は、複数の色成分をもつ多値画像データを、その解像度を維持したまま量子化する第一のモードと、一つの色成分を持つ多値画像データを、その解像度を増加させて量子化する第二のモードとを有する画像処理方法であって、前記第一のモードの場合は、入力される一つの色成分をもつ多値画像データを同一レベルの複数の多値データに分割した後、分割された多値データのそれぞれを量子化し、前記第二のモードの場合は、前記複数の色成分の多値画像データそれぞれを量子化することを特徴としている。
【０００５】
さらに、特許文献３に記載の量子化方法は、誤差拡散法を用いて多値画像情報をＮ（Ｎは２以上の整数）値に量子化する量子化方法において、誤差拡散法を用いて多値画像情報をＮ値に量子化する量子化工程と、前記量子化工程で発生した誤差データを累積拡散誤差としてメモリに蓄積する蓄積工程と、前記多値画像情報に対して要求された処理性能に応じて前記メモリへの蓄積を制御する制御工程とを有することを特徴としている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１〜３に記載の各技術によれば、複数の色成分を含む多値画像データを量子化するときに、上記各色成分に対応して誤差拡散処理回路及び量子化回路を設ける必要があった。同様に、色成分の増加とともに、ブルーノイズ減算処理回路又はラベリング処理回路などの逐次処理回路の数も増加した。このため、色成分の増加とともに画像処理装置の回路規模が増大するという課題があった。
【０００７】
本発明の目的は以上の問題点を解決し、多値画像データに含まれる色成分の数が増加しても、従来技術に比較して画像処理装置の回路規模の増大を抑えることができる誤差拡散処理回路及び逐次処理回路を提供することにある。
【課題を解決するための手段】
【０００８】
第１の発明に係る誤差拡散処理回路は、
処理対象の画素データに対して、量子化誤差データを累積してなる累積誤差データを加算して補正後データを算出する誤差算出回路と、
所定のしきい値データを用いて上記補正後データを量子化データに量子化するとともに、上記補正後データ及び上記量子化データに基づいて上記量子化誤差データを算出して、上記誤差算出回路に出力する量子化回路とを備えた誤差拡散処理回路において、
上記誤差拡散処理回路は、
複数の色成分毎に、上記各色成分の画素データに基づいて算出される補正後データを量子化するためのしきい値データを予め格納するしきい値テーブルメモリと、
上記処理対象の画素データの色成分を表す切換制御信号を発生し、上記しきい値テーブルメモリからのしきい値データの読み出しを制御する制御回路とを備え、
上記誤差算出回路は、
（ａ）複数の色成分に対応して設けられ、上記各色成分の画素データに対して誤差拡散処理を行うための誤差拡散係数をそれぞれ予め格納する複数の誤差拡散係数レジスタと、
（ｂ）複数の色成分に対応して設けられ、上記各色成分毎に上記累積誤差データを格納する複数の累積誤差レジスタとを備え、
上記誤差算出回路は、上記切換制御信号に基づいて、上記処理対象の画素データの色成分に対応して設けられた累積誤差レジスタに格納された累積誤差データを読み出し、上記読み出された累積誤差データを上記処理対象の画素データに加算することにより上記補正後データを算出して上記量子化回路に出力し、上記処理対象の画素データに対して誤差拡散処理を行うための誤差拡散係数を上記複数の誤差拡散係数レジスタから読み出し、上記読み出された誤差拡散係数と上記量子化回路から出力された量子化誤差データとに基づいて上記累積誤差データを算出し、上記算出された累積誤差データを上記処理対象の画素データの色成分に対応して設けられた累積誤差レジスタに格納し、
上記制御回路は、上記切換制御信号に基づいて、上記処理対象の画素データに基づいて算出される補正後データを量子化するためのしきい値データを、上記しきい値テーブルメモリから読み出して上記量子化回路に出力することを特徴とする。
【０００９】
上記誤差拡散処理回路において、１つの色成分の画素データを含む第１の画像データ又は複数の色成分の複数の画素データを含む第２の画像データを受信し、上記受信された第１又は第２の画像データを各色成分の画素データに分離して、上記分離後の各画素データを、上記処理対象の画素データとして、上記誤差算出回路に順次出力する色分離回路をさらに備えたことを特徴とする。
【００１０】
第２の発明に係る逐次処理回路は、複数の種類の入力データに対して所定の処理を行う逐次処理回路において、
上記各種類に対応して設けられた複数のレジスタと、
上記複数の種類の入力データを受信し、上記受信された各入力データに対して所定の処理を逐次的に行い、上記処理後の出力データを上記各レジスタに出力する逐次データ算出回路と、
上記複数のレジスタのうち、上記逐次データ算出回路における処理対象の入力データの種類に対応して設けられたレジスタのみを書き込み可能にするようにイネーブルする切換信号を発生する制御回路とを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明に係る誤差拡散処理回路によれば、複数の色成分毎に、各色成分の画素データに基づいて算出される補正後データを量子化するためのしきい値データを予め格納するしきい値テーブルメモリと、処理対象の画素データの色成分を表す切換制御信号を発生し、しきい値テーブルメモリからのしきい値データの読み出しを制御する制御回路とを備え、制御回路は、切換制御信号に基づいて、処理対象の画素データに基づいて算出される補正後データを量子化するためのしきい値データを、しきい値テーブルメモリから読み出して量子化回路に出力し、誤差算出回路は、切換制御信号に従って、処理対象の画素データに基づいて補正後データを算出するので、複数の色成分の画素データを含む画像データに対して誤差拡散処理を行うときにも、色成分毎に誤差算出回路及び量子化回路を設ける必要がなく、１つの誤差算出回路と１つの量子化回路のみを設ければよいので、従来技術に比較して画像処理装置の回路規模の増大を抑えることができる誤差拡散処理回路を提供できる。
【００１２】
また、本発明に係る逐次処理回路によれば、入力データの種類に対応して設けられた複数のレジスタと、上記複数の種類の入力データを受信し、上記受信された各入力データに対して所定の処理を逐次的に行い、上記処理後の出力データを上記各レジスタに出力する逐次データ算出回路と、上記複数のレジスタのうち、上記逐次データ算出回路における処理対象の入力データの種類に対応して設けられたレジスタのみを書き込み可能にするようにイネーブルする切換信号を発生する制御回路とを備えたので、複数の種類の入力データ毎に逐次データ算出回路を備える必要がなく、従来技術に比較して逐次処理回路の回路規模の増加を抑えることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係る主走査誤差拡散処理回路１００を備えた画像処理装置のブロック図である。
【図２】図１の主走査誤差算出回路９の回路図である。
【図３】図１の主走査誤差拡散処理回路１００の第１の動作モードにおいて、入出力バッファ５０から出力される画像データＤ５０−１のデータ配置図である。
【図４】図１の主走査誤差拡散処理回路１００の第２の動作モードにおいて、入出力バッファ５０から出力される画像データＤ５０−２のデータ配置図である。
【図５】第１の動作モードにおける図１の色分離回路８の動作を示すブロック図である。
【図６】（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、（ｂ）は、第１の動作モードにおける入力データＤ５０−１のタイミングチャートであり、（ｃ）は、第１の動作モードにおける色分離回路８からの画素データＤ８のタイミングチャートである。
【図７】第２の動作モードにおける図１の色分離回路８の動作を示すブロック図である。
【図８】（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、（ｂ）は、第２の動作モードにおける入力データＤ５０−２のタイミングチャートであり、（ｃ）は、第２の動作モードにおける色分離回路８からの画素データＤ８のタイミングチャートである。
【図９】（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、（ｂ）は、第１の動作モードにおける切換制御信号Ｓ７のタイミングチャートであり、（ｃ）は、第１の動作モードにおけるクロック信号Ｃ１のタイミングチャートであり、（ｄ）は、第１の動作モードにおけるクロック信号Ｃ２のタイミングチャートである。
【図１０】（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、（ｂ）は、第２の動作モードにおける切換制御信号Ｓ７のタイミングチャートであり、（ｃ）は、第２の動作モードにおけるクロック信号Ｃ１のタイミングチャートであり、（ｄ）は、第２の動作モードにおけるクロック信号Ｃ２のタイミングチャートである。
【図１１】図１のしきい値テーブルメモリ３に格納されるしきい値テーブルの一例を示す表である。
【図１２】本発明の第２の実施形態に係る主走査誤差拡散処理回路１００Ａを備えた画像処理装置のブロック図である。
【図１３】図１２の主走査誤差算出回路９Ａの回路図である。
【図１４】本発明の第３の実施形態に係る逐次処理回路３００の第１の動作モードにおける動作を示すブロック図である。
【図１５】図１４の逐次処理回路３００の第２の動作モードにおける動作を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１５】
第１の実施形態．
図１は、本発明の第１の実施形態に係る主走査誤差拡散処理回路１００を備えた画像処理装置のブロック図であり、図２は、図１の主走査誤差算出回路９の回路図である。図１の画像処理装置は、入出力バッファ５０と、主走査誤差拡散処理回路１００と、主走査誤差拡散処理回路１００の動作を制御するコントローラ４０とを備えて構成される。また、主走査誤差拡散処理回路１００は、制御回路１００ｃと、しきい値テーブルメモリ３と、色分離回路８と、主走査誤差算出回路９と、量子化回路１０と、クロック生成回路２０とを備えて構成される。また、制御回路１００ｃは、シーケンサ１と、しきい値アドレス生成回路２と、画素数設定レジスタ４と、データタイプ選択レジスタ５と、マルチプレクサ６と、切換制御回路７とを備えて構成される。さらに、切換制御回路７は、インバータ７１と、フリップフロップ回路７２とを備えて構成される。また、クロック生成回路２０は、インバータ２０１，２０５と、フリップフロップ回路２０２，２０６と、アンドゲート２０４，２０８，２０７と、オアゲート２０３とを備えて構成される。さらに、量子化回路１０は、比較回路１０１−１〜１０１−４と、減算回路１０３−１〜１−３−４と、デコーダ１０２と、マルチプレクサ１０４とを備えて構成される。そして、図２において、主走査誤差算出回路９は、マルチプレクサ９０２，９０５，９０８，９０９，９１１，９１４と、フリップフロップ回路９００，９０１，９０３，９０４，９０６，９０７と、乗算器９１０，９１２，９１５と、加算器９１３，９１６，９１７と、誤差拡散係数レジスタ９２１ａ，９２１ｂ，９２２ａ，９２２ｂ，９２３ａ，９２３ｂとを備えて構成される。なお、フリップフロップ回路９００，９０１，９０３，９０４，９０６，９０７はそれぞれ、データを格納する記憶レジスタである。
【００１６】
詳細後述するように、本実施形態に係る主走査誤差拡散処理回路１００は、第１及び第２の色成分毎に、各色成分の画素データに基づいて算出される補正後データＤ９を量子化するためのしきい値データを予め格納するしきい値テーブルメモリ３と、処理対象の画素データＤ８の色成分を表す切換制御信号Ｓ７を発生し、しきい値テーブルメモリ３からのしきい値データの読み出しを制御する制御回路１００ｃとを備える。さらに、主走査誤差算出回路９は、（ａ）第１の色成分に対応して設けられ、第１の色成分の画素データに対して誤差拡散処理を行うための誤差拡散係数Ｃ１Ａ，Ｃ２Ａ，Ｃ３Ａをそれぞれ予め格納する誤差拡散係数レジスタ９２１ａ，９２２ａ，９２３ａと、（ｂ）第２の色成分に対応して設けられ、第２の色成分の画素データに対して誤差拡散処理を行うための誤差拡散係数Ｃ１Ｂ，Ｃ２Ｂ，Ｃ３Ｂをそれぞれ予め格納する誤差拡散係数レジスタ９２１ｂ，９２２ｂ，９２３ｂと、（ｃ）第１の色成分に対応して設けられ、累積誤差データを格納するフリップフロップ回路９０６にてなる累積誤差レジスタと、（ｄ）第２の色成分に対応して設けられ、累積誤差データを格納するフリップフロップ回路９０７にてなる累積誤差レジスタとを備える。ここで、主走査誤差算出回路９は、切換制御信号Ｓ７に基づいて、処理対象の画素データＤ８の色成分に対応して設けられた累積誤差レジスタに格納された累積誤差データＤ９ｅを読み出し、上記読み出された累積誤差データＤ９ｅを処理対象の画素データＤ８に加算することにより補正後データＤ９を算出して量子化回路１０に出力し、処理対象の画素データＤ８に対して誤差拡散処理を行うための誤差拡散係数を誤差拡散係数レジスタ９２１ａ，９２２ａ，９２３ａ又は誤差拡散係数レジスタ９２１ｂ，９２２ｂ，９２３ｂから読み出し、上記読み出された誤差拡散係数と量子化回路１０から出力された量子化誤差データＤ１０ｅとに基づいて累積誤差データＤ９ｅを算出し、算出された累積誤差データＤ９ｅを処理対象の画素データＤ８の色成分に対応して設けられた累積誤差レジスタに格納することを特徴としている。さらに、制御回路１００ｃは、切換制御信号Ｓ７に基づいて、処理対象の画素データＤ８に基づいて算出される補正後データＤ９を量子化するためのしきい値データを、しきい値テーブルメモリ３から読み出して量子化回路１０に出力することを特徴としている。
【００１７】
図１において、コントローラ４０は、パルス形状を有するクロック信号Ｃ０を発生して、入出力バッファ５０と、しきい値アドレス生成回路２と、切換制御回路７のフリップフロップ回路７２のクロック入力端子と、色分離回路８と、クロック生成回路２０のインバータ２０１，２０５と、アンドゲート２０４の第１の入力端子と、アンドゲート２０８の第１の入力端子とに出力する。また、コントローラ４０は、シーケンサ１の動作を開始させるためのハイレベルのパルス形状を有するスタート信号Ｓｔを発生して、シーケンサ１に出力する。さらに、コントローラ４０は、ラインリセット信号Ｓｌｒを発生して、主走査誤差算出回路９のフリップフロップ回路９００，９０１，９０３，９０４，９０６，９０７の各反転リセット入力端子に出力する。
【００１８】
図１において、主走査誤差拡散処理回路１００は、第１の動作モードと第２の動作モードとを有する。第１の動作モードにおいて、主走査誤差拡散処理回路１００は、副走査方向の誤差拡散処理後の画像データＤ５０−１を入出力バッファ５０から読み出して受信し、受信された画像データＤ５０−１に対して主走査方向の誤差拡散処理を行い、誤差拡散処理後の４値の量子化値を含む量子化データＤ１０ｑ及び誤差値を含む量子化誤差データＤ１０ｅを、入出力バッファ５０に出力する。また、第２の動作モードにおいて、主走査誤差拡散処理回路１００は、副走査方向の誤差拡散処理後の画像データＤ５０−２を入出力バッファ５０から読み出して受信し、受信された画像データＤ５０−２に対して主走査方向の誤差拡散処理を行い、誤差拡散処理後の量子化値を含む量子化データＤ１０ｑ及び誤差値を含む量子化誤差データＤ１０ｅを、入出力バッファ５０に出力する。
【００１９】
図３は、図１の主走査誤差拡散処理回路１００の第１の動作モードにおいて、入出力バッファ５０から出力される画像データＤ５０−１のデータ配置図であり、図４は、図１の主走査誤差拡散処理回路１００の第２の動作モードにおいて、入出力バッファ５０から出力される画像データＤ５０−２のデータ配置図である。図３に示すように、画像データＤ５０−１は第１の色成分（本実施形態では、レッドである。）の画素データのデータワードＲ１，Ｒ２，Ｒ３，…を含む。また、図４に示すように、画像データＤ５０−２は、第１の色成分のデータワードＲ１，Ｒ２，Ｒ３，…と、第２の色成分（本実施形態では、グリーンである。）のデータワードＧ１，Ｇ２，Ｇ３，…とを、Ｒ１，Ｇ１，Ｒ２，Ｇ２，Ｒ３，Ｇ３，…の順序で交互に含む。ここで、各データワードは、１画素分の多値の画素データに対応する。入出力バッファ５０は、画像データＤ５０−１又はＤ５０−２内の各データワードを、先頭から順に２個ずつ出力する。
【００２０】
図１において、データタイプ選択レジスタ５は、入出力バッファ５０に格納されている画像データのタイプが画像データＤ５０−１及びＤ５０−２のうちのいずれであるかを識別するためのデータを予め格納している。データタイプ選択レジスタ５は、入出力バッファ５０が画像データＤ５０−１を格納しているときには、ローレベルのデータタイプ選択信号Ｓ５を、シーケンサ１と、マルチプレクサ６と、オアゲート２０３の非反転入力端子と、アンドゲート２０７の反転入力端子とに出力する。一方、入出力バッファ５０が画像データＤ５０−２を格納しているときには、データタイプ選択レジスタ５は、ハイレベルのデータタイプ選択信号Ｓ５を、シーケンサ１と、マルチプレクサ６と、オアゲート２０３の非反転入力端子と、アンドゲート２０７の反転入力端子とに出力する。また、画素数設定レジスタ４は、入出力バッファ５０から読み出すべき画像データＤ５０−１又はＤ５０−２の画素数を表すデータを予め格納し、当該画素数を含む出力信号Ｓ４をシーケンサ１に出力する。
【００２１】
また、図１において、シーケンサ１は、コントローラ４０からのハイレベルのパルス形状を有するスタート信号Ｓｔに応答して、動作を開始する。そして、画素数設定レジスタ４からの出力信号Ｓ４に従って、入出力バッファ５０に対して、入出力バッファ５０内の所定のアドレスから所定の回数だけ、画像データＤ５０−１又はＤ５０−２を２データワードずつ読み出すように制御するための制御信号Ｓ１ｃ及びアドレス信号Ｓ１ａを出力する。これに応答して、入出力バッファ５０は、クロック信号Ｃ０に従って、画像データＤ５０−１又はＤ５０−２を２データワードずつ読み出して、色分離回路８に出力する。例えば、入出力バッファ５０は、図３の画像データＤ５０−１を出力する場合、第１のタイミングで画像データＤ５０−１のデータワードＲ１及びＲ２を出力し、次に、第２のタイミングで画像データＤ５０−１のデータワードＲ３及びＲ４を出力する。また、入出力バッファ５０は、図４の画像データＤ５０−２を出力する場合、第１のタイミングで画像データＤ５０−１のデータワードＲ１及びＧ１を出力し、次に、第２のタイミングで画像データＤ５０−１のデータワードＲ２及びＧ２を出力する。
【００２２】
さらに、図１において、シーケンサ１は、コントローラ４０からのハイレベルのパルス形状を有するスタート信号Ｓｔに応答して、ハイレベルの下位アドレス制御信号Ｓ１ｇを発生してしきい値アドレス生成回路２に出力する。ここで、しきい値アドレス生成回路２はカウンタ回路であって、下位アドレス制御信号Ｓ１ｇのレベルがハイレベルであるときに、クロック信号Ｃ０の立ち上がりエッジの各タイミングにおいてカウント値を１だけインクリメントし、当該カウント値を表す出力信号Ｓ２を、しきい値テーブルメモリ３内のアドレスのうちの最上位ビット以外の下位アドレスの値として、しきい値テーブルメモリ３に出力する。なお、しきい値アドレス生成回路２のカウント値のビット数は、画像データＤ５０−１又はＤ５０−２の最大の画素数をカウント可能なように設定されている。
【００２３】
またさらに、図１において、シーケンサ１は、コントローラ４０からのハイレベルのパルス形状を有するスタート信号Ｓｔに応答して、ローレベルの出力信号Ｓ１ｌをマルチプレクサ６に出力する。さらに、シーケンサ１は、データタイプ選択レジスタ５からのローレベルのデータタイプ選択信号Ｓ５に応答して、ローレベルのリセット信号Ｓ１ｒを発生してフリップフロップ回路７２の反転リセット入力端子に出力する一方、データタイプ選択レジスタ５からのハイレベルのデータタイプ選択信号Ｓ５に応答して、ハイレベルのリセット信号Ｓ１ｒを発生してフリップフロップ回路７２の反転リセット入力端子に出力する。
【００２４】
図１の切換制御回路７において、フリップフロップ回路７２からの切換制御信号Ｓ７は、インバータ７１を介してフリップフロップ回路７２の入力端子に戻されるとともに、マルチプレクサ６と、主走査誤差算出回路９のマルチプレクサ９０２，９０５，９０８，９０９，９１１，９１４と、クロック生成回路２０のフリップフロップ回路２０２，２０６に出力される。図９（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、図９（ｂ）は、第１の動作モードにおける切換制御信号Ｓ７のタイミングチャートである。図９（ｂ）に示すように、第１の動作モードにおいて、フリップフロップ回路７２は、シーケンサ１からのローレベルの出力信号Ｓ１ｌに応答して、ローレベルの切換制御信号Ｓ７を発生する。また、図１０（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、図１０（ｂ）は、第２の動作モードにおける切換制御信号Ｓ７のタイミングチャートである。図１０（ｂ）に示すように、第２の動作モードにおいて、フリップフロップ回路７２は、クロック信号Ｃ０の周期の２倍の周期を有し、かつ、クロック信号Ｃ０の立ち上がりエッジの各タイミングにおいて立ち上がりと立ち下がりを交互に繰り返すパルス形状の切換制御信号Ｓ７を発生する。詳細後述するように、切換制御信号Ｓ７は、色分離回路８から出力される処理対象の画素データＤ８の色成分を表す。具体的には、色分離回路８から出力される処理対象の画素データＤ８の色成分が第１の色成分であるときは切換制御信号Ｓ７のレベルはローレベルになる一方、色分離回路８から出力される処理対象の画素データＤ８の色成分が第２の色成分であるときは切換制御信号Ｓ７のレベルはハイレベルになるように設定されている。
【００２５】
また、図１において、マルチプレクサ６は、データタイプ選択レジスタ５からのローレベルのデータタイプ選択信号Ｓ５に応答して、シーケンサ１からの出力信号Ｓ１ｌを、しきい値テーブルメモリ３内のアドレスのうちの最上位ビットの値を表す出力信号Ｓ６としてしきい値テーブルメモリ３に出力する一方、データタイプ選択レジスタ５からのハイレベルのデータタイプ選択信号Ｓ５に応答して、切換制御回路７からの切換制御信号Ｓ７を、出力信号Ｓ６としてしきい値テーブルメモリ３に出力する。
【００２６】
図１において、しきい値テーブルメモリ３は、主走査誤差算出回路９から出力される補正後データＤ９を４値の量子化データＤ１０ｑに量子化するためのしきい値を含むしきい値テーブルを予め格納する。図１１は、図１のしきい値テーブルメモリ３に格納されるしきい値テーブルの一例を示す表である。図１１において、しきい値テーブルメモリ３内のアドレスのうち、最上位ビットが０である各アドレスには、第１の色成分（レッド）の画素データに基づいて算出される補正後データＤ９を量子化するための４個のしきい値データの組がそれぞれ格納される。また、しきい値テーブルメモリ３内のアドレスのうち、最上位ビットが１である各アドレスには、第２の色成分（グリーン）の画素データに基づいて算出される補正後データＤ９を量子化するための４個のしきい値データの組がそれぞれ格納される。制御回路１００ｃは、マルチプレクサ６からの出力信号Ｓ６に含まれるアドレスの最上位ビットの値と、しきい値アドレス生成回路２からの出力信号Ｓ２に含まれるアドレスの最上位ビット以外の下位ビットの値とに対応するしきい値テーブルメモリ３のアドレスに格納された４個のしきい値データを読み出して、比較回路１０１−１及び減算回路１０３−１と、比較回路１０１−２及び減算回路１０３−２と、比較回路１０１−３及び減算回路１０３−３と、比較回路１０１−４及び減算回路１０３−４とに、それぞれ出力する。
【００２７】
なお、しきい値テーブルメモリ３は、４個のしきい値データの総ビット数に対応するビット幅を有し、画素数設定レジスタ４に格納される画素数と色成分数（２である。）とを乗じた個数のデータワード数を有する。また、各しきい値データのビット幅は、画像データＤ５０−１及びＤ５０−２に含まれる各画素データの最大のビット幅以上の値に設定される。
【００２８】
次に、図５〜図８を参照して、色分離回路８の動作を説明する。図５は、第１の動作モードにおける図１の色分離回路８の動作を示すブロック図である。また、図６（ａ）は、図１のクロック信号Ｃ０のタイミングチャートであり、図６（ｂ）は、第１の動作モードにおける入力データＤ５０−１のタイミングチャートであり、図６（ｃ）は、第１の動作モードにおける色分離回路８からの画素データＤ８のタイミングチャートである。図５及び図６（ａ），（ｂ）に示すように、第１の動作モードにおいて、クロック信号Ｃ０の連続する立ち上がりエッジのタイミングｔ１及びｔ２の間の期間において、データワードＲ１及びＲ２を含む画像データＤ５０−１が出力され、クロック信号Ｃ０の連続する立ち上がりエッジのタイミングｔ３及びｔ４の間の期間において、データワードＲ３及びＲ４を含む画像データＤ５０−１が出力される。これに応答して、色分離回路８は、図６（ｃ）に示すように、タイミングｔ１において画像データＤ５０−１をデータワードＲ１及びＲ２に分離し、タイミングｔ１からｔ２までの期間においてデータワードＲ１を含む画素データＤ８を出力し、タイミングｔ２からｔ３までの期間においてデータワードＲ２を含む画素データＤ８を出力する。さらに、色分離回路８は、タイミングｔ３において画像データＤ５０−１をデータワードＲ３及びＲ４に分離し、タイミングｔ３からｔ４までの期間においてデータワードＲ３を含む画素データＤ８を出力し、タイミングｔ４からｔ５までの期間においてデータワードＲ４を含む画素データＤ８を出力する。以下同様に、色分離回路８は、クロック信号Ｃ０の各立ち上がりエッジのタイミングｔｍからｔｍ＋１（ｍ＝１，２，…）までの各期間において、データワードＲｍを含む画素データＤ８を出力する。これにより、色分離回路８は、第１の動作モードにおいて、画像データＤ５０−１を第１の色成分の２つの画素データに分離して、処理対象の画素データＤ８として、順次、主走査誤差算出回路９の加算器９１７に出力する。
【００２９】
また、図７は、第２の動作モードにおける図１の色分離回路８の動作を示す図であり、図８（ａ）は、図１のクロック信号Ｃ０のタイミングチャートである。さらに、図８（ｂ）は、第２の動作モードにおける入力データＤ５０−２のタイミングチャートであり、図８（ｃ）は、第２の動作モードにおける色分離回路８からの画素データＤ８のタイミングチャートである。図７及び図８（ａ），（ｂ）に示すように、第２の動作モードにおいて、クロック信号Ｃ０の連続する立ち上がりエッジのタイミングｔ１及びｔ２の間の期間において、データワードＲ１及びＧ１を含む画像データＤ５０−２が出力され、クロック信号Ｃ０の連続する立ち上がりエッジのタイミングｔ３及びｔ４の間の期間において、データワードＲ２及びＧ２を含む画像データＤ５０−２が出力される。これに応答して、色分離回路８は、図８（ｃ）に示すように、タイミングｔ１において画像データＤ５０−２をデータワードＲ１及びＧ１に分離し、タイミングｔ１からｔ２までの期間においてデータワードＲ１を含む画素データＤ８を出力し、タイミングｔ２からｔ３までの期間においてデータワードＧ１を含む画素データＤ８を出力する。さらに、色分離回路８は、タイミングｔ３において画像データＤ５０−２をデータワードＲ２及びＧ２に分離し、タイミングｔ３からｔ４までの期間においてデータワードＲ２を含む画素データＤ８を出力し、タイミングｔ４からｔ５までの期間においてデータワードＧ２を含む画素データＤ８を出力する。以下同様に、色分離回路８は、クロック信号Ｃ０の各立ち上がりエッジのタイミングｔｊからｔｊ＋１（ｊ＝１，３，…）まで各期間において、データワードＲ（ｊ＋１）／２を含む画素データＤ８を出力し、クロック信号Ｃ０の各立ち上がりエッジのタイミングｔｋからｔｋ＋１（ｊ＝２，４，…）まで各期間において、データワードＲｋ／２を含む画素データＤ８を出力する。これにより、色分離回路８は、第２の動作モードにおいて、画像データＤ５０−２を第１の色成分の画素データ及び第２の色成分の画素データに分離して、処理対象の画素データＤ８として、交互に、主走査誤差算出回路９の加算器９１７に出力する。
【００３０】
次に、図１，図９及び図１０を参照して、クロック生成回路２０の構成及び動作を説明する。図１において、クロック信号Ｃ０はインバータ２０１を介してフリップフロップ回路２０２のクロック入力端子に出力されるとともに、インバータ２０５を介してフリップフロップ回路２０６のクロック入力端子に出力される。フリップフロップ回路２０２からの出力信号はオアゲート２０３の反転入力端子に出力され、オアゲート２０３からの出力信号はアンドゲート２０４の第２の入力端子に出力される。そして、アンドゲート２０４からの出力信号は、クロック信号Ｃ１として、主走査誤差算出回路９のフリップフロップ回路９００、９０３、９０６の各クロック入力端子に出力される。一方、フリップフロップ回路２０６からの出力信号はアンドゲート２０７の非反転入力端子に出力され、アンドゲート２０７からの出力信号はアンドゲート２０８の第２の入力端子に出力される。そして、アンドゲート２０８からの出力信号は、クロック信号Ｃ２として、主走査誤差算出回路９のフリップフロップ回路９０１、９０４、９０７の各クロック入力端子に出力される。
【００３１】
図９（ｃ）は、第１の動作モードにおけるクロック信号Ｃ１のタイミングチャートであり、図９（ｄ）は、第１の動作モードにおけるクロック信号Ｃ２のタイミングチャートである。図９（ｃ）及び（ｄ）に示すように、第１の動作モードにおいて、クロック信号Ｃ０と同期したクロック信号Ｃ１、及び、ローレベルのクロック信号Ｃ２が発生される。また、図１０（ｃ）は、第２の動作モードにおけるクロック信号Ｃ１のタイミングチャートであり、図１０（ｄ）は、第２の動作モードにおけるクロック信号Ｃ２のタイミングチャートである。図１０（ｃ）及び（ｄ）に示すように、第２の動作モードにおいて、切換制御信号Ｓ７の立ち上がりエッジの各タイミングで立ち上がるクロック信号Ｃ１、及び、切換制御信号Ｓ７の立ち下がりエッジの各タイミングで立ち上がるクロック信号Ｃ２が発生される。すなわち、切換制御信号Ｓ７のレベルがハイレベルのときには、クロック信号Ｃ０と同相のクロック信号Ｃ１と、ローレベルのクロック信号Ｃ２とが発生される一方、切換制御信号Ｓ７のレベルがローレベルのときには、クロック信号Ｃ０と同相のクロック信号Ｃ２と、ローレベルのクロック信号Ｃ１とが発生される。
【００３２】
次に、図２を参照して、主走査誤差算出回路９の構成を説明する。図２において、量子化回路１０からの量子化誤差データＤ１０ｅは、乗算器９１０、９１２及び９１５に出力される。また、誤差拡散係数レジスタ９２１ａ，９２２ａ，９２３ａはそれぞれ、第１の色成分に関する誤差拡散係数Ｃ１Ａ，Ｃ２Ａ，Ｃ３Ａを予め格納し、誤差拡散係数レジスタ９２１ｂ，９２２ｂ，９２３ｂはそれぞれ、第２の色成分に関する誤差拡散係数Ｃ１Ｂ，Ｃ２Ｂ，Ｃ３Ｂを予め格納している。マルチプレクサ９０９は、ローレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２１ａから誤差拡散係数Ｃ３Ａを読み出して乗算器９１０に出力する一方、ハイレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２１ｂから誤差拡散係数Ｃ３Ｂを読み出して乗算器９１０に出力する。乗算器９１０は、マルチプレクサ９０９からの誤差拡散係数Ｃ３Ａ又はＣ３Ｂと、量子化誤差データＤ１０ｅとを乗算して、乗算結果の信号をフリップフロップ回路９００及び９０１の各入力端子に出力する。さらに、マルチプレクサ９０２は、ローレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９００からの出力信号を加算器９１３に出力する一方、ハイレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９０１からの出力信号を加算器９１３に出力する。
【００３３】
また、図２において、マルチプレクサ９１１は、ローレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２２ａから誤差拡散係数Ｃ２Ａを読み出して乗算器９１２に出力する一方、ハイレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２２ｂから誤差拡散係数Ｃ２Ｂを読み出して乗算器９１２に出力する。乗算器９１２は、マルチプレクサ９１１からの誤差拡散係数Ｃ２Ａ又はＣ２Ｂと、量子化誤差データＤ１０ｅとを乗算して、乗算結果の信号を加算器９１３に出力する。さらに、加算器９１３は、乗算器９１２からの出力信号とマルチプレクサ９０２からの出力信号とを加算して、加算結果の信号をフリップフロップ回路９０３及び９０４の各入力端子に出力する。そして、マルチプレクサ９０５は、ローレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９０３からの出力信号を加算器９１６に出力する一方、ハイレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９０４からの出力信号を加算器９１６に出力する。
【００３４】
さらに、図２において、ルチプレクサ９１４は、ローレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２１ａから誤差拡散係数Ｃ１Ａを読み出して乗算器９１５に出力する一方、ハイレベルの切換制御信号Ｓ７に応答して誤差拡散係数レジスタ９２１ｂから誤差拡散係数Ｃ１Ｂを読み出して乗算器９１５に出力する。乗算器９１５は、マルチプレクサ９１４からの誤差拡散係数Ｃ１Ａ又はＣ１Ｂと、量子化誤差データＤ１０ｅとを乗算して、乗算結果の信号を加算器９１６に出力する。さらに、加算器９１６は、乗算器９１５からの出力信号とマルチプレクサ９０５からの出力信号とを加算して、加算結果の信号をフリップフロップ回路９０６及び９０７の各入力端子に出力する。そして、マルチプレクサ９０８は、ローレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９０６からの出力信号を累積誤差データＤ９ｅとして加算器９１７に出力する一方、ハイレベルの切換制御信号Ｓ７に応答してフリップフロップ回路９０７からの出力信号を累積誤差データＤ９ｅとして加算器９１７に出力する。加算器９１７は、色分離回路８からの画素データＤ８とフリップフロップ回路９０８からの累積誤差データＤ９ｅとを加算して、加算結果を示す信号を、補正後データＤ９として量子化回路１０の比較回路１０１〜１０１−４及び減算回路１０３−１〜１０３−４に出力する。
【００３５】
なお、図２において、フリップフロップ回路９００、９０３、９０６はクロック信号Ｃ１に従って動作し、フリップフロップ回路９０１、９０４、９０７はクロック信号Ｃ２に従って動作する。また、フリップフロップ回路９００，９０１，９０３，９０４，９０６，９０７はそれぞれ、ローレベルのラインリセット信号Ｓｌｒに応答してリセットされる。さらに、フリップフロップ回路９００，９０１，９０３，９０４，９０６，９０７はそれぞれ、多ビットのフリップフロップ回路であり、入力されるデータのビット幅に対応するビット幅を有する。
【００３６】
図１の量子化回路１０において、比較回路１０１−１〜１０１−４はそれぞれ、主走査誤差算出回路９からの補正後データＤ９と、しきい値テーブルメモリ３からのしきい値データとを比較し、比較結果を表す信号をデコーダ１０２に出力する。そして、デコーダ１０２は、比較回路１０１−１〜１０１−４からの出力信号をデコードして、デコード結果のデータを量子化データＤ１０ｑとしてマルチプレクサ１０４及び入出力バッファ５０に出力する。一方、減算回路１０３−１〜１０３−４はそれぞれ、主走査誤差算出回路９からの補正後データＤ９から、しきい値テーブルメモリ３からのしきい値データを減算し、減算結果を表す信号をマルチプレクサ１０４に出力する。マルチプレクサ１０４は、量子化データＤ１０ｑに基づいて、減算回路１０３−１〜１０３−４からの出力信号のうち、当該量子化データＤ１０ｑに対応する信号を、量子化誤差データＤ１０ｅとして入出力バッファ５０及び主走査誤差算出回路９の乗算器９１０、９１２、９１５に出力する。
【００３７】
次に、以上のように構成された主走査誤差拡散処理回路１００の第１及び第２の動作モードにおける各動作を説明する。
【００３８】
（１）第１の動作モード．
第１の動作モードでは、色分離回路８は、第１の色成分のデータワードＲ１，Ｒ２，…を含む各画素データＤ８を主走査誤差算出回路９に出力する。また、第１の動作モードでは、マルチプレクサ６からの出力信号Ｓ６のレベルはローレベルであるので、色分離回路８から第１の色成分のデータワードＲ１，Ｒ２，…を含む各画素データＤ８が主走査誤差算出回路９に出力される各タイミングにおいて、しきい値テーブルメモリ３内の最上位ビットが０である各アドレスから、第１の色成分の画素データに基づいて算出される補正後データＤ９を量子化するための４個のしきい値データが出力される。また、図９（ａ）〜図９（ｄ）に示すように、第１の動作モードでは、ローレベルの切換制御信号Ｓ７と、クロック信号Ｃ０に同期したクロック信号Ｃ１と、ローレベルのクロック信号Ｃ２とが発生される。従って、主走査誤差算出回路９において、フリップフロップ回路９００は、現在処理中の画素データの３画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ３Ａとの乗算結果を表す信号を、マルチプレクサ９０２を介して加算器９１３に出力する。また、フリップフロップ回路９０３は、現在処理中の画素データの２画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ２Ａとの乗算結果を表す信号とマルチプレクサ９０２からの出力信号との加算結果の信号（累積誤差を表す。）を、マルチプレクサ９０５を介して加算器９１６に出力する。また、フリップフロップ回路９０６は、現在処理中の画素データの１画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ１Ａとの乗算結果を表す信号とマルチプレクサ９０５からの出力信号との加算結果の信号を、累積誤差データＤ９ｅとして、マルチプレクサ９０８を介して加算器９１７に出力する。そして、加算器９１７は、画素データＤ８にマルチプレクサ９０８からの累積誤差データＤ９ｅを加算して、補正後データＤ９を生成する。以上説明したように、第１の動作モードにおいて、主走査誤差拡散処理回路１００は、従来技術に係る主走査誤差拡散処理回路と同様に動作する。
【００３９】
（２）第２の動作モード．
図１０（ａ）〜図１０（ｄ）に示すように、第２の動作モードでは、フリップフロップ回路７２は、クロック信号Ｃ０の立ち上がりエッジの各タイミングにおいて立ち上がりと立ち下がりを交互に繰り返し、かつ、クロック信号Ｃ０の周期の２倍の周期を有するパルス形状の切換制御信号Ｓ７を発生する。さらに、切換制御信号Ｓ７はマルチプレクサ６を介して出力信号Ｓ６としてしきい値テーブルメモリ３に出力されるので、色分離回路８から第１の色成分のデータワードＲ１，Ｒ２，…を含む各画素データＤ８が主走査誤差算出回路９に出力される各タイミングにおいて、しきい値テーブルメモリ３内の最上位ビットが０である各アドレスから、第１の色成分の画素データに基づいて算出される補正後データＤ９を量子化するための４個のしきい値データが出力される。また、色分離回路８から第２の色成分の画素データＧ１，Ｇ２，…を含む各画素データＤ８が主走査誤差算出回路９に出力される各タイミングにおいて、しきい値テーブルメモリ３内の最上位ビットが１である各アドレスから、第２の色成分の画素データに基づいて算出される補正後データＤ９を量子化するための４個のしきい値データが出力される。
【００４０】
また、図１０（ａ）〜図１０（ｄ）に示すように、第２の動作モードでは、切換制御信号Ｓ７の立ち上がりエッジの各タイミングで立ち上がるクロック信号Ｃ１、及び、切換制御信号Ｓ７の立ち下がりエッジの各タイミングで立ち上がるクロック信号Ｃ２が発生される。従って、主走査誤差算出回路９は、切換制御信号Ｓ７のレベルがローレベルである各期間において、第１の動作モードと同様に動作し、第１の色成分の画素データを含む画素データＤ８に基づいて補正後データＤ９を算出する。また、切換制御信号Ｓ７のレベルがハイレベルである各期間において、以下のように、第２の色成分の画素データを含む画素データＤ８に基づいて補正後データＤ９を算出する。
【００４１】
主走査誤差算出回路９において、フリップフロップ回路９０１は、現在処理中の画素データの３画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ３Ｂとの乗算結果を表す信号を、マルチプレクサ９０２を介して加算器９１３に出力する。また、フリップフロップ回路９０４は、現在処理中の画素データの２画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ２Ｂとの乗算結果を表す信号とマルチプレクサ９０２からの出力信号との加算結果の信号（累積誤差を表す。）を、マルチプレクサ９０５を介して加算器９１６に出力する。また、フリップフロップ回路９０７は、現在処理中の画素データの１画素前の量子化誤差データＤ１０ｅと誤差拡散係数Ｃ１Ｂとの乗算結果を表す信号とマルチプレクサ９０５からの出力信号との加算結果の信号を、累積誤差データＤ９ｅとして、マルチプレクサ９０８を介して加算器９１７に出力する。そして、加算器９１７は、画素データＤ８にマルチプレクサ９０８からの累積誤差データＤ９ｅを加算して、補正後データＤ９を生成する。
【００４２】
以上詳述したように、本実施形態に係る主走査誤差拡散処理回路１００は、第１及び第２の色成分毎に、各色成分の画素データに基づいて算出される補正後データＤ９を量子化するためのしきい値データを予め格納するしきい値テーブルメモリ３と、処理対象の画素データＤ８の色成分を表す切換制御信号Ｓ７を発生し、しきい値テーブルメモリ３からのしきい値データの読み出しを制御する制御回路１００ｃとを備え、制御回路１００ｃは、切換制御信号Ｓ７に基づいて、処理対象の画素データＤ８に基づいて算出される補正後データＤ９を量子化するためのしきい値データを、しきい値テーブルメモリ３から読み出して量子化回路１０に出力し、主走査誤差算出回路９は、切換制御信号Ｓ７に従って、処理対象の画素データＤ８に基づいて補正後データＤ９を算出する。従って、第１及び第２の色成分の画素データを含む画像データＤ５０−２に対して主走査方向の誤差拡散処理を行うときにも、色成分毎に誤差算出回路及び量子化回路を設ける必要がなく、１つの主走査誤差算出回路９と１つの量子化回路１０のみを設ければよいので、従来技術に比較して画像処理装置の回路規模の増大を抑えることができる誤差拡散処理回路を提供できる。
【００４３】
なお、本実施形態において、量子化回路１０は補正後データＤ９を４値の量子化データＤ１０ｑに量子化したが、本発明はこれに限らず、２値以上のＮ値の量子化データＤ１０ｑに量子化してもよい。この場合、しきい値テーブルメモリ３は、各色成分の画素データに基づいて算出される補正後データＤ９をＮ値の量子化データに量子化するためのしきい値データを格納する。
【００４４】
また、本実施形態において、主走査誤差拡散処理回路１００は色分離回路８を備えたが、本発明はこれに限らず、色分離回路８を主走査誤差拡散処理回路１００の外部に設けてもよい。
【００４５】
さらに、本実施形態において、画像データＤ５０−２は第１及び第２の色成分の画素データを含んだが、本発明はこれに限らず、３個以上のＭ個の色成分の画素データを含んでもよい。この場合、色分離回路８は、所定の各処理タイミングにおいて、入力される画像データＤ５０−２をＭ個の画素データに分離して、分離後の画素データを、処理対象の画素データＤ８として、後段の主走査誤差算出回路９に、順次出力する。さらに、切換制御回路７は、処理対象の画素データＤ８の色成分を表す切換制御信号Ｓ７を発生して主走査誤差算出回路９と、クロック生成回路２０と、しきい値テーブルメモリ３に出力する。しきい値テーブルメモリ３は、上記各色成分の画素データに基づいて算出される各補正後データＤ９を量子化するためのしきい値データを、上記各色成分毎に格納し、切換制御信号Ｓ７に応答して、処理対象の画素データＤ８を量子化するためのしきい値データを量子化回路１０に出力する。さらに、クロック生成回路２０は、互いに異なるタイミングで立ち上がるＭ個のクロック信号を発生して、主走査誤差算出回路９に出力するように構成される。主走査誤差算出回路９は、各色成分の画素データに対して誤差拡散処理を行うための誤差拡散係数をそれぞれ格納する複数の誤差拡散係数レジスタを備えるように構成され、切換制御信号Ｓ７に基づいて、処理対象の色成分の画素データの誤差拡散係数を読み出し、読み出された誤差拡散係数と、量子化回路１０からの量子化誤差データＤ１０ｅとに基づいて累積誤差データＤ９ｅを算出し、色分離回路８からの画素データＤ８と累積誤差データＤ９ｅとを加算して、補正後データＤ９を算出する。補正後データＤ９は量子化回路１０に出力され、量子化回路１０は、補正後データＤ９をしきい値テーブルメモリ３からのしきい値データを用いて量子化して量子化データＤ１０ｑを算出するとともに、量子化誤差データＤ１０ｅを算出して主走査誤差算出回路９に出力する。
【００４６】
またさらに、本実施形態に係る主走査誤差拡散処理回路１００はマルチプレクサ６を備えた。しかしながら、切換制御信号Ｓ７はマルチプレクサ６からの出力信号Ｓ６と実質的に同一であるので、マルチプレクサ６を設けずに、切換制御信号Ｓ７を、直接、しきい値テーブルメモリ３に出力してもよい。この場合、シーケンサ１は出力信号Ｓ１ｌを発生する必要はない。
【００４７】
また、本実施形態に係る主走査誤差拡散処理回路１００は、副走査方向の誤差拡散処理を行った後の画像データＤ５０−１又はＤ５０−２に対して主走査方向の誤差拡散処理を行ったが、本発明はこれに限らず、副走査方向の誤差拡散処理を行う前の画像データＤ５０−１又はＤ５０−２に対して主走査方向の誤差拡散処理を行ってもよい。
【００４８】
第２の実施形態．
図１２は、本発明の第２の実施形態に係る主走査誤差拡散処理回路１００Ａを備えた画像処理装置のブロック図であり、図１３は、図１２の主走査誤差算出回路９Ａの回路図である。本実施形態に係る主走査誤差拡散処理回路１００Ａは、第１の実施形態に係る主走査誤差拡散処理回路１００に比較して、第１色成分（本実施形態では、レッドである。）のデータワードＲ１，Ｒ２，Ｒ３，…と、第２の色成分（本実施形態では、グリーンである。）のデータワードＧ１，Ｇ２，Ｇ３，…と、第３の色成分（本実施形態では、ブルーである。）とを、Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，Ｒ３，Ｇ３，Ｂ３…の順序で交互に含む画像データＤ５０−２Ａに対して、色成分毎に誤差拡散処理を行う点が異なる。
【００４９】
図１２の画像処理装置は、入出力バッファ５０Ａと、主走査誤差拡散処理回路１００Ａと、主走査誤差拡散処理回路１００Ａの動作を制御するコントローラ４０Ａとを備えて構成される。また、主走査誤差拡散処理回路１００Ａは、切換制御回路７Ａと、しきい値テーブルメモリ３Ａ−１，３Ａ−２，３Ａ−３と、マルチプレクサ３１と、色分離回路８Ａと、主走査誤差算出回路９Ａと、量子化回路１０Ａと、クロック生成回路２０Ａとを備えて構成される。さらに、図１３において、主走査誤差算出回路９Ａは、マルチプレクサ８０３，８０７，８１１，８１２，８１３，８２０と、フリップフロップ回路８００〜８０２，８０４〜８０６，８０８〜８１０と、乗算器８１４〜８１６と、加算器８１７〜８１９と、誤差拡散係数レジスタ８２１ａ，８２１ｂ，８２１ｃ，８２２ａ，８２２ｂ，８２２ｃ，８２３ａ，８２３ｂ，８２３ｃとを備えて構成される。なお、フリップフロップ回路８００，８０４，８０８はそれぞれ、第１の色成分に対応して設けられ、累積誤差データを格納する累積誤差レジスタである。また、フリップフロップ回路８０１，８０５，８０９はそれぞれ、第２の色成分に対応して設けられ、累積誤差データを格納する累積誤差レジスタである。さらに、フリップフロップ回路８０２，８０６，８１０はそれぞれ、第３の色成分に対応して設けられ、累積誤差データを格納する累積誤差レジスタである。
【００５０】
図１２において、コントローラ４０Ａは、パルス形状を有するクロック信号Ｃ０を発生して、入出力バッファ５０Ａと、切換制御回路７Ａと、色分離回路８Ａと、クロック生成回路２０Ａとに出力する。また、コントローラ４０Ａは、ラインリセット信号Ｓｌｒを発生して、主走査誤差算出回路９Ａのフリップフロップ回路８００〜８０２，８０４〜８０６，８０８〜８１０の各反転リセット入力端子に出力する。また、入出力バッファ５０Ａは、第１の色成分のデータワードＲ１，Ｒ２，Ｒ３，…と、第２の色成分のデータワードＧ１，Ｇ２，Ｇ３，…と、第３の色成分とを、Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，Ｒ３，Ｇ３，Ｂ３…の順序で交互に含む画像データＤ５０−２Ａを、予め格納している。入出力バッファ５０Ａは、クロック信号Ｃ０に従って、画像データＤ５０−２Ａの各データワードを、先頭から順に３個ずつ色分離回路８Ａに出力する。
【００５１】
また、図１２において、色分離回路８Ａは、入力される画像データＤ５０−２Ａを第１の色成分の画素データと、第２の色成分の画素データと、第３の色成分の画素データとに分離して、処理対象の画素データＤ８Ａとして、クロック信号Ｃ０に従って、主走査誤差算出回路９Ａの加算器８１９に、順次出力する。
【００５２】
図１２において、切換制御回路７Ａは、色分離回路８Ａから出力される処理対象の画素データＤ８Ａの色成分を表す切換制御信号Ｓ７Ａを発生して、マルチプレクサ３１に出力する。さらに、切換制御回路７Ａは、処理対象の画素データＤ８Ａの色成分が第１の色成分であるときに、ハイレベルの切換制御信号Ｓ７Ａ−１を主走査誤差算出回路９Ａのマルチプレクサ８０３，８０７，８１１，８１２，８１３，８２０に出力し、処理対象の画素データＤ８Ａの色成分が第２の色成分であるときに、ハイレベルの切換制御信号Ｓ７Ａ−２を主走査誤差算出回路９Ａのマルチプレクサ８０３，８０７，８１１，８１２，８１３，８２０に出力し、処理対象の画素データＤ８Ａの色成分が第３の色成分であるときに、ハイレベルの切換制御信号Ｓ７Ａ−３を主走査誤差算出回路９Ａのマルチプレクサ８０３，８０７，８１１，８１２，８１３，８２０に出力する。
【００５３】
図１２において、しきい値テーブルメモリ３Ａ−１〜３Ａ−３は、第１〜第３の色成分毎に、各色成分の画素データＤ８Ａに基づいて算出される補正後データＤ９ＡをＮ値の量子化データＤ１０ｑＡに量子化するためのしきい値データを予め格納する。マルチプレクサ３１は、切換制御信号Ｓ７Ａに応答して、しきい値テーブルメモリ３Ａ−１〜３Ａ−３からのしきい値データのうち、処理対象の画素データＤ８Ａの色成分を有する画素データに基づいて算出される補正後データＤ９Ａを量子化するためのしきい値データを順次選択して、量子化回路１０Ａに出力する。
【００５４】
図１２において、クロック生成回路２０Ａは、入力されるクロック信号Ｃ０に基づいて、クロック信号ＣＬ１，ＣＬ２，ＣＬ３を発生する。ここで、クロック信号ＣＬ１，ＣＬ２，ＣＬ３は、クロック信号のＣ０の３倍の周期をそれぞれ有し、かつ、クロック信号Ｃ０の連続する立ち上がりエッジの各タイミングで順次立ち上がる。クロック信号ＣＬ１は、フリップフロップ回路８００，８０４，８０８の各クロック入力端子に出力され、クロック信号ＣＬ２は、フリップフロップ回路８０１，８０５，８０９の各クロック入力端子に出力され、クロック信号ＣＬ３は、フリップフロップ回路８０２，８０６，８１０の各クロック入力端子に出力される。以上説明したように構成することにより、画素データＤ８Ａの色成分が第１の色成分であるときには、しきい値テーブルメモリ３Ａ−１に格納されたしきい値データが量子化回路１０Ａに出力され、ハイレベルの切換制御信号Ｓ７Ａ−１及びクロック信号ＣＬ１が主走査誤差算出回路９Ａに出力される。同様に、画素データＤ８Ａの色成分が第２の色成分であるときには、しきい値テーブルメモリ３Ａ−２に格納されたしきい値データが量子化回路１０Ａに出力され、ハイレベルの切換制御信号Ｓ７Ａ−２及びクロック信号ＣＬ２が主走査誤差算出回路９Ａに出力される。また、画素データＤ８Ａの色成分が第３の色成分であるときには、しきい値テーブルメモリ３Ａ−３に格納されたしきい値データが量子化回路１０Ａに出力され、ハイレベルの切換制御信号Ｓ７Ａ−３及びクロック信号ＣＬ３が主走査誤差算出回路９Ａに出力される。
【００５５】
図１３において、量子化回路１０Ａからの量子化誤差データＤ１０ｅＡは、乗算器８１４，８１５，８１６に出力される。また、誤差拡散係数レジスタ８２１ａ，８２２ａ，８２３ａはそれぞれ、第１の色成分に関する誤差拡散係数Ｃ１Ａ，Ｃ２Ａ，Ｃ３Ａを予め格納し、誤差拡散係数レジスタ８２１ｂ，８２２ｂ，８２３ｂはそれぞれ、第２の色成分に関する誤差拡散係数Ｃ１Ｂ，Ｃ２Ｂ，Ｃ３Ｂを予め格納し、誤差拡散係数レジスタ８２１ｃ，８２２ｃ，８２３ｃはそれぞれ、第３の色成分に関する誤差拡散係数Ｃ１Ｃ，Ｃ２Ｃ，Ｃ３Ｃを予め格納している。マルチプレクサ８１１は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答して、誤差拡散係数レジスタ８２３ａから誤差拡散係数Ｃ３Ａを読み出して乗算器８１４に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答して、誤差拡散係数レジスタ８２３ｂから誤差拡散係数Ｃ３Ｂを読み出して乗算器８１４に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答して、誤差拡散係数レジスタ８２３ｃから誤差拡散係数Ｃ３Ｃを読み出して乗算器８１４に出力する。乗算器８１４は、マルチプレクサ８１１からの誤差拡散係数Ｃ３Ａ，Ｃ３Ｂ又はＣ３Ｃと、量子化誤差データＤ１０ｅＡとを乗算して、乗算結果の信号をフリップフロップ回路８００〜８０２の各入力端子に出力する。さらに、マルチプレクサ８０３は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答してフリップフロップ回路８００からの出力信号（累積誤差である。）を加算器８１７に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答してフリップフロップ回路８０１からの出力信号を加算器８１７に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答してフリップフロップ回路８０２からの出力信号を加算器８１７に出力する。
【００５６】
マルチプレクサ８１２は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答して、誤差拡散係数レジスタ８２２ａから誤差拡散係数Ｃ２Ａを読み出して乗算器８１５に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答して、誤差拡散係数レジスタ８２２ｂから誤差拡散係数Ｃ２Ｂを読み出して乗算器８１５に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答して、誤差拡散係数レジスタ８２２ｃから誤差拡散係数Ｃ２Ｃを読み出して乗算器８１５に出力する。乗算器８１５は、マルチプレクサ８１１からの誤差拡散係数Ｃ２Ａ，Ｃ２Ｂ又はＣ２Ｃと、量子化誤差データＤ１０ｅＡとを乗算して、乗算結果の信号を加算器８１７に出力する。加算器８１７は、マルチプレクサ８０３からの出力信号と乗算器８１５からの出力信号とを加算して、フリップフロップ回路８０４〜８０６の各入力端子に出力する。さらに、マルチプレクサ８０７は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答してフリップフロップ回路８０４からの出力信号（累積誤差である。）を加算器８１８に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答してフリップフロップ回路８０５からの出力信号を加算器８１８に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答してフリップフロップ回路８０６からの出力信号を加算器８１８に出力する。
【００５７】
マルチプレクサ８１３は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答して、誤差拡散係数レジスタ８２１ａから誤差拡散係数Ｃ１Ａを読み出して乗算器８１６に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答して、誤差拡散係数レジスタ８２１ｂから誤差拡散係数Ｃ１Ｂを読み出して乗算器８１６に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答して、誤差拡散係数レジスタ８２１ｃから誤差拡散係数Ｃ１Ｃを読み出して乗算器８１７に出力する。乗算器８１７は、マルチプレクサ８１３からの誤差拡散係数Ｃ１Ａ，Ｃ１Ｂ又はＣ１Ｃと、量子化誤差データＤ１０ｅＡとを乗算して、乗算結果の信号を加算器８１８に出力する。加算器８１８は、マルチプレクサ８０７からの出力信号と乗算器８１６からの出力信号とを加算して、フリップフロップ回路８０８〜８１０の各入力端子に出力する。さらに、マルチプレクサ８２０は、ハイレベルの切換制御信号Ｓ７Ａ−１に応答してフリップフロップ回路８０８からの出力信号を累積誤差データＤ９ｅＡとして加算器８１９に出力し、ハイレベルの切換制御信号Ｓ７Ａ−２に応答してフリップフロップ回路８０９からの出力信号を加算器８１２０に出力し、ハイレベルの切換制御信号Ｓ７Ａ−３に応答してフリップフロップ回路８１０からの出力信号を加算器８２０に出力する。そして、加算器８１９は、処理対象の画素データＤ８Ａにマルチプレクサ８２０からの累積誤差データＤ９ｅＡとを加算して、加算結果の信号を補正後データＤ９Ａとして量子化回路１０Ａに出力する。
【００５８】
以上説明したように主走査誤差算出回路９Ａを構成することにより、フリップフロップ回路８００，８０１，８０２はそれぞれ、現在処理中の画素データの３画素前の量子化誤差データＤ１０ｅＡと、誤差拡散係数Ｃ３Ａ，Ｃ３Ｂ又はＣ３Ｃとの乗算結果を表す信号を、マルチプレクサ８０３を介して加算器８１７に出力する。また、フリップフロップ回路８０４，８０５，８０６はそれぞれ、現在処理中の画素データの２画素前の量子化誤差データＤ１０ｅＡと、誤差拡散係数Ｃ２Ａ，Ｃ２Ｂ又はＣ２Ｃとの乗算結果を表す信号を、マルチプレクサ８０７を介して加算器８１８に出力する。さらに、フリップフロップ回路８０８，８０９，８１０はそれぞれ、現在処理中の画素データの１画素前の量子化誤差データＤ１０ｅＡと、誤差拡散係数Ｃ１Ａ，Ｃ１Ｂ又はＣ１Ｃとの乗算結果を表す信号を、マルチプレクサ８２０を介して加算器８１９に出力する。
【００５９】
図１２において、量子化回路１０Ａは、マルチプレクサ３１からのしきい値データを用いて補正後データＤ９ＡをＮ値の量子化データＤ１０ｑＡに量子化するとともに、補正後データＤ９Ａ及び量子化データＤ１０ｑＡに基づいて量子化誤差データＤ１０ｅＡを算出して、主走査誤差算出回路９の乗算器８１４〜８１６に出力する。
【００６０】
以上説明したように、本実施形態によれば、第１〜第３の色成分の画素データを含む画像データＤ５０−２Ａに対して主走査方向の誤差拡散処理を行うときにも、色成分毎に誤差算出回路及び量子化回路を設ける必要がなく、１つの主走査誤差算出回路９Ａと１つの量子化回路１０Ａのみを設ければよいので、従来技術に比較して画像処理装置の回路規模の増大を抑えることができる誤差拡散処理回路を提供できる。
【００６１】
なお、本実施形態に係る主走査誤差拡散処理回路１００Ａは、副走査方向の誤差拡散処理を行った後の画像データＤ５０−２Ａに対して主走査方向の誤差拡散処理を行ったが、本発明はこれに限らず、副走査方向の誤差拡散処理を行う前の画像データＤ５０−２Ａに対して主走査方向の誤差拡散処理を行ってもよい。
【００６２】
また、本実施形態において、主走査誤差拡散処理回路１００Ａは色分離回路８Ａを備えたが、本発明はこれに限らず、色分離回路８Ａを主走査誤差拡散処理回路１００Ａの外部に設けてもよい。
【００６３】
第３の実施形態．
図１４は、本発明の第３の実施形態に係る逐次処理回路３００の第１の動作モードにおける動作を示すブロック図であり、図１５は、図１４の逐次処理回路３００の第２の動作モードにおける動作を示すブロック図である。図１４及び図１５において、逐次処理回路３００は、入力される入力データＤ６０−１又はＤ６０−２に対してラベリング処理などの所定の処理を行う逐次データ算出回路２０１と、レジスタ３０２Ａ及び３０２Ｂと、切換制御回路３０３とを備えて構成される。逐次処理回路３００は、入力データＤ６０−１を処理する第１の動作モードと、入力データＤ６０−２を処理する第２の動作モードとを有する。入力データＤ６０−１は、第１の種類の入力データのデータワードＡ１，Ａ２，Ａ３，…を含む。また、入力データＤ６０−２は、第１の種類の入力データのデータワードＡ１，Ａ２，Ａ３，…と、第２の種類の入力データのデータワードＢ１，Ｂ２，Ｂ３，…とを、Ａ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３，…の順序で交互に含む。入力データＤ６０−１及びＤ６０−２内の各データワードは、先頭から順に２個ずつ逐次データ算出回路２０１に出力される。ここで、例えば、第１の種類の入力データは画素データであり、第２の種類の入力データはテキストデータである。
【００６４】
図１４及び図１５において、逐次データ算出回路２０１は、受信された入力データＤ６０−１又はＤ６０−２を各データワードＡ１，Ａ２，Ａ３，…及びデータワードＢ１，Ｂ２，Ｂ３，…に分離して、分離後の各データワードＡ１，Ａ２，Ａ３，…及びデータワードＢ１，Ｂ２，Ｂ３，…に対して、所定の処理を逐次的に行い、処理後の出力データＲ１，Ｒ２，Ｒ３，…及びＳ１，Ｓ２，Ｓ３，…をレジスタ３０２Ａ及び３０２Ｂに出力する。一方、切換制御回路３０３は、逐次データ算出回路２０１における処理対象の入力データのデータワードの種類に対応して設けられたレジスタ３０２Ａ又は３０２Ｂへの書き込みを可能にするようにイネーブルする切換制御信号Ｓ３０３を発生して、レジスタ３０２Ａ及び３０２Ｂに出力する。これにより、レジスタ３０２Ａは、データワードＡ１，Ａ２，Ａ３，…を処理した後の出力データＲ１，Ｒ２，Ｒ３，…を格納し、レジスタ３０２Ｂは、データワードＢ１，Ｂ２，Ｂ３，…を処理した後の出力データＳ１，Ｓ２，Ｓ３，…を格納する。
【００６５】
以上説明したように、本実施形態によれば、２種類の入力データを含む入力データＤ６０−２に対して所定の逐次処理を行う際に、１つの逐次データ算出回路２０１のみを備えるので、従来技術に比較して、２種類の入力データ毎に逐次データ算出回路２０１を備える必要がなく、逐次処理回路３００の回路規模の増加を抑えることができる。
【００６６】
なお、本実施形態において、入力データＤ６０−２は第１及び第２の種類の入力データのデータワードを含んだが、本発明はこれに限らず、３種類以上の入力データのデータワードを含んでもよい。この場合、データワードの種類の数と同数のレジスタを設け、切換制御回路３０３は、逐次データ算出回路２０１における処理対象の種類の入力データに応じて、対応するレジスタのみを書き込み可能にするようにイネーブルする。
【産業上の利用可能性】
【００６７】
以上詳述したように、本発明に係る誤差拡散処理回路によれば、複数の色成分毎に、各色成分の画素データに基づいて算出される補正後データを量子化するためのしきい値データを予め格納するしきい値テーブルメモリと、処理対象の画素データの色成分を表す切換制御信号を発生し、しきい値テーブルメモリからのしきい値データの読み出しを制御する制御回路とを備え、制御回路は、切換制御信号に基づいて、処理対象の画素データに基づいて算出される補正後データを量子化するためのしきい値データを、しきい値テーブルメモリから読み出して量子化回路に出力し、誤差算出回路は、切換制御信号に従って、処理対象の画素データに基づいて補正後データを算出するので、複数の色成分の画素データを含む画像データに対して誤差拡散処理を行うときにも、色成分毎に誤差算出回路及び量子化回路を設ける必要がなく、１つの誤差算出回路と１つの量子化回路のみを設ければよいので、従来技術に比較して画像処理装置の回路規模の増大を抑えることができる誤差拡散処理回路を提供できる。
【００６８】
また、本発明に係る逐次処理回路によれば、入力データの種類に対応して設けられた複数のレジスタと、上記複数の種類の入力データを受信し、上記受信された各入力データに対して所定の処理を逐次的に行い、上記処理後の出力データを上記各レジスタに出力する逐次データ算出回路と、上記複数のレジスタのうち、上記逐次データ算出回路における処理対象の入力データの種類に対応して設けられたレジスタのみを書き込み可能にするようにイネーブルする切換信号を発生する制御回路とを備えたので、複数の種類の入力データ毎に逐次データ算出回路を備える必要がなく、従来技術に比較して逐次処理回路の回路規模の増加を抑えることができる。
【符号の説明】
【００６９】
１…シーケンサ、
２…しきい値アドレス生成回路、
３，３Ａ−１〜３Ａ−３…しきい値テーブルメモリ、
４…画素数設定レジスタ、
５…データタイプ選択レジスタ、
６…マルチプレクサ、
７，７Ａ…切換制御回路、
８，８Ａ…色分離回路、
９，９Ａ…主走査誤差算出回路、
１０，１０Ａ…量子化回路、
２０，２０Ａ…クロック生成回路、
３１…マルチプレクサ、
４０，４０Ａ…コントローラ、
５０，５０Ａ…入出力バッファ、
７１…インバータ、
７２…フリップフロップ回路、
１００，１００Ａ…主走査誤差拡散処理回路、
１００ｃ…制御回路、
１０１−１〜１０１−４…比較回路、
１０２…デコーダ、
１０３−１〜１０３−４…減算回路、
１０４…マルチプレクサ、
２０１，２０５…インバータ、
２０２，２０６…フリップフロップ回路、
２０３…オアゲート、
２０４，２０７，２０８…アンドゲート、
３００…逐次処理回路、
３０１…逐次データ算出回路、
３０２Ａ，３０２Ｂ…レジスタ、
３０３…切換制御回路、
８００〜８０２，８０４〜８０６，８０８〜８１０…フリップフロップ回路、
８０３，８０７，８１１，８１２，８１３，８２０…マルチプレクサ、
８１４〜８１６…乗算器、
８１７〜８１９…加算器、
８２１ａ，８２１ｂ，８２１ｃ，８２２ａ，８２２ｂ，８２２ｃ，８２３ａ，８２３ｂ，８２３ｃ…誤差拡散係数レジスタ、
９００，９０１，９０３，９０４，９０６，９０７…フリップフロップ回路、
９０２，９０５，９０８，９０９，９１１，９１４…マルチプレクサ、
９１０，９１２，９１５…乗算器、
９１３，９１６，９１７…加算器、
９２１ａ，９２１ｂ，９２２ａ，９２２ｂ，９２３ａ，９２３ｂ…誤差拡散係数レジスタ。
【先行技術文献】
【特許文献】
【００７０】
【特許文献１】特開２０００−１０８３８５号公報。
【特許文献２】特開平１１−１７７８１６号公報。
【特許文献３】特開２００４−３２８２６６号公報。
【特許請求の範囲】
【請求項１】
処理対象の画素データに対して、量子化誤差データを累積してなる累積誤差データを加算して補正後データを算出する誤差算出回路と、
所定のしきい値データを用いて上記補正後データを量子化データに量子化するとともに、上記補正後データ及び上記量子化データに基づいて上記量子化誤差データを算出して、上記誤差算出回路に出力する量子化回路とを備えた誤差拡散処理回路において、
上記誤差拡散処理回路は、
複数の色成分毎に、上記各色成分の画素データに基づいて算出される補正後データを量子化するためのしきい値データを予め格納するしきい値テーブルメモリと、
上記処理対象の画素データの色成分を表す切換制御信号を発生し、上記しきい値テーブルメモリからのしきい値データの読み出しを制御する制御回路とを備え、
上記誤差算出回路は、
（ａ）複数の色成分に対応して設けられ、上記各色成分の画素データに対して誤差拡散処理を行うための誤差拡散係数をそれぞれ予め格納する複数の誤差拡散係数レジスタと、
（ｂ）複数の色成分に対応して設けられ、上記各色成分毎に上記累積誤差データを格納する複数の累積誤差レジスタとを備え、
上記誤差算出回路は、上記切換制御信号に基づいて、上記処理対象の画素データの色成分に対応して設けられた累積誤差レジスタに格納された累積誤差データを読み出し、上記読み出された累積誤差データを上記処理対象の画素データに加算することにより上記補正後データを算出して上記量子化回路に出力し、上記処理対象の画素データに対して誤差拡散処理を行うための誤差拡散係数を上記複数の誤差拡散係数レジスタから読み出し、上記読み出された誤差拡散係数と上記量子化回路から出力された量子化誤差データとに基づいて上記累積誤差データを算出し、上記算出された累積誤差データを上記処理対象の画素データの色成分に対応して設けられた累積誤差レジスタに格納し、
上記制御回路は、上記切換制御信号に基づいて、上記処理対象の画素データに基づいて算出される補正後データを量子化するためのしきい値データを、上記しきい値テーブルメモリから読み出して上記量子化回路に出力することを特徴とする誤差拡散処理回路。
【請求項２】
１つの色成分の画素データを含む第１の画像データ又は複数の色成分の複数の画素データを含む第２の画像データを受信し、上記受信された第１又は第２の画像データを各色成分の画素データに分離して、上記分離後の各画素データを、上記処理対象の画素データとして、上記誤差算出回路に順次出力する色分離回路をさらに備えたことを特徴とする請求項１記載の誤差拡散処理回路。
【請求項３】
複数の種類の入力データに対して所定の処理を行う逐次処理回路において、
上記各種類に対応して設けられた複数のレジスタと、
上記複数の種類の入力データを受信し、上記受信された各入力データに対して所定の処理を逐次的に行い、上記処理後の出力データを上記各レジスタに出力する逐次データ算出回路と、
上記複数のレジスタのうち、上記逐次データ算出回路における処理対象の入力データの種類に対応して設けられたレジスタのみを書き込み可能にするようにイネーブルする切換信号を発生する制御回路とを備えたことを特徴とする逐次処理回路。
【請求項１】
処理対象の画素データに対して、量子化誤差データを累積してなる累積誤差データを加算して補正後データを算出する誤差算出回路と、
所定のしきい値データを用いて上記補正後データを量子化データに量子化するとともに、上記補正後データ及び上記量子化データに基づいて上記量子化誤差データを算出して、上記誤差算出回路に出力する量子化回路とを備えた誤差拡散処理回路において、
上記誤差拡散処理回路は、
複数の色成分毎に、上記各色成分の画素データに基づいて算出される補正後データを量子化するためのしきい値データを予め格納するしきい値テーブルメモリと、
上記処理対象の画素データの色成分を表す切換制御信号を発生し、上記しきい値テーブルメモリからのしきい値データの読み出しを制御する制御回路とを備え、
上記誤差算出回路は、
（ａ）複数の色成分に対応して設けられ、上記各色成分の画素データに対して誤差拡散処理を行うための誤差拡散係数をそれぞれ予め格納する複数の誤差拡散係数レジスタと、
（ｂ）複数の色成分に対応して設けられ、上記各色成分毎に上記累積誤差データを格納する複数の累積誤差レジスタとを備え、
上記誤差算出回路は、上記切換制御信号に基づいて、上記処理対象の画素データの色成分に対応して設けられた累積誤差レジスタに格納された累積誤差データを読み出し、上記読み出された累積誤差データを上記処理対象の画素データに加算することにより上記補正後データを算出して上記量子化回路に出力し、上記処理対象の画素データに対して誤差拡散処理を行うための誤差拡散係数を上記複数の誤差拡散係数レジスタから読み出し、上記読み出された誤差拡散係数と上記量子化回路から出力された量子化誤差データとに基づいて上記累積誤差データを算出し、上記算出された累積誤差データを上記処理対象の画素データの色成分に対応して設けられた累積誤差レジスタに格納し、
上記制御回路は、上記切換制御信号に基づいて、上記処理対象の画素データに基づいて算出される補正後データを量子化するためのしきい値データを、上記しきい値テーブルメモリから読み出して上記量子化回路に出力することを特徴とする誤差拡散処理回路。
【請求項２】
１つの色成分の画素データを含む第１の画像データ又は複数の色成分の複数の画素データを含む第２の画像データを受信し、上記受信された第１又は第２の画像データを各色成分の画素データに分離して、上記分離後の各画素データを、上記処理対象の画素データとして、上記誤差算出回路に順次出力する色分離回路をさらに備えたことを特徴とする請求項１記載の誤差拡散処理回路。
【請求項３】
複数の種類の入力データに対して所定の処理を行う逐次処理回路において、
上記各種類に対応して設けられた複数のレジスタと、
上記複数の種類の入力データを受信し、上記受信された各入力データに対して所定の処理を逐次的に行い、上記処理後の出力データを上記各レジスタに出力する逐次データ算出回路と、
上記複数のレジスタのうち、上記逐次データ算出回路における処理対象の入力データの種類に対応して設けられたレジスタのみを書き込み可能にするようにイネーブルする切換信号を発生する制御回路とを備えたことを特徴とする逐次処理回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−１６００４２（Ｐ２０１１−１６００４２Ａ）
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願番号】特願２０１０−１７９７０（Ｐ２０１０−１７９７０）
【出願日】平成２２年１月２９日（２０１０．１．２９）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願日】平成２２年１月２９日（２０１０．１．２９）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]