走査線駆動回路および電気光学装置
【課題】走査線駆動回路において、映像書込と黒挿入とを１つの垂直シフトレジスタによって済ませて、回路面積の肥大化を抑える。
【解決手段】シフトレジスタ１３１は、走査線数に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスを、クロック信号ＣＬＹにしたがって順次シフトして出力する。Ｔ−ＦＦ１３３は、走査線１１２のそれぞれに対応して設けられ、走査線１１２に対して映像書込または黒挿入書込を指定する信号を出力する。ＡＮＤ回路１３４、１３５およびＯＲ回路１３６は、シフトレジスタ１３１によりシフトされた信号に基づくパルス信号であって、走査線の選択を示すパルス信号を、Ｔ−ＦＦ１３３の出力信号によって映像書込が指定された場合には、第１イネーブル信号のパルス幅に狭め、前記黒挿入書込が指定された場合には、第２イネーブル信号のパルス幅に狭め、走査線に走査信号として供給する。
【解決手段】シフトレジスタ１３１は、走査線数に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスを、クロック信号ＣＬＹにしたがって順次シフトして出力する。Ｔ−ＦＦ１３３は、走査線１１２のそれぞれに対応して設けられ、走査線１１２に対して映像書込または黒挿入書込を指定する信号を出力する。ＡＮＤ回路１３４、１３５およびＯＲ回路１３６は、シフトレジスタ１３１によりシフトされた信号に基づくパルス信号であって、走査線の選択を示すパルス信号を、Ｔ−ＦＦ１３３の出力信号によって映像書込が指定された場合には、第１イネーブル信号のパルス幅に狭め、前記黒挿入書込が指定された場合には、第２イネーブル信号のパルス幅に狭め、走査線に走査信号として供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆる動画ぼやけ感を抑えるための走査線駆動回路等に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶装置などの電気光学装置は、フレームの期間（１６．７ミリ秒）にわたって映像が保持されるホールド型である。このため、次のフレーム期間に移行したとき、前のフレーム期間の映像を視覚したときの記憶が残存するために、表示される映像に動きがあれば、その動き領域が、ぎくしゃくしたり、輪郭がぼやけたりして知覚される（動画ぼやけ感の発生）。一方、ＣＲＴのように画像が瞬間的に表示されるインパルス型の表示装置では、前フレーム期間で表示させた画像の記憶が、次フレーム期間に移行したときには、もはや残存していないので、動画ぼやけ感は発生しない。
そこで、ホールド型の電気光学装置においては、インパルス型の表示態様に似せるべく、映像書込用の垂直シフトレジスタによって走査線を走査して、表示画像を書き込んだ後、黒書込用のシフトレジスタによって走査線を走査して、黒画像（黒挿入）を書き込みする技術が提案されている（特許文献１参照）。
【特許文献１】特開２００６−４７８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記技術では、シフトレジスタを２つ必要とするために、回路面積が大きくなって、周辺回路内蔵型の場合では、いわゆる額縁領域が広くなってしまう、という問題がある。
本発明は、このような事情に鑑みてなされたもので、その目的の１つは、映像書込と黒挿入とを１つの垂直シフトレジスタによって済ませて、回路面積の肥大化を抑えた技術を提供することにある。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明に係る走査線駆動回路は、複数の走査線に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスをクロック信号にしたがって順次シフトして出力するシフトレジスタと、前記複数の走査線のそれぞれに対応して設けられ、当該走査線に対して映像書込または黒挿入書込のいずれかを指定する指定信号を、出力する指定回路と、前記シフトレジスタによりシフトされた信号に基づくパルス信号を、前記指定信号によって映像書込が指定された場合には第１イネーブル信号のパルス幅に狭め、前記黒挿入書込が指定された場合には第２イネーブル信号のパルス幅に狭めて、前記走査線に走査信号として供給する論理回路と、を具備することを特徴とする。本発明によれば、映像書込が指定されていれば、パルス幅が第１イネーブル信号のパルス幅に狭められ、黒挿入書込が指定されていれば、パルス幅が第２イネーブル信号のパルス幅に狭められるので、シフトレジスタは１つで済ませることができ、走査線駆動回路の面積の肥大化を抑えることが可能となる。
なお、本発明において、前記第１イネーブル信号および第２イネーブル信号は、前記シフトレジスタによりシフトされた信号に基づくパルス信号のパルス幅期間において互いに排他的にアクティブレベルとなる信号であって、前記第１イネーブル信号は、水平有効走査期間にアクティブレベルとなり、前記第２イネーブル信号は、水平帰線期間にアクティブレベルとなる。
【０００５】
本発明において、走査線については映像書込と黒挿入書込とが交互に実行されるので、前記指定回路としては、前記シフトレジスタによりシフトされた信号の立ち上がり又は立ち下がり毎に、前記指定信号の論理レベルを反転させるフリップフロップが好ましい。
また、本発明において、前記論理回路は、前記映像書込が指定されている場合を条件に、前記パルス信号と前記第１イネーブル信号との第１論理積を求める第１論理積回路と、前記黒挿入書込が指定されている場合を条件に、前記パルス信号と、前記第２イネーブル信号との第２論理積を求める第２論理積回路と、前記第１論理積と前記第２論理積との論理和を求める論理和回路と、を含んでも良い。また、この論理回路の演算内容は、前記映像書込が指定された場合には第１イネーブル信号を選択し、前記黒挿入書込が指定された場合には第２イネーブル信号を選択して、前記パルス信号と選択されたイネーブル信号との論理積を求めることと同義である。
なお、本発明は、走査線駆動回路のみならず、電気光学装置としても概念することが可能である。
また、本発明において、フレーム期間をクロック信号の周期の奇数倍に設定するとともに、水平走査期間をクロック信号の周期に設定しても良い。本発明によれば、フレーム期間が水平走査期間の奇数倍となるので、行反転方式または画素反転方式としたときに、隣接する行同士で同極性となってしまう部分の発生を回避することができる。
また、本発明において、前記データ線駆動回路は、映像書込におけるデータ信号を、当該映像書込の前の黒挿入書込におけるデータ信号と同極性としても良い。
【発明を実施するための最良の形態】
【０００６】
以下、本発明を実施するための形態について説明する。
【０００７】
＜第１実施形態＞
まず、本発明の第１実施形態に係る走査線駆動回路について説明する。図１は、この走査線駆動回路を適用した電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示制御回路１０、データ信号変換回路２０および表示パネル１００により構成される。このうち、表示制御回路１０は、上位装置（図示省略）から供給される同期信号Ｓyncに基づいて各部を制御する。データ信号変換回路２０は、上位装置から供給されるデジタルの映像信号Ｖidを、表示制御回路１０による制御にしたがってアナログ信号のデータ信号Ｓ1〜Ｓ8に、後述するデマルチプレクサの分配動作に同期させて変換出力する。
ここで、上記上位装置から供給される映像信号Ｖidは、表示パネル１００の各画素につきＲ（赤）、Ｇ（緑）、Ｂ（青）の各色成分の明るさ（階調）を指定するデジタルデータであり、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）にしたがって走査される画素の順で供給される。
【０００８】
表示パネル１００では、表示領域１００ａの周辺にＹドライバ１３０およびデマルチプレクサ１４０が設けられている。このうち、表示領域１００ａでは、例えば１２行の走査線１１２が図において横方向に延在し、また、４８列のデータ線１１４が図において縦方向に延在し、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられるとともに、これらの走査線１１２とデータ線１１４との交差のそれぞれに対応して、画素１１０がそれぞれ配設されている。
これらの画素１１０は、１列毎にＲ、Ｇ、Ｂの順で繰り返すストライプ配列となっており、横方向にわたって互いに隣接するＲＧＢの３つの画素１１０で１ドットのカラーを表示する。したがって、本実施形態において、画素１１０は、表示領域１００ａにおいて縦１２行×横４８列のマトリクス状に配列して、縦１２行×横１６列ドットのカラー表示を行うことになるが、この配列はあくまでも説明の便宜上のものであり、本発明は、この配列に限定する主旨ではない。
なお、走査線１１２を区別するために、以下の説明では図において上から順に１、２、３、…、１２行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、…、４８列目という呼び方をする場合がある。
【０００９】
本発明の特徴部分であるＹドライバ（走査線駆動回路）１３０は、表示制御回路１０による制御にしたがって各走査線にそれぞれ走査信号を供給するが、詳細については後述する。
【００１０】
また、１〜４８列目のデータ線１１４は、１〜６、７〜１２、１３〜１８、…、４３〜４８列目というように、本実施形態では互い隣接する６列毎にブロック化されている。ブロックを一般化して説明するために、１以上８以下の整数「ｊ」を用いると、図１において左から数えてｊ番目のブロックには、（６ｊ−５）列目から（６ｊ）列目までの６列のデータ線１１４が対応することになる。
１番目から８番目までのブロックには、順番にデータ信号Ｓ1〜Ｓ8が供給されるが、これのデータ信号をブロックに属する６列のデータ線に分配したときに区別するために、ｊ番目のブロックにおいて１列目のデータ線１１４に供給されるデータ信号をＲ(2j-1)と表記し、２、３、４、５、６列目のデータ線１１４に供給されるデータ信号をそれぞれＧ(2j-1)、Ｂ(2j-1)、Ｒ(2j)、Ｇ(2j)、Ｂ(2j)と表記している。
【００１１】
デマルチプレクサ１４０は、データ線１１４の１列毎に設けられたｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１４４の集合体である。このＴＦＴ１４４のドレイン電極はデータ線１１４の一端に接続され、各ブロックに属するデータ線１１４に対応した６個のＴＦＴ１４４のソース電極が共通接続されている。
一方、ＴＦＴ１４４のゲート電極には、それぞれ次のような制御信号が表示制御回路１０から供給される。すなわち、各ブロックにおいて１列目のデータ線１１４に対応するＴＦＴ１４４のゲート電極にはイネーブル信号Ｒ1−Ｅnbが供給され、各ブロックにおいて２、３、４、５、６列目のデータ線１１４に対応するＴＦＴ１４４のゲート電極には、それぞれイネーブル信号Ｇ1−Ｅnb、Ｂ1−Ｅnb、Ｒ2−Ｅnb、Ｇ2−Ｅnb、Ｂ2−Ｅnbが供給される。
【００１２】
次に、画素１１０の構成について説明する。図２は、画素１１０の電気的な構成を示す図であり、任意の１行におけるＲＧＢの３つの画素１１０を示している。
この図に示されるように、３つの画素１１０は電気的には互いに同一構成であり、それぞれ、ＴＦＴ１１６と液晶容量１２０とを有する。このうち、ＴＦＴ１１６のゲート電極は走査線１１２に接続される一方、そのソース電極はデータ線１１４に接続され、そのドレイン電極は画素電極１１８に接続されている。
画素電極１１８は、画素毎に設けられるのに対して、対向電極１０８は、画素電極１１８のすべてに対向するように全画素に対して共通に設けられるとともに、一定の電圧ＬＣcomが印加されている。そして、対向電極１０８と画素電極１１８との間に液晶１０５が挟持され、これにより液晶容量１２０が構成されている。
【００１３】
本実施形態において、液晶１０５は、ＯＣＢ（Optical Compensated Birefringence）モードとしている。このため、液晶分子は、初期状態では２枚の基板間でスプレイ状に開いた状態（スプレイ配向）であり、表示動作時では弓なりに曲がった状態（ベンド配向）になって、ベンド配向の曲がりの度合いに応じて透過率（または反射率）が変化する。本実施形態では、液晶容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となる一方、電圧実効値が大きくなるにつれて透過する光量が減少するノーマリーホワイトモードとしている。また、液晶容量１２０の透過光を着色するカラーフィルタ（図示省略）が画素１１０毎に設けられる。このため、バックライトユニットに（図示省略）よって照射された光は、画素毎に、液晶容量１２０に保持された電圧の実効値に応じた比率でカラーフィルタにより着色して出射する。
【００１４】
周知のように、ＯＣＢモードでは、液晶容量１２０において保持される電圧実効値が臨界値を下回るとスプレイ配向に戻って、実効値に応じて透過率を制御することができなくなるので、表示すべき画像の階調に応じた電圧を書き込む前に、臨界値以上の電圧を印加して、ベンド配向に転移させておく必要がある。
【００１５】
本実施形態では、あるフレーム期間において液晶容量１２０（画素１１０）に対し表示画像の階調に応じた電圧を書き込んだ後に、次のフレーム期間において透過率に応じた電圧を書き込む事前準備として、臨界値以上の電圧を書き込むことによって、スプレイ配向に戻ってしまうことを防いでいる。
このときにスプレイ配向に戻らないように書き込む臨界値以上の電圧として、画素１１０の透過率を最小とさせる電圧としている。すなわち、本実施形態では、スプレイ配向に戻らないようにベンド配向を維持するための臨界値以上の電圧印加は、同時に、動画ぼやけ感を低減するための黒挿入を意味しているのである。
なお、フレーム期間とは、表示パネル１００を駆動することによって、カラー画像の１コマ分を表示させるために要する期間をいい、垂直走査周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒であり一定である。
【００１６】
続いて、本発明の特徴部分であるＹドライバ１３０について説明する。図３は、Ｙドライバ１３０の構成を示す図である。
この図に示されるように、Ｙドライバ１３０には、クロック信号ＣＬＹ、ＣＬＹinv、スタートパルスＤＹ、イネーブル信号Ｅnb1、Ｅnb2が表示制御回路１０から供給される。このうち、クロック信号ＣＬＹ、ＣＬＹinvは、図５に示されるように、論理レベルが互いに反転の関係にあるデューティ比が５０％のパルス信号であって、その半周期が、上位装置から供給される水平同期信号で規定される水平走査期間となるように生成される。
ここで、水平走査期間は、１行分の画素を１列目から４８列目まで水平走査する水平有効走査期間と、４８列目から次行の１列目まで戻す水平帰線期間とに分かれる。本実施形態では、便宜的に水平帰線期間を先とし、水平有効走査期間を後としている。
【００１７】
また、イネーブル信号Ｅnb1は、クロック信号ＣＬＹの論理レベルがＨまたはＬレベルとなる半周期すなわち水平走査期間のうち、水平有効走査期間においてＨレベルとなるパルス信号であり、イネーブル信号Ｅnb2は、水平走査期間のうち、水平帰線期間においてＨレベルとなるパルス信号である。
このため、イネーブル信号Ｅnb1、Ｅnb2は、互いに排他的にＨレベルとなり、イネーブル信号Ｅnb1がＨレベルとなる期間は、イネーブル信号Ｅnb2がＨレベルとなる期間よりも長い。
なお、実施形態では、アクティブレベルをＨレベルとし、非アクティブレベルをＬレベルとしている。
【００１８】
図３において、シフトレジスタ１３１は、走査線１１２の行数である「１２」よりも１段多い「１３」段の単位回路１３２を、ある段の単位回路１３２から出力される信号を次段の単位回路の入力信号とするように縦続接続した構成としたものであるが、初段である１段目の単位回路１３２には、入力信号としてスタートパルスＤＹが供給される。
【００１９】
シフトレジスタ１３１のうち、奇数（１、３、５、…、１３）段目の単位回路１３２は、クロック信号ＣＬＹがＨレベル（クロック信号ＣＬＹinvがＬレベル）であるときに入力信号を取り込んで出力し、クロック信号ＣＬＹがＬレベル（クロック信号ＣＬＹinvがＨレベル）に変化したときには、変化直前状態（クロック信号ＣＬＹがＨレベルであったとき）に取り込んだ入力信号を保持・出力するものである。
一方、偶数（２、４、６、…、１２）段目の単位回路１３２は、クロック信号ＣＬＹがＬレベルであるときに入力信号を取り込んで出力し、クロック信号ＣＬＹがＨレベルに変化したときには、変化直前状態に取り込んだ入力信号を保持・出力するものである。
【００２０】
このような奇数段目および偶数段目の単位回路１３２は、例えば図４に示されるように、クロックドインバータ１３２１、１３２２およびインバータ１３２３を含む構成が考えられる。
奇数段目のクロックドインバータ１３２１および偶数段目のクロックインバータ１３２２は、クロック信号ＣＬＹがＨレベルのときにインバータとして機能し、クロック信号ＣＬＹがＬレベルのときに、その出力が不定（ハイ・インピーダンス）となるものであり、奇数段目のクロックドインバータ１３２２および偶数段目のクロックインバータ１３２１は、クロック信号ＣＬＹinvがＨレベルのときにインバータとして機能し、クロック信号ＣＬＹinvがＬレベルのときに、その出力が不定となるものである。
【００２１】
なお、シフトレジスタ１３１において、１〜１３段目の単位回路１３２から出力される信号をＳR1〜ＳR13と表記する。また、便宜的に、走査線１１２を一般化して説明するために、１以上１２以下の整数「ｉ」を用いる。
【００２２】
トグル・フリップフロップ（Ｔ−ＦＦ）１３３は、１〜１２行目の走査線１１２に対応して設けられた指定回路である。ｉ行目のＴ−ＦＦ１３３は、ｉ段目の単位回路１３２から出力される信号ＳRiをＴ入力として、当該信号ＳRiが立ち上がる毎に出力信号Ｑiの論理レベルを反転させる。なお、信号Ｑiの反転レベルを／Ｑiとする（／は、反転を示す）。また、Ｔ−ＦＦ１３３から出力される信号Ｑi、／Ｑiは、初期状態でそれぞれＨ、Ｌレベルとする。
【００２３】
１〜１２行目のそれぞれに対応して、ＡＮＤ回路１３４、１３５およびＯＲ回路１３６の組が設けられる。
このうち、ｉ行目のＡＮＤ回路１３４は、自段ｉ行目の単位回路１３２の出力信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２の出力信号ＳR(i+1)と、ｉ行目のＴ−ＦＦ１３３の出力信号Ｑiと、イネーブル信号Ｅnb1との論理積を求めるものである。
ｉ行目のＡＮＤ回路１３５は、自段ｉ行目の単位回路１３２の出力信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２の出力信号ＳR(i+1)と、ｉ行目のＴ−ＦＦ１３３の反転出力信号／Ｑiと、イネーブル信号Ｅnb2との論理積を求めるものである。
そして、ｉ行目のＯＲ回路１３６は、ｉ行目のＡＮＤ回路１３４、１３５による論理積同士の論理和信号を、ｉ行目の走査線１１２に走査信号Ｇiとして出力するものである。
なお、ＯＲ回路１３６の出力は、レベルシフタや多段バッファ回路などを介して出力される場合もあるが、いずれにしても、ＯＲ回路１３６から出力される信号を論理レベルでみたときに正転または反転した信号が、走査信号として出力されることになる。
【００２４】
次に、Ｙドライバ１３０の動作について図５を参照して説明する。
図において、ａで示されるように、クロック信号ＣＬＹ（ＣＬＹinv）の１周期分のパルス幅を有するスタートパルスＤＹが、クロック信号ＣＬＹがＨレベルとなるタイミングよりも前に供給されると、第１段目の単位回路１３２は、当該スタートパルスＤＹをクロック信号ＣＬＹのＨレベル期間で取り込み、次に、クロック信号ＣＬＹがＬレベルとなったときに、取り込んだ信号を保持する。このため、第１段目の単位回路１３２から出力される信号ＳR1は、図５に示されるような波形となる。
第２段目の単位回路１３２は、当該信号ＳR1をクロック信号ＣＬＹのＬレベル期間で取り込み、次に、クロック信号ＣＬＹがＨレベルとなったときに、取り込んだ信号を保持するので、信号ＳR2は、信号ＳR1よりもクロック信号ＣＬＹの半周期だけ遅延することになる。以下同様に、信号ＳR3、ＳR4、…、ＳR12、ＳR13についても、順次クロック信号ＣＬＹの半周期だけ遅延することになる。
また、Ｔ−ＦＦ１３３による信号Ｑ1〜Ｑ12は、それぞれ信号ＳR1〜ＳR12が立ち上がる毎に、その論理レベルが反転して順次Ｌレベルとなる。
【００２５】
ここで、例えばｉ行目に着目したときに、自段ｉ行目の単位回路１３２による信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２による出力信号ＳR(i+1)とがともにＨレベルであることは、ｉ行目の走査線１１２が表示画像の階調に応じた電圧の書き込み（映像書込）のため、または、画素を黒色とさせる電圧の書き込み（黒挿入書込）のために、選択すべき期間であることを意味する。
この映像書込および黒挿入書込は、同一水平走査期間でみたときには、異なる２行に対して同時に指定される場合がある。例えば、１行目に映像書込が指定され、１１行目に黒挿入書込が指定されることもある。ただし、１、１１行目の実際の選択は時間的に分離されている。また、同一行（走査線）についてみたときには、映像書込および黒挿入書込は、交互に実行される。
【００２６】
一方、Ｔ−ＦＦ１３３は、単位回路１３２から出力される信号が立ち上がる毎に、出力信号の論理レベルを反転させるので、Ｔ−ＦＦ１３３から出力される信号の論理レベルによって、映像書込であるのか、黒挿入書込であるのかを規定することができる。詳細には、ｉ行目でみたときに、Ｔ−ＦＦ１３３の信号Ｑiの初期状態をＨレベルとしているので、ｉ行目の単位回路１３２による信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２による出力信号ＳR(i+1)とがいずれもＨレベルとなる期間は、信号ＱiがＬレベルであれば映像書込を指定し、信号ＱiがＨレベルであれば黒挿入書込を指定している、と考えることができる。
【００２７】
各ＡＮＤ回路１３４は、それぞれ４入力型の論理積信号を求めるものではあるが、その論理演算は、ｉ行目でみれば、自段ｉ行目の単位回路１３２による信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２による出力信号ＳR(i+1)との論理積によってｉ行目の走査線を選択すべきことを示すパルス信号を求めるとともに、当該パルス信号を、信号ＱiがＨレベルであることを条件に（すなわち、映像書込が指定されていることを条件に）、イネーブル信号Ｅnb1のパルス幅に狭める、という内容と同義である。
したがって、走査信号Ｇ1〜Ｇ12には、ａで示したスタートパルスＤＹを順次シフトしたことに起因して、映像書込のための幅の長いＨレベルのパルスが順番に現れることになる。
【００２８】
次に、図５においてａに続き、ｂで示されるスタートパルスＤＹが供給されると、ａと同様に、信号ＳR1が出力され、続く信号ＳR2、ＳR3、ＳR4、…、ＳR12、ＳR13は、当該信号ＳR1から順次クロック信号ＣＬＹの半周期だけ遅延することになる。
また、Ｔ−ＦＦ１３３による信号Ｑ1〜Ｑ12は、それぞれ信号ＳR1〜ＳR12が立ち上がる毎に、その論理レベルが反転して順次Ｈレベルとなる。
各ＡＮＤ回路１３５は、それぞれ４入力型の論理積信号を求めるものではあるが、その論理演算は、ｉ行目でみれば、自段ｉ行目の単位回路１３２による信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２による出力信号ＳR(i+1)との論理積によってｉ行目の走査線を選択すべきことを示すパルス信号を求めるとともに、当該パルス信号を、／信号ＱiがＨレベルであることを条件に（すなわち、黒挿入書込が指定されていることを条件に）、イネーブル信号Ｅnb2のパルス幅に狭める、という内容と同義である。
したがって、走査信号Ｇ1〜Ｇ12には、ｂで示したスタートパルスＤＹを順次シフトしたことに起因して、黒挿入書込のための幅の短いＨレベルのパルスが順番に現れることになる。
【００２９】
次に、水平走査期間における動作について図６を参照して説明する。図６は、水平走査期間において、ｊ番目のブロックに対応して供給されるデータ信号Ｓj等の供給タイミングを示す図である。
データ信号変換回路２０は、水平走査期間の時間的に先の水平帰線期間において、映像信号Ｖidにかかわらず、画素１１０を最低階調、すなわち、透過率を最小とさせる電圧（Ｂlack）のデータ信号Ｓjを供給する。
一方、表示制御回路１０は、水平帰線期間において、イネーブル信号Ｅnb1をＨレベルとするとともに、デマルチプレクサ１４０に供給するイネーブル信号Ｒ1−Ｅnb、Ｇ1−Ｅnb、Ｂ1−Ｅnb、Ｒ2−Ｅnb、Ｇ2−Ｅnb、Ｂ2−ＥnbをすべてＨレベルとする。
【００３０】
これにより、水平帰線期間では、すべてのＴＦＴ１４４がオンするので、透過率を最小とさせる電圧（Ｂlack）のデータ信号が全データ線１１４に供給される。
イネーブル信号Ｅnb2がＨレベルとなっているので、仮に１１行目に黒挿入書込が指定されていれば、走査信号Ｇ11は、幅の短いＨレベルのパルスとなる。走査信号Ｇ11がＨレベルになると、１１行目のＴＦＴ１１６がすべてオンするので、透過率を最小とさせる電圧が、データ線１１４およびＴＦＴ１１６を介して画素電極１１８に印加される。したがって、１１行目の画素は、それまでの階調に応じた電圧から透過率を最小とさせる電圧に書き換えられて、黒色表示となる。
【００３１】
次に、データ信号変換回路２０は、水平走査期間の時間的に後の水平有効走査期間において、映像書込に係る行であって、各ブロックにおけるデータ線との交差に対応する６つの画素１１０に、階調に応じた電圧のデータ信号を、表示制御回路１０の制御にしたがって順番に供給する。詳細には、データ信号変換回路２０は、映像書込に係る走査線がｉ行目であるとき、ｊ番目のブロックに対応するデータ信号Ｓjを、順番に、
ｉ行（２ｊ−１）列目のドットにおけるＲ画素、
ｉ行（２ｊ−１）列目のドットにおけるＧ画素、
ｉ行（２ｊ−１）列目のドットにおけるＢ画素、
ｉ行（２ｊ）列目のドットにおけるＲ画素、
ｉ行（２ｊ）列目のドットにおけるＧ画素、
ｉ行（２ｊ）列目のドットにおけるＢ画素、
の階調に応じた電圧とする。
ここでは、ｊ番目のブロックで代表して説明しているが、このような動作は、１〜８番目のブロックのすべてにおいて同時並行的に実行される。
【００３２】
一方、表示制御回路１０は、水平有効期間において、イネーブル信号Ｅnb1をＨレベルにするとともに、データ信号変換回路２０によるデータ信号の供給に合わせて、イネーブル信号Ｒ1−Ｅnb、Ｇ1−Ｅnb、Ｂ1−Ｅnb、Ｒ2−Ｅnb、Ｇ2−Ｅnb、Ｂ2−Ｅnbを順番に排他的にＨレベルとする。
これにより、ｊ番目のブロックでは、６列のデータ線には、ＲＧＢＲＧＢの画素の階調に応じた電圧のデータ信号がそれぞれ供給される。
イネーブル信号Ｅnb1がＨレベルとなっているので、仮に１行目に映像書込が指定されていれば、走査信号Ｇ1は、幅の長いＨレベルのパルスとなる。走査信号Ｇ1がＨレベルになると、１行目のＴＦＴ１１６がすべてオンするので、階調に応じた電圧が、データ線１１４およびＴＦＴ１１６を介して画素電極１１８に印加される。したがって、１行目の画素は、それまでの黒色状態から、階調に応じた透過率となり、視認されることになる。
【００３３】
１１行目に黒挿入書込が指定され、１行目に映像書込が指定された次の水平走査期間では、１２行目に黒挿入書込が指定され、２行目に映像書込が指定される。これにより、１２行目の画素は、それまでの階調に応じた電圧から透過率を最小とさせる電圧に書き換えられて黒色表示となり、２行目の画素は、映像書込によって、それまでの黒色表示から、階調に応じた透過率となる。
次の四水平走査期間では、順に３、４、５、６行目に映像書込が指定されて、それまでの黒色表示から、階調に応じた透過率となる。なお、当該四水平走査期間では、映像書込だけが指定され、他の行に黒挿入書込が指定されない。
続く六水平走査期間では、順に、黒挿入書込および映像書込が指定される行の組み合わせが、１・７行目、２・８行目、３・９行目、４・１０行目、５・１１行目、６・１２行目で推移し、この後の四水平走査期間では、順に７、８、９、１０行目に黒挿入書込が指定される。なお、当該四水平走査期間では、黒挿入書込だけが指定され、他の行に映像書込が指定されない。
【００３４】
この結果、映像書込と黒挿入書込とは同一走査線でみれば交互に実行され、また、映像書込および黒挿入書込のいずれも、１行目から１２行目まで、順番に実行される。このため、映像書込により階調に応じた電圧が書き込まれる行に対して、黒挿入書込により黒色とさせる電圧が書き込まれる行は、一定行数離間して上から下方向に推移する
したがって、映像書込により階調に応じた透過率となった画素１１０は、黒挿入書込により、最小階調となるので、画素における表示がホールド型から擬似インパルス的となり、動画のぼやけ感も低減されるだけでなく、ベンド配向が維持されるので、スプレイ配向への転移による表示乱れも防止することができる。
【００３５】
さらに、本実施形態では、ｂに示すスタートパルスＤＹを、時間的に前に出力させれば、黒挿入期間が長くなるので、インパルス的な応答を強めて、より動画のぼやけ感を低減させることができるし、時間的に後に出力させれば、黒挿入期間が短くなるので、画面全体を明るくすることができる。
このように本実施形態によれば、画素に、表示画像の階調に応じた電圧を書き込む映像書込と、黒色とさせる電圧を書き込む黒挿入書込とを行うためのＹドライバ１３０は、シフトレジスタ１３１が１つで済むので、回路面積の肥大化を抑えることが可能となる。
【００３６】
なお、上述した第１実施形態において、ＡＮＤ回路１３４の演算内容は、ｉ行目でみれば、自段ｉ行目の単位回路１３２による信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２による出力信号ＳR(i+1)との論理積により求めたパルス信号を、信号ＱiがＨレベルであることを条件に、イネーブル信号Ｅnb1のパルス幅に狭める、であり、ＡＮＤ回路１３５の演算内容は、信号ＳRiと信号ＳR(i+1)との論理積により求めたパルス信号を、／信号ＱiがＨレベルであることを条件にイネーブル信号Ｅnb2のパルス幅に狭める、であり、ＯＲ回路１３６は、ＡＮＤ回路１３４、１３５の出力信号同士の論理和を求めて出力するというものであった。
【００３７】
ここで、ＡＮＤ回路１３４、１３５およびＯＲ回路１３６の演算内容を整理すると、信号ＳRiと信号ＳR(i+1)との論理積により求めたパルス信号を、信号ＱiがＨレベルであればイネーブル信号Ｅnb1のパルス幅に狭め、信号ＱiがＬレベルであればイネーブル信号Ｅnb2のパルス幅に狭める、と同義である。
したがって、図７に示されるように、信号ＱiがＨレベルであれば、イネーブル信号Ｅnb1を選択し、信号ＱiがＬレベルであれば、イネーブル信号Ｅnb2を選択する選択回路としてのスイッチ１３７を設けるとともに、ＡＮＤ回路１３８によって、信号ＳRiと信号ＳR(i+1)との論理積たるパルス信号を、スイッチ１３７により選択されたイネーブル信号のパルス幅に狭める構成としても良い。
【００３８】
また、Ｔ−ＦＦ１３３は、単位回路１３２の出力信号の立ち上がりで、出力信号の論理レベルを反転させたが、信号Ｑi、／Ｑiの初期状態を、それぞれＬ、Ｈレベルに反転させれば、単位回路１３２の出力信号の立ち下がりで、出力信号の論理レベルを反転させても良い。
【００３９】
＜第２実施形態＞
ところで、液晶容量１２０は、液晶の劣化を防止するために交流駆動が原則である。
各液晶容量１２０について、フレーム期間にわたって、書込極性をどのように設定するかについては、全画素を同極性とする面（フレーム）反転方式、走査線毎に書込極性を反転させる行（ライン）反転方式、データ線毎に書込極性を反転させる列反転方式、行および列方向にわたって１画素毎に反転させる画素反転方式などがあり、いずれも、所定周期（通常フレーム期間）で書込極性を反転させる。
ここで、書込極性とは、液晶容量１２０において、画素電極１１８の電位を対向電極１０８よりも高位とする場合を正極性といい、画素電極１１８の電位を対向電極１０８よりも低位とする場合を負極性と呼ぶ。なお、書込極性の基準については、対向電極１０８の電位ではなく、いわゆるビデオ振幅中心とする場合もある。
【００４０】
フリッカーを目立たなくする、という観点からいえば、面反転を除く３方式が有利であり、このうち、画素反転方式が最も優れ、次いで行反転方式と列反転方式とがほぼ同程度で優れている、とされる。
【００４１】
ここで、上述した第１実施形態において行反転方式を適用したとき、図５に示されるように、奇数行では正極性（＋）としたとき、偶数行で負極性（−）となり、次のフレーム期間では反転して、奇数行では負極性（−）としたとき、偶数行で正極性（＋）とする必要がある。
このとき、同一水平走査期間において映像書込および黒挿入書込で選択される２行について、書込極性を異極性にすると、データ線に供給されるデータ信号の極性が短期間のうちに反転してしまうので、データ線に寄生する容量成分が大きい場合に、データ線に正しい電圧を供給することができなくなる。このため、同一水平走査期間において映像書込および黒挿入書込で選択される２行の書込極性は互いに同極性となるように設定される。例えば、映像書込のために１行目が選択されるとき、黒挿入書込のために１１行目も選択されるが、このとき１、１１行目は互いに同極性となるように設定される。
【００４２】
しかしながら、このように設定すると、次のような問題が生じる。
すなわち、あるフレーム期間において水平走査期間毎に書込極性を１行毎に反転させたときに、次のフレーム期間では書込極性を反転させる必要があるが、このとき、フレーム期間が水平走査期間の偶数倍であると、隣接する水平走査期間同士で同極性となってしまう部分が出現してしまう。
図５の例では、あるフレーム期間において映像書込のために最終１２行目を選択してから次のフレーム期間において映像書込のために１行目を選択するまでの垂直帰線期間は、図３に示したＹドライバ１３０では、Ｂ１〜Ｂ４と表記したような四水平走査期間になるが、Ｂ４は、次のフレーム期間の最初の水平走査期間に備えて反転させているので、Ｂ３、Ｂ４で同極性となる。このため、黒挿入書込の書込極性が９、１０行目で同極性となる。
隣接する行同士において、黒挿入書込の書込極性が同極性であると、映像書込は異極性になることから、同じ透過率に制御すべき場合であっても、書き込み量が異なってしまうことになる。このため、隣接する２行のうち、一方において書込不足が発生して、表示において境界となって視認されるという不都合が発生する可能性がある。
なお、ここでは行反転方式を例に挙げて説明したが、画素反転方式においても、奇数行奇数列および偶数行偶数列の画素を正極性としたときに、奇数行偶数列および偶数行奇数列の画素を負極性となるので、同様な不都合が発生する。
【００４３】
ここで、フレーム期間が、水平走査期間の偶数倍となってしまう原因は、図３に示すシフトレジスタ１３１では、第１に、奇数段目の単位回路１３２が、クロック信号ＣＬＹがＨレベルのときに入力信号を取り込み、偶数段目の単位回路１３２が、クロック信号ＣＬＹがＬレベルのときに入力信号を取り込むので、ａで示すスタートパルスＤＹの供給間隔（フレーム期間）がクロック信号ＣＬＹの周期の整数倍となる点（第１の点）、および、第２に、入力信号の遅延量がクロック信号ＣＬＹの半周期であり、自段と次段とのパルス重複期間を求めて、この重複期間を水平走査期間としている点（第２の点）との２点にある。
この２点により、水平走査期間がクロック信号ＣＬＹの半周期となるので、クロック信号の整数倍であるフレーム期間は、必ず水平走査期間の偶数倍となってしまうのである。
【００４４】
そこで、フレーム期間を水平走査期間の奇数倍として、上記不都合を解消した第２実施形態に係るＹドライバについて説明する。図８は、第２実施形態に係るＹドライバ１３０の構成を示すブロック図である。
この図に示されるように、シフトレジスタ１３１は、走査線１１２の行数である「１２」の２倍である「２４」段の単位回路１３２を縦続接続したものあり、１行につき、図３における奇数段および偶数段の２段の単位回路１３２で構成される。したがって、この２段を走査線の１行に対する１段分として考えることもできる。
シフトレジスタ１３１において、入力信号の遅延量は、クロック信号ＣＬＹの半周期の倍である１周期分となるので、自段と次段との重複部分を求める必要がなくなるほか、水平走査期間がクロック信号ＣＬＹの１周期分となる。
図８に示したシフトレジスタ１３１では、上記第１の点については図３の例と変わりはないが、水平走査期間がクロック信号ＣＬＹの１周期分となる。このため、図９に示されるように、フレーム期間をクロック信号ＣＬＹの奇数倍に設定することができる。このように設定すると、フレーム期間が水平走査期間の奇数倍となるので、上記不都合を解消することができるのである。
【００４５】
また、第２実施形態では、ｂで示した黒挿入用のスタートパルスＤＹを、ａで示した表示用のスタートパルスＤＹに対してクロック信号ＣＬＹの周期の奇数倍で遅延させると、あるフレーム期間での黒挿入書込の書込極性を、次のフレーム期間で映像書込の極性と同一とすることができる。
これにより、画素に対して、黒色とさせる電圧の書き込みは、同時に階調に応じた電圧の書き込みに対するプリチャージとなるので、映像書き込みが迅速化されるとともに、各画素での初期状態を揃えた均等な書き込みが可能となる。
【００４６】
＜応用・変形例＞
なお、上述した実施形態では、黒挿入書込において画素を黒色とさせるデータ信号を、映像書込における表示用のデータ信号と同じ経路で、すなわち、デマルチプレクサ１４０（ＴＦＴ１４４）を経由してデータ線１１４に供給する構成としたが、例えば図１０に示されるように、データ線１１４の他端側にＴＦＴ１５４を別途設け、黒挿入書込において画素を黒色とさせるデータ信号を、ＴＦＴ１５４を経由してデータ線１１４に供給しても良い。
なお、このＴＦＴ１５４は、例えばｎチャネル型であり、そのドレイン電極はデータ線１１４の他端に接続され、ソース電極が共通接続されている。同様にＴＦＴ１５４のゲート電極も共通接続されている。
【００４７】
ＴＦＴ１５４のソース電極の共通部分には、データ信号変換回路２０から、画素を黒色とさせるデータ信号ＢＩＤが供給され、ＴＦＴ１５４のゲート電極の共通部分には、表示制御回路１０から、制御信号ＢＩＧが供給される。
ここで、制御信号ＢＩＧは、図１１に示されるように、水平帰線期間においてイネーブル信号Ｅnb2がＨレベル期間となるときに、Ｈレベルとなる。
制御信号ＢＩＧがＨレベルになると、すべてのＴＦＴ１５４がオンするので、透過率を最小とさせる電圧（Ｂlack）のデータ信号が全データ線１１４に供給される。仮にｉ行目に黒挿入書込が指定されるのであれば、ｉ行目の画素は、黒挿入書込によって、それまでの階調に応じた電圧から透過率を最小とさせる電圧に書き換えられるため、黒色表示となる。
【００４８】
上述した実施形態では、用いる原色をＲ・Ｇ・Ｂの３色として、カラー表示としたが、４色以上としても良いし、モノクロ表示であれば、３色以上に分けなくても良い。
また、画素１１０については透過型に限られず、反射型であっても良いし、両者を兼ね備えた半透過半反射型であっても良い。
【００４９】
＜電子機器の例＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器について説明する。図１２は、実施形態に係る電気光学装置１を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１を備える。ここで、電気光学装置のうち、表示領域１００ａに相当する部分以外の構成要素については、図９に示した携帯電話１２００の外観としては現れることはない。
電気光学装置１が適用される電子機器としては、図１２に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、フォトストレージビューワ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１が適用可能であることは言うまでもない。
【図面の簡単な説明】
【００５０】
【図１】第１実施形態に係る走査線駆動回路を適用した電気光学装置を示す図である。
【図２】同電気光学装置における画素の構成を示す図である。
【図３】同走査線駆動回路の構成を示す図である。
【図４】同走査線駆動回路における単位回路の構成の一例を示す図である。
【図５】同走査線駆動回路の動作を示す図である。
【図６】同電気光学装置の水平走査の動作を示す図である。
【図７】同実施形態の変形例に係る走査線駆動回路の構成を示す図である。
【図８】第２実施形態に係る走査線駆動回路の構成を示す図である。
【図９】同走査線駆動回路の動作を示す図である。
【図１０】応用・変形例に係る電気光学装置を示す図である。
【図１１】応用・変形例に係る電気光学装置の水平走査の動作を示す図である。
【図１２】実施形態等に係る電気光学装置を適用した電子機器の一例を示す図である。
【符号の説明】
【００５１】
１…電気光学装置、１０…表示制御回路、１３０…Ｙドライバ（走査線駆動回路）、１３１…シフトレジスタ、１３３…フリップフロップ、１３４…ＡＮＤ回路（第１論理積回路）、１３５…ＡＮＤ回路（第２論理積回路）、１３６…ＯＲ回路（論理和回路）、１３７…選択回路、１３８…ＡＮＤ回路（論理積回路）、１２００…携帯電話
【技術分野】
【０００１】
本発明は、いわゆる動画ぼやけ感を抑えるための走査線駆動回路等に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶装置などの電気光学装置は、フレームの期間（１６．７ミリ秒）にわたって映像が保持されるホールド型である。このため、次のフレーム期間に移行したとき、前のフレーム期間の映像を視覚したときの記憶が残存するために、表示される映像に動きがあれば、その動き領域が、ぎくしゃくしたり、輪郭がぼやけたりして知覚される（動画ぼやけ感の発生）。一方、ＣＲＴのように画像が瞬間的に表示されるインパルス型の表示装置では、前フレーム期間で表示させた画像の記憶が、次フレーム期間に移行したときには、もはや残存していないので、動画ぼやけ感は発生しない。
そこで、ホールド型の電気光学装置においては、インパルス型の表示態様に似せるべく、映像書込用の垂直シフトレジスタによって走査線を走査して、表示画像を書き込んだ後、黒書込用のシフトレジスタによって走査線を走査して、黒画像（黒挿入）を書き込みする技術が提案されている（特許文献１参照）。
【特許文献１】特開２００６−４７８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記技術では、シフトレジスタを２つ必要とするために、回路面積が大きくなって、周辺回路内蔵型の場合では、いわゆる額縁領域が広くなってしまう、という問題がある。
本発明は、このような事情に鑑みてなされたもので、その目的の１つは、映像書込と黒挿入とを１つの垂直シフトレジスタによって済ませて、回路面積の肥大化を抑えた技術を提供することにある。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明に係る走査線駆動回路は、複数の走査線に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスをクロック信号にしたがって順次シフトして出力するシフトレジスタと、前記複数の走査線のそれぞれに対応して設けられ、当該走査線に対して映像書込または黒挿入書込のいずれかを指定する指定信号を、出力する指定回路と、前記シフトレジスタによりシフトされた信号に基づくパルス信号を、前記指定信号によって映像書込が指定された場合には第１イネーブル信号のパルス幅に狭め、前記黒挿入書込が指定された場合には第２イネーブル信号のパルス幅に狭めて、前記走査線に走査信号として供給する論理回路と、を具備することを特徴とする。本発明によれば、映像書込が指定されていれば、パルス幅が第１イネーブル信号のパルス幅に狭められ、黒挿入書込が指定されていれば、パルス幅が第２イネーブル信号のパルス幅に狭められるので、シフトレジスタは１つで済ませることができ、走査線駆動回路の面積の肥大化を抑えることが可能となる。
なお、本発明において、前記第１イネーブル信号および第２イネーブル信号は、前記シフトレジスタによりシフトされた信号に基づくパルス信号のパルス幅期間において互いに排他的にアクティブレベルとなる信号であって、前記第１イネーブル信号は、水平有効走査期間にアクティブレベルとなり、前記第２イネーブル信号は、水平帰線期間にアクティブレベルとなる。
【０００５】
本発明において、走査線については映像書込と黒挿入書込とが交互に実行されるので、前記指定回路としては、前記シフトレジスタによりシフトされた信号の立ち上がり又は立ち下がり毎に、前記指定信号の論理レベルを反転させるフリップフロップが好ましい。
また、本発明において、前記論理回路は、前記映像書込が指定されている場合を条件に、前記パルス信号と前記第１イネーブル信号との第１論理積を求める第１論理積回路と、前記黒挿入書込が指定されている場合を条件に、前記パルス信号と、前記第２イネーブル信号との第２論理積を求める第２論理積回路と、前記第１論理積と前記第２論理積との論理和を求める論理和回路と、を含んでも良い。また、この論理回路の演算内容は、前記映像書込が指定された場合には第１イネーブル信号を選択し、前記黒挿入書込が指定された場合には第２イネーブル信号を選択して、前記パルス信号と選択されたイネーブル信号との論理積を求めることと同義である。
なお、本発明は、走査線駆動回路のみならず、電気光学装置としても概念することが可能である。
また、本発明において、フレーム期間をクロック信号の周期の奇数倍に設定するとともに、水平走査期間をクロック信号の周期に設定しても良い。本発明によれば、フレーム期間が水平走査期間の奇数倍となるので、行反転方式または画素反転方式としたときに、隣接する行同士で同極性となってしまう部分の発生を回避することができる。
また、本発明において、前記データ線駆動回路は、映像書込におけるデータ信号を、当該映像書込の前の黒挿入書込におけるデータ信号と同極性としても良い。
【発明を実施するための最良の形態】
【０００６】
以下、本発明を実施するための形態について説明する。
【０００７】
＜第１実施形態＞
まず、本発明の第１実施形態に係る走査線駆動回路について説明する。図１は、この走査線駆動回路を適用した電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示制御回路１０、データ信号変換回路２０および表示パネル１００により構成される。このうち、表示制御回路１０は、上位装置（図示省略）から供給される同期信号Ｓyncに基づいて各部を制御する。データ信号変換回路２０は、上位装置から供給されるデジタルの映像信号Ｖidを、表示制御回路１０による制御にしたがってアナログ信号のデータ信号Ｓ1〜Ｓ8に、後述するデマルチプレクサの分配動作に同期させて変換出力する。
ここで、上記上位装置から供給される映像信号Ｖidは、表示パネル１００の各画素につきＲ（赤）、Ｇ（緑）、Ｂ（青）の各色成分の明るさ（階調）を指定するデジタルデータであり、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）にしたがって走査される画素の順で供給される。
【０００８】
表示パネル１００では、表示領域１００ａの周辺にＹドライバ１３０およびデマルチプレクサ１４０が設けられている。このうち、表示領域１００ａでは、例えば１２行の走査線１１２が図において横方向に延在し、また、４８列のデータ線１１４が図において縦方向に延在し、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられるとともに、これらの走査線１１２とデータ線１１４との交差のそれぞれに対応して、画素１１０がそれぞれ配設されている。
これらの画素１１０は、１列毎にＲ、Ｇ、Ｂの順で繰り返すストライプ配列となっており、横方向にわたって互いに隣接するＲＧＢの３つの画素１１０で１ドットのカラーを表示する。したがって、本実施形態において、画素１１０は、表示領域１００ａにおいて縦１２行×横４８列のマトリクス状に配列して、縦１２行×横１６列ドットのカラー表示を行うことになるが、この配列はあくまでも説明の便宜上のものであり、本発明は、この配列に限定する主旨ではない。
なお、走査線１１２を区別するために、以下の説明では図において上から順に１、２、３、…、１２行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、…、４８列目という呼び方をする場合がある。
【０００９】
本発明の特徴部分であるＹドライバ（走査線駆動回路）１３０は、表示制御回路１０による制御にしたがって各走査線にそれぞれ走査信号を供給するが、詳細については後述する。
【００１０】
また、１〜４８列目のデータ線１１４は、１〜６、７〜１２、１３〜１８、…、４３〜４８列目というように、本実施形態では互い隣接する６列毎にブロック化されている。ブロックを一般化して説明するために、１以上８以下の整数「ｊ」を用いると、図１において左から数えてｊ番目のブロックには、（６ｊ−５）列目から（６ｊ）列目までの６列のデータ線１１４が対応することになる。
１番目から８番目までのブロックには、順番にデータ信号Ｓ1〜Ｓ8が供給されるが、これのデータ信号をブロックに属する６列のデータ線に分配したときに区別するために、ｊ番目のブロックにおいて１列目のデータ線１１４に供給されるデータ信号をＲ(2j-1)と表記し、２、３、４、５、６列目のデータ線１１４に供給されるデータ信号をそれぞれＧ(2j-1)、Ｂ(2j-1)、Ｒ(2j)、Ｇ(2j)、Ｂ(2j)と表記している。
【００１１】
デマルチプレクサ１４０は、データ線１１４の１列毎に設けられたｎチャネル型の薄膜トランジスタ（thin film transistor：以下単に「ＴＦＴ」と略称する）１４４の集合体である。このＴＦＴ１４４のドレイン電極はデータ線１１４の一端に接続され、各ブロックに属するデータ線１１４に対応した６個のＴＦＴ１４４のソース電極が共通接続されている。
一方、ＴＦＴ１４４のゲート電極には、それぞれ次のような制御信号が表示制御回路１０から供給される。すなわち、各ブロックにおいて１列目のデータ線１１４に対応するＴＦＴ１４４のゲート電極にはイネーブル信号Ｒ1−Ｅnbが供給され、各ブロックにおいて２、３、４、５、６列目のデータ線１１４に対応するＴＦＴ１４４のゲート電極には、それぞれイネーブル信号Ｇ1−Ｅnb、Ｂ1−Ｅnb、Ｒ2−Ｅnb、Ｇ2−Ｅnb、Ｂ2−Ｅnbが供給される。
【００１２】
次に、画素１１０の構成について説明する。図２は、画素１１０の電気的な構成を示す図であり、任意の１行におけるＲＧＢの３つの画素１１０を示している。
この図に示されるように、３つの画素１１０は電気的には互いに同一構成であり、それぞれ、ＴＦＴ１１６と液晶容量１２０とを有する。このうち、ＴＦＴ１１６のゲート電極は走査線１１２に接続される一方、そのソース電極はデータ線１１４に接続され、そのドレイン電極は画素電極１１８に接続されている。
画素電極１１８は、画素毎に設けられるのに対して、対向電極１０８は、画素電極１１８のすべてに対向するように全画素に対して共通に設けられるとともに、一定の電圧ＬＣcomが印加されている。そして、対向電極１０８と画素電極１１８との間に液晶１０５が挟持され、これにより液晶容量１２０が構成されている。
【００１３】
本実施形態において、液晶１０５は、ＯＣＢ（Optical Compensated Birefringence）モードとしている。このため、液晶分子は、初期状態では２枚の基板間でスプレイ状に開いた状態（スプレイ配向）であり、表示動作時では弓なりに曲がった状態（ベンド配向）になって、ベンド配向の曲がりの度合いに応じて透過率（または反射率）が変化する。本実施形態では、液晶容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となる一方、電圧実効値が大きくなるにつれて透過する光量が減少するノーマリーホワイトモードとしている。また、液晶容量１２０の透過光を着色するカラーフィルタ（図示省略）が画素１１０毎に設けられる。このため、バックライトユニットに（図示省略）よって照射された光は、画素毎に、液晶容量１２０に保持された電圧の実効値に応じた比率でカラーフィルタにより着色して出射する。
【００１４】
周知のように、ＯＣＢモードでは、液晶容量１２０において保持される電圧実効値が臨界値を下回るとスプレイ配向に戻って、実効値に応じて透過率を制御することができなくなるので、表示すべき画像の階調に応じた電圧を書き込む前に、臨界値以上の電圧を印加して、ベンド配向に転移させておく必要がある。
【００１５】
本実施形態では、あるフレーム期間において液晶容量１２０（画素１１０）に対し表示画像の階調に応じた電圧を書き込んだ後に、次のフレーム期間において透過率に応じた電圧を書き込む事前準備として、臨界値以上の電圧を書き込むことによって、スプレイ配向に戻ってしまうことを防いでいる。
このときにスプレイ配向に戻らないように書き込む臨界値以上の電圧として、画素１１０の透過率を最小とさせる電圧としている。すなわち、本実施形態では、スプレイ配向に戻らないようにベンド配向を維持するための臨界値以上の電圧印加は、同時に、動画ぼやけ感を低減するための黒挿入を意味しているのである。
なお、フレーム期間とは、表示パネル１００を駆動することによって、カラー画像の１コマ分を表示させるために要する期間をいい、垂直走査周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒であり一定である。
【００１６】
続いて、本発明の特徴部分であるＹドライバ１３０について説明する。図３は、Ｙドライバ１３０の構成を示す図である。
この図に示されるように、Ｙドライバ１３０には、クロック信号ＣＬＹ、ＣＬＹinv、スタートパルスＤＹ、イネーブル信号Ｅnb1、Ｅnb2が表示制御回路１０から供給される。このうち、クロック信号ＣＬＹ、ＣＬＹinvは、図５に示されるように、論理レベルが互いに反転の関係にあるデューティ比が５０％のパルス信号であって、その半周期が、上位装置から供給される水平同期信号で規定される水平走査期間となるように生成される。
ここで、水平走査期間は、１行分の画素を１列目から４８列目まで水平走査する水平有効走査期間と、４８列目から次行の１列目まで戻す水平帰線期間とに分かれる。本実施形態では、便宜的に水平帰線期間を先とし、水平有効走査期間を後としている。
【００１７】
また、イネーブル信号Ｅnb1は、クロック信号ＣＬＹの論理レベルがＨまたはＬレベルとなる半周期すなわち水平走査期間のうち、水平有効走査期間においてＨレベルとなるパルス信号であり、イネーブル信号Ｅnb2は、水平走査期間のうち、水平帰線期間においてＨレベルとなるパルス信号である。
このため、イネーブル信号Ｅnb1、Ｅnb2は、互いに排他的にＨレベルとなり、イネーブル信号Ｅnb1がＨレベルとなる期間は、イネーブル信号Ｅnb2がＨレベルとなる期間よりも長い。
なお、実施形態では、アクティブレベルをＨレベルとし、非アクティブレベルをＬレベルとしている。
【００１８】
図３において、シフトレジスタ１３１は、走査線１１２の行数である「１２」よりも１段多い「１３」段の単位回路１３２を、ある段の単位回路１３２から出力される信号を次段の単位回路の入力信号とするように縦続接続した構成としたものであるが、初段である１段目の単位回路１３２には、入力信号としてスタートパルスＤＹが供給される。
【００１９】
シフトレジスタ１３１のうち、奇数（１、３、５、…、１３）段目の単位回路１３２は、クロック信号ＣＬＹがＨレベル（クロック信号ＣＬＹinvがＬレベル）であるときに入力信号を取り込んで出力し、クロック信号ＣＬＹがＬレベル（クロック信号ＣＬＹinvがＨレベル）に変化したときには、変化直前状態（クロック信号ＣＬＹがＨレベルであったとき）に取り込んだ入力信号を保持・出力するものである。
一方、偶数（２、４、６、…、１２）段目の単位回路１３２は、クロック信号ＣＬＹがＬレベルであるときに入力信号を取り込んで出力し、クロック信号ＣＬＹがＨレベルに変化したときには、変化直前状態に取り込んだ入力信号を保持・出力するものである。
【００２０】
このような奇数段目および偶数段目の単位回路１３２は、例えば図４に示されるように、クロックドインバータ１３２１、１３２２およびインバータ１３２３を含む構成が考えられる。
奇数段目のクロックドインバータ１３２１および偶数段目のクロックインバータ１３２２は、クロック信号ＣＬＹがＨレベルのときにインバータとして機能し、クロック信号ＣＬＹがＬレベルのときに、その出力が不定（ハイ・インピーダンス）となるものであり、奇数段目のクロックドインバータ１３２２および偶数段目のクロックインバータ１３２１は、クロック信号ＣＬＹinvがＨレベルのときにインバータとして機能し、クロック信号ＣＬＹinvがＬレベルのときに、その出力が不定となるものである。
【００２１】
なお、シフトレジスタ１３１において、１〜１３段目の単位回路１３２から出力される信号をＳR1〜ＳR13と表記する。また、便宜的に、走査線１１２を一般化して説明するために、１以上１２以下の整数「ｉ」を用いる。
【００２２】
トグル・フリップフロップ（Ｔ−ＦＦ）１３３は、１〜１２行目の走査線１１２に対応して設けられた指定回路である。ｉ行目のＴ−ＦＦ１３３は、ｉ段目の単位回路１３２から出力される信号ＳRiをＴ入力として、当該信号ＳRiが立ち上がる毎に出力信号Ｑiの論理レベルを反転させる。なお、信号Ｑiの反転レベルを／Ｑiとする（／は、反転を示す）。また、Ｔ−ＦＦ１３３から出力される信号Ｑi、／Ｑiは、初期状態でそれぞれＨ、Ｌレベルとする。
【００２３】
１〜１２行目のそれぞれに対応して、ＡＮＤ回路１３４、１３５およびＯＲ回路１３６の組が設けられる。
このうち、ｉ行目のＡＮＤ回路１３４は、自段ｉ行目の単位回路１３２の出力信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２の出力信号ＳR(i+1)と、ｉ行目のＴ−ＦＦ１３３の出力信号Ｑiと、イネーブル信号Ｅnb1との論理積を求めるものである。
ｉ行目のＡＮＤ回路１３５は、自段ｉ行目の単位回路１３２の出力信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２の出力信号ＳR(i+1)と、ｉ行目のＴ−ＦＦ１３３の反転出力信号／Ｑiと、イネーブル信号Ｅnb2との論理積を求めるものである。
そして、ｉ行目のＯＲ回路１３６は、ｉ行目のＡＮＤ回路１３４、１３５による論理積同士の論理和信号を、ｉ行目の走査線１１２に走査信号Ｇiとして出力するものである。
なお、ＯＲ回路１３６の出力は、レベルシフタや多段バッファ回路などを介して出力される場合もあるが、いずれにしても、ＯＲ回路１３６から出力される信号を論理レベルでみたときに正転または反転した信号が、走査信号として出力されることになる。
【００２４】
次に、Ｙドライバ１３０の動作について図５を参照して説明する。
図において、ａで示されるように、クロック信号ＣＬＹ（ＣＬＹinv）の１周期分のパルス幅を有するスタートパルスＤＹが、クロック信号ＣＬＹがＨレベルとなるタイミングよりも前に供給されると、第１段目の単位回路１３２は、当該スタートパルスＤＹをクロック信号ＣＬＹのＨレベル期間で取り込み、次に、クロック信号ＣＬＹがＬレベルとなったときに、取り込んだ信号を保持する。このため、第１段目の単位回路１３２から出力される信号ＳR1は、図５に示されるような波形となる。
第２段目の単位回路１３２は、当該信号ＳR1をクロック信号ＣＬＹのＬレベル期間で取り込み、次に、クロック信号ＣＬＹがＨレベルとなったときに、取り込んだ信号を保持するので、信号ＳR2は、信号ＳR1よりもクロック信号ＣＬＹの半周期だけ遅延することになる。以下同様に、信号ＳR3、ＳR4、…、ＳR12、ＳR13についても、順次クロック信号ＣＬＹの半周期だけ遅延することになる。
また、Ｔ−ＦＦ１３３による信号Ｑ1〜Ｑ12は、それぞれ信号ＳR1〜ＳR12が立ち上がる毎に、その論理レベルが反転して順次Ｌレベルとなる。
【００２５】
ここで、例えばｉ行目に着目したときに、自段ｉ行目の単位回路１３２による信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２による出力信号ＳR(i+1)とがともにＨレベルであることは、ｉ行目の走査線１１２が表示画像の階調に応じた電圧の書き込み（映像書込）のため、または、画素を黒色とさせる電圧の書き込み（黒挿入書込）のために、選択すべき期間であることを意味する。
この映像書込および黒挿入書込は、同一水平走査期間でみたときには、異なる２行に対して同時に指定される場合がある。例えば、１行目に映像書込が指定され、１１行目に黒挿入書込が指定されることもある。ただし、１、１１行目の実際の選択は時間的に分離されている。また、同一行（走査線）についてみたときには、映像書込および黒挿入書込は、交互に実行される。
【００２６】
一方、Ｔ−ＦＦ１３３は、単位回路１３２から出力される信号が立ち上がる毎に、出力信号の論理レベルを反転させるので、Ｔ−ＦＦ１３３から出力される信号の論理レベルによって、映像書込であるのか、黒挿入書込であるのかを規定することができる。詳細には、ｉ行目でみたときに、Ｔ−ＦＦ１３３の信号Ｑiの初期状態をＨレベルとしているので、ｉ行目の単位回路１３２による信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２による出力信号ＳR(i+1)とがいずれもＨレベルとなる期間は、信号ＱiがＬレベルであれば映像書込を指定し、信号ＱiがＨレベルであれば黒挿入書込を指定している、と考えることができる。
【００２７】
各ＡＮＤ回路１３４は、それぞれ４入力型の論理積信号を求めるものではあるが、その論理演算は、ｉ行目でみれば、自段ｉ行目の単位回路１３２による信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２による出力信号ＳR(i+1)との論理積によってｉ行目の走査線を選択すべきことを示すパルス信号を求めるとともに、当該パルス信号を、信号ＱiがＨレベルであることを条件に（すなわち、映像書込が指定されていることを条件に）、イネーブル信号Ｅnb1のパルス幅に狭める、という内容と同義である。
したがって、走査信号Ｇ1〜Ｇ12には、ａで示したスタートパルスＤＹを順次シフトしたことに起因して、映像書込のための幅の長いＨレベルのパルスが順番に現れることになる。
【００２８】
次に、図５においてａに続き、ｂで示されるスタートパルスＤＹが供給されると、ａと同様に、信号ＳR1が出力され、続く信号ＳR2、ＳR3、ＳR4、…、ＳR12、ＳR13は、当該信号ＳR1から順次クロック信号ＣＬＹの半周期だけ遅延することになる。
また、Ｔ−ＦＦ１３３による信号Ｑ1〜Ｑ12は、それぞれ信号ＳR1〜ＳR12が立ち上がる毎に、その論理レベルが反転して順次Ｈレベルとなる。
各ＡＮＤ回路１３５は、それぞれ４入力型の論理積信号を求めるものではあるが、その論理演算は、ｉ行目でみれば、自段ｉ行目の単位回路１３２による信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２による出力信号ＳR(i+1)との論理積によってｉ行目の走査線を選択すべきことを示すパルス信号を求めるとともに、当該パルス信号を、／信号ＱiがＨレベルであることを条件に（すなわち、黒挿入書込が指定されていることを条件に）、イネーブル信号Ｅnb2のパルス幅に狭める、という内容と同義である。
したがって、走査信号Ｇ1〜Ｇ12には、ｂで示したスタートパルスＤＹを順次シフトしたことに起因して、黒挿入書込のための幅の短いＨレベルのパルスが順番に現れることになる。
【００２９】
次に、水平走査期間における動作について図６を参照して説明する。図６は、水平走査期間において、ｊ番目のブロックに対応して供給されるデータ信号Ｓj等の供給タイミングを示す図である。
データ信号変換回路２０は、水平走査期間の時間的に先の水平帰線期間において、映像信号Ｖidにかかわらず、画素１１０を最低階調、すなわち、透過率を最小とさせる電圧（Ｂlack）のデータ信号Ｓjを供給する。
一方、表示制御回路１０は、水平帰線期間において、イネーブル信号Ｅnb1をＨレベルとするとともに、デマルチプレクサ１４０に供給するイネーブル信号Ｒ1−Ｅnb、Ｇ1−Ｅnb、Ｂ1−Ｅnb、Ｒ2−Ｅnb、Ｇ2−Ｅnb、Ｂ2−ＥnbをすべてＨレベルとする。
【００３０】
これにより、水平帰線期間では、すべてのＴＦＴ１４４がオンするので、透過率を最小とさせる電圧（Ｂlack）のデータ信号が全データ線１１４に供給される。
イネーブル信号Ｅnb2がＨレベルとなっているので、仮に１１行目に黒挿入書込が指定されていれば、走査信号Ｇ11は、幅の短いＨレベルのパルスとなる。走査信号Ｇ11がＨレベルになると、１１行目のＴＦＴ１１６がすべてオンするので、透過率を最小とさせる電圧が、データ線１１４およびＴＦＴ１１６を介して画素電極１１８に印加される。したがって、１１行目の画素は、それまでの階調に応じた電圧から透過率を最小とさせる電圧に書き換えられて、黒色表示となる。
【００３１】
次に、データ信号変換回路２０は、水平走査期間の時間的に後の水平有効走査期間において、映像書込に係る行であって、各ブロックにおけるデータ線との交差に対応する６つの画素１１０に、階調に応じた電圧のデータ信号を、表示制御回路１０の制御にしたがって順番に供給する。詳細には、データ信号変換回路２０は、映像書込に係る走査線がｉ行目であるとき、ｊ番目のブロックに対応するデータ信号Ｓjを、順番に、
ｉ行（２ｊ−１）列目のドットにおけるＲ画素、
ｉ行（２ｊ−１）列目のドットにおけるＧ画素、
ｉ行（２ｊ−１）列目のドットにおけるＢ画素、
ｉ行（２ｊ）列目のドットにおけるＲ画素、
ｉ行（２ｊ）列目のドットにおけるＧ画素、
ｉ行（２ｊ）列目のドットにおけるＢ画素、
の階調に応じた電圧とする。
ここでは、ｊ番目のブロックで代表して説明しているが、このような動作は、１〜８番目のブロックのすべてにおいて同時並行的に実行される。
【００３２】
一方、表示制御回路１０は、水平有効期間において、イネーブル信号Ｅnb1をＨレベルにするとともに、データ信号変換回路２０によるデータ信号の供給に合わせて、イネーブル信号Ｒ1−Ｅnb、Ｇ1−Ｅnb、Ｂ1−Ｅnb、Ｒ2−Ｅnb、Ｇ2−Ｅnb、Ｂ2−Ｅnbを順番に排他的にＨレベルとする。
これにより、ｊ番目のブロックでは、６列のデータ線には、ＲＧＢＲＧＢの画素の階調に応じた電圧のデータ信号がそれぞれ供給される。
イネーブル信号Ｅnb1がＨレベルとなっているので、仮に１行目に映像書込が指定されていれば、走査信号Ｇ1は、幅の長いＨレベルのパルスとなる。走査信号Ｇ1がＨレベルになると、１行目のＴＦＴ１１６がすべてオンするので、階調に応じた電圧が、データ線１１４およびＴＦＴ１１６を介して画素電極１１８に印加される。したがって、１行目の画素は、それまでの黒色状態から、階調に応じた透過率となり、視認されることになる。
【００３３】
１１行目に黒挿入書込が指定され、１行目に映像書込が指定された次の水平走査期間では、１２行目に黒挿入書込が指定され、２行目に映像書込が指定される。これにより、１２行目の画素は、それまでの階調に応じた電圧から透過率を最小とさせる電圧に書き換えられて黒色表示となり、２行目の画素は、映像書込によって、それまでの黒色表示から、階調に応じた透過率となる。
次の四水平走査期間では、順に３、４、５、６行目に映像書込が指定されて、それまでの黒色表示から、階調に応じた透過率となる。なお、当該四水平走査期間では、映像書込だけが指定され、他の行に黒挿入書込が指定されない。
続く六水平走査期間では、順に、黒挿入書込および映像書込が指定される行の組み合わせが、１・７行目、２・８行目、３・９行目、４・１０行目、５・１１行目、６・１２行目で推移し、この後の四水平走査期間では、順に７、８、９、１０行目に黒挿入書込が指定される。なお、当該四水平走査期間では、黒挿入書込だけが指定され、他の行に映像書込が指定されない。
【００３４】
この結果、映像書込と黒挿入書込とは同一走査線でみれば交互に実行され、また、映像書込および黒挿入書込のいずれも、１行目から１２行目まで、順番に実行される。このため、映像書込により階調に応じた電圧が書き込まれる行に対して、黒挿入書込により黒色とさせる電圧が書き込まれる行は、一定行数離間して上から下方向に推移する
したがって、映像書込により階調に応じた透過率となった画素１１０は、黒挿入書込により、最小階調となるので、画素における表示がホールド型から擬似インパルス的となり、動画のぼやけ感も低減されるだけでなく、ベンド配向が維持されるので、スプレイ配向への転移による表示乱れも防止することができる。
【００３５】
さらに、本実施形態では、ｂに示すスタートパルスＤＹを、時間的に前に出力させれば、黒挿入期間が長くなるので、インパルス的な応答を強めて、より動画のぼやけ感を低減させることができるし、時間的に後に出力させれば、黒挿入期間が短くなるので、画面全体を明るくすることができる。
このように本実施形態によれば、画素に、表示画像の階調に応じた電圧を書き込む映像書込と、黒色とさせる電圧を書き込む黒挿入書込とを行うためのＹドライバ１３０は、シフトレジスタ１３１が１つで済むので、回路面積の肥大化を抑えることが可能となる。
【００３６】
なお、上述した第１実施形態において、ＡＮＤ回路１３４の演算内容は、ｉ行目でみれば、自段ｉ行目の単位回路１３２による信号ＳRiと、次段（ｉ＋１）行目の単位回路１３２による出力信号ＳR(i+1)との論理積により求めたパルス信号を、信号ＱiがＨレベルであることを条件に、イネーブル信号Ｅnb1のパルス幅に狭める、であり、ＡＮＤ回路１３５の演算内容は、信号ＳRiと信号ＳR(i+1)との論理積により求めたパルス信号を、／信号ＱiがＨレベルであることを条件にイネーブル信号Ｅnb2のパルス幅に狭める、であり、ＯＲ回路１３６は、ＡＮＤ回路１３４、１３５の出力信号同士の論理和を求めて出力するというものであった。
【００３７】
ここで、ＡＮＤ回路１３４、１３５およびＯＲ回路１３６の演算内容を整理すると、信号ＳRiと信号ＳR(i+1)との論理積により求めたパルス信号を、信号ＱiがＨレベルであればイネーブル信号Ｅnb1のパルス幅に狭め、信号ＱiがＬレベルであればイネーブル信号Ｅnb2のパルス幅に狭める、と同義である。
したがって、図７に示されるように、信号ＱiがＨレベルであれば、イネーブル信号Ｅnb1を選択し、信号ＱiがＬレベルであれば、イネーブル信号Ｅnb2を選択する選択回路としてのスイッチ１３７を設けるとともに、ＡＮＤ回路１３８によって、信号ＳRiと信号ＳR(i+1)との論理積たるパルス信号を、スイッチ１３７により選択されたイネーブル信号のパルス幅に狭める構成としても良い。
【００３８】
また、Ｔ−ＦＦ１３３は、単位回路１３２の出力信号の立ち上がりで、出力信号の論理レベルを反転させたが、信号Ｑi、／Ｑiの初期状態を、それぞれＬ、Ｈレベルに反転させれば、単位回路１３２の出力信号の立ち下がりで、出力信号の論理レベルを反転させても良い。
【００３９】
＜第２実施形態＞
ところで、液晶容量１２０は、液晶の劣化を防止するために交流駆動が原則である。
各液晶容量１２０について、フレーム期間にわたって、書込極性をどのように設定するかについては、全画素を同極性とする面（フレーム）反転方式、走査線毎に書込極性を反転させる行（ライン）反転方式、データ線毎に書込極性を反転させる列反転方式、行および列方向にわたって１画素毎に反転させる画素反転方式などがあり、いずれも、所定周期（通常フレーム期間）で書込極性を反転させる。
ここで、書込極性とは、液晶容量１２０において、画素電極１１８の電位を対向電極１０８よりも高位とする場合を正極性といい、画素電極１１８の電位を対向電極１０８よりも低位とする場合を負極性と呼ぶ。なお、書込極性の基準については、対向電極１０８の電位ではなく、いわゆるビデオ振幅中心とする場合もある。
【００４０】
フリッカーを目立たなくする、という観点からいえば、面反転を除く３方式が有利であり、このうち、画素反転方式が最も優れ、次いで行反転方式と列反転方式とがほぼ同程度で優れている、とされる。
【００４１】
ここで、上述した第１実施形態において行反転方式を適用したとき、図５に示されるように、奇数行では正極性（＋）としたとき、偶数行で負極性（−）となり、次のフレーム期間では反転して、奇数行では負極性（−）としたとき、偶数行で正極性（＋）とする必要がある。
このとき、同一水平走査期間において映像書込および黒挿入書込で選択される２行について、書込極性を異極性にすると、データ線に供給されるデータ信号の極性が短期間のうちに反転してしまうので、データ線に寄生する容量成分が大きい場合に、データ線に正しい電圧を供給することができなくなる。このため、同一水平走査期間において映像書込および黒挿入書込で選択される２行の書込極性は互いに同極性となるように設定される。例えば、映像書込のために１行目が選択されるとき、黒挿入書込のために１１行目も選択されるが、このとき１、１１行目は互いに同極性となるように設定される。
【００４２】
しかしながら、このように設定すると、次のような問題が生じる。
すなわち、あるフレーム期間において水平走査期間毎に書込極性を１行毎に反転させたときに、次のフレーム期間では書込極性を反転させる必要があるが、このとき、フレーム期間が水平走査期間の偶数倍であると、隣接する水平走査期間同士で同極性となってしまう部分が出現してしまう。
図５の例では、あるフレーム期間において映像書込のために最終１２行目を選択してから次のフレーム期間において映像書込のために１行目を選択するまでの垂直帰線期間は、図３に示したＹドライバ１３０では、Ｂ１〜Ｂ４と表記したような四水平走査期間になるが、Ｂ４は、次のフレーム期間の最初の水平走査期間に備えて反転させているので、Ｂ３、Ｂ４で同極性となる。このため、黒挿入書込の書込極性が９、１０行目で同極性となる。
隣接する行同士において、黒挿入書込の書込極性が同極性であると、映像書込は異極性になることから、同じ透過率に制御すべき場合であっても、書き込み量が異なってしまうことになる。このため、隣接する２行のうち、一方において書込不足が発生して、表示において境界となって視認されるという不都合が発生する可能性がある。
なお、ここでは行反転方式を例に挙げて説明したが、画素反転方式においても、奇数行奇数列および偶数行偶数列の画素を正極性としたときに、奇数行偶数列および偶数行奇数列の画素を負極性となるので、同様な不都合が発生する。
【００４３】
ここで、フレーム期間が、水平走査期間の偶数倍となってしまう原因は、図３に示すシフトレジスタ１３１では、第１に、奇数段目の単位回路１３２が、クロック信号ＣＬＹがＨレベルのときに入力信号を取り込み、偶数段目の単位回路１３２が、クロック信号ＣＬＹがＬレベルのときに入力信号を取り込むので、ａで示すスタートパルスＤＹの供給間隔（フレーム期間）がクロック信号ＣＬＹの周期の整数倍となる点（第１の点）、および、第２に、入力信号の遅延量がクロック信号ＣＬＹの半周期であり、自段と次段とのパルス重複期間を求めて、この重複期間を水平走査期間としている点（第２の点）との２点にある。
この２点により、水平走査期間がクロック信号ＣＬＹの半周期となるので、クロック信号の整数倍であるフレーム期間は、必ず水平走査期間の偶数倍となってしまうのである。
【００４４】
そこで、フレーム期間を水平走査期間の奇数倍として、上記不都合を解消した第２実施形態に係るＹドライバについて説明する。図８は、第２実施形態に係るＹドライバ１３０の構成を示すブロック図である。
この図に示されるように、シフトレジスタ１３１は、走査線１１２の行数である「１２」の２倍である「２４」段の単位回路１３２を縦続接続したものあり、１行につき、図３における奇数段および偶数段の２段の単位回路１３２で構成される。したがって、この２段を走査線の１行に対する１段分として考えることもできる。
シフトレジスタ１３１において、入力信号の遅延量は、クロック信号ＣＬＹの半周期の倍である１周期分となるので、自段と次段との重複部分を求める必要がなくなるほか、水平走査期間がクロック信号ＣＬＹの１周期分となる。
図８に示したシフトレジスタ１３１では、上記第１の点については図３の例と変わりはないが、水平走査期間がクロック信号ＣＬＹの１周期分となる。このため、図９に示されるように、フレーム期間をクロック信号ＣＬＹの奇数倍に設定することができる。このように設定すると、フレーム期間が水平走査期間の奇数倍となるので、上記不都合を解消することができるのである。
【００４５】
また、第２実施形態では、ｂで示した黒挿入用のスタートパルスＤＹを、ａで示した表示用のスタートパルスＤＹに対してクロック信号ＣＬＹの周期の奇数倍で遅延させると、あるフレーム期間での黒挿入書込の書込極性を、次のフレーム期間で映像書込の極性と同一とすることができる。
これにより、画素に対して、黒色とさせる電圧の書き込みは、同時に階調に応じた電圧の書き込みに対するプリチャージとなるので、映像書き込みが迅速化されるとともに、各画素での初期状態を揃えた均等な書き込みが可能となる。
【００４６】
＜応用・変形例＞
なお、上述した実施形態では、黒挿入書込において画素を黒色とさせるデータ信号を、映像書込における表示用のデータ信号と同じ経路で、すなわち、デマルチプレクサ１４０（ＴＦＴ１４４）を経由してデータ線１１４に供給する構成としたが、例えば図１０に示されるように、データ線１１４の他端側にＴＦＴ１５４を別途設け、黒挿入書込において画素を黒色とさせるデータ信号を、ＴＦＴ１５４を経由してデータ線１１４に供給しても良い。
なお、このＴＦＴ１５４は、例えばｎチャネル型であり、そのドレイン電極はデータ線１１４の他端に接続され、ソース電極が共通接続されている。同様にＴＦＴ１５４のゲート電極も共通接続されている。
【００４７】
ＴＦＴ１５４のソース電極の共通部分には、データ信号変換回路２０から、画素を黒色とさせるデータ信号ＢＩＤが供給され、ＴＦＴ１５４のゲート電極の共通部分には、表示制御回路１０から、制御信号ＢＩＧが供給される。
ここで、制御信号ＢＩＧは、図１１に示されるように、水平帰線期間においてイネーブル信号Ｅnb2がＨレベル期間となるときに、Ｈレベルとなる。
制御信号ＢＩＧがＨレベルになると、すべてのＴＦＴ１５４がオンするので、透過率を最小とさせる電圧（Ｂlack）のデータ信号が全データ線１１４に供給される。仮にｉ行目に黒挿入書込が指定されるのであれば、ｉ行目の画素は、黒挿入書込によって、それまでの階調に応じた電圧から透過率を最小とさせる電圧に書き換えられるため、黒色表示となる。
【００４８】
上述した実施形態では、用いる原色をＲ・Ｇ・Ｂの３色として、カラー表示としたが、４色以上としても良いし、モノクロ表示であれば、３色以上に分けなくても良い。
また、画素１１０については透過型に限られず、反射型であっても良いし、両者を兼ね備えた半透過半反射型であっても良い。
【００４９】
＜電子機器の例＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器について説明する。図１２は、実施形態に係る電気光学装置１を用いた携帯電話１２００の構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１を備える。ここで、電気光学装置のうち、表示領域１００ａに相当する部分以外の構成要素については、図９に示した携帯電話１２００の外観としては現れることはない。
電気光学装置１が適用される電子機器としては、図１２に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、フォトストレージビューワ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１が適用可能であることは言うまでもない。
【図面の簡単な説明】
【００５０】
【図１】第１実施形態に係る走査線駆動回路を適用した電気光学装置を示す図である。
【図２】同電気光学装置における画素の構成を示す図である。
【図３】同走査線駆動回路の構成を示す図である。
【図４】同走査線駆動回路における単位回路の構成の一例を示す図である。
【図５】同走査線駆動回路の動作を示す図である。
【図６】同電気光学装置の水平走査の動作を示す図である。
【図７】同実施形態の変形例に係る走査線駆動回路の構成を示す図である。
【図８】第２実施形態に係る走査線駆動回路の構成を示す図である。
【図９】同走査線駆動回路の動作を示す図である。
【図１０】応用・変形例に係る電気光学装置を示す図である。
【図１１】応用・変形例に係る電気光学装置の水平走査の動作を示す図である。
【図１２】実施形態等に係る電気光学装置を適用した電子機器の一例を示す図である。
【符号の説明】
【００５１】
１…電気光学装置、１０…表示制御回路、１３０…Ｙドライバ（走査線駆動回路）、１３１…シフトレジスタ、１３３…フリップフロップ、１３４…ＡＮＤ回路（第１論理積回路）、１３５…ＡＮＤ回路（第２論理積回路）、１３６…ＯＲ回路（論理和回路）、１３７…選択回路、１３８…ＡＮＤ回路（論理積回路）、１２００…携帯電話
【特許請求の範囲】
【請求項１】
複数の走査線に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスをクロック信号にしたがって順次シフトして出力するシフトレジスタと、
前記複数の走査線のそれぞれに対応して設けられ、当該走査線に対して映像書込または黒挿入書込のいずれかを指定する指定信号を、出力する指定回路と、
前記シフトレジスタによりシフトされた信号に基づくパルス信号を、前記指定信号によって映像書込が指定された場合には第１イネーブル信号のパルス幅に狭め、前記黒挿入書込が指定された場合には第２イネーブル信号のパルス幅に狭めて、前記走査線に走査信号として供給する論理回路と、
を具備することを特徴とする走査線駆動回路。
【請求項２】
前記第１イネーブル信号および第２イネーブル信号は、前記シフトレジスタによりシフトされた信号に基づくパルス信号のパルス幅期間において互いに排他的にアクティブレベルとなる信号であって、
前記第１イネーブル信号は、水平有効走査期間にアクティブレベルとなり、
前記第２イネーブル信号は、水平帰線期間にアクティブレベルとなる
ことを特徴とする請求項１に記載の走査線駆動回路。
【請求項３】
前記指定回路は、前記シフトレジスタによりシフトされた信号の立ち上がり又は立ち下がり毎に、前記指定信号の論理レベルを反転させるフリップフロップである
ことを特徴とする請求項１または２に記載の走査線駆動回路。
【請求項４】
前記論理回路は、
前記映像書込が指定されている場合を条件に、前記パルス信号と前記第１イネーブル信号との第１論理積を求める第１論理積回路と、
前記黒挿入書込が指定されている場合を条件に、前記パルス信号と、前記第２イネーブル信号との第２論理積を求める第２論理積回路と、
前記第１論理積と前記第２論理積との論理和を求める論理和回路と、
を含むことを特徴とする請求項１に記載の走査線駆動回路。
【請求項５】
前記論理回路は、
前記映像書込が指定された場合には第１イネーブル信号を選択し、前記黒挿入書込が指定された場合には第２イネーブル信号を選択する選択回路と、
前記パルス信号と前記選択回路によって選択されたイネーブル信号との論理積を求める論理積回路と、
を含むことを特徴とする請求項１に記載の走査線駆動回路。
【請求項６】
複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた明るさとなる画素と、
前記複数の走査線を選択する走査線駆動回路と、
前記走査線が映像書込のために選択されたときには、前記画素の明るさに応じたデータ信号を前記データ線に供給し、前記走査線が黒挿入書込のために選択されるときには、前記画素を黒色にさせるデータ信号を前記データ線に供給するデータ線駆動回路と、
を具備し、
前記走査線駆動回路は、
複数の走査線に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスをクロック信号にしたがって順次シフトして出力するシフトレジスタと、
前記複数の走査線のそれぞれに対応して設けられ、当該走査線に対して前記映像書込または前記黒挿入書込のいずれかを指定する指定信号を、出力する指定回路と、
前記シフトレジスタによりシフトされた信号に基づくパルス信号を、前記指定信号によって映像書込が指定された場合には第１イネーブル信号のパルス幅に狭め、前記黒挿入書込が指定された場合には第２イネーブル信号のパルス幅に狭めて、前記走査線に走査信号として供給する論理回路と、
を有することを特徴とする電気光学装置。
【請求項７】
フレーム期間を、前記パルス信号の奇数倍に設定するとともに、水平走査期間をクロック信号の周期に設定した
ことを特徴とする請求項６に記載の電気光学装置。
【請求項８】
前記データ線駆動回路は、映像書込におけるデータ信号を、当該映像書込の前の黒挿入書込におけるデータ信号と同極性とする
ことを特徴とする請求項６または請求項７に記載の電気光学装置。
【請求項１】
複数の走査線に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスをクロック信号にしたがって順次シフトして出力するシフトレジスタと、
前記複数の走査線のそれぞれに対応して設けられ、当該走査線に対して映像書込または黒挿入書込のいずれかを指定する指定信号を、出力する指定回路と、
前記シフトレジスタによりシフトされた信号に基づくパルス信号を、前記指定信号によって映像書込が指定された場合には第１イネーブル信号のパルス幅に狭め、前記黒挿入書込が指定された場合には第２イネーブル信号のパルス幅に狭めて、前記走査線に走査信号として供給する論理回路と、
を具備することを特徴とする走査線駆動回路。
【請求項２】
前記第１イネーブル信号および第２イネーブル信号は、前記シフトレジスタによりシフトされた信号に基づくパルス信号のパルス幅期間において互いに排他的にアクティブレベルとなる信号であって、
前記第１イネーブル信号は、水平有効走査期間にアクティブレベルとなり、
前記第２イネーブル信号は、水平帰線期間にアクティブレベルとなる
ことを特徴とする請求項１に記載の走査線駆動回路。
【請求項３】
前記指定回路は、前記シフトレジスタによりシフトされた信号の立ち上がり又は立ち下がり毎に、前記指定信号の論理レベルを反転させるフリップフロップである
ことを特徴とする請求項１または２に記載の走査線駆動回路。
【請求項４】
前記論理回路は、
前記映像書込が指定されている場合を条件に、前記パルス信号と前記第１イネーブル信号との第１論理積を求める第１論理積回路と、
前記黒挿入書込が指定されている場合を条件に、前記パルス信号と、前記第２イネーブル信号との第２論理積を求める第２論理積回路と、
前記第１論理積と前記第２論理積との論理和を求める論理和回路と、
を含むことを特徴とする請求項１に記載の走査線駆動回路。
【請求項５】
前記論理回路は、
前記映像書込が指定された場合には第１イネーブル信号を選択し、前記黒挿入書込が指定された場合には第２イネーブル信号を選択する選択回路と、
前記パルス信号と前記選択回路によって選択されたイネーブル信号との論理積を求める論理積回路と、
を含むことを特徴とする請求項１に記載の走査線駆動回路。
【請求項６】
複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた明るさとなる画素と、
前記複数の走査線を選択する走査線駆動回路と、
前記走査線が映像書込のために選択されたときには、前記画素の明るさに応じたデータ信号を前記データ線に供給し、前記走査線が黒挿入書込のために選択されるときには、前記画素を黒色にさせるデータ信号を前記データ線に供給するデータ線駆動回路と、
を具備し、
前記走査線駆動回路は、
複数の走査線に応じた段数を有し、各段は、予め定められた幅を有するスタートパルスをクロック信号にしたがって順次シフトして出力するシフトレジスタと、
前記複数の走査線のそれぞれに対応して設けられ、当該走査線に対して前記映像書込または前記黒挿入書込のいずれかを指定する指定信号を、出力する指定回路と、
前記シフトレジスタによりシフトされた信号に基づくパルス信号を、前記指定信号によって映像書込が指定された場合には第１イネーブル信号のパルス幅に狭め、前記黒挿入書込が指定された場合には第２イネーブル信号のパルス幅に狭めて、前記走査線に走査信号として供給する論理回路と、
を有することを特徴とする電気光学装置。
【請求項７】
フレーム期間を、前記パルス信号の奇数倍に設定するとともに、水平走査期間をクロック信号の周期に設定した
ことを特徴とする請求項６に記載の電気光学装置。
【請求項８】
前記データ線駆動回路は、映像書込におけるデータ信号を、当該映像書込の前の黒挿入書込におけるデータ信号と同極性とする
ことを特徴とする請求項６または請求項７に記載の電気光学装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−９１９６８（Ｐ２０１０−９１９６８Ａ）
【公開日】平成２２年４月２２日（２０１０．４．２２）
【国際特許分類】
【出願番号】特願２００８−２６４２８７（Ｐ２００８−２６４２８７）
【出願日】平成２０年１０月１０日（２００８．１０．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年４月２２日（２０１０．４．２２）
【国際特許分類】
【出願日】平成２０年１０月１０日（２００８．１０．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]