部品内蔵配線板、部品内蔵配線板の製造方法
【課題】半導体素子部品の端子に接続される接続導体を面積狭小化して配線パターン形成の自由度を向上することができる部品内蔵配線板およびその製造方法を提供する。
【解決手段】グリッド状配列の表面実装用端子４１ａを備えた半導体素子部品４１と、半導体素子部品４１を埋め込んだ板状絶縁層１１〜１３と、板状絶縁層１１〜１３の上面上に設けられた第１の配線パターン２４と、板状絶縁層１１〜１３の下面上に設けられた、半導体素子部品４１の表面実装用端子４１ａの一部をはんだ接続するためのランドを含む第２の配線パターン２１と、半導体素子部品４１の表面実装用端子４１ａの上記一部と第２の配線パターン２１のランドとを電気的、機械的に接続する、すずを含むはんだ接続部材５１と、第２の配線パターン２１から、半導体素子部品４１の表面実装用端子４１ａのうちの一部以外に電気導通するように延設されたビアホール内めっきビア５３とを具備する。
【解決手段】グリッド状配列の表面実装用端子４１ａを備えた半導体素子部品４１と、半導体素子部品４１を埋め込んだ板状絶縁層１１〜１３と、板状絶縁層１１〜１３の上面上に設けられた第１の配線パターン２４と、板状絶縁層１１〜１３の下面上に設けられた、半導体素子部品４１の表面実装用端子４１ａの一部をはんだ接続するためのランドを含む第２の配線パターン２１と、半導体素子部品４１の表面実装用端子４１ａの上記一部と第２の配線パターン２１のランドとを電気的、機械的に接続する、すずを含むはんだ接続部材５１と、第２の配線パターン２１から、半導体素子部品４１の表面実装用端子４１ａのうちの一部以外に電気導通するように延設されたビアホール内めっきビア５３とを具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、板状絶縁層中に半導体素子部品を埋設して有する部品内蔵配線板およびその製造方法に係り、特に、半導体素子部品の端子に接続される接続導体を面積狭小化して配線パターン形成の自由度を増加するのに好適な部品内蔵配線板およびその製造方法に関する。
【背景技術】
【０００２】
半導体素子部品が内蔵された配線板構造の例として下記特開２００３−１９７８４９号公報記載のものがある。この構造では、半導体素子部品としてベアチップが使われ、このベアチップが内層の配線パターン上にフリップ接続されている。
【０００３】
近年、フリップ接続が必要なベアチップのほかに、ベアチップとほとんど同様の大きさで構成されかつ表面実装用端子を備えてはんだにより表面実装が可能な半導体素子部品（ＷＬ−ＣＳＰ；wafer level − chip scale package；など）も市場投入されている。このような部品は、ベアチップ同様の大きさゆえに絶縁層中に内蔵する部品としても向いている。
【０００４】
表面実装用の端子を有する半導体素子部品は、その端子がグリッド状配列であるため、より内側に位置する端子につながる配線パターンは、より外側に位置する端子用のランド間を抜けるように引かれる必要がある。そのため、配線パターンとしてはそれ相応に微細なルールのものを使用する必要がある。一般に微細ルールであるほどコスト高の配線板になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１９７８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の事情を考慮してなされたもので、板状絶縁層中に半導体素子部品を埋設して有する部品内蔵配線板およびその製造方法において、半導体素子部品の端子に接続される接続導体を面積狭小化してそれほど微細ルールでなくても配線パターン形成の自由度を向上することができる部品内蔵配線板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品と、前記半導体素子部品の表面の少なくとも一部に密着して該半導体素子部品の少なくとも一部分を埋め込んだ板状絶縁層と、前記板状絶縁層の上面上に設けられた第１の配線パターンと、前記板状絶縁層の前記上面に対向する下面上に設けられた、前記半導体素子部品の前記表面実装用端子のうちの一部をはんだ接続するためのランドを含む第２の配線パターンと、前記半導体素子部品の前記表面実装用端子の前記一部と前記第２の配線パターンの前記ランドとを電気的、機械的に接続する、すずを含むはんだ接続部材と、前記第２の配線パターンと電気導通して該第２の配線パターンから、前記半導体素子部品の前記表面実装用端子のうちの前記一部以外に電気導通するように延設されたビアホール内めっきビアとを具備することを特徴とする。
【０００８】
すなわち、この部品内蔵配線板では、内蔵されている半導体素子部品が有する表面実装用端子のうちの一部は、第２の配線パターンが含むランドにはんだで接続されており、一部以外の端子は、第２の配線パターンから延設されたビアホール内めっきビアで第２の配線パターンに電気導通している。はんだで接続するためのランドは、はんだ接続に必要なランド径であるところ、第２の配線パターンの側から形成されるビアホールは、一般にその径をより小さく加工できる。
【０００９】
これにより、ビアホール内に形成されるビアホール内めっきビアは、はんだ接続のためのランドより面積小にできる。よって、半導体素子部品の端子に接続される接続導体（＝ランドおよびビアホール内めっきビア）のうち大部分を面積狭小化することができ、これにより、第２の配線パターンにおいては、それほど微細ルールでなくても配線パターン形成の自由度を向上することができる。
【００１０】
また、本発明の別の態様である部品内蔵配線板は、端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品の前記表面実装用端子のうちの一部をはんだ接続するためのランドとなるべき領域を、金属箔上に位置設定する工程と、前記金属箔の前記領域上に、すずを含むはんだ成分を含有のペースト状はんだ組成物を付着させる工程と、前記金属箔上の、前記ペースト状はんだ組成物を介した前記領域上に前記半導体素子部品の前記表面実装用端子のうちの前記一部が位置するように、前記半導体素子部品をマウントする工程と、前記ペースト状はんだ組成物をリフローさせ前記半導体素子部品を前記金属箔上に固定する工程と、前記半導体素子部品の表面に密着して該半導体素子部品を埋め込むように、前記金属箔上に板状絶縁層を積層する工程と、前記半導体素子部品の前記表面実装用端子のうちの前記一部以外に達するように、前記金属箔および前記板状絶縁層に連通する穴を形成する工程と、前記半導体素子部品の前記表面実装用端子のうちの前記一部以外と前記金属箔とを電気導通させるように、前記金属箔および前記板状絶縁層に連通する前記穴内にめっきビアを形成する工程と、前記めっきビアが電気導通されている前記金属箔を、前記ランドとなるべき前記領域が第１の導電パターンとして少なくとも残り、かつ前記めっきビアから引き出されるような金属箔のパターンが第２の導電パターンとして少なくとも残るように、パターニングする工程とを具備することを特徴とする。
【００１１】
この製造方法は、上記の部品内蔵配線板を製造することができるひとつの方法である。
【発明の効果】
【００１２】
本発明によれば、板状絶縁層中に半導体素子部品を埋設して有する部品内蔵配線板およびその製造方法において、半導体素子部品の端子に接続される接続導体を面積狭小化して微細ルールでなくても配線パターン形成の自由度を向上することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
【図２】図１に示した部品内蔵配線板における、半導体素子部品４１が接続される配線パターン２１の構成を示す平面図（俯瞰図）。
【図３】図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。
【図４】図１に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。
【図５】図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。
【図６】図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。
【図７】図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。
【図８】本発明の別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
【図９】図８に示した部品内蔵配線板の製造過程の一部を模式的に示す平面図。
【図１０】本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
【図１１】図１０に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。
【図１２】図１等に示した部品内蔵配線板に使用のはんだ接続部材５１に代えて使用できるはんだ接続部材５１ａの微細な構造を示す説明図。
【図１３】図１２に示したはんだ接続部材５１ａ中の導電部を得るための材料の例を示す表。
【図１４】図１２に示したはんだ接続部材５１ａを構成する複数元素系相部の材料例を示す表。
【発明を実施するための形態】
【００１４】
本発明の実施態様として、表面実装型受動素子部品をさらに具備し、前記板状絶縁層が、前記表面実装型受動素子部品の表面の一部に密着して該表面実装型受動素子部品の少なくとも一部分をも埋め込み、前記第２の配線パターンが、前記表面実装型受動素子部品の端子をはんだ接続するためのランドをも第２のランドとして含み、前記表面実装型受動素子部品の前記端子と前記第２の配線パターンの前記第２のランドとを電気的、機械的に接続する、すずを含む第２のはんだ接続部材をさらに具備する、とすることができる。
【００１５】
この態様は、表面実装型受動素子部品をも内蔵する配線板である。表面実装型受動素子部品は通常、２端子の部品なので、多端子の半導体素子部品とは異なり、第２の配線パターンとの接続をはんだで行うことにしても、配線パターン形成の自由度をそれほどには阻害しない。
【００１６】
また、実施態様として、前記第２の配線パターンと電気導通して該第２の配線パターンから前記板状絶縁層を貫通して、前記第１の配線パターンに電気導通するように延設された、層間接続体たる第２のビアホール内めっきビアをさらに具備する、とすることができる。この態様は、板状絶縁層の両面にそれぞれ位置する第１、第２配線パターン間を層間接続するために、接続体として第２の配線パターンから延設してビアホール内めっきビアを有するものである。このようなビアホール内めっきビアは、内蔵の半導体素子部品の端子に接触するように設けられるビアホール内めっきビアと、同段階の製造工程で形成することが可能であり、その意味で製造効率の向上になる。
【００１７】
また、実施態様として、前記第２の配線パターンが、前記板状絶縁層に接する面と対向する面上には多層化配線構造のない最外配線層のパターンである、とすることができる。これによれば、配線層数の増加が限られるが、より薄型の部品内蔵配線板を提供できる。
【００１８】
また、実施態様として、前記板状絶縁層との間に前記第２の配線パターンを挟むように、前記第２の配線パターン上に積層位置する第２の板状絶縁層をさらに具備する、とすることができる。これによれば、半導体素子部品が実装されている第２の配線パターンは内層配線層のパターンとなる。第２の板状絶縁層の面上には別の配線パターンを設けることができるので、配線パターンの形成密度を増加させ、パターン設計の自由度がさらに高い部品内蔵配線板とすることができる。
【００１９】
また、実施態様として、前記第２の配線パターンが、基層と、該基層上位置選択的に積層された、前記はんだ接続部材と該基層との間に挟まれて位置するニッケル金属層とを有し、前記はんだ接続部材が、金をも含む、とすることができる。
【００２０】
この構造では、はんだ接続部材とランドとの接触はニッケル金属層が担うことになる。ここで、はんだ接続部材には金が含まれている。これらは、金が溶融はんだとの濡れ性が比較的良好であることを利用してはんだ付けを行ったことによる構造である。金層の消失は、はんだ接続部材が含むすずの中に金が取り込まれたことによる。よってはんだ接続部材には、金も含まれることになる。
【００２１】
これによれば、はんだ接続部材とすべき溶融はんだの濡れ広がりをランドの領域に限定して制御でき、かつ揃ったものにできる。よって、各はんだ接続部材での応力発生を偏らせず、電気的接続の信頼性を向上できる。また、はんだレジストの層を設けるに及ばないことから、板状絶縁層とはんだレジストとの密着性が良好でないことによる剥離を心配する必要がなく、構造的な信頼性が悪化することもない。
【００２２】
また、実施態様として、前記第２の配線パターンの前記ランド上であって前記はんだ接続部材が接触する第１の領域と該第１の領域から延設された前記第２の配線パターン上であって前記はんだ接続部材が接触しない第２の領域とを隔てるように設けられた樹脂パターンをさらに具備する、とすることができる。
【００２３】
第２の配線パターン上にこのような樹脂パターンを設けることにより、はんだ接続部材とすべき溶融はんだの濡れ広がりをランドの領域に限定して制御でき、かつ揃ったものにできる。よって、各はんだ接続部材での応力発生を偏らせず、電気的接続の信頼性を向上できる。また、第２の配線パターンの第２の領域にまで樹脂パターンを設けるには及ばないので、板状絶縁層と樹脂パターンとの密着性の悪さが問題となることはほとんどなく、構造的な信頼性が悪化することもない。
【００２４】
また、実施態様として、前記はんだ接続部材が、多孔性の構造を備えた導電部と、該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有し、前記導電部が、高融点金属の粒子の種部と、該種部を覆った、前記高融点金属とすずとの複数元素系相部とを含有し、かつ、該複数元素系相部が連接して前記多孔性の構造を形成しており、前記導電部が、すずを組成のひとつとするはんだ成分をさらに含有し、該はんだ成分の融点が２４０℃以下であり、前記複数元素系相部の融点が２６０℃以上である、とすることができる。
【００２５】
この実施態様は、はんだ接続部材が２次実装時に溶融して信頼性を低下する可能性を減じてさらに信頼性を向上する態様である。２次実装とは、この部品内蔵配線板上に別の部品がはんだ実装される場合や、この部品内蔵配線板が別の配線板（マザーボードなど）上に実装される場合を指す。高融点金属とすずとの複数元素系相部の融点が２６０℃以上となるように高融点金属を材料選択することで、２次実装の加熱（例えば高くとも２５０℃以下）において、はんだ接続部材の再溶融自体を防止することができる。これにより部品内蔵配線板として信頼性がなお向上する。
【００２６】
また、実施態様として、前記半導体素子部品の前記表面実装用端子が、前記一部および該一部以外を含めすべて、少なくとも表面に銅を有する、とすることができる。半導体素子部品の表面実装用端子の表面が銅である場合、廉価で、はんだ接続およびめっきビア接続するための表面とすることができる。
【００２７】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図１に示すように、この部品内蔵配線板は、絶縁層（板状絶縁層）１１、同１２、同１３、配線層（配線パターン、導電パターン）２１（ニッケル金属層２１ａを含む）、同２２、同２３、同２４（＝合計４層配線）、ビアホール内めっきビア３１（層間接続体）、スルーホール導電体３２、層間接続体３３、半導体素子部品４１、チップ抵抗４２（表面実装型受動素子部品）、はんだ接続部材５１（接続導体）、はんだ接続部材５２、ビアホール内めっきビア５３（接続導体）、はんだレジスト６１、６２を有する。
【００２８】
内蔵されている半導体素子部品４１は、半導体チップと、この半導体チップ上に形成されたグリッド状配列の表面実装用端子４１ａとを少なくとも備えている（ウエハレベル・チップスケールパッケージによる）。表面実装用端子４１ａは、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子であり、このような再配置により端子としての配置密度が半導体チップ上の端子パッドのそれより粗くなっている。
【００２９】
そして、半導体素子部品４１が有する表面実装用端子４１ａのうちの一部が、配線パターン２１が含むランド（ニッケル金属層２１ａ）にはんだ接続部材５１ではんだ接続されており、一部以外の端子は、配線パターン２１から延設されたビアホール内めっきビア５３で配線パターン２１に電気導通している。はんだ接続するためのランド（ニッケル金属層２１ａ）は、はんだ接続に必要な面積のランド径であるところ、配線パターン２１から延設されたビアホール内めっきビア５３のためのビアホールは、それよりも一般により小さく加工できる。
【００３０】
これにより、ビアホール内に形成されるビアホール内めっきビア５３は、はんだ接続のためのランド（ニッケル金属層２１ａ）より面積小にできる。よって、半導体素子部品４１の端子２１ａに接続される接続導体（＝ランド（ニッケル金属層２１ａ）およびビアホール内めっきビア５３）のうち大部分を面積狭小化することができ、これにより、配線パターン２１においては、それほど微細ルールでなくても配線パターン形成の自由度を向上することができる。
【００３１】
なお、ニッケル金属層２１ａは、その上に位置するはんだ接続部材５１の溶融時の広がりを制限する領域として設けられたニッケルの層である。その厚さは例えば５μｍ程度とすることができる。平面的には、はんだ接続部材５１が広がるべき制限領域に対応して、配線パターン２１の金属箔（後述する）部分を基層としてこの基層上に、位置選択的に形成されている。ニッケル金属層２１ａにより、はんだ接続部材５１の広がりを抑制的にかつ揃ったものにして、接続された端子４１ａにおけるはんだ接続部材５１での応力発生を偏らせず、はんだ接続部材５１による電気的接続の信頼性を向上することができる。
【００３２】
ニッケル金属層２１ａ上には、製造途上においてはさらに金めっき層が形成されているが（後述する）、はんだ接続の工程を経ることで、金めっき層ははんだ接続部材５１が含むすずの中に取り込まれて消失する。このはんだ接続工程において、溶融はんだは、配線パターン２１の基層材料である例えば銅と比べて、金との濡れ性の方が大きく良好であるため、上記のような広がり制限の効果を得ることができる。
【００３３】
このような広がり制限効果により、ニッケル金属層２１ａの外側の領域には、はんだレジストのような樹脂パターンを設けるには及ばないので、配線パターン２１と絶縁層１１との密着性劣化のおそれはほとんどなく、構造的な信頼性の向上も図ることができる。なお、はんだ接続部材５１の溶融時の広がりを制限するには、別の手段も採り得る（後述する）。
【００３４】
図２は、図１に示した部品内蔵配線板における、半導体素子部品４１が接続される配線パターン２１の構成を示す平面図（俯瞰図）である。図２において、図１中で登場の符号をその対応する構成要素に対して使用している。なお、はんだレジスト６１の図示は省略している。
【００３５】
図２に示すように、例えば、はんだ接続部材５１が載るべきランド（ニッケル金属層２１ａ）は、半導体素子部品４１の四隅の端子４１ａに対応して設けられており、それ以外の端子４１ａについては、ビアホール内めっきビア５３により配線パターン２１に電気導通している。はんだ接続部材５１が載るべきランド（ニッケル金属層２１ａ）が、はんだ接続に必要な最小の径（例えば２５０μｍ）であるとしたときに、ビアホール内めっきビア５３は、その製造過程に由来して上記径よりも小さくできる（例えば１５０μｍ）。
【００３６】
したがって、図示するように、ビアホール内めっきビア５３どうしの間に、配線パターン２１を引くことが、それほどに微細なルールの配線パターン形成を行わなくても実現する。すなわち、すべての端子４１ａが、はんだ接続部材５１で接続される場合には、そのランドはすべて例えば２５０μｍの径となり、そのランドどうしの間に配線パターン２１を通すには、それに対応するだけの微細なルールの配線パターン形成が必要になる。ピッチが０．５ｍｍに満たない端子４１ａの配列の場合には、必要なルールの差は顕著になる。一般に微細ルールであるほどコスト高の配線板になる。
【００３７】
図２に図示された構成は、その対応する端子４１ａの数、配置や、どの端子４１ａをはんだ接続部材５１でランド（ニッケル金属層２１ａ）に接続するかについて、一例を示した構成である。一般に、四隅の端子４１ａをはんだ接続部材５１でランド（ニッケル金属層２１ａ）に接続する端子に設定すると、半導体素子部品４１のはんだ接続の安定性や、配線パターン２１を引くときの自由度増の観点から非常に好ましい。
【００３８】
図１を参照する説明に戻り、内蔵されているチップ抵抗４２は、その平面的な大きさが例えば０．６ｍｍ×０．３ｍｍである。両端に端子（電極）４２ａを有し、その下側が内層の配線層２１が含む内蔵部品実装用ランド（ニッケル金属層２１ａ）に対向位置している。チップ抵抗４２の端子４２ａとニッケル金属層２１ａとははんだ接続部材５２により電気的、機械的に接続されている。はんだ接続部材５２は、端子４２ａ周りに形成されたフィレットを含む形状で配線層２１のニッケル金属層２１ａ上に位置している。
【００３９】
チップ抵抗４２下のニッケル金属層２１ａも、上記説明の、半導体素子部品４１下のニッケル金属層２１ａと同様に、はんだ溶融時の広がり制限の機能を有している。そして、半導体素子部品４１もチップ抵抗４２も表面実装型部品であり、製造過程においては、同時期の工程により、それぞれはんだ接続部材５１、５２で金属箔上に実装することができる（後述する）。
【００４０】
部品内蔵配線板としての説明を補足するに、配線層２１、２４は、配線板としての両主面上の配線層であり、その上に各種の部品（不図示）が実装され得る。実装ではんだ（不図示）が載るべき配線層２１、２４のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト６１、６２が形成されている（厚さはそれぞれ例えば２０μｍ程度）。
【００４１】
このランド部分の表層には、耐腐食性の高いＮｉ／Ａｕのめっき層（不図示）を形成するようにしてもよい。また、配線層２１、２４が含むランド上には、はんだボールを設けるような使い方もあり得る。このはんだボールは、この部品内蔵配線板を別の配線板（例えばマザーボードのような大きな配線板）上に実装するための構成である。
【００４２】
配線層２２、２３は、それぞれ、内層の配線層であり、順に、配線層２１と配線層２２の間に絶縁層１１が、配線層２２と配線層２３の間に絶縁層１２が、配線層２３と配線層２４との間に絶縁層１３が、それぞれ位置しこれらの配線層２１〜２４を隔てている。各配線層２１〜２４は、例えばそれぞれ厚さ１８μｍの金属（銅）箔からなっている。
【００４３】
各絶縁層１１〜１３は、絶縁層１２を除き例えばそれぞれ厚さ１００μｍ、絶縁層１２のみ例えば厚さ３００μｍで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層１２は、内蔵された半導体素子部品４１、チップ抵抗４２に相当する位置部分が開口部となっており、半導体素子部品４１およびチップ抵抗４２を内蔵するための空間を提供する。絶縁層１１、１３は、半導体素子部品４１およびチップ抵抗４２の表面に密着するように絶縁層１２の上記開口部および絶縁層１２のスルーホール導電体３２内部の空間を埋めて変形進入しており内部に空隙となる空間は存在しない。
【００４４】
配線層２１と配線層２２とは、配線パターン２１と電気導通して配線パターン２１から絶縁層１１を貫通して、配線パターン２２に電気導通するように延設された、層間接続体たるビアホール内めっきビア３１により導通し得る。配線層２２と配線層２３とは、絶縁層１２を貫通して設けられたスルーホール導電体３２により導通し得る。配線層２３と配線層２４とは、それらのパターンの面の間に挟設されかつ絶縁層１３を貫通する層間接続体３３により導通し得る。
【００４５】
ビアホール内めっきビア３１は、製造過程においては、すでに説明したビアホール内めっきビア５３と同時期、同段階の工程で形成することができる。このような同時期の工程により製造効率の向上になる。層間接続体３３は、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向（図１の図示で上下の積層方向）に径が変化している。その直径は、太い側で例えば２００μｍである。なお、ビアホール内めっきビア３１をこれに代えて層間接続体３３と同様な構成のものにすることや、逆に、層間接続体３３をこれに代えてビアホール内めっきビア３１と同様な構成のものにすることも当然ながら可能である。
【００４６】
この実施形態は、配線パターン２１が、絶縁層１１に接する面と対向する面上には多層化配線構造のない最外配線層のパターンとなっており、これにより、配線層数の増加が限られるが、より薄型の部品内蔵配線板を提供できる点も利点である。
【００４７】
次に、図１に示した部品内蔵配線板の製造工程を図３ないし図７を参照して説明する。図３ないし図７は、それぞれ、図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。
【００４８】
図３から説明する。図３は、図１中に示した各構成のうち配線層２１および内蔵部品（半導体素子部品４１、チップ抵抗４２）を中心とした部分の製造工程を示している。まず、図３（ａ）に示すように、厚さ例えば１８μｍの金属箔（電解銅箔）２１Ａを用意し、その表面上位置選択的に、ニッケルめっき層２１ａ（例えば厚さ５μｍ；以下、適宜「ニッケル金属層」の代わりに「ニッケルめっき層」という場合がある。）をめっき形成し、さらにその上に積層して金めっき層２１ｂ（例えば厚さ０．０５μｍ）をめっき形成する。
【００４９】
これらのめっき形成は、金属箔２１Ａを給電路とする、電解めっき工程を含むめっき処理で効率的に行うことができる。より具体的に、めっき用のレジストマスクを金属箔２１Ａに形成して所定のパターニングを施し、そのパターンにより位置選択的にニッケルめっき層２１ａおよび金めっき層２１ｂの積層金属パターン層を形成し得る。この積層金属パターン層は、半導体素子部品４１またはチップ抵抗４２の、すでに説明した実装用のランドに対応している。
【００５０】
次に、金属箔２１Ａの実装用ランド上（すなわち金めっき層２１ｂが形成された領域上）に、図３（ｂ）に示すように、例えばスクリーン印刷によりペースト状はんだ組成物（クリームはんだ）５１Ａ、５２Ａを印刷する。ペースト状はんだ組成物５１Ａ、５２Ａは、フラックス中にすずを含むはんだの微細粒（例えばＳｎ−３Ａｇ−０．５Ｃｕのはんだ微細粒、融点は例えば２２０℃程度）を分散させたものでありスクリーン印刷を用いれば容易に所定パターンに印刷できる。図示するような大きさの異なるペースト状はんだ組成物５１Ａ、５２Ａの付着も、例えば、スクリーン板のピット径を変えることで容易に実現する。スクリーン印刷に代えてディスペンサを使用することもできる。
【００５１】
ペースト状はんだ組成物５１Ａ、５２Ａの印刷のあと、半導体素子部品４１およびチップ抵抗４２をペースト状はんだ組成物５１Ａ、５２Ａを介して実装用ランド上に例えばマウンタで載置し、さらにその後ペースト状はんだ組成物５１Ａ、５２Ａを例えばリフロー炉でリフローさせる。このリフローで、ペースト状はんだ組成物５１Ａ、５２Ａが含むはんだ微粒子が溶融したとき、銅と比べて比較的濡れ性が高い金めっき層２１ｂ（ニッケルめっき層２１ａ）上にのみ溶融はんだが広がり、はんだ接続部材５１、５２が形成される。金めっき層２１ｂは、その金成分がはんだ接続部材５１、５２中に取り込まれて消失する。
【００５２】
以上説明の工程を経て、図３（ｃ）に示すように、金属箔２１Ａ上で、はんだ接続部材５１、５２を介して半導体素子部品４１、チップ抵抗４２がニッケルめっき層２１ａの実装用ランド上に接続、固定された状態の積層部材１が得られる。この状態では、上記のように、金めっき層２１ｂは、はんだ接続部材５１、５２中に取り込まれて層としてはほぼ消滅おり、はんだ接続部材５１、５２とランドとの接触はニッケルめっき層２１ａが担った状態になる。図３（ｃ）に示す積層部材１を用いる後の工程については図６で後述する。
【００５３】
次に、図４を参照して説明する。図４は、図１中に示した各構成のうち絶縁層１２および同１１を中心とした部分の製造工程を示している。まず、図４（ａ）に示すように、両面に例えば厚さ１８μｍの金属箔（電解銅箔）２２Ａ、２３Ａが積層された例えば厚さ３００μｍのＦＲ−４の絶縁層１２を用意し、その所定位置にスルーホール導電体を形成するための貫通孔８３をあけ、かつ内蔵する半導体素子部品４１およびチップ抵抗４２に相当する部分に部品用開口部８１、８２を形成する。
【００５４】
次に、無電解めっきおよび電解めっきを行い、図４（ｂ）に示すように、貫通孔８３の内壁にスルーホール導電体３３を形成する。このとき開口部８１、８２の内壁にも導電体が形成される。さらに、図４（ｃ）に示すように、金属箔２２Ａ、２３Ａを周知のフォトリソグラフィを利用して所定にパターニングして配線層２２、２３を形成する。配線層２２、２３のパターニング形成により、開口部８１、８２の内壁に形成された導電体も除去される。
【００５５】
次に、図４（ｄ）に示すように、絶縁層１１とすべきＦＲ−４のプリプレグ１１Ａ（公称厚さ例えば１００μｍ）を配線層２２側にプレス機を用い積層する。プリプレグ１１Ａには、絶縁層１２と同様の、内蔵する半導体素子部品４１およびチップ抵抗４２に相当する部分の開口部をあらかじめ設けておく。以上により得られた部材を積層部材２とする。
【００５６】
以上の図４に示した工程は、以下のような手順とすることも可能である。図４（ａ）の段階では、貫通孔８３のみ形成し内蔵部品用の開口部８１、８２を形成せずに続く図４（ｂ）、（ｃ）の工程を行う。次に、図４（ｄ）に相当する工程として、プリプレグ１１Ａ（開口のないもの）の積層を行う。そして、絶縁層１２およびプリプレグ１１Ａに部品内蔵用の開口部を同時に形成する、という工程である。
【００５７】
次に、図５を参照して説明する。図５は、図１中に示した各構成のうち絶縁層１３を中心とした部分の製造工程を示している。まず、図５（ａ）に示すように、厚さ例えば１８μｍの金属箔（電解銅箔）２４Ａ上に例えばスクリーン印刷により、層間接続体３３となるペースト状の導電性組成物をほぼ円錐形のバンプ状（底面径例えば２００μｍ、高さ例えば１６０μｍ）に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔２４Ａの下面に印刷しているが上面でもよい。層間接続体３３の印刷後これを乾燥させて硬化させる。
【００５８】
次に、図５（ｂ）に示すように、金属箔２４Ａ上に厚さ例えば公称１００μｍのＦＲ−４のプリプレグ１３Ａを積層して層間接続体３３を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい（いずれにしても層間接続体３３の形状は、積層方向に一致する軸を有しその軸方向に径が変化する形状である。）。以上により得られた部材を積層部材３とする。
【００５９】
次に、図６を参照して説明する。図６は、上記で得られた積層部材１、２、３を積層する配置関係を示す図である。図６に示すような配置で各積層部材１、２、３を積層配置してプレス機で加圧、加熱する。これにより、プリプレグ１１Ａ、１３Ａが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ１１Ａ、１３Ａの流動性により、半導体素子部品４１およびチップ抵抗４２の周りの空間およびスルーホール導電体３２内部の空間にはプリプレグ１１Ａ、１３Ａが変形進入し空隙は発生しない。また、配線層２３は、層間接続体３３に電気的に接続される。
【００６０】
次に、図７を参照して説明する。図７は、図６に示した積層工程で得られた素材に対して、ビアホール内めっきビア５３、３１を形成するためのビアホール５３ｈ、３１ｈを加工形成する工程を説明する図である。
【００６１】
図７に示すように、金属箔２１Ａの露出面の側から、その必要な位置にビアホール５３ｈ、３１ｈを例えばレーザ加工で形成する。ビアホール５３ｈは、半導体素子部品４１のはんだ接続のされない端子４１ａの位置に対応して、金属箔２１Ａ、絶縁層１１を連通して端子４１ａに達するように設ける。ビアホール３１ｈは、配線層２１となる金属箔２１Ａと配線層２２との層間接続が必要な位置に、金属箔２１Ａ、絶縁層１１を連通、貫通して配線層２２に達するように設ける。
【００６２】
ビアホール５３ｈ、３１ｈの形成は、レーザ加工で金属箔２１Ａおよび絶縁層１１を連続して消失させるように穴加工する方法のほかに、まず、金属箔２１Ａのみをエッチング加工で貫通させその後に、そのエッチングされた金属箔２１Ａをマスクにその後絶縁層１１をレーザ加工で消失させ穴加工するという２段階の工程とすることもできる。金属箔２１Ａのみをエッチング加工する段階では、パターン化された、エッチング用のレジストマスクを金属箔２１Ａ上に形成しておく。前者の方法は、効率的には好ましいと考えられ、後者の方法は、効率で劣るものの穴形状の制御性に優れていると考えられる。
【００６３】
図７に示すようにビアホール５３ｈ、３１ｈの形成後、無電解めっきおよび電解めっきの工程を行い、金属箔２１Ａと電気導通してこの金属箔２１Ａから、半導体素子部品４１の端子４１ａ（のうちの一部）および配線層２２に電気導通するように、ビアホール内めっきビア５３、３１を形成する。めっきビア５３、３１は、少なくともビアホール５３ｈ、３１ｈの内壁上に形成されることが必要であるが、ビアホール５３ｈ、３１ｈ内をほとんど充填し埋めるように形成されてもよい。このようなビアとしての形状コントロールのためには、金属箔２１Ａ上に、パターン化されたレジストマスクを形成した上で上記のめっき工程を行ってもよい。
【００６４】
以上説明の工程の後、上下両面の金属箔２４Ａ、２１Ａを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト６１、６２の層を形成することにより、図１に示したような部品内蔵配線板を得ることができる。
【００６５】
次に、本発明の別の実施形態について図８を参照して説明する。図８は、別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
【００６６】
この実施形態は、図１に示した実施形態における、はんだ接続部材５１、５２の溶融時の広がりを制限する手段（ニッケル金属層２１ａ）に変更を加えたものである。すなわち、この実施形態では、ニッケル金属層２１ａを用いず、代わりに、堰き止め樹脂パターン５５、５６を用いている。
【００６７】
図９は、図８に示した部品内蔵配線板の製造過程の一部を模式的に示す平面図であり、より具体的には、金属箔２１Ａ上に堰き止め樹脂パターン５５、５６を形成する工程を示している。堰き止め樹脂パターン５５、５６は、金属箔２１Ａ上の実装用ランドに対応する領域に位置させるべきはんだ接続部材５１、５２の溶融時の広がりを制限するように、図９に示すように、例えば枠状に形成される。これにより、堰き止めパターン５５、５６より外の領域に、さらに樹脂パターンを延設するには及ばないので、例えば、金属箔２１Ａを由来とする配線層２１と、絶縁層１１との密着性劣化のおそれはほとんどなく、構造的な信頼性の向上が図れる。
【００６８】
堰き止め樹脂パターン５５、５６は、例えばはんだレジストと同様な材質、同様なパターニング形成方法で設けることができる。その厚さは例えば２０μｍ程度とすることができる。図９に示した、堰き止め樹脂パターン５５、５６の形成された金属箔２１Ａは、図３（ａ）に示した部材の代わりに用いられてその後の各工程に供される。その後に、図７に示した状態が得られ、さらにめっきビア５３、３１が形成された後で、金属箔２１Ａが周知のフォトリソグラフィを利用して所定にパターニングされる。
【００６９】
これにより、堰き止め樹脂パターン５５、５６は、配線パターン２１のランド上であってはんだ接続部材５１、５２が接触する第１の領域と、この第１の領域から延設された配線パターン２１上であってはんだ接続部材５１、５２が接触しない第２の領域とを隔てるように設けられることになる。
【００７０】
次に、本発明のさらに別の実施形態に係る部品内蔵配線板について図１０を参照して説明する。図１０は、さらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
【００７１】
この実施形態は、図１に示した実施形態を素材として、さらに配線層数を増加させるべくビルドアップ層１１０、１３０を積層した構造である。これによれば、半導体素子部品４１、チップ抵抗４２が実装されている配線パターン２１は内層配線層のパターンになる。そして、ビルドアップ層１１０、１３０が有する板状絶縁層の面上には別の配線パターンが設けられるので、配線パターンの形成密度を増加させ、パターン設計の自由度がさらに高い部品内蔵配線板とすることができる。
【００７２】
図１１は、図１０に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図であり、より具体的には、ビルドアップ層１１０、１３０を設けるための積層工程を示している。図１１中に示す積層前のビルドアップ層１１０Ａ、１３０Ａは、それぞれ、図５（ｂ）に示した積層部材３と同様の構成であり、プリプレグたる板状層、金属箔、層間接続体を含んでいる。図１１中に示す中間の部材は、図１に示した部品内蔵配線板とほぼ同様のものであってはんだレジスト６１、６２の形成がされていない状態のものである。
【００７３】
図１１に示すような配置で各積層部材を積層配置してプレス機で加圧、加熱する。これにより、ビルドアップ層１１０Ａ、１３０Ａがそれぞれ含むプリプレグが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグの流動性により、ビアホール内めっきビア５３、３１の部分にくぼみがある場合でも、そのくぼみにプリプレグが変形進入し空隙は発生しない。また、ビルドアップ層１１０Ａ、１３０Ａがそれぞれ含む層間接続体は、それぞれ、配線層２１、２４に電気的に接続される。
【００７４】
以上説明の工程の後、ビルドアップ層１１０Ａ、１３０Ａがそれぞれ含む上下両面の金属箔を周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジストの層を形成することにより、図１０に示したような部品内蔵配線板を得ることができる。なお、変形例として、ビルドアップ層１１０、１３０がそれぞれ含む層間接続体については、これに代えてビアホール内めっきビア３１と同様な構成のものにすることも当然ながら可能である。さらに、図１１に示したような積層工程を繰り返すことでさらに多層の配線板を得ることができる。
【００７５】
次に、図１等に示した部品内蔵配線板に使用の、すずを含むはんだ接続部材５１（５２）に代えて使用できる別のはんだ接続部材について図１２を参照して説明する。図１２は、図１等に示した部品内蔵配線板に使用のはんだ接続部材５１（５２）に代えて使用できるはんだ接続部材５１ａの微細な構造を示す説明図である。はんだ接続部材５１ａは、図１２（ａ）右側に示すように、微細な構造として、硬化されている樹脂部５０２Ａ中に導電部５０５の多孔性構造が形成された構成（樹脂含有はんだ接続部材）になっている。この多孔性構造はその孔の部位に樹脂部５０２Ａが満たされ、空隙をもたせないようにしている。
【００７６】
導電部５０５は、さらに詳細には、図１２（ｂ）に示す拡大断面図に描かれるように、粒子状の金属の種部５０３Ａとこの表面を覆う複数元素系相部５１３とを有し、種部５０３Ａを覆う複数元素系相部５１３が互いに連接することによって多孔性構造になっている。なお、はんだ接続部材５１ａ中には、種部５０３Ａ、複数元素系相部５１３のほかに、残留はんだ５０１ＡＡも多少存在する。複数元素系相部５１３は、はんだ粒子５０１（図１２（ａ）左側を参照）中のすずと種部５０３Ａ中の高融点金属とによる合成相であり、はんだ粒子５０１の融点が２４０℃以下、複数元素系相部５１３の融点が２６０℃以上となるように、はんだ粒子５０１および種部５０３Ａ（種粒子５０３）の材料が選ばれている。
【００７７】
はんだ接続部材５１ａの上記微細構造には、それらの形成過程が関連している。概略的には、図１２（ａ）左側に示すように、はんだ接続部材５１ａは、硬化される前の状態として、ペースト状の絶縁性接着樹脂部５０２中に、すずを含むはんだ粒子５０１と高融点金属含有の種粒子５０３とが分散された構成の組成物（硬化前のはんだ接続部材５１ａＡ）である。
【００７８】
このような導電性接着性樹脂を加熱してはんだ粒子５０１を溶解させると、そのすず成分と種粒子５０３が含有する高融点金属とが反応（または溶け合って。以下では「反応」で溶け合う場合も含むこととする）して種粒子５０３表面が複数元素系相部５１３に変化し、はんだ粒子５０１の溶解に由来して複数元素系相部５１３は互いに連接する。複数元素系相部５１３が発現するとその融点ははんだ粒子５０１より高いので、上記加熱の温度程度では固相となって多孔性構造になる。種粒子５０３のうちの未反応部（中心に近い部位）は、複数元素系相部５１３の中に種となって残り種部５０３Ａになる。はんだ粒子５０１のうち複数元素系相部５１３への変化に残留した分は凝固して残留はんだ５０１ＡＡになる。
【００７９】
上記で、はんだ粒子５０１を溶解させる温度では、絶縁性接着樹脂部５０２は硬化しないようにその材料が選択されている。これにより、はんだ粒子５０１が溶解したときのその移動を妨げずに溶解金属と種粒子５０３との反応が円滑になされるようになっている。このような溶解、反応を生じさせた後に、加熱温度を上げて絶縁性接着樹脂部５０２を熱硬化させる。この熱硬化により、上記形成された多孔性構造を固定化するように多孔性構造の隙間に樹脂部５０２Ａが満たされた構造ができあがる。
【００８０】
このような構成のはんだ接続部材５１ａでは、とりわけ、上記導電部５０５中において複数元素系相部５１３が連接して形成された多孔性構造がその導電性を担っており、この複数元素系相部５１３は、上記のように、融点が２６０℃以上になっている。２６０℃以上とすることで、この部品内蔵配線板の最外の配線層上に部品実装をするときや、この部品内蔵配線板を別の基板に実装するときの加熱（両者、２次実装時加熱（例えば高くとも２５０℃））での溶融自体を回避でき、接続不良や短絡をさらに効果的に防止できる利点がある。
【００８１】
また、この導電性の多孔性構造は硬化された樹脂部５０２Ａ中に形成されており、多孔性構造の隙間はこれにより埋められている。したがって、はんだ接続部材５１ａ中にボイドが発生し信頼性が損なわれることがない。さらに、はんだ接続部材５１ａの導電性が導電体５０５による多孔性構造によっているので、低抵抗の接続部にすることができる。なお、残留はんだ５０１ＡＡが２次実装時に再溶融することはあり得るが、複数元素系相部５１３へ変化せずに残留した分なのでその量はわずかでありかつ樹脂部５０２Ａ中に閉じ込められているので、信頼性に対する影響は最小限に抑制できる。
【００８２】
図１３は、図１２に示したはんだ接続部材５１ａ中の導電部５０５を得るための材料の例を示す表であり、図１３（ａ）は、硬化前のはんだ接続部材５１ａＡ中に含まれるはんだ粒子５０１の材料例（すずを含む）、図１３（ｂ）は、同じく種粒子５０３の材料例（高融点金属を含む）である。図１３（ａ）に示すように、これらのはんだ粒子５０１では、その融点が２４０℃以下である。はんだ粒子５０１としてこのような融点の金属材料を用いることで、絶縁層１１の耐熱温度までには余裕を持たせることができる。図１３（ｂ）に示す組成系または金属は、はんだ粒子５０１の組成金属であるすずと反応してできる複数元素系相部が融点として２６０℃以上を有する組成系または金属として選択されている。
【００８３】
図１４は、図１２に示したはんだ接続部材５１ａを構成する複数元素系相部５１３の材料例を示す表であり、図１３に示した材料のはんだ粒子５０１と種粒子５０３とから形成され得る複数元素系相を示している。図１４に示すように、これらの複数元素系相部５１３は、その融点が２６０℃以上になっている。このような複数元素系相部５１３により、２次実装時加熱（例えば高くとも２５０℃）での再溶融自体が起こらない。
【００８４】
なお、図１４に示す複数元素系相におけるｘ、ｙ（、ｚ）の比は、単純な整数比になる場合（＝化学量論的組成；金属間化合物）のみならず、これからはずれて例えばｘの値を固定したときにｙ（、ｚ）が幅をもった値で存在できる場合もある。例えば、固溶体の相の場合や、組成比の異なる２種以上の金属間化合物や固体相が混晶している相（例えば共晶）の場合である。
【００８５】
図１４に示す複数元素系相における金属間化合物としては、例えば、Ｃｕ６Ｓｎ５、Ａｇ３Ｓｎ、ＦｅＳｎ２、ＡｕＳｎ２が知られている。Ｃｕ６Ｓｎ５は、これと組成元素が同じで組成比が異なる異種の金属間化合物であるＣｕ３Ｓｎと混在して形成される場合があり、この混在比に応じて全体としてｘ、ｙの比は単純な整数比ではなくなる。Ｃｕ３Ｓｎは、Ｃｕ６Ｓｎ５と比較してもろい性質があるが、その融点が２６０℃以上であることに変わりはなく、また、導電部５０５の構造が樹脂部５０２Ａにより補強される構造により、その悪影響を小さく留めることができる。
【符号の説明】
【００８６】
１…積層部材、２…積層部材、３…積層部材、１１…絶縁層（板状絶縁層）、１１Ａ…プリプレグ、１２…絶縁層（板状絶縁層）、１３…絶縁層（板状絶縁層）、１３Ａ…プリプレグ、２１…配線層（配線パターン）、２１Ａ…金属箔（銅箔）、２１ａ…ニッケル金属層（ニッケルめっき層）、２１ｂ…金めっき層、２２…配線層（配線パターン）、２２Ａ…金属箔（銅箔）、２３…配線層（配線パターン）、２３Ａ…金属箔（銅箔）、２４…配線層（配線パターン）、２４Ａ…金属箔（銅箔）、３１…ビアホール内めっきビア（層間接続体）、３１ｈ…ビアホール、３２…スルーホール導電体、３３…層間接続体（導電性組成物印刷による導電性バンプ）、４１…半導体素子部品（ウエハレベル・チップスケールパッケージによる）、４１ａ…表面実装用端子、４２…チップ抵抗（表面実装型受動素子部品）、４２ａ…端子、５１…はんだ接続部材（接続導体）、５２…はんだ接続部材、５１Ａ，５２Ａ…ペースト状はんだ組成物、５１ａ…樹脂含有はんだ接続部材、５１ａＡ…樹脂含有はんだ接続部材（硬化前；ペースト状はんだ組成物）、５３…ビアホール内めっきビア（接続導体）、５３ｈ…ビアホール、５５、５６…堰き止め樹脂パターン、６１，６２…はんだレジスト、８１，８２…部品用開口部、８３…貫通孔、１１０，１３０…ビルドアップ層、１１０Ａ，１３０Ａ…ビルドアップ層（積層前）、５０１…はんだ粒子、５０１ＡＡ…残留はんだ、５０２…絶縁性接着樹脂部（硬化前）、５０２Ａ…絶縁性接着樹脂部（硬化後）、５０３…種粒子、５０３Ａ…種部、５０５…多孔性構造導電部（種部と複数元素系相部とによる）、５１３…複数元素系相部。
【技術分野】
【０００１】
本発明は、板状絶縁層中に半導体素子部品を埋設して有する部品内蔵配線板およびその製造方法に係り、特に、半導体素子部品の端子に接続される接続導体を面積狭小化して配線パターン形成の自由度を増加するのに好適な部品内蔵配線板およびその製造方法に関する。
【背景技術】
【０００２】
半導体素子部品が内蔵された配線板構造の例として下記特開２００３−１９７８４９号公報記載のものがある。この構造では、半導体素子部品としてベアチップが使われ、このベアチップが内層の配線パターン上にフリップ接続されている。
【０００３】
近年、フリップ接続が必要なベアチップのほかに、ベアチップとほとんど同様の大きさで構成されかつ表面実装用端子を備えてはんだにより表面実装が可能な半導体素子部品（ＷＬ−ＣＳＰ；wafer level − chip scale package；など）も市場投入されている。このような部品は、ベアチップ同様の大きさゆえに絶縁層中に内蔵する部品としても向いている。
【０００４】
表面実装用の端子を有する半導体素子部品は、その端子がグリッド状配列であるため、より内側に位置する端子につながる配線パターンは、より外側に位置する端子用のランド間を抜けるように引かれる必要がある。そのため、配線パターンとしてはそれ相応に微細なルールのものを使用する必要がある。一般に微細ルールであるほどコスト高の配線板になる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１９７８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の事情を考慮してなされたもので、板状絶縁層中に半導体素子部品を埋設して有する部品内蔵配線板およびその製造方法において、半導体素子部品の端子に接続される接続導体を面積狭小化してそれほど微細ルールでなくても配線パターン形成の自由度を向上することができる部品内蔵配線板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品と、前記半導体素子部品の表面の少なくとも一部に密着して該半導体素子部品の少なくとも一部分を埋め込んだ板状絶縁層と、前記板状絶縁層の上面上に設けられた第１の配線パターンと、前記板状絶縁層の前記上面に対向する下面上に設けられた、前記半導体素子部品の前記表面実装用端子のうちの一部をはんだ接続するためのランドを含む第２の配線パターンと、前記半導体素子部品の前記表面実装用端子の前記一部と前記第２の配線パターンの前記ランドとを電気的、機械的に接続する、すずを含むはんだ接続部材と、前記第２の配線パターンと電気導通して該第２の配線パターンから、前記半導体素子部品の前記表面実装用端子のうちの前記一部以外に電気導通するように延設されたビアホール内めっきビアとを具備することを特徴とする。
【０００８】
すなわち、この部品内蔵配線板では、内蔵されている半導体素子部品が有する表面実装用端子のうちの一部は、第２の配線パターンが含むランドにはんだで接続されており、一部以外の端子は、第２の配線パターンから延設されたビアホール内めっきビアで第２の配線パターンに電気導通している。はんだで接続するためのランドは、はんだ接続に必要なランド径であるところ、第２の配線パターンの側から形成されるビアホールは、一般にその径をより小さく加工できる。
【０００９】
これにより、ビアホール内に形成されるビアホール内めっきビアは、はんだ接続のためのランドより面積小にできる。よって、半導体素子部品の端子に接続される接続導体（＝ランドおよびビアホール内めっきビア）のうち大部分を面積狭小化することができ、これにより、第２の配線パターンにおいては、それほど微細ルールでなくても配線パターン形成の自由度を向上することができる。
【００１０】
また、本発明の別の態様である部品内蔵配線板は、端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品の前記表面実装用端子のうちの一部をはんだ接続するためのランドとなるべき領域を、金属箔上に位置設定する工程と、前記金属箔の前記領域上に、すずを含むはんだ成分を含有のペースト状はんだ組成物を付着させる工程と、前記金属箔上の、前記ペースト状はんだ組成物を介した前記領域上に前記半導体素子部品の前記表面実装用端子のうちの前記一部が位置するように、前記半導体素子部品をマウントする工程と、前記ペースト状はんだ組成物をリフローさせ前記半導体素子部品を前記金属箔上に固定する工程と、前記半導体素子部品の表面に密着して該半導体素子部品を埋め込むように、前記金属箔上に板状絶縁層を積層する工程と、前記半導体素子部品の前記表面実装用端子のうちの前記一部以外に達するように、前記金属箔および前記板状絶縁層に連通する穴を形成する工程と、前記半導体素子部品の前記表面実装用端子のうちの前記一部以外と前記金属箔とを電気導通させるように、前記金属箔および前記板状絶縁層に連通する前記穴内にめっきビアを形成する工程と、前記めっきビアが電気導通されている前記金属箔を、前記ランドとなるべき前記領域が第１の導電パターンとして少なくとも残り、かつ前記めっきビアから引き出されるような金属箔のパターンが第２の導電パターンとして少なくとも残るように、パターニングする工程とを具備することを特徴とする。
【００１１】
この製造方法は、上記の部品内蔵配線板を製造することができるひとつの方法である。
【発明の効果】
【００１２】
本発明によれば、板状絶縁層中に半導体素子部品を埋設して有する部品内蔵配線板およびその製造方法において、半導体素子部品の端子に接続される接続導体を面積狭小化して微細ルールでなくても配線パターン形成の自由度を向上することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
【図２】図１に示した部品内蔵配線板における、半導体素子部品４１が接続される配線パターン２１の構成を示す平面図（俯瞰図）。
【図３】図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。
【図４】図１に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。
【図５】図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。
【図６】図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。
【図７】図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。
【図８】本発明の別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
【図９】図８に示した部品内蔵配線板の製造過程の一部を模式的に示す平面図。
【図１０】本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
【図１１】図１０に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。
【図１２】図１等に示した部品内蔵配線板に使用のはんだ接続部材５１に代えて使用できるはんだ接続部材５１ａの微細な構造を示す説明図。
【図１３】図１２に示したはんだ接続部材５１ａ中の導電部を得るための材料の例を示す表。
【図１４】図１２に示したはんだ接続部材５１ａを構成する複数元素系相部の材料例を示す表。
【発明を実施するための形態】
【００１４】
本発明の実施態様として、表面実装型受動素子部品をさらに具備し、前記板状絶縁層が、前記表面実装型受動素子部品の表面の一部に密着して該表面実装型受動素子部品の少なくとも一部分をも埋め込み、前記第２の配線パターンが、前記表面実装型受動素子部品の端子をはんだ接続するためのランドをも第２のランドとして含み、前記表面実装型受動素子部品の前記端子と前記第２の配線パターンの前記第２のランドとを電気的、機械的に接続する、すずを含む第２のはんだ接続部材をさらに具備する、とすることができる。
【００１５】
この態様は、表面実装型受動素子部品をも内蔵する配線板である。表面実装型受動素子部品は通常、２端子の部品なので、多端子の半導体素子部品とは異なり、第２の配線パターンとの接続をはんだで行うことにしても、配線パターン形成の自由度をそれほどには阻害しない。
【００１６】
また、実施態様として、前記第２の配線パターンと電気導通して該第２の配線パターンから前記板状絶縁層を貫通して、前記第１の配線パターンに電気導通するように延設された、層間接続体たる第２のビアホール内めっきビアをさらに具備する、とすることができる。この態様は、板状絶縁層の両面にそれぞれ位置する第１、第２配線パターン間を層間接続するために、接続体として第２の配線パターンから延設してビアホール内めっきビアを有するものである。このようなビアホール内めっきビアは、内蔵の半導体素子部品の端子に接触するように設けられるビアホール内めっきビアと、同段階の製造工程で形成することが可能であり、その意味で製造効率の向上になる。
【００１７】
また、実施態様として、前記第２の配線パターンが、前記板状絶縁層に接する面と対向する面上には多層化配線構造のない最外配線層のパターンである、とすることができる。これによれば、配線層数の増加が限られるが、より薄型の部品内蔵配線板を提供できる。
【００１８】
また、実施態様として、前記板状絶縁層との間に前記第２の配線パターンを挟むように、前記第２の配線パターン上に積層位置する第２の板状絶縁層をさらに具備する、とすることができる。これによれば、半導体素子部品が実装されている第２の配線パターンは内層配線層のパターンとなる。第２の板状絶縁層の面上には別の配線パターンを設けることができるので、配線パターンの形成密度を増加させ、パターン設計の自由度がさらに高い部品内蔵配線板とすることができる。
【００１９】
また、実施態様として、前記第２の配線パターンが、基層と、該基層上位置選択的に積層された、前記はんだ接続部材と該基層との間に挟まれて位置するニッケル金属層とを有し、前記はんだ接続部材が、金をも含む、とすることができる。
【００２０】
この構造では、はんだ接続部材とランドとの接触はニッケル金属層が担うことになる。ここで、はんだ接続部材には金が含まれている。これらは、金が溶融はんだとの濡れ性が比較的良好であることを利用してはんだ付けを行ったことによる構造である。金層の消失は、はんだ接続部材が含むすずの中に金が取り込まれたことによる。よってはんだ接続部材には、金も含まれることになる。
【００２１】
これによれば、はんだ接続部材とすべき溶融はんだの濡れ広がりをランドの領域に限定して制御でき、かつ揃ったものにできる。よって、各はんだ接続部材での応力発生を偏らせず、電気的接続の信頼性を向上できる。また、はんだレジストの層を設けるに及ばないことから、板状絶縁層とはんだレジストとの密着性が良好でないことによる剥離を心配する必要がなく、構造的な信頼性が悪化することもない。
【００２２】
また、実施態様として、前記第２の配線パターンの前記ランド上であって前記はんだ接続部材が接触する第１の領域と該第１の領域から延設された前記第２の配線パターン上であって前記はんだ接続部材が接触しない第２の領域とを隔てるように設けられた樹脂パターンをさらに具備する、とすることができる。
【００２３】
第２の配線パターン上にこのような樹脂パターンを設けることにより、はんだ接続部材とすべき溶融はんだの濡れ広がりをランドの領域に限定して制御でき、かつ揃ったものにできる。よって、各はんだ接続部材での応力発生を偏らせず、電気的接続の信頼性を向上できる。また、第２の配線パターンの第２の領域にまで樹脂パターンを設けるには及ばないので、板状絶縁層と樹脂パターンとの密着性の悪さが問題となることはほとんどなく、構造的な信頼性が悪化することもない。
【００２４】
また、実施態様として、前記はんだ接続部材が、多孔性の構造を備えた導電部と、該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有し、前記導電部が、高融点金属の粒子の種部と、該種部を覆った、前記高融点金属とすずとの複数元素系相部とを含有し、かつ、該複数元素系相部が連接して前記多孔性の構造を形成しており、前記導電部が、すずを組成のひとつとするはんだ成分をさらに含有し、該はんだ成分の融点が２４０℃以下であり、前記複数元素系相部の融点が２６０℃以上である、とすることができる。
【００２５】
この実施態様は、はんだ接続部材が２次実装時に溶融して信頼性を低下する可能性を減じてさらに信頼性を向上する態様である。２次実装とは、この部品内蔵配線板上に別の部品がはんだ実装される場合や、この部品内蔵配線板が別の配線板（マザーボードなど）上に実装される場合を指す。高融点金属とすずとの複数元素系相部の融点が２６０℃以上となるように高融点金属を材料選択することで、２次実装の加熱（例えば高くとも２５０℃以下）において、はんだ接続部材の再溶融自体を防止することができる。これにより部品内蔵配線板として信頼性がなお向上する。
【００２６】
また、実施態様として、前記半導体素子部品の前記表面実装用端子が、前記一部および該一部以外を含めすべて、少なくとも表面に銅を有する、とすることができる。半導体素子部品の表面実装用端子の表面が銅である場合、廉価で、はんだ接続およびめっきビア接続するための表面とすることができる。
【００２７】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図１に示すように、この部品内蔵配線板は、絶縁層（板状絶縁層）１１、同１２、同１３、配線層（配線パターン、導電パターン）２１（ニッケル金属層２１ａを含む）、同２２、同２３、同２４（＝合計４層配線）、ビアホール内めっきビア３１（層間接続体）、スルーホール導電体３２、層間接続体３３、半導体素子部品４１、チップ抵抗４２（表面実装型受動素子部品）、はんだ接続部材５１（接続導体）、はんだ接続部材５２、ビアホール内めっきビア５３（接続導体）、はんだレジスト６１、６２を有する。
【００２８】
内蔵されている半導体素子部品４１は、半導体チップと、この半導体チップ上に形成されたグリッド状配列の表面実装用端子４１ａとを少なくとも備えている（ウエハレベル・チップスケールパッケージによる）。表面実装用端子４１ａは、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子であり、このような再配置により端子としての配置密度が半導体チップ上の端子パッドのそれより粗くなっている。
【００２９】
そして、半導体素子部品４１が有する表面実装用端子４１ａのうちの一部が、配線パターン２１が含むランド（ニッケル金属層２１ａ）にはんだ接続部材５１ではんだ接続されており、一部以外の端子は、配線パターン２１から延設されたビアホール内めっきビア５３で配線パターン２１に電気導通している。はんだ接続するためのランド（ニッケル金属層２１ａ）は、はんだ接続に必要な面積のランド径であるところ、配線パターン２１から延設されたビアホール内めっきビア５３のためのビアホールは、それよりも一般により小さく加工できる。
【００３０】
これにより、ビアホール内に形成されるビアホール内めっきビア５３は、はんだ接続のためのランド（ニッケル金属層２１ａ）より面積小にできる。よって、半導体素子部品４１の端子２１ａに接続される接続導体（＝ランド（ニッケル金属層２１ａ）およびビアホール内めっきビア５３）のうち大部分を面積狭小化することができ、これにより、配線パターン２１においては、それほど微細ルールでなくても配線パターン形成の自由度を向上することができる。
【００３１】
なお、ニッケル金属層２１ａは、その上に位置するはんだ接続部材５１の溶融時の広がりを制限する領域として設けられたニッケルの層である。その厚さは例えば５μｍ程度とすることができる。平面的には、はんだ接続部材５１が広がるべき制限領域に対応して、配線パターン２１の金属箔（後述する）部分を基層としてこの基層上に、位置選択的に形成されている。ニッケル金属層２１ａにより、はんだ接続部材５１の広がりを抑制的にかつ揃ったものにして、接続された端子４１ａにおけるはんだ接続部材５１での応力発生を偏らせず、はんだ接続部材５１による電気的接続の信頼性を向上することができる。
【００３２】
ニッケル金属層２１ａ上には、製造途上においてはさらに金めっき層が形成されているが（後述する）、はんだ接続の工程を経ることで、金めっき層ははんだ接続部材５１が含むすずの中に取り込まれて消失する。このはんだ接続工程において、溶融はんだは、配線パターン２１の基層材料である例えば銅と比べて、金との濡れ性の方が大きく良好であるため、上記のような広がり制限の効果を得ることができる。
【００３３】
このような広がり制限効果により、ニッケル金属層２１ａの外側の領域には、はんだレジストのような樹脂パターンを設けるには及ばないので、配線パターン２１と絶縁層１１との密着性劣化のおそれはほとんどなく、構造的な信頼性の向上も図ることができる。なお、はんだ接続部材５１の溶融時の広がりを制限するには、別の手段も採り得る（後述する）。
【００３４】
図２は、図１に示した部品内蔵配線板における、半導体素子部品４１が接続される配線パターン２１の構成を示す平面図（俯瞰図）である。図２において、図１中で登場の符号をその対応する構成要素に対して使用している。なお、はんだレジスト６１の図示は省略している。
【００３５】
図２に示すように、例えば、はんだ接続部材５１が載るべきランド（ニッケル金属層２１ａ）は、半導体素子部品４１の四隅の端子４１ａに対応して設けられており、それ以外の端子４１ａについては、ビアホール内めっきビア５３により配線パターン２１に電気導通している。はんだ接続部材５１が載るべきランド（ニッケル金属層２１ａ）が、はんだ接続に必要な最小の径（例えば２５０μｍ）であるとしたときに、ビアホール内めっきビア５３は、その製造過程に由来して上記径よりも小さくできる（例えば１５０μｍ）。
【００３６】
したがって、図示するように、ビアホール内めっきビア５３どうしの間に、配線パターン２１を引くことが、それほどに微細なルールの配線パターン形成を行わなくても実現する。すなわち、すべての端子４１ａが、はんだ接続部材５１で接続される場合には、そのランドはすべて例えば２５０μｍの径となり、そのランドどうしの間に配線パターン２１を通すには、それに対応するだけの微細なルールの配線パターン形成が必要になる。ピッチが０．５ｍｍに満たない端子４１ａの配列の場合には、必要なルールの差は顕著になる。一般に微細ルールであるほどコスト高の配線板になる。
【００３７】
図２に図示された構成は、その対応する端子４１ａの数、配置や、どの端子４１ａをはんだ接続部材５１でランド（ニッケル金属層２１ａ）に接続するかについて、一例を示した構成である。一般に、四隅の端子４１ａをはんだ接続部材５１でランド（ニッケル金属層２１ａ）に接続する端子に設定すると、半導体素子部品４１のはんだ接続の安定性や、配線パターン２１を引くときの自由度増の観点から非常に好ましい。
【００３８】
図１を参照する説明に戻り、内蔵されているチップ抵抗４２は、その平面的な大きさが例えば０．６ｍｍ×０．３ｍｍである。両端に端子（電極）４２ａを有し、その下側が内層の配線層２１が含む内蔵部品実装用ランド（ニッケル金属層２１ａ）に対向位置している。チップ抵抗４２の端子４２ａとニッケル金属層２１ａとははんだ接続部材５２により電気的、機械的に接続されている。はんだ接続部材５２は、端子４２ａ周りに形成されたフィレットを含む形状で配線層２１のニッケル金属層２１ａ上に位置している。
【００３９】
チップ抵抗４２下のニッケル金属層２１ａも、上記説明の、半導体素子部品４１下のニッケル金属層２１ａと同様に、はんだ溶融時の広がり制限の機能を有している。そして、半導体素子部品４１もチップ抵抗４２も表面実装型部品であり、製造過程においては、同時期の工程により、それぞれはんだ接続部材５１、５２で金属箔上に実装することができる（後述する）。
【００４０】
部品内蔵配線板としての説明を補足するに、配線層２１、２４は、配線板としての両主面上の配線層であり、その上に各種の部品（不図示）が実装され得る。実装ではんだ（不図示）が載るべき配線層２１、２４のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト６１、６２が形成されている（厚さはそれぞれ例えば２０μｍ程度）。
【００４１】
このランド部分の表層には、耐腐食性の高いＮｉ／Ａｕのめっき層（不図示）を形成するようにしてもよい。また、配線層２１、２４が含むランド上には、はんだボールを設けるような使い方もあり得る。このはんだボールは、この部品内蔵配線板を別の配線板（例えばマザーボードのような大きな配線板）上に実装するための構成である。
【００４２】
配線層２２、２３は、それぞれ、内層の配線層であり、順に、配線層２１と配線層２２の間に絶縁層１１が、配線層２２と配線層２３の間に絶縁層１２が、配線層２３と配線層２４との間に絶縁層１３が、それぞれ位置しこれらの配線層２１〜２４を隔てている。各配線層２１〜２４は、例えばそれぞれ厚さ１８μｍの金属（銅）箔からなっている。
【００４３】
各絶縁層１１〜１３は、絶縁層１２を除き例えばそれぞれ厚さ１００μｍ、絶縁層１２のみ例えば厚さ３００μｍで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層１２は、内蔵された半導体素子部品４１、チップ抵抗４２に相当する位置部分が開口部となっており、半導体素子部品４１およびチップ抵抗４２を内蔵するための空間を提供する。絶縁層１１、１３は、半導体素子部品４１およびチップ抵抗４２の表面に密着するように絶縁層１２の上記開口部および絶縁層１２のスルーホール導電体３２内部の空間を埋めて変形進入しており内部に空隙となる空間は存在しない。
【００４４】
配線層２１と配線層２２とは、配線パターン２１と電気導通して配線パターン２１から絶縁層１１を貫通して、配線パターン２２に電気導通するように延設された、層間接続体たるビアホール内めっきビア３１により導通し得る。配線層２２と配線層２３とは、絶縁層１２を貫通して設けられたスルーホール導電体３２により導通し得る。配線層２３と配線層２４とは、それらのパターンの面の間に挟設されかつ絶縁層１３を貫通する層間接続体３３により導通し得る。
【００４５】
ビアホール内めっきビア３１は、製造過程においては、すでに説明したビアホール内めっきビア５３と同時期、同段階の工程で形成することができる。このような同時期の工程により製造効率の向上になる。層間接続体３３は、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向（図１の図示で上下の積層方向）に径が変化している。その直径は、太い側で例えば２００μｍである。なお、ビアホール内めっきビア３１をこれに代えて層間接続体３３と同様な構成のものにすることや、逆に、層間接続体３３をこれに代えてビアホール内めっきビア３１と同様な構成のものにすることも当然ながら可能である。
【００４６】
この実施形態は、配線パターン２１が、絶縁層１１に接する面と対向する面上には多層化配線構造のない最外配線層のパターンとなっており、これにより、配線層数の増加が限られるが、より薄型の部品内蔵配線板を提供できる点も利点である。
【００４７】
次に、図１に示した部品内蔵配線板の製造工程を図３ないし図７を参照して説明する。図３ないし図７は、それぞれ、図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。
【００４８】
図３から説明する。図３は、図１中に示した各構成のうち配線層２１および内蔵部品（半導体素子部品４１、チップ抵抗４２）を中心とした部分の製造工程を示している。まず、図３（ａ）に示すように、厚さ例えば１８μｍの金属箔（電解銅箔）２１Ａを用意し、その表面上位置選択的に、ニッケルめっき層２１ａ（例えば厚さ５μｍ；以下、適宜「ニッケル金属層」の代わりに「ニッケルめっき層」という場合がある。）をめっき形成し、さらにその上に積層して金めっき層２１ｂ（例えば厚さ０．０５μｍ）をめっき形成する。
【００４９】
これらのめっき形成は、金属箔２１Ａを給電路とする、電解めっき工程を含むめっき処理で効率的に行うことができる。より具体的に、めっき用のレジストマスクを金属箔２１Ａに形成して所定のパターニングを施し、そのパターンにより位置選択的にニッケルめっき層２１ａおよび金めっき層２１ｂの積層金属パターン層を形成し得る。この積層金属パターン層は、半導体素子部品４１またはチップ抵抗４２の、すでに説明した実装用のランドに対応している。
【００５０】
次に、金属箔２１Ａの実装用ランド上（すなわち金めっき層２１ｂが形成された領域上）に、図３（ｂ）に示すように、例えばスクリーン印刷によりペースト状はんだ組成物（クリームはんだ）５１Ａ、５２Ａを印刷する。ペースト状はんだ組成物５１Ａ、５２Ａは、フラックス中にすずを含むはんだの微細粒（例えばＳｎ−３Ａｇ−０．５Ｃｕのはんだ微細粒、融点は例えば２２０℃程度）を分散させたものでありスクリーン印刷を用いれば容易に所定パターンに印刷できる。図示するような大きさの異なるペースト状はんだ組成物５１Ａ、５２Ａの付着も、例えば、スクリーン板のピット径を変えることで容易に実現する。スクリーン印刷に代えてディスペンサを使用することもできる。
【００５１】
ペースト状はんだ組成物５１Ａ、５２Ａの印刷のあと、半導体素子部品４１およびチップ抵抗４２をペースト状はんだ組成物５１Ａ、５２Ａを介して実装用ランド上に例えばマウンタで載置し、さらにその後ペースト状はんだ組成物５１Ａ、５２Ａを例えばリフロー炉でリフローさせる。このリフローで、ペースト状はんだ組成物５１Ａ、５２Ａが含むはんだ微粒子が溶融したとき、銅と比べて比較的濡れ性が高い金めっき層２１ｂ（ニッケルめっき層２１ａ）上にのみ溶融はんだが広がり、はんだ接続部材５１、５２が形成される。金めっき層２１ｂは、その金成分がはんだ接続部材５１、５２中に取り込まれて消失する。
【００５２】
以上説明の工程を経て、図３（ｃ）に示すように、金属箔２１Ａ上で、はんだ接続部材５１、５２を介して半導体素子部品４１、チップ抵抗４２がニッケルめっき層２１ａの実装用ランド上に接続、固定された状態の積層部材１が得られる。この状態では、上記のように、金めっき層２１ｂは、はんだ接続部材５１、５２中に取り込まれて層としてはほぼ消滅おり、はんだ接続部材５１、５２とランドとの接触はニッケルめっき層２１ａが担った状態になる。図３（ｃ）に示す積層部材１を用いる後の工程については図６で後述する。
【００５３】
次に、図４を参照して説明する。図４は、図１中に示した各構成のうち絶縁層１２および同１１を中心とした部分の製造工程を示している。まず、図４（ａ）に示すように、両面に例えば厚さ１８μｍの金属箔（電解銅箔）２２Ａ、２３Ａが積層された例えば厚さ３００μｍのＦＲ−４の絶縁層１２を用意し、その所定位置にスルーホール導電体を形成するための貫通孔８３をあけ、かつ内蔵する半導体素子部品４１およびチップ抵抗４２に相当する部分に部品用開口部８１、８２を形成する。
【００５４】
次に、無電解めっきおよび電解めっきを行い、図４（ｂ）に示すように、貫通孔８３の内壁にスルーホール導電体３３を形成する。このとき開口部８１、８２の内壁にも導電体が形成される。さらに、図４（ｃ）に示すように、金属箔２２Ａ、２３Ａを周知のフォトリソグラフィを利用して所定にパターニングして配線層２２、２３を形成する。配線層２２、２３のパターニング形成により、開口部８１、８２の内壁に形成された導電体も除去される。
【００５５】
次に、図４（ｄ）に示すように、絶縁層１１とすべきＦＲ−４のプリプレグ１１Ａ（公称厚さ例えば１００μｍ）を配線層２２側にプレス機を用い積層する。プリプレグ１１Ａには、絶縁層１２と同様の、内蔵する半導体素子部品４１およびチップ抵抗４２に相当する部分の開口部をあらかじめ設けておく。以上により得られた部材を積層部材２とする。
【００５６】
以上の図４に示した工程は、以下のような手順とすることも可能である。図４（ａ）の段階では、貫通孔８３のみ形成し内蔵部品用の開口部８１、８２を形成せずに続く図４（ｂ）、（ｃ）の工程を行う。次に、図４（ｄ）に相当する工程として、プリプレグ１１Ａ（開口のないもの）の積層を行う。そして、絶縁層１２およびプリプレグ１１Ａに部品内蔵用の開口部を同時に形成する、という工程である。
【００５７】
次に、図５を参照して説明する。図５は、図１中に示した各構成のうち絶縁層１３を中心とした部分の製造工程を示している。まず、図５（ａ）に示すように、厚さ例えば１８μｍの金属箔（電解銅箔）２４Ａ上に例えばスクリーン印刷により、層間接続体３３となるペースト状の導電性組成物をほぼ円錐形のバンプ状（底面径例えば２００μｍ、高さ例えば１６０μｍ）に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔２４Ａの下面に印刷しているが上面でもよい。層間接続体３３の印刷後これを乾燥させて硬化させる。
【００５８】
次に、図５（ｂ）に示すように、金属箔２４Ａ上に厚さ例えば公称１００μｍのＦＲ−４のプリプレグ１３Ａを積層して層間接続体３３を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい（いずれにしても層間接続体３３の形状は、積層方向に一致する軸を有しその軸方向に径が変化する形状である。）。以上により得られた部材を積層部材３とする。
【００５９】
次に、図６を参照して説明する。図６は、上記で得られた積層部材１、２、３を積層する配置関係を示す図である。図６に示すような配置で各積層部材１、２、３を積層配置してプレス機で加圧、加熱する。これにより、プリプレグ１１Ａ、１３Ａが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ１１Ａ、１３Ａの流動性により、半導体素子部品４１およびチップ抵抗４２の周りの空間およびスルーホール導電体３２内部の空間にはプリプレグ１１Ａ、１３Ａが変形進入し空隙は発生しない。また、配線層２３は、層間接続体３３に電気的に接続される。
【００６０】
次に、図７を参照して説明する。図７は、図６に示した積層工程で得られた素材に対して、ビアホール内めっきビア５３、３１を形成するためのビアホール５３ｈ、３１ｈを加工形成する工程を説明する図である。
【００６１】
図７に示すように、金属箔２１Ａの露出面の側から、その必要な位置にビアホール５３ｈ、３１ｈを例えばレーザ加工で形成する。ビアホール５３ｈは、半導体素子部品４１のはんだ接続のされない端子４１ａの位置に対応して、金属箔２１Ａ、絶縁層１１を連通して端子４１ａに達するように設ける。ビアホール３１ｈは、配線層２１となる金属箔２１Ａと配線層２２との層間接続が必要な位置に、金属箔２１Ａ、絶縁層１１を連通、貫通して配線層２２に達するように設ける。
【００６２】
ビアホール５３ｈ、３１ｈの形成は、レーザ加工で金属箔２１Ａおよび絶縁層１１を連続して消失させるように穴加工する方法のほかに、まず、金属箔２１Ａのみをエッチング加工で貫通させその後に、そのエッチングされた金属箔２１Ａをマスクにその後絶縁層１１をレーザ加工で消失させ穴加工するという２段階の工程とすることもできる。金属箔２１Ａのみをエッチング加工する段階では、パターン化された、エッチング用のレジストマスクを金属箔２１Ａ上に形成しておく。前者の方法は、効率的には好ましいと考えられ、後者の方法は、効率で劣るものの穴形状の制御性に優れていると考えられる。
【００６３】
図７に示すようにビアホール５３ｈ、３１ｈの形成後、無電解めっきおよび電解めっきの工程を行い、金属箔２１Ａと電気導通してこの金属箔２１Ａから、半導体素子部品４１の端子４１ａ（のうちの一部）および配線層２２に電気導通するように、ビアホール内めっきビア５３、３１を形成する。めっきビア５３、３１は、少なくともビアホール５３ｈ、３１ｈの内壁上に形成されることが必要であるが、ビアホール５３ｈ、３１ｈ内をほとんど充填し埋めるように形成されてもよい。このようなビアとしての形状コントロールのためには、金属箔２１Ａ上に、パターン化されたレジストマスクを形成した上で上記のめっき工程を行ってもよい。
【００６４】
以上説明の工程の後、上下両面の金属箔２４Ａ、２１Ａを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト６１、６２の層を形成することにより、図１に示したような部品内蔵配線板を得ることができる。
【００６５】
次に、本発明の別の実施形態について図８を参照して説明する。図８は、別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
【００６６】
この実施形態は、図１に示した実施形態における、はんだ接続部材５１、５２の溶融時の広がりを制限する手段（ニッケル金属層２１ａ）に変更を加えたものである。すなわち、この実施形態では、ニッケル金属層２１ａを用いず、代わりに、堰き止め樹脂パターン５５、５６を用いている。
【００６７】
図９は、図８に示した部品内蔵配線板の製造過程の一部を模式的に示す平面図であり、より具体的には、金属箔２１Ａ上に堰き止め樹脂パターン５５、５６を形成する工程を示している。堰き止め樹脂パターン５５、５６は、金属箔２１Ａ上の実装用ランドに対応する領域に位置させるべきはんだ接続部材５１、５２の溶融時の広がりを制限するように、図９に示すように、例えば枠状に形成される。これにより、堰き止めパターン５５、５６より外の領域に、さらに樹脂パターンを延設するには及ばないので、例えば、金属箔２１Ａを由来とする配線層２１と、絶縁層１１との密着性劣化のおそれはほとんどなく、構造的な信頼性の向上が図れる。
【００６８】
堰き止め樹脂パターン５５、５６は、例えばはんだレジストと同様な材質、同様なパターニング形成方法で設けることができる。その厚さは例えば２０μｍ程度とすることができる。図９に示した、堰き止め樹脂パターン５５、５６の形成された金属箔２１Ａは、図３（ａ）に示した部材の代わりに用いられてその後の各工程に供される。その後に、図７に示した状態が得られ、さらにめっきビア５３、３１が形成された後で、金属箔２１Ａが周知のフォトリソグラフィを利用して所定にパターニングされる。
【００６９】
これにより、堰き止め樹脂パターン５５、５６は、配線パターン２１のランド上であってはんだ接続部材５１、５２が接触する第１の領域と、この第１の領域から延設された配線パターン２１上であってはんだ接続部材５１、５２が接触しない第２の領域とを隔てるように設けられることになる。
【００７０】
次に、本発明のさらに別の実施形態に係る部品内蔵配線板について図１０を参照して説明する。図１０は、さらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
【００７１】
この実施形態は、図１に示した実施形態を素材として、さらに配線層数を増加させるべくビルドアップ層１１０、１３０を積層した構造である。これによれば、半導体素子部品４１、チップ抵抗４２が実装されている配線パターン２１は内層配線層のパターンになる。そして、ビルドアップ層１１０、１３０が有する板状絶縁層の面上には別の配線パターンが設けられるので、配線パターンの形成密度を増加させ、パターン設計の自由度がさらに高い部品内蔵配線板とすることができる。
【００７２】
図１１は、図１０に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図であり、より具体的には、ビルドアップ層１１０、１３０を設けるための積層工程を示している。図１１中に示す積層前のビルドアップ層１１０Ａ、１３０Ａは、それぞれ、図５（ｂ）に示した積層部材３と同様の構成であり、プリプレグたる板状層、金属箔、層間接続体を含んでいる。図１１中に示す中間の部材は、図１に示した部品内蔵配線板とほぼ同様のものであってはんだレジスト６１、６２の形成がされていない状態のものである。
【００７３】
図１１に示すような配置で各積層部材を積層配置してプレス機で加圧、加熱する。これにより、ビルドアップ層１１０Ａ、１３０Ａがそれぞれ含むプリプレグが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグの流動性により、ビアホール内めっきビア５３、３１の部分にくぼみがある場合でも、そのくぼみにプリプレグが変形進入し空隙は発生しない。また、ビルドアップ層１１０Ａ、１３０Ａがそれぞれ含む層間接続体は、それぞれ、配線層２１、２４に電気的に接続される。
【００７４】
以上説明の工程の後、ビルドアップ層１１０Ａ、１３０Ａがそれぞれ含む上下両面の金属箔を周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジストの層を形成することにより、図１０に示したような部品内蔵配線板を得ることができる。なお、変形例として、ビルドアップ層１１０、１３０がそれぞれ含む層間接続体については、これに代えてビアホール内めっきビア３１と同様な構成のものにすることも当然ながら可能である。さらに、図１１に示したような積層工程を繰り返すことでさらに多層の配線板を得ることができる。
【００７５】
次に、図１等に示した部品内蔵配線板に使用の、すずを含むはんだ接続部材５１（５２）に代えて使用できる別のはんだ接続部材について図１２を参照して説明する。図１２は、図１等に示した部品内蔵配線板に使用のはんだ接続部材５１（５２）に代えて使用できるはんだ接続部材５１ａの微細な構造を示す説明図である。はんだ接続部材５１ａは、図１２（ａ）右側に示すように、微細な構造として、硬化されている樹脂部５０２Ａ中に導電部５０５の多孔性構造が形成された構成（樹脂含有はんだ接続部材）になっている。この多孔性構造はその孔の部位に樹脂部５０２Ａが満たされ、空隙をもたせないようにしている。
【００７６】
導電部５０５は、さらに詳細には、図１２（ｂ）に示す拡大断面図に描かれるように、粒子状の金属の種部５０３Ａとこの表面を覆う複数元素系相部５１３とを有し、種部５０３Ａを覆う複数元素系相部５１３が互いに連接することによって多孔性構造になっている。なお、はんだ接続部材５１ａ中には、種部５０３Ａ、複数元素系相部５１３のほかに、残留はんだ５０１ＡＡも多少存在する。複数元素系相部５１３は、はんだ粒子５０１（図１２（ａ）左側を参照）中のすずと種部５０３Ａ中の高融点金属とによる合成相であり、はんだ粒子５０１の融点が２４０℃以下、複数元素系相部５１３の融点が２６０℃以上となるように、はんだ粒子５０１および種部５０３Ａ（種粒子５０３）の材料が選ばれている。
【００７７】
はんだ接続部材５１ａの上記微細構造には、それらの形成過程が関連している。概略的には、図１２（ａ）左側に示すように、はんだ接続部材５１ａは、硬化される前の状態として、ペースト状の絶縁性接着樹脂部５０２中に、すずを含むはんだ粒子５０１と高融点金属含有の種粒子５０３とが分散された構成の組成物（硬化前のはんだ接続部材５１ａＡ）である。
【００７８】
このような導電性接着性樹脂を加熱してはんだ粒子５０１を溶解させると、そのすず成分と種粒子５０３が含有する高融点金属とが反応（または溶け合って。以下では「反応」で溶け合う場合も含むこととする）して種粒子５０３表面が複数元素系相部５１３に変化し、はんだ粒子５０１の溶解に由来して複数元素系相部５１３は互いに連接する。複数元素系相部５１３が発現するとその融点ははんだ粒子５０１より高いので、上記加熱の温度程度では固相となって多孔性構造になる。種粒子５０３のうちの未反応部（中心に近い部位）は、複数元素系相部５１３の中に種となって残り種部５０３Ａになる。はんだ粒子５０１のうち複数元素系相部５１３への変化に残留した分は凝固して残留はんだ５０１ＡＡになる。
【００７９】
上記で、はんだ粒子５０１を溶解させる温度では、絶縁性接着樹脂部５０２は硬化しないようにその材料が選択されている。これにより、はんだ粒子５０１が溶解したときのその移動を妨げずに溶解金属と種粒子５０３との反応が円滑になされるようになっている。このような溶解、反応を生じさせた後に、加熱温度を上げて絶縁性接着樹脂部５０２を熱硬化させる。この熱硬化により、上記形成された多孔性構造を固定化するように多孔性構造の隙間に樹脂部５０２Ａが満たされた構造ができあがる。
【００８０】
このような構成のはんだ接続部材５１ａでは、とりわけ、上記導電部５０５中において複数元素系相部５１３が連接して形成された多孔性構造がその導電性を担っており、この複数元素系相部５１３は、上記のように、融点が２６０℃以上になっている。２６０℃以上とすることで、この部品内蔵配線板の最外の配線層上に部品実装をするときや、この部品内蔵配線板を別の基板に実装するときの加熱（両者、２次実装時加熱（例えば高くとも２５０℃））での溶融自体を回避でき、接続不良や短絡をさらに効果的に防止できる利点がある。
【００８１】
また、この導電性の多孔性構造は硬化された樹脂部５０２Ａ中に形成されており、多孔性構造の隙間はこれにより埋められている。したがって、はんだ接続部材５１ａ中にボイドが発生し信頼性が損なわれることがない。さらに、はんだ接続部材５１ａの導電性が導電体５０５による多孔性構造によっているので、低抵抗の接続部にすることができる。なお、残留はんだ５０１ＡＡが２次実装時に再溶融することはあり得るが、複数元素系相部５１３へ変化せずに残留した分なのでその量はわずかでありかつ樹脂部５０２Ａ中に閉じ込められているので、信頼性に対する影響は最小限に抑制できる。
【００８２】
図１３は、図１２に示したはんだ接続部材５１ａ中の導電部５０５を得るための材料の例を示す表であり、図１３（ａ）は、硬化前のはんだ接続部材５１ａＡ中に含まれるはんだ粒子５０１の材料例（すずを含む）、図１３（ｂ）は、同じく種粒子５０３の材料例（高融点金属を含む）である。図１３（ａ）に示すように、これらのはんだ粒子５０１では、その融点が２４０℃以下である。はんだ粒子５０１としてこのような融点の金属材料を用いることで、絶縁層１１の耐熱温度までには余裕を持たせることができる。図１３（ｂ）に示す組成系または金属は、はんだ粒子５０１の組成金属であるすずと反応してできる複数元素系相部が融点として２６０℃以上を有する組成系または金属として選択されている。
【００８３】
図１４は、図１２に示したはんだ接続部材５１ａを構成する複数元素系相部５１３の材料例を示す表であり、図１３に示した材料のはんだ粒子５０１と種粒子５０３とから形成され得る複数元素系相を示している。図１４に示すように、これらの複数元素系相部５１３は、その融点が２６０℃以上になっている。このような複数元素系相部５１３により、２次実装時加熱（例えば高くとも２５０℃）での再溶融自体が起こらない。
【００８４】
なお、図１４に示す複数元素系相におけるｘ、ｙ（、ｚ）の比は、単純な整数比になる場合（＝化学量論的組成；金属間化合物）のみならず、これからはずれて例えばｘの値を固定したときにｙ（、ｚ）が幅をもった値で存在できる場合もある。例えば、固溶体の相の場合や、組成比の異なる２種以上の金属間化合物や固体相が混晶している相（例えば共晶）の場合である。
【００８５】
図１４に示す複数元素系相における金属間化合物としては、例えば、Ｃｕ６Ｓｎ５、Ａｇ３Ｓｎ、ＦｅＳｎ２、ＡｕＳｎ２が知られている。Ｃｕ６Ｓｎ５は、これと組成元素が同じで組成比が異なる異種の金属間化合物であるＣｕ３Ｓｎと混在して形成される場合があり、この混在比に応じて全体としてｘ、ｙの比は単純な整数比ではなくなる。Ｃｕ３Ｓｎは、Ｃｕ６Ｓｎ５と比較してもろい性質があるが、その融点が２６０℃以上であることに変わりはなく、また、導電部５０５の構造が樹脂部５０２Ａにより補強される構造により、その悪影響を小さく留めることができる。
【符号の説明】
【００８６】
１…積層部材、２…積層部材、３…積層部材、１１…絶縁層（板状絶縁層）、１１Ａ…プリプレグ、１２…絶縁層（板状絶縁層）、１３…絶縁層（板状絶縁層）、１３Ａ…プリプレグ、２１…配線層（配線パターン）、２１Ａ…金属箔（銅箔）、２１ａ…ニッケル金属層（ニッケルめっき層）、２１ｂ…金めっき層、２２…配線層（配線パターン）、２２Ａ…金属箔（銅箔）、２３…配線層（配線パターン）、２３Ａ…金属箔（銅箔）、２４…配線層（配線パターン）、２４Ａ…金属箔（銅箔）、３１…ビアホール内めっきビア（層間接続体）、３１ｈ…ビアホール、３２…スルーホール導電体、３３…層間接続体（導電性組成物印刷による導電性バンプ）、４１…半導体素子部品（ウエハレベル・チップスケールパッケージによる）、４１ａ…表面実装用端子、４２…チップ抵抗（表面実装型受動素子部品）、４２ａ…端子、５１…はんだ接続部材（接続導体）、５２…はんだ接続部材、５１Ａ，５２Ａ…ペースト状はんだ組成物、５１ａ…樹脂含有はんだ接続部材、５１ａＡ…樹脂含有はんだ接続部材（硬化前；ペースト状はんだ組成物）、５３…ビアホール内めっきビア（接続導体）、５３ｈ…ビアホール、５５、５６…堰き止め樹脂パターン、６１，６２…はんだレジスト、８１，８２…部品用開口部、８３…貫通孔、１１０，１３０…ビルドアップ層、１１０Ａ，１３０Ａ…ビルドアップ層（積層前）、５０１…はんだ粒子、５０１ＡＡ…残留はんだ、５０２…絶縁性接着樹脂部（硬化前）、５０２Ａ…絶縁性接着樹脂部（硬化後）、５０３…種粒子、５０３Ａ…種部、５０５…多孔性構造導電部（種部と複数元素系相部とによる）、５１３…複数元素系相部。
【特許請求の範囲】
【請求項１】
端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品と、
前記半導体素子部品の表面の少なくとも一部に密着して該半導体素子部品の少なくとも一部分を埋め込んだ板状絶縁層と、
前記板状絶縁層の上面上に設けられた第１の配線パターンと、
前記板状絶縁層の前記上面に対向する下面上に設けられた、前記半導体素子部品の前記表面実装用端子のうちの一部をはんだ接続するためのランドを含む第２の配線パターンと、
前記半導体素子部品の前記表面実装用端子の前記一部と前記第２の配線パターンの前記ランドとを電気的、機械的に接続する、すずを含むはんだ接続部材と、
前記第２の配線パターンと電気導通して該第２の配線パターンから、前記半導体素子部品の前記表面実装用端子のうちの前記一部以外に電気導通するように延設されたビアホール内めっきビアと
を具備することを特徴とする部品内蔵配線板。
【請求項２】
表面実装型受動素子部品をさらに具備し、
前記板状絶縁層が、前記表面実装型受動素子部品の表面の一部に密着して該表面実装型受動素子部品の少なくとも一部分をも埋め込み、
前記第２の配線パターンが、前記表面実装型受動素子部品の端子をはんだ接続するためのランドをも第２のランドとして含み、
前記表面実装型受動素子部品の前記端子と前記第２の配線パターンの前記第２のランドとを電気的、機械的に接続する、すずを含む第２のはんだ接続部材をさらに具備すること
を特徴とする請求項１記載の部品内蔵配線板。
【請求項３】
前記第２の配線パターンと電気導通して該第２の配線パターンから前記板状絶縁層を貫通して、前記第１の配線パターンに電気導通するように延設された、層間接続体たる第２のビアホール内めっきビアをさらに具備することを特徴とする請求項１または２記載の部品内蔵配線板。
【請求項４】
前記第２の配線パターンが、前記板状絶縁層に接する面と対向する面上には多層化配線構造のない最外配線層のパターンであることを特徴とする請求項１記載の部品内蔵配線板。
【請求項５】
前記板状絶縁層との間に前記第２の配線パターンを挟むように、前記第２の配線パターン上に積層位置する第２の板状絶縁層をさらに具備することを特徴とする請求項１記載の部品内蔵配線板。
【請求項６】
前記第２の配線パターンが、基層と、該基層上位置選択的に積層された、前記はんだ接続部材と該基層との間に挟まれて位置するニッケル金属層とを有し、
前記はんだ接続部材が、金をも含むこと
を特徴とする請求項１記載の部品内蔵配線板。
【請求項７】
前記第２の配線パターンの前記ランド上であって前記はんだ接続部材が接触する第１の領域と該第１の領域から延設された前記第２の配線パターン上であって前記はんだ接続部材が接触しない第２の領域とを隔てるように設けられた樹脂パターンをさらに具備することを特徴とする請求項１記載の部品内蔵配線板。
【請求項８】
前記はんだ接続部材が、多孔性の構造を備えた導電部と、該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有し、
前記導電部が、高融点金属の粒子の種部と、該種部を覆った、前記高融点金属とすずとの複数元素系相部とを含有し、かつ、該複数元素系相部が連接して前記多孔性の構造を形成しており、前記導電部が、すずを組成のひとつとするはんだ成分をさらに含有し、該はんだ成分の融点が２４０℃以下であり、前記複数元素系相部の融点が２６０℃以上であること
を特徴とする請求項１記載の部品内蔵配線板。
【請求項９】
前記半導体素子部品の前記表面実装用端子が、前記一部および該一部以外を含めすべて、少なくとも表面に銅を有することを特徴とする請求項１記載の部品内蔵配線板。
【請求項１０】
端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品の前記表面実装用端子のうちの一部をはんだ接続するためのランドとなるべき領域を、金属箔上に位置設定する工程と、
前記金属箔の前記領域上に、すずを含むはんだ成分を含有のペースト状はんだ組成物を付着させる工程と、
前記金属箔上の、前記ペースト状はんだ組成物を介した前記領域上に前記半導体素子部品の前記表面実装用端子のうちの前記一部が位置するように、前記半導体素子部品をマウントする工程と、
前記ペースト状はんだ組成物をリフローさせ前記半導体素子部品を前記金属箔上に固定する工程と、
前記半導体素子部品の表面に密着して該半導体素子部品を埋め込むように、前記金属箔上に板状絶縁層を積層する工程と、
前記半導体素子部品の前記表面実装用端子のうちの前記一部以外に達するように、前記金属箔および前記板状絶縁層に連通する穴を形成する工程と、
前記半導体素子部品の前記表面実装用端子のうちの前記一部以外と前記金属箔とを電気導通させるように、前記金属箔および前記板状絶縁層に連通する前記穴内にめっきビアを形成する工程と、
前記めっきビアが電気導通されている前記金属箔を、前記ランドとなるべき前記領域が第１の導電パターンとして少なくとも残り、かつ前記めっきビアから引き出されるような金属箔のパターンが第２の導電パターンとして少なくとも残るように、パターニングする工程と
を具備することを特徴とする部品内蔵配線板の製造方法。
【請求項１】
端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品と、
前記半導体素子部品の表面の少なくとも一部に密着して該半導体素子部品の少なくとも一部分を埋め込んだ板状絶縁層と、
前記板状絶縁層の上面上に設けられた第１の配線パターンと、
前記板状絶縁層の前記上面に対向する下面上に設けられた、前記半導体素子部品の前記表面実装用端子のうちの一部をはんだ接続するためのランドを含む第２の配線パターンと、
前記半導体素子部品の前記表面実装用端子の前記一部と前記第２の配線パターンの前記ランドとを電気的、機械的に接続する、すずを含むはんだ接続部材と、
前記第２の配線パターンと電気導通して該第２の配線パターンから、前記半導体素子部品の前記表面実装用端子のうちの前記一部以外に電気導通するように延設されたビアホール内めっきビアと
を具備することを特徴とする部品内蔵配線板。
【請求項２】
表面実装型受動素子部品をさらに具備し、
前記板状絶縁層が、前記表面実装型受動素子部品の表面の一部に密着して該表面実装型受動素子部品の少なくとも一部分をも埋め込み、
前記第２の配線パターンが、前記表面実装型受動素子部品の端子をはんだ接続するためのランドをも第２のランドとして含み、
前記表面実装型受動素子部品の前記端子と前記第２の配線パターンの前記第２のランドとを電気的、機械的に接続する、すずを含む第２のはんだ接続部材をさらに具備すること
を特徴とする請求項１記載の部品内蔵配線板。
【請求項３】
前記第２の配線パターンと電気導通して該第２の配線パターンから前記板状絶縁層を貫通して、前記第１の配線パターンに電気導通するように延設された、層間接続体たる第２のビアホール内めっきビアをさらに具備することを特徴とする請求項１または２記載の部品内蔵配線板。
【請求項４】
前記第２の配線パターンが、前記板状絶縁層に接する面と対向する面上には多層化配線構造のない最外配線層のパターンであることを特徴とする請求項１記載の部品内蔵配線板。
【請求項５】
前記板状絶縁層との間に前記第２の配線パターンを挟むように、前記第２の配線パターン上に積層位置する第２の板状絶縁層をさらに具備することを特徴とする請求項１記載の部品内蔵配線板。
【請求項６】
前記第２の配線パターンが、基層と、該基層上位置選択的に積層された、前記はんだ接続部材と該基層との間に挟まれて位置するニッケル金属層とを有し、
前記はんだ接続部材が、金をも含むこと
を特徴とする請求項１記載の部品内蔵配線板。
【請求項７】
前記第２の配線パターンの前記ランド上であって前記はんだ接続部材が接触する第１の領域と該第１の領域から延設された前記第２の配線パターン上であって前記はんだ接続部材が接触しない第２の領域とを隔てるように設けられた樹脂パターンをさらに具備することを特徴とする請求項１記載の部品内蔵配線板。
【請求項８】
前記はんだ接続部材が、多孔性の構造を備えた導電部と、該導電部の該多孔性構造の間を埋めて存在する樹脂部とを有し、
前記導電部が、高融点金属の粒子の種部と、該種部を覆った、前記高融点金属とすずとの複数元素系相部とを含有し、かつ、該複数元素系相部が連接して前記多孔性の構造を形成しており、前記導電部が、すずを組成のひとつとするはんだ成分をさらに含有し、該はんだ成分の融点が２４０℃以下であり、前記複数元素系相部の融点が２６０℃以上であること
を特徴とする請求項１記載の部品内蔵配線板。
【請求項９】
前記半導体素子部品の前記表面実装用端子が、前記一部および該一部以外を含めすべて、少なくとも表面に銅を有することを特徴とする請求項１記載の部品内蔵配線板。
【請求項１０】
端子パッドを有する半導体チップと、該半導体チップ上で該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子部品の前記表面実装用端子のうちの一部をはんだ接続するためのランドとなるべき領域を、金属箔上に位置設定する工程と、
前記金属箔の前記領域上に、すずを含むはんだ成分を含有のペースト状はんだ組成物を付着させる工程と、
前記金属箔上の、前記ペースト状はんだ組成物を介した前記領域上に前記半導体素子部品の前記表面実装用端子のうちの前記一部が位置するように、前記半導体素子部品をマウントする工程と、
前記ペースト状はんだ組成物をリフローさせ前記半導体素子部品を前記金属箔上に固定する工程と、
前記半導体素子部品の表面に密着して該半導体素子部品を埋め込むように、前記金属箔上に板状絶縁層を積層する工程と、
前記半導体素子部品の前記表面実装用端子のうちの前記一部以外に達するように、前記金属箔および前記板状絶縁層に連通する穴を形成する工程と、
前記半導体素子部品の前記表面実装用端子のうちの前記一部以外と前記金属箔とを電気導通させるように、前記金属箔および前記板状絶縁層に連通する前記穴内にめっきビアを形成する工程と、
前記めっきビアが電気導通されている前記金属箔を、前記ランドとなるべき前記領域が第１の導電パターンとして少なくとも残り、かつ前記めっきビアから引き出されるような金属箔のパターンが第２の導電パターンとして少なくとも残るように、パターニングする工程と
を具備することを特徴とする部品内蔵配線板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−２４９４５８（Ｐ２０１１−２４９４５８Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１１９３３１（Ｐ２０１０−１１９３３１）
【出願日】平成２２年５月２５日（２０１０．５．２５）
【出願人】（０００００２８９７）大日本印刷株式会社 (14,506)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２５日（２０１０．５．２５）
【出願人】（０００００２８９７）大日本印刷株式会社 (14,506)
【Ｆターム（参考）】
[ Back to top ]