集積回路およびその製造方法
【課題】 ポリマー系有機半導体材料を用いたｐ型ＦＥＴを用いて実用的集積回路を構成できるようにすること。
【解決手段】 集積回路を構成するトランジスタとしてｐ型ＦＥＴのみを用いたものである。基本回路の例として（ａ）インバーター回路、（ｂ）ＡＮＤ回路、（ｃ）ＯＲ回路を示す。同図において、１〜１２はｐ型ＦＥＴである。ｐ型ＦＥＴだけで構成し、出力部にもｐ型ＦＥＴのみを用いたソースフォロワ回路を用いたアナログアンプも可能である。
【解決手段】 集積回路を構成するトランジスタとしてｐ型ＦＥＴのみを用いたものである。基本回路の例として（ａ）インバーター回路、（ｂ）ＡＮＤ回路、（ｃ）ＯＲ回路を示す。同図において、１〜１２はｐ型ＦＥＴである。ｐ型ＦＥＴだけで構成し、出力部にもｐ型ＦＥＴのみを用いたソースフォロワ回路を用いたアナログアンプも可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポリマー系ｐ型有機半導体材料を用いた電界効果トランジスタを用いた集積回路に係り、特にポリマー系有機半導体を用いることで、インクジェット印刷法などの簡便な方法で作製できる有機半導体トランジスタを用いた増幅回路やディジタル回路、さらにそれらを用いた液晶ディスプレイなどの駆動素子などに適用可能な集積回路およびその製造方法に関する。
【背景技術】
【０００２】
従来、ポリマーでなくオリゴマーについてはｐｎ両極材料を用いたＣ型ＦＥＴ（コンプリメンタリ型電界効果トランジスタ）の構成についての特許は数多く出願されている。たとえば、ルーセント テクノロジーズ インコーポレイテッドによって出願された特開２００２−３２４９３１号公報（特許文献１）などがある。
【０００３】
Ｃ型ＦＥＴを構成するあるいはバイポーラトランジスタを構成するために、ｐｎ両極性の材料を用いる特許は多数提出されてきている。しかし、ｐＭＯＳのみで構成するといった内容のものは現在見出せない。
【０００４】
【特許文献１】特開２００２−３２４９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、通常は高速性が追求されているものの、無機系半導体では原理的にｐｎ両チャネルの材料が存在しないわけではなく、高速性に影響のない部分には、速度の遅いｐチャネルのＦＥＴを用いたりすることはあった。また、高速にするためのチャネルは電子伝導に関わるｎチャネルであり、ｐチャネルのみによる集積回路はなかった。
【０００６】
以下、従来技術の問題点と利用可能な技術を箇条書きにする。
（ａ）ポリマー系有機半導体材料は、溶媒に溶けやすい誘導体を容易に作製できるという材料開発上の自由度が大きい。
（ｂ）したがって、インクジェットや印刷技術などを利用した塗布がしやすい。
【０００７】
（ｃ）なお、ポリマーでない有機半導体材料の例として、ペンタセン、アントラセンなどがある。これらは、有機溶媒には比較的溶けにくく、蒸着によって有機半導体層を作製するため、作製は無機系と同様に真空プロセスを必要とし面倒であった。
【０００８】
（ｄ）ポリマー系有機半導体材料は、上記のとおり事実上ｐ型半導体のみである（すくなくとも現在のところ）。
（ｅ）今後たとえ、ｎ型のポリマー系有機半導体材料が作製できても、移動度が低いなど必ずしも有用とは限らず、現行のｐ型だけの回路構成による改善によって、有機半導体によるＦＥＴを作製できることは極めて有用である。
【０００９】
（ｆ）したがって、ｐｎ両型の半導体が必要になるＣ型ＦＥＴ構成を使わないようにすることが必要である。
（ｇ）このようなことから、ｐ型ＦＥＴだけで構成される回路が必要であった。
【００１０】
（ｈ）特にアナログアンプの場合、電力効率の極めて高いＣ型ＦＥＴ（図２（ｂ）（ニ）は、図２（ａ）の（ハ）と対応している）で構成したいが、ポリマー系の有機半導体材料は、ｐ型半導体しかないため、ソースフォロワなどを利用して電圧出力をするようにする。
【００１１】
（ｉ）前述のように、高速化のために、無機系半導体（シリコン系、化合物半導体系など）でも片方のｎチャネルを多く使用することは特に公知であると思われる。
【００１２】
（ｊ）しかし、高速化が対象の場合は、全てのトランジスタをどちらか一方にするというのではなく、多くは、回路の速度に影響する部分にできるだけ多用するといった意味合いが強い。
【００１３】
（ｋ）無機系半導体では、実効移動度が数倍程度しか違わないため使い道を選べば、全てを片方の型の半導体でしなければならないことは、必ずしもなかった。
【００１４】
（ｌ）また、（直接ＦＥＴには関係ないが）バイポーラトランジスタを用いた回路で構成する場合も、作製のしやすさから横型のみをもちいてすこしでも高速化するために、キャリア走行距離が長くなるソース側およびコレクタ側をｎ型とするｎｐｎ型を多用することは多く、そういった回路は多用されてきた。
【００１５】
（ｍ）しかし、無機系半導体では、わざわざ移動度が遅いｐＦＥＴのみによって構成される回路を利用することは、従来にはなかった。
【００１６】
本発明は、以上の事情に鑑みてなされたものであり、ポリマー系有機半導体材料を用いたｐ型ＦＥＴで構成した集積回路およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１７】
本発明は、上記目的を達成するために、以下のような構成を採用したことを特徴としている。以下、請求項毎の構成を述べる。
【００１８】
ａ）請求項１記載の発明は、ポリマー系有機材料による有機半導体を用いたトランジスタを含む集積回路であって、前記トランジスタがｐチャネル型電界効果トランジスタのみからなることを特徴としている。
【００１９】
請求項２記載の発明は、ポリマー系有機材料による有機半導体を用いたトランジスタを含む集積回路であって、出力段の回路にｐチャネル型電界効果トランジスタによるソースフォロワ回路を用いたことを特徴としている。
【００２０】
請求項３記載の発明は、請求項１または２記載の集積回路の製造方法であって、基板上に導電性ポリマー印刷してソース電極およびドレイン電極を形成するステップと、前記ソース電極とドレイン電極を繋ぐようにｐ型ポリマー系有機材料を印刷するステップと、前記ｐ型ポリマー系有機材料上に絶縁層を形成するステップと、前記絶縁層上にゲート電極を形成するステップとを有することを特徴としている。
【発明の効果】
【００２１】
本発明は上記構成を採用することにより次のような効果を有する。以下、請求項毎の効果を述べる。
【００２２】
請求項１記載の発明によれば、ｐ型ＦＥＴのみによる回路を構成したことで、作製に極めて有利なポリマー形有機半導体による各種集積回路を作製できる。また材料としてｎ型のポリマー系有機半導体を使わずに、高性能の集積回路が得られる。
【００２３】
請求項２記載の発明によれば、ポリマー系有機材料による有機半導体を用いたトランジスタを用いる集積回路において、出力段の回路にｐ型ＦＥＴによるソースフォロワ回路を用いることで、ドライブ段に、従来のようにポリマー系有機半導体では作製しにくいｎＭＯＳ−ＦＥＴとともに使わなければならないプッシュプル回路あるいはＣＭＯＳ回路（図２（ｂ）参照）を使わないで、ポリマー系有機半導体アナログ集積回路が実現できる。
【００２４】
請求項３記載の発明によれば、簡便な方法で請求項１、２記載の集積回路を製造できる。
【発明を実施するための最良の形態】
【００２５】
本発明の新規性に関わる部分は、ポリマー系の有機半導体が、ホールドリフトによる場合が多く、ポリマー系でもごく例外としてｎ型の有機半導体材料もあるが、現状では移動度２桁程度低いため、同一の回路に用いることは極めて困難であることが判明したことに基づくものである。
【００２６】
本発明の実施例として取り上げた各種の回路自体の構成は概ね公知である。つまり、無機系（シリコンやＧａＡｓなどの化合物半導体など、ｐｎ両極半導体を作製できる材料）においてはすでに知られている回路構成基本にして説明する。
【実施例】
【００２７】
以下、本発明の実施例を、図面を用いて説明する。
【００２８】
図１は、ディジタルロジック回路の典型的な３種類を示す図であり、同図（ａ）はインバーター回路、同図（ｂ）はＡＮＤ回路、同図（ｃ）はＯＲ回路を示している。いずれも、ｐ型ＦＥＴのみで構成されているため、−ＶＤＤはアース電位より低い電源である（ＶＤＤ自体はアース電位より高い電圧）。
【００２９】
以下、図１（ａ）のインバーター回路、図１（ｂ）のＡＮＤ回路、図１（ｃ）のＯＲ回路の動作の説明をする。本例では、−ＶＤＤの電圧（アース電位より低い電圧）を論理「１」、アース電位を論理「０」とする。
【００３０】
＜図１（ａ）のインバーター回路の動作の説明＞
イ）入力がアース電位（＝「０」）のときは、下側のｐ型ＦＥＴ１の動作は「ＯＦＦ状態となるため、上側のｐ型ＦＥＴ２が能動負荷（抵抗）として動作し、出力の電位は、アース電位より低いほぼ−ＶＤＤ「＝１」の電位になる。
【００３１】
ロ）反対に、入力が−ＶＤＤに近い電位（＝「１」）が与えられると、同ｐ型ＦＥＴ１は「ＯＮ」状態になるため、出力の電位はほぼアース電位（＝「０」）となる。
【００３２】
＜図１（ｂ）のＡＮＤ回路の動作の説明＞
イ）入力Ａと入力Ｂが同時に「１」（＝〜−ＶＤＤ）のときのみ１段目のｐ型ＦＥＴ３と４の両方がＯＮとなり、2段目の下のｐ型ＦＥＴ６が「ＯＦＦ」となるため、出力は−ＶＤＤに近い電位となり出力「１」となる。
【００３３】
ロ）入力ＡおよびＢのどちらか一方または両方が「０」（＝〜ＧＮＤ）のとき１段目のｐ型ＦＥＴ３，４のどちらか一方または両方がＯＦＦとなり、１段目の上のｐ型ＦＥＴ５が能動負荷（抵抗）として動作し、2段目の下のｐ型ＦＥＴ６に−ＶＤＤに近い電位が印加されて「ＯＮ」となるため、出力の電位は「０」（＝〜ＧＮＤ）となる。
【００３４】
＜図１（ｃ）のＯＲ回路の動作の説明＞
イ）入力ＡまたはＢのいずれか一方または両方が「１」（＝〜−ＶＤＤ）になると、出力段のｐ型ＦＥＴのゲート電極にはほぼアース電位（＝「０」）が印加されてＯＦＦになるため、出力は「１」（＝〜−ＶＤＤ）となる。
【００３５】
ロ）入力ＡまたはＢのいずれか一方または両方が「０」（＝〜ＧＮＤ）の場合、出力段のｐ型ＦＥＴ１０のゲート電極にはほぼ−ＶＤＤ（＝「１」）が印加されてＯＮになるため、出力は「０」（＝〜ＧＮＤ）となる。
【００３６】
このように、ｐ型ＦＥＴのみで基本的なロジック回路（インバータ（ＮＯＴ）回路、ＡＮＤ回路、ＯＲ回路）を構成でき、これらを組み合わせることにより、増幅回路や各種ディジタル回路、それらを用いた液晶ディスプレイなどの駆動素子などを実現できる。
【００３７】
図２は、本発明に係る増幅回路の一例であり、アナログアンプをｐ型ＦＥＴだけで構成した回路例を示す図である。
イ）入力段は、ソースを共通としたオペレーショナルアンプ２０の構成をとり、共通のソースは、カレントミラー回路２１で構成される電流源を通して＋ＶＤＤ側で接続される。
【００３８】
ロ）一方、同回路のドレイン側、すなわち出力側には、能動負荷とよばれるカレントミラー回路２２を挿入した。
ハ）これらはいずれもｐ型ＦＥＴのみで構成され、出力はソースフォロワ回路２３を介して、出力段のオペレーショナルアンプ構成の回路に入力される。
【００３９】
ニ）出力段も前述の入力段と同様の構成を有している。出力段はソースフォロア回路２４を介して出力する。
ホ）この出力電圧を入力に抵抗ＲＦを介して帰還を掛けて、全体としてアナログ動作を実現している。
【００４０】
図３（ａ）は、上記回路に使用したｐ型ＦＥＴの構成図である。同ｐ型ＦＥＴ素子は、図４に示したポリマーで分子量１０９０００のものを使った。
【００４１】
以下、図３（ａ）を用いて、本発明に係るｐ型ＦＥＴの製造方法を説明する。
イ）基板１０１上に、導電性ポリマーをインクジェットで印刷し、ソース電極１−２Ｓ，ドレイン電極１０２−Ｄとした。
【００４２】
ロ）次に、ｐ型のポリマー系有機半導体材料１０３をインクジェットで印刷する。
ハ）その上に、絶縁膜としてポリビニルアルコールによる有機絶縁膜１０４を塗布する。
ニ）さらにその上に、ポリマー系で導電性ポリマーを塗布しゲート電極１０２−Ｇとする。
【００４３】
ホ）以上のようにして、本発明に係るｐ型ＦＥＴを簡単に製造できる。
ヘ）このｐ型ＦＥＴのソースドレイン間にバイアス電圧Ｖｄを掛け、Ｖｇをソースゲート間電圧とすると、電圧−電流特性は図３（ｂ）のようになる。ｐ型ＦＥＴのバイアスは、ソース電位に対して負側に掛け、またゲート電圧も負側に掛かった時に、アクティブになる。
【００４４】
ト）このように、Ｖｇに掛かる電圧によってＩｄは変化し、ソースドレイン間を電流Ｉｄが「Ｏｎ」「ＯＦＦ」できた。
チ）ｐ型ＦＥＴでは、電流の流れる方向は、図３（ａ）に示した矢印の通りである。ポリマー系有機半導体材料１０３の中では、ドレインからソース方向へ流れる（正孔として見た場合、ソースからドレイン方向へながれる）。
【００４５】
図４は、本発明に関わるポリマー有機半導体材料の典型的な構造図である。しかしその他の構造を有するポリマー系有機半導体材料を用いてもｐ型半導体として動作する。本発明はこれら他の構造を有するポリマー系有機半導体材料を用いることが可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明に係るディジタルロジック回路の典型的な３種類を示す図である。
【図２】本発明に係る増幅回路の一例であり、アナログアンプをｐ型ＦＥＴだけで構成した回路例を示す図である。
【図３】本発明に係るｐ型ＦＥＴの構成図である。
【図４】本発明に関わるポリマー有機半導体材料の典型的な構造図である。
【符号の説明】
【００４７】
１〜１２：ｐ型ＦＥＴ
２０：オペレーショナルアンプ
２１，２２：カレントミラー回路
２３，２４：ソースフォロワ回路
１０１：基板
１０２−Ｓ：ソース電極
１０２−Ｄ：ドレイン電極
１０２−Ｇ：ゲート電極
１０３：ポリマー系有機半導体材料
１０４：有機絶縁膜
【技術分野】
【０００１】
本発明は、ポリマー系ｐ型有機半導体材料を用いた電界効果トランジスタを用いた集積回路に係り、特にポリマー系有機半導体を用いることで、インクジェット印刷法などの簡便な方法で作製できる有機半導体トランジスタを用いた増幅回路やディジタル回路、さらにそれらを用いた液晶ディスプレイなどの駆動素子などに適用可能な集積回路およびその製造方法に関する。
【背景技術】
【０００２】
従来、ポリマーでなくオリゴマーについてはｐｎ両極材料を用いたＣ型ＦＥＴ（コンプリメンタリ型電界効果トランジスタ）の構成についての特許は数多く出願されている。たとえば、ルーセント テクノロジーズ インコーポレイテッドによって出願された特開２００２−３２４９３１号公報（特許文献１）などがある。
【０００３】
Ｃ型ＦＥＴを構成するあるいはバイポーラトランジスタを構成するために、ｐｎ両極性の材料を用いる特許は多数提出されてきている。しかし、ｐＭＯＳのみで構成するといった内容のものは現在見出せない。
【０００４】
【特許文献１】特開２００２−３２４９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、通常は高速性が追求されているものの、無機系半導体では原理的にｐｎ両チャネルの材料が存在しないわけではなく、高速性に影響のない部分には、速度の遅いｐチャネルのＦＥＴを用いたりすることはあった。また、高速にするためのチャネルは電子伝導に関わるｎチャネルであり、ｐチャネルのみによる集積回路はなかった。
【０００６】
以下、従来技術の問題点と利用可能な技術を箇条書きにする。
（ａ）ポリマー系有機半導体材料は、溶媒に溶けやすい誘導体を容易に作製できるという材料開発上の自由度が大きい。
（ｂ）したがって、インクジェットや印刷技術などを利用した塗布がしやすい。
【０００７】
（ｃ）なお、ポリマーでない有機半導体材料の例として、ペンタセン、アントラセンなどがある。これらは、有機溶媒には比較的溶けにくく、蒸着によって有機半導体層を作製するため、作製は無機系と同様に真空プロセスを必要とし面倒であった。
【０００８】
（ｄ）ポリマー系有機半導体材料は、上記のとおり事実上ｐ型半導体のみである（すくなくとも現在のところ）。
（ｅ）今後たとえ、ｎ型のポリマー系有機半導体材料が作製できても、移動度が低いなど必ずしも有用とは限らず、現行のｐ型だけの回路構成による改善によって、有機半導体によるＦＥＴを作製できることは極めて有用である。
【０００９】
（ｆ）したがって、ｐｎ両型の半導体が必要になるＣ型ＦＥＴ構成を使わないようにすることが必要である。
（ｇ）このようなことから、ｐ型ＦＥＴだけで構成される回路が必要であった。
【００１０】
（ｈ）特にアナログアンプの場合、電力効率の極めて高いＣ型ＦＥＴ（図２（ｂ）（ニ）は、図２（ａ）の（ハ）と対応している）で構成したいが、ポリマー系の有機半導体材料は、ｐ型半導体しかないため、ソースフォロワなどを利用して電圧出力をするようにする。
【００１１】
（ｉ）前述のように、高速化のために、無機系半導体（シリコン系、化合物半導体系など）でも片方のｎチャネルを多く使用することは特に公知であると思われる。
【００１２】
（ｊ）しかし、高速化が対象の場合は、全てのトランジスタをどちらか一方にするというのではなく、多くは、回路の速度に影響する部分にできるだけ多用するといった意味合いが強い。
【００１３】
（ｋ）無機系半導体では、実効移動度が数倍程度しか違わないため使い道を選べば、全てを片方の型の半導体でしなければならないことは、必ずしもなかった。
【００１４】
（ｌ）また、（直接ＦＥＴには関係ないが）バイポーラトランジスタを用いた回路で構成する場合も、作製のしやすさから横型のみをもちいてすこしでも高速化するために、キャリア走行距離が長くなるソース側およびコレクタ側をｎ型とするｎｐｎ型を多用することは多く、そういった回路は多用されてきた。
【００１５】
（ｍ）しかし、無機系半導体では、わざわざ移動度が遅いｐＦＥＴのみによって構成される回路を利用することは、従来にはなかった。
【００１６】
本発明は、以上の事情に鑑みてなされたものであり、ポリマー系有機半導体材料を用いたｐ型ＦＥＴで構成した集積回路およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１７】
本発明は、上記目的を達成するために、以下のような構成を採用したことを特徴としている。以下、請求項毎の構成を述べる。
【００１８】
ａ）請求項１記載の発明は、ポリマー系有機材料による有機半導体を用いたトランジスタを含む集積回路であって、前記トランジスタがｐチャネル型電界効果トランジスタのみからなることを特徴としている。
【００１９】
請求項２記載の発明は、ポリマー系有機材料による有機半導体を用いたトランジスタを含む集積回路であって、出力段の回路にｐチャネル型電界効果トランジスタによるソースフォロワ回路を用いたことを特徴としている。
【００２０】
請求項３記載の発明は、請求項１または２記載の集積回路の製造方法であって、基板上に導電性ポリマー印刷してソース電極およびドレイン電極を形成するステップと、前記ソース電極とドレイン電極を繋ぐようにｐ型ポリマー系有機材料を印刷するステップと、前記ｐ型ポリマー系有機材料上に絶縁層を形成するステップと、前記絶縁層上にゲート電極を形成するステップとを有することを特徴としている。
【発明の効果】
【００２１】
本発明は上記構成を採用することにより次のような効果を有する。以下、請求項毎の効果を述べる。
【００２２】
請求項１記載の発明によれば、ｐ型ＦＥＴのみによる回路を構成したことで、作製に極めて有利なポリマー形有機半導体による各種集積回路を作製できる。また材料としてｎ型のポリマー系有機半導体を使わずに、高性能の集積回路が得られる。
【００２３】
請求項２記載の発明によれば、ポリマー系有機材料による有機半導体を用いたトランジスタを用いる集積回路において、出力段の回路にｐ型ＦＥＴによるソースフォロワ回路を用いることで、ドライブ段に、従来のようにポリマー系有機半導体では作製しにくいｎＭＯＳ−ＦＥＴとともに使わなければならないプッシュプル回路あるいはＣＭＯＳ回路（図２（ｂ）参照）を使わないで、ポリマー系有機半導体アナログ集積回路が実現できる。
【００２４】
請求項３記載の発明によれば、簡便な方法で請求項１、２記載の集積回路を製造できる。
【発明を実施するための最良の形態】
【００２５】
本発明の新規性に関わる部分は、ポリマー系の有機半導体が、ホールドリフトによる場合が多く、ポリマー系でもごく例外としてｎ型の有機半導体材料もあるが、現状では移動度２桁程度低いため、同一の回路に用いることは極めて困難であることが判明したことに基づくものである。
【００２６】
本発明の実施例として取り上げた各種の回路自体の構成は概ね公知である。つまり、無機系（シリコンやＧａＡｓなどの化合物半導体など、ｐｎ両極半導体を作製できる材料）においてはすでに知られている回路構成基本にして説明する。
【実施例】
【００２７】
以下、本発明の実施例を、図面を用いて説明する。
【００２８】
図１は、ディジタルロジック回路の典型的な３種類を示す図であり、同図（ａ）はインバーター回路、同図（ｂ）はＡＮＤ回路、同図（ｃ）はＯＲ回路を示している。いずれも、ｐ型ＦＥＴのみで構成されているため、−ＶＤＤはアース電位より低い電源である（ＶＤＤ自体はアース電位より高い電圧）。
【００２９】
以下、図１（ａ）のインバーター回路、図１（ｂ）のＡＮＤ回路、図１（ｃ）のＯＲ回路の動作の説明をする。本例では、−ＶＤＤの電圧（アース電位より低い電圧）を論理「１」、アース電位を論理「０」とする。
【００３０】
＜図１（ａ）のインバーター回路の動作の説明＞
イ）入力がアース電位（＝「０」）のときは、下側のｐ型ＦＥＴ１の動作は「ＯＦＦ状態となるため、上側のｐ型ＦＥＴ２が能動負荷（抵抗）として動作し、出力の電位は、アース電位より低いほぼ−ＶＤＤ「＝１」の電位になる。
【００３１】
ロ）反対に、入力が−ＶＤＤに近い電位（＝「１」）が与えられると、同ｐ型ＦＥＴ１は「ＯＮ」状態になるため、出力の電位はほぼアース電位（＝「０」）となる。
【００３２】
＜図１（ｂ）のＡＮＤ回路の動作の説明＞
イ）入力Ａと入力Ｂが同時に「１」（＝〜−ＶＤＤ）のときのみ１段目のｐ型ＦＥＴ３と４の両方がＯＮとなり、2段目の下のｐ型ＦＥＴ６が「ＯＦＦ」となるため、出力は−ＶＤＤに近い電位となり出力「１」となる。
【００３３】
ロ）入力ＡおよびＢのどちらか一方または両方が「０」（＝〜ＧＮＤ）のとき１段目のｐ型ＦＥＴ３，４のどちらか一方または両方がＯＦＦとなり、１段目の上のｐ型ＦＥＴ５が能動負荷（抵抗）として動作し、2段目の下のｐ型ＦＥＴ６に−ＶＤＤに近い電位が印加されて「ＯＮ」となるため、出力の電位は「０」（＝〜ＧＮＤ）となる。
【００３４】
＜図１（ｃ）のＯＲ回路の動作の説明＞
イ）入力ＡまたはＢのいずれか一方または両方が「１」（＝〜−ＶＤＤ）になると、出力段のｐ型ＦＥＴのゲート電極にはほぼアース電位（＝「０」）が印加されてＯＦＦになるため、出力は「１」（＝〜−ＶＤＤ）となる。
【００３５】
ロ）入力ＡまたはＢのいずれか一方または両方が「０」（＝〜ＧＮＤ）の場合、出力段のｐ型ＦＥＴ１０のゲート電極にはほぼ−ＶＤＤ（＝「１」）が印加されてＯＮになるため、出力は「０」（＝〜ＧＮＤ）となる。
【００３６】
このように、ｐ型ＦＥＴのみで基本的なロジック回路（インバータ（ＮＯＴ）回路、ＡＮＤ回路、ＯＲ回路）を構成でき、これらを組み合わせることにより、増幅回路や各種ディジタル回路、それらを用いた液晶ディスプレイなどの駆動素子などを実現できる。
【００３７】
図２は、本発明に係る増幅回路の一例であり、アナログアンプをｐ型ＦＥＴだけで構成した回路例を示す図である。
イ）入力段は、ソースを共通としたオペレーショナルアンプ２０の構成をとり、共通のソースは、カレントミラー回路２１で構成される電流源を通して＋ＶＤＤ側で接続される。
【００３８】
ロ）一方、同回路のドレイン側、すなわち出力側には、能動負荷とよばれるカレントミラー回路２２を挿入した。
ハ）これらはいずれもｐ型ＦＥＴのみで構成され、出力はソースフォロワ回路２３を介して、出力段のオペレーショナルアンプ構成の回路に入力される。
【００３９】
ニ）出力段も前述の入力段と同様の構成を有している。出力段はソースフォロア回路２４を介して出力する。
ホ）この出力電圧を入力に抵抗ＲＦを介して帰還を掛けて、全体としてアナログ動作を実現している。
【００４０】
図３（ａ）は、上記回路に使用したｐ型ＦＥＴの構成図である。同ｐ型ＦＥＴ素子は、図４に示したポリマーで分子量１０９０００のものを使った。
【００４１】
以下、図３（ａ）を用いて、本発明に係るｐ型ＦＥＴの製造方法を説明する。
イ）基板１０１上に、導電性ポリマーをインクジェットで印刷し、ソース電極１−２Ｓ，ドレイン電極１０２−Ｄとした。
【００４２】
ロ）次に、ｐ型のポリマー系有機半導体材料１０３をインクジェットで印刷する。
ハ）その上に、絶縁膜としてポリビニルアルコールによる有機絶縁膜１０４を塗布する。
ニ）さらにその上に、ポリマー系で導電性ポリマーを塗布しゲート電極１０２−Ｇとする。
【００４３】
ホ）以上のようにして、本発明に係るｐ型ＦＥＴを簡単に製造できる。
ヘ）このｐ型ＦＥＴのソースドレイン間にバイアス電圧Ｖｄを掛け、Ｖｇをソースゲート間電圧とすると、電圧−電流特性は図３（ｂ）のようになる。ｐ型ＦＥＴのバイアスは、ソース電位に対して負側に掛け、またゲート電圧も負側に掛かった時に、アクティブになる。
【００４４】
ト）このように、Ｖｇに掛かる電圧によってＩｄは変化し、ソースドレイン間を電流Ｉｄが「Ｏｎ」「ＯＦＦ」できた。
チ）ｐ型ＦＥＴでは、電流の流れる方向は、図３（ａ）に示した矢印の通りである。ポリマー系有機半導体材料１０３の中では、ドレインからソース方向へ流れる（正孔として見た場合、ソースからドレイン方向へながれる）。
【００４５】
図４は、本発明に関わるポリマー有機半導体材料の典型的な構造図である。しかしその他の構造を有するポリマー系有機半導体材料を用いてもｐ型半導体として動作する。本発明はこれら他の構造を有するポリマー系有機半導体材料を用いることが可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明に係るディジタルロジック回路の典型的な３種類を示す図である。
【図２】本発明に係る増幅回路の一例であり、アナログアンプをｐ型ＦＥＴだけで構成した回路例を示す図である。
【図３】本発明に係るｐ型ＦＥＴの構成図である。
【図４】本発明に関わるポリマー有機半導体材料の典型的な構造図である。
【符号の説明】
【００４７】
１〜１２：ｐ型ＦＥＴ
２０：オペレーショナルアンプ
２１，２２：カレントミラー回路
２３，２４：ソースフォロワ回路
１０１：基板
１０２−Ｓ：ソース電極
１０２−Ｄ：ドレイン電極
１０２−Ｇ：ゲート電極
１０３：ポリマー系有機半導体材料
１０４：有機絶縁膜
【特許請求の範囲】
【請求項１】
ポリマー系有機材料による有機半導体を用いたトランジスタを含む集積回路であって、前記トランジスタがｐチャネル型電界効果トランジスタのみからなることを特徴とする集積回路。
【請求項２】
ポリマー系有機材料による有機半導体を用いたトランジスタを含む集積回路であって、出力段の回路にｐチャネル型電界効果トランジスタによるソースフォロワ回路を用いたことを特徴とする集積回路。
【請求項３】
請求項１または２記載の集積回路の製造方法であって、基板上に導電性ポリマー印刷してソース電極およびドレイン電極を形成するステップと、前記ソース電極とドレイン電極を繋ぐようにｐ型ポリマー系有機材料を印刷するステップと、前記ｐ型ポリマー系有機材料上に絶縁層を形成するステップと、前記絶縁層上にゲート電極を形成するステップとを有することを特徴とする集積回路の製造方法。
【請求項１】
ポリマー系有機材料による有機半導体を用いたトランジスタを含む集積回路であって、前記トランジスタがｐチャネル型電界効果トランジスタのみからなることを特徴とする集積回路。
【請求項２】
ポリマー系有機材料による有機半導体を用いたトランジスタを含む集積回路であって、出力段の回路にｐチャネル型電界効果トランジスタによるソースフォロワ回路を用いたことを特徴とする集積回路。
【請求項３】
請求項１または２記載の集積回路の製造方法であって、基板上に導電性ポリマー印刷してソース電極およびドレイン電極を形成するステップと、前記ソース電極とドレイン電極を繋ぐようにｐ型ポリマー系有機材料を印刷するステップと、前記ｐ型ポリマー系有機材料上に絶縁層を形成するステップと、前記絶縁層上にゲート電極を形成するステップとを有することを特徴とする集積回路の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−１３１０８（Ｐ２００６−１３１０８Ａ）
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願番号】特願２００４−１８７５６４（Ｐ２００４−１８７５６４）
【出願日】平成１６年６月２５日（２００４．６．２５）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願日】平成１６年６月２５日（２００４．６．２５）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]