電力変換装置のゲート制御回路
【課題】直列接続されたスイッチング素子の直流短絡事故などを防止するとともに、ゲートパルス信号用のライトガイドの本数を削減する。
【解決手段】直列接続されたスイッチング素子を駆動するゲート駆動回路と、このゲート駆動回路に与える基準信号を発生し、インターロック手段を備えたゲート信号発生手段と、このゲート信号発生手段から光伝送された信号を受光してゲート駆動回路に分配する光分配回路と、この光分配回路の出力をゲート駆動回路に夫々供給する手段と、ゲート駆動回路の出力を監視し、光分配回路にフィードバックするゲート信号監視手段と、ゲート信号監視手段のフィードバック信号が全てオフ状態であればオフ、１つでもオンであればオンとみなす論理演算手段と、論理演算手段の出力を光変換してゲート信号発生手段に供給する伝送手段とで構成する。この伝送手段の出力を、インターロック手段のインターロック条件に反映させる。
【解決手段】直列接続されたスイッチング素子を駆動するゲート駆動回路と、このゲート駆動回路に与える基準信号を発生し、インターロック手段を備えたゲート信号発生手段と、このゲート信号発生手段から光伝送された信号を受光してゲート駆動回路に分配する光分配回路と、この光分配回路の出力をゲート駆動回路に夫々供給する手段と、ゲート駆動回路の出力を監視し、光分配回路にフィードバックするゲート信号監視手段と、ゲート信号監視手段のフィードバック信号が全てオフ状態であればオフ、１つでもオンであればオンとみなす論理演算手段と、論理演算手段の出力を光変換してゲート信号発生手段に供給する伝送手段とで構成する。この伝送手段の出力を、インターロック手段のインターロック条件に反映させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置のゲート制御回路に係り、特に、直流電圧が高く、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの自己消弧形半導体スイッチングデバイスを直列接続して利用する電力変換装置のゲート制御回路に関する。
【背景技術】
【０００２】
自己消弧型半導体スイッチング素子を直列接続して使用する自励式電力変換装置は、通常高電圧仕様となっている。このため、各々の自己消弧型半導体スイッチング素子のゲートパルス信号を供給するための駆動回路には絶縁が必要となり、光信号が与えられるのが普通である。
【０００３】
駆動回路に与えられる光信号は、基準ゲート信号発生箇所からライトガイド（光ファイバ）を介して伝達される。そして、個々の信号の調整を容易に行うためには、通常、自己消弧型半導体スイッチングデバイスの直列数にあったライトガイドの本数が必要となる。
【０００４】
一方、自己消弧型半導体デバイスを直列接続しない自励式電力変換装置において、ゲートフィードバックを利用したゲートインターロック回路を設けることによって直流短絡事故を防止し、また被害拡大を防止する提案がなされている（たとえば特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３６４８１５１号公報（全体）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に示された技術は、直流短絡事故の防止、及び被害拡大を防止することは可能であるが、直列接続されない半導体スイッチング素子を用いた自励式電力変換装置を対象としているため、基準ゲート信号を直列接続された半導体スイッチング素子にゲートパルス分配を行う場合、自己消弧型半導体スイッチング素子の直列数に見合うライトガイドの本数が必要となり、装置が複雑となる。
【０００７】
本発明は、上記問題に鑑みてなされたものであり、直列接続された半導体スイッチング素子の直流短絡事故防止、及び被害拡大を防止するとともに、ゲートパルス信号用のライトガイドの本数を削減することが可能な電力変換装置のゲート制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の電力変換装置のゲート制御回路は、同時スイッチングすべく直列接続された複数個のスイッチング素子で構成される電力変換装置のゲート制御回路であって、前記各々のスイッチング素子を駆動するための複数個のゲート駆動回路と、前記ゲート駆動回路に与える基準信号であるオンオフ信号を発生し、禁止ゲートを出力しないようにするゲートインターロック手段を備えたゲート信号発生手段と、このゲート信号発生手段からの信号を光によって絶縁して第１のライトガイドを介して伝送する光伝送手段と、前記光伝送手段によって伝送されたオンオフ信号を受光して第１の電気信号に変換し、この第１の電気信号を前記各々のゲート駆動回路に分配して再び光信号に変換する光分配手段と、前記光分配手段の各々の出力であるパルス信号を前記複数個のゲート駆動回路に夫々供給する第２のライトガイドと、各々の前記ゲート駆動回路の出力を監視し、前記第２のライトガイドを介して前記光分配手段にフィードバックするゲート信号監視手段と、前記ゲート信号監視手段の各々のフィードバック信号が全てオフ状態であれば、オフとみなし、フィードバック信号の１つでもオンであればオンとみなす論理演算手段と、前記論理演算手段の出力を光変換し、前記第１のライトガイドを介して前記ゲート信号発生手段に供給するフィードバック光伝送手段とを具備し、前記ゲート駆動回路は、前記第２のライトガイドの出力信号を光電気変換して前記スイッチング素子を駆動するようにし、前記フィードバック光伝送手段の出力を、前記ゲートインターロック手段のインターロック条件に反映させるようにしたことを特徴としている。
【発明の効果】
【０００９】
この発明によれば、直列接続された半導体スイッチング素子の直流短絡事故及びその被害拡大を防止するとともに、ゲートパルス信号用のライトガイドの本数を削減することが可能な電力変換装置のゲート制御回路を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係る電力変換装置のゲート制御回路の基本構成図である。
【図２】本発明の実施例１に係る１相分のアームを駆動するゲート制御回路と、電力変換装置の接続を示した図面である。
【図３】本発明の実施例２に係る電力変換装置のゲート制御回路の基本構成図である。
【図４】本発明の実施例２において直列接続された２個のスイッチング素子を駆動する光分配回路とゲート駆動回路の構造的な接続関係を示した図面である。
【図５】実施例２を採用しない場合の図４相当図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施例について図面を参照して説明する。
【実施例１】
【００１２】
以下、図１及び図２を参照して本発明の実施例１に係る電力変換装置のゲート制御回路を説明する。
【００１３】
図１は、本発明の実施例１に係る電力変換装置のゲート制御回路の基本構成図であり、図２は本発明の実施例１に係る１相分のアームを駆動するゲート制御回路と、電力変換装置の接続を示した図面である。
【００１４】
図１において、ｎ個のスイッチング素子Ｓ１１、Ｓ１２、・・・Ｓ１ｎ（以下Ｓ１１〜Ｓ１ｎと記載、他の符号も同様。）は、自励式電力変換装置の同時スイッチングすべく直列接続された半導体スイッチング素子である。これらのスイッチング素子は、これらのスイッチング素子のゲートを夫々駆動するｎ個のゲート駆動回路ＧＵ１１〜ＧＵ１ｎ、光信号伝送用のライトガイド４１〜４ｎと共に高電位側筐体１１内に収納されている。スイッチング素子Ｓ１１〜Ｓ１ｎはＩＧＢＴなどの自己消弧型半導体スイッチング素子であり、スイッチング素子Ｓ１１〜Ｓ１ｎの直列体は主回路１アーム分を構成している。
【００１５】
また、図１において光分配回路９１がゲート駆動回路ＧＵ１１内に図示されているが、これは後述するようにライトガイド４１〜４ｎの配線を最短とするため、ゲート駆動回路ＧＵ１１の基板に光分配回路９１の基板を密着させて配置することを意味している。
【００１６】
図１において、スイッチング素子Ｓ１１〜Ｓ１ｎのゲート信号用として、ゲート信号発生部２１から与えられるオンオフ信号Ｐｏｎ／Ｐｏｆｆを光送信器５によって光変換したパルス信号をライトガイド４によって絶縁しながら光分配回路９１に与えている。光送信器５としては発光ダイオードが用いられる。ここで、光送信器５及びライトガイド４は光伝送手段を構成している。そして光分配回路９１から各々のゲート駆動回路ＧＵ１１〜ＧＵ１ｎに対し夫々ライトガイド４１〜４ｎを介して光変換したパルス信号を供給する。
【００１７】
光分配回路９１は、ライトガイド４から与えられる光信号を、受光素子を用いた光受信器３０によって受信して電気信号に変換し、電気バッファ回路７１〜７ｎによって電気信号を反転させ、夫々光送信器５１〜５ｎによって再び電気光変換して光信号を出力する。すなわち光分配回路９１は光／電気／光による分配回路を構成している。
【００１８】
光送信器５１〜５ｎから出力される光信号は、夫々ライトガイド４１〜４ｎを介してゲート駆動回路ＧＵ１１〜ＧＵ１ｎの光受信器３１１〜３１ｎに与えられる。光受信器３１１〜３１ｎによって電気信号に変換されたパルス信号は、夫々タイミング調整器６１〜６ｎを介して増幅部８１〜８ｎに与えられる。そして、増幅部８１〜８ｎはスイッチング素子Ｓ１１〜Ｓ１ｎのゲートを夫々駆動する。
【００１９】
タイミング調整器６１〜６ｎは、スイッチング素子Ｓ１１〜Ｓ１ｎの夫々の特性ばらつきによるオンオフの時間差がある場合、これを補正するために設けられている。タイミング調整器６１〜６ｎを調整することによりスイッチング素子Ｓ１１〜Ｓ１ｎ間のスイッチングの時間差による特定の素子への過電圧印加が抑制される。なお、タイミング調整器６１〜６ｎの調整でカバーしきれない微妙な電圧アンバランスについては、図示しない最小の個別スナバ回路を設けることによりこれを最小にすることができる。このタイミング調整器６１〜６ｎは、ディレイ要素で構成することが容易に可能で、たとえば、抵抗／コンデンサで形成したフィルタの抵抗を可変抵抗にするなどしてタイミング調整が可能となる。
【００２０】
増幅部８１〜８ｎの出力であるゲート駆動信号は、監視用のゲートフィードバック信号として夫々信号を反転する電気バッファ回路７１１〜７１ｎを介して光送信器５２１〜５２ｎに夫々与えられる。そして光送信器５２１〜５２ｎで光変換された信号は夫々ライトガイド４１〜４ｎを介して光分配回路９１内の光受信器３１〜３ｎに与えられる。これらによってゲート信号監視手段が構成されている。
【００２１】
光受信器３１〜３ｎの各々の電気出力はＡＮＤ回路１１０で論理積を求める論理演算が行われる。このＡＮＤ回路１１０の出力は発光ダイオード５０で再び光変換され、ライトガイド４を介してゲート信号発生部２１内の光受信器３に与えられる。これらによってフィードバック光伝送手段が構成されている。
【００２２】
前述した回路がすべて正論理とすれば、ゲート信号発生部２１から与えられるオンオフ信号である基準ゲート信号がＰｏｎのときにスイッチング素子はオン動作、Ｐｏｆｆのときにスイッチング素子はオフ動作を行うことができる。そして、後述するように光受信器３の出力である上記ゲートフィードバック信号はゲートオフでＨレベルとする。
【００２３】
ゲート駆動回路ＧＵ１１〜ＧＵ１ｎを各々１枚の基板に実装し、光分配回路９１の基板をゲート駆動回路ＧＵ１１〜ＧＵ１ｎの何れかの基板に孫基板として密着実装することにより、ゲート駆動回路基板間の配線を最短化することが可能となる。また、光分配回路９１の基板を孫基板化する／しないに拘らず、ゲート駆動回路ＧＵ１１〜ＧＵ１ｎを、コネクタを準備するだけの共通化されたものとすることが可能となる。
【００２４】
次に、図２を参照して本発明の電力変換装置が３レベル電力変換装置である場合のゲート制御回路の詳細について説明する。
【００２５】
図２のスイッチング素子Ｓ１及びＳ２は自励式電力変換装置の電力変換器の正側の主回路１アームを構成し、スイッチング素子Ｓ３及びＳ４は自励式電力変換装置の電力変換器の負側の主回路１アームを構成している。そして、この図１のスイッチング素子Ｓ１を直列接続体で構成したものが図１におけるスイッチング素子Ｓ１１〜Ｓ１ｎに対応している。なお、電力変換装置において、たとえば３相であれば３アーム分が必要となるが、図２ではその図示を省略している。
【００２６】
スイッチング素子Ｓ１のコレクタとスイッチング素子Ｓ４のエミッタ間には直流電圧が印加されこの直流電圧を平滑する直流コンデンサＣＰ及びＣＮが２直列接続されている。直流コンデンサＣＰ、ＣＮの中点は中性点電位Ｃとなりこの中点からスイッチング素子Ｓ１及びＳ２の接続点に正側クランプダイオードＤＣ２が、またスイッチング素子Ｓ３及びＳ４の接続点に負側クランプダイオードＤＣ３が接続されている。そしてスイッチング素子Ｓ２及びＳ３の接続点が交流出力端子となっている。
【００２７】
筐体１は、図１における筐体１１に対応し、ゲート駆動回路ＧＵ１は、例えば図１におけるゲート駆動回路ＧＵ１１乃至ＧＵ１ｎに対応している。
【００２８】
以下、図１のゲート信号発生部２１に相当する図２のゲート信号発生部２の内部構成について説明する。
【００２９】
ゲート信号発生部２の基本ＰＷＭ信号発生回路ＰＷＭからのゲート基準信号ｇ２、ｇ３は、夫々ＡＮＤ回路１１２、１１３の第１入力端に入力される。ＡＮＤ回路１１２、１１３の出力が半導体素子をオン駆動する駆動信号（ｑ２、ｑ３）となって、夫々発光ダイオード５ｂ、５ｃを介しゲート駆動回路ＧＵ２、ＧＵ３に入力される光信号Ｑ２、Ｑ３となる。ゲート駆動回路ＧＵ４からのゲートフィードバック信号Ｆ４（オフ＝光あり）が、光受信器３ｄを介しｆ４信号（オフ＝光あり＝Ｈレベル）となり、ＯＲ回路２１２を介してＡＮＤ回路１１２の第２入力端に導かれ、同様に、ゲート駆動回路ＧＵ１からゲートフィードバック信号Ｆ１（オフ＝光あり）がＯＲ回路２１３を介してＡＮＤ回路１１３の第２入力端に導かれる。ＯＲ回路２１２、２１３の第２入力端にはそれぞれＡＮＤ回路１１２、１１３の出力信号がＡＮＤ回路１１２、１１３の自己ラッチのためにフィードバックされる。
【００３０】
上記構成により、例えばゲート基準信号ｇ２の系統に関して説明すると、ゲート駆動回路ＧＵ４からのゲートフィードバック信号Ｆ４がオフの時（光あり）だけ、ＡＮＤ回路１１２の働きでゲート制御信号ｑ２がオンし、この状態となった後は、誤検出などによってゲートフィードバック信号Ｆ４がたとえオン（光なし）となっても、ＯＲ回路２１２の働きでＡＮＤ回路１１２はオン状態に自己ラッチされるので、ゲート制御信号ｑ２はオンのままラッチされる。このオン状態は、ゲート制御信号ｇ２がオフとなるまで維持される。同様に、ゲート基準信号ｇ３の系統においても、ゲート基準信号ｇ３がオンでゲートフィードバック信号Ｆ１がオフの時だけ（光あり）、ゲート制御信号ｑ３がオンし、ゲート基準信号ｇ３がオフとなるまで、このオン状態が維持される。
【００３１】
ゲート制御信号ｑ１、ｑ４に関しても、全く同様にして、ゲートフィードバック信号ｆ２、ｆ３がオフの時だけゲート制御信号ｑ１、ｑ４がオンし、この状態は以下に述べるように、信号ｇ１’、ｇ４’がオフとなるまで維持される。以上のラッチ機能によって、たとえゲートフィードバック信号に誤検出パルスが生じた場合でも、その影響を受けずに正常なゲート制御信号を出力することができる。
【００３２】
信号ｇ１’、ｇ４’に関して以下説明する。基本ＰＷＭ信号発生回路ＰＷＭからのゲート基準信号ｇ１、ｇ４はそれぞれＡＮＤ回路１２１、１２４の第１入力端に入力される。まずｇ１系統について説明すると、ＡＮＤ回路１２１の出力はｇ１’になるが、ゲート駆動回路ＧＵ２からゲートフィードバック信号Ｆ２（オフ＝光あり）が、光受信器３ｂを介しｆ２信号（オフ＝光あり＝Ｈレベル）となり、ＯＲ回路２２１を介してＡＮＤ回路１２１の第２入力端に導かれる。同様に、ゲート駆動回路ＧＵ３からゲートフィードバック信号Ｆ３（オフ＝光あり）がＯＲ回路２２４を介してＡＮＤ回路１２４の第２入力端に導かれる。ＯＲ回路２２１、２２４の第２入力端にはそれぞれＡＮＤ回路１２１、１２４の出力信号がＡＮＤ回路１２１、１２４の自己ラッチのためにフィードバックされる。
【００３３】
上記により例えばゲート基準信号ｇ１の系統に関して説明すると、ゲート駆動回路ＧＵ２からのゲートフィードバック信号Ｆ２がオンの時（光なし）だけ、ＡＮＤ回路２１の働きでゲート制御信号ｇ１’がオンし、この状態となった後は、誤検出などによってゲートフィードバック信号Ｆ２がたとえオフ（光あり）となっても、ＯＲ回路２２１の働きでＡＮＤ回路１２１はオン状態に自己ラッチされており、ゲート制御信号ｇ１’はオンのままラッチされる。このオン状態は、ゲート制御信号ｇ１がオフとなるまで維持される。同様に、ゲート基準信号ｇ４の系統においても、ゲート基準信号ｇ４がオンでゲートフィードバック信号Ｆ３がオンの時だけ（光なし）、ゲート制御信号ｇ４’がオンし、ゲート基準信号ｇ４がオフとなるまでこの状態が維持される。
【００３４】
図２に示した３レベル電力変換装置の場合、禁止ゲートパルスを出力させないようなゲートインターロック回路を設ける必要があるが、このインターロック条件としては、最小オンパルスの確保などの基本的なインターロックの他、３レベル電力変換装置特有のインターロック条件も加えられる。すなわち、外側のスイッチング素子Ｓ１、Ｓ４の夫々はゲートフィードバック信号Ｆ２、Ｆ３の夫々がオンで且つゲートフィードバック信号Ｆ３、Ｆ２の夫々がオフのときに限りオンできる条件、また、内側のスイッチング素子Ｓ２、Ｓ３の夫々はゲートフィードバック信号Ｆ４、Ｆ１の夫々がオフのときに限りオンできる条件がこれに該当する。これらのインターロック条件を満たすインターロック回路が上述した論理回路構成によって実現される。尚、最小オンパルスの確保などの基本的なインターロック条件は、基本ＰＷＭ信号発生部で考慮されている。図２に示したゲート制御回路は上記ゲートインターロック回路を内臓しているので、誤検出パルスによるゲートフィードバック信号に基づいてゲートパルスを誤ってオフするような事態を生ずることがない。従って、ゲート信号発生部２から出力されるゲート制御信号がノイズなどによってパルスオフとなった場合でも、上記ゲートインターロック回路によって、装置故障、またはスイッチング素子の短絡故障に基づく直流短絡による被害拡大などの発生を防止することが可能となる。
【００３５】
図１を参照して説明したゲート信号監視手段によって光受信器３１〜３ｎに入力される信号は、ゲート駆動回路ＧＵ１１〜ＧＵ１ｎの出力がオフの場合、光ありとなることが望ましい。これは、電力変換装置の起動時はスイッチング素子Ｓ１１〜Ｓ１ｎに対するゲート駆動回路ＧＵ１１〜１ｎの出力はオフであるので、ＧＵ１１〜ＧＵ１ｎが光をフィードバックすることによって、ゲートフィードバックの健全性が確認できるためである。光送信器５１〜５ｎの前段にはＡＮＤ回路１１０を配置し、ＧＵ１１〜ＧＵ１ｎのフィードバック信号が１つでもオン（＝光なし）であれば、同時スイッチングすべきスイッチング素子はオンとみなし、全てがオフ（＝光あり）のときに限りオフとみなすようにしている。これは、同時スイッチングすべきスイッチング素子のうち１つでもオン状態であれば、電圧アンバランスを発生し、同時スイッチングすべきスイッチング素子は破損する（導通状態となり、オンと同じになる。）ことを利用するためである。
【００３６】
以上の説明により、前述のＡＮＤ回路１１０を光分配回路９１の基板に実装することにより、低圧側制御のゲートフィードバック入力に接続する光ファイバ本数を、最小限に抑えることが可能となる。
【００３７】
また、一般的に光ファイバには１芯、２芯のケーブルが準備されているので、図１ではライトガイド４、４１〜４ｎに相当する光ケーブルは２芯ケーブルを用いることが可能となり、事実上の光ファイバの本数増加はない。
【実施例２】
【００３８】
次に、本発明の実施例２に係る電力変換装置のゲート制御回路を図３乃至図５を参照して説明する。
【００３９】
図３は、本発明の実施例１の電力変換装置のゲート制御回路の基本構成図において、スイッチング素子の直列接続数を２個とした図である。図３の動作は実施例１の動作と同一であるため、その説明は省略する。
【００４０】
図４は、図３の回路構成において、直列接続された２個のスイッチング素子を駆動する光分配回路とゲート駆動回路の構造的な接続関係を示した図面である。
【００４１】
図４（ａ）に示したように、ゲート駆動回路ＧＵ１１内にある光分配回路９１の光送信器５１の光配線用コネクタをコネクタＡ、光受信器３１の光配線用コネクタをコネクタＢとする。そして、コネクタＡとコネクタＢに結合接続するライトガイド４１の片端の図示しないコネクタのペアを一体化した構造とする。この一体化したコネクタの差込方向は、図４（ａ）の矢印で示した方向とし、この差込方向に対して１通りのコネクタ結合しかできない構造とする。１通りのコネクタ結合とは、例えば結合部の適切な箇所に切欠きを設けるなどして、一体化したコネクタを裏返してコネクタＡとコネクタＢを反転させるような結合が物理的にできない構造にすることである。
【００４２】
ゲート駆動回路ＧＵ１１内の光送信器５２１の光配線用コネクタをコネクタＤ、光受信器３１１の光配線用コネクタをコネクタＣとしたときのライトガイド４１の他端の一体化したコネクタも上記と全く同一の構造とする。このようにして図４（ａ）に示したようなコネクタ接続を行えば、光送信器５１と光受信器３１１、光送信器５２１と光受信器３１はライトガイド４１を介して確実に接続される。
【００４３】
尚上記において、コネクタＡとコネクタＢを一体化して１つのコネクタとし、またコネクタＣとコネクタＤを一体化して１つのコネクタとしても良い。これは、以下に述べるコネクタＥ、Ｆ、またコネクタＧ、Ｈについても同様である。
【００４４】
次に、ゲート駆動回路ＧＵ１１内にある光分配回路９１の光送信器５２の光配線用コネクタをコネクタＦ、光受信器３２の光配線用コネクタをコネクタＥとする。そして、上記と同様、コネクタＦとコネクタＥに結合接続するライトガイド４２の片端の図示しないコネクタのペアを一体化した構造とし、一体化したコネクタの差込方向に対して１通りのコネクタ結合しかできない構造とする。
【００４５】
ゲート駆動回路ＧＵ１２内の光送信器５２２の光配線用コネクタをコネクタＧ、光受信器３１２の光配線用コネクタをコネクタＨとしたときのライトガイド４２の他端の一体化したコネクタも上記と全く同一の構造とする。このようにすれば、図４（ａ）に示したようにコネクタ接続を行えば、光送信器５２と光受信器３１２、光送信器５２２と光受信器３２はライトガイド４２を介して確実に接続される。
【００４６】
以上示した図４（ａ）において、コネクタＡとコネクタＢ、或いは光送信器５１と光受信器３１の配置関係に対して、コネクタＦとコネクタＥ、或いは光送信器５２と光受信器３２の配置関係が互いに勝手違いになっていることが特徴である。ここで勝手違いとは、物理的な配置関係が互いに逆となっているということである。尚、コネクタＣとコネクタＤ、或いは光受信器３１１と光送信器５２１の配置関係に対する、コネクタＨとコネクタＧ、或いは光受信器３１２と光送信器５２２の配置関係も同様に互いに勝手違いになっている。
【００４７】
図４（ｂ）は上述した実施例２の配置関係において、ライトガイド４１とライトガイド４２の接続を誤ってクロスさせた状態を示している。すなわちライトガイド４１のコネクタＣ及びＤに対応するコネクタを誤ってコネクタＧ及びＨ側に結合させ、ライトガイド４２のコネクタＧ及びＨに対応するコネクタを誤ってコネクタＣ及びＤ側に結合させた場合である。
【００４８】
このような誤接続を行うと、例えば光送信器５１と光送信器５２２、光受信器３１と光受信器３１２がライトガイド４２を介して接続されることになり、結局、ライトガイド４１、４２による光信号の伝達ができなくなる。光信号の伝達ができなければスイッチング素子のオンオフ制御ができないのでスイッチング素子を間違ってオンさせることを防止することができる。
【００４９】
また、ゲート駆動回路ＧＵ１１〜ＧＵ１２の出力がオフの場合、光ありとすれば、電力変換装置の起動時はスイッチング素子Ｓ１１〜Ｓ１２に対するゲート駆動回路ＧＵ１１〜１２の出力はオフであるので、ＧＵ１１〜ＧＵ１２が光ありをフィードバックする。よって、図４（ｂ）の接続状態においては、光受信器３１、３２は共に光なしを受信することになるので、図示しない誤接続監視回路が、電力変換装置の起動時に、ゲート駆動回路１１からのフィードバック信号によりゲート信号発生部２１の光受信器３が光なしと判断すれば、ライトガイド４１、４２の誤接続を検出できることとなる。
【００５０】
図５は、実施例２を採用しない場合の図４相当図である。すなわち、図５においては、コネクタＡとコネクタＢ、或いは光送信器５１と光受信器３１の配置関係に対して、コネクタＦとコネクタＥ、或いは光送信器５２と光受信器３２の配置関係は、勝手違いでなく同一となっている。尚、コネクタＣとコネクタＤ、或いは光受信器３１１と光送信器５２１の配置関係に対する、コネクタＨとコネクタＧ、或いは光受信器３１２と光送信器５２２の配置関係も同様に同一である。
【００５１】
このような配置関係において、図５（ａ）に示すようにライトガイド４１、４２の接続が正しく行われていれば、図４（ａ）と同等の作用を示すが、図５（ｂ）のように誤った接続状態となれば、２直列接続されたスイッチング素子のうち、高圧側のスイッチング素子と低圧側のスイッチング素子のゲート信号が互いに入れ替わってしまう。このようにゲート信号が入れ替わってしまうと、例えば、実施例１で述べたタイミング調整回路６１、６２によるタイミング調整が逆となり、所望のタイミング調整ができなくなってしまう等の不都合が生じる。
【００５２】
以上説明したように、本発明の実施例２によれば、ライトガイドのコネクタの誤接続による誤配線によって思わぬ不都合が生じることを防止することができる。
【符号の説明】
【００５３】
１、１１…高電位側筐体
２、２１…ゲート信号発生部
Ｓ１１〜Ｓ１ｎ、Ｓ１〜Ｓ４…スイッチング素子
ＤＣ２、ＤＣ３…クランプダイオード
ＣＰ、ＣＮ…直流コンデンサ
ＧＵ１〜ＧＵ４、ＧＵ１１〜ＧＵ１ｎ…ゲート駆動回路
３、３ａ〜３ｄ、３０〜３ｎ、３１１〜３１ｎ…光受信器
４，４ａ〜４ｄ、４１〜４ｎ、４１１〜４１ｎ…ライトガイド（光ファイバ）
５、５ａ〜５ｄ、５０〜５ｎ、５２１〜５２ｎ…光送信器
６１〜６ｎ…タイミング調整回路
７１〜７ｎ、７１１〜７１ｎ…電気バッファ回路
８１〜８ｎ…増幅回路
９１…光分配回路
１１０、１１１、１１２、１１３、１１４、１２１、１２４…ＡＮＤ回路
２１１、２１２、２１３、２１４、２２１、２２４…ＯＲ回路
【技術分野】
【０００１】
本発明は、電力変換装置のゲート制御回路に係り、特に、直流電圧が高く、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの自己消弧形半導体スイッチングデバイスを直列接続して利用する電力変換装置のゲート制御回路に関する。
【背景技術】
【０００２】
自己消弧型半導体スイッチング素子を直列接続して使用する自励式電力変換装置は、通常高電圧仕様となっている。このため、各々の自己消弧型半導体スイッチング素子のゲートパルス信号を供給するための駆動回路には絶縁が必要となり、光信号が与えられるのが普通である。
【０００３】
駆動回路に与えられる光信号は、基準ゲート信号発生箇所からライトガイド（光ファイバ）を介して伝達される。そして、個々の信号の調整を容易に行うためには、通常、自己消弧型半導体スイッチングデバイスの直列数にあったライトガイドの本数が必要となる。
【０００４】
一方、自己消弧型半導体デバイスを直列接続しない自励式電力変換装置において、ゲートフィードバックを利用したゲートインターロック回路を設けることによって直流短絡事故を防止し、また被害拡大を防止する提案がなされている（たとえば特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３６４８１５１号公報（全体）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に示された技術は、直流短絡事故の防止、及び被害拡大を防止することは可能であるが、直列接続されない半導体スイッチング素子を用いた自励式電力変換装置を対象としているため、基準ゲート信号を直列接続された半導体スイッチング素子にゲートパルス分配を行う場合、自己消弧型半導体スイッチング素子の直列数に見合うライトガイドの本数が必要となり、装置が複雑となる。
【０００７】
本発明は、上記問題に鑑みてなされたものであり、直列接続された半導体スイッチング素子の直流短絡事故防止、及び被害拡大を防止するとともに、ゲートパルス信号用のライトガイドの本数を削減することが可能な電力変換装置のゲート制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の電力変換装置のゲート制御回路は、同時スイッチングすべく直列接続された複数個のスイッチング素子で構成される電力変換装置のゲート制御回路であって、前記各々のスイッチング素子を駆動するための複数個のゲート駆動回路と、前記ゲート駆動回路に与える基準信号であるオンオフ信号を発生し、禁止ゲートを出力しないようにするゲートインターロック手段を備えたゲート信号発生手段と、このゲート信号発生手段からの信号を光によって絶縁して第１のライトガイドを介して伝送する光伝送手段と、前記光伝送手段によって伝送されたオンオフ信号を受光して第１の電気信号に変換し、この第１の電気信号を前記各々のゲート駆動回路に分配して再び光信号に変換する光分配手段と、前記光分配手段の各々の出力であるパルス信号を前記複数個のゲート駆動回路に夫々供給する第２のライトガイドと、各々の前記ゲート駆動回路の出力を監視し、前記第２のライトガイドを介して前記光分配手段にフィードバックするゲート信号監視手段と、前記ゲート信号監視手段の各々のフィードバック信号が全てオフ状態であれば、オフとみなし、フィードバック信号の１つでもオンであればオンとみなす論理演算手段と、前記論理演算手段の出力を光変換し、前記第１のライトガイドを介して前記ゲート信号発生手段に供給するフィードバック光伝送手段とを具備し、前記ゲート駆動回路は、前記第２のライトガイドの出力信号を光電気変換して前記スイッチング素子を駆動するようにし、前記フィードバック光伝送手段の出力を、前記ゲートインターロック手段のインターロック条件に反映させるようにしたことを特徴としている。
【発明の効果】
【０００９】
この発明によれば、直列接続された半導体スイッチング素子の直流短絡事故及びその被害拡大を防止するとともに、ゲートパルス信号用のライトガイドの本数を削減することが可能な電力変換装置のゲート制御回路を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係る電力変換装置のゲート制御回路の基本構成図である。
【図２】本発明の実施例１に係る１相分のアームを駆動するゲート制御回路と、電力変換装置の接続を示した図面である。
【図３】本発明の実施例２に係る電力変換装置のゲート制御回路の基本構成図である。
【図４】本発明の実施例２において直列接続された２個のスイッチング素子を駆動する光分配回路とゲート駆動回路の構造的な接続関係を示した図面である。
【図５】実施例２を採用しない場合の図４相当図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施例について図面を参照して説明する。
【実施例１】
【００１２】
以下、図１及び図２を参照して本発明の実施例１に係る電力変換装置のゲート制御回路を説明する。
【００１３】
図１は、本発明の実施例１に係る電力変換装置のゲート制御回路の基本構成図であり、図２は本発明の実施例１に係る１相分のアームを駆動するゲート制御回路と、電力変換装置の接続を示した図面である。
【００１４】
図１において、ｎ個のスイッチング素子Ｓ１１、Ｓ１２、・・・Ｓ１ｎ（以下Ｓ１１〜Ｓ１ｎと記載、他の符号も同様。）は、自励式電力変換装置の同時スイッチングすべく直列接続された半導体スイッチング素子である。これらのスイッチング素子は、これらのスイッチング素子のゲートを夫々駆動するｎ個のゲート駆動回路ＧＵ１１〜ＧＵ１ｎ、光信号伝送用のライトガイド４１〜４ｎと共に高電位側筐体１１内に収納されている。スイッチング素子Ｓ１１〜Ｓ１ｎはＩＧＢＴなどの自己消弧型半導体スイッチング素子であり、スイッチング素子Ｓ１１〜Ｓ１ｎの直列体は主回路１アーム分を構成している。
【００１５】
また、図１において光分配回路９１がゲート駆動回路ＧＵ１１内に図示されているが、これは後述するようにライトガイド４１〜４ｎの配線を最短とするため、ゲート駆動回路ＧＵ１１の基板に光分配回路９１の基板を密着させて配置することを意味している。
【００１６】
図１において、スイッチング素子Ｓ１１〜Ｓ１ｎのゲート信号用として、ゲート信号発生部２１から与えられるオンオフ信号Ｐｏｎ／Ｐｏｆｆを光送信器５によって光変換したパルス信号をライトガイド４によって絶縁しながら光分配回路９１に与えている。光送信器５としては発光ダイオードが用いられる。ここで、光送信器５及びライトガイド４は光伝送手段を構成している。そして光分配回路９１から各々のゲート駆動回路ＧＵ１１〜ＧＵ１ｎに対し夫々ライトガイド４１〜４ｎを介して光変換したパルス信号を供給する。
【００１７】
光分配回路９１は、ライトガイド４から与えられる光信号を、受光素子を用いた光受信器３０によって受信して電気信号に変換し、電気バッファ回路７１〜７ｎによって電気信号を反転させ、夫々光送信器５１〜５ｎによって再び電気光変換して光信号を出力する。すなわち光分配回路９１は光／電気／光による分配回路を構成している。
【００１８】
光送信器５１〜５ｎから出力される光信号は、夫々ライトガイド４１〜４ｎを介してゲート駆動回路ＧＵ１１〜ＧＵ１ｎの光受信器３１１〜３１ｎに与えられる。光受信器３１１〜３１ｎによって電気信号に変換されたパルス信号は、夫々タイミング調整器６１〜６ｎを介して増幅部８１〜８ｎに与えられる。そして、増幅部８１〜８ｎはスイッチング素子Ｓ１１〜Ｓ１ｎのゲートを夫々駆動する。
【００１９】
タイミング調整器６１〜６ｎは、スイッチング素子Ｓ１１〜Ｓ１ｎの夫々の特性ばらつきによるオンオフの時間差がある場合、これを補正するために設けられている。タイミング調整器６１〜６ｎを調整することによりスイッチング素子Ｓ１１〜Ｓ１ｎ間のスイッチングの時間差による特定の素子への過電圧印加が抑制される。なお、タイミング調整器６１〜６ｎの調整でカバーしきれない微妙な電圧アンバランスについては、図示しない最小の個別スナバ回路を設けることによりこれを最小にすることができる。このタイミング調整器６１〜６ｎは、ディレイ要素で構成することが容易に可能で、たとえば、抵抗／コンデンサで形成したフィルタの抵抗を可変抵抗にするなどしてタイミング調整が可能となる。
【００２０】
増幅部８１〜８ｎの出力であるゲート駆動信号は、監視用のゲートフィードバック信号として夫々信号を反転する電気バッファ回路７１１〜７１ｎを介して光送信器５２１〜５２ｎに夫々与えられる。そして光送信器５２１〜５２ｎで光変換された信号は夫々ライトガイド４１〜４ｎを介して光分配回路９１内の光受信器３１〜３ｎに与えられる。これらによってゲート信号監視手段が構成されている。
【００２１】
光受信器３１〜３ｎの各々の電気出力はＡＮＤ回路１１０で論理積を求める論理演算が行われる。このＡＮＤ回路１１０の出力は発光ダイオード５０で再び光変換され、ライトガイド４を介してゲート信号発生部２１内の光受信器３に与えられる。これらによってフィードバック光伝送手段が構成されている。
【００２２】
前述した回路がすべて正論理とすれば、ゲート信号発生部２１から与えられるオンオフ信号である基準ゲート信号がＰｏｎのときにスイッチング素子はオン動作、Ｐｏｆｆのときにスイッチング素子はオフ動作を行うことができる。そして、後述するように光受信器３の出力である上記ゲートフィードバック信号はゲートオフでＨレベルとする。
【００２３】
ゲート駆動回路ＧＵ１１〜ＧＵ１ｎを各々１枚の基板に実装し、光分配回路９１の基板をゲート駆動回路ＧＵ１１〜ＧＵ１ｎの何れかの基板に孫基板として密着実装することにより、ゲート駆動回路基板間の配線を最短化することが可能となる。また、光分配回路９１の基板を孫基板化する／しないに拘らず、ゲート駆動回路ＧＵ１１〜ＧＵ１ｎを、コネクタを準備するだけの共通化されたものとすることが可能となる。
【００２４】
次に、図２を参照して本発明の電力変換装置が３レベル電力変換装置である場合のゲート制御回路の詳細について説明する。
【００２５】
図２のスイッチング素子Ｓ１及びＳ２は自励式電力変換装置の電力変換器の正側の主回路１アームを構成し、スイッチング素子Ｓ３及びＳ４は自励式電力変換装置の電力変換器の負側の主回路１アームを構成している。そして、この図１のスイッチング素子Ｓ１を直列接続体で構成したものが図１におけるスイッチング素子Ｓ１１〜Ｓ１ｎに対応している。なお、電力変換装置において、たとえば３相であれば３アーム分が必要となるが、図２ではその図示を省略している。
【００２６】
スイッチング素子Ｓ１のコレクタとスイッチング素子Ｓ４のエミッタ間には直流電圧が印加されこの直流電圧を平滑する直流コンデンサＣＰ及びＣＮが２直列接続されている。直流コンデンサＣＰ、ＣＮの中点は中性点電位Ｃとなりこの中点からスイッチング素子Ｓ１及びＳ２の接続点に正側クランプダイオードＤＣ２が、またスイッチング素子Ｓ３及びＳ４の接続点に負側クランプダイオードＤＣ３が接続されている。そしてスイッチング素子Ｓ２及びＳ３の接続点が交流出力端子となっている。
【００２７】
筐体１は、図１における筐体１１に対応し、ゲート駆動回路ＧＵ１は、例えば図１におけるゲート駆動回路ＧＵ１１乃至ＧＵ１ｎに対応している。
【００２８】
以下、図１のゲート信号発生部２１に相当する図２のゲート信号発生部２の内部構成について説明する。
【００２９】
ゲート信号発生部２の基本ＰＷＭ信号発生回路ＰＷＭからのゲート基準信号ｇ２、ｇ３は、夫々ＡＮＤ回路１１２、１１３の第１入力端に入力される。ＡＮＤ回路１１２、１１３の出力が半導体素子をオン駆動する駆動信号（ｑ２、ｑ３）となって、夫々発光ダイオード５ｂ、５ｃを介しゲート駆動回路ＧＵ２、ＧＵ３に入力される光信号Ｑ２、Ｑ３となる。ゲート駆動回路ＧＵ４からのゲートフィードバック信号Ｆ４（オフ＝光あり）が、光受信器３ｄを介しｆ４信号（オフ＝光あり＝Ｈレベル）となり、ＯＲ回路２１２を介してＡＮＤ回路１１２の第２入力端に導かれ、同様に、ゲート駆動回路ＧＵ１からゲートフィードバック信号Ｆ１（オフ＝光あり）がＯＲ回路２１３を介してＡＮＤ回路１１３の第２入力端に導かれる。ＯＲ回路２１２、２１３の第２入力端にはそれぞれＡＮＤ回路１１２、１１３の出力信号がＡＮＤ回路１１２、１１３の自己ラッチのためにフィードバックされる。
【００３０】
上記構成により、例えばゲート基準信号ｇ２の系統に関して説明すると、ゲート駆動回路ＧＵ４からのゲートフィードバック信号Ｆ４がオフの時（光あり）だけ、ＡＮＤ回路１１２の働きでゲート制御信号ｑ２がオンし、この状態となった後は、誤検出などによってゲートフィードバック信号Ｆ４がたとえオン（光なし）となっても、ＯＲ回路２１２の働きでＡＮＤ回路１１２はオン状態に自己ラッチされるので、ゲート制御信号ｑ２はオンのままラッチされる。このオン状態は、ゲート制御信号ｇ２がオフとなるまで維持される。同様に、ゲート基準信号ｇ３の系統においても、ゲート基準信号ｇ３がオンでゲートフィードバック信号Ｆ１がオフの時だけ（光あり）、ゲート制御信号ｑ３がオンし、ゲート基準信号ｇ３がオフとなるまで、このオン状態が維持される。
【００３１】
ゲート制御信号ｑ１、ｑ４に関しても、全く同様にして、ゲートフィードバック信号ｆ２、ｆ３がオフの時だけゲート制御信号ｑ１、ｑ４がオンし、この状態は以下に述べるように、信号ｇ１’、ｇ４’がオフとなるまで維持される。以上のラッチ機能によって、たとえゲートフィードバック信号に誤検出パルスが生じた場合でも、その影響を受けずに正常なゲート制御信号を出力することができる。
【００３２】
信号ｇ１’、ｇ４’に関して以下説明する。基本ＰＷＭ信号発生回路ＰＷＭからのゲート基準信号ｇ１、ｇ４はそれぞれＡＮＤ回路１２１、１２４の第１入力端に入力される。まずｇ１系統について説明すると、ＡＮＤ回路１２１の出力はｇ１’になるが、ゲート駆動回路ＧＵ２からゲートフィードバック信号Ｆ２（オフ＝光あり）が、光受信器３ｂを介しｆ２信号（オフ＝光あり＝Ｈレベル）となり、ＯＲ回路２２１を介してＡＮＤ回路１２１の第２入力端に導かれる。同様に、ゲート駆動回路ＧＵ３からゲートフィードバック信号Ｆ３（オフ＝光あり）がＯＲ回路２２４を介してＡＮＤ回路１２４の第２入力端に導かれる。ＯＲ回路２２１、２２４の第２入力端にはそれぞれＡＮＤ回路１２１、１２４の出力信号がＡＮＤ回路１２１、１２４の自己ラッチのためにフィードバックされる。
【００３３】
上記により例えばゲート基準信号ｇ１の系統に関して説明すると、ゲート駆動回路ＧＵ２からのゲートフィードバック信号Ｆ２がオンの時（光なし）だけ、ＡＮＤ回路２１の働きでゲート制御信号ｇ１’がオンし、この状態となった後は、誤検出などによってゲートフィードバック信号Ｆ２がたとえオフ（光あり）となっても、ＯＲ回路２２１の働きでＡＮＤ回路１２１はオン状態に自己ラッチされており、ゲート制御信号ｇ１’はオンのままラッチされる。このオン状態は、ゲート制御信号ｇ１がオフとなるまで維持される。同様に、ゲート基準信号ｇ４の系統においても、ゲート基準信号ｇ４がオンでゲートフィードバック信号Ｆ３がオンの時だけ（光なし）、ゲート制御信号ｇ４’がオンし、ゲート基準信号ｇ４がオフとなるまでこの状態が維持される。
【００３４】
図２に示した３レベル電力変換装置の場合、禁止ゲートパルスを出力させないようなゲートインターロック回路を設ける必要があるが、このインターロック条件としては、最小オンパルスの確保などの基本的なインターロックの他、３レベル電力変換装置特有のインターロック条件も加えられる。すなわち、外側のスイッチング素子Ｓ１、Ｓ４の夫々はゲートフィードバック信号Ｆ２、Ｆ３の夫々がオンで且つゲートフィードバック信号Ｆ３、Ｆ２の夫々がオフのときに限りオンできる条件、また、内側のスイッチング素子Ｓ２、Ｓ３の夫々はゲートフィードバック信号Ｆ４、Ｆ１の夫々がオフのときに限りオンできる条件がこれに該当する。これらのインターロック条件を満たすインターロック回路が上述した論理回路構成によって実現される。尚、最小オンパルスの確保などの基本的なインターロック条件は、基本ＰＷＭ信号発生部で考慮されている。図２に示したゲート制御回路は上記ゲートインターロック回路を内臓しているので、誤検出パルスによるゲートフィードバック信号に基づいてゲートパルスを誤ってオフするような事態を生ずることがない。従って、ゲート信号発生部２から出力されるゲート制御信号がノイズなどによってパルスオフとなった場合でも、上記ゲートインターロック回路によって、装置故障、またはスイッチング素子の短絡故障に基づく直流短絡による被害拡大などの発生を防止することが可能となる。
【００３５】
図１を参照して説明したゲート信号監視手段によって光受信器３１〜３ｎに入力される信号は、ゲート駆動回路ＧＵ１１〜ＧＵ１ｎの出力がオフの場合、光ありとなることが望ましい。これは、電力変換装置の起動時はスイッチング素子Ｓ１１〜Ｓ１ｎに対するゲート駆動回路ＧＵ１１〜１ｎの出力はオフであるので、ＧＵ１１〜ＧＵ１ｎが光をフィードバックすることによって、ゲートフィードバックの健全性が確認できるためである。光送信器５１〜５ｎの前段にはＡＮＤ回路１１０を配置し、ＧＵ１１〜ＧＵ１ｎのフィードバック信号が１つでもオン（＝光なし）であれば、同時スイッチングすべきスイッチング素子はオンとみなし、全てがオフ（＝光あり）のときに限りオフとみなすようにしている。これは、同時スイッチングすべきスイッチング素子のうち１つでもオン状態であれば、電圧アンバランスを発生し、同時スイッチングすべきスイッチング素子は破損する（導通状態となり、オンと同じになる。）ことを利用するためである。
【００３６】
以上の説明により、前述のＡＮＤ回路１１０を光分配回路９１の基板に実装することにより、低圧側制御のゲートフィードバック入力に接続する光ファイバ本数を、最小限に抑えることが可能となる。
【００３７】
また、一般的に光ファイバには１芯、２芯のケーブルが準備されているので、図１ではライトガイド４、４１〜４ｎに相当する光ケーブルは２芯ケーブルを用いることが可能となり、事実上の光ファイバの本数増加はない。
【実施例２】
【００３８】
次に、本発明の実施例２に係る電力変換装置のゲート制御回路を図３乃至図５を参照して説明する。
【００３９】
図３は、本発明の実施例１の電力変換装置のゲート制御回路の基本構成図において、スイッチング素子の直列接続数を２個とした図である。図３の動作は実施例１の動作と同一であるため、その説明は省略する。
【００４０】
図４は、図３の回路構成において、直列接続された２個のスイッチング素子を駆動する光分配回路とゲート駆動回路の構造的な接続関係を示した図面である。
【００４１】
図４（ａ）に示したように、ゲート駆動回路ＧＵ１１内にある光分配回路９１の光送信器５１の光配線用コネクタをコネクタＡ、光受信器３１の光配線用コネクタをコネクタＢとする。そして、コネクタＡとコネクタＢに結合接続するライトガイド４１の片端の図示しないコネクタのペアを一体化した構造とする。この一体化したコネクタの差込方向は、図４（ａ）の矢印で示した方向とし、この差込方向に対して１通りのコネクタ結合しかできない構造とする。１通りのコネクタ結合とは、例えば結合部の適切な箇所に切欠きを設けるなどして、一体化したコネクタを裏返してコネクタＡとコネクタＢを反転させるような結合が物理的にできない構造にすることである。
【００４２】
ゲート駆動回路ＧＵ１１内の光送信器５２１の光配線用コネクタをコネクタＤ、光受信器３１１の光配線用コネクタをコネクタＣとしたときのライトガイド４１の他端の一体化したコネクタも上記と全く同一の構造とする。このようにして図４（ａ）に示したようなコネクタ接続を行えば、光送信器５１と光受信器３１１、光送信器５２１と光受信器３１はライトガイド４１を介して確実に接続される。
【００４３】
尚上記において、コネクタＡとコネクタＢを一体化して１つのコネクタとし、またコネクタＣとコネクタＤを一体化して１つのコネクタとしても良い。これは、以下に述べるコネクタＥ、Ｆ、またコネクタＧ、Ｈについても同様である。
【００４４】
次に、ゲート駆動回路ＧＵ１１内にある光分配回路９１の光送信器５２の光配線用コネクタをコネクタＦ、光受信器３２の光配線用コネクタをコネクタＥとする。そして、上記と同様、コネクタＦとコネクタＥに結合接続するライトガイド４２の片端の図示しないコネクタのペアを一体化した構造とし、一体化したコネクタの差込方向に対して１通りのコネクタ結合しかできない構造とする。
【００４５】
ゲート駆動回路ＧＵ１２内の光送信器５２２の光配線用コネクタをコネクタＧ、光受信器３１２の光配線用コネクタをコネクタＨとしたときのライトガイド４２の他端の一体化したコネクタも上記と全く同一の構造とする。このようにすれば、図４（ａ）に示したようにコネクタ接続を行えば、光送信器５２と光受信器３１２、光送信器５２２と光受信器３２はライトガイド４２を介して確実に接続される。
【００４６】
以上示した図４（ａ）において、コネクタＡとコネクタＢ、或いは光送信器５１と光受信器３１の配置関係に対して、コネクタＦとコネクタＥ、或いは光送信器５２と光受信器３２の配置関係が互いに勝手違いになっていることが特徴である。ここで勝手違いとは、物理的な配置関係が互いに逆となっているということである。尚、コネクタＣとコネクタＤ、或いは光受信器３１１と光送信器５２１の配置関係に対する、コネクタＨとコネクタＧ、或いは光受信器３１２と光送信器５２２の配置関係も同様に互いに勝手違いになっている。
【００４７】
図４（ｂ）は上述した実施例２の配置関係において、ライトガイド４１とライトガイド４２の接続を誤ってクロスさせた状態を示している。すなわちライトガイド４１のコネクタＣ及びＤに対応するコネクタを誤ってコネクタＧ及びＨ側に結合させ、ライトガイド４２のコネクタＧ及びＨに対応するコネクタを誤ってコネクタＣ及びＤ側に結合させた場合である。
【００４８】
このような誤接続を行うと、例えば光送信器５１と光送信器５２２、光受信器３１と光受信器３１２がライトガイド４２を介して接続されることになり、結局、ライトガイド４１、４２による光信号の伝達ができなくなる。光信号の伝達ができなければスイッチング素子のオンオフ制御ができないのでスイッチング素子を間違ってオンさせることを防止することができる。
【００４９】
また、ゲート駆動回路ＧＵ１１〜ＧＵ１２の出力がオフの場合、光ありとすれば、電力変換装置の起動時はスイッチング素子Ｓ１１〜Ｓ１２に対するゲート駆動回路ＧＵ１１〜１２の出力はオフであるので、ＧＵ１１〜ＧＵ１２が光ありをフィードバックする。よって、図４（ｂ）の接続状態においては、光受信器３１、３２は共に光なしを受信することになるので、図示しない誤接続監視回路が、電力変換装置の起動時に、ゲート駆動回路１１からのフィードバック信号によりゲート信号発生部２１の光受信器３が光なしと判断すれば、ライトガイド４１、４２の誤接続を検出できることとなる。
【００５０】
図５は、実施例２を採用しない場合の図４相当図である。すなわち、図５においては、コネクタＡとコネクタＢ、或いは光送信器５１と光受信器３１の配置関係に対して、コネクタＦとコネクタＥ、或いは光送信器５２と光受信器３２の配置関係は、勝手違いでなく同一となっている。尚、コネクタＣとコネクタＤ、或いは光受信器３１１と光送信器５２１の配置関係に対する、コネクタＨとコネクタＧ、或いは光受信器３１２と光送信器５２２の配置関係も同様に同一である。
【００５１】
このような配置関係において、図５（ａ）に示すようにライトガイド４１、４２の接続が正しく行われていれば、図４（ａ）と同等の作用を示すが、図５（ｂ）のように誤った接続状態となれば、２直列接続されたスイッチング素子のうち、高圧側のスイッチング素子と低圧側のスイッチング素子のゲート信号が互いに入れ替わってしまう。このようにゲート信号が入れ替わってしまうと、例えば、実施例１で述べたタイミング調整回路６１、６２によるタイミング調整が逆となり、所望のタイミング調整ができなくなってしまう等の不都合が生じる。
【００５２】
以上説明したように、本発明の実施例２によれば、ライトガイドのコネクタの誤接続による誤配線によって思わぬ不都合が生じることを防止することができる。
【符号の説明】
【００５３】
１、１１…高電位側筐体
２、２１…ゲート信号発生部
Ｓ１１〜Ｓ１ｎ、Ｓ１〜Ｓ４…スイッチング素子
ＤＣ２、ＤＣ３…クランプダイオード
ＣＰ、ＣＮ…直流コンデンサ
ＧＵ１〜ＧＵ４、ＧＵ１１〜ＧＵ１ｎ…ゲート駆動回路
３、３ａ〜３ｄ、３０〜３ｎ、３１１〜３１ｎ…光受信器
４，４ａ〜４ｄ、４１〜４ｎ、４１１〜４１ｎ…ライトガイド（光ファイバ）
５、５ａ〜５ｄ、５０〜５ｎ、５２１〜５２ｎ…光送信器
６１〜６ｎ…タイミング調整回路
７１〜７ｎ、７１１〜７１ｎ…電気バッファ回路
８１〜８ｎ…増幅回路
９１…光分配回路
１１０、１１１、１１２、１１３、１１４、１２１、１２４…ＡＮＤ回路
２１１、２１２、２１３、２１４、２２１、２２４…ＯＲ回路
【特許請求の範囲】
【請求項１】
同時スイッチングすべく直列接続された複数個のスイッチング素子で構成される電力変換装置のゲート制御回路であって、
前記各々のスイッチング素子を駆動するための複数個のゲート駆動回路と、
前記ゲート駆動回路に与える基準信号であるオンオフ信号を発生し、禁止ゲートを出力しないようにするゲートインターロック手段を備えたゲート信号発生手段と、
このゲート信号発生手段からの信号を光によって絶縁して第１のライトガイドを介して伝送する光伝送手段と、
前記光伝送手段によって伝送されたオンオフ信号を受光して第１の電気信号に変換し、この第１の電気信号を前記各々のゲート駆動回路に分配して再び光信号に変換する光分配手段と、
前記光分配手段の各々の出力であるパルス信号を前記複数個のゲート駆動回路に夫々供給する第２のライトガイドと、
各々の前記ゲート駆動回路の出力を監視し、前記第２のライトガイドを介して前記光分配手段にフィードバックするゲート信号監視手段と、
前記ゲート信号監視手段の各々のフィードバック信号が全てオフ状態であれば、オフとみなし、フィードバック信号の１つでもオンであればオンとみなす論理演算手段と、
前記論理演算手段の出力を光変換し、前記第１のライトガイドを介して前記ゲート信号発生手段に供給するフィードバック光伝送手段と
を具備し、
前記ゲート駆動回路は、前記第２のライトガイドの出力信号を光電気変換して前記スイッチング素子を駆動するようにし、
前記フィードバック光伝送手段の出力を、前記ゲートインターロック手段のインターロック条件に反映させるようにしたことを特徴とする電力変換装置のゲート制御回路。
【請求項２】
前記電力変換装置は、外側の第１及び内側の第２のスイッチング素子を直列接続した正側アームと、内側の第３及び外側の第４のスイッチング素子を直列接続した負側アームを有する３レベル電力変換装置であることを特徴とする請求項１に記載の電力変換装置のゲート制御回路。
【請求項３】
前記インターロック手段は、
前記第１、第４のスイッチング素子の夫々が、前記第２、第３のスイッチング素子のゲートフィードバック信号の夫々がオンで且つ前記第３、第２のスイッチング素子のゲートフィードバック信号の夫々がオフのときに限りオンできる条件と、
前記第２、第３のスイッチング素子の夫々が、前記第４、第１のスイッチング素子のゲートフィードバック信号の夫々がオフのときに限りオンできる条件であることを特徴とする請求項２に記載の電力変換装置のゲート制御回路。
【請求項４】
前記インターロック手段は、
前記第１乃至第４のスイッチング素子が一旦オンとなったとき、前記ゲート信号発生手段の基準信号がオフになるまでオン状態を保持するようにしたことを特徴とする請求項２または請求項３に記載の電力変換装置のゲート制御回路。
【請求項５】
前記第２のライトガイドの出力側に、オンオフタイミングを調整するタイミング調整手段を設け、このタイミング調整手段を介して前記複数個のスイッチング素子を夫々駆動するようにしたことを特徴とする請求項１乃至４の何れかに１項に記載の電力変換装置のゲート制御回路。
【請求項６】
前期直列接続の接続数を２とし、
前記スイッチング素子は、高圧側の第１のスイッチング素子と低圧側の第２のスイッチング素子から成り、
前記第１、第２のスイッチング素子各々における、前記光分配手段の第１の出力コネクタと、前記ゲート駆動回路フィードバック信号の第１の入力コネクタに結合接続する前記第２のライトガイドの片端の第１の接続コネクタを夫々一体構造とし、
前記第１、第２のスイッチング素子各々における前記ゲート駆動回路の、前記光分配手段の第２の入力コネクタと、前記ゲート駆動回路フィードバック信号の第２の出力コネクタに結合接続する前記第２のライトガイドの他端の第２の接続コネクタを夫々一体構造とし、
前記第１の接続コネクタは、前記第１の出力コネクタ及び前記第１の入力コネクタと１通りの接続しかできない構造とし、
前記第２の接続コネクタは、前記第２入力コネクタ及び前記第２の出力コネクタと１通りの接続しかできない構造とし、
前記第１のスイッチング素子における、前記第１の出力コネクタと、前記第１の入力コネクタの配置関係と、前記第２のスイッチング素子における、前記第１の出力コネクタと、前期第１の入力コネクタの配置関係とを勝手違いとし、
前記第１のスイッチング素子における、前記第２の入力コネクタと、前記第２の出力コネクタの配置関係と、前記第２のスイッチング素子における、前記第２の入力コネクタと、前記第２の出力コネクタの配置関係とを勝手違いとしたことを特徴とする請求項１乃至５の何れか１項に記載の電力変換装置のゲート制御回路。
【請求項７】
前記第１の入力コネクタと前記第１の出力コネクタ、並びに前記第２の入力コネクタと前記第２の出力コネクタとを夫々一体構造としたことを特徴とする請求項６に記載の電力変換装置のゲート制御回路。
【請求項１】
同時スイッチングすべく直列接続された複数個のスイッチング素子で構成される電力変換装置のゲート制御回路であって、
前記各々のスイッチング素子を駆動するための複数個のゲート駆動回路と、
前記ゲート駆動回路に与える基準信号であるオンオフ信号を発生し、禁止ゲートを出力しないようにするゲートインターロック手段を備えたゲート信号発生手段と、
このゲート信号発生手段からの信号を光によって絶縁して第１のライトガイドを介して伝送する光伝送手段と、
前記光伝送手段によって伝送されたオンオフ信号を受光して第１の電気信号に変換し、この第１の電気信号を前記各々のゲート駆動回路に分配して再び光信号に変換する光分配手段と、
前記光分配手段の各々の出力であるパルス信号を前記複数個のゲート駆動回路に夫々供給する第２のライトガイドと、
各々の前記ゲート駆動回路の出力を監視し、前記第２のライトガイドを介して前記光分配手段にフィードバックするゲート信号監視手段と、
前記ゲート信号監視手段の各々のフィードバック信号が全てオフ状態であれば、オフとみなし、フィードバック信号の１つでもオンであればオンとみなす論理演算手段と、
前記論理演算手段の出力を光変換し、前記第１のライトガイドを介して前記ゲート信号発生手段に供給するフィードバック光伝送手段と
を具備し、
前記ゲート駆動回路は、前記第２のライトガイドの出力信号を光電気変換して前記スイッチング素子を駆動するようにし、
前記フィードバック光伝送手段の出力を、前記ゲートインターロック手段のインターロック条件に反映させるようにしたことを特徴とする電力変換装置のゲート制御回路。
【請求項２】
前記電力変換装置は、外側の第１及び内側の第２のスイッチング素子を直列接続した正側アームと、内側の第３及び外側の第４のスイッチング素子を直列接続した負側アームを有する３レベル電力変換装置であることを特徴とする請求項１に記載の電力変換装置のゲート制御回路。
【請求項３】
前記インターロック手段は、
前記第１、第４のスイッチング素子の夫々が、前記第２、第３のスイッチング素子のゲートフィードバック信号の夫々がオンで且つ前記第３、第２のスイッチング素子のゲートフィードバック信号の夫々がオフのときに限りオンできる条件と、
前記第２、第３のスイッチング素子の夫々が、前記第４、第１のスイッチング素子のゲートフィードバック信号の夫々がオフのときに限りオンできる条件であることを特徴とする請求項２に記載の電力変換装置のゲート制御回路。
【請求項４】
前記インターロック手段は、
前記第１乃至第４のスイッチング素子が一旦オンとなったとき、前記ゲート信号発生手段の基準信号がオフになるまでオン状態を保持するようにしたことを特徴とする請求項２または請求項３に記載の電力変換装置のゲート制御回路。
【請求項５】
前記第２のライトガイドの出力側に、オンオフタイミングを調整するタイミング調整手段を設け、このタイミング調整手段を介して前記複数個のスイッチング素子を夫々駆動するようにしたことを特徴とする請求項１乃至４の何れかに１項に記載の電力変換装置のゲート制御回路。
【請求項６】
前期直列接続の接続数を２とし、
前記スイッチング素子は、高圧側の第１のスイッチング素子と低圧側の第２のスイッチング素子から成り、
前記第１、第２のスイッチング素子各々における、前記光分配手段の第１の出力コネクタと、前記ゲート駆動回路フィードバック信号の第１の入力コネクタに結合接続する前記第２のライトガイドの片端の第１の接続コネクタを夫々一体構造とし、
前記第１、第２のスイッチング素子各々における前記ゲート駆動回路の、前記光分配手段の第２の入力コネクタと、前記ゲート駆動回路フィードバック信号の第２の出力コネクタに結合接続する前記第２のライトガイドの他端の第２の接続コネクタを夫々一体構造とし、
前記第１の接続コネクタは、前記第１の出力コネクタ及び前記第１の入力コネクタと１通りの接続しかできない構造とし、
前記第２の接続コネクタは、前記第２入力コネクタ及び前記第２の出力コネクタと１通りの接続しかできない構造とし、
前記第１のスイッチング素子における、前記第１の出力コネクタと、前記第１の入力コネクタの配置関係と、前記第２のスイッチング素子における、前記第１の出力コネクタと、前期第１の入力コネクタの配置関係とを勝手違いとし、
前記第１のスイッチング素子における、前記第２の入力コネクタと、前記第２の出力コネクタの配置関係と、前記第２のスイッチング素子における、前記第２の入力コネクタと、前記第２の出力コネクタの配置関係とを勝手違いとしたことを特徴とする請求項１乃至５の何れか１項に記載の電力変換装置のゲート制御回路。
【請求項７】
前記第１の入力コネクタと前記第１の出力コネクタ、並びに前記第２の入力コネクタと前記第２の出力コネクタとを夫々一体構造としたことを特徴とする請求項６に記載の電力変換装置のゲート制御回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−２３９６６３（Ｐ２０１１−２３９６６３Ａ）
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願番号】特願２０１１−８６０１４（Ｐ２０１１−８６０１４）
【出願日】平成２３年４月８日（２０１１．４．８）
【出願人】（５０１１３７６３６）東芝三菱電機産業システム株式会社 (904)
【Ｆターム（参考）】
【公開日】平成２３年１１月２４日（２０１１．１１．２４）
【国際特許分類】
【出願日】平成２３年４月８日（２０１１．４．８）
【出願人】（５０１１３７６３６）東芝三菱電機産業システム株式会社 (904)
【Ｆターム（参考）】
[ Back to top ]