電子デバイスの製造方法
【課題】成膜時に生じる反りを緩和しうる電子デバイスの製造方法を提供する。
【解決手段】まず、４Ｈ−ＳｉＣ基板１０の第１面１０ａの上に、第１タングステン膜１１を堆積する。堆積は、基板温度を４００℃〜６００℃に保持した状態で、スパッタによって行われる。スパッタ後に室温まで冷却すると、基板全体が上方に凹になるように反る。その後、４Ｈ−ＳｉＣ基板１０の第２面１０ｂの上に、同じ材質、厚さの第２タングステン膜１２を堆積する。４Ｈ−ＳｉＣ基板１０に対する，第１，第２タングステン膜１１，１２の収縮による応力が互いに釣り合い、反りがなくなる。その後、平坦な基板上にレジスト膜Ｒｅを形成して、第１タングステン膜１１から注入マスク１１ａを形成する。正確な注入マスク１１ａを用いて、高い精度で不純物拡散領域１５を形成する。
【解決手段】まず、４Ｈ−ＳｉＣ基板１０の第１面１０ａの上に、第１タングステン膜１１を堆積する。堆積は、基板温度を４００℃〜６００℃に保持した状態で、スパッタによって行われる。スパッタ後に室温まで冷却すると、基板全体が上方に凹になるように反る。その後、４Ｈ−ＳｉＣ基板１０の第２面１０ｂの上に、同じ材質、厚さの第２タングステン膜１２を堆積する。４Ｈ−ＳｉＣ基板１０に対する，第１，第２タングステン膜１１，１２の収縮による応力が互いに釣り合い、反りがなくなる。その後、平坦な基板上にレジスト膜Ｒｅを形成して、第１タングステン膜１１から注入マスク１１ａを形成する。正確な注入マスク１１ａを用いて、高い精度で不純物拡散領域１５を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの製造方法に係り、特に、工程中における反りの改善対策に関する。
【背景技術】
【０００２】
従来より、基板に他の材料を堆積した後、冷却すると、基板と成膜との熱膨張係数差によって、基板が反ることが知られている。つまり、基板と成膜との収縮率差のために、バイメタルと同じ応力が発生し、この応力により、基板が反る。このような基板の反りによって、次の工程を進める上で、種々の不具合が生じる。
【０００３】
そこで、基板の反りに起因する不具合を回避する技術として、特許文献１に開示されている方法がある。
同文献の技術では、基板の主面上にダイヤモンド膜を生成した後、基板の裏面を研磨して、平坦化している。その後、基板を基板支持台に搭載して、さらに基板上に、再度ダイヤモンド膜を形成する。このように、ダイヤモンド膜の形成、裏面研磨を繰り返すことにより、厚いダイヤモンド膜を基板上に形成している。
【特許文献１】特開平７−２４３０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の技術を用いると、裏面は平坦化されるが、主面は反ったままである。そのために、主面上に形成されるデバイスの要素の精度が悪化するという不具合があった。
【０００５】
電子デバイスの各要素は、一般には、設計値からの誤差を±０．５μｍ以下に抑制する必要がある。たとえば、ＦＥＴのソース領域などの不純物拡散領域の形成には、±０．１μｍの精度を要求されることも多い。
たとえば、基板上に１０００℃程度で膜を堆積した後、室温に冷却すると、基板の主面が数十μｍ〜１００μｍ程度、反ることがある。このような大きな反りがあると、フォトマスクの寸法に、±０．５μｍを超える誤差が生じるおそれがある。よって、上記従来の技術を用いても、反りそのものを改善することができず、電子デバイスの精度悪化を防ぐことが困難である。
【０００６】
本発明の目的は、製造工程中における成膜時に生じる反りを緩和することが可能な電子デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の電子デバイスの製造方法は、基板の第１面上に第１膜を堆積し、第２面上に第２膜を堆積する工程を含んでいる。第１膜と第２膜とは、実質的に等しい線膨張係数を有している。
第１面は、一般に、電子デバイスが動作する領域が設けられる，主面と呼ばれる面である。第２面は、一般に裏面と呼ばれる面である。「実質的に等しい」とは、必要な精度を維持することができる程度の熱膨張係数の差を許容する意である。実際には、第１膜と第２膜とは、同じ材料によって構成されている場合がほとんどである。
堆積する方法には、物理的堆積法（ＰＶＤ）と、化学的堆積法（ＣＶＤ）との双方が含まれる。ＰＶＤとしては、真空蒸着，スパッタなどがあり、ＣＶＤとしては、プラズマＣＶＤ，ＬＰＣＶＤ，ＭＯＣＶＤなどがある。
電子デバイスとしては、トランジスタ，ダイオード，表面弾性波素子、発光素子，表面電界ディスプレイなどがある。
【０００８】
本発明により、基板と第１膜との熱膨張係数差に起因する応力と、基板と第２膜との熱膨張係数差に起因する応力とがほぼ等しくなる。よって、互いに逆向きの応力が釣り合うことで、基板の反りが緩和される。
【０００９】
上記第１膜の用途の典型的な例は、注入マスクである。その場合、第２膜を堆積して基板全体をほぼ平坦にしてから、第１膜をパターニングするためのレジストマスクを形成する。これにより、精度のよい注入マスクを用いて、基板へのイオン注入を行なって、不純物拡散領域の精度を高く維持することができる。
ただし、注入マスク以外の各種用途も存在する。たとえば、エピタキシャル成長時に、非成長領域を覆うマスクや、第１膜をゲート電極等の要素そのものとして用いることもできる。
【００１０】
ＳｉＣ基板やＧａＮ基板は、ワイドバンドギャップ材料であり、パワーデバイス用の基板として有用である。ところが、ＳｉＣ基板やＧａＮ基板には、Ｓｉ基板に比べて多数の転位が存在する。ディスロケーションフリーと言われるＳｉ基板の転位密度は、１／ｃｍ２以下である。それに対し、ＳｉＣ基板には１０４／ｃｍ２程度、ＧａＮ基板には１０５／ｃｍ２程度の高密度の転位がそれぞれ存在する。転位、特に刃状転位が高密度に存在すると、成膜と基板との熱膨張係数差による応力を受けて、反りが生じやすい。
よって、本発明をＳｉＣ基板やＧａＮ基板を用いた電子デバイスに適用することにより、より顕著な効果が得られる。
【００１１】
２インチ基板では、基板の厚さが０．５ｍｍ以下になると、反りが顕著になることがわかっている。よって、基板径に対する基板の厚さの比が、１／１００以下である場合に、本発明の顕著な効果が得られる。
【００１２】
２インチ基板では、基板の厚さが５００μｍで、第１膜の厚さが１００ｎｍ以上になると、基板の反りが顕著になる。よって、第１膜の厚さの基板径に対する比が、１／５０００００以上である場合に、本発明の顕著な効果が得られる。
【００１３】
第１膜および第２膜は、一般には、酸化シリコン，窒化シリコン，ポリシリコン，タングステン，モリブデン，タンタル，タンタルカーバイド，アルミニウム，ニッケルおよび銅のうちから選ばれる少なくとも１つの材料である。
上記材料は、ＳｉＣ基板やＧａＮ基板を用いた電子デバイスのイオン注入やエピタキシャル成長において、マスクとして用いられる。よって、これらの材料を用いることにより、ＳｉＣ基板やＧａＮ基板上に形成される電子デバイスの精度が向上する。
【００１４】
一般に、２つの膜の熱膨張係数比が、１．３以上である場合に、顕著な反りが生じる。よって、第１膜と基板との線膨張係数比が、１．３倍以上、もしくは、１／１．３以下である場合に、本発明の顕著な効果が得られる。
【発明の効果】
【００１５】
本発明の電子デバイスの製造方法によると、製造工程中における成膜時に生じる反りを緩和して、高精度の電子デバイスを製造することができる。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
図１（ａ）〜（ｅ）は、本発明の実施の形態に係る電子デバイスのイオン注入工程を示す図である。
まず、図１（ａ）に示す工程で、４Ｈ−ＳｉＣ基板１０を準備する。４Ｈ−ＳｉＣ基板１０は、相対向する第１面１０ａ（主面）と第２面１０ｂ（裏面）とを有している。第１面１０ａおよび第２面１０ｂは、ｃ面（｛ 0 0 0 1｝面）である。ＳｉＣ基板１０は、２インチ径の自立基板であって、その厚さは約４００μｍである。
【００１７】
次に、図１（ｂ）に示す工程で、４Ｈ−ＳｉＣ基板１０の第１面１０ａの上に、第１タングステン膜１１を堆積する。堆積は、基板温度を４００℃〜６００℃に保持した状態で、スパッタによって行われる。第１タングステン膜１１の厚さは、後述するイオン注入マスクとして用いるためには、１μｍ程度必要である。
【００１８】
４Ｈ−ＳｉＣ基板１０の熱膨張係数は２．２×１０−６／Ｋで、第１タングステン膜１１の熱膨張係数は約４．５×１０−６／Ｋである。したがって、スパッタ後に室温まで冷却すると、第１タングステン膜１１は、４Ｈ−ＳｉＣ基板１０よりも大きく収縮する。その結果、図１（ｂ）に示すように、基板全体が上方に凹になるように反る。本実施の形態の条件では、このときの反り量Ｂは、１００μｍ以上になる。
【００１９】
次に、図１（ｃ）に示す工程で、４Ｈ−ＳｉＣ基板１０の第２面１０ｂの上に、第２タングステン膜１２を堆積する。第２タングステン膜１２の堆積条件，材質，厚さなどは、第１タングステン膜１１と同じである。
【００２０】
第２タングステン膜１２の堆積後、室温まで冷却する。このとき、４Ｈ−ＳｉＣ基板１０に対する，第１，第２タングステン膜１１，１２の収縮による応力同士が釣り合う。その結果、図１（ｃ）に示すように、基板全体の反りはほぼ解消する。
【００２１】
次に、図１（ｄ）に示す工程で、第１タングステン膜１１の上に、レジストを堆積し、露光によりパターニングする。さらに、レジスト膜Ｒｅをエッチングマスクとして、イオンエッチングを行い、注入マスク１１ａを形成する。その後、レジスト膜Ｒｅを除去する。ただし、レジスト膜Ｒｅを残しておいてもよい。
【００２２】
次に、図１（ｅ）に示す工程で、注入マスク１１ａを用いて、ｐ型またはｎ型ドーパントのイオン注入を行なう。これにより、４Ｈ−ＳｉＣ基板１０内に不純物拡散領域１５（ソース領域，ドレイン領域等）が形成される。イオン注入の際には、４Ｈ−ＳｉＣ基板１０を３００℃〜４００℃に加熱し、加速電圧は４００ｋｅＶ程度である。高温でイオン注入するので、注入マスクには、レジスト膜Ｒｅだけでなく、ハードマスクが必要である。そのために、ＳｉＣ基板へのイオン注入の際の注入マスクとしては、タングステン膜がよく用いられる。
【００２３】
本実施の形態では、４Ｈ−ＳｉＣ基板１０の第１面１０ａ上に第１タングステン膜１１を堆積すると、基板全体が上方に反る（図１（ｂ））。しかし、４Ｈ−ＳｉＣ基板１０の第２面１０ｂ上に第２タングステン膜１２を堆積することで、反りが修正される（図１（ｃ））。４Ｈ−ＳｉＣ基板１０に対する，第１，第２タングステン膜１１，１２の収縮による応力同士が釣り合うからである。
【００２４】
したがって、平坦な基板上でリソグラフィーを行うことができ（図１（ｄ））、レジスト膜Ｒｅの精度を確保することができる。
なお、レジスト膜Ｒｅを形成した後に、基板の反りが生じても、電子デバイスの要素の精度に悪影響が生じることはほとんどない。
【００２５】
それに対し、上記特許文献１の技術では、図１（ｂ）に示す工程の直後に、フォトリソグラフィーを行うことになる。よって、エッチングマスクとなるレジスト膜の精度が悪化する。
【００２６】
ここで、基板の反りについて詳細に説明する。
一般に使用される４Ｈ−ＳｉＣ基板の熱膨張係数は、２．２×１０−６／Ｋである。ＧａＮ基板の熱膨張係数は、５．６×１０−６／Ｋである。シリコン基板の熱膨張係数は、２．５５×１０−６／Ｋ（２０℃）〜４．３４×１０−６／Ｋ（１０００℃）である。
【００２７】
一般的な資料によると、イオン注入やエピタキシャル成長の際のマスク部材として汎用される各材料の熱膨張係数は、以下の通りである。
酸化シリコンの熱膨張係数は、約０．５１×１０−６／Ｋである。窒化シリコンの熱膨張係数は、約２．６×１０−６／Ｋである。タングステンの熱膨張係数は、約４．５×１０−６／Ｋである。モリブデンの熱膨張係数は、約５．１×１０−６／Ｋである。タンタルの熱膨張係数は、約６．３×１０−６／Ｋである。タンタルカーバイドの熱膨張係数は、約６×１０−６／Ｋである。アルミニウムの熱膨張係数は、約２３×１０−６／Ｋである。ニッケルの熱膨張係数は、約１２．８×１０−６／Ｋである。銅の熱膨張係数は、約１６．８×１０−６／Ｋである。ダイヤモンドの熱膨張係数は、約１．１×１０−６／Ｋである。
【００２８】
上述のデータからわかるように、基板材料とマスク材料との組み合わせによって、生じる反りの程度は異なる。しかし、本発明を利用することにより、その組み合わせを問わず、熱膨張係数差に起因する反りをほぼなくすることができる。
【００２９】
図２は、４Ｈ−ＳｉＣ基板の片面上にタングステン膜を成膜したときの反り量の例を、表にして示す図である。反りを規定するパラメータは、成膜厚さ（タングステン膜の厚さ）と、基板厚さ（４Ｈ−ＳｉＣ基板の厚さ）としている。実験に用いた４Ｈ−ＳｉＣ基板は、２インチ径である。成膜は、温度５００℃で、タングステンをスパッタにより堆積することで、行っている。
【００３０】
上述のように、本実施の形態の電子デバイスの不純物拡散領域１５の場合、±０．１μｍ程度の位置精度が要求される。この精度に対応する反りの許容量は、３０μｍ程度である。
【００３１】
図２には示されていないが、２インチ基板の場合、基板厚さが５００ｎｍ以上になると、成膜厚さが１００μｍで、反り量が３０μｍ以上になる。つまり、基板の厚さの基板径に対する比が、（０．５／５０＝１／１００）以下のときに、本発明を適用する意義が大きい。
【００３２】
図２からわかるように、成膜厚さが１００ｎｍ以上になると、反り量が３０μｍ以上になる。よって、成膜厚さと基板径との比が、（０．１／５０×１０００＝５０００００）以上のときに、本発明を適用する意義が大きい。
【００３３】
上記実施の形態では、本発明の基板を４Ｈ−ＳｉＣ基板１０としたが、本発明はこれに限定されるものではない。基板として、４Ｈ−ＳｉＣ基板以外のＳｉＣ基板やＧａＮ基板を用いることもできる。また、Ｓｉ基板や、ＧａＡｓ基板などを本発明の基板として用いることもできる。ただし、本発明の基板として、ＳｉＣ基板やＧａＮ基板を用いることにより、以下のような格別の効果が得られる。
【００３４】
ＳｉＣ基板やＧａＮ基板には、Ｓｉ基板に比べて多数の転位が存在する。ディスロケーションフリーと言われるＳｉ基板の転位密度は、１／ｃｍ２以下である。それに対し、ＳｉＣ基板には１０４／ｃｍ２程度、ＧａＮ基板には１０５／ｃｍ２程度の高密度の転位がそれぞれ存在する。転位、特に刃状転位が高密度に存在すると、成膜と基板との熱膨張係数差による応力を受けて、反りが生じやすい。よって、本発明をＳｉＣ基板やＧａＮ基板を用いた電子デバイスに適用することにより、より顕著な効果が得られる。
【００３５】
成膜の材料は、酸化シリコン，窒化シリコン，ポリシリコン，タングステン，モリブデン，タンタル，タンタルカーバイド，アルミニウム，ニッケルおよび銅などに限定されるものではない。
しかし、上記材料は、ＳｉＣ基板やＧａＮ基板を用いた電子デバイスのイオン注入やエピタキシャル成長において、マスクとして用いられる。よって、これらの材料を用いることにより、ＳｉＣ基板やＧａＮ基板上に形成される電子デバイスの精度が向上する。
【００３６】
一般に、２つの膜の熱膨張係数比が、１．３以上である場合に、顕著な反りが生じることがわかっている。よって、本発明の第１膜と基板との線膨張係数比が、１．３倍以上、もしくは、１／１．３以下である場合に、本発明を適用する意義が大きい。
【００３７】
本発明の電子デバイスとしては、トランジスタ，ダイオード，表面弾性波素子、発光素子，表面電界ディスプレイなどがある。
【００３８】
上記開示された本発明の実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００３９】
本発明は、トランジスタ，ダイオード，表面弾性波素子、発光素子，表面電界ディスプレイなどの各種電子デバイスの製造工程で利用することができる。
【図面の簡単な説明】
【００４０】
【図１】（ａ）〜（ｄ）は、実施の形態１に係る電子デバイスの製造工程を示す断面図である。
【図２】４Ｈ−ＳｉＣ基板の片面上にタングステン膜を成膜したときの反り量の例を、表にして示す図である。
【符号の説明】
【００４１】
１０ ４Ｈ−ＳｉＣ基板
１０ａ 第１面
１０ｂ 第２面
１１ 第１タングステン膜
１１ａ 注入マスク
１２ 第２タングステン膜
１５ 不純物拡散領域
Ｒｅ レジスト膜
【技術分野】
【０００１】
本発明は、電子デバイスの製造方法に係り、特に、工程中における反りの改善対策に関する。
【背景技術】
【０００２】
従来より、基板に他の材料を堆積した後、冷却すると、基板と成膜との熱膨張係数差によって、基板が反ることが知られている。つまり、基板と成膜との収縮率差のために、バイメタルと同じ応力が発生し、この応力により、基板が反る。このような基板の反りによって、次の工程を進める上で、種々の不具合が生じる。
【０００３】
そこで、基板の反りに起因する不具合を回避する技術として、特許文献１に開示されている方法がある。
同文献の技術では、基板の主面上にダイヤモンド膜を生成した後、基板の裏面を研磨して、平坦化している。その後、基板を基板支持台に搭載して、さらに基板上に、再度ダイヤモンド膜を形成する。このように、ダイヤモンド膜の形成、裏面研磨を繰り返すことにより、厚いダイヤモンド膜を基板上に形成している。
【特許文献１】特開平７−２４３０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の技術を用いると、裏面は平坦化されるが、主面は反ったままである。そのために、主面上に形成されるデバイスの要素の精度が悪化するという不具合があった。
【０００５】
電子デバイスの各要素は、一般には、設計値からの誤差を±０．５μｍ以下に抑制する必要がある。たとえば、ＦＥＴのソース領域などの不純物拡散領域の形成には、±０．１μｍの精度を要求されることも多い。
たとえば、基板上に１０００℃程度で膜を堆積した後、室温に冷却すると、基板の主面が数十μｍ〜１００μｍ程度、反ることがある。このような大きな反りがあると、フォトマスクの寸法に、±０．５μｍを超える誤差が生じるおそれがある。よって、上記従来の技術を用いても、反りそのものを改善することができず、電子デバイスの精度悪化を防ぐことが困難である。
【０００６】
本発明の目的は、製造工程中における成膜時に生じる反りを緩和することが可能な電子デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の電子デバイスの製造方法は、基板の第１面上に第１膜を堆積し、第２面上に第２膜を堆積する工程を含んでいる。第１膜と第２膜とは、実質的に等しい線膨張係数を有している。
第１面は、一般に、電子デバイスが動作する領域が設けられる，主面と呼ばれる面である。第２面は、一般に裏面と呼ばれる面である。「実質的に等しい」とは、必要な精度を維持することができる程度の熱膨張係数の差を許容する意である。実際には、第１膜と第２膜とは、同じ材料によって構成されている場合がほとんどである。
堆積する方法には、物理的堆積法（ＰＶＤ）と、化学的堆積法（ＣＶＤ）との双方が含まれる。ＰＶＤとしては、真空蒸着，スパッタなどがあり、ＣＶＤとしては、プラズマＣＶＤ，ＬＰＣＶＤ，ＭＯＣＶＤなどがある。
電子デバイスとしては、トランジスタ，ダイオード，表面弾性波素子、発光素子，表面電界ディスプレイなどがある。
【０００８】
本発明により、基板と第１膜との熱膨張係数差に起因する応力と、基板と第２膜との熱膨張係数差に起因する応力とがほぼ等しくなる。よって、互いに逆向きの応力が釣り合うことで、基板の反りが緩和される。
【０００９】
上記第１膜の用途の典型的な例は、注入マスクである。その場合、第２膜を堆積して基板全体をほぼ平坦にしてから、第１膜をパターニングするためのレジストマスクを形成する。これにより、精度のよい注入マスクを用いて、基板へのイオン注入を行なって、不純物拡散領域の精度を高く維持することができる。
ただし、注入マスク以外の各種用途も存在する。たとえば、エピタキシャル成長時に、非成長領域を覆うマスクや、第１膜をゲート電極等の要素そのものとして用いることもできる。
【００１０】
ＳｉＣ基板やＧａＮ基板は、ワイドバンドギャップ材料であり、パワーデバイス用の基板として有用である。ところが、ＳｉＣ基板やＧａＮ基板には、Ｓｉ基板に比べて多数の転位が存在する。ディスロケーションフリーと言われるＳｉ基板の転位密度は、１／ｃｍ２以下である。それに対し、ＳｉＣ基板には１０４／ｃｍ２程度、ＧａＮ基板には１０５／ｃｍ２程度の高密度の転位がそれぞれ存在する。転位、特に刃状転位が高密度に存在すると、成膜と基板との熱膨張係数差による応力を受けて、反りが生じやすい。
よって、本発明をＳｉＣ基板やＧａＮ基板を用いた電子デバイスに適用することにより、より顕著な効果が得られる。
【００１１】
２インチ基板では、基板の厚さが０．５ｍｍ以下になると、反りが顕著になることがわかっている。よって、基板径に対する基板の厚さの比が、１／１００以下である場合に、本発明の顕著な効果が得られる。
【００１２】
２インチ基板では、基板の厚さが５００μｍで、第１膜の厚さが１００ｎｍ以上になると、基板の反りが顕著になる。よって、第１膜の厚さの基板径に対する比が、１／５０００００以上である場合に、本発明の顕著な効果が得られる。
【００１３】
第１膜および第２膜は、一般には、酸化シリコン，窒化シリコン，ポリシリコン，タングステン，モリブデン，タンタル，タンタルカーバイド，アルミニウム，ニッケルおよび銅のうちから選ばれる少なくとも１つの材料である。
上記材料は、ＳｉＣ基板やＧａＮ基板を用いた電子デバイスのイオン注入やエピタキシャル成長において、マスクとして用いられる。よって、これらの材料を用いることにより、ＳｉＣ基板やＧａＮ基板上に形成される電子デバイスの精度が向上する。
【００１４】
一般に、２つの膜の熱膨張係数比が、１．３以上である場合に、顕著な反りが生じる。よって、第１膜と基板との線膨張係数比が、１．３倍以上、もしくは、１／１．３以下である場合に、本発明の顕著な効果が得られる。
【発明の効果】
【００１５】
本発明の電子デバイスの製造方法によると、製造工程中における成膜時に生じる反りを緩和して、高精度の電子デバイスを製造することができる。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
図１（ａ）〜（ｅ）は、本発明の実施の形態に係る電子デバイスのイオン注入工程を示す図である。
まず、図１（ａ）に示す工程で、４Ｈ−ＳｉＣ基板１０を準備する。４Ｈ−ＳｉＣ基板１０は、相対向する第１面１０ａ（主面）と第２面１０ｂ（裏面）とを有している。第１面１０ａおよび第２面１０ｂは、ｃ面（｛ 0 0 0 1｝面）である。ＳｉＣ基板１０は、２インチ径の自立基板であって、その厚さは約４００μｍである。
【００１７】
次に、図１（ｂ）に示す工程で、４Ｈ−ＳｉＣ基板１０の第１面１０ａの上に、第１タングステン膜１１を堆積する。堆積は、基板温度を４００℃〜６００℃に保持した状態で、スパッタによって行われる。第１タングステン膜１１の厚さは、後述するイオン注入マスクとして用いるためには、１μｍ程度必要である。
【００１８】
４Ｈ−ＳｉＣ基板１０の熱膨張係数は２．２×１０−６／Ｋで、第１タングステン膜１１の熱膨張係数は約４．５×１０−６／Ｋである。したがって、スパッタ後に室温まで冷却すると、第１タングステン膜１１は、４Ｈ−ＳｉＣ基板１０よりも大きく収縮する。その結果、図１（ｂ）に示すように、基板全体が上方に凹になるように反る。本実施の形態の条件では、このときの反り量Ｂは、１００μｍ以上になる。
【００１９】
次に、図１（ｃ）に示す工程で、４Ｈ−ＳｉＣ基板１０の第２面１０ｂの上に、第２タングステン膜１２を堆積する。第２タングステン膜１２の堆積条件，材質，厚さなどは、第１タングステン膜１１と同じである。
【００２０】
第２タングステン膜１２の堆積後、室温まで冷却する。このとき、４Ｈ−ＳｉＣ基板１０に対する，第１，第２タングステン膜１１，１２の収縮による応力同士が釣り合う。その結果、図１（ｃ）に示すように、基板全体の反りはほぼ解消する。
【００２１】
次に、図１（ｄ）に示す工程で、第１タングステン膜１１の上に、レジストを堆積し、露光によりパターニングする。さらに、レジスト膜Ｒｅをエッチングマスクとして、イオンエッチングを行い、注入マスク１１ａを形成する。その後、レジスト膜Ｒｅを除去する。ただし、レジスト膜Ｒｅを残しておいてもよい。
【００２２】
次に、図１（ｅ）に示す工程で、注入マスク１１ａを用いて、ｐ型またはｎ型ドーパントのイオン注入を行なう。これにより、４Ｈ−ＳｉＣ基板１０内に不純物拡散領域１５（ソース領域，ドレイン領域等）が形成される。イオン注入の際には、４Ｈ−ＳｉＣ基板１０を３００℃〜４００℃に加熱し、加速電圧は４００ｋｅＶ程度である。高温でイオン注入するので、注入マスクには、レジスト膜Ｒｅだけでなく、ハードマスクが必要である。そのために、ＳｉＣ基板へのイオン注入の際の注入マスクとしては、タングステン膜がよく用いられる。
【００２３】
本実施の形態では、４Ｈ−ＳｉＣ基板１０の第１面１０ａ上に第１タングステン膜１１を堆積すると、基板全体が上方に反る（図１（ｂ））。しかし、４Ｈ−ＳｉＣ基板１０の第２面１０ｂ上に第２タングステン膜１２を堆積することで、反りが修正される（図１（ｃ））。４Ｈ−ＳｉＣ基板１０に対する，第１，第２タングステン膜１１，１２の収縮による応力同士が釣り合うからである。
【００２４】
したがって、平坦な基板上でリソグラフィーを行うことができ（図１（ｄ））、レジスト膜Ｒｅの精度を確保することができる。
なお、レジスト膜Ｒｅを形成した後に、基板の反りが生じても、電子デバイスの要素の精度に悪影響が生じることはほとんどない。
【００２５】
それに対し、上記特許文献１の技術では、図１（ｂ）に示す工程の直後に、フォトリソグラフィーを行うことになる。よって、エッチングマスクとなるレジスト膜の精度が悪化する。
【００２６】
ここで、基板の反りについて詳細に説明する。
一般に使用される４Ｈ−ＳｉＣ基板の熱膨張係数は、２．２×１０−６／Ｋである。ＧａＮ基板の熱膨張係数は、５．６×１０−６／Ｋである。シリコン基板の熱膨張係数は、２．５５×１０−６／Ｋ（２０℃）〜４．３４×１０−６／Ｋ（１０００℃）である。
【００２７】
一般的な資料によると、イオン注入やエピタキシャル成長の際のマスク部材として汎用される各材料の熱膨張係数は、以下の通りである。
酸化シリコンの熱膨張係数は、約０．５１×１０−６／Ｋである。窒化シリコンの熱膨張係数は、約２．６×１０−６／Ｋである。タングステンの熱膨張係数は、約４．５×１０−６／Ｋである。モリブデンの熱膨張係数は、約５．１×１０−６／Ｋである。タンタルの熱膨張係数は、約６．３×１０−６／Ｋである。タンタルカーバイドの熱膨張係数は、約６×１０−６／Ｋである。アルミニウムの熱膨張係数は、約２３×１０−６／Ｋである。ニッケルの熱膨張係数は、約１２．８×１０−６／Ｋである。銅の熱膨張係数は、約１６．８×１０−６／Ｋである。ダイヤモンドの熱膨張係数は、約１．１×１０−６／Ｋである。
【００２８】
上述のデータからわかるように、基板材料とマスク材料との組み合わせによって、生じる反りの程度は異なる。しかし、本発明を利用することにより、その組み合わせを問わず、熱膨張係数差に起因する反りをほぼなくすることができる。
【００２９】
図２は、４Ｈ−ＳｉＣ基板の片面上にタングステン膜を成膜したときの反り量の例を、表にして示す図である。反りを規定するパラメータは、成膜厚さ（タングステン膜の厚さ）と、基板厚さ（４Ｈ−ＳｉＣ基板の厚さ）としている。実験に用いた４Ｈ−ＳｉＣ基板は、２インチ径である。成膜は、温度５００℃で、タングステンをスパッタにより堆積することで、行っている。
【００３０】
上述のように、本実施の形態の電子デバイスの不純物拡散領域１５の場合、±０．１μｍ程度の位置精度が要求される。この精度に対応する反りの許容量は、３０μｍ程度である。
【００３１】
図２には示されていないが、２インチ基板の場合、基板厚さが５００ｎｍ以上になると、成膜厚さが１００μｍで、反り量が３０μｍ以上になる。つまり、基板の厚さの基板径に対する比が、（０．５／５０＝１／１００）以下のときに、本発明を適用する意義が大きい。
【００３２】
図２からわかるように、成膜厚さが１００ｎｍ以上になると、反り量が３０μｍ以上になる。よって、成膜厚さと基板径との比が、（０．１／５０×１０００＝５０００００）以上のときに、本発明を適用する意義が大きい。
【００３３】
上記実施の形態では、本発明の基板を４Ｈ−ＳｉＣ基板１０としたが、本発明はこれに限定されるものではない。基板として、４Ｈ−ＳｉＣ基板以外のＳｉＣ基板やＧａＮ基板を用いることもできる。また、Ｓｉ基板や、ＧａＡｓ基板などを本発明の基板として用いることもできる。ただし、本発明の基板として、ＳｉＣ基板やＧａＮ基板を用いることにより、以下のような格別の効果が得られる。
【００３４】
ＳｉＣ基板やＧａＮ基板には、Ｓｉ基板に比べて多数の転位が存在する。ディスロケーションフリーと言われるＳｉ基板の転位密度は、１／ｃｍ２以下である。それに対し、ＳｉＣ基板には１０４／ｃｍ２程度、ＧａＮ基板には１０５／ｃｍ２程度の高密度の転位がそれぞれ存在する。転位、特に刃状転位が高密度に存在すると、成膜と基板との熱膨張係数差による応力を受けて、反りが生じやすい。よって、本発明をＳｉＣ基板やＧａＮ基板を用いた電子デバイスに適用することにより、より顕著な効果が得られる。
【００３５】
成膜の材料は、酸化シリコン，窒化シリコン，ポリシリコン，タングステン，モリブデン，タンタル，タンタルカーバイド，アルミニウム，ニッケルおよび銅などに限定されるものではない。
しかし、上記材料は、ＳｉＣ基板やＧａＮ基板を用いた電子デバイスのイオン注入やエピタキシャル成長において、マスクとして用いられる。よって、これらの材料を用いることにより、ＳｉＣ基板やＧａＮ基板上に形成される電子デバイスの精度が向上する。
【００３６】
一般に、２つの膜の熱膨張係数比が、１．３以上である場合に、顕著な反りが生じることがわかっている。よって、本発明の第１膜と基板との線膨張係数比が、１．３倍以上、もしくは、１／１．３以下である場合に、本発明を適用する意義が大きい。
【００３７】
本発明の電子デバイスとしては、トランジスタ，ダイオード，表面弾性波素子、発光素子，表面電界ディスプレイなどがある。
【００３８】
上記開示された本発明の実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００３９】
本発明は、トランジスタ，ダイオード，表面弾性波素子、発光素子，表面電界ディスプレイなどの各種電子デバイスの製造工程で利用することができる。
【図面の簡単な説明】
【００４０】
【図１】（ａ）〜（ｄ）は、実施の形態１に係る電子デバイスの製造工程を示す断面図である。
【図２】４Ｈ−ＳｉＣ基板の片面上にタングステン膜を成膜したときの反り量の例を、表にして示す図である。
【符号の説明】
【００４１】
１０ ４Ｈ−ＳｉＣ基板
１０ａ 第１面
１０ｂ 第２面
１１ 第１タングステン膜
１１ａ 注入マスク
１２ 第２タングステン膜
１５ 不純物拡散領域
Ｒｅ レジスト膜
【特許請求の範囲】
【請求項１】
相対向する第１面と第２面とを有する基板の第１面上に、第1膜を堆積する工程（ａ）と、
前記第２面上に、第２膜を堆積する工程（ｂ）とを含み、
前記第１膜と第２膜とは、実質的に等しい線膨張係数を有している、電子デバイスの製造方法。
【請求項２】
請求項１記載の電子デバイスの製造方法において、
前記工程（ｂ）の後で、前記第１膜の上にレジストマスクを形成する工程（ｃ）をさらに含む電子デバイスの製造方法。
【請求項３】
請求項１または２記載の電子デバイスの製造方法において、
前記基板は、ＳｉＣ基板またはＧａＮ基板である、電子デバイスの製造方法。
【請求項４】
請求項１〜３のうちいずれか１つに記載の電子デバイスの製造方法において、
前記基板の厚さの基板の直径に対する比は、１／１００以下である、電子デバイスの製造方法。
【請求項５】
請求項４に記載の電子デバイスの製造方法において、
前記第１膜の厚みの基板径に対する比は、１／５０００００以上である、電子デバイスの製造方法。
【請求項６】
請求項１〜５のうちいずれか１つに記載の電子デバイスの製造方法において、
前記第１膜および第２膜は、酸化シリコン，窒化シリコン，ポリシリコン，タングステン，モリブデン，タンタル，タンタルカーバイド，アルミニウム，ニッケルおよび銅のうちから選ばれる少なくとも１つの材料によって構成されている、電子デバイスの製造方法。
【請求項７】
請求項１〜５のうちいずれか１つに記載の電子デバイスの製造方法において、
前記第１膜および第２膜の線膨張係数は、前記基板の線膨張係数の１．３倍以上、もしくは、１／１．３以下である、電子デバイスの製造方法。
【請求項１】
相対向する第１面と第２面とを有する基板の第１面上に、第1膜を堆積する工程（ａ）と、
前記第２面上に、第２膜を堆積する工程（ｂ）とを含み、
前記第１膜と第２膜とは、実質的に等しい線膨張係数を有している、電子デバイスの製造方法。
【請求項２】
請求項１記載の電子デバイスの製造方法において、
前記工程（ｂ）の後で、前記第１膜の上にレジストマスクを形成する工程（ｃ）をさらに含む電子デバイスの製造方法。
【請求項３】
請求項１または２記載の電子デバイスの製造方法において、
前記基板は、ＳｉＣ基板またはＧａＮ基板である、電子デバイスの製造方法。
【請求項４】
請求項１〜３のうちいずれか１つに記載の電子デバイスの製造方法において、
前記基板の厚さの基板の直径に対する比は、１／１００以下である、電子デバイスの製造方法。
【請求項５】
請求項４に記載の電子デバイスの製造方法において、
前記第１膜の厚みの基板径に対する比は、１／５０００００以上である、電子デバイスの製造方法。
【請求項６】
請求項１〜５のうちいずれか１つに記載の電子デバイスの製造方法において、
前記第１膜および第２膜は、酸化シリコン，窒化シリコン，ポリシリコン，タングステン，モリブデン，タンタル，タンタルカーバイド，アルミニウム，ニッケルおよび銅のうちから選ばれる少なくとも１つの材料によって構成されている、電子デバイスの製造方法。
【請求項７】
請求項１〜５のうちいずれか１つに記載の電子デバイスの製造方法において、
前記第１膜および第２膜の線膨張係数は、前記基板の線膨張係数の１．３倍以上、もしくは、１／１．３以下である、電子デバイスの製造方法。
【図１】
【図２】
【図２】
【公開番号】特開２０１０−１２９９３８（Ｐ２０１０−１２９９３８Ａ）
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願番号】特願２００８−３０５９１７（Ｐ２００８−３０５９１７）
【出願日】平成２０年１２月１日（２００８．１２．１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２２年６月１０日（２０１０．６．１０）
【国際特許分類】
【出願日】平成２０年１２月１日（２００８．１２．１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]