電子回路基板及びその製造方法
【課題】小型軽量かつ高剛性を有する電子回路基板とその簡便な製造方法を提供する。
【解決手段】導電体回路パターン３、電子部品５、はんだ接合部６を備える電子回路基板１において、導電体回路パターン３とプリント基板２の外周との間の区域に、プリント基板２の長辺に沿って、所定の導電体パターン４を形成する。このとき、導電体回路パターン３と所定の導電体パターン４は連続しないように形成する。そして、この所定の導電体パターン４上に、固体状態ではプリント基板２よりも高剛性のはんだを塗布して、たわみ防止はんだ層７を設ける。
【解決手段】導電体回路パターン３、電子部品５、はんだ接合部６を備える電子回路基板１において、導電体回路パターン３とプリント基板２の外周との間の区域に、プリント基板２の長辺に沿って、所定の導電体パターン４を形成する。このとき、導電体回路パターン３と所定の導電体パターン４は連続しないように形成する。そして、この所定の導電体パターン４上に、固体状態ではプリント基板２よりも高剛性のはんだを塗布して、たわみ防止はんだ層７を設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路基板とその製造方法に関する。
【背景技術】
【０００２】
小型化の進む携帯電話や携帯端末などに組み込むため、電子回路基板の小型軽量化が著しく進んでいる。特に、電子部品が実装されるプリント基板には、軽量化のために、薄型の基板が用いられる。こうした薄型の基板は従来の基板に比べて剛性が低く、たやすくたわんでしまう。その結果、その基板に実装された電子部品やはんだに応力が伝わり、破損してしまう可能性がある。
【０００３】
特許文献１は、電子回路基板の軽量化と実装される電子部品の安全を両立させるための、薄いプリント基板上に補強板を取り付ける技術を開示する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】実開平３−１２００６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されている電子回路基板が作られる際には、補強板をプリント基板上に接着し取り付ける工数が必要とされる。また、補強板が、電子部品をプリント基板に実装する際の障碍となる可能性がある。さらに、小型化目的で、複雑な外形をした電子回路基板を折り曲げて機器に組み込む場合、補強すべき領域が複数存在するため、補強板の必要数もそれに比して増加するので、電子部品および配線を取り付ける面積が圧迫される。そのため、プリント基板の面積を補強板の取付に必要な分広げる必要がある。また電子部品取付面の裏面に補強板を取り付けると、電子回路基板の厚みが増してしまう。
【０００６】
このように、特許文献１に記載の電子回路基板は、製造の手間が増える。また、複雑な外形の場合は、補強板の分嵩張ってしまうので小型化に限界がある。
【０００７】
本発明の目的は、小型軽量かつ高剛性を有する電子回路基板とその簡便な製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の第１の観点に係る電子回路基板は、
プリント基板と、
前記プリント基板上に形成された導電体回路パターンと、
前記プリント基板上に形成された所定の導電体パターンと、
前記所定の導電体パターンに塗布され、前記プリント基板のより高い剛性を有するはんだ層と、
を含む。
【０００９】
本発明の第２の観点に係る電子回路基板の製造方法は、
プリント基板上に、はんだ接合部を有する導電体回路パターンと所定の導電体パターンとを形成する工程と、
前記はんだ接合部と前記所定の導電体パターンとを除く部分にソルダーレジスト加工を行う工程と、
前記はんだ接合部と前記所定の導電体パターンとにはんだ層を形成する工程と、
を有する。
【発明の効果】
【００１０】
本発明の電子回路基板は、たわみ防止用のはんだ層に支持されているため、その剛性が高い。また、たわみ防止はんだ層を、複雑な外形の電子回路基板に取り付けても、嵩張らない。さらに、このはんだ層の形成は、導電体パターンの設計を修正するのみで行えるので、工数の追加を必要としない。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る電子回路基板の（Ａ）上面図、（Ｂ）ＢＢ’線から見た矢視断面図、（Ｃ）側面図である。
【図２】従来の電子回路基板（Ａ）〜（Ｄ）と本発明の実施形態に係る電子回路基板（Ｅ）〜（Ｈ）の応力に対するたわみを比較した図である。（Ａ）と（Ｅ）は応力の係る前のそれぞれの電子回路基板の上面図、（Ｂ）と（Ｆ）は応力の係る前のそれぞれの電子回路基板の側面図、（Ｃ）と（Ｇ）は応力の加わる位置を示したそれぞれの電子回路基板の側面図、（Ｄ）と（Ｈ）はたわんだ状態のそれぞれの電子回路基板の側面図である。
【図３】本発明の実施形態に係る電子回路基板を各製造工程毎に示した図である。製造工程の順番に従って（１）〜（５）の番号が振られており、それぞれの製造工程における電子回路基板の上面図と対応するＢＢ’線から見た矢視断面図を示している。図中、一点破線は予定切断線を示している。
【図４】本発明の実施形態の変形例に係る電子回路基板を示す図である。（Ａ）は変形例（ａ）に係る電子回路基板を示す上面図、（Ｂ）は変形例（ｂ）に係る電子回路基板を示す上面図、（Ｃ）は変形例（ｃ）に係る電子回路基板を示す側面図、（Ｄ）は変形例（ｄ）に係る電子回路基板を示す側面図である。
【発明を実施するための形態】
【００１２】
以下、この発明の実施形態に係る電子回路基板とその製造方法について図面を参照しながら詳細に説明する。
【００１３】
（実施形態）
図１は、本発明の実施形態に係る電子回路基板１の上面図、矢視断面図、側面図を示している。これらの図に示すように、電子回路基板１は、長方形のプリント基板２、およびその一面上に配置される導電体回路パターン３、所定の導電体パターン４、電子部品５、はんだ接合部６、たわみ防止はんだ層７を備える。
【００１４】
プリント基板２は、ポリイミド、ポリエステルなどの絶縁体からなる、薄板もしくはフィルムから構成され、柔らかく、たわみやすい。
【００１５】
導電体回路パターン３は、プリント基板２の中央部に形成される。導電体は、銅などの、はんだとの結合性が良い材料を用いる。導電体回路パターン３は、電子部品５と接続されることで、電子回路を構成する。
【００１６】
所定の導電体パターン４は、プリント基板２の周縁部に位置し、導電体回路パターン３とは独立している線状に形成される。具体的には、導電体回路パターン３とプリント基板２の長辺の間の区画に合わせて２本、プリント基板２の長辺の長さにほぼ等しい長さの線状に形成される。導電体は、銅などの、はんだとの結合性が良い材料を用いる。
【００１７】
電子部品５は、導電体回路パターン３上にはんだ接合部６を介して接続され、電子回路を構成する。
【００１８】
たわみ防止はんだ層７は、所定の導電体パターン４上に形成される。はんだ材料には、固体状態において、プリント基板２よりも剛性が高いものを用いる。
【００１９】
次に、上記の本実施形態に係る電子回路基板１の効果を、たわみ防止はんだ層７を有さない従来の電子回路基板と比較して説明する。
【００２０】
図２は、従来の電子回路基板（Ａ）〜（Ｄ）と本発明の実施形態に係る電子回路基板（Ｅ）〜（Ｈ）の応力に対するたわみを比較した図である。（Ａ）と（Ｅ）は応力の係る前のそれぞれの電子回路基板の上面図、（Ｂ）と（Ｆ）は応力の係る前のそれぞれの電子回路基板の側面図、（Ｃ）と（Ｇ）は応力の加わる位置を示したそれぞれの電子回路基板の側面図、（Ｄ）と（Ｈ）はたわんだ状態のそれぞれの電子回路基板の側面図である。
【００２１】
図２（Ａ）〜（Ｄ）で順番に示すように、たわみ防止はんだ層７を有さない従来の電子回路基板１では、取付作業などで応力が加えられた際に、プリント基板２がたやすくたわんでしまう。その結果、プリント基板２上に固定されている電子部品５やはんだ接合部６に応力が伝わり、これらが破損してしまう可能性がある。
【００２２】
一方、図２（Ｅ）〜（Ｈ）で順番に示すように、本実施形態に係る電子回路基板１では、プリント基板２は、それよりも高剛性のたわみ防止はんだ層７に支持されている。そのため、加えられた応力はたわみ防止はんだ層７に効果的に吸収され、プリント基板２はあまりたわまない。結果として、プリント基板２上の電子部品５やはんだ接合部６は従来より安全となる。
【００２３】
また、図２（Ｂ）と（Ｆ）とを比較すれば分かるように、たわみ防止はんだ層７は、はんだ接合部６と同程度の厚みを有すのみであり、かつ、その上面の高さが電子部品５の上部の高さを越えないので、嵩張らない。
【００２４】
次に、本発明の実施形態に係る電子回路基板１の製造方法について説明する。図３（１）に示すように、先ず、全面に銅箔がコーティングされたシート状のプリント基板２に、サブトラクティブ法によって、必要な銅箔部分に防蝕剤をマスキングし、不要な銅箔部分をエッチングで処理することで、導電体回路パターン３および所定の導電体パターン４を形成する。このとき、所定の導電体パターン４は、導電体回路パターン３と連続しない独立したパターンとして、導電体回路パターン３の外周に形成する。具体的には、所定の導電体パターン４は、導電体回路パターン３と一点破線で示す予定切断線の間の区画に２本、切断後のプリント基板２の長辺の長さとほぼ等しい線状に形成する。また、図には示さないが、後のはんだ付け工程ではんだ付けを行う部分を除いて、プリント基板２、導電体回路パターン３はソルダーレジスト加工する。一方、所定の導電体パターン４は、全面がはんだ付けされる予定なので、露出している。続いて、図３（２）に示すように、電子部品５をプリント基板２上に実装する。具体的には、自動実装機を用いて、電子部品５の脚５１を、導電体回路パターン３の配線上に接着剤で接着する。その後、図３（３）に示すように、固体状態ではプリント基板２よりも剛性が高いはんだで、導電体回路パターン３、所定の導電体パターン４、および、電子部品５の脚５１をはんだ付けする。具体的には、フロー方式によって、電子部品５の実装されたプリント基板２を、加熱して溶かしたはんだの槽に浸し、その後、はんだが固まるまで冷ます。この結果、ソルダーレジストのない部分にはんだ付けがなされ、はんだ接合部６およびたわみ防止はんだ層７が形成される。最後に、図３（４）に示すように、プリント基板２にＶカットマシンによって切り込みを入れ、その後、プレス機で割折ることで、図３（５）に示すように、電子回路基板１が完成する。
【００２５】
なお、上記説明では、はんだ付けをフロー方式で行う場合について説明したが、はんだ付けをリフロー方式で行ってもよい。
【００２６】
この製造方法によれば、従来の製造方法の導電体回路パターン３に所定の導電体パターン４を追加するだけで、電子部品５のはんだ付け工程に付随して、たわみ防止はんだ層７が形成される。このように工数自体は増加しないことから、特許文献１の構成と比べて、製造が容易である。また、プリント基板２を切断する最後の工程では、プリント基板２に切り込みを入れて割り折るので、強い応力が発生する。この応力を小さくするために、プリント基板２に入れる切り込みを深くする必要がある。しかし、上記の製造方法では、切り込み・切断工程前にプリント基板２は応力に強くなっているので、切り込みを従来より浅くできる。
【００２７】
以上、説明したように、本発明の実施形態に係る電子回路基板１は、高剛性のはんだからなるたわみ防止はんだ層７により支持されており、たわみづらいので、プリント基板２上の電子部品５およびはんだ接合部６の安全性が従来より向上する。また、たわみ防止はんだ層７の形成は、工数の追加を必要としない。さらに、その製造方法によれば、薄いプリント基板２を用いて電子回路基板１を歩留まり良く簡便に作製することができる。
【００２８】
（実施形態の変形例）
（ａ）上述した電子回路基板１において、たわみ防止はんだ層７をプリント基板２の長辺に沿って配置する例を示したが、図４（Ａ）に示すように、短辺に沿って配置してもよい。
【００２９】
（ｂ）上述の実施形態においては、プリント基板２を長方形とし、その辺に沿ってたわみ防止はんだ層７を配置する例を示したが、プリント基板２の形状は任意である。例えば、図４（Ｂ）に示すように、円形もしくは楕円形のプリント基板２を用いて、その外周に沿ってたわみ防止はんだ層７を配置してもよい。
【００３０】
（ｃ）上述した電子回路基板１において、たわみ防止はんだ層７は電子部品５の実装面のみに形成されるが、その代わりに、図４（Ｃ）に示すように、たわみ防止はんだ層７を電子部品５の実装面とその裏面の両面に配置してもよい。この場合、裏表のたわみ防止はんだ層７が重なるように形成することが望ましい。このように形成すれば、両面のたわみ防止はんだ層７が裏表に重なっているので、材料間の熱膨張率の差によって生じる、電子回路基板１の反り曲がりが抑えられる。
【００３１】
（ｄ）上述した電子回路基板１において、たわみ防止はんだ層７は電子部品５の実装面のみに形成されるが、その代わりに、図４（Ｄ）に示すように、たわみ防止はんだ層７を電子部品５の実装面の裏面のみに形成してもよい。この場合、プリント基板２の実装面全体を利用して、導電体回路パターン３を形成し電子部品５を実装できる。
【００３２】
（ｅ）上述した電子回路基板１において、たわみ防止はんだ層７は電子部品５のランドとは連続していないが、その代わりに、たわみ防止はんだ層７を電子部品５のランドと接続してもよい。これにより、たわみ防止はんだ層７は電子部品５の放熱を助ける。即ち、たわみ防止はんだ層７は放熱層としても機能する。
【００３３】
（ｆ）上述の実施形態においては、所定の導電体パターン４を導電体回路パターン３から独立した構成としたが、導体体回路パターン３を、例えば、接地ラインや電源ラインに接続し、所定の導電体パターン４の電位を基準電位に固定するようにしてもよい。これにより、所定の導電体パターン４の帯電等を防止できる。
【００３４】
本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、本発明の範囲内で種々の実施形態が可能である。
【符号の説明】
【００３５】
１ 電子回路基板
２ プリント基板
３ 導電体回路パターン
４ 所定の導電体パターン
５ 電子部品
５１ 脚
６ はんだ接合部
７ たわみ防止はんだ層
【技術分野】
【０００１】
本発明は、電子回路基板とその製造方法に関する。
【背景技術】
【０００２】
小型化の進む携帯電話や携帯端末などに組み込むため、電子回路基板の小型軽量化が著しく進んでいる。特に、電子部品が実装されるプリント基板には、軽量化のために、薄型の基板が用いられる。こうした薄型の基板は従来の基板に比べて剛性が低く、たやすくたわんでしまう。その結果、その基板に実装された電子部品やはんだに応力が伝わり、破損してしまう可能性がある。
【０００３】
特許文献１は、電子回路基板の軽量化と実装される電子部品の安全を両立させるための、薄いプリント基板上に補強板を取り付ける技術を開示する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】実開平３−１２００６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されている電子回路基板が作られる際には、補強板をプリント基板上に接着し取り付ける工数が必要とされる。また、補強板が、電子部品をプリント基板に実装する際の障碍となる可能性がある。さらに、小型化目的で、複雑な外形をした電子回路基板を折り曲げて機器に組み込む場合、補強すべき領域が複数存在するため、補強板の必要数もそれに比して増加するので、電子部品および配線を取り付ける面積が圧迫される。そのため、プリント基板の面積を補強板の取付に必要な分広げる必要がある。また電子部品取付面の裏面に補強板を取り付けると、電子回路基板の厚みが増してしまう。
【０００６】
このように、特許文献１に記載の電子回路基板は、製造の手間が増える。また、複雑な外形の場合は、補強板の分嵩張ってしまうので小型化に限界がある。
【０００７】
本発明の目的は、小型軽量かつ高剛性を有する電子回路基板とその簡便な製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の第１の観点に係る電子回路基板は、
プリント基板と、
前記プリント基板上に形成された導電体回路パターンと、
前記プリント基板上に形成された所定の導電体パターンと、
前記所定の導電体パターンに塗布され、前記プリント基板のより高い剛性を有するはんだ層と、
を含む。
【０００９】
本発明の第２の観点に係る電子回路基板の製造方法は、
プリント基板上に、はんだ接合部を有する導電体回路パターンと所定の導電体パターンとを形成する工程と、
前記はんだ接合部と前記所定の導電体パターンとを除く部分にソルダーレジスト加工を行う工程と、
前記はんだ接合部と前記所定の導電体パターンとにはんだ層を形成する工程と、
を有する。
【発明の効果】
【００１０】
本発明の電子回路基板は、たわみ防止用のはんだ層に支持されているため、その剛性が高い。また、たわみ防止はんだ層を、複雑な外形の電子回路基板に取り付けても、嵩張らない。さらに、このはんだ層の形成は、導電体パターンの設計を修正するのみで行えるので、工数の追加を必要としない。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る電子回路基板の（Ａ）上面図、（Ｂ）ＢＢ’線から見た矢視断面図、（Ｃ）側面図である。
【図２】従来の電子回路基板（Ａ）〜（Ｄ）と本発明の実施形態に係る電子回路基板（Ｅ）〜（Ｈ）の応力に対するたわみを比較した図である。（Ａ）と（Ｅ）は応力の係る前のそれぞれの電子回路基板の上面図、（Ｂ）と（Ｆ）は応力の係る前のそれぞれの電子回路基板の側面図、（Ｃ）と（Ｇ）は応力の加わる位置を示したそれぞれの電子回路基板の側面図、（Ｄ）と（Ｈ）はたわんだ状態のそれぞれの電子回路基板の側面図である。
【図３】本発明の実施形態に係る電子回路基板を各製造工程毎に示した図である。製造工程の順番に従って（１）〜（５）の番号が振られており、それぞれの製造工程における電子回路基板の上面図と対応するＢＢ’線から見た矢視断面図を示している。図中、一点破線は予定切断線を示している。
【図４】本発明の実施形態の変形例に係る電子回路基板を示す図である。（Ａ）は変形例（ａ）に係る電子回路基板を示す上面図、（Ｂ）は変形例（ｂ）に係る電子回路基板を示す上面図、（Ｃ）は変形例（ｃ）に係る電子回路基板を示す側面図、（Ｄ）は変形例（ｄ）に係る電子回路基板を示す側面図である。
【発明を実施するための形態】
【００１２】
以下、この発明の実施形態に係る電子回路基板とその製造方法について図面を参照しながら詳細に説明する。
【００１３】
（実施形態）
図１は、本発明の実施形態に係る電子回路基板１の上面図、矢視断面図、側面図を示している。これらの図に示すように、電子回路基板１は、長方形のプリント基板２、およびその一面上に配置される導電体回路パターン３、所定の導電体パターン４、電子部品５、はんだ接合部６、たわみ防止はんだ層７を備える。
【００１４】
プリント基板２は、ポリイミド、ポリエステルなどの絶縁体からなる、薄板もしくはフィルムから構成され、柔らかく、たわみやすい。
【００１５】
導電体回路パターン３は、プリント基板２の中央部に形成される。導電体は、銅などの、はんだとの結合性が良い材料を用いる。導電体回路パターン３は、電子部品５と接続されることで、電子回路を構成する。
【００１６】
所定の導電体パターン４は、プリント基板２の周縁部に位置し、導電体回路パターン３とは独立している線状に形成される。具体的には、導電体回路パターン３とプリント基板２の長辺の間の区画に合わせて２本、プリント基板２の長辺の長さにほぼ等しい長さの線状に形成される。導電体は、銅などの、はんだとの結合性が良い材料を用いる。
【００１７】
電子部品５は、導電体回路パターン３上にはんだ接合部６を介して接続され、電子回路を構成する。
【００１８】
たわみ防止はんだ層７は、所定の導電体パターン４上に形成される。はんだ材料には、固体状態において、プリント基板２よりも剛性が高いものを用いる。
【００１９】
次に、上記の本実施形態に係る電子回路基板１の効果を、たわみ防止はんだ層７を有さない従来の電子回路基板と比較して説明する。
【００２０】
図２は、従来の電子回路基板（Ａ）〜（Ｄ）と本発明の実施形態に係る電子回路基板（Ｅ）〜（Ｈ）の応力に対するたわみを比較した図である。（Ａ）と（Ｅ）は応力の係る前のそれぞれの電子回路基板の上面図、（Ｂ）と（Ｆ）は応力の係る前のそれぞれの電子回路基板の側面図、（Ｃ）と（Ｇ）は応力の加わる位置を示したそれぞれの電子回路基板の側面図、（Ｄ）と（Ｈ）はたわんだ状態のそれぞれの電子回路基板の側面図である。
【００２１】
図２（Ａ）〜（Ｄ）で順番に示すように、たわみ防止はんだ層７を有さない従来の電子回路基板１では、取付作業などで応力が加えられた際に、プリント基板２がたやすくたわんでしまう。その結果、プリント基板２上に固定されている電子部品５やはんだ接合部６に応力が伝わり、これらが破損してしまう可能性がある。
【００２２】
一方、図２（Ｅ）〜（Ｈ）で順番に示すように、本実施形態に係る電子回路基板１では、プリント基板２は、それよりも高剛性のたわみ防止はんだ層７に支持されている。そのため、加えられた応力はたわみ防止はんだ層７に効果的に吸収され、プリント基板２はあまりたわまない。結果として、プリント基板２上の電子部品５やはんだ接合部６は従来より安全となる。
【００２３】
また、図２（Ｂ）と（Ｆ）とを比較すれば分かるように、たわみ防止はんだ層７は、はんだ接合部６と同程度の厚みを有すのみであり、かつ、その上面の高さが電子部品５の上部の高さを越えないので、嵩張らない。
【００２４】
次に、本発明の実施形態に係る電子回路基板１の製造方法について説明する。図３（１）に示すように、先ず、全面に銅箔がコーティングされたシート状のプリント基板２に、サブトラクティブ法によって、必要な銅箔部分に防蝕剤をマスキングし、不要な銅箔部分をエッチングで処理することで、導電体回路パターン３および所定の導電体パターン４を形成する。このとき、所定の導電体パターン４は、導電体回路パターン３と連続しない独立したパターンとして、導電体回路パターン３の外周に形成する。具体的には、所定の導電体パターン４は、導電体回路パターン３と一点破線で示す予定切断線の間の区画に２本、切断後のプリント基板２の長辺の長さとほぼ等しい線状に形成する。また、図には示さないが、後のはんだ付け工程ではんだ付けを行う部分を除いて、プリント基板２、導電体回路パターン３はソルダーレジスト加工する。一方、所定の導電体パターン４は、全面がはんだ付けされる予定なので、露出している。続いて、図３（２）に示すように、電子部品５をプリント基板２上に実装する。具体的には、自動実装機を用いて、電子部品５の脚５１を、導電体回路パターン３の配線上に接着剤で接着する。その後、図３（３）に示すように、固体状態ではプリント基板２よりも剛性が高いはんだで、導電体回路パターン３、所定の導電体パターン４、および、電子部品５の脚５１をはんだ付けする。具体的には、フロー方式によって、電子部品５の実装されたプリント基板２を、加熱して溶かしたはんだの槽に浸し、その後、はんだが固まるまで冷ます。この結果、ソルダーレジストのない部分にはんだ付けがなされ、はんだ接合部６およびたわみ防止はんだ層７が形成される。最後に、図３（４）に示すように、プリント基板２にＶカットマシンによって切り込みを入れ、その後、プレス機で割折ることで、図３（５）に示すように、電子回路基板１が完成する。
【００２５】
なお、上記説明では、はんだ付けをフロー方式で行う場合について説明したが、はんだ付けをリフロー方式で行ってもよい。
【００２６】
この製造方法によれば、従来の製造方法の導電体回路パターン３に所定の導電体パターン４を追加するだけで、電子部品５のはんだ付け工程に付随して、たわみ防止はんだ層７が形成される。このように工数自体は増加しないことから、特許文献１の構成と比べて、製造が容易である。また、プリント基板２を切断する最後の工程では、プリント基板２に切り込みを入れて割り折るので、強い応力が発生する。この応力を小さくするために、プリント基板２に入れる切り込みを深くする必要がある。しかし、上記の製造方法では、切り込み・切断工程前にプリント基板２は応力に強くなっているので、切り込みを従来より浅くできる。
【００２７】
以上、説明したように、本発明の実施形態に係る電子回路基板１は、高剛性のはんだからなるたわみ防止はんだ層７により支持されており、たわみづらいので、プリント基板２上の電子部品５およびはんだ接合部６の安全性が従来より向上する。また、たわみ防止はんだ層７の形成は、工数の追加を必要としない。さらに、その製造方法によれば、薄いプリント基板２を用いて電子回路基板１を歩留まり良く簡便に作製することができる。
【００２８】
（実施形態の変形例）
（ａ）上述した電子回路基板１において、たわみ防止はんだ層７をプリント基板２の長辺に沿って配置する例を示したが、図４（Ａ）に示すように、短辺に沿って配置してもよい。
【００２９】
（ｂ）上述の実施形態においては、プリント基板２を長方形とし、その辺に沿ってたわみ防止はんだ層７を配置する例を示したが、プリント基板２の形状は任意である。例えば、図４（Ｂ）に示すように、円形もしくは楕円形のプリント基板２を用いて、その外周に沿ってたわみ防止はんだ層７を配置してもよい。
【００３０】
（ｃ）上述した電子回路基板１において、たわみ防止はんだ層７は電子部品５の実装面のみに形成されるが、その代わりに、図４（Ｃ）に示すように、たわみ防止はんだ層７を電子部品５の実装面とその裏面の両面に配置してもよい。この場合、裏表のたわみ防止はんだ層７が重なるように形成することが望ましい。このように形成すれば、両面のたわみ防止はんだ層７が裏表に重なっているので、材料間の熱膨張率の差によって生じる、電子回路基板１の反り曲がりが抑えられる。
【００３１】
（ｄ）上述した電子回路基板１において、たわみ防止はんだ層７は電子部品５の実装面のみに形成されるが、その代わりに、図４（Ｄ）に示すように、たわみ防止はんだ層７を電子部品５の実装面の裏面のみに形成してもよい。この場合、プリント基板２の実装面全体を利用して、導電体回路パターン３を形成し電子部品５を実装できる。
【００３２】
（ｅ）上述した電子回路基板１において、たわみ防止はんだ層７は電子部品５のランドとは連続していないが、その代わりに、たわみ防止はんだ層７を電子部品５のランドと接続してもよい。これにより、たわみ防止はんだ層７は電子部品５の放熱を助ける。即ち、たわみ防止はんだ層７は放熱層としても機能する。
【００３３】
（ｆ）上述の実施形態においては、所定の導電体パターン４を導電体回路パターン３から独立した構成としたが、導体体回路パターン３を、例えば、接地ラインや電源ラインに接続し、所定の導電体パターン４の電位を基準電位に固定するようにしてもよい。これにより、所定の導電体パターン４の帯電等を防止できる。
【００３４】
本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、本発明の範囲内で種々の実施形態が可能である。
【符号の説明】
【００３５】
１ 電子回路基板
２ プリント基板
３ 導電体回路パターン
４ 所定の導電体パターン
５ 電子部品
５１ 脚
６ はんだ接合部
７ たわみ防止はんだ層
【特許請求の範囲】
【請求項１】
プリント基板と、
前記プリント基板上に形成された導電体回路パターンと、
前記プリント基板上に形成された所定の導電体パターンと、
前記所定の導電体パターンに塗布され、前記プリント基板のより高い剛性を有するはんだ層と、
を含む電子回路基板。
【請求項２】
前記プリント基板は長方形であり、
前記所定の導電体パターンは、前記プリント基板の辺に平行に配置されている、
ことを特徴とする請求項１に記載の電子回路基板。
【請求項３】
前記プリント基板は円形もしくは楕円形であり、
前記所定の導電体パターンは、前記プリント基板の外周にそって配置されている、
ことを特徴とする請求項１に記載の電子回路基板。
【請求項４】
前記所定の導電体パターンは、前記プリント基板の両面に形成されており、
一面から他面に向けて投影したとき、一面上の前記所定の導電体パターンの部分と、他面上の前記所定の導電体パターンの部分とが、実質的に一致する、
ことを特徴とする請求項１から３のいずれか１項に記載の電子回路基板。
【請求項５】
前記所定の導電体パターンは、前記プリント基板の、前記導電体回路パターンの形成された面の他面に形成される、
ことを特徴とする請求項１から３のいずれか１項に記載の電子回路基板。
【請求項６】
前記導電体回路パターンと前記所定の導電体パターンとは、実質的に同一の材質から構成されている、
ことを特徴とする請求項１から５のいずれか１項に記載の電子回路基板。
【請求項７】
前記導電体回路パターンには、電子部品がはんだにより接続されており、
前記所定の導電体パターンに塗布されたはんだ層と、前記導電体回路パターンと電子部品とを接続するはんだとは、実質的に同一の材質を有する、
ことを特徴とする請求項１から６のいずれか１項に記載の電子回路基板。
【請求項８】
電子回路基板の製造方法であって、
プリント基板上に、はんだ接合部を有する導電体回路パターンと所定の導電体パターンとを形成する工程と、
前記はんだ接合部と前記所定の導電体パターンとを除く部分にソルダーレジスト加工を行う工程と、
前記はんだ接合部と前記所定の導電体パターンとにはんだ層を形成する工程と、
を有する電子回路基板の製造方法。
【請求項９】
前記導電体回路パターンと前記所定の導電体パターンとを形成する工程は、
導体層を形成する工程と、
該導体層をパターニングして、前記導電体回路パターンと前記所定の導電体パターンを形成する工程と、
から構成される、ことを特徴とする請求項８に記載の電子回路基板の製造方法。
【請求項１０】
前記はんだ接合部に電子部品を配置する工程を備え、
前記はんだ層を形成する工程は、前記はんだ接合部と前記電子部品とを前記はんだ層により接続する工程を含む、
ことを特徴とする請求項９に記載の電子回路基板の製造方法。
【請求項１１】
前記はんだ層を形成する工程は、前記電子回路基板より剛性の高いはんだ層を前記所定の導電体パターン上に形成する工程を含む、
ことを特徴とする請求項１０に記載の電子回路基板の製造方法。
【請求項１】
プリント基板と、
前記プリント基板上に形成された導電体回路パターンと、
前記プリント基板上に形成された所定の導電体パターンと、
前記所定の導電体パターンに塗布され、前記プリント基板のより高い剛性を有するはんだ層と、
を含む電子回路基板。
【請求項２】
前記プリント基板は長方形であり、
前記所定の導電体パターンは、前記プリント基板の辺に平行に配置されている、
ことを特徴とする請求項１に記載の電子回路基板。
【請求項３】
前記プリント基板は円形もしくは楕円形であり、
前記所定の導電体パターンは、前記プリント基板の外周にそって配置されている、
ことを特徴とする請求項１に記載の電子回路基板。
【請求項４】
前記所定の導電体パターンは、前記プリント基板の両面に形成されており、
一面から他面に向けて投影したとき、一面上の前記所定の導電体パターンの部分と、他面上の前記所定の導電体パターンの部分とが、実質的に一致する、
ことを特徴とする請求項１から３のいずれか１項に記載の電子回路基板。
【請求項５】
前記所定の導電体パターンは、前記プリント基板の、前記導電体回路パターンの形成された面の他面に形成される、
ことを特徴とする請求項１から３のいずれか１項に記載の電子回路基板。
【請求項６】
前記導電体回路パターンと前記所定の導電体パターンとは、実質的に同一の材質から構成されている、
ことを特徴とする請求項１から５のいずれか１項に記載の電子回路基板。
【請求項７】
前記導電体回路パターンには、電子部品がはんだにより接続されており、
前記所定の導電体パターンに塗布されたはんだ層と、前記導電体回路パターンと電子部品とを接続するはんだとは、実質的に同一の材質を有する、
ことを特徴とする請求項１から６のいずれか１項に記載の電子回路基板。
【請求項８】
電子回路基板の製造方法であって、
プリント基板上に、はんだ接合部を有する導電体回路パターンと所定の導電体パターンとを形成する工程と、
前記はんだ接合部と前記所定の導電体パターンとを除く部分にソルダーレジスト加工を行う工程と、
前記はんだ接合部と前記所定の導電体パターンとにはんだ層を形成する工程と、
を有する電子回路基板の製造方法。
【請求項９】
前記導電体回路パターンと前記所定の導電体パターンとを形成する工程は、
導体層を形成する工程と、
該導体層をパターニングして、前記導電体回路パターンと前記所定の導電体パターンを形成する工程と、
から構成される、ことを特徴とする請求項８に記載の電子回路基板の製造方法。
【請求項１０】
前記はんだ接合部に電子部品を配置する工程を備え、
前記はんだ層を形成する工程は、前記はんだ接合部と前記電子部品とを前記はんだ層により接続する工程を含む、
ことを特徴とする請求項９に記載の電子回路基板の製造方法。
【請求項１１】
前記はんだ層を形成する工程は、前記電子回路基板より剛性の高いはんだ層を前記所定の導電体パターン上に形成する工程を含む、
ことを特徴とする請求項１０に記載の電子回路基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−３５３３０（Ｐ２０１１−３５３３０Ａ）
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願番号】特願２００９−１８２７９８（Ｐ２００９−１８２７９８）
【出願日】平成２１年８月５日（２００９．８．５）
【出願人】（３０００２２３５３）ＮＥＣライティング株式会社 (483)
【Ｆターム（参考）】
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願日】平成２１年８月５日（２００９．８．５）
【出願人】（３０００２２３５３）ＮＥＣライティング株式会社 (483)
【Ｆターム（参考）】
[ Back to top ]