電子装置
【課題】複数のスイッチング素子が配置された領域の周辺部の切断を行う必要がないと共に、周辺部に保護素子を設ける必要がない静電対策手段を備える電子装置を提供する。
【解決手段】複数の走査線１４と、複数の走査線１４と交差する複数の信号線１２と、複数の走査線１４と複数の信号線１２の交差点１６に対応してそれぞれ設けられた複数のスイッチング素子４０と、複数のスイッチング素子４０が配置されたスイッチング素子配置領域２０の外側で、複数の走査線１４と複数の信号線１２とに接続された共通接続部材１０であって、固有抵抗値が可変な材料から成る共通接続部材１０と、を備える。
【解決手段】複数の走査線１４と、複数の走査線１４と交差する複数の信号線１２と、複数の走査線１４と複数の信号線１２の交差点１６に対応してそれぞれ設けられた複数のスイッチング素子４０と、複数のスイッチング素子４０が配置されたスイッチング素子配置領域２０の外側で、複数の走査線１４と複数の信号線１２とに接続された共通接続部材１０であって、固有抵抗値が可変な材料から成る共通接続部材１０と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関し、特に、マトリックス状に複数のスイッチング素子が配置された電子装置に関する。
【背景技術】
【０００２】
マトリックス状に複数のスイッチング素子が配置された電子装置、特に、絶縁基板上に複数のスイッチング素子が配置された電子装置は、静電気の影響を受けて、スイッチング素子の特性が変化したり、スイッチング素子が破壊されたりすることを防止するために、マトリックス状に配置された複数のスイッチング素子の周辺部に出した信号線と走査線とを共通に接続しておき、大きな静電気が発生する可能性が低くなった段階で共通接続部が設けられた周辺部を切断することが提案されている（特許文献１参照）。
【０００３】
一方、このような周辺部の切断を行わなくていいように、薄膜トランジスタで作成したリングダイオード等の保護素子を信号線や走査線と共通接続配線との間に設けることも提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１３０２７３号
【特許文献２】特表２００４−５３８５１２号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、共通接続部が設けられた周辺部を後に切断する方法では、切断時での静電気に対しては無防備である。また、基板がガラス基板の場合には、周辺部の切断は比較的容易に行えるが、フレキシブル基板を採用した場合には、ガラス基板のように周辺部を切断することが難しい上に、静電気がガラス基板の場合よりもさらに発生する可能性がある。
【０００６】
一方、薄膜トランジスタで作成したリングダイオード等の保護素子を信号線や走査線と共通接続配線との間に設ける方法（特許文献２参照）では、保護素子が負荷になる場合があり、設計が複雑になるという問題があった。
【０００７】
本発明の主な目的は、複数のスイッチング素子が配置された領域の周辺部の切断を行う必要がないと共に、周辺部に保護素子を設ける必要がない静電対策手段を備える電子装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、
複数の走査線と、
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と前記複数の信号線の交差点に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数のスイッチング素子が配置されたスイッチング素子配置領域の外側で、前記複数の走査線と前記複数の信号線とに接続された共通接続部材であって、固有抵抗値が可変な材料から成る前記共通接続部材と、を備える電子装置が提供される。
【０００９】
好ましくは、前記共通接続部材は、固有抵抗値が可逆的に可変な材料から成る。
【００１０】
また、好ましくは、前記固有抵抗値が可変な材料は、前記材料への光の照射または前記材料が存在している環境の変更によって固有抵抗値が変化する材料である。
【００１１】
また、好ましくは、前記固有抵抗値が可変な材料は、前記材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光の照射または１０−４Ｐａ以下の真空雰囲気に晒すことによって照射前の固有抵抗値よりも低い固有抵抗値に変化し、大気雰囲気、酸素雰囲気、水蒸気雰囲気または水に晒すと、晒す前の固有抵抗値よりも高い固有抵抗値に変化する材料である。
【００１２】
好ましくは、前記固有抵抗値が可変な材料は、酸化物半導体である。
【００１３】
好ましくは、前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物である。
【００１４】
好ましくは、前記酸化物半導体がＩｎを含む酸化物である。
【００１５】
好ましくは、前記共通接続部材は、前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜で覆われている。
【００１６】
好ましくは、前記酸化物半導体がＩｎ、ＧａおよびＺｎの三種の元素の酸化物であり、前記共通接続部材は、４３０ｎｍ以下の波長の光を通さない膜で覆われている。
【００１７】
好ましくは、前記スイッチング素子が電界効果トランジスタであり、前記走査線は前記電界効果トランジスタのゲートに接続され、前記信号線は、前記電界効果トランジスタのソースおよびドレインのいずれか一方に接続されている。
【００１８】
好ましくは、前記電子装置は画像表示装置である。
【００１９】
好ましくは、前記電子装置は画像検出装置である。
【００２０】
また、本発明によれば、
複数の走査線と、
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と前記複数の信号線の交差点に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数のスイッチング素子が配置されたスイッチング素子配置領域の外側で、前記複数の走査線と前記複数の信号線とに接続された共通接続部材であって、固有抵抗値が可変な材料から成る前記共通接続部材と、を備える基板を形成する工程と、
前記共通接続部材を低抵抗化する工程と、
を備える電子装置の製造方法が提供される、
【００２１】
好ましくは、前記共通接続部材は、固有抵抗値が可逆的に可変な材料から成る。
【００２２】
また、好ましくは、前記固有抵抗値が可変な材料は、前記材料への光の照射または前記材料が存在している環境の変更によって固有抵抗値が変化する材料である。
【００２３】
好ましくは、前記固有抵抗値が可変な材料は、前記材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光の照射または１０−４Ｐａ以下の真空雰囲気に晒すことによって照射前の固有抵抗値よりも低い固有抵抗値に変化し、大気雰囲気、酸素雰囲気、水蒸気雰囲気または水に晒すと、晒す前の固有抵抗値よりも高い固有抵抗値に変化する材料である。
【００２４】
好ましくは、前記固有抵抗値が可変な材料は、酸化物半導体である。
【００２５】
好ましくは、前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物である。
【００２６】
好ましくは、前記酸化物半導体がＩｎを含む酸化物である。
【００２７】
好ましくは、前記共通接続部材を低抵抗化する工程は、前記共通接続部材に前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を照射する工程を含む。
【００２８】
好ましくは、前記共通接続部材を低抵抗化する工程の後に、前記基板を実装する工程をさらに備える。
【００２９】
好ましくは、前記共通接続部材を低抵抗化する工程の後に、前記共通接続部材を、前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜で覆う工程をさらに備える。
【００３０】
好ましくは、前記酸化物半導体がＩｎ、ＧａおよびＺｎの三種の元素の酸化物であり、前記共通接続部材を低抵抗化する工程の後に、前記共通接続部材を、４３０ｎｍ以下の波長の光を通さない膜で覆う工程をさらに備える。
【００３１】
好ましくは、前記スイッチング素子が電界効果トランジスタであり、前記走査線は前記電界効果トランジスタのゲートに接続され、前記信号線は、前記電界効果トランジスタのソースおよびドレインのいずれか一方に接続されている。
【発明の効果】
【００３２】
本発明によれば、複数のスイッチング素子が配置された領域の周辺部の切断を行う必要がないと共に、周辺部に保護素子を設ける必要がない静電対策手段を備える電子装置が提供される。
【図面の簡単な説明】
【００３３】
【図１】本発明の好ましい実施の形態の電子装置を説明するための概略図である。
【図２】本発明の好ましい実施の形態の電子装置の画素部の他の例を説明するための図である。
【図３】本発明の好ましい実施の形態の電子装置の画素部のさらに他の例を説明するための図である。
【図４】本発明の好ましい実施の形態の電子装置の画素部の構造を説明するための概略縦断面図である。
【図５】図１のＣ部のＸ５−Ｘ５線概略縦断面図である。
【図６】図１のＡ部のＸ６−Ｘ６線概略縦断面図である。
【図７】図１のＢ部のＸ７−Ｘ７線概略縦断面図である。
【図８】ＩＧＺＯ膜の光照射による抵抗値変化を説明するための図である。
【図９】本発明の好ましい実施の形態の電子装置の製造方法を説明するための画素部の概略縦断面図である。
【図１０】本発明の好ましい実施の形態の電子装置の製造方法を説明するための画素部の概略縦断面図である。
【図１１】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＣ部のＸ５−Ｘ５線概略縦断面図である。
【図１２】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＣ部のＸ５−Ｘ５線概略縦断面図である。
【図１３】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＡ部のＸ６−Ｘ６線概略縦断面図である。
【図１４】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＡ部のＸ６−Ｘ６線概略縦断面図である。
【図１５】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＢ部のＸ７−Ｘ７線概略縦断面図である。
【図１６】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＢ部のＸ７−Ｘ７線概略縦断面図である。
【発明を実施するための形態】
【００３４】
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
【００３５】
（第１の実施の形態）
図１ を参照すれば、本発明の好ましい第１の実施の形態の電子装置１は、スイッチング素子としての薄膜トランジスタ４０が複数配置されたスイッチング素子配置領域２０と、スイッチング素子配置領域２０の外側に設けられた共通配線１０とを備えている。この電子装置１は光学部材７０で光を電荷に変えて蓄積容量６０に蓄え電位を発生させ、その電位を薄膜トランジスタ４０がスイッチング素子として読み出す構成になっている。この光学部材７０を液晶、電子ペーパ用インク材料等にした場合は、蓄積容量６０と光学部材７０が並列配置となり図２のように配置される。光学部材７０がエレクトロルミネッセンス部材のような駆動電流が必要な部材の場合も、基本は蓄積容量６０と光学部材７０の直並列配置となる。すなわち、図３に示すように、電源線Ｖｄｄと接地電位８２との間に、エレクトロルミネッセンス部材等の光学部材７０と駆動用トランジスタ９０が直列に接続され、駆動用トランジスタ９０のゲート電極９２とドレイン電極との間に蓄積容量６０が設けられ、並列配置した蓄積容量６０およびゲート電極９２と信号線１２との間にスイッチング素子としての薄膜トランジスタ４０が接続されている。
【００３６】
再び、図１を参照すれば、複数の走査線１４が行方向（紙面横方向）に互いに平行に配置され、複数の信号線１２が列方向（紙面縦方向）に互いに平行に配置されている。複数の走査線１４および複数の信号線１２は、スイッチング素子配置領域２０の外側で共通配線１０に接続されている。
【００３７】
複数の走査線１４と複数の信号線１２は複数の交差点１６で互い交差し、各交差点１６に対応して各画素部３０が配置されている。各画素部３０は、薄膜トランジスタ４０と、光学部材７０と、蓄積容量６０とを備えている。
【００３８】
各行に配置された複数の薄膜トランジスタ４０のゲート電極４２が各行の走査線１４に接続されている。各列に配置された複数の薄膜トランジスタ４０のドレイン電極５４が各列の信号線１２に接続されている。薄膜トランジスタ４０のソース電極５２は、蓄積容量６０の蓄積容量上部電極６６と、光学部材７０の画素電極６８に接続されている。蓄積容量６０の蓄積容量下部電極６２は接地電位８２に接続されている。
【００３９】
次に、図４を参照して、各画素部３０について説明する。
【００４０】
基板１１０の表面上には、蓄積容量６０および薄膜トランジスタ４０が設けられている。蓄積容量６０は、蓄積容量上部電極６６と、蓄積容量下部電極６２と、これらの電極間にある誘電体層１１４（この誘電体層１１４は、絶縁膜としても機能する）によって構成されている。
【００４１】
薄膜トランジスタ４０は、ゲート電極４２と、ゲート電極４２を覆って設けられた誘電体層１１４と、誘電体層１１４を介して、ゲート電極４２上およびゲート電極４２の両側に設けられた活性層４６と、活性層４６のゲート電極４２直上を覆って設けられた保護層４８と、ゲート電極４２の両側にそれぞれ設けられたソース電極５２およびドレイン電極５４とを備えている。保護層４８の幅はゲート電極４２の幅より小さく構成されておりソース電極５２およびドレイン電極５４は保護層４８の両側で活性層４６とそれぞれ接続されている。ソース電極５２の端部５３およびドレイン電極５４の端部５５は活性層４６上に延在して設けられている。
【００４２】
ソース電極５２、ドレイン電極５４および蓄積容量上部電極６６は同じ配線層１２０で形成されており、ソース電極５２と蓄積容量上部電極６６は接続されている。なお、ゲート電極４２と蓄積容量下部電極６２も同じ配線層１１２で形成されている。
【００４３】
蓄積容量６０および薄膜トランジスタ４０上に、層間絶縁膜１２２が設けられている。蓄積容量上部電極６６上の層間絶縁膜１２２にはコンタクトホール９４が設けられている。層間絶縁膜１２２上に、画素電極６８が設けられている。電荷収集電極６８は、コンタクトホール９４を介して、蓄積容量上部電極６６と接続されている。
【００４４】
スイッチング素子配置領域１０（図１参照）に対向して対向電極８４が設けられている。各画素電極６８、光学部材層１２６および対向電極８４により画素毎の各光学部材７０を構成している。共通電極１０（図１参照）は平面視で対向電極８４の外側に設けられている。
【００４５】
画素電極３０と対向電極８４との間の光学部材層１２６として、液晶等の光の透過や反射等を制御可能な材料を配置すれば、電子装置１は図２に示すような構成で液晶表示装置等の画像表示装置として機能し、エレクトロルミネセンス材料等を配置すれば、電子装置１は図３に示すような構成でエレクトロルミネセンス表示装置等の画像表示装置として機能し、電子ペーパ用インク、電子粉流体等を配置すれば、電子装置１は電子ペーパ等の画像表示装置として機能する。これらの場合に、例えば、各画素電極６８に与える電圧や電流を薄膜トランジスタ４０で個々に制御して各画素電極６８と対向電極８４との間の電界等を画素毎に制御して表示の制御を行う。
【００４６】
画素電極６８と対向電極との間の光学部材層１２６として、光を電荷に変換する光電変換層を配置すれば、電子装置１は画像検出装置等として機能する。その場合には、例えば構成を図１のようにし、複数の画素電極６８と対向電極との間に所定の電位差を与えておき、発生した電荷を画素毎に薄膜トランジスタ４０を介して読み出すことで、検出された画像情報を得る。さらにＸ線等の放射線を可視光等に変換可能なシンチレータを設ければ、間接変換型放射線撮像装置として使用することもできる。
【００４７】
図５を参照すれば、共通配線１０は、基板１１０上の誘電体層１１４上に形成されている。共通配線１０は、保護膜１３０で覆われている。図５は、図１のＣ部の拡大部分概略断面図であるが、図１のＤ部も同じ構造である。
【００４８】
図６を参照すれば、信号線１２と共通配線１０との交点においては、基板１１０上の誘電体層１１４上に共通配線１０が設けられ、共通配線１０上に、信号線１２の端部が設けられている。共通配線１０は、信号線１２を介して保護膜１３０で覆われている。信号線１２は、ソース電極５２、ドレイン電極５４と同じ配線層１２０で形成され、ドレイン電極５４と繋がっている。
【００４９】
図７を参照すれば、走査線１４と共通配線１０との交点においては、基板１１０上に走査線１４が設けられ、走査線１４上に誘電体層１１４が設けられている。誘電体層１１４上に共通配線１０が設けられている。共通配線１０と走査線１４とは、接続部５５によって接続されている。接続部５５の一端は、誘電体層１１４に設けたコンタクトホール１１５を介して、走査線１４と接続され、接続部５５の他端は、共通配線１０上に設けられている。共通配線１０は、接続部５５を介して保護膜１３０で覆われている。接続部５５は、ソース電極５２、ドレイン電極５４と同じ配線層１２０で形成されている。走査線１４はゲート電極４２と同じ配線層１１２で形成され、ゲート電極４２と繋がっている。
【００５０】
このように、ゲート電極４２は走査線１４と繋がっており、走査線１４は、接続部５５を介して共通配線１０と繋がっており、共通配線１０は信号線１２と繋がっており、信号線１２はドレイン電極５４と繋がっているので、ゲート電極４２は共通配線１０を介してドレイン電極５４と繋がっている。
【００５１】
本実施の形態では、薄膜トランジスタ４０の活性層４６および共通配線１０に、酸化物半導体の一種であるＩＧＺＯ（In-Ga-Zn-Oxide）を用いた。ＩＧＺＯは、図６に示すように、ＩＧＺＯのバンドギャップに相当するエネルギーを有する光の波長以下の波長の光、好ましくは４３０ｎｍ以下の波長の光、の照射によって、絶縁性（１０×１０１０Ωｃｍのオーダー）から導電性（１０×１０２Ωｃｍのオーダー）に固有抵抗値が変化し、また、大気雰囲気、酸素雰囲気、水蒸気雰囲気または水が存在する環境に晒したり、特に長時間放置したりすると、導電性（１０×１０２Ωｃｍのオーダー）から絶縁性（１０×１０１０Ωｃｍのオーダー）に固有抵抗値が変化する材料である。この導電性から絶縁性への変化および絶縁性から導電性への変化は可逆的である。ＩＧＺＯは、このように、ＩＧＺＯへの光の照射または、ＩＧＺＯが存在している雰囲気の変更によって固有抵抗値が変化する材料である。なお、図６は、光照射によるＩＧＺＯの抵抗変化を表す図であるが、照射する光の波長は３６０〜４６０ｎｍであり、入射フォトン数１×１０１５photons/ｃｍ２の場合の抵抗変化を示している。
【００５２】
また、共通配線１０を覆っている保護膜１３０（図３、４、５参照）は、ＩＧＺＯのバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜であり、好ましくは４３０ｎｍ以下の波長の光を通さない膜である。保護膜１３０は、有機膜または無機膜で構成され全ての工程が終了後、共通配線の上を覆うことで光が当たらないようにできる。また、全ての工程を終了後、実装時に筐体で光が当たらないようにすることでも対処できる。実際には共通配線１０の上に信号線１２、もしくは接続部５５が共通配線１０上に乗っているため配線後は上部からの光はかなり減衰する。そのためコンタクト部は高抵抗化しやすいため、ESD対策としては光を基板１１０の下方から照射する場合もある。
【００５３】
次に、本実施の形態の電子装置１の製造方法を説明する。
【００５４】
図９（ａ）、図１１（ａ）、図１３（ａ）、図１５（ａ）に示すように、まず、基板１１０として、絶縁基板であるガラス基板を使用し、基板１１０上にスパッタ法により配線層１１２を形成する。その後、フォトリソグラフィ技術、エッチング技術により所望の形に加工して、ゲート電極４２、蓄積容量下部電極６２および走査線１４を形成する。配線層１１２の電極材料としては、例えば、Ｍｏ、Ａｌ、Ｔｉ、Ｃｕ、Ｔａ等の金属、もしくはＡｌ−Ｎｄ等の合金、ＩｎＳｎＯ等の酸化物導電膜またはこれらの多層膜が好ましく用いられる。
【００５５】
次に、図９（ｂ）、図１１（ｂ）、図１３（ｂ）、図１５（ｂ）に示すように、誘電体層１１４、活性層４６および保護膜４８を形成する。誘電体層１１４はＳｉＯ２をスパッタ法により成膜して形成し、活性層４６はＩＧＺＯをスパッタ法により成膜して形成し、保護膜４８もスパッタ法により形成した。
【００５６】
その後、図９（ｃ）、図１１（ｃ）、図１３（ｃ）、図１５（ｃ）に示すように、保護膜４８および活性層４６をフォトリソグラフィ技術、エッチング技術により所望の形に加工して、薄膜トランジスタ４０の活性層４６および保護膜４８とすると共に、活性層４６と同じ層で共通配線１０を形成した。なお。誘電体層１１４は加工せず、そのまま残した。
【００５７】
次に、誘電体層１１４にコンタクトホール１１５（図１５（ｃ）参照）をフォトリソグラフィ技術、エッチング技術により形成する。
【００５８】
配線層１２０をスパッタ法により形成する。その後、図１０（ａ）、図１２（ａ）、図１４（ａ）、図１６（ａ）に示すように、配線層１２０をフォトリソグラフィ技術、エッチング技術により所望の形に加工して、薄膜トランジスタ４０のソース電極５２、ドレイン電極５４、蓄積容量上部電極６６、ドレイン電極５４と蓄積容量上部電極６６の接続部、信号線１２および接続部５５を形成する。
【００５９】
信号線１２は共通配線１０と接続される（図６、図１４（ａ）参照）。接続部５５は誘電体層１１４に設けたコンタクトホール１１５を介して、走査線１４と接続されると共に、共通配線１０に接続される（図７、図１６（ａ）参照）。このようにして、走査線１４は共通配線１０を介して信号線１２と接続され、走査線１４にはゲート電極４２が接続されており、信号線１２にはドレイン電極５４が接続されているので、ゲート電極４２は共通配線１０を介してドレイン電極５４と接続される。
【００６０】
その後、図１０（ｂ）、図１２（ｂ）、図１４（ｂ）、図１６（ｂ）に示すように、層間絶縁膜１２２を形成し、層間絶縁膜１２２にコンタクトホール９４を形成し、画素電極６８を形成する。その後、画素電極６８と対向電極８４との間に光学部材層１２６を挟みこむ。
【００６１】
その後、スイッチング素子配置領域２０および対向電極８４の外側の部分に光を照射して、共通電極１０を低抵抗化する。
【００６２】
その後に、ＴＡＢ端子取り付け等の実装を行う。その後、大気中に放置し、共通電極１０を高抵抗化する。その後、図１２（ｃ）、図１４（ｃ）、図１６（ｃ）に示すように、共通配線１０を覆う保護膜１３０を形成する。
【００６３】
本実施の形態では、ゲート電極４２は共通配線１０を介してドレイン電極５４と接続されており、共通配線１０はＩＧＺＯからなり、光を照射して低抵抗化した後に、ＴＡＢ取り付け等の実装を行っている。静電気が発生しやすいのは素子工程終了後の実装工程が主である。そのため素子形成後、周辺部のみ光照射して共通配線１０を低抵抗化することで、その後のＴＡＢ取り付け等の実装時に静電気を逃がしやすくなる。この場合光を照射する方向として基板下方から行う場合もある。その結果、薄膜トランジスタ４０の特性が変動したり、薄膜トランジスタ４０が破壊されたりすることを防止または抑制できる。
【００６４】
本実施の形態では、実装工程後に、大気中に放置し、共通電極１０を高抵抗化している。従って、共通電極１０の切断を行う必要もなくなり、切断時の静電気の影響を受けることを防止できる。切断する必要がないので、ガラス基板だけでなく、フレキシブル基板の場合にも好適に適用できる。また、ダイオード等の保護素子を設ける必要もないので、保護素子が負荷となり設計が複雑になることを防止できる。
【００６５】
さらに、共通配線１０を覆う保護膜１３０を設けているので、共通配線１０に光が照射されて低抵抗化されるのを防止できる。
【００６６】
（第２の実施の形態）
第１の実施の形態では、薄膜トランジスタ４０の活性層４６を利用して共通配線１０を形成したが、薄膜トランジスタ４０の活性層４６がＳｉ系である場合は、素子工程終了後に共通配線１０としてＩＧＺＯ等の酸化物半導体をスパッタ法で形成する。その後、ＴＡＢ端子実装工程前に共通配線１０に光を照射し低抵抗化し、その後の大気中の放置で絶縁分離した。
【００６７】
（第３の実施の形態）
本実施の形態では、共通配線１０は画素電極６８と同時に形成した。画素電極６８をＩＧＺＯなどの酸化物半導体で形成し、同時に共通配線１０もＩＧＺＯなどの酸化物半導体で形成する。酸化物半導体の場合、真空装置に入れたりして、１０−４Ｐａ以下の真空下にすると、表面からの水分、付着酸素を除去することで低抵抗化することが知られており、画素電極６８や共通配線１０形成後に液晶工程、有機ＥＬ工程で真空を利用した場合、画素電極６８や共通配線１０は自然と低抵抗化している。画素部分６８はその上に対向側の基板がきて遮蔽されるためそのまま低抵抗が維持される。周辺の共通配線１０は一旦大気中に出るため高抵抗となるが、実装前に光を照射し低抵抗化してＴＡＢ端子の実装工程を行い、その後、大気中で高抵抗化する。
【００６８】
上記実施の形態では、共通配線１０に使用する固有抵抗値が可変な材料として、ＩＧＺＯを使用したが、ＩＧＺＯ以外の酸化物半導体も好適に使用できる。好ましくは、酸化物半導体としては、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物を使用する。また、酸化物半導体として、Ｉｎを含む酸化物を使用することもできる。
【００６９】
また、共通配線１０を低抵抗化するには、好ましくは、共通配線１０に使用している固有抵抗値が可変な材料（ＩＧＺＯ等の酸化物半導体等）のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を照射する。共通配線１０を低抵抗化し、実装等を終えた後に、共通配線１０を高抵抗化して絶縁した後は、共通配線１０に使用している固有抵抗値が可変な材料（ＩＧＺＯ等の酸化物半導体等）のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜で覆って、共通配線１０が低抵抗化するのを防止することが好ましい。
【００７０】
また、酸化物半導体の中でも特にIn（I）,Ga（G）, Zn（Z）を少なくとも１種以上含む酸化物，たとえばＩＧＺＯ（In-Ga-Zn-Oxide）、ＩＺＯ（In-Zn-Oxide）が好ましく用いられる。なお、ＩＧＺＯ（In-Ga-Zn-Oxide）を使用する場合は、In（I）,Ga（G）, Zn（Z）のおのおのの組成比はかならずしも整数比である必要はなく、組成比は成膜条件で変えることができ、ＩＺＯ（In-Zn-Oxide）を使用する場合は、In（I）, Zn（Z）のおのおのの組成比はかならずしも整数比である必要はなく、組成比は成膜条件で変えることができる。
【００７１】
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
【符号の説明】
【００７２】
１ 電子装置
１０ 共通配線
１２ 信号線
１４ 走査線
１６ 交差点
２０ スイッチング素子配置領域
３０ 画素部
４０ 薄膜トランジスタ
４２ ゲート電極
４６ 活性層
４８ 保護層
５２ ソース電極
５４ ドレイン電極
５５ 接続部
６０ 蓄積容量
６２ 蓄積容量下部電極
６６ 蓄積容量上部電極
６８ 画素電極
７０ 光学部材
８２ 接地電位
８４ 対向電極
９４、１１５ コンタクトホール
１１０ 基板
１１２、１２０ 配線層
１１４ 誘電体層
１２２ 層間絶縁膜
１２６ 光学部材層
１３０ 保護膜
【技術分野】
【０００１】
本発明は、電子装置に関し、特に、マトリックス状に複数のスイッチング素子が配置された電子装置に関する。
【背景技術】
【０００２】
マトリックス状に複数のスイッチング素子が配置された電子装置、特に、絶縁基板上に複数のスイッチング素子が配置された電子装置は、静電気の影響を受けて、スイッチング素子の特性が変化したり、スイッチング素子が破壊されたりすることを防止するために、マトリックス状に配置された複数のスイッチング素子の周辺部に出した信号線と走査線とを共通に接続しておき、大きな静電気が発生する可能性が低くなった段階で共通接続部が設けられた周辺部を切断することが提案されている（特許文献１参照）。
【０００３】
一方、このような周辺部の切断を行わなくていいように、薄膜トランジスタで作成したリングダイオード等の保護素子を信号線や走査線と共通接続配線との間に設けることも提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１３０２７３号
【特許文献２】特表２００４−５３８５１２号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、共通接続部が設けられた周辺部を後に切断する方法では、切断時での静電気に対しては無防備である。また、基板がガラス基板の場合には、周辺部の切断は比較的容易に行えるが、フレキシブル基板を採用した場合には、ガラス基板のように周辺部を切断することが難しい上に、静電気がガラス基板の場合よりもさらに発生する可能性がある。
【０００６】
一方、薄膜トランジスタで作成したリングダイオード等の保護素子を信号線や走査線と共通接続配線との間に設ける方法（特許文献２参照）では、保護素子が負荷になる場合があり、設計が複雑になるという問題があった。
【０００７】
本発明の主な目的は、複数のスイッチング素子が配置された領域の周辺部の切断を行う必要がないと共に、周辺部に保護素子を設ける必要がない静電対策手段を備える電子装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、
複数の走査線と、
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と前記複数の信号線の交差点に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数のスイッチング素子が配置されたスイッチング素子配置領域の外側で、前記複数の走査線と前記複数の信号線とに接続された共通接続部材であって、固有抵抗値が可変な材料から成る前記共通接続部材と、を備える電子装置が提供される。
【０００９】
好ましくは、前記共通接続部材は、固有抵抗値が可逆的に可変な材料から成る。
【００１０】
また、好ましくは、前記固有抵抗値が可変な材料は、前記材料への光の照射または前記材料が存在している環境の変更によって固有抵抗値が変化する材料である。
【００１１】
また、好ましくは、前記固有抵抗値が可変な材料は、前記材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光の照射または１０−４Ｐａ以下の真空雰囲気に晒すことによって照射前の固有抵抗値よりも低い固有抵抗値に変化し、大気雰囲気、酸素雰囲気、水蒸気雰囲気または水に晒すと、晒す前の固有抵抗値よりも高い固有抵抗値に変化する材料である。
【００１２】
好ましくは、前記固有抵抗値が可変な材料は、酸化物半導体である。
【００１３】
好ましくは、前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物である。
【００１４】
好ましくは、前記酸化物半導体がＩｎを含む酸化物である。
【００１５】
好ましくは、前記共通接続部材は、前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜で覆われている。
【００１６】
好ましくは、前記酸化物半導体がＩｎ、ＧａおよびＺｎの三種の元素の酸化物であり、前記共通接続部材は、４３０ｎｍ以下の波長の光を通さない膜で覆われている。
【００１７】
好ましくは、前記スイッチング素子が電界効果トランジスタであり、前記走査線は前記電界効果トランジスタのゲートに接続され、前記信号線は、前記電界効果トランジスタのソースおよびドレインのいずれか一方に接続されている。
【００１８】
好ましくは、前記電子装置は画像表示装置である。
【００１９】
好ましくは、前記電子装置は画像検出装置である。
【００２０】
また、本発明によれば、
複数の走査線と、
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と前記複数の信号線の交差点に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数のスイッチング素子が配置されたスイッチング素子配置領域の外側で、前記複数の走査線と前記複数の信号線とに接続された共通接続部材であって、固有抵抗値が可変な材料から成る前記共通接続部材と、を備える基板を形成する工程と、
前記共通接続部材を低抵抗化する工程と、
を備える電子装置の製造方法が提供される、
【００２１】
好ましくは、前記共通接続部材は、固有抵抗値が可逆的に可変な材料から成る。
【００２２】
また、好ましくは、前記固有抵抗値が可変な材料は、前記材料への光の照射または前記材料が存在している環境の変更によって固有抵抗値が変化する材料である。
【００２３】
好ましくは、前記固有抵抗値が可変な材料は、前記材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光の照射または１０−４Ｐａ以下の真空雰囲気に晒すことによって照射前の固有抵抗値よりも低い固有抵抗値に変化し、大気雰囲気、酸素雰囲気、水蒸気雰囲気または水に晒すと、晒す前の固有抵抗値よりも高い固有抵抗値に変化する材料である。
【００２４】
好ましくは、前記固有抵抗値が可変な材料は、酸化物半導体である。
【００２５】
好ましくは、前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物である。
【００２６】
好ましくは、前記酸化物半導体がＩｎを含む酸化物である。
【００２７】
好ましくは、前記共通接続部材を低抵抗化する工程は、前記共通接続部材に前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を照射する工程を含む。
【００２８】
好ましくは、前記共通接続部材を低抵抗化する工程の後に、前記基板を実装する工程をさらに備える。
【００２９】
好ましくは、前記共通接続部材を低抵抗化する工程の後に、前記共通接続部材を、前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜で覆う工程をさらに備える。
【００３０】
好ましくは、前記酸化物半導体がＩｎ、ＧａおよびＺｎの三種の元素の酸化物であり、前記共通接続部材を低抵抗化する工程の後に、前記共通接続部材を、４３０ｎｍ以下の波長の光を通さない膜で覆う工程をさらに備える。
【００３１】
好ましくは、前記スイッチング素子が電界効果トランジスタであり、前記走査線は前記電界効果トランジスタのゲートに接続され、前記信号線は、前記電界効果トランジスタのソースおよびドレインのいずれか一方に接続されている。
【発明の効果】
【００３２】
本発明によれば、複数のスイッチング素子が配置された領域の周辺部の切断を行う必要がないと共に、周辺部に保護素子を設ける必要がない静電対策手段を備える電子装置が提供される。
【図面の簡単な説明】
【００３３】
【図１】本発明の好ましい実施の形態の電子装置を説明するための概略図である。
【図２】本発明の好ましい実施の形態の電子装置の画素部の他の例を説明するための図である。
【図３】本発明の好ましい実施の形態の電子装置の画素部のさらに他の例を説明するための図である。
【図４】本発明の好ましい実施の形態の電子装置の画素部の構造を説明するための概略縦断面図である。
【図５】図１のＣ部のＸ５−Ｘ５線概略縦断面図である。
【図６】図１のＡ部のＸ６−Ｘ６線概略縦断面図である。
【図７】図１のＢ部のＸ７−Ｘ７線概略縦断面図である。
【図８】ＩＧＺＯ膜の光照射による抵抗値変化を説明するための図である。
【図９】本発明の好ましい実施の形態の電子装置の製造方法を説明するための画素部の概略縦断面図である。
【図１０】本発明の好ましい実施の形態の電子装置の製造方法を説明するための画素部の概略縦断面図である。
【図１１】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＣ部のＸ５−Ｘ５線概略縦断面図である。
【図１２】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＣ部のＸ５−Ｘ５線概略縦断面図である。
【図１３】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＡ部のＸ６−Ｘ６線概略縦断面図である。
【図１４】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＡ部のＸ６−Ｘ６線概略縦断面図である。
【図１５】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＢ部のＸ７−Ｘ７線概略縦断面図である。
【図１６】本発明の好ましい実施の形態の電子装置の製造方法を説明するための図１のＢ部のＸ７−Ｘ７線概略縦断面図である。
【発明を実施するための形態】
【００３４】
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
【００３５】
（第１の実施の形態）
図１ を参照すれば、本発明の好ましい第１の実施の形態の電子装置１は、スイッチング素子としての薄膜トランジスタ４０が複数配置されたスイッチング素子配置領域２０と、スイッチング素子配置領域２０の外側に設けられた共通配線１０とを備えている。この電子装置１は光学部材７０で光を電荷に変えて蓄積容量６０に蓄え電位を発生させ、その電位を薄膜トランジスタ４０がスイッチング素子として読み出す構成になっている。この光学部材７０を液晶、電子ペーパ用インク材料等にした場合は、蓄積容量６０と光学部材７０が並列配置となり図２のように配置される。光学部材７０がエレクトロルミネッセンス部材のような駆動電流が必要な部材の場合も、基本は蓄積容量６０と光学部材７０の直並列配置となる。すなわち、図３に示すように、電源線Ｖｄｄと接地電位８２との間に、エレクトロルミネッセンス部材等の光学部材７０と駆動用トランジスタ９０が直列に接続され、駆動用トランジスタ９０のゲート電極９２とドレイン電極との間に蓄積容量６０が設けられ、並列配置した蓄積容量６０およびゲート電極９２と信号線１２との間にスイッチング素子としての薄膜トランジスタ４０が接続されている。
【００３６】
再び、図１を参照すれば、複数の走査線１４が行方向（紙面横方向）に互いに平行に配置され、複数の信号線１２が列方向（紙面縦方向）に互いに平行に配置されている。複数の走査線１４および複数の信号線１２は、スイッチング素子配置領域２０の外側で共通配線１０に接続されている。
【００３７】
複数の走査線１４と複数の信号線１２は複数の交差点１６で互い交差し、各交差点１６に対応して各画素部３０が配置されている。各画素部３０は、薄膜トランジスタ４０と、光学部材７０と、蓄積容量６０とを備えている。
【００３８】
各行に配置された複数の薄膜トランジスタ４０のゲート電極４２が各行の走査線１４に接続されている。各列に配置された複数の薄膜トランジスタ４０のドレイン電極５４が各列の信号線１２に接続されている。薄膜トランジスタ４０のソース電極５２は、蓄積容量６０の蓄積容量上部電極６６と、光学部材７０の画素電極６８に接続されている。蓄積容量６０の蓄積容量下部電極６２は接地電位８２に接続されている。
【００３９】
次に、図４を参照して、各画素部３０について説明する。
【００４０】
基板１１０の表面上には、蓄積容量６０および薄膜トランジスタ４０が設けられている。蓄積容量６０は、蓄積容量上部電極６６と、蓄積容量下部電極６２と、これらの電極間にある誘電体層１１４（この誘電体層１１４は、絶縁膜としても機能する）によって構成されている。
【００４１】
薄膜トランジスタ４０は、ゲート電極４２と、ゲート電極４２を覆って設けられた誘電体層１１４と、誘電体層１１４を介して、ゲート電極４２上およびゲート電極４２の両側に設けられた活性層４６と、活性層４６のゲート電極４２直上を覆って設けられた保護層４８と、ゲート電極４２の両側にそれぞれ設けられたソース電極５２およびドレイン電極５４とを備えている。保護層４８の幅はゲート電極４２の幅より小さく構成されておりソース電極５２およびドレイン電極５４は保護層４８の両側で活性層４６とそれぞれ接続されている。ソース電極５２の端部５３およびドレイン電極５４の端部５５は活性層４６上に延在して設けられている。
【００４２】
ソース電極５２、ドレイン電極５４および蓄積容量上部電極６６は同じ配線層１２０で形成されており、ソース電極５２と蓄積容量上部電極６６は接続されている。なお、ゲート電極４２と蓄積容量下部電極６２も同じ配線層１１２で形成されている。
【００４３】
蓄積容量６０および薄膜トランジスタ４０上に、層間絶縁膜１２２が設けられている。蓄積容量上部電極６６上の層間絶縁膜１２２にはコンタクトホール９４が設けられている。層間絶縁膜１２２上に、画素電極６８が設けられている。電荷収集電極６８は、コンタクトホール９４を介して、蓄積容量上部電極６６と接続されている。
【００４４】
スイッチング素子配置領域１０（図１参照）に対向して対向電極８４が設けられている。各画素電極６８、光学部材層１２６および対向電極８４により画素毎の各光学部材７０を構成している。共通電極１０（図１参照）は平面視で対向電極８４の外側に設けられている。
【００４５】
画素電極３０と対向電極８４との間の光学部材層１２６として、液晶等の光の透過や反射等を制御可能な材料を配置すれば、電子装置１は図２に示すような構成で液晶表示装置等の画像表示装置として機能し、エレクトロルミネセンス材料等を配置すれば、電子装置１は図３に示すような構成でエレクトロルミネセンス表示装置等の画像表示装置として機能し、電子ペーパ用インク、電子粉流体等を配置すれば、電子装置１は電子ペーパ等の画像表示装置として機能する。これらの場合に、例えば、各画素電極６８に与える電圧や電流を薄膜トランジスタ４０で個々に制御して各画素電極６８と対向電極８４との間の電界等を画素毎に制御して表示の制御を行う。
【００４６】
画素電極６８と対向電極との間の光学部材層１２６として、光を電荷に変換する光電変換層を配置すれば、電子装置１は画像検出装置等として機能する。その場合には、例えば構成を図１のようにし、複数の画素電極６８と対向電極との間に所定の電位差を与えておき、発生した電荷を画素毎に薄膜トランジスタ４０を介して読み出すことで、検出された画像情報を得る。さらにＸ線等の放射線を可視光等に変換可能なシンチレータを設ければ、間接変換型放射線撮像装置として使用することもできる。
【００４７】
図５を参照すれば、共通配線１０は、基板１１０上の誘電体層１１４上に形成されている。共通配線１０は、保護膜１３０で覆われている。図５は、図１のＣ部の拡大部分概略断面図であるが、図１のＤ部も同じ構造である。
【００４８】
図６を参照すれば、信号線１２と共通配線１０との交点においては、基板１１０上の誘電体層１１４上に共通配線１０が設けられ、共通配線１０上に、信号線１２の端部が設けられている。共通配線１０は、信号線１２を介して保護膜１３０で覆われている。信号線１２は、ソース電極５２、ドレイン電極５４と同じ配線層１２０で形成され、ドレイン電極５４と繋がっている。
【００４９】
図７を参照すれば、走査線１４と共通配線１０との交点においては、基板１１０上に走査線１４が設けられ、走査線１４上に誘電体層１１４が設けられている。誘電体層１１４上に共通配線１０が設けられている。共通配線１０と走査線１４とは、接続部５５によって接続されている。接続部５５の一端は、誘電体層１１４に設けたコンタクトホール１１５を介して、走査線１４と接続され、接続部５５の他端は、共通配線１０上に設けられている。共通配線１０は、接続部５５を介して保護膜１３０で覆われている。接続部５５は、ソース電極５２、ドレイン電極５４と同じ配線層１２０で形成されている。走査線１４はゲート電極４２と同じ配線層１１２で形成され、ゲート電極４２と繋がっている。
【００５０】
このように、ゲート電極４２は走査線１４と繋がっており、走査線１４は、接続部５５を介して共通配線１０と繋がっており、共通配線１０は信号線１２と繋がっており、信号線１２はドレイン電極５４と繋がっているので、ゲート電極４２は共通配線１０を介してドレイン電極５４と繋がっている。
【００５１】
本実施の形態では、薄膜トランジスタ４０の活性層４６および共通配線１０に、酸化物半導体の一種であるＩＧＺＯ（In-Ga-Zn-Oxide）を用いた。ＩＧＺＯは、図６に示すように、ＩＧＺＯのバンドギャップに相当するエネルギーを有する光の波長以下の波長の光、好ましくは４３０ｎｍ以下の波長の光、の照射によって、絶縁性（１０×１０１０Ωｃｍのオーダー）から導電性（１０×１０２Ωｃｍのオーダー）に固有抵抗値が変化し、また、大気雰囲気、酸素雰囲気、水蒸気雰囲気または水が存在する環境に晒したり、特に長時間放置したりすると、導電性（１０×１０２Ωｃｍのオーダー）から絶縁性（１０×１０１０Ωｃｍのオーダー）に固有抵抗値が変化する材料である。この導電性から絶縁性への変化および絶縁性から導電性への変化は可逆的である。ＩＧＺＯは、このように、ＩＧＺＯへの光の照射または、ＩＧＺＯが存在している雰囲気の変更によって固有抵抗値が変化する材料である。なお、図６は、光照射によるＩＧＺＯの抵抗変化を表す図であるが、照射する光の波長は３６０〜４６０ｎｍであり、入射フォトン数１×１０１５photons/ｃｍ２の場合の抵抗変化を示している。
【００５２】
また、共通配線１０を覆っている保護膜１３０（図３、４、５参照）は、ＩＧＺＯのバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜であり、好ましくは４３０ｎｍ以下の波長の光を通さない膜である。保護膜１３０は、有機膜または無機膜で構成され全ての工程が終了後、共通配線の上を覆うことで光が当たらないようにできる。また、全ての工程を終了後、実装時に筐体で光が当たらないようにすることでも対処できる。実際には共通配線１０の上に信号線１２、もしくは接続部５５が共通配線１０上に乗っているため配線後は上部からの光はかなり減衰する。そのためコンタクト部は高抵抗化しやすいため、ESD対策としては光を基板１１０の下方から照射する場合もある。
【００５３】
次に、本実施の形態の電子装置１の製造方法を説明する。
【００５４】
図９（ａ）、図１１（ａ）、図１３（ａ）、図１５（ａ）に示すように、まず、基板１１０として、絶縁基板であるガラス基板を使用し、基板１１０上にスパッタ法により配線層１１２を形成する。その後、フォトリソグラフィ技術、エッチング技術により所望の形に加工して、ゲート電極４２、蓄積容量下部電極６２および走査線１４を形成する。配線層１１２の電極材料としては、例えば、Ｍｏ、Ａｌ、Ｔｉ、Ｃｕ、Ｔａ等の金属、もしくはＡｌ−Ｎｄ等の合金、ＩｎＳｎＯ等の酸化物導電膜またはこれらの多層膜が好ましく用いられる。
【００５５】
次に、図９（ｂ）、図１１（ｂ）、図１３（ｂ）、図１５（ｂ）に示すように、誘電体層１１４、活性層４６および保護膜４８を形成する。誘電体層１１４はＳｉＯ２をスパッタ法により成膜して形成し、活性層４６はＩＧＺＯをスパッタ法により成膜して形成し、保護膜４８もスパッタ法により形成した。
【００５６】
その後、図９（ｃ）、図１１（ｃ）、図１３（ｃ）、図１５（ｃ）に示すように、保護膜４８および活性層４６をフォトリソグラフィ技術、エッチング技術により所望の形に加工して、薄膜トランジスタ４０の活性層４６および保護膜４８とすると共に、活性層４６と同じ層で共通配線１０を形成した。なお。誘電体層１１４は加工せず、そのまま残した。
【００５７】
次に、誘電体層１１４にコンタクトホール１１５（図１５（ｃ）参照）をフォトリソグラフィ技術、エッチング技術により形成する。
【００５８】
配線層１２０をスパッタ法により形成する。その後、図１０（ａ）、図１２（ａ）、図１４（ａ）、図１６（ａ）に示すように、配線層１２０をフォトリソグラフィ技術、エッチング技術により所望の形に加工して、薄膜トランジスタ４０のソース電極５２、ドレイン電極５４、蓄積容量上部電極６６、ドレイン電極５４と蓄積容量上部電極６６の接続部、信号線１２および接続部５５を形成する。
【００５９】
信号線１２は共通配線１０と接続される（図６、図１４（ａ）参照）。接続部５５は誘電体層１１４に設けたコンタクトホール１１５を介して、走査線１４と接続されると共に、共通配線１０に接続される（図７、図１６（ａ）参照）。このようにして、走査線１４は共通配線１０を介して信号線１２と接続され、走査線１４にはゲート電極４２が接続されており、信号線１２にはドレイン電極５４が接続されているので、ゲート電極４２は共通配線１０を介してドレイン電極５４と接続される。
【００６０】
その後、図１０（ｂ）、図１２（ｂ）、図１４（ｂ）、図１６（ｂ）に示すように、層間絶縁膜１２２を形成し、層間絶縁膜１２２にコンタクトホール９４を形成し、画素電極６８を形成する。その後、画素電極６８と対向電極８４との間に光学部材層１２６を挟みこむ。
【００６１】
その後、スイッチング素子配置領域２０および対向電極８４の外側の部分に光を照射して、共通電極１０を低抵抗化する。
【００６２】
その後に、ＴＡＢ端子取り付け等の実装を行う。その後、大気中に放置し、共通電極１０を高抵抗化する。その後、図１２（ｃ）、図１４（ｃ）、図１６（ｃ）に示すように、共通配線１０を覆う保護膜１３０を形成する。
【００６３】
本実施の形態では、ゲート電極４２は共通配線１０を介してドレイン電極５４と接続されており、共通配線１０はＩＧＺＯからなり、光を照射して低抵抗化した後に、ＴＡＢ取り付け等の実装を行っている。静電気が発生しやすいのは素子工程終了後の実装工程が主である。そのため素子形成後、周辺部のみ光照射して共通配線１０を低抵抗化することで、その後のＴＡＢ取り付け等の実装時に静電気を逃がしやすくなる。この場合光を照射する方向として基板下方から行う場合もある。その結果、薄膜トランジスタ４０の特性が変動したり、薄膜トランジスタ４０が破壊されたりすることを防止または抑制できる。
【００６４】
本実施の形態では、実装工程後に、大気中に放置し、共通電極１０を高抵抗化している。従って、共通電極１０の切断を行う必要もなくなり、切断時の静電気の影響を受けることを防止できる。切断する必要がないので、ガラス基板だけでなく、フレキシブル基板の場合にも好適に適用できる。また、ダイオード等の保護素子を設ける必要もないので、保護素子が負荷となり設計が複雑になることを防止できる。
【００６５】
さらに、共通配線１０を覆う保護膜１３０を設けているので、共通配線１０に光が照射されて低抵抗化されるのを防止できる。
【００６６】
（第２の実施の形態）
第１の実施の形態では、薄膜トランジスタ４０の活性層４６を利用して共通配線１０を形成したが、薄膜トランジスタ４０の活性層４６がＳｉ系である場合は、素子工程終了後に共通配線１０としてＩＧＺＯ等の酸化物半導体をスパッタ法で形成する。その後、ＴＡＢ端子実装工程前に共通配線１０に光を照射し低抵抗化し、その後の大気中の放置で絶縁分離した。
【００６７】
（第３の実施の形態）
本実施の形態では、共通配線１０は画素電極６８と同時に形成した。画素電極６８をＩＧＺＯなどの酸化物半導体で形成し、同時に共通配線１０もＩＧＺＯなどの酸化物半導体で形成する。酸化物半導体の場合、真空装置に入れたりして、１０−４Ｐａ以下の真空下にすると、表面からの水分、付着酸素を除去することで低抵抗化することが知られており、画素電極６８や共通配線１０形成後に液晶工程、有機ＥＬ工程で真空を利用した場合、画素電極６８や共通配線１０は自然と低抵抗化している。画素部分６８はその上に対向側の基板がきて遮蔽されるためそのまま低抵抗が維持される。周辺の共通配線１０は一旦大気中に出るため高抵抗となるが、実装前に光を照射し低抵抗化してＴＡＢ端子の実装工程を行い、その後、大気中で高抵抗化する。
【００６８】
上記実施の形態では、共通配線１０に使用する固有抵抗値が可変な材料として、ＩＧＺＯを使用したが、ＩＧＺＯ以外の酸化物半導体も好適に使用できる。好ましくは、酸化物半導体としては、Ｉｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物を使用する。また、酸化物半導体として、Ｉｎを含む酸化物を使用することもできる。
【００６９】
また、共通配線１０を低抵抗化するには、好ましくは、共通配線１０に使用している固有抵抗値が可変な材料（ＩＧＺＯ等の酸化物半導体等）のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を照射する。共通配線１０を低抵抗化し、実装等を終えた後に、共通配線１０を高抵抗化して絶縁した後は、共通配線１０に使用している固有抵抗値が可変な材料（ＩＧＺＯ等の酸化物半導体等）のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜で覆って、共通配線１０が低抵抗化するのを防止することが好ましい。
【００７０】
また、酸化物半導体の中でも特にIn（I）,Ga（G）, Zn（Z）を少なくとも１種以上含む酸化物，たとえばＩＧＺＯ（In-Ga-Zn-Oxide）、ＩＺＯ（In-Zn-Oxide）が好ましく用いられる。なお、ＩＧＺＯ（In-Ga-Zn-Oxide）を使用する場合は、In（I）,Ga（G）, Zn（Z）のおのおのの組成比はかならずしも整数比である必要はなく、組成比は成膜条件で変えることができ、ＩＺＯ（In-Zn-Oxide）を使用する場合は、In（I）, Zn（Z）のおのおのの組成比はかならずしも整数比である必要はなく、組成比は成膜条件で変えることができる。
【００７１】
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
【符号の説明】
【００７２】
１ 電子装置
１０ 共通配線
１２ 信号線
１４ 走査線
１６ 交差点
２０ スイッチング素子配置領域
３０ 画素部
４０ 薄膜トランジスタ
４２ ゲート電極
４６ 活性層
４８ 保護層
５２ ソース電極
５４ ドレイン電極
５５ 接続部
６０ 蓄積容量
６２ 蓄積容量下部電極
６６ 蓄積容量上部電極
６８ 画素電極
７０ 光学部材
８２ 接地電位
８４ 対向電極
９４、１１５ コンタクトホール
１１０ 基板
１１２、１２０ 配線層
１１４ 誘電体層
１２２ 層間絶縁膜
１２６ 光学部材層
１３０ 保護膜
【特許請求の範囲】
【請求項１】
複数の走査線と、
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と前記複数の信号線の交差点に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数のスイッチング素子が配置されたスイッチング素子配置領域の外側で、前記複数の走査線と前記複数の信号線とに接続された共通接続部材であって、固有抵抗値が可変な材料から成る前記共通接続部材と、を備える電子装置。
【請求項２】
前記共通接続部材は、固有抵抗値が可逆的に可変な材料から成る請求項１記載の電子装置。
【請求項３】
前記固有抵抗値が可変な材料は、前記材料への光の照射または前記材料が存在している環境の変更によって固有抵抗値が変化する材料である請求項１または２記載の電子装置。
【請求項４】
前記固有抵抗値が可変な材料は、前記材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光の照射または１０−４Ｐａ以下の真空雰囲気に晒すことによって照射前の固有抵抗値よりも低い固有抵抗値に変化し、大気雰囲気、酸素雰囲気、水蒸気雰囲気または水に晒すと、晒す前の固有抵抗値よりも高い固有抵抗値に変化する材料である請求項１〜３のいずれか一項に記載の電子装置。
【請求項５】
前記固有抵抗値が可変な材料は、酸化物半導体である請求項１〜４のいずれか一項に記載の電子装置。
【請求項６】
前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物である請求項５記載の電子装置。
【請求項７】
前記酸化物半導体がＩｎを含む酸化物である請求項５記載の電子装置。
【請求項８】
前記共通接続部材は、前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜で覆われている請求項１〜７のいずれか一項に記載の電子装置。
【請求項９】
前記酸化物半導体がＩｎ、ＧａおよびＺｎの三種の元素の酸化物であり、前記共通接続部材は、４３０ｎｍ以下の波長の光を通さない膜で覆われている請求項８記載の電子装置。
【請求項１０】
前記スイッチング素子が電界効果トランジスタであり、前記走査線は前記電界効果トランジスタのゲートに接続され、前記信号線は、前記電界効果トランジスタのソースおよびドレインのいずれか一方に接続されている請求項１〜９のいずれか一項に記載の電子装置。
【請求項１１】
前記電子装置は画像表示装置である請求項１〜１０のいずれか一項に記載の電子装置。
【請求項１２】
前記電子装置は画像検出装置である請求項１〜１０のいずれか一項に記載の電子装置。
【請求項１３】
複数の走査線と、
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と前記複数の信号線の交差点に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数のスイッチング素子が配置されたスイッチング素子配置領域の外側で、前記複数の走査線と前記複数の信号線とに接続された共通接続部材であって、固有抵抗値が可変な材料から成る前記共通接続部材と、を備える基板を形成する工程と、
前記共通接続部材を低抵抗化する工程と、
を備える電子装置の製造方法。
【請求項１４】
前記共通接続部材は、固有抵抗値が可逆的に可変な材料から成る請求項１３記載の電子装置の製造方法。
【請求項１５】
前記固有抵抗値が可変な材料は、前記材料への光の照射または前記材料が存在している環境の変更によって固有抵抗値が変化する材料である請求項１３または１４記載の電子装置の製造方法。
【請求項１６】
前記固有抵抗値が可変な材料は、前記材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光の照射または１０−４Ｐａ以下の真空雰囲気に晒すことによって照射前の固有抵抗値よりも低い固有抵抗値に変化し、大気雰囲気、酸素雰囲気、水蒸気雰囲気または水に晒すと、晒す前の固有抵抗値よりも高い固有抵抗値に変化する材料である請求項１３〜１５のいずれか一項に記載の電子装置の製造方法。
【請求項１７】
前記固有抵抗値が可変な材料は、酸化物半導体である請求項１３〜１６のいずれか一項に記載の電子装置の製造方法。
【請求項１８】
前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物である請求項１７記載の電子装置の製造方法。
【請求項１９】
前記酸化物半導体がＩｎを含む酸化物である請求項１７記載の電子装置の製造方法。
【請求項２０】
前記共通接続部材を低抵抗化する工程は、前記共通接続部材に前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を照射する工程を含む請求項１３〜１９のいずれか一項に記載の電子装置の製造方法。
【請求項２１】
前記共通接続部材を低抵抗化する工程の後に、前記基板を実装する工程をさらに備える請求項１３〜２０のいずれか一項に記載の電子装置の製造方法。
【請求項２２】
前記共通接続部材を低抵抗化する工程の後に、前記共通接続部材を、前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜で覆う工程をさらに備える請求項１３〜２０のいずれか一項に記載の電子装置の製造方法。
【請求項２３】
前記酸化物半導体がＩｎ、ＧａおよびＺｎの三種の元素の酸化物であり、前記共通接続部材を低抵抗化する工程の後に、前記共通接続部材を、４３０ｎｍ以下の波長の光を通さない膜で覆う工程をさらに備える請求項１７〜２１のいずれか一項に記載の電子装置の製造方法。
【請求項２４】
前記スイッチング素子が電界効果トランジスタであり、前記走査線は前記電界効果トランジスタのゲートに接続され、前記信号線は、前記電界効果トランジスタのソースおよびドレインのいずれか一方に接続されている請求項１３〜２３のいずれか一項に記載の電子装置の製造方法。
【請求項１】
複数の走査線と、
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と前記複数の信号線の交差点に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数のスイッチング素子が配置されたスイッチング素子配置領域の外側で、前記複数の走査線と前記複数の信号線とに接続された共通接続部材であって、固有抵抗値が可変な材料から成る前記共通接続部材と、を備える電子装置。
【請求項２】
前記共通接続部材は、固有抵抗値が可逆的に可変な材料から成る請求項１記載の電子装置。
【請求項３】
前記固有抵抗値が可変な材料は、前記材料への光の照射または前記材料が存在している環境の変更によって固有抵抗値が変化する材料である請求項１または２記載の電子装置。
【請求項４】
前記固有抵抗値が可変な材料は、前記材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光の照射または１０−４Ｐａ以下の真空雰囲気に晒すことによって照射前の固有抵抗値よりも低い固有抵抗値に変化し、大気雰囲気、酸素雰囲気、水蒸気雰囲気または水に晒すと、晒す前の固有抵抗値よりも高い固有抵抗値に変化する材料である請求項１〜３のいずれか一項に記載の電子装置。
【請求項５】
前記固有抵抗値が可変な材料は、酸化物半導体である請求項１〜４のいずれか一項に記載の電子装置。
【請求項６】
前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物である請求項５記載の電子装置。
【請求項７】
前記酸化物半導体がＩｎを含む酸化物である請求項５記載の電子装置。
【請求項８】
前記共通接続部材は、前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜で覆われている請求項１〜７のいずれか一項に記載の電子装置。
【請求項９】
前記酸化物半導体がＩｎ、ＧａおよびＺｎの三種の元素の酸化物であり、前記共通接続部材は、４３０ｎｍ以下の波長の光を通さない膜で覆われている請求項８記載の電子装置。
【請求項１０】
前記スイッチング素子が電界効果トランジスタであり、前記走査線は前記電界効果トランジスタのゲートに接続され、前記信号線は、前記電界効果トランジスタのソースおよびドレインのいずれか一方に接続されている請求項１〜９のいずれか一項に記載の電子装置。
【請求項１１】
前記電子装置は画像表示装置である請求項１〜１０のいずれか一項に記載の電子装置。
【請求項１２】
前記電子装置は画像検出装置である請求項１〜１０のいずれか一項に記載の電子装置。
【請求項１３】
複数の走査線と、
前記複数の走査線と交差する複数の信号線と、
前記複数の走査線と前記複数の信号線の交差点に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数のスイッチング素子が配置されたスイッチング素子配置領域の外側で、前記複数の走査線と前記複数の信号線とに接続された共通接続部材であって、固有抵抗値が可変な材料から成る前記共通接続部材と、を備える基板を形成する工程と、
前記共通接続部材を低抵抗化する工程と、
を備える電子装置の製造方法。
【請求項１４】
前記共通接続部材は、固有抵抗値が可逆的に可変な材料から成る請求項１３記載の電子装置の製造方法。
【請求項１５】
前記固有抵抗値が可変な材料は、前記材料への光の照射または前記材料が存在している環境の変更によって固有抵抗値が変化する材料である請求項１３または１４記載の電子装置の製造方法。
【請求項１６】
前記固有抵抗値が可変な材料は、前記材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光の照射または１０−４Ｐａ以下の真空雰囲気に晒すことによって照射前の固有抵抗値よりも低い固有抵抗値に変化し、大気雰囲気、酸素雰囲気、水蒸気雰囲気または水に晒すと、晒す前の固有抵抗値よりも高い固有抵抗値に変化する材料である請求項１３〜１５のいずれか一項に記載の電子装置の製造方法。
【請求項１７】
前記固有抵抗値が可変な材料は、酸化物半導体である請求項１３〜１６のいずれか一項に記載の電子装置の製造方法。
【請求項１８】
前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物である請求項１７記載の電子装置の製造方法。
【請求項１９】
前記酸化物半導体がＩｎを含む酸化物である請求項１７記載の電子装置の製造方法。
【請求項２０】
前記共通接続部材を低抵抗化する工程は、前記共通接続部材に前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を照射する工程を含む請求項１３〜１９のいずれか一項に記載の電子装置の製造方法。
【請求項２１】
前記共通接続部材を低抵抗化する工程の後に、前記基板を実装する工程をさらに備える請求項１３〜２０のいずれか一項に記載の電子装置の製造方法。
【請求項２２】
前記共通接続部材を低抵抗化する工程の後に、前記共通接続部材を、前記固有抵抗値が可変な材料のバンドギャップに相当するエネルギーを有する光の波長以下の波長の光を通さない膜で覆う工程をさらに備える請求項１３〜２０のいずれか一項に記載の電子装置の製造方法。
【請求項２３】
前記酸化物半導体がＩｎ、ＧａおよびＺｎの三種の元素の酸化物であり、前記共通接続部材を低抵抗化する工程の後に、前記共通接続部材を、４３０ｎｍ以下の波長の光を通さない膜で覆う工程をさらに備える請求項１７〜２１のいずれか一項に記載の電子装置の製造方法。
【請求項２４】
前記スイッチング素子が電界効果トランジスタであり、前記走査線は前記電界効果トランジスタのゲートに接続され、前記信号線は、前記電界効果トランジスタのソースおよびドレインのいずれか一方に接続されている請求項１３〜２３のいずれか一項に記載の電子装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−２３２５３９（Ｐ２０１１−２３２５３９Ａ）
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願番号】特願２０１０−１０２５９７（Ｐ２０１０−１０２５９７）
【出願日】平成２２年４月２７日（２０１０．４．２７）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願日】平成２２年４月２７日（２０１０．４．２７）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
[ Back to top ]