電子部品とその製造方法
【課題】電子部品とその製造方法において、従来よりも微細な導体パターンを形成すること。
【解決手段】導体箔4の上に樹脂層6を形成する工程と、一方の主面2xに凸パターン2wが形成された導体プレート2を樹脂層6に押し当て、樹脂層6に凸パターン2wを埋め込む工程と、導体プレート2、樹脂層6、及び導体箔4の各々に貫通孔6aを形成する工程と、貫通孔6a内に導体11を埋め込む工程と、導体箔4をパターニングすることにより、導体11と電気的に接続された第1の導体パターン4xを形成する工程と、樹脂層6が現れるまで導体プレート2の他方の主面2yに対して研磨、CMP、又は研削を行うことにより、導体11を介して第1の導体パターン4xと電気的に接続された第2の導体パターン2zを樹脂層6に形成する工程とを有する電子部品の製造方法による。
【解決手段】導体箔4の上に樹脂層6を形成する工程と、一方の主面2xに凸パターン2wが形成された導体プレート2を樹脂層6に押し当て、樹脂層6に凸パターン2wを埋め込む工程と、導体プレート2、樹脂層6、及び導体箔4の各々に貫通孔6aを形成する工程と、貫通孔6a内に導体11を埋め込む工程と、導体箔4をパターニングすることにより、導体11と電気的に接続された第1の導体パターン4xを形成する工程と、樹脂層6が現れるまで導体プレート2の他方の主面2yに対して研磨、CMP、又は研削を行うことにより、導体11を介して第1の導体パターン4xと電気的に接続された第2の導体パターン2zを樹脂層6に形成する工程とを有する電子部品の製造方法による。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子部品とその製造方法に関する。
【背景技術】
【0002】
LSI等の半導体素子は微細化の一途を辿っており、出荷される製品の中にはサブミクロンレベルの配線幅を有するものもある。
【0003】
これに対し、半導体素子を実装するための回路基板では、配線幅が最小でも10数μm程度に留まっており、半導体素子と比べて2桁も大きな配線幅となっている。電子機器の高速度化や携帯機器の更なる小型化を実現するには、回路基板に半導体素子を高密度に実装しなければならず、そのためにも回路基板における配線幅の縮小化が望まれる。
【0004】
回路基板における配線の形成方法としては、サブトラクト法、セミアディティブ法、及びインプリント法等が知られている。
【0005】
このうち、サブトラクト法は、レジストパターンをマスクにしながら導電膜をウエットエッチングすることにより配線を形成するものである。この方法では、エッチングが等方的に進行するため微細な配線の形成には不利であり、最小でも35μm程度の配線幅しか実現できない。
【0006】
また、セミアディティブ法では、絶縁層上にシード層を形成した後、その上にめっきレジストを形成し、シード層に給電を行いながらめっきレジストの開口内に電解めっきにより導電膜を形成する。そして、めっきレジストを除去した後にシード層をウエットエッチングすることにより、エッチングされずに残った導電膜よりなる配線が形成される。
【0007】
そのようなセミアディティブ法によれば、サブトラクト法と比較して配線幅を縮小することができる。但し、配線幅が5μm程度となると、安定した形状に配線を形成するのが困難になると共に、配線と下地との密着性が劣化する。そのため、セミアディティブ法は、幅が10μmよりも広い配線の形成に使用されることが多い。
【0008】
これに対し、インプリント法は、導体プレート(スタンパ)の表面の凹凸を樹脂層に印刻することにより、樹脂層に配線溝やホールを形成するものである。配線溝を形成した後は、配線溝にめっき法等により導電膜を形成し、樹脂層上の余分な導電膜をCMP(Chemical Mechanical Polishing)等により除去し、配線溝内に配線を形成する。
【0009】
しかしながら、微細で複雑な形状の配線を形成する場合にインプリント法を用いると、樹脂層から導体プレートを剥離させるときに、樹脂層の一部が導体プレートに付着し、配線溝が欠損してしまうという問題がある。更に、導体プレートを何度も使用している間に、導体プレートに形成されている配線形状の凹凸が変形するという問題もインプリント法にはある。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2007−36217号公報
【特許文献2】特開2006−100463号公報
【特許文献3】特開2005−5721号公報
【特許文献4】特開2006−303438号公報
【特許文献5】特開2008−84958号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
電子部品とその製造方法において、従来よりも微細な導体パターンを形成することを目的とする。
【課題を解決するための手段】
【0012】
以下の開示の一観点によれば、導体箔の上に樹脂層を形成する工程と、一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、前記貫通孔内に導体を埋め込む工程と、前記導体箔をパターニングすることにより、前記導体と電気的に接続された第1の導体パターンを形成する工程と、前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第1の導体パターンと電気的に接続された第2の導体パターンを前記樹脂層に形成する工程とを有する電子部品の製造方法が提供される。
【0013】
また、その開示の他の観点によれば、樹脂層と、前記樹脂層に垂直に形成された貫通孔と、前記貫通孔に埋め込まれた導体と、前記樹脂層の一方の主面に形成された第1の導体パターンと、前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第1の導体パターンと電気的に接続された第2の導体パターンとを有する電子部品が提供される。
【発明の効果】
【0014】
以下の開示によれば、樹脂層中に埋め込まれた導体プレートの凸パターンを第2の導体パターンとするので、樹脂層から導体プレートを剥離する必要がなく、樹脂層の欠損を防いで微細な第2の導体パターンを得ることができる。
【0015】
しかも、樹脂層の厚みを制御することで、樹脂層の両主面に形成される第1の導体パターンと第2の導体パターンとを含む回路の特性インピーダンスを高精度に制御することができる。
【図面の簡単な説明】
【0016】
【図1】図1(a)〜(c)は、第1実施形態に係る電子部品の製造途中の断面図(その1)である。
【図2】図2(a)〜(c)は、第1実施形態に係る電子部品の製造途中の断面図(その2)である。
【図3】図3(a)〜(c)は、第1実施形態に係る電子部品の製造途中の断面図(その3)である。
【図4】図4(a)〜(c)は、第1実施形態に係る電子部品の製造途中の断面図(その4)である。
【図5】図5(a)、(b)は、第1実施形態に係る電子部品の製造途中の断面図(その5)である。
【図6】図6は、第1実施形態に係る電子部品の製造途中の断面図(その6)である。
【図7】図7(a)、(b)は、第1実施形態に係る電子部品の製造途中の断面図(その7)である。
【図8】図8(a)、(b)は、第1実施形態に係る電子部品の製造途中の断面図(その8)である。
【図9】図9は、第1実施形態に係る電子部品の製造途中の断面図(その9)である。
【図10】図10は、第1実施形態に係る電子部品の製造途中の断面図(その10)である。
【図11】図11は、第1実施形態に係る電子部品が備える第1の導体パターンの平面図である。
【図12】図12(a)、(b)は、第2実施形態に係る電子部品の製造途中の断面図(その1)である。
【図13】図13(a)、(b)は、第2実施形態に係る電子部品の製造途中の断面図(その2)である。
【図14】図14(a)〜(c)は、第3実施形態に係るマスター型の製造途中の断面図(その1)である。
【図15】図15(a)〜(c)は、第3実施形態に係るマスター型の製造途中の断面図(その2)である。
【図16】図16(a)、(b)は、第3実施形態に係るマスター型の製造途中の断面図(その3)である。
【発明を実施するための形態】
【0017】
以下に、添付図面を参照しながら、本実施形態について説明する。
【0018】
(第1実施形態)
図1〜図10は、本実施形態に係る電子部品の製造途中の断面図である。
【0019】
本実施形態では、電子部品としてBGA(Ball Grid Array)型の半導体パッケージを製造する。
【0020】
まず、図1(a)に示すように、熱硬化性の樹脂を成型してなるマスター型1を用意する。そのマスター型1の主面1xには、成型時に複数の凹部1aが形成される。
【0021】
次いで、図1(b)に示すように、マスター型1の主面1xにスパッタ法で不図示の銅層を形成した後、その銅層を給電層にして電解銅めっき膜を成長させ、その電解銅めっき膜により凹部1aを完全に埋め込んで導体プレート2を形成する。
【0022】
後述のように導体プレート2は導体パターンとして供されるが、上記のように導体プレート2の材料として銅を使用すると、導体パターンの電気抵抗を低減することができる。
【0023】
そして、図1(c)に示すように、マスター型1から導体プレート2を剥がす。マスター型1は、導体プレート2とは異なる材料である樹脂を含むため、本工程では両者を簡単に剥離することができる。
【0024】
また、剥離した導体プレート2の一方の主面2xには、マスター型1の凹部1aを反映した高さが約5μmの凸パターン2wが形成される。
【0025】
次に、図2(a)に示す断面構造を得るまでの工程について説明する。
【0026】
まず、厚さが約18μmキャリア銅箔3上に導体箔4として厚さが約5μmの銅箔が接着された積層体5を用意する。
【0027】
次いで、その積層体5の上に、半硬化(Bステージ)の熱硬化性エポキシ系樹脂を含む樹脂シートを貼付することにより、樹脂層6を約10μmの厚さに形成する。樹脂層6の材料は特に限定されない。樹脂層6として使用し得る熱硬化性樹脂としては、エポキシ系樹脂の他に、シリコーン系樹脂、シアネート系樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びベンゾシクロブテン等もある。
【0028】
なお、熱硬化性樹脂に代えて、熱可塑性樹脂を含む樹脂層6を形成してもよい。
【0029】
そして、その樹脂層6の上方に既述の導体プレート2を配する。
【0030】
続いて、図2(b)に示すように、不図示のオートクレーブを利用して減圧雰囲気下において樹脂層6に導体プレート2を押し当てることにより樹脂層6に凸パターン2wを埋め込む。
【0031】
このとき、上記のように樹脂層6は半硬化の状態なので、導体プレート2を押し当てるときに樹脂層6が流動し、当該樹脂層6に凸パターン2wを隙間なく埋め込むことができる。また、本工程を減圧雰囲気下で行うことにより、樹脂層6と導体プレート2との間に空気が入り込んでこれらの間に隙間が発生するのを防止できる。
【0032】
その後、加熱温度が約180℃、加熱時間が約30分の条件で樹脂層6を加熱して熱硬化させる。
【0033】
なお、樹脂層6の材料として熱可塑性樹脂を使用する場合は、導体プレート2の押し当てと同時に樹脂層6を加熱することにより、加熱によって軟化した樹脂層6に凸パターン2wを容易に埋め込むことができる。
【0034】
ここで、樹脂層6の元となる樹脂シートは、シート状に成型した時点で既にその厚さが均一になっている。そのため、樹脂層6は、その厚さにむらが発生し難く、厚さの制御が簡単である。その結果、本工程では、樹脂層6の厚さのむらが原因で導体プレート2が導体箔4に対して傾くのを防ぎつつ、導体箔4と導体プレート2との間隔を高精度に制御することができる。
【0035】
次いで、図2(c)に示すように、凸パターン2wを通るように、直径が約50μmの貫通孔6aを形成する。貫通孔6aの形成方法は特に限定されない。本実施形態では、ドリル加工により導体プレート2、樹脂層6、導体箔4、及びキャリア銅箔3の各々に貫通孔6aを形成する。
【0036】
このようにドリル加工を用いる場合、貫通孔6aの側壁6xは、レーザ加工を用いる場合のように樹脂層の主面6bから傾くことはなく、当該主面6bに対して垂直になる。
【0037】
このとき、樹脂層6や導体箔4はその下のキャリア銅箔3によって支持されているため、各層4、6のハンドリングが良好になり、ドリル加工により貫通孔6aを簡単に形成することができる。
【0038】
このように、キャリア銅箔3は、ドリル加工時の支持部材として機能するものであるが、貫通孔6aを形成した後は不要となる。
【0039】
そこで、次の工程では、図3(a)に示すように、導体箔4からキャリア銅箔3を剥離する。なお、各箔3、4の接着力は弱いため、本工程ではこれらの箔3、4を簡単に剥離することができる。
【0040】
次に、図3(b)に示すように、導体箔4の表面にマスク10としてドライフィルムレジストを貼付する。
【0041】
マスク10は、導体箔4の表面を保護する機能があればドライフィルムレジストに限定されず、樹脂フィルムであってもよい。
【0042】
続いて、図3(c)に示すように、導体箔4に給電を行いながら電解銅めっきにより貫通孔6a内に導体11を成長させる。このように導体箔4を給電層にするので、本実施形態では貫通孔6a内に給電層として無電解銅めっき層を予め形成しておく必要はない。
【0043】
また、本工程では導体プレート2には給電を行わず、導体箔4に対してのみ給電を行う。そのため、導体11の成長初期の段階では、導体プレート2が露出している部分の貫通孔6aには導体11は成長せず、給電が行われている導体箔4が露出している部分の貫通孔6aから上に向かって導体11が成長する。
【0044】
そして、図4(a)に示すように、導体11が導体プレート2の表面にまで達したところで導体箔4への給電を止め、導体11の成長を停止する。
【0045】
このように、本実施形態では導体11を下から上に順次成長させるので、導体プレート2にも給電を行って貫通孔6aの上下方向から導体11を成長させる場合のように導体11中に空洞が取り込まれる危険性を低減できる。
【0046】
また、給電が行われる導体箔4の表面にマスク10を形成してあるので、当該表面に不要な電解銅めっき膜が形成されるのを防止できる。
【0047】
その後に、図4(b)に示すように、マスク10を剥離して除去する。
【0048】
続いて、図4(c)に示すように、導体箔4の上にドライフィルムレジストを貼付し、それを露光、現像することによりレジストパターン13を形成する。
【0049】
なお、図3(b)〜図4(a)の工程をイエロールーム内で行うことが可能であり、マスク10として形成したドライフィルムレジストが感光するおそれがない場合は、そのマスク10を露光、現像してレジストパターン13としてもよい。
【0050】
そして、図5(a)に示すように、レジストパターン13をマスクにして導体箔4をウエットエッチングするサブトラクト法により、第1の電極4aと接地層4bとを備えた第1の導体パターン4xを形成する。
【0051】
なお、このウエットエッチングでは、エッチング液として過酸化水素水と硫酸との混合溶液を使用する。
【0052】
図11は、このようにして形成された第1の導体パターン4xの平面図である。
【0053】
図11に示されるように、第1の電極4aの平面形状は概略円形である。そして、接地層4bは、第1の電極4aから間隔をおいて樹脂層6のほぼ全面にベタ状に形成される。
【0054】
その後に、図5(b)に示すように、レジストパターン13を除去する。
【0055】
ここまでの工程により、樹脂層6の両主面に導体プレート2と第1の導体パターン4xとを備えてなる構造体15が形成されたことになる。
【0056】
その構造体15は、以下に説明する回路基板と共に使用され、その回路基板と半導体素子のそれぞれの配線ピッチを整合させる役割を担う。
【0057】
図6は、本実施形態で使用する回路基板30の断面図である。
【0058】
その回路基板30は、樹脂基材20と、その両主面に積層された第1〜第4の層間絶縁層21〜24を有する。このうち、第1〜第4の層間絶縁膜21〜24は、エポキシ樹脂等の絶縁性の樹脂を含む。
【0059】
また、樹脂基材20には、貫通孔20aが形成されており、その貫通孔20a内には銅等のスルーホール導体19が埋め込まれる。そして、第1の層間絶縁膜21と第3の層間絶縁膜23には銅等を含むビア導電体25、27が埋め込まれる。
【0060】
また、第2の層間絶縁膜22と第4の層間絶縁膜24には、それぞれ第2の電極26及び第3の電極28として供される銅を含むビア導電体が埋め込まれる。
【0061】
そして、第4の層間絶縁膜24の上にはソルダレジスト層29が形成されており、そのソルダレジスト層29の窓29aから上記の第3の電極28が露出する。
【0062】
このような回路基板30を用意した後は、図7〜図8の工程に移る。なお、図7〜図8では、説明をし易くするために、回路基板30の要部を拡大してある。
【0063】
まず、図7(a)に示すように、回路基板30の第2の電極26の上に、低融点金属31としてはんだを印刷する。なお、印刷に代えてめっきにより低融点金属31を形成してもよい。
【0064】
また、低融点金属31は、はんだのような合金に限定されず、錫等の単体の金属であってもよい。
【0065】
次いで、図7(b)に示すように、回路基板30の上に、熱硬化性樹脂32としてエポキシ系樹脂を塗布する。なお、エポキシ系樹脂に代えて、シリコーン系樹脂、シアネート系樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びベンゾシクロブテンのいずれかを熱硬化性樹脂32として使用してもよい。
【0066】
この段階では、熱硬化性樹脂32は未硬化の状態である。
【0067】
そして、既述の構造体15を用意し、当該構造体15の第1の電極4aと回路基板30の第2の電極26との位置合わせを行う。
【0068】
次に、図8(a)に示すように、各電極4a、26の間に低融点金属31が介在した状態で熱硬化性樹脂32に第1の導体パターン4xを埋め込む。
【0069】
そして、低融点金属31を加熱して溶融することにより、該低融点金属31を介して第2の電極26と第1の導体パターン4xとを電気的かつ機械的に接続すると共に、熱硬化性樹脂32を熱硬化させる。
【0070】
本工程における加熱条件は特に限定されない。本実施形態では、加熱温度を約200℃、加熱時間を約30分とする条件で、低融点金属31の溶融と熱硬化性樹脂32の熱硬化とを行う。
【0071】
このように熱硬化性樹脂32を熱硬化させることで、第2の電極26と第1の導体パターン4xとの接続強度が補強され、これらの接続信頼性を向上させることができる。
【0072】
なお、上記では予め第2の電極26側に低融点金属31を設けていたが、本実施形態はこれに限定されない。例えば、第2の電極26側ではなく、第1の電極4a側に予め低融点金属31を設けるようにしてもよい。
【0073】
続いて、図8(b)に示すように、樹脂層6が現れるまで導体プレート2の他方の主面2yに対して研磨、CMP、又は研削を行い、導体プレート2の凸パターン2wを樹脂層6に第2の導体パターン2zとして残す。なお、製造コストの低減という観点からすると、研磨やCMPよりもプロセスコストの安い切削により本工程を行うのが好ましい。また、切削には、研磨やCMPよりも高速で処理できるという利点もある。
【0074】
このようにして形成された微細な第2の導体パターン2zは、導体11を介して第1の導体パターン4xと電気的に接続されると共に、接地層4bと協働してマイクロストリップラインとして機能する。
【0075】
既述のように、樹脂シートから形成した樹脂層6は、厚さにむらが生じ難く厚さの制御が簡単である。そのため、本実施形態では接地層4bと第2の導体パターン2zとの間隔を調節してマイクロストリップラインの特性インピーダンスを高精度に制御するのが容易である。
【0076】
また、このように研磨等によって導体パターン2zを形成することで、その導体パターン2zの上面の高さを樹脂層6の主面6bの高さとほぼ同じにすることができる。
【0077】
研磨等を用いた上記のプロセスによれば、導体プレート2の凸パターン2w自身を第2の導体パターン2zとして利用するので、インプリント法のように樹脂層6から導体プレート2を剥離する必要がない。
【0078】
そのため、導体プレート2の剥離時に樹脂層6の一部が欠損するというインプリント法の問題を克服することができ、最小の配線幅が1μm程度の微細な導体パターン2zを高い歩留まりで形成することが可能となる。
【0079】
また、本工程では、回路基板30が支持部材として機能するため、研磨等の圧力によって樹脂層6が大きく撓むことがなく、樹脂層6の全面にわたって導体プレート2を均等に研磨等することができる。
【0080】
更に、第1の導体パターン4xは、粗いパターニングに有利なサブトラクト法で形成されるため、第1の導体パターン4xの配線幅W1は上記の微細な第2の導体パターン2zの配線幅W2と比較して広くなる。
【0081】
このように、本実施形態では、樹脂層6の両主面において配線幅W1、W2の広狭が異なる構造を得ることができる。
【0082】
このような特徴を利用して、以下の図9〜図10の工程では、各導体パターン2z、4xを、半導体素子と回路基板30との配線ピッチを整合させるのに使用する。
【0083】
なお、図9〜図10では、説明をし易くするために、図7〜図8におけるよりも広範な領域の断面を示してある。
【0084】
まず、図9に示すように、上記の導体パターン2zの上に印刷法等により基板側はんだバンプ37を形成する。
【0085】
そして、回路基板30の上方に半導体素子35を用意し、その半導体素子35の端子34上に形成された素子側はんだバンプ33と上記の基板側はんだバンプ37との位置合わせを行う。
【0086】
次に、図10に示すように、リフローによって各はんだバンプ33、37同士を接合することにより、第2の導体パターン2zと半導体素子35とを電気的かつ機械的に接続する。
【0087】
そして、第2の導体パターン2zと半導体素子35との接続信頼性を高めるべく、これらの間の隙間にアンダーフィル樹脂36を充填する。
【0088】
その後に、ソルダレジスト層29から露出している部分の第3の電極28上に外部接続端子38としてはんだバンプを接合し、本実施形態に係るBGA型の半導体パッケージの基本構造を完成させる。
【0089】
以上説明した本実施形態によれば、図8(b)で説明したように、導体プレート2の凸パターン2w自身を第2の導体パターン2zとして利用する。そのため、インプリント法のように樹脂層6から導体プレート2を剥離する必要がなく、樹脂層6の欠損を防止して微細な第2の導体パターン2zを形成できる。
【0090】
また、このように第2の導体パターン2zが微細であることから、図10のように端子34間のピッチが狭い半導体素子35を第2の導体パターン2z上に接続することができる。一方、第1の導体パターン4xは、第2の導体パターン2zよりも配線幅が広いため、配線ピッチの広い回路基板30と接続するのが好適である。
【0091】
このように配線幅の広狭が異なる導体パターン2z、4xを導体11で接続したことで、本実施形態では回路基板30と半導体素子35の各々の配線ピッチの不整合を解消することができる。
【0092】
更に、第2の導体パターン2zは、接地層4bと協働してマクロストリップラインとして機能するので、そのマイクロストリップラインにより回路基板30と半導体素子35とのインピーダンスマッチングを行うことができ、高品位なBGAを提供できる。
【0093】
特に、樹脂シートから形成した樹脂層6は厚さの制御が簡単なため、微細な第2の導体パターン2zを備えたマイクロストリップラインの特性インピーダンスを高精度に制御するのが簡単である。
【0094】
(第2実施形態)
第1実施形態では、図7(b)に示したように、各電極4a、26を接続する前に、予め回路基板30に熱硬化性樹脂32を塗布した。
【0095】
これに対し、本実施形態では、各電極4a、26を接続した後にその熱硬化性樹脂32を充填する。
【0096】
図12〜図13は、本実施形態に係る電子部品の製造途中の断面図である。なお、これらの図において第1実施形態と同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
【0097】
まず、図12(a)に示すように、第1実施形態で説明した回路基板30を用意し、その第2の電極26の上に低融点金属31としてはんだを印刷する。なお、印刷に代えてめっきにより低融点金属31を形成してもよい。
【0098】
そして、第1実施形態で作製した構造体15を別途用意し、その構造体15の第1の電極4aと回路基板30の第2の電極26との位置合わせを行う。
【0099】
次いで、図12(b)に示すように、低融点金属31に第1の電極4aが当接した状態で低融点金属31を加熱して溶融し、低融点金属31を介して第1の導体パターン4xと第2の電極26とを電気的かつ機械的に接続する。
【0100】
続いて、図13(a)に示すように、第1の導体パターン4xと回路基板30との間の隙間に熱硬化性樹脂32としてエポキシ樹脂系を充填する。なお、エポキシ系樹脂に代えて、シリコーン系樹脂、シアネート系樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びベンゾシクロブテンのいずれかを熱硬化性樹脂32として使用してもよい。
【0101】
そして、加熱温度を約150℃、加熱時間を約60分とする条件で熱硬化性樹脂32を熱硬化させる。
【0102】
このように硬化した熱硬化性樹脂32によって構造体15と回路基板30とが機械的に強固に接続され、第1の導体パターン4xと第2の電極26との接続信頼性が向上する。
【0103】
その後に、図13(b)に示すように、樹脂層6が現れるまで導体プレート2の他方の主面2yに対して研磨、CMP、又は研削を行い、導体プレート2の凸パターン2wを樹脂層6に第2の導体パターン2zとして残す。
【0104】
この後は、第1実施形態の図9〜図10の工程を行って第2の導体パターン2z上に半導体素子を電気的かつ機械的に接続する工程に移るが、その詳細については省略する。
【0105】
以上説明した本実施形態によれば、図13(a)に示したように、各電極4a、26が低融点金属31で接続された状態で、回路基板30と第1の導体パターン4xとの間に熱硬化性樹脂32を充填する。
【0106】
これによれば、各電極4a、26の間に熱硬化性樹脂32が介在する危険性が少なくなり、熱硬化性樹脂32が原因で各電極4a、26間の電気抵抗が上昇するのを防止できる。
【0107】
(第3実施形態)
本実施形態では、第1実施形態で説明したマスター型1(図1(a)参照)の製造方法について説明する。
【0108】
図14〜図16は、そのマスター型1の製造途中の断面図である。
【0109】
マスター型1を製造するには、まず、図14(a)に示すように、シリコン基板40の上側全面にフォトレジスト41を塗布し、それをベークし半硬化の状態とする。
【0110】
次に、図14(b)に示すように、透明基板42aの上にクロム膜等の遮光パターン42bを形成してなる露光マスク42をシリコン基板40の上方に配置する。
【0111】
そして、その露光マスク42を通じてフォトレジスト41に露光光を照射することにより、フォトレジスト41を露光する。
【0112】
なお、このようにシリコン基板40の上方に露光マスク42を配置するのではなく、ステッパ等の露光装置を用いてフォトレジスト41を露光するようにしてもよい。
【0113】
その後、図14(c)に示すように、フォトレジスト41を現像することにより、フォトレジスト41に複数の窓41aを形成する。
【0114】
次いで、図15(a)に示すように、上記の窓41aを通じてシリコン基板40をRIE(Reactive Ion Etching)によりドライエッチングして、シリコン基板40に複数の溝40aを形成する。
【0115】
このドライエッチングの条件は特に限定されないが、本実施形態では反応性ガスと不活性ガスとの混合ガスをエッチングガスとして使用する。このうち、反応性ガスとしては、F2、SF6、CF4、及びC4F8のいずれかのフッ素系ガスを使用し得る。或いは、Cl2又はH2を反応性ガスとして使用してもよい。また、不活性ガスとしては、例えばアルゴンガスがある。
【0116】
なお、このようなドライエッチングに代えて、フッ酸又はKOH等のエッチング液を使用するウエットエッチングを行ってもよい。
【0117】
このエッチングを終了後、フォトレジスト41を除去する。
【0118】
これにより、図15(b)に示すように、マスター型1用の母型44が完成する。
【0119】
次に、図15(c)に示すように、溝40aを埋め込むように母型44上に金属層を形成し、その金属層よりなる子型45を作製する。その金属層は、例えば、電解めっきにより形成されたニッケル層である。
【0120】
そして、母型44から子型45を取り外した後、図16(a)に示すように、熱硬化性樹脂によって子型45の型取りを行い、熱硬化性樹脂よりなるマスター型1を得る。なお、樹脂で型取りをするのではなく、ニッケルの電鋳により子型45の型取りを行い、マスター型1を作製してもよい。
【0121】
この後は、図16(b)に示すように、子型45からマスター型1を取り外す。
【0122】
以上により、第1実施形態で使用したマスター型1が完成した。
【0123】
導体プレート2(図1(b)参照)を作製するときにそのマスター型1を繰り返し利用することで、同じ形状で同じ品質の複数の導体プレート2を作り出すことができ、導体プレート2を安価に大量生産することが可能となる。
【0124】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【0125】
(付記1) 導体箔の上に樹脂層を形成する工程と、
一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、
前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、
前記貫通孔内に導体を埋め込む工程と、
前記導体箔をパターニングすることにより、前記導体と電気的に接続された第1の導体パターンを形成する工程と、
前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第1の導体パターンと電気的に接続された第2の導体パターンを前記樹脂層に形成する工程と、
を有することを特徴とする電子部品の製造方法。
【0126】
(付記2) 回路基板の電極に前記第1の導体パターンを電気的に接続する工程を更に有し、
前記第2の導体パターンを形成する工程は、前記回路基板を支持部材として使用しながら、前記導体プレートの他方の主面を研磨、CMP、又は研削することにより行われることを特徴とする付記1に記載の電子部品の製造方法。
【0127】
(付記3) 前記回路基板の前記電極に前記第1の導体パターンを電気的に接続する工程は、
前記回路基板の上に熱硬化性樹脂を塗布する工程と、
前記電極と前記第1の導体パターンとの間に低融点金属が介在した状態で、前記熱硬化性樹脂に前記第1の導体パターンを埋め込む工程と、
前記低融点金属を加熱して溶融することにより、該低融点金属を介して前記電極と前記第1の導体パターンとを電気的に接続すると共に、前記熱硬化性樹脂を熱硬化させる工程とを有することを特徴とする付記2に記載の電子部品の製造方法。
【0128】
(付記4) 前記回路基板の前記電極に前記第1の導体パターンを電気的に接続する工程は、
低融点金属を介して前記電極と前記第1の導体パターンとを電気的に接続する工程と、
前記電極と前記第1の導体パターンとを接続した後、該第1の導体パターンと前記回路基板との間の隙間に樹脂を充填する工程とを有することを特徴とする付記2に記載の電子部品の製造方法。
【0129】
(付記5) 前記貫通孔内に前記導体を埋め込む工程は、
前記導体箔の表面にマスクを形成する工程と、
前記導体プレートには給電を行わず、かつ、前記導体箔に給電を行いながら、電解めっきにより前記貫通孔に前記導体を成長させる工程とを有することを特徴とする付記1に記載の電子部品の製造方法。
【0130】
(付記6) 前記第1の導体パターンは接地層を有し、
前記第2の導体パターンは、前記接地層と協働してマイクロスリップラインとして機能することを特徴とする付記1に記載の電子部品の製造方法。
【0131】
(付記7) 前記貫通孔を形成する工程は、前記導体箔の表面にキャリア箔が接着された状態で行われることを特徴とする付記1に記載の電子部品の製造方法。
【0132】
(付記8) 前記第2の導体パターンと半導体素子とを電気的に接続する工程を更に有することを特徴とする付記1に記載の電子部品の製造方法。
【0133】
(付記9) 樹脂層と、
前記樹脂層に垂直に形成された貫通孔と、
前記貫通孔に埋め込まれた導体と、
前記樹脂層の一方の主面に形成された第1の導体パターンと、
前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第1の導体パターンと電気的に接続された第2の導体パターンと、
を有することを特徴とする電子部品。
【0134】
(付記10) 前記1の導体パターンと電気的に接続された回路基板と、
前記第2の導体パターンと電気的に接続された半導体素子とを更に有することを特徴とする付記9に記載の電子部品。
【符号の説明】
【0135】
1…マスター型、1a…凹部、1x…主面、2…導体プレート、2x、2y…主面、2z…第2の導体パターン、2w…凸パターン、3…キャリア銅箔、4…導体箔、4a…第1の電極、4b…接地層、4x…第1の導体パターン、5…積層体、6…樹脂層、6a…貫通孔、6b…主面、11…導体、15…構造体、19…スルーホール導体、20…樹脂基材、20a…貫通孔、21〜24…第1〜第4の層間絶縁膜、25、27…ビア導体、26、28…第2、第3の電極、29…ソルダレジスト層、29a…窓、30…回路基板、31…低融点金属、32…熱硬化性樹脂、33…素子側はんだバンプ、34…端子、35…半導体素子、36…アンダーフィル樹脂、37…基板側はんだバンプ、40…シリコン基板、40a…溝、41…フォトレジスト、41a…窓、44…母型、45…子型。
【技術分野】
【0001】
本発明は、電子部品とその製造方法に関する。
【背景技術】
【0002】
LSI等の半導体素子は微細化の一途を辿っており、出荷される製品の中にはサブミクロンレベルの配線幅を有するものもある。
【0003】
これに対し、半導体素子を実装するための回路基板では、配線幅が最小でも10数μm程度に留まっており、半導体素子と比べて2桁も大きな配線幅となっている。電子機器の高速度化や携帯機器の更なる小型化を実現するには、回路基板に半導体素子を高密度に実装しなければならず、そのためにも回路基板における配線幅の縮小化が望まれる。
【0004】
回路基板における配線の形成方法としては、サブトラクト法、セミアディティブ法、及びインプリント法等が知られている。
【0005】
このうち、サブトラクト法は、レジストパターンをマスクにしながら導電膜をウエットエッチングすることにより配線を形成するものである。この方法では、エッチングが等方的に進行するため微細な配線の形成には不利であり、最小でも35μm程度の配線幅しか実現できない。
【0006】
また、セミアディティブ法では、絶縁層上にシード層を形成した後、その上にめっきレジストを形成し、シード層に給電を行いながらめっきレジストの開口内に電解めっきにより導電膜を形成する。そして、めっきレジストを除去した後にシード層をウエットエッチングすることにより、エッチングされずに残った導電膜よりなる配線が形成される。
【0007】
そのようなセミアディティブ法によれば、サブトラクト法と比較して配線幅を縮小することができる。但し、配線幅が5μm程度となると、安定した形状に配線を形成するのが困難になると共に、配線と下地との密着性が劣化する。そのため、セミアディティブ法は、幅が10μmよりも広い配線の形成に使用されることが多い。
【0008】
これに対し、インプリント法は、導体プレート(スタンパ)の表面の凹凸を樹脂層に印刻することにより、樹脂層に配線溝やホールを形成するものである。配線溝を形成した後は、配線溝にめっき法等により導電膜を形成し、樹脂層上の余分な導電膜をCMP(Chemical Mechanical Polishing)等により除去し、配線溝内に配線を形成する。
【0009】
しかしながら、微細で複雑な形状の配線を形成する場合にインプリント法を用いると、樹脂層から導体プレートを剥離させるときに、樹脂層の一部が導体プレートに付着し、配線溝が欠損してしまうという問題がある。更に、導体プレートを何度も使用している間に、導体プレートに形成されている配線形状の凹凸が変形するという問題もインプリント法にはある。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2007−36217号公報
【特許文献2】特開2006−100463号公報
【特許文献3】特開2005−5721号公報
【特許文献4】特開2006−303438号公報
【特許文献5】特開2008−84958号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
電子部品とその製造方法において、従来よりも微細な導体パターンを形成することを目的とする。
【課題を解決するための手段】
【0012】
以下の開示の一観点によれば、導体箔の上に樹脂層を形成する工程と、一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、前記貫通孔内に導体を埋め込む工程と、前記導体箔をパターニングすることにより、前記導体と電気的に接続された第1の導体パターンを形成する工程と、前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第1の導体パターンと電気的に接続された第2の導体パターンを前記樹脂層に形成する工程とを有する電子部品の製造方法が提供される。
【0013】
また、その開示の他の観点によれば、樹脂層と、前記樹脂層に垂直に形成された貫通孔と、前記貫通孔に埋め込まれた導体と、前記樹脂層の一方の主面に形成された第1の導体パターンと、前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第1の導体パターンと電気的に接続された第2の導体パターンとを有する電子部品が提供される。
【発明の効果】
【0014】
以下の開示によれば、樹脂層中に埋め込まれた導体プレートの凸パターンを第2の導体パターンとするので、樹脂層から導体プレートを剥離する必要がなく、樹脂層の欠損を防いで微細な第2の導体パターンを得ることができる。
【0015】
しかも、樹脂層の厚みを制御することで、樹脂層の両主面に形成される第1の導体パターンと第2の導体パターンとを含む回路の特性インピーダンスを高精度に制御することができる。
【図面の簡単な説明】
【0016】
【図1】図1(a)〜(c)は、第1実施形態に係る電子部品の製造途中の断面図(その1)である。
【図2】図2(a)〜(c)は、第1実施形態に係る電子部品の製造途中の断面図(その2)である。
【図3】図3(a)〜(c)は、第1実施形態に係る電子部品の製造途中の断面図(その3)である。
【図4】図4(a)〜(c)は、第1実施形態に係る電子部品の製造途中の断面図(その4)である。
【図5】図5(a)、(b)は、第1実施形態に係る電子部品の製造途中の断面図(その5)である。
【図6】図6は、第1実施形態に係る電子部品の製造途中の断面図(その6)である。
【図7】図7(a)、(b)は、第1実施形態に係る電子部品の製造途中の断面図(その7)である。
【図8】図8(a)、(b)は、第1実施形態に係る電子部品の製造途中の断面図(その8)である。
【図9】図9は、第1実施形態に係る電子部品の製造途中の断面図(その9)である。
【図10】図10は、第1実施形態に係る電子部品の製造途中の断面図(その10)である。
【図11】図11は、第1実施形態に係る電子部品が備える第1の導体パターンの平面図である。
【図12】図12(a)、(b)は、第2実施形態に係る電子部品の製造途中の断面図(その1)である。
【図13】図13(a)、(b)は、第2実施形態に係る電子部品の製造途中の断面図(その2)である。
【図14】図14(a)〜(c)は、第3実施形態に係るマスター型の製造途中の断面図(その1)である。
【図15】図15(a)〜(c)は、第3実施形態に係るマスター型の製造途中の断面図(その2)である。
【図16】図16(a)、(b)は、第3実施形態に係るマスター型の製造途中の断面図(その3)である。
【発明を実施するための形態】
【0017】
以下に、添付図面を参照しながら、本実施形態について説明する。
【0018】
(第1実施形態)
図1〜図10は、本実施形態に係る電子部品の製造途中の断面図である。
【0019】
本実施形態では、電子部品としてBGA(Ball Grid Array)型の半導体パッケージを製造する。
【0020】
まず、図1(a)に示すように、熱硬化性の樹脂を成型してなるマスター型1を用意する。そのマスター型1の主面1xには、成型時に複数の凹部1aが形成される。
【0021】
次いで、図1(b)に示すように、マスター型1の主面1xにスパッタ法で不図示の銅層を形成した後、その銅層を給電層にして電解銅めっき膜を成長させ、その電解銅めっき膜により凹部1aを完全に埋め込んで導体プレート2を形成する。
【0022】
後述のように導体プレート2は導体パターンとして供されるが、上記のように導体プレート2の材料として銅を使用すると、導体パターンの電気抵抗を低減することができる。
【0023】
そして、図1(c)に示すように、マスター型1から導体プレート2を剥がす。マスター型1は、導体プレート2とは異なる材料である樹脂を含むため、本工程では両者を簡単に剥離することができる。
【0024】
また、剥離した導体プレート2の一方の主面2xには、マスター型1の凹部1aを反映した高さが約5μmの凸パターン2wが形成される。
【0025】
次に、図2(a)に示す断面構造を得るまでの工程について説明する。
【0026】
まず、厚さが約18μmキャリア銅箔3上に導体箔4として厚さが約5μmの銅箔が接着された積層体5を用意する。
【0027】
次いで、その積層体5の上に、半硬化(Bステージ)の熱硬化性エポキシ系樹脂を含む樹脂シートを貼付することにより、樹脂層6を約10μmの厚さに形成する。樹脂層6の材料は特に限定されない。樹脂層6として使用し得る熱硬化性樹脂としては、エポキシ系樹脂の他に、シリコーン系樹脂、シアネート系樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びベンゾシクロブテン等もある。
【0028】
なお、熱硬化性樹脂に代えて、熱可塑性樹脂を含む樹脂層6を形成してもよい。
【0029】
そして、その樹脂層6の上方に既述の導体プレート2を配する。
【0030】
続いて、図2(b)に示すように、不図示のオートクレーブを利用して減圧雰囲気下において樹脂層6に導体プレート2を押し当てることにより樹脂層6に凸パターン2wを埋め込む。
【0031】
このとき、上記のように樹脂層6は半硬化の状態なので、導体プレート2を押し当てるときに樹脂層6が流動し、当該樹脂層6に凸パターン2wを隙間なく埋め込むことができる。また、本工程を減圧雰囲気下で行うことにより、樹脂層6と導体プレート2との間に空気が入り込んでこれらの間に隙間が発生するのを防止できる。
【0032】
その後、加熱温度が約180℃、加熱時間が約30分の条件で樹脂層6を加熱して熱硬化させる。
【0033】
なお、樹脂層6の材料として熱可塑性樹脂を使用する場合は、導体プレート2の押し当てと同時に樹脂層6を加熱することにより、加熱によって軟化した樹脂層6に凸パターン2wを容易に埋め込むことができる。
【0034】
ここで、樹脂層6の元となる樹脂シートは、シート状に成型した時点で既にその厚さが均一になっている。そのため、樹脂層6は、その厚さにむらが発生し難く、厚さの制御が簡単である。その結果、本工程では、樹脂層6の厚さのむらが原因で導体プレート2が導体箔4に対して傾くのを防ぎつつ、導体箔4と導体プレート2との間隔を高精度に制御することができる。
【0035】
次いで、図2(c)に示すように、凸パターン2wを通るように、直径が約50μmの貫通孔6aを形成する。貫通孔6aの形成方法は特に限定されない。本実施形態では、ドリル加工により導体プレート2、樹脂層6、導体箔4、及びキャリア銅箔3の各々に貫通孔6aを形成する。
【0036】
このようにドリル加工を用いる場合、貫通孔6aの側壁6xは、レーザ加工を用いる場合のように樹脂層の主面6bから傾くことはなく、当該主面6bに対して垂直になる。
【0037】
このとき、樹脂層6や導体箔4はその下のキャリア銅箔3によって支持されているため、各層4、6のハンドリングが良好になり、ドリル加工により貫通孔6aを簡単に形成することができる。
【0038】
このように、キャリア銅箔3は、ドリル加工時の支持部材として機能するものであるが、貫通孔6aを形成した後は不要となる。
【0039】
そこで、次の工程では、図3(a)に示すように、導体箔4からキャリア銅箔3を剥離する。なお、各箔3、4の接着力は弱いため、本工程ではこれらの箔3、4を簡単に剥離することができる。
【0040】
次に、図3(b)に示すように、導体箔4の表面にマスク10としてドライフィルムレジストを貼付する。
【0041】
マスク10は、導体箔4の表面を保護する機能があればドライフィルムレジストに限定されず、樹脂フィルムであってもよい。
【0042】
続いて、図3(c)に示すように、導体箔4に給電を行いながら電解銅めっきにより貫通孔6a内に導体11を成長させる。このように導体箔4を給電層にするので、本実施形態では貫通孔6a内に給電層として無電解銅めっき層を予め形成しておく必要はない。
【0043】
また、本工程では導体プレート2には給電を行わず、導体箔4に対してのみ給電を行う。そのため、導体11の成長初期の段階では、導体プレート2が露出している部分の貫通孔6aには導体11は成長せず、給電が行われている導体箔4が露出している部分の貫通孔6aから上に向かって導体11が成長する。
【0044】
そして、図4(a)に示すように、導体11が導体プレート2の表面にまで達したところで導体箔4への給電を止め、導体11の成長を停止する。
【0045】
このように、本実施形態では導体11を下から上に順次成長させるので、導体プレート2にも給電を行って貫通孔6aの上下方向から導体11を成長させる場合のように導体11中に空洞が取り込まれる危険性を低減できる。
【0046】
また、給電が行われる導体箔4の表面にマスク10を形成してあるので、当該表面に不要な電解銅めっき膜が形成されるのを防止できる。
【0047】
その後に、図4(b)に示すように、マスク10を剥離して除去する。
【0048】
続いて、図4(c)に示すように、導体箔4の上にドライフィルムレジストを貼付し、それを露光、現像することによりレジストパターン13を形成する。
【0049】
なお、図3(b)〜図4(a)の工程をイエロールーム内で行うことが可能であり、マスク10として形成したドライフィルムレジストが感光するおそれがない場合は、そのマスク10を露光、現像してレジストパターン13としてもよい。
【0050】
そして、図5(a)に示すように、レジストパターン13をマスクにして導体箔4をウエットエッチングするサブトラクト法により、第1の電極4aと接地層4bとを備えた第1の導体パターン4xを形成する。
【0051】
なお、このウエットエッチングでは、エッチング液として過酸化水素水と硫酸との混合溶液を使用する。
【0052】
図11は、このようにして形成された第1の導体パターン4xの平面図である。
【0053】
図11に示されるように、第1の電極4aの平面形状は概略円形である。そして、接地層4bは、第1の電極4aから間隔をおいて樹脂層6のほぼ全面にベタ状に形成される。
【0054】
その後に、図5(b)に示すように、レジストパターン13を除去する。
【0055】
ここまでの工程により、樹脂層6の両主面に導体プレート2と第1の導体パターン4xとを備えてなる構造体15が形成されたことになる。
【0056】
その構造体15は、以下に説明する回路基板と共に使用され、その回路基板と半導体素子のそれぞれの配線ピッチを整合させる役割を担う。
【0057】
図6は、本実施形態で使用する回路基板30の断面図である。
【0058】
その回路基板30は、樹脂基材20と、その両主面に積層された第1〜第4の層間絶縁層21〜24を有する。このうち、第1〜第4の層間絶縁膜21〜24は、エポキシ樹脂等の絶縁性の樹脂を含む。
【0059】
また、樹脂基材20には、貫通孔20aが形成されており、その貫通孔20a内には銅等のスルーホール導体19が埋め込まれる。そして、第1の層間絶縁膜21と第3の層間絶縁膜23には銅等を含むビア導電体25、27が埋め込まれる。
【0060】
また、第2の層間絶縁膜22と第4の層間絶縁膜24には、それぞれ第2の電極26及び第3の電極28として供される銅を含むビア導電体が埋め込まれる。
【0061】
そして、第4の層間絶縁膜24の上にはソルダレジスト層29が形成されており、そのソルダレジスト層29の窓29aから上記の第3の電極28が露出する。
【0062】
このような回路基板30を用意した後は、図7〜図8の工程に移る。なお、図7〜図8では、説明をし易くするために、回路基板30の要部を拡大してある。
【0063】
まず、図7(a)に示すように、回路基板30の第2の電極26の上に、低融点金属31としてはんだを印刷する。なお、印刷に代えてめっきにより低融点金属31を形成してもよい。
【0064】
また、低融点金属31は、はんだのような合金に限定されず、錫等の単体の金属であってもよい。
【0065】
次いで、図7(b)に示すように、回路基板30の上に、熱硬化性樹脂32としてエポキシ系樹脂を塗布する。なお、エポキシ系樹脂に代えて、シリコーン系樹脂、シアネート系樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びベンゾシクロブテンのいずれかを熱硬化性樹脂32として使用してもよい。
【0066】
この段階では、熱硬化性樹脂32は未硬化の状態である。
【0067】
そして、既述の構造体15を用意し、当該構造体15の第1の電極4aと回路基板30の第2の電極26との位置合わせを行う。
【0068】
次に、図8(a)に示すように、各電極4a、26の間に低融点金属31が介在した状態で熱硬化性樹脂32に第1の導体パターン4xを埋め込む。
【0069】
そして、低融点金属31を加熱して溶融することにより、該低融点金属31を介して第2の電極26と第1の導体パターン4xとを電気的かつ機械的に接続すると共に、熱硬化性樹脂32を熱硬化させる。
【0070】
本工程における加熱条件は特に限定されない。本実施形態では、加熱温度を約200℃、加熱時間を約30分とする条件で、低融点金属31の溶融と熱硬化性樹脂32の熱硬化とを行う。
【0071】
このように熱硬化性樹脂32を熱硬化させることで、第2の電極26と第1の導体パターン4xとの接続強度が補強され、これらの接続信頼性を向上させることができる。
【0072】
なお、上記では予め第2の電極26側に低融点金属31を設けていたが、本実施形態はこれに限定されない。例えば、第2の電極26側ではなく、第1の電極4a側に予め低融点金属31を設けるようにしてもよい。
【0073】
続いて、図8(b)に示すように、樹脂層6が現れるまで導体プレート2の他方の主面2yに対して研磨、CMP、又は研削を行い、導体プレート2の凸パターン2wを樹脂層6に第2の導体パターン2zとして残す。なお、製造コストの低減という観点からすると、研磨やCMPよりもプロセスコストの安い切削により本工程を行うのが好ましい。また、切削には、研磨やCMPよりも高速で処理できるという利点もある。
【0074】
このようにして形成された微細な第2の導体パターン2zは、導体11を介して第1の導体パターン4xと電気的に接続されると共に、接地層4bと協働してマイクロストリップラインとして機能する。
【0075】
既述のように、樹脂シートから形成した樹脂層6は、厚さにむらが生じ難く厚さの制御が簡単である。そのため、本実施形態では接地層4bと第2の導体パターン2zとの間隔を調節してマイクロストリップラインの特性インピーダンスを高精度に制御するのが容易である。
【0076】
また、このように研磨等によって導体パターン2zを形成することで、その導体パターン2zの上面の高さを樹脂層6の主面6bの高さとほぼ同じにすることができる。
【0077】
研磨等を用いた上記のプロセスによれば、導体プレート2の凸パターン2w自身を第2の導体パターン2zとして利用するので、インプリント法のように樹脂層6から導体プレート2を剥離する必要がない。
【0078】
そのため、導体プレート2の剥離時に樹脂層6の一部が欠損するというインプリント法の問題を克服することができ、最小の配線幅が1μm程度の微細な導体パターン2zを高い歩留まりで形成することが可能となる。
【0079】
また、本工程では、回路基板30が支持部材として機能するため、研磨等の圧力によって樹脂層6が大きく撓むことがなく、樹脂層6の全面にわたって導体プレート2を均等に研磨等することができる。
【0080】
更に、第1の導体パターン4xは、粗いパターニングに有利なサブトラクト法で形成されるため、第1の導体パターン4xの配線幅W1は上記の微細な第2の導体パターン2zの配線幅W2と比較して広くなる。
【0081】
このように、本実施形態では、樹脂層6の両主面において配線幅W1、W2の広狭が異なる構造を得ることができる。
【0082】
このような特徴を利用して、以下の図9〜図10の工程では、各導体パターン2z、4xを、半導体素子と回路基板30との配線ピッチを整合させるのに使用する。
【0083】
なお、図9〜図10では、説明をし易くするために、図7〜図8におけるよりも広範な領域の断面を示してある。
【0084】
まず、図9に示すように、上記の導体パターン2zの上に印刷法等により基板側はんだバンプ37を形成する。
【0085】
そして、回路基板30の上方に半導体素子35を用意し、その半導体素子35の端子34上に形成された素子側はんだバンプ33と上記の基板側はんだバンプ37との位置合わせを行う。
【0086】
次に、図10に示すように、リフローによって各はんだバンプ33、37同士を接合することにより、第2の導体パターン2zと半導体素子35とを電気的かつ機械的に接続する。
【0087】
そして、第2の導体パターン2zと半導体素子35との接続信頼性を高めるべく、これらの間の隙間にアンダーフィル樹脂36を充填する。
【0088】
その後に、ソルダレジスト層29から露出している部分の第3の電極28上に外部接続端子38としてはんだバンプを接合し、本実施形態に係るBGA型の半導体パッケージの基本構造を完成させる。
【0089】
以上説明した本実施形態によれば、図8(b)で説明したように、導体プレート2の凸パターン2w自身を第2の導体パターン2zとして利用する。そのため、インプリント法のように樹脂層6から導体プレート2を剥離する必要がなく、樹脂層6の欠損を防止して微細な第2の導体パターン2zを形成できる。
【0090】
また、このように第2の導体パターン2zが微細であることから、図10のように端子34間のピッチが狭い半導体素子35を第2の導体パターン2z上に接続することができる。一方、第1の導体パターン4xは、第2の導体パターン2zよりも配線幅が広いため、配線ピッチの広い回路基板30と接続するのが好適である。
【0091】
このように配線幅の広狭が異なる導体パターン2z、4xを導体11で接続したことで、本実施形態では回路基板30と半導体素子35の各々の配線ピッチの不整合を解消することができる。
【0092】
更に、第2の導体パターン2zは、接地層4bと協働してマクロストリップラインとして機能するので、そのマイクロストリップラインにより回路基板30と半導体素子35とのインピーダンスマッチングを行うことができ、高品位なBGAを提供できる。
【0093】
特に、樹脂シートから形成した樹脂層6は厚さの制御が簡単なため、微細な第2の導体パターン2zを備えたマイクロストリップラインの特性インピーダンスを高精度に制御するのが簡単である。
【0094】
(第2実施形態)
第1実施形態では、図7(b)に示したように、各電極4a、26を接続する前に、予め回路基板30に熱硬化性樹脂32を塗布した。
【0095】
これに対し、本実施形態では、各電極4a、26を接続した後にその熱硬化性樹脂32を充填する。
【0096】
図12〜図13は、本実施形態に係る電子部品の製造途中の断面図である。なお、これらの図において第1実施形態と同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
【0097】
まず、図12(a)に示すように、第1実施形態で説明した回路基板30を用意し、その第2の電極26の上に低融点金属31としてはんだを印刷する。なお、印刷に代えてめっきにより低融点金属31を形成してもよい。
【0098】
そして、第1実施形態で作製した構造体15を別途用意し、その構造体15の第1の電極4aと回路基板30の第2の電極26との位置合わせを行う。
【0099】
次いで、図12(b)に示すように、低融点金属31に第1の電極4aが当接した状態で低融点金属31を加熱して溶融し、低融点金属31を介して第1の導体パターン4xと第2の電極26とを電気的かつ機械的に接続する。
【0100】
続いて、図13(a)に示すように、第1の導体パターン4xと回路基板30との間の隙間に熱硬化性樹脂32としてエポキシ樹脂系を充填する。なお、エポキシ系樹脂に代えて、シリコーン系樹脂、シアネート系樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びベンゾシクロブテンのいずれかを熱硬化性樹脂32として使用してもよい。
【0101】
そして、加熱温度を約150℃、加熱時間を約60分とする条件で熱硬化性樹脂32を熱硬化させる。
【0102】
このように硬化した熱硬化性樹脂32によって構造体15と回路基板30とが機械的に強固に接続され、第1の導体パターン4xと第2の電極26との接続信頼性が向上する。
【0103】
その後に、図13(b)に示すように、樹脂層6が現れるまで導体プレート2の他方の主面2yに対して研磨、CMP、又は研削を行い、導体プレート2の凸パターン2wを樹脂層6に第2の導体パターン2zとして残す。
【0104】
この後は、第1実施形態の図9〜図10の工程を行って第2の導体パターン2z上に半導体素子を電気的かつ機械的に接続する工程に移るが、その詳細については省略する。
【0105】
以上説明した本実施形態によれば、図13(a)に示したように、各電極4a、26が低融点金属31で接続された状態で、回路基板30と第1の導体パターン4xとの間に熱硬化性樹脂32を充填する。
【0106】
これによれば、各電極4a、26の間に熱硬化性樹脂32が介在する危険性が少なくなり、熱硬化性樹脂32が原因で各電極4a、26間の電気抵抗が上昇するのを防止できる。
【0107】
(第3実施形態)
本実施形態では、第1実施形態で説明したマスター型1(図1(a)参照)の製造方法について説明する。
【0108】
図14〜図16は、そのマスター型1の製造途中の断面図である。
【0109】
マスター型1を製造するには、まず、図14(a)に示すように、シリコン基板40の上側全面にフォトレジスト41を塗布し、それをベークし半硬化の状態とする。
【0110】
次に、図14(b)に示すように、透明基板42aの上にクロム膜等の遮光パターン42bを形成してなる露光マスク42をシリコン基板40の上方に配置する。
【0111】
そして、その露光マスク42を通じてフォトレジスト41に露光光を照射することにより、フォトレジスト41を露光する。
【0112】
なお、このようにシリコン基板40の上方に露光マスク42を配置するのではなく、ステッパ等の露光装置を用いてフォトレジスト41を露光するようにしてもよい。
【0113】
その後、図14(c)に示すように、フォトレジスト41を現像することにより、フォトレジスト41に複数の窓41aを形成する。
【0114】
次いで、図15(a)に示すように、上記の窓41aを通じてシリコン基板40をRIE(Reactive Ion Etching)によりドライエッチングして、シリコン基板40に複数の溝40aを形成する。
【0115】
このドライエッチングの条件は特に限定されないが、本実施形態では反応性ガスと不活性ガスとの混合ガスをエッチングガスとして使用する。このうち、反応性ガスとしては、F2、SF6、CF4、及びC4F8のいずれかのフッ素系ガスを使用し得る。或いは、Cl2又はH2を反応性ガスとして使用してもよい。また、不活性ガスとしては、例えばアルゴンガスがある。
【0116】
なお、このようなドライエッチングに代えて、フッ酸又はKOH等のエッチング液を使用するウエットエッチングを行ってもよい。
【0117】
このエッチングを終了後、フォトレジスト41を除去する。
【0118】
これにより、図15(b)に示すように、マスター型1用の母型44が完成する。
【0119】
次に、図15(c)に示すように、溝40aを埋め込むように母型44上に金属層を形成し、その金属層よりなる子型45を作製する。その金属層は、例えば、電解めっきにより形成されたニッケル層である。
【0120】
そして、母型44から子型45を取り外した後、図16(a)に示すように、熱硬化性樹脂によって子型45の型取りを行い、熱硬化性樹脂よりなるマスター型1を得る。なお、樹脂で型取りをするのではなく、ニッケルの電鋳により子型45の型取りを行い、マスター型1を作製してもよい。
【0121】
この後は、図16(b)に示すように、子型45からマスター型1を取り外す。
【0122】
以上により、第1実施形態で使用したマスター型1が完成した。
【0123】
導体プレート2(図1(b)参照)を作製するときにそのマスター型1を繰り返し利用することで、同じ形状で同じ品質の複数の導体プレート2を作り出すことができ、導体プレート2を安価に大量生産することが可能となる。
【0124】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【0125】
(付記1) 導体箔の上に樹脂層を形成する工程と、
一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、
前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、
前記貫通孔内に導体を埋め込む工程と、
前記導体箔をパターニングすることにより、前記導体と電気的に接続された第1の導体パターンを形成する工程と、
前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第1の導体パターンと電気的に接続された第2の導体パターンを前記樹脂層に形成する工程と、
を有することを特徴とする電子部品の製造方法。
【0126】
(付記2) 回路基板の電極に前記第1の導体パターンを電気的に接続する工程を更に有し、
前記第2の導体パターンを形成する工程は、前記回路基板を支持部材として使用しながら、前記導体プレートの他方の主面を研磨、CMP、又は研削することにより行われることを特徴とする付記1に記載の電子部品の製造方法。
【0127】
(付記3) 前記回路基板の前記電極に前記第1の導体パターンを電気的に接続する工程は、
前記回路基板の上に熱硬化性樹脂を塗布する工程と、
前記電極と前記第1の導体パターンとの間に低融点金属が介在した状態で、前記熱硬化性樹脂に前記第1の導体パターンを埋め込む工程と、
前記低融点金属を加熱して溶融することにより、該低融点金属を介して前記電極と前記第1の導体パターンとを電気的に接続すると共に、前記熱硬化性樹脂を熱硬化させる工程とを有することを特徴とする付記2に記載の電子部品の製造方法。
【0128】
(付記4) 前記回路基板の前記電極に前記第1の導体パターンを電気的に接続する工程は、
低融点金属を介して前記電極と前記第1の導体パターンとを電気的に接続する工程と、
前記電極と前記第1の導体パターンとを接続した後、該第1の導体パターンと前記回路基板との間の隙間に樹脂を充填する工程とを有することを特徴とする付記2に記載の電子部品の製造方法。
【0129】
(付記5) 前記貫通孔内に前記導体を埋め込む工程は、
前記導体箔の表面にマスクを形成する工程と、
前記導体プレートには給電を行わず、かつ、前記導体箔に給電を行いながら、電解めっきにより前記貫通孔に前記導体を成長させる工程とを有することを特徴とする付記1に記載の電子部品の製造方法。
【0130】
(付記6) 前記第1の導体パターンは接地層を有し、
前記第2の導体パターンは、前記接地層と協働してマイクロスリップラインとして機能することを特徴とする付記1に記載の電子部品の製造方法。
【0131】
(付記7) 前記貫通孔を形成する工程は、前記導体箔の表面にキャリア箔が接着された状態で行われることを特徴とする付記1に記載の電子部品の製造方法。
【0132】
(付記8) 前記第2の導体パターンと半導体素子とを電気的に接続する工程を更に有することを特徴とする付記1に記載の電子部品の製造方法。
【0133】
(付記9) 樹脂層と、
前記樹脂層に垂直に形成された貫通孔と、
前記貫通孔に埋め込まれた導体と、
前記樹脂層の一方の主面に形成された第1の導体パターンと、
前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第1の導体パターンと電気的に接続された第2の導体パターンと、
を有することを特徴とする電子部品。
【0134】
(付記10) 前記1の導体パターンと電気的に接続された回路基板と、
前記第2の導体パターンと電気的に接続された半導体素子とを更に有することを特徴とする付記9に記載の電子部品。
【符号の説明】
【0135】
1…マスター型、1a…凹部、1x…主面、2…導体プレート、2x、2y…主面、2z…第2の導体パターン、2w…凸パターン、3…キャリア銅箔、4…導体箔、4a…第1の電極、4b…接地層、4x…第1の導体パターン、5…積層体、6…樹脂層、6a…貫通孔、6b…主面、11…導体、15…構造体、19…スルーホール導体、20…樹脂基材、20a…貫通孔、21〜24…第1〜第4の層間絶縁膜、25、27…ビア導体、26、28…第2、第3の電極、29…ソルダレジスト層、29a…窓、30…回路基板、31…低融点金属、32…熱硬化性樹脂、33…素子側はんだバンプ、34…端子、35…半導体素子、36…アンダーフィル樹脂、37…基板側はんだバンプ、40…シリコン基板、40a…溝、41…フォトレジスト、41a…窓、44…母型、45…子型。
【特許請求の範囲】
【請求項1】
導体箔の上に樹脂層を形成する工程と、
一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、
前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、
前記貫通孔内に導体を埋め込む工程と、
前記導体箔をパターニングすることにより、前記導体と電気的に接続された第1の導体パターンを形成する工程と、
前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第1の導体パターンと電気的に接続された第2の導体パターンを前記樹脂層に形成する工程と、
を有することを特徴とする電子部品の製造方法。
【請求項2】
回路基板の電極に前記第1の導体パターンを電気的に接続する工程を更に有し、
前記第2の導体パターンを形成する工程は、前記回路基板を支持部材として使用しながら、前記導体プレートの他方の主面を研磨、CMP、又は研削することにより行われることを特徴とする請求項1に記載の電子部品の製造方法。
【請求項3】
前記回路基板の前記電極に前記第1の導体パターンを電気的に接続する工程は、
前記回路基板の上に熱硬化性樹脂を塗布する工程と、
前記電極と前記第1の導体パターンとの間に低融点金属が介在した状態で、前記熱硬化性樹脂に前記第1の導体パターンを埋め込む工程と、
前記低融点金属を加熱して溶融することにより、該低融点金属を介して前記電極と前記第1の導体パターンとを電気的に接続すると共に、前記熱硬化性樹脂を熱硬化させる工程とを有することを特徴とする請求項2に記載の電子部品の製造方法。
【請求項4】
前記貫通孔内に前記導体を埋め込む工程は、
前記導体箔の表面にマスクを形成する工程と、
前記導体プレートには給電を行わず、かつ、前記導体箔に給電を行いながら、電解めっきにより前記貫通孔に前記導体を成長させる工程とを有することを特徴とする請求項1に記載の電子部品の製造方法。
【請求項5】
樹脂層と、
前記樹脂層に垂直に形成された貫通孔と、
前記貫通孔に埋め込まれた導体と、
前記樹脂層の一方の主面に形成された第1の導体パターンと、
前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第1の導体パターンと電気的に接続された第2の導体パターンと、
を有することを特徴とする電子部品。
【請求項1】
導体箔の上に樹脂層を形成する工程と、
一方の主面にパターンが形成された導体プレートを前記樹脂層に押し当て、該樹脂層に前記パターンを埋め込む工程と、
前記導体プレート、前記樹脂層、及び前記導体箔の各々に貫通孔を形成する工程と、
前記貫通孔内に導体を埋め込む工程と、
前記導体箔をパターニングすることにより、前記導体と電気的に接続された第1の導体パターンを形成する工程と、
前記樹脂層が現れるまで前記導体プレートの他方の主面に対して研磨、CMP、又は研削を行うことにより、前記導体を介して前記第1の導体パターンと電気的に接続された第2の導体パターンを前記樹脂層に形成する工程と、
を有することを特徴とする電子部品の製造方法。
【請求項2】
回路基板の電極に前記第1の導体パターンを電気的に接続する工程を更に有し、
前記第2の導体パターンを形成する工程は、前記回路基板を支持部材として使用しながら、前記導体プレートの他方の主面を研磨、CMP、又は研削することにより行われることを特徴とする請求項1に記載の電子部品の製造方法。
【請求項3】
前記回路基板の前記電極に前記第1の導体パターンを電気的に接続する工程は、
前記回路基板の上に熱硬化性樹脂を塗布する工程と、
前記電極と前記第1の導体パターンとの間に低融点金属が介在した状態で、前記熱硬化性樹脂に前記第1の導体パターンを埋め込む工程と、
前記低融点金属を加熱して溶融することにより、該低融点金属を介して前記電極と前記第1の導体パターンとを電気的に接続すると共に、前記熱硬化性樹脂を熱硬化させる工程とを有することを特徴とする請求項2に記載の電子部品の製造方法。
【請求項4】
前記貫通孔内に前記導体を埋め込む工程は、
前記導体箔の表面にマスクを形成する工程と、
前記導体プレートには給電を行わず、かつ、前記導体箔に給電を行いながら、電解めっきにより前記貫通孔に前記導体を成長させる工程とを有することを特徴とする請求項1に記載の電子部品の製造方法。
【請求項5】
樹脂層と、
前記樹脂層に垂直に形成された貫通孔と、
前記貫通孔に埋め込まれた導体と、
前記樹脂層の一方の主面に形成された第1の導体パターンと、
前記樹脂層の他方の主面に埋め込まれ、該主面と同じ高さの上面を有し、前記導体により前記第1の導体パターンと電気的に接続された第2の導体パターンと、
を有することを特徴とする電子部品。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2011−222566(P2011−222566A)
【公開日】平成23年11月4日(2011.11.4)
【国際特許分類】
【出願番号】特願2010−86484(P2010−86484)
【出願日】平成22年4月2日(2010.4.2)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成23年11月4日(2011.11.4)
【国際特許分類】
【出願日】平成22年4月2日(2010.4.2)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]