電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器
【課題】外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査を実現できる電気光学装置用基板及びその検査方法を提供する。
【解決手段】本発明の基板１は、複数のスイッチング素子のそれぞれを介して、複数の画素に第１の電位信号を信号線を介して書き込むためのビデオ線７とトランスミッションゲート部６を有する。さらに、基板１は、低い方の電位をより低くして、かつ、高い方の電位をより高くして信号線に出力する差動増幅器４ａからなる表示データ読み出し回路部４と、第１の電位信号と基準となる第２の電位信号を読み出すトランスミッションゲート部６とビデオ線７とを有する。
【解決手段】本発明の基板１は、複数のスイッチング素子のそれぞれを介して、複数の画素に第１の電位信号を信号線を介して書き込むためのビデオ線７とトランスミッションゲート部６を有する。さらに、基板１は、低い方の電位をより低くして、かつ、高い方の電位をより高くして信号線に出力する差動増幅器４ａからなる表示データ読み出し回路部４と、第１の電位信号と基準となる第２の電位信号を読み出すトランスミッションゲート部６とビデオ線７とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器に関し、特に、複数の画素にそれぞれ設けられた複数のスイッチング素子を有する電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
従来より、液晶装置等の表示装置は、携帯電話、プロジェクタ等の機器に広く使用されている。TFT（Thin Film Transistor）等を用いた液晶表示装置は、TFT基板と対向基板を貼り合わせて、その基板間に液晶を封入して構成されている。一般に、製造された液晶装置が正常に作動するかの検査は、完成品に対して行われる。例えば、所定の画像信号を液晶装置に表示データとして入力し、投影、表示等させることによって、正しくデータが表示されるか、欠陥画素の有無のチェックが行われていた。
しかし、完成品について検査を行う方法は、製造工程の管理面からみると、好ましくない。理由は、基板の製造工程後に不良品が発見されるので、不良品の発見が遅れてしまうからである。
【０００３】
このため、工程管理へ不良発見がフィードバックされるまでの時間が長くなる。その結果、歩留まり低下期間が長期化し、製造コストが上昇するからである。また、試作品の場合も、試作品の評価から設計にフィードバックされるまでの期間が長期化するため、開発期間の長期化、開発コストの上昇に繋がる。さらに、製品完成後は、いわゆるリペア、すなわち不良箇所の修理が困難である。
そこで、基板の製造工程内において、不良の発見、特に、表示装置の欠陥画素の発見を行うことが望まれている。
【０００４】
そのような検査方法の一つとして、液晶表示装置の電極パッドに検査用プローブを接触させて、所定の電流を供給することによって、液晶表示装置の検査を行う技術が提案されている（例えば特許文献１参照）。同様に、画素のコンデンサ容量特性から、TFT基板の各画素に所定の電圧を印加して、放電電流及び放電電圧の波形に基づいてTFTの機能を検査する技術が提案されている（例えば特許文献２参照）。
【０００５】
また、TFT基板の画素電極に対応する検査用の対向電極を用いて、画素電極の電位の変化量を検出することによって、各画素電極の動作検査を行う技術も提案されている（例えば特許文献３参照）。
【０００６】
【特許文献１】特開平５−３４１３０２号公報
【特許文献２】特開平７−３３３２７８号公報
【特許文献３】特開平１０−１０４５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上述した特許文献１及び特許文献３に記載の技術による場合、検査装置において、基板の外部から電極パッド等に所定のプローブ等を接触あるいは近接させるための機械的な位置精度が要求される。その結果、機械的なアライメント精度を確保するために検査時間が長くなるという問題がある。さらに、高精細な液晶表示装置の場合は、多くの電極パッドに対して細いプローブ等を機械的な制御を行って接触させなければならなくなり、これらの方法が適用できない場合もある。
【０００８】
また、上述した特許文献２に記載の方法では、液晶表示装置と測定装置間の各種容量成分、例えばソース線、画像信号線、電極パッド端子等における容量が影響するため、画素自体の容量が比較的小さい場合は、十分な測定精度が得られないという問題がある。
【０００９】
本発明は、以上の点に鑑みて成されたもので、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査を実現できる電気光学装置用基板及びその検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の電気光学装置用基板は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してに配置された複数の画素と、前記信号線に電気的に接続され、前記画素に入力された信号が前記信号線を介して入力されるとともに、当該入力された信号の電位を増幅する増幅手段と、を備えたことを特徴とする。
【００１１】
また、前記増幅手段は、一対の前記信号線に電気的に接続され、前記一対の信号線からそれぞれ供給された信号の電位差を増幅することを特徴とする。
【００１２】
本発明の電気光学装置用基板は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、前記複数の信号線のうちの第１の信号線を介して第１の電位信号が入力されるとともに、基準電位としての第２の電位信号が入力される増幅手段と、前記増幅手段から前記複数の信号線に出力された出力電位信号を読み出すデータ読出手段と、有し、前記増幅手段は、前記第１の電位信号と前記第２の電位信号とを比較し、前記第１の電位信号が低い場合には、前記信号線の電位をより低くして、そのより低くした前記出力電位信号を前記信号線に出力し、前記第１の電位信号が高い場合には、前記信号線の電位をより高くして、そのより高くした前記出力電位信号を前記信号線に出力することを特徴とする。
【００１３】
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板を実現することができる。
【００１４】
また、本発明の電気光学装置用基板において、前記第１の電位信号は、前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に供給された信号の電位であり、前記第２の電位信号の電位は、基準信号線から供給される電位であることを特徴とする。
【００１５】
このような構成によれば、画素の不良を、画素毎に不良として検出することができる。
【００１６】
また、本発明の電気光学装置用基板において、前記第１の電位信号及び前記第２の電位信号は、それぞれ前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に供給された信号の電位であり、前記第１の電位信号は前記第１の信号線を介して、前記第２の電位信号は前記複数の信号線のうちの第２の信号線を介して、対応する前記増幅手段に供給されることを特徴とする。
【００１７】
このような構成によれば、２つの画素の電位を比較するため、２つの画素のいずれかが不良であれば、その不良を検出することができる。
【００１８】
また、本発明の電気光学装置用基板において、前記増幅手段は、差動増幅器であることを特徴とする。
【００１９】
また、本発明の電気光学装置用基板において、前記データ読出手段は、読み出した前記電位信号を出力するための差動増幅器を有することを特徴とする。
【００２０】
このような構成によれば、２つの信号線の電位の差を明確にして出力することができる。
【００２１】
また、本発明の電気光学装置用基板において、前記複数の画素のそれぞれには、付加容量が設けられていることを特徴とする。
【００２２】
このような構成によれば、付加容量の不良を検出することができる。
【００２３】
また、本発明の電気光学装置用基板において、さらに、前記複数の信号線に接続され、前記複数の信号線の電位を所定の電位にプリチャージするプリチャージ回路を有することを特徴とする。
【００２４】
このような構成によれば、各種特性の検査において利用することができる。
【００２５】
また、本発明の電気光学装置用基板において、前記複数の画素に供給された画像信号を供給する画像信号線と、前記画像信号線から供給された画像信号を前記複数の信号線に供給する複数のトランスミッションゲートとを有し、前記データ読み出し手段は、前記画像信号線を含むことを特徴とする。
【００２６】
このような構成によれば、複数のトランスミッションゲートを制御することによって、ビデオ信号線への画像信号の供給あるいは画像信号の読み出しができる。
【００２７】
また、本発明の電気光学装置は、一対の基板間に電気光学物質を挟持してなる電気光学装置において、前記一対の基板の一方に上記電気光学装置用基板を用いたことを特徴とする。
【００２８】
また、本発明の電子機器は、本発明の電気光学装置を用いた。
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板を用いた電気光学装置又は電子機器が実現できる。
【００２９】
本発明の電気光学装置用基板の検査方法は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、を有する電気光学装置用基板の検査方法であって、１つの前記信号線に対応する画素に第１の電位信号を供給する供給ステップと、前記画素に供給された前記第１の電位信号を、前記信号線を介して読み出す読出ステップと、前記第１の電位信号とは電位が異なり基準信号としての第２の電位信号と、読み出された前記第１の電位信号と、を比較し、前記第１の電位信号が低い場合には、前記信号線の電位をより低くして、そのより低くした前記出力電位信号を前記信号線に出力し、前記第１の電位信号が高い場合には、前記信号線の電位をより高くして、そのより高くした前記出力電位信号を前記信号線に出力する出力ステップと、前記供給ステップで供給された第１の電位信号と前記出力ステップで出力された前記出力電位信号とを比較する比較ステップと、を有することを特徴とする。
【００３０】
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板の検査を実現することができる。
【００３１】
また、本発明の電気光学装置用基板の検査方法において、前記読出ステップの前に、前記信号線を所定のプリチャージ電位にするプリチャージステップを含むことを特徴とする。
【００３２】
このような構成によれば、電気光学装置用基板の各種特性の検査をすることができる。
【００３３】
また、本発明の電気光学装置用基板の検査方法において、前記所定のプリチャージ電位は、前記第１の電位信号と前記第２の電位信号の間の中間電位であることを特徴とする。
【００３４】
このような構成によれば、書き込まれた前記第１と前記第２の電位信号を、中間電位を基準に比較することができる。
【００３５】
また、本発明の電気光学装置用基板の検査方法において、前記複数の画素の各々に付加容量が設けられていることが望ましい。
【００３６】
このような構成によれば、付加容量の不良を検出することができる。
【００３７】
また、本発明の電気光学装置用基板の検査方法において、前記第２の電位信号の電位は、外部から供給される電位であることを特徴とする。
【００３８】
このような構成によれば、画素の不良を、画素毎に不良として検出することができる。
【００３９】
また、本発明の電気光学装置用基板の検査方法において、前記供給ステップにおいて、前記第１の前記第２の電位信号は、それぞれ前記複数のスイッチング素子を介して２つの画素に供給された信号の電位であり、前記読出ステップにおいて、前記第１及び前記第２の電位信号は、それぞれ対応する２つの前記信号線を介して、読み出されることが望ましい。
【００４０】
このような構成によれば、２つの画素の電位を比較するため、２つの画素のいずれかが不良であれば、その不良を検出することができる。
【００４１】
また、本発明の電気光学装置用基板の検査方法において、前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位信号としてHIGH信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位信号としてLOW信号を供給し、前記比較ステップにおいて前記検査対象画素から読み出した電位信号がLOWのときに、前記付加容量の不良であると判断することを特徴とする。
【００４２】
このような構成によれば、画素の容量の不良を判断することができる。
【００４３】
また、本発明の電気光学装置用基板の検査方法において、前記付加容量の共通固定電極の電位を、前記LOW信号の供給電位より低い電位とすることを特徴とする。
【００４４】
このような構成によれば、読み出し電位を基準側の電位より低くなるようにして、リーク不良の電圧変化が現れるようにできる。
【００４５】
また、本発明の電気光学装置用基板の検査方法において、前記所定のプリチャージ電位は、前記出力ステップにおいてより高くされた電位よりも高い電位であることを特徴とする。
【００４６】
このような構成によれば、書き込まれた前記第１と前記第２の電位信号を、その高い電位を基準に比較することができる。
【００４７】
また、本発明の電気光学装置用基板の検査方法において、前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位としてLOW信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位としてHIGH信号を供給し、前記比較ステップにおいて前記検査対象画素から読み出した電位信号がHIGHのときに、前記スイッチング素子の不良であると判断することを特徴とする。
【００４８】
このような構成によれば、画素のスイッチング素子の不良を判断することができる。
【００４９】
また、本発明の電気光学装置用基板の検査方法において、前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位としてLOW信号あるいはHIGH信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位として前記第１のLOW信号の電位とHIGH信号の電位との間の電位を有する中間電位信号を供給し、前記比較ステップにおいて前記検査対象画素から読み出したそれぞれの電位が、前記第1の電位と一致しなかったとき、前記スイッチング素子または前記付加容量の不良であると判断することを特徴とする。
【００５０】
このような構成によれば、画素の容量あるいはスイッチング素子の不良を検出することができる。
【００５１】
また、本発明の電気光学装置用基板の検査方法において、前記２つの信号線は互いに隣接していることが望ましい。
【００５２】
このような構成によれば、隣り合う画素なので、外部ノイズなどの影響を同等に受けるので、出力工程において誤動作し難い。
【００５３】
また、本発明の電気光学装置用基板の検査方法において、前記複数の画素について順次、前記供給ステップと、前記読出ステップと、前記出力ステップと、前記比較ステップとを行うことが望ましい。
【００５４】
このような構成によれば、マトリックスの必要な画素について全て検査をすることができる。
【発明を実施するための最良の形態】
【００５５】
以下、図面を参照して本発明の実施の形態を説明する。
ここでは、本発明の電気光学装置用基板の一例として、液晶表示装置に用いるアクティブマトリックス型表示装置用基板を例にとって説明する。
【００５６】
（第１の実施の形態）
まず、図１は、本発明の第１の実施の形態に係わる液晶表示装置の素子基板の回路図である。液晶表示装置の素子基板は、アクティブマトリックス型表示装置用基板である。素子基板１は、表示素子アレイ部２と、プリチャージ回路部３と、表示データ読み出し回路部４を含む。表示部となる表示素子アレイ部２は、マトリックス状に２次元に配置されたｍ行×ｎ列の複数の画素のセルからなる。ここで、ｍ，ｎはそれぞれ整数である。表示素子アレイ部２のX方向（横方向）及びY方向（縦方向）に並んだ複数の画素２ａを駆動するために、Xドライバ部５ａと、Yドライバ部５ｂと、トランスミッションゲート部６と、画像信号線７も含む。Xドライバ部５ａ、Yドライバ部５ｂ、トランスミッションゲート部６及び画像信号線７が、データ書込手段及びデータ読出手段のそれぞれを構成する。トランスミッションゲート部６は、画像信号線７から入力される画素データ信号をXドライバ部５ａからの出力タイミング信号に応じて供給する。画像信号線７は、マトリックス状の表示素子アレイ部２の奇数列に信号を供給する信号線と、偶数列に信号を供給する信号線とを有し、それぞれの端子inoとineとに接続されている。
【００５７】
表示素子アレイ部２は、右から第１列、第２列、・・第ｎ列で、上から第１行、第２行、・・第ｍ行のマトリックスであるが、図１では、説明を簡単にするために、４（行）×６（列）のマトリックスの画素からなる回路の例を示している。
プリチャージ回路部３は、後述するように、各種特性の検査のために、各ソース線を所定の電位にプリチャージするときに利用する。
【００５８】
表示データ読み出し回路部４は、２次元マトリックスの奇数列のソース線S(odd)と偶数列のソース線S(even)の１組のソース線に対して接続された１つの差動増幅器４ａが、複数設けられている。検査時に用いられるテスト回路としての表示データ読み出し回路部４が、アクティブマトリックス駆動型の液晶表示パネルの素子基板に形成されている。
【００５９】
次に、表示素子アレイ部２の単位表示素子である画素２ａについて説明する。図２は、本実施の形態に係わる１つのメモリセルである一つの画素の等価回路図である。
各画素２ａは、スイッチング素子である薄膜トランジスタ（以下、TFTという）１１と、液晶容量Clcと、液晶容量Clcに並列に接続された付加容量Csとを含む。TFT１１のドレイン端子に液晶容量Clcと付加容量Csのそれぞれの一端が接続されている。付加容量Csの他端は、共通固定電位CsCOMに接続されている。なお、素子基板１を単結晶シリコンなどの半導体物質、あるいは半導体化合物などで形成した場合、各画素のスイッチング素子としてトランジスタを用いることが可能となる。TFT１１のゲート端子gはYドライバ５ｂからの走査線Ｇに接続されている。TFT１１のゲート端子ｇに所定の電圧信号が入力されてTFT１１がオンすると、ソース線Ｓに接続されたTFT１１のソース端子ｓに印加されている電圧が液晶容量Clcと付加容量Csに印加され、供給された所定の電位が維持される。
【００６０】
図３は、表示データ読み出し回路部４の差動増幅器４ａの回路図である。図３に示す差動増幅器４ａは、２次元マトリックスの一方向、ここでは、X方向におけるｎ個の画素（ｎは整数で、偶数）に対して、（ｎ／２）個設けられている。従って、ｎ列の画素に対して、（ｎ／２）個の差動増幅器４ａが対応する複数のソース線に接続されている。
【００６１】
各差動増幅器４ａは、２つのＰチャネル型のトランジスタ２１，２２と、２つのＮチャネル型のトランジスタ２３，２４とを含む。トランジスタ２１と２３とからなる第１の直列回路と、トランジスタ２２と２４とからなる第２の直列回路とが並列接続されている。トランジスタ２１のゲート端子と、トランジスタ２２と２４の接続点soとが接続されている。トランジスタ２２のゲート端子と、トランジスタ２１と２３の接続点seとが接続されている。トランジスタ２３のゲート端子と、トランジスタ２２と２４の接続点soとが接続されている。トランジスタ２４のゲート端子と、トランジスタ２１と２３の接続点seとが接続されている。接続点soは、奇数列の画素のソース線S1,S3,S5,・・に接続されている。接続点seは、偶数列の画素のソース線S2,S4,S6,・・に接続されている。各差動増幅器4aのトランジスタ２１と２２の接続点spは、表示データ読み出し回路部４の第１の駆動電源SAp-chを供給する端子4bに接続されている。各差動増幅器４ａのトランジスタ２３と２４の接続点snは、表示データ読み出し回路部４の第２の駆動電源SAn-chを供給する端子4cに接続されている。
【００６２】
増幅手段としての交差結合形増幅器である差動増幅器４ａは、後述するように、接続点so,seに接続された２つのソース線S、すなわち奇数列のソース線S(odd)と偶数列のソース線S(even)において、一方には高い電圧が、他方には低い電圧が供給された場合に、差動増幅器４ａは、奇数列と偶数列の２つのソース線S(odd)とS(even)に現れる、それぞれの電位差に応じて、低い電圧の方のソース線の電圧をより低くし、高い電圧の方のソース線電圧をより高くするように動作する。すなわち、接続点ｓｏとｓｅとに入力された信号の電位差を増幅する機能を持つ。
【００６３】
図３の差動増幅器４ａにおいて、端子４ｂに接続される接続点spは、出力レベルをHIGHの信号（以下、単にHIGHという）にするタイミング信号が入力される端子である。端子４ｃに接続される接続点snは、出力レベルをLOWの信号（以下、単にLOWという）にするタイミング信号が入力される端子である。
【００６４】
動作としては、例えば、接続点seが接続点soに比べてわずかに高い電位とすると、トランジスタ２４が最初にオンする。その結果、トランジスタ２４がオンとなるので、接続点soは端子４ｃの低い接地電位まで落ちる。そして、接続点soが端子４ｃの低い接地電位まで落ちるので、ゲート端が接続点soに接続されたトランジスタ２１がオンなる。その結果、接続点seは端子４ｂの高い電源電圧Vddまで上昇する。
【００６５】
このように、差動増幅器４ａは、隣り合う２つのソース線の高い電位の方のソース線の電位をより高くし、低い電位の方のソース線の電位をより低くするように機能する。
なお、本実施の形態では、隣り合う２つのソース線に１つの差動増幅器４ａを設けている。これは、素子基板１上に差動増幅器４ａを形成し易いからであるとともに、外来ノイズがあった場合に両方のソース線に同じように影響を及ぼすからであり、隣り合わない画素のソース線に対して１つの差動増幅器を設けてもよい。
【００６６】
本実施の形態によれば、以上のような構成のアクティブマトリックス型表示装置である液晶表示装置の素子基板が製造工程において製造されると、対向基板と貼り合わせて液晶を封入する前の素子基板自体の電気特性を評価あるいは検査を行うことができる。電気的特性の検査対象とする不良としては、素子基板の各画素のデータ保持用キャパシタ（付加容量Cs）のリークによるLOW固定不良、スイッチング素子であるTFTのソース・ドレイン間リークによるHIGH固定不良等がある。
【００６７】
初めに、製造工程における素子基板１の検査を説明する前に、図１に示すTFT基板が対向基板と貼り合わされて液晶が封入されて完成された液晶表示装置が、通常の画像表示を行うときの動作について説明する。まず、２本の画像信号線７には、それぞれ奇数列と偶数列の画素信号である画素データ信号が、画像信号線７の入力端子ineとinoに入力される。それぞれの画素データ信号は、Xドライバ５ａからの列選択信号に応じて、トランスミッションゲート部６のそれぞれのトランジスタを介して、各ソース線Ｓへ供給される。
【００６８】
各ソース線Sに供給された画素信号は、Yドライバ５ｂからの走査線GがHIGHになって選択された行の各画素２ａに書き込まれる。従って、選択された走査線Ｇにおいてソース線Ｓに供給される画素データ信号が対応する画素２ａに表示用の画素データ信号として供給されて保持される。この動作を、行順次で行うことにより、液晶表示装置の表示素子アレイ部２には、所望の画像が表示される。
【００６９】
プリチャージ回路部３は、走査線GがHIGHになる前に、プリチャージ電圧Vpcを各ソース線Sに印加するための回路である。プリチャージ電圧Vpcは、プリチャージ回路部３の端子３ａに供給される。プリチャージ電圧Vpcを供給するタイミングは、プリチャージゲート端子３ｂに与える電圧によって決定される。
従って、製品あるいは試作品としての液晶表示装置として画像表示が行われるときは、素子基板１の表示データ読み出し回路部４は、動作せず使用されない。
【００７０】
次に、素子基板１において、図１に示す回路部分が半導体プロセスの工程によって製造された後に、素子基板１の状態において行われる検査の手順について説明する。この素子基板１の検査において、表示データ読み出し回路部４が動作して使用される。
まず検査方法を実現するための検査システムについて説明する。図４は、本実施の形態に係わる検査システムの構成図である。素子基板１と、画素データの書き込みと読み込みができるテスト装置３１とを、接続ケーブル３２を介して接続する。接続ケーブル３２は、素子基板１のデータ線７の端子ino,ine、表示データ読み出し回路部４の信号線の端子４ｂ、４ｃ、プリチャージ回路部３の端子３ａ、３ｂ等を、テスト装置３１に電気的に接続する。
【００７１】
テスト装置３１から、後述する所定の順番で、所定の電圧を各端子に供給することによって、素子基板１の電気的特性の検査を行うことができる。以下に、その検査内容として、上述したLOW固定不良とHIGH固定不良の有無についての検査を行う手順を説明する。
【００７２】
次に、検査の全体の流れを説明する。図５は、その検査の流れの例を示すフローチャートである。
表示データ読み出し回路部４の各差動増幅器4aを非動作状態にする。具体的には、第１の駆動電源SAp-chと第２の駆動電源SAn-chを、それぞれ電源電圧Vddと接地電位の中間電位（Vdd/2）にする。その状態で、画像信号線７の入力端子ino,ineから、セルである各画素に所定の画素データ信号を入力、すなわち書き込む（ステップ（以下、Sと略す）1）。具体的には、奇数側のソース線S(odd)にHIGHを、偶数側のソース線S(even)にLOWを供給することによって、選択された行の奇数番目の画素にはHIGHが書き込まれ、偶数番目の画素にはLOWが書き込まれる。この書込工程が、行毎に行われ、全行について行われる。図６（ａ）は、４（行）×６（列）の各画素に書き込まれる画素データのLOW（L）と、HIGH（H）の状態を示す図である。図６（ａ）に示すように、表示素子アレイ部２の各画素データは、LOW（L）の列とHIGH（H）の列が交互に表れるマトリックスとなる。
【００７３】
次に、表示データ読み出し回路部４を動作させながら、書き込まれた画素データを行毎に読み出す（S2）。表示データ読み出し回路部４の動作については後述する。後述するように、表示データ読み出し回路部４が動作するときに、最初のプリチャージ期間は、やや長くしており、それによりデータ保持用キャパシタ（Cs）において電流リーク現象による電圧の変化が確実に表れるようにしている。すなわち、表示データ読み出し回路部４は、画素データを読み出すときに、信号線上の信号出力を増幅して出力する出力工程を実行する。
【００７４】
そして、テスト装置３１は、読出工程において読み出した画素データと、書込工程において書き込んだ画素データとを比較する（S3）。この比較工程においては、各画素について書き込んだ画素データと読み出した画素データが一致しているか否かが判断される。テスト装置３１は、書き込んだ画素データと読み出した画素データが一致していないセル、すなわち画素を特定し、異常セルとして、例えばセル番号等のデータを、図示しないモニタの画面上に表示するように出力する（S4）。
【００７５】
次に、図７のタイミングチャートを用いて、図５のS2の画素データの読み出し動作を説明する。図７は、図１の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、基準となる列に対して、検査対象の列が正常であるか否かを判定することによって行われる。まず、基準とする列を偶数列とし、検査対象とする列を奇数列とする。図７に示すタイミングのための信号は、テスト装置３１によって生成されて各端子に供給される。
【００７６】
初めに、図６（ａ）に示すように、偶数列の画素を基準データ書き込み用とし，偶数側の画素にLOWが、被検査用の奇数側の画素にHIGHが書き込まれ、被検査対象の奇数列の各画素の検査が行われる。
【００７７】
図７に示すように、全画素へ上述した所定の画素データの書き込み後、プリチャージ回路部３の端子３ｂに供給されるプリチャージゲート電圧PCGが、HIGHとなり、各ソース線Ｓへのプリチャージが行われる。プリチャージ状態で所定時間経た後に、読み出し動作が開始される。なお、各ソース線Sのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）VpcはHIGHとLOWの中間電位にし、図２に示すCsCOM電位を（LOW電位−ΔV）とする。CsCOM電位を（LOW電位−ΔV）とするのは、データ保持用キャパシタCsがリーク不良である場合、リーク先のCsCOM電位が（Low電位−ΔV）となるため、読み出し電位は基準側の電位より低くなるようにするためである。そして、最初のプリチャージ期間は、やや長い時間を設定しておき、リーク不良による電圧変化が現れるようにする。
【００７８】
第１行目の読み出し動作では、まずプリチャージゲート電圧PCGをLOWにしてプリチャージを停止し、次に走査線G1の電位をHIGHにして第１行目の画素トランジスタである各TFT１１をONする。走査線G1に接続された画素すべてのTFT１１が一斉にONする。その結果、コンデンサCsに書き込まれた電荷がソース線Sに移動する。HIGHが書き込まれた奇数側ソース線（S(odd)）が中間電位付近の高い側の電位へ僅かに上昇し、基準側の偶数側ソース線（S(even)）の電位は中間電位付近の低い側の電位へ僅かに低下する。SAn-ch駆動電源をLOWにし、続いてSAp-ch駆動電源をHIGHにすることによって、表示データ読み出し回路部４を起動する。
【００７９】
しかし、奇数側の画素のデータ保持用キャパシタCsのリークが生じていた場合は、図７において点線L1で示すように、偶数側ソース線（S(even)）の電位より奇数側ソース線（S(odd)）の電位の方がより低下する。その結果、点線L２で示すように、偶数側の電位が上昇する。
【００８０】
SAn-ch駆動電源がLOWになることで中間電位より僅かに低い側の電位がLOWに、続いてSAp-ch駆動電源がHIGHになることで中間電位より僅かに高い側の電位がHIGHに変化する。これは、上述したように、表示データ読み出し回路部４の各差動増幅器4aの動作により、２つのソース線Sに現れる高低２つの電位レベルが明確になるからである。この動作は走査線G1に接続された画素すべてにおいて一斉に行われる。
そして、トランスミッションゲート部６の各トランジスタのゲートTG1からTGｎを順に開き（HIGHにし）、画像信号線７から順番に第１行目の各画素の画素データを読み出す。
【００８１】
最後のトランスミッションゲートTGnまで開いた後，再びプリチャージ動作に移る。そのプリチャージ動作、すなわち２回目以降のプリチャージ時間は初回ほど長い必要はない。
【００８２】
従って、上述したように、書き込んだ画素データと読み出した画素データを比較し（S3）、書き込んだ検査対象の奇数側の画素のHIGHが、読み出したときにLOWとなっているときは、奇数側のその画素は、LOW固定不良であると判断することができる。そのようなLOW固定不良の画素、すなわち異常セルは、検査装置３１において、図示しない表示装置等に出力される（S4）。
【００８３】
そのプリチャージ動作を停止した後は、第２の走査線G2の電位をHIGHにすることによって、第２行目の各画素のTFT１１をONする。以降同様の動作を、最後の走査線Gmに接続された画素、すなわち、第ｍ行目の各画素の画素データまで読み出す。
【００８４】
読み出した各画素データと書き込んだ各画素データとを比較して、被検査対象の奇数列の各画素にLOW固定不良があるか否かのチェックを行うことができる。
次に、偶数列と奇数列の関係を逆にし、すなわち、奇数側の画素を基準データ書き込み用とし、奇数側の画素にLOWを、被検査用の偶数側の画素にHIGHを書き込み、図５に示す処理と同様の処理を行うことによって、基準となる奇数側の画素に対して、偶数側の画素に、LOW固定不良がないかどうかを検査する。
【００８５】
以上のように、奇数と偶数の列のいずれか一方を基準として他方の画素にLOW固定不良がないかどうかの検査を、奇数と偶数の両列について行うことによって、全画素についてLOW固定不良がないかどうかを検査することができる。
【００８６】
次に図８を参照して、HIGH固定不良の有無の検査について説明する。図８は、HIGH固定不良の有無の検査における読み出し動作を説明するためのタイミングチャートである。上述したLOW固定不良の場合と同様に、最初に偶数側の画素を基準データ書き込み用とするが、画素データの書き込みにおいては、偶数側の画素にHIGHを、被検査用の奇数側画素にLOWを書き込む。
【００８７】
全画素への図６（ｂ）に示すような画素データ（図６（ａ）のHとLの関係を逆にした状態の画素データ）の書き込み後、プリチャージ状態で所定時間経た後に読み出し動作が開始される。このとき各ソース線Sのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）Vpcを（HIGH電位+ΔV）電位とする。プリチャージ電位Vpcを（HIGH電位+ΔV）電位とするのは、TFT１１のソース・ドレイン間がリークした場合、リーク先のソース線Sの電位は（HIGH電位+ΔV）のため、読み出し電位は基準側の電位より高くなるようにするためである。
【００８８】
読み出し動作では、まずプリチャージを停止し、次に走査線G1の電位をHIGHにして各TFT１１をONする。各TFT１１は走査線G1に接続された第１行目の画素すべてにおいて一斉にONする。HIGHが書き込まれた基準側の偶数側ソース線S(even)の電位はプリチャージ電位Vpcから僅かに低下し（HIGH電位に変化）、LOWが書かれた奇数側ソース線S(odd)の電位は、プリチャージ電位Vpcよりさらに低下する。従って、差動増幅器４ａは、LOWが書き込まれていた奇数側ソース線S(odd)の電位をより低くし、HIGHが書き込まれていた偶数側ソース線S(even)の電位はHIGH電位を維持する。
【００８９】
しかし、検査対象の奇数側の画素のTFT１１のソース・ドレイン間のリークが生じていた場合、リーク先の画素のキャパシタCsの電位はプリチャージ電位（HIGH電位+ΔV）となり、基準側の偶数側の画素の電位よりも高くなる。よって、画素データの読み出し時、図８の点線L３で示すように、奇数側のソース線S(odd)の電位はプリチャージ電位（HIGH電位+ΔV）のままでほとんど変化しない。すなわち、奇数側ソース線S(odd)の電位は、偶数側のソース線S(even)の電位より高くなる。SAn-ch駆動電源がLOWになることで低い側の電位がLOWに、続いてSAp-ch駆動電源がHIGHになることで高い側の電位がHIGHに変化する。その結果、点線L４で示すように、偶数側のソース線S(even)の電位はLOWに、奇数側のソース線S(odd)の電位はHIGHになる。
【００９０】
よって、検査対象の画素のセルにおいて、書き込んだ画素データと読み出した画素データが異なるので、異常セルを検出することができる。
以降の差動増幅器の動作は、上述したLOW固定不良の検出時と同様である。以上の動作を、今度は基準側を奇数側として、検査対象を偶数側として行うことによって、全ての画素についてHIGH固定不良の検査をすることができる。
【００９１】
以上のように、基準側を偶数列と奇数列を入れ替えてLOW固定不良の検査を行い、同様に、基準側を偶数列と奇数列を入れ替えてHIGH固定不良の検査を行うことによって、全ての画素についてLOW固定不良とHIGH固定不良の有無の検査を行うことができる。
【００９２】
なお、上述した例では、基準側の画素にHIGHあるいはLOWとして検査を行っているが、基準側の画素に中間電位の信号を書き込むようにしてもよい。
図９を用いて、基準側の画素にHIGHとLOWの中間電位を書き込んで検査を行う方法について説明する。
上述したLOW固定不良の検出の場合と同様に、最初に偶数側の画素を基準データ書き込み用とし、偶数側の画素にHIGHとLOWの中間電位を、被検査用の奇数側画素にはHIGH又はLOWを書き込む。例えば、図１０に示すように、奇数側の画素には、初めにHIGHを書き込み、偶数側の画素には、HIGHとLOWの中間電位（M）を書き込む。
【００９３】
全画素への書き込み後、プリチャージ状態で所定時間経た後、読み出し動作が開始される。このときソース線Sのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）をHIGHとLOWの中間電位にする。
【００９４】
読み出し動作では、まずプリチャージを停止し、つぎに走査線G1の電位をHIGHにして各TFT１１をONする。TFT１１は走査線G1に接続された画素すべてにおいて一斉にONする。基準側の偶数側ソース線の電位は、プリチャージ電位の中間電位のまま変化しない。奇数側のソース線Sの電位は、HIGHが書き込まれていたので、中間電位より僅かに上昇する。従って、差動増幅器４ａによって、偶数側はLOWに、奇数側はHIGHになるので、奇数側に書き込んだ画素データはHIGHで変わらない。
【００９５】
しかし、検査対象の画素のキャパシタンスCsにリークが生じていた場合、奇数側のソース線S(odd)の電位は、中間電位より僅かに低下する。従って、差動増幅器４ａによって、奇数側は図９の点線L5に示すようにLOWに、偶数側は点線L6に示すようにHIGHになるので、奇数側に書き込んだ画素データはHIGHではなくLOWになる。
【００９６】
以降の動作は、上述したLOW固定不良の検出時と同様である。以下同様にして、全ての行について、画素データを読み出す。
【００９７】
次に、奇数側にLOWを書き込み（図１０におけるＨをＬに変更した状態）、基準となる偶数側は中間電位を書き込む。そして、上述した奇数側にHIGHを書き込んで画素データを読み出した時の動作と同じ動作を、全ての画素について行順次で行う。
【００９８】
その結果、基準側に中間電位を書き込み、検査対象側にHIGHとLOWを書き込み、それぞれの場合の画素データを読み出したデータを、テスト装置３１は得ることができる。HIGHとLOWを書き込んだ画素データと、それぞれの場合に読み出した画素データを比較する。このとき、ある画素にLOWを書き込んだ場合とHIGHを書き込んだ場合のいずれの場合でも、LOWが読み出されるときは、その画素はキャパシタンスCsにリーク不良があることが第一に考えられる。
【００９９】
さらにはキャパシタンスまたはTFTの高抵抗、あるいはTFTのソース・ドレイン間リークによって常に検査対象側のソース線電位がプリチャージ電位となり、すなわち読み出し増幅動作がプリチャージ電位同士の電位比較となって、回路の固有の特性によって検査対象側が常にLOWに傾く可能性があると判断することができる。
【０１００】
また、いずれの場合でもHIGHが読み出されるときは、キャパシタンスCsにリーク不良の可能性が除かれるのみで，上記LOWの場合と同じ不具合の可能性が考えられる。
【０１０１】
すなわち、基準側に中間電位を書き込み、検査対象側にLOWとHIGHを書き込んで（LOWとHIGHをいずれを先に行ってもよい）、それぞれの場合の画素データを読み出して、比較することによって、セルのキャパシタンスCsとTFTの不良を検出することができる。
【０１０２】
そして、次に、奇数列を基準側として、偶数側を検査対象側として同様な検査を行うと、全ての画素について、キャパシタンスCsとTFTの不良の有無を検査することができる。
【０１０３】
以上のように、図９に示す動作によれば、HIGHとLOWを書き込んだデータが、読み出したときにLOWあるいはHIGHに固定していた場合、キャパシタンスCsあるいはTFTに何らかの不良があると判断することができる。
【０１０４】
図１１は、図１に示す素子基板の回路の変形例を示す回路図である。図１においては、素子基板１Aの表示データ読み出し回路部４は、プリチャージ回路部３から出力されるソース線Sと、トランスミッションゲート部７の間に設けられていた。図１１では、表示データ読み出し回路部４は、接続ゲート部９を介してプリチャージ回路部３から出力されるソース線Sと接続されている。
【０１０５】
図１１に示す構成によれば、トランスミッションゲート部９の各トランジスタ９ａのゲート端子は、それぞれ接続ゲート端子９ｂに信号線を９ｃ介して接続されている。通常は、接続ゲート端子９ｂの電位は、トランジスタ９ｄのゲート端子がHIGHとなっているため、信号線９ｃはLOWとなっており、表示データ読み出し回路部４はソース線から切り離されている。よって、図１１の構成によれば、表示データ読み出し回路部４４を使用しないときは、完全に切り離して、差動増幅器４ａの不安定動作状態の影響を受けないようにすることができるというメリットがある。
【０１０６】
上述した読み出し動作のときに、信号線９ｃをHIGHとするように接続ゲート端子９ｂの電位を制御することによって、表示データ読み出し回路部４を動作させることができる。
【０１０７】
また、画像信号線７に、カレントミラーアンプを含む差動増幅器１０が設けられている。これは、画像信号線７自体の持つ容量成分等によってHIGH・LOW信号の差が小さくなることを防止するのが目的で、HIGH,LOW信号をさらに明確にして出力信号outo,outeを高速に精度良く出力することができる。
【０１０８】
なお、以上の実施の形態では、表示データ読み出し回路部は、表示素子アレイ部の全ての画素について設けているが、全てに設けなくても、表示部として使用する一部の画素にだけ設けるようにしてもよい。
【０１０９】
以上のように、上述した本発明の実施の形態と変形例によれば、製品あるいは試作品における素子基板工程の完了後に、素子基板の不良を検出できるので、歩留まり低下期間が短縮され、不良品を組み立てることが少なくなくなり、コスト低減になる。特に、試作品の場合は、開発期間の短縮と開発コストの低減になる。
【０１１０】
また、素子基板の段階で不良が検出できるので、いわゆるリペアも容易となる。
さらに、表示データ読み出し回路部によって、アナログ情報であるキャパシタの充電電荷がデジタル情報（電圧論理）に変換できるため、検査における検出感度が高い。
【０１１１】
さらにまた、上述した例では、隣り合うソース線に差動増幅器が接続され、外部ノイズなどの影響を受けにくいようにしているが、互いに隣接しないソース線同士に接続する差動増幅器を設けるようにしてもよい。そのようにすれば、隣接するソース線同士のリークの可能性の影響を排除することができる。
【０１１２】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。図１２は、本発明の第２の実施の形態に係わる液晶表示装置の素子基板の回路図である。図１２において、第１の実施の形態と同一の構成要素については、同一の符号を付し説明は省略する。
【０１１３】
本実施の形態に係わる液晶表示装置の素子基板１Bも、表示素子アレイ部２と、表示データ読み出し回路部４と、Xドライバ部５ａと、Yドライバ部５ｂ（図１２では示さず）と、トランスミッションゲート部６と、画像信号線７と、差動増幅器１０を含む。さらに、本実施の形態では、プリチャージ回路部１３と、接続ゲート部１４と、参照電圧供給部１５とを有する。
【０１１４】
本第２の実施の形態のプリチャージ回路部１３は、各列に、すなわち各ソース線にトランジスタ１３ｂを有している。各トランジスタ１３ｂのソースとドレインは、それぞれソース線Sを介して各差動増幅器４ａの接続点seと、参照電圧供給線REFを介して接続点soに接続されている。そして、各トランジスタ１３ｂのゲートは、プリチャージ用のゲート端子１３ａに接続されている。
【０１１５】
接続ゲート部１４では、図１２に示すように、各差動増幅器４ａの一方の接続点soは、接続ゲート部１４の一方のトランジスタ１４ｂと参照電圧供給線REFを介して、参照電圧供給部１５の端子１５ａに接続されている。端子１５ａには、参照電圧Vrefが供給されている。各差動増幅器４ａの他方の接続点seは、接続ゲート部１４の他方のトランジスタ１４ｃを介して、ソース線Sに接続されている。トランジスタ１４ｂと１４ｃのゲートは、テスト回路接続用のゲート端子１４ａに接続されている。ゲート端子１４ａには、後述するテスト回路接続信号TEが供給される。
【０１１６】
参照電圧供給部１５の端子１５ａに接続された参照電圧供給線REFには、プリチャージ用のトランジスタ１３ｂが接続されている。従って、トランジスタ１３ｂのゲート電圧を制御することによって、トランジスタ１３ｂをオンさせ、各ソース線Sにトランジスタ１３ｂを介して、参照電圧Vrefを印加できるようになっている。
【０１１７】
次に、図１３のタイミングチャートを用いて、図５のS2の画素データの読み出し動作を説明する。図１３は、図１２の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、各列が正常であるか否かを判定することによって行われる。図１３に示すタイミングのための信号は、テスト装置３１によって生成されて各端子に供給される。
【０１１８】
まず、素子アレイ部２の全ての走査線Gをオンして、全ての画素にHIGHを書き込む。なお、ここでは、各画素にHIGHが書き込まれた場合で説明するが、LOWを書き込んでもよい。なお、以下、全画素にHIGHを書き込み基板１Bの検査を行っている例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Ｇのゲートはオフにされる。
【０１１９】
図１３に示すように、全画素へ上述した所定の画素データ（ここではHIGH）の書き込み後、データ保持時間ｔ１を確保するために、プリチャージ回路部１３の端子１３ａに供給されるプリチャージゲート電圧PCGがHIGHとなり、トランジスタ１３ｂは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子１４ａのテスト回路接続信号TEもHIGHとなる。データ保持時間ｔ１経過後に、画素データの読み出しが開始される。
なお、トランジスタ１３ｂが所定時間だけオンすることにより、各ソース線Sと参照側信号線REFの両方に、参照電圧Vrefが現れるようにしているので、ゲート線Gをオフにしておけば、必ずしもプリチャージ状態にする必要はない。さらになお、トランジスタ１３ｂをオンしたときに、テスト回路接続用のゲート端子１４ａのテスト回路接続信号TEは、まだHIGHでなくてもよい。従って、データ保持時間経過ｔ１後に、プリチャージゲート電圧PCGがLOWの場合は、HIGHにしてプリチャージが行われる。
【０１２０】
参照電圧供給部１５からは、端子１５ａには、プリチャージ電位として、HIGHとLOWの中間電位の参照電圧Vrefが印加されている。よって、所定の画素データの書き込み後、ソース線S、接続点se及び接続点soは、中間電位の状態となっている。
【０１２１】
そして、データ保持時間ｔ１経過後、プリチャージ状態を解除するために、プリチャージゲート電圧PCGをLOWにするが、このとき、テスト回路接続信号TEは、HIGHであり、かつ、第１の駆動電源SAp-chと第２の駆動電源SAn-chの電位を中間電位としておくことにより、各差動増幅器４ａを動作していない状態とする。
【０１２２】
なお、プリチャージゲート電圧PCGをLOWにした後、差動増幅器４ａが動作を開始する前までに、端子１５ａへのプリチャージゲート電圧の供給を停止させるようにする。
【０１２３】
プリチャージゲート電圧PCGをLOWにした直後、ゲート線G1をオンすると、ゲート線G1に接続された各画素から一斉にデータが出力される。具体的にはコンデンサCsに書き込まれて保持された電荷が、対応するソース線Sに一斉に移動する。図１３に示すように、各ソース線Sの電位がわずかに上昇する。もしも、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線Sの電位は、点線で示したようにわずかに下降する。
【０１２４】
ゲート線G1を開いた後、所定時間経過してから、各差動増幅器４ａを動作させるために、まず、第２の駆動電源SAn-chの電位を中間電位からLOWに変化させる。第２の駆動電源SAn-chの電位のLOWへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号TEをLOWにし、接続ゲート部１４のトランジスタ１４ｂ、１４ｃを所定期間ｔ２だけオフにすることによって、わずかに上昇したソース線電位の情報を差動増幅器４ａ内に閉じ込める。
【０１２５】
SAn-ch駆動電源がLOWになることで、中間電位より僅かに低い側の電位がLOWに変化する。よって、各差動増幅器４ａは、外部から印加された中間電位である参照電圧Vrefと、各ソース線Sの電圧を比較する。画素が正常であれば、ソース線Sの電位は中間電位よりも僅かに高いので、各差動増幅器４ａの接続点soの方が、接続点seよりも電位が低い側となる。そのため、図１３に示すように、接続点soの電位が低下する。このとき、接続点seの電位はそのまま保持となる。
【０１２６】
次に、SAp-ch駆動電源がHIGHになることによって、差動増幅器４ａのPチャネル型トランジスタ２１，２２を動作させる。すなわち、SAp-ch駆動電源がHIGHになることで中間電位より僅かに高い側の電位がHIGHに変化する。画素が正常であれば、ソース線Sの電位は中間電位よりも僅かに高いので、各差動増幅器４ａの接続点seの方が、接続点soよりも電位が高い側となる。そのため、図１３に示すように、接続点seの電位が上昇する。
画素に不良があれば、例えば、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線Sの電位は、図１３に点線で示したようにわずかに下降する。その場合は、SAn-ch駆動電源がLOWになると、図１３に点線で示すように、接続点seの電位が下降する。さらに、SAp-ch駆動電源がHIGHになると、図１３に点線で示すように、接続点soの電位が上昇する。
この場合、テスト回路接続信号TEをオフしているため、負荷となるソース線Sの容量の影響を受けなくなり、高速動作が可能になる。また、参照電圧Vrefが画素に書込まれた電位でないため、ある画素の不良はその画素の不良として検出される。すなわち、１画素の不良として特定できるため、詳細不良特性分類が可能となる。
【０１２７】
差動増幅器４ａの接続点seと接続点soにおける論理が、HIGHとLOWのいずれかに確定したら、テスト回路接続信号TEをHIGHにし、確定した論理データをソース線Sに書き戻す。ゲート線G1に接続された各画素の電位が、対応するソース線Sに読み出されるので、トランスミッションゲート部６の各トランジスタのゲートTG1からTGｎを順に開き（HIGHにし）、画像信号線７から順番に第１行目の各画素の画素データを読み出し、出力端子outoとouteに出力させる。
【０１２８】
ゲート線G1に接続されたすべての画素のデータが読み出されたら、ゲート線G1をLOWにし、SAn-ch駆動電源とSAp-ch駆動電源を中間電位にして差動増幅器４ａを動作停止させる。続いて、プリチャージゲート電圧PCGをHIGHにして、全ソース線Ｓをプリチャージする。
【０１２９】
以降、上述した動作を、ゲート線G2からGmの各ラインについて繰り返すことによって順番に基板上の画素の検査が行われる。
以上、全画素にHIGHのデータを書き込んで行う検査の動作が終了すると、次に、全画素にLOWのデータを書き込み、同一の検査を実施することですべて終了となる。従って、全画素について、２回の検査を行うだけで済むため、第１の実施の形態の場合に比べて、検査時間は短くなる。
【０１３０】
以上のように、本実施の形態によれば、第１の実施の形態と異なり、検査対象の各画素について不良の有無を検査することができる。
【０１３１】
（変形例）
次に、第２の実施の形態の変形例について説明する。図１４は、第２の実施の形態の変形例である素子基板１B'を示しており、図１４において図１２と同一の構成要素については、同一の符号を付し説明は省略する。
【０１３２】
本第２の実施の形態のプリチャージ回路部１３は、各列に、すなわち各ソース線にトランジスタ１３ｂおよび１３ｃを有している。各トランジスタ１３ｂのドレインとソースは、それぞれソース線Sを介して各差動増幅器４ａの接続点seと、参照電圧供給部１５の端子１５ａに接続されている．さらに各トランジスタのソースとドレインは，それぞれ参照電圧供給部１５の端子１５ａと，各差動増幅器４ａの接続点soに接続されている．端子１５ａには，参照電圧Vrefが供給されている．そして、各トランジスタ１３ｂおよび１３ｃのゲートは、プリチャージ用のゲート端子１３ａに接続されている。
【０１３３】
接続ゲート部１４では、各差動増幅器４ａの接続点seは、接続ゲート部１４のトランジスタ１４ｃを介して、ソース線Sに接続されている。トランジスタ１４ｃのゲートは、テスト回路接続用のゲート端子１４ａに接続されている。ゲート端子１４ａには、後述するテスト回路接続信号TEが供給される。
【０１３４】
参照電圧供給部１５の端子１５ａに接続された参照電圧供給線REFには、プリチャージ用のトランジスタ１３ｂおよび１３ｃが接続されている。従って、トランジスタ１３ｂおよび１３ｃのゲート電圧を制御することによって、トランジスタ１３ｂおよび１３ｃをオンさせ、さらにテスト回路接続用ゲート端子１４ａに接続されたトランジスタ１４ｃのゲート電圧を制御することによってトランジスタ１４ｃをオンさせ、各ソース線Sおよび各差動増幅器４ａの接続点se・soにトランジスタ１３ｂ・１３ｃ・１４ｃを介して、参照電圧Vrefを印加できるようになっている。
【０１３５】
このような構成によれば、図１２の素子基板１Bと異なり、プリチャージゲート電圧PCGをLOWにした後に、端子１５ａにプリチャージゲート電圧の供給又は停止を制御するスイッチは不要である。
【０１３６】
本変形例においても、図１３に示すタイミングチャートに従った動作が行われる。本変形例においては、トランジスタ１３ｂ・１３ｃ・１４ｃの動作が図１２の実施の形態と異なるのみである。
【０１３７】
即ち、全画素へ上述した所定の画素データ（ここではHIGH）の書き込み後、データ保持時間ｔ１を確保するために、プリチャージ回路部１３の端子１３ａに供給されるプリチャージゲート電圧PCGがHIGHとなり、トランジスタ１３ｂおよび１３ｃは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子１４ａのテスト回路接続信号TEもHIGHとなる。データ保持時間ｔ１経過後に、画素データの読み出しが開始される。
【０１３８】
なお、トランジスタ１３ｂおよび１３ｃさらにテスト回路接続用のゲート端子１４ａのテスト回路接続信号TEをHighにし、各ソース線Ｓと各差動増幅器４ａの接続点se・soに参照電圧Vrefが現れるようにしているが、ゲート線Gをオフにしておけば、必ずしもプリチャージ状態にする必要はない。従って、データ保持時間経過ｔ１後に、プリチャージゲート電圧PCGがLOWの場合は、HIGHにして、テスト回路接続用信号TEがLowの場合はHighにしてプリチャージが行われる。
【０１３９】
ゲート線G1を開いた後、所定時間経過してから、各差動増幅器４ａを動作させるために、まず、第２の駆動電源SAn-chの電位を中間電位からLOWに変化させる。第２の駆動電源SAn-chの電位のLOWへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号TEをLOWにし、接続ゲート部１４のトランジスタ１４ｃを所定期間ｔ２だけオフにすることによって、わずかに上昇したソース線電位の情報を差動増幅器４ａ内に閉じ込める。
【０１４０】
他の作用は図１２の実施の形態と同様である。
【０１４１】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。図１５は、本発明の第３の実施の形態に係わる液晶表示装置の素子基板の回路図である。図１５において、第１の実施の形態と同一の構成要素については、同一の符号を付し説明は省略する。
【０１４２】
本実施の形態に係わる液晶表示装置の素子基板１Cも、表示素子アレイ部２と、表示データ読み出し回路部４と、Xドライバ部５ａと、Yドライバ部５ｂ（図１５では示さず）と、トランスミッションゲート部６と、画像信号線７と、差動増幅器１０を含む。さらに、本実施の形態では、プリチャージ回路部１６と、接続ゲート部１７と、参照電圧供給部１８とを有する。
【０１４３】
本第３の実施の形態のプリチャージ回路部１６は、奇数列のソース線S(odd)と偶数列のソース線S(even)の１組のソース線に対して、一対のトランジスタ１６ｂ、１６ｃを有している。ソースとドレインが接続されてなる直列接続されたトランジスタ１６ｂと１６ｃのソースとドレインは、それぞれ奇数列のソース線S(odd)と偶数列のソース線S(even)を介して、各差動増幅器４ａの接続点soと接続点seに接続されている。そして、各トランジスタ１６ｂ、１６ｃのゲートは、プリチャージ用のゲート端子１６ａに接続されている。トランジスタ１６ｂと１６ｃの接続点は、参照電圧供給部１８の端子１８ａに接続されている。端子１８ａには、参照電圧Vrefが供給されている。従って、トランジスタ１６ｂ、１６ｃのゲート電圧を制御することによって、トランジスタ１６ｂ、１６ｃを同時にオンさせ、各ソース線Sにトランジスタ１６ｂ、１６ｃを介して、素子基板１Cの外部から供給される参照電圧Vrefを印加できるようになっている。なお、参照電圧Vrefは素子基板１Cの内部で生成するようにしてもよい。参照電圧Vrefは、HIGHとLOWの中間電位の電圧である。
【０１４４】
接続ゲート部１７では、図１５に示すように、各差動増幅器４ａの一方の接続点soは、接続ゲート部１７の一方のトランジスタ１７ｂを介して、奇数列ソース線S(odd)に接続されている。各差動増幅器４ａの他方の接続点seは、接続ゲート部１７の他方のトランジスタ１７ｃを介して、偶数列ソース線S(even)に接続されている。トランジスタ１７ｂと１７ｃのゲートは、それぞれ奇数列テスト回路接続用のゲート端子１７ａ１と、偶数列テスト回路接続用のゲート端子１７ａ２とに接続されている。各ゲート端子１７ａ１，１７ａ２には、後述するテスト回路接続信号TEo、TEeがそれぞれ供給される。
【０１４５】
従って、テスト回路接続信号TEoとTEeのいずれか一方をHIGHにすることによって、1つの差動増幅器４ａで奇数列ソース線S(odd)の画素、及び偶数列ソース線S(even)の画素のいずれか一方のみのデータを読み出すことができる。そして、ソース線Sに現れ読み出される電位（微少電位変化）は、トランジスタ１７ｂと１７ｃのいずれか一方のトランジスタを介して差動増幅器４ａに伝えられる。その電位は、オンして開いたトランジスタを一旦、閉じた後、差動増幅器４ａ内部で増幅され、その後一端閉じたトランジスタを再び開けソース線に書き戻され、画像信号線７を介して出力される。
【０１４６】
次に、図１５に示す回路の動作の詳細を図１６のタイミングチャートを参照しながら説明する。図５のS2の画素データの読み出し動作を説明する。図１６は図１５の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、列毎に、ここでは奇数列と偶数列に分けて、正常であるか否かを判定することによって行われる。図１６に示すタイミングのための信号は、テスト装置３１によって生成されて各端子に供給される。
【０１４７】
まず、素子アレイ部２の全ての走査線Gをオンして、奇数列の全ての画素にHIGHを書き込む。なお、全画素にHIGHを書き込んでもよい。本実施の形態では、奇数列ソース線S(odd)の画素の検査と偶数列ソース線S(even)画素の検査は、分けて行われる。なお、ここでは、各画素にHIGHが書き込まれた場合で説明するが、LOWを書き込んでもよい。また、以下、奇数列の全画素にHIGHを書き込み基板１Ｃの検査を行っている例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Ｇのゲートはオフにされる。偶数列ソースS(even)は、テスト回路接続信号TEeをLOWにすることによって、偶数列ソース線S(even)には表示素子アレイ部２からの電位の影響は、差動増幅器４ａに伝達されない。
【０１４８】
図１６に示すように、奇数列の画素へ上述した所定の画素データ（ここではHIGH）の書き込み後、データ保持時間ｔ１を確保するために、プリチャージ回路部１６の端子１６ａに供給されるプリチャージゲート電圧PCGがHIGHとなり、トランジスタ１６ｂ、１６ｃは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子１７ａ１のテスト回路接続信号TEoもHIGHとなる。データ保持時間ｔ１経過後に、画素データの読み出しが開始される。
なお、トランジスタ１６ｂ、１６ｃが所定時間だけオンすることにより、各差動増幅器４ａの接続点soと接続点seの両方に、参照電圧Vrefが現れるようにしているので、ゲート線Gをオフにしておけば、必ずしもプリチャージ状態にする必要はない。さらになお、トランジスタ１６ｂ、１６ｃをオンしたときに、テスト回路接続用のゲート端子１７ａ１のテスト回路接続信号TEoは、まだHIGHでなくてもよい。従って、データ保持時間t1経過後に、プリチャージゲート電圧PCGがLOWの場合は、HIGHとしてプリチャージが行われる。
【０１４９】
参照電圧供給部１８からは、端子１８ａには、プリチャージ電位として、HIGHとLOWの中間電位の参照電圧Vrefが印加されている。よって、所定の画素データの書き込み後、ソース線S(odd)、接続点se及び接続点soは、中間電位の状態となっている。
【０１５０】
そして、データ保持時間ｔ１経過後、プリチャージ状態を解除するために、プリチャージゲート電圧PCGをLOWにするが、このとき、テスト回路接続信号TEoは、HIGHであり、かつ、第１の駆動電源SAp-chと第２の駆動電源SAn-chの電位を中間電位としておくことにより、各差動増幅器４ａを動作していない状態とする。
【０１５１】
プリチャージゲート電圧PCGをLOWにした直後、ゲート線G1をオンすると、ゲート線G1に接続された各画素から一斉にデータが出てくる。具体的にはコンデンサCsに書き込まれて保持された電荷が、対応するソース線S(odd)に一斉に移動する。図１６に示すように、各ソース線S(odd)の電位がわずかに上昇する。もしも、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線S(odd)の電位は、点線で示したようにわずかに下降する。このとき、テスト回路接続信号TEeはLOWであるため、偶数列ソース線S(even)の電位は無視できる。
【０１５２】
ゲート線G1を開いた後、所定時間経過してから、各差動増幅器４ａを動作させるために、まず、第２の駆動電源SAn-chの電位を中間電位からLOWに変化させる。第２の駆動電源SAn-chの電位のLOWへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号TEoをLOWにし、接続ゲート部１７のトランジスタ１７ｂをオフにすることによって、わずかに上昇した奇数列ソース線S(odd)の電位の情報を差動増幅器４ａ内に閉じ込める。
【０１５３】
SAn-ch駆動電源がLOWになることで、接続点soと接続点seのうち僅かに低い側の電位がLOWに変化する。よって、各差動増幅器４ａは、外部から印加された中間電位である参照電圧Vrefと、各奇数列ソース線S(odd)の電圧を比較する。画素が正常であれば、奇数列ソース線S(odd)の電位は中間電位よりも僅かに高いので、各差動増幅器４ａの接続点seの方が、接続点soよりも電位が低い側となる。そのため、図１６に示すように、接続点seの電位が低下する。このとき、接続点soの電位はそのまま保持となる。
【０１５４】
次に、SAp-ch駆動電源がHIGHになることによって、差動増幅器４ａのPチャネル型トランジスタ２１，２２を動作させる。すなわち、SAp-ch駆動電源がHIGHになることで、接続点soと接続点seのうち僅かに高い側の電位がHIGHに変化する。画素が正常であれば、奇数列ソース線S(odd)の電位は中間電位よりも僅かに高いので、各差動増幅器４ａの接続点soの方が、接続点seよりも電位が高い側となる。そのため、図１６に示すように、接続点soの電位が上昇する。
画素に不良があれば、例えば、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各奇数列ソース線S(odd)の電位は、図１６に点線で示したようにわずかに下降する。その場合は、SAn-ch駆動電源がLOWになると、図１６に点線で示すように、接続点seの電位が下降する。さらに、SAp-ch駆動電源がHIGHになると、図１６に点線で示すように、接続点soの電位が上昇する。
この場合、テスト回路接続信号TEoとTEeをオフしているため、負荷となるソース線Sの容量の影響を受けなくなり、高速動作が可能になる。また、参照電圧Vrefが書き込み電位でないため、ある画素の不良はその画素の不良として検出され、詳細不良特性分類が可能となる。
【０１５５】
差動増幅器４ａの接続点seと接続点soにおける論理が、HIGHとLOWのいずれかに確定したら、テスト回路接続信号TEoをHIGHにし、確定した論理データを奇数列ソース線S(odd)に書き戻す。ゲート線G1に接続された各画素の電位が、対応する奇数列ソース線S(odd)に読み出されるので、トランスミッションゲート部６の各トランジスタのodd側ゲートをTG1・TG3・TG5と順番に最後のTGｎ（あるいはTGn-1）まで開き（HIGHにし）、画像信号線７から順番に第１行目の各画素の画素データを読み出し、出力端子outoとouteに出力させる。
【０１５６】
ゲート線G1に接続されたすべての画素のデータが読み出されたら、ゲート線G1をLOWにし、SAn-ch駆動電源とSAp-ch駆動電源を中間電位にして差動増幅器４ａを動作停止させる。続いて、プリチャージゲート電圧PCGをHIGHにして、全ソース線Ｓをプリチャージする。
【０１５７】
以降、上述した動作を繰り返すことによって、ゲート線G2からGmの各ラインについて順番に検査が行われる。
【０１５８】
以上、奇数列の全画素にHIGHのデータを書き込んで行う検査の動作が終了すると、次に、奇数列の全画素にLOWのデータを書き込み、同一の検査を実施することで奇数列の全画素についての検査はすべて終了となる。
さらに続いて、検査対象画素を偶数列に変更する。すなわち、テスト回路接続信号TEoをLOWに固定し、奇数列の画素について行った検査と同一の検査を、テスト回路接続信号TEeを変化させながら、偶数列の画素にHIGHのデータを書き込んだ場合と、LOWのデータを書き込んだ場合とで行う。
【０１５９】
また、第２の実施の形態では、１本のソース線に対して１つの差動増幅器４ａが必要であったが、本第３の実施の形態では、２本のソース線に対して１つの差動増幅器４ａでよいため、基板上における差動増幅器４ａの数を少なくすることができるため、差動増幅器４ａ内のトランジスタのサイズを大きくできる。その結果、差動増幅器４ａ内のトランジスタの非対称性の低減、駆動能力の向上、性能のばらつきの低減等を図ることができるので、安定した感度の高い差動増幅器４ａを実現することができる。
【０１６０】
さらに図１７は、図１５の接続ゲート部１７を改良した形態を示す回路図である。接続ゲート部１７では、図１５に示すように、各差動増幅器４ａの一方の接続点soは、接続ゲート部１７の一方のトランジスタ１７ｂを介して、奇数列ソース線S(odd)に接続されている。各差動増幅器４ａの他方の接続点seは、接続ゲート部１７の他方のトランジスタ１７ｃを介して、偶数列ソース線S(even)に接続されている。図１７では、トランジスタ１７ｂのゲートは、テスト回路接続用のゲート選択端子１７a１１に接続される同時に、インバータとゲートイネーブル端子１７ａ２１にゲートが接続されたトランジスタ１７ｄとを介して、トランジスタ１７ｃのゲートに接続されている。ゲート選択端子１７a１１にはテスト回路接続ゲート選択信号TGS（Test Gate Select）、ゲートイネーブル端子１７ａ２１にはテスト回路接続信号TE（Test Enable）が供給される。
【０１６１】
従って、ゲートイネーブル端子１７ａ２１をHIGHにすることで、トランジスタ１７ｂと１７ｃのどちらか一方がONし、1つの差動増幅器４ａで奇数列ソース線S(odd)の画素、及び偶数列ソース線S(even)の画素のいずれか一方のみのデータを読み出すことができる。テスト回路接続ゲート選択信号TGSがHIGHのときトランジスタ１７ｂがON、トランジスタ１７ｃがOFFし、奇数列ソース線S(odd)の画素のデータを読み出すことができる。一方、テスト回路接続ゲート選択信号TGSがLOWのときトランジスタ１７ｃがON、トランジスタ１７ｂがOFFし、偶数列ソース線S(even)の画素のデータを読み出すことができる。ゲート選択端子１７a１１とゲートイネーブル端子１７ａ２１に電圧信号が印加されていない状態、すなわちフローティング状態では、トランジスタ１７ｂと１７ｃは共にOFFで、テスト回路は切り離された状態となる。
【０１６２】
このようにトランジスタ１７ｂと１７ｃのゲート間にインバータを挿入することによって、奇数列ソース線S(odd)と偶数列ソース線S(even)が同時に差動増幅器４ａに接続されることを防ぎ、誤動作を未然に防止することができる。
【０１６３】
以上のように、第１の実施の形態では、１画素が不良であっても２画素が不良として検出されていたのに対し、第２及び第３の実施の形態によれば、１画素が不良の場合、１画素が不良として検出される。よって、第２及び第３の実施の形態に係る回路構成によれば、第１の実施の形態に係る回路構成に比べ、より詳細に不良特性分類が可能となる。
【０１６４】
また、第２及び第３の実施の形態によれば、テスト回路接続信号TEoとTEeを利用することによって、負荷となるソース線Sの容量の影響を受けないようにして差動増幅器動作時の負荷が軽くなるため、回路の高速動作が可能である。
【０１６５】
さらにまた、第２及び第３の実施の形態によれば、参照電圧を外部から与えるようにしているため、参照電圧を外部制御できるため、保持電位の調査等、詳細な評価のための検査が可能である。
【０１６６】
以上のように、上記３つの実施の形態では、本発明の電気光学装置用基板について、アクティブマトリックス型表示装置用基板を例にとって説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の構成の要旨を変えない範囲において、種々の変更、改変等が可能である。
【０１６７】
例えば、画素に光学センサーを設けることで、入力機能を備えた表示装置用基板にも適用することが可能である。この場合、差動増幅器４ａは光学センサーからの出力信号の増幅器として用いることも可能である。
【０１６８】
また、画素にメモリ素子（ＳＲＡＭ、ＦＥＲＡＭなど）を設けた表示装置用基板にも本発明は適用可能である。この場合、読み出し回路部４によってメモリ素子の検査を行うことが可能となる。
【０１６９】
また、本発明は検査時において、画素に供給された電位（検査信号）の読み出し精度を向上させることを目的としたが、このような信号の読み出し精度の向上、という観点で見ると、本発明は画素の検査以外の用途にも応用可能である。
【０１７０】
例えば、画像表示時の駆動に応用した場合、プリチャージや黒表示の挿入に応用できる。
【０１７１】
一例として、本発明の第２の実施形態の回路を応用する。
【０１７２】
画像信号の電位を中心電位に対して極性反転する駆動方法において、第２の実施形態における検査信号（HIGH信号及びLOW信号）に相当する信号として、各画素に供給される画像信号を差動増幅器４ａのseに入力し、参照電圧Vrefに相当する信号として画像信号の極性反転の中心電位をsoに入力する。
【０１７３】
そして差動増幅器４ａにおいて、seに入力される画素に供給された画像信号電位と、soに入力される極性反転の中心電位とを比較して、双方の電位差を増幅する。つまり、画像信号の電位が中心電位よりも高位（正極性）の場合には、seの電位は最高電位（HIGH信号）に、画像信号の電位が中心電位よりも低位（負極性）の場合は、seの電位は最低電位（LOW信号）として出力される（soの出力はその逆の関係になる。）。
ここで、ノーマリーホワイトモードの場合には、中心電位が白表示に相当し、最高電位及び最低電位が黒表示に相当するので、se及びsoの出力としては常に最低輝度（黒表示）の画像信号に相当する電位が得られることになる。
【０１７４】
ただし、seの出力電位とsoの出力電位とでは中心電位に対する極性が逆になっている。
【０１７５】
このとき、seまたはsoの出力電位を有効表示期間に各画素に供給することで、黒信号の挿入（インパルス駆動）を実現することが可能である。
【０１７６】
また、１水平走査期間毎に画像信号の電位の極性反転を行う、いわゆる１Ｈ反転駆動を行う場合、soの出力電位を、水平帰線期間内に各ソース線に供給することで、１Ｈ反転時に黒表示に対応する電位によるソース線のプリチャージが可能となる。
【０１７７】
また、本発明の電気光学装置用基板を用いた電気光学装置も本発明に含まれる。
例えば、一対の基板間に電気光学物質を挟持してなる電気光学装置であって、一対の基板の一方に本発明の電気光学装置用基板を用いたものである。
【０１７８】
また、上述の電気光学装置を用いた電子機器も本発明に含まれる。図１８乃至図２０は、電子機器の例を示す図である。図１８は、１つの例に係るパーソナルコンピュータの外観図である。図１９は、１つの例に係る携帯電話の外観図である。
【０１７９】
図１８に示すように、電子機器としてのパーソナルコンピュータ１００の表示部１０１に、上述した電気光学装置、例えば液晶表示装置が用いられる。図１９に示すように、電子機器として携帯電話２００の表示部２０１に、上述した電気光学装置、例えば液晶表示装置が用いられる。
図２０は、上述した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の説明図である。
【０１８０】
図２０において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際、特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１８１】
さらに、電子機器としては、他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。
【産業上の利用可能性】
【０１８２】
本発明は、以上説明したTFTを含む液晶表示装置に限られことはなく、アクティブマトリックス駆動の表示装置に適用できるものである。
【図面の簡単な説明】
【０１８３】
【図１】本発明の第１の実施の形態に係わる液晶表示装置の素子基板の回路図。
【図２】第１の実施の形態に係わる画素の等価回路図。
【図３】第１の実施の形態に係わる差動増幅器の回路図。
【図４】第１の実施の形態に係わる検査システムの構成図。
【図５】第１の実施の形態に係わる検査の流れの例を示すフローチャート。
【図６】第１の実施の形態に係わる各画素に書き込まれる画素データの状態を示す図。
【図７】第１の実施の形態に係わる読出動作を説明するためのタイミングチャート。
【図８】第１の実施の形態に係わる他の読出動作のタイミングチャート。
【図９】第１の実施の形態に係わるさらに他の読出動作のタイミングチャート。
【図１０】各画素に書き込まれる画素データの状態の例を示す図。
【図１１】第１の実施の形態に係わる素子基板の回路の変形例を示す回路図。
【図１２】本発明の第２の実施の形態に係わる液晶表示装置の素子基板の回路図。
【図１３】第２の実施の形態に係わる読出動作を説明するためのタイミングチャート。
【図１４】第２の実施の形態の変形例の素子基板の回路図。
【図１５】本発明の第３の実施の形態に係わる液晶表示装置の素子基板の回路図。
【図１６】第３の実施の形態に係わる読出動作を説明するためのタイミングチャート。
【図１７】図１５の接続ゲート部を改良した形態を示す回路図。
【図１８】本発明が適用される電子機器の例としてのパーソナルコンピュータの外観図。
【図１９】本発明が適用される電子機器の例としての携帯電話の外観図。
【図２０】本発明が適用される電子機器の例としての携帯電話の外観図。
【符号の説明】
【０１８４】
１，１A…素子基板、２…表示素子アレイ部、３…プリチャージ回路部、４…表示データ読み出し回路部、４ａ…差動増幅器、６…トランスミッションゲート部、７…画像信号線。
【技術分野】
【０００１】
本発明は、電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器に関し、特に、複数の画素にそれぞれ設けられた複数のスイッチング素子を有する電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
従来より、液晶装置等の表示装置は、携帯電話、プロジェクタ等の機器に広く使用されている。TFT（Thin Film Transistor）等を用いた液晶表示装置は、TFT基板と対向基板を貼り合わせて、その基板間に液晶を封入して構成されている。一般に、製造された液晶装置が正常に作動するかの検査は、完成品に対して行われる。例えば、所定の画像信号を液晶装置に表示データとして入力し、投影、表示等させることによって、正しくデータが表示されるか、欠陥画素の有無のチェックが行われていた。
しかし、完成品について検査を行う方法は、製造工程の管理面からみると、好ましくない。理由は、基板の製造工程後に不良品が発見されるので、不良品の発見が遅れてしまうからである。
【０００３】
このため、工程管理へ不良発見がフィードバックされるまでの時間が長くなる。その結果、歩留まり低下期間が長期化し、製造コストが上昇するからである。また、試作品の場合も、試作品の評価から設計にフィードバックされるまでの期間が長期化するため、開発期間の長期化、開発コストの上昇に繋がる。さらに、製品完成後は、いわゆるリペア、すなわち不良箇所の修理が困難である。
そこで、基板の製造工程内において、不良の発見、特に、表示装置の欠陥画素の発見を行うことが望まれている。
【０００４】
そのような検査方法の一つとして、液晶表示装置の電極パッドに検査用プローブを接触させて、所定の電流を供給することによって、液晶表示装置の検査を行う技術が提案されている（例えば特許文献１参照）。同様に、画素のコンデンサ容量特性から、TFT基板の各画素に所定の電圧を印加して、放電電流及び放電電圧の波形に基づいてTFTの機能を検査する技術が提案されている（例えば特許文献２参照）。
【０００５】
また、TFT基板の画素電極に対応する検査用の対向電極を用いて、画素電極の電位の変化量を検出することによって、各画素電極の動作検査を行う技術も提案されている（例えば特許文献３参照）。
【０００６】
【特許文献１】特開平５−３４１３０２号公報
【特許文献２】特開平７−３３３２７８号公報
【特許文献３】特開平１０−１０４５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上述した特許文献１及び特許文献３に記載の技術による場合、検査装置において、基板の外部から電極パッド等に所定のプローブ等を接触あるいは近接させるための機械的な位置精度が要求される。その結果、機械的なアライメント精度を確保するために検査時間が長くなるという問題がある。さらに、高精細な液晶表示装置の場合は、多くの電極パッドに対して細いプローブ等を機械的な制御を行って接触させなければならなくなり、これらの方法が適用できない場合もある。
【０００８】
また、上述した特許文献２に記載の方法では、液晶表示装置と測定装置間の各種容量成分、例えばソース線、画像信号線、電極パッド端子等における容量が影響するため、画素自体の容量が比較的小さい場合は、十分な測定精度が得られないという問題がある。
【０００９】
本発明は、以上の点に鑑みて成されたもので、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査を実現できる電気光学装置用基板及びその検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の電気光学装置用基板は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してに配置された複数の画素と、前記信号線に電気的に接続され、前記画素に入力された信号が前記信号線を介して入力されるとともに、当該入力された信号の電位を増幅する増幅手段と、を備えたことを特徴とする。
【００１１】
また、前記増幅手段は、一対の前記信号線に電気的に接続され、前記一対の信号線からそれぞれ供給された信号の電位差を増幅することを特徴とする。
【００１２】
本発明の電気光学装置用基板は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、前記複数の信号線のうちの第１の信号線を介して第１の電位信号が入力されるとともに、基準電位としての第２の電位信号が入力される増幅手段と、前記増幅手段から前記複数の信号線に出力された出力電位信号を読み出すデータ読出手段と、有し、前記増幅手段は、前記第１の電位信号と前記第２の電位信号とを比較し、前記第１の電位信号が低い場合には、前記信号線の電位をより低くして、そのより低くした前記出力電位信号を前記信号線に出力し、前記第１の電位信号が高い場合には、前記信号線の電位をより高くして、そのより高くした前記出力電位信号を前記信号線に出力することを特徴とする。
【００１３】
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板を実現することができる。
【００１４】
また、本発明の電気光学装置用基板において、前記第１の電位信号は、前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に供給された信号の電位であり、前記第２の電位信号の電位は、基準信号線から供給される電位であることを特徴とする。
【００１５】
このような構成によれば、画素の不良を、画素毎に不良として検出することができる。
【００１６】
また、本発明の電気光学装置用基板において、前記第１の電位信号及び前記第２の電位信号は、それぞれ前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に供給された信号の電位であり、前記第１の電位信号は前記第１の信号線を介して、前記第２の電位信号は前記複数の信号線のうちの第２の信号線を介して、対応する前記増幅手段に供給されることを特徴とする。
【００１７】
このような構成によれば、２つの画素の電位を比較するため、２つの画素のいずれかが不良であれば、その不良を検出することができる。
【００１８】
また、本発明の電気光学装置用基板において、前記増幅手段は、差動増幅器であることを特徴とする。
【００１９】
また、本発明の電気光学装置用基板において、前記データ読出手段は、読み出した前記電位信号を出力するための差動増幅器を有することを特徴とする。
【００２０】
このような構成によれば、２つの信号線の電位の差を明確にして出力することができる。
【００２１】
また、本発明の電気光学装置用基板において、前記複数の画素のそれぞれには、付加容量が設けられていることを特徴とする。
【００２２】
このような構成によれば、付加容量の不良を検出することができる。
【００２３】
また、本発明の電気光学装置用基板において、さらに、前記複数の信号線に接続され、前記複数の信号線の電位を所定の電位にプリチャージするプリチャージ回路を有することを特徴とする。
【００２４】
このような構成によれば、各種特性の検査において利用することができる。
【００２５】
また、本発明の電気光学装置用基板において、前記複数の画素に供給された画像信号を供給する画像信号線と、前記画像信号線から供給された画像信号を前記複数の信号線に供給する複数のトランスミッションゲートとを有し、前記データ読み出し手段は、前記画像信号線を含むことを特徴とする。
【００２６】
このような構成によれば、複数のトランスミッションゲートを制御することによって、ビデオ信号線への画像信号の供給あるいは画像信号の読み出しができる。
【００２７】
また、本発明の電気光学装置は、一対の基板間に電気光学物質を挟持してなる電気光学装置において、前記一対の基板の一方に上記電気光学装置用基板を用いたことを特徴とする。
【００２８】
また、本発明の電子機器は、本発明の電気光学装置を用いた。
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板を用いた電気光学装置又は電子機器が実現できる。
【００２９】
本発明の電気光学装置用基板の検査方法は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、を有する電気光学装置用基板の検査方法であって、１つの前記信号線に対応する画素に第１の電位信号を供給する供給ステップと、前記画素に供給された前記第１の電位信号を、前記信号線を介して読み出す読出ステップと、前記第１の電位信号とは電位が異なり基準信号としての第２の電位信号と、読み出された前記第１の電位信号と、を比較し、前記第１の電位信号が低い場合には、前記信号線の電位をより低くして、そのより低くした前記出力電位信号を前記信号線に出力し、前記第１の電位信号が高い場合には、前記信号線の電位をより高くして、そのより高くした前記出力電位信号を前記信号線に出力する出力ステップと、前記供給ステップで供給された第１の電位信号と前記出力ステップで出力された前記出力電位信号とを比較する比較ステップと、を有することを特徴とする。
【００３０】
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板の検査を実現することができる。
【００３１】
また、本発明の電気光学装置用基板の検査方法において、前記読出ステップの前に、前記信号線を所定のプリチャージ電位にするプリチャージステップを含むことを特徴とする。
【００３２】
このような構成によれば、電気光学装置用基板の各種特性の検査をすることができる。
【００３３】
また、本発明の電気光学装置用基板の検査方法において、前記所定のプリチャージ電位は、前記第１の電位信号と前記第２の電位信号の間の中間電位であることを特徴とする。
【００３４】
このような構成によれば、書き込まれた前記第１と前記第２の電位信号を、中間電位を基準に比較することができる。
【００３５】
また、本発明の電気光学装置用基板の検査方法において、前記複数の画素の各々に付加容量が設けられていることが望ましい。
【００３６】
このような構成によれば、付加容量の不良を検出することができる。
【００３７】
また、本発明の電気光学装置用基板の検査方法において、前記第２の電位信号の電位は、外部から供給される電位であることを特徴とする。
【００３８】
このような構成によれば、画素の不良を、画素毎に不良として検出することができる。
【００３９】
また、本発明の電気光学装置用基板の検査方法において、前記供給ステップにおいて、前記第１の前記第２の電位信号は、それぞれ前記複数のスイッチング素子を介して２つの画素に供給された信号の電位であり、前記読出ステップにおいて、前記第１及び前記第２の電位信号は、それぞれ対応する２つの前記信号線を介して、読み出されることが望ましい。
【００４０】
このような構成によれば、２つの画素の電位を比較するため、２つの画素のいずれかが不良であれば、その不良を検出することができる。
【００４１】
また、本発明の電気光学装置用基板の検査方法において、前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位信号としてHIGH信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位信号としてLOW信号を供給し、前記比較ステップにおいて前記検査対象画素から読み出した電位信号がLOWのときに、前記付加容量の不良であると判断することを特徴とする。
【００４２】
このような構成によれば、画素の容量の不良を判断することができる。
【００４３】
また、本発明の電気光学装置用基板の検査方法において、前記付加容量の共通固定電極の電位を、前記LOW信号の供給電位より低い電位とすることを特徴とする。
【００４４】
このような構成によれば、読み出し電位を基準側の電位より低くなるようにして、リーク不良の電圧変化が現れるようにできる。
【００４５】
また、本発明の電気光学装置用基板の検査方法において、前記所定のプリチャージ電位は、前記出力ステップにおいてより高くされた電位よりも高い電位であることを特徴とする。
【００４６】
このような構成によれば、書き込まれた前記第１と前記第２の電位信号を、その高い電位を基準に比較することができる。
【００４７】
また、本発明の電気光学装置用基板の検査方法において、前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位としてLOW信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位としてHIGH信号を供給し、前記比較ステップにおいて前記検査対象画素から読み出した電位信号がHIGHのときに、前記スイッチング素子の不良であると判断することを特徴とする。
【００４８】
このような構成によれば、画素のスイッチング素子の不良を判断することができる。
【００４９】
また、本発明の電気光学装置用基板の検査方法において、前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位としてLOW信号あるいはHIGH信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位として前記第１のLOW信号の電位とHIGH信号の電位との間の電位を有する中間電位信号を供給し、前記比較ステップにおいて前記検査対象画素から読み出したそれぞれの電位が、前記第1の電位と一致しなかったとき、前記スイッチング素子または前記付加容量の不良であると判断することを特徴とする。
【００５０】
このような構成によれば、画素の容量あるいはスイッチング素子の不良を検出することができる。
【００５１】
また、本発明の電気光学装置用基板の検査方法において、前記２つの信号線は互いに隣接していることが望ましい。
【００５２】
このような構成によれば、隣り合う画素なので、外部ノイズなどの影響を同等に受けるので、出力工程において誤動作し難い。
【００５３】
また、本発明の電気光学装置用基板の検査方法において、前記複数の画素について順次、前記供給ステップと、前記読出ステップと、前記出力ステップと、前記比較ステップとを行うことが望ましい。
【００５４】
このような構成によれば、マトリックスの必要な画素について全て検査をすることができる。
【発明を実施するための最良の形態】
【００５５】
以下、図面を参照して本発明の実施の形態を説明する。
ここでは、本発明の電気光学装置用基板の一例として、液晶表示装置に用いるアクティブマトリックス型表示装置用基板を例にとって説明する。
【００５６】
（第１の実施の形態）
まず、図１は、本発明の第１の実施の形態に係わる液晶表示装置の素子基板の回路図である。液晶表示装置の素子基板は、アクティブマトリックス型表示装置用基板である。素子基板１は、表示素子アレイ部２と、プリチャージ回路部３と、表示データ読み出し回路部４を含む。表示部となる表示素子アレイ部２は、マトリックス状に２次元に配置されたｍ行×ｎ列の複数の画素のセルからなる。ここで、ｍ，ｎはそれぞれ整数である。表示素子アレイ部２のX方向（横方向）及びY方向（縦方向）に並んだ複数の画素２ａを駆動するために、Xドライバ部５ａと、Yドライバ部５ｂと、トランスミッションゲート部６と、画像信号線７も含む。Xドライバ部５ａ、Yドライバ部５ｂ、トランスミッションゲート部６及び画像信号線７が、データ書込手段及びデータ読出手段のそれぞれを構成する。トランスミッションゲート部６は、画像信号線７から入力される画素データ信号をXドライバ部５ａからの出力タイミング信号に応じて供給する。画像信号線７は、マトリックス状の表示素子アレイ部２の奇数列に信号を供給する信号線と、偶数列に信号を供給する信号線とを有し、それぞれの端子inoとineとに接続されている。
【００５７】
表示素子アレイ部２は、右から第１列、第２列、・・第ｎ列で、上から第１行、第２行、・・第ｍ行のマトリックスであるが、図１では、説明を簡単にするために、４（行）×６（列）のマトリックスの画素からなる回路の例を示している。
プリチャージ回路部３は、後述するように、各種特性の検査のために、各ソース線を所定の電位にプリチャージするときに利用する。
【００５８】
表示データ読み出し回路部４は、２次元マトリックスの奇数列のソース線S(odd)と偶数列のソース線S(even)の１組のソース線に対して接続された１つの差動増幅器４ａが、複数設けられている。検査時に用いられるテスト回路としての表示データ読み出し回路部４が、アクティブマトリックス駆動型の液晶表示パネルの素子基板に形成されている。
【００５９】
次に、表示素子アレイ部２の単位表示素子である画素２ａについて説明する。図２は、本実施の形態に係わる１つのメモリセルである一つの画素の等価回路図である。
各画素２ａは、スイッチング素子である薄膜トランジスタ（以下、TFTという）１１と、液晶容量Clcと、液晶容量Clcに並列に接続された付加容量Csとを含む。TFT１１のドレイン端子に液晶容量Clcと付加容量Csのそれぞれの一端が接続されている。付加容量Csの他端は、共通固定電位CsCOMに接続されている。なお、素子基板１を単結晶シリコンなどの半導体物質、あるいは半導体化合物などで形成した場合、各画素のスイッチング素子としてトランジスタを用いることが可能となる。TFT１１のゲート端子gはYドライバ５ｂからの走査線Ｇに接続されている。TFT１１のゲート端子ｇに所定の電圧信号が入力されてTFT１１がオンすると、ソース線Ｓに接続されたTFT１１のソース端子ｓに印加されている電圧が液晶容量Clcと付加容量Csに印加され、供給された所定の電位が維持される。
【００６０】
図３は、表示データ読み出し回路部４の差動増幅器４ａの回路図である。図３に示す差動増幅器４ａは、２次元マトリックスの一方向、ここでは、X方向におけるｎ個の画素（ｎは整数で、偶数）に対して、（ｎ／２）個設けられている。従って、ｎ列の画素に対して、（ｎ／２）個の差動増幅器４ａが対応する複数のソース線に接続されている。
【００６１】
各差動増幅器４ａは、２つのＰチャネル型のトランジスタ２１，２２と、２つのＮチャネル型のトランジスタ２３，２４とを含む。トランジスタ２１と２３とからなる第１の直列回路と、トランジスタ２２と２４とからなる第２の直列回路とが並列接続されている。トランジスタ２１のゲート端子と、トランジスタ２２と２４の接続点soとが接続されている。トランジスタ２２のゲート端子と、トランジスタ２１と２３の接続点seとが接続されている。トランジスタ２３のゲート端子と、トランジスタ２２と２４の接続点soとが接続されている。トランジスタ２４のゲート端子と、トランジスタ２１と２３の接続点seとが接続されている。接続点soは、奇数列の画素のソース線S1,S3,S5,・・に接続されている。接続点seは、偶数列の画素のソース線S2,S4,S6,・・に接続されている。各差動増幅器4aのトランジスタ２１と２２の接続点spは、表示データ読み出し回路部４の第１の駆動電源SAp-chを供給する端子4bに接続されている。各差動増幅器４ａのトランジスタ２３と２４の接続点snは、表示データ読み出し回路部４の第２の駆動電源SAn-chを供給する端子4cに接続されている。
【００６２】
増幅手段としての交差結合形増幅器である差動増幅器４ａは、後述するように、接続点so,seに接続された２つのソース線S、すなわち奇数列のソース線S(odd)と偶数列のソース線S(even)において、一方には高い電圧が、他方には低い電圧が供給された場合に、差動増幅器４ａは、奇数列と偶数列の２つのソース線S(odd)とS(even)に現れる、それぞれの電位差に応じて、低い電圧の方のソース線の電圧をより低くし、高い電圧の方のソース線電圧をより高くするように動作する。すなわち、接続点ｓｏとｓｅとに入力された信号の電位差を増幅する機能を持つ。
【００６３】
図３の差動増幅器４ａにおいて、端子４ｂに接続される接続点spは、出力レベルをHIGHの信号（以下、単にHIGHという）にするタイミング信号が入力される端子である。端子４ｃに接続される接続点snは、出力レベルをLOWの信号（以下、単にLOWという）にするタイミング信号が入力される端子である。
【００６４】
動作としては、例えば、接続点seが接続点soに比べてわずかに高い電位とすると、トランジスタ２４が最初にオンする。その結果、トランジスタ２４がオンとなるので、接続点soは端子４ｃの低い接地電位まで落ちる。そして、接続点soが端子４ｃの低い接地電位まで落ちるので、ゲート端が接続点soに接続されたトランジスタ２１がオンなる。その結果、接続点seは端子４ｂの高い電源電圧Vddまで上昇する。
【００６５】
このように、差動増幅器４ａは、隣り合う２つのソース線の高い電位の方のソース線の電位をより高くし、低い電位の方のソース線の電位をより低くするように機能する。
なお、本実施の形態では、隣り合う２つのソース線に１つの差動増幅器４ａを設けている。これは、素子基板１上に差動増幅器４ａを形成し易いからであるとともに、外来ノイズがあった場合に両方のソース線に同じように影響を及ぼすからであり、隣り合わない画素のソース線に対して１つの差動増幅器を設けてもよい。
【００６６】
本実施の形態によれば、以上のような構成のアクティブマトリックス型表示装置である液晶表示装置の素子基板が製造工程において製造されると、対向基板と貼り合わせて液晶を封入する前の素子基板自体の電気特性を評価あるいは検査を行うことができる。電気的特性の検査対象とする不良としては、素子基板の各画素のデータ保持用キャパシタ（付加容量Cs）のリークによるLOW固定不良、スイッチング素子であるTFTのソース・ドレイン間リークによるHIGH固定不良等がある。
【００６７】
初めに、製造工程における素子基板１の検査を説明する前に、図１に示すTFT基板が対向基板と貼り合わされて液晶が封入されて完成された液晶表示装置が、通常の画像表示を行うときの動作について説明する。まず、２本の画像信号線７には、それぞれ奇数列と偶数列の画素信号である画素データ信号が、画像信号線７の入力端子ineとinoに入力される。それぞれの画素データ信号は、Xドライバ５ａからの列選択信号に応じて、トランスミッションゲート部６のそれぞれのトランジスタを介して、各ソース線Ｓへ供給される。
【００６８】
各ソース線Sに供給された画素信号は、Yドライバ５ｂからの走査線GがHIGHになって選択された行の各画素２ａに書き込まれる。従って、選択された走査線Ｇにおいてソース線Ｓに供給される画素データ信号が対応する画素２ａに表示用の画素データ信号として供給されて保持される。この動作を、行順次で行うことにより、液晶表示装置の表示素子アレイ部２には、所望の画像が表示される。
【００６９】
プリチャージ回路部３は、走査線GがHIGHになる前に、プリチャージ電圧Vpcを各ソース線Sに印加するための回路である。プリチャージ電圧Vpcは、プリチャージ回路部３の端子３ａに供給される。プリチャージ電圧Vpcを供給するタイミングは、プリチャージゲート端子３ｂに与える電圧によって決定される。
従って、製品あるいは試作品としての液晶表示装置として画像表示が行われるときは、素子基板１の表示データ読み出し回路部４は、動作せず使用されない。
【００７０】
次に、素子基板１において、図１に示す回路部分が半導体プロセスの工程によって製造された後に、素子基板１の状態において行われる検査の手順について説明する。この素子基板１の検査において、表示データ読み出し回路部４が動作して使用される。
まず検査方法を実現するための検査システムについて説明する。図４は、本実施の形態に係わる検査システムの構成図である。素子基板１と、画素データの書き込みと読み込みができるテスト装置３１とを、接続ケーブル３２を介して接続する。接続ケーブル３２は、素子基板１のデータ線７の端子ino,ine、表示データ読み出し回路部４の信号線の端子４ｂ、４ｃ、プリチャージ回路部３の端子３ａ、３ｂ等を、テスト装置３１に電気的に接続する。
【００７１】
テスト装置３１から、後述する所定の順番で、所定の電圧を各端子に供給することによって、素子基板１の電気的特性の検査を行うことができる。以下に、その検査内容として、上述したLOW固定不良とHIGH固定不良の有無についての検査を行う手順を説明する。
【００７２】
次に、検査の全体の流れを説明する。図５は、その検査の流れの例を示すフローチャートである。
表示データ読み出し回路部４の各差動増幅器4aを非動作状態にする。具体的には、第１の駆動電源SAp-chと第２の駆動電源SAn-chを、それぞれ電源電圧Vddと接地電位の中間電位（Vdd/2）にする。その状態で、画像信号線７の入力端子ino,ineから、セルである各画素に所定の画素データ信号を入力、すなわち書き込む（ステップ（以下、Sと略す）1）。具体的には、奇数側のソース線S(odd)にHIGHを、偶数側のソース線S(even)にLOWを供給することによって、選択された行の奇数番目の画素にはHIGHが書き込まれ、偶数番目の画素にはLOWが書き込まれる。この書込工程が、行毎に行われ、全行について行われる。図６（ａ）は、４（行）×６（列）の各画素に書き込まれる画素データのLOW（L）と、HIGH（H）の状態を示す図である。図６（ａ）に示すように、表示素子アレイ部２の各画素データは、LOW（L）の列とHIGH（H）の列が交互に表れるマトリックスとなる。
【００７３】
次に、表示データ読み出し回路部４を動作させながら、書き込まれた画素データを行毎に読み出す（S2）。表示データ読み出し回路部４の動作については後述する。後述するように、表示データ読み出し回路部４が動作するときに、最初のプリチャージ期間は、やや長くしており、それによりデータ保持用キャパシタ（Cs）において電流リーク現象による電圧の変化が確実に表れるようにしている。すなわち、表示データ読み出し回路部４は、画素データを読み出すときに、信号線上の信号出力を増幅して出力する出力工程を実行する。
【００７４】
そして、テスト装置３１は、読出工程において読み出した画素データと、書込工程において書き込んだ画素データとを比較する（S3）。この比較工程においては、各画素について書き込んだ画素データと読み出した画素データが一致しているか否かが判断される。テスト装置３１は、書き込んだ画素データと読み出した画素データが一致していないセル、すなわち画素を特定し、異常セルとして、例えばセル番号等のデータを、図示しないモニタの画面上に表示するように出力する（S4）。
【００７５】
次に、図７のタイミングチャートを用いて、図５のS2の画素データの読み出し動作を説明する。図７は、図１の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、基準となる列に対して、検査対象の列が正常であるか否かを判定することによって行われる。まず、基準とする列を偶数列とし、検査対象とする列を奇数列とする。図７に示すタイミングのための信号は、テスト装置３１によって生成されて各端子に供給される。
【００７６】
初めに、図６（ａ）に示すように、偶数列の画素を基準データ書き込み用とし，偶数側の画素にLOWが、被検査用の奇数側の画素にHIGHが書き込まれ、被検査対象の奇数列の各画素の検査が行われる。
【００７７】
図７に示すように、全画素へ上述した所定の画素データの書き込み後、プリチャージ回路部３の端子３ｂに供給されるプリチャージゲート電圧PCGが、HIGHとなり、各ソース線Ｓへのプリチャージが行われる。プリチャージ状態で所定時間経た後に、読み出し動作が開始される。なお、各ソース線Sのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）VpcはHIGHとLOWの中間電位にし、図２に示すCsCOM電位を（LOW電位−ΔV）とする。CsCOM電位を（LOW電位−ΔV）とするのは、データ保持用キャパシタCsがリーク不良である場合、リーク先のCsCOM電位が（Low電位−ΔV）となるため、読み出し電位は基準側の電位より低くなるようにするためである。そして、最初のプリチャージ期間は、やや長い時間を設定しておき、リーク不良による電圧変化が現れるようにする。
【００７８】
第１行目の読み出し動作では、まずプリチャージゲート電圧PCGをLOWにしてプリチャージを停止し、次に走査線G1の電位をHIGHにして第１行目の画素トランジスタである各TFT１１をONする。走査線G1に接続された画素すべてのTFT１１が一斉にONする。その結果、コンデンサCsに書き込まれた電荷がソース線Sに移動する。HIGHが書き込まれた奇数側ソース線（S(odd)）が中間電位付近の高い側の電位へ僅かに上昇し、基準側の偶数側ソース線（S(even)）の電位は中間電位付近の低い側の電位へ僅かに低下する。SAn-ch駆動電源をLOWにし、続いてSAp-ch駆動電源をHIGHにすることによって、表示データ読み出し回路部４を起動する。
【００７９】
しかし、奇数側の画素のデータ保持用キャパシタCsのリークが生じていた場合は、図７において点線L1で示すように、偶数側ソース線（S(even)）の電位より奇数側ソース線（S(odd)）の電位の方がより低下する。その結果、点線L２で示すように、偶数側の電位が上昇する。
【００８０】
SAn-ch駆動電源がLOWになることで中間電位より僅かに低い側の電位がLOWに、続いてSAp-ch駆動電源がHIGHになることで中間電位より僅かに高い側の電位がHIGHに変化する。これは、上述したように、表示データ読み出し回路部４の各差動増幅器4aの動作により、２つのソース線Sに現れる高低２つの電位レベルが明確になるからである。この動作は走査線G1に接続された画素すべてにおいて一斉に行われる。
そして、トランスミッションゲート部６の各トランジスタのゲートTG1からTGｎを順に開き（HIGHにし）、画像信号線７から順番に第１行目の各画素の画素データを読み出す。
【００８１】
最後のトランスミッションゲートTGnまで開いた後，再びプリチャージ動作に移る。そのプリチャージ動作、すなわち２回目以降のプリチャージ時間は初回ほど長い必要はない。
【００８２】
従って、上述したように、書き込んだ画素データと読み出した画素データを比較し（S3）、書き込んだ検査対象の奇数側の画素のHIGHが、読み出したときにLOWとなっているときは、奇数側のその画素は、LOW固定不良であると判断することができる。そのようなLOW固定不良の画素、すなわち異常セルは、検査装置３１において、図示しない表示装置等に出力される（S4）。
【００８３】
そのプリチャージ動作を停止した後は、第２の走査線G2の電位をHIGHにすることによって、第２行目の各画素のTFT１１をONする。以降同様の動作を、最後の走査線Gmに接続された画素、すなわち、第ｍ行目の各画素の画素データまで読み出す。
【００８４】
読み出した各画素データと書き込んだ各画素データとを比較して、被検査対象の奇数列の各画素にLOW固定不良があるか否かのチェックを行うことができる。
次に、偶数列と奇数列の関係を逆にし、すなわち、奇数側の画素を基準データ書き込み用とし、奇数側の画素にLOWを、被検査用の偶数側の画素にHIGHを書き込み、図５に示す処理と同様の処理を行うことによって、基準となる奇数側の画素に対して、偶数側の画素に、LOW固定不良がないかどうかを検査する。
【００８５】
以上のように、奇数と偶数の列のいずれか一方を基準として他方の画素にLOW固定不良がないかどうかの検査を、奇数と偶数の両列について行うことによって、全画素についてLOW固定不良がないかどうかを検査することができる。
【００８６】
次に図８を参照して、HIGH固定不良の有無の検査について説明する。図８は、HIGH固定不良の有無の検査における読み出し動作を説明するためのタイミングチャートである。上述したLOW固定不良の場合と同様に、最初に偶数側の画素を基準データ書き込み用とするが、画素データの書き込みにおいては、偶数側の画素にHIGHを、被検査用の奇数側画素にLOWを書き込む。
【００８７】
全画素への図６（ｂ）に示すような画素データ（図６（ａ）のHとLの関係を逆にした状態の画素データ）の書き込み後、プリチャージ状態で所定時間経た後に読み出し動作が開始される。このとき各ソース線Sのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）Vpcを（HIGH電位+ΔV）電位とする。プリチャージ電位Vpcを（HIGH電位+ΔV）電位とするのは、TFT１１のソース・ドレイン間がリークした場合、リーク先のソース線Sの電位は（HIGH電位+ΔV）のため、読み出し電位は基準側の電位より高くなるようにするためである。
【００８８】
読み出し動作では、まずプリチャージを停止し、次に走査線G1の電位をHIGHにして各TFT１１をONする。各TFT１１は走査線G1に接続された第１行目の画素すべてにおいて一斉にONする。HIGHが書き込まれた基準側の偶数側ソース線S(even)の電位はプリチャージ電位Vpcから僅かに低下し（HIGH電位に変化）、LOWが書かれた奇数側ソース線S(odd)の電位は、プリチャージ電位Vpcよりさらに低下する。従って、差動増幅器４ａは、LOWが書き込まれていた奇数側ソース線S(odd)の電位をより低くし、HIGHが書き込まれていた偶数側ソース線S(even)の電位はHIGH電位を維持する。
【００８９】
しかし、検査対象の奇数側の画素のTFT１１のソース・ドレイン間のリークが生じていた場合、リーク先の画素のキャパシタCsの電位はプリチャージ電位（HIGH電位+ΔV）となり、基準側の偶数側の画素の電位よりも高くなる。よって、画素データの読み出し時、図８の点線L３で示すように、奇数側のソース線S(odd)の電位はプリチャージ電位（HIGH電位+ΔV）のままでほとんど変化しない。すなわち、奇数側ソース線S(odd)の電位は、偶数側のソース線S(even)の電位より高くなる。SAn-ch駆動電源がLOWになることで低い側の電位がLOWに、続いてSAp-ch駆動電源がHIGHになることで高い側の電位がHIGHに変化する。その結果、点線L４で示すように、偶数側のソース線S(even)の電位はLOWに、奇数側のソース線S(odd)の電位はHIGHになる。
【００９０】
よって、検査対象の画素のセルにおいて、書き込んだ画素データと読み出した画素データが異なるので、異常セルを検出することができる。
以降の差動増幅器の動作は、上述したLOW固定不良の検出時と同様である。以上の動作を、今度は基準側を奇数側として、検査対象を偶数側として行うことによって、全ての画素についてHIGH固定不良の検査をすることができる。
【００９１】
以上のように、基準側を偶数列と奇数列を入れ替えてLOW固定不良の検査を行い、同様に、基準側を偶数列と奇数列を入れ替えてHIGH固定不良の検査を行うことによって、全ての画素についてLOW固定不良とHIGH固定不良の有無の検査を行うことができる。
【００９２】
なお、上述した例では、基準側の画素にHIGHあるいはLOWとして検査を行っているが、基準側の画素に中間電位の信号を書き込むようにしてもよい。
図９を用いて、基準側の画素にHIGHとLOWの中間電位を書き込んで検査を行う方法について説明する。
上述したLOW固定不良の検出の場合と同様に、最初に偶数側の画素を基準データ書き込み用とし、偶数側の画素にHIGHとLOWの中間電位を、被検査用の奇数側画素にはHIGH又はLOWを書き込む。例えば、図１０に示すように、奇数側の画素には、初めにHIGHを書き込み、偶数側の画素には、HIGHとLOWの中間電位（M）を書き込む。
【００９３】
全画素への書き込み後、プリチャージ状態で所定時間経た後、読み出し動作が開始される。このときソース線Sのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）をHIGHとLOWの中間電位にする。
【００９４】
読み出し動作では、まずプリチャージを停止し、つぎに走査線G1の電位をHIGHにして各TFT１１をONする。TFT１１は走査線G1に接続された画素すべてにおいて一斉にONする。基準側の偶数側ソース線の電位は、プリチャージ電位の中間電位のまま変化しない。奇数側のソース線Sの電位は、HIGHが書き込まれていたので、中間電位より僅かに上昇する。従って、差動増幅器４ａによって、偶数側はLOWに、奇数側はHIGHになるので、奇数側に書き込んだ画素データはHIGHで変わらない。
【００９５】
しかし、検査対象の画素のキャパシタンスCsにリークが生じていた場合、奇数側のソース線S(odd)の電位は、中間電位より僅かに低下する。従って、差動増幅器４ａによって、奇数側は図９の点線L5に示すようにLOWに、偶数側は点線L6に示すようにHIGHになるので、奇数側に書き込んだ画素データはHIGHではなくLOWになる。
【００９６】
以降の動作は、上述したLOW固定不良の検出時と同様である。以下同様にして、全ての行について、画素データを読み出す。
【００９７】
次に、奇数側にLOWを書き込み（図１０におけるＨをＬに変更した状態）、基準となる偶数側は中間電位を書き込む。そして、上述した奇数側にHIGHを書き込んで画素データを読み出した時の動作と同じ動作を、全ての画素について行順次で行う。
【００９８】
その結果、基準側に中間電位を書き込み、検査対象側にHIGHとLOWを書き込み、それぞれの場合の画素データを読み出したデータを、テスト装置３１は得ることができる。HIGHとLOWを書き込んだ画素データと、それぞれの場合に読み出した画素データを比較する。このとき、ある画素にLOWを書き込んだ場合とHIGHを書き込んだ場合のいずれの場合でも、LOWが読み出されるときは、その画素はキャパシタンスCsにリーク不良があることが第一に考えられる。
【００９９】
さらにはキャパシタンスまたはTFTの高抵抗、あるいはTFTのソース・ドレイン間リークによって常に検査対象側のソース線電位がプリチャージ電位となり、すなわち読み出し増幅動作がプリチャージ電位同士の電位比較となって、回路の固有の特性によって検査対象側が常にLOWに傾く可能性があると判断することができる。
【０１００】
また、いずれの場合でもHIGHが読み出されるときは、キャパシタンスCsにリーク不良の可能性が除かれるのみで，上記LOWの場合と同じ不具合の可能性が考えられる。
【０１０１】
すなわち、基準側に中間電位を書き込み、検査対象側にLOWとHIGHを書き込んで（LOWとHIGHをいずれを先に行ってもよい）、それぞれの場合の画素データを読み出して、比較することによって、セルのキャパシタンスCsとTFTの不良を検出することができる。
【０１０２】
そして、次に、奇数列を基準側として、偶数側を検査対象側として同様な検査を行うと、全ての画素について、キャパシタンスCsとTFTの不良の有無を検査することができる。
【０１０３】
以上のように、図９に示す動作によれば、HIGHとLOWを書き込んだデータが、読み出したときにLOWあるいはHIGHに固定していた場合、キャパシタンスCsあるいはTFTに何らかの不良があると判断することができる。
【０１０４】
図１１は、図１に示す素子基板の回路の変形例を示す回路図である。図１においては、素子基板１Aの表示データ読み出し回路部４は、プリチャージ回路部３から出力されるソース線Sと、トランスミッションゲート部７の間に設けられていた。図１１では、表示データ読み出し回路部４は、接続ゲート部９を介してプリチャージ回路部３から出力されるソース線Sと接続されている。
【０１０５】
図１１に示す構成によれば、トランスミッションゲート部９の各トランジスタ９ａのゲート端子は、それぞれ接続ゲート端子９ｂに信号線を９ｃ介して接続されている。通常は、接続ゲート端子９ｂの電位は、トランジスタ９ｄのゲート端子がHIGHとなっているため、信号線９ｃはLOWとなっており、表示データ読み出し回路部４はソース線から切り離されている。よって、図１１の構成によれば、表示データ読み出し回路部４４を使用しないときは、完全に切り離して、差動増幅器４ａの不安定動作状態の影響を受けないようにすることができるというメリットがある。
【０１０６】
上述した読み出し動作のときに、信号線９ｃをHIGHとするように接続ゲート端子９ｂの電位を制御することによって、表示データ読み出し回路部４を動作させることができる。
【０１０７】
また、画像信号線７に、カレントミラーアンプを含む差動増幅器１０が設けられている。これは、画像信号線７自体の持つ容量成分等によってHIGH・LOW信号の差が小さくなることを防止するのが目的で、HIGH,LOW信号をさらに明確にして出力信号outo,outeを高速に精度良く出力することができる。
【０１０８】
なお、以上の実施の形態では、表示データ読み出し回路部は、表示素子アレイ部の全ての画素について設けているが、全てに設けなくても、表示部として使用する一部の画素にだけ設けるようにしてもよい。
【０１０９】
以上のように、上述した本発明の実施の形態と変形例によれば、製品あるいは試作品における素子基板工程の完了後に、素子基板の不良を検出できるので、歩留まり低下期間が短縮され、不良品を組み立てることが少なくなくなり、コスト低減になる。特に、試作品の場合は、開発期間の短縮と開発コストの低減になる。
【０１１０】
また、素子基板の段階で不良が検出できるので、いわゆるリペアも容易となる。
さらに、表示データ読み出し回路部によって、アナログ情報であるキャパシタの充電電荷がデジタル情報（電圧論理）に変換できるため、検査における検出感度が高い。
【０１１１】
さらにまた、上述した例では、隣り合うソース線に差動増幅器が接続され、外部ノイズなどの影響を受けにくいようにしているが、互いに隣接しないソース線同士に接続する差動増幅器を設けるようにしてもよい。そのようにすれば、隣接するソース線同士のリークの可能性の影響を排除することができる。
【０１１２】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。図１２は、本発明の第２の実施の形態に係わる液晶表示装置の素子基板の回路図である。図１２において、第１の実施の形態と同一の構成要素については、同一の符号を付し説明は省略する。
【０１１３】
本実施の形態に係わる液晶表示装置の素子基板１Bも、表示素子アレイ部２と、表示データ読み出し回路部４と、Xドライバ部５ａと、Yドライバ部５ｂ（図１２では示さず）と、トランスミッションゲート部６と、画像信号線７と、差動増幅器１０を含む。さらに、本実施の形態では、プリチャージ回路部１３と、接続ゲート部１４と、参照電圧供給部１５とを有する。
【０１１４】
本第２の実施の形態のプリチャージ回路部１３は、各列に、すなわち各ソース線にトランジスタ１３ｂを有している。各トランジスタ１３ｂのソースとドレインは、それぞれソース線Sを介して各差動増幅器４ａの接続点seと、参照電圧供給線REFを介して接続点soに接続されている。そして、各トランジスタ１３ｂのゲートは、プリチャージ用のゲート端子１３ａに接続されている。
【０１１５】
接続ゲート部１４では、図１２に示すように、各差動増幅器４ａの一方の接続点soは、接続ゲート部１４の一方のトランジスタ１４ｂと参照電圧供給線REFを介して、参照電圧供給部１５の端子１５ａに接続されている。端子１５ａには、参照電圧Vrefが供給されている。各差動増幅器４ａの他方の接続点seは、接続ゲート部１４の他方のトランジスタ１４ｃを介して、ソース線Sに接続されている。トランジスタ１４ｂと１４ｃのゲートは、テスト回路接続用のゲート端子１４ａに接続されている。ゲート端子１４ａには、後述するテスト回路接続信号TEが供給される。
【０１１６】
参照電圧供給部１５の端子１５ａに接続された参照電圧供給線REFには、プリチャージ用のトランジスタ１３ｂが接続されている。従って、トランジスタ１３ｂのゲート電圧を制御することによって、トランジスタ１３ｂをオンさせ、各ソース線Sにトランジスタ１３ｂを介して、参照電圧Vrefを印加できるようになっている。
【０１１７】
次に、図１３のタイミングチャートを用いて、図５のS2の画素データの読み出し動作を説明する。図１３は、図１２の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、各列が正常であるか否かを判定することによって行われる。図１３に示すタイミングのための信号は、テスト装置３１によって生成されて各端子に供給される。
【０１１８】
まず、素子アレイ部２の全ての走査線Gをオンして、全ての画素にHIGHを書き込む。なお、ここでは、各画素にHIGHが書き込まれた場合で説明するが、LOWを書き込んでもよい。なお、以下、全画素にHIGHを書き込み基板１Bの検査を行っている例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Ｇのゲートはオフにされる。
【０１１９】
図１３に示すように、全画素へ上述した所定の画素データ（ここではHIGH）の書き込み後、データ保持時間ｔ１を確保するために、プリチャージ回路部１３の端子１３ａに供給されるプリチャージゲート電圧PCGがHIGHとなり、トランジスタ１３ｂは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子１４ａのテスト回路接続信号TEもHIGHとなる。データ保持時間ｔ１経過後に、画素データの読み出しが開始される。
なお、トランジスタ１３ｂが所定時間だけオンすることにより、各ソース線Sと参照側信号線REFの両方に、参照電圧Vrefが現れるようにしているので、ゲート線Gをオフにしておけば、必ずしもプリチャージ状態にする必要はない。さらになお、トランジスタ１３ｂをオンしたときに、テスト回路接続用のゲート端子１４ａのテスト回路接続信号TEは、まだHIGHでなくてもよい。従って、データ保持時間経過ｔ１後に、プリチャージゲート電圧PCGがLOWの場合は、HIGHにしてプリチャージが行われる。
【０１２０】
参照電圧供給部１５からは、端子１５ａには、プリチャージ電位として、HIGHとLOWの中間電位の参照電圧Vrefが印加されている。よって、所定の画素データの書き込み後、ソース線S、接続点se及び接続点soは、中間電位の状態となっている。
【０１２１】
そして、データ保持時間ｔ１経過後、プリチャージ状態を解除するために、プリチャージゲート電圧PCGをLOWにするが、このとき、テスト回路接続信号TEは、HIGHであり、かつ、第１の駆動電源SAp-chと第２の駆動電源SAn-chの電位を中間電位としておくことにより、各差動増幅器４ａを動作していない状態とする。
【０１２２】
なお、プリチャージゲート電圧PCGをLOWにした後、差動増幅器４ａが動作を開始する前までに、端子１５ａへのプリチャージゲート電圧の供給を停止させるようにする。
【０１２３】
プリチャージゲート電圧PCGをLOWにした直後、ゲート線G1をオンすると、ゲート線G1に接続された各画素から一斉にデータが出力される。具体的にはコンデンサCsに書き込まれて保持された電荷が、対応するソース線Sに一斉に移動する。図１３に示すように、各ソース線Sの電位がわずかに上昇する。もしも、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線Sの電位は、点線で示したようにわずかに下降する。
【０１２４】
ゲート線G1を開いた後、所定時間経過してから、各差動増幅器４ａを動作させるために、まず、第２の駆動電源SAn-chの電位を中間電位からLOWに変化させる。第２の駆動電源SAn-chの電位のLOWへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号TEをLOWにし、接続ゲート部１４のトランジスタ１４ｂ、１４ｃを所定期間ｔ２だけオフにすることによって、わずかに上昇したソース線電位の情報を差動増幅器４ａ内に閉じ込める。
【０１２５】
SAn-ch駆動電源がLOWになることで、中間電位より僅かに低い側の電位がLOWに変化する。よって、各差動増幅器４ａは、外部から印加された中間電位である参照電圧Vrefと、各ソース線Sの電圧を比較する。画素が正常であれば、ソース線Sの電位は中間電位よりも僅かに高いので、各差動増幅器４ａの接続点soの方が、接続点seよりも電位が低い側となる。そのため、図１３に示すように、接続点soの電位が低下する。このとき、接続点seの電位はそのまま保持となる。
【０１２６】
次に、SAp-ch駆動電源がHIGHになることによって、差動増幅器４ａのPチャネル型トランジスタ２１，２２を動作させる。すなわち、SAp-ch駆動電源がHIGHになることで中間電位より僅かに高い側の電位がHIGHに変化する。画素が正常であれば、ソース線Sの電位は中間電位よりも僅かに高いので、各差動増幅器４ａの接続点seの方が、接続点soよりも電位が高い側となる。そのため、図１３に示すように、接続点seの電位が上昇する。
画素に不良があれば、例えば、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線Sの電位は、図１３に点線で示したようにわずかに下降する。その場合は、SAn-ch駆動電源がLOWになると、図１３に点線で示すように、接続点seの電位が下降する。さらに、SAp-ch駆動電源がHIGHになると、図１３に点線で示すように、接続点soの電位が上昇する。
この場合、テスト回路接続信号TEをオフしているため、負荷となるソース線Sの容量の影響を受けなくなり、高速動作が可能になる。また、参照電圧Vrefが画素に書込まれた電位でないため、ある画素の不良はその画素の不良として検出される。すなわち、１画素の不良として特定できるため、詳細不良特性分類が可能となる。
【０１２７】
差動増幅器４ａの接続点seと接続点soにおける論理が、HIGHとLOWのいずれかに確定したら、テスト回路接続信号TEをHIGHにし、確定した論理データをソース線Sに書き戻す。ゲート線G1に接続された各画素の電位が、対応するソース線Sに読み出されるので、トランスミッションゲート部６の各トランジスタのゲートTG1からTGｎを順に開き（HIGHにし）、画像信号線７から順番に第１行目の各画素の画素データを読み出し、出力端子outoとouteに出力させる。
【０１２８】
ゲート線G1に接続されたすべての画素のデータが読み出されたら、ゲート線G1をLOWにし、SAn-ch駆動電源とSAp-ch駆動電源を中間電位にして差動増幅器４ａを動作停止させる。続いて、プリチャージゲート電圧PCGをHIGHにして、全ソース線Ｓをプリチャージする。
【０１２９】
以降、上述した動作を、ゲート線G2からGmの各ラインについて繰り返すことによって順番に基板上の画素の検査が行われる。
以上、全画素にHIGHのデータを書き込んで行う検査の動作が終了すると、次に、全画素にLOWのデータを書き込み、同一の検査を実施することですべて終了となる。従って、全画素について、２回の検査を行うだけで済むため、第１の実施の形態の場合に比べて、検査時間は短くなる。
【０１３０】
以上のように、本実施の形態によれば、第１の実施の形態と異なり、検査対象の各画素について不良の有無を検査することができる。
【０１３１】
（変形例）
次に、第２の実施の形態の変形例について説明する。図１４は、第２の実施の形態の変形例である素子基板１B'を示しており、図１４において図１２と同一の構成要素については、同一の符号を付し説明は省略する。
【０１３２】
本第２の実施の形態のプリチャージ回路部１３は、各列に、すなわち各ソース線にトランジスタ１３ｂおよび１３ｃを有している。各トランジスタ１３ｂのドレインとソースは、それぞれソース線Sを介して各差動増幅器４ａの接続点seと、参照電圧供給部１５の端子１５ａに接続されている．さらに各トランジスタのソースとドレインは，それぞれ参照電圧供給部１５の端子１５ａと，各差動増幅器４ａの接続点soに接続されている．端子１５ａには，参照電圧Vrefが供給されている．そして、各トランジスタ１３ｂおよび１３ｃのゲートは、プリチャージ用のゲート端子１３ａに接続されている。
【０１３３】
接続ゲート部１４では、各差動増幅器４ａの接続点seは、接続ゲート部１４のトランジスタ１４ｃを介して、ソース線Sに接続されている。トランジスタ１４ｃのゲートは、テスト回路接続用のゲート端子１４ａに接続されている。ゲート端子１４ａには、後述するテスト回路接続信号TEが供給される。
【０１３４】
参照電圧供給部１５の端子１５ａに接続された参照電圧供給線REFには、プリチャージ用のトランジスタ１３ｂおよび１３ｃが接続されている。従って、トランジスタ１３ｂおよび１３ｃのゲート電圧を制御することによって、トランジスタ１３ｂおよび１３ｃをオンさせ、さらにテスト回路接続用ゲート端子１４ａに接続されたトランジスタ１４ｃのゲート電圧を制御することによってトランジスタ１４ｃをオンさせ、各ソース線Sおよび各差動増幅器４ａの接続点se・soにトランジスタ１３ｂ・１３ｃ・１４ｃを介して、参照電圧Vrefを印加できるようになっている。
【０１３５】
このような構成によれば、図１２の素子基板１Bと異なり、プリチャージゲート電圧PCGをLOWにした後に、端子１５ａにプリチャージゲート電圧の供給又は停止を制御するスイッチは不要である。
【０１３６】
本変形例においても、図１３に示すタイミングチャートに従った動作が行われる。本変形例においては、トランジスタ１３ｂ・１３ｃ・１４ｃの動作が図１２の実施の形態と異なるのみである。
【０１３７】
即ち、全画素へ上述した所定の画素データ（ここではHIGH）の書き込み後、データ保持時間ｔ１を確保するために、プリチャージ回路部１３の端子１３ａに供給されるプリチャージゲート電圧PCGがHIGHとなり、トランジスタ１３ｂおよび１３ｃは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子１４ａのテスト回路接続信号TEもHIGHとなる。データ保持時間ｔ１経過後に、画素データの読み出しが開始される。
【０１３８】
なお、トランジスタ１３ｂおよび１３ｃさらにテスト回路接続用のゲート端子１４ａのテスト回路接続信号TEをHighにし、各ソース線Ｓと各差動増幅器４ａの接続点se・soに参照電圧Vrefが現れるようにしているが、ゲート線Gをオフにしておけば、必ずしもプリチャージ状態にする必要はない。従って、データ保持時間経過ｔ１後に、プリチャージゲート電圧PCGがLOWの場合は、HIGHにして、テスト回路接続用信号TEがLowの場合はHighにしてプリチャージが行われる。
【０１３９】
ゲート線G1を開いた後、所定時間経過してから、各差動増幅器４ａを動作させるために、まず、第２の駆動電源SAn-chの電位を中間電位からLOWに変化させる。第２の駆動電源SAn-chの電位のLOWへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号TEをLOWにし、接続ゲート部１４のトランジスタ１４ｃを所定期間ｔ２だけオフにすることによって、わずかに上昇したソース線電位の情報を差動増幅器４ａ内に閉じ込める。
【０１４０】
他の作用は図１２の実施の形態と同様である。
【０１４１】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。図１５は、本発明の第３の実施の形態に係わる液晶表示装置の素子基板の回路図である。図１５において、第１の実施の形態と同一の構成要素については、同一の符号を付し説明は省略する。
【０１４２】
本実施の形態に係わる液晶表示装置の素子基板１Cも、表示素子アレイ部２と、表示データ読み出し回路部４と、Xドライバ部５ａと、Yドライバ部５ｂ（図１５では示さず）と、トランスミッションゲート部６と、画像信号線７と、差動増幅器１０を含む。さらに、本実施の形態では、プリチャージ回路部１６と、接続ゲート部１７と、参照電圧供給部１８とを有する。
【０１４３】
本第３の実施の形態のプリチャージ回路部１６は、奇数列のソース線S(odd)と偶数列のソース線S(even)の１組のソース線に対して、一対のトランジスタ１６ｂ、１６ｃを有している。ソースとドレインが接続されてなる直列接続されたトランジスタ１６ｂと１６ｃのソースとドレインは、それぞれ奇数列のソース線S(odd)と偶数列のソース線S(even)を介して、各差動増幅器４ａの接続点soと接続点seに接続されている。そして、各トランジスタ１６ｂ、１６ｃのゲートは、プリチャージ用のゲート端子１６ａに接続されている。トランジスタ１６ｂと１６ｃの接続点は、参照電圧供給部１８の端子１８ａに接続されている。端子１８ａには、参照電圧Vrefが供給されている。従って、トランジスタ１６ｂ、１６ｃのゲート電圧を制御することによって、トランジスタ１６ｂ、１６ｃを同時にオンさせ、各ソース線Sにトランジスタ１６ｂ、１６ｃを介して、素子基板１Cの外部から供給される参照電圧Vrefを印加できるようになっている。なお、参照電圧Vrefは素子基板１Cの内部で生成するようにしてもよい。参照電圧Vrefは、HIGHとLOWの中間電位の電圧である。
【０１４４】
接続ゲート部１７では、図１５に示すように、各差動増幅器４ａの一方の接続点soは、接続ゲート部１７の一方のトランジスタ１７ｂを介して、奇数列ソース線S(odd)に接続されている。各差動増幅器４ａの他方の接続点seは、接続ゲート部１７の他方のトランジスタ１７ｃを介して、偶数列ソース線S(even)に接続されている。トランジスタ１７ｂと１７ｃのゲートは、それぞれ奇数列テスト回路接続用のゲート端子１７ａ１と、偶数列テスト回路接続用のゲート端子１７ａ２とに接続されている。各ゲート端子１７ａ１，１７ａ２には、後述するテスト回路接続信号TEo、TEeがそれぞれ供給される。
【０１４５】
従って、テスト回路接続信号TEoとTEeのいずれか一方をHIGHにすることによって、1つの差動増幅器４ａで奇数列ソース線S(odd)の画素、及び偶数列ソース線S(even)の画素のいずれか一方のみのデータを読み出すことができる。そして、ソース線Sに現れ読み出される電位（微少電位変化）は、トランジスタ１７ｂと１７ｃのいずれか一方のトランジスタを介して差動増幅器４ａに伝えられる。その電位は、オンして開いたトランジスタを一旦、閉じた後、差動増幅器４ａ内部で増幅され、その後一端閉じたトランジスタを再び開けソース線に書き戻され、画像信号線７を介して出力される。
【０１４６】
次に、図１５に示す回路の動作の詳細を図１６のタイミングチャートを参照しながら説明する。図５のS2の画素データの読み出し動作を説明する。図１６は図１５の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、列毎に、ここでは奇数列と偶数列に分けて、正常であるか否かを判定することによって行われる。図１６に示すタイミングのための信号は、テスト装置３１によって生成されて各端子に供給される。
【０１４７】
まず、素子アレイ部２の全ての走査線Gをオンして、奇数列の全ての画素にHIGHを書き込む。なお、全画素にHIGHを書き込んでもよい。本実施の形態では、奇数列ソース線S(odd)の画素の検査と偶数列ソース線S(even)画素の検査は、分けて行われる。なお、ここでは、各画素にHIGHが書き込まれた場合で説明するが、LOWを書き込んでもよい。また、以下、奇数列の全画素にHIGHを書き込み基板１Ｃの検査を行っている例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Ｇのゲートはオフにされる。偶数列ソースS(even)は、テスト回路接続信号TEeをLOWにすることによって、偶数列ソース線S(even)には表示素子アレイ部２からの電位の影響は、差動増幅器４ａに伝達されない。
【０１４８】
図１６に示すように、奇数列の画素へ上述した所定の画素データ（ここではHIGH）の書き込み後、データ保持時間ｔ１を確保するために、プリチャージ回路部１６の端子１６ａに供給されるプリチャージゲート電圧PCGがHIGHとなり、トランジスタ１６ｂ、１６ｃは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子１７ａ１のテスト回路接続信号TEoもHIGHとなる。データ保持時間ｔ１経過後に、画素データの読み出しが開始される。
なお、トランジスタ１６ｂ、１６ｃが所定時間だけオンすることにより、各差動増幅器４ａの接続点soと接続点seの両方に、参照電圧Vrefが現れるようにしているので、ゲート線Gをオフにしておけば、必ずしもプリチャージ状態にする必要はない。さらになお、トランジスタ１６ｂ、１６ｃをオンしたときに、テスト回路接続用のゲート端子１７ａ１のテスト回路接続信号TEoは、まだHIGHでなくてもよい。従って、データ保持時間t1経過後に、プリチャージゲート電圧PCGがLOWの場合は、HIGHとしてプリチャージが行われる。
【０１４９】
参照電圧供給部１８からは、端子１８ａには、プリチャージ電位として、HIGHとLOWの中間電位の参照電圧Vrefが印加されている。よって、所定の画素データの書き込み後、ソース線S(odd)、接続点se及び接続点soは、中間電位の状態となっている。
【０１５０】
そして、データ保持時間ｔ１経過後、プリチャージ状態を解除するために、プリチャージゲート電圧PCGをLOWにするが、このとき、テスト回路接続信号TEoは、HIGHであり、かつ、第１の駆動電源SAp-chと第２の駆動電源SAn-chの電位を中間電位としておくことにより、各差動増幅器４ａを動作していない状態とする。
【０１５１】
プリチャージゲート電圧PCGをLOWにした直後、ゲート線G1をオンすると、ゲート線G1に接続された各画素から一斉にデータが出てくる。具体的にはコンデンサCsに書き込まれて保持された電荷が、対応するソース線S(odd)に一斉に移動する。図１６に示すように、各ソース線S(odd)の電位がわずかに上昇する。もしも、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線S(odd)の電位は、点線で示したようにわずかに下降する。このとき、テスト回路接続信号TEeはLOWであるため、偶数列ソース線S(even)の電位は無視できる。
【０１５２】
ゲート線G1を開いた後、所定時間経過してから、各差動増幅器４ａを動作させるために、まず、第２の駆動電源SAn-chの電位を中間電位からLOWに変化させる。第２の駆動電源SAn-chの電位のLOWへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号TEoをLOWにし、接続ゲート部１７のトランジスタ１７ｂをオフにすることによって、わずかに上昇した奇数列ソース線S(odd)の電位の情報を差動増幅器４ａ内に閉じ込める。
【０１５３】
SAn-ch駆動電源がLOWになることで、接続点soと接続点seのうち僅かに低い側の電位がLOWに変化する。よって、各差動増幅器４ａは、外部から印加された中間電位である参照電圧Vrefと、各奇数列ソース線S(odd)の電圧を比較する。画素が正常であれば、奇数列ソース線S(odd)の電位は中間電位よりも僅かに高いので、各差動増幅器４ａの接続点seの方が、接続点soよりも電位が低い側となる。そのため、図１６に示すように、接続点seの電位が低下する。このとき、接続点soの電位はそのまま保持となる。
【０１５４】
次に、SAp-ch駆動電源がHIGHになることによって、差動増幅器４ａのPチャネル型トランジスタ２１，２２を動作させる。すなわち、SAp-ch駆動電源がHIGHになることで、接続点soと接続点seのうち僅かに高い側の電位がHIGHに変化する。画素が正常であれば、奇数列ソース線S(odd)の電位は中間電位よりも僅かに高いので、各差動増幅器４ａの接続点soの方が、接続点seよりも電位が高い側となる。そのため、図１６に示すように、接続点soの電位が上昇する。
画素に不良があれば、例えば、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各奇数列ソース線S(odd)の電位は、図１６に点線で示したようにわずかに下降する。その場合は、SAn-ch駆動電源がLOWになると、図１６に点線で示すように、接続点seの電位が下降する。さらに、SAp-ch駆動電源がHIGHになると、図１６に点線で示すように、接続点soの電位が上昇する。
この場合、テスト回路接続信号TEoとTEeをオフしているため、負荷となるソース線Sの容量の影響を受けなくなり、高速動作が可能になる。また、参照電圧Vrefが書き込み電位でないため、ある画素の不良はその画素の不良として検出され、詳細不良特性分類が可能となる。
【０１５５】
差動増幅器４ａの接続点seと接続点soにおける論理が、HIGHとLOWのいずれかに確定したら、テスト回路接続信号TEoをHIGHにし、確定した論理データを奇数列ソース線S(odd)に書き戻す。ゲート線G1に接続された各画素の電位が、対応する奇数列ソース線S(odd)に読み出されるので、トランスミッションゲート部６の各トランジスタのodd側ゲートをTG1・TG3・TG5と順番に最後のTGｎ（あるいはTGn-1）まで開き（HIGHにし）、画像信号線７から順番に第１行目の各画素の画素データを読み出し、出力端子outoとouteに出力させる。
【０１５６】
ゲート線G1に接続されたすべての画素のデータが読み出されたら、ゲート線G1をLOWにし、SAn-ch駆動電源とSAp-ch駆動電源を中間電位にして差動増幅器４ａを動作停止させる。続いて、プリチャージゲート電圧PCGをHIGHにして、全ソース線Ｓをプリチャージする。
【０１５７】
以降、上述した動作を繰り返すことによって、ゲート線G2からGmの各ラインについて順番に検査が行われる。
【０１５８】
以上、奇数列の全画素にHIGHのデータを書き込んで行う検査の動作が終了すると、次に、奇数列の全画素にLOWのデータを書き込み、同一の検査を実施することで奇数列の全画素についての検査はすべて終了となる。
さらに続いて、検査対象画素を偶数列に変更する。すなわち、テスト回路接続信号TEoをLOWに固定し、奇数列の画素について行った検査と同一の検査を、テスト回路接続信号TEeを変化させながら、偶数列の画素にHIGHのデータを書き込んだ場合と、LOWのデータを書き込んだ場合とで行う。
【０１５９】
また、第２の実施の形態では、１本のソース線に対して１つの差動増幅器４ａが必要であったが、本第３の実施の形態では、２本のソース線に対して１つの差動増幅器４ａでよいため、基板上における差動増幅器４ａの数を少なくすることができるため、差動増幅器４ａ内のトランジスタのサイズを大きくできる。その結果、差動増幅器４ａ内のトランジスタの非対称性の低減、駆動能力の向上、性能のばらつきの低減等を図ることができるので、安定した感度の高い差動増幅器４ａを実現することができる。
【０１６０】
さらに図１７は、図１５の接続ゲート部１７を改良した形態を示す回路図である。接続ゲート部１７では、図１５に示すように、各差動増幅器４ａの一方の接続点soは、接続ゲート部１７の一方のトランジスタ１７ｂを介して、奇数列ソース線S(odd)に接続されている。各差動増幅器４ａの他方の接続点seは、接続ゲート部１７の他方のトランジスタ１７ｃを介して、偶数列ソース線S(even)に接続されている。図１７では、トランジスタ１７ｂのゲートは、テスト回路接続用のゲート選択端子１７a１１に接続される同時に、インバータとゲートイネーブル端子１７ａ２１にゲートが接続されたトランジスタ１７ｄとを介して、トランジスタ１７ｃのゲートに接続されている。ゲート選択端子１７a１１にはテスト回路接続ゲート選択信号TGS（Test Gate Select）、ゲートイネーブル端子１７ａ２１にはテスト回路接続信号TE（Test Enable）が供給される。
【０１６１】
従って、ゲートイネーブル端子１７ａ２１をHIGHにすることで、トランジスタ１７ｂと１７ｃのどちらか一方がONし、1つの差動増幅器４ａで奇数列ソース線S(odd)の画素、及び偶数列ソース線S(even)の画素のいずれか一方のみのデータを読み出すことができる。テスト回路接続ゲート選択信号TGSがHIGHのときトランジスタ１７ｂがON、トランジスタ１７ｃがOFFし、奇数列ソース線S(odd)の画素のデータを読み出すことができる。一方、テスト回路接続ゲート選択信号TGSがLOWのときトランジスタ１７ｃがON、トランジスタ１７ｂがOFFし、偶数列ソース線S(even)の画素のデータを読み出すことができる。ゲート選択端子１７a１１とゲートイネーブル端子１７ａ２１に電圧信号が印加されていない状態、すなわちフローティング状態では、トランジスタ１７ｂと１７ｃは共にOFFで、テスト回路は切り離された状態となる。
【０１６２】
このようにトランジスタ１７ｂと１７ｃのゲート間にインバータを挿入することによって、奇数列ソース線S(odd)と偶数列ソース線S(even)が同時に差動増幅器４ａに接続されることを防ぎ、誤動作を未然に防止することができる。
【０１６３】
以上のように、第１の実施の形態では、１画素が不良であっても２画素が不良として検出されていたのに対し、第２及び第３の実施の形態によれば、１画素が不良の場合、１画素が不良として検出される。よって、第２及び第３の実施の形態に係る回路構成によれば、第１の実施の形態に係る回路構成に比べ、より詳細に不良特性分類が可能となる。
【０１６４】
また、第２及び第３の実施の形態によれば、テスト回路接続信号TEoとTEeを利用することによって、負荷となるソース線Sの容量の影響を受けないようにして差動増幅器動作時の負荷が軽くなるため、回路の高速動作が可能である。
【０１６５】
さらにまた、第２及び第３の実施の形態によれば、参照電圧を外部から与えるようにしているため、参照電圧を外部制御できるため、保持電位の調査等、詳細な評価のための検査が可能である。
【０１６６】
以上のように、上記３つの実施の形態では、本発明の電気光学装置用基板について、アクティブマトリックス型表示装置用基板を例にとって説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の構成の要旨を変えない範囲において、種々の変更、改変等が可能である。
【０１６７】
例えば、画素に光学センサーを設けることで、入力機能を備えた表示装置用基板にも適用することが可能である。この場合、差動増幅器４ａは光学センサーからの出力信号の増幅器として用いることも可能である。
【０１６８】
また、画素にメモリ素子（ＳＲＡＭ、ＦＥＲＡＭなど）を設けた表示装置用基板にも本発明は適用可能である。この場合、読み出し回路部４によってメモリ素子の検査を行うことが可能となる。
【０１６９】
また、本発明は検査時において、画素に供給された電位（検査信号）の読み出し精度を向上させることを目的としたが、このような信号の読み出し精度の向上、という観点で見ると、本発明は画素の検査以外の用途にも応用可能である。
【０１７０】
例えば、画像表示時の駆動に応用した場合、プリチャージや黒表示の挿入に応用できる。
【０１７１】
一例として、本発明の第２の実施形態の回路を応用する。
【０１７２】
画像信号の電位を中心電位に対して極性反転する駆動方法において、第２の実施形態における検査信号（HIGH信号及びLOW信号）に相当する信号として、各画素に供給される画像信号を差動増幅器４ａのseに入力し、参照電圧Vrefに相当する信号として画像信号の極性反転の中心電位をsoに入力する。
【０１７３】
そして差動増幅器４ａにおいて、seに入力される画素に供給された画像信号電位と、soに入力される極性反転の中心電位とを比較して、双方の電位差を増幅する。つまり、画像信号の電位が中心電位よりも高位（正極性）の場合には、seの電位は最高電位（HIGH信号）に、画像信号の電位が中心電位よりも低位（負極性）の場合は、seの電位は最低電位（LOW信号）として出力される（soの出力はその逆の関係になる。）。
ここで、ノーマリーホワイトモードの場合には、中心電位が白表示に相当し、最高電位及び最低電位が黒表示に相当するので、se及びsoの出力としては常に最低輝度（黒表示）の画像信号に相当する電位が得られることになる。
【０１７４】
ただし、seの出力電位とsoの出力電位とでは中心電位に対する極性が逆になっている。
【０１７５】
このとき、seまたはsoの出力電位を有効表示期間に各画素に供給することで、黒信号の挿入（インパルス駆動）を実現することが可能である。
【０１７６】
また、１水平走査期間毎に画像信号の電位の極性反転を行う、いわゆる１Ｈ反転駆動を行う場合、soの出力電位を、水平帰線期間内に各ソース線に供給することで、１Ｈ反転時に黒表示に対応する電位によるソース線のプリチャージが可能となる。
【０１７７】
また、本発明の電気光学装置用基板を用いた電気光学装置も本発明に含まれる。
例えば、一対の基板間に電気光学物質を挟持してなる電気光学装置であって、一対の基板の一方に本発明の電気光学装置用基板を用いたものである。
【０１７８】
また、上述の電気光学装置を用いた電子機器も本発明に含まれる。図１８乃至図２０は、電子機器の例を示す図である。図１８は、１つの例に係るパーソナルコンピュータの外観図である。図１９は、１つの例に係る携帯電話の外観図である。
【０１７９】
図１８に示すように、電子機器としてのパーソナルコンピュータ１００の表示部１０１に、上述した電気光学装置、例えば液晶表示装置が用いられる。図１９に示すように、電子機器として携帯電話２００の表示部２０１に、上述した電気光学装置、例えば液晶表示装置が用いられる。
図２０は、上述した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の説明図である。
【０１８０】
図２０において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際、特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１８１】
さらに、電子機器としては、他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。
【産業上の利用可能性】
【０１８２】
本発明は、以上説明したTFTを含む液晶表示装置に限られことはなく、アクティブマトリックス駆動の表示装置に適用できるものである。
【図面の簡単な説明】
【０１８３】
【図１】本発明の第１の実施の形態に係わる液晶表示装置の素子基板の回路図。
【図２】第１の実施の形態に係わる画素の等価回路図。
【図３】第１の実施の形態に係わる差動増幅器の回路図。
【図４】第１の実施の形態に係わる検査システムの構成図。
【図５】第１の実施の形態に係わる検査の流れの例を示すフローチャート。
【図６】第１の実施の形態に係わる各画素に書き込まれる画素データの状態を示す図。
【図７】第１の実施の形態に係わる読出動作を説明するためのタイミングチャート。
【図８】第１の実施の形態に係わる他の読出動作のタイミングチャート。
【図９】第１の実施の形態に係わるさらに他の読出動作のタイミングチャート。
【図１０】各画素に書き込まれる画素データの状態の例を示す図。
【図１１】第１の実施の形態に係わる素子基板の回路の変形例を示す回路図。
【図１２】本発明の第２の実施の形態に係わる液晶表示装置の素子基板の回路図。
【図１３】第２の実施の形態に係わる読出動作を説明するためのタイミングチャート。
【図１４】第２の実施の形態の変形例の素子基板の回路図。
【図１５】本発明の第３の実施の形態に係わる液晶表示装置の素子基板の回路図。
【図１６】第３の実施の形態に係わる読出動作を説明するためのタイミングチャート。
【図１７】図１５の接続ゲート部を改良した形態を示す回路図。
【図１８】本発明が適用される電子機器の例としてのパーソナルコンピュータの外観図。
【図１９】本発明が適用される電子機器の例としての携帯電話の外観図。
【図２０】本発明が適用される電子機器の例としての携帯電話の外観図。
【符号の説明】
【０１８４】
１，１A…素子基板、２…表示素子アレイ部、３…プリチャージ回路部、４…表示データ読み出し回路部、４ａ…差動増幅器、６…トランスミッションゲート部、７…画像信号線。
【特許請求の範囲】
【請求項１】
互いに交差する複数の走査線及び複数の信号線と、
前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、
前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数の信号線のうちの第１の信号線を介して第１の電位信号が入力されるとともに、基準電位としての第２の電位信号が入力される増幅手段と、
前記増幅手段から前記複数の信号線に出力された出力電位信号を読み出すデータ読出手段と、を有し、
前記増幅手段は、前記第１の電位信号と前記第２の電位信号とを比較し、前記第１の電位信号が低い場合には、前記信号線の電位をより低くして、そのより低くした前記出力電位信号を前記信号線に出力し、前記第１の電位信号が高い場合には、前記信号線の電位をより高くして、そのより高くした前記出力電位信号を前記信号線に出力することを特徴とする電気光学装置用基板。
【請求項２】
前記第１の電位信号は、前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に供給された信号の電位であり、
前記第２の電位信号の電位は、基準信号線から供給される電位であることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記第１の電位信号及び前記第２の電位信号は、それぞれ前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に供給された信号の電位であり、
前記第１の電位信号は前記第１の信号線を介して、前記第２の電位信号は前記複数の信号線のうちの第２の信号線を介して、対応する前記増幅手段に供給されることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項４】
前記増幅手段は、差動増幅器であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の電気光学装置用基板。
【請求項５】
前記データ読出手段は、読み出した前記電位信号を出力するための差動増幅器を有することを特徴とする請求項１乃至請求項４のいずれか一項に記載の電気光学装置用基板。
【請求項６】
前記複数の画素のそれぞれには、付加容量が設けられていることを特徴とする請求項１乃至請求項５のいずれか一項に記載の電気光学装置用基板。
【請求項７】
さらに、前記複数の信号線に接続され、前記複数の信号線の電位を所定の電位にプリチャージするプリチャージ回路を有することを特徴とする請求項１乃至請求項６のいずれか一項に記載の電気光学装置用基板。
【請求項８】
前記複数の画素に供給された画像信号を供給する画像信号線と、前記画像信号線から供給された画像信号を前記複数の信号線に供給する複数のトランスミッションゲートとを有し、
前記データ読み出し手段は、前記画像信号線を含むことを特徴とする請求項１乃至請求項７のいずれか一項に記載の電気光学装置用基板。
【請求項９】
一対の基板間に電気光学物質を挟持してなる電気光学装置であって、
前記一対の基板の一方に請求項１乃至請求項８のいずれか一項に記載の電気光学装置用基板を用いていることを特徴とする電気光学装置。
【請求項１０】
請求項９に記載の電気光学装置を用いていることを特徴とする電子機器。
【請求項１１】
互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、を有する電気光学装置用基板の検査方法であって、
１つの前記信号線に対応する画素に第１の電位信号を供給する供給ステップと、
前記画素に供給された前記第１の電位信号を、前記信号線を介して読み出す読出ステップと、
前記第１の電位信号とは電位が異なり基準信号としての第２の電位信号と、読み出された前記第１の電位信号と、を比較し、前記第１の電位信号が低い場合には、前記信号線の電位をより低くして、そのより低くした前記出力電位信号を前記信号線に出力し、前記第１の電位信号が高い場合には、前記信号線の電位をより高くして、そのより高くした前記出力電位信号を前記信号線に出力する出力ステップと、
前記供給ステップで供給された第１の電位信号と前記出力ステップで出力された前記出力電位信号とを比較する比較ステップと、
を有することを特徴とする電気光学装置用基板の検査方法。
【請求項１２】
前記読出ステップの前に、前記信号線を所定のプリチャージ電位にするプリチャージステップを含むことを特徴とする請求項１１に記載の電気光学装置用基板の検査方法。
【請求項１３】
前記所定のプリチャージ電位は、前記第１の電位信号と前記第２の電位信号の間の中間電位であることを特徴とする請求項１２に記載の電気光学装置用基板の検査方法。
【請求項１４】
前記複数の画素の各々に付加容量が設けられていることを特徴とする請求項１１乃至請求項１３のいずれか一項に記載の電気光学装置用基板の検査方法。
【請求項１５】
前記第２の電位信号の電位は、外部から供給される電位であることを特徴とする請求項１１乃至請求項１４のいずれか一項に記載の電気光学装置用基板の検査方法。
【請求項１６】
前記供給ステップにおいて、前記第１の前記第２の電位信号は、それぞれ前記複数のスイッチング素子を介して２つの画素に供給された信号の電位であり、
前記読出ステップにおいて、前記第１及び前記第２の電位信号は、それぞれ対応する２つの前記信号線を介して、読み出されることを特徴とする請求項１１に記載の電気光学装置用基板の検査方法。
【請求項１７】
前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位信号としてHIGH信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位信号としてLOW信号を供給し、
前記比較ステップにおいて前記検査対象画素から読み出した電位信号がLOWのときに、前記付加容量の不良であると判断することを特徴とする請求項１６に記載の電気光学装置用基板の検査方法。
【請求項１８】
前記付加容量の共通固定電極の電位を、前記LOW信号の供給電位より低い電位とすることを特徴とする請求項１７に記載の電気光学装置用基板の検査方法。
【請求項１９】
前記所定のプリチャージ電位は、前記出力ステップにおいてより高くされた電位よりも高い電位であることを特徴とする請求項１２に記載の電気光学装置用基板の検査方法。
【請求項２０】
前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位としてLOW信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位としてHIGH信号を供給し、
前記比較ステップにおいて前記検査対象画素から読み出した電位信号がHIGHのときに、前記スイッチング素子の不良であると判断することを特徴とする請求項１９に記載の電気光学装置用基板の検査方法。
【請求項２１】
前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位としてLOW信号あるいはHIGH信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位として前記第１のLOW信号の電位とHIGH信号の電位との間の電位を有する中間電位信号を供給し、
前記比較ステップにおいて前記検査対象画素から読み出したそれぞれの電位が、前記第1の電位と一致しなかったとき、前記スイッチング素子または前記付加容量の不良であると判断することを特徴とする請求項１３に記載の電気光学装置用基板の検査方法。
【請求項２２】
前記２つの信号線は互いに隣接していることを特徴とする請求項１６，１７，１８，２０，２１のいずれか一項に記載の電気光学装置用基板の検査方法。
【請求項２３】
前記複数の画素について順次、前記供給ステップと、前記読出ステップと、前記出力ステップと、前記比較ステップとを行うことを特徴とする請求項１１乃至請求項２２のいずれか一項に記載の電気光学装置用基板の検査方法。
【請求項１】
互いに交差する複数の走査線及び複数の信号線と、
前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、
前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数の信号線のうちの第１の信号線を介して第１の電位信号が入力されるとともに、基準電位としての第２の電位信号が入力される増幅手段と、
前記増幅手段から前記複数の信号線に出力された出力電位信号を読み出すデータ読出手段と、を有し、
前記増幅手段は、前記第１の電位信号と前記第２の電位信号とを比較し、前記第１の電位信号が低い場合には、前記信号線の電位をより低くして、そのより低くした前記出力電位信号を前記信号線に出力し、前記第１の電位信号が高い場合には、前記信号線の電位をより高くして、そのより高くした前記出力電位信号を前記信号線に出力することを特徴とする電気光学装置用基板。
【請求項２】
前記第１の電位信号は、前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に供給された信号の電位であり、
前記第２の電位信号の電位は、基準信号線から供給される電位であることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記第１の電位信号及び前記第２の電位信号は、それぞれ前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に供給された信号の電位であり、
前記第１の電位信号は前記第１の信号線を介して、前記第２の電位信号は前記複数の信号線のうちの第２の信号線を介して、対応する前記増幅手段に供給されることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項４】
前記増幅手段は、差動増幅器であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の電気光学装置用基板。
【請求項５】
前記データ読出手段は、読み出した前記電位信号を出力するための差動増幅器を有することを特徴とする請求項１乃至請求項４のいずれか一項に記載の電気光学装置用基板。
【請求項６】
前記複数の画素のそれぞれには、付加容量が設けられていることを特徴とする請求項１乃至請求項５のいずれか一項に記載の電気光学装置用基板。
【請求項７】
さらに、前記複数の信号線に接続され、前記複数の信号線の電位を所定の電位にプリチャージするプリチャージ回路を有することを特徴とする請求項１乃至請求項６のいずれか一項に記載の電気光学装置用基板。
【請求項８】
前記複数の画素に供給された画像信号を供給する画像信号線と、前記画像信号線から供給された画像信号を前記複数の信号線に供給する複数のトランスミッションゲートとを有し、
前記データ読み出し手段は、前記画像信号線を含むことを特徴とする請求項１乃至請求項７のいずれか一項に記載の電気光学装置用基板。
【請求項９】
一対の基板間に電気光学物質を挟持してなる電気光学装置であって、
前記一対の基板の一方に請求項１乃至請求項８のいずれか一項に記載の電気光学装置用基板を用いていることを特徴とする電気光学装置。
【請求項１０】
請求項９に記載の電気光学装置を用いていることを特徴とする電子機器。
【請求項１１】
互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、を有する電気光学装置用基板の検査方法であって、
１つの前記信号線に対応する画素に第１の電位信号を供給する供給ステップと、
前記画素に供給された前記第１の電位信号を、前記信号線を介して読み出す読出ステップと、
前記第１の電位信号とは電位が異なり基準信号としての第２の電位信号と、読み出された前記第１の電位信号と、を比較し、前記第１の電位信号が低い場合には、前記信号線の電位をより低くして、そのより低くした前記出力電位信号を前記信号線に出力し、前記第１の電位信号が高い場合には、前記信号線の電位をより高くして、そのより高くした前記出力電位信号を前記信号線に出力する出力ステップと、
前記供給ステップで供給された第１の電位信号と前記出力ステップで出力された前記出力電位信号とを比較する比較ステップと、
を有することを特徴とする電気光学装置用基板の検査方法。
【請求項１２】
前記読出ステップの前に、前記信号線を所定のプリチャージ電位にするプリチャージステップを含むことを特徴とする請求項１１に記載の電気光学装置用基板の検査方法。
【請求項１３】
前記所定のプリチャージ電位は、前記第１の電位信号と前記第２の電位信号の間の中間電位であることを特徴とする請求項１２に記載の電気光学装置用基板の検査方法。
【請求項１４】
前記複数の画素の各々に付加容量が設けられていることを特徴とする請求項１１乃至請求項１３のいずれか一項に記載の電気光学装置用基板の検査方法。
【請求項１５】
前記第２の電位信号の電位は、外部から供給される電位であることを特徴とする請求項１１乃至請求項１４のいずれか一項に記載の電気光学装置用基板の検査方法。
【請求項１６】
前記供給ステップにおいて、前記第１の前記第２の電位信号は、それぞれ前記複数のスイッチング素子を介して２つの画素に供給された信号の電位であり、
前記読出ステップにおいて、前記第１及び前記第２の電位信号は、それぞれ対応する２つの前記信号線を介して、読み出されることを特徴とする請求項１１に記載の電気光学装置用基板の検査方法。
【請求項１７】
前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位信号としてHIGH信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位信号としてLOW信号を供給し、
前記比較ステップにおいて前記検査対象画素から読み出した電位信号がLOWのときに、前記付加容量の不良であると判断することを特徴とする請求項１６に記載の電気光学装置用基板の検査方法。
【請求項１８】
前記付加容量の共通固定電極の電位を、前記LOW信号の供給電位より低い電位とすることを特徴とする請求項１７に記載の電気光学装置用基板の検査方法。
【請求項１９】
前記所定のプリチャージ電位は、前記出力ステップにおいてより高くされた電位よりも高い電位であることを特徴とする請求項１２に記載の電気光学装置用基板の検査方法。
【請求項２０】
前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位としてLOW信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位としてHIGH信号を供給し、
前記比較ステップにおいて前記検査対象画素から読み出した電位信号がHIGHのときに、前記スイッチング素子の不良であると判断することを特徴とする請求項１９に記載の電気光学装置用基板の検査方法。
【請求項２１】
前記供給ステップにおいて、前記２つの画素の一方を検査対象画素とし、該検査対象画素へ前記第１の電位としてLOW信号あるいはHIGH信号を供給し、前記２つの画素の他方を基準画素とし、該基準画素へ前記第２の電位として前記第１のLOW信号の電位とHIGH信号の電位との間の電位を有する中間電位信号を供給し、
前記比較ステップにおいて前記検査対象画素から読み出したそれぞれの電位が、前記第1の電位と一致しなかったとき、前記スイッチング素子または前記付加容量の不良であると判断することを特徴とする請求項１３に記載の電気光学装置用基板の検査方法。
【請求項２２】
前記２つの信号線は互いに隣接していることを特徴とする請求項１６，１７，１８，２０，２１のいずれか一項に記載の電気光学装置用基板の検査方法。
【請求項２３】
前記複数の画素について順次、前記供給ステップと、前記読出ステップと、前記出力ステップと、前記比較ステップとを行うことを特徴とする請求項１１乃至請求項２２のいずれか一項に記載の電気光学装置用基板の検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００８−３１０３３８（Ｐ２００８−３１０３３８Ａ）
【公開日】平成２０年１２月２５日（２００８．１２．２５）
【国際特許分類】
【出願番号】特願２００８−１７６５７４（Ｐ２００８−１７６５７４）
【出願日】平成２０年７月７日（２００８．７．７）
【分割の表示】特願２００５−１３４９８７（Ｐ２００５−１３４９８７）の分割
【原出願日】平成１７年５月６日（２００５．５．６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年１２月２５日（２００８．１２．２５）
【国際特許分類】
【出願日】平成２０年７月７日（２００８．７．７）
【分割の表示】特願２００５−１３４９８７（Ｐ２００５−１３４９８７）の分割
【原出願日】平成１７年５月６日（２００５．５．６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]