電流ロック回路
【課題】異なる電流源の電流をロックする。
【解決手段】電流ロック回路１は、基準電流の電流値Ｉｒｅｆと調整対象の電流である調整対象電流の電流値Ｉｏｕｔ２とを比較して、調整対象電流の電流値Ｉｏｕｔ２が基準電流の電流値Ｉｒｅｆの所定倍となるように制御信号を生成する電流比較回路１０と、電流比較回路１０が生成した制御信号ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭに基づき調整対象電流の電流値Ｉｏｕｔ２を調整するチャージポンプ回路５０及びＶ／Ｉコンバーター６０とを備える。
【解決手段】電流ロック回路１は、基準電流の電流値Ｉｒｅｆと調整対象の電流である調整対象電流の電流値Ｉｏｕｔ２とを比較して、調整対象電流の電流値Ｉｏｕｔ２が基準電流の電流値Ｉｒｅｆの所定倍となるように制御信号を生成する電流比較回路１０と、電流比較回路１０が生成した制御信号ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭに基づき調整対象電流の電流値Ｉｏｕｔ２を調整するチャージポンプ回路５０及びＶ／Ｉコンバーター６０とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電流に対して任意の比の電流を生成する技術に関する。
【背景技術】
【０００２】
基準電流に対して任意の比の電流を生成するものとして、図１７に示すような回路構成のカレントミラー回路１００が広く知られている。
カレントミラー回路１００では、ＮＭＯＳ１０１，１０２で基準電流Ｉｒｅｆをミラーし、ＰＭＯＳ１０３，１０４のＷ／Ｌのサイズ比をｍ：ｎとすることによって、ミラーした出力電流Ｉｏｕｔを次式の関係として得ることができる。
【０００３】
Ｉｒｅｆ：Ｉｏｕｔ＝ｍ：ｎ
他のカレントミラー回路の構成例として、例えば特許文献１に開示されたカレントミラー回路がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１４７８８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、図１８に示すようなＶ／Ｉコンバーター６０がある。このＶ／Ｉコンバーター６０は、入力電圧Ｖｉｎが印加されるアンプ６１、抵抗値Ｒ０の内蔵抵抗６２、及びサイズの等しいＰＭＯＳ６３，６４を有しており、その出力電流Ｉｏｕｔ２は、次式のようになる。
Ｉｏｕｔ２＝Ｖｉｎ／Ｒ０
【０００６】
このようなＶ／Ｉコンバーター６０の出力電流Ｉｏｕｔ２を基準電流Ｉｒｅｆにｍ：ｎでロックさせる、すなわち出力電流Ｉｏｕｔ２と基準電流Ｉｒｅｆとの関係を次式のような関係とすることは、図１７に示したカレントミラー回路では実現出来ない。
Ｉｒｅｆ：Ｉｏｕｔ２＝ｍ：ｎ
【０００７】
何故ならば、基準電流ＩｒｅｆとＶ／Ｉコンバーターの出力電流Ｉｏｕｔ２とは異なる電流源であるため、同一電流源から任意の比の電流値を作り出すことを前提とした図１７のような構成が使えないからである。
よって、特許文献１にあるようなカレントミラー回路でも、異なる電流源の電流を基準電流に対して任意の比にする、すなわち、異なる電流源の電流をロックすることは出来ない。
【０００８】
本発明の課題は、異なる電流源の電流をロックすることである。
【課題を解決するための手段】
【０００９】
前記課題を解決するために、請求項１に記載の発明は、基準電流の電流値と調整対象の電流である調整対象電流の電流値とを比較して、前記調整対象電流の電流値が前記基準電流の電流値の所定倍となるように制御信号を生成する電流比較手段と、前記電流比較手段が生成した前記制御信号に基づき前記調整対象電流の電流値を調整する電流調整手段と、を備えることを特徴とする。
【００１０】
また、請求項２に記載の発明は、請求項１の記載において、前記電流比較手段は、電流値に対し加算値及び減算値の何れか一方として作用する前記基準電流と、前記電流調整手段が調整した電流値の前記調整対象電流であって、電流値に対し加算値及び減算値の何れか他方として作用する電流と、を供給する電流供給回路と、前記電流供給回路が供給する電流を積分することで、前記基準電流の電流値と前記調整対象電流の電流値との比較結果となる積分値を得る積分回路と、前記積分回路による積分値と基準値とを比較して前記制御信号を生成する比較回路と、前記比較回路が生成した前記制御信号に基づき前記電流供給回路による前記基準電流と前記調整対象電流との供給割合を制御する制御回路と、を備えることを特徴とする。
【００１１】
また、請求項３に記載の発明は、請求項２の記載において、前記基準電流は、電流値に対し加算値として作用し、前記調整対象電流は、電流値に対し減算値として作用し、前記電流調整手段は、前記積分回路による積分値が上限の基準値を上回ることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を増加させる調整をし、前記積分回路による積分値が下限の基準値を下回ることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を減少させる調整をし、前記積分回路による積分値が前記下限の基準値と前記上限の基準値との間にあることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を維持することを特徴とする。
【００１２】
また、請求項４に記載の発明は、請求項２又は３の記載において、前記制御回路は、さらにクロック信号を入力し、前記制御信号と前記クロック信号のデューティー比とに基づき、前記基準電流と前記調整対象電流との供給割合を制御することを特徴とする。
また、請求項５に記載の発明は、請求項１〜４の何れかの記載において、前記電流調整手段は、前記制御信号に基づき、出力する電圧値を調整するチャージポンプ回路と、前記チャージポンプ回路が出力する電圧値に対応する前記調整対象電流の電流値を生成するＶ／Ｉコンバーターと、を備えることを特徴とする。
【発明の効果】
【００１３】
請求項１に係る発明によれば、基準電流の電流値と調整対象電流の電流値とを比較して調整対象電流の電流値が基準電流の電流値の所定倍となるように生成した制御信号に基づいて、調整対象電流の電流値を調整するため、異なる電流源の調整対象電流の電流値が基準電流の電流値の所定倍となるように、該調整対象電流をロックすることができる。
特に、請求項４に係る発明によれば、制御信号とクロック信号のデューティー比とに基づき基準電流と調整対象電流との供給割合を制御することで、基準電流の電流値と調整対象電流の電流値との比をクロック信号の任意のデューティー比に合致させることができるため、調整対象電流の電流値が基準電流の電流値の所定倍となるように、該調整対象電流をロックすることができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態の電流ロック回路の構成を示す図である。
【図２】電流比較回路の構成を示す図である。
【図３】第１電流源の構成の一例を示す図である。
【図４】第１電流源の他の構成の一例を示す図である。
【図５】第２電流源の構成の一例を示す図である。
【図６】第２電流源の他の構成の一例を示す図である。
【図７】出力値ＷＯＵＴと、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＴＯＰとの関係を示す図である。
【図８】上限信号ＬＩＭＩＴ＿ＴＯＰ、下限信号ＬＩＭＩＴ＿ＴＯＰ、及びクロック信号ＯＳＣと、スイッチＯＮ／ＯＦＦ信号ＰＯＮ，ＮＯＮとの関係を示す図である。
【図９】チャージポンプ回路の構成を示す図である。
【図１０】上限信号ＬＩＭＩＴ＿ＴＯＰ、下限信号ＬＩＭＩＴ＿ＢＴＭに対するチャージポンプ回路の動作内容を示す図である。
【図１１】電流比較回路の動作を示すタイミングチャートであり、Ｉｏｕｔ２＜Ｉｒｅｆのときの動作を示すものである。
【図１２】電流比較回路の動作を示すタイミングチャートであり、Ｉｏｕｔ２＞Ｉｒｅｆのときの動作を示すものである。
【図１３】電流比較回路及びチャージポンプ回路の動作を示すタイミングチャートであり、Ｉｏｕｔ２＜Ｉｒｅｆのときの動作を示すものである。
【図１４】電流比較回路及びチャージポンプ回路の動作を示すタイミングチャートであり、Ｉｏｕｔ２＞Ｉｒｅｆのときの動作を示すものである。
【図１５】クロック信号ＯＳＣのデューティー比を１：１．９としたときの動作を示すタイミングチャートである。
【図１６】クロック信号ＯＳＣのデューティー比を１．９：１としたときの動作を示すタイミングチャートである。
【図１７】一般的なカレントミラー回路の構成を示す図である。
【図１８】Ｖ／Ｉコンバーターの構成を示す図である。
【発明を実施するための形態】
【００１５】
（構成）
本実施形態は、本発明を適用した電流ロック回路である。
図１は、電流ロック回路１の構成を示す。
図１に示すように、電流ロック回路１は、電流比較回路１０、チャージポンプ回路５０、Ｖ／Ｉコンバーター６０及びクロック信号出力回路（オシレータ回路）７０を有する。
【００１６】
図２は、電流比較回路１０の構成を示す。
図２に示すように、電流比較回路１０は、第１及び第２電流源２０，３０、第１及び第２スイッチ１１，１２、積分器４０、コンパレータ群１３、並びに制御回路１６を有する。
第１電流源２０は、ＶＤＤ側の電流源であり、電流値Ｉｏｕｔ２を供給する電流源である。また、第２電流源３０は、ＶＳＳ側の電流源であり、電流値（基準電流の電流値）Ｉｒｅｆを供給する電流源である。
【００１７】
図３及び図４は、第１電流源２０の構成の一例をそれぞれ示す。第１電流源２０は、図３に示すように、ＮＭＯＳ２１，２２とＰＭＯＳ２３，２４とを用いた回路構成によりカレントミラー回路として構成されている。ここで、ＮＭＯＳ２１とＮＭＯＳ２２とはサイズが等しく、ＰＭＯＳ２３とＰＭＯＳ２４とはサイズが等しい。
又は、第１電流源２０は、図４に示すように、ＰＭＯＳ２５，２６を用いた回路構成によりカレントミラー回路として構成することもできる。ここで、ＰＭＯＳ２５とＰＭＯＳ２６とはサイズが同じである。
【００１８】
また、図５及び図６は、第２電流源３０の構成の一例をそれぞれ示す。第２電流源３０は、図５に示すように、ＮＭＯＳ３１，３２を用いた回路構成によりカレントミラー回路として構成されている。ここで、ＮＭＯＳ３１とＮＭＯＳ３２とはサイズが等しい。
又は、第２電流源３０は、図６に示すように、ＰＭＯＳ３３，３４とＮＭＯＳ３５，３６とを用いた回路構成によりカレントミラー回路として構成することもできる。ここで、ＰＭＯＳ３３とＰＭＯＳ３４とはサイズが等しく、ＮＭＯＳ３５とＮＭＯＳ３６とはサイズが等しい。
【００１９】
図２に戻って、第１スイッチ１１は、第１電流源２０と後段の積分器４０との電気的接続を断続可能にする。第１スイッチ１１は、制御回路１６が出力する後述のスイッチＯＮ／ＯＦＦ信号（スイッチ制御信号）ＰＯＮがＨｉのとき（ＰＯＮ＝Ｈｉ）、ＯＮになる。また、第２スイッチ１２は、第２電流源３０と後段の積分器４０との電気的接続を断続可能にする。第２スイッチ１２は、制御回路１６が出力する後述のスイッチＯＮ／ＯＦＦ信号ＮＯＮがＨｉのとき（ＮＯＮ＝Ｈｉ）、ＯＮになる。
積分器４０は、一般的な構成からなり、アンプ４１及び積分容量Ｃ０のコンデンサ４２を有する。積分器４０は、出力値ＷＯＵＴを出力する。
【００２０】
コンパレータ群１３は、第１コンパレータ１４及び第２コンパレータ１５を含んで構成されている。第１コンパレータ１４には、その非反転入力端子に出力値ＷＯＵＴが入力されている。そして、第１コンパレータ１４には、その反転入力端子に上限側の基準電圧（以下、上限側基準電圧という。）Ｖｔｏｐが印加されている。また、第２コンパレータ１５には、その非反転入力端子に出力値ＷＯＵＴが入力されている。そして、第２コンパレータ１５には、第１コンパレータ１４に印加されている基準電圧Ｖｔｏｐよりも小さい下限側の基準電圧（以下、下限側基準電圧という。）Ｖｂｏｔｔｏｍがその反転入力端子に印加されている。
コンパレータ群１３は、このような構成により、積分器４０の出力値ＷＯＵＴを基に上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭを出力する。
【００２１】
図７は、出力値ＷＯＵＴと、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭとの関係を示す。コンパレータ群１３は、この図７に示すような関係を基に、Ｈｉ又はＬｏの上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭを出力する。
【００２２】
制御回路１６は、コンパレータ群１３が出力する上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭ、及びクロック信号ＯＳＣを基に、スイッチＯＮ／ＯＦＦ信号ＰＯＮ，ＮＯＮを出力する。
【００２３】
ここで、クロック信号出力回路７０がクロック信号ＯＳＣを出力している。クロック信号出力回路７０は、外部入力されるクロック制御信号によりクロック信号ＯＳＣ（具体的にはそのデューティー比）が制御される。例えば、クロック制御信号は、外部の装置、例えばパーソナルコンピュータにより出力された信号である。
【００２４】
図８は、上限信号ＬＩＭＩＴ＿ＴＯＰ、下限信号ＬＩＭＩＴ＿ＢＴＭ、及びクロック信号ＯＳＣと、スイッチＯＮ／ＯＦＦ信号ＰＯＮ，ＮＯＮとの関係を示す。制御回路１６は、この図８に示すような関係を基に、Ｈｉ又はＬｏのスイッチＯＮ／ＯＦＦ信号ＰＯＮ，ＮＯＮを出力する。
チャージポンプ回路５０は、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭに基づいて、出力電圧Ｖｏｕｔを調整する回路である。
【００２５】
図９は、チャージポンプ回路５０の構成を示す。
図９に示すように、チャージポンプ回路５０は、バイアス値Ｉｂｉａｓ，−Ｉｂｉａｓの第３及び第４電流源（一定電流源）５１，５２、第３及び第４スイッチ５３，５４、及びローパスフィルタ５５を有する。
【００２６】
第３電流源５１は、第３スイッチ５３により出力端子５６に対して断続可能とされている。第３スイッチ５３は、上限信号ＬＩＭＩＴ＿ＴＯＰがＨｉのとき（ＬＩＭＩＴ＿ＴＯＰ＝Ｈｉ）、ＯＮになる。
【００２７】
また、第４電流源５２は、第４スイッチ５４により出力端子５６に対して断続可能とされている。第４スイッチ５４は、下限信号ＬＩＭＩＴ＿ＢＴＭがＬｏのとき（ＬＩＭＩＴ＿ＢＴＭ＝Ｌｏ）、ＯＮになる。
ローパスフィルタ５５は、出力端子５６の出力電圧Ｖｏｕｔの高周波ノイズを除去する。なお、ローパスフィルタ５５の構成は、必ずしも図９に示すような受動素子による構成である必要はない。
【００２８】
チャージポンプ回路５０は、このような構成により、下限信号ＬＩＭＩＴ＿ＢＴＭがＬＯのパルスを発生したとき、出力端子５６から電流をディスチャージする。また、チャージポンプ回路５０は、上限信号ＬＩＭＩＴ＿ＴＯＰがＨｉのパルスを生成したとき、出力端子５６に電流をチャージする。
このような上限信号ＬＩＭＩＴ＿ＴＯＰ、下限信号ＬＩＭＩＴ＿ＢＴＭに対するチャージポンプ回路５０の動作をまとめると図１０に示すようになる。
【００２９】
すなわち、チャージポンプ回路５０では、上限信号ＬＩＭＩＴ＿ＴＯＰがＨｉのとき（ＬＩＭＩＴ＿ＴＯＰ＝Ｈｉ）、第３スイッチ５３がＯＮになり（第３スイッチ５３＝ＯＮ）、出力端子５６に対して電流をチャージする。また、チャージポンプ回路５０では、下限信号ＬＩＭＩＴ＿ＢＴＭがＬｏのとき（ＬＩＭＩＴ＿ＢＴＭ＝Ｌｏ）、第４スイッチ５４がＯＮになり（第４スイッチ５４＝ＯＮ）、出力端子５６から電流をディスチャージする。
【００３０】
チャージポンプ回路５０の出力端子５６は、Ｖ／Ｉコンバーター６０の入力端子に電気的に接続されている。
Ｖ／Ｉコンバーター６０の回路構成は、例えば、図１８に示したように、アンプ６１、抵抗値Ｒ０の内蔵抵抗６２、及びサイズの等しいＰＭＯＳ６３，６４を用いた回路構成と同様である。
【００３１】
Ｖ／Ｉコンバーター６０は、このような構成により、入力端子６５に入力電圧Ｖｉｎ（Ｖｏｕｔ）が印加されると、次式に示すような電流値Ｉｏｕｔ２を出力する。
Ｉｏｕｔ２＝Ｖｉｎ／Ｒ０
【００３２】
（動作及び作用等）
（１）電流比較回路１０の動作等
図１１及び図１２は、電流比較回路１０の動作を示すタイミングチャートである。具体的には、図１１及び図１２は、クロック信号ＯＳＣと、出力値ＷＯＵＴと、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭと、スイッチＯＮ／ＯＦＦ信号ＰＯＮ，ＮＯＮとの関係を示す。
【００３３】
図１１は、第１電流源２０の電流値Ｉｏｕｔ２と第２電流源３０の電流値Ｉｒｅｆとの関係が、Ｉｏｕｔ２＜Ｉｒｅｆのときの動作を示す。また、図１２は、Ｉｏｕｔ２＞Ｉｒｅｆのときの動作を示す。
【００３４】
（１−１）Ｉｏｕｔ２＜Ｉｒｅｆのとき
図１１を用いて先ず説明する。
ここで、クロック信号ＯＳＣについて、ＨｉとＬｏのデューティー比（Ｈｉ区間：Ｌｏ区間）は１：１とする。また、上限側基準電圧Ｖｔｏｐ及び下限側基準電圧Ｖｂｏｔｔｏｍは、それら値のひらき（Ｖｔｏｐ−Ｖｂｏｔｔｏｍ）が出力値ＷＯＵＴの変化に対して十分大きく設定されている。
【００３５】
（１−１−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。
これにより、第１スイッチ１１がＯＮになり、第２スイッチ１２がＯＦＦになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。ここで、コンデンサ４２の両端では、アンプ４１の入力側が出力側に対し電位が上昇する。しかし、アンプ４１の差動対の電位はどちらもＡＧＮＤなので、出力値（電位）ＷＯＵＴが下降する。この状態が継続し、ｔ＝ｔ１になったとき、クロック信号ＯＳＣがＬｏからＨｉに反転する。
【００３６】
（１−１−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。
これにより、第１スイッチ１１がＯＦＦになり、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【００３７】
今、Ｉｏｕｔ２＜Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、そのため、ｔ＝ｔ３（クロック信号ＯＳＣがＬｏに反転するタイミング）よりも早いｔ＝ｔ２において、出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達する（ＷＯＵＴ＝Ｖｔｏｐになる）。これにより、ｔ＝ｔ２において、ＬＩＭＩＴ＿ＴＯＰ＝Ｈｉになり（図７参照）、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝になるため、ＮＯＮ＝Ｌｏ（｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝）になる（図８参照）。
【００３８】
（１−１−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、第１及び第２スイッチ１１，１２がともにＯＦＦになる。そのため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｔｏｐの状態が維持される。そして、ｔ＝ｔ３になったとき、クロック信号ＯＳＣがＨｉからＬｏに反転する。
【００３９】
（１−１−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。
これにより、第１スイッチ１１がＯＮになり、第２スイッチ１２がＯＦＦになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【００４０】
今、Ｉｏｕｔ２＜Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、そのため、ｔ＝ｔ４（クロック信号ＯＳＣがＨｉに反転するタイミング）よりも早い時期に出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達することはない（ＷＯＵＴ＝Ｖｂｏｔｔｏｍになることはない）。この状態が継続し、ｔ＝ｔ４になったとき、クロック信号ＯＳＣがＬｏからＨｉに反転する。
【００４１】
（１−１−５）ｔ＝ｔ４以降
ｔ＝ｔ４以降では、ｔ＝ｔ１〜ｔ４での動作を繰り返す。すなわち、ｔ＝ｔ４〜ｔ５での動作は前述の（１−１−２）のｔ＝ｔ１〜ｔ２での動作と同様になり、ｔ＝ｔ５〜ｔ６での動作は前述の（１−１−３）のｔ＝ｔ２〜ｔ３での動作と同様になり、ｔ＝ｔ６〜ｔ７での動作は前述の（１−１−４）のｔ＝ｔ３〜ｔ４での動作と同様になる。
【００４２】
（１−２）Ｉｏｕｔ２＞Ｉｒｅｆのとき
図１２を用いて説明する。なお、図１２の動作は、リミットされるコンパレータが第１コンパレータ１４から第２コンパレータ１５に代わるだけであり、本質的には前述の（１−１）のＩｏｕｔ２＜Ｉｒｅｆのときの動作と同じである。
【００４３】
（１−２−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になる（図８参照）。
これにより、第１及び第２スイッチ１１，１２がともにＯＦＦになるため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。そして、ｔ＝ｔ１になったとき、クロック信号ＯＳＣがＬｏからＨｉに反転する。
【００４４】
（１−２−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。
これにより、第１スイッチ１１がＯＦＦになり、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【００４５】
今、Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、そのため、ｔ＝ｔ２（クロック信号ＯＳＣがＬｏに反転するタイミング）よりも早い時期に出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達することはない（ＷＯＵＴ＝Ｖｔｏｐになることはない）。そして、ｔ＝ｔ２において、クロック信号ＯＳＣがＨｉからＬｏに反転する。
【００４６】
（１−２−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。
これにより、第１スイッチ１１がＯＮになり、第２スイッチ１２がＯＦＦになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【００４７】
今、Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、そのため、ｔ＝ｔ４（クロック信号ＯＳＣがＨｉに反転するタイミング）よりも早いｔ＝ｔ３において、出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達する（ＷＯＵＴ＝Ｖｂｏｔｔｏｍになる）。これにより、ｔ＝ｔ３では、ＬＩＭＩＴ＿ＢＴＭ＝Ｌｏになり（図７参照）、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝になるため、ＰＯＮ＝Ｌｏ（｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝）になる（図８参照）。
【００４８】
（１−２−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり、前述の（１−２−１）のｔ＝０〜ｔ１の動作と同様に、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。そして、ｔ＝ｔ４になったとき、クロック信号ＯＳＣがＬｏからＨｉに反転する。
【００４９】
（１−２−５）ｔ＝ｔ４以降
ｔ＝ｔ４以降では、ｔ＝ｔ１〜ｔ４での動作を繰り返す。すなわち、ｔ＝ｔ４〜ｔ５での動作は前述の（１−２−２）のｔ＝ｔ１〜ｔ２での動作と同様になり、ｔ＝ｔ５〜ｔ６での動作は前述の（１−２−３）のｔ＝ｔ２〜ｔ３での動作と同様になり、ｔ＝ｔ６〜ｔ７での動作は前述の（１−２−４）のｔ＝ｔ３〜ｔ４での動作と同様になる。
【００５０】
（２）チャージポンプ回路５０の動作等
図１３及び図１４は、前述の電流比較回路１０の動作（図１１及び図１２参照）に加えて、チャージポンプ回路５０の動作も示すタイミングチャートである。図１３は、第１電流源２０の電流値Ｉｏｕｔ２と第２電流源３０の電流値Ｉｒｅｆとの関係が、Ｉｏｕｔ２＜Ｉｒｅｆのときの動作を示す。また、図１４は、Ｉｏｕｔ２＞Ｉｒｅｆのときの動作を示す。
【００５１】
（２−１）Ｉｏｕｔ２＜Ｉｒｅｆのとき
図１３を用いて説明する。ここで、クロック信号ＯＳＣについて、ＨｉとＬｏとのデューティー比は、前述の（１）と同様に１：１である。
【００５２】
（２−１−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。これにより、出力値ＷＯＵＴが下降していく。
【００５３】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００５４】
（２−１−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。そして、Ｉｏｕｔ２＜Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多いことで、ｔ＝ｔ２において、出力値ＷＯＵＴは上限側基準電圧Ｖｔｏｐに達する。これにより、ＬＩＭＩＴ＿ＴＯＰ＝Ｈｉになり（図７参照）、ＮＯＮ＝Ｌｏ（｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝）になる（図８参照）。
【００５５】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００５６】
（２−１−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、第１及び第２スイッチ１１，１２がともにＯＦＦになる。そのため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｔｏｐの状態が維持される。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ｝であるため、第３スイッチ５３がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは上昇する。
【００５７】
（２−１−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。そして、Ｉｏｕｔ２＜Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、ｔ＝ｔ４よりも早い時期に出力値ＷＯＵＴがＶｂｏｔｔｏｍに達することはない。
【００５８】
そして、この区間では｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００５９】
（２−１−５）ｔ＝ｔ４〜ｔ５のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【００６０】
ここで、Ｉｏｕｔ２＜Ｉｒｅｆなのでチャージ量よりもディスチャージ量の方が多い。しかし、先のｔ＝ｔ２〜ｔ３の区間において出力電圧Ｖｏｕｔが上昇したため、電流値Ｉｏｕｔ２が上昇している。これにより、それらチャージ量とディスチャージ量との差は、先のｔ＝ｔ１〜ｔ２の区間の差よりも小さくなっている。その結果、ｔ＝ｔ６よりも早いｔ＝ｔ５において出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達し、さらに、ｔ４とｔ５との間に、（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立する。
【００６１】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００６２】
（２−１−６）ｔ＝ｔ５〜ｔ６のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、第１及び第２スイッチ１１，１２がともにＯＦＦになる。そのため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｔｏｐの状態が維持される。
【００６３】
ここで、前述のように、ｔ４とｔ５との間に（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立するため、このｔ＝ｔ５〜ｔ６の区間では、ｔ６とｔ５との間に、（ｔ６−ｔ５）＜（ｔ３−ｔ２）といった関係が成立する、すなわち、ｔ＝ｔ２〜ｔ３の区間のときよりも出力値ＷＯＵＴがクリップされる時間が短くなる。
【００６４】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ｝であるため、第３スイッチ５３がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは上昇する。
【００６５】
（２−１−７）ｔ＝ｔ６〜ｔ７のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。そして、Ｉｏｕｔ２＜Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、ｔ＝ｔ７よりも早い時期に出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達することはない。
【００６６】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００６７】
（２−１−８）ｔ＝ｔ７以降
ｔ＝ｔ７以降では、ｔ＝ｔ１〜ｔ７での動作と同様な動作を繰り返す。
（２−１−９）ｔ＝ｔ１〜ｔ７での動作のまとめ
ｔ＝ｔ１〜ｔ４での動作とｔ＝ｔ４〜ｔ７での動作とを比較すると、ｔ＝ｔ４〜ｔ７での動作の方が、電流値Ｉｒｅｆと電流値Ｉｏｕｔ２との差が小さくなるため、出力値ＷＯＵＴがクリップされる時間が短くなる。
【００６８】
この結果、ｔ７以降では、その動作の繰り返しにより、電流に関してＩｒｅｆ＝Ｉｏｕｔ２となるように、出力値ＷＯＵＴに関して、クリップされる時間がなくなり、その波形のモードが、下限側基準電圧Ｖｂｏｔｔｏｍと上限側基準電圧Ｖｔｏｐとの間で変化する完全な三角波になるようなモードに収束する。
【００６９】
すなわち、出力値ＷＯＵＴをリミットする動作に連動させて電流値Ｉｏｕｔ２を増加させる構成とすることで、そのリミットする動作を収束させていき、電流値Ｉｏｕｔ２を徐々に一定値（電流値Ｉｒｅｆ）に収束させている。
【００７０】
（２−２）Ｉｏｕｔ２＞Ｉｒｅｆのとき
図１４を用いて説明する。なお、図１４の動作は、リミットされるコンパレータが第１コンパレータ１４から第２コンパレータ１５に代わるだけであり、本質的には前述の（２−１）のＩｏｕｔ２＜Ｉｒｅｆのときの動作と同じである。
（２−２−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｈｉ）
【００７１】
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【００７２】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００７３】
（２−２−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。そして、Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、そのため、ｔ＝ｔ３よりも早いｔ＝ｔ２において、出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達する。
【００７４】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００７５】
（２−２−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。
【００７６】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ｝であるため、第４スイッチ５４がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは下降する。
【００７７】
（２−２−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。そして、Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、ｔ＝ｔ４よりも早い時期に出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達することはない。
【００７８】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００７９】
（２−２−５）ｔ＝ｔ４〜ｔ５のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【００８０】
ここで、Ｉｏｕｔ２＞Ｉｒｅｆなのでディスチャージ量よりもチャージ量の方が多い。しかし、先のｔ＝ｔ２〜ｔ３の区間において出力電圧Ｖｏｕｔが下降したため、電流値Ｉｏｕｔ２が下降している。これにより、それらチャージ量とディスチャージ量との差は、先のｔ＝ｔ１〜ｔ２の区間の差よりも小さくなっている。その結果、ｔ＝ｔ６よりも早いｔ＝ｔ５において出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達し、さらに、ｔ４とｔ５との間に、（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立する。
【００８１】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００８２】
（２−２−６）ｔ＝ｔ５〜ｔ６のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になる（図８参照）。これにより、第１及び第２スイッチ１１，１２がともにＯＦＦになり、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。
【００８３】
ここで、前述のように、ｔ４とｔ５との間に（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立するため、このｔ＝ｔ５〜ｔ６の区間では、ｔ６とｔ５との間に、（ｔ６−ｔ５）＜（ｔ３−ｔ２）といった関係が成立する、すなわち、ｔ＝ｔ２〜ｔ３の区間のときよりも出力値ＷＯＵＴがクリップされる時間が短くなる。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ｝であるため、第４スイッチ５４がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは下降する。
【００８４】
（２−２−７）ｔ＝ｔ６〜ｔ７のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。そして、Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、ｔ＝ｔ７よりも早い時期に出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達することはない。
【００８５】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００８６】
（２−２−８）ｔ＝ｔ７以降
ｔ＝ｔ７以降では、ｔ＝ｔ１〜ｔ７での動作と同様な動作を繰り返す。
（２−２−９）ｔ＝ｔ１〜ｔ７での動作のまとめ
ｔ＝ｔ１〜ｔ４での動作とｔ＝ｔ４〜ｔ７での動作とを比較すると、ｔ＝ｔ４〜ｔ７での動作の方が、電流値Ｉｒｅｆと電流値Ｉｏｕｔ２との差が小さくなるため、出力値ＷＯＵＴがクリップされる時間が短くなる。
【００８７】
その結果、ｔ７以降では、その動作の繰り返しにより、電流に関してＩｒｅｆ＝Ｉｏｕｔ２となるように、出力値ＷＯＵＴに関して、クリップされる時間がなくなり、その波形のモードが、下限側基準電圧Ｖｂｏｔｔｏｍと上限側基準電圧Ｖｔｏｐとの間で変化する完全な三角波になるようなモードに収束する。
【００８８】
すなわち、出力値ＷＯＵＴをリミットする動作に連動させて電流値Ｉｏｕｔ２を減少させる構成とすることで、そのリミットする動作を収束させていき、電流値Ｉｏｕｔ２を徐々に一定値（電流値Ｉｒｅｆ）に収束させている。
【００８９】
（２−３）その他
前述の（２−１）Ｉｏｕｔ２＜Ｉｒｅｆのときの動作と前述の（２−２）Ｉｏｕｔ２＞Ｉｒｅｆのときの動作の説明から、Ｉｏｕｔ２＜Ｉｒｅｆのときには、出力電圧Ｖｏｕｔが上昇する変化を示し、Ｉｏｕｔ２＞Ｉｒｅｆのときには、出力電圧Ｖｏｕｔが下降する変化を示すことがわかる。
【００９０】
（３）クロック信号ＯＳＣのデューティー比を変化させた場合の動作等
前述の（２）（前述の（１）も同様）では、説明を簡単にするため、クロック信号ＯＳＣのデューティー比を１：１とした。
これに対して、この（３）では、クロック信号ＯＳＣのデューティー比を１：１．９としたときの動作と、クロック信号ＯＳＣのデューティー比を１．９：１としたときの動作を説明する。
【００９１】
（３−１）クロック信号ＯＳＣのデューティー比が１：１．９のとき
図１５を用いて説明する。
（３−１−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。これにより、出力値ＷＯＵＴの電位が下降していく。
【００９２】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、力電圧Ｖｏｕｔは一定値に維持される。
【００９３】
（３−１−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【００９４】
ここで、Ｉｏｕｔ２＜１．９×Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く（単位時間当りで、ディスチャージ量がチャージ量の１．９倍になり）、そのため、ｔ＝ｔ２において、出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達する。これにより、ＬＩＭＩＴ＿ＴＯＰ＝Ｈｉになり（図７参照）、ＮＯＮ＝Ｌｏ（｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝）になる（図８参照）。
【００９５】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００９６】
（３−１−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、第１及び第２スイッチ１１，１２がともにＯＦＦになる。そのため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｔｏｐの状態が維持される。
【００９７】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ｝であるため、第３スイッチ５３がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは上昇する。
【００９８】
（３−１−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【００９９】
ここで、Ｉｏｕｔ２＜１．９×Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、ｔ＝ｔ４よりも早い時期に出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達することはない。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１００】
（３−１−５）ｔ＝ｔ４〜ｔ５のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【０１０１】
ここで、Ｉｏｕｔ２＜１．９×Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多い。しかし、先のｔ＝ｔ２〜ｔ３の区間において出力電圧Ｖｏｕｔが上昇しているため、それらチャージ量とディスチャージ量との差は、ｔ＝ｔ１〜ｔ２の区間の差よりも小さくなっている。その結果、ｔ＝ｔ６よりも早いｔ＝ｔ５において出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達し、さらに、ｔ５とｔ４との間に、（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立する。
【０１０２】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１０３】
（３−１−６）ｔ＝ｔ５〜ｔ６のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、第１及び第２スイッチ１１，１２がともにＯＦＦになる。そのため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｔｏｐの状態が維持される。
【０１０４】
また、このｔ＝ｔ５〜ｔ６の区間では、ｔ＝ｔ２〜ｔ３の区間のときよりも出力値ＷＯＵＴがクリップされる時間が短くなる。そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ｝であるため、第３スイッチ５３がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは上昇する。
【０１０５】
（３−１−７）ｔ＝ｔ６〜ｔ７のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【０１０６】
ここで、Ｉｏｕｔ２＜１．９×Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、ｔ＝ｔ７よりも早い時期に出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達することはない。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１０７】
（３−１−８）ｔ＝ｔ７以降
ｔ＝ｔ７以降では、ｔ＝ｔ１〜ｔ７での動作と同様な動作を繰り返す。この結果、出力電圧Ｖｏｕｔは、当初の値Ｖ０に対して１．９倍の値になる。すなわち、電流値Ｉｏｕｔ２は、当初の値に対して１．９倍（所定倍）になる。
【０１０８】
（３−１−９）ｔ＝ｔ１〜ｔ７での動作のまとめ
ｔ＝ｔ１〜ｔ４での動作とｔ＝ｔ４〜ｔ７での動作とを比較すると、ｔ＝ｔ４〜ｔ７での動作の方が、電流値１．９×Ｉｒｅｆと電流値Ｉｏｕｔ２との差が小さくなるため、出力値ＷＯＵＴがクリップされる時間が短くなる。
【０１０９】
その結果、ｔ７以降では、その動作の繰り返しにより、電流に関して１．９×Ｉｒｅｆ＝Ｉｏｕｔ２となるように、出力値ＷＯＵＴに関して、クリップされる時間がなくなり、その波形のモードが、下限側基準電圧Ｖｂｏｔｔｏｍと上限側基準電圧Ｖｔｏｐとの間で変化する、負の傾き：正の傾き＝１．９：１の三角波になるようなモードに収束する。
すなわち、出力値ＷＯＵＴをリミットする動作に連動させて電流値Ｉｏｕｔ２を増加させる構成とすることで、そのリミットする動作を収束させていき、電流値Ｉｏｕｔ２を徐々に一定値（１．９×Ｉｒｅｆ）に収束させている。
【０１１０】
（３−２）クロック信号ＯＳＣのデューティー比が１．９：１のとき
図１６を用いて説明する。なお、図１６に示す動作は、図１５に示す動作におけるクロック信号ＯＳＣのデューティー比を逆にしただけであるため、リミットされるコンパレータが第１コンパレータ１４から第２コンパレータ１５に代わるだけであり、本質的には図１５に示す動作と同じである。
【０１１１】
（３−２−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【０１１２】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１１３】
（３−２−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【０１１４】
ここで、１．９×Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く（単位時間当りで、チャージ量がディスチャージ量の１．９倍になり）、そのため、ｔ＝ｔ３よりも早いｔ＝ｔ２において、出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達する。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１１５】
（３−２−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。
【０１１６】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ｝であるため、第４スイッチ５４がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは下降する。
【０１１７】
（３−２−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【０１１８】
ここで、１．９×Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、ｔ＝ｔ４よりも早い時期に出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達することはない。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１１９】
（３−２−５）ｔ＝ｔ４〜ｔ５のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【０１２０】
ここで、１．９×Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多い。しかし、先のｔ＝ｔ２〜ｔ３の区間において出力電圧Ｖｏｕｔが下降しているため、それらチャージ量とディスチャージ量との差は、ｔ＝ｔ１〜ｔ２の区間の差よりも小さくなっている。その結果、ｔ＝ｔ６よりも早いｔ＝ｔ５において出力値ＷＯＵＴがＶｂｏｔｔｏｍに達し、さらに、ｔ６とｔ５との間には、（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立する。
【０１２１】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１２２】
（３−２−６）ｔ＝ｔ５〜ｔ６のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になる（図８参照）。これにより、第１及び第２スイッチ１１，１２がともにＯＦＦになり、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。
【０１２３】
また、このｔ＝ｔ５〜ｔ６の区間では、ｔ＝ｔ２〜ｔ３の区間のときよりも出力値ＷＯＵＴがクリップされる時間が短くなる。そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ｝であるため、第４スイッチ５４がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは下降する。
【０１２４】
（３−２−７）ｔ＝ｔ６〜ｔ７のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【０１２５】
ここで、１．９×Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、ｔ＝ｔ７よりも早い時期に出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達することはない。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１２６】
（３−２−８）ｔ＝ｔ７以降
ｔ＝ｔ７以降では、ｔ＝ｔ１〜ｔ７での動作と同様な動作を繰り返す。この結果、出力電圧Ｖｏｕｔは、当初の値Ｖ０に対して１／１．９倍の値になる。すなわち、電流値Ｉｏｕｔ２は、当初の値に対して１／１．９倍（所定倍）になる。
【０１２７】
（３−２−９）ｔ＝ｔ１〜ｔ７での動作のまとめ
ｔ＝ｔ１〜ｔ４での動作とｔ＝ｔ４〜ｔ７での動作とを比較すると、ｔ＝ｔ４〜ｔ７での動作の方が、電流値Ｉｒｅｆと電流値Ｉｏｕｔ２との差が小さくなるため、出力値ＷＯＵＴがクリップされる時間が短くなる。
【０１２８】
その結果、ｔ７以降では、その動作の繰り返しにより、電流に関してＩｒｅｆ＝１．９×Ｉｏｕｔ２となるように、出力値ＷＯＵＴに関して、クリップされる時間がなくなり、その波形のモードが、下限側基準電圧Ｖｂｏｔｔｏｍと上限側基準電圧Ｖｔｏｐとの間で変化する、負の傾き：正の傾き＝１：１．９の三角波になるようなモードに収束する。
すなわち、出力値ＷＯＵＴをリミットする動作に連動させて電流値Ｉｏｕｔ２を減少させる構成とすることで、そのリミットする動作を収束させていき、電流値Ｉｏｕｔ２を徐々に一定値（Ｉｒｅｆ／１．９）に収束させている。
【０１２９】
（３−３）その他
図１５に示すように、Ｉｏｕｔ２＜１．９×Ｉｒｅｆの場合、出力値ＷＯＵＴの極小値（ｔ１、ｔ４、ｔ７、・・・の値）が徐々に小さくなっている。これは、本実施形態では基準電流値Ｉｒｅｆを固定値とする構成が前提となっているため、積分器４０のコンデンサ４２へのチャージ量を増やして出力値ＷＯＵＴを上限側基準電圧Ｖｔｏｐでクリップする区間を小さくしており、そのため、出力値ＷＯＵＴのピーク・ツー・ピークが増えていき、出力値ＷＯＵＴの極小値が徐々に小さくなる。
【０１３０】
これに対して、図１６に示すように、１．９×Ｉｏｕｔ２＞Ｉｒｅｆの場合、チャージ量を減らして出力値ＷＯＵＴを下限側基準電圧Ｖｂｏｔｔｏｍでクリップする区間を小さくしており、そのため、出力値ＷＯＵＴのピーク・ツー・ピークは変化せず、出力値ＷＯＵＴの極大値も変化しない。
なお、この実施形態では、電流比較回路１０は電流比較手段に対応する。すなわち、電流比較回路１０の処理は、基準電流の電流値と調整対象の電流である調整対象電流の電流値とを比較して、前記調整対象電流の電流値が前記基準電流の電流値の所定倍となるように制御信号を生成する処理に対応する。
【０１３１】
また、チャージポンプ回路５０及びＶ／Ｉコンバーター６０は電流調整手段に対応する。すなわち、チャージポンプ回路５０及びＶ／Ｉコンバーター６０による処理は、前記電流比較手段が生成した前記制御信号に基づき前記調整対象電流の電流値を調整する処理に対応する。
また、第１及び第２電流源２０，３０は電流供給回路に対応する。すなわち、第１及び第２電流源２０，３０による処理は、電流値に対し加算値及び減算値の何れか一方として作用する前記基準電流と、前記電流調整手段が調整した電流値の前記調整対象電流であって、電流値に対し加算値及び減算値の何れか他方として作用する電流と、を供給する処理に対応する。
【０１３２】
また、積分器４０は積分回路に対応する。すなわち、積分器４０の処理は、前記電流供給回路が供給する電流を積分することで、前記基準電流の電流値と前記調整対象電流の電流値との比較結果となる積分値を得る処理に対応する。
また、第１及び第２コンパレータ１４，１５（コンパレータ群１３）は比較回路に対応する。すなわち、第１及び第２コンパレータ１４，１５（コンパレータ群１３）による処理は、前記積分回路による積分値と基準値とを比較して前記制御信号を生成する処理に対応する。
【０１３３】
また、制御回路１６の処理（第１及び第２スイッチ１１，１２のＯＮ／ＯＦＦ制御の処理）は、前記比較回路が生成した前記制御信号に基づき前記電流供給回路による前記基準電流と前記調整対象電流との供給割合を制御する処理に対応する。
また、電流値Ｉｏｕｔ２は調整対象電流の電流値に対応する。また、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭは制御信号に対応する。また、上限側基準電圧Ｖｔｏｐは上限の基準値に対応し、下限側基準電圧Ｖｂｏｔｔｏｍは下限の基準値に対応する。
【０１３４】
（実施形態の効果）
（１）電流ロック回路１は、基準電流の電流値Ｉｒｅｆと電流値Ｉｏｕｔ２とを比較して電流値Ｉｏｕｔ２が基準電流の電流値Ｉｒｅｆの所定倍となるように生成した上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭに基づいて電流値Ｉｏｕｔ２を調整している。
そのため、電流ロック回路１は、異なる電流源の電流（電流値Ｉｏｕｔ２の電流）が基準電流の電流値Ｉｒｅｆの所定倍となるように、該異なる電流源の電流をロックすることができる。
【０１３５】
（２）電流ロック回路１は、第１及び第２電流源２０，３０、第１及び第２スイッチ１１，１２、積分器４０、第１及び第２コンパレータ１４，１５、並びに制御回路１６を有する電流比較回路１０を用いて、異なる電流源の電流（電流値Ｉｏｕｔ２の電流）をロックしている。
このように、電流ロック回路１は、簡単な回路構成により、異なる電流源の電流をロックすることができる。
【０１３６】
（３）制御回路１６は、クロック信号ＯＳＣが入力されており、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭ、並びにクロック信号ＯＳＣのデューティー比に基づき基準電流と電流値Ｉｏｕｔ２の電流との供給割合を制御している。
このような構成により、基準電流の電流値Ｉｒｅｆと電流値Ｉｏｕｔ２との比をクロック信号の任意のデューティー比に合致させることができるため、電流値Ｉｏｕｔ２が基準電流の電流値Ｉｒｅｆの所定倍となるように、電流値Ｉｏｕｔ２の電流をロックすることができる。
すなわち、クロック信号ＯＳＣのデューティー比は任意の比（Ｈｉ区間：Ｌｏ区間）ｋ：ｌにすることが可能なため、電流値Ｉｏｕｔ２を基準電流の電流値Ｉｒｅｆに対して任意の倍数にすることができる。
【０１３７】
例えば、カレントミラーによる電流比ｍ：ｎは、一般にＭＯＳの串数に比例するため、整数の比になるといった制約があり、任意の電流比になることが難しい。
これに対して、本実施形態の電流ロック回路１では、任意の電流比にすることができる。
【０１３８】
（変形例）
（１）前述の実施形態では、電流ロック回路１がクロック信号出力回路７０を有している。これに対して、電流ロック回路１がクロック信号出力回路７０を有することなく、電流ロック回路１に外部からクロック信号ＯＳＣが入力されるような構成とすることもできる。
【０１３９】
（２）前述の実施形態では、電流値Ｉｒｅｆが電流値に対して加算値として作用する値（積分値を大きくする値）となり、電流値Ｉｏｕｔ２が電流値に対して減算値として作用する値（積分値を小さくする値）となっている。これに対して、電流値Ｉｒｅｆを電流値に対して減算値として作用する値とし、電流値Ｉｏｕｔ２を電流値に対して加算値として作用する値とすることもできる。この場合、他の処理も適宜変更されることは言うまでもない。
【０１４０】
（３）電流比較手段は、前述の構成に限定されないことは言うまでもない。すなわち、整数に限定されない任意の比の電流を生成するための構成は、前述の構成に限定されないことは言うまでもない。
【０１４１】
（４）Ｖ／Ｉコンバーター６０に限らず、バイアス電圧によって制御される電流源であれば、前述の構成によって基準電流値Ｉｒｅｆに任意の比でロックすることは可能である。
【符号の説明】
【０１４２】
１ 電流ロック回路、１０ 電流比較回路（電流比較手段）、１４，１５ コンパレータ、１６ 制御回路、２０，３０ 電流源、４０ 積分器、５０ チャージポンプ回路（電流調整手段）、６０ Ｖ／Ｉコンバーター（電流調整手段）、７０ クロック信号出力回路、ＬＩＭＩＴ＿ＴＯＰ 上限信号（制御信号）、ＬＩＭＩＴ＿ＢＴＭ 下限信号（制御信号）
【技術分野】
【０００１】
本発明は、基準電流に対して任意の比の電流を生成する技術に関する。
【背景技術】
【０００２】
基準電流に対して任意の比の電流を生成するものとして、図１７に示すような回路構成のカレントミラー回路１００が広く知られている。
カレントミラー回路１００では、ＮＭＯＳ１０１，１０２で基準電流Ｉｒｅｆをミラーし、ＰＭＯＳ１０３，１０４のＷ／Ｌのサイズ比をｍ：ｎとすることによって、ミラーした出力電流Ｉｏｕｔを次式の関係として得ることができる。
【０００３】
Ｉｒｅｆ：Ｉｏｕｔ＝ｍ：ｎ
他のカレントミラー回路の構成例として、例えば特許文献１に開示されたカレントミラー回路がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１４７８８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、図１８に示すようなＶ／Ｉコンバーター６０がある。このＶ／Ｉコンバーター６０は、入力電圧Ｖｉｎが印加されるアンプ６１、抵抗値Ｒ０の内蔵抵抗６２、及びサイズの等しいＰＭＯＳ６３，６４を有しており、その出力電流Ｉｏｕｔ２は、次式のようになる。
Ｉｏｕｔ２＝Ｖｉｎ／Ｒ０
【０００６】
このようなＶ／Ｉコンバーター６０の出力電流Ｉｏｕｔ２を基準電流Ｉｒｅｆにｍ：ｎでロックさせる、すなわち出力電流Ｉｏｕｔ２と基準電流Ｉｒｅｆとの関係を次式のような関係とすることは、図１７に示したカレントミラー回路では実現出来ない。
Ｉｒｅｆ：Ｉｏｕｔ２＝ｍ：ｎ
【０００７】
何故ならば、基準電流ＩｒｅｆとＶ／Ｉコンバーターの出力電流Ｉｏｕｔ２とは異なる電流源であるため、同一電流源から任意の比の電流値を作り出すことを前提とした図１７のような構成が使えないからである。
よって、特許文献１にあるようなカレントミラー回路でも、異なる電流源の電流を基準電流に対して任意の比にする、すなわち、異なる電流源の電流をロックすることは出来ない。
【０００８】
本発明の課題は、異なる電流源の電流をロックすることである。
【課題を解決するための手段】
【０００９】
前記課題を解決するために、請求項１に記載の発明は、基準電流の電流値と調整対象の電流である調整対象電流の電流値とを比較して、前記調整対象電流の電流値が前記基準電流の電流値の所定倍となるように制御信号を生成する電流比較手段と、前記電流比較手段が生成した前記制御信号に基づき前記調整対象電流の電流値を調整する電流調整手段と、を備えることを特徴とする。
【００１０】
また、請求項２に記載の発明は、請求項１の記載において、前記電流比較手段は、電流値に対し加算値及び減算値の何れか一方として作用する前記基準電流と、前記電流調整手段が調整した電流値の前記調整対象電流であって、電流値に対し加算値及び減算値の何れか他方として作用する電流と、を供給する電流供給回路と、前記電流供給回路が供給する電流を積分することで、前記基準電流の電流値と前記調整対象電流の電流値との比較結果となる積分値を得る積分回路と、前記積分回路による積分値と基準値とを比較して前記制御信号を生成する比較回路と、前記比較回路が生成した前記制御信号に基づき前記電流供給回路による前記基準電流と前記調整対象電流との供給割合を制御する制御回路と、を備えることを特徴とする。
【００１１】
また、請求項３に記載の発明は、請求項２の記載において、前記基準電流は、電流値に対し加算値として作用し、前記調整対象電流は、電流値に対し減算値として作用し、前記電流調整手段は、前記積分回路による積分値が上限の基準値を上回ることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を増加させる調整をし、前記積分回路による積分値が下限の基準値を下回ることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を減少させる調整をし、前記積分回路による積分値が前記下限の基準値と前記上限の基準値との間にあることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を維持することを特徴とする。
【００１２】
また、請求項４に記載の発明は、請求項２又は３の記載において、前記制御回路は、さらにクロック信号を入力し、前記制御信号と前記クロック信号のデューティー比とに基づき、前記基準電流と前記調整対象電流との供給割合を制御することを特徴とする。
また、請求項５に記載の発明は、請求項１〜４の何れかの記載において、前記電流調整手段は、前記制御信号に基づき、出力する電圧値を調整するチャージポンプ回路と、前記チャージポンプ回路が出力する電圧値に対応する前記調整対象電流の電流値を生成するＶ／Ｉコンバーターと、を備えることを特徴とする。
【発明の効果】
【００１３】
請求項１に係る発明によれば、基準電流の電流値と調整対象電流の電流値とを比較して調整対象電流の電流値が基準電流の電流値の所定倍となるように生成した制御信号に基づいて、調整対象電流の電流値を調整するため、異なる電流源の調整対象電流の電流値が基準電流の電流値の所定倍となるように、該調整対象電流をロックすることができる。
特に、請求項４に係る発明によれば、制御信号とクロック信号のデューティー比とに基づき基準電流と調整対象電流との供給割合を制御することで、基準電流の電流値と調整対象電流の電流値との比をクロック信号の任意のデューティー比に合致させることができるため、調整対象電流の電流値が基準電流の電流値の所定倍となるように、該調整対象電流をロックすることができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態の電流ロック回路の構成を示す図である。
【図２】電流比較回路の構成を示す図である。
【図３】第１電流源の構成の一例を示す図である。
【図４】第１電流源の他の構成の一例を示す図である。
【図５】第２電流源の構成の一例を示す図である。
【図６】第２電流源の他の構成の一例を示す図である。
【図７】出力値ＷＯＵＴと、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＴＯＰとの関係を示す図である。
【図８】上限信号ＬＩＭＩＴ＿ＴＯＰ、下限信号ＬＩＭＩＴ＿ＴＯＰ、及びクロック信号ＯＳＣと、スイッチＯＮ／ＯＦＦ信号ＰＯＮ，ＮＯＮとの関係を示す図である。
【図９】チャージポンプ回路の構成を示す図である。
【図１０】上限信号ＬＩＭＩＴ＿ＴＯＰ、下限信号ＬＩＭＩＴ＿ＢＴＭに対するチャージポンプ回路の動作内容を示す図である。
【図１１】電流比較回路の動作を示すタイミングチャートであり、Ｉｏｕｔ２＜Ｉｒｅｆのときの動作を示すものである。
【図１２】電流比較回路の動作を示すタイミングチャートであり、Ｉｏｕｔ２＞Ｉｒｅｆのときの動作を示すものである。
【図１３】電流比較回路及びチャージポンプ回路の動作を示すタイミングチャートであり、Ｉｏｕｔ２＜Ｉｒｅｆのときの動作を示すものである。
【図１４】電流比較回路及びチャージポンプ回路の動作を示すタイミングチャートであり、Ｉｏｕｔ２＞Ｉｒｅｆのときの動作を示すものである。
【図１５】クロック信号ＯＳＣのデューティー比を１：１．９としたときの動作を示すタイミングチャートである。
【図１６】クロック信号ＯＳＣのデューティー比を１．９：１としたときの動作を示すタイミングチャートである。
【図１７】一般的なカレントミラー回路の構成を示す図である。
【図１８】Ｖ／Ｉコンバーターの構成を示す図である。
【発明を実施するための形態】
【００１５】
（構成）
本実施形態は、本発明を適用した電流ロック回路である。
図１は、電流ロック回路１の構成を示す。
図１に示すように、電流ロック回路１は、電流比較回路１０、チャージポンプ回路５０、Ｖ／Ｉコンバーター６０及びクロック信号出力回路（オシレータ回路）７０を有する。
【００１６】
図２は、電流比較回路１０の構成を示す。
図２に示すように、電流比較回路１０は、第１及び第２電流源２０，３０、第１及び第２スイッチ１１，１２、積分器４０、コンパレータ群１３、並びに制御回路１６を有する。
第１電流源２０は、ＶＤＤ側の電流源であり、電流値Ｉｏｕｔ２を供給する電流源である。また、第２電流源３０は、ＶＳＳ側の電流源であり、電流値（基準電流の電流値）Ｉｒｅｆを供給する電流源である。
【００１７】
図３及び図４は、第１電流源２０の構成の一例をそれぞれ示す。第１電流源２０は、図３に示すように、ＮＭＯＳ２１，２２とＰＭＯＳ２３，２４とを用いた回路構成によりカレントミラー回路として構成されている。ここで、ＮＭＯＳ２１とＮＭＯＳ２２とはサイズが等しく、ＰＭＯＳ２３とＰＭＯＳ２４とはサイズが等しい。
又は、第１電流源２０は、図４に示すように、ＰＭＯＳ２５，２６を用いた回路構成によりカレントミラー回路として構成することもできる。ここで、ＰＭＯＳ２５とＰＭＯＳ２６とはサイズが同じである。
【００１８】
また、図５及び図６は、第２電流源３０の構成の一例をそれぞれ示す。第２電流源３０は、図５に示すように、ＮＭＯＳ３１，３２を用いた回路構成によりカレントミラー回路として構成されている。ここで、ＮＭＯＳ３１とＮＭＯＳ３２とはサイズが等しい。
又は、第２電流源３０は、図６に示すように、ＰＭＯＳ３３，３４とＮＭＯＳ３５，３６とを用いた回路構成によりカレントミラー回路として構成することもできる。ここで、ＰＭＯＳ３３とＰＭＯＳ３４とはサイズが等しく、ＮＭＯＳ３５とＮＭＯＳ３６とはサイズが等しい。
【００１９】
図２に戻って、第１スイッチ１１は、第１電流源２０と後段の積分器４０との電気的接続を断続可能にする。第１スイッチ１１は、制御回路１６が出力する後述のスイッチＯＮ／ＯＦＦ信号（スイッチ制御信号）ＰＯＮがＨｉのとき（ＰＯＮ＝Ｈｉ）、ＯＮになる。また、第２スイッチ１２は、第２電流源３０と後段の積分器４０との電気的接続を断続可能にする。第２スイッチ１２は、制御回路１６が出力する後述のスイッチＯＮ／ＯＦＦ信号ＮＯＮがＨｉのとき（ＮＯＮ＝Ｈｉ）、ＯＮになる。
積分器４０は、一般的な構成からなり、アンプ４１及び積分容量Ｃ０のコンデンサ４２を有する。積分器４０は、出力値ＷＯＵＴを出力する。
【００２０】
コンパレータ群１３は、第１コンパレータ１４及び第２コンパレータ１５を含んで構成されている。第１コンパレータ１４には、その非反転入力端子に出力値ＷＯＵＴが入力されている。そして、第１コンパレータ１４には、その反転入力端子に上限側の基準電圧（以下、上限側基準電圧という。）Ｖｔｏｐが印加されている。また、第２コンパレータ１５には、その非反転入力端子に出力値ＷＯＵＴが入力されている。そして、第２コンパレータ１５には、第１コンパレータ１４に印加されている基準電圧Ｖｔｏｐよりも小さい下限側の基準電圧（以下、下限側基準電圧という。）Ｖｂｏｔｔｏｍがその反転入力端子に印加されている。
コンパレータ群１３は、このような構成により、積分器４０の出力値ＷＯＵＴを基に上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭを出力する。
【００２１】
図７は、出力値ＷＯＵＴと、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭとの関係を示す。コンパレータ群１３は、この図７に示すような関係を基に、Ｈｉ又はＬｏの上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭを出力する。
【００２２】
制御回路１６は、コンパレータ群１３が出力する上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭ、及びクロック信号ＯＳＣを基に、スイッチＯＮ／ＯＦＦ信号ＰＯＮ，ＮＯＮを出力する。
【００２３】
ここで、クロック信号出力回路７０がクロック信号ＯＳＣを出力している。クロック信号出力回路７０は、外部入力されるクロック制御信号によりクロック信号ＯＳＣ（具体的にはそのデューティー比）が制御される。例えば、クロック制御信号は、外部の装置、例えばパーソナルコンピュータにより出力された信号である。
【００２４】
図８は、上限信号ＬＩＭＩＴ＿ＴＯＰ、下限信号ＬＩＭＩＴ＿ＢＴＭ、及びクロック信号ＯＳＣと、スイッチＯＮ／ＯＦＦ信号ＰＯＮ，ＮＯＮとの関係を示す。制御回路１６は、この図８に示すような関係を基に、Ｈｉ又はＬｏのスイッチＯＮ／ＯＦＦ信号ＰＯＮ，ＮＯＮを出力する。
チャージポンプ回路５０は、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭに基づいて、出力電圧Ｖｏｕｔを調整する回路である。
【００２５】
図９は、チャージポンプ回路５０の構成を示す。
図９に示すように、チャージポンプ回路５０は、バイアス値Ｉｂｉａｓ，−Ｉｂｉａｓの第３及び第４電流源（一定電流源）５１，５２、第３及び第４スイッチ５３，５４、及びローパスフィルタ５５を有する。
【００２６】
第３電流源５１は、第３スイッチ５３により出力端子５６に対して断続可能とされている。第３スイッチ５３は、上限信号ＬＩＭＩＴ＿ＴＯＰがＨｉのとき（ＬＩＭＩＴ＿ＴＯＰ＝Ｈｉ）、ＯＮになる。
【００２７】
また、第４電流源５２は、第４スイッチ５４により出力端子５６に対して断続可能とされている。第４スイッチ５４は、下限信号ＬＩＭＩＴ＿ＢＴＭがＬｏのとき（ＬＩＭＩＴ＿ＢＴＭ＝Ｌｏ）、ＯＮになる。
ローパスフィルタ５５は、出力端子５６の出力電圧Ｖｏｕｔの高周波ノイズを除去する。なお、ローパスフィルタ５５の構成は、必ずしも図９に示すような受動素子による構成である必要はない。
【００２８】
チャージポンプ回路５０は、このような構成により、下限信号ＬＩＭＩＴ＿ＢＴＭがＬＯのパルスを発生したとき、出力端子５６から電流をディスチャージする。また、チャージポンプ回路５０は、上限信号ＬＩＭＩＴ＿ＴＯＰがＨｉのパルスを生成したとき、出力端子５６に電流をチャージする。
このような上限信号ＬＩＭＩＴ＿ＴＯＰ、下限信号ＬＩＭＩＴ＿ＢＴＭに対するチャージポンプ回路５０の動作をまとめると図１０に示すようになる。
【００２９】
すなわち、チャージポンプ回路５０では、上限信号ＬＩＭＩＴ＿ＴＯＰがＨｉのとき（ＬＩＭＩＴ＿ＴＯＰ＝Ｈｉ）、第３スイッチ５３がＯＮになり（第３スイッチ５３＝ＯＮ）、出力端子５６に対して電流をチャージする。また、チャージポンプ回路５０では、下限信号ＬＩＭＩＴ＿ＢＴＭがＬｏのとき（ＬＩＭＩＴ＿ＢＴＭ＝Ｌｏ）、第４スイッチ５４がＯＮになり（第４スイッチ５４＝ＯＮ）、出力端子５６から電流をディスチャージする。
【００３０】
チャージポンプ回路５０の出力端子５６は、Ｖ／Ｉコンバーター６０の入力端子に電気的に接続されている。
Ｖ／Ｉコンバーター６０の回路構成は、例えば、図１８に示したように、アンプ６１、抵抗値Ｒ０の内蔵抵抗６２、及びサイズの等しいＰＭＯＳ６３，６４を用いた回路構成と同様である。
【００３１】
Ｖ／Ｉコンバーター６０は、このような構成により、入力端子６５に入力電圧Ｖｉｎ（Ｖｏｕｔ）が印加されると、次式に示すような電流値Ｉｏｕｔ２を出力する。
Ｉｏｕｔ２＝Ｖｉｎ／Ｒ０
【００３２】
（動作及び作用等）
（１）電流比較回路１０の動作等
図１１及び図１２は、電流比較回路１０の動作を示すタイミングチャートである。具体的には、図１１及び図１２は、クロック信号ＯＳＣと、出力値ＷＯＵＴと、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭと、スイッチＯＮ／ＯＦＦ信号ＰＯＮ，ＮＯＮとの関係を示す。
【００３３】
図１１は、第１電流源２０の電流値Ｉｏｕｔ２と第２電流源３０の電流値Ｉｒｅｆとの関係が、Ｉｏｕｔ２＜Ｉｒｅｆのときの動作を示す。また、図１２は、Ｉｏｕｔ２＞Ｉｒｅｆのときの動作を示す。
【００３４】
（１−１）Ｉｏｕｔ２＜Ｉｒｅｆのとき
図１１を用いて先ず説明する。
ここで、クロック信号ＯＳＣについて、ＨｉとＬｏのデューティー比（Ｈｉ区間：Ｌｏ区間）は１：１とする。また、上限側基準電圧Ｖｔｏｐ及び下限側基準電圧Ｖｂｏｔｔｏｍは、それら値のひらき（Ｖｔｏｐ−Ｖｂｏｔｔｏｍ）が出力値ＷＯＵＴの変化に対して十分大きく設定されている。
【００３５】
（１−１−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。
これにより、第１スイッチ１１がＯＮになり、第２スイッチ１２がＯＦＦになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。ここで、コンデンサ４２の両端では、アンプ４１の入力側が出力側に対し電位が上昇する。しかし、アンプ４１の差動対の電位はどちらもＡＧＮＤなので、出力値（電位）ＷＯＵＴが下降する。この状態が継続し、ｔ＝ｔ１になったとき、クロック信号ＯＳＣがＬｏからＨｉに反転する。
【００３６】
（１−１−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。
これにより、第１スイッチ１１がＯＦＦになり、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【００３７】
今、Ｉｏｕｔ２＜Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、そのため、ｔ＝ｔ３（クロック信号ＯＳＣがＬｏに反転するタイミング）よりも早いｔ＝ｔ２において、出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達する（ＷＯＵＴ＝Ｖｔｏｐになる）。これにより、ｔ＝ｔ２において、ＬＩＭＩＴ＿ＴＯＰ＝Ｈｉになり（図７参照）、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝になるため、ＮＯＮ＝Ｌｏ（｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝）になる（図８参照）。
【００３８】
（１−１−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、第１及び第２スイッチ１１，１２がともにＯＦＦになる。そのため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｔｏｐの状態が維持される。そして、ｔ＝ｔ３になったとき、クロック信号ＯＳＣがＨｉからＬｏに反転する。
【００３９】
（１−１−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。
これにより、第１スイッチ１１がＯＮになり、第２スイッチ１２がＯＦＦになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【００４０】
今、Ｉｏｕｔ２＜Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、そのため、ｔ＝ｔ４（クロック信号ＯＳＣがＨｉに反転するタイミング）よりも早い時期に出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達することはない（ＷＯＵＴ＝Ｖｂｏｔｔｏｍになることはない）。この状態が継続し、ｔ＝ｔ４になったとき、クロック信号ＯＳＣがＬｏからＨｉに反転する。
【００４１】
（１−１−５）ｔ＝ｔ４以降
ｔ＝ｔ４以降では、ｔ＝ｔ１〜ｔ４での動作を繰り返す。すなわち、ｔ＝ｔ４〜ｔ５での動作は前述の（１−１−２）のｔ＝ｔ１〜ｔ２での動作と同様になり、ｔ＝ｔ５〜ｔ６での動作は前述の（１−１−３）のｔ＝ｔ２〜ｔ３での動作と同様になり、ｔ＝ｔ６〜ｔ７での動作は前述の（１−１−４）のｔ＝ｔ３〜ｔ４での動作と同様になる。
【００４２】
（１−２）Ｉｏｕｔ２＞Ｉｒｅｆのとき
図１２を用いて説明する。なお、図１２の動作は、リミットされるコンパレータが第１コンパレータ１４から第２コンパレータ１５に代わるだけであり、本質的には前述の（１−１）のＩｏｕｔ２＜Ｉｒｅｆのときの動作と同じである。
【００４３】
（１−２−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になる（図８参照）。
これにより、第１及び第２スイッチ１１，１２がともにＯＦＦになるため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。そして、ｔ＝ｔ１になったとき、クロック信号ＯＳＣがＬｏからＨｉに反転する。
【００４４】
（１−２−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。
これにより、第１スイッチ１１がＯＦＦになり、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【００４５】
今、Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、そのため、ｔ＝ｔ２（クロック信号ＯＳＣがＬｏに反転するタイミング）よりも早い時期に出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達することはない（ＷＯＵＴ＝Ｖｔｏｐになることはない）。そして、ｔ＝ｔ２において、クロック信号ＯＳＣがＨｉからＬｏに反転する。
【００４６】
（１−２−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。
これにより、第１スイッチ１１がＯＮになり、第２スイッチ１２がＯＦＦになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【００４７】
今、Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、そのため、ｔ＝ｔ４（クロック信号ＯＳＣがＨｉに反転するタイミング）よりも早いｔ＝ｔ３において、出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達する（ＷＯＵＴ＝Ｖｂｏｔｔｏｍになる）。これにより、ｔ＝ｔ３では、ＬＩＭＩＴ＿ＢＴＭ＝Ｌｏになり（図７参照）、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝になるため、ＰＯＮ＝Ｌｏ（｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝）になる（図８参照）。
【００４８】
（１−２−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり、前述の（１−２−１）のｔ＝０〜ｔ１の動作と同様に、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。そして、ｔ＝ｔ４になったとき、クロック信号ＯＳＣがＬｏからＨｉに反転する。
【００４９】
（１−２−５）ｔ＝ｔ４以降
ｔ＝ｔ４以降では、ｔ＝ｔ１〜ｔ４での動作を繰り返す。すなわち、ｔ＝ｔ４〜ｔ５での動作は前述の（１−２−２）のｔ＝ｔ１〜ｔ２での動作と同様になり、ｔ＝ｔ５〜ｔ６での動作は前述の（１−２−３）のｔ＝ｔ２〜ｔ３での動作と同様になり、ｔ＝ｔ６〜ｔ７での動作は前述の（１−２−４）のｔ＝ｔ３〜ｔ４での動作と同様になる。
【００５０】
（２）チャージポンプ回路５０の動作等
図１３及び図１４は、前述の電流比較回路１０の動作（図１１及び図１２参照）に加えて、チャージポンプ回路５０の動作も示すタイミングチャートである。図１３は、第１電流源２０の電流値Ｉｏｕｔ２と第２電流源３０の電流値Ｉｒｅｆとの関係が、Ｉｏｕｔ２＜Ｉｒｅｆのときの動作を示す。また、図１４は、Ｉｏｕｔ２＞Ｉｒｅｆのときの動作を示す。
【００５１】
（２−１）Ｉｏｕｔ２＜Ｉｒｅｆのとき
図１３を用いて説明する。ここで、クロック信号ＯＳＣについて、ＨｉとＬｏとのデューティー比は、前述の（１）と同様に１：１である。
【００５２】
（２−１−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。これにより、出力値ＷＯＵＴが下降していく。
【００５３】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００５４】
（２−１−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。そして、Ｉｏｕｔ２＜Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多いことで、ｔ＝ｔ２において、出力値ＷＯＵＴは上限側基準電圧Ｖｔｏｐに達する。これにより、ＬＩＭＩＴ＿ＴＯＰ＝Ｈｉになり（図７参照）、ＮＯＮ＝Ｌｏ（｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝）になる（図８参照）。
【００５５】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００５６】
（２−１−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、第１及び第２スイッチ１１，１２がともにＯＦＦになる。そのため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｔｏｐの状態が維持される。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ｝であるため、第３スイッチ５３がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは上昇する。
【００５７】
（２−１−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。そして、Ｉｏｕｔ２＜Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、ｔ＝ｔ４よりも早い時期に出力値ＷＯＵＴがＶｂｏｔｔｏｍに達することはない。
【００５８】
そして、この区間では｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００５９】
（２−１−５）ｔ＝ｔ４〜ｔ５のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【００６０】
ここで、Ｉｏｕｔ２＜Ｉｒｅｆなのでチャージ量よりもディスチャージ量の方が多い。しかし、先のｔ＝ｔ２〜ｔ３の区間において出力電圧Ｖｏｕｔが上昇したため、電流値Ｉｏｕｔ２が上昇している。これにより、それらチャージ量とディスチャージ量との差は、先のｔ＝ｔ１〜ｔ２の区間の差よりも小さくなっている。その結果、ｔ＝ｔ６よりも早いｔ＝ｔ５において出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達し、さらに、ｔ４とｔ５との間に、（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立する。
【００６１】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００６２】
（２−１−６）ｔ＝ｔ５〜ｔ６のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、第１及び第２スイッチ１１，１２がともにＯＦＦになる。そのため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｔｏｐの状態が維持される。
【００６３】
ここで、前述のように、ｔ４とｔ５との間に（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立するため、このｔ＝ｔ５〜ｔ６の区間では、ｔ６とｔ５との間に、（ｔ６−ｔ５）＜（ｔ３−ｔ２）といった関係が成立する、すなわち、ｔ＝ｔ２〜ｔ３の区間のときよりも出力値ＷＯＵＴがクリップされる時間が短くなる。
【００６４】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ｝であるため、第３スイッチ５３がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは上昇する。
【００６５】
（２−１−７）ｔ＝ｔ６〜ｔ７のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。そして、Ｉｏｕｔ２＜Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、ｔ＝ｔ７よりも早い時期に出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達することはない。
【００６６】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００６７】
（２−１−８）ｔ＝ｔ７以降
ｔ＝ｔ７以降では、ｔ＝ｔ１〜ｔ７での動作と同様な動作を繰り返す。
（２−１−９）ｔ＝ｔ１〜ｔ７での動作のまとめ
ｔ＝ｔ１〜ｔ４での動作とｔ＝ｔ４〜ｔ７での動作とを比較すると、ｔ＝ｔ４〜ｔ７での動作の方が、電流値Ｉｒｅｆと電流値Ｉｏｕｔ２との差が小さくなるため、出力値ＷＯＵＴがクリップされる時間が短くなる。
【００６８】
この結果、ｔ７以降では、その動作の繰り返しにより、電流に関してＩｒｅｆ＝Ｉｏｕｔ２となるように、出力値ＷＯＵＴに関して、クリップされる時間がなくなり、その波形のモードが、下限側基準電圧Ｖｂｏｔｔｏｍと上限側基準電圧Ｖｔｏｐとの間で変化する完全な三角波になるようなモードに収束する。
【００６９】
すなわち、出力値ＷＯＵＴをリミットする動作に連動させて電流値Ｉｏｕｔ２を増加させる構成とすることで、そのリミットする動作を収束させていき、電流値Ｉｏｕｔ２を徐々に一定値（電流値Ｉｒｅｆ）に収束させている。
【００７０】
（２−２）Ｉｏｕｔ２＞Ｉｒｅｆのとき
図１４を用いて説明する。なお、図１４の動作は、リミットされるコンパレータが第１コンパレータ１４から第２コンパレータ１５に代わるだけであり、本質的には前述の（２−１）のＩｏｕｔ２＜Ｉｒｅｆのときの動作と同じである。
（２−２−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｈｉ）
【００７１】
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【００７２】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００７３】
（２−２−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。そして、Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、そのため、ｔ＝ｔ３よりも早いｔ＝ｔ２において、出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達する。
【００７４】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００７５】
（２−２−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。
【００７６】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ｝であるため、第４スイッチ５４がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは下降する。
【００７７】
（２−２−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。そして、Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、ｔ＝ｔ４よりも早い時期に出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達することはない。
【００７８】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００７９】
（２−２−５）ｔ＝ｔ４〜ｔ５のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【００８０】
ここで、Ｉｏｕｔ２＞Ｉｒｅｆなのでディスチャージ量よりもチャージ量の方が多い。しかし、先のｔ＝ｔ２〜ｔ３の区間において出力電圧Ｖｏｕｔが下降したため、電流値Ｉｏｕｔ２が下降している。これにより、それらチャージ量とディスチャージ量との差は、先のｔ＝ｔ１〜ｔ２の区間の差よりも小さくなっている。その結果、ｔ＝ｔ６よりも早いｔ＝ｔ５において出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達し、さらに、ｔ４とｔ５との間に、（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立する。
【００８１】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００８２】
（２−２−６）ｔ＝ｔ５〜ｔ６のとき（ＯＳＣ＝Ｌｏ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になる（図８参照）。これにより、第１及び第２スイッチ１１，１２がともにＯＦＦになり、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。
【００８３】
ここで、前述のように、ｔ４とｔ５との間に（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立するため、このｔ＝ｔ５〜ｔ６の区間では、ｔ６とｔ５との間に、（ｔ６−ｔ５）＜（ｔ３−ｔ２）といった関係が成立する、すなわち、ｔ＝ｔ２〜ｔ３の区間のときよりも出力値ＷＯＵＴがクリップされる時間が短くなる。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ｝であるため、第４スイッチ５４がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは下降する。
【００８４】
（２−２−７）ｔ＝ｔ６〜ｔ７のとき（ＯＳＣ＝Ｈｉ）
｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。そして、Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、ｔ＝ｔ７よりも早い時期に出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達することはない。
【００８５】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００８６】
（２−２−８）ｔ＝ｔ７以降
ｔ＝ｔ７以降では、ｔ＝ｔ１〜ｔ７での動作と同様な動作を繰り返す。
（２−２−９）ｔ＝ｔ１〜ｔ７での動作のまとめ
ｔ＝ｔ１〜ｔ４での動作とｔ＝ｔ４〜ｔ７での動作とを比較すると、ｔ＝ｔ４〜ｔ７での動作の方が、電流値Ｉｒｅｆと電流値Ｉｏｕｔ２との差が小さくなるため、出力値ＷＯＵＴがクリップされる時間が短くなる。
【００８７】
その結果、ｔ７以降では、その動作の繰り返しにより、電流に関してＩｒｅｆ＝Ｉｏｕｔ２となるように、出力値ＷＯＵＴに関して、クリップされる時間がなくなり、その波形のモードが、下限側基準電圧Ｖｂｏｔｔｏｍと上限側基準電圧Ｖｔｏｐとの間で変化する完全な三角波になるようなモードに収束する。
【００８８】
すなわち、出力値ＷＯＵＴをリミットする動作に連動させて電流値Ｉｏｕｔ２を減少させる構成とすることで、そのリミットする動作を収束させていき、電流値Ｉｏｕｔ２を徐々に一定値（電流値Ｉｒｅｆ）に収束させている。
【００８９】
（２−３）その他
前述の（２−１）Ｉｏｕｔ２＜Ｉｒｅｆのときの動作と前述の（２−２）Ｉｏｕｔ２＞Ｉｒｅｆのときの動作の説明から、Ｉｏｕｔ２＜Ｉｒｅｆのときには、出力電圧Ｖｏｕｔが上昇する変化を示し、Ｉｏｕｔ２＞Ｉｒｅｆのときには、出力電圧Ｖｏｕｔが下降する変化を示すことがわかる。
【００９０】
（３）クロック信号ＯＳＣのデューティー比を変化させた場合の動作等
前述の（２）（前述の（１）も同様）では、説明を簡単にするため、クロック信号ＯＳＣのデューティー比を１：１とした。
これに対して、この（３）では、クロック信号ＯＳＣのデューティー比を１：１．９としたときの動作と、クロック信号ＯＳＣのデューティー比を１．９：１としたときの動作を説明する。
【００９１】
（３−１）クロック信号ＯＳＣのデューティー比が１：１．９のとき
図１５を用いて説明する。
（３−１−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。これにより、出力値ＷＯＵＴの電位が下降していく。
【００９２】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、力電圧Ｖｏｕｔは一定値に維持される。
【００９３】
（３−１−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【００９４】
ここで、Ｉｏｕｔ２＜１．９×Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く（単位時間当りで、ディスチャージ量がチャージ量の１．９倍になり）、そのため、ｔ＝ｔ２において、出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達する。これにより、ＬＩＭＩＴ＿ＴＯＰ＝Ｈｉになり（図７参照）、ＮＯＮ＝Ｌｏ（｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝）になる（図８参照）。
【００９５】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【００９６】
（３−１−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、第１及び第２スイッチ１１，１２がともにＯＦＦになる。そのため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｔｏｐの状態が維持される。
【００９７】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ｝であるため、第３スイッチ５３がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは上昇する。
【００９８】
（３−１−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【００９９】
ここで、Ｉｏｕｔ２＜１．９×Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、ｔ＝ｔ４よりも早い時期に出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達することはない。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１００】
（３−１−５）ｔ＝ｔ４〜ｔ５のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【０１０１】
ここで、Ｉｏｕｔ２＜１．９×Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多い。しかし、先のｔ＝ｔ２〜ｔ３の区間において出力電圧Ｖｏｕｔが上昇しているため、それらチャージ量とディスチャージ量との差は、ｔ＝ｔ１〜ｔ２の区間の差よりも小さくなっている。その結果、ｔ＝ｔ６よりも早いｔ＝ｔ５において出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達し、さらに、ｔ５とｔ４との間に、（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立する。
【０１０２】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１０３】
（３−１−６）ｔ＝ｔ５〜ｔ６のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、第１及び第２スイッチ１１，１２がともにＯＦＦになる。そのため、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｔｏｐの状態が維持される。
【０１０４】
また、このｔ＝ｔ５〜ｔ６の区間では、ｔ＝ｔ２〜ｔ３の区間のときよりも出力値ＷＯＵＴがクリップされる時間が短くなる。そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｈｉ｝であるため、第３スイッチ５３がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは上昇する。
【０１０５】
（３−１−７）ｔ＝ｔ６〜ｔ７のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【０１０６】
ここで、Ｉｏｕｔ２＜１．９×Ｉｒｅｆなので、チャージ量よりもディスチャージ量の方が多く、ｔ＝ｔ７よりも早い時期に出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達することはない。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１０７】
（３−１−８）ｔ＝ｔ７以降
ｔ＝ｔ７以降では、ｔ＝ｔ１〜ｔ７での動作と同様な動作を繰り返す。この結果、出力電圧Ｖｏｕｔは、当初の値Ｖ０に対して１．９倍の値になる。すなわち、電流値Ｉｏｕｔ２は、当初の値に対して１．９倍（所定倍）になる。
【０１０８】
（３−１−９）ｔ＝ｔ１〜ｔ７での動作のまとめ
ｔ＝ｔ１〜ｔ４での動作とｔ＝ｔ４〜ｔ７での動作とを比較すると、ｔ＝ｔ４〜ｔ７での動作の方が、電流値１．９×Ｉｒｅｆと電流値Ｉｏｕｔ２との差が小さくなるため、出力値ＷＯＵＴがクリップされる時間が短くなる。
【０１０９】
その結果、ｔ７以降では、その動作の繰り返しにより、電流に関して１．９×Ｉｒｅｆ＝Ｉｏｕｔ２となるように、出力値ＷＯＵＴに関して、クリップされる時間がなくなり、その波形のモードが、下限側基準電圧Ｖｂｏｔｔｏｍと上限側基準電圧Ｖｔｏｐとの間で変化する、負の傾き：正の傾き＝１．９：１の三角波になるようなモードに収束する。
すなわち、出力値ＷＯＵＴをリミットする動作に連動させて電流値Ｉｏｕｔ２を増加させる構成とすることで、そのリミットする動作を収束させていき、電流値Ｉｏｕｔ２を徐々に一定値（１．９×Ｉｒｅｆ）に収束させている。
【０１１０】
（３−２）クロック信号ＯＳＣのデューティー比が１．９：１のとき
図１６を用いて説明する。なお、図１６に示す動作は、図１５に示す動作におけるクロック信号ＯＳＣのデューティー比を逆にしただけであるため、リミットされるコンパレータが第１コンパレータ１４から第２コンパレータ１５に代わるだけであり、本質的には図１５に示す動作と同じである。
【０１１１】
（３−２−１）ｔ＝０〜ｔ１のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【０１１２】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１１３】
（３−２−２）ｔ＝ｔ１〜ｔ２のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【０１１４】
ここで、１．９×Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く（単位時間当りで、チャージ量がディスチャージ量の１．９倍になり）、そのため、ｔ＝ｔ３よりも早いｔ＝ｔ２において、出力値ＷＯＵＴが下限側基準電圧Ｖｂｏｔｔｏｍに達する。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１１５】
（３−２−３）ｔ＝ｔ２〜ｔ３のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になり（図８参照）、積分器４０のコンデンサ４２に対するチャージもディスチャージも行なわれず、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。
【０１１６】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ｝であるため、第４スイッチ５４がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは下降する。
【０１１７】
（３−２−４）ｔ＝ｔ３〜ｔ４のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【０１１８】
ここで、１．９×Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、ｔ＝ｔ４よりも早い時期に出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達することはない。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１１９】
（３−２−５）ｔ＝ｔ４〜ｔ５のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｈｉ，Ｌｏ｝になる（図８参照）。これにより、第１スイッチ１１がＯＮになるため、電流値Ｉｏｕｔ２によって積分器４０のコンデンサ４２がチャージされる。
【０１２０】
ここで、１．９×Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多い。しかし、先のｔ＝ｔ２〜ｔ３の区間において出力電圧Ｖｏｕｔが下降しているため、それらチャージ量とディスチャージ量との差は、ｔ＝ｔ１〜ｔ２の区間の差よりも小さくなっている。その結果、ｔ＝ｔ６よりも早いｔ＝ｔ５において出力値ＷＯＵＴがＶｂｏｔｔｏｍに達し、さらに、ｔ６とｔ５との間には、（ｔ５−ｔ４）＞（ｔ２−ｔ１）といった関係が成立する。
【０１２１】
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１２２】
（３−２−６）ｔ＝ｔ５〜ｔ６のとき（ＯＳＣ＝Ｌｏ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ，Ｌｏ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｌｏ｝になる（図８参照）。これにより、第１及び第２スイッチ１１，１２がともにＯＦＦになり、ＷＯＵＴ＝Ｖｂｏｔｔｏｍの状態が維持される。
【０１２３】
また、このｔ＝ｔ５〜ｔ６の区間では、ｔ＝ｔ２〜ｔ３の区間のときよりも出力値ＷＯＵＴがクリップされる時間が短くなる。そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｌｏ｝であるため、第４スイッチ５４がＯＮになり（図１０参照）、出力電圧Ｖｏｕｔは下降する。
【０１２４】
（３−２−７）ｔ＝ｔ６〜ｔ７のとき（ＯＳＣ＝Ｈｉ）
前述のように、｛ＯＳＣ，ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｈｉ，Ｌｏ，Ｈｉ｝であるため、｛ＰＯＮ，ＮＯＮ｝＝｛Ｌｏ，Ｈｉ｝になる（図８参照）。これにより、第２スイッチ１２がＯＮになるため、電流値Ｉｒｅｆによって積分器４０のコンデンサ４２がディスチャージされる。
【０１２５】
ここで、１．９×Ｉｏｕｔ２＞Ｉｒｅｆなので、ディスチャージ量よりもチャージ量の方が多く、ｔ＝ｔ７よりも早い時期に出力値ＷＯＵＴが上限側基準電圧Ｖｔｏｐに達することはない。
そして、この区間では、｛ＬＩＭＩＴ＿ＴＯＰ，ＬＩＭＩＴ＿ＢＴＭ｝＝｛Ｌｏ，Ｈｉ｝であるため、第３及び第４スイッチ５３，５４がともにＯＦＦになり（図１０参照）、出力電圧Ｖｏｕｔは一定値に維持される。
【０１２６】
（３−２−８）ｔ＝ｔ７以降
ｔ＝ｔ７以降では、ｔ＝ｔ１〜ｔ７での動作と同様な動作を繰り返す。この結果、出力電圧Ｖｏｕｔは、当初の値Ｖ０に対して１／１．９倍の値になる。すなわち、電流値Ｉｏｕｔ２は、当初の値に対して１／１．９倍（所定倍）になる。
【０１２７】
（３−２−９）ｔ＝ｔ１〜ｔ７での動作のまとめ
ｔ＝ｔ１〜ｔ４での動作とｔ＝ｔ４〜ｔ７での動作とを比較すると、ｔ＝ｔ４〜ｔ７での動作の方が、電流値Ｉｒｅｆと電流値Ｉｏｕｔ２との差が小さくなるため、出力値ＷＯＵＴがクリップされる時間が短くなる。
【０１２８】
その結果、ｔ７以降では、その動作の繰り返しにより、電流に関してＩｒｅｆ＝１．９×Ｉｏｕｔ２となるように、出力値ＷＯＵＴに関して、クリップされる時間がなくなり、その波形のモードが、下限側基準電圧Ｖｂｏｔｔｏｍと上限側基準電圧Ｖｔｏｐとの間で変化する、負の傾き：正の傾き＝１：１．９の三角波になるようなモードに収束する。
すなわち、出力値ＷＯＵＴをリミットする動作に連動させて電流値Ｉｏｕｔ２を減少させる構成とすることで、そのリミットする動作を収束させていき、電流値Ｉｏｕｔ２を徐々に一定値（Ｉｒｅｆ／１．９）に収束させている。
【０１２９】
（３−３）その他
図１５に示すように、Ｉｏｕｔ２＜１．９×Ｉｒｅｆの場合、出力値ＷＯＵＴの極小値（ｔ１、ｔ４、ｔ７、・・・の値）が徐々に小さくなっている。これは、本実施形態では基準電流値Ｉｒｅｆを固定値とする構成が前提となっているため、積分器４０のコンデンサ４２へのチャージ量を増やして出力値ＷＯＵＴを上限側基準電圧Ｖｔｏｐでクリップする区間を小さくしており、そのため、出力値ＷＯＵＴのピーク・ツー・ピークが増えていき、出力値ＷＯＵＴの極小値が徐々に小さくなる。
【０１３０】
これに対して、図１６に示すように、１．９×Ｉｏｕｔ２＞Ｉｒｅｆの場合、チャージ量を減らして出力値ＷＯＵＴを下限側基準電圧Ｖｂｏｔｔｏｍでクリップする区間を小さくしており、そのため、出力値ＷＯＵＴのピーク・ツー・ピークは変化せず、出力値ＷＯＵＴの極大値も変化しない。
なお、この実施形態では、電流比較回路１０は電流比較手段に対応する。すなわち、電流比較回路１０の処理は、基準電流の電流値と調整対象の電流である調整対象電流の電流値とを比較して、前記調整対象電流の電流値が前記基準電流の電流値の所定倍となるように制御信号を生成する処理に対応する。
【０１３１】
また、チャージポンプ回路５０及びＶ／Ｉコンバーター６０は電流調整手段に対応する。すなわち、チャージポンプ回路５０及びＶ／Ｉコンバーター６０による処理は、前記電流比較手段が生成した前記制御信号に基づき前記調整対象電流の電流値を調整する処理に対応する。
また、第１及び第２電流源２０，３０は電流供給回路に対応する。すなわち、第１及び第２電流源２０，３０による処理は、電流値に対し加算値及び減算値の何れか一方として作用する前記基準電流と、前記電流調整手段が調整した電流値の前記調整対象電流であって、電流値に対し加算値及び減算値の何れか他方として作用する電流と、を供給する処理に対応する。
【０１３２】
また、積分器４０は積分回路に対応する。すなわち、積分器４０の処理は、前記電流供給回路が供給する電流を積分することで、前記基準電流の電流値と前記調整対象電流の電流値との比較結果となる積分値を得る処理に対応する。
また、第１及び第２コンパレータ１４，１５（コンパレータ群１３）は比較回路に対応する。すなわち、第１及び第２コンパレータ１４，１５（コンパレータ群１３）による処理は、前記積分回路による積分値と基準値とを比較して前記制御信号を生成する処理に対応する。
【０１３３】
また、制御回路１６の処理（第１及び第２スイッチ１１，１２のＯＮ／ＯＦＦ制御の処理）は、前記比較回路が生成した前記制御信号に基づき前記電流供給回路による前記基準電流と前記調整対象電流との供給割合を制御する処理に対応する。
また、電流値Ｉｏｕｔ２は調整対象電流の電流値に対応する。また、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭは制御信号に対応する。また、上限側基準電圧Ｖｔｏｐは上限の基準値に対応し、下限側基準電圧Ｖｂｏｔｔｏｍは下限の基準値に対応する。
【０１３４】
（実施形態の効果）
（１）電流ロック回路１は、基準電流の電流値Ｉｒｅｆと電流値Ｉｏｕｔ２とを比較して電流値Ｉｏｕｔ２が基準電流の電流値Ｉｒｅｆの所定倍となるように生成した上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭに基づいて電流値Ｉｏｕｔ２を調整している。
そのため、電流ロック回路１は、異なる電流源の電流（電流値Ｉｏｕｔ２の電流）が基準電流の電流値Ｉｒｅｆの所定倍となるように、該異なる電流源の電流をロックすることができる。
【０１３５】
（２）電流ロック回路１は、第１及び第２電流源２０，３０、第１及び第２スイッチ１１，１２、積分器４０、第１及び第２コンパレータ１４，１５、並びに制御回路１６を有する電流比較回路１０を用いて、異なる電流源の電流（電流値Ｉｏｕｔ２の電流）をロックしている。
このように、電流ロック回路１は、簡単な回路構成により、異なる電流源の電流をロックすることができる。
【０１３６】
（３）制御回路１６は、クロック信号ＯＳＣが入力されており、上限信号ＬＩＭＩＴ＿ＴＯＰ及び下限信号ＬＩＭＩＴ＿ＢＴＭ、並びにクロック信号ＯＳＣのデューティー比に基づき基準電流と電流値Ｉｏｕｔ２の電流との供給割合を制御している。
このような構成により、基準電流の電流値Ｉｒｅｆと電流値Ｉｏｕｔ２との比をクロック信号の任意のデューティー比に合致させることができるため、電流値Ｉｏｕｔ２が基準電流の電流値Ｉｒｅｆの所定倍となるように、電流値Ｉｏｕｔ２の電流をロックすることができる。
すなわち、クロック信号ＯＳＣのデューティー比は任意の比（Ｈｉ区間：Ｌｏ区間）ｋ：ｌにすることが可能なため、電流値Ｉｏｕｔ２を基準電流の電流値Ｉｒｅｆに対して任意の倍数にすることができる。
【０１３７】
例えば、カレントミラーによる電流比ｍ：ｎは、一般にＭＯＳの串数に比例するため、整数の比になるといった制約があり、任意の電流比になることが難しい。
これに対して、本実施形態の電流ロック回路１では、任意の電流比にすることができる。
【０１３８】
（変形例）
（１）前述の実施形態では、電流ロック回路１がクロック信号出力回路７０を有している。これに対して、電流ロック回路１がクロック信号出力回路７０を有することなく、電流ロック回路１に外部からクロック信号ＯＳＣが入力されるような構成とすることもできる。
【０１３９】
（２）前述の実施形態では、電流値Ｉｒｅｆが電流値に対して加算値として作用する値（積分値を大きくする値）となり、電流値Ｉｏｕｔ２が電流値に対して減算値として作用する値（積分値を小さくする値）となっている。これに対して、電流値Ｉｒｅｆを電流値に対して減算値として作用する値とし、電流値Ｉｏｕｔ２を電流値に対して加算値として作用する値とすることもできる。この場合、他の処理も適宜変更されることは言うまでもない。
【０１４０】
（３）電流比較手段は、前述の構成に限定されないことは言うまでもない。すなわち、整数に限定されない任意の比の電流を生成するための構成は、前述の構成に限定されないことは言うまでもない。
【０１４１】
（４）Ｖ／Ｉコンバーター６０に限らず、バイアス電圧によって制御される電流源であれば、前述の構成によって基準電流値Ｉｒｅｆに任意の比でロックすることは可能である。
【符号の説明】
【０１４２】
１ 電流ロック回路、１０ 電流比較回路（電流比較手段）、１４，１５ コンパレータ、１６ 制御回路、２０，３０ 電流源、４０ 積分器、５０ チャージポンプ回路（電流調整手段）、６０ Ｖ／Ｉコンバーター（電流調整手段）、７０ クロック信号出力回路、ＬＩＭＩＴ＿ＴＯＰ 上限信号（制御信号）、ＬＩＭＩＴ＿ＢＴＭ 下限信号（制御信号）
【特許請求の範囲】
【請求項１】
基準電流の電流値と調整対象の電流である調整対象電流の電流値とを比較して、前記調整対象電流の電流値が前記基準電流の電流値の所定倍となるように制御信号を生成する電流比較手段と、
前記電流比較手段が生成した前記制御信号に基づき前記調整対象電流の電流値を調整する電流調整手段と、
を備えることを特徴とする電流ロック回路。
【請求項２】
前記電流比較手段は、
電流値に対し加算値及び減算値の何れか一方として作用する前記基準電流と、前記電流調整手段が調整した電流値の前記調整対象電流であって、電流値に対し加算値及び減算値の何れか他方として作用する電流と、を供給する電流供給回路と、
前記電流供給回路が供給する電流を積分することで、前記基準電流の電流値と前記調整対象電流の電流値との比較結果となる積分値を得る積分回路と、
前記積分回路による積分値と基準値とを比較して前記制御信号を生成する比較回路と、
前記比較回路が生成した前記制御信号に基づき前記電流供給回路による前記基準電流と前記調整対象電流との供給割合を制御する制御回路と、
を備えることを特徴とする請求項１に記載の電流ロック回路。
【請求項３】
前記基準電流は、電流値に対し加算値として作用し、前記調整対象電流は、電流値に対し減算値として作用し、
前記電流調整手段は、前記積分回路による積分値が上限の基準値を上回ることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を増加させる調整をし、前記積分回路による積分値が下限の基準値を下回ることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を減少させる調整をし、前記積分回路による積分値が前記下限の基準値と前記上限の基準値との間にあることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を維持することを特徴とする請求項２に記載の電流ロック回路。
【請求項４】
前記制御回路は、さらにクロック信号を入力し、前記制御信号と前記クロック信号のデューティー比とに基づき、前記基準電流と前記調整対象電流との供給割合を制御することを特徴とする請求項２又は３に記載の電流ロック回路。
【請求項５】
前記電流調整手段は、前記制御信号に基づき、出力する電圧値を調整するチャージポンプ回路と、前記チャージポンプ回路が出力する電圧値に対応する前記調整対象電流の電流値を生成するＶ／Ｉコンバーターと、を備えることを特徴とする請求項１〜４の何れか１項に記載の電流ロック回路。
【請求項１】
基準電流の電流値と調整対象の電流である調整対象電流の電流値とを比較して、前記調整対象電流の電流値が前記基準電流の電流値の所定倍となるように制御信号を生成する電流比較手段と、
前記電流比較手段が生成した前記制御信号に基づき前記調整対象電流の電流値を調整する電流調整手段と、
を備えることを特徴とする電流ロック回路。
【請求項２】
前記電流比較手段は、
電流値に対し加算値及び減算値の何れか一方として作用する前記基準電流と、前記電流調整手段が調整した電流値の前記調整対象電流であって、電流値に対し加算値及び減算値の何れか他方として作用する電流と、を供給する電流供給回路と、
前記電流供給回路が供給する電流を積分することで、前記基準電流の電流値と前記調整対象電流の電流値との比較結果となる積分値を得る積分回路と、
前記積分回路による積分値と基準値とを比較して前記制御信号を生成する比較回路と、
前記比較回路が生成した前記制御信号に基づき前記電流供給回路による前記基準電流と前記調整対象電流との供給割合を制御する制御回路と、
を備えることを特徴とする請求項１に記載の電流ロック回路。
【請求項３】
前記基準電流は、電流値に対し加算値として作用し、前記調整対象電流は、電流値に対し減算値として作用し、
前記電流調整手段は、前記積分回路による積分値が上限の基準値を上回ることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を増加させる調整をし、前記積分回路による積分値が下限の基準値を下回ることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を減少させる調整をし、前記積分回路による積分値が前記下限の基準値と前記上限の基準値との間にあることを表す前記制御信号が供給されている場合は前記調整対象電流の電流値を維持することを特徴とする請求項２に記載の電流ロック回路。
【請求項４】
前記制御回路は、さらにクロック信号を入力し、前記制御信号と前記クロック信号のデューティー比とに基づき、前記基準電流と前記調整対象電流との供給割合を制御することを特徴とする請求項２又は３に記載の電流ロック回路。
【請求項５】
前記電流調整手段は、前記制御信号に基づき、出力する電圧値を調整するチャージポンプ回路と、前記チャージポンプ回路が出力する電圧値に対応する前記調整対象電流の電流値を生成するＶ／Ｉコンバーターと、を備えることを特徴とする請求項１〜４の何れか１項に記載の電流ロック回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１１−１４５７９０（Ｐ２０１１−１４５７９０Ａ）
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１０−４５６０（Ｐ２０１０−４５６０）
【出願日】平成２２年１月１３日（２０１０．１．１３）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２２年１月１３日（２０１０．１．１３）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]