電源瞬停記憶装置、ＡＣ−ＤＣコンバータ及び電源瞬停記憶方法
【課題】外部から入力電源に瞬時停止が発生したときに、瞬時停止が発生したことを確実に記録する。
【解決手段】外部電力が供給される入力端１の電圧レベルが、予め定められた閾値Ｖｘよりも下回っているときに、その下回っている期間持続する検出信号を生成する検出手段２と、この検出信号を受信し、検出信号の持続期間が所定期間ｔを下回ることを検出したときに、瞬停情報を生成する判定手段３と、瞬停情報を記憶する記憶手段５と、瞬停情報を検証するための検証情報を生成し、瞬停情報及び検証情報を記憶手段５の異なる記憶領域に順次繰り返して格納する制御手段４と、を備える。
【解決手段】外部電力が供給される入力端１の電圧レベルが、予め定められた閾値Ｖｘよりも下回っているときに、その下回っている期間持続する検出信号を生成する検出手段２と、この検出信号を受信し、検出信号の持続期間が所定期間ｔを下回ることを検出したときに、瞬停情報を生成する判定手段３と、瞬停情報を記憶する記憶手段５と、瞬停情報を検証するための検証情報を生成し、瞬停情報及び検証情報を記憶手段５の異なる記憶領域に順次繰り返して格納する制御手段４と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパッタ装置等に供給される一次側電源が瞬停したことを記録する電源瞬停記憶装置及びその方法に関する。
【背景技術】
【０００２】
半導体装置や液晶表示パネルの製造にスパッタ装置等が使用される。スパッタ装置は、チャンバー内にアルゴン等からなるプラズマを発生させ、金属材料や絶縁材料からなるターゲットにアルゴン等の荷電粒子を衝突させることにより、ターゲット材料を飛散させて基板上に導電膜や絶縁膜を堆積させる。これらの導電膜や絶縁膜は、膜厚や膜質が高精度に制御される。このような装置を稼働中に、一次側電源に瞬時停止が発生すると、スパッタ装置内に発生しているプラズマの状態が変動して、製膜中の膜厚や膜質に変動が生じて品質不良を起こす。そこで、この瞬時停止を常に監視し、瞬停が発生したときは瞬停記憶部によりこれを記録するようにしている。
【０００３】
図７は、従来公知のＡＣ-ＤＣコンバータ６５の構成を表すブロック図である。ＡＣ-ＤＣコンバータ６５は、電源瞬停記憶装置５０と、例えばスパッタ装置等に電力を供給するＡＣ-ＤＣ変換装置６０を備えている。電源瞬停記憶装置５０は、ＡＣ電力の供給を受ける入力端５１と、入力端５１からの電力供給を遮断するブレーカーＢと、ＡＣ電力のノイズを除去するためのフィルター５９と、フィルター５９からＡＣ電力を入力して整流する整流回路５２と、整流された電圧と基準電圧とを比較して検出信号を生成する比較回路５３と、瞬停情報を記憶する不揮発性メモリ５６と、比較回路５３から検出信号を入力し、検出信号の期間が所定期間を下回ることを検出したときに、瞬停情報と瞬停情報の誤りを検証するための検証情報を生成し、この瞬停情報と検証情報を不揮発性メモリ５６に格納する制御部５４と、プログラムの作業領域として使用される揮発性メモリ５５と、制御部５４等に電力を供給するオンボード電源５７と、制御信号等を伝送するバス５８とから構成されている。
【０００４】
図８は、上記電源瞬停記憶装置５０の動作を説明するためのタイミングチャートである。最上段はブレーカーＢのＯＮ・ＯＦＦのタイミングを表し、その下段は整流回路５２の出力電圧Ｖｙを表し、その下段は比較回路５３の出力を表し、その下段はオンボード電源５７の出力を表し、最下段は不揮発性メモリ５６の書込みステータスを表している。整流回路５２の出力電圧Ｖｙが低下、即ち外部から供給されるＡＣ電力の電圧が低下して、基準電圧としての瞬時停止レベルの閾値Ｖｘよりも低下すると、比較回路５３の出力はＨレベルからＬレベルに変化する。次に、整流回路５２の出力が瞬時停止レベルの閾値Ｖｘよりも上昇すると、比較回路５３の出力はＬレベルからＨレベルへ復帰する。制御部５４は、比較回路５３のＬレベルの期間Ｔ２１が所定期間ｔ、例えば５０ｍｓｅｃよりも短いと判定したときは、ＡＣ電力の異常入力Ｆ１を瞬停と認定する。すると、制御部５４は、不揮発性メモリ５６のステータスをＬレベルからＨレベルに切替えて、瞬停があったことを表す瞬停情報と、瞬停情報の誤りを検証するための検証情報とを不揮発性メモリ５６に格納する。この格納は比較回路５３がＬレベルからＨレベルに復帰した直後の期間Ｔ２４の期間に行われる。次の異常入力Ｆ２の場合も瞬停と判定され、不揮発性メモリ５６の同じ記憶領域に瞬停情報と検証情報が重ねて格納される。なお、オンボード電源５７の出力は、ＡＣ-ＤＣ変換装置６０やオンボード電源５７に構成される容量やインダクタンスにより、駆動可能な電力が供給され、オン状態を維持している。
【０００５】
次に、ブレーカーＢがタイミングｚ１からｚ２の期間、一時的にオフした場合を説明する。ブレーカーＢがオフすると整流回路５２の出力電圧Ｖｙは漸次低下する。整流回路５２の出力電圧Ｖｙが低下して、瞬時停止レベルの閾値Ｖｘを下回ると、比較回路５３の出力はＨレベルからＬレベルに変化する。なお、整流回路５２の出力電圧Ｖｙがタイミングｚ１から瞬時停止レベルの閾値Ｖｘを下回るまでに遅延するのは、フィルター５９や整流回路５２に組み込まれる容量成分や、ブレーカーＢのオフ時に接点がオープンするまでの遅延等に起因している。そして、タイミングｚ２においてブレーカーＢがオンすると、整流回路５２の出力は上昇して瞬時停止レベルの閾値以上になると、比較回路５３の出力はＬレベルからＨレベルに復帰する。制御部５４は、このＬレベルの期間Ｔ２３が所定期間ｔよりも長いことを検出したときは、ブレーカーＢが一時的にオフしたと判定し、不揮発性メモリ５６に情報を書き込まない。
【０００６】
次に、ブレーカーＢをタイミングｚ３でオフした場合を説明する。ブレーカーＢがオフし、整流回路５２の出力電圧Ｖｙが漸次低下して瞬時停止レベルの閾値Ｖｘを下回る。すると比較回路５３の出力はＨレベルからＬレベルに変化する。ブレーカーＢが復帰していないので、比較回路５３の出力がＬレベルに変化後にＡＣ-ＤＣ変換装置６０の出力が低下する期間２ｔ後と、オンボード電源５７の出力が低下するｔ’後に、オンボード電源５７の出力がオフする。この場合は、電源瞬停記憶装置５０が動作を停止する。
【０００７】
このように、外部電源に瞬停が発生したときに、瞬停情報が不揮発性メモリ５６に書き込まれ、その他、ブレーカーＢが一時的にオフした場合や、長時間オフする場合には、通常動作と判定され、記録されない。
【０００８】
特許文献１には、スロットマシン等からなる装置の瞬停対策について記載されている。外部電源に瞬停が発生したときに、電力供給可能な蓄電手段から電力を供給して装置を継続的に動作させ、瞬停が発生した後の所定時間後に外部電力が復帰したときはそのまま装置を動作させ、外部電力が復帰しないときは装置の停止処理を実行する。しかし、瞬停が発生したときに、瞬停情報を記録することについては、記載されていない。
【特許文献１】特開２００２−２１００９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記図７を用いて説明した電源瞬停記憶装置５０は、ブレーカーＢのオフ時にチャタリングが発生すると、制御部５４は、瞬停が発生していないにもかかわらず瞬停が発生したと誤認する。そして、不揮発性メモリ５６に瞬停情報を格納している最中にシステムがダウンして、不揮発性メモリ５６の記録情報が破壊される場合がある。
【００１０】
図９のタイミングチャートを用いて説明する。図９に示すタイミングチャートの最上段から最下段までは図８と同じである。タイミングｚ３においてブレーカーＢがチャタリングを伴ってオフすると、整流回路５２の出力電圧Ｖｙにも所定の遅延後にチャタリングに伴う波形が現れる。比較回路５３の出力は、整流回路５２の出力電圧Ｖｙが瞬時停止レベルの閾値Ｖｘを下回ったときにＨレベルからＬレベルに変化し、期間Ｔ２５の経過後にＬレベルからＨレベルに回復する。その後再びＬレベルに変化する。制御部５４は、期間Ｔ２５が所定期間ｔよりも短いと判定したときは瞬停と判定するので、比較回路５３の出力がＬレベルからＨレベルに復帰したことを契機として、不揮発性メモリ５６の書込みステータスをＬレベルからＨレベルへ変化させて、不揮発性メモリ５６に瞬停情報を格納する。しかし、瞬停情報の格納が終了する前に、再度Ｌレベルに変化して期間２ｔ＋ｔ’が経過すると、オンボード電源５７の出力はダウンする。このオンボード電源５７の出力ダウンが、不揮発性メモリ５６に瞬停情報を格納中である場合、即ち期間Ｔ２６が格納を終了する期間Ｔ２４より短い場合に、不揮発性メモリ５６に格納された瞬停情報が破壊され、読み出すことができなくなってしまう。
【課題を解決するための手段】
【００１１】
本発明においては上記課題を解決するために以下の手段を講じた。
【００１２】
（１）外部電力が供給される入力端の電圧レベルが、予め定められた閾値よりも下回っているときに、前記下回っている期間持続する検出信号を生成する検出手段と、前記検出信号を受信し、前記検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成する判定手段と、前記瞬停情報を記憶する記憶手段と、前記瞬停情報を検証するための検証情報を生成し、前記瞬停情報及び前記検証情報を、前記記憶手段の異なる記憶領域に順次繰り返して格納する制御手段と、を備える電源瞬停記憶装置とした。
【００１３】
（２）上記（１）の電源瞬停記憶装置において、前記制御手段は、前記瞬停情報及び前記検証情報を、ｎ（ｎは２以上の整数）個の夫々異なる記憶領域に、順次繰り返して格納するようにした。
【００１４】
（３）上記（１）又は（２）の電源瞬停記憶装置と、前記入力端から供給されるＡＣの電力をＤＣに変換するコンバータを備えるＡＣ-ＤＣコンバータとした。
【００１５】
（４）入力端の電圧レベルが閾値を下回った期間持続する検出信号を生成するステップと、前記検出信号を受信し、前記検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成するステップと、前記瞬停情報を検証するための検証情報を生成するステップと、前記瞬停情報と前記検証情報とを記憶領域に格納した後に、前記記憶領域とは異なる記憶領域に前記瞬停情報及び前記検証情報を繰り返して格納するステップと、を備える電源瞬停記憶方法とした。
【発明の効果】
【００１６】
本発明の電源瞬停記憶装置においては、外部電力が供給される入力端の電圧レベルが、予め定められた閾値よりも下回っているときに、下回っている期間持続する検出信号を生成する検出手段と、検出信号を受信し、検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成する判定手段と、瞬停情報を記憶する記憶手段と、瞬停情報を検証するための検証情報を生成し、瞬停情報及び検証情報を、記憶手段の異なる記憶領域に順次繰り返して格納する制御手段と、を備えるようにした。これにより、ブレーカー等のスイッチをオフした後にチャタリングが発生した場合でも、複数の記憶領域の夫々に瞬停情報等が記憶されているので、いずれか一つが破壊されたとしても、他の正しい瞬停情報等を残すことができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を用いて本発明について詳細に説明する。
【００１８】
図１は、本発明の実施形態に係る電源瞬停記憶装置１０の基本的な構成を表す構成図である。図１に示すように、電源瞬停記憶装置１０は、外部電源に接続し、外部電力が供給される入力端１と、外部電力の状態を検出して検出信号を生成する検出手段２と、検出信号を受信し、外部電力に瞬停が在ったことを判定して瞬停情報を生成する判定手段３と、瞬停情報を受信し、瞬停情報の誤りを検証するための検証情報を生成して、記憶手段５に格納する制御手段４とから構成されている。
【００１９】
図２は、入力端１に供給される外部電力に瞬停が発生したときの、タイミングチャートを表す。最上段（ａ）は入力端１の電圧Ｖｚ、その下段（ｂ）は検出手段２の出力、最下段（ｃ）は記憶手段５の書き込みステータスを表す。横軸は時間を表す。検出手段２は、入力端１から入力した外部電力の電圧レベルが閾値Ｖｘよりも低下すると、その出力をＨレベルからＬレベルに変化させて、その低下している期間Ｔ１の間持続する検出信号を生成する。判定手段３は、検出手段２から受信した検出信号の持続する期間Ｔ１が予め定められた所定期間ｔを下回っているかどうかを判定する。判定手段３は、持続する期間Ｔ１が所定期間ｔを下回っていることを検出したときは、外部電力に瞬停が発生したことを表す瞬停情報を生成する。制御手段４は、判定手段３から瞬停情報を受信して、この瞬停情報の誤りを検証するための検証情報を生成する。次に、制御手段４は、瞬停情報と検証情報を記憶手段５の互いに異なる記憶領域に順次繰り返して格納する。
【００２０】
図３は、記憶手段５の記憶領域を表す模式図である。制御手段４は、記憶手段５の記憶領域０番地に瞬停情報１を格納する。次に、制御手段４は、記憶領域０番地、２番地、・・・ｍ−２番地に格納された、瞬停情報１とその他のログ内容に基づいて検証情報１を生成し、記憶領域ｍ−１番地に格納する。この検証情報１は、記憶領域０番地、２番地、３番地・・・ｍ−２番地に格納された情報を検証するための情報である。瞬停情報１と検証情報１の格納を期間Ｔ２の間に行う。
【００２１】
次に制御手段４は、記憶領域１番地に瞬停情報２を格納する。次に、制御手段４は、記憶領域１番地、２番地、・・・、ｍ−２番地に格納された瞬停情報２とその他のログ内容に基づいて検証情報２を生成し、記憶領域ｍ番地に格納する。この検証情報２は、記憶領域１番地、２番地、３番地・・・ｍ−２番地に格納された情報を検証するための情報である。瞬停情報２と検証情報２の格納を期間Ｔ３の間に行う。つまり、記憶手段５の異なる記憶領域に瞬停情報１とこの瞬停情報１と内容が同じである瞬停情報２を時系列的に繰り返して格納する。これにより、最初の期間Ｔ２に格納された瞬停情報１の正しい読み出しが困難になった場合でも、次の期間Ｔ３に格納された瞬停情報２を正しく読み出すことができる。同様に、期間Ｔ３に格納された瞬停情報２の正しい読み出しが困難になった場合でも、前の期間Ｔ２に格納された瞬停情報１を正しく読み出すことができる。なお、記憶手段５の記憶領域は、不揮発性メモリにより構成するのが好ましい。不揮発性メモリは、電源オフでも記憶内容が保存されるからである。
【００２２】
図２のタイミングチャートの後半部を用いて具体的に説明する。図２の後半部は、ブレーカー等からなる外部スイッチをオフにして、入力端１に供給される外部電力が遮断された際に、チャタリングが発生した場合である。入力端１の電圧Ｖｚは、期間Ｔ４の間に閾値Ｖｘを下回ってその後回復し、更にその後、閾値Ｖｘ以下に低下した。すると、検出手段２の出力は期間Ｔ４の間Ｌレベルを維持する。判定手段３は、期間Ｔ４が所定期間ｔを下回っていることを検出したときは、外部電力に瞬停が発生したことを表す瞬停情報を生成する。制御手段４は、検出手段２の出力がＬレベルからＨレベルへ回復したことを契機として、記憶手段５の記憶領域０番地に瞬停情報１を格納し、記憶領域ｍ−１番地に検証情報１を格納し、続いて記憶領域１番地に瞬停情報２を格納し、次に記憶領域ｍ番地に検証情報２を格納する一連の動作を行おうとする。
【００２３】
しかし、入力端１には外部電力が供給されていないので、入力端１の電圧は低下し続ける。そして、検出手段２の出力がＨレベルからＬレベルへ変化した後の概ねの期間２ｔ＋ｔ’後には、判定手段３や制御手段４の駆動電圧が低下して電源瞬停記憶装置１０の動作が停止する。即ち、記憶手段５の書込みステータスは、期間Ｔ５の後にＨレベルからＬレベルに変化して停止する。ここで、ｔは瞬停を判定するための所定期間であり、ｔ’は、入力端１に供給される電力が遮断した後の、判定手段３や制御手段４に駆動電力が供給されなくなるまでの時間を表している。
【００２４】
この場合に、期間Ｔ５が瞬停情報１と検証情報１を格納する期間Ｔ２よりも短いときは、瞬停情報１又は検証情報１の書き込み途中で装置がダウンするので、記憶領域０番地又はｍ−１番地に記憶された瞬停情報１又は検証情報１が破壊される。そうなると、瞬停情報１を読み出すことができなくなる、或いは、読み出した後に検証情報１により記憶内容を検証したときに、誤り情報として読み出されることになる。その結果、瞬停情報１に関しては正しく読み出すことができない。しかし、記憶領域１番地に記憶された瞬停情報２については、期間Ｔ５による破壊の影響を受けないので、正しく情報を読み出すことができる。即ち、瞬停情報及びその他の情報を、検証情報２を用いて正しく読み出すことができる。
【００２５】
なお、上記説明において、記憶手段５の互いに異なる記憶領域に瞬停情報を２回繰り返して格納する場合を説明したが、記憶手段５にｎ（ｎは２以上の整数）個の互いに異なる記憶領域を確保して、瞬停情報及び検証情報をｎ回順次繰り返して格納するようにしてもよい。このように構成すれば、ｎｘ（ｎｘ＜ｎ）回目に格納した瞬停情報ｎｘが破壊された場合でも、ｎｘ＋１回目以降に格納した瞬停情報は正しい情報として確実に読み出すことができる。
【００２６】
また、以上説明した実施形態において、記憶手段５の記憶領域０番地及び１番地に瞬停が発生した回数を格納することができる。記憶領域０番地及び１番地の初期値として０回数を記憶する。そして、瞬停の発生のたびに、記憶領域０番地及び１番地に、以前記憶された回数に１を加算した数値を格納するようにすればよい。このようにすれば、瞬停のあった回数を記憶して、これを正しく読み出すことができる。
【００２７】
また、記憶手段５の記憶領域を２ｐ×ｑ個（ｐ、ｑは２以上の整数）確保することができる。各記憶領域には、瞬停が発生した時刻からなる瞬停情報Ｄと検証情報Ｖを格納する。１回目の瞬停があったときは、記憶領域の各アドレス（０、０）、（０、１）〜（０、ｑ−１）に順次繰り返して瞬停情報Ｄ０を、及びアドレス（ｐ、０）、（ｐ、１）〜（ｐ、ｑ−１）に検証情報Ｖ０，０、Ｖ０，１〜Ｖ０,ｑ−１を夫々格納する。２回目の瞬停があったときは、記憶領域の各アドレス（１、０）〜（１、ｑ−１）に順次繰り返して瞬停情報Ｄ１を、及びアドレス（ｐ＋１、０）、（ｐ＋１、１）〜（ｐ＋１、ｑ−１）に検証情報Ｖ１，０、Ｖ１，１〜Ｖ１，ｑ−１を夫々格納する。ｐ回目の瞬停があったときは、記憶領域の各アドレス（ｐ―１、０）〜（ｐ―１、ｑ―１）に順次繰り返して瞬停情報Ｄｐ−１を、及びアドレス（２ｐ−１、０）〜（２ｐ−１、ｑ−１）に検証情報Ｖｐ−１、０〜Ｖｐ−１,ｑ−１を夫々格納する。ここで、１回目の瞬停において、検証情報Ｖ０，０は、記憶領域のアドレス（０、０）に格納された瞬停情報Ｄ０に基づいて、検証情報Ｖ０，１はアドレス（０、１）に格納された瞬停情報Ｄ０に基づいて、検証情報Ｖ０,ｑ−１はアドレス（０、ｑ−１）に格納された瞬停情報Ｄ０に基づいて夫々作成されている。２回目の瞬停において、検証情報Ｖ１，０は、記憶領域のアドレス（０、０）、（１、０）の夫々に格納された瞬停情報Ｄ０、Ｄ１に基づいて、検証情報Ｖ１，１は、記憶領域のアドレス（０，１）、（１、１）の夫々に格納された瞬停情報Ｄ０、Ｄ１に基づいて、検証情報Ｖ１，ｑ−１は、記憶アドレス（０、ｑ−１）、（１、ｑ−１）の夫々に格納された瞬停情報Ｄ０、Ｄ１に基づいて作成されている。ｐ回目の瞬停において、検証情報Ｖｐ−１、０は、記憶領域のアドレス（０、０）、（１、０）・・・（ｐ−１、０）の夫々に格納された瞬停情報Ｄ０、Ｄ１〜Ｄｐ−１に基づいて、検証情報Ｖｐ−１,ｑ−１は、記憶領域のアドレス（０、ｑ−１）〜（ｐ−１、ｑ−１）の夫々に格納された瞬停情報Ｄ０〜Ｄｐ−１に基づいて作成されている。
【００２８】
記憶領域をこのように構成して瞬停情報と検証情報とを各アドレスに格納することにより、瞬停のあった時刻や回数を正しく読み出すことができる。即ち、１回の瞬停時において、瞬停情報は記憶手段５の異なるｑ箇所の記憶領域にｑ回順次格納される。この場合に、ｑｘ回目（ｑｘは１〜ｑの間の整数）に格納される検証情報は、今回及び今回より前の各回の瞬停におけるｑｘ回目に格納した瞬停情報に基づいて作成さている。これにより、例えばｐｘ回目（ｐｘは１〜ｐの間の整数）の瞬停のｑｘ回目の格納時に、瞬停の誤判定を伴う電圧ダウンが発生し、瞬停情報又は検証情報が破壊されたとしても、ｐｘ回目の誤判定を伴う瞬停の瞬停情報、及び、今回を含む以降の各瞬停におけるｑｘ回目に格納した瞬停情報を除いた瞬停情報は、各回に格納した検証情報を用いて正しい情報として読み出すことができる。これにより、駆動電圧がダウンして瞬停情報が破壊された瞬停以外の瞬停の発生時刻や発生回数を確実に読み出すことができる。
【００２９】
また、以上の説明において、検証情報として、対応する瞬停情報のチェックサム値とすることができる。各瞬停情報のチェックサム値を検証情報として不揮発性メモリに格納しておき、電源瞬停記憶装置１０の電源をオンして、不揮発性メモリの内容を揮発性メモリに読み出し、読み出した瞬停情報のチェックサム値と格納されているチェックサム値とを比較することにより、格納された瞬停情報が正しい情報であるか否かを検証することができる。
【００３０】
以下、本発明に係るＡＣ−ＤＣコンバータ及び電源瞬停記憶装置１０を、図４及び図５を用いて具体的に説明する。図４は、本発明の実施形態に係るＡＣ-ＤＣコンバータ２０の構成を表す構成図である。図５は、電源瞬停記憶装置１０の動作を説明するためのタイミングチャートを表す。図１及び図２と同一の部分又は同一の機能を有する部分には同一の符号を付している。
【００３１】
図４に示すように、ＡＣ−ＤＣコンバータ２０は、電源瞬停記憶装置１０とコンバータとしてのＡＣ−ＤＣ変換装置１４から構成されている。電源瞬停記憶装置１０は、外部からＡＣ電力を入力する入力端１と、装置への電力を遮断するブレーカーＢと、外部ＡＣ電力に重畳されるノイズ等を除去するフィルター１６と、ＡＣ電力の瞬停を検出する検出手段２と、検出手段２により検出された検出信号から瞬停情報を生成する制御判定部９と、制御判定部９により生成された瞬停情報と検証情報とを格納する記憶手段５と、電源瞬停記憶装置１０に駆動電力を供給するオンボード電源１３と、制御判定部９及び記憶手段５等との間において情報伝達を行うバス１５から構成されている。
【００３２】
検出手段２は、ＡＣ電力を入力して整流する整流回路６と、比較回路７とから構成されている。比較回路７は、整流回路６から出力された電圧Ｖｙと、予め定められた電圧レベルである閾値Ｖｘとを比較して、整流回路６の出力電圧Ｖｙが閾値Ｖｘよりも高いときはＨレベルの信号を出力し、出力電圧Ｖｙが閾値Ｖｘを下回ったときはＬレベルの信号を生成する。
【００３３】
制御判定部９は、ＣＰＵ８と、判定手段３と、制御手段４から構成されている。記憶手段５は、不揮発性メモリ１２と揮発性メモリ１１により構成されている。ＣＰＵ８は、不揮発性メモリ１２に記憶されたプログラムを揮発性メモリ１１に読み出し、揮発性メモリ１１を処理の作業領域として使用する。また、不揮発性メモリ１２には、瞬停情報や検証情報、及びその他のログ内容が記憶されている。判定手段３及び制御手段４は、ＣＰＵ８が、揮発性メモリ１１に読み出したプログラムを実行することにより実現される。判定手段３は、比較回路７から検出信号を受信して、検出信号のＬレベルの期間が予め定められた所定期間ｔを下回ることを検出したときに、検出信号が瞬停を表していると判定し、瞬停情報を生成する。瞬停を判定するための所定期間ｔは、例えば５０ｍｓｅｃに設定されている。
【００３４】
制御手段４は、判定手段３により瞬停情報が生成されたことを契機として、不揮発性メモリ１２の書込みステータスをＬレベルからＨレベルに切替え、不揮発性メモリ１２の記憶領域の０番地に瞬停情報１を格納する（図３を参照）。制御手段４は、不揮発性メモリ１２の０番地に記憶された瞬停情報１と、他の領域に記憶されたアラーム情報等からなるログ内容に基づいて、検証情報１を生成して記憶領域ｍ−１番地に格納する。続いて、制御手段４は、不揮発性メモリ１２の記憶領域１番地に瞬停情報２を格納し、瞬停情報２と、他の領域に記憶されたアラーム情報等からなるログ内容に基づいて、検証情報２を生成して記憶領域ｍ番地に格納する。
【００３５】
オンボード電源１３は、ＡＣ-ＤＣ変換装置１４から供給されるＤＣ電圧をレベルダウンして制御判定部９や記憶手段５にＤＣ電圧を供給する。ＡＣ−ＤＣ変換装置１４は、図示しないスパッタ装置等にＤＣ電力を供給している。ＡＣ−ＤＣ変換装置１４は容量やインダクタンスを含むので、ブレーカーＢがオフした後の短い時間、例えば略２ｔの期間は出力電圧を維持する。同様に、オンボード電源１３は電圧レベルを低下させるレベルシフターであり、入力電圧が停止した後の期間ｔ’は出力電圧を維持する。従って、ブレーカーＢがオフした後の、例えば２ｔ＋ｔ’期間、制御判定部９や記憶手段５の動作を維持することができる。
【００３６】
図５のタイミングチャートにおいて、最上段（ａ）はブレーカーＢのオン・オフを表す。その下段（ｂ）は整流回路６の出力を表す。その下段（ｃ）は比較回路７の出力を表す。その下段（ｄ）はオンボード電源１３の出力を表す。最下段（ｅ）は不揮発性メモリ１２の書込みステータスを表す。横軸は、時間を表している。
【００３７】
まず、入力端１に入力するＡＣ電源に瞬断が発生したときは、整流回路６の出力電圧Ｖｙが低下する入力異常Ｅ１が現れる。比較回路７は、整流回路６の出力電圧Ｖｙと瞬時停止レベルを表す閾値Ｖｘとを比較して、出力電圧Ｖｙが閾値Ｖｘよりも下回ると、比較回路７の出力をＨレベルからＬレベルに変化させ、出力電圧Ｖｙが閾値以上に回復するとＬレベルからＨレベルに回復する。つまり、比較回路７は、その出力がＬレベルとなる期間Ｔ１１による検出信号を生成する。判定手段３は、この検出信号を受信して期間Ｔ１１が瞬停を表す所定期間ｔを下回っていることを判定する。すると、制御手段４は、不揮発性メモリ１２の記憶領域である０番地に、瞬時停止ログ内容である１回目の瞬停情報１を格納する。次に、制御手段４は、不揮発性メモリ１２の記憶領域の０番地、２番地〜ｍ−２番地のチェックサム値を算出してｍ−１番地にチェックサム値である検証情報１を格納する。この瞬停情報１と検証情報１は期間Ｔ１４の間に格納される。制御手段４は、更に、不揮発性メモリ１２の記憶領域の１番地に、瞬時停止ログ内容である２回目の瞬停情報２を格納する。次に、制御手段４は、不揮発性メモリ１２の記憶領域の１番地〜ｍ−２番地のチェックサム値を算出してｍ番地にチェックサム値である検証情報２を格納する。この瞬停情報２と検証情報２は期間Ｔ１４の間に格納される。
【００３８】
次に、入力端１に入力するＡＣ電源に瞬断が発生し、上記と同様に整流回路６の出力電圧Ｖｙが低下する入力異常Ｅ２が現れると、上記と同様に動作する。即ち、比較回路７から出力される検査信号が、Ｌレベルを持続する期間Ｔ１２が所定期間ｔを下回っていることを判定手段３が検出する。すると、制御手段４は、不揮発性メモリ１２の０番地に瞬停情報１を、ｍ−１番地に検証情報１を期間Ｔ１４の間に格納する。次に、不揮発性メモリ１２の１番地に瞬停情報２を、ｍ番地に検証情報２を期間Ｔ１４の間に格納する。
【００３９】
次にタイミングｘ１の時点でブレーカーＢがオフしてＡＣ電源を遮断し、タイミングｘ２において、ブレーカーＢがオンした場合を説明する。タイミングｘ１でＡＣ電源からＡＣ電力が遮断されても、途中に挿入されているフィルター１６、整流回路６等に構成された容量やインダクタンスの影響により、整流回路６の出力電圧Ｖｙは遅延して低下する（Ｅ３）。整流回路６の出力電圧Ｖｙが瞬時停止レベルの閾値を下回り、期間Ｔ１３の後に回復する。判定手段３は、期間Ｔ１３が所定期間ｔよりも長いことを検出したときは、ブレーカーＢが一時的に遮断したと判定する。制御手段４は、判定手段３の判定結果に基づいて、不揮発性メモリ１２に瞬停情報や検証情報を格納することなく、ＡＣ電源の監視を続行する。
【００４０】
次に、タイミングｘ３においてブレーカーＢをオフし、このときにチャタリングが発生した場合を説明する。ブレーカーＢにおいて発生したチャタリングは整流回路６の出力に遅延して現れる（Ｅ４）。整流回路６の出力電圧Ｖｙが瞬時停止レベルの閾値Ｖｘを一旦下回って直に回復し、その後漸次低下する。比較回路７の出力はＨレベルからＬレベルに変化して期間Ｔ１５の間Ｌレベルを維持し、その後Ｈレベルに回復して再びＬレベルに変化する。判定手段３は、期間Ｔ１５が所定期間ｔを下回ることを検出して瞬停が発生したと判定する。すると、制御手段４は、比較回路７の出力電圧レベルがＬレベルからＨレベルに変化したことを契機として、不揮発性メモリ１２の記憶領域０番地に瞬停情報１の格納を開始する。
【００４１】
比較回路７の出力電圧レベルは、期間Ｔ１５を経過した後に一旦Ｈレベルを超える。しかし、オンボード電源１３の出力電圧は、ＡＣ−ＤＣ変換装置１４やオンボード電源１３のインダクタンスや容量成分等により漸次低下する。整流回路６の出力電圧Ｖｙが瞬時停止レベルの閾値Ｖｘを下回った後の期間２ｔ＋ｔ’を経過すると、オンボード電源１３の出力電圧がオフして、電源瞬停記憶装置１０の動作は停止する。この際に、不揮発性メモリ１２に瞬停情報を格納中であるとき、即ち、格納を開始してからオンボード電源１３の出力がオフするまでの間の期間Ｔ１６が、一回の書込み期間Ｔ１４よりも短いときは、格納中にオンボード電源１３の出力電圧がダウンして、格納中の瞬停情報は破壊される。
【００４２】
電源瞬停記憶装置１０を再起動して、不揮発性メモリ１２の記憶領域０番地及び２番地以降に記憶された瞬停情報及びその他のログ内容と、ｍ−１番地に記憶された検証情報とを揮発性メモリ１１に読み出す。次に、０番地に記憶された瞬停情報からチェックサムをとって求めた検証情報と、ｍ−１番地に記憶された検証情報１とを比較する。しかし、記憶領域０番地に記憶された瞬停情報は破壊されているので、読み出した検証情報１と、読み出した瞬停情報１からチェックサムをとって求めた検証情報とが一致しない。従って、記憶領域０番地から読み出した瞬停情報１は誤りデータとなる。一方、記憶領域１番地に記憶された瞬停情報２は、瞬停情報２に基づいてチェックサムをとって求めた検証情報と、記憶領域ｍ番地に記憶された検証情報２とが一致するので、正しく瞬停情報２を読み出したことになる。
【００４３】
以上のとおり、瞬停が発生したときに、瞬停情報と、瞬停情報を検証するための検証情報を、異なる記憶領域に順次繰り返して格納することにより、供給されるＡＣ電力をオフする際に発生するノイズに影響されない正しい瞬停情報を記憶領域に残すことができる。
【００４４】
なお、以上の説明において、ブレーカーＢは、電源瞬停記憶装置１０の外部に設置されていてもよいし、ブレーカーＢ以外のスイッチであってもよい。また、オンボード電源１３の入力電圧を、ＡＣ−ＤＣ変換装置１４から供給しているが、これに変えて、入力端１からＡＣ電圧を直接入力してもよい。また、判定手段３を、ＣＰＵ８が実行するプログラムにより構成するものとして説明したが、これに代えて、判定手段３としてＬレベルのパルス幅を検出する回路により構成してもよい。また、瞬停情報や検証情報を記憶する不揮発性メモリ１２の記憶領域を、０番地、ｍ−１番地のセットと、１番地、ｍ番地のセットとを構成し、複数回瞬停があったときに、同じ記憶領域に重ねて格納する場合について説明をしたが、これに代えて、記憶領域を２ｐ×ｑ個確保して、複数回の瞬停の夫々の瞬停情報及び検証情報のセットを独立して夫々記憶するようにしてもよい。
【００４５】
図６は、本発明の実施形態に係る電源瞬停記憶方法を表すフロー図である。まず、電源瞬停記憶装置１０に電力を供給して初期設定を行う（ステップＳ１）。初期設定は、瞬時停止電圧レベルを表す閾値Ｖｘと、瞬時停止期間を表す所定期間ｔと、格納回数を表すｎ（２以上の整数）を設定する。また、ｎ回分の瞬停情報や検証情報を格納する記憶領域を不揮発性メモリ１２に設定する。次に、整流回路６は、外部から供給を受けるＡＣ電力を整流した比較用の電圧Ｖｙを生成する（ステップＳ２）。次に、比較回路７は、比較用の電圧Ｖｙと瞬時停止レベルの閾値Ｖｘとを比較し、電圧Ｖｙが閾値Ｖｘを下回ったときに（ステップＳ３のＹｅｓ）、検出信号を生成する（ステップＳ４）。検出信号は、下回っている期間Ｔ１の間Ｌレベルを持続する。判定手段３は、検出信号の期間Ｔ１が所定期間ｔよりも短いことを検出したときは（ステップＳ５のＹｅｓ）、瞬停があったと判定し、瞬停情報を生成する（ステップＳ６）。
【００４６】
制御手段４は、不揮発性メモリ１２の記憶領域０番地に瞬停情報１を格納する。制御手段４は、瞬停情報１に基づいて検証情報１を生成し、不揮発性メモリ１２の記憶領域ｍ−１番地に格納する（ステップＳ７）。次に、制御手段４は、瞬停情報と検証情報の格納をｎ回繰り返したか否かを判断し、ｎ回繰り返していないときは（ステップＳ８のＮｏ）、ステップＳ７から瞬停情報及び検証情報を不揮発性メモリ１２に格納する処理を繰り返す。制御手段４は、瞬停情報と検証情報の格納をｎ回繰り返したと判断したときは（ステップＳ８のＹｅｓ）、ステップＳ２に戻る。また、電圧Ｖｙが閾値Ｖｘ以上であるとき（ステップＳ３のＮｏ）、及び、期間Ｔ１が所定期間ｔ以上の長さであるとき（ステップＳ５のＮｏ）は、ステップＳ２に戻り、瞬停判断処理を続行する。
【００４７】
以上のとおり、簡便な処理方法により、瞬停情報を確実に記憶することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係る電源瞬停記憶装置の構成図である。
【図２】本発明の実施形態に係る電源瞬停記憶装置の動作を表すタイミングチャート図である。
【図３】本発明の実施形態に係る電源瞬停記憶装置の記憶領域を表す模式図である。
【図４】本発明の実施形態に係る電源瞬停記憶装置の構成図である。
【図５】本発明の実施形態に係る電源瞬停記憶装置の動作を表すタイミングチャート図及び記憶領域を表す模式図である。
【図６】本発明の実施形態に係る電源瞬停記憶方法を表すフロー図である。
【図７】従来公知のＡＣ-ＤＣコンバータの構成を表すブロック図である。
【図８】従来公知のＡＣ−ＤＣコンバータの動作を表すタイミングチャート図である。
【図９】従来公知のＡＣ−ＤＣコンバータの動作を表すタイミングチャート図である。
【符号の説明】
【００４９】
１ 入力端
２ 検出手段
３ 判定手段
４ 制御手段
５ 記憶手段
６ 整流回路
７ 比較回路
８ ＣＰＵ
９ 制御判定部
１０ 電源瞬停記憶装置
１１ 揮発性メモリ
１２ 不揮発性メモリ
１３ オンボード電源
１４ ＡＣ−ＤＣ変換装置
２０ ＡＣ−ＤＣコンバータ
【技術分野】
【０００１】
本発明は、スパッタ装置等に供給される一次側電源が瞬停したことを記録する電源瞬停記憶装置及びその方法に関する。
【背景技術】
【０００２】
半導体装置や液晶表示パネルの製造にスパッタ装置等が使用される。スパッタ装置は、チャンバー内にアルゴン等からなるプラズマを発生させ、金属材料や絶縁材料からなるターゲットにアルゴン等の荷電粒子を衝突させることにより、ターゲット材料を飛散させて基板上に導電膜や絶縁膜を堆積させる。これらの導電膜や絶縁膜は、膜厚や膜質が高精度に制御される。このような装置を稼働中に、一次側電源に瞬時停止が発生すると、スパッタ装置内に発生しているプラズマの状態が変動して、製膜中の膜厚や膜質に変動が生じて品質不良を起こす。そこで、この瞬時停止を常に監視し、瞬停が発生したときは瞬停記憶部によりこれを記録するようにしている。
【０００３】
図７は、従来公知のＡＣ-ＤＣコンバータ６５の構成を表すブロック図である。ＡＣ-ＤＣコンバータ６５は、電源瞬停記憶装置５０と、例えばスパッタ装置等に電力を供給するＡＣ-ＤＣ変換装置６０を備えている。電源瞬停記憶装置５０は、ＡＣ電力の供給を受ける入力端５１と、入力端５１からの電力供給を遮断するブレーカーＢと、ＡＣ電力のノイズを除去するためのフィルター５９と、フィルター５９からＡＣ電力を入力して整流する整流回路５２と、整流された電圧と基準電圧とを比較して検出信号を生成する比較回路５３と、瞬停情報を記憶する不揮発性メモリ５６と、比較回路５３から検出信号を入力し、検出信号の期間が所定期間を下回ることを検出したときに、瞬停情報と瞬停情報の誤りを検証するための検証情報を生成し、この瞬停情報と検証情報を不揮発性メモリ５６に格納する制御部５４と、プログラムの作業領域として使用される揮発性メモリ５５と、制御部５４等に電力を供給するオンボード電源５７と、制御信号等を伝送するバス５８とから構成されている。
【０００４】
図８は、上記電源瞬停記憶装置５０の動作を説明するためのタイミングチャートである。最上段はブレーカーＢのＯＮ・ＯＦＦのタイミングを表し、その下段は整流回路５２の出力電圧Ｖｙを表し、その下段は比較回路５３の出力を表し、その下段はオンボード電源５７の出力を表し、最下段は不揮発性メモリ５６の書込みステータスを表している。整流回路５２の出力電圧Ｖｙが低下、即ち外部から供給されるＡＣ電力の電圧が低下して、基準電圧としての瞬時停止レベルの閾値Ｖｘよりも低下すると、比較回路５３の出力はＨレベルからＬレベルに変化する。次に、整流回路５２の出力が瞬時停止レベルの閾値Ｖｘよりも上昇すると、比較回路５３の出力はＬレベルからＨレベルへ復帰する。制御部５４は、比較回路５３のＬレベルの期間Ｔ２１が所定期間ｔ、例えば５０ｍｓｅｃよりも短いと判定したときは、ＡＣ電力の異常入力Ｆ１を瞬停と認定する。すると、制御部５４は、不揮発性メモリ５６のステータスをＬレベルからＨレベルに切替えて、瞬停があったことを表す瞬停情報と、瞬停情報の誤りを検証するための検証情報とを不揮発性メモリ５６に格納する。この格納は比較回路５３がＬレベルからＨレベルに復帰した直後の期間Ｔ２４の期間に行われる。次の異常入力Ｆ２の場合も瞬停と判定され、不揮発性メモリ５６の同じ記憶領域に瞬停情報と検証情報が重ねて格納される。なお、オンボード電源５７の出力は、ＡＣ-ＤＣ変換装置６０やオンボード電源５７に構成される容量やインダクタンスにより、駆動可能な電力が供給され、オン状態を維持している。
【０００５】
次に、ブレーカーＢがタイミングｚ１からｚ２の期間、一時的にオフした場合を説明する。ブレーカーＢがオフすると整流回路５２の出力電圧Ｖｙは漸次低下する。整流回路５２の出力電圧Ｖｙが低下して、瞬時停止レベルの閾値Ｖｘを下回ると、比較回路５３の出力はＨレベルからＬレベルに変化する。なお、整流回路５２の出力電圧Ｖｙがタイミングｚ１から瞬時停止レベルの閾値Ｖｘを下回るまでに遅延するのは、フィルター５９や整流回路５２に組み込まれる容量成分や、ブレーカーＢのオフ時に接点がオープンするまでの遅延等に起因している。そして、タイミングｚ２においてブレーカーＢがオンすると、整流回路５２の出力は上昇して瞬時停止レベルの閾値以上になると、比較回路５３の出力はＬレベルからＨレベルに復帰する。制御部５４は、このＬレベルの期間Ｔ２３が所定期間ｔよりも長いことを検出したときは、ブレーカーＢが一時的にオフしたと判定し、不揮発性メモリ５６に情報を書き込まない。
【０００６】
次に、ブレーカーＢをタイミングｚ３でオフした場合を説明する。ブレーカーＢがオフし、整流回路５２の出力電圧Ｖｙが漸次低下して瞬時停止レベルの閾値Ｖｘを下回る。すると比較回路５３の出力はＨレベルからＬレベルに変化する。ブレーカーＢが復帰していないので、比較回路５３の出力がＬレベルに変化後にＡＣ-ＤＣ変換装置６０の出力が低下する期間２ｔ後と、オンボード電源５７の出力が低下するｔ’後に、オンボード電源５７の出力がオフする。この場合は、電源瞬停記憶装置５０が動作を停止する。
【０００７】
このように、外部電源に瞬停が発生したときに、瞬停情報が不揮発性メモリ５６に書き込まれ、その他、ブレーカーＢが一時的にオフした場合や、長時間オフする場合には、通常動作と判定され、記録されない。
【０００８】
特許文献１には、スロットマシン等からなる装置の瞬停対策について記載されている。外部電源に瞬停が発生したときに、電力供給可能な蓄電手段から電力を供給して装置を継続的に動作させ、瞬停が発生した後の所定時間後に外部電力が復帰したときはそのまま装置を動作させ、外部電力が復帰しないときは装置の停止処理を実行する。しかし、瞬停が発生したときに、瞬停情報を記録することについては、記載されていない。
【特許文献１】特開２００２−２１００９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記図７を用いて説明した電源瞬停記憶装置５０は、ブレーカーＢのオフ時にチャタリングが発生すると、制御部５４は、瞬停が発生していないにもかかわらず瞬停が発生したと誤認する。そして、不揮発性メモリ５６に瞬停情報を格納している最中にシステムがダウンして、不揮発性メモリ５６の記録情報が破壊される場合がある。
【００１０】
図９のタイミングチャートを用いて説明する。図９に示すタイミングチャートの最上段から最下段までは図８と同じである。タイミングｚ３においてブレーカーＢがチャタリングを伴ってオフすると、整流回路５２の出力電圧Ｖｙにも所定の遅延後にチャタリングに伴う波形が現れる。比較回路５３の出力は、整流回路５２の出力電圧Ｖｙが瞬時停止レベルの閾値Ｖｘを下回ったときにＨレベルからＬレベルに変化し、期間Ｔ２５の経過後にＬレベルからＨレベルに回復する。その後再びＬレベルに変化する。制御部５４は、期間Ｔ２５が所定期間ｔよりも短いと判定したときは瞬停と判定するので、比較回路５３の出力がＬレベルからＨレベルに復帰したことを契機として、不揮発性メモリ５６の書込みステータスをＬレベルからＨレベルへ変化させて、不揮発性メモリ５６に瞬停情報を格納する。しかし、瞬停情報の格納が終了する前に、再度Ｌレベルに変化して期間２ｔ＋ｔ’が経過すると、オンボード電源５７の出力はダウンする。このオンボード電源５７の出力ダウンが、不揮発性メモリ５６に瞬停情報を格納中である場合、即ち期間Ｔ２６が格納を終了する期間Ｔ２４より短い場合に、不揮発性メモリ５６に格納された瞬停情報が破壊され、読み出すことができなくなってしまう。
【課題を解決するための手段】
【００１１】
本発明においては上記課題を解決するために以下の手段を講じた。
【００１２】
（１）外部電力が供給される入力端の電圧レベルが、予め定められた閾値よりも下回っているときに、前記下回っている期間持続する検出信号を生成する検出手段と、前記検出信号を受信し、前記検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成する判定手段と、前記瞬停情報を記憶する記憶手段と、前記瞬停情報を検証するための検証情報を生成し、前記瞬停情報及び前記検証情報を、前記記憶手段の異なる記憶領域に順次繰り返して格納する制御手段と、を備える電源瞬停記憶装置とした。
【００１３】
（２）上記（１）の電源瞬停記憶装置において、前記制御手段は、前記瞬停情報及び前記検証情報を、ｎ（ｎは２以上の整数）個の夫々異なる記憶領域に、順次繰り返して格納するようにした。
【００１４】
（３）上記（１）又は（２）の電源瞬停記憶装置と、前記入力端から供給されるＡＣの電力をＤＣに変換するコンバータを備えるＡＣ-ＤＣコンバータとした。
【００１５】
（４）入力端の電圧レベルが閾値を下回った期間持続する検出信号を生成するステップと、前記検出信号を受信し、前記検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成するステップと、前記瞬停情報を検証するための検証情報を生成するステップと、前記瞬停情報と前記検証情報とを記憶領域に格納した後に、前記記憶領域とは異なる記憶領域に前記瞬停情報及び前記検証情報を繰り返して格納するステップと、を備える電源瞬停記憶方法とした。
【発明の効果】
【００１６】
本発明の電源瞬停記憶装置においては、外部電力が供給される入力端の電圧レベルが、予め定められた閾値よりも下回っているときに、下回っている期間持続する検出信号を生成する検出手段と、検出信号を受信し、検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成する判定手段と、瞬停情報を記憶する記憶手段と、瞬停情報を検証するための検証情報を生成し、瞬停情報及び検証情報を、記憶手段の異なる記憶領域に順次繰り返して格納する制御手段と、を備えるようにした。これにより、ブレーカー等のスイッチをオフした後にチャタリングが発生した場合でも、複数の記憶領域の夫々に瞬停情報等が記憶されているので、いずれか一つが破壊されたとしても、他の正しい瞬停情報等を残すことができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を用いて本発明について詳細に説明する。
【００１８】
図１は、本発明の実施形態に係る電源瞬停記憶装置１０の基本的な構成を表す構成図である。図１に示すように、電源瞬停記憶装置１０は、外部電源に接続し、外部電力が供給される入力端１と、外部電力の状態を検出して検出信号を生成する検出手段２と、検出信号を受信し、外部電力に瞬停が在ったことを判定して瞬停情報を生成する判定手段３と、瞬停情報を受信し、瞬停情報の誤りを検証するための検証情報を生成して、記憶手段５に格納する制御手段４とから構成されている。
【００１９】
図２は、入力端１に供給される外部電力に瞬停が発生したときの、タイミングチャートを表す。最上段（ａ）は入力端１の電圧Ｖｚ、その下段（ｂ）は検出手段２の出力、最下段（ｃ）は記憶手段５の書き込みステータスを表す。横軸は時間を表す。検出手段２は、入力端１から入力した外部電力の電圧レベルが閾値Ｖｘよりも低下すると、その出力をＨレベルからＬレベルに変化させて、その低下している期間Ｔ１の間持続する検出信号を生成する。判定手段３は、検出手段２から受信した検出信号の持続する期間Ｔ１が予め定められた所定期間ｔを下回っているかどうかを判定する。判定手段３は、持続する期間Ｔ１が所定期間ｔを下回っていることを検出したときは、外部電力に瞬停が発生したことを表す瞬停情報を生成する。制御手段４は、判定手段３から瞬停情報を受信して、この瞬停情報の誤りを検証するための検証情報を生成する。次に、制御手段４は、瞬停情報と検証情報を記憶手段５の互いに異なる記憶領域に順次繰り返して格納する。
【００２０】
図３は、記憶手段５の記憶領域を表す模式図である。制御手段４は、記憶手段５の記憶領域０番地に瞬停情報１を格納する。次に、制御手段４は、記憶領域０番地、２番地、・・・ｍ−２番地に格納された、瞬停情報１とその他のログ内容に基づいて検証情報１を生成し、記憶領域ｍ−１番地に格納する。この検証情報１は、記憶領域０番地、２番地、３番地・・・ｍ−２番地に格納された情報を検証するための情報である。瞬停情報１と検証情報１の格納を期間Ｔ２の間に行う。
【００２１】
次に制御手段４は、記憶領域１番地に瞬停情報２を格納する。次に、制御手段４は、記憶領域１番地、２番地、・・・、ｍ−２番地に格納された瞬停情報２とその他のログ内容に基づいて検証情報２を生成し、記憶領域ｍ番地に格納する。この検証情報２は、記憶領域１番地、２番地、３番地・・・ｍ−２番地に格納された情報を検証するための情報である。瞬停情報２と検証情報２の格納を期間Ｔ３の間に行う。つまり、記憶手段５の異なる記憶領域に瞬停情報１とこの瞬停情報１と内容が同じである瞬停情報２を時系列的に繰り返して格納する。これにより、最初の期間Ｔ２に格納された瞬停情報１の正しい読み出しが困難になった場合でも、次の期間Ｔ３に格納された瞬停情報２を正しく読み出すことができる。同様に、期間Ｔ３に格納された瞬停情報２の正しい読み出しが困難になった場合でも、前の期間Ｔ２に格納された瞬停情報１を正しく読み出すことができる。なお、記憶手段５の記憶領域は、不揮発性メモリにより構成するのが好ましい。不揮発性メモリは、電源オフでも記憶内容が保存されるからである。
【００２２】
図２のタイミングチャートの後半部を用いて具体的に説明する。図２の後半部は、ブレーカー等からなる外部スイッチをオフにして、入力端１に供給される外部電力が遮断された際に、チャタリングが発生した場合である。入力端１の電圧Ｖｚは、期間Ｔ４の間に閾値Ｖｘを下回ってその後回復し、更にその後、閾値Ｖｘ以下に低下した。すると、検出手段２の出力は期間Ｔ４の間Ｌレベルを維持する。判定手段３は、期間Ｔ４が所定期間ｔを下回っていることを検出したときは、外部電力に瞬停が発生したことを表す瞬停情報を生成する。制御手段４は、検出手段２の出力がＬレベルからＨレベルへ回復したことを契機として、記憶手段５の記憶領域０番地に瞬停情報１を格納し、記憶領域ｍ−１番地に検証情報１を格納し、続いて記憶領域１番地に瞬停情報２を格納し、次に記憶領域ｍ番地に検証情報２を格納する一連の動作を行おうとする。
【００２３】
しかし、入力端１には外部電力が供給されていないので、入力端１の電圧は低下し続ける。そして、検出手段２の出力がＨレベルからＬレベルへ変化した後の概ねの期間２ｔ＋ｔ’後には、判定手段３や制御手段４の駆動電圧が低下して電源瞬停記憶装置１０の動作が停止する。即ち、記憶手段５の書込みステータスは、期間Ｔ５の後にＨレベルからＬレベルに変化して停止する。ここで、ｔは瞬停を判定するための所定期間であり、ｔ’は、入力端１に供給される電力が遮断した後の、判定手段３や制御手段４に駆動電力が供給されなくなるまでの時間を表している。
【００２４】
この場合に、期間Ｔ５が瞬停情報１と検証情報１を格納する期間Ｔ２よりも短いときは、瞬停情報１又は検証情報１の書き込み途中で装置がダウンするので、記憶領域０番地又はｍ−１番地に記憶された瞬停情報１又は検証情報１が破壊される。そうなると、瞬停情報１を読み出すことができなくなる、或いは、読み出した後に検証情報１により記憶内容を検証したときに、誤り情報として読み出されることになる。その結果、瞬停情報１に関しては正しく読み出すことができない。しかし、記憶領域１番地に記憶された瞬停情報２については、期間Ｔ５による破壊の影響を受けないので、正しく情報を読み出すことができる。即ち、瞬停情報及びその他の情報を、検証情報２を用いて正しく読み出すことができる。
【００２５】
なお、上記説明において、記憶手段５の互いに異なる記憶領域に瞬停情報を２回繰り返して格納する場合を説明したが、記憶手段５にｎ（ｎは２以上の整数）個の互いに異なる記憶領域を確保して、瞬停情報及び検証情報をｎ回順次繰り返して格納するようにしてもよい。このように構成すれば、ｎｘ（ｎｘ＜ｎ）回目に格納した瞬停情報ｎｘが破壊された場合でも、ｎｘ＋１回目以降に格納した瞬停情報は正しい情報として確実に読み出すことができる。
【００２６】
また、以上説明した実施形態において、記憶手段５の記憶領域０番地及び１番地に瞬停が発生した回数を格納することができる。記憶領域０番地及び１番地の初期値として０回数を記憶する。そして、瞬停の発生のたびに、記憶領域０番地及び１番地に、以前記憶された回数に１を加算した数値を格納するようにすればよい。このようにすれば、瞬停のあった回数を記憶して、これを正しく読み出すことができる。
【００２７】
また、記憶手段５の記憶領域を２ｐ×ｑ個（ｐ、ｑは２以上の整数）確保することができる。各記憶領域には、瞬停が発生した時刻からなる瞬停情報Ｄと検証情報Ｖを格納する。１回目の瞬停があったときは、記憶領域の各アドレス（０、０）、（０、１）〜（０、ｑ−１）に順次繰り返して瞬停情報Ｄ０を、及びアドレス（ｐ、０）、（ｐ、１）〜（ｐ、ｑ−１）に検証情報Ｖ０，０、Ｖ０，１〜Ｖ０,ｑ−１を夫々格納する。２回目の瞬停があったときは、記憶領域の各アドレス（１、０）〜（１、ｑ−１）に順次繰り返して瞬停情報Ｄ１を、及びアドレス（ｐ＋１、０）、（ｐ＋１、１）〜（ｐ＋１、ｑ−１）に検証情報Ｖ１，０、Ｖ１，１〜Ｖ１，ｑ−１を夫々格納する。ｐ回目の瞬停があったときは、記憶領域の各アドレス（ｐ―１、０）〜（ｐ―１、ｑ―１）に順次繰り返して瞬停情報Ｄｐ−１を、及びアドレス（２ｐ−１、０）〜（２ｐ−１、ｑ−１）に検証情報Ｖｐ−１、０〜Ｖｐ−１,ｑ−１を夫々格納する。ここで、１回目の瞬停において、検証情報Ｖ０，０は、記憶領域のアドレス（０、０）に格納された瞬停情報Ｄ０に基づいて、検証情報Ｖ０，１はアドレス（０、１）に格納された瞬停情報Ｄ０に基づいて、検証情報Ｖ０,ｑ−１はアドレス（０、ｑ−１）に格納された瞬停情報Ｄ０に基づいて夫々作成されている。２回目の瞬停において、検証情報Ｖ１，０は、記憶領域のアドレス（０、０）、（１、０）の夫々に格納された瞬停情報Ｄ０、Ｄ１に基づいて、検証情報Ｖ１，１は、記憶領域のアドレス（０，１）、（１、１）の夫々に格納された瞬停情報Ｄ０、Ｄ１に基づいて、検証情報Ｖ１，ｑ−１は、記憶アドレス（０、ｑ−１）、（１、ｑ−１）の夫々に格納された瞬停情報Ｄ０、Ｄ１に基づいて作成されている。ｐ回目の瞬停において、検証情報Ｖｐ−１、０は、記憶領域のアドレス（０、０）、（１、０）・・・（ｐ−１、０）の夫々に格納された瞬停情報Ｄ０、Ｄ１〜Ｄｐ−１に基づいて、検証情報Ｖｐ−１,ｑ−１は、記憶領域のアドレス（０、ｑ−１）〜（ｐ−１、ｑ−１）の夫々に格納された瞬停情報Ｄ０〜Ｄｐ−１に基づいて作成されている。
【００２８】
記憶領域をこのように構成して瞬停情報と検証情報とを各アドレスに格納することにより、瞬停のあった時刻や回数を正しく読み出すことができる。即ち、１回の瞬停時において、瞬停情報は記憶手段５の異なるｑ箇所の記憶領域にｑ回順次格納される。この場合に、ｑｘ回目（ｑｘは１〜ｑの間の整数）に格納される検証情報は、今回及び今回より前の各回の瞬停におけるｑｘ回目に格納した瞬停情報に基づいて作成さている。これにより、例えばｐｘ回目（ｐｘは１〜ｐの間の整数）の瞬停のｑｘ回目の格納時に、瞬停の誤判定を伴う電圧ダウンが発生し、瞬停情報又は検証情報が破壊されたとしても、ｐｘ回目の誤判定を伴う瞬停の瞬停情報、及び、今回を含む以降の各瞬停におけるｑｘ回目に格納した瞬停情報を除いた瞬停情報は、各回に格納した検証情報を用いて正しい情報として読み出すことができる。これにより、駆動電圧がダウンして瞬停情報が破壊された瞬停以外の瞬停の発生時刻や発生回数を確実に読み出すことができる。
【００２９】
また、以上の説明において、検証情報として、対応する瞬停情報のチェックサム値とすることができる。各瞬停情報のチェックサム値を検証情報として不揮発性メモリに格納しておき、電源瞬停記憶装置１０の電源をオンして、不揮発性メモリの内容を揮発性メモリに読み出し、読み出した瞬停情報のチェックサム値と格納されているチェックサム値とを比較することにより、格納された瞬停情報が正しい情報であるか否かを検証することができる。
【００３０】
以下、本発明に係るＡＣ−ＤＣコンバータ及び電源瞬停記憶装置１０を、図４及び図５を用いて具体的に説明する。図４は、本発明の実施形態に係るＡＣ-ＤＣコンバータ２０の構成を表す構成図である。図５は、電源瞬停記憶装置１０の動作を説明するためのタイミングチャートを表す。図１及び図２と同一の部分又は同一の機能を有する部分には同一の符号を付している。
【００３１】
図４に示すように、ＡＣ−ＤＣコンバータ２０は、電源瞬停記憶装置１０とコンバータとしてのＡＣ−ＤＣ変換装置１４から構成されている。電源瞬停記憶装置１０は、外部からＡＣ電力を入力する入力端１と、装置への電力を遮断するブレーカーＢと、外部ＡＣ電力に重畳されるノイズ等を除去するフィルター１６と、ＡＣ電力の瞬停を検出する検出手段２と、検出手段２により検出された検出信号から瞬停情報を生成する制御判定部９と、制御判定部９により生成された瞬停情報と検証情報とを格納する記憶手段５と、電源瞬停記憶装置１０に駆動電力を供給するオンボード電源１３と、制御判定部９及び記憶手段５等との間において情報伝達を行うバス１５から構成されている。
【００３２】
検出手段２は、ＡＣ電力を入力して整流する整流回路６と、比較回路７とから構成されている。比較回路７は、整流回路６から出力された電圧Ｖｙと、予め定められた電圧レベルである閾値Ｖｘとを比較して、整流回路６の出力電圧Ｖｙが閾値Ｖｘよりも高いときはＨレベルの信号を出力し、出力電圧Ｖｙが閾値Ｖｘを下回ったときはＬレベルの信号を生成する。
【００３３】
制御判定部９は、ＣＰＵ８と、判定手段３と、制御手段４から構成されている。記憶手段５は、不揮発性メモリ１２と揮発性メモリ１１により構成されている。ＣＰＵ８は、不揮発性メモリ１２に記憶されたプログラムを揮発性メモリ１１に読み出し、揮発性メモリ１１を処理の作業領域として使用する。また、不揮発性メモリ１２には、瞬停情報や検証情報、及びその他のログ内容が記憶されている。判定手段３及び制御手段４は、ＣＰＵ８が、揮発性メモリ１１に読み出したプログラムを実行することにより実現される。判定手段３は、比較回路７から検出信号を受信して、検出信号のＬレベルの期間が予め定められた所定期間ｔを下回ることを検出したときに、検出信号が瞬停を表していると判定し、瞬停情報を生成する。瞬停を判定するための所定期間ｔは、例えば５０ｍｓｅｃに設定されている。
【００３４】
制御手段４は、判定手段３により瞬停情報が生成されたことを契機として、不揮発性メモリ１２の書込みステータスをＬレベルからＨレベルに切替え、不揮発性メモリ１２の記憶領域の０番地に瞬停情報１を格納する（図３を参照）。制御手段４は、不揮発性メモリ１２の０番地に記憶された瞬停情報１と、他の領域に記憶されたアラーム情報等からなるログ内容に基づいて、検証情報１を生成して記憶領域ｍ−１番地に格納する。続いて、制御手段４は、不揮発性メモリ１２の記憶領域１番地に瞬停情報２を格納し、瞬停情報２と、他の領域に記憶されたアラーム情報等からなるログ内容に基づいて、検証情報２を生成して記憶領域ｍ番地に格納する。
【００３５】
オンボード電源１３は、ＡＣ-ＤＣ変換装置１４から供給されるＤＣ電圧をレベルダウンして制御判定部９や記憶手段５にＤＣ電圧を供給する。ＡＣ−ＤＣ変換装置１４は、図示しないスパッタ装置等にＤＣ電力を供給している。ＡＣ−ＤＣ変換装置１４は容量やインダクタンスを含むので、ブレーカーＢがオフした後の短い時間、例えば略２ｔの期間は出力電圧を維持する。同様に、オンボード電源１３は電圧レベルを低下させるレベルシフターであり、入力電圧が停止した後の期間ｔ’は出力電圧を維持する。従って、ブレーカーＢがオフした後の、例えば２ｔ＋ｔ’期間、制御判定部９や記憶手段５の動作を維持することができる。
【００３６】
図５のタイミングチャートにおいて、最上段（ａ）はブレーカーＢのオン・オフを表す。その下段（ｂ）は整流回路６の出力を表す。その下段（ｃ）は比較回路７の出力を表す。その下段（ｄ）はオンボード電源１３の出力を表す。最下段（ｅ）は不揮発性メモリ１２の書込みステータスを表す。横軸は、時間を表している。
【００３７】
まず、入力端１に入力するＡＣ電源に瞬断が発生したときは、整流回路６の出力電圧Ｖｙが低下する入力異常Ｅ１が現れる。比較回路７は、整流回路６の出力電圧Ｖｙと瞬時停止レベルを表す閾値Ｖｘとを比較して、出力電圧Ｖｙが閾値Ｖｘよりも下回ると、比較回路７の出力をＨレベルからＬレベルに変化させ、出力電圧Ｖｙが閾値以上に回復するとＬレベルからＨレベルに回復する。つまり、比較回路７は、その出力がＬレベルとなる期間Ｔ１１による検出信号を生成する。判定手段３は、この検出信号を受信して期間Ｔ１１が瞬停を表す所定期間ｔを下回っていることを判定する。すると、制御手段４は、不揮発性メモリ１２の記憶領域である０番地に、瞬時停止ログ内容である１回目の瞬停情報１を格納する。次に、制御手段４は、不揮発性メモリ１２の記憶領域の０番地、２番地〜ｍ−２番地のチェックサム値を算出してｍ−１番地にチェックサム値である検証情報１を格納する。この瞬停情報１と検証情報１は期間Ｔ１４の間に格納される。制御手段４は、更に、不揮発性メモリ１２の記憶領域の１番地に、瞬時停止ログ内容である２回目の瞬停情報２を格納する。次に、制御手段４は、不揮発性メモリ１２の記憶領域の１番地〜ｍ−２番地のチェックサム値を算出してｍ番地にチェックサム値である検証情報２を格納する。この瞬停情報２と検証情報２は期間Ｔ１４の間に格納される。
【００３８】
次に、入力端１に入力するＡＣ電源に瞬断が発生し、上記と同様に整流回路６の出力電圧Ｖｙが低下する入力異常Ｅ２が現れると、上記と同様に動作する。即ち、比較回路７から出力される検査信号が、Ｌレベルを持続する期間Ｔ１２が所定期間ｔを下回っていることを判定手段３が検出する。すると、制御手段４は、不揮発性メモリ１２の０番地に瞬停情報１を、ｍ−１番地に検証情報１を期間Ｔ１４の間に格納する。次に、不揮発性メモリ１２の１番地に瞬停情報２を、ｍ番地に検証情報２を期間Ｔ１４の間に格納する。
【００３９】
次にタイミングｘ１の時点でブレーカーＢがオフしてＡＣ電源を遮断し、タイミングｘ２において、ブレーカーＢがオンした場合を説明する。タイミングｘ１でＡＣ電源からＡＣ電力が遮断されても、途中に挿入されているフィルター１６、整流回路６等に構成された容量やインダクタンスの影響により、整流回路６の出力電圧Ｖｙは遅延して低下する（Ｅ３）。整流回路６の出力電圧Ｖｙが瞬時停止レベルの閾値を下回り、期間Ｔ１３の後に回復する。判定手段３は、期間Ｔ１３が所定期間ｔよりも長いことを検出したときは、ブレーカーＢが一時的に遮断したと判定する。制御手段４は、判定手段３の判定結果に基づいて、不揮発性メモリ１２に瞬停情報や検証情報を格納することなく、ＡＣ電源の監視を続行する。
【００４０】
次に、タイミングｘ３においてブレーカーＢをオフし、このときにチャタリングが発生した場合を説明する。ブレーカーＢにおいて発生したチャタリングは整流回路６の出力に遅延して現れる（Ｅ４）。整流回路６の出力電圧Ｖｙが瞬時停止レベルの閾値Ｖｘを一旦下回って直に回復し、その後漸次低下する。比較回路７の出力はＨレベルからＬレベルに変化して期間Ｔ１５の間Ｌレベルを維持し、その後Ｈレベルに回復して再びＬレベルに変化する。判定手段３は、期間Ｔ１５が所定期間ｔを下回ることを検出して瞬停が発生したと判定する。すると、制御手段４は、比較回路７の出力電圧レベルがＬレベルからＨレベルに変化したことを契機として、不揮発性メモリ１２の記憶領域０番地に瞬停情報１の格納を開始する。
【００４１】
比較回路７の出力電圧レベルは、期間Ｔ１５を経過した後に一旦Ｈレベルを超える。しかし、オンボード電源１３の出力電圧は、ＡＣ−ＤＣ変換装置１４やオンボード電源１３のインダクタンスや容量成分等により漸次低下する。整流回路６の出力電圧Ｖｙが瞬時停止レベルの閾値Ｖｘを下回った後の期間２ｔ＋ｔ’を経過すると、オンボード電源１３の出力電圧がオフして、電源瞬停記憶装置１０の動作は停止する。この際に、不揮発性メモリ１２に瞬停情報を格納中であるとき、即ち、格納を開始してからオンボード電源１３の出力がオフするまでの間の期間Ｔ１６が、一回の書込み期間Ｔ１４よりも短いときは、格納中にオンボード電源１３の出力電圧がダウンして、格納中の瞬停情報は破壊される。
【００４２】
電源瞬停記憶装置１０を再起動して、不揮発性メモリ１２の記憶領域０番地及び２番地以降に記憶された瞬停情報及びその他のログ内容と、ｍ−１番地に記憶された検証情報とを揮発性メモリ１１に読み出す。次に、０番地に記憶された瞬停情報からチェックサムをとって求めた検証情報と、ｍ−１番地に記憶された検証情報１とを比較する。しかし、記憶領域０番地に記憶された瞬停情報は破壊されているので、読み出した検証情報１と、読み出した瞬停情報１からチェックサムをとって求めた検証情報とが一致しない。従って、記憶領域０番地から読み出した瞬停情報１は誤りデータとなる。一方、記憶領域１番地に記憶された瞬停情報２は、瞬停情報２に基づいてチェックサムをとって求めた検証情報と、記憶領域ｍ番地に記憶された検証情報２とが一致するので、正しく瞬停情報２を読み出したことになる。
【００４３】
以上のとおり、瞬停が発生したときに、瞬停情報と、瞬停情報を検証するための検証情報を、異なる記憶領域に順次繰り返して格納することにより、供給されるＡＣ電力をオフする際に発生するノイズに影響されない正しい瞬停情報を記憶領域に残すことができる。
【００４４】
なお、以上の説明において、ブレーカーＢは、電源瞬停記憶装置１０の外部に設置されていてもよいし、ブレーカーＢ以外のスイッチであってもよい。また、オンボード電源１３の入力電圧を、ＡＣ−ＤＣ変換装置１４から供給しているが、これに変えて、入力端１からＡＣ電圧を直接入力してもよい。また、判定手段３を、ＣＰＵ８が実行するプログラムにより構成するものとして説明したが、これに代えて、判定手段３としてＬレベルのパルス幅を検出する回路により構成してもよい。また、瞬停情報や検証情報を記憶する不揮発性メモリ１２の記憶領域を、０番地、ｍ−１番地のセットと、１番地、ｍ番地のセットとを構成し、複数回瞬停があったときに、同じ記憶領域に重ねて格納する場合について説明をしたが、これに代えて、記憶領域を２ｐ×ｑ個確保して、複数回の瞬停の夫々の瞬停情報及び検証情報のセットを独立して夫々記憶するようにしてもよい。
【００４５】
図６は、本発明の実施形態に係る電源瞬停記憶方法を表すフロー図である。まず、電源瞬停記憶装置１０に電力を供給して初期設定を行う（ステップＳ１）。初期設定は、瞬時停止電圧レベルを表す閾値Ｖｘと、瞬時停止期間を表す所定期間ｔと、格納回数を表すｎ（２以上の整数）を設定する。また、ｎ回分の瞬停情報や検証情報を格納する記憶領域を不揮発性メモリ１２に設定する。次に、整流回路６は、外部から供給を受けるＡＣ電力を整流した比較用の電圧Ｖｙを生成する（ステップＳ２）。次に、比較回路７は、比較用の電圧Ｖｙと瞬時停止レベルの閾値Ｖｘとを比較し、電圧Ｖｙが閾値Ｖｘを下回ったときに（ステップＳ３のＹｅｓ）、検出信号を生成する（ステップＳ４）。検出信号は、下回っている期間Ｔ１の間Ｌレベルを持続する。判定手段３は、検出信号の期間Ｔ１が所定期間ｔよりも短いことを検出したときは（ステップＳ５のＹｅｓ）、瞬停があったと判定し、瞬停情報を生成する（ステップＳ６）。
【００４６】
制御手段４は、不揮発性メモリ１２の記憶領域０番地に瞬停情報１を格納する。制御手段４は、瞬停情報１に基づいて検証情報１を生成し、不揮発性メモリ１２の記憶領域ｍ−１番地に格納する（ステップＳ７）。次に、制御手段４は、瞬停情報と検証情報の格納をｎ回繰り返したか否かを判断し、ｎ回繰り返していないときは（ステップＳ８のＮｏ）、ステップＳ７から瞬停情報及び検証情報を不揮発性メモリ１２に格納する処理を繰り返す。制御手段４は、瞬停情報と検証情報の格納をｎ回繰り返したと判断したときは（ステップＳ８のＹｅｓ）、ステップＳ２に戻る。また、電圧Ｖｙが閾値Ｖｘ以上であるとき（ステップＳ３のＮｏ）、及び、期間Ｔ１が所定期間ｔ以上の長さであるとき（ステップＳ５のＮｏ）は、ステップＳ２に戻り、瞬停判断処理を続行する。
【００４７】
以上のとおり、簡便な処理方法により、瞬停情報を確実に記憶することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係る電源瞬停記憶装置の構成図である。
【図２】本発明の実施形態に係る電源瞬停記憶装置の動作を表すタイミングチャート図である。
【図３】本発明の実施形態に係る電源瞬停記憶装置の記憶領域を表す模式図である。
【図４】本発明の実施形態に係る電源瞬停記憶装置の構成図である。
【図５】本発明の実施形態に係る電源瞬停記憶装置の動作を表すタイミングチャート図及び記憶領域を表す模式図である。
【図６】本発明の実施形態に係る電源瞬停記憶方法を表すフロー図である。
【図７】従来公知のＡＣ-ＤＣコンバータの構成を表すブロック図である。
【図８】従来公知のＡＣ−ＤＣコンバータの動作を表すタイミングチャート図である。
【図９】従来公知のＡＣ−ＤＣコンバータの動作を表すタイミングチャート図である。
【符号の説明】
【００４９】
１ 入力端
２ 検出手段
３ 判定手段
４ 制御手段
５ 記憶手段
６ 整流回路
７ 比較回路
８ ＣＰＵ
９ 制御判定部
１０ 電源瞬停記憶装置
１１ 揮発性メモリ
１２ 不揮発性メモリ
１３ オンボード電源
１４ ＡＣ−ＤＣ変換装置
２０ ＡＣ−ＤＣコンバータ
【特許請求の範囲】
【請求項１】
外部電力が供給される入力端の電圧レベルが、予め定められた閾値よりも下回っているときに、前記下回っている期間持続する検出信号を生成する検出手段と、
前記検出信号を受信し、前記検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成する判定手段と、
前記瞬停情報を記憶する記憶手段と、
前記瞬停情報を検証するための検証情報を生成し、前記瞬停情報及び前記検証情報を、前記記憶手段の異なる記憶領域に順次繰り返して格納する制御手段と、を備える電源瞬停記憶装置。
【請求項２】
前記制御手段は、前記瞬停情報及び前記検証情報を、ｎ（ｎは２以上の整数）個の夫々異なる記憶領域に、順次繰り返して格納することを特徴とする請求項１に記載の電源瞬停記憶装置。
【請求項３】
請求項１又は請求項２に記載の電源瞬停記憶装置と、前記入力端から供給されるＡＣの電力をＤＣに変換するコンバータを備えるＡＣ-ＤＣコンバータ。
【請求項４】
入力端の電圧レベルが閾値を下回った期間持続する検出信号を生成するステップと、
前記検出信号を受信し、前記検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成するステップと、
前記瞬停情報を検証するための検証情報を生成するステップと、
前記瞬停情報と前記検証情報とを記憶領域に格納した後に、前記記憶領域とは異なる記憶領域に前記瞬停情報及び前記検証情報を繰り返して格納するステップと、を備える電源瞬停記憶方法。
【請求項１】
外部電力が供給される入力端の電圧レベルが、予め定められた閾値よりも下回っているときに、前記下回っている期間持続する検出信号を生成する検出手段と、
前記検出信号を受信し、前記検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成する判定手段と、
前記瞬停情報を記憶する記憶手段と、
前記瞬停情報を検証するための検証情報を生成し、前記瞬停情報及び前記検証情報を、前記記憶手段の異なる記憶領域に順次繰り返して格納する制御手段と、を備える電源瞬停記憶装置。
【請求項２】
前記制御手段は、前記瞬停情報及び前記検証情報を、ｎ（ｎは２以上の整数）個の夫々異なる記憶領域に、順次繰り返して格納することを特徴とする請求項１に記載の電源瞬停記憶装置。
【請求項３】
請求項１又は請求項２に記載の電源瞬停記憶装置と、前記入力端から供給されるＡＣの電力をＤＣに変換するコンバータを備えるＡＣ-ＤＣコンバータ。
【請求項４】
入力端の電圧レベルが閾値を下回った期間持続する検出信号を生成するステップと、
前記検出信号を受信し、前記検出信号の持続期間が所定期間を下回ることを検出したときに、瞬停情報を生成するステップと、
前記瞬停情報を検証するための検証情報を生成するステップと、
前記瞬停情報と前記検証情報とを記憶領域に格納した後に、前記記憶領域とは異なる記憶領域に前記瞬停情報及び前記検証情報を繰り返して格納するステップと、を備える電源瞬停記憶方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−１５３２３（Ｐ２０１０−１５３２３Ａ）
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願番号】特願２００８−１７３８４８（Ｐ２００８−１７３８４８）
【出願日】平成２０年７月２日（２００８．７．２）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願日】平成２０年７月２日（２００８．７．２）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
[ Back to top ]