高周波モジュール
【課題】積層基板を備えると共に、複数の回路要素と端子とを相互に接続する信号伝送路を含む高周波モジュールにおいて、信号伝送路のインダクタンスを抑制する。
【解決手段】高周波モジュール1は、積層基板200を備えている。積層基板200は、底面200aと上面200bとを有している。底面200aには、端子Rx11が配置されている。上面200bには、SAWフィルタ121とインダクタ81が搭載されている。積層基板200は、SAWフィルタ121とインダクタ81を接続する導体層433と、導体層433よりも底面200aに近い位置に配置され、端子Rx11に接続された導体層451と、それぞれ積層基板200内に設けられた1つ以上のスルーホールを用いて構成され、導体層433と導体層451とを接続する並列の複数の信号経路701,702を有している。
【解決手段】高周波モジュール1は、積層基板200を備えている。積層基板200は、底面200aと上面200bとを有している。底面200aには、端子Rx11が配置されている。上面200bには、SAWフィルタ121とインダクタ81が搭載されている。積層基板200は、SAWフィルタ121とインダクタ81を接続する導体層433と、導体層433よりも底面200aに近い位置に配置され、端子Rx11に接続された導体層451と、それぞれ積層基板200内に設けられた1つ以上のスルーホールを用いて構成され、導体層433と導体層451とを接続する並列の複数の信号経路701,702を有している。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、交互に積層された複数の誘電体層および複数の導体層を有する積層基板を備えた高周波モジュールに関する。
【背景技術】
【0002】
近年、複数の周波数帯域(マルチバンド)に対応可能な携帯電話機が実用化されている。時分割多重接続方式で複数の周波数帯域に対応可能な携帯電話機におけるフロントエンドモジュールとしては、送信信号と受信信号の切り替えをスイッチ回路によって行なうものが知られている。このようなフロントエンドモジュールは、例えばアンテナスイッチモジュールまたは高周波スイッチモジュールと呼ばれる。このようなフロントエンドモジュールを含め、高周波信号の処理を行なう回路とこの回路を一体化するための基板との複合体を、本出願において高周波モジュールと呼ぶ。高周波モジュールにおける基板としては、例えば、交互に積層された複数の誘電体層および複数の導体層を有する積層基板が用いられる。
【0003】
積層基板を用いた高周波モジュールでは、いくつかの回路要素が積層基板内の導体層を用いて構成され、1つ以上の他の回路要素としての素子が積層基板の上面に搭載される場合がある。また、このような高周波モジュールでは、外部回路との接続のための複数の端子が積層基板の底面に配置される場合がある。このような高周波モジュールにおいて、2つの回路要素を接続する必要がある場合、両者は、例えば積層基板内の導体層や積層基板内に設けられたスルーホールを用いて接続される。また、積層基板の上面に搭載された素子と積層基板の底面に配置された端子とを接続する必要がある場合は、両者は、例えば積層基板内に設けられたスルーホールを用いて接続される。
【0004】
なお、特許文献1には、トランジスタに直流電力を供給するための電源供給ラインを含む多層基板が記載されている。特許文献1において、電源供給ラインはインダクタを備えている。このインダクタは、多層基板内の複数のストリップ導体パターンによって構成されている。複数のストリップ導体パターンの始端と終端は、それぞれ短絡されて別個の端子に接続されている。また、複数のストリップ導体パターンは、始端と終端の間における任意の位置でビア(スルーホール)によって短絡されている。
【0005】
また、引用文献2には、複数のストリップ状の線路電極を、誘電体層を介して積層すると共に、ビアホール(スルーホール)によって接続して構成された伝送線路が記載されている。
【0006】
【特許文献1】特開2002−217656号公報
【特許文献2】特開2000−59113号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
高周波信号を処理するための高周波モジュールにおいて、信号伝送路中のスルーホールはインダクタンスを有する。そのため、スルーホールを含む信号伝送路を有する高周波モジュールでは、スルーホールに起因して発生するインダクタンスの大きさに応じて、高周波モジュールの特性が変化するという問題点がある。
【0008】
特に、積層基板の上面に搭載された素子と積層基板の底面に配置された端子とを、スルーホールを含む信号伝送路によって接続する場合には、信号伝送路が長くなるため、信号伝送路のインダクタンスも大きくなる。ここで、積層基板の上面に搭載された素子は、予め、端子を介して接続される外部回路との間でインピーダンスの整合がとれるように設計される場合が多い。この場合、積層基板の上面に搭載された素子と積層基板の底面に配置された端子とを、スルーホールを含む信号伝送路によって接続すると、スルーホールに起因して発生するインダクタンスによって、素子と外部回路との間のインピーダンスの整合がとれなくなる場合が生じるという問題が発生する。
【0009】
また、特に、複数の回路要素を、スルーホールを含む信号伝送路を介して端子に接続する場合には、その信号伝送路の形態によって信号伝送路のインダクタンスが大きく変化しやすく、高周波モジュールの特性が変化しやすいという問題点がある。
【0010】
本発明はかかる問題点に鑑みてなされたもので、その目的は、積層基板を備えると共に、複数の回路要素と端子とを相互に接続する信号伝送路を含む高周波モジュールであって、信号伝送路のインダクタンスを抑制できるようにした高周波モジュールを提供することにある。
【課題を解決するための手段】
【0011】
本発明の第1の高周波モジュールは、積層基板を備えている。積層基板は、交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第1および第2の面と、第1の面に配置された端子とを有している。複数の導体層は、複数の回路要素を接続するための第1の導体層と、第1の導体層よりも第1の面に近い位置に配置され、端子に接続された第2の導体層とを含んでいる。積層基板は、更に、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成され、第1の導体層と第2の導体層とを接続する並列の複数の信号経路を有している。
【0012】
本発明の第1の高周波モジュールでは、複数の回路要素と端子は、第1の導体層と、並列の複数の信号経路と、第2の導体層とを介して接続される。
【0013】
本発明の第1の高周波モジュールは、更に、複数の回路要素として、第2の面に搭載された複数の素子を備え、第1の導体層は複数の素子を接続するものであってもよい。
【0014】
また、本発明の第1の高周波モジュールにおいて、積層基板は、更に、第2の導体層と端子とを接続するための1つ以上のスルーホールを有していてもよい。
【0015】
本発明の第2の高周波モジュールは、アンテナに接続されるアンテナ端子と、受信信号を出力する受信信号端子と、送信信号が入力される送信信号端子と、アンテナ端子と受信信号端子および送信信号端子との間に配置され、受信信号と送信信号を分離する分離回路と、分離回路と受信信号端子との間に設けられたフィルタと、フィルタと受信信号端子とに接続され、受信信号端子に接続される外部回路とフィルタとのインピーダンス整合のための整合用素子と、上記各要素を一体化する積層基板とを備えている。
【0016】
本発明の第2の高周波モジュールにおいて、積層基板は、交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第1および第2の面とを有している。受信信号端子は第1の面に配置されている。フィルタと整合用素子は第2の面に搭載されている。複数の導体層は、フィルタと整合用素子を接続するための第1の導体層と、第1の導体層よりも第1の面に近い位置に配置され、受信信号端子に接続された第2の導体層とを含んでいる。積層基板は、更に、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成され、第1の導体層と第2の導体層とを接続する並列の複数の信号経路を有している。
【0017】
本発明の第2の高周波モジュールでは、積層基板の第2の面に搭載されたフィルタおよび整合用素子と積層基板の第1の面に配置された端子は、第1の導体層と、並列の複数の信号経路と、第2の導体層とを介して接続される。
【0018】
本発明の第2の高周波モジュールにおいて、フィルタは、弾性波素子を用いて構成されていてもよい。
【0019】
また、本発明の第2の高周波モジュールにおいて、積層基板は、更に、第2の導体層と受信信号端子とを接続するための1つ以上のスルーホールを有していてもよい。
【発明の効果】
【0020】
本発明の第1の高周波モジュールでは、複数の回路要素と端子は、第1の導体層と、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成された並列の複数の信号経路と、第2の導体層とを介して接続される。本発明によれば、複数の回路要素と端子とを相互に接続する信号伝送路が、並列の複数の信号経路を含むことにより、信号伝送路のインダクタンスを抑制することができるという効果を奏する。
【0021】
本発明の第2の高周波モジュールでは、積層基板の第2の面に搭載されたフィルタおよび整合用素子と積層基板の第1の面に配置された端子は、第1の導体層と、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成された並列の複数の信号経路と、第2の導体層とを介して接続される。本発明によれば、フィルタ、整合用素子および端子とを相互に接続する信号伝送路が、並列の複数の信号経路を含むことにより、信号伝送路のインダクタンスを抑制することができるという効果を奏する。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施の形態について図面を参照して詳細に説明する。本発明の一実施の形態に係る高周波モジュールは、4つの周波数帯域に対応可能な携帯電話機におけるフロントエンドモジュールとして用いられるものである。具体的には、本実施の形態に係る高周波モジュールは、AGSM(American Global System for Mobile Communications)方式の送信信号および受信信号と、EGSM(Extended Global System for Mobile Communications)方式の送信信号および受信信号と、DCS(Digital Cellular System)方式の送信信号および受信信号と、PCS(Personal Communications Service)方式の送信信号および受信信号とを処理する。
【0023】
AGSM方式の送信信号の周波数帯域は824MHz〜849MHzである。AGSM方式の受信信号の周波数帯域は869MHz〜894MHzである。EGSM方式の送信信号の周波数帯域は880MHz〜915MHzである。EGSM方式の受信信号の周波数帯域は925MHz〜960MHzである。DCS方式の送信信号の周波数帯域は1710MHz〜1785MHzである。DCS方式の受信信号の周波数帯域は1805MHz〜1880MHzである。PCS方式の送信信号の周波数帯域は1850MHz〜1910MHzである。PCS方式の受信信号の周波数帯域は1930MHz〜1990MHzである。
【0024】
図1は、本実施の形態に係る高周波モジュールの回路構成を示すブロック図である。本実施の形態に係る高周波モジュール1は、アンテナ端子ANTと、2つのAGSM受信信号端子Rx11,Rx12と、2つのEGSM受信信号端子Rx21,Rx22と、2つのDCS受信信号端子Rx31,Rx32と、2つのPCS受信信号端子Rx41,Rx42と、送信信号端子Tx1,Tx2と、制御端子Vc1,Vc2とを備えている。
【0025】
アンテナ端子ANTは、アンテナ101に接続される。AGSM受信信号端子Rx11,Rx12は、平衡信号の状態のAGSM方式の受信信号を出力する。EGSM受信信号端子Rx21,Rx22は、平衡信号の状態のEGSM方式の受信信号を出力する。DCS受信信号端子Rx31,Rx32は、平衡信号の状態のDCS方式の受信信号を出力する。PCS受信信号端子Rx41,Rx42は、平衡信号の状態のPCS方式の受信信号を出力する。
【0026】
送信信号端子Tx1には、AGSM方式の送信信号とEGSM方式の送信信号とが入力される。送信信号端子Tx2には、DCS方式の送信信号とPCS方式の送信信号とが入力される。制御端子Vc1には、第1の制御信号が入力される。制御端子Vc2には、第2の制御信号が入力される。
【0027】
端子ANT,Rx11,Rx12,Rx21,Rx22,Rx31,Rx32,Rx41,Rx42,Tx1,Tx2,Vc1,Vc2は、外部回路に接続されるようになっている。
【0028】
高周波モジュール1は、更に、ダイプレクサ10と、2つのスイッチ回路20,50と、2つのローパスフィルタ(以下、LPFとも記す。)30,60と、2つの位相回路40,70と、AGSM受信用SAWフィルタ111と、EGSM受信用SAWフィルタ113と、DCS受信用SAWフィルタ115と、PCS受信用SAWフィルタ117と、4つの整合回路112,114,116,118とを備えている。ダイプレクサ10は、アンテナ端子ANTおよびスイッチ回路20,50に接続されている。
【0029】
スイッチ回路20は、3つのポートP1〜P3を有している。ポートP1はダイプレクサ10に接続されている。ポートP2はLPF30に接続されている。ポートP3は位相回路40に接続されている。また、スイッチ回路20は、制御端子Vc1に接続されている。そして、スイッチ回路20は、制御端子Vc1からの第1の制御信号の状態に応じて、ポートP2またはポートP3を選択的にポートP1に接続する。
【0030】
スイッチ回路50は、3つのポートP4〜P6を有している。ポートP4はダイプレクサ10に接続されている。ポートP5はLPF60に接続されている。ポートP6は位相回路70に接続されている。また、スイッチ回路50は、制御端子Vc2に接続されている。そして、スイッチ回路50は、制御端子Vc2からの第2の制御信号の状態に応じて、ポートP5またはポートP6を選択的にポートP4に接続する。
【0031】
LPF30は、スイッチ回路20のポートP2と送信信号端子Tx1との間に挿入されている。LPF30は、AGSM方式の送信信号およびEGSM方式の送信信号に含まれる高調波成分を除去する。
【0032】
LPF60は、スイッチ回路50のポートP5と送信信号端子Tx2との間に挿入されている。LPF60は、DCS方式の送信信号およびPCS方式の送信信号に含まれる高調波成分を除去する。
【0033】
位相回路40は、スイッチ回路20のポートP3とAGSM受信用SAWフィルタ111とEGSM受信用SAWフィルタ113とに接続されている。位相回路40は、ポートP3からのAGSM方式の受信信号がSAWフィルタ111に送られ、ポートP3からのEGSM方式の受信信号がSAWフィルタ113に送られるように、ポートP3とSAWフィルタ111との間の信号経路とポートP3とSAWフィルタ113との間の信号経路のそれぞれにおけるインピーダンス特性を調整する。
【0034】
位相回路70は、スイッチ回路50のポートP6とDCS受信用SAWフィルタ115とPCS受信用SAWフィルタ117とに接続されている。位相回路70は、ポートP6からのDCS方式の受信信号がSAWフィルタ115に送られ、ポートP6からのPCS方式の受信信号がSAWフィルタ117に送られるように、ポートP6とSAWフィルタ115との間の信号経路とポートP6とSAWフィルタ117との間の信号経路のそれぞれにおけるインピーダンス特性を調整する。
【0035】
SAWフィルタ111,113,115,117は、いずれも、弾性波素子としての弾性表面波(SAW)素子を用いて構成されたバンドパスフィルタである。なお、SAWフィルタ111,113,115,117の代わりに、弾性波素子としてのバルク弾性波素子を用いて構成されたフィルタを設けてもよい。弾性表面波素子が圧電体の表面を伝播する音波(弾性表面波)を利用しているのに対し、バルク弾性波素子は、圧電体内部を伝播する音波(バルク弾性波)を利用するものである。
【0036】
SAWフィルタ111,113,115,117は、いずれも、不平衡信号が入力される1つの入力端と平衡信号を出力する2つの出力端とを有している。SAWフィルタ111の入力端は位相回路40に接続され、SAWフィルタ111の2つの出力端は整合回路112を介して受信信号端子Rx11,Rx12に接続されている。SAWフィルタ113の入力端は位相回路40に接続され、SAWフィルタ113の2つの出力端は整合回路114を介して受信信号端子Rx21,Rx22に接続されている。SAWフィルタ115の入力端は位相回路70に接続され、SAWフィルタ115の2つの出力端は整合回路116を介して受信信号端子Rx31,Rx32に接続されている。SAWフィルタ117の入力端は位相回路70に接続され、SAWフィルタ117の2つの出力端は整合回路118を介して受信信号端子Rx41,Rx42に接続されている。
【0037】
SAWフィルタ111は、AGSM方式の受信信号を通過させ、AGSM方式の受信信号の周波数帯域外の周波数の信号を遮断する。SAWフィルタ113は、EGSM方式の受信信号を通過させ、EGSM方式の受信信号の周波数帯域外の周波数の信号を遮断する。SAWフィルタ115は、DCS方式の受信信号を通過させ、DCS方式の受信信号の周波数帯域外の周波数の信号を遮断する。SAWフィルタ117は、PCS方式の受信信号を通過させ、PCS方式の受信信号の周波数帯域外の周波数の信号を遮断する。また、SAWフィルタ111,113,115,117は、いずれも、入力端に入力される不平衡信号を平衡信号に変換して出力端より出力する機能を有している。
【0038】
整合回路112は、端子Rx11,Rx12に接続される外部回路とSAWフィルタ111とのインピーダンスの整合をとるための回路である。整合回路114は、端子Rx21,Rx22に接続される外部回路とSAWフィルタ113とのインピーダンスの整合をとるための回路である。整合回路116は、端子Rx31,Rx32に接続される外部回路とSAWフィルタ115とのインピーダンスの整合をとるための回路である。整合回路118は、端子Rx41,Rx42に接続される外部回路とSAWフィルタ117とのインピーダンスの整合をとるための回路である。
【0039】
次に、図2を参照して、図1に示した高周波モジュール1の回路構成について詳しく説明する。図2は、高周波モジュール1の回路構成を示す回路図である。
【0040】
ダイプレクサ10は、インダクタ11,15と、キャパシタ12,13,14,16とを有している。インダクタ11およびキャパシタ12,13の各一端はアンテナ端子ANTに接続されている。インダクタ11およびキャパシタ12の各他端はスイッチ回路20のポートP1に接続されている。キャパシタ14の一端はキャパシタ13の他端に接続されている。キャパシタ14の他端はスイッチ回路50のポートP4に接続されている。インダクタ15の一端はキャパシタ13の他端に接続されている。インダクタ15の他端は、キャパシタ16を介して接地されている。
【0041】
インダクタ11およびキャパシタ12は、AGSM方式の信号およびEGSM方式の信号を通過させ、DCS方式の信号およびPCS方式の信号を遮断するローパスフィルタを構成する。キャパシタ13,14,16およびインダクタ15は、DCS方式の信号およびPCS方式の信号を通過させ、AGSM方式の信号およびEGSM方式の信号を遮断するバンドパスフィルタを構成する。
【0042】
スイッチ回路20は、ポートP1〜P3と、インダクタ21,25と、キャパシタ22〜24と、抵抗器R1と、ダイオードD1,D2とを有している。インダクタ21およびキャパシタ24の各一端およびダイオードD1のアノードは、ポートP1に接続されている。キャパシタ24の他端は接地されている。ダイオードD1のカソードおよびインダクタ25の一端は、ポートP2に接続されている。インダクタ25の他端は接地されている。インダクタ21の他端およびダイオードD2のカソードは、ポートP3に接続されている。ダイオードD2のアノードは、抵抗器R1の一端に接続されていると共に、キャパシタ22を介して接地されている。抵抗器R1の他端は制御端子Vc1に接続されていると共に、キャパシタ23を介して接地されている。
【0043】
LPF30は、インダクタ31と、キャパシタ32〜34とを有している。インダクタ31およびキャパシタ33,34の各一端は、送信信号端子Tx1に接続されている。インダクタ31およびキャパシタ33の各他端およびキャパシタ32の一端は、スイッチ回路20のポートP2に接続されている。キャパシタ32,34の各他端は接地されている。
【0044】
位相回路40は、キャパシタ41,42,44,45と、インダクタ43,46とを有している。キャパシタ41,42の各一端は、スイッチ回路20のポートP3に接続されている。インダクタ43の一端はキャパシタ42の他端に接続されている。インダクタ43の他端およびキャパシタ44の一端は、SAWフィルタ111の入力端に接続されている。キャパシタ44の他端は接地されている。キャパシタ45の一端はキャパシタ42の他端に接続されている。キャパシタ45の他端およびインダクタ46の一端は、SAWフィルタ113の入力端に接続されている。インダクタ46の他端は接地されている。
【0045】
本実施の形態では、SAWフィルタ111,113は、これらを複合した1つの部品であるデュアルSAWフィルタ121に含まれている。デュアルSAWフィルタ121は、6つのポートP11〜P16および図示しない4つのグランド用ポートを有している。ポートP11はSAWフィルタ111の入力端に接続されている。ポートP12,P13はSAWフィルタ111の2つの出力端に接続されている。また、ポートP12,P13は受信信号端子Rx11,Rx12に接続されている。ポートP14はSAWフィルタ113の入力端に接続されている。ポートP15,P16はSAWフィルタ113の2つの出力端に接続されている。また、ポートP15,P16は受信信号端子Rx21,Rx22に接続されている。位相回路40におけるインダクタ43の他端およびキャパシタ44の一端は、ポートP11を介してSAWフィルタ111の入力端に接続されている。位相回路40におけるキャパシタ45の他端およびインダクタ46の一端は、ポートP14を介してSAWフィルタ113の入力端に接続されている。
【0046】
整合回路112は、インダクタ81を有している。インダクタ81の一端は、ポートP12を介してSAWフィルタ111の一方の出力端に接続されていると共に、受信信号端子Rx11に接続されている。インダクタ81の他端は、ポートP13を介してSAWフィルタ111の他方の出力端に接続されていると共に、受信信号端子Rx12に接続されている。
【0047】
整合回路114は、インダクタ82を有している。インダクタ82の一端は、ポートP15を介してSAWフィルタ113の一方の出力端に接続されていると共に、受信信号端子Rx21に接続されている。インダクタ82の他端は、ポートP16を介してSAWフィルタ113の他方の出力端に接続されていると共に、受信信号端子Rx22に接続されている。
【0048】
スイッチ回路50は、ポートP4〜P6と、インダクタ51,55,57と、キャパシタ52〜54,56と、抵抗器R2と、ダイオードD3,D4とを有している。インダクタ51およびキャパシタ54,56の各一端とダイオードD3のアノードは、ポートP4に接続されている。キャパシタ54の他端は接地されている。ダイオードD4のカソードおよびインダクタ55の一端は、ポートP5に接続されている。インダクタ55の他端は接地されている。インダクタ51の他端およびダイオードD4のカソードは、ポートP6に接続されている。ダイオードD4のアノードは、抵抗器R2の一端に接続されていると共に、キャパシタ52を介して接地されている。抵抗器R2の他端は制御端子Vc2に接続されていると共に、キャパシタ53を介して接地されている。インダクタ57の一端はキャパシタ56の他端に接続されている。インダクタ57の他端はポートP5に接続されている。
【0049】
LPF60は、インダクタ61,65と、キャパシタ62〜64,66,67とを有している。インダクタ65およびキャパシタ66,67の各一端は、送信信号端子Tx2に接続されている。インダクタ61およびキャパシタ62,63の各一端は、スイッチ回路50のポートP5に接続されている。インダクタ61,65およびキャパシタ63,66の各他端は、互いに接続されていると共に、キャパシタ64を介して接地されている。キャパシタ62,67の各他端は接地されている。
【0050】
位相回路70は、キャパシタ71,72,74,75と、インダクタ73,76とを有している。キャパシタ71,72の各一端は、スイッチ回路50のポートP6に接続されている。インダクタ73の一端はキャパシタ72の他端に接続されている。インダクタ73の他端およびキャパシタ74の一端は、SAWフィルタ115の入力端に接続されている。キャパシタ74の他端は接地されている。キャパシタ75の一端はキャパシタ72の他端に接続されている。キャパシタ75の他端およびインダクタ76の一端は、SAWフィルタ117の入力端に接続されている。インダクタ76の他端は接地されている。
【0051】
本実施の形態では、SAWフィルタ115,117は、これらを複合した1つの部品であるデュアルSAWフィルタ122に含まれている。デュアルSAWフィルタ122は、6つのポートP21〜P26および図示しない4つのグランド用ポートを有している。ポートP21はSAWフィルタ115の入力端に接続されている。ポートP22,P23はSAWフィルタ115の2つの出力端に接続されている。また、ポートP22,P23は受信信号端子Rx31,Rx32に接続されている。ポートP24はSAWフィルタ117の入力端に接続されている。ポートP25,P26はSAWフィルタ117の2つの出力端に接続されている。また、ポートP25,P26は受信信号端子Rx41,Rx42に接続されている。位相回路70におけるインダクタ73の他端およびキャパシタ74の一端は、ポートP21を介してSAWフィルタ115の入力端に接続されている。位相回路70におけるキャパシタ75の他端およびインダクタ76の一端は、ポートP24を介してSAWフィルタ117の入力端に接続されている。
【0052】
整合回路116は、インダクタ83を有している。インダクタ83の一端は、ポートP22を介してSAWフィルタ115の一方の出力端に接続されていると共に、受信信号端子Rx31に接続されている。インダクタ83の他端は、ポートP23を介してSAWフィルタ115の他方の出力端に接続されていると共に、受信信号端子Rx32に接続されている。
【0053】
整合回路118は、インダクタ84を有している。インダクタ84の一端は、ポートP25を介してSAWフィルタ117の一方の出力端に接続されていると共に、受信信号端子Rx41に接続されている。インダクタ84の他端は、ポートP26を介してSAWフィルタ117の他方の出力端に接続されていると共に、受信信号端子Rx42に接続されている。
【0054】
高周波モジュール1では、アンテナ端子ANTに入力されたAGSM方式の受信信号は、ダイプレクサ10、スイッチ回路20、位相回路40、SAWフィルタ111および整合回路112を通過して、受信信号端子Rx11,Rx12に送られる。アンテナ端子ANTに入力されたEGSM方式の受信信号は、ダイプレクサ10、スイッチ回路20、位相回路40、SAWフィルタ113および整合回路114を通過して、受信信号端子Rx21,Rx22に送られる。アンテナ端子ANTに入力されたDCS方式の受信信号は、ダイプレクサ10、スイッチ回路50、位相回路70、SAWフィルタ115および整合回路116を通過して、受信信号端子Rx31,Rx32に送られる。アンテナ端子ANTに入力されたPCS方式の受信信号は、ダイプレクサ10、スイッチ回路50、位相回路70、SAWフィルタ117および整合回路118を通過して、受信信号端子Rx41,Rx42に送られる。送信信号端子Tx1に入力されたAGSM方式の送信信号またはEGSM方式の送信信号は、LPF30、スイッチ回路20およびダイプレクサ10を通過して、アンテナ端子ANTに送られる。送信信号端子Tx2に入力されたDCS方式の送信信号またはPCS方式の送信信号は、LPF60、スイッチ回路50およびダイプレクサ10を通過して、アンテナ端子ANTに送られる。
【0055】
ダイプレクサ10およびスイッチ回路20,50は、AGSM方式またはEGSM方式の受信信号と、AGSM方式またはEGSM方式の送信信号と、DCS方式またはPCS方式の受信信号と、DCS方式またはPCS方式の送信信号とを分離する。ダイプレクサ10およびスイッチ回路20,50は、本発明における分離回路に対応する。
【0056】
次に、図3および図4を参照して、高周波モジュール1の構造について説明する。図3は、高周波モジュール1の平面図である。図4は、高周波モジュール1の外観を示す斜視図である。図3および図4に示したように、高周波モジュール1は、高周波モジュール1の上記各要素を一体化する積層基板200を備えている。積層基板200は、交互に積層された複数の誘電体層と複数の導体層とを有している。また、積層基板200は、積層方向における両側に配置された底面200aおよび上面200bと、底面200aと上面200bとを連結する4つの側面とを有し、直方体形状をなしている。底面200aは、本発明における積層基板の第1の面に対応し、上面200bは、本発明における積層基板の第2の面に対応する。
【0057】
高周波モジュール1における回路は、積層基板200の内部または表面上の導体層と、積層基板200の上面200bに搭載された素子とを用いて構成されている。ここでは、一例として、図2におけるデュアルSAWフィルタ121,122、ダイオードD1〜D4、抵抗器R1,R2およびインダクタ25,46,55,57,81〜84が、積層基板200の上面200bに搭載されているものとする。積層基板200は、例えば低温同時焼成セラミック多層基板になっている。
【0058】
積層基板200の底面200aには、端子ANT,Rx11,Rx12,Rx21,Rx22,Rx31,Rx32,Rx41,Rx42,Tx1,Tx2,Vc1,Vc2と、後述する複数のグランド端子が配置されている。
【0059】
次に、図5ないし図21を参照して、積層基板200の構成の一例について説明する。図5ないし図20は、それぞれ、上から1層目ないし16層目(最下層)の誘電体層の上面を示している。図21は、上から16層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図5ないし図20において、丸印はスルーホールを表している。
【0060】
図5に示した1層目の誘電体層201の上面には、デュアルSAWフィルタ121の各ポートP11〜P16および図示しない4つのグランド用ポートが接続される10個の導体層401〜410と、デュアルSAWフィルタ122の各ポートP21〜P26および図示しない4つのグランド用ポートが接続される10個の導体層501〜510とが形成されている。誘電体層201の上面には、更に、導体層221〜225,301,411〜417,421〜424,511〜519,521〜524が形成されている。
【0061】
デュアルSAWフィルタ121のポートP11,P12,P13,P14,P15,P16は、それぞれ、導体層404,409,410,401,407,408に接続されている。導体層402,403,405,406には、デュアルSAWフィルタ121の図示しない4つのグランド用ポートが接続されている。
【0062】
デュアルSAWフィルタ122のポートP21,P22,P23,P24,P25,P26は、それぞれ、導体層504,509,510,501,507,508に接続されている。導体層502,503,505,506には、デュアルSAWフィルタ122の図示しない4つのグランド用ポートが接続されている。
【0063】
ダイオードD1のアノードは導体層301に接続され、ダイオードD1のカソードは導体層411に接続されている。ダイオードD2のアノードは導体層415に接続され、ダイオードD2のカソードは導体層416に接続されている。ダイオードD3のアノードは導体層513に接続され、ダイオードD3のカソードは導体層514に接続されている。ダイオードD4のアノードは導体層515に接続され、ダイオードD4のカソードは導体層516に接続されている。抵抗器R1の一端は導体層413に接続され、抵抗器R1の他端は導体層414に接続されている。抵抗器R2の一端は導体層511に接続され、抵抗器R2の他端は導体層512に接続されている。
【0064】
インダクタ25の一端は導体層223に接続され、インダクタ25の他端は導体層412に接続されている。インダクタ46の一端は導体層225に接続され、インダクタ46の他端は導体層417に接続されている。インダクタ55の一端は導体層224に接続され、インダクタ55の他端は導体層519に接続されている。インダクタ57の一端は導体層517に接続され、インダクタ57の他端は導体層518に接続されている。インダクタ81の一端は導体層423に接続され、インダクタ81の他端は導体層424に接続される。インダクタ82の一端は導体層421に接続され、インダクタ82の他端は導体層422に接続されている。インダクタ83の一端は導体層523に接続され、インダクタ83の他端は導体層524に接続されている。インダクタ84の一端は導体層521に接続され、インダクタ84の他端は導体層522に接続されている。
【0065】
誘電体層201には、それぞれ導体層407,421,408,422,409,423,410,424に接続されたスルーホールh11,h12,h13,h14,h15,h16,h17,h18が形成されている。なお、誘電体層201には、符号を付したスルーホール以外にも、図5に示したように多数のスルーホールが形成されている。
【0066】
図6に示した2層目の誘電体層202の上面には、キャパシタ用導体層303,430および導体層227〜233,304,426〜429,431〜434,526〜528,531〜534が形成されている。導体層528は、インダクタ構成部528aとキャパシタ構成部528bとを有している。
【0067】
導体層303は、図2におけるキャパシタ14,56の各一部を構成する。導体層303には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層513が接続されている。導体層430は、図2におけるキャパシタ45の一部を構成する。導体層430には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層401,417が接続されている。導体層528のキャパシタ構成部528bは、図2におけるキャパシタ75の一部を構成する。導体層528には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層501が接続されている。導体層528のインダクタ構成部528aは、図2におけるインダクタ76の一部を構成する。
【0068】
導体層227には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層222,223が接続されている。導体層228には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層222,224が接続されている。導体層229には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層502,503,506が接続されている。導体層230には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層402,403が接続されている。導体層231には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層221,505が接続されている。導体層232には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層225,405が接続されている。導体層233には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層222,406が接続されている。
【0069】
導体層304には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層301が接続されている。導体層426には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層411,412が接続されている。導体層427には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層414,415が接続されている。導体層428には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層413が接続されている。導体層429には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層416が接続されている。
【0070】
導体層431には、それぞれスルーホールh11,h12を介して、図5に示した導体層407,421が接続されている。また、導体層431には、誘電体層202に形成されたスルーホールh21,h22が接続されている。導体層432には、それぞれスルーホールh13,h14を介して、図5に示した導体層408,422が接続されている。また、導体層432には、誘電体層202に形成されたスルーホールh23,h24が接続されている。導体層433には、それぞれスルーホールh15,h16を介して、図5に示した導体層409,423が接続されている。また、導体層433には、誘電体層202に形成されたスルーホールh25,h26が接続されている。導体層434には、それぞれスルーホールh17,h18を介して、図5に示した導体層410,424が接続されている。また、導体層434には、誘電体層202に形成されたスルーホールh27,h28が接続されている。
【0071】
導体層526には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層512,515が接続されている。導体層527には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層514,518,519が接続されている。導体層531には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層507,521が接続されている。導体層532には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層508,522が接続されている。導体層533には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層509,523が接続されている。導体層534には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層510,524が接続されている。
【0072】
なお、誘電体層202には、符号を付したスルーホール以外にも、図6に示したように多数のスルーホールが形成されている。
【0073】
図7に示した3層目の誘電体層203の上面には、キャパシタ用導体層438,537,539、導体層235,236,306およびインダクタ用導体層307,436,437,536,538,540が形成されている。導体層306は、インダクタ構成部306aとキャパシタ構成部306bとを有している。導体層235,236には、誘電体層202に形成されたスルーホールを介して、図6に示した導体層230が接続されている。
【0074】
導体層306のキャパシタ構成部306bは、図6に示した導体層303の一部と共に図2におけるキャパシタ14を構成すると共に、図2におけるキャパシタ13の一部を構成する。導体層438は、図2におけるキャパシタ45の一部を構成する。導体層537は、図2におけるキャパシタ56の一部を構成する。導体層537には、誘電体層201,202に形成されたスルーホールを介して、図5に示した導体層517が接続されている。導体層539は、図2におけるキャパシタ75の一部を構成する。
【0075】
導体層306のインダクタ構成部306aは、図2におけるインダクタ15の一部を構成する。導体層307には、誘電体層202に形成されたスルーホールを介して、図6に示した導体層304が接続されている。導体層307は、図2におけるインダクタ11の一部を構成する。導体層436には、誘電体層202に形成されたスルーホールを介して、図6に示した導体層426が接続されている。導体層436は、図2におけるインダクタ31の一部を構成する。導体層437には、誘電体層202に形成されたスルーホールを介して、図6に示した導体層429が接続されている。導体層437は、図2におけるインダクタ21の一部を構成する。
【0076】
導体層536には、誘電体層201,202に形成されたスルーホールを介して、図5に示した導体層516が接続されている。導体層536は、図2におけるインダクタ51の一部を構成する。導体層538は、図2におけるインダクタ61,65の各一部を構成する。導体層540には、誘電体層202に形成されたスルーホールを介して、図6に示した導体層528が接続されている。導体層540は、図2におけるインダクタ76の一部を構成する。
【0077】
誘電体層203には、それぞれスルーホールh21,h22,h23,h24,h25,h26,h27,h28に接続されたスルーホールh31,h32,h33,h34,h35,h36,h37,h38が形成されている。なお、誘電体層203には、符号を付したスルーホール以外にも、図7に示したように多数のスルーホールが形成されている。
【0078】
図8に示した4層目の誘電体層204の上面には、キャパシタ用導体層310,442,543,546およびインダクタ用導体層309,311,440,441,443,542,544,545,547,548が形成されている。導体層310は、図7に示した導体層306のキャパシタ構成部306bと共に図2におけるキャパシタ13を構成する。導体層442は、図2におけるキャパシタ45の一部を構成する。導体層442には、誘電体層202,203に形成されたスルーホールを介して、図6に示した導体層430が接続されている。導体層543は、図2におけるキャパシタ56の一部を構成する。導体層543には、誘電体層202,203に形成されたスルーホールを介して、図6に示した導体層303が接続されている。導体層546は、図2におけるキャパシタ75の一部を構成する。導体層546には、誘電体層202,203に形成されたスルーホールを介して、図6に示した導体層528が接続されている。
【0079】
導体層309には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層306が接続されている。導体層309は、図2におけるインダクタ15の一部を構成する。導体層311には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層307が接続されている。導体層311は、図2におけるインダクタ11の一部を構成する。導体層440には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層436が接続されている。導体層440は、図2におけるインダクタ31の一部を構成する。導体層441には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層437が接続されている。導体層441は、図2におけるインダクタ21の一部を構成する。導体層443には、誘電体層201〜203に形成されたスルーホールを介して、図5に示した導体層404が接続されている。導体層443は、図2におけるインダクタ43の一部を構成する。
【0080】
導体層542には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層536が接続されている。導体層542は、図2におけるインダクタ51の一部を構成する。導体層544,545には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層538が接続されている。導体層544,545は、それぞれ、図2におけるインダクタ61,65の一部を構成する。導体層547には、誘電体層201〜203に形成されたスルーホールを介して、図5に示した導体層504が接続されている。導体層547は、図2におけるインダクタ73の一部を構成する。導体層548には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層540が接続されている。導体層548は、図2におけるインダクタ76の一部を構成する。
【0081】
誘電体層204には、それぞれスルーホールh31,h32,h33,h34,h35,h36,h37,h38に接続されたスルーホールh41,h42,h43,h44,h45,h46,h47,h48が形成されている。なお、誘電体層204には、符号を付したスルーホール以外にも、図8に示したように多数のスルーホールが形成されている。
【0082】
図9に示した5層目の誘電体層205の上面には、キャパシタ用導体層447,551,554、導体層449〜452およびインダクタ用導体層313,314,445,446,448,550,552,553,555,556が形成されている。導体層447は、導体層430,438,442と共に、図2におけるキャパシタ45を構成する。導体層447には、誘電体層203,204に形成されたスルーホールを介して、図7に示した導体層438が接続されている。導体層551は、図2におけるキャパシタ56の一部を構成する。導体層551には、誘電体層203,204に形成されたスルーホールを介して、図7に示した導体層537が接続されている。導体層554は、導体層528のキャパシタ構成部528bおよび導体層539,546と共に、図2におけるキャパシタ75を構成する。導体層554には、誘電体層203,204に形成されたスルーホールを介して、図7に示した導体層539が接続されている。
【0083】
導体層449には、スルーホールh21,h22,h31,h32,h41,h42を介して、図6に示した導体層431が接続されている。また、導体層449には、誘電体層205に形成されたスルーホールh51が接続されている。導体層450には、スルーホールh23,h24,h33,h34,h43,h44を介して、図6に示した導体層432が接続されている。また、導体層450には、誘電体層205に形成されたスルーホールh52が接続されている。導体層451には、スルーホールh25,h26,h35,h36,h45,h46を介して、図6に示した導体層433が接続されている。また、導体層451には、誘電体層205に形成されたスルーホールh53が接続されている。導体層452には、スルーホールh27,h28,h37,h38,h47,h48を介して、図6に示した導体層434が接続されている。また、導体層452には、誘電体層205に形成されたスルーホールh54が接続されている。
【0084】
導体層313には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層309が接続されている。導体層313は、図2におけるインダクタ15の一部を構成する。導体層314には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層311が接続されている。導体層314は、図2におけるインダクタ11の一部を構成する。導体層445には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層440が接続されている。導体層445は、図2におけるインダクタ31の一部を構成する。導体層446には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層441が接続されている。導体層446は、図2におけるインダクタ21の一部を構成する。導体層448には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層443が接続されている。導体層448は、図2におけるインダクタ43の一部を構成する。
【0085】
導体層550には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層542が接続されている。導体層550は、図2におけるインダクタ51の一部を構成する。導体層552には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層544が接続されている。導体層552は、図2におけるインダクタ61の一部を構成する。導体層553には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層545が接続されている。図2におけるインダクタ65は、導体層538の一部および導体層545,553によって構成されている。導体層555には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層547が接続されている。導体層555は、図2におけるインダクタ73の一部を構成する。導体層556には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層548が接続されている。導体層556は、図2におけるインダクタ76の一部を構成する。
【0086】
なお、誘電体層205には、符号を付したスルーホール以外にも、図9に示したように多数のスルーホールが形成されている。
【0087】
図10に示した6層目の誘電体層206の上面には、キャパシタ用導体層456,559、導体層561およびインダクタ用導体層316,317,454,455,457,558,560,562,563が形成されている。導体層456は、図2におけるキャパシタ42の一部を構成する。導体層456には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層447が接続されている。導体層559は、図2におけるキャパシタ56の一部を構成する。導体層559には、誘電体層204,205に形成されたスルーホールを介して、図8に示した導体層543が接続されている。導体層561には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層553が接続されている。
【0088】
導体層316には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層313が接続されている。図2におけるインダクタ15は、導体層306のインダクタ構成部306aおよび導体層309,313,316によって構成されている。導体層317には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層314が接続されている。導体層317は、図2におけるインダクタ11の一部を構成する。導体層454には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層445が接続されている。導体層454は、図2におけるインダクタ31の一部を構成する。導体層455には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層446が接続されている。導体層455は、図2におけるインダクタ21の一部を構成する。導体層457には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層448が接続されている。導体層457は、図2におけるインダクタ43の一部を構成する。
【0089】
導体層558には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層550が接続されている。導体層558は、図2におけるインダクタ51の一部を構成する。導体層560には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層552が接続されている。図2におけるインダクタ61は、導体層538の他の一部および導体層544,552,560によって構成されている。導体層562には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層555が接続されている。導体層562は、図2におけるインダクタ73の一部を構成する。導体層563には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層556が接続されている。導体層563は、図2におけるインダクタ76の一部を構成する。
【0090】
誘電体層206には、それぞれスルーホールh51,h52,h53,h54に接続されたスルーホールh61,h62,h63,h64が形成されている。なお、誘電体層206には、符号を付したスルーホール以外にも、図10に示したように多数のスルーホールが形成されている。
【0091】
図11に示した7層目の誘電体層207の上面には、キャパシタ用導体層461,566、導体層319,567およびインダクタ用導体層320,459,460,462,565,568,569が形成されている。導体層461は、図2におけるキャパシタ42の一部を構成する。導体層461には、誘電体層202〜206に形成されたスルーホールを介して、図6に示した導体層429が接続されている。導体層566は、図2におけるキャパシタ56の一部を構成する。導体層566には、誘電体層205,206に形成されたスルーホールを介して、図9に示した導体層551が接続されている。
【0092】
導体層319には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層316が接続されている。導体層567には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層560が接続されている。また、導体層567には、誘電体層202〜206に形成されたスルーホールを介して、図6に示した導体層527が接続されている。導体層320には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層317が接続されている。図2におけるインダクタ11は、導体層307,311,314,317,320によって構成されている。
【0093】
導体層459には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層454が接続されている。図2におけるインダクタ31は、導体層436,440,445,454,459によって構成されている。導体層460には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層455が接続されている。導体層460は、図2におけるインダクタ21の一部を構成する。導体層462には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層457が接続されている。導体層462は、図2におけるインダクタ43の一部を構成する。
【0094】
導体層565には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層558が接続されている。また、導体層565には、誘電体層202〜206に形成されたスルーホールを介して、図6に示した導体層303が接続されている。図2におけるインダクタ51は、導体層536,542,550,558,565によって構成されている。導体層568には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層562が接続されている。図2におけるインダクタ73は、導体層547,555,562,568によって構成されている。導体層569には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層563が接続されている。導体層569は、図2におけるインダクタ76の一部を構成する。
【0095】
誘電体層207には、それぞれスルーホールh61,h62,h63,h64に接続されたスルーホールh71,h72,h73,h74が形成されている。なお、誘電体層207には、符号を付したスルーホール以外にも、図11に示したように多数のスルーホールが形成されている。
【0096】
図12に示した8層目の誘電体層208の上面には、キャパシタ用導体層571,572、導体層465〜469,573,575〜578およびインダクタ用導体層464,574が形成されている。導体層465は、インダクタ構成部465aとキャパシタ構成部465bとを有している。導体層571は、導体層303の他の一部および導体層537,543,551,559,566と共に、図2におけるキャパシタ56を構成する。導体層571には、誘電体層206,207に形成されたスルーホールを介して、図10に示した導体層559が接続されている。導体層572は、図2におけるキャパシタ72の一部を構成する。導体層572には、誘電体層203〜207に形成されたスルーホールを介して、図7に示した導体層536が接続されている。
【0097】
導体層465のキャパシタ構成部465bは、図2におけるキャパシタ42の一部を構成する。導体層465には、誘電体層207に形成されたスルーホールを介して、図11に示した導体層462が接続されている。また、導体層465には、誘電体層206,207に形成されたスルーホールを介して、図10に示した導体層456が接続されている。図2におけるインダクタ43は、導体層443,448,457,462および導体層465のインダクタ構成部465aによって構成されている。
【0098】
導体層466には、スルーホールh51,h61,h71を介して、図9に示した導体層449が接続されている。また、導体層466には、誘電体層208に形成されたスルーホールh81が接続されている。導体層467には、スルーホールh52,h62,h72を介して、図9に示した導体層450が接続されている。また、導体層467には、誘電体層208に形成されたスルーホールh82が接続されている。導体層468には、スルーホールh53,h63,h73を介して、図9に示した導体層451が接続されている。また、導体層468には、誘電体層208に形成されたスルーホールh83が接続されている。導体層469には、スルーホールh54,h64,h74を介して、図9に示した導体層452が接続されている。また、導体層469には、誘電体層208に形成されたスルーホールh84が接続されている。
【0099】
導体層573には、誘電体層207に形成されたスルーホールを介して、図11に示した導体層568が接続されている。導体層575には、誘電体層202〜207に形成されたスルーホールを介して、図6に示した導体層531が接続されている。導体層576には、誘電体層202〜207に形成されたスルーホールを介して、図6に示した導体層532が接続されている。導体層577には、誘電体層202〜207に形成されたスルーホールを介して、図6に示した導体層533が接続されている。導体層578には、誘電体層202〜207に形成されたスルーホールを介して、図6に示した導体層534が接続されている。
【0100】
導体層464には、誘電体層207に形成されたスルーホールを介して、図11に示した導体層460が接続されている。導体層464は、図2におけるインダクタ21の一部を構成する。導体層574には、誘電体層207に形成されたスルーホールを介して、図11に示した導体層569が接続されている。導体層574は、図2におけるインダクタ76の一部を構成する。
【0101】
なお、誘電体層208には、符号を付したスルーホール以外にも、図12に示したように多数のスルーホールが形成されている。
【0102】
図13に示した9層目の誘電体層209には、キャパシタ用導体層322,472,580〜582およびインダクタ用導体層471,583が形成されている。導体層322は、図2におけるキャパシタ12の一部を構成する。導体層322には、誘電体層207,208に形成されたスルーホールを介して、図11に示した導体層320が接続されている。また、導体層322には、誘電体層204〜208に形成されたスルーホールを介して、図8に示した導体層310が接続されている。導体層472は、図2におけるキャパシタ42の一部を構成する。導体層472には、誘電体層207,208に形成されたスルーホールを介して、図11に示した導体層461が接続されている。
【0103】
導体層580は、図2におけるキャパシタ63の一部を構成する。導体層580には、誘電体層207,208に形成されたスルーホールを介して、図11に示した導体層567が接続されている。導体層581は、図2におけるキャパシタ66の一部を構成する。導体層581には、誘電体層206〜208に形成されたスルーホールを介して、図10に示した導体層561が接続されている。導体層582は、図2におけるキャパシタ72の一部を構成する。導体層582には、誘電体層208に形成されたスルーホールを介して、図12に示した導体層573が接続されている。また、導体層582には、誘電体層205〜208に形成されたスルーホールを介して、図9に示した導体層554が接続されている。
【0104】
導体層471には、誘電体層208に形成されたスルーホールを介して、図12に示した導体層464が接続されている。図2におけるインダクタ21は、導体層437,441,446,455,460,464,471によって構成されている。導体層583には、誘電体層208に形成されたスルーホールを介して、図12に示した導体層574が接続されている。図2におけるインダクタ76は、導体層528のインダクタ構成部528aおよび導体層540,548,556,563,569,574,583によって構成されている。
【0105】
誘電体層209には、それぞれスルーホールh81,h82,h83,h84に接続されたスルーホールh91,h92,h93,h94が形成されている。なお、誘電体層209には、符号を付したスルーホール以外にも、図13に示したように多数のスルーホールが形成されている。
【0106】
図14に示した10層目の誘電体層210には、キャパシタ用導体層324,474,475,585が形成されている。導体層324は、図13に示した導体層322と共に図2におけるキャパシタ12を構成する。導体層324には、誘電体層209に形成されたスルーホールを介して、図13に示した導体層471が接続されている。また、導体層324には、誘電体層202〜209に形成されたスルーホールを介して、図6に示した導体層304が接続されている。
【0107】
導体層474は、図2におけるキャパシタ33の一部を構成する。導体層475は、図2におけるキャパシタ42の一部を構成する。導体層475には、誘電体層208,209に形成されたスルーホールを介して、図12に示した導体層465が接続されている。導体層585は、図2におけるキャパシタ71の一部を構成する。また、導体層585は、導体層572,582と共に、図2におけるキャパシタ72を構成する。導体層585には、誘電体層208,209に形成されたスルーホールを介して、図12に示した導体層572が接続されている。
【0108】
誘電体層210には、それぞれスルーホールh91,h92,h93,h94に接続されたスルーホールh101,h102,h103,h104が形成されている。なお、誘電体層210には、符号を付したスルーホール以外にも、図14に示したように多数のスルーホールが形成されている。
【0109】
図15に示した11層目の誘電体層211には、キャパシタ用導体層477〜479,587,588が形成されている。導体層477は、図2におけるキャパシタ24の一部を構成する。導体層477には、誘電体層210に形成されたスルーホールを介して、図14に示した導体層324が接続されている。導体層478は、図14に示した導体層474と共に図2におけるキャパシタ33を構成すると共に、図2におけるキャパシタ32の一部を構成する。導体層478には、誘電体層203〜210に形成されたスルーホールを介して、図7に示した導体層436が接続されている。導体層479は、図2におけるキャパシタ41の一部を構成する。また、導体層479は、導体層456,461,472,475および導体層465のキャパシタ構成部465bと共に、図2におけるキャパシタ42を構成する。導体層479には、誘電体層209,210に形成されたスルーホールを介して、図13に示した導体層472が接続されている。
【0110】
導体層587は、図2におけるキャパシタ54の一部を構成する。導体層587には、誘電体層208〜210に形成されたスルーホールを介して、図12に示した導体層571が接続されている。導体層588は、図2におけるキャパシタ64の一部を構成する。また、導体層588は、導体層580,581の各々と共に図2におけるキャパシタ63,66を構成する。導体層588には、誘電体層203〜210に形成されたスルーホールを介して、図7に示した導体層538が接続されている。
【0111】
誘電体層211には、それぞれスルーホールh101,h102,h103,h104に接続されたスルーホールh111,h112,h113,h114が形成されている。なお、誘電体層211には、符号を付したスルーホール以外にも、図15に示したように多数のスルーホールが形成されている。
【0112】
図16に示した12層目の誘電体層212には、グランド用導体層238が形成されている。導体層238には、誘電体層201〜211に形成されたスルーホールを介して、図5に示した導体層221が接続されている。また、導体層238には、誘電体層202〜211に形成されたスルーホールを介して、図6に示した導体層227,229,231〜233が接続されている。また、導体層238には、誘電体層203〜211に形成されたスルーホールを介して、図7に示した導体層235,236が接続されている。また、導体層238には、誘電体層209〜211に形成されたスルーホールを介して、図13に示した導体層583が接続されている。導体層238は、図14に示した導体層585と共に図2におけるキャパシタ71を構成する。また、導体層238は、図15に示した導体層479,587,588の各々と共に図2におけるキャパシタ41,54,64を構成する。
【0113】
誘電体層212には、それぞれスルーホールh111,h112,h113,h114に接続されたスルーホールh121,h122,h123,h124が形成されている。なお、誘電体層212には、符号を付したスルーホール以外にも、図16に示したように多数のスルーホールが形成されている。
【0114】
図17に示した13層目の誘電体層213には、キャパシタ用導体層481〜485,590〜592が形成されている。導体層481は、図2におけるキャパシタ24の一部を構成する。導体層481には、誘電体層211,212に形成されたスルーホールを介して、図15に示した導体層477が接続されている。導体層482は、図2におけるキャパシタ32の一部を構成する。導体層482には、誘電体層211,212に形成されたスルーホールを介して、図15に示した導体層478が接続されている。導体層483は、図2におけるキャパシタ22の一部を構成する。導体層483には、誘電体層202〜212に形成されたスルーホールを介して、図6に示した導体層427が接続されている。導体層484は、図2におけるキャパシタ23の一部を構成する。導体層484には、誘電体層202〜212に形成されたスルーホールを介して、図6に示した導体層428が接続されている。導体層485は、図2におけるキャパシタ44の一部を構成している。導体層485には、誘電体層204〜212に形成されたスルーホールを介して、図8に示した導体層443が接続されている。
【0115】
導体層590は、図2におけるキャパシタ52の一部を構成する。導体層590には、誘電体層202〜212に形成されたスルーホールを介して、図6に示した導体層526が接続されている。導体層591は、図2におけるキャパシタ62の一部を構成する。導体層591には、誘電体層209〜212に形成されたスルーホールを介して、図13に示した導体層580が接続されている。導体層592は、図2におけるキャパシタ74の一部を構成する。導体層592には、誘電体層204〜212に形成されたスルーホールを介して、図8に示した導体層547が接続されている。
【0116】
誘電体層213には、それぞれスルーホールh121,h122,h123,h124に接続されたスルーホールh131,h132,h133,h134が形成されている。なお、誘電体層213には、符号を付したスルーホール以外にも、図17に示したように多数のスルーホールが形成されている。
【0117】
図18に示した14層目の誘電体層214には、グランド用導体層240が形成されている。導体層240には、誘電体層212,213に形成されたスルーホールを介して、図16に示した導体層238が接続されている。図2におけるキャパシタ24は、導体層477,238,481,240によって構成されている。図2におけるキャパシタ32は、導体層478,238,482,240によって構成されている。図2におけるキャパシタ22は、導体層238,483,240によって構成されている。図2におけるキャパシタ23は、導体層238,284,240によって構成されている。図2におけるキャパシタ44は、導体層238,485,240によって構成されている。図2におけるキャパシタ52は、導体層238,590,240によって構成されている。図2におけるキャパシタ62は、導体層238,591,240によって構成されている。図2におけるキャパシタ74は、導体層238,592,240によって構成されている。
【0118】
誘電体層214には、それぞれスルーホールh131,h132,h133,h134に接続されたスルーホールh141,h142,h143,h144が形成されている。なお、誘電体層214には、符号を付したスルーホール以外にも、図18に示したように多数のスルーホールが形成されている。
【0119】
図19に示した15層目の誘電体層215には、グランド用導体層242およびキャパシタ用導体層326,487,594,595が形成されている。導体層242には、誘電体層214に形成されたスルーホールを介して、図18に示した導体層240が接続されている。導体層326は、図2におけるキャパシタ16の一部を構成する。導体層326には、誘電体層207〜214に形成されたスルーホールを介して、図11に示した導体層319が接続されている。
【0120】
導体層487は、図2におけるキャパシタ34の一部を構成する。導体層487には、誘電体層210〜214に形成されたスルーホールを介して、図14に示した導体層474が接続されている。導体層594は、図2におけるキャパシタ53の一部を構成する。導体層594には、誘電体層201〜214に形成されたスルーホールを介して、図5に示した導体層511が接続されている。導体層595は、図2におけるキャパシタ67の一部を構成する。導体層595には、誘電体層209〜214に形成されたスルーホールを介して、図13に示した導体層581が接続されている。
【0121】
誘電体層215には、それぞれスルーホールh141,h142,h143,h144に接続されたスルーホールh151,h152,h153,h154が形成されている。なお、誘電体層215には、符号を付したスルーホール以外にも、図19に示したように多数のスルーホールが形成されている。
【0122】
図20に示した16層目の誘電体層216には、グランド用導体層244が形成されている。導体層244には、誘電体層214,215に形成されたスルーホールを介して、図18に示した導体層240が接続されている。また、導体層244には、誘電体層215に形成されたスルーホールを介して、図19に示した導体層242が接続されている。図2におけるキャパシタ16は、導体層240,326,244によって構成されている。図2におけるキャパシタ34は、導体層240,487,244によって構成されている。図2におけるキャパシタ53は、導体層240,594,244によって構成されている。図2におけるキャパシタ67は、導体層240,595,244によって構成されている。
【0123】
誘電体層216には、それぞれスルーホールh151,h152,h153,h154に接続されたスルーホールh161,h162,h163,h164が形成されている。なお、誘電体層216には、符号を付したスルーホール以外にも、図20に示したように多数のスルーホールが形成されている。
【0124】
図21に示したように、誘電体層216の下面、すなわち積層基板200の底面には、前述の各端子AMT,Rx11,Rx12,Rx21,Rx22,Rx31,Rx32,Rx41,Rx42,Tx1,Tx2,Vc1,Vc2を構成する導体層と、9つのグランド端子G1〜G9を構成する導体層と、グランド用導体層246〜249とが形成されている。グランド端子G1〜G9は、グランドに接続されるようになっている。
【0125】
アンテナ端子ANTには、誘電体層209〜216に形成されたスルーホールを介して、図13に示した導体層322が接続されている。AGSM受信信号端子Rx11には、スルーホールh83,h93,h103,h113,h123,h133,h143,h153,h163を介して、図12に示した導体層468が接続されている。AGSM受信信号端子Rx12には、スルーホールh84,h94,h104,h114,h124,h134,h144,h154,h164を介して、図12に示した導体層469が接続されている。EGSM受信信号端子Rx21には、スルーホールh81,h91,h101,h111,h121,h131,h141,h151,h161を介して、図12に示した導体層466接続されている。EGSM受信信号端子Rx22には、スルーホールh82,h92,h102,h112,h122,h132,h142,h152,h162を介して、図12に示した導体層467が接続されている。
【0126】
DCS受信信号端子Rx31,Rx32には、誘電体層208〜216に形成されたスルーホールを介して、図12に示した導体層577,578が接続されている。PCS受信信号端子Rx41,Rx42には、誘電体層208〜216に形成されたスルーホールを介して、図12に示した導体層575,576が接続されている。
【0127】
送信信号端子Tx1には、誘電体層215,216に形成されたスルーホールを介して、図19に示した導体層487が接続されている。送信信号端子Tx2には、誘電体層215,216に形成されたスルーホールを介して、図19に示した導体層595が接続されている。制御端子Vc1には、誘電体層213〜216に形成されたスルーホールを介して、図17に示した導体層484が接続されている。制御端子Vc2には、誘電体層215,216に形成されたスルーホールを介して、図19に示した導体層594が接続されている。グランド端子G1〜G9および導体層246〜249には、誘電体層216に形成されたスルーホールを介して、図20に示した導体層244が接続されている。
【0128】
次に、図22を参照して、本実施の形態に係る高周波モジュール1の特徴について説明する。図22は、高周波モジュール1におけるデュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路を模式的に示す説明図である。なお、以下、図22に示したデュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路の構成、作用および効果について説明する。デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx12とを相互に接続する信号伝送路、デュアルSAWフィルタ121とインダクタ82と受信信号端子Rx21とを相互に接続する信号伝送路、およびデュアルSAWフィルタ121とインダクタ82と受信信号端子Rx22とを相互に接続する信号伝送路の構成、作用および効果も、図22に示した信号伝送路の構成、作用および効果と同様である。
【0129】
図22に示した信号伝送路は、積層基板200の上面200bに配置され、デュアルSAWフィルタ121が接続された導体層409と、積層基板200の上面200bに配置され、インダクタ81が接続された導体層423と、積層基板200の内部に配置された導体層433と、導体層409と導体層433とを接続するスルーホールh15と、導体層423と導体層433とを接続するスルーホールh16とを有している。
【0130】
図22に示した信号伝送路は、更に、導体層433よりも積層基板200の底面200aに近い位置に配置された導体層451と、導体層433と導体層451とを接続する並列の2つの信号経路701,702と、導体層451と受信信号端子Rx11とを接続する信号経路703とを有している。
【0131】
信号経路701は、積層基板200内に設けられたスルーホールh25,h35,h45を用いて構成されている。信号経路702は、積層基板200内に設けられたスルーホールh26,h36,h46を用いて構成されている。信号経路703は、積層基板200内に設けられたスルーホールh53,h63,h73、導体層468、スルーホールh83,h93,h103,h113,h123,h133,h143,h153,h163を用いて構成されている。
【0132】
なお、本実施の形態では、信号経路701,702,703は、それぞれ1つ以上のスルーホールを用いて構成されていればよい。また、本実施の形態において、導体層451が受信信号端子Rx11と一体化され、信号経路703が存在していなくてもよい。信号経路701,702は、本発明における並列の複数の信号経路に対応する。信号経路703に含まれるスルーホールは、本発明における「第2の導体層と端子とを接続するための1つ以上のスルーホール」に対応する。
【0133】
デュアルSAWフィルタ121とインダクタ81は、本発明における回路要素に対応すると共に、積層基板の第2の面に搭載された2つの素子に対応する。また、デュアルSAWフィルタ121は本発明におけるフィルタに対応する。インダクタ81は、受信信号端子Rx11に接続される外部回路とデュアルSAWフィルタ121とのインピーダンス整合のための素子であり、本発明における整合用素子に対応する。受信信号端子Rx11は、本発明における端子に対応する。導体層433は、デュアルSAWフィルタ121とインダクタ81とを接続するためのものであり、本発明における第1の導体層に対応する。導体層451は、本発明における第2の導体層に対応する。
【0134】
本実施の形態に係る高周波モジュール1では、複数の回路要素としてのデュアルSAWフィルタ121およびインダクタ81と、受信信号端子Rx11は、導体層433と、並列の信号経路701,702と、導体層451とを介して接続される。本実施の形態によれば、デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路が、並列の複数の信号経路701,702を含むことにより、信号伝送路のインダクタンスを抑制することができる。以下、これについて詳しく説明する。
【0135】
デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路としては、図22における導体層433と受信信号端子Rx11との間を、直列に接続された複数のスルーホールを用いて構成された1本の信号経路によって接続する構成も考えられる。以下、このような構成の信号伝送路を、比較例の信号伝送路と呼ぶ。図22に示した信号伝送路のインダクタンスは、比較例の信号伝送路のインダクタンスよりも小さくなる。このことをシミュレーションの結果を参照して説明する。このシミュレーションでは、図22に示した信号伝送路のモデルを用いて、この信号伝送路における導体層433と受信信号端子Rx11との間の部分のインダクタンスを求めた。ここで、図22に示したように、導体層433と導体層451との間の、積層方向における距離をA(μm)とし、導体層433と受信信号端子Rx11との間の、積層方向における距離をB(μm)とする。距離Aは、信号経路701,702の各々の、積層方向における長さでもある。シミュレーションでは、距離Bを600μmよりも大きな値とし、距離Aを0〜600μmの範囲で変えたときの距離Aと上記インダクタンスとの関係を求めた。その結果を図23に示す。距離Aが0μmの場合とは、導体層451が導体層433と一体化され、並列の信号経路701,702が存在せず、導体層433と受信信号端子Rx11とが1本の信号経路によって接続される場合である。
【0136】
図23から分かるように、距離Aが長くなるほどインダクタンスは小さくなる。このことから、本実施の形態によれば、デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路が、並列の複数の信号経路701,702を含むことにより、信号伝送路のインダクタンスを抑制することができることが分かる。
【0137】
このように本実施の形態によれば、信号伝送路のインダクタンスを抑制することができることから、信号伝送路のインダクタンスに起因した高周波モジュール1の特性の変化を抑制することができる。
【0138】
また、本実施の形態では、デュアルSAWフィルタ121およびインダクタ81は積層基板200に搭載される素子になっている。そのため、デュアルSAWフィルタ121およびインダクタ81は、予め、受信信号端子Rx11を介して接続される外部回路との間でインピーダンスの整合がとれるように設計される。本実施の形態によれば、デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路のインダクタンスを抑制することができるので、この信号伝送路のインダクタンスに起因して、デュアルSAWフィルタ121およびインダクタ81と外部回路との間でインピーダンスの整合がとれなくなることを防止することができる。
【0139】
また、本実施の形態によれば、図23から分かるように、積層基板200の設計段階で、並列の信号経路701,702の長さを変えることにより、信号経路701,702を含む信号伝送路のインダクタンスを調整することができる。これにより、本実施の形態によれば、高周波モジュール1の特性の調整が容易になる。
【0140】
ここで、シミュレーションによって、図22における距離Aを変えたときのデュアルSAWフィルタ121と受信信号端子Rx11との間における電圧定在波比(VSMR)の周波数特性を調べた結果を図24に示す。このシミュレーションでは、距離Aが0μmの場合と、距離Aが150μmの場合と、距離Aが300μmの場合とについて、電圧定在波比の周波数特性を調べた。図24から、本実施の形態によれば、距離Aを変えることにより、電圧定在波比を制御することができることが分かる。そのため、本実施の形態によれば、高周波モジュール1の特性の調整が容易になる。
【0141】
また、本実施の形態では、導体層433は、複数の回路要素としてのデュアルSAWフィルタ121とインダクタ81とを接続する機能と、並列の信号経路701,702を接続する機能とを兼ね備えている。従って、本実施の形態によれば、積層基板200内の空間を無駄に使用することなく、並列の信号経路701,702を含み、デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路を構成することができる。これにより、本実施の形態によれば、高周波モジュール1における挿入損失を低減したり、信号伝送路に起因する寄生容量や寄生インダクタンスを低減したりすることが可能になると共に、高周波モジュール1の小型化が可能になる。
【0142】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明において、第1の導体層によって接続される複数の回路要素は、積層基板の第2の面に搭載された複数の素子に限らず、積層基板の内部に設けられた複数の回路要素であってもよい。また、回路要素は、受動素子であってもよいし、能動素子であってもよい。
【0143】
また、本発明において、第1の導体層によって接続される回路要素の数は3以上であってもよい。また、第1の導体層と第2の導体層とを接続する並列の信号経路の数も3以上であってもよい。
【0144】
また、本発明は、携帯電話機におけるフロントエンドモジュールとして用いられる高周波モジュールに限らず、積層基板を備えると共に、複数の回路要素と端子とを相互に接続する信号伝送路を含む高周波モジュール全般に適用することができる。
【図面の簡単な説明】
【0145】
【図1】本発明の一実施の形態に係る高周波モジュールの回路構成を示すブロック図である。
【図2】本発明の一実施の形態に係る高周波モジュールの回路構成を示す回路図である。
【図3】本発明の一実施の形態に係る高周波モジュールの平面図である。
【図4】本発明の一実施の形態に係る高周波モジュールの外観を示す斜視図である。
【図5】図3に示した積層基板における1層目の誘電体層の上面を示す平面図である。
【図6】図3に示した積層基板における2層目の誘電体層の上面を示す平面図である。
【図7】図3に示した積層基板における3層目の誘電体層の上面を示す平面図である。
【図8】図3に示した積層基板における4層目の誘電体層の上面を示す平面図である。
【図9】図3に示した積層基板における5層目の誘電体層の上面を示す平面図である。
【図10】図3に示した積層基板における6層目の誘電体層の上面を示す平面図である。
【図11】図3に示した積層基板における7層目の誘電体層の上面を示す平面図である。
【図12】図3に示した積層基板における8層目の誘電体層の上面を示す平面図である。
【図13】図3に示した積層基板における9層目の誘電体層の上面を示す平面図である。
【図14】図3に示した積層基板における10層目の誘電体層の上面を示す平面図である。
【図15】図3に示した積層基板における11層目の誘電体層の上面を示す平面図である。
【図16】図3に示した積層基板における12層目の誘電体層の上面を示す平面図である。
【図17】図3に示した積層基板における13層目の誘電体層の上面を示す平面図である。
【図18】図3に示した積層基板における14層目の誘電体層の上面を示す平面図である。
【図19】図3に示した積層基板における15層目の誘電体層の上面を示す平面図である。
【図20】図3に示した積層基板における16層目の誘電体層の上面を示す平面図である。
【図21】図3に示した積層基板における16層目の誘電体層およびその下の導体層を示す平面図である。
【図22】本発明の一実施の形態に係る高周波モジュールにおけるデュアルSAWフィルタとインダクタと受信信号端子とを相互に接続する信号伝送路を模式的に示す説明図である。
【図23】本発明の一実施の形態に係る高周波モジュールの効果を説明するためのシミュレーションの結果を示す特性図である。
【図24】本発明の一実施の形態に係る高周波モジュールの効果を説明するための他のシミュレーションの結果を示す特性図である。
【符号の説明】
【0146】
1…高周波モジュール、111,113,115,117…SAWフィルタ、112,114,116,118…整合回路、Rx11,Rx12,Rx21,Rx22,Rx31,Rx32,Rx41,Rx42…受信信号端子、Tx1,Tx2…送信信号端子、431〜434…導体層(第1の導体層)、449〜452…導体層(第2の導体層)、701,702,703…信号経路。
【技術分野】
【0001】
本発明は、交互に積層された複数の誘電体層および複数の導体層を有する積層基板を備えた高周波モジュールに関する。
【背景技術】
【0002】
近年、複数の周波数帯域(マルチバンド)に対応可能な携帯電話機が実用化されている。時分割多重接続方式で複数の周波数帯域に対応可能な携帯電話機におけるフロントエンドモジュールとしては、送信信号と受信信号の切り替えをスイッチ回路によって行なうものが知られている。このようなフロントエンドモジュールは、例えばアンテナスイッチモジュールまたは高周波スイッチモジュールと呼ばれる。このようなフロントエンドモジュールを含め、高周波信号の処理を行なう回路とこの回路を一体化するための基板との複合体を、本出願において高周波モジュールと呼ぶ。高周波モジュールにおける基板としては、例えば、交互に積層された複数の誘電体層および複数の導体層を有する積層基板が用いられる。
【0003】
積層基板を用いた高周波モジュールでは、いくつかの回路要素が積層基板内の導体層を用いて構成され、1つ以上の他の回路要素としての素子が積層基板の上面に搭載される場合がある。また、このような高周波モジュールでは、外部回路との接続のための複数の端子が積層基板の底面に配置される場合がある。このような高周波モジュールにおいて、2つの回路要素を接続する必要がある場合、両者は、例えば積層基板内の導体層や積層基板内に設けられたスルーホールを用いて接続される。また、積層基板の上面に搭載された素子と積層基板の底面に配置された端子とを接続する必要がある場合は、両者は、例えば積層基板内に設けられたスルーホールを用いて接続される。
【0004】
なお、特許文献1には、トランジスタに直流電力を供給するための電源供給ラインを含む多層基板が記載されている。特許文献1において、電源供給ラインはインダクタを備えている。このインダクタは、多層基板内の複数のストリップ導体パターンによって構成されている。複数のストリップ導体パターンの始端と終端は、それぞれ短絡されて別個の端子に接続されている。また、複数のストリップ導体パターンは、始端と終端の間における任意の位置でビア(スルーホール)によって短絡されている。
【0005】
また、引用文献2には、複数のストリップ状の線路電極を、誘電体層を介して積層すると共に、ビアホール(スルーホール)によって接続して構成された伝送線路が記載されている。
【0006】
【特許文献1】特開2002−217656号公報
【特許文献2】特開2000−59113号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
高周波信号を処理するための高周波モジュールにおいて、信号伝送路中のスルーホールはインダクタンスを有する。そのため、スルーホールを含む信号伝送路を有する高周波モジュールでは、スルーホールに起因して発生するインダクタンスの大きさに応じて、高周波モジュールの特性が変化するという問題点がある。
【0008】
特に、積層基板の上面に搭載された素子と積層基板の底面に配置された端子とを、スルーホールを含む信号伝送路によって接続する場合には、信号伝送路が長くなるため、信号伝送路のインダクタンスも大きくなる。ここで、積層基板の上面に搭載された素子は、予め、端子を介して接続される外部回路との間でインピーダンスの整合がとれるように設計される場合が多い。この場合、積層基板の上面に搭載された素子と積層基板の底面に配置された端子とを、スルーホールを含む信号伝送路によって接続すると、スルーホールに起因して発生するインダクタンスによって、素子と外部回路との間のインピーダンスの整合がとれなくなる場合が生じるという問題が発生する。
【0009】
また、特に、複数の回路要素を、スルーホールを含む信号伝送路を介して端子に接続する場合には、その信号伝送路の形態によって信号伝送路のインダクタンスが大きく変化しやすく、高周波モジュールの特性が変化しやすいという問題点がある。
【0010】
本発明はかかる問題点に鑑みてなされたもので、その目的は、積層基板を備えると共に、複数の回路要素と端子とを相互に接続する信号伝送路を含む高周波モジュールであって、信号伝送路のインダクタンスを抑制できるようにした高周波モジュールを提供することにある。
【課題を解決するための手段】
【0011】
本発明の第1の高周波モジュールは、積層基板を備えている。積層基板は、交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第1および第2の面と、第1の面に配置された端子とを有している。複数の導体層は、複数の回路要素を接続するための第1の導体層と、第1の導体層よりも第1の面に近い位置に配置され、端子に接続された第2の導体層とを含んでいる。積層基板は、更に、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成され、第1の導体層と第2の導体層とを接続する並列の複数の信号経路を有している。
【0012】
本発明の第1の高周波モジュールでは、複数の回路要素と端子は、第1の導体層と、並列の複数の信号経路と、第2の導体層とを介して接続される。
【0013】
本発明の第1の高周波モジュールは、更に、複数の回路要素として、第2の面に搭載された複数の素子を備え、第1の導体層は複数の素子を接続するものであってもよい。
【0014】
また、本発明の第1の高周波モジュールにおいて、積層基板は、更に、第2の導体層と端子とを接続するための1つ以上のスルーホールを有していてもよい。
【0015】
本発明の第2の高周波モジュールは、アンテナに接続されるアンテナ端子と、受信信号を出力する受信信号端子と、送信信号が入力される送信信号端子と、アンテナ端子と受信信号端子および送信信号端子との間に配置され、受信信号と送信信号を分離する分離回路と、分離回路と受信信号端子との間に設けられたフィルタと、フィルタと受信信号端子とに接続され、受信信号端子に接続される外部回路とフィルタとのインピーダンス整合のための整合用素子と、上記各要素を一体化する積層基板とを備えている。
【0016】
本発明の第2の高周波モジュールにおいて、積層基板は、交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第1および第2の面とを有している。受信信号端子は第1の面に配置されている。フィルタと整合用素子は第2の面に搭載されている。複数の導体層は、フィルタと整合用素子を接続するための第1の導体層と、第1の導体層よりも第1の面に近い位置に配置され、受信信号端子に接続された第2の導体層とを含んでいる。積層基板は、更に、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成され、第1の導体層と第2の導体層とを接続する並列の複数の信号経路を有している。
【0017】
本発明の第2の高周波モジュールでは、積層基板の第2の面に搭載されたフィルタおよび整合用素子と積層基板の第1の面に配置された端子は、第1の導体層と、並列の複数の信号経路と、第2の導体層とを介して接続される。
【0018】
本発明の第2の高周波モジュールにおいて、フィルタは、弾性波素子を用いて構成されていてもよい。
【0019】
また、本発明の第2の高周波モジュールにおいて、積層基板は、更に、第2の導体層と受信信号端子とを接続するための1つ以上のスルーホールを有していてもよい。
【発明の効果】
【0020】
本発明の第1の高周波モジュールでは、複数の回路要素と端子は、第1の導体層と、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成された並列の複数の信号経路と、第2の導体層とを介して接続される。本発明によれば、複数の回路要素と端子とを相互に接続する信号伝送路が、並列の複数の信号経路を含むことにより、信号伝送路のインダクタンスを抑制することができるという効果を奏する。
【0021】
本発明の第2の高周波モジュールでは、積層基板の第2の面に搭載されたフィルタおよび整合用素子と積層基板の第1の面に配置された端子は、第1の導体層と、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成された並列の複数の信号経路と、第2の導体層とを介して接続される。本発明によれば、フィルタ、整合用素子および端子とを相互に接続する信号伝送路が、並列の複数の信号経路を含むことにより、信号伝送路のインダクタンスを抑制することができるという効果を奏する。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施の形態について図面を参照して詳細に説明する。本発明の一実施の形態に係る高周波モジュールは、4つの周波数帯域に対応可能な携帯電話機におけるフロントエンドモジュールとして用いられるものである。具体的には、本実施の形態に係る高周波モジュールは、AGSM(American Global System for Mobile Communications)方式の送信信号および受信信号と、EGSM(Extended Global System for Mobile Communications)方式の送信信号および受信信号と、DCS(Digital Cellular System)方式の送信信号および受信信号と、PCS(Personal Communications Service)方式の送信信号および受信信号とを処理する。
【0023】
AGSM方式の送信信号の周波数帯域は824MHz〜849MHzである。AGSM方式の受信信号の周波数帯域は869MHz〜894MHzである。EGSM方式の送信信号の周波数帯域は880MHz〜915MHzである。EGSM方式の受信信号の周波数帯域は925MHz〜960MHzである。DCS方式の送信信号の周波数帯域は1710MHz〜1785MHzである。DCS方式の受信信号の周波数帯域は1805MHz〜1880MHzである。PCS方式の送信信号の周波数帯域は1850MHz〜1910MHzである。PCS方式の受信信号の周波数帯域は1930MHz〜1990MHzである。
【0024】
図1は、本実施の形態に係る高周波モジュールの回路構成を示すブロック図である。本実施の形態に係る高周波モジュール1は、アンテナ端子ANTと、2つのAGSM受信信号端子Rx11,Rx12と、2つのEGSM受信信号端子Rx21,Rx22と、2つのDCS受信信号端子Rx31,Rx32と、2つのPCS受信信号端子Rx41,Rx42と、送信信号端子Tx1,Tx2と、制御端子Vc1,Vc2とを備えている。
【0025】
アンテナ端子ANTは、アンテナ101に接続される。AGSM受信信号端子Rx11,Rx12は、平衡信号の状態のAGSM方式の受信信号を出力する。EGSM受信信号端子Rx21,Rx22は、平衡信号の状態のEGSM方式の受信信号を出力する。DCS受信信号端子Rx31,Rx32は、平衡信号の状態のDCS方式の受信信号を出力する。PCS受信信号端子Rx41,Rx42は、平衡信号の状態のPCS方式の受信信号を出力する。
【0026】
送信信号端子Tx1には、AGSM方式の送信信号とEGSM方式の送信信号とが入力される。送信信号端子Tx2には、DCS方式の送信信号とPCS方式の送信信号とが入力される。制御端子Vc1には、第1の制御信号が入力される。制御端子Vc2には、第2の制御信号が入力される。
【0027】
端子ANT,Rx11,Rx12,Rx21,Rx22,Rx31,Rx32,Rx41,Rx42,Tx1,Tx2,Vc1,Vc2は、外部回路に接続されるようになっている。
【0028】
高周波モジュール1は、更に、ダイプレクサ10と、2つのスイッチ回路20,50と、2つのローパスフィルタ(以下、LPFとも記す。)30,60と、2つの位相回路40,70と、AGSM受信用SAWフィルタ111と、EGSM受信用SAWフィルタ113と、DCS受信用SAWフィルタ115と、PCS受信用SAWフィルタ117と、4つの整合回路112,114,116,118とを備えている。ダイプレクサ10は、アンテナ端子ANTおよびスイッチ回路20,50に接続されている。
【0029】
スイッチ回路20は、3つのポートP1〜P3を有している。ポートP1はダイプレクサ10に接続されている。ポートP2はLPF30に接続されている。ポートP3は位相回路40に接続されている。また、スイッチ回路20は、制御端子Vc1に接続されている。そして、スイッチ回路20は、制御端子Vc1からの第1の制御信号の状態に応じて、ポートP2またはポートP3を選択的にポートP1に接続する。
【0030】
スイッチ回路50は、3つのポートP4〜P6を有している。ポートP4はダイプレクサ10に接続されている。ポートP5はLPF60に接続されている。ポートP6は位相回路70に接続されている。また、スイッチ回路50は、制御端子Vc2に接続されている。そして、スイッチ回路50は、制御端子Vc2からの第2の制御信号の状態に応じて、ポートP5またはポートP6を選択的にポートP4に接続する。
【0031】
LPF30は、スイッチ回路20のポートP2と送信信号端子Tx1との間に挿入されている。LPF30は、AGSM方式の送信信号およびEGSM方式の送信信号に含まれる高調波成分を除去する。
【0032】
LPF60は、スイッチ回路50のポートP5と送信信号端子Tx2との間に挿入されている。LPF60は、DCS方式の送信信号およびPCS方式の送信信号に含まれる高調波成分を除去する。
【0033】
位相回路40は、スイッチ回路20のポートP3とAGSM受信用SAWフィルタ111とEGSM受信用SAWフィルタ113とに接続されている。位相回路40は、ポートP3からのAGSM方式の受信信号がSAWフィルタ111に送られ、ポートP3からのEGSM方式の受信信号がSAWフィルタ113に送られるように、ポートP3とSAWフィルタ111との間の信号経路とポートP3とSAWフィルタ113との間の信号経路のそれぞれにおけるインピーダンス特性を調整する。
【0034】
位相回路70は、スイッチ回路50のポートP6とDCS受信用SAWフィルタ115とPCS受信用SAWフィルタ117とに接続されている。位相回路70は、ポートP6からのDCS方式の受信信号がSAWフィルタ115に送られ、ポートP6からのPCS方式の受信信号がSAWフィルタ117に送られるように、ポートP6とSAWフィルタ115との間の信号経路とポートP6とSAWフィルタ117との間の信号経路のそれぞれにおけるインピーダンス特性を調整する。
【0035】
SAWフィルタ111,113,115,117は、いずれも、弾性波素子としての弾性表面波(SAW)素子を用いて構成されたバンドパスフィルタである。なお、SAWフィルタ111,113,115,117の代わりに、弾性波素子としてのバルク弾性波素子を用いて構成されたフィルタを設けてもよい。弾性表面波素子が圧電体の表面を伝播する音波(弾性表面波)を利用しているのに対し、バルク弾性波素子は、圧電体内部を伝播する音波(バルク弾性波)を利用するものである。
【0036】
SAWフィルタ111,113,115,117は、いずれも、不平衡信号が入力される1つの入力端と平衡信号を出力する2つの出力端とを有している。SAWフィルタ111の入力端は位相回路40に接続され、SAWフィルタ111の2つの出力端は整合回路112を介して受信信号端子Rx11,Rx12に接続されている。SAWフィルタ113の入力端は位相回路40に接続され、SAWフィルタ113の2つの出力端は整合回路114を介して受信信号端子Rx21,Rx22に接続されている。SAWフィルタ115の入力端は位相回路70に接続され、SAWフィルタ115の2つの出力端は整合回路116を介して受信信号端子Rx31,Rx32に接続されている。SAWフィルタ117の入力端は位相回路70に接続され、SAWフィルタ117の2つの出力端は整合回路118を介して受信信号端子Rx41,Rx42に接続されている。
【0037】
SAWフィルタ111は、AGSM方式の受信信号を通過させ、AGSM方式の受信信号の周波数帯域外の周波数の信号を遮断する。SAWフィルタ113は、EGSM方式の受信信号を通過させ、EGSM方式の受信信号の周波数帯域外の周波数の信号を遮断する。SAWフィルタ115は、DCS方式の受信信号を通過させ、DCS方式の受信信号の周波数帯域外の周波数の信号を遮断する。SAWフィルタ117は、PCS方式の受信信号を通過させ、PCS方式の受信信号の周波数帯域外の周波数の信号を遮断する。また、SAWフィルタ111,113,115,117は、いずれも、入力端に入力される不平衡信号を平衡信号に変換して出力端より出力する機能を有している。
【0038】
整合回路112は、端子Rx11,Rx12に接続される外部回路とSAWフィルタ111とのインピーダンスの整合をとるための回路である。整合回路114は、端子Rx21,Rx22に接続される外部回路とSAWフィルタ113とのインピーダンスの整合をとるための回路である。整合回路116は、端子Rx31,Rx32に接続される外部回路とSAWフィルタ115とのインピーダンスの整合をとるための回路である。整合回路118は、端子Rx41,Rx42に接続される外部回路とSAWフィルタ117とのインピーダンスの整合をとるための回路である。
【0039】
次に、図2を参照して、図1に示した高周波モジュール1の回路構成について詳しく説明する。図2は、高周波モジュール1の回路構成を示す回路図である。
【0040】
ダイプレクサ10は、インダクタ11,15と、キャパシタ12,13,14,16とを有している。インダクタ11およびキャパシタ12,13の各一端はアンテナ端子ANTに接続されている。インダクタ11およびキャパシタ12の各他端はスイッチ回路20のポートP1に接続されている。キャパシタ14の一端はキャパシタ13の他端に接続されている。キャパシタ14の他端はスイッチ回路50のポートP4に接続されている。インダクタ15の一端はキャパシタ13の他端に接続されている。インダクタ15の他端は、キャパシタ16を介して接地されている。
【0041】
インダクタ11およびキャパシタ12は、AGSM方式の信号およびEGSM方式の信号を通過させ、DCS方式の信号およびPCS方式の信号を遮断するローパスフィルタを構成する。キャパシタ13,14,16およびインダクタ15は、DCS方式の信号およびPCS方式の信号を通過させ、AGSM方式の信号およびEGSM方式の信号を遮断するバンドパスフィルタを構成する。
【0042】
スイッチ回路20は、ポートP1〜P3と、インダクタ21,25と、キャパシタ22〜24と、抵抗器R1と、ダイオードD1,D2とを有している。インダクタ21およびキャパシタ24の各一端およびダイオードD1のアノードは、ポートP1に接続されている。キャパシタ24の他端は接地されている。ダイオードD1のカソードおよびインダクタ25の一端は、ポートP2に接続されている。インダクタ25の他端は接地されている。インダクタ21の他端およびダイオードD2のカソードは、ポートP3に接続されている。ダイオードD2のアノードは、抵抗器R1の一端に接続されていると共に、キャパシタ22を介して接地されている。抵抗器R1の他端は制御端子Vc1に接続されていると共に、キャパシタ23を介して接地されている。
【0043】
LPF30は、インダクタ31と、キャパシタ32〜34とを有している。インダクタ31およびキャパシタ33,34の各一端は、送信信号端子Tx1に接続されている。インダクタ31およびキャパシタ33の各他端およびキャパシタ32の一端は、スイッチ回路20のポートP2に接続されている。キャパシタ32,34の各他端は接地されている。
【0044】
位相回路40は、キャパシタ41,42,44,45と、インダクタ43,46とを有している。キャパシタ41,42の各一端は、スイッチ回路20のポートP3に接続されている。インダクタ43の一端はキャパシタ42の他端に接続されている。インダクタ43の他端およびキャパシタ44の一端は、SAWフィルタ111の入力端に接続されている。キャパシタ44の他端は接地されている。キャパシタ45の一端はキャパシタ42の他端に接続されている。キャパシタ45の他端およびインダクタ46の一端は、SAWフィルタ113の入力端に接続されている。インダクタ46の他端は接地されている。
【0045】
本実施の形態では、SAWフィルタ111,113は、これらを複合した1つの部品であるデュアルSAWフィルタ121に含まれている。デュアルSAWフィルタ121は、6つのポートP11〜P16および図示しない4つのグランド用ポートを有している。ポートP11はSAWフィルタ111の入力端に接続されている。ポートP12,P13はSAWフィルタ111の2つの出力端に接続されている。また、ポートP12,P13は受信信号端子Rx11,Rx12に接続されている。ポートP14はSAWフィルタ113の入力端に接続されている。ポートP15,P16はSAWフィルタ113の2つの出力端に接続されている。また、ポートP15,P16は受信信号端子Rx21,Rx22に接続されている。位相回路40におけるインダクタ43の他端およびキャパシタ44の一端は、ポートP11を介してSAWフィルタ111の入力端に接続されている。位相回路40におけるキャパシタ45の他端およびインダクタ46の一端は、ポートP14を介してSAWフィルタ113の入力端に接続されている。
【0046】
整合回路112は、インダクタ81を有している。インダクタ81の一端は、ポートP12を介してSAWフィルタ111の一方の出力端に接続されていると共に、受信信号端子Rx11に接続されている。インダクタ81の他端は、ポートP13を介してSAWフィルタ111の他方の出力端に接続されていると共に、受信信号端子Rx12に接続されている。
【0047】
整合回路114は、インダクタ82を有している。インダクタ82の一端は、ポートP15を介してSAWフィルタ113の一方の出力端に接続されていると共に、受信信号端子Rx21に接続されている。インダクタ82の他端は、ポートP16を介してSAWフィルタ113の他方の出力端に接続されていると共に、受信信号端子Rx22に接続されている。
【0048】
スイッチ回路50は、ポートP4〜P6と、インダクタ51,55,57と、キャパシタ52〜54,56と、抵抗器R2と、ダイオードD3,D4とを有している。インダクタ51およびキャパシタ54,56の各一端とダイオードD3のアノードは、ポートP4に接続されている。キャパシタ54の他端は接地されている。ダイオードD4のカソードおよびインダクタ55の一端は、ポートP5に接続されている。インダクタ55の他端は接地されている。インダクタ51の他端およびダイオードD4のカソードは、ポートP6に接続されている。ダイオードD4のアノードは、抵抗器R2の一端に接続されていると共に、キャパシタ52を介して接地されている。抵抗器R2の他端は制御端子Vc2に接続されていると共に、キャパシタ53を介して接地されている。インダクタ57の一端はキャパシタ56の他端に接続されている。インダクタ57の他端はポートP5に接続されている。
【0049】
LPF60は、インダクタ61,65と、キャパシタ62〜64,66,67とを有している。インダクタ65およびキャパシタ66,67の各一端は、送信信号端子Tx2に接続されている。インダクタ61およびキャパシタ62,63の各一端は、スイッチ回路50のポートP5に接続されている。インダクタ61,65およびキャパシタ63,66の各他端は、互いに接続されていると共に、キャパシタ64を介して接地されている。キャパシタ62,67の各他端は接地されている。
【0050】
位相回路70は、キャパシタ71,72,74,75と、インダクタ73,76とを有している。キャパシタ71,72の各一端は、スイッチ回路50のポートP6に接続されている。インダクタ73の一端はキャパシタ72の他端に接続されている。インダクタ73の他端およびキャパシタ74の一端は、SAWフィルタ115の入力端に接続されている。キャパシタ74の他端は接地されている。キャパシタ75の一端はキャパシタ72の他端に接続されている。キャパシタ75の他端およびインダクタ76の一端は、SAWフィルタ117の入力端に接続されている。インダクタ76の他端は接地されている。
【0051】
本実施の形態では、SAWフィルタ115,117は、これらを複合した1つの部品であるデュアルSAWフィルタ122に含まれている。デュアルSAWフィルタ122は、6つのポートP21〜P26および図示しない4つのグランド用ポートを有している。ポートP21はSAWフィルタ115の入力端に接続されている。ポートP22,P23はSAWフィルタ115の2つの出力端に接続されている。また、ポートP22,P23は受信信号端子Rx31,Rx32に接続されている。ポートP24はSAWフィルタ117の入力端に接続されている。ポートP25,P26はSAWフィルタ117の2つの出力端に接続されている。また、ポートP25,P26は受信信号端子Rx41,Rx42に接続されている。位相回路70におけるインダクタ73の他端およびキャパシタ74の一端は、ポートP21を介してSAWフィルタ115の入力端に接続されている。位相回路70におけるキャパシタ75の他端およびインダクタ76の一端は、ポートP24を介してSAWフィルタ117の入力端に接続されている。
【0052】
整合回路116は、インダクタ83を有している。インダクタ83の一端は、ポートP22を介してSAWフィルタ115の一方の出力端に接続されていると共に、受信信号端子Rx31に接続されている。インダクタ83の他端は、ポートP23を介してSAWフィルタ115の他方の出力端に接続されていると共に、受信信号端子Rx32に接続されている。
【0053】
整合回路118は、インダクタ84を有している。インダクタ84の一端は、ポートP25を介してSAWフィルタ117の一方の出力端に接続されていると共に、受信信号端子Rx41に接続されている。インダクタ84の他端は、ポートP26を介してSAWフィルタ117の他方の出力端に接続されていると共に、受信信号端子Rx42に接続されている。
【0054】
高周波モジュール1では、アンテナ端子ANTに入力されたAGSM方式の受信信号は、ダイプレクサ10、スイッチ回路20、位相回路40、SAWフィルタ111および整合回路112を通過して、受信信号端子Rx11,Rx12に送られる。アンテナ端子ANTに入力されたEGSM方式の受信信号は、ダイプレクサ10、スイッチ回路20、位相回路40、SAWフィルタ113および整合回路114を通過して、受信信号端子Rx21,Rx22に送られる。アンテナ端子ANTに入力されたDCS方式の受信信号は、ダイプレクサ10、スイッチ回路50、位相回路70、SAWフィルタ115および整合回路116を通過して、受信信号端子Rx31,Rx32に送られる。アンテナ端子ANTに入力されたPCS方式の受信信号は、ダイプレクサ10、スイッチ回路50、位相回路70、SAWフィルタ117および整合回路118を通過して、受信信号端子Rx41,Rx42に送られる。送信信号端子Tx1に入力されたAGSM方式の送信信号またはEGSM方式の送信信号は、LPF30、スイッチ回路20およびダイプレクサ10を通過して、アンテナ端子ANTに送られる。送信信号端子Tx2に入力されたDCS方式の送信信号またはPCS方式の送信信号は、LPF60、スイッチ回路50およびダイプレクサ10を通過して、アンテナ端子ANTに送られる。
【0055】
ダイプレクサ10およびスイッチ回路20,50は、AGSM方式またはEGSM方式の受信信号と、AGSM方式またはEGSM方式の送信信号と、DCS方式またはPCS方式の受信信号と、DCS方式またはPCS方式の送信信号とを分離する。ダイプレクサ10およびスイッチ回路20,50は、本発明における分離回路に対応する。
【0056】
次に、図3および図4を参照して、高周波モジュール1の構造について説明する。図3は、高周波モジュール1の平面図である。図4は、高周波モジュール1の外観を示す斜視図である。図3および図4に示したように、高周波モジュール1は、高周波モジュール1の上記各要素を一体化する積層基板200を備えている。積層基板200は、交互に積層された複数の誘電体層と複数の導体層とを有している。また、積層基板200は、積層方向における両側に配置された底面200aおよび上面200bと、底面200aと上面200bとを連結する4つの側面とを有し、直方体形状をなしている。底面200aは、本発明における積層基板の第1の面に対応し、上面200bは、本発明における積層基板の第2の面に対応する。
【0057】
高周波モジュール1における回路は、積層基板200の内部または表面上の導体層と、積層基板200の上面200bに搭載された素子とを用いて構成されている。ここでは、一例として、図2におけるデュアルSAWフィルタ121,122、ダイオードD1〜D4、抵抗器R1,R2およびインダクタ25,46,55,57,81〜84が、積層基板200の上面200bに搭載されているものとする。積層基板200は、例えば低温同時焼成セラミック多層基板になっている。
【0058】
積層基板200の底面200aには、端子ANT,Rx11,Rx12,Rx21,Rx22,Rx31,Rx32,Rx41,Rx42,Tx1,Tx2,Vc1,Vc2と、後述する複数のグランド端子が配置されている。
【0059】
次に、図5ないし図21を参照して、積層基板200の構成の一例について説明する。図5ないし図20は、それぞれ、上から1層目ないし16層目(最下層)の誘電体層の上面を示している。図21は、上から16層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図5ないし図20において、丸印はスルーホールを表している。
【0060】
図5に示した1層目の誘電体層201の上面には、デュアルSAWフィルタ121の各ポートP11〜P16および図示しない4つのグランド用ポートが接続される10個の導体層401〜410と、デュアルSAWフィルタ122の各ポートP21〜P26および図示しない4つのグランド用ポートが接続される10個の導体層501〜510とが形成されている。誘電体層201の上面には、更に、導体層221〜225,301,411〜417,421〜424,511〜519,521〜524が形成されている。
【0061】
デュアルSAWフィルタ121のポートP11,P12,P13,P14,P15,P16は、それぞれ、導体層404,409,410,401,407,408に接続されている。導体層402,403,405,406には、デュアルSAWフィルタ121の図示しない4つのグランド用ポートが接続されている。
【0062】
デュアルSAWフィルタ122のポートP21,P22,P23,P24,P25,P26は、それぞれ、導体層504,509,510,501,507,508に接続されている。導体層502,503,505,506には、デュアルSAWフィルタ122の図示しない4つのグランド用ポートが接続されている。
【0063】
ダイオードD1のアノードは導体層301に接続され、ダイオードD1のカソードは導体層411に接続されている。ダイオードD2のアノードは導体層415に接続され、ダイオードD2のカソードは導体層416に接続されている。ダイオードD3のアノードは導体層513に接続され、ダイオードD3のカソードは導体層514に接続されている。ダイオードD4のアノードは導体層515に接続され、ダイオードD4のカソードは導体層516に接続されている。抵抗器R1の一端は導体層413に接続され、抵抗器R1の他端は導体層414に接続されている。抵抗器R2の一端は導体層511に接続され、抵抗器R2の他端は導体層512に接続されている。
【0064】
インダクタ25の一端は導体層223に接続され、インダクタ25の他端は導体層412に接続されている。インダクタ46の一端は導体層225に接続され、インダクタ46の他端は導体層417に接続されている。インダクタ55の一端は導体層224に接続され、インダクタ55の他端は導体層519に接続されている。インダクタ57の一端は導体層517に接続され、インダクタ57の他端は導体層518に接続されている。インダクタ81の一端は導体層423に接続され、インダクタ81の他端は導体層424に接続される。インダクタ82の一端は導体層421に接続され、インダクタ82の他端は導体層422に接続されている。インダクタ83の一端は導体層523に接続され、インダクタ83の他端は導体層524に接続されている。インダクタ84の一端は導体層521に接続され、インダクタ84の他端は導体層522に接続されている。
【0065】
誘電体層201には、それぞれ導体層407,421,408,422,409,423,410,424に接続されたスルーホールh11,h12,h13,h14,h15,h16,h17,h18が形成されている。なお、誘電体層201には、符号を付したスルーホール以外にも、図5に示したように多数のスルーホールが形成されている。
【0066】
図6に示した2層目の誘電体層202の上面には、キャパシタ用導体層303,430および導体層227〜233,304,426〜429,431〜434,526〜528,531〜534が形成されている。導体層528は、インダクタ構成部528aとキャパシタ構成部528bとを有している。
【0067】
導体層303は、図2におけるキャパシタ14,56の各一部を構成する。導体層303には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層513が接続されている。導体層430は、図2におけるキャパシタ45の一部を構成する。導体層430には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層401,417が接続されている。導体層528のキャパシタ構成部528bは、図2におけるキャパシタ75の一部を構成する。導体層528には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層501が接続されている。導体層528のインダクタ構成部528aは、図2におけるインダクタ76の一部を構成する。
【0068】
導体層227には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層222,223が接続されている。導体層228には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層222,224が接続されている。導体層229には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層502,503,506が接続されている。導体層230には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層402,403が接続されている。導体層231には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層221,505が接続されている。導体層232には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層225,405が接続されている。導体層233には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層222,406が接続されている。
【0069】
導体層304には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層301が接続されている。導体層426には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層411,412が接続されている。導体層427には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層414,415が接続されている。導体層428には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層413が接続されている。導体層429には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層416が接続されている。
【0070】
導体層431には、それぞれスルーホールh11,h12を介して、図5に示した導体層407,421が接続されている。また、導体層431には、誘電体層202に形成されたスルーホールh21,h22が接続されている。導体層432には、それぞれスルーホールh13,h14を介して、図5に示した導体層408,422が接続されている。また、導体層432には、誘電体層202に形成されたスルーホールh23,h24が接続されている。導体層433には、それぞれスルーホールh15,h16を介して、図5に示した導体層409,423が接続されている。また、導体層433には、誘電体層202に形成されたスルーホールh25,h26が接続されている。導体層434には、それぞれスルーホールh17,h18を介して、図5に示した導体層410,424が接続されている。また、導体層434には、誘電体層202に形成されたスルーホールh27,h28が接続されている。
【0071】
導体層526には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層512,515が接続されている。導体層527には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層514,518,519が接続されている。導体層531には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層507,521が接続されている。導体層532には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層508,522が接続されている。導体層533には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層509,523が接続されている。導体層534には、誘電体層201に形成されたスルーホールを介して、図5に示した導体層510,524が接続されている。
【0072】
なお、誘電体層202には、符号を付したスルーホール以外にも、図6に示したように多数のスルーホールが形成されている。
【0073】
図7に示した3層目の誘電体層203の上面には、キャパシタ用導体層438,537,539、導体層235,236,306およびインダクタ用導体層307,436,437,536,538,540が形成されている。導体層306は、インダクタ構成部306aとキャパシタ構成部306bとを有している。導体層235,236には、誘電体層202に形成されたスルーホールを介して、図6に示した導体層230が接続されている。
【0074】
導体層306のキャパシタ構成部306bは、図6に示した導体層303の一部と共に図2におけるキャパシタ14を構成すると共に、図2におけるキャパシタ13の一部を構成する。導体層438は、図2におけるキャパシタ45の一部を構成する。導体層537は、図2におけるキャパシタ56の一部を構成する。導体層537には、誘電体層201,202に形成されたスルーホールを介して、図5に示した導体層517が接続されている。導体層539は、図2におけるキャパシタ75の一部を構成する。
【0075】
導体層306のインダクタ構成部306aは、図2におけるインダクタ15の一部を構成する。導体層307には、誘電体層202に形成されたスルーホールを介して、図6に示した導体層304が接続されている。導体層307は、図2におけるインダクタ11の一部を構成する。導体層436には、誘電体層202に形成されたスルーホールを介して、図6に示した導体層426が接続されている。導体層436は、図2におけるインダクタ31の一部を構成する。導体層437には、誘電体層202に形成されたスルーホールを介して、図6に示した導体層429が接続されている。導体層437は、図2におけるインダクタ21の一部を構成する。
【0076】
導体層536には、誘電体層201,202に形成されたスルーホールを介して、図5に示した導体層516が接続されている。導体層536は、図2におけるインダクタ51の一部を構成する。導体層538は、図2におけるインダクタ61,65の各一部を構成する。導体層540には、誘電体層202に形成されたスルーホールを介して、図6に示した導体層528が接続されている。導体層540は、図2におけるインダクタ76の一部を構成する。
【0077】
誘電体層203には、それぞれスルーホールh21,h22,h23,h24,h25,h26,h27,h28に接続されたスルーホールh31,h32,h33,h34,h35,h36,h37,h38が形成されている。なお、誘電体層203には、符号を付したスルーホール以外にも、図7に示したように多数のスルーホールが形成されている。
【0078】
図8に示した4層目の誘電体層204の上面には、キャパシタ用導体層310,442,543,546およびインダクタ用導体層309,311,440,441,443,542,544,545,547,548が形成されている。導体層310は、図7に示した導体層306のキャパシタ構成部306bと共に図2におけるキャパシタ13を構成する。導体層442は、図2におけるキャパシタ45の一部を構成する。導体層442には、誘電体層202,203に形成されたスルーホールを介して、図6に示した導体層430が接続されている。導体層543は、図2におけるキャパシタ56の一部を構成する。導体層543には、誘電体層202,203に形成されたスルーホールを介して、図6に示した導体層303が接続されている。導体層546は、図2におけるキャパシタ75の一部を構成する。導体層546には、誘電体層202,203に形成されたスルーホールを介して、図6に示した導体層528が接続されている。
【0079】
導体層309には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層306が接続されている。導体層309は、図2におけるインダクタ15の一部を構成する。導体層311には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層307が接続されている。導体層311は、図2におけるインダクタ11の一部を構成する。導体層440には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層436が接続されている。導体層440は、図2におけるインダクタ31の一部を構成する。導体層441には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層437が接続されている。導体層441は、図2におけるインダクタ21の一部を構成する。導体層443には、誘電体層201〜203に形成されたスルーホールを介して、図5に示した導体層404が接続されている。導体層443は、図2におけるインダクタ43の一部を構成する。
【0080】
導体層542には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層536が接続されている。導体層542は、図2におけるインダクタ51の一部を構成する。導体層544,545には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層538が接続されている。導体層544,545は、それぞれ、図2におけるインダクタ61,65の一部を構成する。導体層547には、誘電体層201〜203に形成されたスルーホールを介して、図5に示した導体層504が接続されている。導体層547は、図2におけるインダクタ73の一部を構成する。導体層548には、誘電体層203に形成されたスルーホールを介して、図7に示した導体層540が接続されている。導体層548は、図2におけるインダクタ76の一部を構成する。
【0081】
誘電体層204には、それぞれスルーホールh31,h32,h33,h34,h35,h36,h37,h38に接続されたスルーホールh41,h42,h43,h44,h45,h46,h47,h48が形成されている。なお、誘電体層204には、符号を付したスルーホール以外にも、図8に示したように多数のスルーホールが形成されている。
【0082】
図9に示した5層目の誘電体層205の上面には、キャパシタ用導体層447,551,554、導体層449〜452およびインダクタ用導体層313,314,445,446,448,550,552,553,555,556が形成されている。導体層447は、導体層430,438,442と共に、図2におけるキャパシタ45を構成する。導体層447には、誘電体層203,204に形成されたスルーホールを介して、図7に示した導体層438が接続されている。導体層551は、図2におけるキャパシタ56の一部を構成する。導体層551には、誘電体層203,204に形成されたスルーホールを介して、図7に示した導体層537が接続されている。導体層554は、導体層528のキャパシタ構成部528bおよび導体層539,546と共に、図2におけるキャパシタ75を構成する。導体層554には、誘電体層203,204に形成されたスルーホールを介して、図7に示した導体層539が接続されている。
【0083】
導体層449には、スルーホールh21,h22,h31,h32,h41,h42を介して、図6に示した導体層431が接続されている。また、導体層449には、誘電体層205に形成されたスルーホールh51が接続されている。導体層450には、スルーホールh23,h24,h33,h34,h43,h44を介して、図6に示した導体層432が接続されている。また、導体層450には、誘電体層205に形成されたスルーホールh52が接続されている。導体層451には、スルーホールh25,h26,h35,h36,h45,h46を介して、図6に示した導体層433が接続されている。また、導体層451には、誘電体層205に形成されたスルーホールh53が接続されている。導体層452には、スルーホールh27,h28,h37,h38,h47,h48を介して、図6に示した導体層434が接続されている。また、導体層452には、誘電体層205に形成されたスルーホールh54が接続されている。
【0084】
導体層313には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層309が接続されている。導体層313は、図2におけるインダクタ15の一部を構成する。導体層314には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層311が接続されている。導体層314は、図2におけるインダクタ11の一部を構成する。導体層445には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層440が接続されている。導体層445は、図2におけるインダクタ31の一部を構成する。導体層446には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層441が接続されている。導体層446は、図2におけるインダクタ21の一部を構成する。導体層448には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層443が接続されている。導体層448は、図2におけるインダクタ43の一部を構成する。
【0085】
導体層550には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層542が接続されている。導体層550は、図2におけるインダクタ51の一部を構成する。導体層552には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層544が接続されている。導体層552は、図2におけるインダクタ61の一部を構成する。導体層553には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層545が接続されている。図2におけるインダクタ65は、導体層538の一部および導体層545,553によって構成されている。導体層555には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層547が接続されている。導体層555は、図2におけるインダクタ73の一部を構成する。導体層556には、誘電体層204に形成されたスルーホールを介して、図8に示した導体層548が接続されている。導体層556は、図2におけるインダクタ76の一部を構成する。
【0086】
なお、誘電体層205には、符号を付したスルーホール以外にも、図9に示したように多数のスルーホールが形成されている。
【0087】
図10に示した6層目の誘電体層206の上面には、キャパシタ用導体層456,559、導体層561およびインダクタ用導体層316,317,454,455,457,558,560,562,563が形成されている。導体層456は、図2におけるキャパシタ42の一部を構成する。導体層456には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層447が接続されている。導体層559は、図2におけるキャパシタ56の一部を構成する。導体層559には、誘電体層204,205に形成されたスルーホールを介して、図8に示した導体層543が接続されている。導体層561には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層553が接続されている。
【0088】
導体層316には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層313が接続されている。図2におけるインダクタ15は、導体層306のインダクタ構成部306aおよび導体層309,313,316によって構成されている。導体層317には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層314が接続されている。導体層317は、図2におけるインダクタ11の一部を構成する。導体層454には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層445が接続されている。導体層454は、図2におけるインダクタ31の一部を構成する。導体層455には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層446が接続されている。導体層455は、図2におけるインダクタ21の一部を構成する。導体層457には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層448が接続されている。導体層457は、図2におけるインダクタ43の一部を構成する。
【0089】
導体層558には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層550が接続されている。導体層558は、図2におけるインダクタ51の一部を構成する。導体層560には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層552が接続されている。図2におけるインダクタ61は、導体層538の他の一部および導体層544,552,560によって構成されている。導体層562には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層555が接続されている。導体層562は、図2におけるインダクタ73の一部を構成する。導体層563には、誘電体層205に形成されたスルーホールを介して、図9に示した導体層556が接続されている。導体層563は、図2におけるインダクタ76の一部を構成する。
【0090】
誘電体層206には、それぞれスルーホールh51,h52,h53,h54に接続されたスルーホールh61,h62,h63,h64が形成されている。なお、誘電体層206には、符号を付したスルーホール以外にも、図10に示したように多数のスルーホールが形成されている。
【0091】
図11に示した7層目の誘電体層207の上面には、キャパシタ用導体層461,566、導体層319,567およびインダクタ用導体層320,459,460,462,565,568,569が形成されている。導体層461は、図2におけるキャパシタ42の一部を構成する。導体層461には、誘電体層202〜206に形成されたスルーホールを介して、図6に示した導体層429が接続されている。導体層566は、図2におけるキャパシタ56の一部を構成する。導体層566には、誘電体層205,206に形成されたスルーホールを介して、図9に示した導体層551が接続されている。
【0092】
導体層319には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層316が接続されている。導体層567には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層560が接続されている。また、導体層567には、誘電体層202〜206に形成されたスルーホールを介して、図6に示した導体層527が接続されている。導体層320には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層317が接続されている。図2におけるインダクタ11は、導体層307,311,314,317,320によって構成されている。
【0093】
導体層459には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層454が接続されている。図2におけるインダクタ31は、導体層436,440,445,454,459によって構成されている。導体層460には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層455が接続されている。導体層460は、図2におけるインダクタ21の一部を構成する。導体層462には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層457が接続されている。導体層462は、図2におけるインダクタ43の一部を構成する。
【0094】
導体層565には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層558が接続されている。また、導体層565には、誘電体層202〜206に形成されたスルーホールを介して、図6に示した導体層303が接続されている。図2におけるインダクタ51は、導体層536,542,550,558,565によって構成されている。導体層568には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層562が接続されている。図2におけるインダクタ73は、導体層547,555,562,568によって構成されている。導体層569には、誘電体層206に形成されたスルーホールを介して、図10に示した導体層563が接続されている。導体層569は、図2におけるインダクタ76の一部を構成する。
【0095】
誘電体層207には、それぞれスルーホールh61,h62,h63,h64に接続されたスルーホールh71,h72,h73,h74が形成されている。なお、誘電体層207には、符号を付したスルーホール以外にも、図11に示したように多数のスルーホールが形成されている。
【0096】
図12に示した8層目の誘電体層208の上面には、キャパシタ用導体層571,572、導体層465〜469,573,575〜578およびインダクタ用導体層464,574が形成されている。導体層465は、インダクタ構成部465aとキャパシタ構成部465bとを有している。導体層571は、導体層303の他の一部および導体層537,543,551,559,566と共に、図2におけるキャパシタ56を構成する。導体層571には、誘電体層206,207に形成されたスルーホールを介して、図10に示した導体層559が接続されている。導体層572は、図2におけるキャパシタ72の一部を構成する。導体層572には、誘電体層203〜207に形成されたスルーホールを介して、図7に示した導体層536が接続されている。
【0097】
導体層465のキャパシタ構成部465bは、図2におけるキャパシタ42の一部を構成する。導体層465には、誘電体層207に形成されたスルーホールを介して、図11に示した導体層462が接続されている。また、導体層465には、誘電体層206,207に形成されたスルーホールを介して、図10に示した導体層456が接続されている。図2におけるインダクタ43は、導体層443,448,457,462および導体層465のインダクタ構成部465aによって構成されている。
【0098】
導体層466には、スルーホールh51,h61,h71を介して、図9に示した導体層449が接続されている。また、導体層466には、誘電体層208に形成されたスルーホールh81が接続されている。導体層467には、スルーホールh52,h62,h72を介して、図9に示した導体層450が接続されている。また、導体層467には、誘電体層208に形成されたスルーホールh82が接続されている。導体層468には、スルーホールh53,h63,h73を介して、図9に示した導体層451が接続されている。また、導体層468には、誘電体層208に形成されたスルーホールh83が接続されている。導体層469には、スルーホールh54,h64,h74を介して、図9に示した導体層452が接続されている。また、導体層469には、誘電体層208に形成されたスルーホールh84が接続されている。
【0099】
導体層573には、誘電体層207に形成されたスルーホールを介して、図11に示した導体層568が接続されている。導体層575には、誘電体層202〜207に形成されたスルーホールを介して、図6に示した導体層531が接続されている。導体層576には、誘電体層202〜207に形成されたスルーホールを介して、図6に示した導体層532が接続されている。導体層577には、誘電体層202〜207に形成されたスルーホールを介して、図6に示した導体層533が接続されている。導体層578には、誘電体層202〜207に形成されたスルーホールを介して、図6に示した導体層534が接続されている。
【0100】
導体層464には、誘電体層207に形成されたスルーホールを介して、図11に示した導体層460が接続されている。導体層464は、図2におけるインダクタ21の一部を構成する。導体層574には、誘電体層207に形成されたスルーホールを介して、図11に示した導体層569が接続されている。導体層574は、図2におけるインダクタ76の一部を構成する。
【0101】
なお、誘電体層208には、符号を付したスルーホール以外にも、図12に示したように多数のスルーホールが形成されている。
【0102】
図13に示した9層目の誘電体層209には、キャパシタ用導体層322,472,580〜582およびインダクタ用導体層471,583が形成されている。導体層322は、図2におけるキャパシタ12の一部を構成する。導体層322には、誘電体層207,208に形成されたスルーホールを介して、図11に示した導体層320が接続されている。また、導体層322には、誘電体層204〜208に形成されたスルーホールを介して、図8に示した導体層310が接続されている。導体層472は、図2におけるキャパシタ42の一部を構成する。導体層472には、誘電体層207,208に形成されたスルーホールを介して、図11に示した導体層461が接続されている。
【0103】
導体層580は、図2におけるキャパシタ63の一部を構成する。導体層580には、誘電体層207,208に形成されたスルーホールを介して、図11に示した導体層567が接続されている。導体層581は、図2におけるキャパシタ66の一部を構成する。導体層581には、誘電体層206〜208に形成されたスルーホールを介して、図10に示した導体層561が接続されている。導体層582は、図2におけるキャパシタ72の一部を構成する。導体層582には、誘電体層208に形成されたスルーホールを介して、図12に示した導体層573が接続されている。また、導体層582には、誘電体層205〜208に形成されたスルーホールを介して、図9に示した導体層554が接続されている。
【0104】
導体層471には、誘電体層208に形成されたスルーホールを介して、図12に示した導体層464が接続されている。図2におけるインダクタ21は、導体層437,441,446,455,460,464,471によって構成されている。導体層583には、誘電体層208に形成されたスルーホールを介して、図12に示した導体層574が接続されている。図2におけるインダクタ76は、導体層528のインダクタ構成部528aおよび導体層540,548,556,563,569,574,583によって構成されている。
【0105】
誘電体層209には、それぞれスルーホールh81,h82,h83,h84に接続されたスルーホールh91,h92,h93,h94が形成されている。なお、誘電体層209には、符号を付したスルーホール以外にも、図13に示したように多数のスルーホールが形成されている。
【0106】
図14に示した10層目の誘電体層210には、キャパシタ用導体層324,474,475,585が形成されている。導体層324は、図13に示した導体層322と共に図2におけるキャパシタ12を構成する。導体層324には、誘電体層209に形成されたスルーホールを介して、図13に示した導体層471が接続されている。また、導体層324には、誘電体層202〜209に形成されたスルーホールを介して、図6に示した導体層304が接続されている。
【0107】
導体層474は、図2におけるキャパシタ33の一部を構成する。導体層475は、図2におけるキャパシタ42の一部を構成する。導体層475には、誘電体層208,209に形成されたスルーホールを介して、図12に示した導体層465が接続されている。導体層585は、図2におけるキャパシタ71の一部を構成する。また、導体層585は、導体層572,582と共に、図2におけるキャパシタ72を構成する。導体層585には、誘電体層208,209に形成されたスルーホールを介して、図12に示した導体層572が接続されている。
【0108】
誘電体層210には、それぞれスルーホールh91,h92,h93,h94に接続されたスルーホールh101,h102,h103,h104が形成されている。なお、誘電体層210には、符号を付したスルーホール以外にも、図14に示したように多数のスルーホールが形成されている。
【0109】
図15に示した11層目の誘電体層211には、キャパシタ用導体層477〜479,587,588が形成されている。導体層477は、図2におけるキャパシタ24の一部を構成する。導体層477には、誘電体層210に形成されたスルーホールを介して、図14に示した導体層324が接続されている。導体層478は、図14に示した導体層474と共に図2におけるキャパシタ33を構成すると共に、図2におけるキャパシタ32の一部を構成する。導体層478には、誘電体層203〜210に形成されたスルーホールを介して、図7に示した導体層436が接続されている。導体層479は、図2におけるキャパシタ41の一部を構成する。また、導体層479は、導体層456,461,472,475および導体層465のキャパシタ構成部465bと共に、図2におけるキャパシタ42を構成する。導体層479には、誘電体層209,210に形成されたスルーホールを介して、図13に示した導体層472が接続されている。
【0110】
導体層587は、図2におけるキャパシタ54の一部を構成する。導体層587には、誘電体層208〜210に形成されたスルーホールを介して、図12に示した導体層571が接続されている。導体層588は、図2におけるキャパシタ64の一部を構成する。また、導体層588は、導体層580,581の各々と共に図2におけるキャパシタ63,66を構成する。導体層588には、誘電体層203〜210に形成されたスルーホールを介して、図7に示した導体層538が接続されている。
【0111】
誘電体層211には、それぞれスルーホールh101,h102,h103,h104に接続されたスルーホールh111,h112,h113,h114が形成されている。なお、誘電体層211には、符号を付したスルーホール以外にも、図15に示したように多数のスルーホールが形成されている。
【0112】
図16に示した12層目の誘電体層212には、グランド用導体層238が形成されている。導体層238には、誘電体層201〜211に形成されたスルーホールを介して、図5に示した導体層221が接続されている。また、導体層238には、誘電体層202〜211に形成されたスルーホールを介して、図6に示した導体層227,229,231〜233が接続されている。また、導体層238には、誘電体層203〜211に形成されたスルーホールを介して、図7に示した導体層235,236が接続されている。また、導体層238には、誘電体層209〜211に形成されたスルーホールを介して、図13に示した導体層583が接続されている。導体層238は、図14に示した導体層585と共に図2におけるキャパシタ71を構成する。また、導体層238は、図15に示した導体層479,587,588の各々と共に図2におけるキャパシタ41,54,64を構成する。
【0113】
誘電体層212には、それぞれスルーホールh111,h112,h113,h114に接続されたスルーホールh121,h122,h123,h124が形成されている。なお、誘電体層212には、符号を付したスルーホール以外にも、図16に示したように多数のスルーホールが形成されている。
【0114】
図17に示した13層目の誘電体層213には、キャパシタ用導体層481〜485,590〜592が形成されている。導体層481は、図2におけるキャパシタ24の一部を構成する。導体層481には、誘電体層211,212に形成されたスルーホールを介して、図15に示した導体層477が接続されている。導体層482は、図2におけるキャパシタ32の一部を構成する。導体層482には、誘電体層211,212に形成されたスルーホールを介して、図15に示した導体層478が接続されている。導体層483は、図2におけるキャパシタ22の一部を構成する。導体層483には、誘電体層202〜212に形成されたスルーホールを介して、図6に示した導体層427が接続されている。導体層484は、図2におけるキャパシタ23の一部を構成する。導体層484には、誘電体層202〜212に形成されたスルーホールを介して、図6に示した導体層428が接続されている。導体層485は、図2におけるキャパシタ44の一部を構成している。導体層485には、誘電体層204〜212に形成されたスルーホールを介して、図8に示した導体層443が接続されている。
【0115】
導体層590は、図2におけるキャパシタ52の一部を構成する。導体層590には、誘電体層202〜212に形成されたスルーホールを介して、図6に示した導体層526が接続されている。導体層591は、図2におけるキャパシタ62の一部を構成する。導体層591には、誘電体層209〜212に形成されたスルーホールを介して、図13に示した導体層580が接続されている。導体層592は、図2におけるキャパシタ74の一部を構成する。導体層592には、誘電体層204〜212に形成されたスルーホールを介して、図8に示した導体層547が接続されている。
【0116】
誘電体層213には、それぞれスルーホールh121,h122,h123,h124に接続されたスルーホールh131,h132,h133,h134が形成されている。なお、誘電体層213には、符号を付したスルーホール以外にも、図17に示したように多数のスルーホールが形成されている。
【0117】
図18に示した14層目の誘電体層214には、グランド用導体層240が形成されている。導体層240には、誘電体層212,213に形成されたスルーホールを介して、図16に示した導体層238が接続されている。図2におけるキャパシタ24は、導体層477,238,481,240によって構成されている。図2におけるキャパシタ32は、導体層478,238,482,240によって構成されている。図2におけるキャパシタ22は、導体層238,483,240によって構成されている。図2におけるキャパシタ23は、導体層238,284,240によって構成されている。図2におけるキャパシタ44は、導体層238,485,240によって構成されている。図2におけるキャパシタ52は、導体層238,590,240によって構成されている。図2におけるキャパシタ62は、導体層238,591,240によって構成されている。図2におけるキャパシタ74は、導体層238,592,240によって構成されている。
【0118】
誘電体層214には、それぞれスルーホールh131,h132,h133,h134に接続されたスルーホールh141,h142,h143,h144が形成されている。なお、誘電体層214には、符号を付したスルーホール以外にも、図18に示したように多数のスルーホールが形成されている。
【0119】
図19に示した15層目の誘電体層215には、グランド用導体層242およびキャパシタ用導体層326,487,594,595が形成されている。導体層242には、誘電体層214に形成されたスルーホールを介して、図18に示した導体層240が接続されている。導体層326は、図2におけるキャパシタ16の一部を構成する。導体層326には、誘電体層207〜214に形成されたスルーホールを介して、図11に示した導体層319が接続されている。
【0120】
導体層487は、図2におけるキャパシタ34の一部を構成する。導体層487には、誘電体層210〜214に形成されたスルーホールを介して、図14に示した導体層474が接続されている。導体層594は、図2におけるキャパシタ53の一部を構成する。導体層594には、誘電体層201〜214に形成されたスルーホールを介して、図5に示した導体層511が接続されている。導体層595は、図2におけるキャパシタ67の一部を構成する。導体層595には、誘電体層209〜214に形成されたスルーホールを介して、図13に示した導体層581が接続されている。
【0121】
誘電体層215には、それぞれスルーホールh141,h142,h143,h144に接続されたスルーホールh151,h152,h153,h154が形成されている。なお、誘電体層215には、符号を付したスルーホール以外にも、図19に示したように多数のスルーホールが形成されている。
【0122】
図20に示した16層目の誘電体層216には、グランド用導体層244が形成されている。導体層244には、誘電体層214,215に形成されたスルーホールを介して、図18に示した導体層240が接続されている。また、導体層244には、誘電体層215に形成されたスルーホールを介して、図19に示した導体層242が接続されている。図2におけるキャパシタ16は、導体層240,326,244によって構成されている。図2におけるキャパシタ34は、導体層240,487,244によって構成されている。図2におけるキャパシタ53は、導体層240,594,244によって構成されている。図2におけるキャパシタ67は、導体層240,595,244によって構成されている。
【0123】
誘電体層216には、それぞれスルーホールh151,h152,h153,h154に接続されたスルーホールh161,h162,h163,h164が形成されている。なお、誘電体層216には、符号を付したスルーホール以外にも、図20に示したように多数のスルーホールが形成されている。
【0124】
図21に示したように、誘電体層216の下面、すなわち積層基板200の底面には、前述の各端子AMT,Rx11,Rx12,Rx21,Rx22,Rx31,Rx32,Rx41,Rx42,Tx1,Tx2,Vc1,Vc2を構成する導体層と、9つのグランド端子G1〜G9を構成する導体層と、グランド用導体層246〜249とが形成されている。グランド端子G1〜G9は、グランドに接続されるようになっている。
【0125】
アンテナ端子ANTには、誘電体層209〜216に形成されたスルーホールを介して、図13に示した導体層322が接続されている。AGSM受信信号端子Rx11には、スルーホールh83,h93,h103,h113,h123,h133,h143,h153,h163を介して、図12に示した導体層468が接続されている。AGSM受信信号端子Rx12には、スルーホールh84,h94,h104,h114,h124,h134,h144,h154,h164を介して、図12に示した導体層469が接続されている。EGSM受信信号端子Rx21には、スルーホールh81,h91,h101,h111,h121,h131,h141,h151,h161を介して、図12に示した導体層466接続されている。EGSM受信信号端子Rx22には、スルーホールh82,h92,h102,h112,h122,h132,h142,h152,h162を介して、図12に示した導体層467が接続されている。
【0126】
DCS受信信号端子Rx31,Rx32には、誘電体層208〜216に形成されたスルーホールを介して、図12に示した導体層577,578が接続されている。PCS受信信号端子Rx41,Rx42には、誘電体層208〜216に形成されたスルーホールを介して、図12に示した導体層575,576が接続されている。
【0127】
送信信号端子Tx1には、誘電体層215,216に形成されたスルーホールを介して、図19に示した導体層487が接続されている。送信信号端子Tx2には、誘電体層215,216に形成されたスルーホールを介して、図19に示した導体層595が接続されている。制御端子Vc1には、誘電体層213〜216に形成されたスルーホールを介して、図17に示した導体層484が接続されている。制御端子Vc2には、誘電体層215,216に形成されたスルーホールを介して、図19に示した導体層594が接続されている。グランド端子G1〜G9および導体層246〜249には、誘電体層216に形成されたスルーホールを介して、図20に示した導体層244が接続されている。
【0128】
次に、図22を参照して、本実施の形態に係る高周波モジュール1の特徴について説明する。図22は、高周波モジュール1におけるデュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路を模式的に示す説明図である。なお、以下、図22に示したデュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路の構成、作用および効果について説明する。デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx12とを相互に接続する信号伝送路、デュアルSAWフィルタ121とインダクタ82と受信信号端子Rx21とを相互に接続する信号伝送路、およびデュアルSAWフィルタ121とインダクタ82と受信信号端子Rx22とを相互に接続する信号伝送路の構成、作用および効果も、図22に示した信号伝送路の構成、作用および効果と同様である。
【0129】
図22に示した信号伝送路は、積層基板200の上面200bに配置され、デュアルSAWフィルタ121が接続された導体層409と、積層基板200の上面200bに配置され、インダクタ81が接続された導体層423と、積層基板200の内部に配置された導体層433と、導体層409と導体層433とを接続するスルーホールh15と、導体層423と導体層433とを接続するスルーホールh16とを有している。
【0130】
図22に示した信号伝送路は、更に、導体層433よりも積層基板200の底面200aに近い位置に配置された導体層451と、導体層433と導体層451とを接続する並列の2つの信号経路701,702と、導体層451と受信信号端子Rx11とを接続する信号経路703とを有している。
【0131】
信号経路701は、積層基板200内に設けられたスルーホールh25,h35,h45を用いて構成されている。信号経路702は、積層基板200内に設けられたスルーホールh26,h36,h46を用いて構成されている。信号経路703は、積層基板200内に設けられたスルーホールh53,h63,h73、導体層468、スルーホールh83,h93,h103,h113,h123,h133,h143,h153,h163を用いて構成されている。
【0132】
なお、本実施の形態では、信号経路701,702,703は、それぞれ1つ以上のスルーホールを用いて構成されていればよい。また、本実施の形態において、導体層451が受信信号端子Rx11と一体化され、信号経路703が存在していなくてもよい。信号経路701,702は、本発明における並列の複数の信号経路に対応する。信号経路703に含まれるスルーホールは、本発明における「第2の導体層と端子とを接続するための1つ以上のスルーホール」に対応する。
【0133】
デュアルSAWフィルタ121とインダクタ81は、本発明における回路要素に対応すると共に、積層基板の第2の面に搭載された2つの素子に対応する。また、デュアルSAWフィルタ121は本発明におけるフィルタに対応する。インダクタ81は、受信信号端子Rx11に接続される外部回路とデュアルSAWフィルタ121とのインピーダンス整合のための素子であり、本発明における整合用素子に対応する。受信信号端子Rx11は、本発明における端子に対応する。導体層433は、デュアルSAWフィルタ121とインダクタ81とを接続するためのものであり、本発明における第1の導体層に対応する。導体層451は、本発明における第2の導体層に対応する。
【0134】
本実施の形態に係る高周波モジュール1では、複数の回路要素としてのデュアルSAWフィルタ121およびインダクタ81と、受信信号端子Rx11は、導体層433と、並列の信号経路701,702と、導体層451とを介して接続される。本実施の形態によれば、デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路が、並列の複数の信号経路701,702を含むことにより、信号伝送路のインダクタンスを抑制することができる。以下、これについて詳しく説明する。
【0135】
デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路としては、図22における導体層433と受信信号端子Rx11との間を、直列に接続された複数のスルーホールを用いて構成された1本の信号経路によって接続する構成も考えられる。以下、このような構成の信号伝送路を、比較例の信号伝送路と呼ぶ。図22に示した信号伝送路のインダクタンスは、比較例の信号伝送路のインダクタンスよりも小さくなる。このことをシミュレーションの結果を参照して説明する。このシミュレーションでは、図22に示した信号伝送路のモデルを用いて、この信号伝送路における導体層433と受信信号端子Rx11との間の部分のインダクタンスを求めた。ここで、図22に示したように、導体層433と導体層451との間の、積層方向における距離をA(μm)とし、導体層433と受信信号端子Rx11との間の、積層方向における距離をB(μm)とする。距離Aは、信号経路701,702の各々の、積層方向における長さでもある。シミュレーションでは、距離Bを600μmよりも大きな値とし、距離Aを0〜600μmの範囲で変えたときの距離Aと上記インダクタンスとの関係を求めた。その結果を図23に示す。距離Aが0μmの場合とは、導体層451が導体層433と一体化され、並列の信号経路701,702が存在せず、導体層433と受信信号端子Rx11とが1本の信号経路によって接続される場合である。
【0136】
図23から分かるように、距離Aが長くなるほどインダクタンスは小さくなる。このことから、本実施の形態によれば、デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路が、並列の複数の信号経路701,702を含むことにより、信号伝送路のインダクタンスを抑制することができることが分かる。
【0137】
このように本実施の形態によれば、信号伝送路のインダクタンスを抑制することができることから、信号伝送路のインダクタンスに起因した高周波モジュール1の特性の変化を抑制することができる。
【0138】
また、本実施の形態では、デュアルSAWフィルタ121およびインダクタ81は積層基板200に搭載される素子になっている。そのため、デュアルSAWフィルタ121およびインダクタ81は、予め、受信信号端子Rx11を介して接続される外部回路との間でインピーダンスの整合がとれるように設計される。本実施の形態によれば、デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路のインダクタンスを抑制することができるので、この信号伝送路のインダクタンスに起因して、デュアルSAWフィルタ121およびインダクタ81と外部回路との間でインピーダンスの整合がとれなくなることを防止することができる。
【0139】
また、本実施の形態によれば、図23から分かるように、積層基板200の設計段階で、並列の信号経路701,702の長さを変えることにより、信号経路701,702を含む信号伝送路のインダクタンスを調整することができる。これにより、本実施の形態によれば、高周波モジュール1の特性の調整が容易になる。
【0140】
ここで、シミュレーションによって、図22における距離Aを変えたときのデュアルSAWフィルタ121と受信信号端子Rx11との間における電圧定在波比(VSMR)の周波数特性を調べた結果を図24に示す。このシミュレーションでは、距離Aが0μmの場合と、距離Aが150μmの場合と、距離Aが300μmの場合とについて、電圧定在波比の周波数特性を調べた。図24から、本実施の形態によれば、距離Aを変えることにより、電圧定在波比を制御することができることが分かる。そのため、本実施の形態によれば、高周波モジュール1の特性の調整が容易になる。
【0141】
また、本実施の形態では、導体層433は、複数の回路要素としてのデュアルSAWフィルタ121とインダクタ81とを接続する機能と、並列の信号経路701,702を接続する機能とを兼ね備えている。従って、本実施の形態によれば、積層基板200内の空間を無駄に使用することなく、並列の信号経路701,702を含み、デュアルSAWフィルタ121とインダクタ81と受信信号端子Rx11とを相互に接続する信号伝送路を構成することができる。これにより、本実施の形態によれば、高周波モジュール1における挿入損失を低減したり、信号伝送路に起因する寄生容量や寄生インダクタンスを低減したりすることが可能になると共に、高周波モジュール1の小型化が可能になる。
【0142】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明において、第1の導体層によって接続される複数の回路要素は、積層基板の第2の面に搭載された複数の素子に限らず、積層基板の内部に設けられた複数の回路要素であってもよい。また、回路要素は、受動素子であってもよいし、能動素子であってもよい。
【0143】
また、本発明において、第1の導体層によって接続される回路要素の数は3以上であってもよい。また、第1の導体層と第2の導体層とを接続する並列の信号経路の数も3以上であってもよい。
【0144】
また、本発明は、携帯電話機におけるフロントエンドモジュールとして用いられる高周波モジュールに限らず、積層基板を備えると共に、複数の回路要素と端子とを相互に接続する信号伝送路を含む高周波モジュール全般に適用することができる。
【図面の簡単な説明】
【0145】
【図1】本発明の一実施の形態に係る高周波モジュールの回路構成を示すブロック図である。
【図2】本発明の一実施の形態に係る高周波モジュールの回路構成を示す回路図である。
【図3】本発明の一実施の形態に係る高周波モジュールの平面図である。
【図4】本発明の一実施の形態に係る高周波モジュールの外観を示す斜視図である。
【図5】図3に示した積層基板における1層目の誘電体層の上面を示す平面図である。
【図6】図3に示した積層基板における2層目の誘電体層の上面を示す平面図である。
【図7】図3に示した積層基板における3層目の誘電体層の上面を示す平面図である。
【図8】図3に示した積層基板における4層目の誘電体層の上面を示す平面図である。
【図9】図3に示した積層基板における5層目の誘電体層の上面を示す平面図である。
【図10】図3に示した積層基板における6層目の誘電体層の上面を示す平面図である。
【図11】図3に示した積層基板における7層目の誘電体層の上面を示す平面図である。
【図12】図3に示した積層基板における8層目の誘電体層の上面を示す平面図である。
【図13】図3に示した積層基板における9層目の誘電体層の上面を示す平面図である。
【図14】図3に示した積層基板における10層目の誘電体層の上面を示す平面図である。
【図15】図3に示した積層基板における11層目の誘電体層の上面を示す平面図である。
【図16】図3に示した積層基板における12層目の誘電体層の上面を示す平面図である。
【図17】図3に示した積層基板における13層目の誘電体層の上面を示す平面図である。
【図18】図3に示した積層基板における14層目の誘電体層の上面を示す平面図である。
【図19】図3に示した積層基板における15層目の誘電体層の上面を示す平面図である。
【図20】図3に示した積層基板における16層目の誘電体層の上面を示す平面図である。
【図21】図3に示した積層基板における16層目の誘電体層およびその下の導体層を示す平面図である。
【図22】本発明の一実施の形態に係る高周波モジュールにおけるデュアルSAWフィルタとインダクタと受信信号端子とを相互に接続する信号伝送路を模式的に示す説明図である。
【図23】本発明の一実施の形態に係る高周波モジュールの効果を説明するためのシミュレーションの結果を示す特性図である。
【図24】本発明の一実施の形態に係る高周波モジュールの効果を説明するための他のシミュレーションの結果を示す特性図である。
【符号の説明】
【0146】
1…高周波モジュール、111,113,115,117…SAWフィルタ、112,114,116,118…整合回路、Rx11,Rx12,Rx21,Rx22,Rx31,Rx32,Rx41,Rx42…受信信号端子、Tx1,Tx2…送信信号端子、431〜434…導体層(第1の導体層)、449〜452…導体層(第2の導体層)、701,702,703…信号経路。
【特許請求の範囲】
【請求項1】
交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第1および第2の面と、前記第1の面に配置された端子とを有する積層基板を備え、
前記複数の導体層は、複数の回路要素を接続するための第1の導体層と、前記第1の導体層よりも前記第1の面に近い位置に配置され、前記端子に接続された第2の導体層とを含み、
前記積層基板は、更に、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成され、前記第1の導体層と第2の導体層とを接続する並列の複数の信号経路を有することを特徴とする高周波モジュール。
【請求項2】
更に、前記複数の回路要素として、前記第2の面に搭載された複数の素子を備え、
前記第1の導体層は、前記複数の素子を接続することを特徴とする請求項1記載の高周波モジュール。
【請求項3】
前記積層基板は、更に、前記第2の導体層と前記端子とを接続するための1つ以上のスルーホールを有することを特徴とする請求項1または2記載の高周波モジュール。
【請求項4】
アンテナに接続されるアンテナ端子と、
受信信号を出力する受信信号端子と、
送信信号が入力される送信信号端子と、
前記アンテナ端子と前記受信信号端子および送信信号端子との間に配置され、前記受信信号と送信信号を分離する分離回路と、
前記分離回路と前記受信信号端子との間に設けられたフィルタと、
前記フィルタと前記受信信号端子とに接続され、前記受信信号端子に接続される外部回路と前記フィルタとのインピーダンス整合のための整合用素子と、
上記各要素を一体化する積層基板とを備えた高周波モジュールであって、
前記積層基板は、交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第1および第2の面とを有し、
前記受信信号端子は前記第1の面に配置され、
前記フィルタと整合用素子は前記第2の面に搭載され、
前記複数の導体層は、前記フィルタと整合用素子を接続するための第1の導体層と、前記第1の導体層よりも前記第1の面に近い位置に配置され、前記受信信号端子に接続された第2の導体層とを含み、
前記積層基板は、更に、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成され、前記第1の導体層と第2の導体層とを接続する並列の複数の信号経路を有することを特徴とする高周波モジュール。
【請求項5】
前記フィルタは、弾性波素子を用いて構成されていることを特徴とする請求項4記載の高周波モジュール。
【請求項6】
前記積層基板は、更に、前記第2の導体層と前記受信信号端子とを接続するための1つ以上のスルーホールを有することを特徴とする請求項4または5記載の高周波モジュール。
【請求項1】
交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第1および第2の面と、前記第1の面に配置された端子とを有する積層基板を備え、
前記複数の導体層は、複数の回路要素を接続するための第1の導体層と、前記第1の導体層よりも前記第1の面に近い位置に配置され、前記端子に接続された第2の導体層とを含み、
前記積層基板は、更に、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成され、前記第1の導体層と第2の導体層とを接続する並列の複数の信号経路を有することを特徴とする高周波モジュール。
【請求項2】
更に、前記複数の回路要素として、前記第2の面に搭載された複数の素子を備え、
前記第1の導体層は、前記複数の素子を接続することを特徴とする請求項1記載の高周波モジュール。
【請求項3】
前記積層基板は、更に、前記第2の導体層と前記端子とを接続するための1つ以上のスルーホールを有することを特徴とする請求項1または2記載の高周波モジュール。
【請求項4】
アンテナに接続されるアンテナ端子と、
受信信号を出力する受信信号端子と、
送信信号が入力される送信信号端子と、
前記アンテナ端子と前記受信信号端子および送信信号端子との間に配置され、前記受信信号と送信信号を分離する分離回路と、
前記分離回路と前記受信信号端子との間に設けられたフィルタと、
前記フィルタと前記受信信号端子とに接続され、前記受信信号端子に接続される外部回路と前記フィルタとのインピーダンス整合のための整合用素子と、
上記各要素を一体化する積層基板とを備えた高周波モジュールであって、
前記積層基板は、交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第1および第2の面とを有し、
前記受信信号端子は前記第1の面に配置され、
前記フィルタと整合用素子は前記第2の面に搭載され、
前記複数の導体層は、前記フィルタと整合用素子を接続するための第1の導体層と、前記第1の導体層よりも前記第1の面に近い位置に配置され、前記受信信号端子に接続された第2の導体層とを含み、
前記積層基板は、更に、それぞれ積層基板内に設けられた1つ以上のスルーホールを用いて構成され、前記第1の導体層と第2の導体層とを接続する並列の複数の信号経路を有することを特徴とする高周波モジュール。
【請求項5】
前記フィルタは、弾性波素子を用いて構成されていることを特徴とする請求項4記載の高周波モジュール。
【請求項6】
前記積層基板は、更に、前記第2の導体層と前記受信信号端子とを接続するための1つ以上のスルーホールを有することを特徴とする請求項4または5記載の高周波モジュール。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2007−274471(P2007−274471A)
【公開日】平成19年10月18日(2007.10.18)
【国際特許分類】
【出願番号】特願2006−99064(P2006−99064)
【出願日】平成18年3月31日(2006.3.31)
【出願人】(000003067)TDK株式会社 (7,238)
【Fターム(参考)】
【公開日】平成19年10月18日(2007.10.18)
【国際特許分類】
【出願日】平成18年3月31日(2006.3.31)
【出願人】(000003067)TDK株式会社 (7,238)
【Fターム(参考)】
[ Back to top ]