高周波電力増幅器
【課題】従来技術による高出力化の問題を解決するために、主増幅器と補助増幅器に設けられた高調波処理回路を構成するデバイスの発熱問題を回避し、高効率特性を得ると共に、高出力化を実現可能な高周波電力増幅器を提供する。
【解決手段】高周波電力増幅器1は、準マイクロ波帯からマイクロ波帯の信号を分配する90度ハイブリッド回路10と、分配された信号をキャリア増幅器として作動するFET13と、ピーク増幅器として作動するFET14にそれぞれ供給し、ドハティ線路23で合成した後、インピーダンス変換線路24で変換した後に出力する。キャリア増幅器は、入力整合回路11と、FET13と、位相調整線路15と、λ/4オープンスタブ16と、出力整合回路21と、を有している。また、ピーク増幅器は、入力整合回路12と、FET14と、インダクタΔLと、出力整合回路22と、を有している。
【解決手段】高周波電力増幅器1は、準マイクロ波帯からマイクロ波帯の信号を分配する90度ハイブリッド回路10と、分配された信号をキャリア増幅器として作動するFET13と、ピーク増幅器として作動するFET14にそれぞれ供給し、ドハティ線路23で合成した後、インピーダンス変換線路24で変換した後に出力する。キャリア増幅器は、入力整合回路11と、FET13と、位相調整線路15と、λ/4オープンスタブ16と、出力整合回路21と、を有している。また、ピーク増幅器は、入力整合回路12と、FET14と、インダクタΔLと、出力整合回路22と、を有している。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、携帯電話基地局に用いられる高周波電力増幅器に関し、特に、ドハティ増幅器による高出力の高周波電力増幅器に関する。
【背景技術】
【0002】
高効率な増幅特性を実現する増幅器としてドハティ(Doherty)増幅器が知られている。ドハティ増幅器はAM放送送信機用として開発され、その後マイクロ波への応用がなされたものである。このドハティ増幅器は、入力信号を分配する分配器と、例えば、A級からAB級にバイアスされ低入力電圧から作動するキャリア増幅器と、例えば、C級にバイアスされ入力電力が十分大きい場合に作動するピーク増幅器と、キャリア増幅器の出力電力とピーク増幅器の出力電力を合成する出力回路と、を含んでいる。このような回路構成とすることにより、アイソレーションの無い合成回路で可変負荷を実現して高効率動作を可能としている。
【0003】
図15は、従来のドハティ増幅器200の構成を示している。従来のドハティ増幅器200は、主増幅器110と、補助増幅器120と、分配回路130と、90度位相調整回路135と、ドハティ回路140と、を備えている。ここで、信号周波数に対応する基本波をλとすると、ドハティ回路140はλ/4のドハティネットワーク141を有することになる。
【0004】
ここで、主増幅器110は、トランジスタ112と、トランジスタ112の入力及び出力の基本波整合と高調波処理を行う入力回路111及び出力回路113と、を備えている。
【0005】
また、補助増幅器120は、トランジスタ122と、トランジスタ122の入力及び出力の基本波整合と高調波処理を行う入力回路121と、出力回路123と、を備えている。入力回路121には、入力整合回路121AとF級高調波処理回路121Bが設けられ、出力回路123には、出力整合回路123Aと高調波処理回路123Bが設けられている。
【0006】
しかし、上記ドハティ増幅器200では、主増幅器110と補助増幅器120との高調波処理条件が同一であるため、異なる高調波処理が必要な場合でも、共にF級動作をしてしまうという問題があった。そこで、特許文献1には、主増幅器の第2次高調波処理と補助増幅器の第2次高調波処理に異なる処理条件を設けることにより高効率特性を得る技術が開示されている。
【0007】
さらに、高出力の電力増幅回路を実現する回路構成として、特許文献2に示されているように、複数のトランジスタセルを電気的に並列接続したマルチフィンガ型のトランジスタと、複数のトランジスタのゲート電極に接続された入力側整合回路と、各トランジスタセルのゲート電極と入力側整合回路の間にそれぞれ接続された共振回路と、各トランジスタからボンディングワイヤによって接続される細く絞られた出力側整合回路と、を有し、共振回路は、トランジスタの動作周波数の2次高調波の周波数又は2次高調波の周波数を中心とした所定の範囲内で共振してゲート電極に短絡又は十分に低い負荷を与える電力増幅回路が開示されている。
【0008】
【特許文献1】特開2004−120086号公報
【特許文献2】特開2007−60616号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
低出力の高周波電力増幅回路やドハティ増幅回路において、特許文献1で開示されている技術のような異なる高調波処理条件を設定することにより高効率化を実現することができる可能性はあるが、例えば、数百ワットの高出力の電力増幅回路を実現させようとすると、高調波処理回路を構成するデバイスの発熱問題を解決する必要がある。
【0010】
また、特許文献2で開示されているように、高出力の電力増幅回路において、FETチップを単位セルユニットとし、単位セルユニットを多数接続してIC化する場合、ICの大型化によりそれぞれのFETチップから整合回路までの電気長が長くなり、理想的な1点接続とならず、位相の調整が困難になる。
【0011】
本発明は、従来技術による高出力化と位相調整の問題を解決するためになされたものであり、主増幅器と補助増幅器に設けられた高調波処理回路を構成するデバイスの発熱問題を回避し、位相調整を容易にすると共に、高効率特性化と高出力化とを実現可能な高周波電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【0012】
以上のような目的を達成するために、本発明に係る高周波電力増幅器は、高周波入力信号に位相差を与えて二つの信号に分配する分配器と、分配された一方の信号を増幅するキャリア増幅回路と、分配された他方の信号を増幅するピーク増幅回路と、キャリア増幅回路の出力とピーク増幅回路の出力とを合成するドハティ合成部と、合成された信号をインピーダンス変換して出力する変換部と、を有する高周波電力増幅器において、キャリア増幅回路は、信号増幅を行う第1のFETと、第1のFETのゲートに接続された第1の入力整合回路と、第1のFETのドレインに接続され、基本波λの2倍波に対して短絡又は十分小さい負荷となり、基本波λの3倍波に対して開放となり、あるいは、基本波λの2倍波に対して開放又は十分大きい負荷となり、基本波λの3倍波に対して短絡若しくは分小さい負荷となる第1の高調波処理手段と、第1の高調波処理手段に接続された第1の出力整合回路と、を有し、ピーク増幅回路は、信号増幅を行う第2のFETと、第2のFETのゲートに接続された第2の入力整合回路と、第2のFETのドレインに接続され、基本波λの2倍波及び3倍波に対して開放又は十分大きい負荷となる第2の高調波処理手段と、第2の高調波処理手段に接続された第2の出力整合回路と、を有することを特徴とする。
【0013】
また、本発明に係る高周波電力増幅器において、第1の高調波処理手段は、第1のFETの寄生ドレインソース容量成分と2倍波λ/4オープンスタブとにより、第1のFETをF級又は逆F級増幅器として動作させることを特徴とする。
【0014】
また、本発明に係る高周波電力増幅器において、第2の高調波処理手段は、第2のFETの寄生ドレインソース容量成分と予め設定されたインダクタ成分とにより、第2のFETをE級増幅器として動作させることを特徴とする。
【0015】
また、本発明に係る高周波電力増幅器において、第2の高周波処理手段のインダクタ成分は放熱効果が高いマイクロストリップラインにより形成されていることを特徴とする。
【0016】
また、本発明に係る高周波電力増幅器において、 第1又は第2のFETは、ガリウムヒ素(GaAs)FET、又は、高電子移動度トランジスタである窒化ガリウムHEMTであり、ピーク増幅回路及びキャリア増幅回路は1つのパッケージとしたことを特徴とする。
【0017】
本発明の特徴事項の一つである高調波処理は、準マイクロ波帯からマイクロ波帯であって、高周波電力増幅器の周波数特性から2倍及び3倍のみの処理を行えば十分であり、4倍以上の高調波処理は高調波自体が発生しないこと、及び、位相の合わせ込みが極めて難しいことがシミュレーション及び実験により明らかになったため、意図的に排除したことである。また、3倍の高調波処理が困難な場合、2倍波のみの処理でも改善する場合があることも発明者のシミュレーション及び実験により明らかになった。
【0018】
また、本発明に係る高周波電力増幅器において、第1及び第2のFETは複数のセルを有し、マイクロストリップラインは、各セルに設けられて接続され、該マイクロストリップラインのインピーダンスは各セルにおける負荷インピーダンスの2倍以上となるように各マイクロストリップラインを離間して配置したことを特徴とする。
【0019】
さらに、本発明に係る高周波電力増幅器において、各マイクロストリップラインが予め決められた距離だけ離して配置できない場合には、2つのセル毎にマイクロストリップラインをまとめてアイソレーションを確保し、マイクロストリップ線路の両端に電極パッドを設けて各セルからそれぞれ接続したことを特徴とする。
【発明の効果】
【0020】
本発明に係る高周波電力増幅器により、さらなる高出力化が可能となり、高効率特性も合わせて実現可能となるという効果がある。
【発明を実施するための最良の形態】
【0021】
以下、本発明を実施するための最良の形態(以下実施形態という)を、図面に従って説明する。
【0022】
図1にはドハティ増幅器である高周波電力増幅器1の構成が示されている。高周波電力増幅器1は、準マイクロ波帯からマイクロ波帯の信号を分配する90度ハイブリッド回路10と、分配された信号をキャリア増幅器として作動するFET13と、ピーク増幅器として作動するFET14にそれぞれ供給し、ドハティ線路23で合成した後、インピーダンス変換線路24でインピーダンス変換して出力する。キャリア増幅器は、入力整合回路11と、FET13と、位相調整線路15と、2倍波λ/4オープンスタブ16と、出力整合回路21と、を有している。また、ピーク増幅器は、入力整合回路12と、FET14と、インダクタΔLと、出力整合回路22と、を有している。
【0023】
高周波電力増幅器1では、通常、キャリア増幅器はA級からAB級の動作点で高効率となるF級又は逆F級動作をさせ、ピーク増幅器はC級の動作点で高効率となるE級動作をするように異なるバイアスを有するキャリア増幅器及びピーク増幅器をドハティ線路で結合し、飽和点付近で駆動し始めるピーク増幅器の出力側インピーダンスの変化によりキャリア増幅器に与える出力側負荷を減少させるように変化させる。この動作により、高周波電力増幅器1は高い線形性と、飽和出力点からバックオフ6dBにおける高効率化を実現している。
【0024】
図2には本実施形態の高周波電力増幅器の効率特性が示されている。図2は横軸に出力、縦軸に効率を取り、比較例としてのF級動作のキャリア増幅器及びF級動作のピーク増幅器による効率特性と、本実施形態であるF級動作のキャリア増幅器及びE級動作のピーク増幅器による効率特性を示している。
【0025】
本実施形態で特徴的な事項は、FETに内在する寄生ドレインソース容量Cdsを考慮してドハティ増幅動作をE級動作の増幅器で実現したことである。E級増幅器は飽和電力付近の効率向上がF級及び逆F級に対して大きいことが利点であるが、負荷インピーダンスの変化により効率改善効果は大きく変動する。このため、E級増幅器はピーク増幅器として使用してピーク電力付近の効率を向上させた。また、F級もしくは逆F級増幅器をキャリア増幅器として使用することで、6dBバックオフ付近から飽和電力付近の効率向上に寄与し、比較例の70%効率に対して効率が最大で5%向上して75%効率となる。
【0026】
図3はキャリア増幅器をF級又は逆F級とした場合のスタブ位置によるドレイン効率変化の特性図であり、図1のキャリア増幅器について説明する。図1のキャリア増幅器は、FET13と、位相調整線路15と、2倍波でλ/4のオープンスタブと、を有しており、直列に並列共振回路を入れたF級、逆F級の増幅器となっている。ここで、2倍波のショート点位相と位相調整線路の線路インピーダンスの変化の非線形シミュレーション結果を表1に示す。
【0027】
【表1】
【0028】
表1に示すように、FETの寄生ドレインソース容量Cdsを考慮しない場合のオープン点の位相は、基本波の電気長ELが45度となるが、Cdsを考慮する場合は、線路インピーダンスZ0が増加することにより、ELが0度(ショート点)に近づくことが分かる。また、図3より、オープン点位相はCdsにより線路インピーダンスの影響を受けるものの、位相差25.5度の間ではF級又は逆F級の最大点は連続しており、間に谷部ができず特性が安定していることから、キャリア増幅器にF級又は逆F級を用いても良いことが分かる。次に、ピーク増幅器について示す。
【0029】
図4はピーク増幅器をE級とした回路構成を示している。図4(A)は、ピーク増幅器の通常の回路構成であり、図4(B)は本実施形態に係る2GHz帯、100ワット級の回路構成を示している。本実施形態では、インダクタΔLの温度上昇を防止するため、インダクタΔLと出力整合回路のLmとを組み合わせたマイクロストリップライン(Z0,θ0)線路を有するピーク増幅器とした。また、回路設計に当たり、Zmを基準点とし、FET14にはトランジスタでパワー最大となる負荷インピーダンスをRLとCdsの並列回路で表した抵抗分の値としてロードインピーダンスを仮定した。
【0030】
図5は、ピーク増幅器の調整前の特性と調整後の特性とを示すスミスチャートであり、図5(A)は調整前、図5(B)は調整後を示している。図5(A)の破線はインダクタΔLを用いた通常の回路構成によるスミスチャートであり、白印の下向き三角が基本波、2倍波及び3倍波のポイントを示している。また、黒印の下向き三角は図4(B)のマイクロストリップ線路を用いた回路構成の同様な特性である。図5(A)に示すように、2倍波及び3倍波のポイントは高調波成分の特性の違いにより比較的近い位置となるもののの、インダクタΔLとマイクロストリップ線路との違いにより2倍波と3倍波はそれぞれ一致しない。
【0031】
図6はピーク増幅器の調整処理の流れを示している。図6と図5(B)を用いて調整処理を説明する。調整処理を開始するとステップS10において、E級動作を可能とするため、マイクロストリップラインの線路インピーダンスZ0をロードラインインピーダンスRLの2倍以上の値に初期値を設定する。ここで、所定の寄生ドレインソース容量Cdsは、図5(C)に示すようにZmの基準点をCdsの内側と仮定し、完全オープン状態のFETとしてシュミレーションした値を用いる。
【0032】
次に、ステップS12において、ロードラインインピーダンスRLの2倍以上の値となるようにZ0に設定し、ステップS14において、θ0による位相調整の設定を行い、ステップS16において特性計算を実行する。ステップS18において、得られた結果がスミスチャートの外周部に接するような反射特性の有無を判定し、反射特性を有していない場合には、ステップS12へ戻り、各パラメータを変更して特性計算を再実行する。ここで、得られた結果が反射特性を有する場合には、ステップS20へ移り、Cdsによる特性とE級との2倍波及び3倍波とがそれぞれ近接しているかどうかを判定する。もし、所定の角度以内に収まらない場合には処理を繰り返し、所定の角度以内に収まる場合には、Z0及びθ0パラメータを記憶媒体に記録して処理を終了する。
【0033】
このような処理を実行することにより、図5(B)に示すように、Cdsにより完全オープン時でもオープンとはならないが、インダクタΔLとマイクロストリップ線路との違いを吸収し、Cdsによる特性とE級の2倍波及び3倍波との特性を近づけることが可能となり、ピーク増幅器として好ましい特性となる。
【0034】
次に、キャリア増幅器やピーク増幅器に用いるE級増幅器の種々の構成について図13と図14を用いて説明する。図13は実施形態の参考となるE級増幅器30の回路パターン(A)とその等価回路(B)を示している。図13のE級増幅器30は、入力ゲート31と、8個のFETチップ32で構成される8ユニットセル(FETチップ)と、アルミナ基板上に形成されたマイクロストリップライン33(Z0,θ0)と、裏面電極を接地した単層チップコンデンサ34と、出力ドレイン35と、を備えている。
【0035】
この回路パターンで特徴的なことは、特許文献2に記載されているように細く絞ったマイクロストリップライン33を用いたことである。しかし、マイクロストリップライン33のインピーダンスを高くする目的及び、ボンディングワイヤによる接続性を考慮してストリップライン33を細く絞ったことで、端部の見かけの伝送線路長と、中心部の見かけの伝送線路長が異なり、位相差が生じることで高周波電力増幅器全体として効率が低下する。
【0036】
図14はマイクロストリップライン33にオープンスタブを形成したE級増幅器30の回路パターン(A)とその等価回路(B)を示している。図14のE級増幅器30は、入力ゲート31とFETチップ32と、2倍波でλ/4のオープンスタブ36(Z1,θ1)を有するマイクロストリップライン33(Z0,θ0)と、出力ドレイン35と、を備えている。
【0037】
この回路の特徴は、図13で使用していた単層チップコンデンサの替わりにオープンスタブ36を用いたことである。しかし、この回路では、8ユニットセル化とオープンスタブ36を配置する場所の制約によりマイクロストリップライン33の幅が大きくなると共にオープンスタブ36の幅により位相θ0が理想的な一点接続とならなず、各FETチップ32からオープンスタブ36までの伝送線路長が異なり、位相差が生じることで高周波電力増幅器全体として効率が低下する。
【0038】
図7はE級増幅器30の回路パターン(A)とその等価回路(B)を示している。図7のE級増幅器30は、入力ゲート31と、8個のFETチップ32で構成される8ユニットセル(FETチップ)と、アルミナ基板上に形成されたマイクロストリップライン33(Z0,θ0)と、裏面電極を接地した単層チップコンデンサ34と、出力ドレイン35と、を備えている。この回路パターンで特徴的なことは、マイクロストリップライン33のインピーダンスを高くすることよりも見かけの伝送線路長を等しくしたことである。なお、等価回路(B)の出力整合回路22によりインピーダンスを高める構成としている。
【0039】
図8は、図7に示したE級増幅器30のマイクロストリップライン33の電磁界シミュレーション結果を示している。ここでは、一例として、準マイクロ波帯,100ワットクラスのE級増幅器としてFETチップ1〜8を同相で電圧駆動した時の電磁界シミュレーションを行った。
【0040】
図8のハッチングは色の濃い部分が電流(単位:アンペア/メータ)が大きいことを示し、色の薄い部分は電流が小さいことを示している。図8に示すように、電流はマイクロストリップラインの両端に集中して流れるため、中心部のFETチップの電流が減少し、各FETチップを同相で駆動しているにもかかわらず、電流は不均一となることが明らかになった。この現象は、高出力の増幅器をFETチップの個数倍で実現する場合、余分にFETチップが必要となり、回路規模の増加を招くことになる。そこで、図9と図11に示す回路パターンについて同様の電磁界シミュレーションを行った。
【0041】
図9は本実施形態に係る別のE級増幅器の回路パターン(A)とその等価回路(B)を示している。回路パターン(A)において、例えば、マイクロストリップライン33は、基板厚を0.6mm、比誘電率を10とし、ライン幅を0.1mm、ライン間距離を0.2mmとした。
【0042】
図8に示すように、高周波の電流は、マイクロストリップライン33の両端に集中して流れるため、FETチップ毎にマイクロストリップライン33を形成して各FETチップの高周波電流を均一に流す構成とした。なお、回路パターンを形成するに当たり、各FETチップにインピーダンス(Z0,θ0)のマイクロストリップライン33をアルミナ基板上に配置し、各マイクロストリップライン33のZ0は各FETチップのロードインピーダンスRLの2倍以上となるように、マイクロストリップライン33の幅を決定した。
【0043】
図10は、図9に示したE級増幅器のマイクロストリップラインの電磁界シミュレーション結果を示している。 各FETチップを同相で電圧駆動した場合において、各FETチップ間で流れる電流は均一となる。しかし、この回路構成では、各マイクロストリップラインのZ0は各FETチップのロードインピーダンスRLの2倍以上にする必要があり、回路規模が大きくなる。逆に、回路規模が予め決まっている場合には、マイクロストリップライン間のアイソレーションが十分に取れず、効率が低下することがある。そこで、マイクロストリップライン間のアイソレーションが十分に取れない場合の回路パターンを次に示す。
【0044】
図11は、本実施形態に係るさらに別のE級増幅器の回路パターンを示している。本実施形態で特徴的なことは、マイクロストリップライン間のアイソレーションが十分に取れない場合には、ワイヤボンド数もしくはFETチップ数の半分以上の数のマイクロストリップラインにまとめることである。例えば、マイクロストリップライン33は、基板厚を0.6mm、比誘電率を10とし、ライン幅を0.2mm、アイソレーションを取るためにライン間距離を0.4mmとした。また、FETチップとマイクロストリップライン33の1つのラインの中心線から離れて位置する電極パッドとをワイヤボンドで接続している。
【0045】
図12は図11に示したE級増幅器のマイクロストリップラインの電磁界シミュレーション結果を示している。図11の結果は、図10の結果と同様な傾向を示し、各FETチップを同相で電圧駆動した場合において、ラインの中心部に電流の低下する領域が若干発生するが、各FETチップ間で流れる電流は均一となる。
【0046】
上述した構成により、複数のFETチップを用いて高出力化が実現出来ると共に、均一なE級の高調波処理に加え、基本ユニットセルから設計しFETチップ数を増やしても諸特性を維持すること(スケーリング設計)が容易になる。
【0047】
以上、上述したように、本実施形態による高周波電力増幅器により、さらなる高出力化が可能となり、高効率特性も合わせて実現可能となる。なお、本実施形態ではピーク増幅器に窒化ガリウムHEMTによるE級増幅器を用いた。
【図面の簡単な説明】
【0048】
【図1】本発明の実施形態に係る高周波電力増幅器の構成を示す構成図である。
【図2】本実施形態に係る高周波電力増幅器の効率特性を示す特性図である。
【図3】本実施形態に係るキャリア増幅器をF級又は逆F級とした場合のスタブ位置によるドレイン効率変化の特性図である。
【図4】本実施形態に係るピーク増幅器をE級とした回路構成を説明する説明図である。
【図5】本実施形態に係るピーク増幅器の調整前の特性と調整後の特性とを説明する説明図である。
【図6】本実施形態に係るピーク増幅器の調整処理の流れを示すフローチャート図である。
【図7】本実施形態に係るE級増幅器の回路パターンとその等価回路を説明する説明図である。
【図8】図7に示したE級増幅器のマイクロストリップラインの電磁界シミュレーション結果を説明する説明図である。
【図9】本実施形態に係る別のE級増幅器の回路パターンとその等価回路を説明する説明図である。
【図10】図9に示したE級増幅器のマイクロストリップラインの電磁界シミュレーション結果を説明する説明図である。
【図11】本実施形態に係るさらに別のE級増幅器の回路パターンを説明する説明図である。
【図12】図11に示したE級増幅器のマイクロストリップラインの電磁界シミュレーション結果を説明する説明図である。
【図13】本実施形態の参考となるE級増幅器の回路パターンとその等価回路を説明する説明図である。
【図14】本実施形態の参考となる実施形態のE級増幅器の回路パターンとその等価回路を説明する説明図である。
【図15】従来のドハティ増幅器の構成を示す構成図である。
【符号の説明】
【0049】
1 高周波電力増幅器、10 90度ハイブリッド回路、11,12,121A 入力整合回路、13,14 FET、15 位相調整線路、16,36 λ/4オープンスタブ、18,33 マイクロストリップライン、21,22 出力整合回路、23 ドハティ線路、24 インピーダンス変換線路、30 E級増幅器、31 入力ゲート、32 FETチップ、34 単層チップコンデンサ、35 出力ドレイン、110 主増幅器、111,121 入力回路、112,122 トランジスタ、113,123 出力回路、113A,123A 出力整合回路、113B,123B 高調波処理回路、120 補助増幅器、130 分配回路、135 90度位相調整回路、140 ドハティ回路、141 ドハティネットワーク、200 ドハティ増幅器。
【技術分野】
【0001】
本発明は、携帯電話基地局に用いられる高周波電力増幅器に関し、特に、ドハティ増幅器による高出力の高周波電力増幅器に関する。
【背景技術】
【0002】
高効率な増幅特性を実現する増幅器としてドハティ(Doherty)増幅器が知られている。ドハティ増幅器はAM放送送信機用として開発され、その後マイクロ波への応用がなされたものである。このドハティ増幅器は、入力信号を分配する分配器と、例えば、A級からAB級にバイアスされ低入力電圧から作動するキャリア増幅器と、例えば、C級にバイアスされ入力電力が十分大きい場合に作動するピーク増幅器と、キャリア増幅器の出力電力とピーク増幅器の出力電力を合成する出力回路と、を含んでいる。このような回路構成とすることにより、アイソレーションの無い合成回路で可変負荷を実現して高効率動作を可能としている。
【0003】
図15は、従来のドハティ増幅器200の構成を示している。従来のドハティ増幅器200は、主増幅器110と、補助増幅器120と、分配回路130と、90度位相調整回路135と、ドハティ回路140と、を備えている。ここで、信号周波数に対応する基本波をλとすると、ドハティ回路140はλ/4のドハティネットワーク141を有することになる。
【0004】
ここで、主増幅器110は、トランジスタ112と、トランジスタ112の入力及び出力の基本波整合と高調波処理を行う入力回路111及び出力回路113と、を備えている。
【0005】
また、補助増幅器120は、トランジスタ122と、トランジスタ122の入力及び出力の基本波整合と高調波処理を行う入力回路121と、出力回路123と、を備えている。入力回路121には、入力整合回路121AとF級高調波処理回路121Bが設けられ、出力回路123には、出力整合回路123Aと高調波処理回路123Bが設けられている。
【0006】
しかし、上記ドハティ増幅器200では、主増幅器110と補助増幅器120との高調波処理条件が同一であるため、異なる高調波処理が必要な場合でも、共にF級動作をしてしまうという問題があった。そこで、特許文献1には、主増幅器の第2次高調波処理と補助増幅器の第2次高調波処理に異なる処理条件を設けることにより高効率特性を得る技術が開示されている。
【0007】
さらに、高出力の電力増幅回路を実現する回路構成として、特許文献2に示されているように、複数のトランジスタセルを電気的に並列接続したマルチフィンガ型のトランジスタと、複数のトランジスタのゲート電極に接続された入力側整合回路と、各トランジスタセルのゲート電極と入力側整合回路の間にそれぞれ接続された共振回路と、各トランジスタからボンディングワイヤによって接続される細く絞られた出力側整合回路と、を有し、共振回路は、トランジスタの動作周波数の2次高調波の周波数又は2次高調波の周波数を中心とした所定の範囲内で共振してゲート電極に短絡又は十分に低い負荷を与える電力増幅回路が開示されている。
【0008】
【特許文献1】特開2004−120086号公報
【特許文献2】特開2007−60616号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
低出力の高周波電力増幅回路やドハティ増幅回路において、特許文献1で開示されている技術のような異なる高調波処理条件を設定することにより高効率化を実現することができる可能性はあるが、例えば、数百ワットの高出力の電力増幅回路を実現させようとすると、高調波処理回路を構成するデバイスの発熱問題を解決する必要がある。
【0010】
また、特許文献2で開示されているように、高出力の電力増幅回路において、FETチップを単位セルユニットとし、単位セルユニットを多数接続してIC化する場合、ICの大型化によりそれぞれのFETチップから整合回路までの電気長が長くなり、理想的な1点接続とならず、位相の調整が困難になる。
【0011】
本発明は、従来技術による高出力化と位相調整の問題を解決するためになされたものであり、主増幅器と補助増幅器に設けられた高調波処理回路を構成するデバイスの発熱問題を回避し、位相調整を容易にすると共に、高効率特性化と高出力化とを実現可能な高周波電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【0012】
以上のような目的を達成するために、本発明に係る高周波電力増幅器は、高周波入力信号に位相差を与えて二つの信号に分配する分配器と、分配された一方の信号を増幅するキャリア増幅回路と、分配された他方の信号を増幅するピーク増幅回路と、キャリア増幅回路の出力とピーク増幅回路の出力とを合成するドハティ合成部と、合成された信号をインピーダンス変換して出力する変換部と、を有する高周波電力増幅器において、キャリア増幅回路は、信号増幅を行う第1のFETと、第1のFETのゲートに接続された第1の入力整合回路と、第1のFETのドレインに接続され、基本波λの2倍波に対して短絡又は十分小さい負荷となり、基本波λの3倍波に対して開放となり、あるいは、基本波λの2倍波に対して開放又は十分大きい負荷となり、基本波λの3倍波に対して短絡若しくは分小さい負荷となる第1の高調波処理手段と、第1の高調波処理手段に接続された第1の出力整合回路と、を有し、ピーク増幅回路は、信号増幅を行う第2のFETと、第2のFETのゲートに接続された第2の入力整合回路と、第2のFETのドレインに接続され、基本波λの2倍波及び3倍波に対して開放又は十分大きい負荷となる第2の高調波処理手段と、第2の高調波処理手段に接続された第2の出力整合回路と、を有することを特徴とする。
【0013】
また、本発明に係る高周波電力増幅器において、第1の高調波処理手段は、第1のFETの寄生ドレインソース容量成分と2倍波λ/4オープンスタブとにより、第1のFETをF級又は逆F級増幅器として動作させることを特徴とする。
【0014】
また、本発明に係る高周波電力増幅器において、第2の高調波処理手段は、第2のFETの寄生ドレインソース容量成分と予め設定されたインダクタ成分とにより、第2のFETをE級増幅器として動作させることを特徴とする。
【0015】
また、本発明に係る高周波電力増幅器において、第2の高周波処理手段のインダクタ成分は放熱効果が高いマイクロストリップラインにより形成されていることを特徴とする。
【0016】
また、本発明に係る高周波電力増幅器において、 第1又は第2のFETは、ガリウムヒ素(GaAs)FET、又は、高電子移動度トランジスタである窒化ガリウムHEMTであり、ピーク増幅回路及びキャリア増幅回路は1つのパッケージとしたことを特徴とする。
【0017】
本発明の特徴事項の一つである高調波処理は、準マイクロ波帯からマイクロ波帯であって、高周波電力増幅器の周波数特性から2倍及び3倍のみの処理を行えば十分であり、4倍以上の高調波処理は高調波自体が発生しないこと、及び、位相の合わせ込みが極めて難しいことがシミュレーション及び実験により明らかになったため、意図的に排除したことである。また、3倍の高調波処理が困難な場合、2倍波のみの処理でも改善する場合があることも発明者のシミュレーション及び実験により明らかになった。
【0018】
また、本発明に係る高周波電力増幅器において、第1及び第2のFETは複数のセルを有し、マイクロストリップラインは、各セルに設けられて接続され、該マイクロストリップラインのインピーダンスは各セルにおける負荷インピーダンスの2倍以上となるように各マイクロストリップラインを離間して配置したことを特徴とする。
【0019】
さらに、本発明に係る高周波電力増幅器において、各マイクロストリップラインが予め決められた距離だけ離して配置できない場合には、2つのセル毎にマイクロストリップラインをまとめてアイソレーションを確保し、マイクロストリップ線路の両端に電極パッドを設けて各セルからそれぞれ接続したことを特徴とする。
【発明の効果】
【0020】
本発明に係る高周波電力増幅器により、さらなる高出力化が可能となり、高効率特性も合わせて実現可能となるという効果がある。
【発明を実施するための最良の形態】
【0021】
以下、本発明を実施するための最良の形態(以下実施形態という)を、図面に従って説明する。
【0022】
図1にはドハティ増幅器である高周波電力増幅器1の構成が示されている。高周波電力増幅器1は、準マイクロ波帯からマイクロ波帯の信号を分配する90度ハイブリッド回路10と、分配された信号をキャリア増幅器として作動するFET13と、ピーク増幅器として作動するFET14にそれぞれ供給し、ドハティ線路23で合成した後、インピーダンス変換線路24でインピーダンス変換して出力する。キャリア増幅器は、入力整合回路11と、FET13と、位相調整線路15と、2倍波λ/4オープンスタブ16と、出力整合回路21と、を有している。また、ピーク増幅器は、入力整合回路12と、FET14と、インダクタΔLと、出力整合回路22と、を有している。
【0023】
高周波電力増幅器1では、通常、キャリア増幅器はA級からAB級の動作点で高効率となるF級又は逆F級動作をさせ、ピーク増幅器はC級の動作点で高効率となるE級動作をするように異なるバイアスを有するキャリア増幅器及びピーク増幅器をドハティ線路で結合し、飽和点付近で駆動し始めるピーク増幅器の出力側インピーダンスの変化によりキャリア増幅器に与える出力側負荷を減少させるように変化させる。この動作により、高周波電力増幅器1は高い線形性と、飽和出力点からバックオフ6dBにおける高効率化を実現している。
【0024】
図2には本実施形態の高周波電力増幅器の効率特性が示されている。図2は横軸に出力、縦軸に効率を取り、比較例としてのF級動作のキャリア増幅器及びF級動作のピーク増幅器による効率特性と、本実施形態であるF級動作のキャリア増幅器及びE級動作のピーク増幅器による効率特性を示している。
【0025】
本実施形態で特徴的な事項は、FETに内在する寄生ドレインソース容量Cdsを考慮してドハティ増幅動作をE級動作の増幅器で実現したことである。E級増幅器は飽和電力付近の効率向上がF級及び逆F級に対して大きいことが利点であるが、負荷インピーダンスの変化により効率改善効果は大きく変動する。このため、E級増幅器はピーク増幅器として使用してピーク電力付近の効率を向上させた。また、F級もしくは逆F級増幅器をキャリア増幅器として使用することで、6dBバックオフ付近から飽和電力付近の効率向上に寄与し、比較例の70%効率に対して効率が最大で5%向上して75%効率となる。
【0026】
図3はキャリア増幅器をF級又は逆F級とした場合のスタブ位置によるドレイン効率変化の特性図であり、図1のキャリア増幅器について説明する。図1のキャリア増幅器は、FET13と、位相調整線路15と、2倍波でλ/4のオープンスタブと、を有しており、直列に並列共振回路を入れたF級、逆F級の増幅器となっている。ここで、2倍波のショート点位相と位相調整線路の線路インピーダンスの変化の非線形シミュレーション結果を表1に示す。
【0027】
【表1】
【0028】
表1に示すように、FETの寄生ドレインソース容量Cdsを考慮しない場合のオープン点の位相は、基本波の電気長ELが45度となるが、Cdsを考慮する場合は、線路インピーダンスZ0が増加することにより、ELが0度(ショート点)に近づくことが分かる。また、図3より、オープン点位相はCdsにより線路インピーダンスの影響を受けるものの、位相差25.5度の間ではF級又は逆F級の最大点は連続しており、間に谷部ができず特性が安定していることから、キャリア増幅器にF級又は逆F級を用いても良いことが分かる。次に、ピーク増幅器について示す。
【0029】
図4はピーク増幅器をE級とした回路構成を示している。図4(A)は、ピーク増幅器の通常の回路構成であり、図4(B)は本実施形態に係る2GHz帯、100ワット級の回路構成を示している。本実施形態では、インダクタΔLの温度上昇を防止するため、インダクタΔLと出力整合回路のLmとを組み合わせたマイクロストリップライン(Z0,θ0)線路を有するピーク増幅器とした。また、回路設計に当たり、Zmを基準点とし、FET14にはトランジスタでパワー最大となる負荷インピーダンスをRLとCdsの並列回路で表した抵抗分の値としてロードインピーダンスを仮定した。
【0030】
図5は、ピーク増幅器の調整前の特性と調整後の特性とを示すスミスチャートであり、図5(A)は調整前、図5(B)は調整後を示している。図5(A)の破線はインダクタΔLを用いた通常の回路構成によるスミスチャートであり、白印の下向き三角が基本波、2倍波及び3倍波のポイントを示している。また、黒印の下向き三角は図4(B)のマイクロストリップ線路を用いた回路構成の同様な特性である。図5(A)に示すように、2倍波及び3倍波のポイントは高調波成分の特性の違いにより比較的近い位置となるもののの、インダクタΔLとマイクロストリップ線路との違いにより2倍波と3倍波はそれぞれ一致しない。
【0031】
図6はピーク増幅器の調整処理の流れを示している。図6と図5(B)を用いて調整処理を説明する。調整処理を開始するとステップS10において、E級動作を可能とするため、マイクロストリップラインの線路インピーダンスZ0をロードラインインピーダンスRLの2倍以上の値に初期値を設定する。ここで、所定の寄生ドレインソース容量Cdsは、図5(C)に示すようにZmの基準点をCdsの内側と仮定し、完全オープン状態のFETとしてシュミレーションした値を用いる。
【0032】
次に、ステップS12において、ロードラインインピーダンスRLの2倍以上の値となるようにZ0に設定し、ステップS14において、θ0による位相調整の設定を行い、ステップS16において特性計算を実行する。ステップS18において、得られた結果がスミスチャートの外周部に接するような反射特性の有無を判定し、反射特性を有していない場合には、ステップS12へ戻り、各パラメータを変更して特性計算を再実行する。ここで、得られた結果が反射特性を有する場合には、ステップS20へ移り、Cdsによる特性とE級との2倍波及び3倍波とがそれぞれ近接しているかどうかを判定する。もし、所定の角度以内に収まらない場合には処理を繰り返し、所定の角度以内に収まる場合には、Z0及びθ0パラメータを記憶媒体に記録して処理を終了する。
【0033】
このような処理を実行することにより、図5(B)に示すように、Cdsにより完全オープン時でもオープンとはならないが、インダクタΔLとマイクロストリップ線路との違いを吸収し、Cdsによる特性とE級の2倍波及び3倍波との特性を近づけることが可能となり、ピーク増幅器として好ましい特性となる。
【0034】
次に、キャリア増幅器やピーク増幅器に用いるE級増幅器の種々の構成について図13と図14を用いて説明する。図13は実施形態の参考となるE級増幅器30の回路パターン(A)とその等価回路(B)を示している。図13のE級増幅器30は、入力ゲート31と、8個のFETチップ32で構成される8ユニットセル(FETチップ)と、アルミナ基板上に形成されたマイクロストリップライン33(Z0,θ0)と、裏面電極を接地した単層チップコンデンサ34と、出力ドレイン35と、を備えている。
【0035】
この回路パターンで特徴的なことは、特許文献2に記載されているように細く絞ったマイクロストリップライン33を用いたことである。しかし、マイクロストリップライン33のインピーダンスを高くする目的及び、ボンディングワイヤによる接続性を考慮してストリップライン33を細く絞ったことで、端部の見かけの伝送線路長と、中心部の見かけの伝送線路長が異なり、位相差が生じることで高周波電力増幅器全体として効率が低下する。
【0036】
図14はマイクロストリップライン33にオープンスタブを形成したE級増幅器30の回路パターン(A)とその等価回路(B)を示している。図14のE級増幅器30は、入力ゲート31とFETチップ32と、2倍波でλ/4のオープンスタブ36(Z1,θ1)を有するマイクロストリップライン33(Z0,θ0)と、出力ドレイン35と、を備えている。
【0037】
この回路の特徴は、図13で使用していた単層チップコンデンサの替わりにオープンスタブ36を用いたことである。しかし、この回路では、8ユニットセル化とオープンスタブ36を配置する場所の制約によりマイクロストリップライン33の幅が大きくなると共にオープンスタブ36の幅により位相θ0が理想的な一点接続とならなず、各FETチップ32からオープンスタブ36までの伝送線路長が異なり、位相差が生じることで高周波電力増幅器全体として効率が低下する。
【0038】
図7はE級増幅器30の回路パターン(A)とその等価回路(B)を示している。図7のE級増幅器30は、入力ゲート31と、8個のFETチップ32で構成される8ユニットセル(FETチップ)と、アルミナ基板上に形成されたマイクロストリップライン33(Z0,θ0)と、裏面電極を接地した単層チップコンデンサ34と、出力ドレイン35と、を備えている。この回路パターンで特徴的なことは、マイクロストリップライン33のインピーダンスを高くすることよりも見かけの伝送線路長を等しくしたことである。なお、等価回路(B)の出力整合回路22によりインピーダンスを高める構成としている。
【0039】
図8は、図7に示したE級増幅器30のマイクロストリップライン33の電磁界シミュレーション結果を示している。ここでは、一例として、準マイクロ波帯,100ワットクラスのE級増幅器としてFETチップ1〜8を同相で電圧駆動した時の電磁界シミュレーションを行った。
【0040】
図8のハッチングは色の濃い部分が電流(単位:アンペア/メータ)が大きいことを示し、色の薄い部分は電流が小さいことを示している。図8に示すように、電流はマイクロストリップラインの両端に集中して流れるため、中心部のFETチップの電流が減少し、各FETチップを同相で駆動しているにもかかわらず、電流は不均一となることが明らかになった。この現象は、高出力の増幅器をFETチップの個数倍で実現する場合、余分にFETチップが必要となり、回路規模の増加を招くことになる。そこで、図9と図11に示す回路パターンについて同様の電磁界シミュレーションを行った。
【0041】
図9は本実施形態に係る別のE級増幅器の回路パターン(A)とその等価回路(B)を示している。回路パターン(A)において、例えば、マイクロストリップライン33は、基板厚を0.6mm、比誘電率を10とし、ライン幅を0.1mm、ライン間距離を0.2mmとした。
【0042】
図8に示すように、高周波の電流は、マイクロストリップライン33の両端に集中して流れるため、FETチップ毎にマイクロストリップライン33を形成して各FETチップの高周波電流を均一に流す構成とした。なお、回路パターンを形成するに当たり、各FETチップにインピーダンス(Z0,θ0)のマイクロストリップライン33をアルミナ基板上に配置し、各マイクロストリップライン33のZ0は各FETチップのロードインピーダンスRLの2倍以上となるように、マイクロストリップライン33の幅を決定した。
【0043】
図10は、図9に示したE級増幅器のマイクロストリップラインの電磁界シミュレーション結果を示している。 各FETチップを同相で電圧駆動した場合において、各FETチップ間で流れる電流は均一となる。しかし、この回路構成では、各マイクロストリップラインのZ0は各FETチップのロードインピーダンスRLの2倍以上にする必要があり、回路規模が大きくなる。逆に、回路規模が予め決まっている場合には、マイクロストリップライン間のアイソレーションが十分に取れず、効率が低下することがある。そこで、マイクロストリップライン間のアイソレーションが十分に取れない場合の回路パターンを次に示す。
【0044】
図11は、本実施形態に係るさらに別のE級増幅器の回路パターンを示している。本実施形態で特徴的なことは、マイクロストリップライン間のアイソレーションが十分に取れない場合には、ワイヤボンド数もしくはFETチップ数の半分以上の数のマイクロストリップラインにまとめることである。例えば、マイクロストリップライン33は、基板厚を0.6mm、比誘電率を10とし、ライン幅を0.2mm、アイソレーションを取るためにライン間距離を0.4mmとした。また、FETチップとマイクロストリップライン33の1つのラインの中心線から離れて位置する電極パッドとをワイヤボンドで接続している。
【0045】
図12は図11に示したE級増幅器のマイクロストリップラインの電磁界シミュレーション結果を示している。図11の結果は、図10の結果と同様な傾向を示し、各FETチップを同相で電圧駆動した場合において、ラインの中心部に電流の低下する領域が若干発生するが、各FETチップ間で流れる電流は均一となる。
【0046】
上述した構成により、複数のFETチップを用いて高出力化が実現出来ると共に、均一なE級の高調波処理に加え、基本ユニットセルから設計しFETチップ数を増やしても諸特性を維持すること(スケーリング設計)が容易になる。
【0047】
以上、上述したように、本実施形態による高周波電力増幅器により、さらなる高出力化が可能となり、高効率特性も合わせて実現可能となる。なお、本実施形態ではピーク増幅器に窒化ガリウムHEMTによるE級増幅器を用いた。
【図面の簡単な説明】
【0048】
【図1】本発明の実施形態に係る高周波電力増幅器の構成を示す構成図である。
【図2】本実施形態に係る高周波電力増幅器の効率特性を示す特性図である。
【図3】本実施形態に係るキャリア増幅器をF級又は逆F級とした場合のスタブ位置によるドレイン効率変化の特性図である。
【図4】本実施形態に係るピーク増幅器をE級とした回路構成を説明する説明図である。
【図5】本実施形態に係るピーク増幅器の調整前の特性と調整後の特性とを説明する説明図である。
【図6】本実施形態に係るピーク増幅器の調整処理の流れを示すフローチャート図である。
【図7】本実施形態に係るE級増幅器の回路パターンとその等価回路を説明する説明図である。
【図8】図7に示したE級増幅器のマイクロストリップラインの電磁界シミュレーション結果を説明する説明図である。
【図9】本実施形態に係る別のE級増幅器の回路パターンとその等価回路を説明する説明図である。
【図10】図9に示したE級増幅器のマイクロストリップラインの電磁界シミュレーション結果を説明する説明図である。
【図11】本実施形態に係るさらに別のE級増幅器の回路パターンを説明する説明図である。
【図12】図11に示したE級増幅器のマイクロストリップラインの電磁界シミュレーション結果を説明する説明図である。
【図13】本実施形態の参考となるE級増幅器の回路パターンとその等価回路を説明する説明図である。
【図14】本実施形態の参考となる実施形態のE級増幅器の回路パターンとその等価回路を説明する説明図である。
【図15】従来のドハティ増幅器の構成を示す構成図である。
【符号の説明】
【0049】
1 高周波電力増幅器、10 90度ハイブリッド回路、11,12,121A 入力整合回路、13,14 FET、15 位相調整線路、16,36 λ/4オープンスタブ、18,33 マイクロストリップライン、21,22 出力整合回路、23 ドハティ線路、24 インピーダンス変換線路、30 E級増幅器、31 入力ゲート、32 FETチップ、34 単層チップコンデンサ、35 出力ドレイン、110 主増幅器、111,121 入力回路、112,122 トランジスタ、113,123 出力回路、113A,123A 出力整合回路、113B,123B 高調波処理回路、120 補助増幅器、130 分配回路、135 90度位相調整回路、140 ドハティ回路、141 ドハティネットワーク、200 ドハティ増幅器。
【特許請求の範囲】
【請求項1】
高周波入力信号に位相差を与えて二つの信号に分配する分配器と、分配された一方の信号を増幅するキャリア増幅回路と、分配された他方の信号を増幅するピーク増幅回路と、キャリア増幅回路の出力とピーク増幅回路の出力とを合成するドハティ合成部と、合成された信号をインピーダンス変換して出力する変換部と、を有する高周波電力増幅器において、
キャリア増幅回路は、
信号増幅を行う第1のFETと、
第1のFETのゲートに接続された第1の入力整合回路と、
第1のFETのドレインに接続され、基本波λの2倍波に対して短絡又は十分小さい負荷となり、基本波λの3倍波に対して開放となり、あるいは、基本波λの2倍波に対して開放又は十分大きい負荷となり、基本波λの3倍波に対して短絡若しくは十分小さい負荷となる第1の高調波処理手段と、
第1の高調波処理手段に接続された第1の出力整合回路と、を有し、
ピーク増幅回路は、
信号増幅を行う第2のFETと、
第2のFETのゲートに接続された第2の入力整合回路と、
第2のFETのドレインに接続され、基本波λの2倍波及び3倍波に対して開放又は十分大きい負荷となる第2の高調波処理手段と、
第2の高調波処理手段に接続された第2の出力整合回路と、
を有することを特徴とする高周波電力増幅器。
【請求項2】
請求項1に記載の高周波電力増幅器において、
第1の高調波処理手段は、
第1のFETの寄生ドレインソース容量成分と2倍波λ/4オープンスタブとにより、第1のFETをF級又は逆F級増幅器として動作させることを特徴とする高周波電力増幅器。
【請求項3】
請求項1又は2に記載の高周波電力増幅器において、
第2の高調波処理手段は、
第2のFETの寄生ドレインソース容量成分と予め設定されたインダクタ成分とにより、第2のFETをE級増幅器として動作させることを特徴とする高周波電力増幅器。
【請求項4】
請求項3に記載の高周波電力増幅器において、
第2の高周波処理手段のインダクタ成分は放熱効果が高いマイクロストリップラインにより形成されていることを特徴とする高周波電力増幅器。
【請求項5】
請求項1から3のいずれか1項に記載の高周波電力増幅器において、
第1又は第2のFETは、ガリウムヒ素(GaAs)FET、又は、高電子移動度トランジスタである窒化ガリウムHEMTであり、ピーク増幅回路及びキャリア増幅回路は1つのパッケージとしたことを特徴とする高周波電力増幅器。
【請求項6】
請求項3に記載の高周波電力増幅器において、
第1及び第2のFETは複数のセルを有し、
マイクロストリップラインは、各セルに設けられて接続され、該マイクロストリップラインのインピーダンスは各セルにおける負荷インピーダンスの2倍以上となるように各マイクロストリップラインを離間して配置したことを特徴とする高周波電力増幅器。
【請求項7】
請求項6に記載の高周波電力増幅器において、
各マイクロストリップラインが予め決められた距離だけ離して配置できない場合には、2つのセル毎にマイクロストリップラインをまとめてアイソレーションを確保し、マイクロストリップ線路の両端に電極パッドを設けて各セルからそれぞれ接続したことを特徴とする高周波電力増幅器。
【請求項1】
高周波入力信号に位相差を与えて二つの信号に分配する分配器と、分配された一方の信号を増幅するキャリア増幅回路と、分配された他方の信号を増幅するピーク増幅回路と、キャリア増幅回路の出力とピーク増幅回路の出力とを合成するドハティ合成部と、合成された信号をインピーダンス変換して出力する変換部と、を有する高周波電力増幅器において、
キャリア増幅回路は、
信号増幅を行う第1のFETと、
第1のFETのゲートに接続された第1の入力整合回路と、
第1のFETのドレインに接続され、基本波λの2倍波に対して短絡又は十分小さい負荷となり、基本波λの3倍波に対して開放となり、あるいは、基本波λの2倍波に対して開放又は十分大きい負荷となり、基本波λの3倍波に対して短絡若しくは十分小さい負荷となる第1の高調波処理手段と、
第1の高調波処理手段に接続された第1の出力整合回路と、を有し、
ピーク増幅回路は、
信号増幅を行う第2のFETと、
第2のFETのゲートに接続された第2の入力整合回路と、
第2のFETのドレインに接続され、基本波λの2倍波及び3倍波に対して開放又は十分大きい負荷となる第2の高調波処理手段と、
第2の高調波処理手段に接続された第2の出力整合回路と、
を有することを特徴とする高周波電力増幅器。
【請求項2】
請求項1に記載の高周波電力増幅器において、
第1の高調波処理手段は、
第1のFETの寄生ドレインソース容量成分と2倍波λ/4オープンスタブとにより、第1のFETをF級又は逆F級増幅器として動作させることを特徴とする高周波電力増幅器。
【請求項3】
請求項1又は2に記載の高周波電力増幅器において、
第2の高調波処理手段は、
第2のFETの寄生ドレインソース容量成分と予め設定されたインダクタ成分とにより、第2のFETをE級増幅器として動作させることを特徴とする高周波電力増幅器。
【請求項4】
請求項3に記載の高周波電力増幅器において、
第2の高周波処理手段のインダクタ成分は放熱効果が高いマイクロストリップラインにより形成されていることを特徴とする高周波電力増幅器。
【請求項5】
請求項1から3のいずれか1項に記載の高周波電力増幅器において、
第1又は第2のFETは、ガリウムヒ素(GaAs)FET、又は、高電子移動度トランジスタである窒化ガリウムHEMTであり、ピーク増幅回路及びキャリア増幅回路は1つのパッケージとしたことを特徴とする高周波電力増幅器。
【請求項6】
請求項3に記載の高周波電力増幅器において、
第1及び第2のFETは複数のセルを有し、
マイクロストリップラインは、各セルに設けられて接続され、該マイクロストリップラインのインピーダンスは各セルにおける負荷インピーダンスの2倍以上となるように各マイクロストリップラインを離間して配置したことを特徴とする高周波電力増幅器。
【請求項7】
請求項6に記載の高周波電力増幅器において、
各マイクロストリップラインが予め決められた距離だけ離して配置できない場合には、2つのセル毎にマイクロストリップラインをまとめてアイソレーションを確保し、マイクロストリップ線路の両端に電極パッドを設けて各セルからそれぞれ接続したことを特徴とする高周波電力増幅器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2009−239882(P2009−239882A)
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願番号】特願2008−212002(P2008−212002)
【出願日】平成20年8月20日(2008.8.20)
【出願人】(000004330)日本無線株式会社 (1,186)
【Fターム(参考)】
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願日】平成20年8月20日(2008.8.20)
【出願人】(000004330)日本無線株式会社 (1,186)
【Fターム(参考)】
[ Back to top ]