高周波電力増幅回路
【課題】 出力レベルを検出して出力電力のフィードバック制御を行なう無線通信システムにおいて、出力レベルの低い領域における出力電力検出回路の検出感度を上げ、高精度で出力電力をフィードバック制御することができる高周波電力増幅回路を提供する。
【解決手段】 高周波の入力信号を増幅する電力増幅回路（２１０）の出力電力の検出を行なう出力電力検出回路（２２０）を、電力増幅回路から取り出された交流信号をそれぞれ検波可能な前段と後段の２つの検波回路（２２１，２２２）で構成する。また、電力増幅回路の出力線の途中に設けられたカプラと前段の検波回路との間に設けられた第１入力容量素子（Ｃｉ１）と、前記カプラと後段の検波回路との間に設けられた第２入力容量素子（Ｃｉ２）とを設け、第１入力容量素子は第２入力容量素子よりも容量値が大きくなるように設定したものである。
【解決手段】 高周波の入力信号を増幅する電力増幅回路（２１０）の出力電力の検出を行なう出力電力検出回路（２２０）を、電力増幅回路から取り出された交流信号をそれぞれ検波可能な前段と後段の２つの検波回路（２２１，２２２）で構成する。また、電力増幅回路の出力線の途中に設けられたカプラと前段の検波回路との間に設けられた第１入力容量素子（Ｃｉ１）と、前記カプラと後段の検波回路との間に設けられた第２入力容量素子（Ｃｉ２）とを設け、第１入力容量素子は第２入力容量素子よりも容量値が大きくなるように設定したものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機等の無線通信装置に使用され高周波の送信信号を増幅して出力する高周波電力増幅回路に適用して有効な技術に関し、特に出力電力のフィードバック制御に必要な出力レベルの検出を行なう出力電力検出回路を備えた高周波電力増幅回路に利用して有効な技術に関する。
【背景技術】
【０００２】
一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の信号を増幅する高周波電力増幅回路が組み込まれている。そして、ベースバンド回路もしくはマイクロプロセッサ等の制御回路から要求される送信レベルに応じて高周波電力増幅回路の出力電力を制御するため、高周波電力増幅回路の出力レベルを検出して帰還をかけることが行なわれている。その出力レベルの検出は、従来は一般に、カプラやダイオード検波回路などを使用して行なっており、検波回路は高周波電力増幅回路とは別個の半導体集積回路として構成されることが多かった。そのため、従来の高周波電力増幅回路の出力電力検出方式は、高周波電力増幅回路や検波回路を搭載した電子部品としてのモジュールの小型化が困難であった。
【０００３】
さらに、近年の携帯電話機においては、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Gaussian Minimum Shift Keying ）と呼ばれる位相変調方式で行ない８８０〜９１５ＭＨｚ帯の周波数を使用するＧＳＭ（Global System for Mobile Communication）と呼ばれる通信方式の他に例えば１７１０〜１７８５ＭＨｚ帯の周波数を使用するＤＣＳ（Digital Cellular System）のような通信方式の信号を扱えるデュアルバンド方式の携帯電話機が提案されている。かかる携帯電話機に使用される高周波電力増幅回路では、出力パワーアンプも各バンドに応じて設けられるため、その出力レベルを検出するカプラやダイオード検波回路も各バンドに応じてそれぞれ必要になるので、一層小型化が困難になる。
【０００４】
そこで、本出願人は、高周波の送信信号を増幅する電力増幅用トランジスタの入力信号を受け電力増幅用トランジスタに流れる電流に比例した電流を流す出力検出用トランジスタおよび該トランジスタの電流を転写するカレントミラー回路を設け、カレントミラー回路の転写先の電流を電圧に変換して出力レベルの検出信号とし、該検出信号とベースバンド回路から供給される出力レベル指示信号とを比較して入力電位差に応じた出力制御電圧Ｖapcを生成して電力増幅用トランジスタのバイアスを制御し、出力レベルの制御を行なう電流検出方式の無線通信システムに関する発明をなした。
【特許文献１】特開２００４−１４０５１８号
【特許文献２】特開２００１−０１６１１６号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者等は、本出願人が開発した電流検出方式の高周波電力増幅回路における出力レベル指示信号Ｖrampと出力電力Ｐoutとの関係を検討した。その結果、出力レベルの高い領域における制御感度が最適になるように感度を設定すると出力レベルの低い領域における制御感度が低くて精度が劣化する。また、出力レベルの低い領域における制御感度が最適になるように感度を設定すると出力レベルの高い領域における制御感度が高すぎて出力レベルが高い領域で検波回路の出力が飽和してしまい所望のパワー制御が行なえなくなることが明らかになった。
【０００６】
そこで、電流検出回路の後段に、ｎ乗根回路もしくは対数変換回路を設けることにより上記課題を解決した発明をなし出願した（特許文献１）。また、電流検出方式の検出回路と同一の構成を有する検出回路に、カプラから取り出された信号を入れて出力電力を検出する方式を検討した。その結果、比較的良好な検波出力が得られることが分かった。
【０００７】
しかしながら、近年、ＧＳＭ系の携帯電話機においては、最大出力電力が３０〜３５ｄＢｍと、従来の最大出力電力である２５〜３０ｄＢｍに比較して上昇しており、例えば５ｄＢｍといった低出力から３５ｄＢｍといった高出力まで検出できるように検波回路を構成すると、検出回路の後段にｎ乗根回路等を入れたとしても低出力レベルの領域における検出感度が低く、十分な検出電圧が得られないため、所望のパワー制御が行なえない。また、パワーの低い領域におけるパワー制御ループの特性にばらつきが生じるという課題があることが明らかになった。
【０００８】
一方、カプラからの信号を検波する低感度の検波回路と高感度の検波回路を並列に設けて２つの検波回路の検波出力を合成した信号を検出検波出力とするようにした発明も提案されている（例えば特許文献２）。しかしながら、このように低感度の検波回路と高感度の検波回路を並列に設けたものにおいては、２つの検波回路の出力の切り替わり点で段差や傾きの急激な変化が生じて滑らかな出力レベルの制御が行なえなくなり、送信スペクトラムが劣化するという課題がある。
【０００９】
本発明の目的は、出力レベルを検出して出力電力のフィードバック制御を行なう無線通信装置において、出力レベルの低い領域における出力電力検出回路の検出感度を上げ、高精度で出力電力をフィードバック制御することができる高周波電力増幅回路を提供することにある。
【００１０】
本発明の他の目的は、検波出力に段差や傾きの急激な変化が生じるのを防止するとともに、出力電力検出回路のダイナミックレンジを広げて出力レベルの低い領域から高い領域まで比較的滑らかな出力レベル制御を行なうことができる高周波電力増幅回路を提供することにある。
【００１１】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１３】
すなわち、高周波の入力信号を増幅する電力増幅回路の後段に設けられ出力電力のフィードバック制御に必要な出力レベルの検出を行なう出力電力検出回路に、電力増幅回路から取り出された交流信号をそれぞれ検波可能な前段２つの検波回路を設ける。また、電力増幅回路の出力線の途中に設けられたカプラと前段の検波回路との間に設けられた第１入力容量素子と、前記カプラと後段の第２検波回路との間に設けられた第２入力容量素子とを設け、第１入力容量素子は第２入力容量素子よりも容量値が大きくなるように設定したものである。さらに、２つの検波回路のうち前段の検波回路の検波用トランジスタは後段の検波回路の検波用トランジスタよりもサイズが小さくなるように設定した。
【００１４】
上記した手段によれば、パワーの低い領域で出力電力を検波する際には前段の検波回路に第１入力容量素子を介して交流信号を充分に入力させることができる一方、出力が充分に高くなると第２入力容量素子を介して交流信号が後段の検波回路に入力されるようになる。そのため、パワーの低い領域での出力電力検出回路の感度を高め、パワーの高い領域では出力電力検出回路全体の感度が高くなり過ぎるのを回避することができ、それによって出力電力検出回路のダイナミックレンジを広げ、制御範囲全体に亘って最適な出力レベルの検出信号を出力させることができるようになる。また、２つの検波回路の間に２乗根回路を設け、前段の検波回路の出力を２乗根した電圧を後段の検波回路のバイアス電圧として与える。これにより、検出出力の切り替わりが滑らかになる。
【００１５】
ここで、前記第１入力容量素子と第２入力容量素子の容量比の最適な範囲は２０：１〜５：１、前段の検波回路の検波用トランジスタと後段の検波回路の検波用トランジスタのサイズ比の最適な範囲は１：１．５〜１：４である。入力容量の比とトランジスタのサイズ比がこのような範囲に設定されることにより、出力電力検出回路から最適な出力レベルの検出信号が得られる。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１７】
すなわち、本発明に従うと、出力レベルを検出して出力電力のフィードバック制御を行なう無線通信装置において、出力レベルの低い領域における出力電力検出回路の検出感度を上げ、高精度で出力電力をフィードバック制御することができる高周波電力増幅回路を実現することができる。
【００１８】
また、本発明に従うと、検波出力に段差や傾きの急激な変化が生じるのを防止するとともに、出力電力検出回路のダイナミックレンジを広げて出力レベルの低い領域から高い領域まで比較的滑らかな出力レベル制御を行なうことができる高周波電力増幅回路を実現することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２０】
図１は、本発明に係る高周波電力増幅回路の実施例の概略構成を示したものである。
【００２１】
この実施例のパワーモジュール２００は、入力高周波信号Ｐｉｎを増幅する増幅用ＦＥＴを含む高周波電力増幅器２１０と、該高周波電力増幅器２１０の出力電力を検出する出力電力検出回路２２０と、該出力電力検出回路２２０の検出出力Ｖdetと図示しないベースバンド回路からなどから供給される出力レベルを指示する信号Ｖrampとの電位差に応じたパワー制御信号Ｖapcを供給する誤差増幅回路（以下、誤差アンプ）２３０とからなる。
【００２２】
上記出力電力検出回路２２０は、高周波電力増幅器２１０の出力線の途中に設けられたカプラ２４０により取り出された交流信号を入力とする第１検波回路２２１と、該第１検波回路２２１の出力の２乗根をとる２乗根回路２２２と、２乗根回路２２２の出力をバイアス電圧としカプラ２４０からの交流信号を増幅する第２検波回路２２３などを備える。
【００２３】
上記第１検波回路２２１にはカプラ２４０により取り出された交流信号が容量素子Ｃｉ１を介して入力され、上記第２検波回路２２３には同じくカプラ２４０により取り出された交流信号が容量素子Ｃｉ２を介して入力される。容量素子Ｃｉ１にはＣｉ２よりも大きな容量値(約１０倍程度)を有する素子が使用される。Ｃｉ１をＣｉ２よりも大きくすることにより、第１検波回路２２１のパワーの低い領域での検波感度を高めることができる。容量素子Ｃｉ１,Ｃｉ２は、この実施例ではオンチップの素子とされているが、外付け素子であっても良い。
【００２４】
図２には、出力電力検出回路２２０の具体的な回路例が示されている。第１検波回路２２１は、図１に示されているカプラ２４０に一方の端子が接続された容量Ｃｉ１と、該容量Ｃｉ１の他方の端子がゲートに接続された検波用のＮチャネルＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）Ｑ１、該ＭＯＳＦＥＴ Ｑ１と直列に接続されたＰチャネルＭＯＳＦＥＴ Ｑ２、Ｑ１のドレイン端子と接地点との間に接続された容量Ｃ２を有する。
【００２５】
さらに、第１検波回路２２１は、外部から供給される定電流Ｉref1を電圧に変換し上記検波用ＭＯＳＦＥＴ Ｑ１の動作点を与えるバイアス電圧を生成するダイオード接続のＭＯＳＦＥＴ Ｑ３と、Ｑ３のゲート端子と接地点との間に接続された容量Ｃ１を有する。ＭＯＳＦＥＴ Ｑ３により生成されたバイアス電圧Ｖｇ１は抵抗Ｒ１を介して検波用ＭＯＳＦＥＴ Ｑ１のゲート端子に印加される。この抵抗Ｒ１と容量Ｃ１とによりロウパスフィルタが構成され、容量Ｃｉ１を介して入力される交流信号によってバイアス電圧が変動しないようにされる。
【００２６】
本実施例では、第１検波回路２２１の検波用ＭＯＳＦＥＴ Ｑ１の上記ゲートバイアス電圧Ｖｇ１の値として、該ＭＯＳＦＥＴ Ｑ１をＢ級増幅動作させることができるように、Ｑ１のしきい値電圧に近い電圧値が設定されている。これにより、ＭＯＳＦＥＴ Ｑ１には、容量Ｃｉ１を介して入力される交流信号に比例しそれを半波整流したような電流が流され、Ｑ１のドレイン電流Ｉ１は入力交流信号の振幅に比例した直流成分を含むようにされる。この電流Ｉ１がＭＯＳＦＥＴ Ｑ２に流され、さらにＱ２とカレントミラー接続された２乗根回路２２２内のＭＯＳＦＥＴ Ｑ２０に流され、２乗根回路２２２の最終段のＭＯＳＦＥＴ Ｑ３０からＩ１の２乗根に相当する電流Ｉ２（＝√Ｉ１）が出力され、後段の第２検波回路２２３へ入力される。
【００２７】
第２検波回路２２３は、入力容量と検波用ＭＯＳトランジスタのサイズが異なるのみで上記第１検波回路２２１と同様の構成を有する。すなわち、図１のカプラ２４０に一方の端子が接続された容量Ｃｉ２と、該容量Ｃｉ２の他方の端子がゲートに接続された検波用のＮチャネルＭＯＳＦＥＴ Ｑ３１、該ＭＯＳＦＥＴ Ｑ３１と直列に接続されたＰチャネルＭＯＳＦＥＴ Ｑ３２、Ｑ３１のドレイン端子と接地点との間に接続された容量Ｃ４を有する。
【００２８】
また、第２検波回路２２３は、前段の２乗根回路２２２の出力ＭＯＳＦＥＴ Ｑ３０から供給される定電流Ｉ２を電圧に変換し上記検波用ＭＯＳＦＥＴ Ｑ３１の動作点を与えるバイアス電圧を生成するダイオード接続のＭＯＳＦＥＴ Ｑ３３と、Ｑ３３のゲート端子と接地点との間に接続された容量Ｃ３を有する。ＭＯＳＦＥＴ Ｑ３３により生成されたバイアス電圧Ｖｇ２は抵抗Ｒ２を介して検波用ＭＯＳＦＥＴ Ｑ３１のゲート端子に印加される。
【００２９】
さらに、第２検波回路２２３は、検波用ＭＯＳＦＥＴ Ｑ３１のドレイン電流Ｉ３が流されるＰチャネルＭＯＳＦＥＴ Ｑ３２とカレントミラー接続されたＭＯＳＦＥＴ Ｑ３４、該ＭＯＳＦＥＴ Ｑ３４と直列に接続された電流−電圧変換用ＭＯＳＦＥＴ Ｑ３５を有し、Ｑ３５により電流Ｉ３を電圧に変換して出力検出電圧Ｖdetとして後段の誤差アンプ２３０へ出力される。
【００３０】
２乗根回路２２２は、上記ＭＯＳＦＥＴ Ｑ２０と直列に接続されたＱ２１、外部からの定電流Ｉref2が流されるＱ１１、Ｑ１１とカレントミラー接続されたＱ１２、Ｑ１２と直列に接続されたＱ１３、Ｑ１３とカレントミラー接続されたＱ１６，Ｑ１９，Ｑ２２を備え、Ｑ１９のドレイン端子がＱ２１のドレイン端子に接続されている。また、Ｑ１６と直列に接続されたＱ１７，Ｑ１８、Ｑ１８とカレントミラー接続されたＱ１５、Ｑ１５と直列に接続されたＱ１４を備え、Ｑ１４のゲート端子にＱ１６のドレイン電圧が印加され、Ｑ１７のドレイン電圧がＱ２１のゲート端子に印加されている。
【００３１】
さらに、２乗根回路２２２は、上記Ｑ２０と同様に第１検波回路２２１のＱ２とカレントミラー接続されたＱ２４、Ｑ２４と直列に接続されたＱ２５、Ｑ２５とカレントミラー接続されたＱ２６、定電流Ｉref2が流される前記Ｑ１１とカレントミラー接続されたＱ２３を備え、Ｑ２３のドレイン端子は前記Ｑ２６のドレイン端子に結合されている。そして、Ｑ２３，Ｑ２６の共通ドレインが、出力用ＭＯＳＦＥＴ Ｑ３０とカレントミラー接続されているＱ２７に接続され、Ｑ２７のドレイン電圧が印加されるＱ２９はそのゲート端子とドレイン端子が結合されてダイオードとして動作するようにされている。
【００３２】
本実施例の出力電力検出回路においては、上記第１検波回路２２１の入力容量Ｃｉ１と第２検波回路２２３の入力容量Ｃｉ２は、Ｃｉ１＞Ｃｉ２とされる一方、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズはＱ１＜Ｑ３１とされている。第２検波回路２２３の入力容量Ｃｉ２を小さくしたことにより、出力の変化が検波用ＭＯＳＦＥＴ Ｑ３１にゲート端子に充分に伝達されなくなるが、その分Ｑ３１のサイズを大きくしたことにより、Ｑ３１のドレイン電流の変化が補償される。
【００３３】
上記第１検波回路２２１の入力容量Ｃｉ１と第２検波回路２２３の入力容量Ｃｉ２の容量比は、２０：１〜５：１程度が望ましい。具体的な容量値としては、使用するカプラの特性にもよるがＣｉ１は１０ｐＦ程度、Ｃｉ２は０．５〜２ｐＦ程度が望ましい。なお、この容量値は、カプラとして、検波感度ｄＶdet／ｄＶoutが０．１Ｖ／Ｖ、ｄＶdet／ｄＰoutが５ｍＶ／ｄＢのものを用いた場合のものである。また、Ｑ１とＱ３１のサイズ比は、１：１．５〜１：４程度が望ましい。具体的には、Ｑ１のゲート幅Ｗｇを１００μｍとした場合、Ｑ３１のゲート幅Ｗｇの望ましい範囲は、１５０〜４００μｍさらに望ましい範囲は２００〜３００μｍである。
【００３４】
図３には、本実施例の出力電力検出回路の出力特性をシミュレーションによって求めた結果を示す。図３において、◆印は出力電力Ｐｏｕｔを−４５ｄＢｍから３５ｄＢｍまで変化させたときの第１検波回路２２１の出力電圧をプロットしたもの、△印は出力電力Ｐｏｕｔを−４５ｄＢｍから３５ｄＢｍまで変化させたときの本実施例の出力電力回路の出力である第２検波回路２２３の出力電圧をプロットしたものである。第２検波回路２２３の単独の特性を分かりやすくするため、第２検波回路２２３に２乗根回路２２２の出力を入力する代わりに第１検波回路２２１と同じバイアス電圧を与えた状態で、出力電力Ｐｏｕｔを−４５ｄＢｍから３５ｄＢｍまで変化させたときの第２検波回路２２３の出力電圧を□印で示した。
【００３５】
図３の◆印と□印を比較すると、第１検波回路２２１の出力の方が第２検波回路２２３の出力よりも早い段階で飽和することが分かる。かかる特性を有する第１検波回路２２１の出力を２乗根回路２２２で２乗根し、第２検波回路２２３にバイアス電圧として与えることにより、△印で示すように、パワーの低い領域でのレベルを抑え、３０〜３５ｄＢｍのようなパワーの高い領域まで飽和しない検出電圧Ｖdetを出力させることができる。
【００３６】
また、比較のため、１段の検波回路のみとした場合の検出電圧Ｖdetの特性を一点鎖線Ａで示す。この特性線Ａは、第１検波回路２２１の出力飽和する３５ｄＢｍのときの電圧が約２Ｖ近傍に来るように回路の素子の定数を設定したときのものであり、第１検波回路２２１の出力電圧をプロットした◆印を結んだ線と相似形になる。この特性線Ａと本実施例の出力電力回路の出力である第２検波回路２２３の出力電圧をプロットした△印を結んだ線と比較すると、Ａの方がパワーの低い領域での検出電圧Ｖdetのレベルが低いことが分かる。
【００３７】
このようにパワーの低い領域での検出電圧Ｖdetのレベルが低いと、パワーの低い領域におけるパワー制御ループの特性にばらつきが生じ易くなるが、本実施例の出力電力検出回路を適用すると、１段検波の場合よりもパワーの低い領域での検出電圧Ｖdetのレベルを高めることができ、それによってパワーの低い領域におけるパワー制御ループの特性のばらつきを小さくすることができる。
【００３８】
また、本実施例のように、第１検波回路２２１の入力容量Ｃｉ１と第２検波回路２２３の入力容量Ｃｉ２の関係をＣｉ１＞Ｃｉ２とし、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズをＱ１＜Ｑ３１とした場合、温度変動に伴う出力電力の変動幅が小さくなるという利点がある。
【００３９】
図４（Ａ）には、入力容量をＣｉ１＝Ｃｉ２とし、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズをＱ１＝Ｑ３１とした場合における出力電力検出回路の検出電圧Ｖdetと出力電力Ｐoutとの関係をシミュレーションによって調べた結果を示す。また、図４（Ｂ）には、本実施例のように、入力容量の関係をＣｉ１＞Ｃｉ２とし、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズをＱ１＜Ｑ３１とした場合における出力電力検出回路の検出電圧Ｖdetと出力電力Ｐoutとの関係をシミュレーションによって調べた結果を示す。図４において、◆印は温度が２５℃の場合の特性、□印は温度が−２５℃の場合の特性、△印は温度が８５℃の場合の特性を示す。図４（Ａ）と図４（Ｂ）を比較すると、本実施例の方が、温度変動に伴う出力電力の変動幅が小さくなることが分かる。
【００４０】
なお、図２の実施例では、出力電力回路の検出電圧Ｖdetをそのまま誤差アンプ２３０に入力しているが、出力電力回路の検出電圧Ｖdetから第１検波回路２２１の検波用ＭＯＳＦＥＴ Ｑ１のゲート端子に印加されるバイアス電圧Ｖg1を差し引く減算回路を設けてＶdetとＶg1との差分の電圧を誤差アンプ２３０に入力するようにしてもよい。これにより、誤差アンプ２３０に入力される電圧を、バイアス電圧Ｖg1による直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧とすることができる。
【００４１】
また、誤差アンプ２３０を介さず検出電圧Ｖdetをパワー制御信号Ｖapcの代わりとして高周波電力増幅器２１０へ入力するように構成してもよい。
【００４２】
図２に示されている２乗根回路２２２は、一例であってこれに限定されるものでなく、例えば特開２００４−１４０５１８号公報の図６に示されているような回路であっても良い。本発明は、検波回路等同一の半導体チップ上に形成される回路とプロセスの整合性の良い２乗根回路であればどのような回路形式の回路であってもよく、回路形式は発明の要旨ではないので、詳しい動作の説明は省略する。
【００４３】
図５は、本発明の出力電力検出回路を適用した高周波電力増幅回路をモジュール（以下、パワーモジュールと称する）として構成した場合のより具体的な構成例を示したものである。なお、本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００４４】
図５に示されている高周波電力増幅器２１０は、入力高周波信号Ｐｉｎを増幅する増幅用ＦＥＴを含む高周波電力増幅部２１１と、該高周波電力増幅部２１１の各段の増幅用ＦＥＴにバイアス電圧を与えて各ＦＥＴに流すアイドル電流を制御するバイアス回路２１２とからなる。
【００４５】
特に制限されるものでないが、この実施例の高周波電力増幅部２１０は、３個の電力増幅用ＦＥＴ１１、１２、１３を備え、このうち後段のＦＥＴ１２，１３はそれぞれ前段のＦＥＴ１１，１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ１１，１２，１３のゲート端子には、バイアス回路２１２から供給されるゲートバイアス電圧Ｖｂ１，Ｖｂ２，Ｖｂ３が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ１１，１２，１３にそれぞれ流されるようにされている。
【００４６】
バイアス回路２１２は、誤差アンプ２３０から供給される制御電圧Ｖａｐｃを入力電圧として受けるオペアンプＯＰ１と、該オペアンプＯＰ１の出力をゲート端子に受けるＭＯＳＦＥＴ Ｑ４０と、Ｑ４０と直列に接続された抵抗Ｒ１０と、Ｑ４０とゲート共通接続されてカレントミラー回路を構成するＭＯＳＦＥＴ Ｑ４１，Ｑ４２，Ｑ４３と、これらのＭＯＳＦＥＴ Ｑ４１，Ｑ４２，Ｑ４３とそれぞれ直列に接続されたダイオード接続のＭＯＳＦＥＴ Ｑｂ１，Ｑｂ２，Ｑｂ３とを備える。Ｑ４０のドレイン電圧がオペアンプＯＰ１の反転入力端子にフィードバックされることにより、Ｑ４０にはＶａｐｃに応じた電流Ｉ０が流され、さらにＱ４０とＱ４１〜Ｑ４３のサイズ比に応じて電流Ｉ０に比例した電流がＱ４１，Ｑ４２，Ｑ４３に流され、その電流がＱｂ１，Ｑｂ２，Ｑｂ３により電圧に変換され、これがそれぞれ抵抗Ｒ１１,Ｒ１２，Ｒ１３を介して前記増幅用ＦＥＴ１１，１２，１３のゲートにバイアス電圧として印加される。
【００４７】
上記ＭＯＳＦＥＴ Ｑ４０とＱ４１，Ｑ４２，Ｑ４３は増幅用ＦＥＴ１１〜１３に応じてそれぞれ所定のサイズ比となるように設定され、これによって、誤差アンプ２３０からの制御電圧Ｖapcに比例したアイドル電流が増幅用ＦＥＴ１１〜１３に流される。抵抗Ｒ１１〜Ｒ１３は、入力端子からの高周波信号の漏れによってバイアス用ＭＯＳＦＥＴ Ｑｂ１〜Ｑｂ３の電流が変化しないように抑制する働きをする。各段のＦＥＴ１１，１２，１３のドレイン端子にはそれぞれ電源電圧Ｖddが印加されている。初段のＦＥＴ１１のゲート端子と入力端子ＩＮとの間には、直流カットの容量素子Ｃ１１が設けられ、これらの回路及び素子を介して高周波信号ＰｉｎがＦＥＴ１１のゲート端子に入力される。
【００４８】
初段のＦＥＴ１１のドレイン端子と２段目のＦＥＴ１２のゲート端子との間には直流カットの容量素子Ｃ１２が、また、２段目のＦＥＴ１２のドレイン端子と最終段のＦＥＴ１３のゲート端子との間には直流カットの容量素子Ｃ１３が接続されている。そして、最終段のＦＥＴ１３のドレイン端子がインピーダンス整合回路２４１および容量素子Ｃ１４を介して出力端子ＯＵＴに接続されており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐoutを出力する。
【００４９】
なお、この実施例のパワーモジュール２００は、電力増幅部２１１の各素子（直流カットの容量素子Ｃ１１〜Ｃ１３を除く）およびバイアス回路２１２の各素子と、出力電力検出回路２２０の各素子が、単結晶シリコンのような１個の半導体チップ上に半導体集積回路として構成されている。そして、この半導体集積回路と、電力増幅部２１１の容量素子Ｃ１１〜Ｃ１３と、インピーダンス整合回路２４１、直流カットの容量素子Ｃ１４、マイクロカプラ２４０とが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。インピーダンス整合回路２４１を構成するインダクタは、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板上に形成されたマイクロストリップラインにより形成することができる。
【００５０】
図５では、カレントミラー方式で増幅用ＦＥＴ１１〜１３にバイアスを与えるように構成されたバイアス回路が示されているが、誤差アンプ２３０から制御電圧Ｖapcを所定の抵抗比で分割して増幅用ＦＥＴ１１〜１３のバイアス電圧を生成する抵抗分圧回路であっても良い。
【００５１】
本実施例の出力電力検出回路を使用した高周波電力増幅回路では、前述したように検波出力Ｖdet−出力電力Ｐout特性の温度変動が小さいため、図６に示すように、出力電力Ｐoutの偏差ΔＰoutを目標の範囲内に収めることができる。図６において、実線は温度Ｔａがその変動許容範囲の最大値（８５℃）である場合における標準値（２５℃）での出力電力Ｐoutからの変化分ΔＰoutをシミュレーションにより求めたもの、破線は温度Ｔａがその変動許容範囲の最小値（−２０℃）である場合における標準値での出力電力Ｐoutからの変化分ΔＰoutを実測により求めたものである。
【００５２】
ＧＳＭの規格では、出力電力Ｐoutの偏差ΔＰoutは、出力電力が５ｄＢｍ〜１１ｄＢｍの範囲では±６ｄＢ、出力電力が１１ｄＢｍ〜３５ｄＢｍの範囲では±４ｄＢと定められている。図６において、一点鎖線で示されているのは、ＧＳＭの規格およびユーザーの要望を考慮して本発明者ら決定した目標範囲を示す制限線である。図６より、本実施例を適用することにより、出力電力Ｐoutの偏差ΔＰoutをほぼ目標範囲内に収めることができることが分かる。
【００５３】
比較のため、図２の実施例と同様な構成を有する出力電力検出回路を使用した高周波電力増幅回路で、入力容量Ｃｉ１，Ｃｉ２の容量比のみ最適化し、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズ比は最適化しなかった場合において、出力電力Ｐoutの偏差ΔＰoutを求めた結果を図７に示す。また、逆に、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズ比のみ最適化し、入力容量Ｃｉ１，Ｃｉ２の容量比は最適化しなかった場合において、出力電力Ｐoutの偏差ΔＰoutを求めた結果を図８に示す。
【００５４】
図７および図８を参照すると、図７の場合は、温度Ｔａがその変動許容範囲の最小値（−２０℃）である場合にパワーの低い領域で出力電力Ｐoutの偏差ΔＰoutが目標範囲から外れ、図８の場合は、温度Ｔａがその変動許容範囲の最大値（８５℃）である場合にパワーの高い領域で出力電力Ｐoutの偏差ΔＰoutが目標範囲から外れることが分かる。
【００５５】
図９は、前記実施例のパワーモジュールを適用して有効な無線通信システムの一例として、ＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示す。
【００５６】
図９において、ＡＮＴは信号電波の送受信用アンテナ、１１０は変復調を行なう変復調回路や送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理する回路を有する半導体集積回路化された高周波信号処理回路（以下、ベースバンドＩＣと称する）である。このベースバンドＩＣ１１０と、受信信号を増幅するロウノイズアンプＬＮＡ１，ＬＮＡ２、送信信号から高調波成分を除去するバンドパスフィルタＢＰＦ１，ＢＰＦ２、受信信号から不要波を除去するバンドパスフィルタＢＰＦ３，ＢＰＦ４などが１つのパッケージに実装されて電子デバイス（以下、ＲＦデバイスと称する）として構成されている。ロウノイズアンプＬＮＡ１，ＬＮＡ２は、ベースバンドＩＣ１１０に内蔵させることも可能である。
【００５７】
ベースバンドＩＣ１１０には、ＧＳＭとＤＣＳの送信信号をそれぞれアップンコンバートするミキサTx‐MIX1，Tx-MIX2、ＧＳＭとＤＣＳの受信信号をそれぞれダウンコンバートするミキサRx‐MIX1，Rx-MIX2、これらのミキサで送信信号や受信信号とミキシングされる発振信号を発生する発振器ＶＣＯ１〜ＶＣＯ４、ＧＳＭとＤＣＳの送信信号をそれぞれ増幅する可変利得アンプＧＣＡ１，ＧＡＣ２が設けられている。
【００５８】
また、図９において、２００はベースバンドＩＣ１１０から供給される高周波の送信信号を増幅する前記実施例のパワーモジュール、３００は送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦ１，ＬＰＦ２、ＧＳＭの信号とＤＣＳの信号を合成したり分離したりする分波器ＤＰＸ１，ＤＰＸ２、送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュールである。パワーモジュール２００には、ＧＳＭ用のパワーアンプ２１１ａとＤＣＳ用のパワーアンプ２１１ｂとが設けられている。
【００５９】
図９に示されているように、この実施例では、ベースバンドＩＣ１１０から高周波電力増幅回路のパワーアンプ２１１ａ，２１１ｂのバイアス回路２１２に対してＧＳＭかＤＣＳかを示すモード選択信号ＶBANDが供給され、バイアス回路２１２はこの制御信号ＶBANDに基づいて、モードに応じたバイアス電流を生成しパワーアンプ２１１ａと２１１ｂのいずれかに供給する。図９におけるバイアス回路２３０は、図４のＭＯＳＦＥＴ Ｑ４０〜Ｑ４３のカレントミラー回路とバイアス用ＭＯＳＦＥＴ Ｑｂ１〜Ｑｂ３からなる回路をＧＳＭ用とＤＣＳ用にそれぞれ備えるとともに、選択回路などを付加した回路である。
【００６０】
なお、上記のようなＧＳＭとＤＣＳのデュアルバンド通信システムにおいては、ＧＳＭ側のパワーアンプ２１１ａの出力電力とＤＣＳ側のパワーアンプ２１１ｂの出力電力の最大レベルはそれぞれ規格によって規定されていて異なっている。そのため、出力電力検出回路２２０および誤差アンプ２３０は共通の回路として設けられる一方、バイアス回路はＧＳＭ用とＤＣＳ用にそれぞれ設けられており、制御信号ＶBANDに応じていずれか一方を選択的に動作状態にさせることができるように構成される。
【００６１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例では、高周波電力増幅部の増幅用トランジスタ１１〜１３にＭＯＳＦＥＴを用いているが、バイポーラ・トランジスタやＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いることも可能である。
【００６２】
また、前記実施例では、高周波電力増幅部の増幅段が３段の場合を示したが、増幅段は１段あるいは２段であっても良い。また、出力電力検出回路２２０の出力部に設けられる電流−電圧変換用ＭＯＳＦＥＴ Ｑ３５は抵抗素子であっても良い。
【００６３】
さらに、前記実施例では、第２検波回路２２３の出力を誤差アンプ２３０へ入力しているが、第２検波回路２２３の出力と２乗根回路２２２の出力を合成したものを電圧に変換して誤差アンプ２３０へ入力するように構成しても良い。具体的には、例えば図２の回路において、ＭＯＳＦＥＴ Ｑ３４と並列にＱ３０と同一のゲート電圧をゲート端子に受けＩ２と同一もしくは比例する電流を流すＭＯＳＦＥＴを設け、その電流をＱ３４の電流と合流させてＱ３５へ流して電圧に変換するように構成する。ただし、その場合には、入力容量Ｃｉ１，Ｃｉ２の最適な容量比および検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１の最適なサイズ比は、前記実施例のものとは異なる範囲としても良い。
【００６４】
また、前記実施例の第２検波回路では、第１検波回路２２１と第２検波回路２２３との間に２乗根回路２２２を設けているが、２乗根回路２２２の代わりにｎ乗根回路あるいは対数変換回路を設けても良い。あるいは、適用対象や条件によっては２乗根回路を省略して第１検波回路２２１の出力を第２検波回路２２３へ与えるように構成しても良い。
【産業上の利用可能性】
【００６５】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に用いられる高周波電力増幅回路およびパワーモジュールに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮを構成する高周波電力増幅回路およびパワーモジュールなどに利用することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明に係る高周波電力増幅回路の実施例の概略構成を示すブロック図である。
【図２】出力電力検出回路の一実施例を示す回路図である。
【図３】実施例の高周波電力増幅回路における出力電力Ｐoutと出力電力検出回路の出力電圧Ｖdetとの関係を示す特性図である。
【図４】図４（Ａ）は、Ｃｉ１＝Ｃｉ２、Ｑ１＝Ｑ３１とした場合における出力電力検出回路の検出電圧Ｖdetと出力電力Ｐoutとの関係を実測によって調べた結果を示すグラフ、図４（Ｂ）は、本実地例のようにＣｉ１＞Ｃｉ２、Ｑ１＜Ｑ３１とした場合における出力電力検出回路の検出電圧Ｖdetと出力電力Ｐoutとの関係をシミュレーションによって調べた結果を示すグラフである。
【図５】本発明の出力電力検出回路を適用した高周波電力増幅回路をモジュールとして構成した場合のより具体的な構成例を示す回路構成図である。
【図６】実施例の出力電力検出回路を適用した高周波電力増幅器のフィードバック制御系における出力電力Ｐoutの出力偏差ΔＰoutとの関係をシミュレーションにより求めた結果を示すグラフである。
【図７】実施例の出力電力検出回路と同様な構成を有する出力電力検出回路を使用した高周波電力増幅器で入力容量Ｃｉ１，Ｃｉ２の容量比のみ最適化し、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズ比は最適化しなかった場合のフィードバック制御系における出力電力Ｐoutの出力偏差ΔＰoutとの関係を示すグラフである。
【図８】実施例の出力電力検出回路と同様な構成を有する出力電力検出回路を使用した高周波電力増幅器で検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズ比のみ最適化し、入力容量Ｃｉ１，Ｃｉ２の容量比は最適化しなかった場合のフィードバック制御系における出力電力Ｐoutの出力偏差ΔＰoutとの関係を示すグラフである。
【図９】本発明に係る高周波電力増幅回路（パワーモジュール）を適用して好適な無線通信システムの一例の概略構成を示すブロック図である。
【符号の説明】
【００６７】
１００ ＲＦモジュール
１１０ ベースバンド回路（ＩＣ）
２００ パワーモジュール
２１０ 高周波電力増幅回路
２１１ 高周波電力増幅部（パワーアンプ）
２１２ バイアス回路
２２０ 出力電力検出回路
２２１ 第１検波回路
２２２ ２乗根回路
２２３ 第２検波回路
２３０ 誤差増幅回路（誤差アンプ）
２４０ カプラ
２４１ インピーダンス整合回路
３００ フロントエンド・モジュール
ＡＮＴ 送受信用アンテナ
ＬＰＦ ロウパスフィルタ
ＬＮＡ ロウノイズ・アンプ
ＧＣＡ 可変利得アンプ
【技術分野】
【０００１】
本発明は、携帯電話機等の無線通信装置に使用され高周波の送信信号を増幅して出力する高周波電力増幅回路に適用して有効な技術に関し、特に出力電力のフィードバック制御に必要な出力レベルの検出を行なう出力電力検出回路を備えた高周波電力増幅回路に利用して有効な技術に関する。
【背景技術】
【０００２】
一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の信号を増幅する高周波電力増幅回路が組み込まれている。そして、ベースバンド回路もしくはマイクロプロセッサ等の制御回路から要求される送信レベルに応じて高周波電力増幅回路の出力電力を制御するため、高周波電力増幅回路の出力レベルを検出して帰還をかけることが行なわれている。その出力レベルの検出は、従来は一般に、カプラやダイオード検波回路などを使用して行なっており、検波回路は高周波電力増幅回路とは別個の半導体集積回路として構成されることが多かった。そのため、従来の高周波電力増幅回路の出力電力検出方式は、高周波電力増幅回路や検波回路を搭載した電子部品としてのモジュールの小型化が困難であった。
【０００３】
さらに、近年の携帯電話機においては、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Gaussian Minimum Shift Keying ）と呼ばれる位相変調方式で行ない８８０〜９１５ＭＨｚ帯の周波数を使用するＧＳＭ（Global System for Mobile Communication）と呼ばれる通信方式の他に例えば１７１０〜１７８５ＭＨｚ帯の周波数を使用するＤＣＳ（Digital Cellular System）のような通信方式の信号を扱えるデュアルバンド方式の携帯電話機が提案されている。かかる携帯電話機に使用される高周波電力増幅回路では、出力パワーアンプも各バンドに応じて設けられるため、その出力レベルを検出するカプラやダイオード検波回路も各バンドに応じてそれぞれ必要になるので、一層小型化が困難になる。
【０００４】
そこで、本出願人は、高周波の送信信号を増幅する電力増幅用トランジスタの入力信号を受け電力増幅用トランジスタに流れる電流に比例した電流を流す出力検出用トランジスタおよび該トランジスタの電流を転写するカレントミラー回路を設け、カレントミラー回路の転写先の電流を電圧に変換して出力レベルの検出信号とし、該検出信号とベースバンド回路から供給される出力レベル指示信号とを比較して入力電位差に応じた出力制御電圧Ｖapcを生成して電力増幅用トランジスタのバイアスを制御し、出力レベルの制御を行なう電流検出方式の無線通信システムに関する発明をなした。
【特許文献１】特開２００４−１４０５１８号
【特許文献２】特開２００１−０１６１１６号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者等は、本出願人が開発した電流検出方式の高周波電力増幅回路における出力レベル指示信号Ｖrampと出力電力Ｐoutとの関係を検討した。その結果、出力レベルの高い領域における制御感度が最適になるように感度を設定すると出力レベルの低い領域における制御感度が低くて精度が劣化する。また、出力レベルの低い領域における制御感度が最適になるように感度を設定すると出力レベルの高い領域における制御感度が高すぎて出力レベルが高い領域で検波回路の出力が飽和してしまい所望のパワー制御が行なえなくなることが明らかになった。
【０００６】
そこで、電流検出回路の後段に、ｎ乗根回路もしくは対数変換回路を設けることにより上記課題を解決した発明をなし出願した（特許文献１）。また、電流検出方式の検出回路と同一の構成を有する検出回路に、カプラから取り出された信号を入れて出力電力を検出する方式を検討した。その結果、比較的良好な検波出力が得られることが分かった。
【０００７】
しかしながら、近年、ＧＳＭ系の携帯電話機においては、最大出力電力が３０〜３５ｄＢｍと、従来の最大出力電力である２５〜３０ｄＢｍに比較して上昇しており、例えば５ｄＢｍといった低出力から３５ｄＢｍといった高出力まで検出できるように検波回路を構成すると、検出回路の後段にｎ乗根回路等を入れたとしても低出力レベルの領域における検出感度が低く、十分な検出電圧が得られないため、所望のパワー制御が行なえない。また、パワーの低い領域におけるパワー制御ループの特性にばらつきが生じるという課題があることが明らかになった。
【０００８】
一方、カプラからの信号を検波する低感度の検波回路と高感度の検波回路を並列に設けて２つの検波回路の検波出力を合成した信号を検出検波出力とするようにした発明も提案されている（例えば特許文献２）。しかしながら、このように低感度の検波回路と高感度の検波回路を並列に設けたものにおいては、２つの検波回路の出力の切り替わり点で段差や傾きの急激な変化が生じて滑らかな出力レベルの制御が行なえなくなり、送信スペクトラムが劣化するという課題がある。
【０００９】
本発明の目的は、出力レベルを検出して出力電力のフィードバック制御を行なう無線通信装置において、出力レベルの低い領域における出力電力検出回路の検出感度を上げ、高精度で出力電力をフィードバック制御することができる高周波電力増幅回路を提供することにある。
【００１０】
本発明の他の目的は、検波出力に段差や傾きの急激な変化が生じるのを防止するとともに、出力電力検出回路のダイナミックレンジを広げて出力レベルの低い領域から高い領域まで比較的滑らかな出力レベル制御を行なうことができる高周波電力増幅回路を提供することにある。
【００１１】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１３】
すなわち、高周波の入力信号を増幅する電力増幅回路の後段に設けられ出力電力のフィードバック制御に必要な出力レベルの検出を行なう出力電力検出回路に、電力増幅回路から取り出された交流信号をそれぞれ検波可能な前段２つの検波回路を設ける。また、電力増幅回路の出力線の途中に設けられたカプラと前段の検波回路との間に設けられた第１入力容量素子と、前記カプラと後段の第２検波回路との間に設けられた第２入力容量素子とを設け、第１入力容量素子は第２入力容量素子よりも容量値が大きくなるように設定したものである。さらに、２つの検波回路のうち前段の検波回路の検波用トランジスタは後段の検波回路の検波用トランジスタよりもサイズが小さくなるように設定した。
【００１４】
上記した手段によれば、パワーの低い領域で出力電力を検波する際には前段の検波回路に第１入力容量素子を介して交流信号を充分に入力させることができる一方、出力が充分に高くなると第２入力容量素子を介して交流信号が後段の検波回路に入力されるようになる。そのため、パワーの低い領域での出力電力検出回路の感度を高め、パワーの高い領域では出力電力検出回路全体の感度が高くなり過ぎるのを回避することができ、それによって出力電力検出回路のダイナミックレンジを広げ、制御範囲全体に亘って最適な出力レベルの検出信号を出力させることができるようになる。また、２つの検波回路の間に２乗根回路を設け、前段の検波回路の出力を２乗根した電圧を後段の検波回路のバイアス電圧として与える。これにより、検出出力の切り替わりが滑らかになる。
【００１５】
ここで、前記第１入力容量素子と第２入力容量素子の容量比の最適な範囲は２０：１〜５：１、前段の検波回路の検波用トランジスタと後段の検波回路の検波用トランジスタのサイズ比の最適な範囲は１：１．５〜１：４である。入力容量の比とトランジスタのサイズ比がこのような範囲に設定されることにより、出力電力検出回路から最適な出力レベルの検出信号が得られる。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１７】
すなわち、本発明に従うと、出力レベルを検出して出力電力のフィードバック制御を行なう無線通信装置において、出力レベルの低い領域における出力電力検出回路の検出感度を上げ、高精度で出力電力をフィードバック制御することができる高周波電力増幅回路を実現することができる。
【００１８】
また、本発明に従うと、検波出力に段差や傾きの急激な変化が生じるのを防止するとともに、出力電力検出回路のダイナミックレンジを広げて出力レベルの低い領域から高い領域まで比較的滑らかな出力レベル制御を行なうことができる高周波電力増幅回路を実現することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２０】
図１は、本発明に係る高周波電力増幅回路の実施例の概略構成を示したものである。
【００２１】
この実施例のパワーモジュール２００は、入力高周波信号Ｐｉｎを増幅する増幅用ＦＥＴを含む高周波電力増幅器２１０と、該高周波電力増幅器２１０の出力電力を検出する出力電力検出回路２２０と、該出力電力検出回路２２０の検出出力Ｖdetと図示しないベースバンド回路からなどから供給される出力レベルを指示する信号Ｖrampとの電位差に応じたパワー制御信号Ｖapcを供給する誤差増幅回路（以下、誤差アンプ）２３０とからなる。
【００２２】
上記出力電力検出回路２２０は、高周波電力増幅器２１０の出力線の途中に設けられたカプラ２４０により取り出された交流信号を入力とする第１検波回路２２１と、該第１検波回路２２１の出力の２乗根をとる２乗根回路２２２と、２乗根回路２２２の出力をバイアス電圧としカプラ２４０からの交流信号を増幅する第２検波回路２２３などを備える。
【００２３】
上記第１検波回路２２１にはカプラ２４０により取り出された交流信号が容量素子Ｃｉ１を介して入力され、上記第２検波回路２２３には同じくカプラ２４０により取り出された交流信号が容量素子Ｃｉ２を介して入力される。容量素子Ｃｉ１にはＣｉ２よりも大きな容量値(約１０倍程度)を有する素子が使用される。Ｃｉ１をＣｉ２よりも大きくすることにより、第１検波回路２２１のパワーの低い領域での検波感度を高めることができる。容量素子Ｃｉ１,Ｃｉ２は、この実施例ではオンチップの素子とされているが、外付け素子であっても良い。
【００２４】
図２には、出力電力検出回路２２０の具体的な回路例が示されている。第１検波回路２２１は、図１に示されているカプラ２４０に一方の端子が接続された容量Ｃｉ１と、該容量Ｃｉ１の他方の端子がゲートに接続された検波用のＮチャネルＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）Ｑ１、該ＭＯＳＦＥＴ Ｑ１と直列に接続されたＰチャネルＭＯＳＦＥＴ Ｑ２、Ｑ１のドレイン端子と接地点との間に接続された容量Ｃ２を有する。
【００２５】
さらに、第１検波回路２２１は、外部から供給される定電流Ｉref1を電圧に変換し上記検波用ＭＯＳＦＥＴ Ｑ１の動作点を与えるバイアス電圧を生成するダイオード接続のＭＯＳＦＥＴ Ｑ３と、Ｑ３のゲート端子と接地点との間に接続された容量Ｃ１を有する。ＭＯＳＦＥＴ Ｑ３により生成されたバイアス電圧Ｖｇ１は抵抗Ｒ１を介して検波用ＭＯＳＦＥＴ Ｑ１のゲート端子に印加される。この抵抗Ｒ１と容量Ｃ１とによりロウパスフィルタが構成され、容量Ｃｉ１を介して入力される交流信号によってバイアス電圧が変動しないようにされる。
【００２６】
本実施例では、第１検波回路２２１の検波用ＭＯＳＦＥＴ Ｑ１の上記ゲートバイアス電圧Ｖｇ１の値として、該ＭＯＳＦＥＴ Ｑ１をＢ級増幅動作させることができるように、Ｑ１のしきい値電圧に近い電圧値が設定されている。これにより、ＭＯＳＦＥＴ Ｑ１には、容量Ｃｉ１を介して入力される交流信号に比例しそれを半波整流したような電流が流され、Ｑ１のドレイン電流Ｉ１は入力交流信号の振幅に比例した直流成分を含むようにされる。この電流Ｉ１がＭＯＳＦＥＴ Ｑ２に流され、さらにＱ２とカレントミラー接続された２乗根回路２２２内のＭＯＳＦＥＴ Ｑ２０に流され、２乗根回路２２２の最終段のＭＯＳＦＥＴ Ｑ３０からＩ１の２乗根に相当する電流Ｉ２（＝√Ｉ１）が出力され、後段の第２検波回路２２３へ入力される。
【００２７】
第２検波回路２２３は、入力容量と検波用ＭＯＳトランジスタのサイズが異なるのみで上記第１検波回路２２１と同様の構成を有する。すなわち、図１のカプラ２４０に一方の端子が接続された容量Ｃｉ２と、該容量Ｃｉ２の他方の端子がゲートに接続された検波用のＮチャネルＭＯＳＦＥＴ Ｑ３１、該ＭＯＳＦＥＴ Ｑ３１と直列に接続されたＰチャネルＭＯＳＦＥＴ Ｑ３２、Ｑ３１のドレイン端子と接地点との間に接続された容量Ｃ４を有する。
【００２８】
また、第２検波回路２２３は、前段の２乗根回路２２２の出力ＭＯＳＦＥＴ Ｑ３０から供給される定電流Ｉ２を電圧に変換し上記検波用ＭＯＳＦＥＴ Ｑ３１の動作点を与えるバイアス電圧を生成するダイオード接続のＭＯＳＦＥＴ Ｑ３３と、Ｑ３３のゲート端子と接地点との間に接続された容量Ｃ３を有する。ＭＯＳＦＥＴ Ｑ３３により生成されたバイアス電圧Ｖｇ２は抵抗Ｒ２を介して検波用ＭＯＳＦＥＴ Ｑ３１のゲート端子に印加される。
【００２９】
さらに、第２検波回路２２３は、検波用ＭＯＳＦＥＴ Ｑ３１のドレイン電流Ｉ３が流されるＰチャネルＭＯＳＦＥＴ Ｑ３２とカレントミラー接続されたＭＯＳＦＥＴ Ｑ３４、該ＭＯＳＦＥＴ Ｑ３４と直列に接続された電流−電圧変換用ＭＯＳＦＥＴ Ｑ３５を有し、Ｑ３５により電流Ｉ３を電圧に変換して出力検出電圧Ｖdetとして後段の誤差アンプ２３０へ出力される。
【００３０】
２乗根回路２２２は、上記ＭＯＳＦＥＴ Ｑ２０と直列に接続されたＱ２１、外部からの定電流Ｉref2が流されるＱ１１、Ｑ１１とカレントミラー接続されたＱ１２、Ｑ１２と直列に接続されたＱ１３、Ｑ１３とカレントミラー接続されたＱ１６，Ｑ１９，Ｑ２２を備え、Ｑ１９のドレイン端子がＱ２１のドレイン端子に接続されている。また、Ｑ１６と直列に接続されたＱ１７，Ｑ１８、Ｑ１８とカレントミラー接続されたＱ１５、Ｑ１５と直列に接続されたＱ１４を備え、Ｑ１４のゲート端子にＱ１６のドレイン電圧が印加され、Ｑ１７のドレイン電圧がＱ２１のゲート端子に印加されている。
【００３１】
さらに、２乗根回路２２２は、上記Ｑ２０と同様に第１検波回路２２１のＱ２とカレントミラー接続されたＱ２４、Ｑ２４と直列に接続されたＱ２５、Ｑ２５とカレントミラー接続されたＱ２６、定電流Ｉref2が流される前記Ｑ１１とカレントミラー接続されたＱ２３を備え、Ｑ２３のドレイン端子は前記Ｑ２６のドレイン端子に結合されている。そして、Ｑ２３，Ｑ２６の共通ドレインが、出力用ＭＯＳＦＥＴ Ｑ３０とカレントミラー接続されているＱ２７に接続され、Ｑ２７のドレイン電圧が印加されるＱ２９はそのゲート端子とドレイン端子が結合されてダイオードとして動作するようにされている。
【００３２】
本実施例の出力電力検出回路においては、上記第１検波回路２２１の入力容量Ｃｉ１と第２検波回路２２３の入力容量Ｃｉ２は、Ｃｉ１＞Ｃｉ２とされる一方、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズはＱ１＜Ｑ３１とされている。第２検波回路２２３の入力容量Ｃｉ２を小さくしたことにより、出力の変化が検波用ＭＯＳＦＥＴ Ｑ３１にゲート端子に充分に伝達されなくなるが、その分Ｑ３１のサイズを大きくしたことにより、Ｑ３１のドレイン電流の変化が補償される。
【００３３】
上記第１検波回路２２１の入力容量Ｃｉ１と第２検波回路２２３の入力容量Ｃｉ２の容量比は、２０：１〜５：１程度が望ましい。具体的な容量値としては、使用するカプラの特性にもよるがＣｉ１は１０ｐＦ程度、Ｃｉ２は０．５〜２ｐＦ程度が望ましい。なお、この容量値は、カプラとして、検波感度ｄＶdet／ｄＶoutが０．１Ｖ／Ｖ、ｄＶdet／ｄＰoutが５ｍＶ／ｄＢのものを用いた場合のものである。また、Ｑ１とＱ３１のサイズ比は、１：１．５〜１：４程度が望ましい。具体的には、Ｑ１のゲート幅Ｗｇを１００μｍとした場合、Ｑ３１のゲート幅Ｗｇの望ましい範囲は、１５０〜４００μｍさらに望ましい範囲は２００〜３００μｍである。
【００３４】
図３には、本実施例の出力電力検出回路の出力特性をシミュレーションによって求めた結果を示す。図３において、◆印は出力電力Ｐｏｕｔを−４５ｄＢｍから３５ｄＢｍまで変化させたときの第１検波回路２２１の出力電圧をプロットしたもの、△印は出力電力Ｐｏｕｔを−４５ｄＢｍから３５ｄＢｍまで変化させたときの本実施例の出力電力回路の出力である第２検波回路２２３の出力電圧をプロットしたものである。第２検波回路２２３の単独の特性を分かりやすくするため、第２検波回路２２３に２乗根回路２２２の出力を入力する代わりに第１検波回路２２１と同じバイアス電圧を与えた状態で、出力電力Ｐｏｕｔを−４５ｄＢｍから３５ｄＢｍまで変化させたときの第２検波回路２２３の出力電圧を□印で示した。
【００３５】
図３の◆印と□印を比較すると、第１検波回路２２１の出力の方が第２検波回路２２３の出力よりも早い段階で飽和することが分かる。かかる特性を有する第１検波回路２２１の出力を２乗根回路２２２で２乗根し、第２検波回路２２３にバイアス電圧として与えることにより、△印で示すように、パワーの低い領域でのレベルを抑え、３０〜３５ｄＢｍのようなパワーの高い領域まで飽和しない検出電圧Ｖdetを出力させることができる。
【００３６】
また、比較のため、１段の検波回路のみとした場合の検出電圧Ｖdetの特性を一点鎖線Ａで示す。この特性線Ａは、第１検波回路２２１の出力飽和する３５ｄＢｍのときの電圧が約２Ｖ近傍に来るように回路の素子の定数を設定したときのものであり、第１検波回路２２１の出力電圧をプロットした◆印を結んだ線と相似形になる。この特性線Ａと本実施例の出力電力回路の出力である第２検波回路２２３の出力電圧をプロットした△印を結んだ線と比較すると、Ａの方がパワーの低い領域での検出電圧Ｖdetのレベルが低いことが分かる。
【００３７】
このようにパワーの低い領域での検出電圧Ｖdetのレベルが低いと、パワーの低い領域におけるパワー制御ループの特性にばらつきが生じ易くなるが、本実施例の出力電力検出回路を適用すると、１段検波の場合よりもパワーの低い領域での検出電圧Ｖdetのレベルを高めることができ、それによってパワーの低い領域におけるパワー制御ループの特性のばらつきを小さくすることができる。
【００３８】
また、本実施例のように、第１検波回路２２１の入力容量Ｃｉ１と第２検波回路２２３の入力容量Ｃｉ２の関係をＣｉ１＞Ｃｉ２とし、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズをＱ１＜Ｑ３１とした場合、温度変動に伴う出力電力の変動幅が小さくなるという利点がある。
【００３９】
図４（Ａ）には、入力容量をＣｉ１＝Ｃｉ２とし、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズをＱ１＝Ｑ３１とした場合における出力電力検出回路の検出電圧Ｖdetと出力電力Ｐoutとの関係をシミュレーションによって調べた結果を示す。また、図４（Ｂ）には、本実施例のように、入力容量の関係をＣｉ１＞Ｃｉ２とし、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズをＱ１＜Ｑ３１とした場合における出力電力検出回路の検出電圧Ｖdetと出力電力Ｐoutとの関係をシミュレーションによって調べた結果を示す。図４において、◆印は温度が２５℃の場合の特性、□印は温度が−２５℃の場合の特性、△印は温度が８５℃の場合の特性を示す。図４（Ａ）と図４（Ｂ）を比較すると、本実施例の方が、温度変動に伴う出力電力の変動幅が小さくなることが分かる。
【００４０】
なお、図２の実施例では、出力電力回路の検出電圧Ｖdetをそのまま誤差アンプ２３０に入力しているが、出力電力回路の検出電圧Ｖdetから第１検波回路２２１の検波用ＭＯＳＦＥＴ Ｑ１のゲート端子に印加されるバイアス電圧Ｖg1を差し引く減算回路を設けてＶdetとＶg1との差分の電圧を誤差アンプ２３０に入力するようにしてもよい。これにより、誤差アンプ２３０に入力される電圧を、バイアス電圧Ｖg1による直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧とすることができる。
【００４１】
また、誤差アンプ２３０を介さず検出電圧Ｖdetをパワー制御信号Ｖapcの代わりとして高周波電力増幅器２１０へ入力するように構成してもよい。
【００４２】
図２に示されている２乗根回路２２２は、一例であってこれに限定されるものでなく、例えば特開２００４−１４０５１８号公報の図６に示されているような回路であっても良い。本発明は、検波回路等同一の半導体チップ上に形成される回路とプロセスの整合性の良い２乗根回路であればどのような回路形式の回路であってもよく、回路形式は発明の要旨ではないので、詳しい動作の説明は省略する。
【００４３】
図５は、本発明の出力電力検出回路を適用した高周波電力増幅回路をモジュール（以下、パワーモジュールと称する）として構成した場合のより具体的な構成例を示したものである。なお、本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００４４】
図５に示されている高周波電力増幅器２１０は、入力高周波信号Ｐｉｎを増幅する増幅用ＦＥＴを含む高周波電力増幅部２１１と、該高周波電力増幅部２１１の各段の増幅用ＦＥＴにバイアス電圧を与えて各ＦＥＴに流すアイドル電流を制御するバイアス回路２１２とからなる。
【００４５】
特に制限されるものでないが、この実施例の高周波電力増幅部２１０は、３個の電力増幅用ＦＥＴ１１、１２、１３を備え、このうち後段のＦＥＴ１２，１３はそれぞれ前段のＦＥＴ１１，１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ１１，１２，１３のゲート端子には、バイアス回路２１２から供給されるゲートバイアス電圧Ｖｂ１，Ｖｂ２，Ｖｂ３が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ１１，１２，１３にそれぞれ流されるようにされている。
【００４６】
バイアス回路２１２は、誤差アンプ２３０から供給される制御電圧Ｖａｐｃを入力電圧として受けるオペアンプＯＰ１と、該オペアンプＯＰ１の出力をゲート端子に受けるＭＯＳＦＥＴ Ｑ４０と、Ｑ４０と直列に接続された抵抗Ｒ１０と、Ｑ４０とゲート共通接続されてカレントミラー回路を構成するＭＯＳＦＥＴ Ｑ４１，Ｑ４２，Ｑ４３と、これらのＭＯＳＦＥＴ Ｑ４１，Ｑ４２，Ｑ４３とそれぞれ直列に接続されたダイオード接続のＭＯＳＦＥＴ Ｑｂ１，Ｑｂ２，Ｑｂ３とを備える。Ｑ４０のドレイン電圧がオペアンプＯＰ１の反転入力端子にフィードバックされることにより、Ｑ４０にはＶａｐｃに応じた電流Ｉ０が流され、さらにＱ４０とＱ４１〜Ｑ４３のサイズ比に応じて電流Ｉ０に比例した電流がＱ４１，Ｑ４２，Ｑ４３に流され、その電流がＱｂ１，Ｑｂ２，Ｑｂ３により電圧に変換され、これがそれぞれ抵抗Ｒ１１,Ｒ１２，Ｒ１３を介して前記増幅用ＦＥＴ１１，１２，１３のゲートにバイアス電圧として印加される。
【００４７】
上記ＭＯＳＦＥＴ Ｑ４０とＱ４１，Ｑ４２，Ｑ４３は増幅用ＦＥＴ１１〜１３に応じてそれぞれ所定のサイズ比となるように設定され、これによって、誤差アンプ２３０からの制御電圧Ｖapcに比例したアイドル電流が増幅用ＦＥＴ１１〜１３に流される。抵抗Ｒ１１〜Ｒ１３は、入力端子からの高周波信号の漏れによってバイアス用ＭＯＳＦＥＴ Ｑｂ１〜Ｑｂ３の電流が変化しないように抑制する働きをする。各段のＦＥＴ１１，１２，１３のドレイン端子にはそれぞれ電源電圧Ｖddが印加されている。初段のＦＥＴ１１のゲート端子と入力端子ＩＮとの間には、直流カットの容量素子Ｃ１１が設けられ、これらの回路及び素子を介して高周波信号ＰｉｎがＦＥＴ１１のゲート端子に入力される。
【００４８】
初段のＦＥＴ１１のドレイン端子と２段目のＦＥＴ１２のゲート端子との間には直流カットの容量素子Ｃ１２が、また、２段目のＦＥＴ１２のドレイン端子と最終段のＦＥＴ１３のゲート端子との間には直流カットの容量素子Ｃ１３が接続されている。そして、最終段のＦＥＴ１３のドレイン端子がインピーダンス整合回路２４１および容量素子Ｃ１４を介して出力端子ＯＵＴに接続されており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐoutを出力する。
【００４９】
なお、この実施例のパワーモジュール２００は、電力増幅部２１１の各素子（直流カットの容量素子Ｃ１１〜Ｃ１３を除く）およびバイアス回路２１２の各素子と、出力電力検出回路２２０の各素子が、単結晶シリコンのような１個の半導体チップ上に半導体集積回路として構成されている。そして、この半導体集積回路と、電力増幅部２１１の容量素子Ｃ１１〜Ｃ１３と、インピーダンス整合回路２４１、直流カットの容量素子Ｃ１４、マイクロカプラ２４０とが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。インピーダンス整合回路２４１を構成するインダクタは、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板上に形成されたマイクロストリップラインにより形成することができる。
【００５０】
図５では、カレントミラー方式で増幅用ＦＥＴ１１〜１３にバイアスを与えるように構成されたバイアス回路が示されているが、誤差アンプ２３０から制御電圧Ｖapcを所定の抵抗比で分割して増幅用ＦＥＴ１１〜１３のバイアス電圧を生成する抵抗分圧回路であっても良い。
【００５１】
本実施例の出力電力検出回路を使用した高周波電力増幅回路では、前述したように検波出力Ｖdet−出力電力Ｐout特性の温度変動が小さいため、図６に示すように、出力電力Ｐoutの偏差ΔＰoutを目標の範囲内に収めることができる。図６において、実線は温度Ｔａがその変動許容範囲の最大値（８５℃）である場合における標準値（２５℃）での出力電力Ｐoutからの変化分ΔＰoutをシミュレーションにより求めたもの、破線は温度Ｔａがその変動許容範囲の最小値（−２０℃）である場合における標準値での出力電力Ｐoutからの変化分ΔＰoutを実測により求めたものである。
【００５２】
ＧＳＭの規格では、出力電力Ｐoutの偏差ΔＰoutは、出力電力が５ｄＢｍ〜１１ｄＢｍの範囲では±６ｄＢ、出力電力が１１ｄＢｍ〜３５ｄＢｍの範囲では±４ｄＢと定められている。図６において、一点鎖線で示されているのは、ＧＳＭの規格およびユーザーの要望を考慮して本発明者ら決定した目標範囲を示す制限線である。図６より、本実施例を適用することにより、出力電力Ｐoutの偏差ΔＰoutをほぼ目標範囲内に収めることができることが分かる。
【００５３】
比較のため、図２の実施例と同様な構成を有する出力電力検出回路を使用した高周波電力増幅回路で、入力容量Ｃｉ１，Ｃｉ２の容量比のみ最適化し、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズ比は最適化しなかった場合において、出力電力Ｐoutの偏差ΔＰoutを求めた結果を図７に示す。また、逆に、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズ比のみ最適化し、入力容量Ｃｉ１，Ｃｉ２の容量比は最適化しなかった場合において、出力電力Ｐoutの偏差ΔＰoutを求めた結果を図８に示す。
【００５４】
図７および図８を参照すると、図７の場合は、温度Ｔａがその変動許容範囲の最小値（−２０℃）である場合にパワーの低い領域で出力電力Ｐoutの偏差ΔＰoutが目標範囲から外れ、図８の場合は、温度Ｔａがその変動許容範囲の最大値（８５℃）である場合にパワーの高い領域で出力電力Ｐoutの偏差ΔＰoutが目標範囲から外れることが分かる。
【００５５】
図９は、前記実施例のパワーモジュールを適用して有効な無線通信システムの一例として、ＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示す。
【００５６】
図９において、ＡＮＴは信号電波の送受信用アンテナ、１１０は変復調を行なう変復調回路や送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理する回路を有する半導体集積回路化された高周波信号処理回路（以下、ベースバンドＩＣと称する）である。このベースバンドＩＣ１１０と、受信信号を増幅するロウノイズアンプＬＮＡ１，ＬＮＡ２、送信信号から高調波成分を除去するバンドパスフィルタＢＰＦ１，ＢＰＦ２、受信信号から不要波を除去するバンドパスフィルタＢＰＦ３，ＢＰＦ４などが１つのパッケージに実装されて電子デバイス（以下、ＲＦデバイスと称する）として構成されている。ロウノイズアンプＬＮＡ１，ＬＮＡ２は、ベースバンドＩＣ１１０に内蔵させることも可能である。
【００５７】
ベースバンドＩＣ１１０には、ＧＳＭとＤＣＳの送信信号をそれぞれアップンコンバートするミキサTx‐MIX1，Tx-MIX2、ＧＳＭとＤＣＳの受信信号をそれぞれダウンコンバートするミキサRx‐MIX1，Rx-MIX2、これらのミキサで送信信号や受信信号とミキシングされる発振信号を発生する発振器ＶＣＯ１〜ＶＣＯ４、ＧＳＭとＤＣＳの送信信号をそれぞれ増幅する可変利得アンプＧＣＡ１，ＧＡＣ２が設けられている。
【００５８】
また、図９において、２００はベースバンドＩＣ１１０から供給される高周波の送信信号を増幅する前記実施例のパワーモジュール、３００は送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦ１，ＬＰＦ２、ＧＳＭの信号とＤＣＳの信号を合成したり分離したりする分波器ＤＰＸ１，ＤＰＸ２、送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュールである。パワーモジュール２００には、ＧＳＭ用のパワーアンプ２１１ａとＤＣＳ用のパワーアンプ２１１ｂとが設けられている。
【００５９】
図９に示されているように、この実施例では、ベースバンドＩＣ１１０から高周波電力増幅回路のパワーアンプ２１１ａ，２１１ｂのバイアス回路２１２に対してＧＳＭかＤＣＳかを示すモード選択信号ＶBANDが供給され、バイアス回路２１２はこの制御信号ＶBANDに基づいて、モードに応じたバイアス電流を生成しパワーアンプ２１１ａと２１１ｂのいずれかに供給する。図９におけるバイアス回路２３０は、図４のＭＯＳＦＥＴ Ｑ４０〜Ｑ４３のカレントミラー回路とバイアス用ＭＯＳＦＥＴ Ｑｂ１〜Ｑｂ３からなる回路をＧＳＭ用とＤＣＳ用にそれぞれ備えるとともに、選択回路などを付加した回路である。
【００６０】
なお、上記のようなＧＳＭとＤＣＳのデュアルバンド通信システムにおいては、ＧＳＭ側のパワーアンプ２１１ａの出力電力とＤＣＳ側のパワーアンプ２１１ｂの出力電力の最大レベルはそれぞれ規格によって規定されていて異なっている。そのため、出力電力検出回路２２０および誤差アンプ２３０は共通の回路として設けられる一方、バイアス回路はＧＳＭ用とＤＣＳ用にそれぞれ設けられており、制御信号ＶBANDに応じていずれか一方を選択的に動作状態にさせることができるように構成される。
【００６１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例では、高周波電力増幅部の増幅用トランジスタ１１〜１３にＭＯＳＦＥＴを用いているが、バイポーラ・トランジスタやＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いることも可能である。
【００６２】
また、前記実施例では、高周波電力増幅部の増幅段が３段の場合を示したが、増幅段は１段あるいは２段であっても良い。また、出力電力検出回路２２０の出力部に設けられる電流−電圧変換用ＭＯＳＦＥＴ Ｑ３５は抵抗素子であっても良い。
【００６３】
さらに、前記実施例では、第２検波回路２２３の出力を誤差アンプ２３０へ入力しているが、第２検波回路２２３の出力と２乗根回路２２２の出力を合成したものを電圧に変換して誤差アンプ２３０へ入力するように構成しても良い。具体的には、例えば図２の回路において、ＭＯＳＦＥＴ Ｑ３４と並列にＱ３０と同一のゲート電圧をゲート端子に受けＩ２と同一もしくは比例する電流を流すＭＯＳＦＥＴを設け、その電流をＱ３４の電流と合流させてＱ３５へ流して電圧に変換するように構成する。ただし、その場合には、入力容量Ｃｉ１，Ｃｉ２の最適な容量比および検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１の最適なサイズ比は、前記実施例のものとは異なる範囲としても良い。
【００６４】
また、前記実施例の第２検波回路では、第１検波回路２２１と第２検波回路２２３との間に２乗根回路２２２を設けているが、２乗根回路２２２の代わりにｎ乗根回路あるいは対数変換回路を設けても良い。あるいは、適用対象や条件によっては２乗根回路を省略して第１検波回路２２１の出力を第２検波回路２２３へ与えるように構成しても良い。
【産業上の利用可能性】
【００６５】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に用いられる高周波電力増幅回路およびパワーモジュールに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮを構成する高周波電力増幅回路およびパワーモジュールなどに利用することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明に係る高周波電力増幅回路の実施例の概略構成を示すブロック図である。
【図２】出力電力検出回路の一実施例を示す回路図である。
【図３】実施例の高周波電力増幅回路における出力電力Ｐoutと出力電力検出回路の出力電圧Ｖdetとの関係を示す特性図である。
【図４】図４（Ａ）は、Ｃｉ１＝Ｃｉ２、Ｑ１＝Ｑ３１とした場合における出力電力検出回路の検出電圧Ｖdetと出力電力Ｐoutとの関係を実測によって調べた結果を示すグラフ、図４（Ｂ）は、本実地例のようにＣｉ１＞Ｃｉ２、Ｑ１＜Ｑ３１とした場合における出力電力検出回路の検出電圧Ｖdetと出力電力Ｐoutとの関係をシミュレーションによって調べた結果を示すグラフである。
【図５】本発明の出力電力検出回路を適用した高周波電力増幅回路をモジュールとして構成した場合のより具体的な構成例を示す回路構成図である。
【図６】実施例の出力電力検出回路を適用した高周波電力増幅器のフィードバック制御系における出力電力Ｐoutの出力偏差ΔＰoutとの関係をシミュレーションにより求めた結果を示すグラフである。
【図７】実施例の出力電力検出回路と同様な構成を有する出力電力検出回路を使用した高周波電力増幅器で入力容量Ｃｉ１，Ｃｉ２の容量比のみ最適化し、検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズ比は最適化しなかった場合のフィードバック制御系における出力電力Ｐoutの出力偏差ΔＰoutとの関係を示すグラフである。
【図８】実施例の出力電力検出回路と同様な構成を有する出力電力検出回路を使用した高周波電力増幅器で検波用ＭＯＳＦＥＴ Ｑ１，Ｑ３１のサイズ比のみ最適化し、入力容量Ｃｉ１，Ｃｉ２の容量比は最適化しなかった場合のフィードバック制御系における出力電力Ｐoutの出力偏差ΔＰoutとの関係を示すグラフである。
【図９】本発明に係る高周波電力増幅回路（パワーモジュール）を適用して好適な無線通信システムの一例の概略構成を示すブロック図である。
【符号の説明】
【００６７】
１００ ＲＦモジュール
１１０ ベースバンド回路（ＩＣ）
２００ パワーモジュール
２１０ 高周波電力増幅回路
２１１ 高周波電力増幅部（パワーアンプ）
２１２ バイアス回路
２２０ 出力電力検出回路
２２１ 第１検波回路
２２２ ２乗根回路
２２３ 第２検波回路
２３０ 誤差増幅回路（誤差アンプ）
２４０ カプラ
２４１ インピーダンス整合回路
３００ フロントエンド・モジュール
ＡＮＴ 送受信用アンテナ
ＬＰＦ ロウパスフィルタ
ＬＮＡ ロウノイズ・アンプ
ＧＣＡ 可変利得アンプ
【特許請求の範囲】
【請求項１】
増幅用素子と該増幅用素子にバイアスを与えるバイアス回路とを有し前記バイアス回路からのバイアスに応じて高周波の入力信号を増幅して出力する電力増幅回路と、
前記電力増幅回路の出力線の途中に設けられたカプラに一方の端子が接続された第１入力容量素子を介して入力される交流信号を検波する第１検波回路と、前記第１検波回路の出力の２乗根に比例した電圧を出力する２乗根回路と、前記２乗根回路の出力電圧を受け前記カプラに一方の端子が接続された第２入力容量素子を介して入力される交流信号を検波する第２検波回路とを有する出力電力検出回路と、を備えた高周波電力増幅回路であって、
前記第１検波回路と前記第２検波回路は、各々第１入力容量素子または第２入力容量素子を介して入力される交流信号を制御端子に受ける検波用トランジスタをそれぞれ備え、
前記第１入力容量素子は前記第２入力容量素子よりも容量値が大きく設定されていることを特徴とする高周波電力増幅回路。
【請求項２】
前記第１入力容量素子と第２入力容量素子の容量比は２０：１〜５：１の範囲に設定されていることを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項３】
前記電力増幅回路は、前記出力電力検出回路の出力と出力レベルを指示する信号との電位差に応じた電圧を出力する誤差増幅回路を更に備えていることを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項４】
増幅用素子と該増幅用素子にバイアスを与えるバイアス回路とを有し前記バイアス回路からのバイアスに応じて高周波の入力信号を増幅して出力する電力増幅回路と、
前記電力増幅回路の出力線の途中に設けられたカプラに一方の端子が接続された第１入力容量素子を介して入力される交流信号を検波する第１検波回路と、前記第１検波回路の出力の２乗根に比例した電圧を出力する２乗根回路と、前記２乗根回路の出力電圧を受け前記カプラに一方の端子が接続された第２入力容量素子を介して入力される交流信号を検波する第２検波回路とを有する出力電力検出回路と、を備えた高周波電力増幅回路であって、
前記第１検波回路と前記第２検波回路は、各々第１入力容量素子または第２入力容量素子を介して入力される交流信号を制御端子に受ける検波用トランジスタをそれぞれ備え、
前記第１検波回路の検波用トランジスタは前記第２検波回路の検波用トランジスタよりもサイズが小さく設定されていることを特徴とする高周波電力増幅回路。
【請求項５】
前記第１検波回路の検波用トランジスタと前記第２検波回路の検波用トランジスタはサイズ比が１：１．５〜１：４の範囲に設定されていることを特徴とする請求項４に記載の高周波電力増幅回路。
【請求項６】
前記電力増幅回路は、前記出力電力検出回路の出力と出力レベルを指示する信号との電位差に応じた電圧を出力する誤差増幅回路を更に備えていることを特徴とする請求項４に記載の高周波電力増幅回路。
【請求項７】
増幅用素子と該増幅用素子にバイアスを与えるバイアス回路とを有し前記バイアス回路からのバイアスに応じて高周波の入力信号を増幅して出力する電力増幅回路と、
前記電力増幅回路の出力線の途中に設けられたカプラに一方の端子が接続された第１入力容量素子を介して入力される交流信号を検波する第１検波回路と、前記第１検波回路の出力の２乗根に比例した電圧を出力する２乗根回路と、前記２乗根回路の出力電圧を受け前記カプラに一方の端子が接続された第２入力容量素子を介して入力される交流信号を検波する第２検波回路とを有する出力電力検出回路と、を備えた高周波電力増幅回路であって、
前記第１検波回路と前記第２検波回路は、各々第１入力容量素子または第２入力容量素子を介して入力される交流信号を制御端子に受ける検波用トランジスタをそれぞれ備え、
前記第１入力容量素子は前記第２入力容量素子よりも容量値が大きく設定され、
前記第１検波回路の検波用トランジスタは前記第２検波回路の検波用トランジスタよりもサイズが小さく設定されていることを特徴とする高周波電力増幅回路。
【請求項８】
前記第１入力容量素子と第２入力容量素子の容量比は２０：１〜５：１の範囲に設定され、前記第１検波回路の検波用トランジスタと前記第２検波回路の検波用トランジスタはサイズ比が１：１．５〜１：４の範囲に設定されていることを特徴とする請求項７に記載の高周波電力増幅回路。
【請求項９】
前記出力電力検出回路は、前記２乗根回路の出力と前記第２検波回路の出力を合成したものを検出出力として出力することを特徴とする請求項７または８に記載の高周波電力増幅回路。
【請求項１０】
前記第１検波回路と前記第２検波回路は、各々前記検波用トランジスタと、該検波用トランジスタと直列に接続された第２トランジスタと、該第２トランジスタとカレントミラー接続された第３トランジスタとを有することを特徴とする請求項７〜９のいずれかに記載の高周波電力増幅回路。
【請求項１１】
前記電力増幅回路は、前記出力電力検出回路の出力と出力レベルを指示する信号との電位差に応じた電圧を出力する誤差増幅回路を更に備えていることを特徴とする請求項７に記載の高周波電力増幅回路。
【請求項１２】
高周波の入力信号を増幅する電力増幅回路の出力を検波して該出力に応じた電圧を生成する第１検波回路と、前記第１検波回路の出力の２乗根に比例した電圧を出力する２乗根回路と、前記２乗根回路の出力電圧を受け前記電力増幅回路の出力を検波する第２検波回路とを有する出力電力検出回路を備えることを特徴とする高周波電力増幅回路。
【請求項１３】
増幅用素子と該増幅用素子にバイアスを与えるバイアス回路とを有し前記バイアス回路からのバイアスに応じて高周波の入力信号を増幅して出力する電力増幅回路と、
前記電力増幅回路の出力線の途中に設けられたカプラに一方の端子が接続された第１入力容量素子を介して入力される交流信号を検波する第１検波回路と、前記第１検波回路の出力を受け前記カプラに一方の端子が接続された第２入力容量素子を介して入力される交流信号を検波する第２検波回路とを有する出力電力検出回路と、を備えた高周波電力増幅回路であって、
前記第１検波回路と前記第２検波回路は、各々第１入力容量素子または第２入力容量素子を介して入力される交流信号を制御端子に受ける検波用トランジスタをそれぞれ備え、
前記第１入力容量素子は前記第２入力容量素子よりも容量値が大きく設定され、
前記第１検波回路の検波用トランジスタは前記第２検波回路の検波用トランジスタよりもサイズが小さく設定されていることを特徴とする高周波電力増幅回路。
【請求項１４】
前記電力増幅回路は、前記出力電力検出回路の出力と出力レベルを指示する信号との電位差に応じた電圧を出力する誤差増幅回路を更に備えていることを特徴とする請求項１３に記載の高周波電力増幅回路。
【請求項１】
増幅用素子と該増幅用素子にバイアスを与えるバイアス回路とを有し前記バイアス回路からのバイアスに応じて高周波の入力信号を増幅して出力する電力増幅回路と、
前記電力増幅回路の出力線の途中に設けられたカプラに一方の端子が接続された第１入力容量素子を介して入力される交流信号を検波する第１検波回路と、前記第１検波回路の出力の２乗根に比例した電圧を出力する２乗根回路と、前記２乗根回路の出力電圧を受け前記カプラに一方の端子が接続された第２入力容量素子を介して入力される交流信号を検波する第２検波回路とを有する出力電力検出回路と、を備えた高周波電力増幅回路であって、
前記第１検波回路と前記第２検波回路は、各々第１入力容量素子または第２入力容量素子を介して入力される交流信号を制御端子に受ける検波用トランジスタをそれぞれ備え、
前記第１入力容量素子は前記第２入力容量素子よりも容量値が大きく設定されていることを特徴とする高周波電力増幅回路。
【請求項２】
前記第１入力容量素子と第２入力容量素子の容量比は２０：１〜５：１の範囲に設定されていることを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項３】
前記電力増幅回路は、前記出力電力検出回路の出力と出力レベルを指示する信号との電位差に応じた電圧を出力する誤差増幅回路を更に備えていることを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項４】
増幅用素子と該増幅用素子にバイアスを与えるバイアス回路とを有し前記バイアス回路からのバイアスに応じて高周波の入力信号を増幅して出力する電力増幅回路と、
前記電力増幅回路の出力線の途中に設けられたカプラに一方の端子が接続された第１入力容量素子を介して入力される交流信号を検波する第１検波回路と、前記第１検波回路の出力の２乗根に比例した電圧を出力する２乗根回路と、前記２乗根回路の出力電圧を受け前記カプラに一方の端子が接続された第２入力容量素子を介して入力される交流信号を検波する第２検波回路とを有する出力電力検出回路と、を備えた高周波電力増幅回路であって、
前記第１検波回路と前記第２検波回路は、各々第１入力容量素子または第２入力容量素子を介して入力される交流信号を制御端子に受ける検波用トランジスタをそれぞれ備え、
前記第１検波回路の検波用トランジスタは前記第２検波回路の検波用トランジスタよりもサイズが小さく設定されていることを特徴とする高周波電力増幅回路。
【請求項５】
前記第１検波回路の検波用トランジスタと前記第２検波回路の検波用トランジスタはサイズ比が１：１．５〜１：４の範囲に設定されていることを特徴とする請求項４に記載の高周波電力増幅回路。
【請求項６】
前記電力増幅回路は、前記出力電力検出回路の出力と出力レベルを指示する信号との電位差に応じた電圧を出力する誤差増幅回路を更に備えていることを特徴とする請求項４に記載の高周波電力増幅回路。
【請求項７】
増幅用素子と該増幅用素子にバイアスを与えるバイアス回路とを有し前記バイアス回路からのバイアスに応じて高周波の入力信号を増幅して出力する電力増幅回路と、
前記電力増幅回路の出力線の途中に設けられたカプラに一方の端子が接続された第１入力容量素子を介して入力される交流信号を検波する第１検波回路と、前記第１検波回路の出力の２乗根に比例した電圧を出力する２乗根回路と、前記２乗根回路の出力電圧を受け前記カプラに一方の端子が接続された第２入力容量素子を介して入力される交流信号を検波する第２検波回路とを有する出力電力検出回路と、を備えた高周波電力増幅回路であって、
前記第１検波回路と前記第２検波回路は、各々第１入力容量素子または第２入力容量素子を介して入力される交流信号を制御端子に受ける検波用トランジスタをそれぞれ備え、
前記第１入力容量素子は前記第２入力容量素子よりも容量値が大きく設定され、
前記第１検波回路の検波用トランジスタは前記第２検波回路の検波用トランジスタよりもサイズが小さく設定されていることを特徴とする高周波電力増幅回路。
【請求項８】
前記第１入力容量素子と第２入力容量素子の容量比は２０：１〜５：１の範囲に設定され、前記第１検波回路の検波用トランジスタと前記第２検波回路の検波用トランジスタはサイズ比が１：１．５〜１：４の範囲に設定されていることを特徴とする請求項７に記載の高周波電力増幅回路。
【請求項９】
前記出力電力検出回路は、前記２乗根回路の出力と前記第２検波回路の出力を合成したものを検出出力として出力することを特徴とする請求項７または８に記載の高周波電力増幅回路。
【請求項１０】
前記第１検波回路と前記第２検波回路は、各々前記検波用トランジスタと、該検波用トランジスタと直列に接続された第２トランジスタと、該第２トランジスタとカレントミラー接続された第３トランジスタとを有することを特徴とする請求項７〜９のいずれかに記載の高周波電力増幅回路。
【請求項１１】
前記電力増幅回路は、前記出力電力検出回路の出力と出力レベルを指示する信号との電位差に応じた電圧を出力する誤差増幅回路を更に備えていることを特徴とする請求項７に記載の高周波電力増幅回路。
【請求項１２】
高周波の入力信号を増幅する電力増幅回路の出力を検波して該出力に応じた電圧を生成する第１検波回路と、前記第１検波回路の出力の２乗根に比例した電圧を出力する２乗根回路と、前記２乗根回路の出力電圧を受け前記電力増幅回路の出力を検波する第２検波回路とを有する出力電力検出回路を備えることを特徴とする高周波電力増幅回路。
【請求項１３】
増幅用素子と該増幅用素子にバイアスを与えるバイアス回路とを有し前記バイアス回路からのバイアスに応じて高周波の入力信号を増幅して出力する電力増幅回路と、
前記電力増幅回路の出力線の途中に設けられたカプラに一方の端子が接続された第１入力容量素子を介して入力される交流信号を検波する第１検波回路と、前記第１検波回路の出力を受け前記カプラに一方の端子が接続された第２入力容量素子を介して入力される交流信号を検波する第２検波回路とを有する出力電力検出回路と、を備えた高周波電力増幅回路であって、
前記第１検波回路と前記第２検波回路は、各々第１入力容量素子または第２入力容量素子を介して入力される交流信号を制御端子に受ける検波用トランジスタをそれぞれ備え、
前記第１入力容量素子は前記第２入力容量素子よりも容量値が大きく設定され、
前記第１検波回路の検波用トランジスタは前記第２検波回路の検波用トランジスタよりもサイズが小さく設定されていることを特徴とする高周波電力増幅回路。
【請求項１４】
前記電力増幅回路は、前記出力電力検出回路の出力と出力レベルを指示する信号との電位差に応じた電圧を出力する誤差増幅回路を更に備えていることを特徴とする請求項１３に記載の高周波電力増幅回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−１７４５５４（Ｐ２００７−１７４５５４Ａ）
【公開日】平成１９年７月５日（２００７．７．５）
【国際特許分類】
【出願番号】特願２００５−３７２７０７（Ｐ２００５−３７２７０７）
【出願日】平成１７年１２月２６日（２００５．１２．２６）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１９年７月５日（２００７．７．５）
【国際特許分類】
【出願日】平成１７年１２月２６日（２００５．１２．２６）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]