３次元構造を持つイメージセンサの分離型単位画素及びその製造方法
【課題】フォトダイオードに入射する光の多様な入射角に対する対応能力を提供する。
【解決手段】３次元構造を持つイメージセンサの分離型単位画素は、半導体物質の導電型とは反対の不純物を含有しているフォトダイオード１４および、前記フォトダイオードの光電荷量を外部に転送するためのパッド１７を備える第１のウエハ１０と、前記フォトダイオードを除いたトランジスタ構成の規則的な配列を持つ画素アレイ領域、前記画素アレイ以外のイメージセンサの構造を持つ周辺回路領域、及び前記各画素を接続するためのパッド２１を備える第２のウエハ２０と、前記第１のウエハのパッドと前記第２のウエハのパッドとを接続する連結手段３０と、を含む。
【解決手段】３次元構造を持つイメージセンサの分離型単位画素は、半導体物質の導電型とは反対の不純物を含有しているフォトダイオード１４および、前記フォトダイオードの光電荷量を外部に転送するためのパッド１７を備える第１のウエハ１０と、前記フォトダイオードを除いたトランジスタ構成の規則的な配列を持つ画素アレイ領域、前記画素アレイ以外のイメージセンサの構造を持つ周辺回路領域、及び前記各画素を接続するためのパッド２１を備える第２のウエハ２０と、前記第１のウエハのパッドと前記第２のウエハのパッドとを接続する連結手段３０と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサの単位画素に関し、特に、フォトダイオードと画素アレイ領域とを分離したイメージセンサの単位画素及びその製造方法に関する。
【背景技術】
【０００２】
従来のイメージセンサに使用されてきた画素は、その内部に含まれたトランジスタの個数によって、３−トランジスタ画素、４−トランジスタ画素、及び５−トランジスタ画素に大別される。
【０００３】
図１から図３は、イメージセンサに使われるトランジスタの個数に応じた典型的な画素構造を示すものである。
【０００４】
図１は、３−トランジスタ構造を示し、図２と図３は、４−トランジスタ構造を示す。
【０００５】
図１から図３に示すように、画素回路内部に使用されるトランジスタが存在することに起因して、画素の大きさに対するフォトダイオードが占める面積であるダイオード充填率(fill factor)が、必然的に減少するようになる。一般的なダイオード充填率は、各々の半導体工程の製作能力を考慮すると、約２０〜４５％に相当する。これにより、残りの面積である５５〜８０％の画素残余面積に入射した光は失われるようになる。
【０００６】
このように失われる光学データを最小化するために、イメージセンサの製作工程では、画素単位でフォトダイオードに集光できるように、単位画素毎にマイクロレンズを使用している。マイクロレンズを使用しない状態でのイメージセンサの感度を基準として、マイクロレンズを使用したセンサの感度増加分をマイクロレンズ利得(Micro lens gain)と呼ぶ。
【０００７】
通常、ダイオード充填率が３０％台であることを考慮すれば、マイクロレンズ利得は、約２．５〜２．８倍に該当する。ところが、画素の大きさが、４μｍ×４μｍの大きさや、３μｍ×３μｍ台になり、これよりも更に小さな２．８μｍ×２．８μｍや２．５μｍ×２．５μｍの小さな画素になると、３．４μｍ×３．４μｍ画素を基準として、マイクロレンズ利得が２．８倍から１．２倍のレベルに著しく低下する。これは、マイクロレンズの回折現象によって生ずるものであり、画素の大きさとマイクロレンズ位置の関数となって、回折現象の程度が決められる。
【０００８】
ところが、画素の大きさが益々減少するに従って、マイクロレンズの回折現象も益々増加して、マイクロレンズ利得が１．２倍以下に低下すると、あたかも集光を全くできないような現象が現れることになる。これは、感度低下の新しい原因と考えられている。
【０００９】
一般に、イメージセンサの画素の大きさが小さくなるに従って、フォトダイオードの面積も同時に減少するようになる。フォトダイオードの面積は、概してフォトダイオードの有効電荷量と密接な関連を持つために、フォトダイオードの大きさが減少すると、有効電荷量も減少するようになる。フォトダイオードの有効電荷量は、イメージセンサのダイナミックレンジを決める基本的な特性要素であって、有効電荷量の減少は、直ちにセンサの画質に影響を及ぼす。３．２μｍ×３．２μｍ以下の画素の大きさを製作するに当たって、感度の低下と共に、光に対するセンサのダイナミックレンジが減少し、良好な画質を得るのに根本的な制約を受けるようになる。
【００１０】
イメージセンサを用いてカメラモジュールを製作する際に、外部レンズが用いられるが、画素配列の真ん中に入射する光の入射角は、垂直入射である反面、画素アレイのエッジ部分に行くほど、入射する角の大きさが益々垂直から外れるようになる。直角から一定量以上の角度になると、集光用に割り当てられていたフォトダイオード領域から外れるようにマイクロレンズの集光が行われ、画像が暗くなったり、極端には隣接画素のフォトダイオードに集光されたりして、色度が変わる現象まで生じるようになる。
【００１１】
最近のイメージセンサは、３０万画素や１３０万画素から２００万画素や３００万画素まで開発されるとともに、小型カメラモジュールの内部に、自動焦点だけでなく、動的なズームイン／ズームアウト機能を内蔵することが予想される。
【００１２】
この機能等の特徴は、各々の機能を遂行しながら、エッジ部分での光入射角が大きく変化するということにある。もちろん、このような各々の変化に対して、センサの色度が変わったり、明るさが変わったりしてはならない。しかしながら、画素の大きさは、益々減少しており、このために、入射角の変化に対してセンサが対応できる余裕がない。現在、自動焦点まではそれぞれ対応が可能であるが、動的なズームイン／ズームアウト機能までは、センサが対応できておらず、ズーム機能が搭載された小型カメラモジュールの開発の障害になっている。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明が達成しようとする技術的な課題は、小型画素の製作とともに、従来の感度減少よりは遥かに少ない感度低下を維持しつつ、フォトダイオードに入射する光の多様な入射角に対する対応能力を提供し、そして、入射角マージンを確保して、小型カメラモジュールでもズーム機能の搭載が可能なようにするイメージセンサの分離型単位画素及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の一態様によれば、本発明に係る３次元構造を持つイメージセンサの分離型単位画素は、半導体物質の導電型とは反対の不純物を含有しているフォトダイオードおよび、前記フォトダイオードの光電荷量を外部に転送するためのパッドを備える第１のウエハと、前記フォトダイオードを除いたトランジスタ構成の規則的な配列を持つ画素アレイ領域、前記画素アレイ以外のイメージセンサの構造を持つ周辺回路領域、及び前記各画素を接続するためのパッドを備える第２のウエハと、前記第１のウエハのパッドと前記第２のウエハのパッドとを接続する連結手段と、を含む。
【００１５】
本発明の他の態様によれば、本発明に係る３次元構造を持つイメージセンサの分離型単位画素の製造方法は、（ａ）半導体基板に不純物イオンを注入して形成されたフォトダイオードだけで構成された第１のウエハを構成するステップと、（ｂ）前記フォトダイオードを除いた画素アレイ領域と周辺回路領域とを備える第２のウエハを構成するステップと、（ｃ）前記第１のウエハおよび前記第２のウエハを、画素アレイ配置のためにそれぞれ上下に配置するステップと、（ｄ）前記上下に配置された前記第１のウエハおよび前記第２のウエハに形成された単位画素のパッドを接着するステップと、（ｅ）前記第１のウエハ上にカラーフィルタを形成するステップと、を含む。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して、本発明を詳細に説明することにする。
【００１７】
図４から図７は、フォトダイオードと４個のトランジスタを含み、本発明に係るイメージセンサの分離型単位画素構造を示す回路図であり、フォトダイオードが形成された部分が、４個のトランジスタで構成された画素アレイ領域から分離した状態を示す。
【００１８】
伝送トランジスタと、リセットトランジスタと、ソースフォロワートランジスタと、選択トランジスタとで構成された４−トランジスタ（４Ｔ）構造の画素アレイ領域が、フォトダイオードから分離した状態を示したものである。
【００１９】
ここで、４Ｔ構造の画素アレイは、多様な方法により構成できる。
【００２０】
本発明に係るイメージセンサの分離型単位画素構造は、Ｎ型およびＰ型のＭＯＳトランジスタの全てに適用できる。
【００２１】
図８と図９は、本発明の一実施形態に係るイメージセンサの分離型単位画素構造を示す回路図であり、フォトダイオードが形成された部分が、３個のトランジスタを含む画素アレイ領域から分離した状態を示す。
【００２２】
リセットトランジスタと、ソースフォロワートランジスタと、選択トランジスタとで構成された３−トランジスタ（３Ｔ）構造の画素アレイ領域が、フォトダイオードから分離した状態を示したものである。
【００２３】
図１０と図１１は、本発明の他の実施形態に係るイメージセンサの分離型単位画素構造を示す回路図である。
【００２４】
フォトダイオードとリセットトランジスタとが形成された部分が、３Ｔ構造においてリセットトランジスタを除いた残りのトランジスタで構成された画素アレイ領域から分離した状態を示す。
【００２５】
ここで、３Ｔ構造の画素配列は、多様な方法により構成することができ、本発明に係るイメージセンサの分離型単位画素構造は、Ｎ型およびＰ型のＭＯＳトランジスタの全てに適用できる。
【００２６】
図１２は、本発明の一実施形態に係るイメージセンサ用分離型単位画素の物理的構成を示したもので、第１のウエハ１０と第２のウエハ２０とで構成される。
【００２７】
第１のウエハ１０は、半導体基板に不純物を注入して形成され、Ｐ型半導体構造を持つフォトダイオード１４と、前記フォトダイオード１４の光電荷を外部に伝送するパッド１７と、を備える。
【００２８】
第２のウエハ２０は、前記フォトダイオードを除いたトランジスタ構成の規則的な配列を持つ画素アレイ領域と、前記画素アレイ以外のイメージセンサの構造を持つ周辺回路領域と、前記各画素を接続するためのパッド２１と、を備える。
【００２９】
前記画素アレイ領域は、伝送トランジスタ２２、リセットトランジスタ２３、ソースフォロワートランジスタ２４、及び／又は、選択トランジスタ２５のように、画素を除いた部分の回路であり、規則的な配列を持つ。前記周辺回路領域は、イメージセンサの信号の読み出しのための回路、相関重畳サンプリング（ＣＤＳ）回路、一般なアナログ信号処理のための回路、その他デジタル制御回路及びイメージ信号処理用デジタル回路などが含まれる。
【００３０】
図１３は、本発明の他の実施形態に係るイメージセンサ用分離型単位画素の物理的構成を示したもので、第２のウエハ２０が３Ｔ構造で形成されたものである。
【００３１】
すなわち、第２のウエハ２０の画素アレイ領域が、リセットトランジスタ２３、ソースフォロワートランジスタ２４、及び／又は、選択トランジスタ２５のように、画素を除いた部分の回路であり、規則的な配列を持つものである。
【００３２】
図１４は、本発明の一実施形態に係る３次元構造を持つイメージセンサ用分離型単位画素を示すもので、第１のウエハ１０は、第２のウエハ２０から分離している。
【００３３】
前記第１のウエハ１０は、カラーフィルタ１２とフォトダイオード１４とを備える。
【００３４】
前記第２のウエハ２０は、トランジスタ構成の規則的な配列を持つ画素アレイ領域と、前記画素アレイ以外のイメージセンサの構造を持つ周辺回路領域とを備える。
【００３５】
前記第１のウエハ１０と前記第２のウエハ２０とは、外部連結のための導体パッド１７、２１に接続される。
【００３６】
前記第１のウエハ１０をより詳細に見てみると、以下の通りである。
【００３７】
各画素に特定の色を与えるカラーフィルタ１２と、フォトダイオード１４を形成する特定の不純物を含有している半導体物質１３と、構造物形成を容易にし、光透過度を向上させるために、前記カラーフィルタ１２と前記半導体物質１３と間に挿入された第１の透明バッファ層１８と、前記半導体物質１３の導電型とは反対の不純物を含有しているフォトダイオード１４とで構成される。
【００３８】
そして、本発明では、第１のウエハ１０に、外部接続用の導体パッド１７が形成されている。
【００３９】
前記第２のウエハ２０をより詳細に見てみると、以下の通りである。
【００４０】
第２のウエハ２０は、３Ｔ又は４Ｔ構造の画素アレイ領域と、その他周辺回路領域とに分かれる。周辺回路領域は、一般的なイメージセンサの構造を持つ。したがって、周辺回路領域は、イメージセンサの信号の読み出しのための回路と、ＣＤＳ(Correlated Double Sampling)回路や一般なアナログ信号処理のための回路と、その他デジタル制御回路と、イメージ信号処理用デジタル回路、などを含むことができる。
【００４１】
画素アレイ領域は、フォトダイオードを除いた画素構成の規則的な配列である。これに対する一例を、図１２の下段部分に示した。まず、上段部分から信号を伝達するために設けられる導体パッド２１と、フォトダイオード１４を初期化するためのリセットトランジスタ２３と、電圧供給源（ＶＤＤ）、浮遊ノードであるフローティング拡散領域１５の電圧状態を外部に伝達するためのソースフォロワートランジスタ２４と、与えられた画素の情報の伝達のために、画素と外部読み出し回路との接続を制御する選択用トランジスタ２５と、画素の最終の出力電極２６とで構成される。
【００４２】
図１５は、本発明の他の実施形態に係る３次元構造を持つイメージセンサ用分離型単位画素を示すものである。
【００４３】
図１５の単位画素は、光をフォトダイオードに集光するマイクロレンズ１１と、構造物形成を容易にし、光透過度を向上させるために挿入された中間の第２の透明バッファ層１９と、を更に備える。前記第２の透明バッファ層１９は、付加的に使用されるものであり、一般的なイメージセンサで使用する薄膜(membrane)に相当する。
【００４４】
図１６は、本発明に係る３次元構造を持つイメージセンサ用分離型単位画素の製造方法のフロー図に示すものである。
【００４５】
第１に、半導体基板に不純物イオンを注入して形成されたフォトダイオードだけで構成された第１のウエハを構成する（Ｓ６１１）。
【００４６】
前記第１のウエハを構成すると共に、伝送トランジスタ、リセットトランジスタ、ソースフォロワートランジスタ、及び遮断スイッチ用トランジスタのような画素アレイ領域と、その他に読み出し回路、垂直／水平デコーダ、センサ動作及び画質に関与するＣＤＳ回路、アナログ回路、ＡＤＣ(Analog Digital Converter)、及びデジタル回路などのような周辺回路領域と、を備える第２のウエハを構成する（Ｓ６１２）。
【００４７】
第２に、前記第１のウエハと前記第２のウエハとを上下に配置する（Ｓ６２０）。
【００４８】
前記第１のウエハと前記第２のウエハとを上下に配置するために、赤外線（ＩＲ）透過法、エッチング(etch)法またはレーザパンチング(laser punching)法を用いることによって、前記第１のウエハの特定の部位を貫通させて光学的に上下配置することができる。
【００４９】
ここで、前記赤外線（ＩＲ）透過法は、ウエハに穴を開けないでウエハを配置することができる。前記エッチング法及びレーザパンチング法のいずれか一つの方法は、ウエハに穴を開けて、光学的なパターン認識を通じてウエハを上下に配置する。
【００５０】
第３に、前記上下に配置された前記第１のウエハと前記第２のウエハが、導体パッドに接着される（Ｓ６３０）。
【００５１】
第４に、前記第１のウエハの裏面を薄くするために、前記ウエハの裏面の表面厚さを薄くする（Ｓ６４０）。
【００５２】
前記第１のウエハは、第２のウエハとの接着の以後に、ウエハの厚さを減らすために、前記第１のウエハの裏面を薄くする。前記ウエハの裏面処理のために、研磨(Grinding)工程、化学機械的平坦化(ＣＭＰ:Chemical Mechanical Polishing)工程、または前記ウエハの裏面の表面をエッチング(Etch)する工程が使用できる。
【００５３】
第５に、前記第１のウエハ上にカラーフィルタを形成する（Ｓ６５０）。
【００５４】
第６に、前記カラーフィルタ上にマイクロレンズを形成する（Ｓ６６０）。
【００５５】
図１７は、本発明の一実施形態に係る３次元構造を持つイメージセンサ用分離型単位画素の製造の際に、第１のウエハと第２のウエハとの配列方法を示すものである。
【００５６】
前記第１のウエハ１０と第２のウエハ２０とは、赤外線（ＩＲ）透過法、エッチング法、またはレーザパンチング法のいずれか一つの方法を使用することによって、正確にアライメントが行なわれる。
【００５７】
図１７では、前記エッチング法またはレーザパンチング法を使用して、第１のウエハ１０に穴を開けてアライメントが行なわれる方法を示している。
【００５８】
前記赤外線（ＩＲ）透過法は、ウエハに穴を開けないで配列できる方法である。
【００５９】
本発明に係る３次元イメージセンサの分離型単位画素の製造方法は、ＣＭＯＳ工程のみに限定されるものではなく、他の半導体工程でも使用可能である。
【００６０】
本発明は、図面に示された実施形態を参照して説明したが、これは、例示的なものに過ぎず、当業者であれば、これらから様々な変形及び均等な他の実施形態が可能であることが理解できるはずである。したがって、本発明の真の技術的な保護範囲は、添付の特許請求範囲の技術的な思想により定められるべきである。
【００６１】
（産業上利用可能性）
本発明によれば、フォトダイオードだけで上側ウエハを製造し、フォトダイオード以外の画素領域を下側ウエハとして製造することによって、製造工程を簡略化できる。また、上側ウエハにはトランジスタが存在しないため、光との相互作用に影響がなく、コスト低減が図られる。
【００６２】
また、フォトダイオードの面積を画素面積と殆ど同じ大きさに製作することで、マイクロレンズがなくても、超小型画素でも良い感度を持つ画像センサを製作することができる。また、フォトダイオードが最上層に位置するように製作することで、自動焦点やズーム機能のためにセンサが基本的に対応しなければならない入射光の入射角マージンを確保することができる。
【図面の簡単な説明】
【００６３】
【図１】イメージセンサに代表的に使われるトランジスタの個数に応じた画素構造を示すものである。
【図２】イメージセンサに代表的に使われるトランジスタの個数に応じた画素構造を示すものである。
【図３】イメージセンサに代表的に使われるトランジスタの個数に応じた画素構造を示すものである。
【図４】フォトダイオードと４個のトランジスタを含み、本発明に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図５】フォトダイオードと４個のトランジスタを含み、本発明に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図６】フォトダイオードと４個のトランジスタを含み、本発明に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図７】フォトダイオードと４個のトランジスタを含み、本発明に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図８】フォトダイオードと４個のトランジスタを含み、本発明の一実施形態に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図９】フォトダイオードと４個のトランジスタを含み、本発明の一実施形態に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図１０】フォトダイオードと４個のトランジスタを含み、本発明の一実施形態に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図１１】フォトダイオードと４個のトランジスタを含み、本発明の一実施形態に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図１２】本発明の一実施形態に係るイメージセンサ用分離型単位画素構造の物理的構造を示す。
【図１３】本発明の他の実施形態に係るイメージセンサ用分離型単位画素構造の物理的構造を示す。
【図１４】本発明の他の実施形態に係る、３次元構造を持つイメージセンサ用分離型単位画素構造を示す。
【図１５】本発明の他の実施形態に係る、３次元構造を持つイメージセンサ用分離型単位画素構造を示す。
【図１６】本発明に係る３次元構造を持つイメージセンサ用分離型単位画素の製造方法を示すフロー図である。
【図１７】本発明に係る３次元構造を持つイメージセンサ用分離型単位画素の製造の際に、第１のウエハと第２のウエハとの配列方法を示すものである。
【技術分野】
【０００１】
本発明は、イメージセンサの単位画素に関し、特に、フォトダイオードと画素アレイ領域とを分離したイメージセンサの単位画素及びその製造方法に関する。
【背景技術】
【０００２】
従来のイメージセンサに使用されてきた画素は、その内部に含まれたトランジスタの個数によって、３−トランジスタ画素、４−トランジスタ画素、及び５−トランジスタ画素に大別される。
【０００３】
図１から図３は、イメージセンサに使われるトランジスタの個数に応じた典型的な画素構造を示すものである。
【０００４】
図１は、３−トランジスタ構造を示し、図２と図３は、４−トランジスタ構造を示す。
【０００５】
図１から図３に示すように、画素回路内部に使用されるトランジスタが存在することに起因して、画素の大きさに対するフォトダイオードが占める面積であるダイオード充填率(fill factor)が、必然的に減少するようになる。一般的なダイオード充填率は、各々の半導体工程の製作能力を考慮すると、約２０〜４５％に相当する。これにより、残りの面積である５５〜８０％の画素残余面積に入射した光は失われるようになる。
【０００６】
このように失われる光学データを最小化するために、イメージセンサの製作工程では、画素単位でフォトダイオードに集光できるように、単位画素毎にマイクロレンズを使用している。マイクロレンズを使用しない状態でのイメージセンサの感度を基準として、マイクロレンズを使用したセンサの感度増加分をマイクロレンズ利得(Micro lens gain)と呼ぶ。
【０００７】
通常、ダイオード充填率が３０％台であることを考慮すれば、マイクロレンズ利得は、約２．５〜２．８倍に該当する。ところが、画素の大きさが、４μｍ×４μｍの大きさや、３μｍ×３μｍ台になり、これよりも更に小さな２．８μｍ×２．８μｍや２．５μｍ×２．５μｍの小さな画素になると、３．４μｍ×３．４μｍ画素を基準として、マイクロレンズ利得が２．８倍から１．２倍のレベルに著しく低下する。これは、マイクロレンズの回折現象によって生ずるものであり、画素の大きさとマイクロレンズ位置の関数となって、回折現象の程度が決められる。
【０００８】
ところが、画素の大きさが益々減少するに従って、マイクロレンズの回折現象も益々増加して、マイクロレンズ利得が１．２倍以下に低下すると、あたかも集光を全くできないような現象が現れることになる。これは、感度低下の新しい原因と考えられている。
【０００９】
一般に、イメージセンサの画素の大きさが小さくなるに従って、フォトダイオードの面積も同時に減少するようになる。フォトダイオードの面積は、概してフォトダイオードの有効電荷量と密接な関連を持つために、フォトダイオードの大きさが減少すると、有効電荷量も減少するようになる。フォトダイオードの有効電荷量は、イメージセンサのダイナミックレンジを決める基本的な特性要素であって、有効電荷量の減少は、直ちにセンサの画質に影響を及ぼす。３．２μｍ×３．２μｍ以下の画素の大きさを製作するに当たって、感度の低下と共に、光に対するセンサのダイナミックレンジが減少し、良好な画質を得るのに根本的な制約を受けるようになる。
【００１０】
イメージセンサを用いてカメラモジュールを製作する際に、外部レンズが用いられるが、画素配列の真ん中に入射する光の入射角は、垂直入射である反面、画素アレイのエッジ部分に行くほど、入射する角の大きさが益々垂直から外れるようになる。直角から一定量以上の角度になると、集光用に割り当てられていたフォトダイオード領域から外れるようにマイクロレンズの集光が行われ、画像が暗くなったり、極端には隣接画素のフォトダイオードに集光されたりして、色度が変わる現象まで生じるようになる。
【００１１】
最近のイメージセンサは、３０万画素や１３０万画素から２００万画素や３００万画素まで開発されるとともに、小型カメラモジュールの内部に、自動焦点だけでなく、動的なズームイン／ズームアウト機能を内蔵することが予想される。
【００１２】
この機能等の特徴は、各々の機能を遂行しながら、エッジ部分での光入射角が大きく変化するということにある。もちろん、このような各々の変化に対して、センサの色度が変わったり、明るさが変わったりしてはならない。しかしながら、画素の大きさは、益々減少しており、このために、入射角の変化に対してセンサが対応できる余裕がない。現在、自動焦点まではそれぞれ対応が可能であるが、動的なズームイン／ズームアウト機能までは、センサが対応できておらず、ズーム機能が搭載された小型カメラモジュールの開発の障害になっている。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明が達成しようとする技術的な課題は、小型画素の製作とともに、従来の感度減少よりは遥かに少ない感度低下を維持しつつ、フォトダイオードに入射する光の多様な入射角に対する対応能力を提供し、そして、入射角マージンを確保して、小型カメラモジュールでもズーム機能の搭載が可能なようにするイメージセンサの分離型単位画素及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の一態様によれば、本発明に係る３次元構造を持つイメージセンサの分離型単位画素は、半導体物質の導電型とは反対の不純物を含有しているフォトダイオードおよび、前記フォトダイオードの光電荷量を外部に転送するためのパッドを備える第１のウエハと、前記フォトダイオードを除いたトランジスタ構成の規則的な配列を持つ画素アレイ領域、前記画素アレイ以外のイメージセンサの構造を持つ周辺回路領域、及び前記各画素を接続するためのパッドを備える第２のウエハと、前記第１のウエハのパッドと前記第２のウエハのパッドとを接続する連結手段と、を含む。
【００１５】
本発明の他の態様によれば、本発明に係る３次元構造を持つイメージセンサの分離型単位画素の製造方法は、（ａ）半導体基板に不純物イオンを注入して形成されたフォトダイオードだけで構成された第１のウエハを構成するステップと、（ｂ）前記フォトダイオードを除いた画素アレイ領域と周辺回路領域とを備える第２のウエハを構成するステップと、（ｃ）前記第１のウエハおよび前記第２のウエハを、画素アレイ配置のためにそれぞれ上下に配置するステップと、（ｄ）前記上下に配置された前記第１のウエハおよび前記第２のウエハに形成された単位画素のパッドを接着するステップと、（ｅ）前記第１のウエハ上にカラーフィルタを形成するステップと、を含む。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して、本発明を詳細に説明することにする。
【００１７】
図４から図７は、フォトダイオードと４個のトランジスタを含み、本発明に係るイメージセンサの分離型単位画素構造を示す回路図であり、フォトダイオードが形成された部分が、４個のトランジスタで構成された画素アレイ領域から分離した状態を示す。
【００１８】
伝送トランジスタと、リセットトランジスタと、ソースフォロワートランジスタと、選択トランジスタとで構成された４−トランジスタ（４Ｔ）構造の画素アレイ領域が、フォトダイオードから分離した状態を示したものである。
【００１９】
ここで、４Ｔ構造の画素アレイは、多様な方法により構成できる。
【００２０】
本発明に係るイメージセンサの分離型単位画素構造は、Ｎ型およびＰ型のＭＯＳトランジスタの全てに適用できる。
【００２１】
図８と図９は、本発明の一実施形態に係るイメージセンサの分離型単位画素構造を示す回路図であり、フォトダイオードが形成された部分が、３個のトランジスタを含む画素アレイ領域から分離した状態を示す。
【００２２】
リセットトランジスタと、ソースフォロワートランジスタと、選択トランジスタとで構成された３−トランジスタ（３Ｔ）構造の画素アレイ領域が、フォトダイオードから分離した状態を示したものである。
【００２３】
図１０と図１１は、本発明の他の実施形態に係るイメージセンサの分離型単位画素構造を示す回路図である。
【００２４】
フォトダイオードとリセットトランジスタとが形成された部分が、３Ｔ構造においてリセットトランジスタを除いた残りのトランジスタで構成された画素アレイ領域から分離した状態を示す。
【００２５】
ここで、３Ｔ構造の画素配列は、多様な方法により構成することができ、本発明に係るイメージセンサの分離型単位画素構造は、Ｎ型およびＰ型のＭＯＳトランジスタの全てに適用できる。
【００２６】
図１２は、本発明の一実施形態に係るイメージセンサ用分離型単位画素の物理的構成を示したもので、第１のウエハ１０と第２のウエハ２０とで構成される。
【００２７】
第１のウエハ１０は、半導体基板に不純物を注入して形成され、Ｐ型半導体構造を持つフォトダイオード１４と、前記フォトダイオード１４の光電荷を外部に伝送するパッド１７と、を備える。
【００２８】
第２のウエハ２０は、前記フォトダイオードを除いたトランジスタ構成の規則的な配列を持つ画素アレイ領域と、前記画素アレイ以外のイメージセンサの構造を持つ周辺回路領域と、前記各画素を接続するためのパッド２１と、を備える。
【００２９】
前記画素アレイ領域は、伝送トランジスタ２２、リセットトランジスタ２３、ソースフォロワートランジスタ２４、及び／又は、選択トランジスタ２５のように、画素を除いた部分の回路であり、規則的な配列を持つ。前記周辺回路領域は、イメージセンサの信号の読み出しのための回路、相関重畳サンプリング（ＣＤＳ）回路、一般なアナログ信号処理のための回路、その他デジタル制御回路及びイメージ信号処理用デジタル回路などが含まれる。
【００３０】
図１３は、本発明の他の実施形態に係るイメージセンサ用分離型単位画素の物理的構成を示したもので、第２のウエハ２０が３Ｔ構造で形成されたものである。
【００３１】
すなわち、第２のウエハ２０の画素アレイ領域が、リセットトランジスタ２３、ソースフォロワートランジスタ２４、及び／又は、選択トランジスタ２５のように、画素を除いた部分の回路であり、規則的な配列を持つものである。
【００３２】
図１４は、本発明の一実施形態に係る３次元構造を持つイメージセンサ用分離型単位画素を示すもので、第１のウエハ１０は、第２のウエハ２０から分離している。
【００３３】
前記第１のウエハ１０は、カラーフィルタ１２とフォトダイオード１４とを備える。
【００３４】
前記第２のウエハ２０は、トランジスタ構成の規則的な配列を持つ画素アレイ領域と、前記画素アレイ以外のイメージセンサの構造を持つ周辺回路領域とを備える。
【００３５】
前記第１のウエハ１０と前記第２のウエハ２０とは、外部連結のための導体パッド１７、２１に接続される。
【００３６】
前記第１のウエハ１０をより詳細に見てみると、以下の通りである。
【００３７】
各画素に特定の色を与えるカラーフィルタ１２と、フォトダイオード１４を形成する特定の不純物を含有している半導体物質１３と、構造物形成を容易にし、光透過度を向上させるために、前記カラーフィルタ１２と前記半導体物質１３と間に挿入された第１の透明バッファ層１８と、前記半導体物質１３の導電型とは反対の不純物を含有しているフォトダイオード１４とで構成される。
【００３８】
そして、本発明では、第１のウエハ１０に、外部接続用の導体パッド１７が形成されている。
【００３９】
前記第２のウエハ２０をより詳細に見てみると、以下の通りである。
【００４０】
第２のウエハ２０は、３Ｔ又は４Ｔ構造の画素アレイ領域と、その他周辺回路領域とに分かれる。周辺回路領域は、一般的なイメージセンサの構造を持つ。したがって、周辺回路領域は、イメージセンサの信号の読み出しのための回路と、ＣＤＳ(Correlated Double Sampling)回路や一般なアナログ信号処理のための回路と、その他デジタル制御回路と、イメージ信号処理用デジタル回路、などを含むことができる。
【００４１】
画素アレイ領域は、フォトダイオードを除いた画素構成の規則的な配列である。これに対する一例を、図１２の下段部分に示した。まず、上段部分から信号を伝達するために設けられる導体パッド２１と、フォトダイオード１４を初期化するためのリセットトランジスタ２３と、電圧供給源（ＶＤＤ）、浮遊ノードであるフローティング拡散領域１５の電圧状態を外部に伝達するためのソースフォロワートランジスタ２４と、与えられた画素の情報の伝達のために、画素と外部読み出し回路との接続を制御する選択用トランジスタ２５と、画素の最終の出力電極２６とで構成される。
【００４２】
図１５は、本発明の他の実施形態に係る３次元構造を持つイメージセンサ用分離型単位画素を示すものである。
【００４３】
図１５の単位画素は、光をフォトダイオードに集光するマイクロレンズ１１と、構造物形成を容易にし、光透過度を向上させるために挿入された中間の第２の透明バッファ層１９と、を更に備える。前記第２の透明バッファ層１９は、付加的に使用されるものであり、一般的なイメージセンサで使用する薄膜(membrane)に相当する。
【００４４】
図１６は、本発明に係る３次元構造を持つイメージセンサ用分離型単位画素の製造方法のフロー図に示すものである。
【００４５】
第１に、半導体基板に不純物イオンを注入して形成されたフォトダイオードだけで構成された第１のウエハを構成する（Ｓ６１１）。
【００４６】
前記第１のウエハを構成すると共に、伝送トランジスタ、リセットトランジスタ、ソースフォロワートランジスタ、及び遮断スイッチ用トランジスタのような画素アレイ領域と、その他に読み出し回路、垂直／水平デコーダ、センサ動作及び画質に関与するＣＤＳ回路、アナログ回路、ＡＤＣ(Analog Digital Converter)、及びデジタル回路などのような周辺回路領域と、を備える第２のウエハを構成する（Ｓ６１２）。
【００４７】
第２に、前記第１のウエハと前記第２のウエハとを上下に配置する（Ｓ６２０）。
【００４８】
前記第１のウエハと前記第２のウエハとを上下に配置するために、赤外線（ＩＲ）透過法、エッチング(etch)法またはレーザパンチング(laser punching)法を用いることによって、前記第１のウエハの特定の部位を貫通させて光学的に上下配置することができる。
【００４９】
ここで、前記赤外線（ＩＲ）透過法は、ウエハに穴を開けないでウエハを配置することができる。前記エッチング法及びレーザパンチング法のいずれか一つの方法は、ウエハに穴を開けて、光学的なパターン認識を通じてウエハを上下に配置する。
【００５０】
第３に、前記上下に配置された前記第１のウエハと前記第２のウエハが、導体パッドに接着される（Ｓ６３０）。
【００５１】
第４に、前記第１のウエハの裏面を薄くするために、前記ウエハの裏面の表面厚さを薄くする（Ｓ６４０）。
【００５２】
前記第１のウエハは、第２のウエハとの接着の以後に、ウエハの厚さを減らすために、前記第１のウエハの裏面を薄くする。前記ウエハの裏面処理のために、研磨(Grinding)工程、化学機械的平坦化(ＣＭＰ:Chemical Mechanical Polishing)工程、または前記ウエハの裏面の表面をエッチング(Etch)する工程が使用できる。
【００５３】
第５に、前記第１のウエハ上にカラーフィルタを形成する（Ｓ６５０）。
【００５４】
第６に、前記カラーフィルタ上にマイクロレンズを形成する（Ｓ６６０）。
【００５５】
図１７は、本発明の一実施形態に係る３次元構造を持つイメージセンサ用分離型単位画素の製造の際に、第１のウエハと第２のウエハとの配列方法を示すものである。
【００５６】
前記第１のウエハ１０と第２のウエハ２０とは、赤外線（ＩＲ）透過法、エッチング法、またはレーザパンチング法のいずれか一つの方法を使用することによって、正確にアライメントが行なわれる。
【００５７】
図１７では、前記エッチング法またはレーザパンチング法を使用して、第１のウエハ１０に穴を開けてアライメントが行なわれる方法を示している。
【００５８】
前記赤外線（ＩＲ）透過法は、ウエハに穴を開けないで配列できる方法である。
【００５９】
本発明に係る３次元イメージセンサの分離型単位画素の製造方法は、ＣＭＯＳ工程のみに限定されるものではなく、他の半導体工程でも使用可能である。
【００６０】
本発明は、図面に示された実施形態を参照して説明したが、これは、例示的なものに過ぎず、当業者であれば、これらから様々な変形及び均等な他の実施形態が可能であることが理解できるはずである。したがって、本発明の真の技術的な保護範囲は、添付の特許請求範囲の技術的な思想により定められるべきである。
【００６１】
（産業上利用可能性）
本発明によれば、フォトダイオードだけで上側ウエハを製造し、フォトダイオード以外の画素領域を下側ウエハとして製造することによって、製造工程を簡略化できる。また、上側ウエハにはトランジスタが存在しないため、光との相互作用に影響がなく、コスト低減が図られる。
【００６２】
また、フォトダイオードの面積を画素面積と殆ど同じ大きさに製作することで、マイクロレンズがなくても、超小型画素でも良い感度を持つ画像センサを製作することができる。また、フォトダイオードが最上層に位置するように製作することで、自動焦点やズーム機能のためにセンサが基本的に対応しなければならない入射光の入射角マージンを確保することができる。
【図面の簡単な説明】
【００６３】
【図１】イメージセンサに代表的に使われるトランジスタの個数に応じた画素構造を示すものである。
【図２】イメージセンサに代表的に使われるトランジスタの個数に応じた画素構造を示すものである。
【図３】イメージセンサに代表的に使われるトランジスタの個数に応じた画素構造を示すものである。
【図４】フォトダイオードと４個のトランジスタを含み、本発明に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図５】フォトダイオードと４個のトランジスタを含み、本発明に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図６】フォトダイオードと４個のトランジスタを含み、本発明に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図７】フォトダイオードと４個のトランジスタを含み、本発明に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図８】フォトダイオードと４個のトランジスタを含み、本発明の一実施形態に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図９】フォトダイオードと４個のトランジスタを含み、本発明の一実施形態に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図１０】フォトダイオードと４個のトランジスタを含み、本発明の一実施形態に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図１１】フォトダイオードと４個のトランジスタを含み、本発明の一実施形態に係るイメージセンサ用分離型単位画素構造を示す回路図である。
【図１２】本発明の一実施形態に係るイメージセンサ用分離型単位画素構造の物理的構造を示す。
【図１３】本発明の他の実施形態に係るイメージセンサ用分離型単位画素構造の物理的構造を示す。
【図１４】本発明の他の実施形態に係る、３次元構造を持つイメージセンサ用分離型単位画素構造を示す。
【図１５】本発明の他の実施形態に係る、３次元構造を持つイメージセンサ用分離型単位画素構造を示す。
【図１６】本発明に係る３次元構造を持つイメージセンサ用分離型単位画素の製造方法を示すフロー図である。
【図１７】本発明に係る３次元構造を持つイメージセンサ用分離型単位画素の製造の際に、第１のウエハと第２のウエハとの配列方法を示すものである。
【特許請求の範囲】
【請求項１】
３次元構造を持つイメージセンサの分離型単位画素であって、
半導体物質の導電型とは反対の不純物を含有しているフォトダイオードおよび、前記フォトダイオードの光電荷量を外部に転送するためのパッドを備える第１のウエハと、
前記フォトダイオードを除いたトランジスタ構成の規則的な配列を持つ画素アレイ領域、前記画素アレイ以外のイメージセンサの構造を持つ周辺回路領域、及び前記各画素を接続するためのパッドを備える第２のウエハと、
前記第１のウエハのパッドと前記第２のウエハのパッドとを接続する連結手段と、を含む３次元構造を持つイメージセンサの分離型単位画素。
【請求項２】
前記第１のウエハは、
フォトダイオードを形成する特定の不純物を含有している半導体物質と、
構造物形成を容易にし、光透過度を向上させるために、前記カラーフィルタと前記半導体物質との間に挿入された第１透明バッファ層と、
前記半導体物質の導電型とは反対の不純物を含有しているフォトダイオードと、
前記フォトダイオードの光電荷を外部に転送するためのパッドと、を含む請求項１に記載の３次元構造を持つイメージセンサの分離型単位画素。
【請求項３】
前記第１のウエハは、
各画素に特定の色を与えるカラーフィルタと、
光をフォトダイオードに集光するマイクロレンズと、
構造物形成を容易にし、光透過度を向上させるために、前記マイクロレンズと前記カラーフィルタとの間に挿入された第２の透明バッファ層と、を更に備える請求項２に記載の３次元構造を持つイメージセンサの分離型単位画素。
【請求項４】
前記第２のウエハの画素アレイ領域は、伝送トランジスタ、リセットトランジスタ、ソースフォロワートランジスタ、及び／又は遮断スイッチ用トランジスタのように、画素を除いた部分の回路であり、規則的な配列を持つようにした請求項１に記載の３次元構造を持つイメージセンサの分離型単位画素。
【請求項５】
前記第２のウエハの周辺回路領域は、イメージセンサの信号の読み出しのための回路、相関重畳サンプリング（ＣＤＳ）回路、一般なアナログ信号処理のための回路、その他デジタル制御回路、及びイメージ信号処理用デジタル回路などを含むようにした請求項１に記載の３次元構造を持つイメージセンサの分離型単位画素。
【請求項６】
複数のトランジスタ構造を持つイメージセンサの分離型単位画素の製造方法であって、
（ａ）半導体基板に不純物イオンを注入して形成されたフォトダイオードだけで構成された第１のウエハを構成するステップと、
（ｂ）前記フォトダイオードを除いた画素アレイ領域と周辺回路領域とを備える第２のウエハを構成するステップと、
（ｃ）前記第１のウエハおよび前記第２のウエハを、画素アレイ配置のためにそれぞれ上下に配置するステップと、
（ｄ）前記上下に配置された前記第１のウエハおよび前記第２のウエハに形成された単位画素のパッドを接着するステップと、
（ｅ）前記第１のウエハ上にカラーフィルタを形成するステップと、を含む方法。
【請求項７】
（ｆ）前記カラーフィルタ上に集光のためのマイクロレンズを形成するステップを、更に含む請求項６に記載の方法。
【請求項８】
前記第１のウエハの厚さを減らすために、前記第１のウエハの裏面を薄くするための表面処理工程を行うステップを、更に含む請求項６または７に記載の方法。
【請求項１】
３次元構造を持つイメージセンサの分離型単位画素であって、
半導体物質の導電型とは反対の不純物を含有しているフォトダイオードおよび、前記フォトダイオードの光電荷量を外部に転送するためのパッドを備える第１のウエハと、
前記フォトダイオードを除いたトランジスタ構成の規則的な配列を持つ画素アレイ領域、前記画素アレイ以外のイメージセンサの構造を持つ周辺回路領域、及び前記各画素を接続するためのパッドを備える第２のウエハと、
前記第１のウエハのパッドと前記第２のウエハのパッドとを接続する連結手段と、を含む３次元構造を持つイメージセンサの分離型単位画素。
【請求項２】
前記第１のウエハは、
フォトダイオードを形成する特定の不純物を含有している半導体物質と、
構造物形成を容易にし、光透過度を向上させるために、前記カラーフィルタと前記半導体物質との間に挿入された第１透明バッファ層と、
前記半導体物質の導電型とは反対の不純物を含有しているフォトダイオードと、
前記フォトダイオードの光電荷を外部に転送するためのパッドと、を含む請求項１に記載の３次元構造を持つイメージセンサの分離型単位画素。
【請求項３】
前記第１のウエハは、
各画素に特定の色を与えるカラーフィルタと、
光をフォトダイオードに集光するマイクロレンズと、
構造物形成を容易にし、光透過度を向上させるために、前記マイクロレンズと前記カラーフィルタとの間に挿入された第２の透明バッファ層と、を更に備える請求項２に記載の３次元構造を持つイメージセンサの分離型単位画素。
【請求項４】
前記第２のウエハの画素アレイ領域は、伝送トランジスタ、リセットトランジスタ、ソースフォロワートランジスタ、及び／又は遮断スイッチ用トランジスタのように、画素を除いた部分の回路であり、規則的な配列を持つようにした請求項１に記載の３次元構造を持つイメージセンサの分離型単位画素。
【請求項５】
前記第２のウエハの周辺回路領域は、イメージセンサの信号の読み出しのための回路、相関重畳サンプリング（ＣＤＳ）回路、一般なアナログ信号処理のための回路、その他デジタル制御回路、及びイメージ信号処理用デジタル回路などを含むようにした請求項１に記載の３次元構造を持つイメージセンサの分離型単位画素。
【請求項６】
複数のトランジスタ構造を持つイメージセンサの分離型単位画素の製造方法であって、
（ａ）半導体基板に不純物イオンを注入して形成されたフォトダイオードだけで構成された第１のウエハを構成するステップと、
（ｂ）前記フォトダイオードを除いた画素アレイ領域と周辺回路領域とを備える第２のウエハを構成するステップと、
（ｃ）前記第１のウエハおよび前記第２のウエハを、画素アレイ配置のためにそれぞれ上下に配置するステップと、
（ｄ）前記上下に配置された前記第１のウエハおよび前記第２のウエハに形成された単位画素のパッドを接着するステップと、
（ｅ）前記第１のウエハ上にカラーフィルタを形成するステップと、を含む方法。
【請求項７】
（ｆ）前記カラーフィルタ上に集光のためのマイクロレンズを形成するステップを、更に含む請求項６に記載の方法。
【請求項８】
前記第１のウエハの厚さを減らすために、前記第１のウエハの裏面を薄くするための表面処理工程を行うステップを、更に含む請求項６または７に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−８４９８０（Ｐ２０１３−８４９８０Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１２−２８７１８４（Ｐ２０１２−２８７１８４）
【出願日】平成２４年１２月２８日（２０１２．１２．２８）
【分割の表示】特願２００８−５１９１６９（Ｐ２００８−５１９１６９）の分割
【原出願日】平成１８年６月２７日（２００６．６．２７）
【出願人】（５０６１０４５４１）シリコンファイル・テクノロジーズ・インコーポレイテッド (30)
【氏名又は名称原語表記】ＳｉｌｉｃｏｎＦｉｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃ．
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２４年１２月２８日（２０１２．１２．２８）
【分割の表示】特願２００８−５１９１６９（Ｐ２００８−５１９１６９）の分割
【原出願日】平成１８年６月２７日（２００６．６．２７）
【出願人】（５０６１０４５４１）シリコンファイル・テクノロジーズ・インコーポレイテッド (30)
【氏名又は名称原語表記】ＳｉｌｉｃｏｎＦｉｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃ．
【Ｆターム（参考）】
[ Back to top ]