ＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路とその切り替え方法
【課題】ＡＭ受信時とＦＭ受信時の交差周波数を制御することでＳ／Ｎ特性を向上させるＰＬＬシンセサイザ回路を提供する。
【解決手段】基準信号とＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号を生成する位相比較回路と、位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で電流制御を切替えてチャージポンプ信号を生成するチャージポンプ回路と、ＡＭで使用する場合とＦＭで使用する場合で、チャージポンプ回路の電流制御を切り替えるためのレジスタ回路と、チャージポンプ信号を入力し平滑化して制御電圧として制御電圧信号に応じた周波数で発振して局部発振信号を出力するＶＣＯ回路と、局部発振信号を分周して分周信号として出力する分周回路と、を具備するＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路である。
【解決手段】基準信号とＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号を生成する位相比較回路と、位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で電流制御を切替えてチャージポンプ信号を生成するチャージポンプ回路と、ＡＭで使用する場合とＦＭで使用する場合で、チャージポンプ回路の電流制御を切り替えるためのレジスタ回路と、チャージポンプ信号を入力し平滑化して制御電圧として制御電圧信号に応じた周波数で発振して局部発振信号を出力するＶＣＯ回路と、局部発振信号を分周して分周信号として出力する分周回路と、を具備するＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬシンセサイザ（phase locked loop Synthesizer）回路に係り、特に、ＡＭ（Amplitude Modulation）／ＦＭ（Frequency Modulation）受信機に用いられるＰＬＬシンセサイザ回路の技術に関する。
【背景技術】
【０００２】
近年、ＡＭ／ＦＭ受信機にはＰＬＬシンセサイザ回路が多く用いられている。ＰＬＬシンセサイザ回路は１つのＶＣＯを有し、その発振器の周波数および位相が外部からの入力信号の周波数および位相に一致するように、位相差を検出してフィードバックによりＶＣＯを制御する回路である。
【０００３】
図１２はＰＬＬシンセサイザ回路を示す図である。ＰＬＬシンセサイザ回路は、発振回路１１１、分周回路１１２、位相比較回路１１３、チャージポンプ回路１１４（Charge Pump）、ループフィルタ回路１１５（loop filter：ローパスフィルタなど）、ＶＣＯ回路１１６（Voltage-Controlled Oscillator：電圧制御発振回路）、プログラマブル分周回路１１７、分周回路１１８から構成される。
【０００４】
発振回路１１１は基準周波数（ｆ＿ＲＥＦ）を生成する発振器である。
分周回路１１２は基準周波数を分周比Ａで分周して位相比較回路１１３に入力する。
位相比較回路１１３は、基準信号を１／Ａ分周した基準信号と後述するプログラマブル分周回路１１７の出力である分周信号との位相比較を行い正負の位相差信号を出力する。
【０００５】
チャージポンプ回路１１４は、位相差信号に基づいてチャージポンプ信号を出力する。その後ループフィルタ回路１１５によりチャージポンプ信号の高周波成分を除去し、チャージポンプ信号Ｐを平滑化した発振制御信号を出力する。
【０００６】
ＶＣＯ回路１１６は、発振制御信号の供給に応答して発振周波数ｆｏの発振信号（ＦＭ用局発信号）を生成する。
プログラマブル分周回路１１７では、発振信号を分周比設定データで設定される分周比Ｂで分周して、発振周波数ｆｏ／Ｂの分周信号を生成する。ここでプログラマブル分周回路１１７は外部からコントローラにより周波数設定データの供給に応答して分周比設定データを生成する入力インターフェースを備えている。
【０００７】
分周回路１１８では分周比Ｃで発振信号を分周してＡＭ用局発信号を生成する。
次に、ＰＬＬシンセサイザ回路は、所望の周波数ｆｏを周波数設定データで設定し、基準信号と分周信号との位相が一致するようにＶＣＯ回路１１６の発振信号を制御する回路である。位相比較回路１１３は、基準信号と分周信号との位相を比較し、基準信号より分周信号の位相が遅れていた場合は正の位相差信号を、位相が進んでいた場合は負の位相差信号を生成してチャージポンプ回路１１４に供給する。
【０００８】
チャージポンプ回路１１４は、正の位相差信号が供給された場合には正の直流信号（チャージポンプ信号）を生成し、負の位相信号の場合には負の直流信号（チャージポンプ信号）を生成する。このように生成されたチャージポンプ信号をループフィルタ回路１１５に供給する。ループフィルタ回路１１５はチャージポンプ信号を平滑化し、発振制御信号を出力してＶＣＯ回路１１６に供給する。ＶＣＯ回路１１６は、発振制御信号の電圧レベルに対応して発振周波数ｆｏの発振信号を生成し、ＦＭ用局発信号出力するとともにプログラマブル分周回路１１７に供給する。発振制御信号の電圧が高い場合は周波数が高くなり、電圧が低い場合は周波数も低くなる。
【０００９】
プログラマブル分周回路１１７では、入力インターフェースなどからの分周比データにより分周比Ｂが設定され、発振信号の供給に応答して基準周波数と略同じ周波数ｆｏ／Ｂの分周信号を生成する。このようにして基準周波数と周波数ｆｏ／Ｂとの位相差が０となるように制御する。なお、周波数がロックした後は、位相差信号は出力されず、例えばチャージポンプ回路１１４の出力はハイインピーダンス状態とする。
【００１０】
このようなＡＭ／ＦＭ受信機のＳ／Ｎ特性を決める重要な要素としてＰＬＬシンセサイザ回路の位相雑音特性がある。
特許文献１によれば、位相周波数比較器から供給されるアップクロックまたはダウンクロックに基づいてチャージポンプ回路から流出または流入される制御電流をＬＰＦで平滑化して制御電圧とする。また発振周波数帯域設定データに基づいた発振周波数帯域の制御電圧に応じた発振周波数を有する内部クロックをＶＣＯ回路で生成する。分周回路では逓倍率設定データに基づいた分周比Ｎで内部クロックを分周して分周クロックとして出力するＰＬＬ回路が提案されている。また発振周波数帯域設定データおよび逓倍率設定データに基づいて、制御電流の値を変更する。
【００１１】
特許文献２によれば、ＰＬＬシンセサイザ回路に、電圧制御型発振器の発振周波数帯域を切り替える帯域制御信号に基づいて、チャージポンプ電流の量を制御する電流量制御回路を設ける。ここで、チャージポンプ電流の量を、電圧制御型発振器の発振周波数帯域の高いときは小さく、低いときは大きくなるように制御する。これにより、電圧制御型発振器のゲインの変化分とチャージポンプ電流の変化分とが相殺され、ループ帯域幅を一定に保つことができる。結果として、位相ノイズ特性やロックアップ時間のばらつきを低減することができる発振周波数帯域を切り替え可能なＰＬＬシンセサイザ回路が提案されている。
【００１２】
特許文献３によれば、高周波数帯域と低周波数帯域の各周波数間のロックタイムおよびノイズ特性の変動を抑制する。分周比設定データから生成した制御データにより、チャージポンプ電流制御回路のチャージポンプ制御電流を制御して、チャージポンプ回路が生成するチャージポンプ信号の電流値を可変制御する周波数範囲の広いＰＬＬシンセサイザ回路が提案されている。
【特許文献１】特開２００１−１６０７５２号公報
【特許文献２】特開２００４−２７４６７３号公報
【特許文献３】特開平０９−０９３１２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、ＡＭ／ＦＭ受信機のＳ／Ｎ特性は局部発振信号の位相雑音特性に大きく影響を受ける。また、ＡＭとＦＭの位相雑音の理想特性が異なるため、ループフィルタ回路をＡＭとＦＭで共通にすると最適な位相雑音特性からずれてしまい最良のＳ／Ｎ特性とならないという問題がある。
【００１４】
例えば、図１３に示すグラフは、ＶＣＯ回路１１６単体（オープンループ）での位相雑音を示した図である。縦軸に位相雑音を示し、横軸に中心周波数（キャリア）より離調点の周波数を示している（離調周波数の軸はＬｏｇ表示）。離調点とは中心周波数からどれくらい離れた周波数であるかを示すものである。
【００１５】
特許文献１〜３には、このようにＡＭとＦＭで位相雑音特性（交差周波数）を変化させる提案はされていない。
また、ループフィルタ回路の定数を固定し、チャージポンプ回路の制御電流を固定とすると交差周波数が固定となりＦＭとＡＭの理想特性の両立ができない。
【００１６】
また交差周波数を変化させるためループフィルタ回路の定数をＡＭ／ＦＭで切り替えると部品点数が増えるという問題点がある。
本発明は上記のような実情に鑑みてなされたものであり、ＡＭ受信時とＦＭ受信時の交差周波数を制御することでＡＭ／ＦＭ受信機のＳ／Ｎ特性を向上させるＰＬＬシンセサイザ回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の態様のひとつであるＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路、基準信号を生成する発振回路と、前記基準信号と前記ＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号（例えばアップクロックまたはダウンクロックなど）を生成する位相比較回路と、前記位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で前記電流制御を切替えてチャージポンプ信号を生成するチャージポンプ回路と、ＡＭで使用する場合とＦＭで使用する場合で、前記チャージポンプ回路の前記電流制御を切り替えるためのコードを保持設定するレジスタ回路と、前記チャージポンプ信号を入力し平滑化して制御電圧として制御電圧信号を出力するループフィルタ回路と、前記制御電圧信号に応じた周波数で発振して局部発振信号を出力するＶＣＯ回路と、設定された分周比に基づいて、前記局部発振信号を分周して前記分周信号として出力する分周回路と、を具備する構成である。
【００１８】
好ましくは、前記レジスタ回路は、対応する前記コードを保持設定するため複数のレジスタから構成され、前記コードは外部から設定する構成としてもよい。
本発明である発振回路で生成した前記基準信号とＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で前記電流制御を切替えてチャージポンプ信号を出力する処理と、ＡＭで使用する場合とＦＭで使用する場合で、前記チャージポンプ信号に対応するコードにより前記電流制御を切り替えることを特徴とする。
【００１９】
上記構成よりチャージポンプの出力電流を最適に制御することで、ＦＭ受信時とＡＭ受信時の局部発振信号の位相雑音特性を変化させ、ＡＭ受信とＦＭ受信の受信機のＳ／Ｎ特性を向上させることができる。
【発明の効果】
【００２０】
本発明によれば、レジスタの設定値をＡＭとＦＭとで変化させてチャージポンプの制御電流をＡＭ、ＦＭそれぞれで設定することにより、ＡＭとＦＭとで交差周波数を変化させ、ＦＭ受信時とＡＭ受信時の局部発振信号の位相雑音特性を変化させる。そのため、ループフィルタ回路の部品定数をＡＭ受信とＦＭ受信とで変更することなく受信機のＳ／Ｎ特性をＡＭとＦＭで最適化できる。
【発明を実施するための最良の形態】
【００２１】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１はＰＬＬシンセサイザ回路を示す図である。ＰＬＬシンセサイザ回路は、発振回路１、分周回路２、位相比較回路３、チャージポンプ回路４、レジスタ回路５、ループフィルタ回路６、ＶＣＯ回路７、プログラマブル分周回路８（分周回路）、分周回路９（ＡＭ局部発振信号生成用）から構成される。
【００２２】
発振回路１は基準信号（基準周波数：ｆ＿ＲＥＦ）を生成する水晶発振器などである。分周回路２は基準周波数を分周比Ａで分周して位相比較回路３に入力する。位相比較回路３は、基準信号を分周比Ａで分周した基準信号と後述するプログラマブル分周回路８の出力である分周信号との位相比較を行い正負の位相差信号を出力する。例えば、基準信号とＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相周波数差に応じたアップクロックまたはダウンクロックを位相差信号として出力する。
【００２３】
チャージポンプ回路４は、位相差信号に基づいてチャージポンプ信号を出力する。その後ループフィルタ回路６によりチャージポンプ信号の高周波成分を除去し、チャージポンプ信号を平滑化した制御電圧信号を出力する。
【００２４】
レジスタ回路５はチャージポンプ回路４の出力信号を制御するための複数のレジスタを有している。その複数のレジスタへは外部からコードを設定することができる。
ＶＣＯ回路７は、発振制御信号の電圧レベルに対応して発振周波数ｆｏの発振信号を生成し、ＦＭ用局発信号を出力するとともにプログラマブル分周回路８に供給する。発振制御信号の電圧が高い場合は周波数が高くなり、電圧が低い場合は周波数も低くなる。
【００２５】
プログラマブル分周回路８では、発振信号を分周比設定データで設定される分周比Ｂで分周して、発振周波数ｆｏ／Ｂの分周信号を生成する。ここでプログラマブル分周回路８は外部からコントローラにより周波数設定データの供給に応答して分周比設定データを生成する入力インターフェースを備えている。例えば、入力インターフェースから分周比データにより分周比Ｂを設定し発振信号の供給に応答して基準周波数と略同じ周波数ｆｏ／Ｂの分周信号を生成する。そして位相差が０となるように基準周波数と周波数ｆｏ／Ｂとを制御する。分周回路９では分周比Ｃで発振信号を分周してＡＭ用局発信号を生成する。
（チャージポンプ回路の説明）
図２はチャージポンプ回路４の基準電流生成回路を示した図である。チャージポンプ回路４は、正の位相比較回路３から位相差信号が供給された場合には正の直流信号（チャージポンプ信号）を生成し、負の位相信号の場合には負の直流信号（チャージポンプ信号）を生成する。例えば、位相比較回路３の出力信号を入力し、レジスタ回路５に設定されたレジスタ値に基づいて電流制御をして生成されるチャージポンプ基準電流をチャージポンプ回路４に供給する。
【００２６】
レジスタ回路に設定されたレジスタ値を４ビットとし、位相比較回路３（ＰＤ）から位相差信号を受信するとともに、図２に示す４ビットのレジスタ値（ＣＩ０〜ＣＩ３）により同図に示した電流Ｉ１〜Ｉ４を制御する。
【００２７】
図２に示す回路はトランジスタ２１と、トランジスタ２２、２３、２４、インバータ２５、２６から構成される電流制御回路と、トランジスタ２７、２８、２９、インバータ２１０、２１１から構成される電流制御回路と、トランジスタ２１２、２１３、２１４、インバータ２１５、２１６から構成される電流制御回路と、トランジスタ２１７、２１８、２１９、インバータ２２０、２２１から構成される電流制御回路と、電流源２２２により構成される。
【００２８】
本例では、トランジスタ２１、２２、２４、２７、２９、２１２、２１４、２１７、２１９はＰＭＯＳ（p-channel metal-oxide semiconductor：pチャネル金属酸化膜半導体）である。トランジスタ２３、２８、２１３、２１８はＮＭＯＳ（n-channel metal-oxide semiconductor：Ｎチャネル金属酸化膜半導体）である。
【００２９】
トランジスタ２１のソースは電流源２２２の出力に接続され、電流源２２２の入力および各電流制御回路のトランジスタ２２、２７、２１２、２１７のソースは電源（ＶＤＤ）に接続されている。トランジスタ２１のゲートとドレインは接続されトランジスタ２２、２７、２１２、２１７のゲートに接続されている。そしてこれらのトランジスタはカレントミラーを構成している。ここでカレントミラーを構成するトランジスタのサイズは、トランジスタ２１はＭ＝２、トランジスタ２２はＭ＝２、トランジスタ２７はＭ＝４、トランジスタ２１２はＭ＝８、トランジスタ２１７はＭ＝１６である。
【００３０】
次に、トランジスタ２２のドレインはトランジスタ２３のドレインとトランジスタ２４のソースに接続される。そしてトランジスタ２３のソースとトランジスタ２４のドレインが接続される。トランジスタ２３のゲートはインバータ２５の出力に接続され、トランジスタ２４のゲートはインバータ２６の出力に接続される。
【００３１】
同様に、トランジスタ２７のドレインはトランジスタ２８のドレインとトランジスタ２９のソースに接続される。そしてトランジスタ２８のソースとトランジスタ２９のドレインが接続される。トランジスタ２８のゲートはインバータ２１０の出力に接続され、トランジスタ２９のゲートはインバータ２１１の出力に接続される。
【００３２】
また、トランジスタ２１２のドレインはトランジスタ２１３のドレインとトランジスタ２１４のソースに接続される。そしてトランジスタ２１３のソースとトランジスタ２１４のドレインが接続される。トランジスタ２１３のゲートはインバータ２２１５の出力に接続され、トランジスタ２１４のゲートはインバータ２１６の出力に接続される。
【００３３】
また、トランジスタ２１７のドレインはトランジスタ２１８のドレインとトランジスタ２１９のソースに接続される。そしてトランジスタ２１８のソースとトランジスタ２１９のドレインが接続される。トランジスタ２１８のゲートはインバータ２２０の出力に接続され、トランジスタ２１９のゲートはインバータ２２１の出力に接続される。
【００３４】
インバータ２６、２１１、２１６、２２１の入力から、レジスタ回路５に保持しているレジスタ値が入力される。ここで、本例ではインバータを使用した構成としているが、同じ機能を有すればよく限定されるものではない。
【００３５】
次に、トランジスタ２３のソースとトランジスタ２４のドレインが接続された配線は、トランジスタ２８のソースとトランジスタ２９のドレイン、トランジスタ２１３のソースとトランジスタ２１４のドレイン、トランジスタ２１８のソースとトランジスタ２１９のドレインと接続され、チャージポンプ回路４に接続される。
【００３６】
このように接続されたチャージポンプ回路４のチャージポンプ信号の基準電流を制御して図３（ａ）（ｂ）に示すようにＡＭとＦＭで位相雑音特性を切り替える。図３（ａ）（ｂ）は縦軸に位相雑音を示し、横軸に中心周波数（キャリア）より離調点の周波数を示している（離調周波数の軸はＬｏｇ表示）。
【００３７】
図３（ａ）に示したグラフは、交差周波数が低いときは、離調周波数が高い領域の位相雑音は小さくなりＦＭの理想特性となる。また図３（ｂ）に示したグラフは、交差周波数が高いときは、離調周波数が低い領域の位相雑音が小さくなりＡＭの理想特性となる。
【００３８】
ここで、ＶＣＯ回路７の位相雑音についてはＰＬＬシンセサイザ回路の系として位相雑音の最適化を考えるため考慮しない。また、ＰＬＬシンセサイザ回路の系として、交差周波数が変化すれば局部発振信号の位相雑音がＶＣＯ回路７単体の位相雑音の状態から図３（ａ）、（ｂ）に示すように変化する。また、交差周波数とはオープンループでのゲイン０ｄＢポイントの周波数である。
【００３９】
図４はループフィルタ回路６の構成を示す図である。容量素子と抵抗素子によって構成されている。この図４で示した定数をｃｌｐｆ１＝３．３ｎＦ、Ｒｌｐｆ１＝３３ｋΩ、ｃｌｐｆ２＝３３ｎＦとした場合の位相雑音特性を図５〜１１に示す。
【００４０】
図５〜図１１はレジスタ値を可変し位相雑音特性を変化させたことを示す図である。縦軸に位相雑音を示し、横軸に中心周波数（キャリア）より離調点の周波数を示している（離調周波数の軸はＬｏｇ表示）。測定ポイントはＶＣＯ回路７の出力である。そして、図１に示すＰＬＬシンセサイザ回路の発振回路１の基準周波数（Ｆ＿ＲＥＦ）を１０ｋＨｚとし、分周回路２の分周比を１５０００（図５〜１１に示すグラフのNOは上記分周比である）。ＶＣＯ回路７の中心周波数は１５０ＭＨｚとしている。
【００４１】
また、図２で電流源２２２の出力電流値が約１２μＡ（１１．６μＡ）であるときレジスタ値ＣＩ０だけが１（ｈｉｇｈ）であればＩ１＝約１２μＡ（１１．６μＡ）、レジスタ値ＣＩ１だけが１（ｈｉｇｈ）であればＩ２＝約２４μＡ、レジスタ値ＣＩ２だけが１（ｈｉｇｈ）であればＩ３＝約４８μＡ、レジスタ値ＣＩ３だけが１（ｈｉｇｈ）であればＩ４＝約９６μＡとなる。そして、全てのレジスタ値が１（ｈｉｇｈ）に設定されていれば最大約１８０μＡの出力となる。
【００４２】
図５はチャージポンプ電流制御を行うレジスタ回路５のレジスタ値の設定が、ステータスＣＩ３＝０、ＣＩ２＝０、ＣＩ１＝０、ＣＩ０＝１のときの場合である。ＣＩ０だけが１（ｈｉｇｈ）であるので電流Ｉ１だけが出力される。つまりトランジスタ２３とトランジスタ２４のゲートをオンにし各トランジスタ２３、２４に電流が流れる。本例ではＩ１＝約１２．０（μＡ）であるのでチャージポンプ信号の電流値は約１２．０（μＡ）となる。そのときの位相雑音特性はＦＭのＳ／Ｎ特性が良く、ＡＭのＳ／Ｎ特性は悪いものとなる。
【００４３】
図６はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝０、ＣＩ１＝１、ＣＩ０＝０とした場合である。チャージポンプ電流＝約２４．０（μＡ）となる。
【００４４】
図７はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝０、ＣＩ１＝１、ＣＩ０＝１とした場合である。チャージポンプ電流＝約３６．０（μＡ）となる。
【００４５】
図８はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝１、ＣＩ１＝０、ＣＩ０＝０とした場合である。チャージポンプ電流＝約４８．０（μＡ）となる。
【００４６】
図９はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝１、ＣＩ１＝０、ＣＩ０＝１とした場合である。チャージポンプ電流＝約６０．０（μＡ）となる。
【００４７】
図１０はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝１、ＣＩ１＝１、ＣＩ０＝０とした場合である。チャージポンプ電流＝約７２．０（μＡ）となる。
【００４８】
図１１はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝１、ＣＩ１＝１、ＣＩ０＝１とした場合である。チャージポンプ電流＝約８４．０（μＡ）となる。そのときの位相雑音特性はＡＭのＳ／Ｎ特性が良くＦＭのＳ／Ｎ特性は悪いものとなる。
【００４９】
図５〜１１に示したように、例えば、略１ｋＨｚの位相雑音の盛り上がりがない設定にするとＦＭでのＳ／Ｎ特性が良く、設定が略１００Ｈｚ〜１ｋＨｚの位相雑音が低くなっている設定をするとＡＭでのＳ／Ｎ特性が良い設定と想定できる。つまり、位相雑音とＳ／Ｎ特性の関係は、ＡＭについては位相雑音の各周波数における積分値であり、ＦＭについては周波数が上がるにつれて大きくなる重み付け関数を位相雑音に掛けた値の各周波数における積分値である。
【００５０】
上記構成によりチャージポンプ回路４の制御電流をレジスタ回路５のコードに基づいて可変とすることで交差周波数を調整し、ＡＭ／ＦＭ受信機のＳ／Ｎ特性を最適にする位相雑音特性を制御することができる。
【００５１】
通常のＰＬＬシンセサイザ回路の設計ではロックアップタイムを基準にしているが、ＡＭとＦＭで位相雑音特性（交差周波数）を考慮していないためＳ／Ｎ特性がよくないことがある。
【００５２】
また、ループフィルタ定数を固定しても、チャージポンプ電源電流を制御してＡＭやＦＭに応じた交差周波数の切替えが可能である。これによりＡＭとＦＭで部品が共用でき、部品点数を削減できる。
【００５３】
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明のＰＬＬシンセサイザ回路を示す図である。
【図２】チャージポンプ回路の基準電流生成回路をトランジスタレベルで示した図である。
【図３】（ａ）はＦＭ受信時に適した位相雑音特性である。（ｂ）はＡＭ受信時に適した位相雑音特性である。
【図４】ループフィルタ回路の構成を示す図である。
【図５】レジスタ値と位相雑音特性を示す図である。
【図６】レジスタ値と位相雑音特性を示す図である。
【図７】レジスタ値と位相雑音特性を示す図である。
【図８】レジスタ値と位相雑音特性を示す図である。
【図９】レジスタ値と位相雑音特性を示す図である。
【図１０】レジスタ値と位相雑音特性を示す図である。
【図１１】レジスタ値と位相雑音特性を示す図である。
【図１２】従来のＰＬＬシンセサイザ回路を示す図である。
【図１３】ＶＣＯ回路単体での位相雑音特性を示す図である。
【符号の説明】
【００５５】
１…発振回路、２…分周回路、３…位相比較回路、４…チャージポンプ回路、
５…レジスタ回路、６…ループフィルタ回路、７…ＶＣＯ回路、
８…プログラマブル分周回路、９…分周回路、
２１、２２、２４、２７、２９、２１２、２１４、２１７、２１９…ＰＭＯＳトランジスタ、
２３、２８、２１３、２１８…ＮＭＯＳトランジスタ、
２２２…電流源
１１１…発振回路、１１２…分周回路、１１３…位相比較回路、
１１４…チャージポンプ回路、１１５…ループフィルタ回路、１１６…ＶＣＯ回路、
１１７…プログラマブル分周回路、１１８…分周回路、
【技術分野】
【０００１】
本発明は、ＰＬＬシンセサイザ（phase locked loop Synthesizer）回路に係り、特に、ＡＭ（Amplitude Modulation）／ＦＭ（Frequency Modulation）受信機に用いられるＰＬＬシンセサイザ回路の技術に関する。
【背景技術】
【０００２】
近年、ＡＭ／ＦＭ受信機にはＰＬＬシンセサイザ回路が多く用いられている。ＰＬＬシンセサイザ回路は１つのＶＣＯを有し、その発振器の周波数および位相が外部からの入力信号の周波数および位相に一致するように、位相差を検出してフィードバックによりＶＣＯを制御する回路である。
【０００３】
図１２はＰＬＬシンセサイザ回路を示す図である。ＰＬＬシンセサイザ回路は、発振回路１１１、分周回路１１２、位相比較回路１１３、チャージポンプ回路１１４（Charge Pump）、ループフィルタ回路１１５（loop filter：ローパスフィルタなど）、ＶＣＯ回路１１６（Voltage-Controlled Oscillator：電圧制御発振回路）、プログラマブル分周回路１１７、分周回路１１８から構成される。
【０００４】
発振回路１１１は基準周波数（ｆ＿ＲＥＦ）を生成する発振器である。
分周回路１１２は基準周波数を分周比Ａで分周して位相比較回路１１３に入力する。
位相比較回路１１３は、基準信号を１／Ａ分周した基準信号と後述するプログラマブル分周回路１１７の出力である分周信号との位相比較を行い正負の位相差信号を出力する。
【０００５】
チャージポンプ回路１１４は、位相差信号に基づいてチャージポンプ信号を出力する。その後ループフィルタ回路１１５によりチャージポンプ信号の高周波成分を除去し、チャージポンプ信号Ｐを平滑化した発振制御信号を出力する。
【０００６】
ＶＣＯ回路１１６は、発振制御信号の供給に応答して発振周波数ｆｏの発振信号（ＦＭ用局発信号）を生成する。
プログラマブル分周回路１１７では、発振信号を分周比設定データで設定される分周比Ｂで分周して、発振周波数ｆｏ／Ｂの分周信号を生成する。ここでプログラマブル分周回路１１７は外部からコントローラにより周波数設定データの供給に応答して分周比設定データを生成する入力インターフェースを備えている。
【０００７】
分周回路１１８では分周比Ｃで発振信号を分周してＡＭ用局発信号を生成する。
次に、ＰＬＬシンセサイザ回路は、所望の周波数ｆｏを周波数設定データで設定し、基準信号と分周信号との位相が一致するようにＶＣＯ回路１１６の発振信号を制御する回路である。位相比較回路１１３は、基準信号と分周信号との位相を比較し、基準信号より分周信号の位相が遅れていた場合は正の位相差信号を、位相が進んでいた場合は負の位相差信号を生成してチャージポンプ回路１１４に供給する。
【０００８】
チャージポンプ回路１１４は、正の位相差信号が供給された場合には正の直流信号（チャージポンプ信号）を生成し、負の位相信号の場合には負の直流信号（チャージポンプ信号）を生成する。このように生成されたチャージポンプ信号をループフィルタ回路１１５に供給する。ループフィルタ回路１１５はチャージポンプ信号を平滑化し、発振制御信号を出力してＶＣＯ回路１１６に供給する。ＶＣＯ回路１１６は、発振制御信号の電圧レベルに対応して発振周波数ｆｏの発振信号を生成し、ＦＭ用局発信号出力するとともにプログラマブル分周回路１１７に供給する。発振制御信号の電圧が高い場合は周波数が高くなり、電圧が低い場合は周波数も低くなる。
【０００９】
プログラマブル分周回路１１７では、入力インターフェースなどからの分周比データにより分周比Ｂが設定され、発振信号の供給に応答して基準周波数と略同じ周波数ｆｏ／Ｂの分周信号を生成する。このようにして基準周波数と周波数ｆｏ／Ｂとの位相差が０となるように制御する。なお、周波数がロックした後は、位相差信号は出力されず、例えばチャージポンプ回路１１４の出力はハイインピーダンス状態とする。
【００１０】
このようなＡＭ／ＦＭ受信機のＳ／Ｎ特性を決める重要な要素としてＰＬＬシンセサイザ回路の位相雑音特性がある。
特許文献１によれば、位相周波数比較器から供給されるアップクロックまたはダウンクロックに基づいてチャージポンプ回路から流出または流入される制御電流をＬＰＦで平滑化して制御電圧とする。また発振周波数帯域設定データに基づいた発振周波数帯域の制御電圧に応じた発振周波数を有する内部クロックをＶＣＯ回路で生成する。分周回路では逓倍率設定データに基づいた分周比Ｎで内部クロックを分周して分周クロックとして出力するＰＬＬ回路が提案されている。また発振周波数帯域設定データおよび逓倍率設定データに基づいて、制御電流の値を変更する。
【００１１】
特許文献２によれば、ＰＬＬシンセサイザ回路に、電圧制御型発振器の発振周波数帯域を切り替える帯域制御信号に基づいて、チャージポンプ電流の量を制御する電流量制御回路を設ける。ここで、チャージポンプ電流の量を、電圧制御型発振器の発振周波数帯域の高いときは小さく、低いときは大きくなるように制御する。これにより、電圧制御型発振器のゲインの変化分とチャージポンプ電流の変化分とが相殺され、ループ帯域幅を一定に保つことができる。結果として、位相ノイズ特性やロックアップ時間のばらつきを低減することができる発振周波数帯域を切り替え可能なＰＬＬシンセサイザ回路が提案されている。
【００１２】
特許文献３によれば、高周波数帯域と低周波数帯域の各周波数間のロックタイムおよびノイズ特性の変動を抑制する。分周比設定データから生成した制御データにより、チャージポンプ電流制御回路のチャージポンプ制御電流を制御して、チャージポンプ回路が生成するチャージポンプ信号の電流値を可変制御する周波数範囲の広いＰＬＬシンセサイザ回路が提案されている。
【特許文献１】特開２００１−１６０７５２号公報
【特許文献２】特開２００４−２７４６７３号公報
【特許文献３】特開平０９−０９３１２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、ＡＭ／ＦＭ受信機のＳ／Ｎ特性は局部発振信号の位相雑音特性に大きく影響を受ける。また、ＡＭとＦＭの位相雑音の理想特性が異なるため、ループフィルタ回路をＡＭとＦＭで共通にすると最適な位相雑音特性からずれてしまい最良のＳ／Ｎ特性とならないという問題がある。
【００１４】
例えば、図１３に示すグラフは、ＶＣＯ回路１１６単体（オープンループ）での位相雑音を示した図である。縦軸に位相雑音を示し、横軸に中心周波数（キャリア）より離調点の周波数を示している（離調周波数の軸はＬｏｇ表示）。離調点とは中心周波数からどれくらい離れた周波数であるかを示すものである。
【００１５】
特許文献１〜３には、このようにＡＭとＦＭで位相雑音特性（交差周波数）を変化させる提案はされていない。
また、ループフィルタ回路の定数を固定し、チャージポンプ回路の制御電流を固定とすると交差周波数が固定となりＦＭとＡＭの理想特性の両立ができない。
【００１６】
また交差周波数を変化させるためループフィルタ回路の定数をＡＭ／ＦＭで切り替えると部品点数が増えるという問題点がある。
本発明は上記のような実情に鑑みてなされたものであり、ＡＭ受信時とＦＭ受信時の交差周波数を制御することでＡＭ／ＦＭ受信機のＳ／Ｎ特性を向上させるＰＬＬシンセサイザ回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の態様のひとつであるＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路、基準信号を生成する発振回路と、前記基準信号と前記ＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号（例えばアップクロックまたはダウンクロックなど）を生成する位相比較回路と、前記位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で前記電流制御を切替えてチャージポンプ信号を生成するチャージポンプ回路と、ＡＭで使用する場合とＦＭで使用する場合で、前記チャージポンプ回路の前記電流制御を切り替えるためのコードを保持設定するレジスタ回路と、前記チャージポンプ信号を入力し平滑化して制御電圧として制御電圧信号を出力するループフィルタ回路と、前記制御電圧信号に応じた周波数で発振して局部発振信号を出力するＶＣＯ回路と、設定された分周比に基づいて、前記局部発振信号を分周して前記分周信号として出力する分周回路と、を具備する構成である。
【００１８】
好ましくは、前記レジスタ回路は、対応する前記コードを保持設定するため複数のレジスタから構成され、前記コードは外部から設定する構成としてもよい。
本発明である発振回路で生成した前記基準信号とＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で前記電流制御を切替えてチャージポンプ信号を出力する処理と、ＡＭで使用する場合とＦＭで使用する場合で、前記チャージポンプ信号に対応するコードにより前記電流制御を切り替えることを特徴とする。
【００１９】
上記構成よりチャージポンプの出力電流を最適に制御することで、ＦＭ受信時とＡＭ受信時の局部発振信号の位相雑音特性を変化させ、ＡＭ受信とＦＭ受信の受信機のＳ／Ｎ特性を向上させることができる。
【発明の効果】
【００２０】
本発明によれば、レジスタの設定値をＡＭとＦＭとで変化させてチャージポンプの制御電流をＡＭ、ＦＭそれぞれで設定することにより、ＡＭとＦＭとで交差周波数を変化させ、ＦＭ受信時とＡＭ受信時の局部発振信号の位相雑音特性を変化させる。そのため、ループフィルタ回路の部品定数をＡＭ受信とＦＭ受信とで変更することなく受信機のＳ／Ｎ特性をＡＭとＦＭで最適化できる。
【発明を実施するための最良の形態】
【００２１】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１はＰＬＬシンセサイザ回路を示す図である。ＰＬＬシンセサイザ回路は、発振回路１、分周回路２、位相比較回路３、チャージポンプ回路４、レジスタ回路５、ループフィルタ回路６、ＶＣＯ回路７、プログラマブル分周回路８（分周回路）、分周回路９（ＡＭ局部発振信号生成用）から構成される。
【００２２】
発振回路１は基準信号（基準周波数：ｆ＿ＲＥＦ）を生成する水晶発振器などである。分周回路２は基準周波数を分周比Ａで分周して位相比較回路３に入力する。位相比較回路３は、基準信号を分周比Ａで分周した基準信号と後述するプログラマブル分周回路８の出力である分周信号との位相比較を行い正負の位相差信号を出力する。例えば、基準信号とＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相周波数差に応じたアップクロックまたはダウンクロックを位相差信号として出力する。
【００２３】
チャージポンプ回路４は、位相差信号に基づいてチャージポンプ信号を出力する。その後ループフィルタ回路６によりチャージポンプ信号の高周波成分を除去し、チャージポンプ信号を平滑化した制御電圧信号を出力する。
【００２４】
レジスタ回路５はチャージポンプ回路４の出力信号を制御するための複数のレジスタを有している。その複数のレジスタへは外部からコードを設定することができる。
ＶＣＯ回路７は、発振制御信号の電圧レベルに対応して発振周波数ｆｏの発振信号を生成し、ＦＭ用局発信号を出力するとともにプログラマブル分周回路８に供給する。発振制御信号の電圧が高い場合は周波数が高くなり、電圧が低い場合は周波数も低くなる。
【００２５】
プログラマブル分周回路８では、発振信号を分周比設定データで設定される分周比Ｂで分周して、発振周波数ｆｏ／Ｂの分周信号を生成する。ここでプログラマブル分周回路８は外部からコントローラにより周波数設定データの供給に応答して分周比設定データを生成する入力インターフェースを備えている。例えば、入力インターフェースから分周比データにより分周比Ｂを設定し発振信号の供給に応答して基準周波数と略同じ周波数ｆｏ／Ｂの分周信号を生成する。そして位相差が０となるように基準周波数と周波数ｆｏ／Ｂとを制御する。分周回路９では分周比Ｃで発振信号を分周してＡＭ用局発信号を生成する。
（チャージポンプ回路の説明）
図２はチャージポンプ回路４の基準電流生成回路を示した図である。チャージポンプ回路４は、正の位相比較回路３から位相差信号が供給された場合には正の直流信号（チャージポンプ信号）を生成し、負の位相信号の場合には負の直流信号（チャージポンプ信号）を生成する。例えば、位相比較回路３の出力信号を入力し、レジスタ回路５に設定されたレジスタ値に基づいて電流制御をして生成されるチャージポンプ基準電流をチャージポンプ回路４に供給する。
【００２６】
レジスタ回路に設定されたレジスタ値を４ビットとし、位相比較回路３（ＰＤ）から位相差信号を受信するとともに、図２に示す４ビットのレジスタ値（ＣＩ０〜ＣＩ３）により同図に示した電流Ｉ１〜Ｉ４を制御する。
【００２７】
図２に示す回路はトランジスタ２１と、トランジスタ２２、２３、２４、インバータ２５、２６から構成される電流制御回路と、トランジスタ２７、２８、２９、インバータ２１０、２１１から構成される電流制御回路と、トランジスタ２１２、２１３、２１４、インバータ２１５、２１６から構成される電流制御回路と、トランジスタ２１７、２１８、２１９、インバータ２２０、２２１から構成される電流制御回路と、電流源２２２により構成される。
【００２８】
本例では、トランジスタ２１、２２、２４、２７、２９、２１２、２１４、２１７、２１９はＰＭＯＳ（p-channel metal-oxide semiconductor：pチャネル金属酸化膜半導体）である。トランジスタ２３、２８、２１３、２１８はＮＭＯＳ（n-channel metal-oxide semiconductor：Ｎチャネル金属酸化膜半導体）である。
【００２９】
トランジスタ２１のソースは電流源２２２の出力に接続され、電流源２２２の入力および各電流制御回路のトランジスタ２２、２７、２１２、２１７のソースは電源（ＶＤＤ）に接続されている。トランジスタ２１のゲートとドレインは接続されトランジスタ２２、２７、２１２、２１７のゲートに接続されている。そしてこれらのトランジスタはカレントミラーを構成している。ここでカレントミラーを構成するトランジスタのサイズは、トランジスタ２１はＭ＝２、トランジスタ２２はＭ＝２、トランジスタ２７はＭ＝４、トランジスタ２１２はＭ＝８、トランジスタ２１７はＭ＝１６である。
【００３０】
次に、トランジスタ２２のドレインはトランジスタ２３のドレインとトランジスタ２４のソースに接続される。そしてトランジスタ２３のソースとトランジスタ２４のドレインが接続される。トランジスタ２３のゲートはインバータ２５の出力に接続され、トランジスタ２４のゲートはインバータ２６の出力に接続される。
【００３１】
同様に、トランジスタ２７のドレインはトランジスタ２８のドレインとトランジスタ２９のソースに接続される。そしてトランジスタ２８のソースとトランジスタ２９のドレインが接続される。トランジスタ２８のゲートはインバータ２１０の出力に接続され、トランジスタ２９のゲートはインバータ２１１の出力に接続される。
【００３２】
また、トランジスタ２１２のドレインはトランジスタ２１３のドレインとトランジスタ２１４のソースに接続される。そしてトランジスタ２１３のソースとトランジスタ２１４のドレインが接続される。トランジスタ２１３のゲートはインバータ２２１５の出力に接続され、トランジスタ２１４のゲートはインバータ２１６の出力に接続される。
【００３３】
また、トランジスタ２１７のドレインはトランジスタ２１８のドレインとトランジスタ２１９のソースに接続される。そしてトランジスタ２１８のソースとトランジスタ２１９のドレインが接続される。トランジスタ２１８のゲートはインバータ２２０の出力に接続され、トランジスタ２１９のゲートはインバータ２２１の出力に接続される。
【００３４】
インバータ２６、２１１、２１６、２２１の入力から、レジスタ回路５に保持しているレジスタ値が入力される。ここで、本例ではインバータを使用した構成としているが、同じ機能を有すればよく限定されるものではない。
【００３５】
次に、トランジスタ２３のソースとトランジスタ２４のドレインが接続された配線は、トランジスタ２８のソースとトランジスタ２９のドレイン、トランジスタ２１３のソースとトランジスタ２１４のドレイン、トランジスタ２１８のソースとトランジスタ２１９のドレインと接続され、チャージポンプ回路４に接続される。
【００３６】
このように接続されたチャージポンプ回路４のチャージポンプ信号の基準電流を制御して図３（ａ）（ｂ）に示すようにＡＭとＦＭで位相雑音特性を切り替える。図３（ａ）（ｂ）は縦軸に位相雑音を示し、横軸に中心周波数（キャリア）より離調点の周波数を示している（離調周波数の軸はＬｏｇ表示）。
【００３７】
図３（ａ）に示したグラフは、交差周波数が低いときは、離調周波数が高い領域の位相雑音は小さくなりＦＭの理想特性となる。また図３（ｂ）に示したグラフは、交差周波数が高いときは、離調周波数が低い領域の位相雑音が小さくなりＡＭの理想特性となる。
【００３８】
ここで、ＶＣＯ回路７の位相雑音についてはＰＬＬシンセサイザ回路の系として位相雑音の最適化を考えるため考慮しない。また、ＰＬＬシンセサイザ回路の系として、交差周波数が変化すれば局部発振信号の位相雑音がＶＣＯ回路７単体の位相雑音の状態から図３（ａ）、（ｂ）に示すように変化する。また、交差周波数とはオープンループでのゲイン０ｄＢポイントの周波数である。
【００３９】
図４はループフィルタ回路６の構成を示す図である。容量素子と抵抗素子によって構成されている。この図４で示した定数をｃｌｐｆ１＝３．３ｎＦ、Ｒｌｐｆ１＝３３ｋΩ、ｃｌｐｆ２＝３３ｎＦとした場合の位相雑音特性を図５〜１１に示す。
【００４０】
図５〜図１１はレジスタ値を可変し位相雑音特性を変化させたことを示す図である。縦軸に位相雑音を示し、横軸に中心周波数（キャリア）より離調点の周波数を示している（離調周波数の軸はＬｏｇ表示）。測定ポイントはＶＣＯ回路７の出力である。そして、図１に示すＰＬＬシンセサイザ回路の発振回路１の基準周波数（Ｆ＿ＲＥＦ）を１０ｋＨｚとし、分周回路２の分周比を１５０００（図５〜１１に示すグラフのNOは上記分周比である）。ＶＣＯ回路７の中心周波数は１５０ＭＨｚとしている。
【００４１】
また、図２で電流源２２２の出力電流値が約１２μＡ（１１．６μＡ）であるときレジスタ値ＣＩ０だけが１（ｈｉｇｈ）であればＩ１＝約１２μＡ（１１．６μＡ）、レジスタ値ＣＩ１だけが１（ｈｉｇｈ）であればＩ２＝約２４μＡ、レジスタ値ＣＩ２だけが１（ｈｉｇｈ）であればＩ３＝約４８μＡ、レジスタ値ＣＩ３だけが１（ｈｉｇｈ）であればＩ４＝約９６μＡとなる。そして、全てのレジスタ値が１（ｈｉｇｈ）に設定されていれば最大約１８０μＡの出力となる。
【００４２】
図５はチャージポンプ電流制御を行うレジスタ回路５のレジスタ値の設定が、ステータスＣＩ３＝０、ＣＩ２＝０、ＣＩ１＝０、ＣＩ０＝１のときの場合である。ＣＩ０だけが１（ｈｉｇｈ）であるので電流Ｉ１だけが出力される。つまりトランジスタ２３とトランジスタ２４のゲートをオンにし各トランジスタ２３、２４に電流が流れる。本例ではＩ１＝約１２．０（μＡ）であるのでチャージポンプ信号の電流値は約１２．０（μＡ）となる。そのときの位相雑音特性はＦＭのＳ／Ｎ特性が良く、ＡＭのＳ／Ｎ特性は悪いものとなる。
【００４３】
図６はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝０、ＣＩ１＝１、ＣＩ０＝０とした場合である。チャージポンプ電流＝約２４．０（μＡ）となる。
【００４４】
図７はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝０、ＣＩ１＝１、ＣＩ０＝１とした場合である。チャージポンプ電流＝約３６．０（μＡ）となる。
【００４５】
図８はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝１、ＣＩ１＝０、ＣＩ０＝０とした場合である。チャージポンプ電流＝約４８．０（μＡ）となる。
【００４６】
図９はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝１、ＣＩ１＝０、ＣＩ０＝１とした場合である。チャージポンプ電流＝約６０．０（μＡ）となる。
【００４７】
図１０はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝１、ＣＩ１＝１、ＣＩ０＝０とした場合である。チャージポンプ電流＝約７２．０（μＡ）となる。
【００４８】
図１１はレジスタ回路５のレジスタ値の設定をステータスＣＩ３＝０、ＣＩ２＝１、ＣＩ１＝１、ＣＩ０＝１とした場合である。チャージポンプ電流＝約８４．０（μＡ）となる。そのときの位相雑音特性はＡＭのＳ／Ｎ特性が良くＦＭのＳ／Ｎ特性は悪いものとなる。
【００４９】
図５〜１１に示したように、例えば、略１ｋＨｚの位相雑音の盛り上がりがない設定にするとＦＭでのＳ／Ｎ特性が良く、設定が略１００Ｈｚ〜１ｋＨｚの位相雑音が低くなっている設定をするとＡＭでのＳ／Ｎ特性が良い設定と想定できる。つまり、位相雑音とＳ／Ｎ特性の関係は、ＡＭについては位相雑音の各周波数における積分値であり、ＦＭについては周波数が上がるにつれて大きくなる重み付け関数を位相雑音に掛けた値の各周波数における積分値である。
【００５０】
上記構成によりチャージポンプ回路４の制御電流をレジスタ回路５のコードに基づいて可変とすることで交差周波数を調整し、ＡＭ／ＦＭ受信機のＳ／Ｎ特性を最適にする位相雑音特性を制御することができる。
【００５１】
通常のＰＬＬシンセサイザ回路の設計ではロックアップタイムを基準にしているが、ＡＭとＦＭで位相雑音特性（交差周波数）を考慮していないためＳ／Ｎ特性がよくないことがある。
【００５２】
また、ループフィルタ定数を固定しても、チャージポンプ電源電流を制御してＡＭやＦＭに応じた交差周波数の切替えが可能である。これによりＡＭとＦＭで部品が共用でき、部品点数を削減できる。
【００５３】
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明のＰＬＬシンセサイザ回路を示す図である。
【図２】チャージポンプ回路の基準電流生成回路をトランジスタレベルで示した図である。
【図３】（ａ）はＦＭ受信時に適した位相雑音特性である。（ｂ）はＡＭ受信時に適した位相雑音特性である。
【図４】ループフィルタ回路の構成を示す図である。
【図５】レジスタ値と位相雑音特性を示す図である。
【図６】レジスタ値と位相雑音特性を示す図である。
【図７】レジスタ値と位相雑音特性を示す図である。
【図８】レジスタ値と位相雑音特性を示す図である。
【図９】レジスタ値と位相雑音特性を示す図である。
【図１０】レジスタ値と位相雑音特性を示す図である。
【図１１】レジスタ値と位相雑音特性を示す図である。
【図１２】従来のＰＬＬシンセサイザ回路を示す図である。
【図１３】ＶＣＯ回路単体での位相雑音特性を示す図である。
【符号の説明】
【００５５】
１…発振回路、２…分周回路、３…位相比較回路、４…チャージポンプ回路、
５…レジスタ回路、６…ループフィルタ回路、７…ＶＣＯ回路、
８…プログラマブル分周回路、９…分周回路、
２１、２２、２４、２７、２９、２１２、２１４、２１７、２１９…ＰＭＯＳトランジスタ、
２３、２８、２１３、２１８…ＮＭＯＳトランジスタ、
２２２…電流源
１１１…発振回路、１１２…分周回路、１１３…位相比較回路、
１１４…チャージポンプ回路、１１５…ループフィルタ回路、１１６…ＶＣＯ回路、
１１７…プログラマブル分周回路、１１８…分周回路、
【特許請求の範囲】
【請求項１】
ＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路であって、
基準信号を生成する発振回路と、
前記基準信号と前記ＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号を生成する位相比較回路と、
前記位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で前記電流制御を切り替えてチャージポンプ信号を生成するチャージポンプ回路と、
ＡＭで使用する場合とＦＭで使用する場合で、前記チャージポンプ回路の前記電流制御を切り替えるためのコードを保持設定するレジスタ回路と、
前記チャージポンプ信号を入力し平滑化して制御電圧として制御電圧信号を出力するループフィルタ回路と、
前記制御電圧信号に応じた周波数で発振して局部発振信号を出力するＶＣＯ回路と、
設定された分周比に基づいて、前記局部発振信号を分周して前記分周信号として出力する分周回路と、
を具備することを特徴とするＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路。
【請求項２】
前記レジスタ回路は、対応する前記コードを保持設定するため複数のレジスタから構成され、前記コードは外部から設定すること特徴とする請求項１に記載のＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路。
【請求項３】
発振回路で生成した基準信号とＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で前記電流制御を切り替えてチャージポンプ信号を出力する処理と、
ＡＭで使用する場合とＦＭで使用する場合で、前記チャージポンプ信号に対応するコードにより前記電流制御を切り替えることを特徴とするＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路の切り替え方法。
【請求項１】
ＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路であって、
基準信号を生成する発振回路と、
前記基準信号と前記ＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号を生成する位相比較回路と、
前記位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で前記電流制御を切り替えてチャージポンプ信号を生成するチャージポンプ回路と、
ＡＭで使用する場合とＦＭで使用する場合で、前記チャージポンプ回路の前記電流制御を切り替えるためのコードを保持設定するレジスタ回路と、
前記チャージポンプ信号を入力し平滑化して制御電圧として制御電圧信号を出力するループフィルタ回路と、
前記制御電圧信号に応じた周波数で発振して局部発振信号を出力するＶＣＯ回路と、
設定された分周比に基づいて、前記局部発振信号を分周して前記分周信号として出力する分周回路と、
を具備することを特徴とするＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路。
【請求項２】
前記レジスタ回路は、対応する前記コードを保持設定するため複数のレジスタから構成され、前記コードは外部から設定すること特徴とする請求項１に記載のＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路。
【請求項３】
発振回路で生成した基準信号とＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で前記電流制御を切り替えてチャージポンプ信号を出力する処理と、
ＡＭで使用する場合とＦＭで使用する場合で、前記チャージポンプ信号に対応するコードにより前記電流制御を切り替えることを特徴とするＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路の切り替え方法。
【図１】
【図２】
【図３】
【図４】
【図１２】
【図１３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図１２】
【図１３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００８−１７４００（Ｐ２００８−１７４００Ａ）
【公開日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願番号】特願２００６−１８９０９１（Ｐ２００６−１８９０９１）
【出願日】平成１８年７月１０日（２００６．７．１０）
【出願人】（０００００３２１８）株式会社豊田自動織機 (4,162)
【Ｆターム（参考）】
【公開日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願日】平成１８年７月１０日（２００６．７．１０）
【出願人】（０００００３２１８）株式会社豊田自動織機 (4,162)
【Ｆターム（参考）】
[ Back to top ]