ＰＬＬ回路
【課題】目標周波数の変更に応じて、制御電圧が所定の許容範囲内に収まるようにＶＣＯ特性が切り替えられるものであって、かかる切替を極力早いタイミングで実行し得るＰＬＬ回路を提供する。
【解決手段】複数のＶＣＯ特性に切替可能である電圧制御発振部と、位相比較器と、制御電圧と所定の許容範囲との比較結果に応じてＶＣＯ特性の切替を行うＶＣＯ切替部と、を備え、現時点で目標周波数に設定されている周波数のクロックを出力するＰＬＬ回路であって、ＶＣＯ切替部は、サンプリングされた電圧が許容範囲内に収まっているか否かを検出するとともに、該検出結果に応じて、前記ＶＣＯ特性の切替えを行うものであり、このサンプリングのタイミングは、目標周波数が切り替えられた時から、予め定められた時間である第１時間が経過したタイミングとされているＰＬＬ回路とする。
【解決手段】複数のＶＣＯ特性に切替可能である電圧制御発振部と、位相比較器と、制御電圧と所定の許容範囲との比較結果に応じてＶＣＯ特性の切替を行うＶＣＯ切替部と、を備え、現時点で目標周波数に設定されている周波数のクロックを出力するＰＬＬ回路であって、ＶＣＯ切替部は、サンプリングされた電圧が許容範囲内に収まっているか否かを検出するとともに、該検出結果に応じて、前記ＶＣＯ特性の切替えを行うものであり、このサンプリングのタイミングは、目標周波数が切り替えられた時から、予め定められた時間である第１時間が経過したタイミングとされているＰＬＬ回路とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設定された目標周波数のクロックを出力するＰＬＬ回路に関する。
【背景技術】
【０００２】
携帯電話に代表される移動体通信は著しい発達を遂げた。移動体通信においては、その用途から、小型化、低消費電力化が非常に重要であり、移動体通信機で使用されている無線回路の小型化、低消費電力化は重要な課題である。
【０００３】
無線回路の１つであるＰＬＬ［Phase Locked Loop］シンセサイザは移動体通信では必須と言っても過言ではないほど、幅広く使用されており、これらの小型化や低消費電力化も例外なく重要である。また近年、デジタルＴＶを携帯端末で受信するためのチューナＩＣの開発が盛んになってきた。デジタルＴＶ放送を受信するためには、ＵＨＦ帯（400MHz〜900MHz）をカバーする必要があり、非常に広帯域な回路設計が求められる。
【０００４】
ＰＬＬシンセサイザでＵＨＦ帯をカバーするにはＰＬＬの構成要素であるＶＣＯ［Voltage Controlled Oscillators：電圧制御発振器］の広帯域化が求められる。しかし、１つのＶＣＯでＵＨＦ帯全てをカバーすることは非常に困難であるため、適応する発振周波数の範囲が互いに異なる複数のＶＣＯ特性を用意しておき、出力させたいクロックの周波数（目標周波数）に応じて、適宜切替える手法が一般的である。
【０００５】
なおＶＣＯ特性の切替の要否を判断する手法としては、特許文献１に記載されているように、サンプリングされた制御電圧が、所定の許容範囲を逸脱しているか否かの判別を実行するものが挙げられる。つまり目標周波数のクロック出力が実現されているときに制御電圧が許容範囲に入っていれば、現状のＶＣＯ特性は適切である（許容範囲に入っていなければ、不適切なために切替えが必要）とするものである。
【０００６】
この手法によれば、各ＶＣＯ特性に共通して適応する制御電圧の範囲を許容範囲としておくことで、目標周波数が変動した場合でも、適切なＶＣＯ特性が自動的に採用されることとなる。
【特許文献１】特開２０００−４１５６号公報
【特許文献２】特開２００５−２９５２７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
目標周波数が切替えられた直後（過渡状態時）は、ＶＣＯの出力周波数を制御するための制御電圧が大きく変動する。そのため上述した手法にて、ＶＣＯ特性の切替の要否を判断するにあたっては、このような電圧変動を考慮する必要がある。
【０００８】
しかし制御電圧が許容範囲を逸脱しているか否かの判別を、例えば特許文献１に記載のように、許容範囲を逸脱していると判定された時間が所定の時間以上連続しているか否かを判断することで実行する場合、かかる判別に要する時間は比較的長く（少なくとも、過渡状態である時間の倍以上に）なると考えられる。過渡状態によって制御電圧が大きく変動する期間では、許容範囲を逸脱した状態が連続しないことから、判別可能となるのは、過渡状態の収束後から更に所定の時間を経過した後となるためである。
【０００９】
そのためこのような判別手法によれば、ＶＣＯ特性の切替を高速に実行することが難しくなり、これに関連する処理の高速応答が難しくなる。例えば、ＴＶチューナに上記のＰＬＬ回路を用いた場合、目標周波数の切替直後に画像の乱れが生じる可能性がある。なお特許文献２に記載のものでは、回路や制御が非常に複雑になり、ロックアップタイムも大きくなると考えられる。
【００１０】
そこで本発明は上述の問題点に鑑み、目標周波数の変更に応じて、制御電圧が所定の許容範囲内に収まるようにＶＣＯ特性が切り替えられるものであって、かかる切替を極力早いタイミングで実行し得るＰＬＬ回路の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために本発明に係るＰＬＬ回路は、制御電圧と発振周波数の関係を定めるＶＣＯ特性が、複数種類のうちから切替可能に設定され、制御電圧に応じた周波数のクロックを出力クロックとして発生させる電圧制御発振部と、所定の基準クロックと前記出力クロックとの位相差に応じた誤差電圧を発生させ、前記電圧制御発振部に前記制御電圧として出力する位相比較器と、前記制御電圧をサンプリングして所定の許容範囲と比較し、該比較結果に応じて前記切替を行う、ＶＣＯ切替部と、を備え、前記出力クロックを、現時点で目標周波数に設定されている周波数に調整して、外部に出力するＰＬＬ回路であって、前記目標周波数を切替える目標周波数切替部を備えているとともに、前記サンプリングのタイミングは、前記目標周波数が切り替えられた時から、予め定められた時間である第１時間が経過したタイミングとされている構成（第１の構成）とする。
【００１２】
本構成によれば、制御電圧と許容範囲との比較結果に応じて、ＶＣＯ特性を切替させることができる。そのため、制御電圧が許容範囲内に収まるようにＶＣＯ特性を切り替えさせることが、容易に実現可能となる。
【００１３】
またこの場合の制御電圧をサンプリングするタイミングは、目標周波数が切り替えられた時から予め定められた時間（第１時間）が経過したタイミングとなっている。そのため制御電圧の状況を所定時間連続して監視する必要がなく、かかるタイミング（瞬間）で制御電圧をラッチするだけで、ＶＣＯ特性の切替の要否を判別することでき、ひいては、ＶＣＯ特性の切替を極力早いタイミングで実行することが可能となる。
【００１４】
なお第１時間としては、目標周波数が切り替えられたときの過度状態が収束する時間（或いは、これにある程度の余裕を付加した時間）を採用しておくことにより、ＶＣＯ特性の切替の要否判断を精度良く実行することが可能である。
【００１５】
また上記第１の構成において、前記複数のＶＣＯ特性は、ＶＣＯ（１）、ＶＣＯ（２）、・・・、ＶＣＯ（Ｎ）（Ｎ≧２とする）の各ＶＣＯ特性からなり、ＶＣＯ（ｋ）（1≦ｋ≦Ｎとする）は、前記許容範囲内で制御電圧が変動することによって、周波数がｆｓ（ｋ）からｆｅ（ｋ）までの範囲で連続的に変動する特性であるとともに、ｆｓ（ｋ）＜ｆｅ（ｋ）、ｆｓ（ｋ）＜ｆｓ（ｋ＋１）、ｆｅ（ｋ）＜ｆｅ（ｋ＋１）、およびｆｅ（ｋ）≧ｆｓ（ｋ＋１）の各条件を満たしており、前記ＶＣＯ切替部は、現状のＶＣＯ特性がＶＣＯ（ｋ）である場合において、前記サンプリングされた電圧が前記許容範囲の上限を超えているときは、ＶＣＯ特性をＶＣＯ（ｋ＋１）に切替える一方、前記サンプリングされた電圧が前記許容範囲の下限を下回っているときは、ＶＣＯ特性をＶＣＯ（ｋ−１）に切替える構成（第２の構成）としても良い。
【００１６】
本構成によれば、ＶＣＯ（１）からＶＣＯ（Ｎ）までのＶＣＯ特性が適宜切り替えられることにより、目標周波数がｆｓ（１）からｆｅ（Ｎ）までの範囲のどの値に変動しても、制御電圧を許容範囲内に収めることが可能となる。またサンプリングされた制御電圧が許容範囲を逸脱している場合に、制御電圧が許容範囲に近づくように、ＶＣＯ特性を切り替えることが可能となる。
【００１７】
また上記第１または第２の構成において、前記第１時間は、前記目標周波数が切り替えられてから、該切替えにより生じる前記制御電圧の過渡状態が所定状態に収束するまでの時間よりも、長い時間として予め定められている構成（第３の構成）としても良い。
【００１８】
本構成によれば、過渡状態が少なくとも所定状態にまで収束した段階で、制御電圧がサンプリングされることとなる。そのため、ＶＣＯ特性の切替の要否判断を精度良く実行することが可能となる。
【００１９】
また上記第１から第３の何れかの構成において、前記ＶＣＯ切替部は、前記目標周波数が切り替えられたときに、前記サンプリングを複数回行う構成（第４の構成）としても良い。本構成によれば、サンプリングを１度だけ行うものに比べて、ＶＣＯ特性の切替の要否判断をより精度良く実行することが可能となる。
【００２０】
また上記第４の構成において、前記ＶＣＯ切替部は、前記複数回のサンプリングがなされる毎に、該サンプリングされた電圧と前記許容範囲とを比較し、該比較結果に応じて、前記ＶＣＯ特性の切替えを行うものであるとともに、ヒステリシス特性を有しており、該ヒステリシス特性は、該ＶＣＯ特性の切替えがなされた後に、更に該比較がなされた場合においては、前記サンプリングされた電圧が前記許容範囲から逸脱していても、その逸脱量が所定量以下に留まっている限り、前記ＶＣＯ特性の切替えを行わないようにするものである構成（第５の構成）としても良い。
【００２１】
本構成によれば、例えば少しの外乱等により、制御電圧が、許容範囲の閾値近傍で僅かにブレるような場合であっても、ＶＣＯ特性がむやみに切り替えられるという不具合を回避することができる。
【００２２】
また上記第１から第５の何れかの構成において、前記ＶＣＯ切替部は、前記目標周波数が切り替えられたとき、前記サンプリングの実行に先立ち、前記ＶＣＯ特性を、該切替後の目標周波数に対応するものとして予め定められているものに切替える構成（第６の構成）としても良い。本構成によれば、目標周波数が切り替えられたときに、現状において最適であると推測されるＶＣＯ特性に素早く切り替えることが可能となる。
【００２３】
また上記第１から第６の構成に係るＰＬＬ回路が用いられた構成（第７の構成）の受信チューナＩＣ（チューナ機能を備えたＩＣチップ）であれば、上記構成における利点を活かしつつ、チューナとしての機能を発揮させることができる。
【００２４】
また上記受信チューナＩＣは、第７の構成に係る受信チューナＩＣが用いられた構成（第８の構成）の受信チューナモジュール（チューナ機能を備えたモジュール）や、この受信チューナモジュールが用いられた構成（第９の構成）の携帯端末などに応用可能である。
【発明の効果】
【００２５】
上述の通り、本発明に係るＰＬＬ回路によれば、制御電圧と許容範囲との比較結果に応じて、ＶＣＯ特性を切替させることができる。そのため、制御電圧が許容範囲内に収まるようにＶＣＯ特性を切り替えさせることが、容易に実現可能となる。
【００２６】
またこの場合の制御電圧をサンプリングするタイミングは、目標周波数が切り替えられた時から予め定められた時間（第１時間）が経過したタイミングとなっている。そのため制御電圧の状況を所定時間連続して監視する必要がなく、かかるタイミング（瞬間）で制御電圧をラッチするだけで、ＶＣＯ特性の切替の要否を判別することでき、ひいては、ＶＣＯ特性の切替を極力早いタイミングで実行することが可能となる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施形態について、図１に示す構成のＰＬＬ回路を挙げて、以下に説明する。本図のようにＰＬＬ回路１は、可変分周器１１、基準信号発生装置１２、位相比較器１３、チャージポンプ１４、ループフィルタ１５、電圧制御発振部１６、制御部１７、ラッチ信号出力回路１８、タイマー１９、ＶＣＯ切替器２０、設定情報入力端子２１、およびクロック出力端子２２などを備えている。
【００２８】
可変分周器１１は、電圧制御発振部１６からフィードバックされる電圧（出力クロック信号）に対して分周処理を施し、これを比較クロック信号として位相比較器１３に出力する。またこの分周処理における分周比は切替自在となっており、制御部１７からの指示に応じて切替るようになっている。なお可変分周器１１に相当する装置は、ＰＬＬ回路におけるループ中の別の位置に配置されていてもよく、また複数配置されていても良い。
【００２９】
基準信号発生装置１２は、例えば周波数固定の発振器などを備えており、所定周波数のクロック信号（基準クロック信号）を生成して、位相比較器１３に出力する。
【００３０】
位相比較器１３は、前段側から入力される比較クロック信号と基準クロック信号との位相比較を行い、この位相差成分を位相差信号（誤差電圧）として後段に出力する。この位相差信号は、チャージポンプ１４およびループフィルタ１５を経て、電圧制御発振部１６に出力クロック信号を出力させるための制御電圧として用いられる。
【００３１】
電圧制御発振部１６は、ループフィルタ１５側から入力される制御電圧に応じた周波数のクロック信号（出力クロック信号）を生成させ、クロック出力端子２２を介して外部に出力する。また後述するように、電圧制御発振部１６は、制御電圧と発振周波数（出力クロック信号の周波数）との関係を定める特性（以下、「ＶＣＯ特性」と称する）が複数種類用意されており、そのうちの何れかが切替可能に適用されるものとなっている。電圧制御発振部１６の構成については、改めて説明する。
【００３２】
制御部１７は、ＰＬＬ回路１においてなされる各種処理を制御する。また制御部１７は、外部から設定情報入力端子２１を介して、出力クロックの目標とする周波数（目標周波数）を設定するための情報（周波数設定情報）を受取り、処理に反映させることができるものとなっている。
【００３３】
ラッチ信号出力部１８は、タイマー１９を用いて、ＶＣＯ切替器２０が制御電圧をラッチするタイミングを定める信号（ラッチ信号）を生成し、ＶＣＯ切替器２０に出力する。なおラッチ信号を生成するための処理の内容については、改めて説明する。
【００３４】
ＶＣＯ切替器２０は、ループフィルタ１５から電圧制御発振部１６に出力される制御電圧をサンプリング（ラッチして、その値を検出）し、このサンプリング結果に応じて、電圧制御発振部１６におけるＶＣＯ特性を切替える役割を果たす。なおＶＣＯ切替器２０が行う処理の内容については、改めて詳しく説明する。
【００３５】
設定情報入力端子２１およびクロック出力端子２２は、ＰＬＬ回路１の内部と外部との信号の入出力を実現するための端子として備えられている。なお設定情報入力端子２１には、周波数設定情報が入力されるようになっている一方、クロック出力端子２２からは、電圧制御発振部１６によって生成されたクロック信号（出力クロック）が出力されるようになっている。
【００３６】
ここで先述したＶＣＯ切替器２０の構成内容の一例について、図２を参照しながら説明する。本図に示すようにＶＣＯ切替器２０は、コンパレータ（３１ａ、３１ｂ）、ラッチ回路（３２ａ、３２ｂ）、およびＵＰ／ＤＷカウンタ３３などを有している。
【００３７】
コンパレータ３１ａは、反転入力端子には、ループフィルタ１５から出力される制御電圧が入力される一方、非反転入力端子には、所定の上限電圧が入力され、両入力の比較結果を出力する。またコンパレータ３１ｂは、反転入力端子には、ループフィルタ１５から出力される制御電圧が入力される一方、非反転入力端子には、所定の下限電圧が入力され、両入力の比較結果を出力する。なおここでの上限電圧および下限電圧は、後述する許容範囲の上限および下限に相当する電圧のことである。
【００３８】
ラッチ回路３２ａは、ラッチ信号出力部１８から出力されるラッチ信号を受取り、このラッチ信号により特定されるタイミングでコンパレータ３１ａの出力をラッチする。またラッチ回路３２ｂは、ラッチ信号出力部１８から出力されるラッチ信号を受取り、このラッチ信号により特定されるタイミングでコンパレータ３１ｂの出力をラッチする。
【００３９】
ＵＰ／ＤＷカウンタ３３は、ラッチ回路（３２ａ、３２ｂ）によりラッチされた情報を受取り、これに応じて電圧制御発振部１６におけるＶＣＯ特性を切り替えるための信号（切替信号）を生成し、電圧制御発振部１６に出力する。
【００４０】
次に先述した電圧制御発振部１６の構成内容の一例について、図３を参照しながら説明する。本図に示すように電圧制御発振部１６は、スイッチ４１、および第１ＶＣＯ〜第４ＶＣＯ（４２ａ〜４２ｄ）の各ＶＣＯなどを備えている。
【００４１】
スイッチ４１は、入力側端子を、４個の出力側端子のうちの何れかに、切替自在に接続させる。またこの切替は、ＶＣＯ切替器２０から出力される切替信号に応じて実行されるようになっている。
【００４２】
第１ＶＣＯから第４ＶＣＯ（４２ａ〜４２ｄ）の各ＶＣＯは、互いに異なるＶＣＯ特性を有するＶＣＯであり、前段から入力される制御電圧に応じた周波数で発振し、出力クロック信号を生成する。なおこれらのＶＣＯ（４２ａ〜４２ｄ）におけるＶＣＯ特性について、図４のグラフを参照しながら説明する。
【００４３】
本図では、第１ＶＣＯ４２ａ〜第４ＶＣＯ４２ｄのＶＣＯ特性を、ＶＣＯ（１）〜ＶＣＯ（４）として示している。第１ＶＣＯ４２ａは、入力される制御電圧がＶ１（下限電圧）からＶ２（上限電圧）まで変動することで、出力クロックの周波数は、ｆｓ（１）からｆｅ（１）まで連続的に変動する。また第２ＶＣＯ４２ｂは、入力される制御電圧がＶ１からＶ２まで変動することで、出力クロックの周波数は、ｆｓ（２）からｆｅ（２）まで連続的に変動する。また第３ＶＣＯ４２ｃは、入力される制御電圧がＶ１からＶ２まで変動することで、出力クロックの周波数は、ｆｓ（３）からｆｅ（３）まで連続的に変動する。また第４ＶＣＯ４２ｄは、入力される制御電圧がＶ１からＶ２まで変動することで、出力クロックの周波数は、ｆｓ（４）からｆｅ（４）まで連続的に変動する。
【００４４】
また各ＶＣＯ特性においては、図４のグラフに示す通り、
ｆｓ（ｋ）＜ｆｅ（ｋ）（ただし、１≦ｋ≦４）
ｆｓ（ｋ）＜ｆｓ（ｋ＋１）（ただし、１≦ｋ≦３）
ｆｅ（ｋ）＜ｆｅ（ｋ＋１）（ただし、１≦ｋ≦３）
ｆｅ（ｋ）≧ｆｓ（ｋ＋１）（ただし、１≦ｋ≦３）
の各条件が満たされている。そのため電圧制御発振部１６によれば、目標周波数がｆｓ（１）からｆｅ（４）までの範囲どの値に変動しても、これに応じてＶＣＯ特性が切り替えられることにより、制御電圧をＶ１からＶ２までの範囲に収めることが可能となっている。
【００４５】
なお電圧制御発振部１６の構成としては、このようなものの他、例えば図５に示すもの等としても良い。この例の場合は、切替信号によって、２つの可変容量コンデンサ４５の各々の接地／非接地を、スイッチ４６により切替えることが可能となっている。また制御電圧に応じて、可変容量コンデンサ４５の容量が変化するようになっている。かかる構成により、コイル４４と可変容量コンデンサ４５によるＬＣ共振回路の共振周波数を変更し、出力クロックの周波数を調節することとする。
【００４６】
なおこの例の場合は、２個の可変容量コンデンサ４５のそれぞれについて接地／非接地を切替えることができるので、ＶＣＯ特性を２2＝４通りに切替えることができる。またここでは、切替信号によってＬＣ共振回路でのキャパシタンスを変更するようにしているが、インダクタンスを変更することで共振周波数を調整できるものとしても良い。また可変容量コンデンサを更に追加することで、ＶＣＯ特性の種類を増やすことも可能である。
【００４７】
以上に説明した構成のＰＬＬ回路によれば、例えばユーザや外部装置から周波数設定情報が入力されると、これに応じて目標周波数が切替る（つまり、可変分周器１１における分周比が変更される）こととなる。その後、ＰＬＬ回路の作用によって、出力クロックの周波数が目標周波数となるように調整され、この出力クロックが外部に出力される。これにより、ＰＬＬ回路から所望周波数のクロックを取り出すことがかのうとなっている。
【００４８】
次に、先述した電圧制御発振部１６におけるＶＣＯ特性の切替処理について、図６のフローチャートを参照しながら以下に説明する。
【００４９】
制御部１７は、出力クロックの周波数を変更させるための周波数設定情報が外部から入力されたか、換言すれば、目標とする出力クロックの周波数（目標周波数）が変更されたか否かを監視している（ステップＳ１１）。そして変更が有ったときは（ステップＳ１１のＹ）、可変分周器１１における分周比を変更させることで目標周波数を切り替えるとともに（ステップＳ１２）、電圧制御発振部１６のＶＣＯ特性を、目標周波数に対応した初期状態に設定する（ステップＳ１３）。なおこの設定は、制御部１７が直接ＶＣＯ特性を切替えることで実行しても良く、ＶＣＯ切替器２０にＶＣＯ特性を切替させることで実行しても良い。
【００５０】
この初期状態は、目標周波数のクロックを出力している状態で制御電圧が許容範囲に収まると想定されるものが、予め定められているものである。各ＶＣＯ特性が図４に示すようなものである場合、初期状態は、例えば図７に示すようなものとなる。この場合、仮に目標周波数が図４中のＡであった場合、これに対応する初期状態はＶＣＯ（３）となる。
【００５１】
以上までの処理により、目標周波数の変更が有った場合でも、新たな目標周波数に適すると考えられるＶＣＯ特性（初期状態）が自動的に設定され、通常であれば、出力クロックを目標周波数に調整しながらも、制御電圧を許容範囲内に収めることができる。しかし例えば外乱などの種々の要因により何らかの誤差が生じたり、各ＶＣＯ特性が本来の特性からズレたりしたときに、制御電圧が許容範囲内に収まらないことが考えられる。こうなると、上述の初期状態に設定された状態では適切なＶＣＯ特性が設定されておらず、このままでは安定した周波数の出力が得られなくなるおそれがある。
【００５２】
そこで以下に具体的に説明するように、制御電圧をサンプリングし、その結果に基づいて制御電圧が許容範囲内に収まるように、ＶＣＯ特性を調整することとする。まず制御部１７は、ステップＳ１２、Ｓ１３の処理とともに、ラッチ信号出力部１８に対して、目標周波数の変更がなされたことを通知する（ステップＳ１４）。
【００５３】
一方、ラッチ信号出力部１８は、制御部１７から目標周波数の変更があった旨の通知（ステップＳ１４の処理による通知）がなされたか否かを監視している（ステップＳ２１）。そしてかかる通知があった場合は（ステップＳ２１のＹ）、ラッチのタイミングを示すラッチ信号を発生させ、ＶＣＯ切替器２０に出力することとする（ステップＳ２２）。
【００５４】
ＶＣＯ切替器２０は、このラッチ信号に基づいて、制御電圧をラッチするタイミングを監視しており（ステップＳ３１）、かかるタイミングが到来した時に、必要に応じて（制御電圧が許容範囲内に入っていない場合に）、電圧制御発振部１６のＶＣＯ特性を切替えることとする（ステップＳ３２）。
【００５５】
より具体的には、ラッチ信号により特定されるタイミングにおいて制御電圧をラッチし、この値を上限電圧および下限電圧（つまり許容範囲）と比較する。そしてこの比較結果を、電圧制御発振部１６に出力する。これにより電圧制御発振部１６は、ラッチされた制御電圧が上限電圧を超えていれば、現状より１ランクだけ制御電圧が小さくなるＶＣＯ特性に切替える（ＶＣＯ（ｋ）からＶＣＯ（ｋ＋１）に切替える）こととし、逆に下限電圧を下回っていれば、現状より１ランクだけ制御電圧が大きくなるＶＣＯ特性に切替える（ＶＣＯ（ｋ）からＶＣＯ（ｋ−１）に切替える）こととする。なお制御電圧が下限電圧と上限電圧の間（許容範囲内）に収まっていれば、現状のＶＣＯ特性をそのまま維持することとする。
【００５６】
以上に説明した一連の処理により、出力クロックを目標周波数としつつ、制御電圧を許容範囲内に収めることが可能となる。特に目標周波数の切替後、電圧制御発振部１６のＶＣＯ特性は先ず初期状態のものに切り替えられるが、この初期状態にて制御電圧が許容範囲から逸脱していた場合であっても、その後に許容範囲内に収まるよう修正される。
【００５７】
ここで上述したステップＳ２２の処理における、ラッチ信号の生成過程について説明する。目標周波数が切替わった直後、つまり、可変分周器１１の分周比が切替った直後は、制御電圧は直ちに一定の値に落ち着くのではなく、過渡現象が現れることが分かっている。図８は、この様子を示している。なお横軸は、目標周波数が切替わった時からの経過時間を、縦軸は制御電圧を、それぞれ表している。
【００５８】
本図に示すように制御電圧は、切替後のしばらくは、過渡状態（ロックアップタイム）のために電圧値のブレが見られるが、一定時間後（図中の破線部）以降になるとブレは殆どなくなり、実用上は安定状態とみなすことができる。なおこの安定状態とみなせるか否かの判断基準は、過渡状態が所定の状態にまで収束しているか（例えば、制御電圧の振幅の変動が、所定の範囲内に収まっているか）により定めることが可能である。
【００５９】
そこで上述したラッチ信号出力部１８は、この安定状態に十分入っているものとして予め定められているタイミング（例えば図８中のＡ点）を示すように、ラッチ信号を発生させることとする。一例としては、一般的にＰＬＬ回路のロックアップタイムは300ms程度であるから、これにバラツキ等を考慮して２割程度の余裕を加え、切替後から360msが経過する時を、かかるタイミングとして採用する。
【００６０】
以上により、このようなラッチ信号によって特定されるタイミングにて、制御電圧がサンプリングされることとなる。そのため、制御電圧が過渡状態のときにサンプリングされることがなく、目標周波数の切替後における制御電圧を精度良く検出することが可能となっている。その結果、電圧制御発振部１６におけるＶＣＯ特性の切替も、極力正確に実行することが可能となっている。
【００６１】
またＶＣＯ特性の切替の要否判断にあたっては、制御電圧をラッチさせるタイミングが予め定められており、このラッチされた制御電圧のみについて、許容範囲内に収まっているか否かを判別すれば良いものとなっている。そのため、例えば制御電圧の過渡状態が治まるタイミングをその都度判断するものに比べて処理負担が軽減され、より高速な処理が実現容易となっている。
【００６２】
なお制御電圧をラッチさせるタイミングとして、複数のタイミングが設定されていても良い。例えば図８におけるＡ点以降、ラッチを行わせるタイミングとして、予め幾つかのタイミングを設定しておく。このようにすれば、制御電圧に対する比較判定の正確性を、更に向上させることが可能となる。
【００６３】
またこのようにして制御電圧を複数回ラッチし、それぞれについて制御電圧が許容範囲内に収まっているか否かを判断するものとする場合、ＶＣＯ切替器におけるコンパレータ（３１ａ、３１ｂ）に、図９のグラフに示すようなヒステリシス特性を持たせるようにしても良い。かかるコンパレータによれば、入力電圧が図９のｂ点に達して出力電圧がＨレベルとなった後、入力電圧がブレて僅かに小さいとなっても、図９のａ点にまで下がらない限り出力電圧は変動しない。
【００６４】
そのため、仮に少しの外乱によって、入力電圧が閾値付近（ｂ点の近傍）でブレる状況となっても、出力電圧がＨレベルとＬレベルを繰り返し不安定となる不具合を回避することが可能となる。すなわち当該ヒステリシス特性によれば、ＶＣＯ特性の切替えがなされた後に、更に制御電圧がサンプリングされて許容範囲と比較された場合、このサンプリングされた電圧が許容範囲から逸脱していても、その逸脱量が所定量以下に留まっている限り、ＶＣＯ特性の切替えがなされないようになっている。
【００６５】
また、以上までに説明したＰＬＬ回路１は、種々の電子部品や電子機器に応用可能である。ここでＰＬＬ回路１を用いて構成されたチューナ装置の一例について、その構成を図１０に示す。当該チューナ装置は、ＩＣチップ化されたもの（受信チューナＩＣ）として構成されている。
【００６６】
この受信チューナＩＣ５０は、ＰＬＬ回路１の他、低雑音増幅器５１、ミキサー５２、ローパスフィルタ５３、および可変増幅器５４などを備えている。受信チューナＩＣ５０によれば、低雑音増幅器５１から出力される受信信号と、ＰＬＬ回路１から出力される出力クロック信号が、ミキサー５２に入力される。そしてミキサー５２から出力される信号は、ローパスフィルタ５３を経た後に可変増幅器５４に入力され、所定の増幅率で増幅されて外部に出力される。なおチューナの構成や処理内容自体は公知であるため、その詳細な説明は省略する。
【００６７】
また受信チューナＩＣ５０を用いた受信チューナモジュールの一例について、その構成を図１１に示す。この受信チューナモジュール６０は、受信チューナＩＣ５０の他に、デジタル復調ＩＣ６１を備えている。これにより、アナログ形式の受信信号は受信チューナＩＣ５０によって選局処理が施され、デジタル復調ＩＣ６１に伝送される。そしてデジタル復調ＩＣ６１においてデジタル信号に復調され、外部に出力されることとなる。
【００６８】
また更に、受信チューナモジュール６０を用いた電子機器として、例えば図１２に示す構成の携帯端末（例えば、テレビ放送受信機能付きの携帯電話機）が挙げられる。この携帯端末７０は受信チューナモジュール６０の他に、アンテナ７１や表示装置７２を備えている。これにより携帯端末７０では、アンテナ７１により放送信号などが受信されるとともに、映像情報を含むデジタル信号が生成され、このデジタル信号に基づいた映像を表示させることが可能となっている。
【００６９】
以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではなく、本発明の主旨を逸脱しない限り、種々の改変が可能である。
【産業上の利用可能性】
【００７０】
本発明は、チューナ装置を用いる通信分野などにおいて利用可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態に係るＰＬＬ回路の構成図である。
【図２】本発明の実施形態に係るＶＣＯ切替器の構成図である。
【図３】本発明の実施形態に係る電圧制御発振部の構成図である。
【図４】電圧制御発振部におけるＶＣＯ特性を示すグラフである。
【図５】本発明の実施形態に係る、別の電圧制御発振部の構成図である。
【図６】ＶＣＯ特性の切替処理に関する流れ図である。
【図７】ＶＣＯ特性の初期設定に関する説明図である。
【図８】過渡状態における制御電圧の状態に関する説明図である。
【図９】コンパレータにおけるヒステリシス特性に関する説明図である。
【図１０】本発明の実施形態に係る受信チューナＩＣの構成図である。
【図１１】本発明の実施形態に係る受信チューナモジュールの構成図である。
【図１２】本発明の実施形態に係る携帯端末の構成図である。
【符号の説明】
【００７２】
１ ＰＬＬ回路
１１ 可変分周器
１２ 基準信号発生装置
１３ 位相比較器
１４ チャージポンプ
１５ ループフィルタ
１６ 電圧制御発振部
１７ 制御部
１８ ラッチ信号出力部
１９ タイマー
２０ ＶＣＯ切替器
２１ 設定情報入力端子
２２ クロック出力端子
３１ａ、３１ｂ コンパレータ（電圧比較器）
３２ａ、３２ｂ ラッチ回路
３３ ＵＰ／ＤＷカウンタ
４１ スイッチ
４２ａ〜４２ｄ ＶＣＯ
４４ コイル
４５ 可変容量コンデンサ
４６ スイッチ
５０ 受信チューナＩＣ
５１ 低雑音増幅器
５２ ミキサー
５３ ローパスフィルタ
５４ 可変増幅器
６０ 受信チューナモジュール
６１ デジタル復調ＩＣ
７０ 携帯端末
７１ アンテナ
７２ 表示装置
【技術分野】
【０００１】
本発明は、設定された目標周波数のクロックを出力するＰＬＬ回路に関する。
【背景技術】
【０００２】
携帯電話に代表される移動体通信は著しい発達を遂げた。移動体通信においては、その用途から、小型化、低消費電力化が非常に重要であり、移動体通信機で使用されている無線回路の小型化、低消費電力化は重要な課題である。
【０００３】
無線回路の１つであるＰＬＬ［Phase Locked Loop］シンセサイザは移動体通信では必須と言っても過言ではないほど、幅広く使用されており、これらの小型化や低消費電力化も例外なく重要である。また近年、デジタルＴＶを携帯端末で受信するためのチューナＩＣの開発が盛んになってきた。デジタルＴＶ放送を受信するためには、ＵＨＦ帯（400MHz〜900MHz）をカバーする必要があり、非常に広帯域な回路設計が求められる。
【０００４】
ＰＬＬシンセサイザでＵＨＦ帯をカバーするにはＰＬＬの構成要素であるＶＣＯ［Voltage Controlled Oscillators：電圧制御発振器］の広帯域化が求められる。しかし、１つのＶＣＯでＵＨＦ帯全てをカバーすることは非常に困難であるため、適応する発振周波数の範囲が互いに異なる複数のＶＣＯ特性を用意しておき、出力させたいクロックの周波数（目標周波数）に応じて、適宜切替える手法が一般的である。
【０００５】
なおＶＣＯ特性の切替の要否を判断する手法としては、特許文献１に記載されているように、サンプリングされた制御電圧が、所定の許容範囲を逸脱しているか否かの判別を実行するものが挙げられる。つまり目標周波数のクロック出力が実現されているときに制御電圧が許容範囲に入っていれば、現状のＶＣＯ特性は適切である（許容範囲に入っていなければ、不適切なために切替えが必要）とするものである。
【０００６】
この手法によれば、各ＶＣＯ特性に共通して適応する制御電圧の範囲を許容範囲としておくことで、目標周波数が変動した場合でも、適切なＶＣＯ特性が自動的に採用されることとなる。
【特許文献１】特開２０００−４１５６号公報
【特許文献２】特開２００５−２９５２７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
目標周波数が切替えられた直後（過渡状態時）は、ＶＣＯの出力周波数を制御するための制御電圧が大きく変動する。そのため上述した手法にて、ＶＣＯ特性の切替の要否を判断するにあたっては、このような電圧変動を考慮する必要がある。
【０００８】
しかし制御電圧が許容範囲を逸脱しているか否かの判別を、例えば特許文献１に記載のように、許容範囲を逸脱していると判定された時間が所定の時間以上連続しているか否かを判断することで実行する場合、かかる判別に要する時間は比較的長く（少なくとも、過渡状態である時間の倍以上に）なると考えられる。過渡状態によって制御電圧が大きく変動する期間では、許容範囲を逸脱した状態が連続しないことから、判別可能となるのは、過渡状態の収束後から更に所定の時間を経過した後となるためである。
【０００９】
そのためこのような判別手法によれば、ＶＣＯ特性の切替を高速に実行することが難しくなり、これに関連する処理の高速応答が難しくなる。例えば、ＴＶチューナに上記のＰＬＬ回路を用いた場合、目標周波数の切替直後に画像の乱れが生じる可能性がある。なお特許文献２に記載のものでは、回路や制御が非常に複雑になり、ロックアップタイムも大きくなると考えられる。
【００１０】
そこで本発明は上述の問題点に鑑み、目標周波数の変更に応じて、制御電圧が所定の許容範囲内に収まるようにＶＣＯ特性が切り替えられるものであって、かかる切替を極力早いタイミングで実行し得るＰＬＬ回路の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために本発明に係るＰＬＬ回路は、制御電圧と発振周波数の関係を定めるＶＣＯ特性が、複数種類のうちから切替可能に設定され、制御電圧に応じた周波数のクロックを出力クロックとして発生させる電圧制御発振部と、所定の基準クロックと前記出力クロックとの位相差に応じた誤差電圧を発生させ、前記電圧制御発振部に前記制御電圧として出力する位相比較器と、前記制御電圧をサンプリングして所定の許容範囲と比較し、該比較結果に応じて前記切替を行う、ＶＣＯ切替部と、を備え、前記出力クロックを、現時点で目標周波数に設定されている周波数に調整して、外部に出力するＰＬＬ回路であって、前記目標周波数を切替える目標周波数切替部を備えているとともに、前記サンプリングのタイミングは、前記目標周波数が切り替えられた時から、予め定められた時間である第１時間が経過したタイミングとされている構成（第１の構成）とする。
【００１２】
本構成によれば、制御電圧と許容範囲との比較結果に応じて、ＶＣＯ特性を切替させることができる。そのため、制御電圧が許容範囲内に収まるようにＶＣＯ特性を切り替えさせることが、容易に実現可能となる。
【００１３】
またこの場合の制御電圧をサンプリングするタイミングは、目標周波数が切り替えられた時から予め定められた時間（第１時間）が経過したタイミングとなっている。そのため制御電圧の状況を所定時間連続して監視する必要がなく、かかるタイミング（瞬間）で制御電圧をラッチするだけで、ＶＣＯ特性の切替の要否を判別することでき、ひいては、ＶＣＯ特性の切替を極力早いタイミングで実行することが可能となる。
【００１４】
なお第１時間としては、目標周波数が切り替えられたときの過度状態が収束する時間（或いは、これにある程度の余裕を付加した時間）を採用しておくことにより、ＶＣＯ特性の切替の要否判断を精度良く実行することが可能である。
【００１５】
また上記第１の構成において、前記複数のＶＣＯ特性は、ＶＣＯ（１）、ＶＣＯ（２）、・・・、ＶＣＯ（Ｎ）（Ｎ≧２とする）の各ＶＣＯ特性からなり、ＶＣＯ（ｋ）（1≦ｋ≦Ｎとする）は、前記許容範囲内で制御電圧が変動することによって、周波数がｆｓ（ｋ）からｆｅ（ｋ）までの範囲で連続的に変動する特性であるとともに、ｆｓ（ｋ）＜ｆｅ（ｋ）、ｆｓ（ｋ）＜ｆｓ（ｋ＋１）、ｆｅ（ｋ）＜ｆｅ（ｋ＋１）、およびｆｅ（ｋ）≧ｆｓ（ｋ＋１）の各条件を満たしており、前記ＶＣＯ切替部は、現状のＶＣＯ特性がＶＣＯ（ｋ）である場合において、前記サンプリングされた電圧が前記許容範囲の上限を超えているときは、ＶＣＯ特性をＶＣＯ（ｋ＋１）に切替える一方、前記サンプリングされた電圧が前記許容範囲の下限を下回っているときは、ＶＣＯ特性をＶＣＯ（ｋ−１）に切替える構成（第２の構成）としても良い。
【００１６】
本構成によれば、ＶＣＯ（１）からＶＣＯ（Ｎ）までのＶＣＯ特性が適宜切り替えられることにより、目標周波数がｆｓ（１）からｆｅ（Ｎ）までの範囲のどの値に変動しても、制御電圧を許容範囲内に収めることが可能となる。またサンプリングされた制御電圧が許容範囲を逸脱している場合に、制御電圧が許容範囲に近づくように、ＶＣＯ特性を切り替えることが可能となる。
【００１７】
また上記第１または第２の構成において、前記第１時間は、前記目標周波数が切り替えられてから、該切替えにより生じる前記制御電圧の過渡状態が所定状態に収束するまでの時間よりも、長い時間として予め定められている構成（第３の構成）としても良い。
【００１８】
本構成によれば、過渡状態が少なくとも所定状態にまで収束した段階で、制御電圧がサンプリングされることとなる。そのため、ＶＣＯ特性の切替の要否判断を精度良く実行することが可能となる。
【００１９】
また上記第１から第３の何れかの構成において、前記ＶＣＯ切替部は、前記目標周波数が切り替えられたときに、前記サンプリングを複数回行う構成（第４の構成）としても良い。本構成によれば、サンプリングを１度だけ行うものに比べて、ＶＣＯ特性の切替の要否判断をより精度良く実行することが可能となる。
【００２０】
また上記第４の構成において、前記ＶＣＯ切替部は、前記複数回のサンプリングがなされる毎に、該サンプリングされた電圧と前記許容範囲とを比較し、該比較結果に応じて、前記ＶＣＯ特性の切替えを行うものであるとともに、ヒステリシス特性を有しており、該ヒステリシス特性は、該ＶＣＯ特性の切替えがなされた後に、更に該比較がなされた場合においては、前記サンプリングされた電圧が前記許容範囲から逸脱していても、その逸脱量が所定量以下に留まっている限り、前記ＶＣＯ特性の切替えを行わないようにするものである構成（第５の構成）としても良い。
【００２１】
本構成によれば、例えば少しの外乱等により、制御電圧が、許容範囲の閾値近傍で僅かにブレるような場合であっても、ＶＣＯ特性がむやみに切り替えられるという不具合を回避することができる。
【００２２】
また上記第１から第５の何れかの構成において、前記ＶＣＯ切替部は、前記目標周波数が切り替えられたとき、前記サンプリングの実行に先立ち、前記ＶＣＯ特性を、該切替後の目標周波数に対応するものとして予め定められているものに切替える構成（第６の構成）としても良い。本構成によれば、目標周波数が切り替えられたときに、現状において最適であると推測されるＶＣＯ特性に素早く切り替えることが可能となる。
【００２３】
また上記第１から第６の構成に係るＰＬＬ回路が用いられた構成（第７の構成）の受信チューナＩＣ（チューナ機能を備えたＩＣチップ）であれば、上記構成における利点を活かしつつ、チューナとしての機能を発揮させることができる。
【００２４】
また上記受信チューナＩＣは、第７の構成に係る受信チューナＩＣが用いられた構成（第８の構成）の受信チューナモジュール（チューナ機能を備えたモジュール）や、この受信チューナモジュールが用いられた構成（第９の構成）の携帯端末などに応用可能である。
【発明の効果】
【００２５】
上述の通り、本発明に係るＰＬＬ回路によれば、制御電圧と許容範囲との比較結果に応じて、ＶＣＯ特性を切替させることができる。そのため、制御電圧が許容範囲内に収まるようにＶＣＯ特性を切り替えさせることが、容易に実現可能となる。
【００２６】
またこの場合の制御電圧をサンプリングするタイミングは、目標周波数が切り替えられた時から予め定められた時間（第１時間）が経過したタイミングとなっている。そのため制御電圧の状況を所定時間連続して監視する必要がなく、かかるタイミング（瞬間）で制御電圧をラッチするだけで、ＶＣＯ特性の切替の要否を判別することでき、ひいては、ＶＣＯ特性の切替を極力早いタイミングで実行することが可能となる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施形態について、図１に示す構成のＰＬＬ回路を挙げて、以下に説明する。本図のようにＰＬＬ回路１は、可変分周器１１、基準信号発生装置１２、位相比較器１３、チャージポンプ１４、ループフィルタ１５、電圧制御発振部１６、制御部１７、ラッチ信号出力回路１８、タイマー１９、ＶＣＯ切替器２０、設定情報入力端子２１、およびクロック出力端子２２などを備えている。
【００２８】
可変分周器１１は、電圧制御発振部１６からフィードバックされる電圧（出力クロック信号）に対して分周処理を施し、これを比較クロック信号として位相比較器１３に出力する。またこの分周処理における分周比は切替自在となっており、制御部１７からの指示に応じて切替るようになっている。なお可変分周器１１に相当する装置は、ＰＬＬ回路におけるループ中の別の位置に配置されていてもよく、また複数配置されていても良い。
【００２９】
基準信号発生装置１２は、例えば周波数固定の発振器などを備えており、所定周波数のクロック信号（基準クロック信号）を生成して、位相比較器１３に出力する。
【００３０】
位相比較器１３は、前段側から入力される比較クロック信号と基準クロック信号との位相比較を行い、この位相差成分を位相差信号（誤差電圧）として後段に出力する。この位相差信号は、チャージポンプ１４およびループフィルタ１５を経て、電圧制御発振部１６に出力クロック信号を出力させるための制御電圧として用いられる。
【００３１】
電圧制御発振部１６は、ループフィルタ１５側から入力される制御電圧に応じた周波数のクロック信号（出力クロック信号）を生成させ、クロック出力端子２２を介して外部に出力する。また後述するように、電圧制御発振部１６は、制御電圧と発振周波数（出力クロック信号の周波数）との関係を定める特性（以下、「ＶＣＯ特性」と称する）が複数種類用意されており、そのうちの何れかが切替可能に適用されるものとなっている。電圧制御発振部１６の構成については、改めて説明する。
【００３２】
制御部１７は、ＰＬＬ回路１においてなされる各種処理を制御する。また制御部１７は、外部から設定情報入力端子２１を介して、出力クロックの目標とする周波数（目標周波数）を設定するための情報（周波数設定情報）を受取り、処理に反映させることができるものとなっている。
【００３３】
ラッチ信号出力部１８は、タイマー１９を用いて、ＶＣＯ切替器２０が制御電圧をラッチするタイミングを定める信号（ラッチ信号）を生成し、ＶＣＯ切替器２０に出力する。なおラッチ信号を生成するための処理の内容については、改めて説明する。
【００３４】
ＶＣＯ切替器２０は、ループフィルタ１５から電圧制御発振部１６に出力される制御電圧をサンプリング（ラッチして、その値を検出）し、このサンプリング結果に応じて、電圧制御発振部１６におけるＶＣＯ特性を切替える役割を果たす。なおＶＣＯ切替器２０が行う処理の内容については、改めて詳しく説明する。
【００３５】
設定情報入力端子２１およびクロック出力端子２２は、ＰＬＬ回路１の内部と外部との信号の入出力を実現するための端子として備えられている。なお設定情報入力端子２１には、周波数設定情報が入力されるようになっている一方、クロック出力端子２２からは、電圧制御発振部１６によって生成されたクロック信号（出力クロック）が出力されるようになっている。
【００３６】
ここで先述したＶＣＯ切替器２０の構成内容の一例について、図２を参照しながら説明する。本図に示すようにＶＣＯ切替器２０は、コンパレータ（３１ａ、３１ｂ）、ラッチ回路（３２ａ、３２ｂ）、およびＵＰ／ＤＷカウンタ３３などを有している。
【００３７】
コンパレータ３１ａは、反転入力端子には、ループフィルタ１５から出力される制御電圧が入力される一方、非反転入力端子には、所定の上限電圧が入力され、両入力の比較結果を出力する。またコンパレータ３１ｂは、反転入力端子には、ループフィルタ１５から出力される制御電圧が入力される一方、非反転入力端子には、所定の下限電圧が入力され、両入力の比較結果を出力する。なおここでの上限電圧および下限電圧は、後述する許容範囲の上限および下限に相当する電圧のことである。
【００３８】
ラッチ回路３２ａは、ラッチ信号出力部１８から出力されるラッチ信号を受取り、このラッチ信号により特定されるタイミングでコンパレータ３１ａの出力をラッチする。またラッチ回路３２ｂは、ラッチ信号出力部１８から出力されるラッチ信号を受取り、このラッチ信号により特定されるタイミングでコンパレータ３１ｂの出力をラッチする。
【００３９】
ＵＰ／ＤＷカウンタ３３は、ラッチ回路（３２ａ、３２ｂ）によりラッチされた情報を受取り、これに応じて電圧制御発振部１６におけるＶＣＯ特性を切り替えるための信号（切替信号）を生成し、電圧制御発振部１６に出力する。
【００４０】
次に先述した電圧制御発振部１６の構成内容の一例について、図３を参照しながら説明する。本図に示すように電圧制御発振部１６は、スイッチ４１、および第１ＶＣＯ〜第４ＶＣＯ（４２ａ〜４２ｄ）の各ＶＣＯなどを備えている。
【００４１】
スイッチ４１は、入力側端子を、４個の出力側端子のうちの何れかに、切替自在に接続させる。またこの切替は、ＶＣＯ切替器２０から出力される切替信号に応じて実行されるようになっている。
【００４２】
第１ＶＣＯから第４ＶＣＯ（４２ａ〜４２ｄ）の各ＶＣＯは、互いに異なるＶＣＯ特性を有するＶＣＯであり、前段から入力される制御電圧に応じた周波数で発振し、出力クロック信号を生成する。なおこれらのＶＣＯ（４２ａ〜４２ｄ）におけるＶＣＯ特性について、図４のグラフを参照しながら説明する。
【００４３】
本図では、第１ＶＣＯ４２ａ〜第４ＶＣＯ４２ｄのＶＣＯ特性を、ＶＣＯ（１）〜ＶＣＯ（４）として示している。第１ＶＣＯ４２ａは、入力される制御電圧がＶ１（下限電圧）からＶ２（上限電圧）まで変動することで、出力クロックの周波数は、ｆｓ（１）からｆｅ（１）まで連続的に変動する。また第２ＶＣＯ４２ｂは、入力される制御電圧がＶ１からＶ２まで変動することで、出力クロックの周波数は、ｆｓ（２）からｆｅ（２）まで連続的に変動する。また第３ＶＣＯ４２ｃは、入力される制御電圧がＶ１からＶ２まで変動することで、出力クロックの周波数は、ｆｓ（３）からｆｅ（３）まで連続的に変動する。また第４ＶＣＯ４２ｄは、入力される制御電圧がＶ１からＶ２まで変動することで、出力クロックの周波数は、ｆｓ（４）からｆｅ（４）まで連続的に変動する。
【００４４】
また各ＶＣＯ特性においては、図４のグラフに示す通り、
ｆｓ（ｋ）＜ｆｅ（ｋ）（ただし、１≦ｋ≦４）
ｆｓ（ｋ）＜ｆｓ（ｋ＋１）（ただし、１≦ｋ≦３）
ｆｅ（ｋ）＜ｆｅ（ｋ＋１）（ただし、１≦ｋ≦３）
ｆｅ（ｋ）≧ｆｓ（ｋ＋１）（ただし、１≦ｋ≦３）
の各条件が満たされている。そのため電圧制御発振部１６によれば、目標周波数がｆｓ（１）からｆｅ（４）までの範囲どの値に変動しても、これに応じてＶＣＯ特性が切り替えられることにより、制御電圧をＶ１からＶ２までの範囲に収めることが可能となっている。
【００４５】
なお電圧制御発振部１６の構成としては、このようなものの他、例えば図５に示すもの等としても良い。この例の場合は、切替信号によって、２つの可変容量コンデンサ４５の各々の接地／非接地を、スイッチ４６により切替えることが可能となっている。また制御電圧に応じて、可変容量コンデンサ４５の容量が変化するようになっている。かかる構成により、コイル４４と可変容量コンデンサ４５によるＬＣ共振回路の共振周波数を変更し、出力クロックの周波数を調節することとする。
【００４６】
なおこの例の場合は、２個の可変容量コンデンサ４５のそれぞれについて接地／非接地を切替えることができるので、ＶＣＯ特性を２2＝４通りに切替えることができる。またここでは、切替信号によってＬＣ共振回路でのキャパシタンスを変更するようにしているが、インダクタンスを変更することで共振周波数を調整できるものとしても良い。また可変容量コンデンサを更に追加することで、ＶＣＯ特性の種類を増やすことも可能である。
【００４７】
以上に説明した構成のＰＬＬ回路によれば、例えばユーザや外部装置から周波数設定情報が入力されると、これに応じて目標周波数が切替る（つまり、可変分周器１１における分周比が変更される）こととなる。その後、ＰＬＬ回路の作用によって、出力クロックの周波数が目標周波数となるように調整され、この出力クロックが外部に出力される。これにより、ＰＬＬ回路から所望周波数のクロックを取り出すことがかのうとなっている。
【００４８】
次に、先述した電圧制御発振部１６におけるＶＣＯ特性の切替処理について、図６のフローチャートを参照しながら以下に説明する。
【００４９】
制御部１７は、出力クロックの周波数を変更させるための周波数設定情報が外部から入力されたか、換言すれば、目標とする出力クロックの周波数（目標周波数）が変更されたか否かを監視している（ステップＳ１１）。そして変更が有ったときは（ステップＳ１１のＹ）、可変分周器１１における分周比を変更させることで目標周波数を切り替えるとともに（ステップＳ１２）、電圧制御発振部１６のＶＣＯ特性を、目標周波数に対応した初期状態に設定する（ステップＳ１３）。なおこの設定は、制御部１７が直接ＶＣＯ特性を切替えることで実行しても良く、ＶＣＯ切替器２０にＶＣＯ特性を切替させることで実行しても良い。
【００５０】
この初期状態は、目標周波数のクロックを出力している状態で制御電圧が許容範囲に収まると想定されるものが、予め定められているものである。各ＶＣＯ特性が図４に示すようなものである場合、初期状態は、例えば図７に示すようなものとなる。この場合、仮に目標周波数が図４中のＡであった場合、これに対応する初期状態はＶＣＯ（３）となる。
【００５１】
以上までの処理により、目標周波数の変更が有った場合でも、新たな目標周波数に適すると考えられるＶＣＯ特性（初期状態）が自動的に設定され、通常であれば、出力クロックを目標周波数に調整しながらも、制御電圧を許容範囲内に収めることができる。しかし例えば外乱などの種々の要因により何らかの誤差が生じたり、各ＶＣＯ特性が本来の特性からズレたりしたときに、制御電圧が許容範囲内に収まらないことが考えられる。こうなると、上述の初期状態に設定された状態では適切なＶＣＯ特性が設定されておらず、このままでは安定した周波数の出力が得られなくなるおそれがある。
【００５２】
そこで以下に具体的に説明するように、制御電圧をサンプリングし、その結果に基づいて制御電圧が許容範囲内に収まるように、ＶＣＯ特性を調整することとする。まず制御部１７は、ステップＳ１２、Ｓ１３の処理とともに、ラッチ信号出力部１８に対して、目標周波数の変更がなされたことを通知する（ステップＳ１４）。
【００５３】
一方、ラッチ信号出力部１８は、制御部１７から目標周波数の変更があった旨の通知（ステップＳ１４の処理による通知）がなされたか否かを監視している（ステップＳ２１）。そしてかかる通知があった場合は（ステップＳ２１のＹ）、ラッチのタイミングを示すラッチ信号を発生させ、ＶＣＯ切替器２０に出力することとする（ステップＳ２２）。
【００５４】
ＶＣＯ切替器２０は、このラッチ信号に基づいて、制御電圧をラッチするタイミングを監視しており（ステップＳ３１）、かかるタイミングが到来した時に、必要に応じて（制御電圧が許容範囲内に入っていない場合に）、電圧制御発振部１６のＶＣＯ特性を切替えることとする（ステップＳ３２）。
【００５５】
より具体的には、ラッチ信号により特定されるタイミングにおいて制御電圧をラッチし、この値を上限電圧および下限電圧（つまり許容範囲）と比較する。そしてこの比較結果を、電圧制御発振部１６に出力する。これにより電圧制御発振部１６は、ラッチされた制御電圧が上限電圧を超えていれば、現状より１ランクだけ制御電圧が小さくなるＶＣＯ特性に切替える（ＶＣＯ（ｋ）からＶＣＯ（ｋ＋１）に切替える）こととし、逆に下限電圧を下回っていれば、現状より１ランクだけ制御電圧が大きくなるＶＣＯ特性に切替える（ＶＣＯ（ｋ）からＶＣＯ（ｋ−１）に切替える）こととする。なお制御電圧が下限電圧と上限電圧の間（許容範囲内）に収まっていれば、現状のＶＣＯ特性をそのまま維持することとする。
【００５６】
以上に説明した一連の処理により、出力クロックを目標周波数としつつ、制御電圧を許容範囲内に収めることが可能となる。特に目標周波数の切替後、電圧制御発振部１６のＶＣＯ特性は先ず初期状態のものに切り替えられるが、この初期状態にて制御電圧が許容範囲から逸脱していた場合であっても、その後に許容範囲内に収まるよう修正される。
【００５７】
ここで上述したステップＳ２２の処理における、ラッチ信号の生成過程について説明する。目標周波数が切替わった直後、つまり、可変分周器１１の分周比が切替った直後は、制御電圧は直ちに一定の値に落ち着くのではなく、過渡現象が現れることが分かっている。図８は、この様子を示している。なお横軸は、目標周波数が切替わった時からの経過時間を、縦軸は制御電圧を、それぞれ表している。
【００５８】
本図に示すように制御電圧は、切替後のしばらくは、過渡状態（ロックアップタイム）のために電圧値のブレが見られるが、一定時間後（図中の破線部）以降になるとブレは殆どなくなり、実用上は安定状態とみなすことができる。なおこの安定状態とみなせるか否かの判断基準は、過渡状態が所定の状態にまで収束しているか（例えば、制御電圧の振幅の変動が、所定の範囲内に収まっているか）により定めることが可能である。
【００５９】
そこで上述したラッチ信号出力部１８は、この安定状態に十分入っているものとして予め定められているタイミング（例えば図８中のＡ点）を示すように、ラッチ信号を発生させることとする。一例としては、一般的にＰＬＬ回路のロックアップタイムは300ms程度であるから、これにバラツキ等を考慮して２割程度の余裕を加え、切替後から360msが経過する時を、かかるタイミングとして採用する。
【００６０】
以上により、このようなラッチ信号によって特定されるタイミングにて、制御電圧がサンプリングされることとなる。そのため、制御電圧が過渡状態のときにサンプリングされることがなく、目標周波数の切替後における制御電圧を精度良く検出することが可能となっている。その結果、電圧制御発振部１６におけるＶＣＯ特性の切替も、極力正確に実行することが可能となっている。
【００６１】
またＶＣＯ特性の切替の要否判断にあたっては、制御電圧をラッチさせるタイミングが予め定められており、このラッチされた制御電圧のみについて、許容範囲内に収まっているか否かを判別すれば良いものとなっている。そのため、例えば制御電圧の過渡状態が治まるタイミングをその都度判断するものに比べて処理負担が軽減され、より高速な処理が実現容易となっている。
【００６２】
なお制御電圧をラッチさせるタイミングとして、複数のタイミングが設定されていても良い。例えば図８におけるＡ点以降、ラッチを行わせるタイミングとして、予め幾つかのタイミングを設定しておく。このようにすれば、制御電圧に対する比較判定の正確性を、更に向上させることが可能となる。
【００６３】
またこのようにして制御電圧を複数回ラッチし、それぞれについて制御電圧が許容範囲内に収まっているか否かを判断するものとする場合、ＶＣＯ切替器におけるコンパレータ（３１ａ、３１ｂ）に、図９のグラフに示すようなヒステリシス特性を持たせるようにしても良い。かかるコンパレータによれば、入力電圧が図９のｂ点に達して出力電圧がＨレベルとなった後、入力電圧がブレて僅かに小さいとなっても、図９のａ点にまで下がらない限り出力電圧は変動しない。
【００６４】
そのため、仮に少しの外乱によって、入力電圧が閾値付近（ｂ点の近傍）でブレる状況となっても、出力電圧がＨレベルとＬレベルを繰り返し不安定となる不具合を回避することが可能となる。すなわち当該ヒステリシス特性によれば、ＶＣＯ特性の切替えがなされた後に、更に制御電圧がサンプリングされて許容範囲と比較された場合、このサンプリングされた電圧が許容範囲から逸脱していても、その逸脱量が所定量以下に留まっている限り、ＶＣＯ特性の切替えがなされないようになっている。
【００６５】
また、以上までに説明したＰＬＬ回路１は、種々の電子部品や電子機器に応用可能である。ここでＰＬＬ回路１を用いて構成されたチューナ装置の一例について、その構成を図１０に示す。当該チューナ装置は、ＩＣチップ化されたもの（受信チューナＩＣ）として構成されている。
【００６６】
この受信チューナＩＣ５０は、ＰＬＬ回路１の他、低雑音増幅器５１、ミキサー５２、ローパスフィルタ５３、および可変増幅器５４などを備えている。受信チューナＩＣ５０によれば、低雑音増幅器５１から出力される受信信号と、ＰＬＬ回路１から出力される出力クロック信号が、ミキサー５２に入力される。そしてミキサー５２から出力される信号は、ローパスフィルタ５３を経た後に可変増幅器５４に入力され、所定の増幅率で増幅されて外部に出力される。なおチューナの構成や処理内容自体は公知であるため、その詳細な説明は省略する。
【００６７】
また受信チューナＩＣ５０を用いた受信チューナモジュールの一例について、その構成を図１１に示す。この受信チューナモジュール６０は、受信チューナＩＣ５０の他に、デジタル復調ＩＣ６１を備えている。これにより、アナログ形式の受信信号は受信チューナＩＣ５０によって選局処理が施され、デジタル復調ＩＣ６１に伝送される。そしてデジタル復調ＩＣ６１においてデジタル信号に復調され、外部に出力されることとなる。
【００６８】
また更に、受信チューナモジュール６０を用いた電子機器として、例えば図１２に示す構成の携帯端末（例えば、テレビ放送受信機能付きの携帯電話機）が挙げられる。この携帯端末７０は受信チューナモジュール６０の他に、アンテナ７１や表示装置７２を備えている。これにより携帯端末７０では、アンテナ７１により放送信号などが受信されるとともに、映像情報を含むデジタル信号が生成され、このデジタル信号に基づいた映像を表示させることが可能となっている。
【００６９】
以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではなく、本発明の主旨を逸脱しない限り、種々の改変が可能である。
【産業上の利用可能性】
【００７０】
本発明は、チューナ装置を用いる通信分野などにおいて利用可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態に係るＰＬＬ回路の構成図である。
【図２】本発明の実施形態に係るＶＣＯ切替器の構成図である。
【図３】本発明の実施形態に係る電圧制御発振部の構成図である。
【図４】電圧制御発振部におけるＶＣＯ特性を示すグラフである。
【図５】本発明の実施形態に係る、別の電圧制御発振部の構成図である。
【図６】ＶＣＯ特性の切替処理に関する流れ図である。
【図７】ＶＣＯ特性の初期設定に関する説明図である。
【図８】過渡状態における制御電圧の状態に関する説明図である。
【図９】コンパレータにおけるヒステリシス特性に関する説明図である。
【図１０】本発明の実施形態に係る受信チューナＩＣの構成図である。
【図１１】本発明の実施形態に係る受信チューナモジュールの構成図である。
【図１２】本発明の実施形態に係る携帯端末の構成図である。
【符号の説明】
【００７２】
１ ＰＬＬ回路
１１ 可変分周器
１２ 基準信号発生装置
１３ 位相比較器
１４ チャージポンプ
１５ ループフィルタ
１６ 電圧制御発振部
１７ 制御部
１８ ラッチ信号出力部
１９ タイマー
２０ ＶＣＯ切替器
２１ 設定情報入力端子
２２ クロック出力端子
３１ａ、３１ｂ コンパレータ（電圧比較器）
３２ａ、３２ｂ ラッチ回路
３３ ＵＰ／ＤＷカウンタ
４１ スイッチ
４２ａ〜４２ｄ ＶＣＯ
４４ コイル
４５ 可変容量コンデンサ
４６ スイッチ
５０ 受信チューナＩＣ
５１ 低雑音増幅器
５２ ミキサー
５３ ローパスフィルタ
５４ 可変増幅器
６０ 受信チューナモジュール
６１ デジタル復調ＩＣ
７０ 携帯端末
７１ アンテナ
７２ 表示装置
【特許請求の範囲】
【請求項１】
制御電圧と発振周波数の関係を定めるＶＣＯ特性が、複数種類のうちから切替可能に設定され、制御電圧に応じた周波数のクロックを出力クロックとして発生させる電圧制御発振部と、
所定の基準クロックと前記出力クロックとの位相差に応じた誤差電圧を発生させ、前記電圧制御発振部に前記制御電圧として出力する位相比較器と、
前記制御電圧をサンプリングして所定の許容範囲と比較し、該比較結果に応じて前記切替を行う、ＶＣＯ切替部と、を備え、
前記出力クロックを、現時点で目標周波数に設定されている周波数に調整して、外部に出力するＰＬＬ回路であって、
前記目標周波数を切替える目標周波数切替部を備えているとともに、
前記サンプリングのタイミングは、
前記目標周波数が切り替えられた時から、予め定められた時間である第１時間が経過したタイミングとされていることを特徴とするＰＬＬ回路。
【請求項２】
前記複数のＶＣＯ特性は、
ＶＣＯ（１）、ＶＣＯ（２）、・・・、ＶＣＯ（Ｎ）（Ｎ≧２とする）の各ＶＣＯ特性からなり、
ＶＣＯ（ｋ）（1≦ｋ≦Ｎとする）は、
前記許容範囲内で制御電圧が変動することによって、周波数がｆｓ（ｋ）からｆｅ（ｋ）までの範囲で連続的に変動する特性であるとともに、
ｆｓ（ｋ）＜ｆｅ（ｋ）、ｆｓ（ｋ）＜ｆｓ（ｋ＋１）、ｆｅ（ｋ）＜ｆｅ（ｋ＋１）、およびｆｅ（ｋ）≧ｆｓ（ｋ＋１）の各条件を満たしており、
前記ＶＣＯ切替部は、現状のＶＣＯ特性がＶＣＯ（ｋ）である場合において、
前記サンプリングされた電圧が前記許容範囲の上限を超えているときは、ＶＣＯ特性をＶＣＯ（ｋ＋１）に切替える一方、
前記サンプリングされた電圧が前記許容範囲の下限を下回っているときは、ＶＣＯ特性をＶＣＯ（ｋ−１）に切替えることを特徴とする請求項１に記載のＰＬＬ回路。
【請求項３】
前記第１時間は、
前記目標周波数が切り替えられてから、該切替えにより生じる前記制御電圧の過渡状態が所定状態に収束するまでの時間よりも、長い時間として予め定められていることを特徴とする請求項１または請求項２に記載のＰＬＬ回路。
【請求項４】
前記ＶＣＯ切替部は、
前記目標周波数が切り替えられたときに、前記サンプリングを複数回行うことを特徴とする請求項１から請求項３の何れかに記載のＰＬＬ回路。
【請求項５】
前記ＶＣＯ切替部は、
前記複数回のサンプリングがなされる毎に、該サンプリングされた電圧と前記許容範囲とを比較し、該比較結果に応じて、前記ＶＣＯ特性の切替えを行うものであるとともに、ヒステリシス特性を有しており、
該ヒステリシス特性は、
該ＶＣＯ特性の切替えがなされた後に、更に該比較がなされた場合においては、
前記サンプリングされた電圧が前記許容範囲から逸脱していても、その逸脱量が所定量以下に留まっている限り、前記ＶＣＯ特性の切替えを行わないようにするものであることを特徴とする請求項４に記載のＰＬＬ回路。
【請求項６】
前記ＶＣＯ切替部は、
前記目標周波数が切り替えられたとき、
前記サンプリングの実行に先立ち、前記ＶＣＯ特性を、該切替後の目標周波数に対応するものとして予め定められているものに切替えることを特徴とする請求項１から請求項５の何れかに記載のＰＬＬ回路。
【請求項７】
請求項１から請求項６の何れかに記載のＰＬＬ回路が用いられたことを特徴とする受信チューナＩＣ。
【請求項８】
請求項７に記載の受信チューナＩＣが用いられたことを特徴とする受信チューナモジュール。
【請求項９】
請求項８に記載の受信チューナモジュールが用いられたことを特徴とする携帯端末。
【請求項１】
制御電圧と発振周波数の関係を定めるＶＣＯ特性が、複数種類のうちから切替可能に設定され、制御電圧に応じた周波数のクロックを出力クロックとして発生させる電圧制御発振部と、
所定の基準クロックと前記出力クロックとの位相差に応じた誤差電圧を発生させ、前記電圧制御発振部に前記制御電圧として出力する位相比較器と、
前記制御電圧をサンプリングして所定の許容範囲と比較し、該比較結果に応じて前記切替を行う、ＶＣＯ切替部と、を備え、
前記出力クロックを、現時点で目標周波数に設定されている周波数に調整して、外部に出力するＰＬＬ回路であって、
前記目標周波数を切替える目標周波数切替部を備えているとともに、
前記サンプリングのタイミングは、
前記目標周波数が切り替えられた時から、予め定められた時間である第１時間が経過したタイミングとされていることを特徴とするＰＬＬ回路。
【請求項２】
前記複数のＶＣＯ特性は、
ＶＣＯ（１）、ＶＣＯ（２）、・・・、ＶＣＯ（Ｎ）（Ｎ≧２とする）の各ＶＣＯ特性からなり、
ＶＣＯ（ｋ）（1≦ｋ≦Ｎとする）は、
前記許容範囲内で制御電圧が変動することによって、周波数がｆｓ（ｋ）からｆｅ（ｋ）までの範囲で連続的に変動する特性であるとともに、
ｆｓ（ｋ）＜ｆｅ（ｋ）、ｆｓ（ｋ）＜ｆｓ（ｋ＋１）、ｆｅ（ｋ）＜ｆｅ（ｋ＋１）、およびｆｅ（ｋ）≧ｆｓ（ｋ＋１）の各条件を満たしており、
前記ＶＣＯ切替部は、現状のＶＣＯ特性がＶＣＯ（ｋ）である場合において、
前記サンプリングされた電圧が前記許容範囲の上限を超えているときは、ＶＣＯ特性をＶＣＯ（ｋ＋１）に切替える一方、
前記サンプリングされた電圧が前記許容範囲の下限を下回っているときは、ＶＣＯ特性をＶＣＯ（ｋ−１）に切替えることを特徴とする請求項１に記載のＰＬＬ回路。
【請求項３】
前記第１時間は、
前記目標周波数が切り替えられてから、該切替えにより生じる前記制御電圧の過渡状態が所定状態に収束するまでの時間よりも、長い時間として予め定められていることを特徴とする請求項１または請求項２に記載のＰＬＬ回路。
【請求項４】
前記ＶＣＯ切替部は、
前記目標周波数が切り替えられたときに、前記サンプリングを複数回行うことを特徴とする請求項１から請求項３の何れかに記載のＰＬＬ回路。
【請求項５】
前記ＶＣＯ切替部は、
前記複数回のサンプリングがなされる毎に、該サンプリングされた電圧と前記許容範囲とを比較し、該比較結果に応じて、前記ＶＣＯ特性の切替えを行うものであるとともに、ヒステリシス特性を有しており、
該ヒステリシス特性は、
該ＶＣＯ特性の切替えがなされた後に、更に該比較がなされた場合においては、
前記サンプリングされた電圧が前記許容範囲から逸脱していても、その逸脱量が所定量以下に留まっている限り、前記ＶＣＯ特性の切替えを行わないようにするものであることを特徴とする請求項４に記載のＰＬＬ回路。
【請求項６】
前記ＶＣＯ切替部は、
前記目標周波数が切り替えられたとき、
前記サンプリングの実行に先立ち、前記ＶＣＯ特性を、該切替後の目標周波数に対応するものとして予め定められているものに切替えることを特徴とする請求項１から請求項５の何れかに記載のＰＬＬ回路。
【請求項７】
請求項１から請求項６の何れかに記載のＰＬＬ回路が用いられたことを特徴とする受信チューナＩＣ。
【請求項８】
請求項７に記載の受信チューナＩＣが用いられたことを特徴とする受信チューナモジュール。
【請求項９】
請求項８に記載の受信チューナモジュールが用いられたことを特徴とする携帯端末。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００８−２７１２９１（Ｐ２００８−２７１２９１Ａ）
【公開日】平成２０年１１月６日（２００８．１１．６）
【国際特許分類】
【出願番号】特願２００７−１１２７５９（Ｐ２００７−１１２７５９）
【出願日】平成１９年４月２３日（２００７．４．２３）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２０年１１月６日（２００８．１１．６）
【国際特許分類】
【出願日】平成１９年４月２３日（２００７．４．２３）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]