【課題】層面内における横方向の縮みが最小化されておりかつ公知の方法に比べて作製が容易なシート積層体を含むモノリシックセラミック素子を提供すること。
【解決手段】本願発明のシート積層体は、機能性セラミックからなる機能層に対するグリーンシートと、多層構造にてこの機能層に直に隣接する誘電材料製のテンション層に対するグリーンシートと、メタライゼーション面とを有しており、このメタライゼーション面の間に機能層が配置されている。テンション層に対するグリーンシートは、機能性セラミックの焼成温度以下の相転移温度を有しており、この相転移温度にて再結晶される相に移行し、この相は、機能性セラミックの焼成温度を上回るまで固体状態に止まる。テンション層には、機能層の焼成温度において機能性セラミックと実質的に反応または拡散しない任意のセラミック相が含まれる。 （もっと読む）

【課題】実装したＩＣが高速動作をして自らノイズを発生する場合に於いても、ノイズ抑制用のキャパシタの数や領域を増加させる事無く、安定した動作が可能なプリント配線板の提供。
【解決手段】複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層と、当該電源パターン層と当該グラウンドパターン層の層間に配された誘電体を対向する陽電極と陰電極とで挟んだ構成のキャパシタとを有する形成キャパシタ内蔵型多層プリント配線板に於いて、当該能動部品が、当該電源パターン層に配され、且つ、当該陽電極に接続している電源パターンと電気的に接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板。 （もっと読む）

【課題】多層プリント配線基板において、電源用パターンでの定在波の発生を防ぎ、不要輻射のレベルを抑えること。
【解決手段】多層プリント配線基板において、電源ランド１内には、その外周辺のうち、対向する平行な２辺の間に複数のスリット２を設ける。スリット２により形成した電源ランド１内の欠落部分の境界線の形状については、任意の２つの欠落部分は境界線同士の間に同一の垂線９を引くことのできる線分をもたない。また、欠落部分の境界線は、電源ランド１の任意の外周辺との間に同一の垂線を引くことのできる線分をもたない。 （もっと読む）

【課題】コイル内蔵基板において磁性基体内に設けられたコイルの特性を向上させること。
【解決手段】コイル内蔵基板１は、磁性基体11を含む絶縁基体と、磁性基体11の内部に設けられたコイル12と、平面視において磁性基体11の複数の角部分に設けられた複数のキャスタレーション導体とを含んでいる。複数のキャスタレーション導体は、磁性基体11上に実装されるＩＣ素子に電気的に接続される電源電位用導体と接地電位用導体と制御信号用導体とを含んでおり、電源電位用導体と接地電位用導体が制御信号用導体よりも大きい寸法を有している。 （もっと読む）

【課題】コア基板の空洞部に内蔵される複数の部品相互間の電気的干渉を抑制し得る部品内蔵配線基板を提供する。
【解決手段】本発明は、コア基板及び配線積層部を備えた部品内蔵配線基板であり、コア基板に形成された空洞部５０は平面視で５個以上の角部を有する形状であり、空洞部５０内には複数の部品Ｃが配置され、空洞部５０が形成されたコア基板の内壁面と複数の部品Ｃとの間隙部に樹脂充填材２０が充填されている。平面視で互いに略直交するＸ方向／Ｙ方向に関し、Ｙ方向に沿った電気的経路を有する部品Ｃ（１）と、Ｘ方向に沿った電気的経路を有する部品Ｃ（２）がそれぞれ配置され、両者の間の電気的干渉を抑制可能な構造になっている。 （もっと読む）

【課題】配線基板に半導体素子を形成する場合において、配線基板の製造工程数を少なくする。
【解決手段】コア層２００の一面上には、第１配線２３２が設けられている。第１配線２３２上、及びその周囲に位置するコア層２００の一面上には、半導体層２３６が形成されている。第１配線２３２及び半導体層２３６は、半導体素子を形成している。本実施形態において半導体素子は、第１配線２３２をゲート電極としたトランジスタ２３０であり、半導体層２３６と第１配線２３２の間に、ゲート絶縁膜２３４を有している。 （もっと読む）

【課題】インダクタンスを低減すると共に、有効電極面積の減少を抑えて小型化することが可能な薄膜キャパシタ、多層配線基板、および半導体装置を提供する。
【解決手段】誘電体層の上面に第１極性の電極層、前記誘電体層の下面に第２極性の電極層を有し、特定位置の周りに配置された複数の第１容量素子と、前記誘電体層の上面に前記第２極性の電極層、前記誘電体層の下面に前記第１極性の電極層を有し、前記特定位置の周りに前記複数の第１容量素子と交互に配置された複数の第２容量素子と、前記特定位置に設けられ、前記複数の第１容量素子のすべての第１極性の電極層および前記複数の第２容量素子のすべての第１極性の電極層を接続する単一の共通接続孔と、前記共通接続孔の周りに設けられ、前記複数の第１容量素子の各々の第２極性の電極層を、隣接する前記第２容量素子の第２極性の電極層に接続する複数の個別接続孔とを備えた薄膜キャパシタ。 （もっと読む）

【課題】配線板の層数が少ない場合でも、インダクタの性能を確保できる配線板及び配線板の製造方法を提供する。
【解決手段】配線板１０は、第１面Ｆと第２面Ｓとを有する基材２０と、基材２０を貫通する第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅ及び第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆと、基材２０の第１面Ｆ側に形成され、第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅと第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆを接続する第１導体パターン３３Ｂ，３３Ｃと、基材２０の第２面Ｓ側に形成され、第１スルーホール導体３０Ａ，３０Ｃ，３０Ｅと第２スルーホール導体３０Ｂ，３０Ｄ，３０Ｆを接続する第２導体パターン３４Ａ，３４Ｂ，３４Ｃとを備え、これらの第１スルーホール導体及び第２スルーホール導体、第１導体パターン、第２導体パターンは、インダクタＬを構成する。 （もっと読む）

【課題】オンボード電源からデバイスに電力を供給する際のリターン電流経路を小さくすることができるプリント配線基板およびプリント配線基板のビア配列方法を提供する。
【解決手段】オンボード電源のグランド端子と接続されるグランドパターン１１１とオンボード電源の電源端子と接続される電源パターン１１２とが形成された表面層１１０と、グランドパターン１２１が形成された第１の内層１２０とを備え、電源パターン１１２側に電源ビアとグランドビアとが交互に配置され、電源パターン１１２側に配置されたグランドビアとグランドパターン１１１側に配置されたグランドビアとが、第１の内層１２０のグランドパターン１２１によって電気的に接続されている。 （もっと読む）

【課題】拘束層材料と素子層材料の電子特性との相対的な関係を選択することにより、側電極の深さを全体的な電気の影響を最小限に抑える。
【解決手段】電子部品およびその製造方法は、まず、第二電子特性を有する拘束層を第一電子特性を有する素子層に形成する。前記電子部品の特性は、前記第一電子特性によって主に影響される。その後、両方の拘束層及び素子層を焼結温度で焼結する。第一電子特性と第二電子特性との関係を選択することにより、電子部品の特性が安定になる。 （もっと読む）

【課題】差動伝送路の差動インピーダンスの連続性を確保しつつ差動伝送路のレイアウトの自由度を向上させることが可能な配線回路基板およびその製造方法を提供する。
【解決手段】ベース絶縁層１０の上面に一対の伝送線路２０ａ，２０ｂからなる差動伝送路２０が形成されている。ベース絶縁層１０の下面に接地導体層４０が形成されている。接地導体層４０はベース絶縁層１０を挟んで差動伝送路２０に対向する。差動伝送路２０の一部における伝送線路２０ａ，２０ｂの間隔Ｓは、差動伝送路２０の他の部分における伝送線路２０ａ，２０ｂの間隔Ｓよりも小さい。差動伝送路２０の一部に重なる接地導体層４０の部分の厚みｔ４２は、差動伝送路２０の他の部分に重なる接地導体層４０の部分の厚みｔ４０よりも小さい。 （もっと読む）

【課題】 ＥＢＧ構造を大型化することなくインダクタンス成分を増加させることで、バンドギャップ幅の広帯域化を実現したＥＢＧ構造及びプリント基板を提供する。
【解決手段】 導体プレーンと、導体プレーン上に設けられた誘電体層と、誘電体層上の複数の導体パッチと、導体パッチの隣り合う２つの導体パッチを電気的に接続する接続部とを有するＥＢＧ構造であって、接続部は、一方の導体パッチと接続される第１ビアと、他方の導体パッチと接続される第２ビアと、第１ビアと第２ビアを接続する接続配線とからなり、接続配線は、第１ビアと第２ビアとの間においてヘリカルインダクタまたはスパイラルインダクタを構成していることを特徴とする。 （もっと読む）

【課題】部分スルーホール形成に有用なめっきレジスト用樹脂組成物およびこの組成物を用いてスルーホールが分割された部分スルーホールを有する多層プリント配線板を提供する。
【解決手段】層間絶縁層と導体層とが交互に積層されてなる多層プリント配線板の層間絶縁層の一部として用いられるめっきレジスト用樹脂組成物であって、樹脂固形分に対して３０〜９０質量％の酸化チタンを含むことを特徴とするめっきレジスト用樹脂組成物である。 （もっと読む）

【課題】半導体チップをパッケージから切り出すことなく、パッケージ内の半導体チップ毎に、電気的に絶縁された状態で解析を行う
【解決手段】ＣＰＵチップ２とメモリチップ３とを電気的に接続する配線１１と、ＣＰＵチップ２と電源チップ４とを電気的に接続する配線１２と、ＣＰＵチップ２、メモリチップ３、および電源チップ４を封止する樹脂層２１と、樹脂層２１の上方に設けられた樹脂層２２と、樹脂層２２の上方に設けられた樹脂層２３とを備え、配線１１は、ＣＰＵチップ２に接続された一端から、樹脂層２３内を通過することなく樹脂層２１内と樹脂層２２内を通過して、メモリチップ３に接続された他端に到達するように形成され、配線１２は、ＣＰＵチップ２に接続された一端から、樹脂層２１内と樹脂層２２内と樹脂層２３内を通過して、電源チップ４に接続された他端に到達するように形成される。 （もっと読む）

【課題】従来のようにＩＣチップやその周りの配線を覆う接地電極パターンを新たに形成することなく、他の電子回路部品の誤動作や特性劣化などを引き起こすようなＩＣチップからの輻射ノイズを抑制することが可能な多層回路モジュールを提供する。
【解決手段】複数の誘電体層を積層してなるコア基板６と、コア基板に少なくとも一部が埋設されるような態様で搭載されたＩＣチップ４と、磁性体基板を素体としてその内部にコイル素子Ｌ１，Ｌ２が形成されてなるインダクタ基板３１とを備え、インダクタ基板３１が、平面視したときに、ＩＣチップを覆うような態様でコア基板の表面に搭載された構成とする。
ＩＣチップとインダクタ基板とを電気的に接続する配線が、平面視したときに、インダクタ基板の投影範囲内に収まるように引き回された構成とする。
ＩＣチップがコア基板の内部に埋設された構成とする。 （もっと読む）

【課題】ノイズ成分に対して効果的に対策された多層基板の提供を目的とする。
【解決手段】導電パターンが形成された第一の表面層及び第二の表面層と、前記第一及び第二の表面層の間に設けられたグランド層と、前記第一及び第二の表面層の間に設けられた電源層と、を備えて構成される多層基板において、前記第一の表面層に形成された導電パターンと前記第二の表面層に形成された導電パターンとの間を貫通するよう形成されたビアホールと、前記第一の表面層又は前記第二の表面層のいずれかにおいて、前記ビアホールと接続するよう形成された導体パッドと、を有し、前記導体パッドが、３ＰＦから５ＰＦの容量を備える。 （もっと読む）

【課題】簡単な構成で、パターン重複部分での特性インピーダンスの整合を容易に実現することが可能な回路基板を提供する。
【解決手段】電気的絶縁層５を介して順に積層配置された、グランド層２と、信号伝送配線３と、グランドパターン４とを備えた回路基板１である。グランド層２の、信号伝送配線３とグランドパターン４との重複部分をグランド層２に正射影したときの射影領域を少なくとも含む部分６が除去されている。 （もっと読む）

【課題】電気的接続の信頼性に優れたビアホール電極を有する多層基板を安価に提供し得る多層基板の製造方法を得る。
【解決手段】少なくとも一方面に開いた穴または両面を貫通している貫通孔であるビア１ａが形成されている多層基板１を用意し、ビア１ａ内にインクジェット方式により導電性材料からなる液滴２ａを吐出し、ビア１ａに吐出された導電性材料２を焼成してビアホール電極２Ａを形成する、多層基板１の製造方法。 （もっと読む）

【課題】層間密着性に優れ、高温高湿の環境下においても誘電特性の変動が少なく、伝送損失の小さい電子部品内蔵型多層基板を提供すること。
【解決手段】第一の誘電体層４の少なくとも片面に回路パターン３，５により受動素子３ａ，５ａを形成してなる回路板の両面に、第一の誘電体層４よりも低い比誘電率を有する第二の誘電体層２，６を積層してなる積層板を含んでなり、第一の誘電体層４は脂環式構造含有ポリマー及び無機充填剤を含む架橋性樹脂成形体（Ｉ）を硬化してなるものである、電子部品内蔵型多層基板。 （もっと読む）

【課題】 基板の補強材にガラスクロスを用いた場合、マイグレーションの発生に伴う電気的特性の悪化を招き、また、キャビティ形成時にガラスクロスの切断加工が必要で製造コストのアップを招く。
【解決手段】 複合多層基板２０は、金属製材料からなる平板状のコア部材２１と、コア部材２１の表面と裏面を覆う表面側樹脂層２２および裏面側樹脂層２３と、表面側樹脂層２２および裏面側樹脂層２３のいずれか一方又は双方に形成された電極（第１及び第２の電極）と、コア部材２１の表裏を貫通して形成された無底穴２４または有底穴と、無底穴２４または有底穴に実装する電子部品２５とを備え、電子部品２５に対する電気的接続を第１の電極を介して行うようにし、コア部材に対する電気的接続を第２の電極を介して行うようにしたことを特徴とする。 （もっと読む）