【課題】被処理体上のビアホールや配線用溝等の開口部に高密度にカーボンナノチューブ膜を埋め込むことができるカーボンナノチューブの形成方法を提供する。
【解決手段】表面に１又は複数の開口部を有し、当該開口部底面に触媒金属層が形成された被処理体を準備し（ＳＴＥＰ１）、触媒金属層に酸素プラズマ処理を施し（ＳＴＥＰ２）、酸素プラズマ処理後の触媒金属層に水素含有プラズマ処理を施して、触媒金属層の表面を活性化し（ＳＴＥＰ３）、その後、触媒金属層の上にプラズマＣＶＤによりカーボンナノチューブを成長させて、被処理体の開口部内をカーボンナノチューブで充填する（ＳＴＥＰ５）。 （もっと読む）

【課題】上面にストラップ配線が形成された絶縁膜と、この絶縁膜の下面に形成された配線と間で剥離が生じることが抑制された半導体装置および半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板ＳＳと、半導体基板ＳＳ上に形成され、周辺配線Ｐ１および配線Ｌ２が形成された配線層ＬＬ１，ＬＬ２と、配線層ＬＬ２に形成され、配線Ｌ３を含む配線層ＬＬ３と、配線層ＬＬ３上に形成され、磁気記憶素子ＭＲを含む配線層ＬＬ４とを備え、配線Ｌ１，Ｌ２上に形成された拡散防止膜ＮＦ１，ＮＦ２は、ＳｉＣＮ膜またはＳｉＣ膜から形成され、配線Ｌ３上に形成された拡散防止膜ＮＦ３は、ＳｉＮから形成される。 （もっと読む）

【課題】キャパシタの誘電体膜を構成する強誘電体又は高誘電体の結晶性が良好であり、キャパシタのスイッチング電荷量が高く、低電圧動作が可能で信頼性が高い半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１１０にトランジスタＴ１、Ｔ２を形成した後、ストッパ層１２０及び層間絶縁膜１２１を形成する。そして、層間絶縁膜１２１にコンタクトホールを形成し、層間絶縁膜１２１上に銅膜を形成してコンタクトホール内に銅を埋め込む。その後、低圧ＣＭＰ研磨又はＥＣＭＰ研磨により層間絶縁膜１２１上の銅膜を除去して表面を平坦化し、プラグ１２４ａ，１２４ｂを形成する。次いで、バリアメタル１２５、下部電極１２６ａ、強誘電体膜１２７及び上部電極１２８ａを形成する。このようにして、強誘電体キャパシタ１３０を有する半導体装置（ＦｅＲＡＭ）が形成される。 （もっと読む）

【課題】貫通電極を有する半導体装置において、貫通電極によって被覆された貫通孔の内部を充填する保護層にクラック等が発生する不具合を防止する。
【解決手段】
貫通電極９を被覆するとともに、貫通孔６内を充填する保護層１０を備える半導体装置１において、保護層１０が複数層１１、１２からなり、複数層の保護層のうち最も半導体基板２の一面２ａに近い層が、少なくとも貫通電極の底面９ａと側面９ｂの交差部を被覆し、かつ、ポジ型感光性樹脂を用いて形成されることを特徴とする半導体装置を提供する。 （もっと読む）

【課題】埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、エレクトロマイグレーション耐性も向上させることが可能な薄膜の形成方法を提供する。
【解決手段】表面に凹部８を有する被処理体Ｗの表面に薄膜を形成する形成方法において、被処理体の表面に埋め込み用の金属膜１６して凹部を埋め込む埋め込み工程と、金属膜を覆うようにして被処理体の表面の全面に拡散防止用の金属膜１８を形成する拡散防止膜形成工程と、被処理体をアニールするアニール工程とを有する。これにより、埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、エレクトロマイグレーション耐性も向上させる。 （もっと読む）

【課題】電極パッドのプローブ領域とボンディング領域とを、光学顕微鏡による拡大観察で明確に識別することができる半導体装置を提供する。
【解決手段】半導体基板に形成された回路と接続される下層メタル配線２０と、下層メタル配線２０の上に形成され、複数のビアホール３５、３６を有する層間絶縁膜３０と、複数のビアホール３５、３６を埋める複数の配線部４０と、層間絶縁膜３０及び複数の配線部４０の上に形成され、複数の配線部４０を介して下層メタル配線２０と電気的に接続する上層メタル配線５０とを具備する。層間絶縁膜３０は、複数の第１ビアホール３５を有する第１絶縁部３１と、複数の第２ビアホール３６を有する第２絶縁部３２と、第１絶縁部３１と第２絶縁部３２との間に位置し、上面が平らな第３絶縁部３３とを備える。 （もっと読む）

【課題】外部からの磁場を遮蔽する磁気シールド効果が高い半導体装置を提供する。
【解決手段】半導体基板ＳＵＢの主表面上に形成されたスイッチング素子ＴＲを覆うように形成された層間絶縁膜ＩＩＩ１と、平板状の引出配線ＬＥＬと、引出配線ＬＥＬとスイッチング素子ＴＲとを接続する接続配線ＩＣＬと、磁化の向きが可変とされた磁化自由層ＭＦＬを含み、引出配線ＬＥＬ上に形成された磁気抵抗素子ＴＭＲとを備える。磁化自由層ＭＦＬの磁化状態を変化させることが可能な配線ＤＬと配線ＢＬとを備えている。磁気抵抗素子ＴＭＲが複数並んだメモリセル領域において、磁気抵抗素子ＴＭＲの上部に配置された第１の高透磁率膜ＣＬＡＤ２が、上記メモリセル領域から、メモリセル領域以外の領域である周辺領域にまで延在している。 （もっと読む）

【課題】配線溝パターンの深さを精密に制御でき、かつ当該配線溝パターンのダメージ形成を抑制できる半導体装置の製造方法を提供する。
【解決手段】拡散防止膜ＡＤＦ上に、第２の低誘電率膜ＬＯＷＫ２ｃ、第３の低誘電率膜ＬＯＷＫ３ｃ、マスク層となるべき膜がこの順に積層される。マスク層となるべき膜をエッチングし、底面が第３の低誘電率膜ＬＯＷＫ３ｃの表面により構成される配線溝パターンを形成することにより、マスク層ＳＩＯ２ｄが形成される。アッシング処理により第１のレジストマスクが除去される。マスク層の配線溝パターンを用いて、底面が第２の低誘電率膜ＬＯＷＫ２ｃとなるように、配線溝ＴＲＣＨが形成される。充填される銅金属ＣＵａの頂面から第３の低誘電率膜ＬＯＷＫ３ｃまでの層がＣＭＰ法により除去される。上記各低誘電率膜はＦＳＧよりも誘電率が低く、第２の低誘電率膜ＬＯＷＫ２ｃは第３の低誘電率膜ＬＯＷＫ３ｃよりも誘電率が低い。 （もっと読む）

【課題】信頼性の高い回路基板を低コストで供給する。
【解決手段】例えば、開口部１０１を介してチップ取り出し電極２を含む基板１の一部表面が露出するようメタルマスク１００を基板１に被せ、イオン化された被着金属に、０．０１ｅＶから２５０ｅＶの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク１００を剥離することによって、基板１の一部表面に形成された金属導体からなる配線層２１を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層２１を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。更に、その回路基板とその他のチップとを積層して、それらをボンディングワイヤで絶縁基板に支持されないリードへ接続する。 （もっと読む）

【課題】高電圧処理能力および改善された実行能力を有する効率的なスイッチング回路を提供する。
【解決手段】第１および第２のＩＩＩ−Ｖ族トランジスタを有し、第２のＩＩＩ−Ｖ族トランジスタは、第１のＩＩＩ−Ｖ族トランジスタよりも大きな降伏電圧を有する。さらに、第１のＩＩＩ−Ｖ族トランジスタと並列に配置されるシリコンダイオードを有し、この並列配置は、第２のＩＩＩ−Ｖ族トランジスタと直列に接続、効率的な３端子デバイスであり、第１端子は第２のＩＩＩ−Ｖ族トランジスタのゲート、第１のＩＩＩ−Ｖ族トランジスタのソースおよびシリコンダイオードのアノードに結合する。第２端子は第１のＩＩＩ−Ｖ族トランジスタのゲートと結合し、第３端子は第２ＩＩＩ−Ｖ族トランジスタのドレインと結合する。 （もっと読む）

【課題】 銅からなる配線上に半田ボールが設けられた半導体装置において、半田ボール中の錫が配線に拡散するのをより一層抑制することができるようにする。
【解決手段】 配線７のランド上面には錫拡散抑制層１２が設けられ、この錫拡散抑制層１２上に半田ボール１３が設けられている。この場合、錫拡散抑制層１２は、銅含有率が高い非共晶組成の錫銅系鉛フリー半田によって形成され、リフロー時の加熱温度１８０℃以上２８０℃以下で溶融して固化した後同じ加熱温度１８０℃以上２８０℃以下で再溶融しないものからなっている。そして、この半導体装置が大きな電流を扱う電源ＩＣ等であっても、錫拡散抑制層１２の存在により、半田ボール１３中の錫が配線７に拡散するのをより一層抑制することができる。 （もっと読む）

【課題】表面から裏面に電気信号を伝播させる接続用配線を有する半導体チップを提供するにあたり、従来周知の半導体技術を利用して、製造時間やコストを増加させることなく、電気信号の減衰を抑制する。
【解決手段】半導体基板２０と、表面配線３０と、接続用配線４０を備えている。半導体基板は、第１主表面２０ａから第２主表面２０ｂに向けて面積が小さくなる開孔２５を有している。表面配線は、半導体基板の第１主表面上に形成されている。また、接続用配線は、開孔の側面上に形成されていて、表面配線と接続されている。 （もっと読む）

【課題】ビアホール内のコンタクト材料としてカーボンナノチューブ（ＣＮＴ）を用いつつ、ビア抵抗の低減及びプロセスの容易化をはかる。
【解決手段】配線層間のビアにＣＮＴを用いた半導体装置であって、表面にＣｕ配線１７を有する基板上に設けられた層間絶縁膜１９と、層間絶縁膜１９に形成されＣｕ配線１７に接続されるビアホールと、ビアホール内に露出するＣｕ配線１７上に選択的に形成され、Ｃｕ配線１７に対するバリアとなり、且つＣＮＴの成長の助触媒となる第１の金属膜２１と、ビアホール内の少なくとも第１の金属膜２１上に形成された、ＣＮＴの成長の触媒となる第２の金属膜２２と、第１及び第２の金属膜２１，２２が形成されたビアホール内に形成されたＣＮＴ２３と、を備えた。 （もっと読む）

【課題】 銅からなる柱状電極上に半田ボールが設けられた半導体装置において、半田ボール中の錫が柱状電極への拡散をより一層抑制することができるようにする。
【解決手段】 下地金属層８をメッキ電流路とした銅、ニッケルおよび半田の電解メッキをこの順で連続して行なうことにより、メッキレジスト膜２５の開口部２６内の上部金属層９のランド上面に柱状電極１０、錫拡散抑制層１１および酸化抑制層１２をこの順で形成する。この結果、この半導体装置が大きな電流を扱う電源ＩＣ等であっても、酸化抑制層１２を含む半田ボール１４中の錫が柱状電極１０に拡散するのをより一層抑制することができる。 （もっと読む）

【課題】ボイドやシームが発生しにくい構造体とする。
【解決手段】本発明の半導体装置は、半導体基板１０１に形成された層間絶縁膜１０３と、層間絶縁膜１０３に形成されたコンタクト孔１０４と、コンタクト孔１０４を埋め込むＣｕ膜１０７と、コンタクト孔１０４の内部の側壁に形成され、Ｃｕ膜１０７の下地となる金属含有下地膜１３と、を備える。コンタクト孔１０４の開口に接続している側壁の一部を含む第一の領域１１において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属窒化層１０６を有する。第一の領域１１よりも半導体基板１０１側の側壁を含む第二の領域１２において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属層１０５を有する。金属層１０５の表面におけるＣｕ膜１０７の成膜速度は、金属窒化層１０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。 （もっと読む）

【課題】誘電率が低くかつ金属との密着性に優れた絶縁層を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、基板（シリコン基板）と、基板上に設けられており、炭素−炭素結合を有し、かつ炭素原子数とシリコン原子数との比（Ｃ／Ｓｉ）が２以上である、多孔質ＳｉＯＣＨ膜１２ｂと、多孔質ＳｉＯＣＨ膜１２ｂに設けられた凹部と、凹部を埋め込むように設けられた金属膜（Ｃｕ膜２２ｂ）と、Ｃｕ膜２２ｂと接しており、凹部内の多孔質ＳｉＯＣＨ膜１２ｂの表面に設けられた、改質層３１ｂと、を備え、改質層３１ｂは、多孔質ＳｉＯＣＨ膜１２ｂの内部と比較して、Ｃ／Ｓｉ比が小さく、かつＯ／Ｓｉ比が同等である。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、バリアメタルの絶縁膜及びＣｕに対する密着性と、Ｃｕ拡散防止とを両立する。
【解決手段】 第１絶縁膜に設けた凹部の側壁に第２絶縁膜を形成し、第２絶縁膜の内側に順に第２絶縁膜との密着性が優れている第１の導電性バリア層、炭素を含有する第２の導電性バリア層、及び、Ｃｕ系埋込電極との密着性が優れている第３の導電性バリア層の３層構造のバリア層を介してＣｕ系埋込電極を設けるとともに、前記第１の導電性バリア層と前記第２の導電性バリア層との界面と、前記第２の導電性バリア層と前記第３の導電性バリア層との界面に炭素混合領域を設ける。 （もっと読む）

【課題】高周波領域における高周波伝送特性に優れ、コストが安価で、しかも、化学的安定性、電気絶縁性、耐熱衝撃性及び耐熱変形性に優れた絶縁構造を有する電子デバイス用基板及び電子デバイスを提供すること。
【解決手段】環状絶縁部３は、ガラスを主成分とする無機絶縁層３３を含み、無機絶縁層３３は、縦導体２を取り囲んで、半導体基板１に設けられた環状溝３０の内部に充填されている。 （もっと読む）