【課題】切削又は研削加工を用いつつ、低コストで金属電極を形成することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板１２の主面１２ａに下地電極１４を形成する工程と、下地電極を覆う保護膜１６を形成するとともに、該保護膜に下地電極を露出させる開口部１６ａを形成する工程と、保護膜及び開口部から臨む下地電極の表面を覆うように第１金属膜２２を形成する工程と、第１金属膜が形成された半導体基板を、裏面１２ｂを搭載面として吸着ステージ３０に吸着固定した状態で、吸着ステージと平行に設定された基準面上Ｐ１に位置する保護膜の部分及び第１金属膜の部分を、切削により除去して、第１金属膜をパターニングする工程と、パターニング工程後、裏面から半導体基板を研削し、半導体基板の厚さを所定厚さまで薄くする工程とを備える。 （もっと読む）

【課題】貫通電極を有する半導体装置の製造方法において、埋設導電部間のショートが起き難くすること。
【解決手段】半導体素子を有する素子領域と貫通電極が形成される貫通電極領域とを有する基板の上に第１絶縁膜を形成し、前記素子領域上の前記第１絶縁膜に凹部を形成し、前記貫通電極領域上の前記第１絶縁膜にダミー凹部を形成し、前記第１絶縁膜上、前記凹部内、および前記ダミー凹部内に第１導電材を形成し、前記第１導電材および前記第１絶縁膜の上部を研磨して、前記凹部内に導電部を形成すると共に前記ダミー凹部内にダミー導電部を形成し、前記貫通電極領域上の前記第１絶縁膜および前記貫通電極領域をエッチングして前記基板内に至る貫通電極ホールを形成した後、前記貫通電極ホール内に第２導電材を形成し、前記貫通電極ホール内に形成された第２導電材が露出するまで前記基板の裏面を研磨して、前記貫通電極を形成すること。 （もっと読む）

【課題】半導体装置の最上層の保護膜のクラックを防いで、半導体装置の信頼性の向上を図ることのできる技術を提供する。
【解決手段】ボンディングパッドＢＰ１を長方形状とし、ボンディングパッドＢＰ１のワイヤボンディング領域ＢＰ１ｗでの保護膜５の重なり幅を、ボンディングパッドＢＰ１のプローブ領域ＢＰ１ｐでの保護膜５の重なり幅よりも広くなるように、ボンディングパッドＢＰ１上の保護膜５に開口部６を形成する。 （もっと読む）

【課題】基板を貫通する電極の形成に適用できる新規な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に半導体素子を形成する工程と、半導体基板に孔を形成する工程と、半導体素子の上方と孔の内壁および底を覆うように絶縁膜を形成する工程と、異方性エッチングにより、半導体素子の上方と孔の底の絶縁膜を除去する工程と、孔の底に金属拡散防止膜を形成する工程と、孔に導電膜を埋める工程とを有する。 （もっと読む）

【課題】絶縁破壊が発生しにくい半導体装置及びその製造方法を提供する。
【解決手段】集積回路１３と電気的に接続する電極１４が位置する半導体基板１０を用意する。半導体基板の前記第１の面１１とは反対側の第２の面１２において等方性エッチングを行い、第１内壁面を有する第１凹部を形成する。第１凹部内から前記半導体基板を貫通して電極に至り、第２内壁面２２ａを有する第２凹部を形成する。第２の面と第１内壁面によって形成された第１の角部、及び第１内壁面と第２内壁面によって形成された第２の角部を除去するエッチバック処理を行い、第２の面と第２内壁面とを連続する第１内壁面を形成する。角部を除去した後、少なくとも第１内壁面、及び第２内壁面を覆うように、電極とオーバーラップする位置に開口部６５を有する絶縁層３０を形成する。絶縁層を介して第２凹部内に充填され、電極と接続し、かつ第２の面から突出する導電部４０を形成する。 （もっと読む）

【解決手段】 切り分けられたダイまたはウェハのような素子を３次元的に集積する方法および切り分けられたダイまたはウェハのような素子が接続された集積構造。ダイまたはウェハの一方または両方は、その中に形成された半導体デバイスを有する。第１コンタクト構造を有する第１素子は、第２コンタクト構造を有する第２素子に接着される。第１、第２コンタクト構造は、接着の際に露出されることが可能で、また接着の結果、電気的に接続される。接着後にビアがエッチングされるとともに埋め込まれて電気的配線を露出および形成して第１、第２コンタクト構造を接続するとともに、この電気的配線への表面からの電気的なアクセスが可能になる。または、第１、第２コンタクト構造は接着の際に露出されず、接着後にビアがエッチングおよび埋め込みされて第１、第２コンタクト構造が電気的に接続されるとともに接続された第１、第２コンタクト構造への電気的なアクセスが得られる。 （もっと読む）

【課題】銅埋め込み配線を主要な配線層とする半導体集積回路装置に於いても、通常、ワイヤボンディング特性を確保するために、最上層配線層をアルミニウム系パッド層とすることが多い。このアルミニウム系パッド層は、一般に、配線層（電源配線、信号配線等の一般相互接続配線）としても使用されている。しかし、このような一般相互接続配線は、配線長が比較的長いためアンテナ効果により、プラズマ処理時にデバイスにダメージが入り易い等のデメリットがある。
【解決手段】本願発明は、メタル多層配線系が、下層の埋め込み型多層配線層と上層の非埋め込み型アルミニウム系パッドメタル層を有する半導体集積回路装置に於いて、前記非埋め込み型アルミニウム系パッドメタル層は、実質的に電源リング配線を有しないものである。 （もっと読む）

【課題】電気的接続信頼性を向上させることができる半導体装置を提供する。
【解決手段】半導体チップ３は、第１主面３０Ａと第２主面３０Ｂとの間を貫通する貫通孔３０Ｘを有する半導体基板３０と、半導体基板３０の第２主面３０Ｂを覆うように形成され、貫通孔３０Ｘと対向する位置に開口部３１Ｘが形成された絶縁層３１と、絶縁膜３３によって覆われた貫通孔３０Ｘ及び開口部３１Ｘに形成された貫通電極３２とを有する。絶縁層３１から露出される貫通電極３２の上端面は、当該半導体チップ３に他の半導体チップ４が積層される際のパッドになる。また、貫通電極３２の上端面は、絶縁層３１の半導体基板３０と接する面と反対側の面と面一になるように形成されている。 （もっと読む）

【課題】所定値以上の厚みを有するパッドを少ない工程数で形成することができる半導体装置の製造方法を提供すること。
【解決手段】本発明は、アルミ層２２を、半導体基板上に形成された層間絶縁膜１の上方に堆積させる。アルミ層２２上には、アルミ層２４を堆積させる。パッド領域１０２のアルミ層２４の上方に、フォトレジスト７を形成する。フォトレジスト７を用いてエッチングを行うことにより、パッド領域１０２にパッド上層５２を形成するとともに、配線領域１０１のアルミ層２４を除去する。そして、フォトレジスト８を、パッド領域１０２のパッド上層５２を覆い、かつ、配線領域１０１で配線パターンを構成するように形成する。フォトレジスト８を用いてエッチングを行うことにより、パッド領域１０２にパッド下層５１を形成するとともに、配線領域１０１に配線２を形成する。 （もっと読む）

【課題】高周波特性の悪化を防ぎ、耐湿性を向上させる。
【解決手段】半導体基板１の主表面上の素子領域内に、ドレイン電極２が設けられている。一端がドレイン電極２に接続されたドレイン配線５が主表面上に設けられている。主表面上の素子領域外に、ドレイン配線５とは離間したドレイン電極パッド１２が設けられている。Ａｕメッキ層９が主表面上に設けられ、主表面との間に空隙１０が形成されている。空隙１０はドレイン配線５の一端とドレイン電極２を内包する。硬化されたポリイミド膜１４が空隙１０の開口部１１を閉塞し、ドレイン電極パッド１２を覆うことなく、ドレイン配線５の他端を覆っている。空隙１０の内面に撥液膜１５が設けられている。硬化されたポリイミド膜１４に設けられた開口１６を介してＡｕメッキ層１８により、ドレイン配線５の他端とドレイン電極パッド１２が接続されている。ドレイン配線５の他端はポリイミド膜１４から出ていない。 （もっと読む）

【課題】生産性を低下させることなく、基板の外周部にレジスト残渣が発生することを抑制可能な厚膜レジストの現像方法、及び半導体デバイスの製造方法を提供する。
【解決手段】回路素子層の上面に、厚膜レジストを形成する工程と、厚膜レジストを露光する工程と、露光後に、３０〜５０ｒｐｍの範囲内の一定の回転速度で炭化珪素基板を回転させながら、厚膜レジストの上方から現像液を供給することで、厚膜レジストの上面に現像液よりなるパドルを形成し、該パドルにより厚膜レジストを現像して、厚膜レジストに回路素子層の上面を露出する開口部を形成する工程と、を有する。 （もっと読む）

【課題】ゲート電極とソース電極との間に印加される電圧がソース電極パッドの電気抵抗による電圧降下で低下することを防止でき、安定した動作を実現できる電界効果トランジスタを提供する。
【解決手段】このＧａＮ ＨＦＥＴによれば、ボンディング部１６Ｂの第２のパッド部１６Ｂ‐２は、電極接続部１６Ａが含有する複数の接続部分１９のうちの第２の方向(ソース電極１２とドレイン電極１１が対向している方向)の一端に配置された接続部分１９の上記第２の方向の外端を電極延在方向へ延長した仮想延長線Ｌ１に関して第１のパッド部１６Ｂ‐１とは反対側に位置している。第２のパッド部１６Ｂ‐２に接続された第２のソース配線２４のボンディング箇所の第２の方向の位置を電極接続部１６Ａのソース電極１２との接続部分１９の第２の方向の位置と重ならないようにして、ソース電極１２からの電流が第２のソース配線２４に流れにくくできる。 （もっと読む）

【課題】１つの貫通配線のみの抵抗を測定できる貫通配線の検査方法、及び該貫通配線の検査方法を行う工程を含む貫通配線基板の製造方法の提供。
【解決手段】基板１の一方の面１ａに配された導電部２と、基板１を貫通し、導電部２と接続される第一貫通配線３、第二貫通配線４および第三貫通配線５とを少なくとも備えた貫通配線基板１０を用い、基板１の他方の面１ｂ側から第一貫通配線３及び第二貫通配線４に、定電流源６の一組の端子６ａ，６ｂを電気的に接続して、第一貫通配線３、導電部２、第二貫通配線４の経路に電流を流すと同時に、基板１の他方の面１ｂ側から第一貫通配線３及び第三貫通配線５に、電圧計７の一組の端子７ａ，７ｂを電気的に接続して、第一貫通配線３における電圧降下を測定することを特徴とする貫通配線の検査方法。 （もっと読む）

【課題】貫通孔内に形成された導電層に加わる応力を抑制できるとともに、導電層からの効果的な放熱も促すことができる貫通配線基板、及びこの貫通配線基板の製造方法を提供する。
【解決手段】半導体基板１１（基板）の一方の面１１ａに配された電極層１２と、電極層１２の少なくとも一部が露呈するように半導体基板１１内に開けられた貫通孔２０と、貫通孔２０の内側面２０ａを覆い、電極層１２の少なくとも一部が露呈するように配された第一絶縁層１５と、第一絶縁層１５を介して、貫通孔２０の内側面２０ａ及び電極層１２の露呈部を覆うように配され、電極層１２と電気的に接続された導電層５と、導電層５を覆うように配された第二絶縁層１６と、を少なくとも備えてなる貫通配線基板１０であって、第二絶縁層１６は、導電層５の表面形状に沿って形成されていることを特徴とする。 （もっと読む）

【課題】本発明は、小型化を図ることが可能になると共に、絶縁リングで囲まれた貫通電極を狭ピッチで配置することの可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】回路素子層５が形成される表面１ａ、及び裏面１ｂを有する半導体基板１と、半導体基板１を貫通し、かつ半導体基板１の表面１ａ側から半導体基板１の裏面１ｂ側に向かうにつれて幅が広くなる貫通電極７と、貫通電極７を囲むように半導体基板を貫通し、かつ半導体基板１の表面１ａ側から半導体基板１の裏面１ｂ側に向かうにつれて幅が狭くなる第１の絶縁リング３と、を有し、半導体基板１の厚さ方向Ａにおいて、第１の絶縁リング３の少なくとも一部と対向するように貫通電極７を配置する。 （もっと読む）

【課題】第１の材料と第２の材料とが接続された被加工物に加工孔を効率よく形成することができる穿孔方法およびレーザー加工装置を提供する。
【解決手段】レーザー光線の照射によって発するプラズマのスペクトルが第１の材料から第２の材料に変化するまでのショット数を最小値として設定する最小ショット数設定工程、および第１の材料から完全に第２の材料に変化した時までのショット数を最大値として設定する最大ショット数設定工程とし、レーザー加工孔を形成する際に、ショット数が最小値に達しプラズマのスペクトルが第１の材料から第２の材料に変化した場合にはパルスレーザー光線の照射を停止し、ショット数が最小値に達してもプラズマのスペクトルが第１の材料から第２の材料に変化しない場合にはショット数が最大値に達するまでパルスレーザー光線の照射を継続した後に停止する。 （もっと読む）

【課題】シェア強度の向上した電極構造を提供する。
【解決手段】電極構造Ｃ１は、基体２と、基体２上に設けられた電極４と、電極４上に設けられためっき層１４とを備え、めっき層１４は、第１部位１４ａと、第１部位１４ａ上に位置する第２部位１４ｂとを有しており、平面視して、第１部位１４ａの面積が第２部位１４ｂの面積よりも大きいことから、電極構造Ｃ１のシェア強度を向上させることができ、シェア強度の向上した電極構造を提供することができる。 （もっと読む）

【課題】パッド下のクラックによるショート不良が抑制された半導体装置を提供する。
【解決手段】パッド開口部１８ａの下の層間絶縁膜１６はコンタクト１７で囲われているので、ワイヤボンディング時に生じたパッド開口部１８ａの下の層間絶縁膜１６のクラックはコンタクト１７の外周縁１７ａよりも外側に入らない。よって、クラックを通し、パッド開口部１８ａは、外周縁１７ａよりも外側のアルミやポリシリコンなどの金属膜や拡散層とショートしない。 （もっと読む）

【課題】半導体チップを積層して半導体装置を製造する際に、当該半導体チップの回路の不良電子素子を救済し、半導体装置の歩留まりを向上させる。
【解決手段】ウェハ１０を厚み方向に貫通する一対の貫通電極５０〜５２を形成し、デバイス層１１に一対の貫通電極５０〜５２を短絡する共有配線２４、２６、２８を形成し、デバイス層１１の表面１１ａにおいて異なる場所につながる一対のフロントバンプ２０〜２２を形成する。一対の貫通電極５０〜５２に対して異なる極性で電圧を印加し、一対の貫通電極５０〜５２のうちの一の貫通電極５０〜５２上にバックバンプ８０〜８２を形成する。ウェハ１０を積層し、一のウェハ１０上のバックバンプ８０〜８２と、他のデバイス層１１上のフロントバンプ２０〜２２とを接続する。 （もっと読む）

【課題】第１の溝への絶縁膜の埋設性が向上させて、埋設不良を軽減する。アライメントマークにおける埋設不良個所での応力集中がもたらす基板へのクラックを軽減する。
【解決手段】基板の第１の主面に、第１の溝、および前記第１の主面に対向して見た形状が環状となりかつ前記第１の溝よりも深い第２の溝を形成する工程と、第１の溝と第２の溝とを埋め込むように絶縁膜を形成する工程と、絶縁膜を形成する工程の後、基板の第１の主面にフォトレジスト膜を形成する工程と、絶縁膜で埋め込まれた第１の溝の基板上での位置を基準として位置合わせした第１のパターンをフォトレジスト膜に転写する工程と、絶縁膜で埋め込まれた環状の第２の溝の内側に位置する基板に、基板を厚さ方向に貫通する貫通電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）