【課題】電極パッドの表面の突出部に起因する不具合が発生し難い半導体装置の製造方法及び半導体装置を提供する。
【解決手段】半導体装置の製造方法は、表面の突出部に突出部、例えば、プロービング痕２１が存在する電極パッド２を備える基板１上に、電極パッド２の少なくとも一部を覆う第１の絶縁膜４を形成する第１の絶縁膜形成工程と、第１の絶縁膜４の表面から突起した部分２２を除去することができる処理を行う除去処理工程と、除去処理工程後に、第１の絶縁膜４上及び電極パッド２上に第２の絶縁膜５を形成する第２の絶縁膜形成工程とを有する。 （もっと読む）

【課題】パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようにする。
【解決手段】化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板１０４とを備える。絶縁膜１０３は、例えば、窒化シリコンなど耐湿性に優れた絶縁材料から構成するとよく、膜厚は０．２〜０．３μｍ程度に形成されていればよい。また、第２基板１０４は、例えば、シリコン基板であればよい。シリコン化合物からなる絶縁膜１０３と、シリコン基板からなる第２基板１０４であれば、例えば、１０^-5Ｐａ程度の高真空状態で、適宜に加圧することで、直接接合により貼り合わせることができる。 （もっと読む）

【課題】ウェハの周縁部で膜を正常に成長させることができるめっき装置を提供する。
【解決手段】めっき槽2内部に取り付けられた第１電極６と、めっき槽2の側壁5cにおいて、環状のフランジ7cを介してめっき槽2の内から外に向けて直径の小さい順に隣接する環状の第１、第２の開口部7a,7bと、第２の開口部7b内でフランジ7cの上に取り付けられるシールパッキン8と、シールパッキン8の上に、第２の開口部7bの内壁から離れて取り付けられる環状の第２の電極9と、第２の電極9に対向する位置に周縁を有するウェハ保持領域11xを有する第２の開口部7bよりも大きなウェハステージ11と、ウェハステージ11のウェハ保持領域11xの周囲の領域に形成され、シールパッキン8に一端が向けられる加圧用ホール11iと、ウェハステージ11を移動してめっき槽2の側壁5cに押し当てて前記第２の開口部7bを閉塞させる駆動部13とを有する。 （もっと読む）

【課題】電極パッドと貫通電極との接続面積を確保しつつ、下地膜が確実に形成される半導体装置、半導体装置の製造方法、回路基板および電子機器を提供する。
【解決手段】半導体基板１０の能動面１０ａ側に設けられた第一絶縁膜２２と、第一絶縁膜２２上に設けられた電極パッド１２と、電極パッド１２の形成位置に対応し、半導体基板１０および第一絶縁膜２２に形成された貫通孔Ｈ３と、貫通孔Ｈ３の少なくとも側面に設けられた第二絶縁膜２３と、第二絶縁膜２３と電極パッド１２とを覆うように設けられた下地膜２４と、下地膜２４の内側で、貫通孔Ｈ３に埋め込まれた導電材料からなる貫通電極３０と、を具備した半導体装置１００において、貫通孔Ｈ３の側面と電極パッド１２の裏面との角部２３ａに、第二絶縁膜２３がフィレット状に形成されている。 （もっと読む）

【課題】貫通電極の形成過程で、余分な酸化膜を確実に除去する。
【解決手段】貫通電極を形成するビアホール２５の内面に酸化膜２６を形成した後、Ｃｕ膜２８を埋め込む。第１層間絶縁膜２２の上に形成された余分なＣｕ膜２８をＣＭＰ法による研磨で除去するときに、酸化膜２６も研磨されて膜厚が薄くなる。膜厚が薄くなった酸化膜２６Ｂをハードマスクとして第１層間絶縁膜１４に配線溝を形成する。このとき、酸化膜２６Ｂの膜厚が薄くなる。配線溝に導電材を埋め込んだ後、余分な導電材を研磨によって除去する。このとき、残りの酸化膜２６Ｂが全て研磨により除去される。 （もっと読む）

【課題】パッドの下方に半導体素子を設けることができ、信頼性の高い半導体装置を提供する。
【解決手段】素子形成領域１０Ａと該素子形成領域１０Ａの周囲に設けられた素子分離領域２０とを有する半導体層１０と、前記素子形成領域１０Ａ内に形成された素子３０と、前記半導体層１０の上方に設けられた層間絶縁層６０と、前記層間絶縁層６０の上方に設けられ、平面形状が短辺と長辺とを有する長方形である電極パッド６２であって、前記素子３０と平面視で少なくとも一部が重複する前記電極パッド６２と、を含み、前記半導体層１０において、前記電極パッド６２の前記短辺の鉛直下方から外側に位置する所定の範囲は、素子禁止領域１２である。 （もっと読む）

【課題】公知のプロセスよりも高速であり、充てんされたビアにボイド、凹み又はキーホールを残さず、製造の費用効果が高い、改善された方法を提供する。
【解決手段】第１の表面２１４及び対向する第２の表面２１６を有する基板２１２を設け、基板の第１の表面に部分的にのみ前記基板の中に広がる少なくとも１つのブラインドビア２１８を形成する。酸化材料によって前記少なくとも１つのブラインドビアの表面をパッシベーションし、少なくとも一つのブラインドビアの酸化材料の表面に銅を含むシード材料２２８を、シード材料を前記少なくとも一つのブラインドビアの内部に閉じ込め、かつ、基板の前記第１の表面を露出させるように形成する。シード材料の上に導電性材料２３０を前記少なくとも一つのブラインドビアを充填するように無電解めっきし、少なくとも一つのブラインドビアの導電性材料を露出させるために基板の前記第２の表面に研磨平坦化を実施する。 （もっと読む）

【課題】半導体基板の一表面上に絶縁膜を介して形成された導電層と、半導体基板の他面上に形成されたバンプ部と、導電層とバンプ部とを接続する半導体基板を貫通する貫通電極部とを有する半導体装置を提供する。
【解決手段】半導体基板の他面側から導電層に接続する貫通孔を形成し、貫通孔及び他面上にメタル膜（バリアメタル及びシードメタル）６を形成し、その上にフォトレジスト１０を形成し、貫通孔より大きなパターンに加工してメッキマスク層を形成し、電解メッキ法により銅からなる第１メッキ膜７を形成して、貫通電極部と第１バンプ部を形成し、第１バンプ部上に第２バンプ部となる第２メッキ膜８を形成する。 （もっと読む）

【課題】ワイヤがＣｕワイヤであっても、ボンディング時の衝撃による金属のスプラッシュを抑制する。
【解決手段】半導体装置は、電極パッド１０３を有する半導体チップと、電極パッド１０３にボンディングされたワイヤ（例えばＣｕワイヤ１０５）と、を有している。電極パッド１０３において、ワイヤがボンディングされている領域の少なくとも表層はルテニウム又は酸化ルテニウムにより構成され、その表層の膜厚は２０ｎｍ以上である。 （もっと読む）

【課題】配線層間膜の平坦化を行いながら、クラックの伝搬と配線層間膜の剥がれを抑制することを目的とする。
【解決手段】電極パッド１１３形成領域の、低誘電率膜より誘電率の高い配線層間膜からなる多層配線層領域において、ダミービアを形成しないことにより、配線層間膜の平坦化を行いながら、クラックの伝搬と配線層間膜の剥がれを抑制することができる。 （もっと読む）

【課題】金属原子の拡散に起因する素子特性の劣化を抑制する。
【解決手段】半導体チップは、半導体基板１０と、半導体基板１０を貫通する貫通電極２０と、半導体基板１０を貫通する金属柱４０と、アライメントマーク４７と、絶縁性を有する筒状の絶縁膜５０とを有する。アライメントマーク４０は、半導体基板１０の外部に露出した金属柱４０の端部によって形成されている。筒状の絶縁膜５０は、半導体基板１０に形成されており、金属柱４０を取り囲んでいる。 （もっと読む）

【課題】とりわけ表面マークの下部に配線タングステンパッドがある場合でも、表面マークのコントラスト低下を抑制する。
【解決手段】メモリチップ３１は、配線タングステン階層ＷＴＬ、第１、第２、第３アルミニウム配線階層１ＡｌＬ，２ＡｌＬ，３ＡｌＬを備える多層配線構造を備える。各配線層の間には、第１、第２、第３層間絶縁膜３１５，３１６，３１７がそれぞれ形成され、第３アルミニウム配線階層３ＡｌＬとポリイミド膜ＰＩとの間には、第４層間絶縁膜３１８が形成されている。第１のダミーパターンＤＰ１は、第１アルミニウム配線階層１ＡｌＬに形成され、第２層間絶縁膜３１６に覆われている。第２のダミーパターンＤＰ２は、第２アルミニウム配線階層２ＡｌＬに形成され、第３層間絶縁膜３１７に覆われている。第２ダミーパターンＤＰ２は、第１ダミーパターンＤＰ１よりも幅が長い。 （もっと読む）

【課題】立体的な集積に適した、電磁妨害耐性に優れる半導体チップを提供する。また、その半導体チップを用いた、高い電磁妨害耐性と高い処理能力を両立する半導体装置を提供する。
【解決手段】能動素子もしくは受動素子と、それらの素子を電気的に接続する配線部を備えた半導体チップについて、配線部を被覆するように導電性薄膜を設ける。この導電性薄膜は配線部に対して、不要電磁波を遮蔽するシールドとして働くので、半導体チップの電磁妨害耐性が向上する。また、この半導体チップを三次元集積半導体装置に組み込むことで、隣接するチップをフェイス・トゥ・フェイス接続した場合でも、チップ間のクロストークを遮断できる。 （もっと読む）

【課題】半導体基板を貫通する貫通電極の周囲に形成される環状の絶縁分離部において、絶縁分離部を構成する酸化膜の応力により絶縁分離部周囲の半導体基板が変形する。
【解決手段】絶縁分離部の基板側に深さ方向に圧縮応力を与える第１の膜４を形成し、第１の膜４上に深さ方向に引張応力を与える第２の膜６膜を形成し、その際、第１及び第２の膜の膜厚を圧縮応力と引張応力とがほぼ釣り合うように調整する。 （もっと読む）

【課題】プラグ形成時に位置ずれが発生しても水分や不純物が溜まる窪みが発生することがなく、微細化しても長期間にわたる信頼性を確保できる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、第１の絶縁膜１２１の上に形成された強誘電体キャパシタ１３１と、強誘電体キャパシタ１３１を覆う第２の絶縁膜３１１及びエッチングストッパ膜３１２と、エッチングストッパ膜３１２の上面からトランジスタＴの不純物領域に到達する第１のコンタクトホール内に導電体材料を充填して形成された第１のプラグ３１３と、エッチングストッパ膜の上に形成された第３の絶縁膜３１４と、第３の絶縁膜３１４の上面から第１のプラグに到達する第２のコンタクトホール内に導電体材料を充填して形成された第２のプラグ３１５とを有する。 （もっと読む）

【課題】不良品の発生を容易に防止出来て歩留まりの向上と製造条件の確認の容易な半導体素子を実現する。
【解決手段】半導体素子本体の外表面を覆って設けられた絶縁膜と、この絶縁膜に設けられ前記半導体素子本体に一端側が接する外部接続用端子と、前記絶縁膜に穿設され一端側が前記外部接続用端子に接する配線取出し孔と、を具備する半導体素子において、前記外部接続用端子の前記配線取出し孔に接する面全体に一面が接し他面が前記絶縁膜に接して設けられ前記外部接続用端子の色と前記絶縁膜の色と異なる色を有し前記配線取出し孔の穿設時に除去されることにより前記配線取出し孔の穿設完了を識別する識別膜とを具備したことを特徴とする半導体素子である。 （もっと読む）

【課題】信頼性の高い半導体積層体を製造することのできる半導体積層体の製造方法を提供する。
【解決手段】貫通電極用溝２が形成されたウエハ１の貫通電極用溝２を有する面に、半導体加工用テープ４を介して支持体５を積層する工程（１）と、ウエハ１を半導体加工用テープ４と反対側の面から研削し、貫通電極用溝２を露出させる工程（２）と、露出した貫通電極用溝２に電極部６を形成する工程（３）と、ウエハ１の半導体加工用テープ４と反対側の面に封止樹脂層７を形成する工程（４Ａ）と、封止樹脂層７を介してウエハ１にダイシング用テープ８を貼り合わせ、半導体加工用テープ４及び支持体５を剥離する工程（４Ｂ）と、ウエハ１を個片化して半導体チップを作製する工程（５）と、前記半導体チップを、封止樹脂層７を介して他の半導体チップ又は基板に積層する工程（６）とを有する。 （もっと読む）

【課題】従来の製造方法と比べて、少ない工程数で形成可能であり、また、高精度の位置合わせ技術を必要としない、配線構造とその製造方法を提供する。
【解決手段】基板１０の主表面１０ａ上に、スペーサ絶縁膜２０を形成する。次に、スペーサ絶縁膜をパターニングして、下部配線形成領域４２の基板の主表面を露出させる。次に、露出した基板の主表面上、及び、スペーサ絶縁膜２２の上側表面２２ａ上に配線材料を堆積させて、基板の主表面上に下部配線５２を形成するとともに、スペーサ絶縁膜の上側表面上に上部配線５０を形成する。 （もっと読む）

【課題】ダイシング工程で発生し得る裏面側のチッピングが、貫通電極が存在するアクティブエリアにまで侵入することを防止する。
【解決手段】メモリチップ１Ａは、スクライブセンターＳＣ側から、スクライブエリアＳＡ、ガードリングエリアＧＡ、及びアクティブエリアＡＡという領域に区分けされる。スクライブエリアＳＡの層間絶縁膜内には、メモリチップ１Ａの表面側のチッピングを防止するための第１、第２クラックストップ３ａ，３ｂが設けられている。ガードリングエリアＧＡの表面側には、ガードリング４が設けられている。一方、ガードリングエリアＧＡの半導体基板１０側（メモリチップ１Ａの裏面側）には、裏面側のチッピングを防止するための溝５Ａが設けられている。この裏面チッピング防止溝５Ａによって、チッピングがサポート貫通電極２ａ及び信号等用貫通電極が形成されている領域に侵入することを防ぐことができる。 （もっと読む）

【課題】 より信頼性の高いＣｕ−Ｃｕ接合界面を有する半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置１を、第１の配線１８を含む第１半導体部１０と、第１半導体部１０と貼り合わせて設けられ、第１の配線１８と電気的に接合された第２の配線２８を含む第２半導体部２０とを備える構成とする。さらに、半導体装置１は、酸素に対して水素よりも反応し易い金属材料と酸素とが反応して生成された金属酸化物１７ｂを備える。そして、この金属酸化物１７ｂを、第１の配線１８及び第２の配線２８の接合界面Ｓｊ、並びに、第１の配線１８及び第２の配線２８の少なくとも一方の内部を含む領域に拡散させた構成とする。 （もっと読む）