半導体装置およびその製造方法
【課題】パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようにする。
【解決手段】化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板１０４とを備える。絶縁膜１０３は、例えば、窒化シリコンなど耐湿性に優れた絶縁材料から構成するとよく、膜厚は０．２〜０．３μｍ程度に形成されていればよい。また、第２基板１０４は、例えば、シリコン基板であればよい。シリコン化合物からなる絶縁膜１０３と、シリコン基板からなる第２基板１０４であれば、例えば、１０-5Ｐａ程度の高真空状態で、適宜に加圧することで、直接接合により貼り合わせることができる。
【解決手段】化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板１０４とを備える。絶縁膜１０３は、例えば、窒化シリコンなど耐湿性に優れた絶縁材料から構成するとよく、膜厚は０．２〜０．３μｍ程度に形成されていればよい。また、第２基板１０４は、例えば、シリコン基板であればよい。シリコン化合物からなる絶縁膜１０３と、シリコン基板からなる第２基板１０４であれば、例えば、１０-5Ｐａ程度の高真空状態で、適宜に加圧することで、直接接合により貼り合わせることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体基板の上に形成されてパッケージを用いることなく保護された集積回路を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の実装技術は、これが用いられる機器の小型化を実現する重要な技術となる。この実装技術において、一般には、耐湿性も含めて信頼性を確保するために、半導体集積回路は、パッケージに収容して密閉し、気密に封止した状態として用いられている（特許文献１参照）。また、異種の集積回路を組み合わせて用いる技術としてマルチチップモジュール化や積層化がされているが（特許文献２，３参照）、耐湿性および信頼性を確保するためには、パッケージに収容して気密封止している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−０７２２４１号公報
【特許文献２】特開平０７−３３５７７９号公報
【特許文献３】特開２００４−０１４６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、パッケージを用いることで、部品点数の増加を招き、コストの増大を招くという問題がある。また、パッケージの存在は、全体の寸法を大きくすることになり、実装のさらなる高密度化を妨げ、半導体集積回路を用いる装置のさらなる小型化を阻害している。
【０００５】
本発明は、以上のような問題点を解消するためになされたものであり、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、化合物半導体からなる第１基板の主表面に形成された集積回路を備える集積回路層と、集積回路層を覆って第１基板の上に形成された絶縁膜と、絶縁膜の上に貼り付けられた第２基板とを少なくとも備える。
【０００７】
上記半導体装置において、第２基板の主表面に形成された集積回路を備える集積回路層と、第２基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、第１基板に形成された絶縁膜と第２基板に形成された絶縁膜とが貼り合わされているようにしてもよい。
【０００８】
上記半導体装置において、第１基板の主表面に形成された集積回路に接続して第１基板を貫通する第１基板貫通配線と、第１基板貫通配線に接続して第１基板の裏面に形成された第１基板電極とを備えるようにしてもよい。また、第１基板の主表面に形成された集積回路に接続して第１基板に形成された絶縁膜を貫通する貫通電極と、貫通電極に接続して第２基板を貫通する第２基板貫通配線と、第２基板貫通配線に接続して第２基板の裏面に形成された第２基板電極とを備えるようにしてもよい。なお、第２基板は、例えば、シリコン基板である。
【０００９】
また、本発明に係る半導体装置の製造方法は、化合物半導体からなる第１基板の主表面に集積回路を備える集積回路層を形成する第１工程と、集積回路層を覆う絶縁膜を第１基板の上に形成する第２工程と、絶縁膜の上に第２基板を貼り付ける第３工程とを少なくとも備える。
【００１０】
上記半導体装置の製造方法において、第２基板の主表面に形成された集積回路を備える集積回路層と、第２基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、第１基板に形成された絶縁膜と第２基板に形成された絶縁膜とを貼り合わせるようにしてもよい。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、集積回路層を覆って第１基板の上に形成された絶縁膜と、絶縁膜の上に貼り付けられた第２基板とを備えるようにしたので、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態１における半導体装置の構成を示す構成図である。
【図２】図２は、本発明の実施の形態２における半導体装置の構成を示す構成図である。
【図３】図３は、本発明の実施の形態３における半導体装置の構成を示す構成図である。
【図４】図４は、本発明の実施の形態４における半導体装置の構成を示す構成図である。
【図５Ａ】図５Ａは、本発明の実施の形態の製造方法１における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態の製造方法１における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図５Ｃ】図５Ｃは、本発明の実施の形態の製造方法１における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図６Ａ】図６Ａは、本発明の実施の形態の製造方法２における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図６Ｂ】図６Ｂは、本発明の実施の形態の製造方法２における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図６Ｃ】図６Ｃは、本発明の実施の形態の製造方法２における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図６Ｄ】図６Ｄは、本発明の実施の形態の製造方法２における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図７Ａ】図７Ａは、本発明の実施の形態の製造方法３における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図７Ｂ】図７Ｂは、本発明の実施の形態の製造方法３における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図７Ｃ】図７Ｃは、本発明の実施の形態の製造方法３における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図７Ｄ】図７Ｄは、本発明の実施の形態の製造方法３における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図を参照して説明する。
【００１４】
[実施の形態１]
はじめに、本発明の実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１における半導体装置の構成を示す構成図である。図１では、断面を模式的に示している。
【００１５】
この半導体装置は、化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板１０４とを備える。絶縁膜１０３は、例えば、窒化シリコンなど耐湿性に優れた絶縁材料から構成するとよく、膜厚は０．２〜０．３μｍ程度に形成されていればよい。また、第２基板１０４は、例えば、シリコン基板であればよい。シリコン化合物からなる絶縁膜１０３と、シリコン基板からなる第２基板１０４であれば、例えば、１０-5Ｐａ程度の高真空状態で、適宜に加圧することで、直接接合により貼り合わせることができる。
【００１６】
また、この半導体装置は、集積回路層１０２に形成されている集積回路の電極１０５に接続する第１基板貫通配線１０６と、第１基板貫通配線１０６に接続する第１基板電極１０７を備える。また、第１基板１０１の裏面にも絶縁膜１０８が形成されている。第１基板電極１０７は、外部接続端子であり、裏面側の絶縁膜１０８は、第１基板電極１０７は覆わずに形成されている。第１基板貫通配線１０６および第１基板電極１０７は、例えば、金（Ａｕ）などの耐湿性に優れた金属から構成するとよい。
【００１７】
上述した本実施の形態における半導体装置によれば、第１基板１０１の主表面の集積回路層１０２を、絶縁膜１０３で覆い、加えて、絶縁膜１０３の上に第２基板１０４を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。このように、本実施の形態によれば、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。
【００１８】
[実施の形態２]
次に、本発明の実施の形態２について図２を用いて説明する。図２は、本発明の実施の形態２における半導体装置の構成を示す構成図である。図２では、断面を模式的に示している。
【００１９】
この半導体装置は、化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板２０１とを備える。また、この半導体装置は、集積回路層１０２に形成されている集積回路の電極１０５に接続する第１基板貫通配線１０６と、第１基板貫通配線１０６に接続する第１基板電極１０７を備える。また、第１基板１０１の裏面にも絶縁膜１０８が形成されている。
【００２０】
上述した構成は、実施の形態１と同様である。実施の形態２では、第２基板２０１も、この主表面に形成された集積回路を備える集積回路層２０２と、集積回路層２０２を覆って第２基板２０１の上に形成された絶縁膜２０３とを備える。このように形成された第２基板２０１の絶縁膜２０３と、前述した第１基板１０１の絶縁膜１０３とが、貼り合わされている。なお、第２基板２０１においても、集積回路層２０２に形成されている集積回路の電極２０５に接続する第２基板貫通配線２０６と、第２基板貫通配線２０６に接続する第２基板電極２０７を備える。また、第２基板２０１の裏面にも絶縁膜２０８が形成されている。
【００２１】
また、第１基板１０１の集積回路層１０２の電極１０５に接続する貫通電極１０９が、絶縁膜１０３に形成されている。同様に、第２基板２０１の集積回路層２０２の電極２０５に接続する貫通電極２０９が、絶縁膜２０３に形成されている。絶縁膜１０３と絶縁膜２０３との貼り合わせにおいて、貫通電極１０９と貫通電極２０９とを接続している。この接続により、第１基板１０１の集積回路層１０２と第２基板２０１の集積回路層２０２が接続されている。このように、異なる２種類の集積回路を接続することで、多機能化が図れる。
【００２２】
実施の形態２における半導体装置においても、第１基板１０１の主表面の集積回路層１０２を、絶縁膜１０３で覆い、加えて、絶縁膜１０３の上に第２基板２０１を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。また、第２基板２０１の側から見ても、集積回路層２０２は、絶縁膜２０３で覆われ、加えて、絶縁膜２０３の上に第１基板１０１が貼り合わされているので、耐湿性も含めた信頼性が確保された状態となっている。このように、実施の形態２においても、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。また、異なる集積回路のチップを接続したマルチチップモジュールが、パッケージを用いることなく耐湿性も含めた信頼性が確保されて実装できるようになる。
【００２３】
[実施の形態３]
次に、本発明の実施の形態３について図３を用いて説明する。図３は、本発明の実施の形態３における半導体装置の構成を示す構成図である。図３では、断面を模式的に示している。
【００２４】
この半導体装置は、化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板３０１とを備える。また、この半導体装置は、集積回路層１０２に形成されている集積回路の電極１０５に接続する第１基板貫通配線１０６と、第１基板貫通配線１０６に接続する第１基板電極１０７を備える。また、第１基板１０１の裏面にも絶縁膜１０８が形成されている。
【００２５】
上述した構成は、実施の形態１と同様である。実施の形態３では、第２基板３０１も、この主表面に形成された集積回路を備える集積回路層３０２と、集積回路層３０２を覆って第２基板３０１の上に形成された絶縁膜３０３とを備える。このように形成された第２基板３０１の絶縁膜３０３と、前述した第１基板１０１の絶縁膜１０３とが、貼り合わされている。
【００２６】
また、第１基板１０１の集積回路層１０２の電極１０５に接続する貫通電極１０９が、絶縁膜１０３に形成されている。同様に、第２基板３０１の集積回路層３０２の電極３０５に接続する貫通電極３０９が、絶縁膜３０３に形成されている。絶縁膜１０３と絶縁膜３０３との貼り合わせにおいて、貫通電極１０９と貫通電極３０９とを接続している。この接続により、第１基板１０１の集積回路層１０２と第２基板３０１の集積回路層３０２が接続されている。
【００２７】
これらの構成は、前述した実施の形態２と同様である。実施の形態３では、第２基板３０１には、基板を貫通する配線がなく、また、外部接続端子となる基板裏面側の電極を備えていない点で、実施の形態２と異なる。実施の形態３では、第２基板３０１の集積回路層３０２の集積回路も、第１基板１０１の第１基板電極１０７により、外部との接続が行われる。
【００２８】
上述した実施の形態３における半導体装置においても、第１基板１０１の主表面の集積回路層１０２を、絶縁膜１０３で覆い、加えて、絶縁膜１０３の上に第２基板３０１を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。また、第２基板３０１の側から見ても、集積回路層３０２は、絶縁膜３０３で覆われ、加えて、絶縁膜３０３の上に第１基板１０１が貼り合わされているので、耐湿性も含めた信頼性が確保された状態となっている。このように、実施の形態３においても、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。また、異なる集積回路のチップを接続したマルチチップモジュールが、パッケージを用いることなく耐湿性も含めた信頼性が確保されて実装できるようになる。
【００２９】
[実施の形態４]
次に、本発明の実施の形態４について図４を用いて説明する。図４は、本発明の実施の形態４における半導体装置の構成を示す構成図である。図４では、断面を模式的に示している。
【００３０】
この半導体装置は、化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板２０１とを備える。また、この半導体装置は、集積回路層１０２に形成されている集積回路の電極１０５に接続する第１基板貫通配線１０６と、第１基板貫通配線１０６に接続する第１基板電極１０７を備える。また、第１基板１０１の裏面にも絶縁膜１０８が形成されている。
【００３１】
また、第２基板２０１は、この主表面に形成された集積回路を備える集積回路層２０２と、集積回路層２０２を覆って第２基板２０１の上に形成された絶縁膜２０３とを備える。このように形成された第２基板２０１の絶縁膜２０３と、第１基板１０１の絶縁膜１０３とが、貼り合わされている。なお、第２基板２０１においても、集積回路層２０２に形成されている集積回路の電極２０５に接続する第２基板貫通配線２０６と、第２基板貫通配線２０６に接続する第２基板電極２０７を備える。また、第２基板２０１の裏面にも絶縁膜２０８が形成されている。
【００３２】
また、第１基板１０１の集積回路層１０２の電極１０５に接続する貫通電極１０９が、絶縁膜１０３に形成されている。同様に、第２基板２０１の集積回路層２０２の電極２０５に接続する貫通電極２０９が、絶縁膜２０３に形成されている。絶縁膜１０３と絶縁膜２０３との貼り合わせにおいて、貫通電極１０９と貫通電極２０９とを接続している。この接続により、第１基板１０１の集積回路層１０２と第２基板２０１の集積回路層２０２が接続されている。
【００３３】
上述した構成は、前述した実施の形態２と同様である。実施の形態４では、まず、第１基板１０１は、電極１０５以外に、集積回路層１０２に形成されている集積回路の電極１１５および電極１２５を備える。電極１１５には、絶縁膜１０３を貫通する貫通電極１１９が接続されている。また、電極１２５には、第１基板１０１を貫通する第１基板貫通配線１２６が接続し、第１基板貫通配線１２６は、第１基板１０１の裏面側の第１基板電極１２７が接続している。
【００３４】
同様に、第２基板２０１も、電極２０５以外に、集積回路層２０２に形成されている集積回路の電極２１５および電極２２５を備える。電極２１５には、絶縁膜２０３を貫通する貫通電極２１９が接続され、第２基板２０１を貫通する第２基板貫通配線２１６も接続されている。第２基板貫通配線２１６には、第２基板２０１の裏面側の第２基板電極２１７が接続している。また、電極２２５には、第２基板２０１を貫通する第２基板貫通配線２２６が接続し、第２基板貫通配線２２６は、第２基板２０１の裏面側の第２基板電極２２７が接続している。このように、各々集積回路層を備える２つの基板を貼り合わせることで、各々の集積回路と外部接続のための基板電極とを、様々な経路で接続することが可能となる。
【００３５】
実施の形態４における半導体装置においても、第１基板１０１の主表面の集積回路層１０２を、絶縁膜１０３で覆い、加えて、絶縁膜１０３の上に第２基板２０１を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。また、第２基板２０１の側から見ても、集積回路層２０２は、絶縁膜２０３で覆われ、加えて、絶縁膜２０３の上に第１基板１０１が貼り合わされているので、耐湿性も含めた信頼性が確保された状態となっている。このように、実施の形態４においても、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。また、異なる集積回路のチップを接続したマルチチップモジュールが、パッケージを用いることなく耐湿性も含めた信頼性が確保されて実装できるようになる。
【００３６】
[製造方法１]
次に、本発明の実施の形態における半導体装置の製造方法について説明する。はじめに、製造方法１について図５Ａ〜図５Ｃを用いて説明する。図５Ａ〜図５Ｃは、本発明の実施の形態の製造方法１における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【００３７】
まず、図５Ａに示すように、例えば、ＩｎＰまたはＧａＡｓからなる第１基板１０１の上に、集積回路を作製して集積回路層１０２を形成する。例えば、よく知られた電界効果トランジスタ，高電子移動度トランジスタ，ヘテロ接合バイポーラトランジスタ，フォトダイオードなどの発光素子，受光素子などの素子およびこれらを接続する配線層などから構成される集積回路を作製する。また、いずれかの素子に接続する電極１０５を作製する。
【００３８】
次に、図５Ｂに示すように、集積回路層１０２を覆う絶縁膜１０３を形成する。例えば、まず、スパッタ法や蒸着法などにより窒化シリコン（ＳｉＮ）を堆積することで、絶縁膜１０３を形成すればよい。また、第１基板１０１を貫通する第１基板貫通配線１０６を形成する。例えば、公知のフォトリソグラフィーおよびエッチング技術により第１基板１０１を貫通して電極１０５に到達する基板貫通孔を形成し、形成した基板貫通孔にＡｕなどの金属を充填することで、第１基板貫通配線１０６を形成すればよい。基板貫通孔への金属の充填は、例えば、公知のめっき法により行えばよい。
【００３９】
次に、図５Ｃに示すように、絶縁膜１０３に、例えば、単結晶シリコンからなる第２基板１０４を貼り合わせる。例えば、まず、絶縁膜１０３の表面および第２基板１０４の表面は、よく知られた洗浄方法により清浄化しておく。特に、第２基板１０４の表面より、自然酸化膜を除去しておく。次に、清浄化した第１基板１０１および第２基板１０４を真空容器内に搬入する。次に、真空容器を密閉状態とし、真空排気装置を起動させ、真空容器内の圧力を１０-5Ｐａ程度まで減圧する。この状態で、第１基板１０１の絶縁膜１０３に第２基板１０４を接触させ、２つの基板の間に圧力を印加して押し付ける。これにより、絶縁膜１０３に第２基板１０４を直接接合により貼り合わせることができる。
【００４０】
以上のようにして第２基板１０４を貼り合わせた後、第１基板１０１の裏面側に、第１基板貫通配線１０６に接続する第１基板電極１０７を形成する。この後、第１基板１０１の裏面に、例えば、上述同様にすることで、窒化シリコン膜を堆積し、公知のフォトリソグラフィーおよびエッチング技術により、堆積した窒化シリコン膜における第１基板電極１０７の上部を除去することで、図１に示すように、絶縁膜１０８が形成できる。
【００４１】
[製造方法２]
次に、本発明の実施の形態における半導体装置の製造方法２について図６Ａ〜図６Ｄを用いて説明する。図６Ａ〜図６Ｄは、本発明の実施の形態の製造方法２における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【００４２】
まず、図６Ａに示すように、例えば、ＩｎＰまたはＧａＡｓからなる第１基板１０１の上に、集積回路を作製して集積回路層１０２を形成する。例えば、よく知られた電界効果トランジスタ，高電子移動度トランジスタ，ヘテロ接合バイポーラトランジスタ，フォトダイオードなどの発光素子，受光素子などの素子およびこれらを接続する配線層などから構成される集積回路を作製する。また、いずれかの素子に接続する電極１０５を作製する。
【００４３】
次に、図６Ｂに示すように、集積回路層１０２を覆う絶縁膜１０３を形成する。例えば、まず、スパッタ法や蒸着法などにより窒化シリコンを堆積することで、絶縁膜１０３を形成すればよい。また、第１基板１０１を貫通する第１基板貫通配線１０６を形成する。例えば、公知のフォトリソグラフィーおよびエッチング技術により第１基板１０１を貫通して電極１０５に到達する基板貫通孔を形成し、形成した基板貫通孔にＡｕなどの金属を充填することで、第１基板貫通配線１０６を形成すればよい。基板貫通孔への金属の充填は、例えば、公知のめっき法により行えばよい。
【００４４】
次に、図６Ｃに示すように、絶縁膜１０３に電極１０５に接続する貫通電極１０９を形成する。まず、公知のフォトリソグラフィーおよびエッチング技術により絶縁膜１０３を貫通して電極１０５に到達する貫通孔を形成し、形成した貫通孔に金属を充填することで、貫通電極１０９を形成する。例えば、貫通孔への金属の充填は、例えばスパッタ法や蒸着法により行えばよい。
【００４５】
次に、シリコンから構成され、集積回路層２０２および集積回路層２０２を覆う絶縁膜２０３を備える第２基板２０１を用意し、図６Ｄに示すように、第１基板１０１の絶縁膜１０３に、第２基板２０１の絶縁膜２０３を貼り合わせる。例えば、まず、絶縁膜１０３の表面および絶縁膜２０３の表面は、よく知られた洗浄方法により清浄化しておく。次に、清浄化した第１基板１０１および第２基板２０１を真空容器内に搬入する。次に、真空容器を密閉状態とし、真空排気装置を起動させ、真空容器内の圧力を１０-5Ｐａ程度まで減圧する。この状態で、第１基板１０１の絶縁膜１０３に第２基板２０１の絶縁膜２０３を接触させ、２つの基板の間に圧力を印加して押し付ける。これにより、絶縁膜１０３に絶縁膜２０３を直接接合により貼り合わせることができる。
【００４６】
なお、第２基板２０１においても、前述同様にすることで、電極２０５に接続する第２基板貫通配線２０６および電極２０５に接続する貫通電極２０９が形成されている。上述した貼り合わせにおいては、例えば、貫通電極１０９と対応する貫通電極２０９との位置を合わせた状態とすることで、これらの貫通電極を介して第１基板１０１の集積回路層１０２と第２基板２０１の集積回路層２０２との接続状態が得られる。なお、貫通電極１０９と貫通電極２０９との良好な電気的接続を得るために、上記貼り合わせを、２００〜４００℃に加熱した状態で行う。この加熱は、貼り合わせをした後で行ってもよい。
【００４７】
以上のようにして第２基板２０１を貼り合わせた後、第１基板１０１の裏面側に、第１基板貫通配線１０６に接続する第１基板電極１０７を形成する。また、第２基板２０１の裏面側に、第２基板貫通配線２０６に接続する第２基板電極２０７を形成する。また、第１基板１０１の裏面および第２基板２０１の裏面の各々に、窒化シリコン膜を堆積し、公知のフォトリソグラフィーおよびエッチング技術により対応する電極上部を除去することで、図２に示すように、絶縁膜１０８および絶縁膜２０８が形成できる。また、窒化シリコン膜を堆積してから、上記各電極形成部に開口部を形成し、この開口部に金属パターンを形成することで、第１基板電極１０７および第２基板電極２０７を形成するようにしてもよい。金属パターンの形成は、リフトオフ法により行えばよい。また、金属パターンの形成においては、絶縁膜より１０％程度厚く形成しおくとよい、
【００４８】
[製造方法３]
次に、本発明の実施の形態における半導体装置の製造方法３について図７Ａ〜図７Ｄを用いて説明する。図７Ａ〜図７Ｄは、本発明の実施の形態の製造方法３における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【００４９】
まず、図７Ａに示すように、例えば、ＩｎＰまたはＧａＡｓからなる第１基板１０１の上に、集積回路を作製して集積回路層１０２を形成する。例えば、よく知られた電界効果トランジスタ，高電子移動度トランジスタ，ヘテロ接合バイポーラトランジスタ，フォトダイオードなどの発光素子，受光素子などの素子およびこれらを接続する配線層などから構成される集積回路を作製する。また、いずれかの素子に接続する電極１０５を作製する。
【００５０】
次に、図７Ｂに示すように、集積回路層１０２を覆う絶縁膜１０３を形成する。例えば、まず、スパッタ法や蒸着法などにより窒化シリコンを堆積することで、絶縁膜１０３を形成すればよい。
【００５１】
次に、シリコンから構成され、集積回路層２０２および集積回路層２０２を覆う絶縁膜２０３を備える第２基板２０１を用意し、図７Ｃに示すように、第１基板１０１の絶縁膜１０３に、第２基板２０１の絶縁膜２０３を貼り合わせる。例えば、まず、絶縁膜１０３の表面および絶縁膜２０３の表面は、よく知られた洗浄方法により清浄化しておく。次に、清浄化した第１基板１０１および第２基板２０１を真空容器内に搬入する。次に、真空容器を密閉状態とし、真空排気装置を起動させ、真空容器内の圧力を１０-5Ｐａ程度まで減圧する。この状態で、第１基板１０１の絶縁膜１０３に第２基板２０１の絶縁膜２０３を接触させ、２つの基板の間に圧力を印加して押し付ける。これにより、絶縁膜１０３に絶縁膜２０３を直接接合により貼り合わせることができる。
【００５２】
次に、第１基板１０１，集積回路層１０２，絶縁膜１０３，および絶縁膜２０３を貫通して対応する電極２０５に到達する貫通孔を形成する。このとき、集積回路層１０２においては、対応する電極２０５に接続しようとする電極１０５を通過するように、上記貫通孔を形成する。次に、形成した貫通孔にＡｕを充填することで、図７Ｄに示すように、貫通電極配線７０６を形成する。このように貫通電極配線７０６を形成することで、第２基板２０１の電極２０５および第１基板１０１の電極１０５に接続し、第１基板１０１を貫通してこの裏面に到達する貫通電極配線７０６が形成できる。
【００５３】
以上のようにして貫通電極配線７０６を形成した後、第１基板１０１の裏面側に、貫通電極配線７０６に接続する第１基板電極１０７を形成する。また、第１基板１０１の裏面および第２基板２０１の裏面の各々に、窒化シリコン膜を堆積し、公知のフォトリソグラフィーおよびエッチング技術により対応する電極上部を除去することで各々の基板裏面に絶縁膜を形成する。
【００５４】
上述した製造方法により製造された半導体装置は、実施の形態３において図３を用いて説明した半導体装置に相当する。第１基板１０１から第２基板２０１の電極２０５にまで到達する貫通電極配線７０６は、実施の形態３における第１基板貫通配線１０６，貫通電極１０９，および貫通電極３０９を一体に形成したものである。
【００５５】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、基板の裏面に形成する電極は、Ｓｎ／Ａｕの積層構造としてもよい。また、基板の貼り合わせにおいて、基板の表面にＡｕの層を形成しておくことで、より強固な貼り合わせの状態が得られるようになる。また、第２基板は、シリコンに限らず、コランダム（Ａｌ2Ｏ3）などの結晶基板であってもよい。
【符号の説明】
【００５６】
１０１…第１基板、１０２…集積回路層、１０３…絶縁膜、１０４…第２基板、１０５…電極、１０６…第１基板貫通配線、１０７…第１基板電極、１０８…絶縁膜。
【技術分野】
【０００１】
本発明は、化合物半導体基板の上に形成されてパッケージを用いることなく保護された集積回路を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の実装技術は、これが用いられる機器の小型化を実現する重要な技術となる。この実装技術において、一般には、耐湿性も含めて信頼性を確保するために、半導体集積回路は、パッケージに収容して密閉し、気密に封止した状態として用いられている（特許文献１参照）。また、異種の集積回路を組み合わせて用いる技術としてマルチチップモジュール化や積層化がされているが（特許文献２，３参照）、耐湿性および信頼性を確保するためには、パッケージに収容して気密封止している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−０７２２４１号公報
【特許文献２】特開平０７−３３５７７９号公報
【特許文献３】特開２００４−０１４６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、パッケージを用いることで、部品点数の増加を招き、コストの増大を招くという問題がある。また、パッケージの存在は、全体の寸法を大きくすることになり、実装のさらなる高密度化を妨げ、半導体集積回路を用いる装置のさらなる小型化を阻害している。
【０００５】
本発明は、以上のような問題点を解消するためになされたものであり、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、化合物半導体からなる第１基板の主表面に形成された集積回路を備える集積回路層と、集積回路層を覆って第１基板の上に形成された絶縁膜と、絶縁膜の上に貼り付けられた第２基板とを少なくとも備える。
【０００７】
上記半導体装置において、第２基板の主表面に形成された集積回路を備える集積回路層と、第２基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、第１基板に形成された絶縁膜と第２基板に形成された絶縁膜とが貼り合わされているようにしてもよい。
【０００８】
上記半導体装置において、第１基板の主表面に形成された集積回路に接続して第１基板を貫通する第１基板貫通配線と、第１基板貫通配線に接続して第１基板の裏面に形成された第１基板電極とを備えるようにしてもよい。また、第１基板の主表面に形成された集積回路に接続して第１基板に形成された絶縁膜を貫通する貫通電極と、貫通電極に接続して第２基板を貫通する第２基板貫通配線と、第２基板貫通配線に接続して第２基板の裏面に形成された第２基板電極とを備えるようにしてもよい。なお、第２基板は、例えば、シリコン基板である。
【０００９】
また、本発明に係る半導体装置の製造方法は、化合物半導体からなる第１基板の主表面に集積回路を備える集積回路層を形成する第１工程と、集積回路層を覆う絶縁膜を第１基板の上に形成する第２工程と、絶縁膜の上に第２基板を貼り付ける第３工程とを少なくとも備える。
【００１０】
上記半導体装置の製造方法において、第２基板の主表面に形成された集積回路を備える集積回路層と、第２基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、第１基板に形成された絶縁膜と第２基板に形成された絶縁膜とを貼り合わせるようにしてもよい。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、集積回路層を覆って第１基板の上に形成された絶縁膜と、絶縁膜の上に貼り付けられた第２基板とを備えるようにしたので、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態１における半導体装置の構成を示す構成図である。
【図２】図２は、本発明の実施の形態２における半導体装置の構成を示す構成図である。
【図３】図３は、本発明の実施の形態３における半導体装置の構成を示す構成図である。
【図４】図４は、本発明の実施の形態４における半導体装置の構成を示す構成図である。
【図５Ａ】図５Ａは、本発明の実施の形態の製造方法１における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態の製造方法１における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図５Ｃ】図５Ｃは、本発明の実施の形態の製造方法１における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図６Ａ】図６Ａは、本発明の実施の形態の製造方法２における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図６Ｂ】図６Ｂは、本発明の実施の形態の製造方法２における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図６Ｃ】図６Ｃは、本発明の実施の形態の製造方法２における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図６Ｄ】図６Ｄは、本発明の実施の形態の製造方法２における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図７Ａ】図７Ａは、本発明の実施の形態の製造方法３における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図７Ｂ】図７Ｂは、本発明の実施の形態の製造方法３における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図７Ｃ】図７Ｃは、本発明の実施の形態の製造方法３における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図７Ｄ】図７Ｄは、本発明の実施の形態の製造方法３における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図を参照して説明する。
【００１４】
[実施の形態１]
はじめに、本発明の実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１における半導体装置の構成を示す構成図である。図１では、断面を模式的に示している。
【００１５】
この半導体装置は、化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板１０４とを備える。絶縁膜１０３は、例えば、窒化シリコンなど耐湿性に優れた絶縁材料から構成するとよく、膜厚は０．２〜０．３μｍ程度に形成されていればよい。また、第２基板１０４は、例えば、シリコン基板であればよい。シリコン化合物からなる絶縁膜１０３と、シリコン基板からなる第２基板１０４であれば、例えば、１０-5Ｐａ程度の高真空状態で、適宜に加圧することで、直接接合により貼り合わせることができる。
【００１６】
また、この半導体装置は、集積回路層１０２に形成されている集積回路の電極１０５に接続する第１基板貫通配線１０６と、第１基板貫通配線１０６に接続する第１基板電極１０７を備える。また、第１基板１０１の裏面にも絶縁膜１０８が形成されている。第１基板電極１０７は、外部接続端子であり、裏面側の絶縁膜１０８は、第１基板電極１０７は覆わずに形成されている。第１基板貫通配線１０６および第１基板電極１０７は、例えば、金（Ａｕ）などの耐湿性に優れた金属から構成するとよい。
【００１７】
上述した本実施の形態における半導体装置によれば、第１基板１０１の主表面の集積回路層１０２を、絶縁膜１０３で覆い、加えて、絶縁膜１０３の上に第２基板１０４を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。このように、本実施の形態によれば、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。
【００１８】
[実施の形態２]
次に、本発明の実施の形態２について図２を用いて説明する。図２は、本発明の実施の形態２における半導体装置の構成を示す構成図である。図２では、断面を模式的に示している。
【００１９】
この半導体装置は、化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板２０１とを備える。また、この半導体装置は、集積回路層１０２に形成されている集積回路の電極１０５に接続する第１基板貫通配線１０６と、第１基板貫通配線１０６に接続する第１基板電極１０７を備える。また、第１基板１０１の裏面にも絶縁膜１０８が形成されている。
【００２０】
上述した構成は、実施の形態１と同様である。実施の形態２では、第２基板２０１も、この主表面に形成された集積回路を備える集積回路層２０２と、集積回路層２０２を覆って第２基板２０１の上に形成された絶縁膜２０３とを備える。このように形成された第２基板２０１の絶縁膜２０３と、前述した第１基板１０１の絶縁膜１０３とが、貼り合わされている。なお、第２基板２０１においても、集積回路層２０２に形成されている集積回路の電極２０５に接続する第２基板貫通配線２０６と、第２基板貫通配線２０６に接続する第２基板電極２０７を備える。また、第２基板２０１の裏面にも絶縁膜２０８が形成されている。
【００２１】
また、第１基板１０１の集積回路層１０２の電極１０５に接続する貫通電極１０９が、絶縁膜１０３に形成されている。同様に、第２基板２０１の集積回路層２０２の電極２０５に接続する貫通電極２０９が、絶縁膜２０３に形成されている。絶縁膜１０３と絶縁膜２０３との貼り合わせにおいて、貫通電極１０９と貫通電極２０９とを接続している。この接続により、第１基板１０１の集積回路層１０２と第２基板２０１の集積回路層２０２が接続されている。このように、異なる２種類の集積回路を接続することで、多機能化が図れる。
【００２２】
実施の形態２における半導体装置においても、第１基板１０１の主表面の集積回路層１０２を、絶縁膜１０３で覆い、加えて、絶縁膜１０３の上に第２基板２０１を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。また、第２基板２０１の側から見ても、集積回路層２０２は、絶縁膜２０３で覆われ、加えて、絶縁膜２０３の上に第１基板１０１が貼り合わされているので、耐湿性も含めた信頼性が確保された状態となっている。このように、実施の形態２においても、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。また、異なる集積回路のチップを接続したマルチチップモジュールが、パッケージを用いることなく耐湿性も含めた信頼性が確保されて実装できるようになる。
【００２３】
[実施の形態３]
次に、本発明の実施の形態３について図３を用いて説明する。図３は、本発明の実施の形態３における半導体装置の構成を示す構成図である。図３では、断面を模式的に示している。
【００２４】
この半導体装置は、化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板３０１とを備える。また、この半導体装置は、集積回路層１０２に形成されている集積回路の電極１０５に接続する第１基板貫通配線１０６と、第１基板貫通配線１０６に接続する第１基板電極１０７を備える。また、第１基板１０１の裏面にも絶縁膜１０８が形成されている。
【００２５】
上述した構成は、実施の形態１と同様である。実施の形態３では、第２基板３０１も、この主表面に形成された集積回路を備える集積回路層３０２と、集積回路層３０２を覆って第２基板３０１の上に形成された絶縁膜３０３とを備える。このように形成された第２基板３０１の絶縁膜３０３と、前述した第１基板１０１の絶縁膜１０３とが、貼り合わされている。
【００２６】
また、第１基板１０１の集積回路層１０２の電極１０５に接続する貫通電極１０９が、絶縁膜１０３に形成されている。同様に、第２基板３０１の集積回路層３０２の電極３０５に接続する貫通電極３０９が、絶縁膜３０３に形成されている。絶縁膜１０３と絶縁膜３０３との貼り合わせにおいて、貫通電極１０９と貫通電極３０９とを接続している。この接続により、第１基板１０１の集積回路層１０２と第２基板３０１の集積回路層３０２が接続されている。
【００２７】
これらの構成は、前述した実施の形態２と同様である。実施の形態３では、第２基板３０１には、基板を貫通する配線がなく、また、外部接続端子となる基板裏面側の電極を備えていない点で、実施の形態２と異なる。実施の形態３では、第２基板３０１の集積回路層３０２の集積回路も、第１基板１０１の第１基板電極１０７により、外部との接続が行われる。
【００２８】
上述した実施の形態３における半導体装置においても、第１基板１０１の主表面の集積回路層１０２を、絶縁膜１０３で覆い、加えて、絶縁膜１０３の上に第２基板３０１を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。また、第２基板３０１の側から見ても、集積回路層３０２は、絶縁膜３０３で覆われ、加えて、絶縁膜３０３の上に第１基板１０１が貼り合わされているので、耐湿性も含めた信頼性が確保された状態となっている。このように、実施の形態３においても、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。また、異なる集積回路のチップを接続したマルチチップモジュールが、パッケージを用いることなく耐湿性も含めた信頼性が確保されて実装できるようになる。
【００２９】
[実施の形態４]
次に、本発明の実施の形態４について図４を用いて説明する。図４は、本発明の実施の形態４における半導体装置の構成を示す構成図である。図４では、断面を模式的に示している。
【００３０】
この半導体装置は、化合物半導体からなる第１基板１０１の主表面に形成された集積回路を備える集積回路層１０２と、集積回路層１０２を覆って第１基板１０１の上に形成された絶縁膜１０３と、絶縁膜１０３の上に貼り付けられた第２基板２０１とを備える。また、この半導体装置は、集積回路層１０２に形成されている集積回路の電極１０５に接続する第１基板貫通配線１０６と、第１基板貫通配線１０６に接続する第１基板電極１０７を備える。また、第１基板１０１の裏面にも絶縁膜１０８が形成されている。
【００３１】
また、第２基板２０１は、この主表面に形成された集積回路を備える集積回路層２０２と、集積回路層２０２を覆って第２基板２０１の上に形成された絶縁膜２０３とを備える。このように形成された第２基板２０１の絶縁膜２０３と、第１基板１０１の絶縁膜１０３とが、貼り合わされている。なお、第２基板２０１においても、集積回路層２０２に形成されている集積回路の電極２０５に接続する第２基板貫通配線２０６と、第２基板貫通配線２０６に接続する第２基板電極２０７を備える。また、第２基板２０１の裏面にも絶縁膜２０８が形成されている。
【００３２】
また、第１基板１０１の集積回路層１０２の電極１０５に接続する貫通電極１０９が、絶縁膜１０３に形成されている。同様に、第２基板２０１の集積回路層２０２の電極２０５に接続する貫通電極２０９が、絶縁膜２０３に形成されている。絶縁膜１０３と絶縁膜２０３との貼り合わせにおいて、貫通電極１０９と貫通電極２０９とを接続している。この接続により、第１基板１０１の集積回路層１０２と第２基板２０１の集積回路層２０２が接続されている。
【００３３】
上述した構成は、前述した実施の形態２と同様である。実施の形態４では、まず、第１基板１０１は、電極１０５以外に、集積回路層１０２に形成されている集積回路の電極１１５および電極１２５を備える。電極１１５には、絶縁膜１０３を貫通する貫通電極１１９が接続されている。また、電極１２５には、第１基板１０１を貫通する第１基板貫通配線１２６が接続し、第１基板貫通配線１２６は、第１基板１０１の裏面側の第１基板電極１２７が接続している。
【００３４】
同様に、第２基板２０１も、電極２０５以外に、集積回路層２０２に形成されている集積回路の電極２１５および電極２２５を備える。電極２１５には、絶縁膜２０３を貫通する貫通電極２１９が接続され、第２基板２０１を貫通する第２基板貫通配線２１６も接続されている。第２基板貫通配線２１６には、第２基板２０１の裏面側の第２基板電極２１７が接続している。また、電極２２５には、第２基板２０１を貫通する第２基板貫通配線２２６が接続し、第２基板貫通配線２２６は、第２基板２０１の裏面側の第２基板電極２２７が接続している。このように、各々集積回路層を備える２つの基板を貼り合わせることで、各々の集積回路と外部接続のための基板電極とを、様々な経路で接続することが可能となる。
【００３５】
実施の形態４における半導体装置においても、第１基板１０１の主表面の集積回路層１０２を、絶縁膜１０３で覆い、加えて、絶縁膜１０３の上に第２基板２０１を貼り合わせているので、耐湿性も含めた信頼性が確保された状態となる。また、第２基板２０１の側から見ても、集積回路層２０２は、絶縁膜２０３で覆われ、加えて、絶縁膜２０３の上に第１基板１０１が貼り合わされているので、耐湿性も含めた信頼性が確保された状態となっている。このように、実施の形態４においても、パッケージを用いることなく、半導体集積回路の耐湿性も含めた信頼性が確保されて実装できるようになる。また、異なる集積回路のチップを接続したマルチチップモジュールが、パッケージを用いることなく耐湿性も含めた信頼性が確保されて実装できるようになる。
【００３６】
[製造方法１]
次に、本発明の実施の形態における半導体装置の製造方法について説明する。はじめに、製造方法１について図５Ａ〜図５Ｃを用いて説明する。図５Ａ〜図５Ｃは、本発明の実施の形態の製造方法１における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【００３７】
まず、図５Ａに示すように、例えば、ＩｎＰまたはＧａＡｓからなる第１基板１０１の上に、集積回路を作製して集積回路層１０２を形成する。例えば、よく知られた電界効果トランジスタ，高電子移動度トランジスタ，ヘテロ接合バイポーラトランジスタ，フォトダイオードなどの発光素子，受光素子などの素子およびこれらを接続する配線層などから構成される集積回路を作製する。また、いずれかの素子に接続する電極１０５を作製する。
【００３８】
次に、図５Ｂに示すように、集積回路層１０２を覆う絶縁膜１０３を形成する。例えば、まず、スパッタ法や蒸着法などにより窒化シリコン（ＳｉＮ）を堆積することで、絶縁膜１０３を形成すればよい。また、第１基板１０１を貫通する第１基板貫通配線１０６を形成する。例えば、公知のフォトリソグラフィーおよびエッチング技術により第１基板１０１を貫通して電極１０５に到達する基板貫通孔を形成し、形成した基板貫通孔にＡｕなどの金属を充填することで、第１基板貫通配線１０６を形成すればよい。基板貫通孔への金属の充填は、例えば、公知のめっき法により行えばよい。
【００３９】
次に、図５Ｃに示すように、絶縁膜１０３に、例えば、単結晶シリコンからなる第２基板１０４を貼り合わせる。例えば、まず、絶縁膜１０３の表面および第２基板１０４の表面は、よく知られた洗浄方法により清浄化しておく。特に、第２基板１０４の表面より、自然酸化膜を除去しておく。次に、清浄化した第１基板１０１および第２基板１０４を真空容器内に搬入する。次に、真空容器を密閉状態とし、真空排気装置を起動させ、真空容器内の圧力を１０-5Ｐａ程度まで減圧する。この状態で、第１基板１０１の絶縁膜１０３に第２基板１０４を接触させ、２つの基板の間に圧力を印加して押し付ける。これにより、絶縁膜１０３に第２基板１０４を直接接合により貼り合わせることができる。
【００４０】
以上のようにして第２基板１０４を貼り合わせた後、第１基板１０１の裏面側に、第１基板貫通配線１０６に接続する第１基板電極１０７を形成する。この後、第１基板１０１の裏面に、例えば、上述同様にすることで、窒化シリコン膜を堆積し、公知のフォトリソグラフィーおよびエッチング技術により、堆積した窒化シリコン膜における第１基板電極１０７の上部を除去することで、図１に示すように、絶縁膜１０８が形成できる。
【００４１】
[製造方法２]
次に、本発明の実施の形態における半導体装置の製造方法２について図６Ａ〜図６Ｄを用いて説明する。図６Ａ〜図６Ｄは、本発明の実施の形態の製造方法２における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【００４２】
まず、図６Ａに示すように、例えば、ＩｎＰまたはＧａＡｓからなる第１基板１０１の上に、集積回路を作製して集積回路層１０２を形成する。例えば、よく知られた電界効果トランジスタ，高電子移動度トランジスタ，ヘテロ接合バイポーラトランジスタ，フォトダイオードなどの発光素子，受光素子などの素子およびこれらを接続する配線層などから構成される集積回路を作製する。また、いずれかの素子に接続する電極１０５を作製する。
【００４３】
次に、図６Ｂに示すように、集積回路層１０２を覆う絶縁膜１０３を形成する。例えば、まず、スパッタ法や蒸着法などにより窒化シリコンを堆積することで、絶縁膜１０３を形成すればよい。また、第１基板１０１を貫通する第１基板貫通配線１０６を形成する。例えば、公知のフォトリソグラフィーおよびエッチング技術により第１基板１０１を貫通して電極１０５に到達する基板貫通孔を形成し、形成した基板貫通孔にＡｕなどの金属を充填することで、第１基板貫通配線１０６を形成すればよい。基板貫通孔への金属の充填は、例えば、公知のめっき法により行えばよい。
【００４４】
次に、図６Ｃに示すように、絶縁膜１０３に電極１０５に接続する貫通電極１０９を形成する。まず、公知のフォトリソグラフィーおよびエッチング技術により絶縁膜１０３を貫通して電極１０５に到達する貫通孔を形成し、形成した貫通孔に金属を充填することで、貫通電極１０９を形成する。例えば、貫通孔への金属の充填は、例えばスパッタ法や蒸着法により行えばよい。
【００４５】
次に、シリコンから構成され、集積回路層２０２および集積回路層２０２を覆う絶縁膜２０３を備える第２基板２０１を用意し、図６Ｄに示すように、第１基板１０１の絶縁膜１０３に、第２基板２０１の絶縁膜２０３を貼り合わせる。例えば、まず、絶縁膜１０３の表面および絶縁膜２０３の表面は、よく知られた洗浄方法により清浄化しておく。次に、清浄化した第１基板１０１および第２基板２０１を真空容器内に搬入する。次に、真空容器を密閉状態とし、真空排気装置を起動させ、真空容器内の圧力を１０-5Ｐａ程度まで減圧する。この状態で、第１基板１０１の絶縁膜１０３に第２基板２０１の絶縁膜２０３を接触させ、２つの基板の間に圧力を印加して押し付ける。これにより、絶縁膜１０３に絶縁膜２０３を直接接合により貼り合わせることができる。
【００４６】
なお、第２基板２０１においても、前述同様にすることで、電極２０５に接続する第２基板貫通配線２０６および電極２０５に接続する貫通電極２０９が形成されている。上述した貼り合わせにおいては、例えば、貫通電極１０９と対応する貫通電極２０９との位置を合わせた状態とすることで、これらの貫通電極を介して第１基板１０１の集積回路層１０２と第２基板２０１の集積回路層２０２との接続状態が得られる。なお、貫通電極１０９と貫通電極２０９との良好な電気的接続を得るために、上記貼り合わせを、２００〜４００℃に加熱した状態で行う。この加熱は、貼り合わせをした後で行ってもよい。
【００４７】
以上のようにして第２基板２０１を貼り合わせた後、第１基板１０１の裏面側に、第１基板貫通配線１０６に接続する第１基板電極１０７を形成する。また、第２基板２０１の裏面側に、第２基板貫通配線２０６に接続する第２基板電極２０７を形成する。また、第１基板１０１の裏面および第２基板２０１の裏面の各々に、窒化シリコン膜を堆積し、公知のフォトリソグラフィーおよびエッチング技術により対応する電極上部を除去することで、図２に示すように、絶縁膜１０８および絶縁膜２０８が形成できる。また、窒化シリコン膜を堆積してから、上記各電極形成部に開口部を形成し、この開口部に金属パターンを形成することで、第１基板電極１０７および第２基板電極２０７を形成するようにしてもよい。金属パターンの形成は、リフトオフ法により行えばよい。また、金属パターンの形成においては、絶縁膜より１０％程度厚く形成しおくとよい、
【００４８】
[製造方法３]
次に、本発明の実施の形態における半導体装置の製造方法３について図７Ａ〜図７Ｄを用いて説明する。図７Ａ〜図７Ｄは、本発明の実施の形態の製造方法３における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【００４９】
まず、図７Ａに示すように、例えば、ＩｎＰまたはＧａＡｓからなる第１基板１０１の上に、集積回路を作製して集積回路層１０２を形成する。例えば、よく知られた電界効果トランジスタ，高電子移動度トランジスタ，ヘテロ接合バイポーラトランジスタ，フォトダイオードなどの発光素子，受光素子などの素子およびこれらを接続する配線層などから構成される集積回路を作製する。また、いずれかの素子に接続する電極１０５を作製する。
【００５０】
次に、図７Ｂに示すように、集積回路層１０２を覆う絶縁膜１０３を形成する。例えば、まず、スパッタ法や蒸着法などにより窒化シリコンを堆積することで、絶縁膜１０３を形成すればよい。
【００５１】
次に、シリコンから構成され、集積回路層２０２および集積回路層２０２を覆う絶縁膜２０３を備える第２基板２０１を用意し、図７Ｃに示すように、第１基板１０１の絶縁膜１０３に、第２基板２０１の絶縁膜２０３を貼り合わせる。例えば、まず、絶縁膜１０３の表面および絶縁膜２０３の表面は、よく知られた洗浄方法により清浄化しておく。次に、清浄化した第１基板１０１および第２基板２０１を真空容器内に搬入する。次に、真空容器を密閉状態とし、真空排気装置を起動させ、真空容器内の圧力を１０-5Ｐａ程度まで減圧する。この状態で、第１基板１０１の絶縁膜１０３に第２基板２０１の絶縁膜２０３を接触させ、２つの基板の間に圧力を印加して押し付ける。これにより、絶縁膜１０３に絶縁膜２０３を直接接合により貼り合わせることができる。
【００５２】
次に、第１基板１０１，集積回路層１０２，絶縁膜１０３，および絶縁膜２０３を貫通して対応する電極２０５に到達する貫通孔を形成する。このとき、集積回路層１０２においては、対応する電極２０５に接続しようとする電極１０５を通過するように、上記貫通孔を形成する。次に、形成した貫通孔にＡｕを充填することで、図７Ｄに示すように、貫通電極配線７０６を形成する。このように貫通電極配線７０６を形成することで、第２基板２０１の電極２０５および第１基板１０１の電極１０５に接続し、第１基板１０１を貫通してこの裏面に到達する貫通電極配線７０６が形成できる。
【００５３】
以上のようにして貫通電極配線７０６を形成した後、第１基板１０１の裏面側に、貫通電極配線７０６に接続する第１基板電極１０７を形成する。また、第１基板１０１の裏面および第２基板２０１の裏面の各々に、窒化シリコン膜を堆積し、公知のフォトリソグラフィーおよびエッチング技術により対応する電極上部を除去することで各々の基板裏面に絶縁膜を形成する。
【００５４】
上述した製造方法により製造された半導体装置は、実施の形態３において図３を用いて説明した半導体装置に相当する。第１基板１０１から第２基板２０１の電極２０５にまで到達する貫通電極配線７０６は、実施の形態３における第１基板貫通配線１０６，貫通電極１０９，および貫通電極３０９を一体に形成したものである。
【００５５】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、基板の裏面に形成する電極は、Ｓｎ／Ａｕの積層構造としてもよい。また、基板の貼り合わせにおいて、基板の表面にＡｕの層を形成しておくことで、より強固な貼り合わせの状態が得られるようになる。また、第２基板は、シリコンに限らず、コランダム（Ａｌ2Ｏ3）などの結晶基板であってもよい。
【符号の説明】
【００５６】
１０１…第１基板、１０２…集積回路層、１０３…絶縁膜、１０４…第２基板、１０５…電極、１０６…第１基板貫通配線、１０７…第１基板電極、１０８…絶縁膜。
【特許請求の範囲】
【請求項１】
化合物半導体からなる第１基板の主表面に形成された集積回路を備える集積回路層と、
前記集積回路層を覆って前記第１基板の上に形成された絶縁膜と、
前記絶縁膜の上に貼り付けられた第２基板と
を少なくとも備えることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２基板の主表面に形成された集積回路を備える集積回路層と、前記第２基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、
前記第１基板に形成された絶縁膜と前記第２基板に形成された絶縁膜とが貼り合わされていることを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記第１基板の主表面に形成された集積回路に接続して前記第１基板を貫通する第１基板貫通配線と、
前記第１基板貫通配線に接続して前記第１基板の裏面に形成された第１基板電極と
を備えることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記第１基板の主表面に形成された集積回路に接続して前記第１基板に形成された絶縁膜を貫通する貫通電極と、
前記貫通電極に接続して前記第２基板を貫通する第２基板貫通配線と、
前記第２基板貫通配線に接続して前記第２基板の裏面に形成された第２基板電極と
を備えることを特徴とする半導体装置。
【請求項５】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記第２基板は、シリコン基板であることを特徴とする半導体装置。
【請求項６】
化合物半導体からなる第１基板の主表面に集積回路を備える集積回路層を形成する第１工程と、
前記集積回路層を覆う絶縁膜を前記第１基板の上に形成する第２工程と、
前記絶縁膜の上に第２基板を貼り付ける第３工程と
を少なくとも備えることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記第２基板の主表面に形成された集積回路を備える集積回路層と、前記第２基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、
前記第１基板に形成された絶縁膜と前記第２基板に形成された絶縁膜とを貼り合わせることを特徴とする半導体装置の製造方法。
【請求項１】
化合物半導体からなる第１基板の主表面に形成された集積回路を備える集積回路層と、
前記集積回路層を覆って前記第１基板の上に形成された絶縁膜と、
前記絶縁膜の上に貼り付けられた第２基板と
を少なくとも備えることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２基板の主表面に形成された集積回路を備える集積回路層と、前記第２基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、
前記第１基板に形成された絶縁膜と前記第２基板に形成された絶縁膜とが貼り合わされていることを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記第１基板の主表面に形成された集積回路に接続して前記第１基板を貫通する第１基板貫通配線と、
前記第１基板貫通配線に接続して前記第１基板の裏面に形成された第１基板電極と
を備えることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記第１基板の主表面に形成された集積回路に接続して前記第１基板に形成された絶縁膜を貫通する貫通電極と、
前記貫通電極に接続して前記第２基板を貫通する第２基板貫通配線と、
前記第２基板貫通配線に接続して前記第２基板の裏面に形成された第２基板電極と
を備えることを特徴とする半導体装置。
【請求項５】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記第２基板は、シリコン基板であることを特徴とする半導体装置。
【請求項６】
化合物半導体からなる第１基板の主表面に集積回路を備える集積回路層を形成する第１工程と、
前記集積回路層を覆う絶縁膜を前記第１基板の上に形成する第２工程と、
前記絶縁膜の上に第２基板を貼り付ける第３工程と
を少なくとも備えることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記第２基板の主表面に形成された集積回路を備える集積回路層と、前記第２基板の主表面に形成された集積回路層を覆って形成された絶縁膜とを備え、
前記第１基板に形成された絶縁膜と前記第２基板に形成された絶縁膜とを貼り合わせることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【公開番号】特開２０１２−２３８７２９（Ｐ２０１２−２３８７２９Ａ）
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１１−１０６９６５（Ｐ２０１１−１０６９６５）
【出願日】平成２３年５月１２日（２０１１．５．１２）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２３年５月１２日（２０１１．５．１２）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]