半導体装置の製造方法及び半導体装置
【課題】電極パッドの表面の突出部に起因する不具合が発生し難い半導体装置の製造方法及び半導体装置を提供する。
【解決手段】半導体装置の製造方法は、表面の突出部に突出部、例えば、プロービング痕２１が存在する電極パッド２を備える基板１上に、電極パッド２の少なくとも一部を覆う第１の絶縁膜４を形成する第１の絶縁膜形成工程と、第１の絶縁膜４の表面から突起した部分２２を除去することができる処理を行う除去処理工程と、除去処理工程後に、第１の絶縁膜４上及び電極パッド２上に第２の絶縁膜５を形成する第２の絶縁膜形成工程とを有する。
【解決手段】半導体装置の製造方法は、表面の突出部に突出部、例えば、プロービング痕２１が存在する電極パッド２を備える基板１上に、電極パッド２の少なくとも一部を覆う第１の絶縁膜４を形成する第１の絶縁膜形成工程と、第１の絶縁膜４の表面から突起した部分２２を除去することができる処理を行う除去処理工程と、除去処理工程後に、第１の絶縁膜４上及び電極パッド２上に第２の絶縁膜５を形成する第２の絶縁膜形成工程とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に備えられた電極パッドとこれを覆う絶縁膜とを有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
一般に、ウェハレベルチップサイズパッケージ（ＷＬ−ＣＳＰ）構造の半導体装置は、回路素子及び電極パッドが備えられた半導体ウェハ上に絶縁膜を形成し、絶縁膜に開口を形成し、開口を介して電極パッドに電気的に接続される再配線パターンを形成し、再配線パターンを覆うモールド樹脂を形成し、モールド樹脂に開口を形成し、再配線層に電気的に接続される半田バンプ等の外部接続端子を形成することによって、製造される。また、ウェハプロセス後であって絶縁膜形成前に、電極パッドにプロ−ビング装置のプロービング針（プローブピン）を接触させ、半導体ウェハの各チップ（半導体装置）が良品か不良品かの検査が行われる。
【０００３】
しかし、プロービング針を接触させることによって電極パッドの一部が削られ、電極パッドの表面に突起した部分を含むプロービング痕が発生することがある。プロ−ビング痕の突起した部分は、電極パッドを覆うように形成された絶縁膜上に突き出ることがあり、その場合には、絶縁膜上に突き出た部分が再配線パターンを断線させるなどの問題があった。
【０００４】
従来、このようなプロ−ビング痕に起因する問題に対して、種々の提案がある。例えば、特許文献１は、電極パッドのプロ−ビング痕を厚い絶縁膜によって被覆する方法を提案している。また、特許文献２は、電極パッドのプロ−ビング痕を再配線パターンで覆うことによって、プロ−ビング痕の突起した部分が封止樹脂に接しないようにする方法を提案している。また、特許文献３は、電極パッドのプロ−ビング痕の庇の下に感光性樹脂を設けると共に、プロ−ビング痕の上に複数層の電極膜を設ける方法を提案している。さらに、特許文献４は、電極パッド上の異物を除去する方法を提案している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２３５５３９号公報（例えば、段落００２３、図１）
【特許文献２】特開２０１０−５０２２４号公報（例えば、段落００２４、図２）
【特許文献３】特開２００９−４９２９７号公報（例えば、段落００３２、図１２）
【特許文献４】特開平４−３６７２９５号公報（例えば、段落００１１、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に示される方法では、絶縁膜の厚膜化によって半導体ウェハに生じる応力が増大するため、半導体ウェハに反りやクラックが発生し易くなるという問題がある。
【０００７】
特許文献２に示される方法では、プロービング痕の位置が一定でないため、再配線パターンで確実に覆うことができないことがあり、また、再配線パターンの厚さが不足する場合には、プロ−ビング痕の突起した部分が再配線パターンを断線させることがあるという問題がある。
【０００８】
特許文献３に示される方法では、感光性樹脂層の形成、複数の電極膜の形成など、製造工程が非常に複雑になり、また、起伏のあるプロ−ビング痕の上に電極材料からなるポストを形成するので、電極パッドとその上の電極材料との良好な接続性を得難いという問題がある。
【０００９】
特許文献４に示される方法では、基板及び電極パッドが露出した状態で電極パッド上の異物を研磨して除去するので、電極パッドや基板内の回路素子にダメージを与えやすいという問題がある。
【００１０】
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、電極パッドの表面の突出部に起因する不具合が発生し難い半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置の製造方法は、表面に突出部を有する電極パッドを備える基板上に、前記電極パッドの少なくとも一部を覆う第１の絶縁膜を形成する第１の絶縁膜形成工程と、前記第１の絶縁膜の表面から突起した部分を除去することができる処理を行う除去処理工程と、前記除去処理工程後に、前記第１の絶縁膜上及び前記電極パッド上に第２の絶縁膜を形成する第２の絶縁膜形成工程とを有することを特徴としている。
【００１２】
本発明に係る半導体装置は、基板と、前記基板上に備えられ、表面に突出部を有する電極パッドと、前記基板上に、前記電極パッドの少なくとも一部を覆うように形成された第１の絶縁膜と、前記電極パッドが露出しないように、前記第１の絶縁膜上及び前記電極パッド上に形成された第２の絶縁膜とを有することを特徴としている。
【発明の効果】
【００１３】
本発明に係る半導体装置の製造方法及び半導体装置によれば、半導体装置の電極パッドの表面の突出部に起因する不具合が発生し難いので、不良品の発生率を低下させることができるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係る半導体装置の製造方法の第１工程を概略的に示す縦断面図である。
【図２】本発明の実施の形態に係る半導体装置の製造方法の第２工程を概略的に示す縦断面図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法の第３工程を概略的に示す縦断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方法の第４工程を概略的に示す縦断面図である。
【図５】本発明の実施の形態に係る半導体装置の製造方法の第５工程を概略的に示す縦断面図である。
【図６】本発明の実施の形態に係る半導体装置の製造方法の第６工程を概略的に示す縦断面図である。
【図７】本発明の実施の形態に係る半導体装置の製造方法の第７工程を概略的に示す縦断面図である。
【図８】第１比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。
【図９】第２比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。
【図１０】第３比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。
【発明を実施するための形態】
【００１５】
図１乃至図７は、本発明の実施の形態に係る半導体装置の製造方法の第１工程から第７工程までを概略的に示す縦断面図である。なお、図１乃至図７には、半導体ウェハの一部の縦断面が示されている。
【００１６】
実施の形態に係る半導体装置の製造方法においては、図１に示されるように、先ず、基板の一例としての半導体ウェハ１上に電極パッド２とパッシベーション膜（ＰＶ膜）３とを形成する。半導体ウェハ１は、内部にトランジスタ、コンデンサ、抵抗素子などの回路素子及び配線を含む集積回路を有している。半導体ウェハ１としては、シリコンウェハ又はガリウムヒ素ウェハなどを用いることができる。電極パッド２は、半導体ウェハ１内の集積回路に電気的に接続されており、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、Ａｌ−Ｓｉ系合金、Ａｌ−Ｓｉ−Ｃｕ系合金などから構成される。電極パッド２は、例えば、メッキ法や蒸着法により形成することができる。ＰＶ膜３は、例えば、シリコン窒化膜などであり、半導体ウェハ１に機械的損傷、化学的損傷、電気的損傷などを与え難くしている。ＰＶ膜３は、例えば、蒸着法により形成することができる。図１に示される第１工程においては、電極パッド２は、ＰＶ膜３の開口から、表面（上面）を露出させている。
【００１７】
次に、図２に示されるように、検査装置としてのプロ−ビング装置のプロービング針（プローブピン）１０１を電極パッド２に接触させ、半導体ウェハ１内の集積回路が良品であるか不良品であるかのテスト（例えば、動作確認）を行い、その後、電極パッド２からプロービング針１０１を離す。この工程を、プロ−ビング工程又は検査工程と言う。プロ−ビング針１０１は、例えば、タングステン（Ｗ）から構成される。このときのプロ−ビング針１０１の接触により、プロ−ビング針１０１よりも柔らかい材料で形成されている電極パッド２の表面に、突出部を含むプロ−ビング痕（プローブ痕）２１が形成される。プロ−ビング痕２１の形状及び大きさは、色々あるが、例えば、図２に示されるように、突起した部分２２を有するプロ−ビング痕２１が形成されることがある。
【００１８】
次に、図３に示されるように、プロービング痕２１が存在する電極パッド２を備える基板１上に、電極パッド２の少なくとも一部を覆う第１の絶縁膜４を形成する。図３においては、第１の絶縁膜４は、プロ−ビング痕２１の突起した部分２２以外の部分を覆っている。第１の絶縁膜４の材料としては、例えば、ポリイミドを用いることができる。また、第１の絶縁膜４の材料として、ポリベンゾオキサゾール（ＰＢＯ）などの他の絶縁材料を用いることもできる。第１の絶縁膜４の膜厚は、最終的な絶縁膜（ここでは、第１の絶縁膜４と第２の絶縁膜５の膜厚の合計）の、３分の１から２の膜厚分の１程度の厚さとし、通常は２〜２０［μｍ］であり、図３に示されるように、プロ−ビング痕２１の突起した部分２２が露出していてもよい。なお、第１の絶縁層４を、複数の積層する絶縁層から構成してもよい。
【００１９】
次に、図４に示されるように、プロービング痕２１の内の、第１の絶縁膜４よりも上に突き出た部分２２を除去することができる除去処理工程を行う。除去処理工程としては、突き出た部分２２をエッチングにより除去する工程、又は、研磨装置１０２によって突き出た部分２２を機械的に研磨して除去する工程を採用することができる。除去処理工程をエッチング処理によって行う場合には、第１の絶縁膜４に対するダメージが少ないという利点がある。また、除去処理工程を研磨処理によって行う場合には、第１の絶縁膜４に対するダメージが多くなるが、突き出た部分２２の除去を迅速に行うことができる。
【００２０】
次に、図５に示されるように、第１の絶縁膜４と除去処理工程を受けた後の電極パッド２のプロービング痕２１の存在する部分の上面に、第２の絶縁膜５を形成する。第２の絶縁膜５の材料としては、例えば、ポリイミドなどを用いることができる。また、第２の絶縁膜５の材料として、ＰＢＯなどの他の絶縁材料を用いることもできる。第２の絶縁膜５は、第１の絶縁膜４と同じ材料で形成することができる。第１及び第２の絶縁膜３，４が熱硬化性樹脂である場合には、この段階でキュア炉にてキュア処理を行う。第１及び第２の絶縁膜３，４の設定膜厚は、キュア処理後の値になるように調整する。また、第２の絶縁層６の上に、１又は複数層の他の絶縁層を形成することもできる。
【００２１】
次に、図６に示されるように、第２の絶縁膜形成工程の後に、第２の絶縁膜５及び第１の絶縁膜４を貫通し、電極パッド２の上面に達する開口５１を形成する。開口５１は、例えば、フォトリソグラフィ技術を用いて形成することができる。次に、開口５１を介して電極パッド２に電気的に接続する再配線層（再配線パターン）６を形成する。再配線層６は、例えば、Ｃｕ又はＣｕを主成分とする合金などから、例えば、メッキ法などにより構成することができる。なお、開口５１の形成を、図４に示される突き出た部分２３の除去処理工程の後に第１の絶縁膜４に第１の開口を設ける工程と、図５に示される第２の絶縁膜５の形成後に第２の絶縁膜５に第１の開口に繋がる第２の開口を形成する２工程とによって、行ってもよい。図６に示されるように、開口５１の形成を１工程で行う場合には、製造工程の数を減らすことができ、また、開口の形成を複数工程で行う場合に生じることがある、位置ズレの可能性が無くなるという利点がある。
【００２２】
次に、図７に示されるように、再配線層６を、一部（符号７１）を露出するように、覆う封止層としてのモールド樹脂層７を形成し、再配線層６に電気的に接続された柱状電極８と、この柱状電極８上に形成された外部接続電極としての半田ボール９とを形成する。
【００２３】
以上に説明した本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、第１の絶縁膜４の形成後に、プロービング痕２１の突起した部分２２を除去するので、基板１内の集積回路（下地デバイス）にダメージを与えることなく、ＷＬ−ＣＳＰ加工を行うことができる。このため、本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、電極パッド２のプロ−ビング痕２１に起因する不良品の発生率を低下させることができる。
【００２４】
また、本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、絶縁膜を２層形成しており、第２の絶縁膜５上に突起した部分が無く、２層の絶縁膜４，５の同じ位置に重なってピンホールが発生する可能性は低いため、絶縁膜８，９の全体を貫通するピンホールの発生は極めて少ないという利点がある。
【００２５】
なお、上記説明では、突起した部分（突出部）２２がプロ−ビング痕である場合を説明したが、本発明は、突起した部分（突出部）２２がプロ−ビング以外の原因によって発生した場合にも適用可能である。
【００２６】
図８は、第１比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。図８において、図６（実施の形態）の半導体装置の構成と同一又は対応する部分には、同じ符号を付す。第１比較例は、プロービング痕２１の突起した部分の除去処理工程を行わないときに、再配線層２０６を断線させた状況を示している。既に説明したように、本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、プロービング痕２１の第１の絶縁膜４よりも突き出た部分２２を除去しているので、図８のプロービング痕２１によって、再配線層６が断線することは無い。
【００２７】
図９は、第２比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。図９において、図６（実施の形態）の半導体装置の構成と同一又は対応する部分には、同じ符号を付す。第２比較例は、プロービング痕２１の突起した部分の全体を膜厚Ｂの厚い絶縁層３０４で覆い、その上に再配線層３０６を形成する場合を示している。しかし、この場合には、絶縁膜３０４の厚膜化によって基板１としての半導体ウェハに生じる応力が増大するため、半導体ウェハに反りやクラックが発生し易くなるという問題がある。本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、プロービング痕２１の第１の絶縁膜４よりも突き出た部分２２を除去しているので、第１の絶縁膜４と第２の絶縁膜５との合計の厚さ（図７の膜厚Ａ）を薄くすることができるので、半導体ウェハに反りやクラックが発生し難い。
【００２８】
図１０は、第３比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。図１０において、図６（実施の形態）の半導体装置の構成と同一又は対応する部分には、同じ符号を付す。第３比較例は、電極パッド２のプロ−ビング痕２１の突起した部分を絶縁層４０４の開口４０５内に置き、突起した部分を再配線層４０６で覆うことによって、突起した部分が封止樹脂に接しないようにする方法を提案している。しかし、半導体ウェハ上に多数配置された電極パッド２の各プロービング痕の突起した部分の位置は一定でないため、これらを再配線パターンで確実に覆うことは、困難である。本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、プロービング痕２１の第１の絶縁膜４よりも突き出た部分２２を除去しているので、プロ−ビング痕２１の突起した部分を絶縁層４０４の開口４０５内に置き、突起した部分を再配線層４０６で覆うという困難な処理工程を必要としていないので、製造プロセスが複雑にならない利点がある。
【符号の説明】
【００２９】
１ 半導体ウェハ、 ２ 電極パッド、 ３ パッシベーション膜（ＰＶ膜）、 ４ 第１の絶縁膜、 ５ 第２の絶縁膜、 ６ 再配線層（再配線パターン）、 ７ モールド樹脂（封止層）、 ８ 柱状電極、 ９ 半田ボール、 ２１ プロ−ビング痕（プローブ痕）、 ２２ 突起した部分、 ２３ 第１の絶縁膜よりも上に突き出た部分、 ７１ 開口、 １０１ プロービング針（プローブピン）。
【技術分野】
【０００１】
本発明は、基板上に備えられた電極パッドとこれを覆う絶縁膜とを有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
一般に、ウェハレベルチップサイズパッケージ（ＷＬ−ＣＳＰ）構造の半導体装置は、回路素子及び電極パッドが備えられた半導体ウェハ上に絶縁膜を形成し、絶縁膜に開口を形成し、開口を介して電極パッドに電気的に接続される再配線パターンを形成し、再配線パターンを覆うモールド樹脂を形成し、モールド樹脂に開口を形成し、再配線層に電気的に接続される半田バンプ等の外部接続端子を形成することによって、製造される。また、ウェハプロセス後であって絶縁膜形成前に、電極パッドにプロ−ビング装置のプロービング針（プローブピン）を接触させ、半導体ウェハの各チップ（半導体装置）が良品か不良品かの検査が行われる。
【０００３】
しかし、プロービング針を接触させることによって電極パッドの一部が削られ、電極パッドの表面に突起した部分を含むプロービング痕が発生することがある。プロ−ビング痕の突起した部分は、電極パッドを覆うように形成された絶縁膜上に突き出ることがあり、その場合には、絶縁膜上に突き出た部分が再配線パターンを断線させるなどの問題があった。
【０００４】
従来、このようなプロ−ビング痕に起因する問題に対して、種々の提案がある。例えば、特許文献１は、電極パッドのプロ−ビング痕を厚い絶縁膜によって被覆する方法を提案している。また、特許文献２は、電極パッドのプロ−ビング痕を再配線パターンで覆うことによって、プロ−ビング痕の突起した部分が封止樹脂に接しないようにする方法を提案している。また、特許文献３は、電極パッドのプロ−ビング痕の庇の下に感光性樹脂を設けると共に、プロ−ビング痕の上に複数層の電極膜を設ける方法を提案している。さらに、特許文献４は、電極パッド上の異物を除去する方法を提案している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２３５５３９号公報（例えば、段落００２３、図１）
【特許文献２】特開２０１０−５０２２４号公報（例えば、段落００２４、図２）
【特許文献３】特開２００９−４９２９７号公報（例えば、段落００３２、図１２）
【特許文献４】特開平４−３６７２９５号公報（例えば、段落００１１、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に示される方法では、絶縁膜の厚膜化によって半導体ウェハに生じる応力が増大するため、半導体ウェハに反りやクラックが発生し易くなるという問題がある。
【０００７】
特許文献２に示される方法では、プロービング痕の位置が一定でないため、再配線パターンで確実に覆うことができないことがあり、また、再配線パターンの厚さが不足する場合には、プロ−ビング痕の突起した部分が再配線パターンを断線させることがあるという問題がある。
【０００８】
特許文献３に示される方法では、感光性樹脂層の形成、複数の電極膜の形成など、製造工程が非常に複雑になり、また、起伏のあるプロ−ビング痕の上に電極材料からなるポストを形成するので、電極パッドとその上の電極材料との良好な接続性を得難いという問題がある。
【０００９】
特許文献４に示される方法では、基板及び電極パッドが露出した状態で電極パッド上の異物を研磨して除去するので、電極パッドや基板内の回路素子にダメージを与えやすいという問題がある。
【００１０】
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、電極パッドの表面の突出部に起因する不具合が発生し難い半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置の製造方法は、表面に突出部を有する電極パッドを備える基板上に、前記電極パッドの少なくとも一部を覆う第１の絶縁膜を形成する第１の絶縁膜形成工程と、前記第１の絶縁膜の表面から突起した部分を除去することができる処理を行う除去処理工程と、前記除去処理工程後に、前記第１の絶縁膜上及び前記電極パッド上に第２の絶縁膜を形成する第２の絶縁膜形成工程とを有することを特徴としている。
【００１２】
本発明に係る半導体装置は、基板と、前記基板上に備えられ、表面に突出部を有する電極パッドと、前記基板上に、前記電極パッドの少なくとも一部を覆うように形成された第１の絶縁膜と、前記電極パッドが露出しないように、前記第１の絶縁膜上及び前記電極パッド上に形成された第２の絶縁膜とを有することを特徴としている。
【発明の効果】
【００１３】
本発明に係る半導体装置の製造方法及び半導体装置によれば、半導体装置の電極パッドの表面の突出部に起因する不具合が発生し難いので、不良品の発生率を低下させることができるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係る半導体装置の製造方法の第１工程を概略的に示す縦断面図である。
【図２】本発明の実施の形態に係る半導体装置の製造方法の第２工程を概略的に示す縦断面図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法の第３工程を概略的に示す縦断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方法の第４工程を概略的に示す縦断面図である。
【図５】本発明の実施の形態に係る半導体装置の製造方法の第５工程を概略的に示す縦断面図である。
【図６】本発明の実施の形態に係る半導体装置の製造方法の第６工程を概略的に示す縦断面図である。
【図７】本発明の実施の形態に係る半導体装置の製造方法の第７工程を概略的に示す縦断面図である。
【図８】第１比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。
【図９】第２比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。
【図１０】第３比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。
【発明を実施するための形態】
【００１５】
図１乃至図７は、本発明の実施の形態に係る半導体装置の製造方法の第１工程から第７工程までを概略的に示す縦断面図である。なお、図１乃至図７には、半導体ウェハの一部の縦断面が示されている。
【００１６】
実施の形態に係る半導体装置の製造方法においては、図１に示されるように、先ず、基板の一例としての半導体ウェハ１上に電極パッド２とパッシベーション膜（ＰＶ膜）３とを形成する。半導体ウェハ１は、内部にトランジスタ、コンデンサ、抵抗素子などの回路素子及び配線を含む集積回路を有している。半導体ウェハ１としては、シリコンウェハ又はガリウムヒ素ウェハなどを用いることができる。電極パッド２は、半導体ウェハ１内の集積回路に電気的に接続されており、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、Ａｌ−Ｓｉ系合金、Ａｌ−Ｓｉ−Ｃｕ系合金などから構成される。電極パッド２は、例えば、メッキ法や蒸着法により形成することができる。ＰＶ膜３は、例えば、シリコン窒化膜などであり、半導体ウェハ１に機械的損傷、化学的損傷、電気的損傷などを与え難くしている。ＰＶ膜３は、例えば、蒸着法により形成することができる。図１に示される第１工程においては、電極パッド２は、ＰＶ膜３の開口から、表面（上面）を露出させている。
【００１７】
次に、図２に示されるように、検査装置としてのプロ−ビング装置のプロービング針（プローブピン）１０１を電極パッド２に接触させ、半導体ウェハ１内の集積回路が良品であるか不良品であるかのテスト（例えば、動作確認）を行い、その後、電極パッド２からプロービング針１０１を離す。この工程を、プロ−ビング工程又は検査工程と言う。プロ−ビング針１０１は、例えば、タングステン（Ｗ）から構成される。このときのプロ−ビング針１０１の接触により、プロ−ビング針１０１よりも柔らかい材料で形成されている電極パッド２の表面に、突出部を含むプロ−ビング痕（プローブ痕）２１が形成される。プロ−ビング痕２１の形状及び大きさは、色々あるが、例えば、図２に示されるように、突起した部分２２を有するプロ−ビング痕２１が形成されることがある。
【００１８】
次に、図３に示されるように、プロービング痕２１が存在する電極パッド２を備える基板１上に、電極パッド２の少なくとも一部を覆う第１の絶縁膜４を形成する。図３においては、第１の絶縁膜４は、プロ−ビング痕２１の突起した部分２２以外の部分を覆っている。第１の絶縁膜４の材料としては、例えば、ポリイミドを用いることができる。また、第１の絶縁膜４の材料として、ポリベンゾオキサゾール（ＰＢＯ）などの他の絶縁材料を用いることもできる。第１の絶縁膜４の膜厚は、最終的な絶縁膜（ここでは、第１の絶縁膜４と第２の絶縁膜５の膜厚の合計）の、３分の１から２の膜厚分の１程度の厚さとし、通常は２〜２０［μｍ］であり、図３に示されるように、プロ−ビング痕２１の突起した部分２２が露出していてもよい。なお、第１の絶縁層４を、複数の積層する絶縁層から構成してもよい。
【００１９】
次に、図４に示されるように、プロービング痕２１の内の、第１の絶縁膜４よりも上に突き出た部分２２を除去することができる除去処理工程を行う。除去処理工程としては、突き出た部分２２をエッチングにより除去する工程、又は、研磨装置１０２によって突き出た部分２２を機械的に研磨して除去する工程を採用することができる。除去処理工程をエッチング処理によって行う場合には、第１の絶縁膜４に対するダメージが少ないという利点がある。また、除去処理工程を研磨処理によって行う場合には、第１の絶縁膜４に対するダメージが多くなるが、突き出た部分２２の除去を迅速に行うことができる。
【００２０】
次に、図５に示されるように、第１の絶縁膜４と除去処理工程を受けた後の電極パッド２のプロービング痕２１の存在する部分の上面に、第２の絶縁膜５を形成する。第２の絶縁膜５の材料としては、例えば、ポリイミドなどを用いることができる。また、第２の絶縁膜５の材料として、ＰＢＯなどの他の絶縁材料を用いることもできる。第２の絶縁膜５は、第１の絶縁膜４と同じ材料で形成することができる。第１及び第２の絶縁膜３，４が熱硬化性樹脂である場合には、この段階でキュア炉にてキュア処理を行う。第１及び第２の絶縁膜３，４の設定膜厚は、キュア処理後の値になるように調整する。また、第２の絶縁層６の上に、１又は複数層の他の絶縁層を形成することもできる。
【００２１】
次に、図６に示されるように、第２の絶縁膜形成工程の後に、第２の絶縁膜５及び第１の絶縁膜４を貫通し、電極パッド２の上面に達する開口５１を形成する。開口５１は、例えば、フォトリソグラフィ技術を用いて形成することができる。次に、開口５１を介して電極パッド２に電気的に接続する再配線層（再配線パターン）６を形成する。再配線層６は、例えば、Ｃｕ又はＣｕを主成分とする合金などから、例えば、メッキ法などにより構成することができる。なお、開口５１の形成を、図４に示される突き出た部分２３の除去処理工程の後に第１の絶縁膜４に第１の開口を設ける工程と、図５に示される第２の絶縁膜５の形成後に第２の絶縁膜５に第１の開口に繋がる第２の開口を形成する２工程とによって、行ってもよい。図６に示されるように、開口５１の形成を１工程で行う場合には、製造工程の数を減らすことができ、また、開口の形成を複数工程で行う場合に生じることがある、位置ズレの可能性が無くなるという利点がある。
【００２２】
次に、図７に示されるように、再配線層６を、一部（符号７１）を露出するように、覆う封止層としてのモールド樹脂層７を形成し、再配線層６に電気的に接続された柱状電極８と、この柱状電極８上に形成された外部接続電極としての半田ボール９とを形成する。
【００２３】
以上に説明した本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、第１の絶縁膜４の形成後に、プロービング痕２１の突起した部分２２を除去するので、基板１内の集積回路（下地デバイス）にダメージを与えることなく、ＷＬ−ＣＳＰ加工を行うことができる。このため、本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、電極パッド２のプロ−ビング痕２１に起因する不良品の発生率を低下させることができる。
【００２４】
また、本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、絶縁膜を２層形成しており、第２の絶縁膜５上に突起した部分が無く、２層の絶縁膜４，５の同じ位置に重なってピンホールが発生する可能性は低いため、絶縁膜８，９の全体を貫通するピンホールの発生は極めて少ないという利点がある。
【００２５】
なお、上記説明では、突起した部分（突出部）２２がプロ−ビング痕である場合を説明したが、本発明は、突起した部分（突出部）２２がプロ−ビング以外の原因によって発生した場合にも適用可能である。
【００２６】
図８は、第１比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。図８において、図６（実施の形態）の半導体装置の構成と同一又は対応する部分には、同じ符号を付す。第１比較例は、プロービング痕２１の突起した部分の除去処理工程を行わないときに、再配線層２０６を断線させた状況を示している。既に説明したように、本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、プロービング痕２１の第１の絶縁膜４よりも突き出た部分２２を除去しているので、図８のプロービング痕２１によって、再配線層６が断線することは無い。
【００２７】
図９は、第２比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。図９において、図６（実施の形態）の半導体装置の構成と同一又は対応する部分には、同じ符号を付す。第２比較例は、プロービング痕２１の突起した部分の全体を膜厚Ｂの厚い絶縁層３０４で覆い、その上に再配線層３０６を形成する場合を示している。しかし、この場合には、絶縁膜３０４の厚膜化によって基板１としての半導体ウェハに生じる応力が増大するため、半導体ウェハに反りやクラックが発生し易くなるという問題がある。本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、プロービング痕２１の第１の絶縁膜４よりも突き出た部分２２を除去しているので、第１の絶縁膜４と第２の絶縁膜５との合計の厚さ（図７の膜厚Ａ）を薄くすることができるので、半導体ウェハに反りやクラックが発生し難い。
【００２８】
図１０は、第３比較例の半導体装置の製造方法の一工程を概略的に示す縦断面図である。図１０において、図６（実施の形態）の半導体装置の構成と同一又は対応する部分には、同じ符号を付す。第３比較例は、電極パッド２のプロ−ビング痕２１の突起した部分を絶縁層４０４の開口４０５内に置き、突起した部分を再配線層４０６で覆うことによって、突起した部分が封止樹脂に接しないようにする方法を提案している。しかし、半導体ウェハ上に多数配置された電極パッド２の各プロービング痕の突起した部分の位置は一定でないため、これらを再配線パターンで確実に覆うことは、困難である。本実施の形態に係る半導体装置の製造方法及び半導体装置によれば、プロービング痕２１の第１の絶縁膜４よりも突き出た部分２２を除去しているので、プロ−ビング痕２１の突起した部分を絶縁層４０４の開口４０５内に置き、突起した部分を再配線層４０６で覆うという困難な処理工程を必要としていないので、製造プロセスが複雑にならない利点がある。
【符号の説明】
【００２９】
１ 半導体ウェハ、 ２ 電極パッド、 ３ パッシベーション膜（ＰＶ膜）、 ４ 第１の絶縁膜、 ５ 第２の絶縁膜、 ６ 再配線層（再配線パターン）、 ７ モールド樹脂（封止層）、 ８ 柱状電極、 ９ 半田ボール、 ２１ プロ−ビング痕（プローブ痕）、 ２２ 突起した部分、 ２３ 第１の絶縁膜よりも上に突き出た部分、 ７１ 開口、 １０１ プロービング針（プローブピン）。
【特許請求の範囲】
【請求項１】
表面に突出部を有する電極パッドを備える基板上に、前記電極パッドの少なくとも一部を覆う第１の絶縁膜を形成する第１の絶縁膜形成工程と、
前記第１の絶縁膜の表面から突起した部分を除去することができる処理を行う除去処理工程と、
前記除去処理工程後に、前記第１の絶縁膜上及び前記電極パッド上に第２の絶縁膜を形成する第２の絶縁膜形成工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記電極パッドの前記突出部は、プロービング痕であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の絶縁膜形成工程前に、前記電極パッドにプロービング針を接触させ、その後、前記電極パッドから前記プロービング針を離す動作を含む検査工程をさらに有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記突起した部分は、前記電極パッドの前記突出部の一部であり、
前記除去処理工程は、前記突起した部分をエッチングにより除去する工程を含む
ことを特徴とする請求項１から３までのいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記突起した部分は、前記電極パッドの前記突出部の一部であり、
前記除去処理工程は、前記突起した部分を研磨により除去する工程を含む
ことを特徴とする請求項１から３までのいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２の絶縁膜形成工程後に、前記第１の絶縁膜及び前記第２の絶縁膜を貫通し、前記電極パッドに達する開口を形成する工程と、
前記開口を介して前記電極パッドに電気的に接続する再配線層を形成する工程と
をさらに有することを特徴とする請求項１から５までのいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第１の絶縁膜形成工程と前記第２の絶縁膜形成工程との間において、前記第１の絶縁膜を貫通し、前記電極パッドに達する第１の開口を形成する工程と、
前記第２の絶縁膜形成工程後に、前記第２の絶縁膜を貫通し、前記第１の開口に繋がる第２の開口を形成する工程と、
前記第２の開口及び前記第１の開口を介して前記電極パッドに電気的に接続する再配線層を形成する工程と
をさらに有することを特徴とする請求項１から５までのいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記再配線層を覆う封止層を形成する工程と、
前記再配線層に電気的に接続され、前記封止層上に備えられた電極部を形成する工程と
をさらに有することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
基板と、
前記基板上に備えられ、表面に突出部を有する電極パッドと、
前記基板上に、前記電極パッドの少なくとも一部を覆うように形成された第１の絶縁膜と、
前記電極パッドが露出しないように、前記第１の絶縁膜上及び前記電極パッド上に形成された第２の絶縁膜と
を有することを特徴とする半導体装置。
【請求項１０】
前記電極パッドの前記突出部は、プロービング痕であることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１の絶縁膜及び前記第２の絶縁膜を貫通し、前記電極パッドに達する開口と、
前記開口を介して前記電極パッドに電気的に接続する再配線層と
をさらに有することを特徴とする請求項９又は１０に記載の半導体装置。
【請求項１２】
前記電極パッドの前記突出部は、前記第１の絶縁膜の表面より高い部分を持たない
ことを特徴とする請求項９から１１までのいずれか１項に記載の半導体装置。
【請求項１３】
前記電極パッドの前記突出部は、前記第２の絶縁膜で封止されている
ことを特徴とする請求項１０から１２までのいずれか１項に記載の半導体装置。
【請求項１４】
前記再配線層を覆う封止層と、
前記再配線層に電気的に接続され、前記封止層上に備えられた電極部と
をさらに有することを特徴とする請求項９から１３までのいずれか１項に記載の半導体装置。
【請求項１】
表面に突出部を有する電極パッドを備える基板上に、前記電極パッドの少なくとも一部を覆う第１の絶縁膜を形成する第１の絶縁膜形成工程と、
前記第１の絶縁膜の表面から突起した部分を除去することができる処理を行う除去処理工程と、
前記除去処理工程後に、前記第１の絶縁膜上及び前記電極パッド上に第２の絶縁膜を形成する第２の絶縁膜形成工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記電極パッドの前記突出部は、プロービング痕であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の絶縁膜形成工程前に、前記電極パッドにプロービング針を接触させ、その後、前記電極パッドから前記プロービング針を離す動作を含む検査工程をさらに有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記突起した部分は、前記電極パッドの前記突出部の一部であり、
前記除去処理工程は、前記突起した部分をエッチングにより除去する工程を含む
ことを特徴とする請求項１から３までのいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記突起した部分は、前記電極パッドの前記突出部の一部であり、
前記除去処理工程は、前記突起した部分を研磨により除去する工程を含む
ことを特徴とする請求項１から３までのいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２の絶縁膜形成工程後に、前記第１の絶縁膜及び前記第２の絶縁膜を貫通し、前記電極パッドに達する開口を形成する工程と、
前記開口を介して前記電極パッドに電気的に接続する再配線層を形成する工程と
をさらに有することを特徴とする請求項１から５までのいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第１の絶縁膜形成工程と前記第２の絶縁膜形成工程との間において、前記第１の絶縁膜を貫通し、前記電極パッドに達する第１の開口を形成する工程と、
前記第２の絶縁膜形成工程後に、前記第２の絶縁膜を貫通し、前記第１の開口に繋がる第２の開口を形成する工程と、
前記第２の開口及び前記第１の開口を介して前記電極パッドに電気的に接続する再配線層を形成する工程と
をさらに有することを特徴とする請求項１から５までのいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記再配線層を覆う封止層を形成する工程と、
前記再配線層に電気的に接続され、前記封止層上に備えられた電極部を形成する工程と
をさらに有することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
基板と、
前記基板上に備えられ、表面に突出部を有する電極パッドと、
前記基板上に、前記電極パッドの少なくとも一部を覆うように形成された第１の絶縁膜と、
前記電極パッドが露出しないように、前記第１の絶縁膜上及び前記電極パッド上に形成された第２の絶縁膜と
を有することを特徴とする半導体装置。
【請求項１０】
前記電極パッドの前記突出部は、プロービング痕であることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１の絶縁膜及び前記第２の絶縁膜を貫通し、前記電極パッドに達する開口と、
前記開口を介して前記電極パッドに電気的に接続する再配線層と
をさらに有することを特徴とする請求項９又は１０に記載の半導体装置。
【請求項１２】
前記電極パッドの前記突出部は、前記第１の絶縁膜の表面より高い部分を持たない
ことを特徴とする請求項９から１１までのいずれか１項に記載の半導体装置。
【請求項１３】
前記電極パッドの前記突出部は、前記第２の絶縁膜で封止されている
ことを特徴とする請求項１０から１２までのいずれか１項に記載の半導体装置。
【請求項１４】
前記再配線層を覆う封止層と、
前記再配線層に電気的に接続され、前記封止層上に備えられた電極部と
をさらに有することを特徴とする請求項９から１３までのいずれか１項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２３８６２７（Ｐ２０１２−２３８６２７Ａ）
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１１−１０４８０４（Ｐ２０１１−１０４８０４）
【出願日】平成２３年５月１０日（２０１１．５．１０）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２３年５月１０日（２０１１．５．１０）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
[ Back to top ]