機密性を要する半導体製品、特にスマートカード・チップを提供するため、チップ設計によって実現されうる電気的に活性な構造（２、３、４、５、６）が、例えばシリコンからなるウェーハ（１）内及びウェーハ（１）上に、回路機能の形態で製造されるだけでなく、残りの領域に、それらの下に置かれた機密性を要する回路構造を解析するリバース・エンジニアを大幅に妨げる、互いに絶縁された充てん構造のさらなる導電性部分（４２、６１、６２）（タイル）が設計プログラムによって形成される。形成された部分を説明された偶然の信号経路と連結するための形成された部分間のコンタクトは、「手で」、又は、当該設計プログラムと対応するルーティング・プログラムとの組合せによって配置されることができる。充てん導電性部分はさらに、さらなる回路機能（例えば解析回路）を提供するために、トランジスタ、ダイオード、抵抗器又はコンデンサなどの回路構成部品に接続されてもよい。
（もっと読む）

半導体ウェハの製造プロセスが開示されている。メタル配線の表面に発生するデンドライトや電気分解反応を抑止するため、半導体ウェハに対して溶液が適用される。その溶液は、ＣＭＰ処理の際又はＣＭＰ洗浄後処理の際に適用される。その溶液は、界面活性剤及び防食剤を含む。一実施形態では、その溶液中に含まれる界面活性剤の濃度が約１重量パーセント未満に設定され、防食剤の濃度が約１重量パーセント未満に設定される。また、その溶液は、溶媒及び共溶媒を含むこともできる。別の実施形態では、その溶液が、界面活性剤及び防食剤を含まず、溶媒及び共溶媒を含む。一実施形態では、ＣＭＰ処理及びＣＭＰ洗浄後処理を、約１μｍ未満の波長を持つ光の存在下で実施できる。
（もっと読む）

半導体デバイス用の整合補助部（１１５）に関する。整合補助部は、高い反射度を有する領域（１２３）と、低い反射度を有する隣接領域（１２５）とを備える。低い反射度を有する領域には、半導体デバイスの相互接続層（２２５）に配置され、かつ半導体デバイスの能動回路（２１８）の上方に配置されている、１層以上のタイル（２０３）が含まれる。一部の例では、整合補助部のタイルの走査方向への間隔は、整合補助部の走査に使用される光（例えば、レーザ光）の波長より短い。他の例では、整合補助部のタイルの走査方向への幅が、整合補助部の走査に使用される光の波長より短い。
（もっと読む）

【課題】 パターニングフリーの能動素子基板の提供。
【解決手段】 能動素子基板は、基板上に形成された能動素子１と、能動素子１上に形成された導電膜２とを有する。導電膜２は、能動素子１から出力された電気信号を有限範囲内に伝達する。 （もっと読む）

【課題】銅配線の寿命を増大させ、同時に、密着性を高め、ストレスマイグレーション耐性を向上させる。
【解決手段】Ｃｕ１６とバリアメタル１２、あるいはＣｕ１６とキャップ層１９との界面近傍に、不純物１５を固溶させる、不純物１５を析出させる、非晶質Ｃｕ１４を存在させるまたはＣｕとの化合物を形成することにより、界面近傍の空孔を減らし、Ｃｕのエレクトロマイグレーション（ＥＭ）に対する界面拡散の寄与を減少させ、寿命を増大させ、同時に、密着性を高め、ストレスマイグレーション耐性を向上させた。 （もっと読む）

【課題】本発明の課題は、多層構造の配線層に加わるパッケージの熱収縮による応力を効果的に緩和し、チップの保護膜であるパッシベーション膜のクラックの発生などを防止できる半導体装置を提供することである。
【解決手段】上記課題は、半導体基板１１上に層間絶縁膜１４を介して下層配線と１３上層配線１５とが形成される多層配線構造を備えた半導体装置において、層間絶縁膜１４の面積が広くとれるように該層間絶縁膜１４に開ける開口を小さくすることを特徴とする多層配線構造を備えた半導体装置にて解決される。 （もっと読む）

【課題】 ポストの配置や形状を変えることなくチップの向きを一目瞭然にすることができる半導体装置およびその製造方法を実現する。
【解決手段】 ダイシングにより個片化された時に、チップの一辺側面に切削残留して露出する識別ポスト２０を設けたので、従来のように、ポスト６の配置や形状を変えることなく、チップの向きが一目瞭然になる。また、チップの向きを表すマークとなる識別ポスト２０は、チップの一辺側面に露出される為、チップを傾ければ、チップの表面側や裏面側からでもチップの向きを識別でき、ハンドリング性が向上する。 （もっと読む）

【課題】エミッタ配線からバイアホール、サーマルビアを介して多層配線基板下面につながる放熱経路の熱抵抗を低減し、半導体装置全体の熱抵抗を低減すること。
【解決手段】厚さ方向に貫通孔４を有する多層配線基板３において、多層配線基板３に実装される半導体基板１がその厚さ方向に貫通孔５を有し、かつ、多層配線基板３及び半導体基板１の厚さ方向と直交する平面内において、半導体基板の貫通孔５の占める領域全体が多層配線基板内貫通孔４の占める領域に含まれている多層配線基板。 （もっと読む）

【課題】 微細トランジスタと高耐圧トランジスタの線幅バラツキを低減する。
【解決手段】 Ｐ型の半導体基板１上の段差部を境にしてＰ型ウエル２及びＮ型ウエル３が形成されたものにおいて、段差低部に形成される前記Ｐ型ウエル２上に第１線幅を有する第１のトランジスタ（微細トランジスタ）が形成され、段差高部に形成される前記Ｎ型ウエル３上に第１のトランジスタよりも線幅の太い第２線幅を有する第２のトランジスタ（高耐圧トランジスタ）が形成されていることを特徴とする。 （もっと読む）

【課題】 上層配線層と下層配線層とを、アスペクト比の高いビアコンタクトで接続した多層配線構造を提供する。
【解決手段】 多層配線構造のビアコンタクト形成工程が、ビアホールの底面上に触媒層を設け、触媒層上にビアホールの上方に向ってめっき金属層を成長させ、めっき金属層でビアホールを充填する無電解めっき工程からなる。 （もっと読む）

【課題】オーバーエッチングが十分に行えて、しかもアルミニウム配線層の片落ちを起こすことのない微細ピッチの金属配線構造及びその製造方法を提供する。
【解決手段】バリアメタル層１１、実質的なアルミニウム配線層１２、さらに破線で示すフォトレジスト層ＰＲと接触する、最上層がタングステン膜（Ｗ）で構成されるキャップ層１３が順に積層されている。このような配線パターンのエッチングに際し、オーバーエッチングによりフォトレジスト層ＰＲが目減りしてエッジ部分が型崩れすることがあっても、アルミニウム配線層１２の形状には影響ない。すなわち、最上層のタングステン膜（Ｗ）は、アルミニウム配線層１２をエッチングする際のエッチングマスク（ハードマスク）となり得るからである。 （もっと読む）

【課題】その中にマイクロトレンチを含まない低誘電体層間絶縁膜金属導体配線構造およびそのような構造の形成方法を提供する。
【解決手段】導体抵抗に対する制御は、第１の原子組成を有する多孔性の低誘電体層間絶縁膜の線とバイア誘電体層との間に位置する第２の原子組成を有する埋込みエッチング停止層により行われる。本発明の配線構造は、また、二重波形模様タイプの配線構造を形成する際に助けになるハードマスクを含む。第１および第２の組成は、エッチング選択性が少なくとも１０：１またはそれ以上になるように選択され、特定の原子組成および他の発見できる量を有する多孔性の低誘電体層間絶縁膜有機材料または無機材料の特定のグルーブから選択される。 （もっと読む）